JP5256583B2 - Organic semiconductor device and method for manufacturing organic semiconductor device - Google Patents

Organic semiconductor device and method for manufacturing organic semiconductor device Download PDF

Info

Publication number
JP5256583B2
JP5256583B2 JP2006148498A JP2006148498A JP5256583B2 JP 5256583 B2 JP5256583 B2 JP 5256583B2 JP 2006148498 A JP2006148498 A JP 2006148498A JP 2006148498 A JP2006148498 A JP 2006148498A JP 5256583 B2 JP5256583 B2 JP 5256583B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
insulating layer
gate insulating
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006148498A
Other languages
Japanese (ja)
Other versions
JP2007318024A (en
Inventor
充孝 永江
雅尚 松岡
浩之 本多
弘典 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006148498A priority Critical patent/JP5256583B2/en
Publication of JP2007318024A publication Critical patent/JP2007318024A/en
Application granted granted Critical
Publication of JP5256583B2 publication Critical patent/JP5256583B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、有機半導体トランジスタが用いられた有機半導体素子に関するものである。   The present invention relates to an organic semiconductor element using an organic semiconductor transistor.

TFTに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。   In recent years, semiconductor transistors typified by TFTs tend to expand their applications with the development of display devices. Such a semiconductor transistor functions as a switching element when electrodes are connected via a semiconductor material.

従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン(Si)やガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)などの無機半導体材料が用いられており、近年、普及が拡大している液晶表示素子のディスプレイ用TFTアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。
その一方で、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。このような有機半導体材料は、上記無機半導体材料に比べて安価に大面積化が可能であり、フレキシブルなプラスチック基板上に形成でき、さらに機械的衝撃に対して安定であるという利点を有することから、電子ペーパー代表されるフレキシブルディスプレイ等の、次世代ディスプレイ装置への応用などを想定した研究が活発に行われている。
Conventionally, as a semiconductor material used for the semiconductor transistor, an inorganic semiconductor material such as silicon (Si), gallium arsenide (GaAs), or indium gallium arsenide (InGaAs) has been used. A semiconductor transistor using such an inorganic semiconductor material is also used for a display TFT array substrate of a display element.
On the other hand, as the semiconductor material, an organic semiconductor material made of an organic compound is also known. Such an organic semiconductor material has an advantage that it can be enlarged at a lower cost than the inorganic semiconductor material, can be formed on a flexible plastic substrate, and is stable against mechanical impact. Researches are being actively conducted assuming application to next-generation display devices such as flexible displays represented by electronic paper.

ここで、上記有機半導体材料を用いたトランジスタは、通常、図6に例示するような、ゲート電極100aと、上記ゲート電極100aを絶縁するゲート絶縁層100bと、上記有機半導体材料からなる有機半導体層100cと、上記有機半導体層100cに接触するように形成されたソース電極100dおよびドレイン電極100dを有するものであり、上記ゲート電極100aが、上記有機半導体層100cの下面側に配置されているボトムゲート型構造のものと(図6(a))、上記ゲート電極100aが上記有機半導体層100cの上面側に配置されているトップゲート型構造のものと(図6(b))、が知られている。   Here, in the transistor using the organic semiconductor material, a gate electrode 100a, a gate insulating layer 100b that insulates the gate electrode 100a, and an organic semiconductor layer made of the organic semiconductor material are typically illustrated in FIG. 100c and a bottom gate having a source electrode 100d and a drain electrode 100d formed so as to be in contact with the organic semiconductor layer 100c, the gate electrode 100a being disposed on the lower surface side of the organic semiconductor layer 100c There are known a type structure (FIG. 6A), a top gate type structure in which the gate electrode 100a is disposed on the upper surface side of the organic semiconductor layer 100c (FIG. 6B). Yes.

ここで、上記有機半導体材料は一般的に空気中の水分や酸素の作用により劣化する性質を有するため、上記トップゲート型構造を有する有機半導体トランジスタに用いられるゲート絶縁層は、単に絶縁機能を備えるのみではなく、上記有機半導体材料が空気中の水分や酸素に曝露されることを防止する保護機能を備えることが必要とされている。   Here, since the organic semiconductor material generally has a property of being deteriorated by the action of moisture or oxygen in the air, the gate insulating layer used in the organic semiconductor transistor having the top gate structure simply has an insulating function. In addition, it is necessary to provide a protective function for preventing the organic semiconductor material from being exposed to moisture and oxygen in the air.

この点、特許文献1には、上記有機半導体材料を用いたトランジスタとして、ポリイミド樹脂をゲート絶縁層に用いる例が開示されている。
しかしながら、このようなゲート絶縁層は、上述した有機半導体材料の特性に照らすと、上記絶縁機能および保護機能のいずれにおいても不十分であり、経時安定性等に優れた有機半導体トランジスタを得ることが困難であるという問題点があった。
In this regard, Patent Document 1 discloses an example in which polyimide resin is used for a gate insulating layer as a transistor using the organic semiconductor material.
However, in light of the characteristics of the organic semiconductor material described above, such a gate insulating layer is insufficient in both the insulating function and the protective function, and an organic semiconductor transistor having excellent temporal stability and the like can be obtained. There was a problem that it was difficult.

また、上記有機半導体材料は、加熱状態で成膜されることにより優れた半導体特性を発現するものであるため、上記有機半導体材料を用いた半導体トランジスタを製造するに際しては、まず、上記有機半導体材料からなる層を形成した後、これをパターニングする方法を用いることが必要である。さらに上記有機半導体材料は有機溶媒との作用によってその機能が容易に損なわれてしまうという面もある。
このため、上記有機半導体材料を用いた半導体トランジスタを製造する際に、上記無機半導体材料を用いた半導体素子の製造方法に用いられているようなフォトリソグラフィーを用いると、フォトレジストを上記有機半導体材料からなる層の上に塗工した際に有機半導体材料が溶解してしまい、製造されるトランジスタの性能が損なわれてしまうという問題点があった。
In addition, since the organic semiconductor material exhibits excellent semiconductor characteristics when deposited in a heated state, when manufacturing a semiconductor transistor using the organic semiconductor material, first, the organic semiconductor material It is necessary to use a method of patterning a layer made of Furthermore, the function of the organic semiconductor material is easily impaired by the action of an organic solvent.
For this reason, when manufacturing a semiconductor transistor using the organic semiconductor material, using photolithography as used in a method for manufacturing a semiconductor element using the inorganic semiconductor material, the photoresist becomes the organic semiconductor material. The organic semiconductor material is dissolved when coated on the layer made of the above, and the performance of the manufactured transistor is impaired.

このような問題点に対し、特許文献2には、有機半導体材料からなる層の上に上記有機半導体材料を溶解しない水系の溶媒に親水性樹脂を含有させた塗工液を塗工することにより、上記有機半導体材料からなる層の上に親水性樹脂からなる保護層を形成し、当該保護層上にフォトレジストを塗工することで、上記有機半導体材料を溶解させること無く、性能の優れたトランジスタを形成する方法が開示されている。
しかしながら、このような方法は上記保護層の存在により、上記有機半導体材料を上記フォトレジストを塗工する際に用いられる有機溶媒の浸食から保護できる点において有用であるが、従来の無機半導体材料を用いた半導体トランジスタを製造する場合と比較して、保護層を形成する工程が増えるため、工業的な実用性に欠けるという問題点がある。
For such a problem, Patent Document 2 discloses that a coating liquid containing a hydrophilic resin in an aqueous solvent that does not dissolve the organic semiconductor material is applied on the layer made of the organic semiconductor material. By forming a protective layer made of a hydrophilic resin on the layer made of the organic semiconductor material and applying a photoresist on the protective layer, the organic semiconductor material is dissolved and the performance is excellent. A method of forming a transistor is disclosed.
However, such a method is useful in that the organic semiconductor material can be protected from erosion of an organic solvent used when applying the photoresist due to the presence of the protective layer. Compared with the case of manufacturing the used semiconductor transistor, there is a problem that the number of steps for forming the protective layer is increased, so that industrial practicality is lacking.

特開2003−304014号公報JP 2003-304014 A 特開2006−58497号公報JP 2006-58497 A

本発明はこれらの問題点に鑑みてなされたものであり、有機半導体トランジスタを有する有機半導体素子であって、高効率で製造することが可能であり、経時安定性が良好で、かつ、優れた特性を有する有機半導体素子を提供することを主目的とするものである。   The present invention has been made in view of these problems, and is an organic semiconductor element having an organic semiconductor transistor, which can be manufactured with high efficiency, has good temporal stability, and is excellent. An object of the present invention is to provide an organic semiconductor element having characteristics.

上記課題を解決するために、本発明は、基板、および、上記基板上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層と接するように形成されたソース電極およびドレイン電極と、上記有機半導体層上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極とを有する有機半導体トランジスタ、を有する有機半導体素子であって、上記ゲート絶縁層が絶縁性を備えるフッ素系樹脂からなることを特徴とする有機半導体素子を提供する。   In order to solve the above problems, the present invention provides a substrate, an organic semiconductor layer formed on the substrate and made of an organic semiconductor material, and a source electrode and a drain electrode formed so as to be in contact with the organic semiconductor layer. An organic semiconductor transistor having a gate insulating layer formed on the organic semiconductor layer and an organic semiconductor transistor having a gate electrode formed on the gate insulating layer, wherein the gate insulating layer has an insulating property. An organic semiconductor element comprising a fluororesin is provided.

本発明によれば、上記ゲート絶縁層がフッ素系樹脂からなることにより、上記ゲート絶縁層を、上記有機半導体層が空気中の水分や酸素に曝露されることを防止する保護機能および絶縁機能に優れたものにできる。このため、本発明によれば経時安定性が良好で優れた特性を有する有機半導体素子を得ることができる。
また本発明によれば、上記フッ素系樹脂は表面張力が低いフッ素系樹脂に溶解することが可能であることから、例えば、印刷法により上記ゲート絶縁層を製造することが可能となるため、上記有機半導体トランジスタを高効率で製造することができる。
このようなことから、本発明によれば有機半導体トランジスタを有する有機半導体素子であって、高効率で製造することが可能であり、経時安定性が良好で、かつ、優れた特性を有する有機半導体素子を得ることができる。
According to the present invention, since the gate insulating layer is made of a fluorine-based resin, the gate insulating layer has a protective function and an insulating function that prevent the organic semiconductor layer from being exposed to moisture and oxygen in the air. Can be excellent. Therefore, according to the present invention, it is possible to obtain an organic semiconductor element having excellent temporal stability and excellent characteristics.
In addition, according to the present invention, since the fluorine-based resin can be dissolved in a fluorine-based resin having a low surface tension, for example, the gate insulating layer can be manufactured by a printing method. An organic semiconductor transistor can be manufactured with high efficiency.
Therefore, according to the present invention, an organic semiconductor element having an organic semiconductor transistor, which can be manufactured with high efficiency, has good temporal stability, and has excellent characteristics. An element can be obtained.

本発明においては、上記フッ素系樹脂の耐電圧が300V/μm以下の範囲内であることが好ましい。このようなフッ素系樹脂を用いることより上記ゲート絶縁層をより絶縁機能に優れたものにできる結果、上記有機半導体トランジスタをより性能に優れたものにできるからである。   In the present invention, the withstand voltage of the fluororesin is preferably in the range of 300 V / μm or less. This is because the use of such a fluororesin makes it possible to make the gate insulating layer more excellent in insulation function, and as a result, the organic semiconductor transistor can be made more excellent in performance.

また上記課題を解決するために本発明は、基板を用い、上記基板上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上に、フッ素系溶媒および絶縁性を備える樹脂材料を含有するゲート絶縁層形成用塗工液を用いてパターン状にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を含む有機半導体トランジスタ形成工程を有することを特徴とする、有機半導体素子の製造方法を提供する。   In order to solve the above-mentioned problems, the present invention uses a substrate, forms an organic semiconductor layer made of an organic semiconductor material on the substrate, and forms a fluorine-based solvent and an insulating material on the organic semiconductor layer. A gate insulating layer forming step of forming a gate insulating layer in a pattern using a coating liquid for forming a gate insulating layer containing a resin material having a property, and an organic semiconductor layer in a region where the gate insulating layer is not formed There is provided an organic semiconductor element manufacturing method comprising an organic semiconductor transistor forming step including an organic semiconductor layer patterning step for etching.

本発明によれば、上記ゲート絶縁層形成用塗工液としてフッ素系溶媒が溶媒として用いられたものを用いることにより、上記有機半導体層上に上記ゲート絶縁層を形成する際に、上記有機半導体層が上記ゲート絶縁層形成用塗工液によって浸食されてしまうことを防止できる。このため、本発明によれば上記有機半導体層の機能を損なうことなく、上記有機半導体層上に直接的にゲート絶縁層を形成することができるため、高効率で有機半導体素子を製造することができる。
また、上記ゲート絶縁層形成用塗工液としてフッ素系溶媒が用いられたものを用いることにより、上記樹脂材料としてフッ素系樹脂を用いることが可能になる。このため、本発明によれば上記樹脂材料として、フッ素系樹脂を用いることにより有機半導体層の保護機能および絶縁機能に優れたゲート絶縁層を形成することが可能になる。
このようなことから、本発明によれば有機半導体トランジスタを有する有機半導体素子であって、経時安定性が良好で、かつ、優れた特性を有する有機半導体素子を高効率で製造することができる。
According to the present invention, when the gate insulating layer is formed on the organic semiconductor layer by using the gate insulating layer forming coating solution using a fluorine-based solvent as the solvent, the organic semiconductor is formed. It is possible to prevent the layer from being eroded by the gate insulating layer forming coating solution. Therefore, according to the present invention, since the gate insulating layer can be formed directly on the organic semiconductor layer without impairing the function of the organic semiconductor layer, an organic semiconductor element can be manufactured with high efficiency. it can.
Moreover, it becomes possible to use a fluorine resin as the resin material by using a coating liquid for forming a gate insulating layer using a fluorine solvent. For this reason, according to this invention, it becomes possible to form the gate insulating layer excellent in the protection function and insulation function of an organic-semiconductor layer by using a fluorine resin as said resin material.
For this reason, according to the present invention, an organic semiconductor element having an organic semiconductor transistor, which has good temporal stability and excellent characteristics, can be produced with high efficiency.

本発明においては、上記樹脂材料がフッ素系樹脂であることが好ましい。上記樹脂材料として、フッ素系樹脂を用いることにより有機半導体層の保護機能および絶縁機能に優れたゲート絶縁層を形成することができるからである。   In the present invention, the resin material is preferably a fluororesin. This is because by using a fluorine-based resin as the resin material, a gate insulating layer having an excellent protective function and insulating function for the organic semiconductor layer can be formed.

また本発明においては、上記ゲート絶縁層形成工程が、印刷法により上記ゲート絶縁層を形成するものであることが好ましい。これにより上記有機半導体層上にパターニングされたゲート絶縁層を直接的に形成することが可能になるため、より高効率で有機半導体素子を製造することが可能になるからである。   In the present invention, it is preferable that the gate insulating layer forming step forms the gate insulating layer by a printing method. This is because a patterned gate insulating layer can be directly formed on the organic semiconductor layer, so that an organic semiconductor element can be manufactured with higher efficiency.

さらに本発明においては、上記印刷法がスクリーン印刷法であることが好ましい。本発明に用いられるゲート絶縁層形成用塗工液は、フッ素系溶媒が用いられていることから表面張力が低いものとなるため、スクリーン印刷法に好適に用いることができるからである。   Furthermore, in the present invention, the printing method is preferably a screen printing method. This is because the coating liquid for forming a gate insulating layer used in the present invention has a low surface tension due to the use of a fluorinated solvent, and thus can be suitably used for a screen printing method.

本発明は、有機半導体トランジスタを有する有機半導体素子であって、高効率で製造することが可能であり、かつ、経時安定性が良好で優れた特性を有する有機半導体素子を提供できるという効果を奏する。   INDUSTRIAL APPLICABILITY The present invention is an organic semiconductor element having an organic semiconductor transistor, and can produce an organic semiconductor element that can be manufactured with high efficiency, has excellent stability over time, and has excellent characteristics. .

本発明は、有機半導体素子と、有機半導体素子の製造方法とに関するものである。
以下、本発明の有機半導体素子、および、有機半導体素子の製造方法について順に説明する。
The present invention relates to an organic semiconductor element and a method for manufacturing the organic semiconductor element.
Hereinafter, the organic semiconductor element of the present invention and the method for producing the organic semiconductor element will be described in order.

A.有機半導体素子
まず、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、基板、および、上記基板上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層と接するように形成されたソース電極およびドレイン電極と、上記有機半導体層上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極とを有する有機半導体トランジスタを有するものであり、上記ゲート絶縁層が絶縁性を備えるフッ素系樹脂からなることを特徴とするものである。
A. Organic Semiconductor Element First, the organic semiconductor element of the present invention will be described. The organic semiconductor element of the present invention includes a substrate, an organic semiconductor layer formed on the substrate and made of an organic semiconductor material, a source electrode and a drain electrode formed so as to be in contact with the organic semiconductor layer, and the organic semiconductor. An organic semiconductor transistor having a gate insulating layer formed on the layer and a gate electrode formed on the gate insulating layer, wherein the gate insulating layer is made of a fluorine-based resin having an insulating property. It is a feature.

このような本発明の有機半導体素子について図を参照しながら説明する。図1は本発明の有機半導体素子の一例を示す概略図である。図1に例示するように、本発明の有機半導体素子10は、基板1上に、複数の有機半導体トランジスタ2が形成された構成を有するものである。
ここで、上記有機半導体トランジスタ2は、上記基板1上に形成され、有機半導体材料からなる有機半導体層2cと、上記有機半導体層2c上で対向するように配置されたソース電極2dおよびドレイン電極2eと、上記有機半導体層2c、上記ソース電極2dおよび上記ドレイン電極2e上に形成されたゲート絶縁層2bと、上記ゲート絶縁層2b上に形成されたゲート電極2aとからなるものである。
このような例において本発明の有機半導体素子10は、ゲート絶縁層2bが絶縁性を備えるフッ素系樹脂からなることを特徴とするものである。
Such an organic semiconductor element of the present invention will be described with reference to the drawings. FIG. 1 is a schematic view showing an example of the organic semiconductor element of the present invention. As illustrated in FIG. 1, the organic semiconductor element 10 of the present invention has a configuration in which a plurality of organic semiconductor transistors 2 are formed on a substrate 1.
Here, the organic semiconductor transistor 2 is formed on the substrate 1, and an organic semiconductor layer 2c made of an organic semiconductor material, and a source electrode 2d and a drain electrode 2e disposed so as to face each other on the organic semiconductor layer 2c. A gate insulating layer 2b formed on the organic semiconductor layer 2c, the source electrode 2d and the drain electrode 2e, and a gate electrode 2a formed on the gate insulating layer 2b.
In such an example, the organic semiconductor element 10 of the present invention is characterized in that the gate insulating layer 2b is made of a fluororesin having an insulating property.

なお、上記図1においては上記有機半導体トランジスタ2として、上記ソース電極2dおよびドレイン電極2eが、上記有機半導体層2cと上記ゲート絶縁層2bとに接するように形成された、いわゆるトップゲート・トップコンタクト型の例を示したが、本発明に用いられる有機半導体トランジスタ2は、上記トップゲート・トップコンタクト型のものに限定されるものではなく、例えば、図2に示すような、上記ソース電極2dおよびドレイン電極2eが上記有機半導体層2cと、基板1との間に形成された、いわゆるトップゲート・ボトムコンタクト型のものであっても良い。   In FIG. 1, as the organic semiconductor transistor 2, the so-called top gate / top contact in which the source electrode 2d and the drain electrode 2e are formed in contact with the organic semiconductor layer 2c and the gate insulating layer 2b. Although the example of the type is shown, the organic semiconductor transistor 2 used in the present invention is not limited to the top gate / top contact type. For example, the source electrode 2d and the source electrode 2d as shown in FIG. The drain electrode 2e may be of a so-called top gate / bottom contact type formed between the organic semiconductor layer 2c and the substrate 1.

本発明によれば、上記ゲート絶縁層がフッ素系樹脂からなることにより、上記ゲート絶縁層を、上記有機半導体層が空気中の水分や酸素に曝露されることを防止する保護機能および絶縁機能に優れたものにできる。このため、本発明によれば経時安定性が良好で優れた特性を有する有機半導体素子を得ることができる。
また本発明によれば、上記フッ素系樹脂は表面張力が低いフッ素系樹脂に溶解することが可能であることから、上記有機半導体トランジスタを製造する際に上記ゲート絶縁層を高効率で製造することができる。このため、本発明によれば上記有機半導体トランジスタを高効率で製造することが可能になる。
このようなことから、本発明によれば有機半導体トランジスタを有する有機半導体素子であって、高効率で製造することが可能であり、かつ、経時安定性が良好で優れた特性を有する有機半導体素子を得ることができる。
According to the present invention, since the gate insulating layer is made of a fluorine-based resin, the gate insulating layer has a protective function and an insulating function that prevent the organic semiconductor layer from being exposed to moisture and oxygen in the air. Can be excellent. Therefore, according to the present invention, it is possible to obtain an organic semiconductor element having excellent temporal stability and excellent characteristics.
According to the present invention, since the fluororesin can be dissolved in a fluororesin having a low surface tension, the gate insulating layer can be manufactured with high efficiency when manufacturing the organic semiconductor transistor. Can do. For this reason, according to this invention, it becomes possible to manufacture the said organic-semiconductor transistor with high efficiency.
Therefore, according to the present invention, an organic semiconductor element having an organic semiconductor transistor, which can be manufactured with high efficiency, has good stability over time, and has excellent characteristics. Can be obtained.

本発明の有機半導体素子は、少なくとも上記基板と、上記有機半導体トランジスタとを有するものである。
以下、本発明の有機半導体素子に用いられる各構成について順に説明する。
The organic semiconductor element of the present invention includes at least the substrate and the organic semiconductor transistor.
Hereafter, each structure used for the organic-semiconductor element of this invention is demonstrated in order.

1.有機半導体トランジスタ
まず、本発明に用いられる有機半導体トランジスタについて説明する。本発明に用いられる有機半導体トランジスタは後述する基板上に形成されるものであり、有機半導体材料からなる有機半導体層と、上記有機半導体層に接するように形成されたソース電極およびドレイン電極と、上記有機半導体層上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極とを有するものである。
以下、このような有機半導体トランジスタについて説明する。
1. Organic Semiconductor Transistor First, the organic semiconductor transistor used in the present invention will be described. The organic semiconductor transistor used in the present invention is formed on a substrate to be described later, an organic semiconductor layer made of an organic semiconductor material, a source electrode and a drain electrode formed so as to be in contact with the organic semiconductor layer, and the above A gate insulating layer formed on the organic semiconductor layer and a gate electrode formed on the gate insulating layer.
Hereinafter, such an organic semiconductor transistor will be described.

(1)ゲート絶縁層
まず、本発明に用いられるゲート絶縁層について説明する。本発明に用いられるゲート絶縁層は絶縁性を備えるフッ素系樹脂からなるものであり、ゲート電極の絶縁機能と、後述する有機半導体層が空気中の水分や酸素に曝露されることを防止する保護機能(以下、単に「保護機能」と称する場合がある。)を備えるものである。
ここで、本発明においては、上記ゲート絶縁層がフッ素系樹脂からなることにより、上記絶縁機能と上記保護機能とに優れたゲート絶縁層を形成することができるため、経時安定性が良好で優れた特性を有する有機半導体素子を得ることができるのである。
以下、このようなゲート絶縁層について詳細に説明する。
(1) Gate Insulating Layer First, the gate insulating layer used in the present invention will be described. The gate insulating layer used in the present invention is made of a fluorine-based resin having insulating properties, and the gate electrode insulating function and protection to prevent the organic semiconductor layer described later from being exposed to moisture and oxygen in the air. It has a function (hereinafter, simply referred to as “protection function”).
Here, in the present invention, since the gate insulating layer is made of a fluorine-based resin, a gate insulating layer excellent in the insulating function and the protective function can be formed. Thus, an organic semiconductor element having the above characteristics can be obtained.
Hereinafter, such a gate insulating layer will be described in detail.

本発明におけるゲート絶縁層に用いられるフッ素系樹脂としては、所望の絶縁機能および保護機能を備えるゲート絶縁層を形成できるものであれば特に限定されるものではなく、本発明の有機半導体素子の製造方法等に応じて、適宜所望の性質を備えるフッ素系樹脂を用いることができる。なかでも本発明に用いられるフッ素系樹脂は、耐電圧が300V/μm以下であるものが好ましく、特に230V/μm以下であるものが好ましく、さらには150V/μm〜200V/μmの範囲内のものであることが好ましい。このようなフッ素系樹脂を用いることより、上記ゲート絶縁層を絶縁機能により優れたものにできる結果、上記有機半導体トランジスタをより性能に優れたものにできるからである。   The fluororesin used for the gate insulating layer in the present invention is not particularly limited as long as it can form a gate insulating layer having a desired insulating function and protective function, and the production of the organic semiconductor element of the present invention is not limited. Depending on the method or the like, a fluorine resin having desired properties can be used as appropriate. Among them, the fluororesin used in the present invention preferably has a withstand voltage of 300 V / μm or less, particularly preferably 230 V / μm or less, and more preferably in the range of 150 V / μm to 200 V / μm. It is preferable that This is because by using such a fluorine-based resin, the gate insulating layer can be made more excellent in the insulating function, and as a result, the organic semiconductor transistor can be made more excellent in performance.

ここで、上記耐電圧は、例えば、図3に示すような方法によって測定することができる。
1)大きさ100mm×100mm×0.7mmのガラス基板20の表面に、パターニングされたITO電極21(1mm×1mm、厚み1200Å:以下、当該ITO電極21を下部電極と称する場合がある)を形成する(図3(a))。
2)耐電圧の評価対象となるフッ素系樹脂を溶媒に溶解した塗工液(固形分13質量%)用い、スクリーン印刷法により上記基板20上に当該塗工液をパターン塗工し、絶縁層22を形成する。このとき、上記絶縁層22が下部電極21を覆うように、スクリーン版のパターンを1.2mm×1.2mmに設計し、アライメントを合わせて印刷する(図3(b))。また、スクリーン版は500メッシュ、乳剤3μmのものを使用し、スクリーン印刷機はマイクロテック社製の装置を用いる。さらに、印刷条件は、印圧0.2MPa、クリアランス2.1mm、スキージスピード100mm/secとする。
3)上記絶縁層22を100℃のホットプレートで30分乾燥させる。
4)1mm×1mmの開口部を有するメタルマスクを上記絶縁層22上に配置し、膜厚50nmのAu膜を蒸着することにより、上部電極23を形成する(図3(c))。このとき、蒸着の際の真空度は1×10Paとし、蒸着速度は約1Å/secとする。
5)上記上部電極21および下部電極23の間に0〜300Vの電圧を印加し、上部電極21−下部電極23間を流れる電流値Iを計測する。そして、得られたデータを元に横軸を電界強度E(印加電圧Vを絶縁層22の膜厚dで除した値)、縦軸を絶縁層22の抵抗値R(印加電圧を電流値で除した値)としてプロットする。このようにして作製したグラフを元に、抵抗値Rが急激に低下する電界強度の値Eを絶縁破壊強さ(耐電圧)とする。
Here, the said withstand voltage can be measured by the method as shown in FIG. 3, for example.
1) A patterned ITO electrode 21 (1 mm × 1 mm, thickness 1200 mm: hereinafter, the ITO electrode 21 may be referred to as a lower electrode) is formed on the surface of a glass substrate 20 having a size of 100 mm × 100 mm × 0.7 mm. (FIG. 3A).
2) Using a coating liquid (solid content: 13% by mass) in which a fluororesin to be evaluated for withstand voltage is dissolved in a solvent, the coating liquid is pattern-coated on the substrate 20 by a screen printing method, and an insulating layer is formed. 22 is formed. At this time, the screen plate pattern is designed to be 1.2 mm × 1.2 mm so that the insulating layer 22 covers the lower electrode 21, and printing is performed with alignment aligned (FIG. 3B). The screen plate is 500 mesh and the emulsion is 3 μm, and the screen printer is an apparatus manufactured by Microtech. Further, the printing conditions are a printing pressure of 0.2 MPa, a clearance of 2.1 mm, and a squeegee speed of 100 mm / sec.
3) The insulating layer 22 is dried on a hot plate at 100 ° C. for 30 minutes.
4) A metal mask having an opening of 1 mm × 1 mm is disposed on the insulating layer 22, and an upper film 23 is formed by depositing an Au film having a thickness of 50 nm (FIG. 3C). At this time, the degree of vacuum at the time of vapor deposition is 1 × 10 4 Pa, and the vapor deposition rate is about 1 kg / sec.
5) A voltage of 0 to 300 V is applied between the upper electrode 21 and the lower electrode 23, and the current value I flowing between the upper electrode 21 and the lower electrode 23 is measured. Based on the obtained data, the horizontal axis represents the electric field intensity E (value obtained by dividing the applied voltage V by the film thickness d of the insulating layer 22), and the vertical axis represents the resistance value R of the insulating layer 22 (applied voltage as a current value). Plotted as (divided value). Based on the graph produced in this manner, the electric field strength value E 0 at which the resistance value R rapidly decreases is defined as the dielectric breakdown strength (withstand voltage).

また、本発明に用いられるフッ素系樹脂は、誘電率(60Hz〜1MHz室温)が3.0以下であるものが好ましく、特に2.0〜2.5の範囲内であるものが好ましい。
ここで、上記誘電率は、JIS K 6911に準じて測定した値を示すものとする。
Further, the fluororesin used in the present invention preferably has a dielectric constant (60 Hz to 1 MHz room temperature) of 3.0 or less, particularly preferably within a range of 2.0 to 2.5.
Here, the said dielectric constant shall show the value measured according to JISK6911.

さらに、本発明に用いられるフッ素系樹脂は、体積固有抵抗が1×1015Ω・cm以上であるものが好ましく、なかでも1×1017Ω・cm以上であるものが好ましい。
ここで、上記誘電率は、JIS K 6911に準じて測定した値を示すものとする。
Further, the fluororesin used in the present invention preferably has a volume resistivity of 1 × 10 15 Ω · cm or more, and more preferably 1 × 10 17 Ω · cm or more.
Here, the said dielectric constant shall show the value measured according to JISK6911.

このようなフッ素系樹脂としては、フルオロエチレン系樹脂であっても良く、または、ポリビニリデンフルオライド(PVDF)、ポリビニルフルオライド(PVD)等のフルオロエチレン系樹脂以外のフッ素系樹脂であっても良い。なかでも、本発明においては上記フッ素系樹脂としてフルオロエチレン系樹脂を用いることが好ましい。フルオロエチレン系樹脂を用いることにより、本発明に用いられるゲート絶縁層をより保護機能に優れたものにできるからである。
また、フルオロエチレン系樹脂は耐溶剤性に優れるため、例えば、本発明の有機半導体素子を電気泳動ディスプレイに用いる場合であっても、後述する有機半導体層の保護機能を維持できるという利点を有するからである。
さらに、フルオロエチレン系樹脂は、耐オゾン性にも優れるため、例えば、本発明の有機半導体素子を製造する際に、上記ゲート絶縁層をマスクとして用い、真空紫外光によって後述する有機半導体層をパターニングする方法を用いることが可能になるという利点も有するからである。
Such a fluororesin may be a fluoroethylene resin, or may be a fluororesin other than a fluoroethylene resin such as polyvinylidene fluoride (PVDF) and polyvinyl fluoride (PVD). good. Among these, in the present invention, it is preferable to use a fluoroethylene resin as the fluorine resin. This is because by using a fluoroethylene resin, the gate insulating layer used in the present invention can be made more excellent in protective function.
Moreover, since fluoroethylene resin is excellent in solvent resistance, for example, even when the organic semiconductor element of the present invention is used in an electrophoretic display, it has an advantage that the protective function of the organic semiconductor layer described later can be maintained. It is.
Furthermore, since fluoroethylene resin is excellent in ozone resistance, for example, when manufacturing the organic semiconductor element of the present invention, the organic semiconductor layer described later is patterned by vacuum ultraviolet light using the gate insulating layer as a mask. This is because there is an advantage that it is possible to use the method.

上記フルオロエチレン系樹脂としては、フルオロエチレンの重合体であっても良く、または、フルオロエチレンとエチレンとの共重合体であっても良い。
また、上記フルオロエチレンとしては、フッ素の数が1〜4のいずれのものであっても良い。
さらに本発明に用いられるフルオロエチレンはフッ素以外に、メチル基等のアルキル基や、アルコキシ基等の置換基を有するものであっても良い。
The fluoroethylene resin may be a polymer of fluoroethylene, or a copolymer of fluoroethylene and ethylene.
The fluoroethylene may be any one having 1 to 4 fluorine atoms.
Furthermore, the fluoroethylene used in the present invention may have an alkyl group such as a methyl group or a substituent such as an alkoxy group in addition to fluorine.

このようなフルオロエチレン系樹脂の具体例としては、ポリテトラフルオロエチレン(PTFE)、テトラフルオロエチレンーパーフルオロアルキルビニルエーテル共重合体(PFA)、テトラフルオロエチレンーヘキサフルオロプロピレン共重合体(FEP)、テトラフルオロエチレンーエチレン共重合体(ETFE)、ポリクロロトリフルオロエチレン(PCTFE)、クロロトリフルオロエチレン−エチレン共重合体(ECTFE)等を挙げることができる。
なかでも本発明に用いられるフルオロエチレン系樹脂は、ポリテトラフルオロエチレン(PTFE)であることが好ましい。ポリテトラフルオロエチレンを用いることにより、上記保護機能により優れたゲート絶縁層を形成することができるからである。
Specific examples of such a fluoroethylene resin include polytetrafluoroethylene (PTFE), tetrafluoroethylene-perfluoroalkyl vinyl ether copolymer (PFA), tetrafluoroethylene-hexafluoropropylene copolymer (FEP), Examples thereof include tetrafluoroethylene-ethylene copolymer (ETFE), polychlorotrifluoroethylene (PCTFE), and chlorotrifluoroethylene-ethylene copolymer (ECTFE).
Among these, the fluoroethylene resin used in the present invention is preferably polytetrafluoroethylene (PTFE). This is because the use of polytetrafluoroethylene makes it possible to form a gate insulating layer that is superior in the protective function.

なお、本発明に用いられるフッ素系樹脂は1種類のみであっても良く、または、2種類以上であっても良い。   In addition, the fluororesin used for this invention may be only 1 type, or 2 or more types may be sufficient as it.

また、本発明に用いられるゲート絶縁層には、上記フッ素系樹脂以外に他の材料が含有されていても良い。このような他の材料としては上記絶縁機能および保護機能を損なわないものであれば特に限定されるものではなく、本発明の有機半導体素子の用途等に応じて任意の機能を有する材料を用いることができる。   Further, the gate insulating layer used in the present invention may contain other materials in addition to the fluorine resin. Such other materials are not particularly limited as long as they do not impair the insulating function and the protective function, and materials having an arbitrary function may be used depending on the use of the organic semiconductor element of the present invention. Can do.

本発明に用いられるゲート絶縁層の厚みとしては、上記フッ素系樹脂の種類等に応じて、ゲート絶縁層に所望の絶縁機能および保護機能を付与できる範囲内であれば特に限定されるものではない。なかでも本発明においては、100μm以下であることが好ましく、特に0.1μm〜10μmの範囲内であることが好ましく、さらには0.3μm〜1μmの範囲内であることが好ましい。   The thickness of the gate insulating layer used in the present invention is not particularly limited as long as it is within a range in which a desired insulating function and protective function can be imparted to the gate insulating layer, depending on the type of the fluororesin. . Especially in this invention, it is preferable that it is 100 micrometers or less, It is preferable to exist in the range of 0.1 micrometer-10 micrometers especially, and it is further preferable to exist in the range of 0.3 micrometer-1 micrometer.

また、本発明におけるゲート絶縁層が後述する有機半導体層上に形成されている態様としては、少なくとも後述するソース電極およびドレイン電極が形成されている領域において、有機半導体層とゲート絶縁層とが積層されるように形成されている態様であれば特に限定されるものではない。したがって、本発明に用いられるゲート絶縁層は、平面視面積が後述する有機半導体層の平面視面積よりも大きいものであっても良く、または、小さいものであっても良い。さらに、本発明に用いられるゲート絶縁層は後述する有機半導体層と、平面視面積が同一であるものであっても良い。
ここで、上記「平面視面積」とは、本発明に用いられる有機半導体トランジスタを、基板の直上方向から正視した場合の平面視面積を意味するものである。
Moreover, as an aspect in which the gate insulating layer in the present invention is formed on the organic semiconductor layer described later, the organic semiconductor layer and the gate insulating layer are stacked at least in a region where a source electrode and a drain electrode described later are formed. There is no particular limitation as long as it is formed as described above. Therefore, the gate insulating layer used in the present invention may have a plan view area larger or smaller than a plan view area of an organic semiconductor layer described later. Furthermore, the gate insulating layer used in the present invention may have the same planar view area as that of an organic semiconductor layer described later.
Here, the “planar area” means a planar area when the organic semiconductor transistor used in the present invention is viewed from the right above the substrate.

(2)有機半導体層
次に、本発明に用いられる有機半導体層について説明する。本発明に用いられる有機半導体層は、有機半導体材料からなるものである。
(2) Organic Semiconductor Layer Next, the organic semiconductor layer used in the present invention will be described. The organic semiconductor layer used in the present invention is made of an organic semiconductor material.

本発明に用いられる上記有機半導体材料としては、本発明の有機半導体素子の用途等に応じて、所望の半導体特性を備える有機半導体層を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体材料を用いた有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)等のポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)等のポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。なかでも本発明においては、ペンタセンまたはポリチオフェン類を好適に用いることができる。   The organic semiconductor material used in the present invention is not particularly limited as long as it is a material capable of forming an organic semiconductor layer having desired semiconductor characteristics, depending on the use of the organic semiconductor element of the present invention, etc. In particular, an organic semiconductor material used for an organic semiconductor transistor using an organic semiconductor material can be used. Examples of such organic semiconductor materials include π-electron conjugated aromatic compounds, chain compounds, organic pigments, and organosilicon compounds. More specifically, low molecular organic semiconductor materials such as pentacene, and polypyrroles such as polypyrrole, poly (N-substituted pyrrole), poly (3-substituted pyrrole), and poly (3,4-disubstituted pyrrole). , Polythiophene, poly (3-substituted thiophene), poly (3,4-disubstituted thiophene), polythiophenes such as polybenzothiophene, polyisothianaphthenes such as polyisothianaphthene, and polychess such as polychenylene vinylene Nylene vinylenes, poly (p-phenylene vinylenes) such as poly (p-phenylene vinylene), polyanilines such as polyaniline and poly (N-substituted aniline), polyacetylenes such as polyacetylene, polyazulenes such as polydiacetylene and polyazulene High molecular organic semiconductor materials such as Of these, pentacene or polythiophenes can be preferably used in the present invention.

また、本発明に用いられる有機半導体層の厚みについては、上記有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層を発現できる範囲であれば特に限定されない。なかでも本発明においては、1000nm以下であることが好ましく、なかでも5nm〜300nmの範囲内であることが好ましく、特に20nm〜100nmの範囲内であることが好ましい。   Moreover, about the thickness of the organic-semiconductor layer used for this invention, if it is the range which can express the organic-semiconductor layer provided with a desired semiconductor characteristic according to the kind etc. of the said organic-semiconductor material, it will not specifically limit. Especially in this invention, it is preferable that it is 1000 nm or less, It is preferable that it is in the range of 5 nm-300 nm, and it is especially preferable that it is in the range of 20 nm-100 nm.

また、本発明において有機半導体層が形成されている態様としては、後述するソース電極およびドレイン電極が形成されている領域において、上記ゲート絶縁層と積層されるように形成されている態様であれば特に限定されるものではない。   In the present invention, the organic semiconductor layer is formed as long as it is formed so as to be laminated with the gate insulating layer in a region where a source electrode and a drain electrode described later are formed. It is not particularly limited.

(3)ソース電極およびドレイン電極
次に、本発明に用いられるソース電極およびドレイン電極について説明する。本発明に用いられるソース電極およびドレイン電極は、上記有機半導体層と接するように形成されるものである。
(3) Source and drain electrodes Next, the source and drain electrodes used in the present invention will be described. The source electrode and the drain electrode used in the present invention are formed so as to be in contact with the organic semiconductor layer.

本発明おいて上記ソース電極およびドレイン電極が形成される態様としては、上記有機半導体層上で両者が所定の間隔を持って対向するように形成される態様であれば特に限定されるものではない。
このような態様としては、例えば上記図1に例示したような、上記ソース電極および上記ドレイン電極が上記有機半導体層と上記ゲート絶縁層との間に形成される態様と、例えば上記図2に例示したような、上記ソース電極およびドレイン電極が後述する基板と上記有機半導体層との間に形成される態様とを挙げることができる。本発明において上記ソース電極およびドレイン電極が形成される態様としては、上記のいずれの態様であっても好適に用いることができる。
ここで、上記ソース電極およびドレイン電極が上記有機半導体層と上記ゲート絶縁層との間に形成されている場合、本発明に用いられる有機半導体トランジスタは、トップゲート・トップコンタクト型構造のものになる。
一方、上記ソース電極およびドレイン電極が後述する基板と上記有機半導体層との間に形成されている場合、本発明に用いられる有機半導体トランジスタは、トップゲート・ボトムコンタクト型構造のものになる。
In the present invention, the source electrode and the drain electrode are not particularly limited as long as the source electrode and the drain electrode are formed so as to face each other with a predetermined interval on the organic semiconductor layer. .
As such a mode, for example, as illustrated in FIG. 1 above, the source electrode and the drain electrode are formed between the organic semiconductor layer and the gate insulating layer, and illustrated in FIG. 2 above, for example. An example in which the source electrode and the drain electrode are formed between the substrate described later and the organic semiconductor layer can be given. In the present invention, any of the above-described embodiments can be suitably used as an embodiment in which the source electrode and the drain electrode are formed.
Here, when the source electrode and the drain electrode are formed between the organic semiconductor layer and the gate insulating layer, the organic semiconductor transistor used in the present invention has a top gate / top contact type structure. .
On the other hand, when the source electrode and the drain electrode are formed between the substrate described later and the organic semiconductor layer, the organic semiconductor transistor used in the present invention has a top gate / bottom contact type structure.

なお、本発明に用いられるソース電極およびドレイン電極については、一般的に有機半導体トランジスタに用いられるものと同様であるため、ここでの詳しい説明は省略する。   Note that the source electrode and the drain electrode used in the present invention are generally the same as those used in an organic semiconductor transistor, and thus detailed description thereof is omitted here.

(4)ゲート電極
次に、本発明に用いられるゲート電極について説明する。本発明に用いられるゲート電極は、上記ゲート絶縁層上に形成されるものである。
ここで、本発明に用いられるゲート電極については一般的に有機半導体トランジスタに用いられるものと同様であるため、ここでの詳しい説明は省略する。
(4) Gate electrode Next, the gate electrode used for this invention is demonstrated. The gate electrode used in the present invention is formed on the gate insulating layer.
Here, since the gate electrode used in the present invention is generally the same as that used in an organic semiconductor transistor, a detailed description thereof is omitted here.

(5)有機半導体トランジスタ
本発明に用いられる有機半導体トランジスタは、上記ゲート絶縁層、有機半導体層、ソース電極、ドレイン電極、および、ゲート電極が上述した態様で配置されたものであるため、いわゆるトップゲート型構造を有するものとなる。
本発明に用いられる有機半導体トランジスタの構造としては、上記トップゲート型構造であれば特に限定されるものではなく、トップゲート・トップコンタクト型構造であっても良く、または、トップゲート・ボトムコンタクト型構造であっても良い。
(5) Organic semiconductor transistor The organic semiconductor transistor used in the present invention is a so-called top because the gate insulating layer, the organic semiconductor layer, the source electrode, the drain electrode, and the gate electrode are arranged in the above-described manner. It has a gate type structure.
The structure of the organic semiconductor transistor used in the present invention is not particularly limited as long as it is a top gate type structure, and may be a top gate / top contact type structure, or a top gate / bottom contact type. It may be a structure.

また、本発明に用いられる有機半導体トランジスタは、上記ゲート絶縁層、有機半導体層、ソース電極、ドレイン電極、および、ゲート電極以外に他の構成を有するものであっても良い。このような他の構成としては、本発明の有機半導体素子の用途等に応じて任意の機能を有するものを用いることができる。なかでも上記他の構成として本発明に好適に用いられる例としては、上記ゲート絶縁層および上記ゲート上に形成されるパッシベーション層を挙げることができる。このようなパッシベーション層としては、例えば、フッ素系樹脂、PVA、および、PVP等からなるものを用いることができる。   In addition, the organic semiconductor transistor used in the present invention may have other configurations in addition to the gate insulating layer, the organic semiconductor layer, the source electrode, the drain electrode, and the gate electrode. As such other configurations, those having an arbitrary function can be used according to the use of the organic semiconductor element of the present invention. Among these, examples of the other configuration that can be suitably used in the present invention include the gate insulating layer and a passivation layer formed on the gate. As such a passivation layer, what consists of fluororesin, PVA, PVP, etc. can be used, for example.

2.基板
次に、本発明に用いられる基板について説明する。本発明に用いられる基板は上記有機半導体トランジスタを支持するものである。
2. Substrate Next, the substrate used in the present invention will be described. The substrate used in the present invention supports the organic semiconductor transistor.

本発明に用いられる基板としては、本発明の有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。このような基板としては、ガラス基板等の可撓性を有さないリジット基板であっても良く、または、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基板であっても良い。
本発明においては、このようなリジット基板およびフレキシブル基板のいずれであっても好適に用いられるが、なかでもフレキシブル基板を用いることが好ましい。このようなフレキシブル基板を用いることにより、本発明の有機半導体素子をRoll to Rollプロセスにより製造することが可能になるため、本発明の有機半導体素子を生産性の高いものにすることができるからである。
As a board | substrate used for this invention, the board | substrate which has arbitrary functions can be used according to the use etc. of the organic-semiconductor element of this invention. Such a substrate may be a rigid substrate having no flexibility such as a glass substrate or a flexible substrate having flexibility such as a film made of a plastic resin.
In the present invention, any of such a rigid substrate and a flexible substrate is preferably used, and among them, it is preferable to use a flexible substrate. By using such a flexible substrate, the organic semiconductor element of the present invention can be manufactured by a Roll to Roll process, so that the organic semiconductor element of the present invention can be made highly productive. is there.

ここで、上記プラスチック樹脂としては、例えば、PET、PEN、PES、PI、PEEK、PC、PPSおよびPEI等を挙げることができる。   Here, examples of the plastic resin include PET, PEN, PES, PI, PEEK, PC, PPS, and PEI.

また、本発明に用いられる基板の厚みは、通常、1mm以下であることが好ましく、なかでも50μm〜700μmの範囲内であることが好ましい。   Moreover, the thickness of the substrate used in the present invention is usually preferably 1 mm or less, and particularly preferably in the range of 50 μm to 700 μm.

3.有機半導体素子の用途
本発明の有機半導体素子の用途としては、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ELディスプレイ装置等を挙げることができる。
3. Use of Organic Semiconductor Element As an application of the organic semiconductor element of the present invention, for example, it can be used as a TFT array substrate of a display device using a TFT method. Examples of such a display device include a liquid crystal display device, an electrophoretic display device, and an organic EL display device.

4.有機半導体素子の製造方法
本発明の有機半導体素子を製造する方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような製造方法としては、例えば、後述する「B.有機半導体素子の製造方法」の項において説明する製造方法を用いることができる。
4). Method for Producing Organic Semiconductor Element The method for producing the organic semiconductor element of the present invention is not particularly limited as long as it is a method capable of producing an organic semiconductor element having the above configuration. As such a manufacturing method, for example, the manufacturing method described in the section of “B. Manufacturing method of organic semiconductor element” described later can be used.

B.有機半導体素子の製造方法
次に、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子の製造方法は、基板を用い、上記基板上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にフッ素系溶媒および絶縁性を備える樹脂材料を含有するゲート絶縁層形成用塗工液を用いてパターン状にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を含む有機半導体トランジスタ形成工程を有することを特徴とするものである。
B. Next, a method for manufacturing an organic semiconductor element of the present invention will be described. The organic semiconductor element manufacturing method of the present invention uses a substrate, an organic semiconductor layer forming step of forming an organic semiconductor layer made of an organic semiconductor material on the substrate, and a fluorine-based solvent and an insulating property on the organic semiconductor layer. A gate insulating layer forming step of forming a gate insulating layer in a pattern using a coating liquid for forming a gate insulating layer containing a resin material, and etching the organic semiconductor layer in a portion where the gate insulating layer is not formed And an organic semiconductor transistor patterning step, and an organic semiconductor transistor formation step.

このような本発明の有機半導体素子の製造方法について図を参照しながら説明する。図4は、本発明の有機半導体素子の製造方法の一例を示す概略図である。図4に例示するように、本発明の有機半導体素子の製造方法は、基板1を用い(図4(a))、上記基板1上に有機半導体材料からなる有機半導体層2c’を形成する有機半導体層形成工程と(図4(b))、上記有機半導体層2c’上にフッ素系溶媒および絶縁性を備える樹脂材料を含有するゲート絶縁層形成用塗工液を用いて、パターン状にゲート絶縁層2bを形成するゲート絶縁層形成工程と(図4(c))、上記ゲート絶縁層2bが形成されていない部位の上記有機半導体層2c’をエッチングする有機半導体層パターニング工程と(図4(d))、を含む有機半導体トランジスタ形成工程を有することを特徴とするものである。   Such a method for producing an organic semiconductor element of the present invention will be described with reference to the drawings. FIG. 4 is a schematic view showing an example of a method for producing an organic semiconductor element of the present invention. As illustrated in FIG. 4, the organic semiconductor element manufacturing method of the present invention uses a substrate 1 (FIG. 4A), and forms an organic semiconductor layer 2 c ′ made of an organic semiconductor material on the substrate 1. The semiconductor layer forming step (FIG. 4B), the gate insulating layer forming coating liquid containing a fluorine-based solvent and a resin material having an insulating property on the organic semiconductor layer 2c ′ is used to form a gate in a pattern. A gate insulating layer forming step for forming the insulating layer 2b (FIG. 4C), and an organic semiconductor layer patterning step for etching the organic semiconductor layer 2c ′ in a portion where the gate insulating layer 2b is not formed (FIG. 4). (D)), and an organic semiconductor transistor forming step.

本発明によれば、上記ゲート絶縁層形成用塗工液としてフッ素系溶媒が溶媒として用いられたものを用いることにより、上記有機半導体層上に上記ゲート絶縁層を形成する際に、上記有機半導体層が上記ゲート絶縁層形成用塗工液によって浸食されてしまうことを防止できる。このため、本発明によれば上記有機半導体層の機能を損なうことなく、上記有機半導体層上に直接的にゲート絶縁層を形成することができるため、高効率で有機半導体素子を製造することができる。
また、上記ゲート絶縁層形成用塗工液としてフッ素系溶媒が用いられたものを用いることにより、上記樹脂材料としてフッ素系樹脂を用いることが可能になる。このため、本発明によれば上記樹脂材料として、フッ素系樹脂を用いることにより有機半導体層の保護機能および絶縁機能に優れたゲート絶縁層を形成することが可能になる。
このようなことから、本発明によれば有機半導体トランジスタを有する有機半導体素子であって、経時安定性が良好で優れた特性を有する有機半導体素子を高効率で製造することができる。
According to the present invention, when the gate insulating layer is formed on the organic semiconductor layer by using the gate insulating layer forming coating solution using a fluorine-based solvent as the solvent, the organic semiconductor is formed. It is possible to prevent the layer from being eroded by the gate insulating layer forming coating solution. Therefore, according to the present invention, since the gate insulating layer can be formed directly on the organic semiconductor layer without impairing the function of the organic semiconductor layer, an organic semiconductor element can be manufactured with high efficiency. it can.
Moreover, it becomes possible to use a fluorine resin as the resin material by using a coating liquid for forming a gate insulating layer using a fluorine solvent. For this reason, according to this invention, it becomes possible to form the gate insulating layer excellent in the protection function and insulation function of an organic-semiconductor layer by using a fluorine resin as said resin material.
For this reason, according to the present invention, an organic semiconductor element having an organic semiconductor transistor, which has good temporal stability and excellent characteristics, can be produced with high efficiency.

本発明の有機半導体素子の製造方法は、少なくとも上記有機半導体トランジスタ形成工程を有するものであり、必要に応じて他の工程を有しても良いものである。
以下、本発明の有機半導体素子の製造方法を構成する各工程について順に説明する。
The method for producing an organic semiconductor element of the present invention includes at least the organic semiconductor transistor formation step, and may include other steps as necessary.
Hereinafter, each process which comprises the manufacturing method of the organic-semiconductor element of this invention is demonstrated in order.

1.有機半導体トランジスタ形成工程
まず、本発明に用いられる有機半導体トランジスタ形成工程について説明する。本工程は基板を用い、上記基板上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にフッ素系溶媒および絶縁性を備える樹脂材料を含有するゲート絶縁層形成用塗工液を用いて、パターン状にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を有するものである。
以下、このような有機半導体トランジスタ形成工程に用いられる各工程について順に説明する。
1. Organic Semiconductor Transistor Forming Step First, the organic semiconductor transistor forming step used in the present invention will be described. This step uses a substrate and forms an organic semiconductor layer made of an organic semiconductor material on the substrate, and a gate insulation containing a fluorine-based solvent and an insulating resin material on the organic semiconductor layer. Using a layer forming coating solution, a gate insulating layer forming step of forming a gate insulating layer in a pattern, an organic semiconductor layer patterning step of etching the organic semiconductor layer in a portion where the gate insulating layer is not formed, It is what has.
Hereinafter, each process used for such an organic semiconductor transistor formation process is demonstrated in order.

(1)ゲート絶縁層形成工程
まず、本工程に用いられるゲート絶縁層形成工程について説明する。本工程は、フッ素系溶媒および絶縁性を備える樹脂材料を含有するゲート絶縁層形成用塗工液を用い、後述する有機半導体層形成工程により形成された有機半導体層上に、パターン状のゲート絶縁層を形成する工程である。
(1) Gate Insulating Layer Forming Step First, the gate insulating layer forming step used in this step will be described. This step uses a coating liquid for forming a gate insulating layer containing a fluorine-based solvent and a resin material having insulating properties, and forms a patterned gate insulating material on the organic semiconductor layer formed by the organic semiconductor layer forming step described later. It is a process of forming a layer.

a.ゲート絶縁層形成用塗工液
まず、本工程に用いられるゲート絶縁層形成用塗工液について説明する。本工程に用いられるゲート絶縁層形成用塗工液は、少なくともフッ素系溶媒と、絶縁性を備える樹脂材料とを含有するものであり、必要に応じて他の材料を含有しても良いものである。
a. First, the gate insulating layer forming coating solution used in this step will be described. The coating liquid for forming a gate insulating layer used in this step contains at least a fluorine-based solvent and a resin material having insulating properties, and may contain other materials as necessary. is there.

上記ゲート絶縁層形成用塗工液に用いられるフッ素溶媒としては、後述する有機半導体層形成工程によって形成される有機半導体層を侵さないものであれば特に限定されるものではない。なかでも本発明においては、アルカン、アルケン等の炭化水素の水素原子が全てフッ素に置換された溶媒であるパーフルオロ系溶媒を用いることが好ましい。   The fluorine solvent used in the gate insulating layer forming coating solution is not particularly limited as long as it does not attack the organic semiconductor layer formed in the organic semiconductor layer forming step described later. In particular, in the present invention, it is preferable to use a perfluoro solvent which is a solvent in which all hydrogen atoms of hydrocarbons such as alkane and alkene are substituted with fluorine.

このようなパーフルオロ系溶媒としては、例えば、パーフルオロメチルシクロヘキサン、パーフルオロ‐1,3‐ジメチルシクロヘキサン、パーフルオロ‐2‐メチル‐2‐ペンテン、パーフルオロデカリン、1,1,1,2,2,3,3,4,4,5,5,6,6−トリデカフルオロ−8−ヨードオクタン、3,3,4,4,5,5,6,6,7,7,8,8,8−トリデカフルオロ−1−オクテン、3,3,4,4,5,5,6,6,7,7,8,8,8−トリデカフルオロ−1−オクタノール等を挙げることができる。   Examples of such perfluoro solvents include perfluoromethylcyclohexane, perfluoro-1,3-dimethylcyclohexane, perfluoro-2-methyl-2-pentene, perfluorodecalin, 1,1,1,2, 2,3,3,4,4,5,5,6,6-tridecafluoro-8-iodooctane, 3,3,4,4,5,5,6,6,7,7,8,8 , 8-tridecafluoro-1-octene, 3,3,4,4,5,5,6,6,7,7,8,8,8-tridecafluoro-1-octanol and the like. .

また、本工程に用いられるフッ素系溶媒は、単一のフッ素系溶媒からなるものであっても良く、複数のフッ素系溶媒が混合された混合溶媒であっても良い。   Moreover, the fluorine-type solvent used for this process may consist of a single fluorine-type solvent, and may be the mixed solvent in which the some fluorine-type solvent was mixed.

上記ゲート絶縁層形成用塗工液に用いられる絶縁性を備える樹脂材料としては、本工程により形成されるゲート絶縁層に所望の絶縁機能および保護機能を付与することが可能であり、かつ、上記フッ素系溶媒に所望の濃度で溶解させることができるものであれば特に限定されるものではない。なかでも本工程においては、上記樹脂材料としてフッ素系樹脂を用いることが好ましい。これにより、本工程により形成されるゲート絶縁層を絶縁機能に優れたものにできるからである。
また、フッ素系樹脂は耐溶剤性や耐オゾン性等の耐久性に優れるため、このようなフッ素系樹脂を用いることにより、本工程で形成されるゲート絶縁層を上記有機半導体層の保護機能に優れたものにできるからである。
さらに、フッ素系樹脂は、本工程に用いられる上記フッ素系溶媒に易溶であるからである。
As a resin material having an insulating property used for the gate insulating layer forming coating solution, it is possible to give a desired insulating function and protective function to the gate insulating layer formed by this step, and There is no particular limitation as long as it can be dissolved in the fluorine-based solvent at a desired concentration. In particular, in this step, it is preferable to use a fluorine-based resin as the resin material. This is because the gate insulating layer formed by this process can have an excellent insulating function.
In addition, since fluorine-based resin is excellent in durability such as solvent resistance and ozone resistance, by using such fluorine-based resin, the gate insulating layer formed in this step serves as a protective function for the organic semiconductor layer. This is because it can be made excellent.
Furthermore, it is because a fluorine resin is easily soluble in the fluorine solvent used in this step.

本工程に用いられるフッ素系樹脂としては、本工程により所望の絶縁機能および保護機能を有するゲート絶縁層を形成できるものであれば特に限定されるものではない。このようなフッ素系樹脂については、上記「A.有機半導体素子」の項において説明したものと同様であるためここでの説明は省略する。   The fluororesin used in this step is not particularly limited as long as a gate insulating layer having a desired insulating function and protective function can be formed by this step. Such a fluorine-based resin is the same as that described in the above section “A. Organic semiconductor element”, and thus description thereof is omitted here.

なお、上記ゲート絶縁層形成用塗工液中の上記絶縁性を備える樹脂材料の含有量としては、本工程においてゲート絶縁層を形成する方法等に応じて、上記ゲート絶縁層形成用塗工液の溶液粘度や、表面張力等を所望の範囲内にすることができる範囲であれば特に限定されるものではない。なかでも本工程においては、上記ゲート絶縁層形成用塗工液中の樹脂材料含有量が5質量%〜15質量%の範囲内であることが好ましい。   The content of the insulating resin material in the gate insulating layer forming coating solution is determined according to the method for forming the gate insulating layer in this step, etc. There is no particular limitation as long as the solution viscosity, surface tension, and the like are within the desired ranges. Especially in this process, it is preferable that the resin material content in the said coating liquid for gate insulating layer formation exists in the range of 5 mass%-15 mass%.

また、本工程に用いられる上記ゲート絶縁層形成用塗工液には、上記フッ素系溶媒および上記絶縁性を備える樹脂材料以外に他の材料が含有されていても良い。このような他の材料としては、本発明により製造される有機半導体素子の用途等に応じて、本工程で形成されるゲート絶縁層に所望の機能を付与できるものであれば特に限定されるものではない。
ここで、本工程に用いられる上記他の材料としては、上記「A.有機半導体素子」の甲において説明したものと同様であるため、ここでの説明は省略する。
The gate insulating layer forming coating solution used in this step may contain other materials in addition to the fluorine-based solvent and the resin material having the insulating properties. Such other materials are particularly limited as long as a desired function can be imparted to the gate insulating layer formed in this step, depending on the use of the organic semiconductor element manufactured according to the present invention. is not.
Here, since the other materials used in this step are the same as those described above in “A. Organic semiconductor element”, description thereof is omitted here.

b.ゲート絶縁層の形成方法
次に、本工程において上記ゲート絶縁層形成用塗工液を用いてゲート絶縁層を形成する方法について説明する。本工程において、ゲート絶縁層を形成する方法としては、上記ゲート絶縁層形成用塗工液を用い、所望のパターン状にゲート絶縁層を形成できる方法であれば特に限定されるものではない。このような方法としては、印刷法を用い、上記有機半導体層上に上記ゲート絶縁層形成用塗工液をパターン状に印刷する方法(第1の方法)と、上記ゲート絶縁層形成用塗工液を上記有機半導体層上の全面に塗工することにより、パターニングされていないゲート絶縁層を形成した後、当該ゲート絶縁層をリソグラフィー法等によってパターニングする方法(第2の方法)とを挙げることができる。
本工程においては、上記第1の方法および上記第2の方法のいずれの方法であっても好適に用いることができるが、なかでも上記第1の方法を用いることが好ましい。上記第2の方法は、パターニングされたゲート絶縁層を形成するのに、パターニングされていないゲート絶縁層を形成する工程と、当該ゲート絶縁層をパターニングする工程との2工程を必要とするのに対し、上記第1の方法は1工程で直接的にパターニングされたゲート絶縁層を形成することが可能になるため、本工程を簡略化することができるからである。
b. Method for Forming Gate Insulating Layer Next, a method for forming a gate insulating layer using the above-mentioned coating liquid for forming a gate insulating layer in this step will be described. In this step, the method for forming the gate insulating layer is not particularly limited as long as the gate insulating layer can be formed in a desired pattern using the gate insulating layer forming coating solution. As such a method, a printing method is used to print the gate insulating layer forming coating solution in a pattern on the organic semiconductor layer (first method), and the gate insulating layer forming coating. A method (second method) in which a liquid is applied to the entire surface of the organic semiconductor layer to form an unpatterned gate insulating layer, and then the gate insulating layer is patterned by a lithography method or the like (second method). Can do.
In this step, any of the first method and the second method can be suitably used, but it is preferable to use the first method. The second method requires two steps of forming a patterned gate insulating layer: a step of forming an unpatterned gate insulating layer and a step of patterning the gate insulating layer. On the other hand, the first method can form a gate insulating layer that is directly patterned in one step, so that this step can be simplified.

上記第1の方法に用いられる印刷法としては、上記ゲート絶縁層形成用塗工液を所望のパターンに印刷できる方法であれば特に限定されるものではない。このような印刷方法としては、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、および、グラビア・オフセット印刷法等を挙げることができる。なかでも本工程においてはスクリーン印刷法を用いることが好ましい。本工程に用いられるゲート絶縁層形成用塗工液は、フッ素系溶媒が用いられていることから表面張力が低いものとすることができるため、スクリーン印刷法による高精細なパターン塗工に好適に用いることができるからである。   The printing method used in the first method is not particularly limited as long as it is a method capable of printing the gate insulating layer forming coating solution in a desired pattern. Examples of such printing methods include an inkjet method, a screen printing method, a pad printing method, a flexographic printing method, a microcontact printing method, a gravure printing method, an offset printing method, and a gravure / offset printing method. In particular, it is preferable to use a screen printing method in this step. The coating liquid for forming the gate insulating layer used in this step can have a low surface tension because a fluorine-based solvent is used, and is therefore suitable for high-definition pattern coating by the screen printing method. This is because it can be used.

(2)有機半導体層形成工程
次に、本工程に用いられる有機半導体層形成工程について説明する。本工程は、基板を用い、上記基板上に、有機半導体材料からなる有機半導体層を形成する工程である。
以下、このような有機半導体層形成工程について説明する。
(2) Organic semiconductor layer formation process Next, the organic semiconductor layer formation process used for this process is demonstrated. This step is a step of forming an organic semiconductor layer made of an organic semiconductor material on the substrate using a substrate.
Hereinafter, such an organic semiconductor layer forming step will be described.

本工程において、上記基板上に有機半導体層を形成する方法としては、本工程に用いられる有機半導体材料の種類等に応じて、上記基板上に所望の厚みの有機半導体層を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、上記有機半導体材料が溶媒に可溶なものである場合は、当該有機半導体材料を溶媒に溶解して、有機半導体層形成用塗工液を調製した後、当該有機半導体層形成用塗工液を上記基板上に塗工する方法を挙げることができる。この場合の塗工方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等を挙げることができる。
一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスにより、上記基板上に有機半導体層を形成する方法を挙げることができる。
In this step, a method for forming an organic semiconductor layer on the substrate may be a method capable of forming an organic semiconductor layer having a desired thickness on the substrate in accordance with the type of the organic semiconductor material used in the step. There is no particular limitation. As such a method, for example, when the organic semiconductor material is soluble in a solvent, the organic semiconductor material is dissolved in a solvent to prepare an organic semiconductor layer forming coating solution, A method of coating the organic semiconductor layer forming coating solution on the substrate can be mentioned. Examples of the coating method in this case include a spin coating method, a die coating method, a roll coating method, a bar coating method, an LB method, a dip coating method, a spray coating method, a blade coating method, and a casting method. .
On the other hand, when the organic semiconductor material is insoluble in a solvent, for example, a method of forming an organic semiconductor layer on the substrate by a dry process such as a vacuum evaporation method can be exemplified.

本工程に用いられる有機半導体材料としては、本発明により製造される有機半導体素子の用途等に応じて、本工程により形成される有機半導体層に所望の半導体特性を付与できるものであれば特に限定されるものではない。このような有機半導体材料としては、上記「A.有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。   The organic semiconductor material used in this step is particularly limited as long as it can impart desired semiconductor characteristics to the organic semiconductor layer formed by this step, depending on the use of the organic semiconductor element produced by the present invention. Is not to be done. Such an organic semiconductor material is the same as that described in the above section “A. Organic semiconductor element”, and thus description thereof is omitted here.

また、本工程に用いられる基板についても、上記「A.有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。   Further, the substrate used in this step is the same as that described in the above section “A. Organic semiconductor element”, and thus the description thereof is omitted here.

(3)有機半導体層パターニング工程
次に、本工程に用いられる有機半導体層パターニング工程について説明する。本工程は、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングすることにより、上記有機半導体層をパターン加工する工程である。
(3) Organic Semiconductor Layer Patterning Step Next, the organic semiconductor layer patterning step used in this step will be described. This step is a step of patterning the organic semiconductor layer by etching the organic semiconductor layer in a portion where the gate insulating layer is not formed.

本工程において、上記有機半導体層をパターン加工する方法としては、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングできる方法であれば特に限定されるものではない。なかでも、本発明においては上記ゲート絶縁層をマスクとして用い、上記有機半導体層の全面にエッチング処理を行うことにより、上記ゲート絶縁層が形成されていない部位の有機半導体層のみをエッチングする方法を用いることが好ましい。このような方法によれば、簡易的に上記有機半導体層をエッチングし、パターン加工することができるからである。   In this step, the method for patterning the organic semiconductor layer is not particularly limited as long as it is a method capable of etching the organic semiconductor layer in a portion where the gate insulating layer is not formed. In particular, in the present invention, there is provided a method of etching only the organic semiconductor layer in a portion where the gate insulating layer is not formed by performing an etching process on the entire surface of the organic semiconductor layer using the gate insulating layer as a mask. It is preferable to use it. This is because according to such a method, the organic semiconductor layer can be easily etched and patterned.

本工程に用いられる上記エッチング処理としては、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングすることができ、かつ、上記ゲート絶縁層の保護機能および絶縁機能が損なわれない方法であれば特に限定されるものではない。このような方法としては、例えば、上記有機半導体層を構成する有機半導体材料を溶解し、かつ、上記ゲート絶縁層を構成する樹脂材料を溶解しない溶媒で、上記有機半導体層を溶解させる方法を挙げることができる。
また、上記ゲート絶縁層を構成する樹脂材料としてフッ素系樹脂が用いられている場合には、上記エッチング処理として真空紫外光を照射することにより上記有機半導体層をエッチングする方法を用いることも可能である。
As the etching process used in this step, the organic semiconductor layer in a portion where the gate insulating layer is not formed can be etched, and the protective function and insulating function of the gate insulating layer are not impaired. There is no particular limitation as long as it is present. Examples of such a method include a method of dissolving the organic semiconductor layer with a solvent that dissolves the organic semiconductor material that constitutes the organic semiconductor layer and does not dissolve the resin material that constitutes the gate insulating layer. be able to.
In the case where a fluororesin is used as the resin material constituting the gate insulating layer, it is possible to use a method of etching the organic semiconductor layer by irradiating vacuum ultraviolet light as the etching treatment. is there.

(4)その他の工程
本工程には、上記ゲート絶縁層形成工程、上記有機半導体層形成工程、および、上記有機半導体層パターニング工程以外の他の工程が含まれていても良い。このような他の工程としては特に限定されるものではなく、本工程により形成される有機半導体トランジスタの構造等に応じて任意の工程を用いることができる。なかでも本工程においては、通常、ゲート電極を形成するゲート電極形成工程と、ソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程とが用いられる。
(4) Other Steps This step may include steps other than the gate insulating layer forming step, the organic semiconductor layer forming step, and the organic semiconductor layer patterning step. Such other steps are not particularly limited, and any step can be used according to the structure of the organic semiconductor transistor formed by this step. In particular, in this step, a gate electrode forming step for forming a gate electrode and a source / drain electrode forming step for forming a source electrode and a drain electrode are usually used.

本工程が、上記ゲート電極形成工程と、上記ソース・ドレイン電極形成工程とを有する場合について図を参照しながら説明する。図5は、本工程が、上記ゲート電極形成工程と、上記ソース・ドレイン電極形成工程とを有する態様の一例を示す概略図である。図5に例示するように、本工程は、通常、基板1を用い(図5(a))、上記基板1上に上述した方法によって有機半導体層2c’を形成する有機半導体層形成工程と(図5(b))、上記有機半導体層2c’上に、ソース電極2dおよびドレイン電極2eを形成する、ソース・ドレイン電極形成工程と(図5(c))、上記有機半導体層2c’、ソース電極2d、および、ドレイン電極2e上に、上述した方法によってパターン状のゲート絶縁層2bを形成するゲート絶縁層形成工程と(図5(d))、上述した方法によって上記有機半導体層2c’を、上記ゲート絶縁層2bと同一のパターンにパターン加工する有機半導体層パターニング工程(図5(e))と、上記ゲート絶縁層2b上に、ゲート電極2aを形成するゲート電極形成工程(図5(f))と、により有機半導体トランジスタ2を形成する態様で実施される。   A case where this step includes the gate electrode formation step and the source / drain electrode formation step will be described with reference to the drawings. FIG. 5 is a schematic view showing an example of an aspect in which the present process includes the gate electrode forming process and the source / drain electrode forming process. As exemplified in FIG. 5, this step usually uses a substrate 1 (FIG. 5A), and an organic semiconductor layer formation step of forming an organic semiconductor layer 2 c ′ on the substrate 1 by the method described above ( 5B), a source / drain electrode forming step of forming the source electrode 2d and the drain electrode 2e on the organic semiconductor layer 2c ′ (FIG. 5C), the organic semiconductor layer 2c ′, the source A gate insulating layer forming step of forming a patterned gate insulating layer 2b on the electrode 2d and the drain electrode 2e by the above-described method (FIG. 5D), and the organic semiconductor layer 2c ′ by the above-described method. An organic semiconductor layer patterning step (FIG. 5E) for patterning the same pattern as the gate insulating layer 2b, and a gate electrode forming process for forming the gate electrode 2a on the gate insulating layer 2b (FIG. 5 (f)) and is carried out in a manner to form the organic semiconductor transistor 2 by.

ここで、上記図5においては、ソース・ドレイン電極形成工程を、上記有機半導体層形成工程後に実施する例について説明したが、本工程においては上記ソース・ドレイン電極形成工程を、上記有機半導体層形成工程前に実施する態様であっても良い。
なお、上記ソース・ドレイン電極形成工程を上記有機半導体層形成工程後に実施する場合、本工程により形成される有機半導体トランジスタは、トップゲート・トップコンタクト型構造となる。
一方、上記ソース・ドレイン電極形成工程を上記有機半導体層形成工程前に実施する場合、本工程により形成される有機半導体トランジスタはトップゲート・ボトムコンタクト型構造となる。
Here, in FIG. 5, the example in which the source / drain electrode forming step is performed after the organic semiconductor layer forming step has been described. However, in this step, the source / drain electrode forming step is changed to the organic semiconductor layer forming step. The aspect implemented before a process may be sufficient.
When the source / drain electrode forming step is performed after the organic semiconductor layer forming step, the organic semiconductor transistor formed by this step has a top gate / top contact type structure.
On the other hand, when the source / drain electrode formation step is performed before the organic semiconductor layer formation step, the organic semiconductor transistor formed in this step has a top gate / bottom contact type structure.

なお、上記ゲート電極形成工程、および、上記ソース・ドレイン電極形成工程において、ゲート電極、ソース電極およびドレイン電極をそれぞれ形成する方法としては、一般的に半導体トランジスタを形成する際に用いられている方法と同様であるため、ここでの詳しい説明は省略する。   In the gate electrode formation step and the source / drain electrode formation step, a method of forming the gate electrode, the source electrode, and the drain electrode, respectively, is generally used when forming a semiconductor transistor. The detailed description here is omitted.

2.その他の工程
本発明の有機半導体素子の製造方法は、上記有機半導体トランジスタ形成工程以外に他の工程を有するものであっても良い。このような他の工程としては、特に限定されるものではなく、本発明により製造される有機半導体素子の用途等に応じて適宜選択して用いれば良い。このような他の工程としては、例えば、本発明の有機半導体素子を液晶ディスプレイ装置用のTFTアレイ基板として用いる場合には、上記有機半導体トランジスタに接続されるように画素電極を形成する画素電極形成工程等を挙げることができる。
2. Other Steps The method for producing an organic semiconductor element of the present invention may have other steps in addition to the organic semiconductor transistor forming step. Such other steps are not particularly limited, and may be appropriately selected and used depending on the use of the organic semiconductor element produced according to the present invention. As such other steps, for example, when the organic semiconductor element of the present invention is used as a TFT array substrate for a liquid crystal display device, a pixel electrode is formed so as to be connected to the organic semiconductor transistor. A process etc. can be mentioned.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

以下、実施例を挙げて本発明を具体的に説明する。   Hereinafter, the present invention will be specifically described with reference to examples.

(1)実施例
(ソース・ドレイン電極形成工程)
まず、大きさ150mm×150mm×0.7mmのガラス基板表面に、ソース・ドレイン電極形状の開口部を有するメタルマスクを配置した後、膜厚50nmのAu膜を蒸着し、ソース・ドレイン電極を形成した。このとき、蒸着の際の真空度は1×10Paとし、蒸着速度は約1Å/secとした。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離(チャネル長)は50μmであった。
(1) Example (source / drain electrode forming step)
First, after placing a metal mask having source / drain electrode-shaped openings on the surface of a glass substrate having a size of 150 mm × 150 mm × 0.7 mm, an Au film having a thickness of 50 nm is deposited to form source / drain electrodes. did. At this time, the degree of vacuum at the time of vapor deposition was 1 × 10 4 Pa, and the vapor deposition rate was about 1 kg / sec. When the formed source electrode and drain electrode were observed with a reflection optical microscope, the distance between the source electrode and the drain electrode (channel length) was 50 μm.

(有機半導体層形成工程)
次に、上記ソース電極およびドレイン電極が形成された側の基板の全面に膜厚50nmのチオフェン系有機半導体からなる有機半導体層を蒸着した。
(Organic semiconductor layer formation process)
Next, an organic semiconductor layer made of a thiophene-based organic semiconductor having a thickness of 50 nm was deposited on the entire surface of the substrate on which the source electrode and the drain electrode were formed.

(ゲート絶縁層形成工程)
次に、ポリテトラフルオロエチレンをパーフルオロ系溶媒に固形分13質量%で溶解したゲート絶縁層形成用塗工液を用い、スクリーン印刷法によりパターン状のゲート絶縁層を形成した。このときスクリーン版は、500メッシュ、乳剤3μmのものを使用した。スクリーン印刷機はマイクロテック社製の装置を用いた。また印刷条件は、印圧0.2MPa、クリアランス2.1mm、スキージスピード100mm/secで行った。その後、100℃のホットプレートで30分乾燥させた。
(Gate insulation layer formation process)
Next, a patterned gate insulating layer was formed by a screen printing method using a coating liquid for forming a gate insulating layer in which polytetrafluoroethylene was dissolved in a perfluoro solvent at a solid content of 13% by mass. At this time, a screen plate having a 500 mesh and 3 μm emulsion was used. The screen printer used was an apparatus manufactured by Microtech. The printing conditions were a printing pressure of 0.2 MPa, a clearance of 2.1 mm, and a squeegee speed of 100 mm / sec. Then, it was dried on a hot plate at 100 ° C. for 30 minutes.

(有機半導体層パターニング工程)
次に、上記ゲート絶縁層が形成された部位以外の有機半導体層を除去するために、トルエン溶液を上記ゲート絶縁層が形成された側の基板の全面にスピンコートした。このとき、スピンコートは1000rpmで20sec保持させた。
(Organic semiconductor layer patterning process)
Next, in order to remove the organic semiconductor layer other than the portion where the gate insulating layer was formed, a toluene solution was spin coated on the entire surface of the substrate on which the gate insulating layer was formed. At this time, the spin coating was held at 1000 rpm for 20 seconds.

(ゲート電極形成工程)
次に、上記ゲート絶縁層が形成された面上に、ゲート電極形状の開口部を有するメタルマスクを配置した後、膜厚50nmのクロム膜を形成した。次いで、200nmのアルミニウム膜を蒸着し、ゲート電極を形成した。蒸着の際の真空度は、1×10Paとし、蒸着速度は約1Å/secとした。
(Gate electrode formation process)
Next, a metal mask having a gate electrode-shaped opening was disposed on the surface on which the gate insulating layer was formed, and then a chromium film having a thickness of 50 nm was formed. Next, a 200 nm aluminum film was deposited to form a gate electrode. The degree of vacuum at the time of vapor deposition was 1 × 10 4 Pa, and the vapor deposition rate was about 1 kg / sec.

以上の工程により、有機半導体トランジスタを有する有機半導体素子を作製した。   Through the above process, an organic semiconductor element having an organic semiconductor transistor was produced.

(評価)
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は1×10−3A、OFF電流は1×10−10Aであった。また、耐電圧を測定した結果、200Vを保持していることが確認された。
(Evaluation)
As a result of measuring the transistor characteristics of the organic semiconductor transistor of the produced organic semiconductor element, it was found that it was driven as a transistor. At this time, the ON current of the organic semiconductor transistor was 1 × 10 −3 A, and the OFF current was 1 × 10 −10 A. Moreover, as a result of measuring withstand voltage, it was confirmed that 200V was hold | maintained.

(2)比較例
(ソース・ドレイン電極形成工程)
まず、大きさ150mm×150mm×0.7mmのガラス基板表面に、ソース・ドレイン電極形状の開口部を有するメタルマスクを配置した後、膜厚50nmのAu膜を蒸着し、ソース・ドレイン電極を形成した。このとき、蒸着の際の真空度は1×10Paとし、蒸着速度は約1Å/secとした。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離(チャネル長)は50μmであった。
(2) Comparative example (source / drain electrode forming step)
First, after placing a metal mask having source / drain electrode-shaped openings on the surface of a glass substrate having a size of 150 mm × 150 mm × 0.7 mm, an Au film having a thickness of 50 nm is deposited to form source / drain electrodes. did. At this time, the degree of vacuum at the time of vapor deposition was 1 × 10 4 Pa, and the vapor deposition rate was about 1 kg / sec. When the formed source electrode and drain electrode were observed with a reflection optical microscope, the distance between the source electrode and the drain electrode (channel length) was 50 μm.

(有機半導体層形成工程)
次に、上記ソース電極およびドレイン電極が形成された側の基板の全面に膜厚50nmのチオフェン系有機半導体からなる有機半導体層を蒸着した。
(Organic semiconductor layer formation process)
Next, an organic semiconductor layer made of a thiophene-based organic semiconductor having a thickness of 50 nm was deposited on the entire surface of the substrate on which the source electrode and the drain electrode were formed.

(ゲート絶縁層形成工程)
次に、ゲート絶縁層としてフォトレジスト(アクリル系ネガレジスト)をスピンコートした。このときのスピンコートは、800rpmで10sec保持させた。その後、基板を80℃で3分乾燥させた後、350mJ/cmでパターン露光した。
次に、ゲート電極以外の部分を除去するために現像工程を行い、その後、200℃のオーブンで30分乾燥させた。
(Gate insulation layer formation process)
Next, a photoresist (acrylic negative resist) was spin-coated as a gate insulating layer. The spin coating at this time was held at 800 rpm for 10 seconds. Thereafter, the substrate was dried at 80 ° C. for 3 minutes and then subjected to pattern exposure at 350 mJ / cm 2 .
Next, a development process was performed to remove portions other than the gate electrode, and then the film was dried in an oven at 200 ° C. for 30 minutes.

(ゲート電極形成工程)
次に、上記ゲート絶縁層が形成された面上に、ゲート電極形状の開口部を有するメタルマスクを配置した後、膜厚50nmのクロム膜を形成した。次いで、200nmのアルミニウム膜を蒸着し、ゲート電極を形成した。蒸着の際の真空度は、1×10Paとし、蒸着速度は約1Å/secとした。
(Gate electrode formation process)
Next, a metal mask having a gate electrode-shaped opening was disposed on the surface on which the gate insulating layer was formed, and then a chromium film having a thickness of 50 nm was formed. Next, a 200 nm aluminum film was deposited to form a gate electrode. The degree of vacuum at the time of vapor deposition was 1 × 10 4 Pa, and the vapor deposition rate was about 1 kg / sec.

(評価)
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は6×10−4A、OFF電流は8.4×10−9Aであった。また、耐電圧を測定した結果、200Vを保持していることが確認された。
(Evaluation)
As a result of measuring the transistor characteristics of the organic semiconductor transistor of the produced organic semiconductor element, it was found that it was driven as a transistor. At this time, the ON current of the organic semiconductor transistor was 6 × 10 −4 A, and the OFF current was 8.4 × 10 −9 A. Moreover, as a result of measuring withstand voltage, it was confirmed that 200V was hold | maintained.

本発明の有機半導体素子の一例を示す概略図である。It is the schematic which shows an example of the organic-semiconductor element of this invention. 本発明の有機半導体素子の他の例を示す概略図である。It is the schematic which shows the other example of the organic-semiconductor element of this invention. 本発明に用いられるフッ素系樹脂の耐電圧測定方法の一例を示す概略図である。It is the schematic which shows an example of the withstand voltage measuring method of the fluororesin used for this invention. 本発明の有機半導体素子の製造方法の一例を示す概略図である。It is the schematic which shows an example of the manufacturing method of the organic-semiconductor element of this invention. 本発明の有機半導体素子の製造方法の他の例を示す概略図である。It is the schematic which shows the other example of the manufacturing method of the organic-semiconductor element of this invention. 一般的な半導体トランジスタの一例を示す概略図である。It is the schematic which shows an example of a common semiconductor transistor.

符号の説明Explanation of symbols

1 … 基板
2、2’ … 有機半導体トランジスタ
2a … ゲート電極
2b … ゲート絶縁層
2c、2c’ … 有機半導体層
2d … ソース電極
2e … ドレイン電極
2f … ゲート絶縁層
10、10’ … 有機半導体素子
DESCRIPTION OF SYMBOLS 1 ... Substrate 2, 2 '... Organic semiconductor transistor 2a ... Gate electrode 2b ... Gate insulating layer 2c, 2c' ... Organic semiconductor layer 2d ... Source electrode 2e ... Drain electrode 2f ... Gate insulating layer 10, 10 '... Organic semiconductor element

Claims (5)

基板を用い、前記基板上に有機半導体材料からなる有機半導体層を形成する、有機半導体層形成工程と、
前記有機半導体層上に、フッ素系溶媒および絶縁性を備える樹脂材料を含有するゲート絶縁層形成用塗工液を用いてパターン状にゲート絶縁層を形成する、ゲート絶縁層形成工程と、
前記有機半導体層を構成する前記有機半導体材料を溶解し、かつ、前記ゲート絶縁層を構成する前記樹脂材料を溶解しない溶媒で、前記有機半導体層を溶解させる方法により、前記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする、有機半導体層パターニング工程と、を含む有機半導体トランジスタ形成工程を有することを特徴とする、有機半導体素子の製造方法。
An organic semiconductor layer forming step of forming an organic semiconductor layer made of an organic semiconductor material on the substrate using a substrate;
On the organic semiconductor layer, a gate insulating layer forming step of forming a gate insulating layer in a pattern using a coating liquid for forming a gate insulating layer containing a fluorine-based solvent and a resin material having an insulating property; and
The gate insulating layer is formed by a method of dissolving the organic semiconductor material constituting the organic semiconductor layer and dissolving the organic semiconductor layer with a solvent that does not dissolve the resin material constituting the gate insulating layer. A method for producing an organic semiconductor element, comprising: an organic semiconductor layer patterning step for etching an organic semiconductor layer at a portion that is not formed.
基板を用い、前記基板上に有機半導体材料からなる有機半導体層を形成する、有機半導体層形成工程と、An organic semiconductor layer forming step of forming an organic semiconductor layer made of an organic semiconductor material on the substrate using a substrate;
前記有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、A source / drain electrode forming step of forming a source electrode and a drain electrode on the organic semiconductor layer;
前記有機半導体層、前記ソース電極および前記ドレイン電極上に、フッ素系溶媒および絶縁性を備える樹脂材料を含有するゲート絶縁層形成用塗工液を用いてパターン状にゲート絶縁層を形成する、ゲート絶縁層形成工程と、Forming a gate insulating layer in a pattern on the organic semiconductor layer, the source electrode, and the drain electrode using a coating liquid for forming a gate insulating layer containing a fluorine-based solvent and a resin material having an insulating property; An insulating layer forming step;
前記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする、有機半導体層パターニング工程と、を含む有機半導体トランジスタ形成工程を有することを特徴とする、有機半導体素子の製造方法。  An organic semiconductor transistor forming step including an organic semiconductor layer patterning step of etching an organic semiconductor layer in a portion where the gate insulating layer is not formed.
前記樹脂材料がフッ素系樹脂であることを特徴とする、請求項1または請求項2に記載の有機半導体素子の製造方法。 The method for producing an organic semiconductor element according to claim 1, wherein the resin material is a fluororesin. 前記ゲート絶縁層形成工程が、印刷法により前記ゲート絶縁層を形成するものであることを特徴とする、請求項1から請求項3までのいずれかに記載の有機半導体素子の製造方法。 The gate insulating layer forming step, characterized in that the printing method is to form the gate insulating layer, a method of manufacturing an organic semiconductor device according to any one of claims 1 to 3. 前記印刷法がスクリーン印刷法であることを特徴とする、請求項に記載の有機半導体素子の製造方法。 The method for producing an organic semiconductor element according to claim 4 , wherein the printing method is a screen printing method.
JP2006148498A 2006-05-29 2006-05-29 Organic semiconductor device and method for manufacturing organic semiconductor device Expired - Fee Related JP5256583B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006148498A JP5256583B2 (en) 2006-05-29 2006-05-29 Organic semiconductor device and method for manufacturing organic semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006148498A JP5256583B2 (en) 2006-05-29 2006-05-29 Organic semiconductor device and method for manufacturing organic semiconductor device

Publications (2)

Publication Number Publication Date
JP2007318024A JP2007318024A (en) 2007-12-06
JP5256583B2 true JP5256583B2 (en) 2013-08-07

Family

ID=38851595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006148498A Expired - Fee Related JP5256583B2 (en) 2006-05-29 2006-05-29 Organic semiconductor device and method for manufacturing organic semiconductor device

Country Status (1)

Country Link
JP (1) JP5256583B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7456035B1 (en) 2023-03-03 2024-03-26 株式会社ヨータイ Back material for ladle

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0367584A (en) * 1989-08-04 1991-03-22 Mitsubishi Materials Corp Carrier for cell culture
JP2010062276A (en) * 2008-09-03 2010-03-18 Brother Ind Ltd Oxide thin-film transistor and method of manufacturing the same
JP2010093093A (en) 2008-10-09 2010-04-22 Hitachi Ltd Semiconductor device and method of manufacturing the same
GB201112548D0 (en) * 2011-07-21 2011-08-31 Cambridge Display Tech Ltd Method of forming a top-gate transistor
JP6459263B2 (en) * 2013-07-19 2019-01-30 セントラル硝子株式会社 Film forming composition, film thereof, and method for producing organic semiconductor element using the same
JP6281427B2 (en) * 2013-07-19 2018-02-21 セントラル硝子株式会社 Film forming composition, film thereof, and method for producing organic semiconductor element using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202147A (en) * 1993-12-28 1995-08-04 Canon Inc Semiconductor device
JPH08130212A (en) * 1994-09-06 1996-05-21 Hitachi Ltd Electronic device
JP4118485B2 (en) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
AU2002343058A1 (en) * 2001-12-19 2003-06-30 Merck Patent Gmbh Organic field effect transistor with an organic dielectric
JP4572515B2 (en) * 2002-07-31 2010-11-04 三菱化学株式会社 Field effect transistor
TWI238449B (en) * 2003-06-06 2005-08-21 Pioneer Corp Organic semiconductor device and method of manufacture of same
JP4934972B2 (en) * 2004-03-19 2012-05-23 三菱化学株式会社 Field effect transistor
JP4507759B2 (en) * 2004-08-18 2010-07-21 株式会社リコー Pattern formation method for organic materials
JP5025110B2 (en) * 2004-08-31 2012-09-12 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2006261486A (en) * 2005-03-18 2006-09-28 Ricoh Co Ltd Organic thin film transistor and image display device employing it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7456035B1 (en) 2023-03-03 2024-03-26 株式会社ヨータイ Back material for ladle

Also Published As

Publication number Publication date
JP2007318024A (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP5121264B2 (en) Laminated structure and manufacturing method thereof
JP5256676B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
JP5256583B2 (en) Organic semiconductor device and method for manufacturing organic semiconductor device
US20120070945A1 (en) Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP2005310962A (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array and display unit
JP2007150246A (en) Organic transistor and display device
CN101981675B (en) Laminated structure, method of manufacturing a laminated structure, electronic element, electronic element array, image displaying medium, and image displaying device
EP2050139A1 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
KR101249097B1 (en) Composition for Organic Gate Insulator, Method for Fabricating Organic Gate Insulator and Organic Thin Film Transistor Having the Same
JP2009087996A (en) Organic semiconductor element and its manufacturing method, organic transistor array, and display
JP4678574B2 (en) Multilayer structure, electronic element using the multilayer structure, electronic element array, and display device
JP2007095777A (en) Organic semiconductor thin film, manufacturing method thereof, and field effect transistor
JP2007318025A (en) Organic semiconductor element and manufacturing method thereof element
JP5181587B2 (en) Organic semiconductor device and manufacturing method thereof, organic transistor array, and display
JP5200377B2 (en) Organic semiconductor device
JP5891625B2 (en) Organic semiconductor device manufacturing method and organic semiconductor device
JP2010093092A (en) Bottom gate type organic thin-film transistor and method of manufacturing the same
JP5181586B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
JP5098269B2 (en) Method for manufacturing organic semiconductor element
JP5098270B2 (en) Method for manufacturing organic semiconductor element
JP5103982B2 (en) Method for manufacturing organic semiconductor element
JP2008109116A (en) Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display
JP5205894B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
US8202771B2 (en) Manufacturing method of organic semiconductor device
JP5532669B2 (en) Organic semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5256583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees