JP5200377B2 - Organic semiconductor device - Google Patents

Organic semiconductor device Download PDF

Info

Publication number
JP5200377B2
JP5200377B2 JP2006355143A JP2006355143A JP5200377B2 JP 5200377 B2 JP5200377 B2 JP 5200377B2 JP 2006355143 A JP2006355143 A JP 2006355143A JP 2006355143 A JP2006355143 A JP 2006355143A JP 5200377 B2 JP5200377 B2 JP 5200377B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
present
insulating layer
gate insulating
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006355143A
Other languages
Japanese (ja)
Other versions
JP2008166537A (en
Inventor
雅尚 松岡
博己 前田
智美 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006355143A priority Critical patent/JP5200377B2/en
Publication of JP2008166537A publication Critical patent/JP2008166537A/en
Application granted granted Critical
Publication of JP5200377B2 publication Critical patent/JP5200377B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機半導体トランジスタが用いられた有機半導体素子に関するものである。   The present invention relates to an organic semiconductor element using an organic semiconductor transistor.

近年、TFTに代表される半導体トランジスタは、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン(Si)やガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)などの無機半導体材料が用いられている。近年、普及が拡大している液晶表示素子のディスプレイ用TFTアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。   In recent years, semiconductor transistors typified by TFTs tend to expand their applications with the development of display devices. Such a semiconductor transistor functions as a switching element when electrodes are connected via a semiconductor material. Conventionally, inorganic semiconductor materials such as silicon (Si), gallium arsenide (GaAs), and indium gallium arsenide (InGaAs) have been used as semiconductor materials used in the semiconductor transistors. In recent years, a semiconductor transistor using such an inorganic semiconductor material is also used for a TFT array substrate for a display of a liquid crystal display element that has been widely spread.

その一方で、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。図9に例示するように、上記有機半導体材料を用いたトランジスタ100は、通常、ゲート電極100aと、上記ゲート電極100aを絶縁するゲート絶縁層100bと、上記有機半導体材料からなる有機半導体層100cと、上記有機半導体層100cに接触するように形成されたソース電極100dおよびドレイン電極100eを有するものであり、上記ゲート電極100aが、上記有機半導体層100cの下面側に配置されているボトムゲート型構造のものと(図9(a))、上記ゲート電極100aが上記有機半導体層100cの上面側に配置されているトップゲート型構造のものと(図9(b))、が知られている。   On the other hand, as the semiconductor material, an organic semiconductor material made of an organic compound is also known. As illustrated in FIG. 9, the transistor 100 using the organic semiconductor material generally includes a gate electrode 100a, a gate insulating layer 100b that insulates the gate electrode 100a, and an organic semiconductor layer 100c made of the organic semiconductor material. A bottom gate structure having a source electrode 100d and a drain electrode 100e formed so as to be in contact with the organic semiconductor layer 100c, wherein the gate electrode 100a is disposed on the lower surface side of the organic semiconductor layer 100c. (FIG. 9A), and a top gate structure in which the gate electrode 100a is disposed on the upper surface side of the organic semiconductor layer 100c (FIG. 9B) are known.

このような有機半導体材料が用いられたトランジスタは、上記無機半導体材料に比べて安価で大面積化が可能であり、フレキシブルなプラスチック基板上に形成でき、さらに機械的衝撃に対して安定であるという利点を有することから、電子ペーパーに代表されるフレキシブルディスプレイ等の、次世代ディスプレイ装置への応用などを想定した研究が活発に行われている。   A transistor using such an organic semiconductor material is cheaper and can have a larger area than the inorganic semiconductor material, can be formed on a flexible plastic substrate, and is stable against mechanical shock. Because of its advantages, research is actively conducted assuming application to next-generation display devices such as flexible displays typified by electronic paper.

しかしながら、図9に例示したように、有機半導体材料が用いられたトランジスタにおいては、一般的に上記有機半導体層と上記ゲート絶縁層とが接するように形成される。このため、上記ゲート絶縁層を構成する材料によって上記有機半導体層の半導体特性が影響を受け、トランジスタ性能が変化してしまうことが知られている。例えば、上記特許文献1には、ポリイミドからなるゲート絶縁層が用いられたトランジスタが開示されているが、このような材料からなるゲート絶縁層が用いられた有機半導体トランジスタは、ゲート電圧の閾値電圧が安定しないという問題点があった。   However, as illustrated in FIG. 9, a transistor using an organic semiconductor material is generally formed so that the organic semiconductor layer and the gate insulating layer are in contact with each other. For this reason, it is known that the semiconductor characteristics of the organic semiconductor layer are affected by the material constituting the gate insulating layer, and the transistor performance changes. For example, Patent Document 1 discloses a transistor using a gate insulating layer made of polyimide, but an organic semiconductor transistor using a gate insulating layer made of such a material has a threshold voltage of a gate voltage. However, there was a problem that was not stable.

また、一般的に上記有機半導体材料を用いたトランジスタは、従来の無機半導体材料が用いられたトランジスタと比較して駆動電圧が高いという特徴を有する。このため、上記ゲート絶縁層に用いられる材料としては、従来の無機半導体材料が用いられたトランジスタの場合と比較して、より高い耐電圧を有する材料を用いることが必要とされている。したがって、上記ゲート絶縁層に用いられる材料としては、上述したように有機半導体層に作用することによってトランジスタ特性を損なわないことに加えて、所定の耐電圧を備えることが必要とされている。しかしながら、従来、これらの特性を満足するゲート絶縁層の材料はなかった。   In general, a transistor using the organic semiconductor material has a feature that a driving voltage is higher than that of a transistor using a conventional inorganic semiconductor material. For this reason, as a material used for the gate insulating layer, it is necessary to use a material having a higher withstand voltage as compared with a transistor using a conventional inorganic semiconductor material. Therefore, the material used for the gate insulating layer is required to have a predetermined withstand voltage in addition to not impairing the transistor characteristics by acting on the organic semiconductor layer as described above. However, conventionally, there has been no material for a gate insulating layer that satisfies these characteristics.

このようなことから、従来、有機半導体材料が用いられたトランジスタであって、ゲート絶縁層によってそのトランジスタ特性が損なわれないものを得ることは困難であった。   For these reasons, conventionally, it has been difficult to obtain a transistor using an organic semiconductor material, in which the transistor characteristics are not impaired by the gate insulating layer.

特開2003−304014号公報JP 2003-304014 A

本発明は、このような問題点に鑑みてなされたものであり、有機半導体トランジスタを有する有機半導体素子であって、ゲート電圧の閾値電圧の安定性に優れる有機半導体素子を提供することを主目的とするものである。   The present invention has been made in view of such problems, and an object of the present invention is to provide an organic semiconductor element having an organic semiconductor transistor, which is excellent in the stability of the threshold voltage of the gate voltage. It is what.

上記課題を解決するために本発明は、基板と、上記基板上に形成され、有機半導体材料からなる有機半導体層および上記有機半導体層に接するように形成されたゲート絶縁層を備える有機半導体トランジスタと、を有する有機半導体素子であって、上記ゲート絶縁層が、下記式(I)で表されるカルド型樹脂の硬化物からなることを特徴とする有機半導体素子を提供する。   In order to solve the above problems, the present invention provides an organic semiconductor transistor comprising a substrate, an organic semiconductor layer formed on the substrate and made of an organic semiconductor material, and a gate insulating layer formed in contact with the organic semiconductor layer. The organic semiconductor element is characterized in that the gate insulating layer is made of a cured product of cardo type resin represented by the following formula (I).

Figure 0005200377
Figure 0005200377

上記式(I)において、RおよびRは、それぞれ独立して重合性官能基を有する側鎖を表す。 In the above formula (I), R 1 and R 2 each independently represent a side chain having a polymerizable functional group.

本発明よれば、上記ゲート絶縁層が上記式(I)で表されるカルド型樹脂の硬化物からなることにより、上記有機半導体トランジスタをゲート電圧の閾値電圧の安定性に優れたものにできる。このため、本発明によれば有機半導体トランジスタを有する有機半導体素子であって、ゲート電圧の閾値電圧の安定性に優れた有機半導体素子を得ることができる。   According to the present invention, the organic semiconductor transistor can be made excellent in the stability of the threshold voltage of the gate voltage because the gate insulating layer is made of a cured product of cardo type resin represented by the above formula (I). For this reason, according to this invention, it is an organic semiconductor element which has an organic semiconductor transistor, Comprising: The organic semiconductor element excellent in the stability of the threshold voltage of a gate voltage can be obtained.

本発明においては、上記有機半導体トランジスタがボトムゲート型構造を有することが好ましい。上記有機半導体トランジスタがボトムゲート型構造を有することより、本発明の有機半導体素子を製造することが容易になるからである。   In the present invention, the organic semiconductor transistor preferably has a bottom gate type structure. This is because the organic semiconductor transistor has a bottom-gate structure, which makes it easy to manufacture the organic semiconductor element of the present invention.

本発明は、有機半導体トランジスタを有する有機半導体素子であって、ゲート電圧の閾値電圧の安定性に優れた有機半導体素子を提供できるという効果を奏する。   The present invention provides an organic semiconductor element having an organic semiconductor transistor, which can provide an organic semiconductor element having excellent gate voltage threshold voltage stability.

以下、本発明の有機半導体素子について説明する。   Hereinafter, the organic semiconductor element of the present invention will be described.

本発明の有機半導体素子は、基板と、上記基板上に形成され、有機半導体材料からなる有機半導体層および上記有機半導体層に接するように形成されたゲート絶縁層を備える有機半導体トランジスタと、を有するものであって、上記ゲート絶縁層が上記式(I)で表されるカルド型樹脂の硬化物からなることを特徴とするものである。   An organic semiconductor element of the present invention includes a substrate, and an organic semiconductor transistor including an organic semiconductor layer formed on the substrate and made of an organic semiconductor material, and a gate insulating layer formed so as to be in contact with the organic semiconductor layer. The gate insulating layer is made of a cured product of a cardo type resin represented by the above formula (I).

このような本発明の有機半導体素子について図を参照しながら説明する。図1は本発明の有機半導体素子の一例を示す概略図である。図1に例示するように、本発明の有機半導体素子10は、基板1と、上記基板1上に形成された有機半導体トランジスタ2とを有するものである。
このような例において、上記有機半導体トランジスタ2は、基板1上に形成されたゲート電極2aと、上記ゲート電極2a上に形成されたゲート絶縁層2bと、上記ゲート絶縁層2b上に接するように形成され、有機半導体材料からなる有機半導体層2cと、上記有機半導体層2c上で対向するように形成されたソース電極2dおよびドレイン電極2eと、を有するものである。
ここで、本発明の有機半導体素子10は、上記ゲート絶縁層2bが上記式(I)で表されるカルド型樹脂の硬化物からなることを特徴とするものである。
Such an organic semiconductor element of the present invention will be described with reference to the drawings. FIG. 1 is a schematic view showing an example of the organic semiconductor element of the present invention. As illustrated in FIG. 1, an organic semiconductor element 10 of the present invention includes a substrate 1 and an organic semiconductor transistor 2 formed on the substrate 1.
In such an example, the organic semiconductor transistor 2 is in contact with the gate electrode 2a formed on the substrate 1, the gate insulating layer 2b formed on the gate electrode 2a, and the gate insulating layer 2b. The organic semiconductor layer 2c is formed and made of an organic semiconductor material, and the source electrode 2d and the drain electrode 2e are formed so as to face each other on the organic semiconductor layer 2c.
Here, the organic semiconductor element 10 of the present invention is characterized in that the gate insulating layer 2b is made of a cured product of cardo type resin represented by the above formula (I).

なお、上記図1においては上記有機半導体トランジスタ2として、上記ゲート電極2aが、上記有機半導体層2cよりも基板1側に配置されたボトムゲート構造の例を示した。しかしながら、本発明に用いられる有機半導体トランジスタ2は、上記ボトムゲート構造のものに限定されるものではなく、例えば、図2に例示するような、上記有機半導体層2cが、上記ゲート電極2aよりも基板1側に配置されたトップゲート構造のものであってもよい。   1 shows an example of a bottom gate structure in which the gate electrode 2a is disposed closer to the substrate 1 than the organic semiconductor layer 2c as the organic semiconductor transistor 2. However, the organic semiconductor transistor 2 used in the present invention is not limited to the one having the bottom gate structure. For example, the organic semiconductor layer 2c illustrated in FIG. 2 is more than the gate electrode 2a. It may have a top gate structure arranged on the substrate 1 side.

本発明よれば、上記ゲート絶縁層が上記式(I)で表されるカルド型樹脂の硬化物からなることにより、上記有機半導体トランジスタをゲート電圧の閾値電圧の安定性に優れたものにできる。
このため、本発明によれば有機半導体トランジスタを有する有機半導体素子であって、ゲート電圧の閾値電圧の安定性に優れた有機半導体素子を得ることができる。
According to the present invention, the organic semiconductor transistor can be made excellent in the stability of the threshold voltage of the gate voltage because the gate insulating layer is made of a cured product of cardo type resin represented by the above formula (I).
For this reason, according to this invention, it is an organic semiconductor element which has an organic semiconductor transistor, Comprising: The organic semiconductor element excellent in the stability of the threshold voltage of a gate voltage can be obtained.

また、上記式(I)で表されるカルド型樹脂は耐電圧に優れるため、ゲート絶縁層がこのようなカルド系樹脂の硬化物からなることにより、本発明に用いられるゲート絶縁層を耐電圧に優れたものにでき、その結果として本発明に用いられる有機半導体トランジスタのトランジスタ特性を向上することができる。   Further, since the cardo type resin represented by the above formula (I) has an excellent withstand voltage, the gate insulating layer is made of such a cured product of the cardo resin, so that the gate insulating layer used in the present invention has an withstand voltage As a result, the transistor characteristics of the organic semiconductor transistor used in the present invention can be improved.

さらに、本発明においては上記ゲート絶縁層を構成する材料として上記式(I)で表されるカルド型樹脂が用いられているため、上記ゲート絶縁層を平坦性に優れたものにできるという利点も有する。   Furthermore, in the present invention, since the cardo type resin represented by the above formula (I) is used as the material constituting the gate insulating layer, there is an advantage that the gate insulating layer can be excellent in flatness. Have.

本発明の有機半導体素子は、少なくとも上記基板と、上記有機半導体トランジスタとを有するものである。
以下、本発明の有機半導体素子に用いられる各構成について順に説明する。
The organic semiconductor element of the present invention includes at least the substrate and the organic semiconductor transistor.
Hereafter, each structure used for the organic-semiconductor element of this invention is demonstrated in order.

1.有機半導体トランジスタ
まず、本発明に用いられる有機半導体トランジスタについて説明する。本発明に用いられる有機半導体トランジスタは後述する基板上に形成されるものであり、有機半導体材料からなる有機半導体層と、上記有機半導体層に接するように形成され、上記式(I)で表されるカルド型樹脂の硬化物からなるゲート絶縁層と、を有するものである。
以下、このような有機半導体トランジスタについて説明する。
1. Organic Semiconductor Transistor First, the organic semiconductor transistor used in the present invention will be described. The organic semiconductor transistor used in the present invention is formed on a substrate to be described later, and is formed so as to be in contact with the organic semiconductor layer made of an organic semiconductor material and the organic semiconductor layer, and is represented by the above formula (I). And a gate insulating layer made of a cured product of cardo type resin.
Hereinafter, such an organic semiconductor transistor will be described.

(1)ゲート絶縁層
最初に、本発明に用いられるゲート絶縁層について説明する。本発明に用いられるゲート絶縁層は、上記式(I)で表されるカルド型樹脂の硬化物からなるものである。本発明は、このようなカルド型樹脂の硬化物からなるゲート絶縁層が用いられていることにより、ゲート電圧の閾値電圧の安定性に優れた有機半導体素子を得ることができるのである。
(1) Gate Insulating Layer First, the gate insulating layer used in the present invention will be described. The gate insulating layer used in the present invention is made of a cured product of cardo type resin represented by the above formula (I). In the present invention, an organic semiconductor element excellent in the stability of the threshold voltage of the gate voltage can be obtained by using a gate insulating layer made of such a cured product of cardo type resin.

本発明に用いられるカルド型樹脂としては、上記式(I)で表されるものであり、所定の耐電圧を備えるゲート絶縁層を形成できるものであれば特に限定されるものではない。このようなカルド型樹脂は本発明の有機半導体素子の製造方法等に応じて所望の性質を備えるものを用いることができる。なかでも本発明に用いられるカルド型樹脂は、絶縁破壊強さが200V/μm〜300V/μmの範囲内であるものが好ましく、特に250V/μm〜300V/μmの範囲内であるものが好ましい。このようなカルド型樹脂を用いることより、上記ゲート絶縁層を絶縁機能により優れたものにできる結果、上記有機半導体トランジスタをより性能に優れたものにできるからである。   The cardo type resin used in the present invention is not particularly limited as long as it is represented by the above formula (I) and can form a gate insulating layer having a predetermined withstand voltage. As such a cardo type resin, those having desired properties can be used according to the method for producing an organic semiconductor element of the present invention. Among them, the cardo type resin used in the present invention preferably has a dielectric breakdown strength in the range of 200 V / μm to 300 V / μm, and particularly preferably in the range of 250 V / μm to 300 V / μm. This is because by using such a cardo type resin, the gate insulating layer can be made more excellent in the insulating function, so that the organic semiconductor transistor can be made more excellent in performance.

ここで、上記耐電圧は、例えば、図3に示すような方法によって測定することができる。すなわち、
1)大きさ100mm×100mm×0.7mmのガラス基板20の表面に、パターニングされたITO電極21(1mm×1mm、厚み1200Å:以下、当該ITO電極21を下部電極と称する場合がある)を形成する(図3(a))。
2)耐電圧の評価対象となるカルド型樹脂を溶媒に溶解した塗工液(固形分20質量%)を用い、スピンコートにより上記基板20上に当該塗工液を塗工し、絶縁層22を形成する(図3(b))。このとき、塗工条件は、800rpm/10secとする。
3)上記絶縁層22を120℃のホットプレートで2分プリベークを行う。ITO電極21の一部にアセトンを用い、電極の表面を露出させた後、230℃のオーブンで30分乾燥させる
4)1mm×1mmの開口部を有するメタルマスクを上記絶縁層22上に配置し、膜厚50nmのAu膜を蒸着することにより、上部電極23を形成する(図3(c))。このとき、蒸着の際の真空度は1×10−4Paとし、蒸着速度は約1Å/secとする。
5)上記上部電極21および下部電極23の間に0V〜300Vの電圧を印加し、上部電極21−下部電極23間を流れる電流値Iを計測する。そして、得られたデータを元に横軸を電界強度E(印加電圧Vを絶縁層22の膜厚dで除した値)、縦軸を絶縁層22の抵抗値R(印加電圧を電流値で除した値)としてプロットする。このようにして作製したグラフを元に、抵抗値Rが急激に低下する電界強度の値Eを絶縁破壊強さ(耐電圧)とする。
Here, the said withstand voltage can be measured by the method as shown in FIG. 3, for example. That is,
1) A patterned ITO electrode 21 (1 mm × 1 mm, thickness 1200 mm: hereinafter, the ITO electrode 21 may be referred to as a lower electrode) is formed on the surface of a glass substrate 20 having a size of 100 mm × 100 mm × 0.7 mm. (FIG. 3A).
2) Using a coating liquid (solid content: 20% by mass) in which a cardo type resin to be evaluated for withstand voltage is dissolved in a solvent, the coating liquid is applied onto the substrate 20 by spin coating, and the insulating layer 22 (FIG. 3B). At this time, the coating condition is 800 rpm / 10 sec.
3) The insulating layer 22 is pre-baked on a hot plate at 120 ° C. for 2 minutes. Acetone is used for a portion of the ITO electrode 21 to expose the surface of the electrode and then dried in an oven at 230 ° C. for 30 minutes. 4) A metal mask having an opening of 1 mm × 1 mm is disposed on the insulating layer 22. The upper electrode 23 is formed by vapor-depositing an Au film having a thickness of 50 nm (FIG. 3C). At this time, the degree of vacuum at the time of vapor deposition is 1 × 10 −4 Pa, and the vapor deposition rate is about 1 kg / sec.
5) A voltage of 0 V to 300 V is applied between the upper electrode 21 and the lower electrode 23, and the current value I flowing between the upper electrode 21 and the lower electrode 23 is measured. Based on the obtained data, the horizontal axis represents the electric field intensity E (value obtained by dividing the applied voltage V by the film thickness d of the insulating layer 22), and the vertical axis represents the resistance value R of the insulating layer 22 (applied voltage as a current value). Plotted as (divided value). Based on the graph produced in this manner, the electric field strength value E 0 at which the resistance value R rapidly decreases is defined as the dielectric breakdown strength (withstand voltage).

また、本発明に用いられるカルド型樹脂は上記式(I)で表されるものであるが、上記式(I)中のRおよびRとしては、重合性官能基を有し、本発明に用いられるゲート絶縁層において、上記式(I)中の環状部位を所定の存在密度で分布させることができる程度の分子量を有するものであれば特に限定されるものではない。なかでも本発明においては上記式(I)で表されるカルド型樹脂の中でも、下記式(II)で表されるカルド型樹脂を好適に用いることができる。 The cardo type resin used in the present invention is represented by the above formula (I), and R 1 and R 2 in the above formula (I) have a polymerizable functional group, and the present invention The gate insulating layer used in the above is not particularly limited as long as it has a molecular weight that can distribute the cyclic sites in the formula (I) with a predetermined density. In particular, in the present invention, among the cardo resins represented by the above formula (I), cardo resins represented by the following formula (II) can be preferably used.

Figure 0005200377
Figure 0005200377

ここで、上記式(II)においてXおよびXは重合性官能基を表す。また、R11およびR12は、連結基を表す。 Here, in the above formula (II), X 1 and X 2 represent a polymerizable functional group. R 11 and R 12 represent a linking group.

本発明に用いられる上記連結基としては、本発明に用いられるゲート絶縁層において、上記式(II)中の環状部位を所定の存在密度で分布させることができる程度の長さで上記重合性官能基と、上記環状構造とを連結できるものであれば特に限定されるものではない。なかでも本発明においては炭化水素鎖が好適に用いられる。上記連結基として炭化水素鎖が用いられることにより、上記炭化水素鎖を構成する炭素数を適宜調整することにより、上記重合性官能基と上記環状構造との連結長を任意に調整することが可能になるからである。   As the linking group used in the present invention, in the gate insulating layer used in the present invention, the polymerizable functional group is long enough to distribute the cyclic site in the formula (II) with a predetermined abundance density. The group is not particularly limited as long as the group can be connected to the cyclic structure. Of these, hydrocarbon chains are preferably used in the present invention. By using a hydrocarbon chain as the linking group, it is possible to arbitrarily adjust the linking length between the polymerizable functional group and the cyclic structure by appropriately adjusting the number of carbon atoms constituting the hydrocarbon chain. Because it becomes.

上記連結基として炭化水素鎖を用いる場合、当該炭化水素鎖としては所定の長さで上記環状構造と上記重合性官能基とを連結できるものであれば特に限定されるものではない。したがって、本発明に用いられる炭化水素鎖は、分岐鎖を有さない直鎖状のものであってもよく、あるいは、分岐鎖を有する分岐鎖状のものであってもよい。また、飽和結合のみからなる飽和炭化水素鎖であってもよく、あるいは、二重結合または三重結合を含む不飽和炭化水素鎖であってもよい。さらに、本発明に用いられる炭化水素鎖は任意の官能基が結合されたものであってもよい。
なかでも本発明に用いられる炭化水素鎖は炭素数が1〜20の範囲内であることが好ましく、特に1〜10の範囲内であることが好ましく、さらに1〜5の範囲内であることが好ましい。ここで、上記炭素数は、炭化水素鎖の主鎖を構成する炭素原子の数を指すものであり、側鎖を構成する炭素原子の数は含まないものとする。
When a hydrocarbon chain is used as the linking group, the hydrocarbon chain is not particularly limited as long as it can link the cyclic structure and the polymerizable functional group with a predetermined length. Therefore, the hydrocarbon chain used in the present invention may be a straight chain having no branched chain or a branched chain having a branched chain. Further, it may be a saturated hydrocarbon chain consisting only of a saturated bond, or an unsaturated hydrocarbon chain containing a double bond or a triple bond. Furthermore, the hydrocarbon chain used in the present invention may have an arbitrary functional group bonded thereto.
Among them, the hydrocarbon chain used in the present invention preferably has 1 to 20 carbon atoms, particularly preferably 1 to 10 carbon atoms, and more preferably 1 to 5 carbon atoms. preferable. Here, the number of carbon atoms refers to the number of carbon atoms constituting the main chain of the hydrocarbon chain, and does not include the number of carbon atoms constituting the side chain.

本発明に用いられるカルド型樹脂としては、上記重合性官能基が光照射によって重合反応を生じる光重合性官能基である光硬化性カルド型樹脂と、加熱されることにより重合反応を生じる熱重合性官能基である熱硬化性カルド型樹脂とを挙げることができる。   The cardo type resin used in the present invention includes a photo-curable cardo type resin in which the polymerizable functional group is a photopolymerizable functional group that undergoes a polymerization reaction by light irradiation, and thermal polymerization that causes a polymerization reaction when heated. And thermosetting cardo type resin which is a functional functional group.

上記光重合性官能基としては、紫外線、電子線等の電離放射線の作用によって重合する各種重合性官能基を挙げることができる。このような光重合性官能基の代表例としては、例えば、ビニル基、アクリレート基(アクリロイル基、メタクリロイル基、アクリロイルオキシ基、メタクリロイルオキシ基を包含する総称)、および、スルホニル基等を挙げることができる。   Examples of the photopolymerizable functional group include various polymerizable functional groups that are polymerized by the action of ionizing radiation such as ultraviolet rays and electron beams. Typical examples of such a photopolymerizable functional group include a vinyl group, an acrylate group (a generic term including an acryloyl group, a methacryloyl group, an acryloyloxy group, a methacryloyloxy group), a sulfonyl group, and the like. it can.

一方、上記熱重合性官能基としては、例えば、エポキシ基、イソシアネート基、カルボキシル基、アミノ基、および、ヒドロキシ基等を挙げることができる。   On the other hand, examples of the thermally polymerizable functional group include an epoxy group, an isocyanate group, a carboxyl group, an amino group, and a hydroxy group.

なお、本発明においては、上記光硬化性カルド型樹脂、および、上記熱硬化性カルド型樹脂のいずれであっても好適に用いることができる。   In the present invention, any of the photocurable cardo resin and the thermosetting cardo resin can be suitably used.

本発明に用いられる光硬化性カルド型樹脂の具体例としては、例えば、下記式で表される化合物を挙げることができる。   Specific examples of the photocurable cardo type resin used in the present invention include compounds represented by the following formulas.

Figure 0005200377
Figure 0005200377

また、本発明に用いられる熱硬化性カルド型樹脂の具体例としては、例えば、下記式で表される化合物を挙げることができる。   In addition, specific examples of the thermosetting cardo type resin used in the present invention include compounds represented by the following formula.

Figure 0005200377
Figure 0005200377

なお、本発明に用いられるカルド型樹脂は1種類のみであってもよく、または、2種類以上であってもよい。   The cardo type resin used in the present invention may be only one type or two or more types.

本発明に用いられるゲート絶縁層は、上述したカルド型樹脂の硬化物が含有されるものであるが、本発明における上記カルド型樹脂の硬化物は単一のカルド型樹脂が重合されてなるものであってもよく、または、複数種類のカルド型樹脂が共重合されてなるものであってもよい。   The gate insulating layer used in the present invention contains a cured product of the cardo type resin described above, but the cured product of the cardo type resin in the present invention is obtained by polymerizing a single cardo type resin. Or a plurality of types of cardo resins may be copolymerized.

また、本発明に用いられるゲート絶縁層には、上記カルド型樹脂の硬化物以外に他の材料が含有されていても良い。このような他の材料としてはゲート絶縁層の耐電圧や、後述する有機半導体層の特性を損なわないものであれば特に限定されるものではなく、本発明の有機半導体素子の用途等に応じて任意の機能を有する材料を用いることができる。   The gate insulating layer used in the present invention may contain other materials in addition to the cured cardo resin. Such other materials are not particularly limited as long as they do not impair the withstand voltage of the gate insulating layer and the characteristics of the organic semiconductor layer described later, depending on the use of the organic semiconductor element of the present invention, etc. A material having an arbitrary function can be used.

本発明に用いられるゲート絶縁層の厚みとしては、上記カルド型樹脂の種類等に応じて、ゲート絶縁層に所望の耐電圧を付与できる範囲内であれば特に限定されるものではない。なかでも本発明においては、100μm以下であることが好ましく、特に0.1μm〜10μmの範囲内であることが好ましく、さらには0.3μm〜1μmの範囲内であることが好ましい。   The thickness of the gate insulating layer used in the present invention is not particularly limited as long as it is within a range in which a desired withstand voltage can be imparted to the gate insulating layer according to the type of the cardo type resin. Especially in this invention, it is preferable that it is 100 micrometers or less, It is preferable to exist in the range of 0.1 micrometer-10 micrometers especially, and it is further preferable to exist in the range of 0.3 micrometer-1 micrometer.

(2)有機半導体層
次に、本発明に用いられる有機半導体層について説明する。本発明に用いられる有機半導体層は、有機半導体材料からなるものである。
(2) Organic Semiconductor Layer Next, the organic semiconductor layer used in the present invention will be described. The organic semiconductor layer used in the present invention is made of an organic semiconductor material.

本発明に用いられる上記有機半導体材料としては、本発明の有機半導体素子の用途等に応じて、所望の半導体特性を備える有機半導体層を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体材料を用いた有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン、オリゴチオフェン等の低分子系有機半導体材料、および、ポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)等のポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)等のポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。なかでも本発明においては上記低分子系有機半導体材料を用いることが好ましい。上記有機半導体材料として低分子系有機半導体材料を用いることにより、本発明の有機半導体素子をよりトランジスタ特性に優れたものにできるからである。   The organic semiconductor material used in the present invention is not particularly limited as long as it is a material capable of forming an organic semiconductor layer having desired semiconductor characteristics, depending on the use of the organic semiconductor element of the present invention, etc. In particular, an organic semiconductor material used for an organic semiconductor transistor using an organic semiconductor material can be used. Examples of such organic semiconductor materials include π-electron conjugated aromatic compounds, chain compounds, organic pigments, and organosilicon compounds. More specifically, low molecular organic semiconductor materials such as pentacene and oligothiophene, and polypyrrole, poly (N-substituted pyrrole), poly (3-substituted pyrrole), poly (3,4-disubstituted pyrrole) and the like Polypyrroles, polythiophene, poly (3-substituted thiophene), poly (3,4-disubstituted thiophene), polythiophenes such as polybenzothiophene, polyisothianaphthenes such as polyisothianaphthene, polychenylene vinylene, etc. Polychenylene vinylenes, poly (p-phenylene vinylenes) such as poly (p-phenylene vinylene), polyanilines such as polyaniline and poly (N-substituted aniline), polyacetylenes such as polyacetylene, polydiacetylene, polyazulene and the like Polymer organic semiconductor materials such as polyazulenes Kill. In particular, in the present invention, it is preferable to use the low molecular organic semiconductor material. This is because by using a low molecular organic semiconductor material as the organic semiconductor material, the organic semiconductor element of the present invention can be made more excellent in transistor characteristics.

また、本発明に用いられる有機半導体層の厚みについては、上記有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層を発現できる範囲であれば特に限定されない。なかでも本発明においては、1000nm以下であることが好ましく、なかでも5nm〜300nmの範囲内であることが好ましく、特に20nm〜100nmの範囲内であることが好ましい。   Moreover, about the thickness of the organic-semiconductor layer used for this invention, if it is the range which can express the organic-semiconductor layer provided with a desired semiconductor characteristic according to the kind etc. of the said organic-semiconductor material, it will not specifically limit. Especially in this invention, it is preferable that it is 1000 nm or less, It is preferable that it is in the range of 5 nm-300 nm, and it is especially preferable that it is in the range of 20 nm-100 nm.

(3)有機半導体トランジスタ
本発明に用いられる有機半導体トランジスタは、少なくとも上記ゲート絶縁層および上記有機半導体層を有するものであるが、通常は、上記ゲート絶縁層および上記有機半導体層以外に、ゲート電極、ソース電極およびドレイン電極が用いられることにより、トランジスタとしての機能を発現するものである。
(3) Organic Semiconductor Transistor The organic semiconductor transistor used in the present invention has at least the gate insulating layer and the organic semiconductor layer. Usually, in addition to the gate insulating layer and the organic semiconductor layer, a gate electrode By using the source electrode and the drain electrode, a function as a transistor is exhibited.

ここで、本発明に用いられる有機半導体トランジスタの構造としては、上記ゲート絶縁層に接するように上記有機半導体層が形成された構造であれば特に限定されるものではなく、一般的に公知の薄膜トランジスタ構造を採用することができる。このような有機半導体トランジスタの構造としては、例えば、ボトムゲート型構造およびトップゲート型構造を挙げることができる。   Here, the structure of the organic semiconductor transistor used in the present invention is not particularly limited as long as the organic semiconductor layer is formed so as to be in contact with the gate insulating layer. A structure can be adopted. Examples of the structure of such an organic semiconductor transistor include a bottom gate type structure and a top gate type structure.

本発明に用いられる有機半導体トランジスタが、ボトムゲート型構造を有する場合について図を参照しながら説明する。図4は、本発明に用いられる有機半導体トランジスタが、ボトムゲート型構造を有する場合の一例を示す概略図である。図4(a)、(b)に例示するように、本発明に用いられる有機半導体トランジスタ2は、ゲート電極2aが、有機半導体層2cよりも基板1側に配置されているボトムゲート型構造を有するものであってもよい。
さらに、本発明に用いられる有機半導体トランジスタ2は、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの上面に配置されているボトムゲート・トップコンタクト型構造であってもよく(図4(a))、または、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの下面に配置されているボトムゲート・ボトムコンタクト型構造であってもよい(図4(b))。
A case where the organic semiconductor transistor used in the present invention has a bottom-gate structure will be described with reference to the drawings. FIG. 4 is a schematic view showing an example in which the organic semiconductor transistor used in the present invention has a bottom gate type structure. As illustrated in FIGS. 4A and 4B, the organic semiconductor transistor 2 used in the present invention has a bottom gate type structure in which the gate electrode 2a is disposed closer to the substrate 1 than the organic semiconductor layer 2c. You may have.
Furthermore, the organic semiconductor transistor 2 used in the present invention may have a bottom gate / top contact type structure in which the source electrode 2d and the drain electrode 2e are disposed on the upper surface of the organic semiconductor layer 2c (FIG. 4A Or a bottom gate / bottom contact type structure in which the source electrode 2d and the drain electrode 2e are disposed on the lower surface of the organic semiconductor layer 2c (FIG. 4B).

次に、本発明に用いられる有機半導体トランジスタが、トップゲート型構造を有する場合について図を参照しながら説明する。図5は、本発明に用いられる有機半導体トランジスタがトップゲート構造を有する場合の一例を示す概略図である。図5に例示するように、本発明に用いられる有機半導体トランジスタ2は、有機半導体層2cがゲート電極2aよりも基板1側に配置されているトップゲート型構造を有するものであってもよい。
さらに、本発明に用いられる有機半導体トランジスタ2は、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの上面に配置されているトップゲート・トップコンタクト型構造であってもよく(図5(a))、または、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの下面に配置されているトップゲート・ボトムコンタクト型構造であってもよい(図5(b))。
Next, the case where the organic semiconductor transistor used in the present invention has a top gate type structure will be described with reference to the drawings. FIG. 5 is a schematic view showing an example in which the organic semiconductor transistor used in the present invention has a top gate structure. As illustrated in FIG. 5, the organic semiconductor transistor 2 used in the present invention may have a top gate type structure in which the organic semiconductor layer 2 c is disposed closer to the substrate 1 than the gate electrode 2 a.
Furthermore, the organic semiconductor transistor 2 used in the present invention may have a top gate / top contact type structure in which the source electrode 2d and the drain electrode 2e are disposed on the upper surface of the organic semiconductor layer 2c (FIG. 5A Or a top gate / bottom contact type structure in which the source electrode 2d and the drain electrode 2e are disposed on the lower surface of the organic semiconductor layer 2c (FIG. 5B).

ここで、本発明に用いられる有機半導体トランジスタとしては、上記ボトムゲート型構造または上記トップゲート型構造を有するもののいずれであっても好適に用いることができるが、なかでも本発明においては上記ボトムゲート構造を有するものであることが好ましい。上記有機半導体トランジスタがボトムゲート型構造を有することより、本発明の有機半導体素子を製造することが容易になるからである。   Here, as the organic semiconductor transistor used in the present invention, any of those having the above bottom gate structure or the above top gate structure can be preferably used. It is preferable to have a structure. This is because the organic semiconductor transistor has a bottom-gate structure, which makes it easy to manufacture the organic semiconductor element of the present invention.

本発明に用いられるゲート電極、ソース電極およびドレイン電極としては、通常、金属材料からなるものが用いられる。このような金属材料としては、所望の導電性を備えるものであれば特に限定されるものではなく、一般的に有機半導体トランジスタの電極に用いられる金属材料を用いることができる。このような金属材料の例としては、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Au、Ag、Pt、および、Mo−Ta合金等を挙げることができる。なかでも本発明においては、Au、または、Alを用いることが好ましい。このような金属材料を用いることにより、本発明により製造される有機半導体素子の性能を向上させることができるからである。   As the gate electrode, the source electrode, and the drain electrode used in the present invention, those made of a metal material are usually used. Such a metal material is not particularly limited as long as it has desired conductivity, and a metal material generally used for an electrode of an organic semiconductor transistor can be used. Examples of such metal materials include Ta, Ti, Al, Zr, Cr, Nb, Hf, Mo, Au, Ag, Pt, and a Mo—Ta alloy. Of these, Au or Al is preferably used in the present invention. It is because the performance of the organic semiconductor element manufactured by the present invention can be improved by using such a metal material.

また、本発明に用いられる有機半導体トランジスタには、上記有機半導体層が空気中に含有される水分等に曝露されることを防止するパッシベーション層を有するものであってもよい。このようなパッシベーション層を有することにより、本発明に用いられる有機半導体トランジスタを、トランジスタ性能の経時劣化が少ないものにすることができるからである。   Moreover, the organic semiconductor transistor used in the present invention may have a passivation layer that prevents the organic semiconductor layer from being exposed to moisture or the like contained in the air. This is because by having such a passivation layer, the organic semiconductor transistor used in the present invention can be reduced in deterioration of the transistor performance over time.

図6は、本発明に用いられる有機半導体トランジスタが上記パッシベーション層を有する場合の一例を示す概略図である。図6(a)、(b)に例示するように、本発明に用いられる有機半導体トランジスタ2は、上記有機半導体層2cを覆うようにパッシベーション層2fが形成されているものであってもよい。   FIG. 6 is a schematic view showing an example in the case where the organic semiconductor transistor used in the present invention has the passivation layer. As illustrated in FIGS. 6A and 6B, the organic semiconductor transistor 2 used in the present invention may be one in which a passivation layer 2f is formed so as to cover the organic semiconductor layer 2c.

本発明に用いられるパッシベーション層に用いられる材料としては、上記有機半導体層が空気中に含有される水分等に曝露されることを所望の程度に防止できるものであれば特に限定されるものではない。このような材料としては、例えば、ポリテトラフルオロエチレン(PTFE)、テトラフルオロエチレンーパーフルオロアルキルビニルエーテル共重合体(PFA)、テトラフルオロエチレンーヘキサフルオロプロピレン共重合体(FEP)、テトラフルオロエチレンーエチレン共重合体(ETFE)、ポリクロロトリフルオロエチレン(PCTFE)、クロロトリフルオロエチレン−エチレン共重合体(ECTFE)等のフッ素系樹脂、および、PVP、PVA等の水溶性樹脂等を挙げることができる。   The material used for the passivation layer used in the present invention is not particularly limited as long as it can prevent the organic semiconductor layer from being exposed to moisture contained in the air to a desired degree. . Examples of such materials include polytetrafluoroethylene (PTFE), tetrafluoroethylene-perfluoroalkyl vinyl ether copolymer (PFA), tetrafluoroethylene-hexafluoropropylene copolymer (FEP), and tetrafluoroethylene- Examples include fluorine resins such as ethylene copolymer (ETFE), polychlorotrifluoroethylene (PCTFE), and chlorotrifluoroethylene-ethylene copolymer (ECTFE), and water-soluble resins such as PVP and PVA. it can.

なお、本発明の有機半導体素子は、通常、後述する基板上に複数の有機半導体トランジスタが配置された構成を有するものである。ここで、上記複数の有機半導体トランジスタが基板上に配置される態様としては、特に限定されるものではなく、本発明の有機半導体素子の用途等に応じて所望の態様で配置することができる。   In addition, the organic semiconductor element of this invention has the structure by which the several organic semiconductor transistor is normally arrange | positioned on the board | substrate mentioned later. Here, the aspect in which the plurality of organic semiconductor transistors are arranged on the substrate is not particularly limited, and the organic semiconductor transistors can be arranged in a desired form according to the use of the organic semiconductor element of the present invention.

2.基板
次に、本発明に用いられる基板について説明する。本発明に用いられる基板は上記有機半導体トランジスタを支持するものである。
2. Substrate Next, the substrate used in the present invention will be described. The substrate used in the present invention supports the organic semiconductor transistor.

本発明に用いられる基板としては、本発明の有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。このような基板としては、ガラス基板等の可撓性を有さないリジット基板であってもよく、または、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基板であってもよい。本発明においては、このようなリジット基板およびフレキシブル基板のいずれであっても好適に用いられるが、なかでもフレキシブル基板を用いることが好ましい。このようなフレキシブル基板を用いることにより、本発明の有機半導体素子をRoll to Rollプロセスにより製造することが可能になるため、本発明の有機半導体素子を生産性の高いものにすることができるからである。   As a board | substrate used for this invention, the board | substrate which has arbitrary functions can be used according to the use etc. of the organic-semiconductor element of this invention. Such a substrate may be a rigid substrate having no flexibility such as a glass substrate, or may be a flexible substrate having flexibility such as a film made of a plastic resin. In the present invention, any of such a rigid substrate and a flexible substrate is preferably used, and among them, it is preferable to use a flexible substrate. By using such a flexible substrate, the organic semiconductor element of the present invention can be manufactured by a Roll to Roll process, so that the organic semiconductor element of the present invention can be made highly productive. is there.

ここで、上記プラスチック樹脂としては、例えば、PET、PEN、PES、PI、PEEK、PC、PPSおよびPEI等を挙げることができる。   Here, examples of the plastic resin include PET, PEN, PES, PI, PEEK, PC, PPS, and PEI.

また、本発明に用いられる基板の厚みは、通常、1mm以下であることが好ましく、なかでも50μm〜700μmの範囲内であることが好ましい。   Moreover, the thickness of the substrate used in the present invention is usually preferably 1 mm or less, and particularly preferably in the range of 50 μm to 700 μm.

3.有機半導体素子の用途
本発明の有機半導体素子は、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および有機ELディスプレイ装置等を挙げることができる。
3. Use of Organic Semiconductor Element The organic semiconductor element of the present invention can be used, for example, as a TFT array substrate of a display device using a TFT method. Examples of such a display device include a liquid crystal display device, an electrophoretic display device, and an organic EL display device.

4.有機半導体素子の製造方法
本発明の有機半導体素子を製造する方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような製造方法としては、例えば、上述した基板を用い、上記基板上にゲート電極を形成するゲート電極形成工程と、上記ゲート電極上に、上述したカルド型樹脂を含有するゲート絶縁層形成用塗工液を上記基板上に塗工することによって上記ゲート絶縁層形成用塗工液の塗膜を形成した後、上記カルド型樹脂を硬化させることによってゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程とを用いる方法を挙げることができる。このような方法によれば、上述したボトムゲート構造の有機半導体トランジスタを有する有機半導体素子を製造することができる。
4). Method for Producing Organic Semiconductor Element The method for producing the organic semiconductor element of the present invention is not particularly limited as long as it is a method capable of producing an organic semiconductor element having the above configuration. As such a manufacturing method, for example, a gate electrode forming step of forming a gate electrode on the substrate using the substrate described above, and a gate insulating layer forming containing the cardo type resin described above on the gate electrode. A gate insulating layer forming step of forming a gate insulating layer by curing the cardo type resin after forming a coating film of the coating liquid for forming the gate insulating layer by applying a coating liquid on the substrate. And an organic semiconductor layer forming step of forming an organic semiconductor layer made of an organic semiconductor material on the gate insulating layer, and a source / drain electrode forming step of forming a source electrode and a drain electrode on the organic semiconductor layer Can be mentioned. According to such a method, an organic semiconductor element having the above-described bottom-gate organic semiconductor transistor can be manufactured.

また、他の製造方法の例としては、上述した基板を用い、上記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、上記ソース電極およびドレイン電極上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上に、上述したカルド型樹脂を含有するゲート絶縁層形成用塗工液を塗工することによって上記ゲート絶縁層形成用塗工液の塗膜を形成した後、上記カルド型樹脂を硬化させることによってゲート絶縁層を形成するゲート絶縁層形成工程と、上記有機半導体層上にゲート電極を形成するゲート電極形成工程とを用いる方法を挙げることができる。このような方法によれば、上述したトップゲート構造の有機半導体トランジスタを有する有機半導体素子を製造することができる。   As another example of the manufacturing method, a source / drain electrode forming step of forming a source electrode and a drain electrode on the substrate using the substrate described above, and an organic semiconductor material on the source electrode and the drain electrode is formed. An organic semiconductor layer forming step for forming an organic semiconductor layer, and the gate insulating layer forming coating by coating the organic semiconductor layer with the gate insulating layer forming coating liquid containing the cardo type resin described above. A method using a gate insulating layer forming step of forming a gate insulating layer by curing the cardo-type resin after forming a liquid coating film, and a gate electrode forming step of forming a gate electrode on the organic semiconductor layer Can be mentioned. According to such a method, an organic semiconductor element having the above-described organic semiconductor transistor having a top gate structure can be manufactured.

上記ゲート絶縁形成工程に用いられるゲート絶縁層形成用塗工液は、通常、上記カルド型樹脂を溶媒に溶解してなるものが用いられる。上記溶媒としては、上述したカルド型樹脂を所望の濃度で溶解できるものであれば特に限定されるものではなく、上記カルド型樹脂の種類等に応じて任意の溶媒を用いることができる。このような溶媒としては、例えば、メチルエチルケトン、シクロヘキサノン、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブ、エチルセロソルブアセテート、および、ジエチレングリコールジメチルエーテル等を挙げることができる。   As the gate insulating layer forming coating solution used in the gate insulating forming step, a solution obtained by dissolving the cardo type resin in a solvent is usually used. The solvent is not particularly limited as long as it can dissolve the cardo resin described above at a desired concentration, and any solvent can be used according to the type of the cardo resin. Examples of such a solvent include methyl ethyl ketone, cyclohexanone, propylene glycol monomethyl ether, propylene glycol monoethyl ether, methyl cellosolve, methyl cellosolve acetate, ethyl cellosolve, ethyl cellosolve acetate, and diethylene glycol dimethyl ether.

また、上記ゲート絶縁層形成工程において上記ゲート絶縁層形成用塗工液を塗工する方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等の塗布方法や、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、および、グラビア・オフセット印刷法等の印刷方法等を挙げることができる。   In addition, as a method of applying the gate insulating layer forming coating liquid in the gate insulating layer forming step, for example, spin coating method, die coating method, roll coating method, bar coating method, LB method, dip coating method, Application methods such as spray coating, blade coating, and casting methods, inkjet methods, screen printing methods, pad printing methods, flexographic printing methods, microcontact printing methods, gravure printing methods, offset printing methods, and gravure offsets Examples of the printing method include a printing method.

さらに、上記ゲート絶縁層形成工程において、上記カルド型樹脂を硬化させる方法としては、上記カルド型樹脂が有する重合性官能基の種類に応じて任意に選択すればよい。例えば、上記カルド型樹脂として上述した光硬化性カルド型樹脂を用いる場合は、上記硬化方法として、光重合性官能基の重合反応を誘起できる光を照射する方法を用いればよく、また、上記カルド型樹脂として熱硬化性カルド型樹脂を用いる場合は、上記硬化方法として、熱重合性官能基の重合反応を誘起できる程度の熱を加える方法を用いればよい。   Furthermore, in the gate insulating layer forming step, a method for curing the cardo resin may be arbitrarily selected according to the type of polymerizable functional group possessed by the cardo resin. For example, when the photocurable cardo type resin described above is used as the cardo type resin, a method of irradiating light capable of inducing a polymerization reaction of a photopolymerizable functional group may be used as the curing method. When a thermosetting cardo type resin is used as the mold resin, a method of applying heat that can induce a polymerization reaction of the thermopolymerizable functional group may be used as the curing method.

一方、上記有機半導体層形成工程において有機半導体層を形成する方法としては、使用する有機半導体材料の種類等に応じて、所望の厚みの有機半導体層を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、上記有機半導体材料が溶媒に可溶なものである場合は、当該有機半導体材料を溶媒に溶解して、有機半導体層形成用塗工液を調製した後、当該有機半導体層形成用塗工液を塗工する方法を挙げることができる。この場合の塗工方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、および、キャスト法等を挙げることができる。
一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスにより、有機半導体層を形成する方法を挙げることができる。
On the other hand, the method for forming the organic semiconductor layer in the organic semiconductor layer forming step is not particularly limited as long as it can form an organic semiconductor layer having a desired thickness according to the type of the organic semiconductor material used. is not. As such a method, for example, when the organic semiconductor material is soluble in a solvent, the organic semiconductor material is dissolved in a solvent to prepare an organic semiconductor layer forming coating solution, A method of coating the organic semiconductor layer forming coating solution can be mentioned. Examples of the coating method in this case include a spin coating method, a die coating method, a roll coating method, a bar coating method, an LB method, a dip coating method, a spray coating method, a blade coating method, and a casting method. it can.
On the other hand, when the said organic-semiconductor material is insoluble in a solvent, the method of forming an organic-semiconductor layer by dry processes, such as a vacuum evaporation method, can be mentioned, for example.

なお、上記ゲート電極形成工程、および、上記ソース・ドレイン電極形成工程において、ゲート電極、ソース電極およびドレイン電極をそれぞれ形成する方法としては、一般的に半導体トランジスタを形成する際に用いられている方法と同様であるため、ここでの詳しい説明は省略する。   In the gate electrode formation step and the source / drain electrode formation step, a method of forming the gate electrode, the source electrode, and the drain electrode, respectively, is generally used when forming a semiconductor transistor. The detailed description here is omitted.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

以下、実施例を挙げて本発明を具体的に説明する。   Hereinafter, the present invention will be specifically described with reference to examples.

1.実施例
(1)基板入手及び洗浄
基盤としてコーニング社製無アルカリガラス(#1737)25mm×25mmを入手し、以下の手順で洗浄した。
i)フルウチ化学社製「セミコクリーン」原液中に上記基板を浸し、超音波洗浄機を用いて15分洗浄する。
ii)超音波洗浄機を用い、純水で5分×3回リンスする。
iii)超音波洗浄機を用い、アセトン中で15分洗浄する。
iv)超音波洗浄機を用い、2−プロパノール中で15分洗浄する。
v)230℃のオーブンに入れ、30分乾燥させる。
1. Example (1) Obtaining and Cleaning Substrate As a base, non-alkali glass (# 1737) 25 mm × 25 mm manufactured by Corning was obtained, and washed according to the following procedure.
i) The substrate is immersed in a “Semicoclean” stock solution manufactured by Furuuchi Chemical Co., Ltd., and cleaned for 15 minutes using an ultrasonic cleaner.
ii) Using an ultrasonic cleaner, rinse with pure water for 5 minutes × 3 times.
iii) Using an ultrasonic cleaner, wash in acetone for 15 minutes.
iv) Using an ultrasonic cleaner, wash in 2-propanol for 15 minutes.
v) Place in an oven at 230 ° C. and dry for 30 minutes.

(2)ゲート電極の形成
上述した手順で洗浄した基板をUVオゾン洗浄機を用いて5分間洗浄した後、Crをターゲットにしたスパッタリング装置(キャノンアネルバ社製 SPF−730)にてマスクを用いパターン形成した。このとき、Crの膜厚は50nmに設定した。
(2) Formation of gate electrode The substrate cleaned in the above-described procedure is cleaned for 5 minutes using a UV ozone cleaner, and then patterned using a mask in a sputtering apparatus (SPF-730, manufactured by Canon Anelva) using Cr as a target. Formed. At this time, the film thickness of Cr was set to 50 nm.

(3)ゲート絶縁層の形成
ゲート電極が形成された基板を用い、光硬化性カルド型樹脂を1μmの膜厚になるようスピンナーを用いて形成した後、120℃のホットプレートにて2分間加熱し半硬化層を形成した。
ここで、光硬化性カルド型樹脂としては、ビス−フェノールフルオレン−ヒドロキシアクリレートと、ビス−アニリン−フルオレンと、ピロメリト酸無水物とを、モル比=1:4:5で反応させて得られるランダム共重合体を用いた。
(3) Formation of gate insulating layer Using a substrate on which a gate electrode is formed, a photocurable cardo type resin is formed using a spinner so as to have a film thickness of 1 μm, and then heated on a 120 ° C. hot plate for 2 minutes. A semi-cured layer was formed.
Here, the photocurable cardo type resin is a random product obtained by reacting bis-phenolfluorene-hydroxyacrylate, bis-aniline-fluorene, and pyromellitic acid anhydride at a molar ratio = 1: 4: 5. A copolymer was used.

次いで、ゲート絶縁層が形成される部位以外を遮光するよう描画されたフォトエッチング用マスクを、上記光硬化性カルド型樹脂の半硬化層上に載置した後、紫外線を350mJ/cmの条件で照射して露光・現像処理を施すことにより、ゲート絶縁層を形成した。その後、ゲート絶縁層を完全に硬化させるため、230℃のオーブン内で30分間加熱した。 Next, a photoetching mask drawn so as to shield light other than the portion where the gate insulating layer is formed is placed on the semi-cured layer of the photocurable cardo type resin, and then the ultraviolet ray is applied under the condition of 350 mJ / cm 2 . The gate insulating layer was formed by irradiating with and exposing and developing. Then, in order to harden a gate insulating layer completely, it heated for 30 minutes in 230 degreeC oven.

(3)有機半導体層の形成
ゲート絶縁層が形成された基板に、液晶性有機半導体材料(5,5'''−dioctyl−2,2’:5’,2’’:5'',2'''−quaterthiophene)をアルバック社製蒸着装置(VPC−060)にてマスクを用いパターン形成することにより、有機半導体層を形成した。このとき、有機半導体層の膜厚は50nmに設定した。
(3) Formation of organic semiconductor layer A liquid crystal organic semiconductor material (5,5 ′ ″-dioctyl-2, 2 ′: 5 ′, 2 ″: 5 ″, 2 is formed on the substrate on which the gate insulating layer is formed. The organic semiconductor layer was formed by patterning '''-quaterthiophene) with a mask using a vapor deposition apparatus (VPC-060) manufactured by ULVAC. At this time, the film thickness of the organic semiconductor layer was set to 50 nm.

(4)ソース電極およびドレイン電極の形成
有機半導体層が形成された基板に、アルバック社製蒸着装置(VPC−060)にてAuを蒸着源とし、マスクを用いソース電極およびドレイン電極を形成した。このとき、ソース電極およびドレイン電極の膜厚は50nmとした。
(4) Formation of Source Electrode and Drain Electrode A source electrode and a drain electrode were formed on a substrate on which an organic semiconductor layer was formed, using Au as a vapor deposition source with a vapor deposition apparatus (VPC-060) manufactured by ULVAC. At this time, the film thickness of the source electrode and the drain electrode was 50 nm.

以上のような方法により、有機半導体素子を作製した。   An organic semiconductor element was produced by the method as described above.

2.比較例
ゲート絶縁層を形成する際に、上記光硬化性カルド型樹脂に替えて、ポリイミド系光硬化型樹脂(京セラケミカル社製 CT4160R)を用いたこと以外は、実施例と同様の方法により有機半導体素子を作製した。
2. Comparative Example When forming the gate insulating layer, the organic resin was prepared in the same manner as in Example except that a polyimide-based photocurable resin (CT4160R manufactured by Kyocera Chemical Co., Ltd.) was used instead of the photocurable cardo resin. A semiconductor element was produced.

3.評価
実施例および比較例において作製した有機半導体素子について、有機半導体トランジスタのtransfer特性を、ソース・ドレイン間電圧−80V,ゲート電圧80V〜−80Vの範囲で走査して測定した。その結果をそれぞれ図7および図8に示す。(図7:実施例,図8:比較例)
3. Evaluation Regarding the organic semiconductor elements produced in the examples and comparative examples, the transfer characteristics of the organic semiconductor transistors were measured by scanning in the range of a source-drain voltage of −80 V and a gate voltage of 80 V to −80 V. The results are shown in FIGS. 7 and 8, respectively. (FIG. 7: Example, FIG. 8: Comparative Example)

図7,8に示すように、実施例の有機半導体素子はゲート電圧の閾値電圧が0V付近で安定した特性を示したが、比較例の有機半導体素子はゲート電圧の閾値電圧が0Vから大きく外れてしまっていた。   As shown in FIGS. 7 and 8, the organic semiconductor element of the example showed stable characteristics when the threshold voltage of the gate voltage was around 0V, but the organic semiconductor element of the comparative example deviated greatly from the threshold voltage of 0V. It was.

本発明の有機半導体素子の一例を示す概略図である。It is the schematic which shows an example of the organic-semiconductor element of this invention. 本発明の有機半導体素子の他の例を示す概略図である。It is the schematic which shows the other example of the organic-semiconductor element of this invention. 本発明に用いられるカルド型樹脂の耐電圧測定方法の一例を示す概略図である。It is the schematic which shows an example of the withstand voltage measuring method of the cardo type resin used for this invention. 本発明に用いられる有機半導体トランジスタの一例を示す概略図である。It is the schematic which shows an example of the organic-semiconductor transistor used for this invention. 本発明に用いられる有機半導体トランジスタの他の例を示す概略図である。It is the schematic which shows the other example of the organic-semiconductor transistor used for this invention. 本発明に用いられる有機半導体トランジスタの他の例を示す概略図である。It is the schematic which shows the other example of the organic-semiconductor transistor used for this invention. 本発明の実施例における有機半導体素子のトランジスタ特性を示すグラフである。It is a graph which shows the transistor characteristic of the organic-semiconductor element in the Example of this invention. 本発明の比較例における有機半導体素子のトランジスタ特性を示すグラフである。It is a graph which shows the transistor characteristic of the organic-semiconductor element in the comparative example of this invention. 一般的な半導体トランジスタの一例を示す概略図である。It is the schematic which shows an example of a common semiconductor transistor.

符号の説明Explanation of symbols

1 … 基板
2 … 有機半導体トランジスタ
2a … ゲート電極
2b … ゲート絶縁層
2c … 有機半導体層
2d … ソース電極
2e … ドレイン電極
2f … パッシベーション層
10 … 有機半導体素子
100 … 有機半導体トランジスタ
100a … ゲート電極
100b … ゲート絶縁層
100c … 有機半導体層
100d … ソース電極
100e … ドレイン電極
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Organic semiconductor transistor 2a ... Gate electrode 2b ... Gate insulating layer 2c ... Organic semiconductor layer 2d ... Source electrode 2e ... Drain electrode 2f ... Passivation layer 10 ... Organic semiconductor element 100 ... Organic semiconductor transistor 100a ... Gate electrode 100b ... Gate insulating layer 100c ... Organic semiconductor layer 100d ... Source electrode 100e ... Drain electrode

Claims (2)

基板と、前記基板上に形成され、有機半導体材料からなる有機半導体層および前記有機半導体層に接するように形成されたゲート絶縁層を備える有機半導体トランジスタと、を有する有機半導体素子であって、
前記ゲート絶縁層が、下記式(I)で表されるカルド型樹脂の硬化物からなり、
前記カルド型樹脂の硬化物が、ビス−フェノールフルオレン−ヒドロキシアクリレートとビス−アニリン−フルオレンとピロメリト酸無水物とのランダム共重合体であることを特徴とする、有機半導体素子。
Figure 0005200377
(上記式において、RおよびRは、それぞれ独立して重合性官能基を有する側鎖を表す。)
An organic semiconductor element comprising: a substrate; and an organic semiconductor transistor formed on the substrate and including an organic semiconductor layer made of an organic semiconductor material and a gate insulating layer formed so as to be in contact with the organic semiconductor layer,
The gate insulating layer, Ri Do the cured product of the cardo resin represented by the following formula (I),
An organic semiconductor device, wherein the cured product of the cardo resin is a random copolymer of bis-phenolfluorene-hydroxyacrylate, bis-aniline-fluorene, and pyromellitic acid anhydride .
Figure 0005200377
(In the above formula, R 1 and R 2 each independently represent a side chain having a polymerizable functional group.)
前記有機半導体トランジスタがボトムゲート型構造を有するものであることを特徴とする、請求項1に記載の有機半導体素子。   2. The organic semiconductor device according to claim 1, wherein the organic semiconductor transistor has a bottom gate structure.
JP2006355143A 2006-12-28 2006-12-28 Organic semiconductor device Expired - Fee Related JP5200377B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006355143A JP5200377B2 (en) 2006-12-28 2006-12-28 Organic semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006355143A JP5200377B2 (en) 2006-12-28 2006-12-28 Organic semiconductor device

Publications (2)

Publication Number Publication Date
JP2008166537A JP2008166537A (en) 2008-07-17
JP5200377B2 true JP5200377B2 (en) 2013-06-05

Family

ID=39695604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006355143A Expired - Fee Related JP5200377B2 (en) 2006-12-28 2006-12-28 Organic semiconductor device

Country Status (1)

Country Link
JP (1) JP5200377B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532669B2 (en) * 2009-04-30 2014-06-25 大日本印刷株式会社 Organic semiconductor device and manufacturing method thereof
JP5532839B2 (en) * 2009-11-12 2014-06-25 大日本印刷株式会社 Organic semiconductor device
JP6455007B2 (en) 2013-08-29 2019-01-23 日鉄ケミカル&マテリアル株式会社 Gate insulating film, organic thin film transistor, and organic thin film transistor manufacturing method
JP6455008B2 (en) 2013-08-29 2019-01-23 日鉄ケミカル&マテリアル株式会社 Gate insulating film, organic thin film transistor, and organic thin film transistor manufacturing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684678A (en) * 1985-05-30 1987-08-04 Minnesota Mining And Manufacturing Company Epoxy resin curing agent, process, and composition
JP3161438B2 (en) * 1997-11-25 2001-04-25 日本電気株式会社 Active matrix type liquid crystal display device and manufacturing method thereof
US6586791B1 (en) * 2000-07-19 2003-07-01 3M Innovative Properties Company Transistor insulator layer incorporating superfine ceramic particles
US6998068B2 (en) * 2003-08-15 2006-02-14 3M Innovative Properties Company Acene-thiophene semiconductors
US7919825B2 (en) * 2006-06-02 2011-04-05 Air Products And Chemicals, Inc. Thin film transistors with poly(arylene ether) polymers as gate dielectrics and passivation layers

Also Published As

Publication number Publication date
JP2008166537A (en) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5121264B2 (en) Laminated structure and manufacturing method thereof
JP5360737B2 (en) Organic transistor manufacturing method and organic transistor
KR100976434B1 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
JP2005310962A (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array and display unit
US20100244015A1 (en) Organic semiconductor device, manufacturing method of same, organic transistor array, and display
TWI381937B (en) Laminated structure, method of manufacturing a laminated structure, electronic element, electronic element array, image displaying medium, and image displaying device
KR101102133B1 (en) Method for fabricating a Thin Film Transistor and a Display Device comprising the Thin Film Transistor prepared thereby
US7781763B2 (en) Composition for forming passivation layer and organic thin film transistor comprising the passivation layer
JP5256583B2 (en) Organic semiconductor device and method for manufacturing organic semiconductor device
JP5200377B2 (en) Organic semiconductor device
KR20110132978A (en) Thin transistor, method of manufacturing the same, and electronic device
KR20070107887A (en) Composition for organic gate insulator, method for fabricating organic gate insulator and organic thin film transistor having the same
JP2007318025A (en) Organic semiconductor element and manufacturing method thereof element
Lee et al. Low-Voltage Organic Transistors with Carrier Mobilities over 10 cm2V–2s–1 Using Six-Branched Organic Azide
JP5098269B2 (en) Method for manufacturing organic semiconductor element
JP5181586B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
JP5532669B2 (en) Organic semiconductor device and manufacturing method thereof
KR102165640B1 (en) Gate insulator film, organic thin film transistor, and method of manufacturing organic thin film transistor
JP5098270B2 (en) Method for manufacturing organic semiconductor element
JP5532839B2 (en) Organic semiconductor device
JP5205894B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
US8202771B2 (en) Manufacturing method of organic semiconductor device
JP2008109116A (en) Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display
JP2010153883A (en) Layered structure, electron device, and electron device array
JP2010034126A (en) Method of manufacturing organic thin-film transistor (tft), and organic tft

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees