JP2005251809A - Thin film transistor, method of manufacturing the same, circuit thereof, electronic device, and electronic apparatus - Google Patents

Thin film transistor, method of manufacturing the same, circuit thereof, electronic device, and electronic apparatus Download PDF

Info

Publication number
JP2005251809A
JP2005251809A JP2004056868A JP2004056868A JP2005251809A JP 2005251809 A JP2005251809 A JP 2005251809A JP 2004056868 A JP2004056868 A JP 2004056868A JP 2004056868 A JP2004056868 A JP 2004056868A JP 2005251809 A JP2005251809 A JP 2005251809A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
resist layer
manufacturing
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004056868A
Other languages
Japanese (ja)
Inventor
Mitsuaki Harada
光明 原田
Takeo Kawase
健夫 川瀬
Soichi Moriya
壮一 守谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004056868A priority Critical patent/JP2005251809A/en
Publication of JP2005251809A publication Critical patent/JP2005251809A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an easy manufacturing method of a thin film transistor having excellent transistor properties without causing the deterioration and degradation of a source electrode and a drain electrode, and to provide a thin film transistor manufactured by the same, and a thin film transistor circuit, an electronic device, and an electronic apparatus equipped with the thin film transistors, respectively. <P>SOLUTION: The manufacturing method of the thin film transistor comprises processes of forming a thin resist layer 8 which has openings having such shapes as to correspond to the source electrode 3 and the drain electrode 4, and has a thickness thinner than that of the source electrode 3 and the drain electrode 4 to be formed; supplying a liquid material 9 containing a conductive material and/or its precursor and a water-based solvent into the opening of the resist layer 8 in such a manner that the thickness may be larger than that of the resist layer 8; obtaining the source electrode 3 and the drain electrode 4 by removing the water-based solvent from the liquid material 9; and removing the resist layer 8. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器に関するものである。   The present invention relates to a method for manufacturing a thin film transistor, a thin film transistor, a thin film transistor circuit, an electronic device, and an electronic apparatus.

近年、半導体的な電気伝導を示す有機材料(有機半導体材料)を使用した薄膜トランジスタの開発が進められている。この薄膜トランジスタは、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子として期待されている。
この薄膜トランジスタとしては、基板上に、ソース電極およびドレイン電極が形成され、これらの電極上に有機半導体層、ゲート絶縁層、ゲート電極がこの順に積層されたものが提案されている。
In recent years, development of a thin film transistor using an organic material (organic semiconductor material) that exhibits semiconducting electrical conduction has been promoted. This thin film transistor has advantages such as being suitable for reduction in thickness and weight, flexibility, and low material cost, and is expected as a switching element for flexible displays and the like.
As this thin film transistor, a source electrode and a drain electrode are formed on a substrate, and an organic semiconductor layer, a gate insulating layer, and a gate electrode are stacked in this order on these electrodes.

このような薄膜トランジスタでは、従来、真空蒸着法等を用いてソース電極およびドレイン電極を形成している(例えば、特許文献1参照。)。
ところが、この場合、真空装置等の大がかりな装置が必要であり、またこれらの電極の形成に要する消費エネルギーも大きい。このため、このような方法を利用してソース電極およびドレイン電極を形成すると、薄膜トランジスタの製造効率の低下、高コスト化してしまう。
In such a thin film transistor, conventionally, a source electrode and a drain electrode are formed by using a vacuum deposition method or the like (see, for example, Patent Document 1).
However, in this case, a large-scale device such as a vacuum device is required, and energy consumption required for forming these electrodes is large. For this reason, when the source electrode and the drain electrode are formed using such a method, the manufacturing efficiency of the thin film transistor is lowered and the cost is increased.

これに対し、ソース電極およびドレイン電極を、基板上にこれらの電極の構成材料を含有する液体材料を供給することにより、これらの電極を形成する方法が汎用されている。
具体的には、基板上のソース電極およびドレイン電極を形成する領域に開口部を有するレジスト層を形成し、この開口部内にこれらの電極を形成するための材料を含有する液状材料を供給する。
On the other hand, a method is widely used in which a source electrode and a drain electrode are formed by supplying a liquid material containing constituent materials of these electrodes onto a substrate.
Specifically, a resist layer having openings in regions where source and drain electrodes are formed on the substrate is formed, and a liquid material containing a material for forming these electrodes is supplied into the openings.

次いで、この液状材料を乾燥した後に、このレジスト層を取り除く(剥離)ことにより、これらの電極を形成する。
ところが、この方法では、一般に、形成すべきソース電極およびドレイン電極の膜厚よりもはるかに厚いレジスト層を形成する。そのため、このレジスト層を剥離液等により除去(剥離)する際に、これらの電極が剥離液等により変質・劣化してしまい、結果として、薄膜トランジスタの特性が低下するという問題がある。
Next, after drying the liquid material, the resist layer is removed (peeled) to form these electrodes.
However, this method generally forms a resist layer that is much thicker than the thickness of the source and drain electrodes to be formed. Therefore, when this resist layer is removed (peeled) with a stripping solution or the like, these electrodes are deteriorated or deteriorated by the stripping solution or the like, resulting in a problem that the characteristics of the thin film transistor are deteriorated.

特開2003−282883号公報JP 2003-28283 A

本発明の目的は、ソース電極およびドレイン電極の変質・劣化を起こさず、トランジスタ特性に優れる薄膜トランジスタを簡易な方法で製造することができる薄膜トランジスタの製造方法を提供することにある。   An object of the present invention is to provide a thin film transistor manufacturing method capable of manufacturing a thin film transistor excellent in transistor characteristics without causing deterioration or deterioration of a source electrode and a drain electrode.

また、かかる薄膜トランジスタの製造方法により製造される薄膜トランジスタ、この薄膜トランジスタを備える薄膜トランジスタ回路、電子デバイスおよび電子機器を提供することにある。   Moreover, it is providing the thin-film transistor manufactured by this manufacturing method of a thin-film transistor, a thin-film transistor circuit provided with this thin-film transistor, an electronic device, and an electronic device.

このような目的は、下記の本発明により達成される。
本発明の薄膜トランジスタの製造方法は、基板上に設けられ、ソース電極と、ドレイン電極と、ゲート電極と、有機半導体層と、前記ソース電極およびドレイン電極に対して前記ゲート電極を絶縁するゲート絶縁層とを有する薄膜トランジスタを製造する薄膜トランジスタの製造方法であって、
前記ソース電極およびドレイン電極に対応した形状の開口部を有し、かつ、形成すべき前記ソース電極およびドレイン電極の厚さより厚さが薄いレジスト層を形成する第1の工程と、
前記レジスト層の開口部内に、導電性材料および/またはその前駆体と、水系溶媒とを含有する液状材料を、前記レジスト層の厚さよりも厚くなるように供給する第2の工程と、
前記液状材料中から前記水系溶媒を除去して、前記ソース電極およびドレイン電極を得る第3の工程と、
前記レジスト層を除去する第4の工程を有することを特徴とする。
これにより、ソース電極およびドレイン電極の変質・劣化が好適に防止または抑制され、トランジスタ特性に優れる薄膜トランジスタを、簡易な方法で製造することができる。
Such an object is achieved by the present invention described below.
The thin film transistor manufacturing method of the present invention includes a source electrode, a drain electrode, a gate electrode, an organic semiconductor layer, and a gate insulating layer that insulates the gate electrode from the source electrode and the drain electrode. A thin film transistor manufacturing method for manufacturing a thin film transistor having:
A first step of forming a resist layer having an opening having a shape corresponding to the source electrode and the drain electrode and having a thickness smaller than the thickness of the source electrode and the drain electrode to be formed;
A second step of supplying a liquid material containing a conductive material and / or a precursor thereof and an aqueous solvent into the opening of the resist layer so as to be thicker than the thickness of the resist layer;
A third step of removing the aqueous solvent from the liquid material to obtain the source electrode and the drain electrode;
It has the 4th process of removing the said resist layer, It is characterized by the above-mentioned.
As a result, a thin film transistor which is suitably prevented or suppressed from being altered or deteriorated in the source electrode and the drain electrode and has excellent transistor characteristics can be manufactured by a simple method.

本発明の薄膜トランジスタの製造方法では、形成すべき前記ソース電極およびドレイン電極の厚さをX[nm]とし、前記レジスト層の厚さをY[nm]としたとき、X/Yが2〜10なる関係を満足するのが好ましい。
かかる関係を満足することにより、レジスト層を除去する処理によるソース電極およびドレイン電極の変質・劣化をより確実に防止または抑制することができる。
In the thin film transistor manufacturing method of the present invention, when the thickness of the source electrode and the drain electrode to be formed is X [nm] and the thickness of the resist layer is Y [nm], X / Y is 2-10. It is preferable to satisfy this relationship.
By satisfying such a relationship, it is possible to more reliably prevent or suppress the deterioration and deterioration of the source electrode and the drain electrode due to the process of removing the resist layer.

本発明の薄膜トランジスタの製造方法では、前記第2の工程に先立って、前記レジスト層の基板と反対側の面に撥水処理を施す撥水処理工程を有するのが好ましい。
これにより、前記第2の工程において、液状材料の厚さを、レジスト層の厚さよりも厚くなるように供給しても、液状材料がレジスト層の基板と反対側の面に移行することが阻止される。
The thin film transistor manufacturing method of the present invention preferably includes a water repellent treatment step of performing a water repellent treatment on the surface of the resist layer opposite to the substrate prior to the second step.
Thereby, even if the thickness of the liquid material is supplied so as to be thicker than the thickness of the resist layer in the second step, the liquid material is prevented from shifting to the surface of the resist layer opposite to the substrate. Is done.

本発明の薄膜トランジスタの製造方法では、前記撥水処理は、フッ素プラズマ処理であるのが好ましい。
フッ素プラズマ処理法によれば、レジスト層の上面をほぼ全体に亘って均一にフッ化すること、すなわち、レジスト層の上面に均一に(ムラなく)撥水性を付与することができる。
In the thin film transistor manufacturing method of the present invention, the water repellent treatment is preferably a fluorine plasma treatment.
According to the fluorine plasma treatment method, the upper surface of the resist layer can be uniformly fluorinated almost entirely, that is, the water repellency can be imparted uniformly (evenly) to the upper surface of the resist layer.

本発明の薄膜トランジスタの製造方法では、前記第2の工程に先立って、前記開口部内に親水処理を施す親水処理工程を有するのが好ましい。
これにより、前記第2の工程において、レジスト層の開口部内に液状材料を供給すると、前記液状材料は開口部内において一様に広がることとなる。
本発明の薄膜トランジスタの製造方法では、前記親水処理は、酸素プラズマ処理であるのが好ましい。
酸素プラズマ処理法によれば、レジスト層の開口部内に、容易かつ確実に親水性を付与することができる。
In the method for manufacturing a thin film transistor of the present invention, it is preferable to have a hydrophilic treatment step of performing a hydrophilic treatment in the opening prior to the second step.
Thereby, in the second step, when a liquid material is supplied into the opening of the resist layer, the liquid material spreads uniformly in the opening.
In the method for manufacturing a thin film transistor of the present invention, the hydrophilic treatment is preferably oxygen plasma treatment.
According to the oxygen plasma treatment method, hydrophilicity can be easily and reliably imparted into the opening of the resist layer.

本発明の薄膜トランジスタの製造方法では、前記第2の工程において、前記液状材料は、液滴吐出法により供給されるのが好ましい。
液滴吐出法によれば、開口部内に確実に液状材料を供給して、レジスト層への拡散をより確実に阻止することができる。
本発明の薄膜トランジスタの製造方法では、前記第2の工程において、前記レジスト層に対する前記液状材料の接触角をA[°]とし、前記開口部に対する前記液状材料の接触角をB[°]としたとき、A−B≧15なる関係を満足するのが好ましい。
これにより、レジスト層の厚さよりも厚くなるように開口部内に供給された液状材料が、レジスト層の上面へ拡散(移行)することをより確実に阻止することができる。
In the method for manufacturing a thin film transistor of the present invention, in the second step, the liquid material is preferably supplied by a droplet discharge method.
According to the droplet discharge method, it is possible to reliably supply the liquid material into the opening and more reliably prevent diffusion into the resist layer.
In the thin film transistor manufacturing method of the present invention, in the second step, the contact angle of the liquid material with respect to the resist layer is A [°], and the contact angle of the liquid material with respect to the opening is B [°]. In this case, it is preferable to satisfy the relationship of AB ≧ 15.
Thereby, it can prevent more reliably that the liquid material supplied in the opening part so that it may become thicker than the thickness of a resist layer diffuses (transfers) to the upper surface of a resist layer.

本発明の薄膜トランジスタの製造方法では、前記第3の工程において、前記水系溶媒を除去する際の温度は、20〜200℃であるのが好ましい。
これにより、液状材料中に含まれる水系溶媒を、確実に除去することができる。
本発明の薄膜トランジスタの製造方法では、前記第4の工程において、前記レジスト層の除去は、プラズマ処理により行われるのが好ましい。
プラズマ処理によれば、ソース電極およびドレイン電極の変質・劣化を抑えながら、容易にレジスト層を除去することができる。
In the thin film transistor manufacturing method of the present invention, in the third step, the temperature at which the aqueous solvent is removed is preferably 20 to 200 ° C.
Thereby, the aqueous solvent contained in a liquid material can be removed reliably.
In the thin film transistor manufacturing method of the present invention, in the fourth step, the resist layer is preferably removed by plasma treatment.
According to the plasma treatment, the resist layer can be easily removed while suppressing deterioration and deterioration of the source electrode and the drain electrode.

本発明の薄膜トランジスタの製造方法では、前記プラズマ処理は、酸素プラズマ処理であるのが好ましい。
これにより、ソース電極およびドレイン電極の変質・劣化をより確実に抑えながら、容易にレジスト層を除去することができる。
本発明の薄膜トランジスタの製造方法では、前記導電性材料は、導電性高分子材料および/または金属材料を主成分とするものであるのが好ましい。
これにより、前記第2の工程において、これらのものを構成材料とするソース電極およびドレイン電極を、液滴吐出法を用いて容易に形成することができる。
In the thin film transistor manufacturing method of the present invention, the plasma treatment is preferably an oxygen plasma treatment.
Thus, the resist layer can be easily removed while more reliably suppressing the deterioration and deterioration of the source electrode and the drain electrode.
In the method for manufacturing a thin film transistor of the present invention, it is preferable that the conductive material is mainly composed of a conductive polymer material and / or a metal material.
Thereby, in the second step, the source electrode and the drain electrode using these as constituent materials can be easily formed by using a droplet discharge method.

本発明の薄膜トランジスタの製造方法では、前記導電性高分子材料は、PEDOT(ポリエチレンジオキシチオフェン)を主成分とするものであるのが好ましい。
これらのものは、優れた導電性を有するものである。
本発明の薄膜トランジスタの製造方法では、前記金属材料は、Cu、Ni、Agまたはこれらを含む合金のうちの少なくとも1種を主成分とするものであるのが好ましい。
これらのものは、前記第4の工程において、酸素プラズマ処理による特性の低下が起こりにくいものである。
In the thin film transistor manufacturing method of the present invention, the conductive polymer material is preferably composed mainly of PEDOT (polyethylenedioxythiophene).
These have excellent conductivity.
In the thin film transistor manufacturing method of the present invention, it is preferable that the metal material is mainly composed of at least one of Cu, Ni, Ag, or an alloy containing these.
These are those in which the characteristics are hardly deteriorated by the oxygen plasma treatment in the fourth step.

本発明の薄膜トランジスタは、本発明の薄膜トランジスタの製造方法により製造されたことを特徴とする。
これにより、特性(スイッチング特性)に優れる薄膜トランジスタが得られる。
本発明の薄膜トランジスタ回路は、本発明の薄膜トランジスタを備えることを特徴とする。
これにより、信頼性の高い薄膜トランジスタ回路が得られる。
The thin film transistor of the present invention is manufactured by the method for manufacturing a thin film transistor of the present invention.
Thereby, a thin film transistor having excellent characteristics (switching characteristics) can be obtained.
The thin film transistor circuit of the present invention includes the thin film transistor of the present invention.
Thereby, a highly reliable thin film transistor circuit is obtained.

本発明の電子デバイスは、本発明の薄膜トランジスタ回路を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
An electronic device according to the present invention includes the thin film transistor circuit according to the present invention.
Thereby, an electronic device with high reliability can be obtained.
An electronic apparatus according to the present invention includes the electronic device according to the present invention.
As a result, a highly reliable electronic device can be obtained.

以下、本発明の薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器の好適実施形態に基づいて詳細に説明する。
<薄膜トランジスタおよびその製造方法>
まず、本発明の薄膜トランジスタおよびその製造方法について説明する。
<<薄膜トランジスタの構成>>
まず、本発明の薄膜トランジスタの実施形態について説明する。
Hereinafter, a thin film transistor manufacturing method, a thin film transistor, a thin film transistor circuit, an electronic device, and an electronic device according to preferred embodiments of the present invention will be described in detail.
<Thin Film Transistor and Manufacturing Method Thereof>
First, the thin film transistor of the present invention and the manufacturing method thereof will be described.
<< Configuration of Thin Film Transistor >>
First, an embodiment of the thin film transistor of the present invention will be described.

図1は、薄膜トランジスタの実施形態を示す縦断面図である。なお、以下の説明では、図1中の上側を「上」、下側を「下」と言う。
図1に示す薄膜トランジスタ1は、基板2上に設けられており、ソース電極3およびドレイン電極4と、有機半導体層(有機層)5と、ゲート絶縁層6と、ゲート電極7とが、この順で基板2側から積層されて構成されている。
FIG. 1 is a longitudinal sectional view showing an embodiment of a thin film transistor. In the following description, the upper side in FIG. 1 is referred to as “upper” and the lower side is referred to as “lower”.
A thin film transistor 1 shown in FIG. 1 is provided on a substrate 2, and a source electrode 3 and a drain electrode 4, an organic semiconductor layer (organic layer) 5, a gate insulating layer 6, and a gate electrode 7 are arranged in this order. And are laminated from the substrate 2 side.

具体的には、薄膜トランジスタ1は、基板2上に、ソース電極3およびドレイン電極4が分離して設けられ、これらの電極3、4を覆うように有機半導体層5が設けられている。さらに有機半導体層5上には、ゲート絶縁層6が設けられ、さらにこの上に、少なくともソース電極3とドレイン電極4の間の領域に重なるようにゲート電極7が設けられている。また、ドレイン電極4は、後述する画素電極(個別電極)41に接続されている。   Specifically, in the thin film transistor 1, a source electrode 3 and a drain electrode 4 are provided separately on a substrate 2, and an organic semiconductor layer 5 is provided so as to cover these electrodes 3 and 4. Further, a gate insulating layer 6 is provided on the organic semiconductor layer 5, and a gate electrode 7 is further provided thereon so as to overlap at least a region between the source electrode 3 and the drain electrode 4. The drain electrode 4 is connected to a pixel electrode (individual electrode) 41 described later.

この薄膜トランジスタ1では、有機半導体層5のうち、ソース電極3とドレイン電極4との間の領域が、キャリアが移動するチャネル領域51となっている。以下、このチャネル領域51において、キャリアの移動方向の長さ、すなわちソース電極3とドレイン電極4との間の距離をチャネル長L、チャネル長L方向と直交する方向の長さをチャネル幅Wと言う。
このような薄膜トランジスタ1は、ソース電極3およびドレイン電極4が、ゲート絶縁層6を介してゲート電極7よりも基板2側に設けられた構成の薄膜トランジスタ、すなわち、トップゲート構造の薄膜トランジスタである。
In the thin film transistor 1, a region between the source electrode 3 and the drain electrode 4 in the organic semiconductor layer 5 is a channel region 51 in which carriers move. Hereinafter, in this channel region 51, the length in the carrier moving direction, that is, the distance between the source electrode 3 and the drain electrode 4 is the channel length L, and the length in the direction orthogonal to the channel length L direction is the channel width W. say.
Such a thin film transistor 1 is a thin film transistor having a structure in which the source electrode 3 and the drain electrode 4 are provided on the substrate 2 side with respect to the gate electrode 7 via the gate insulating layer 6, that is, a thin film transistor having a top gate structure.

以下、薄膜トランジスタ1を構成する各部について、順次説明する。
基板2は、薄膜トランジスタ1を構成する各層(各部)を支持するものである。基板2には、例えば、ガラス基板、ポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ポリエーテルスルホン(PES)、芳香族ポリエステル(液晶ポリマー)等で構成されるプラスチック基板(樹脂基板)、石英基板、シリコン基板、ガリウム砒素基板等を用いることができる。薄膜トランジスタ1に可撓性を付与する場合には、基板2には、樹脂基板が選択される。
Hereinafter, each part which comprises the thin-film transistor 1 is demonstrated sequentially.
The substrate 2 supports each layer (each part) constituting the thin film transistor 1. For the substrate 2, for example, a glass substrate, a plastic made of polyimide, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polycarbonate (PC), polyethersulfone (PES), aromatic polyester (liquid crystal polymer), etc. A substrate (resin substrate), a quartz substrate, a silicon substrate, a gallium arsenide substrate, or the like can be used. When the thin film transistor 1 is given flexibility, a resin substrate is selected as the substrate 2.

この基板2上には、下地層が設けられていてもよい。下地層としては、例えば、基板2表面からのイオンの拡散を防止する目的、ソース電極3およびドレイン電極4と、基板2との密着性(接合性)を向上させる目的等により設けられる。
下地層の構成材料としては、特に限定されないが、酸化珪素(SiO)、窒化珪素(SiN)、ポリイミド、ポリアミド、あるいは架橋されて不溶化された高分子等が好適に用いられる。
An underlayer may be provided on the substrate 2. The underlayer is provided, for example, for the purpose of preventing the diffusion of ions from the surface of the substrate 2 and for the purpose of improving the adhesion (bondability) between the source electrode 3 and the drain electrode 4 and the substrate 2.
The constituent material of the underlayer is not particularly limited, but silicon oxide (SiO 2 ), silicon nitride (SiN), polyimide, polyamide, a cross-linked insolubilized polymer, or the like is preferably used.

基板2上には、ソース電極3およびドレイン電極4が、チャネル長L方向に沿って、所定距離離間して並設されている。
これらのソース電極3およびドレイン電極4の構成材料としては、導電性を有するもの(導電性材料)であればいかなるものであってもよく、例えば、導電性高分子材料、金属材料、導電性酸化物、炭化系材料等の導電性材料が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。
On the substrate 2, a source electrode 3 and a drain electrode 4 are juxtaposed at a predetermined distance along the channel length L direction.
The constituent material of the source electrode 3 and the drain electrode 4 may be any material as long as it has conductivity (conductive material), such as a conductive polymer material, a metal material, and a conductive oxidation material. And conductive materials such as carbonized materials can be used, and one or more of these can be used in combination.

これらの中でも、導電性高分子材料および/または金属材料を主成分とするのが好ましい。これにより、後述する液状材料供給工程[1−IV]において、これらのものを構成材料とするソース電極3およびドレイン電極4を、インクジェット法(液滴吐出法)を用いて容易に形成することができる。
導電性高分子材料としては、ポリアセチレン、ポリピロール、ポリエチレンジオキシチオフェン(PEDOT)のようなポリチオフェン、ポリアニリン、ポリ(p−フェニレン)、ポリ(p−フェニレンビニレン)、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等が挙げられ、これらの中でも、PEDOT(ポリエチレンジオキシチオフェン)を主成分として用いるのが好ましい。これらのものは優れた導電性を有するものであり、後述するレジスト層除去工程において、酸素プラズマ処理による特性の低下が起こりにくいという利点もある。
Among these, it is preferable that the main component is a conductive polymer material and / or a metal material. Thereby, in the liquid material supply process [1-IV] to be described later, the source electrode 3 and the drain electrode 4 having these as constituent materials can be easily formed by using an ink jet method (droplet discharge method). it can.
Examples of the conductive polymer material include polyacetylene, polypyrrole, polythiophene such as polyethylenedioxythiophene (PEDOT), polyaniline, poly (p-phenylene), poly (p-phenylenevinylene), polyfluorene, polycarbazole, polysilane, or these Among these, it is preferable to use PEDOT (polyethylenedioxythiophene) as a main component. These have excellent conductivity, and have an advantage that the characteristics are not easily deteriorated due to the oxygen plasma treatment in the resist layer removing process described later.

なお、このような導電性高分子材料は、通常、酸化鉄、ヨウ素、無機酸、有機酸、ポリスチレンサルフォニック酸などの高分子がドープされ、導電性が付与された状態で用いられる。
また、金属材料としては、Pd、Pt、Au、W、Ta、Mo、Al、Cr、Ti、Cu、Ag、Niまたはこれらを含む合金等の金属材料が挙げられ、チャネル領域を移動するキャリアに応じて適宜選択するのが好ましい。例えばチャネル領域をホールが移動するpチャネル薄膜トランジスタの場合には、仕事関数が比較的大きいCu、Ni、Agまたはこれらを含む合金のうちの少なくとも1種を主成分として使用するのが好ましい。これにより、ソース電極4からチャネル領域により確実にホールが移動することとなる。
Such a conductive polymer material is usually used in a state in which a polymer such as iron oxide, iodine, inorganic acid, organic acid, polystyrene sulfonic acid is doped and imparted with conductivity.
In addition, examples of the metal material include metal materials such as Pd, Pt, Au, W, Ta, Mo, Al, Cr, Ti, Cu, Ag, Ni, and alloys containing them. It is preferable to select as appropriate. For example, in the case of a p-channel thin film transistor in which holes move in the channel region, it is preferable to use as a main component at least one of Cu, Ni, Ag, or an alloy containing these having a relatively large work function. This ensures that holes move from the source electrode 4 to the channel region.

さらに、これらのものは、化学的に比較的安定なものであるので、後述するレジスト層除去工程において、除去方法として種々ものを用いることによる特性の低下が起こりにくい、すなわち、除去方法の選択の幅が広がる。
なお、導電性酸化物としてはITO、FTO、ATO、SnO等が、炭素系材料としてはカーボンブラック、カーボンナノチューブ、フラーレン等が挙げられ、これらを用いることができる。
Furthermore, since these are chemically relatively stable, in the resist layer removal process described later, characteristics are hardly deteriorated by using various removal methods. The width expands.
In addition, ITO, FTO, ATO, SnO 2 etc. are mentioned as a conductive oxide, Carbon black, a carbon nanotube, fullerene etc. are mentioned as a carbon-type material, These can be used.

ソース電極3およびドレイン電極4の厚さ(平均)は、特に限定されないが、それぞれ、30〜300nm程度であるのが好ましく、50〜200nm程度であるのがより好ましい。
ソース電極3とドレイン電極4との間の距離(離間距離)、すなわち、チャネル長Lは、2〜30μm程度であるのが好ましく、2〜20μm程度であるのがより好ましい。チャンネル長Lがより小さいほうが、より大きなON電流を制御でき、さらに、ゲート電極の容量をより小さくできる。しかしながら、チャネル長Lを前記下限値より小さくすると、電極のパターニングにより高精度なフォトリソグラフィー技術が必要となり、コスト上昇を招くおそれがある。また、小さなチャンネル長Lを達成しても、ソース電極と有機半導体とのコンタクト抵抗の影響で、期待する効果に届かないことが多い。一方、チャネル長Lを前記上限値より大きくすると、ON電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。
The thickness (average) of the source electrode 3 and the drain electrode 4 is not particularly limited, but is preferably about 30 to 300 nm, and more preferably about 50 to 200 nm.
The distance (separation distance) between the source electrode 3 and the drain electrode 4, that is, the channel length L is preferably about 2 to 30 μm, and more preferably about 2 to 20 μm. The smaller the channel length L, the larger the ON current can be controlled, and the capacitance of the gate electrode can be further reduced. However, if the channel length L is smaller than the lower limit value, a high-precision photolithography technique is required due to electrode patterning, which may increase costs. Even when a small channel length L is achieved, the expected effect is often not reached due to the influence of contact resistance between the source electrode and the organic semiconductor. On the other hand, if the channel length L is made larger than the upper limit value, the value of the ON current becomes small and the characteristics of the thin film transistor 1 may be insufficient.

チャネル幅Wは、0.1〜5mm程度であるのが好ましく、0.3〜3mm程度であるのがより好ましい。チャネル幅Wを前記下限値より小さくすると、ON電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。一方、チャネル幅Wを前記上限値より大きくすると、薄膜トランジスタ1が大型化してしまうとともに、寄生容量の増大や、ゲート絶縁層6を介したゲート電極7へのリーク電流の増大を招くおそれがある。   The channel width W is preferably about 0.1 to 5 mm, and more preferably about 0.3 to 3 mm. When the channel width W is made smaller than the lower limit value, the value of the ON current becomes small and the characteristics of the thin film transistor 1 may be insufficient. On the other hand, when the channel width W is larger than the upper limit value, the thin film transistor 1 is increased in size, and there is a risk of increasing parasitic capacitance and increasing leakage current to the gate electrode 7 via the gate insulating layer 6.

なお、ソース電極3およびドレイン電極4の形状は、上述したような形状に限定されず、例えば、ソース電極3およびドレイン電極4の双方が櫛歯状、かつ、その歯が互いに噛み合うような形状とすることができる。
また、基板2上には、ソース電極3およびドレイン電極4を覆うように、有機半導体層5が設けられている。
The shape of the source electrode 3 and the drain electrode 4 is not limited to the shape described above. For example, both the source electrode 3 and the drain electrode 4 are comb-shaped and the teeth are meshed with each other. can do.
An organic semiconductor layer 5 is provided on the substrate 2 so as to cover the source electrode 3 and the drain electrode 4.

有機半導体層5は、有機半導体材料(半導体的な電気伝導を示す有機材料)を主材料として構成されている。
この有機半導体層5は、少なくともチャネル領域51においてチャネル長L方向とほぼ平行となるように配向しているのが好ましい。これにより、チャネル領域51におけるキャリア移動度が高いものとなり、その結果、薄膜トランジスタ1は、その作動速度がより速いものとなる。
The organic semiconductor layer 5 is composed mainly of an organic semiconductor material (an organic material that exhibits semiconducting electrical conduction).
The organic semiconductor layer 5 is preferably oriented so as to be substantially parallel to the channel length L direction at least in the channel region 51. As a result, the carrier mobility in the channel region 51 is high, and as a result, the thin film transistor 1 has a higher operating speed.

有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ(p−フェニレンビニレン)、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料(共役系高分子材料)が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料(共役系高分子材料)を主とするものを用いるのが好ましい。共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。   Examples of the organic semiconductor material include naphthalene, anthracene, tetracene, pentacene, hexacene, phthalocyanine, perylene, hydrazone, triphenylmethane, diphenylmethane, stilbene, arylvinyl, pyrazoline, triphenylamine, triarylamine, oligothiophene, phthalocyanine or Low molecular organic semiconductor materials such as these derivatives, poly-N-vinylcarbazole, polyvinylpyrene, polyvinylanthracene, polythiophene, polyhexylthiophene, poly (p-phenylenevinylene), polytinylenevinylene, polyarylamine, Pyreneformaldehyde resin, ethylcarbazole formaldehyde resin, fluorene-bithiophene copolymer, fluorene-arylamine copolymer or Examples thereof include polymeric organic semiconductor materials (conjugated polymer materials) such as derivatives, and one or more of these can be used in combination. It is preferable to use a material mainly composed of (conjugated polymer material). The conjugated polymer material has a particularly high carrier mobility due to its unique electron cloud spread.

高分子の有機半導体材料は、簡易な方法で成膜することができるとともに、比較的容易に配向させることができる。
また、これらの中でも、空気中で酸化され難く、安定であること等の理由から、高分子の有機半導体材料(共役系高分子材料)としては、フルオレン−ビチオフェン共重合体のようなフルオレンとビチオフェンとを含む共重合体、ポリアリールアミン、フルオレン−アリールアミン共重合体のようなアリールアミンを含む重合体またはこれらの誘導体のうちの少なくとも1種を主成分とするものを用いるのが特に好ましい。
A polymer organic semiconductor material can be formed by a simple method and can be oriented relatively easily.
Among these, fluorene and bithiophene, such as a fluorene-bithiophene copolymer, are used as high molecular organic semiconductor materials (conjugated polymer materials) because they are not easily oxidized in the air and are stable. It is particularly preferable to use a polymer containing at least one of a polymer containing arylamine such as a copolymer containing polyamine, a polyarylamine, a fluorene-arylamine copolymer, or a derivative thereof.

また、高分子の有機半導体材料を主材料として構成される有機半導体層5は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタへの適用に適している。
有機半導体層5の厚さ(平均)は、0.1〜1000nm程度であるのが好ましく、1〜500nm程度であるのがより好ましく、10〜100nm程度であるのがさらに好ましい。
In addition, the organic semiconductor layer 5 composed mainly of a polymer organic semiconductor material can be reduced in thickness and weight, and has excellent flexibility. Therefore, the thin film transistor can be used as a switching element of a flexible display. Suitable for applications.
The thickness (average) of the organic semiconductor layer 5 is preferably about 0.1 to 1000 nm, more preferably about 1 to 500 nm, and further preferably about 10 to 100 nm.

なお、有機半導体層5は、ソース電極3およびドレイン電極4を覆うように設けられる構成のものに限定されず、少なくともソース電極3とドレイン電極4との間の領域(チャネル領域51)に設けられていればよい。
有機半導体層5上には、ゲート絶縁層6が設けられている。
このゲート絶縁層6は、ソース電極3およびドレイン電極4に対してゲート電極7を絶縁するものである。
Note that the organic semiconductor layer 5 is not limited to a structure provided so as to cover the source electrode 3 and the drain electrode 4, and is provided at least in a region (channel region 51) between the source electrode 3 and the drain electrode 4. It only has to be.
A gate insulating layer 6 is provided on the organic semiconductor layer 5.
This gate insulating layer 6 insulates the gate electrode 7 from the source electrode 3 and the drain electrode 4.

ゲート絶縁層6は、主として有機材料(特に有機高分子材料)で構成されているのが好ましい。有機高分子材料を主材料とするゲート絶縁層6は、その形成が容易であるとともに、有機半導体層5との密着性の向上を図ることもできる。
このような有機高分子材料としては、例えば、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート(PC)、ポリメチルメタクリレート(PMMA)のようなアクリル系樹脂、ポリテトラフルオロエチレン(PTFE)のようなフッ素系樹脂、ポリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
The gate insulating layer 6 is preferably composed mainly of an organic material (particularly an organic polymer material). The gate insulating layer 6 containing an organic polymer material as a main material can be easily formed and can improve adhesion to the organic semiconductor layer 5.
Examples of such organic polymer materials include polystyrene, polyimide, polyamideimide, polyvinylphenylene, polycarbonate (PC), acrylic resin such as polymethyl methacrylate (PMMA), and polytetrafluoroethylene (PTFE). Fluorine resin, phenolic resin such as polyvinylphenol or novolac resin, and olefinic resins such as polyethylene, polypropylene, polyisobutylene, polybutene, etc. are used, and one or more of these may be used in combination. it can.

ゲート絶縁層6の厚さ(平均)は、特に限定されないが、10〜5000nm程度であるのが好ましく、100〜1000nm程度であるのがより好ましい。ゲート絶縁層6の厚さを前記範囲とすることにより、ソース電極3およびドレイン電極4とゲート電極7とを確実に絶縁しつつ、薄膜トランジスタ1が大型化すること(特に、厚さが増大すること)を防止することができる。   The thickness (average) of the gate insulating layer 6 is not particularly limited, but is preferably about 10 to 5000 nm, and more preferably about 100 to 1000 nm. By setting the thickness of the gate insulating layer 6 within the above range, the thin film transistor 1 is increased in size while the source electrode 3 and the drain electrode 4 are reliably insulated from the gate electrode 7 (particularly, the thickness is increased). ) Can be prevented.

なお、ゲート絶縁層6は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
また、ゲート絶縁層6の構成材料には、例えば、SiO等の無機絶縁材料を用いることもできる。ポリシリケート、ポリシロキサン、ポリシラザンのような溶液を塗布して、塗布膜を酸素、または水蒸気の存在下で加熱することによって、溶液材料からSiOを得ることができる。また、金属アルコキシド溶液を塗布した後、これを酸素雰囲気で加熱することによって無機絶縁材料を得る(ゾルゲル法として知られる)ことができる。
Note that the gate insulating layer 6 is not limited to a single layer structure, and may have a multilayer structure.
In addition, as a constituent material of the gate insulating layer 6, for example, an inorganic insulating material such as SiO 2 can be used. By applying a solution such as polysilicate, polysiloxane, or polysilazane and heating the coating film in the presence of oxygen or water vapor, SiO 2 can be obtained from the solution material. In addition, after applying a metal alkoxide solution, an inorganic insulating material can be obtained (known as a sol-gel method) by heating it in an oxygen atmosphere.

ゲート絶縁層6上には、ゲート電極7が設けられている。
ゲート電極7の構成材料としては、例えば、Ag、Pd、Pt、Au、W、Ta、Mo、Al、Cr、Ti、Cu、Niまたはこれらを含む合金等の金属材料、ITO、FTO、ATO、SnO等の導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素材料、ポリアセチレン、ポリピロール、ポリエチレンジオキシチオフェン(PEDOT)のようなポリチオフェン、ポリアニリン、ポリ(p−フェニレン)、ポリ(p−フェニレンビニレン)、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
A gate electrode 7 is provided on the gate insulating layer 6.
As a constituent material of the gate electrode 7, for example, Ag, Pd, Pt, Au, W, Ta, Mo, Al, Cr, Ti, Cu, Ni or a metal material such as an alloy containing these, ITO, FTO, ATO, Conductive oxides such as SnO 2 , carbon materials such as carbon black, carbon nanotubes, fullerenes, polyacetylene, polypyrrole, polythiophene such as polyethylenedioxythiophene (PEDOT), polyaniline, poly (p-phenylene), poly (p- Phenylene vinylene), polyfluorene, polycarbazole, polysilane, or conductive polymer materials such as derivatives thereof, and the like, and one or more of them can be used in combination.

なお、このような導電性高分子材料は、通常、酸化鉄、ヨウ素、無機酸、有機酸、ポリスチレンサルフォニック酸などの高分子がドープされ、導電性が付与された状態で用いられる。
ゲート電極7の厚さ(平均)は、特に限定されないが、0.1〜5000nm程度であるのが好ましく、1〜5000nm程度であるのがより好ましく、10〜5000nm程度であるのがさらに好ましい。
Such a conductive polymer material is usually used in a state in which a polymer such as iron oxide, iodine, inorganic acid, organic acid, polystyrene sulfonic acid is doped and imparted with conductivity.
The thickness (average) of the gate electrode 7 is not particularly limited, but is preferably about 0.1 to 5000 nm, more preferably about 1 to 5000 nm, and still more preferably about 10 to 5000 nm.

以上のような薄膜トランジスタ1は、ゲート電極7に印加する電圧を変化させることにより、ソース電極3とドレイン電極4との間に流れる電流量が制御される。
すなわち、ゲート電極7に電圧が印加されていないOFF状態では、ソース電極3とドレイン電極4との間に電圧を印加しても、有機半導体層5中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、ゲート電極7に電圧が印加されているON状態では、有機半導体層5のゲート絶縁層6に面した部分に電荷が誘起され、チャネル領域51にキャリアの流路が形成される。この状態でソース電極3とドレイン電極4との間に電圧を印加すると、チャネル領域51を通って電流が流れる。
In the thin film transistor 1 as described above, the amount of current flowing between the source electrode 3 and the drain electrode 4 is controlled by changing the voltage applied to the gate electrode 7.
That is, in the OFF state in which no voltage is applied to the gate electrode 7, even if a voltage is applied between the source electrode 3 and the drain electrode 4, almost no carriers are present in the organic semiconductor layer 5, so that a very small current Only flows. On the other hand, in the ON state in which a voltage is applied to the gate electrode 7, charges are induced in the portion of the organic semiconductor layer 5 facing the gate insulating layer 6, and a carrier flow path is formed in the channel region 51. When a voltage is applied between the source electrode 3 and the drain electrode 4 in this state, a current flows through the channel region 51.

<薄膜トランジスタの製造方法>
次に、図1に示す薄膜トランジスタ1の製造方法(本発明の薄膜トランジスタの製造方法の実施形態)について説明する。
図2、3は、それぞれ、図1に示す薄膜トランジスタの製造方法を説明するための図(縦断面図)である。なお、以下の説明では、図2、3中の上側を「上」、下側を「下」と言う。
薄膜トランジスタ1の製造方法は、[1]ソース電極およびドレイン電極形成工程と、[2]有機半導体層形成工程と、[3]ゲート絶縁層形成工程と、[4]ゲート電極形成工程とを有している。以下、これらの各工程について、順次説明する。
<Method for Manufacturing Thin Film Transistor>
Next, a method for manufacturing the thin film transistor 1 shown in FIG. 1 (an embodiment of the method for manufacturing a thin film transistor of the present invention) will be described.
2 and 3 are views (longitudinal sectional views) for explaining a method of manufacturing the thin film transistor shown in FIG. In the following description, the upper side in FIGS. 2 and 3 is referred to as “upper” and the lower side is referred to as “lower”.
The manufacturing method of the thin film transistor 1 includes [1] a source electrode and drain electrode formation step, [2] an organic semiconductor layer formation step, [3] a gate insulating layer formation step, and [4] a gate electrode formation step. ing. Hereinafter, each of these steps will be described sequentially.

[1]ソース電極およびドレイン電極形成工程
さて、本発明では、ソース電極3およびドレイン電極4の形成工程(形成方法)に特徴を有する。
ここで、一般的に、レジスト層を用いた膜の形成には、膜を形成する領域に開口部を有し、かつ、形成すべき膜厚よりもはるかに厚いレジスト層を用いる。そして、レジスト層の開口部内に、目的とする膜厚の膜を形成した後、レジスト層を剥離する。
[1] Source and Drain Electrode Formation Steps The present invention is characterized in the formation step (formation method) of the source electrode 3 and the drain electrode 4.
Here, in general, in forming a film using a resist layer, a resist layer having an opening in a region where the film is to be formed and being much thicker than the film thickness to be formed is used. And after forming the film | membrane with the target film thickness in the opening part of a resist layer, a resist layer is peeled.

しかしながら、この方法をソースおよびドレイン電極の形成に用いた場合、レジスト層を、剥離液等を用いて除去(剥離)する際に、形成された各電極が剥離液等により変質・劣化してしまい、結果として、薄膜トランジスタの特性が低下するという問題がある。
これに対し本発明では、形成すべき電極3、4の厚さよりも薄いレジスト層8を形成し、このレジスト層8を用いて、ソース電極3およびドレイン電極4を形成する。このため、レジスト層8を除去する際に、電極3、4を変質・劣化を防止または抑制することができる。その結果、得られる薄膜トランジスタ1は、特性に優れたものとなる。
However, when this method is used for the formation of the source and drain electrodes, when the resist layer is removed (peeled) using a stripping solution or the like, the formed electrodes are altered or deteriorated by the stripping solution or the like. As a result, there is a problem that the characteristics of the thin film transistor are deteriorated.
In contrast, in the present invention, a resist layer 8 thinner than the thickness of the electrodes 3 and 4 to be formed is formed, and the source electrode 3 and the drain electrode 4 are formed using the resist layer 8. For this reason, when removing the resist layer 8, the electrodes 3 and 4 can be prevented or suppressed from being deteriorated or deteriorated. As a result, the obtained thin film transistor 1 has excellent characteristics.

具体的には、本工程[1]は、ソース電極3およびドレイン電極4に対応した形状の開口部82を有し、かつ、形成すべきソース電極3およびドレイン電極4の厚さより厚さが薄いレジスト層8を形成するレジスト層形成工程と、開口部82内に、親水処理を施す親水処理工程と、レジスト層8の上面に撥水処理を施す撥水処理工程と、開口部82内に、導電性材料および/またはその前駆体と水系溶媒とを含有する液状材料9を、レジスト層8の厚さよりも厚くなるように供給する液状材料供給工程と、液状材料9から水系溶媒を除去して、ソース電極3およびドレイン電極4を得る電極形成工程と、レジスト層8を除去するレジスト層除去工程とを有する。以下、これらの各工程について、順次説明する。   Specifically, this step [1] has an opening 82 having a shape corresponding to the source electrode 3 and the drain electrode 4, and is thinner than the thickness of the source electrode 3 and the drain electrode 4 to be formed. In the resist layer forming step for forming the resist layer 8, in the opening portion 82, in the opening portion 82, in the opening portion 82, in the opening portion 82, in the opening portion 82, in the opening portion 82 A liquid material supplying step of supplying the liquid material 9 containing the conductive material and / or its precursor and the aqueous solvent so as to be thicker than the thickness of the resist layer 8; and removing the aqueous solvent from the liquid material 9. The electrode forming step for obtaining the source electrode 3 and the drain electrode 4 and the resist layer removing step for removing the resist layer 8 are included. Hereinafter, each of these steps will be described sequentially.

[1−I]レジスト層形成工程
まず、図2(a)に示すような基板2を用意し、この基板2を、例えば、水(純水等)、有機溶媒等を単独または適宜組み合わせて洗浄する。
次に、基板2の上側の表面に、基板2とレジスト層8との密着性を向上させるための前処理を行う。
[1-I] Resist Layer Forming Step First, a substrate 2 as shown in FIG. 2A is prepared, and this substrate 2 is washed, for example, with water (pure water or the like), an organic solvent, or the like alone or in combination as appropriate. To do.
Next, pretreatment for improving the adhesion between the substrate 2 and the resist layer 8 is performed on the upper surface of the substrate 2.

この前処理としては、ヘキサメチルジシラザン(HMDS)のようなシラザン類、ジメチルクロロシランやトリメチルクロロシランのようなクロロシラン類、ジメチルジメトキシシラン、ヘキシルトリメトキシシランのようなアルコキシシラン類、あるいは、チタネート系カップリング剤等を用いたプライマー処理が挙げられる。
特に、これらの中でも、ヘキサメチルジシラザンを用いてこの前処理を行うのが好ましい。これにより、基板2とレジスト層8との密着性をより確実に向上させることができる。
なお、この前処理は、必要に応じて省略することができる。
This pretreatment includes silazanes such as hexamethyldisilazane (HMDS), chlorosilanes such as dimethylchlorosilane and trimethylchlorosilane, alkoxysilanes such as dimethyldimethoxysilane and hexyltrimethoxysilane, or titanate cups. Examples include primer treatment using a ring agent or the like.
Among these, it is preferable to perform this pretreatment using hexamethyldisilazane. Thereby, the adhesiveness of the board | substrate 2 and the resist layer 8 can be improved more reliably.
This pretreatment can be omitted as necessary.

次に、基板2上に、フォトレジストを供給し、被膜8’を形成する(図2(b)参照。)。
基板2上に供給するフォトレジストとしては、光が照射(露光)された領域が硬化し、この露光された領域以外の領域が現像によって溶解し、除去されるネガ型フォトレジスト、および、露光された領域が現像によって溶解し、除去されるポジ型フォトレジストのいずれを用いてもよい。
Next, a photoresist is supplied onto the substrate 2 to form a film 8 ′ (see FIG. 2B).
The photoresist supplied onto the substrate 2 is a negative photoresist that is exposed to light (exposure) is cured and a region other than the exposed region is dissolved and removed by development, and exposed. Any positive type photoresist in which the region is dissolved and removed by development may be used.

ネガ型フォトレジストとしては、ロジン−重クロム酸塩、ポリビニルアルコール(PVA)−重クロム酸塩、セラック−重クロム酸塩、カゼイン−重クロム酸塩、PVA−ジアゾ、アクリル系フォトレジスト等のような水溶性フォトレジスト、ポリケイ皮酸ビニル、環化ゴム−アジド、ポリビニルシンナミリデンアセタート、ポリケイ皮酸β−ビニロキシエチルエステル等のような油溶性フォトレジスト等が挙げられる。
また、ポジ型フォトレジストとしては、o−ナフトキノンジアジド等のような油溶性フォトレジスト等が挙げられる。
Negative photoresists include rosin-dichromate, polyvinyl alcohol (PVA) -bichromate, shellac-bichromate, casein-dichromate, PVA-diazo, acrylic photoresist, etc. And water-soluble photoresists such as oil-soluble photoresists such as polyvinyl cinnamate, cyclized rubber-azide, polyvinyl cinnamylidene acetate, and polycinnamic acid β-vinyloxyethyl ester.
Examples of positive photoresists include oil-soluble photoresists such as o-naphthoquinonediazide.

フォトレジストを、基板2上に、供給する方法としては、いかなる方法であってもよいが、塗布法が好適に用いられる。
塗布法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法(液滴吐出法)、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
Any method may be used for supplying the photoresist onto the substrate 2, but a coating method is preferably used.
Examples of coating methods include spin coating, casting, micro gravure coating, gravure coating, bar coating, roll coating, wire bar coating, dip coating, spray coating, screen printing, and flexographic printing. Method, offset printing method, ink jet method (droplet discharge method), micro contact printing method, and the like, and one or more of them can be used in combination.

また、得られた被膜8’に対して、加熱を行うプレベーク処理を施すようにしてもよい。これにより、被膜8’を確実に固化することができる。
この処理(加熱処理)の温度は、40〜200℃程度であるのが好ましく、80〜150℃程度であるのがより好ましい。
また、この処理の時間は、2〜20min程度であるのが好ましく、5〜10min程度であるのがより好ましい。
Moreover, you may make it perform prebaking process which heats with respect to obtained film 8 '. Thereby, film 8 'can be solidified reliably.
The temperature of this treatment (heat treatment) is preferably about 40 to 200 ° C, more preferably about 80 to 150 ° C.
The time for this treatment is preferably about 2 to 20 minutes, more preferably about 5 to 10 minutes.

次に、被膜8’を、フォトマスクを介して露光および現像し、ソース電極3およびドレイン電極4を形成する領域に開口部82を有するレジスト層8を形成する(図2(c)参照。)。
ここで、このレジスト層8の厚さYは、後述する電極形成工程[1−V]で形成するソース電極3およびドレイン電極4の厚さXよりも薄くなるように設定する。これにより、レジスト層除去工程[1−VI]において、レジスト層8の除去を短時間で行うことができる。これにより、レジスト層8を除去する処理によるソース電極3およびドレイン電極4の変質・劣化を防止または抑制することができる。
Next, the coating 8 ′ is exposed and developed through a photomask to form a resist layer 8 having an opening 82 in a region where the source electrode 3 and the drain electrode 4 are to be formed (see FIG. 2C). .
Here, the thickness Y of the resist layer 8 is set to be thinner than the thickness X of the source electrode 3 and the drain electrode 4 formed in an electrode formation step [1-V] described later. Thereby, in the resist layer removing step [1-VI], the resist layer 8 can be removed in a short time. Thereby, alteration and deterioration of the source electrode 3 and the drain electrode 4 due to the process of removing the resist layer 8 can be prevented or suppressed.

このレジスト層8の厚さYは、形成するソース電極3およびドレイン電極4の厚さXよりも薄くなるようなものであれば、いかなる厚さのものであってもよいが、X/Yが2〜10なる関係を満足するのが好ましく、X/Yが4〜8なる関係を満足するのがより好ましい。かかる関係を満足することにより、レジスト層8を除去する処理によるソース電極3およびドレイン電極4の変質・劣化をより確実に防止または抑制することができる。
レジスト層8の厚さをY[nm]としたとき、厚さYは、5〜50nm程度であるのが好ましく、5〜20nm程度であるのがより好ましい。
The thickness Y of the resist layer 8 may be any thickness as long as it is thinner than the thickness X of the source electrode 3 and drain electrode 4 to be formed. It is preferable to satisfy the relationship of 2 to 10, and it is more preferable to satisfy the relationship of X / Y of 4 to 8. By satisfying such a relationship, it is possible to more reliably prevent or suppress the alteration / deterioration of the source electrode 3 and the drain electrode 4 due to the process of removing the resist layer 8.
When the thickness of the resist layer 8 is Y [nm], the thickness Y is preferably about 5 to 50 nm, and more preferably about 5 to 20 nm.

[1−II]親水処理工程
次に、図2(d)に示すように、例えば、レジスト層8に対応する領域をマスクして、レジスト層8の開口部82内に親水処理を施す。
この親水処理としては、例えば、開口部82内に対して、酸素含有雰囲気中で紫外線および/または赤外線を照射する方法、酸素プラズマを照射する酸素プラズマ処理法を用いることができるが、これらの中でも、酸素プラズマ処理法を用いるのが好ましい。
[1-II] Hydrophilic Treatment Step Next, as shown in FIG. 2D, for example, a region corresponding to the resist layer 8 is masked and a hydrophilic treatment is performed in the opening 82 of the resist layer 8.
As the hydrophilic treatment, for example, a method of irradiating the inside of the opening 82 with ultraviolet rays and / or infrared rays in an oxygen-containing atmosphere and an oxygen plasma treatment method of irradiating oxygen plasma can be used. It is preferable to use an oxygen plasma treatment method.

この酸素プラズマ処理法は、酸素プラズマを発生させる放電領域に酸素を含有するガスを導入し、この放電領域で生じた酸素プラズマを、開口部82内のレジスト層8の側面および/または基板2に入射させることで、親水性を付与するものである。
かかる処理法によれば、開口部82内に、容易かつ確実に親水性を付与することができる。
In this oxygen plasma treatment method, a gas containing oxygen is introduced into a discharge region for generating oxygen plasma, and the oxygen plasma generated in this discharge region is applied to the side surface of the resist layer 8 in the opening 82 and / or the substrate 2. By making it enter, hydrophilicity is provided.
According to this processing method, hydrophilicity can be easily and reliably imparted to the opening 82.

また、酸素ガスを含有するガスとしては、典型的には、純酸素ガスが用いられるが、酸素ガスとフッ化炭素ガス(例えば、四フッ化メタンガス)との混合ガスを用いるのが好ましい。これにより、酸素プラズマが維持される時間が長くなり、開口部82内まで酸素プラズマの状態で到達させることができる。
この混合ガス中の酸素ガス濃度(含有率)は、60〜90vol%程度であるのが好ましく、65〜80vol%程度であるのがより好ましい。
As the gas containing oxygen gas, pure oxygen gas is typically used, but a mixed gas of oxygen gas and fluorocarbon gas (for example, tetrafluoromethane gas) is preferably used. As a result, the time during which the oxygen plasma is maintained becomes long, and the oxygen plasma can reach the opening 82 in the state of oxygen plasma.
The oxygen gas concentration (content ratio) in this mixed gas is preferably about 60 to 90 vol%, more preferably about 65 to 80 vol%.

酸素ガスの濃度を前記範囲内とすることにより、酸素プラズマを、開口部82内までより効率よく到達させることができる。
酸素ガスを含有するガスの流量は、10〜500sccm程度であるのが好ましく、50〜400sccm程度であるのがより好ましい。
また、RFパワーは、0.005〜0.2W/cm程度であるのが好ましく、0.05〜0.1W/cm程度であるのがより好ましい。
By setting the concentration of oxygen gas within the above range, the oxygen plasma can reach the opening 82 more efficiently.
The flow rate of the gas containing oxygen gas is preferably about 10 to 500 sccm, and more preferably about 50 to 400 sccm.
Also, RF power is preferably in the range of about 0.005~0.2W / cm 2, more preferably about 0.05~0.1W / cm 2.

次に、この酸素プラズマ照射の際の雰囲気温度は、0〜100℃程度であるのが好ましく、20〜50℃程度であるのがより好ましい。
さらに、この酸素プラズマ照射の時間は、1〜120秒程度であるのが好ましく、10〜60秒程度であるのがより好ましい。
なお、この際の圧力は、大気圧下であるのが好ましい。これにより、チャンバーや減圧手段等の使用を不要にでき、低エネルギー、低コストで処理することができる。
Next, the atmospheric temperature during the oxygen plasma irradiation is preferably about 0 to 100 ° C., more preferably about 20 to 50 ° C.
Furthermore, the oxygen plasma irradiation time is preferably about 1 to 120 seconds, and more preferably about 10 to 60 seconds.
In addition, it is preferable that the pressure in this case is under atmospheric pressure. Thereby, use of a chamber, a decompression means, etc. can be made unnecessary, and it can process at low energy and low cost.

[1−III]撥水処理工程
次に、図2(e)に示すように、例えば、開口部82に対応する領域をマスクして、レジスト層8の上面(基板と反対側の面)に撥水処理を施す。
この撥水処理としては、例えば、レジスト層8の上面に対して、撥水性を有する材料を供給することにより撥水膜を形成する方法、フッ素プラズマを照射するフッ素プラズマ処理法等を用いることができるが、これらの中でも、フッ素プラズマ処理法を用いるのが好ましい。
[1-III] Water Repellent Treatment Step Next, as shown in FIG. 2 (e), for example, a region corresponding to the opening 82 is masked to form the upper surface of the resist layer 8 (the surface opposite to the substrate). Apply water repellent treatment.
As the water repellent treatment, for example, a method of forming a water repellent film by supplying a material having water repellency to the upper surface of the resist layer 8, a fluorine plasma treatment method of irradiating fluorine plasma, or the like is used. Among these, it is preferable to use a fluorine plasma treatment method.

このフッ素プラズマ処理法は、フッ素プラズマを発生させる放電領域にフッ素を含有するガスを導入し、この放電領域で生じたフッ素プラズマを、レジスト層8の上面に入射させることで、このフッ素プラズマが入射された領域に撥水性を付与するものである。
かかる処理法によれば、レジスト層8の上面をほぼ全体に亘って均一にフッ化すること、すなわち、レジスト層8の上面に均一に(ムラなく)撥水性を付与することができる。
In this fluorine plasma processing method, a fluorine-containing gas is introduced into a discharge region for generating fluorine plasma, and the fluorine plasma generated in this discharge region is incident on the upper surface of the resist layer 8 so that the fluorine plasma is incident. Water repellency is imparted to the formed region.
According to such a processing method, the upper surface of the resist layer 8 can be uniformly fluorinated almost entirely, that is, the water repellency can be imparted uniformly (evenly) to the upper surface of the resist layer 8.

フッ素原子を含有するガス種としては、例えば、四フッ化メタン(CF)、四フッ化エチレン(C)、六フッ化プロピレン(C)、八フッ化ブチレン(C)等が挙げられ、これらの中でも、特に四フッ化メタンを主成分とするものが好ましい。
フッ素原子を含有するガスの流量は、10〜500sccm程度であるのが好ましく、50〜400sccm程度であるのがより好ましい。
RFパワーは、0.005〜0.2W/cm程度であるのが好ましく、0.05〜0.1W/cm程度であるのがより好ましい。
Examples of the gas species containing a fluorine atom include tetrafluoromethane (CF 4 ), tetrafluoroethylene (C 2 F 4 ), hexafluoropropylene (C 3 F 6 ), and octafluorobutylene (C 4). F 8 ) and the like, and among these, those mainly containing tetrafluoromethane are preferred.
The flow rate of the gas containing fluorine atoms is preferably about 10 to 500 sccm, and more preferably about 50 to 400 sccm.
The RF power is preferably about 0.005 to 0.2 W / cm 2 , and more preferably about 0.05 to 0.1 W / cm 2 .

次に、このフッ素プラズマ照射の際の雰囲気温度は、0〜100℃程度であるのが好ましく、20〜50℃程度であるのがより好ましい。
さらに、このフッ素プラズマ照射の照射時間は、1〜60秒程度であるのが好ましく、10〜30秒程度であるのがより好ましい。この照射時間が前記範囲よりも短い場合には、レジスト層8に撥水性を十分に付与できないおそれがある。また、照射時間が前記範囲よりも長くなると、レジスト層8の開口部にフッ素が入射し、この開口部が親水性から撥水性に傾いてしまうおそれがある。
なお、この際の圧力は、大気圧下であるのが好ましい。これにより、チャンバーや減圧手段等の使用を不要にでき、低エネルギー、低コストで処理することができる。
Next, the atmospheric temperature during the fluorine plasma irradiation is preferably about 0 to 100 ° C, and more preferably about 20 to 50 ° C.
Furthermore, the irradiation time of this fluorine plasma irradiation is preferably about 1 to 60 seconds, and more preferably about 10 to 30 seconds. When this irradiation time is shorter than the said range, there exists a possibility that water repellency cannot fully be provided to the resist layer 8. FIG. If the irradiation time is longer than the above range, fluorine may enter the opening of the resist layer 8 and the opening may be inclined from hydrophilic to water-repellent.
In addition, it is preferable that the pressure in this case is under atmospheric pressure. Thereby, use of a chamber, a decompression means, etc. can be made unnecessary, and it can process at low energy and low cost.

このような、親水処理工程[1−II]および撥水処理工程[1−III]を開口部82内およびレジスト層8の上面に施すことにより、レジスト層8の上面の撥水性を開口部82の撥水性よりも高くすることができる。これにより、後述する液状材料供給工程において、開口部82内に供給された液状材料を、レジスト層8の上面への拡散(移行)を阻止することができる。
なお、基板2自体が親水性を有する場合、および、レジスト層8自体が撥水性を有する場合等には、前記工程[1−II]、[1−III]のいずれか一方もしくは双方を省略することができる。
By performing such a hydrophilic treatment step [1-II] and a water repellent treatment step [1-III] in the opening 82 and on the upper surface of the resist layer 8, the water repellency on the upper surface of the resist layer 8 is made open. The water repellency can be higher. Thereby, it is possible to prevent the liquid material supplied into the opening 82 from diffusing (transferring) to the upper surface of the resist layer 8 in the liquid material supplying step described later.
In addition, when the substrate 2 itself has hydrophilicity and when the resist layer 8 itself has water repellency, one or both of the steps [1-II] and [1-III] are omitted. be able to.

[1−IV]液状材料供給工程
次に、図3(f)に示すように、上述したような処理が施された基板2の開口部82内に、形成すべきソース電極3およびドレイン電極4に応じて、所定量の液状材料9を供給する。なお、液状材料9は、レジスト層8の厚さよりも厚くなるに供給される。
ここで、前述した撥水および親水処理工程において、それぞれ、レジスト層8の上面には撥水処理が、開口部82内には親水処理が施されている。
[1-IV] Liquid Material Supply Step Next, as shown in FIG. 3 (f), the source electrode 3 and the drain electrode 4 to be formed in the opening 82 of the substrate 2 subjected to the above-described processing. In response to this, a predetermined amount of the liquid material 9 is supplied. The liquid material 9 is supplied to be thicker than the resist layer 8.
Here, in the water repellent and hydrophilic treatment steps described above, the upper surface of the resist layer 8 is subjected to water repellent treatment, and the opening 82 is subjected to hydrophilic treatment.

このため、開口部82内に、液状材料9を供給すると、開口部82内には親水処理が施されていることから、液状材料9は開口部82内において一様に広がることとなる。
さらに、液状材料9の厚さを、レジスト層8の厚さよりも厚くなるように供給しても、レジスト層8の上面に撥水性を付与していることから、液状材料9がレジスト層8の上面に移行することが阻止される。これにより、目的とする形状のソース電極3およびドレイン電極4を精度よく形成することができる。その結果、得られる薄膜トランジスタ1は、特性に優れたものとなる。
For this reason, when the liquid material 9 is supplied into the opening 82, since the hydrophilic treatment is performed in the opening 82, the liquid material 9 spreads uniformly in the opening 82.
Further, even when the thickness of the liquid material 9 is supplied so as to be thicker than the thickness of the resist layer 8, the liquid material 9 is provided on the top surface of the resist layer 8. Transition to the top surface is prevented. Thereby, the source electrode 3 and the drain electrode 4 of the target shape can be formed with high accuracy. As a result, the obtained thin film transistor 1 has excellent characteristics.

このレジスト層8の上面と開口部82内との撥水性の程度の違いは、各種の指標により表すことができるが、接触角を用いて好適に表すことができる。
具体的には、レジスト層8の上面に対する液状材料9の接触角をA[°]とし、開口部82内に対する液状材料9の接触角をB[°]としたとき、A−B≧15なる関係を満足するのが好ましく、A−B≧30なる関係を満足するのがより好ましい。このような関係を満足することにより、レジスト層8の厚さよりも厚くなるように開口部82内に供給された液状材料9が、レジスト層8の上面への拡散(移行)することをより確実に阻止することができる。
The difference in the degree of water repellency between the upper surface of the resist layer 8 and the inside of the opening 82 can be expressed by various indicators, but can be preferably expressed by using a contact angle.
Specifically, when the contact angle of the liquid material 9 with respect to the upper surface of the resist layer 8 is A [°] and the contact angle of the liquid material 9 with respect to the opening 82 is B [°], A−B ≧ 15. It is preferable to satisfy the relationship, and it is more preferable to satisfy the relationship of AB ≧ 30. By satisfying such a relationship, the liquid material 9 supplied into the opening 82 so as to be thicker than the thickness of the resist layer 8 is more reliably diffused (transferred) to the upper surface of the resist layer 8. Can be prevented.

この液状材料9を開口部82内に供給する方法には、前述したレジスト層形成工程[1−I]で説明したものと同様の塗布法を用いることができるが、これらの中でも、インクジェット法(液滴吐出法)を用いるのが好ましい。インクジェット法によれば、開口部82内に確実に液状材料9を供給して、レジスト層8への拡散をより確実に阻止することができる。   As a method of supplying the liquid material 9 into the opening 82, the same coating method as that described in the resist layer forming step [1-I] can be used. Among these, the inkjet method ( It is preferable to use a droplet discharge method. According to the ink jet method, the liquid material 9 can be reliably supplied into the opening 82 and the diffusion into the resist layer 8 can be more reliably prevented.

以下では、ソース電極3およびドレイン電極4を、インクジェット法を用いて形成する方法について説明する。
インクジェット法では、導電性材料および/またはその前駆体と水系溶媒とを含有する液状材料9(以下、「インク」と言う。)を、液滴吐出ヘッドのノズルから液滴を吐出してパターニングする。
Hereinafter, a method of forming the source electrode 3 and the drain electrode 4 using an ink jet method will be described.
In the ink jet method, a liquid material 9 (hereinafter referred to as “ink”) containing a conductive material and / or a precursor thereof and an aqueous solvent is patterned by discharging droplets from nozzles of a droplet discharge head. .

ここで、インクの粘度(常温)は、特に限定されないが、通常、3〜10cps程度であるのが好ましく、4〜8cps程度であるのがより好ましい。インクの粘度をかかる範囲とすることにより、ノズルからの液滴の吐出をより安定的に行うことができる。
また、インクの1滴の量(平均)も、特に限定されないが、通常、0.1〜40pL程度であるのが好ましく、1〜30pL程度であるのがより好ましい。液滴の1滴の量(平均)をかかる範囲とすることにより、より精密な形状を形成することができる。
Here, the viscosity (normal temperature) of the ink is not particularly limited, but is usually preferably about 3 to 10 cps, and more preferably about 4 to 8 cps. By setting the viscosity of the ink within such a range, it is possible to more stably discharge droplets from the nozzles.
Also, the amount (average) of one drop of ink is not particularly limited, but is usually preferably about 0.1 to 40 pL, and more preferably about 1 to 30 pL. By setting the amount (average) of one droplet to such a range, a more precise shape can be formed.

インクには、例えば、次の<A>〜<D>ようなものが用いられる。
<A> ソース電極3およびドレイン電極4を導電性高分子材料で構成する場合、インクとしては、導電性高分子材料を水系溶媒に溶解または分散した溶液または分散液が用いられる。
<B> ソース電極3およびドレイン電極4を無機材料(例えば金属材料)で構成する場合、インクとしては、無機材料粒子(例えば金属粒子)を水系溶媒に分散した分散液(コロイド)を用いることができる。
この場合、インクにおける無機材料粒子の含有量は、特に限定されないが、1〜40wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
For example, the following <A> to <D> are used as the ink.
<A> When the source electrode 3 and the drain electrode 4 are made of a conductive polymer material, a solution or dispersion liquid in which the conductive polymer material is dissolved or dispersed in an aqueous solvent is used as the ink.
<B> When the source electrode 3 and the drain electrode 4 are made of an inorganic material (for example, metal material), a dispersion liquid (colloid) in which inorganic material particles (for example, metal particles) are dispersed in an aqueous solvent is used as the ink. it can.
In this case, the content of the inorganic material particles in the ink is not particularly limited, but is preferably about 1 to 40 wt%, and more preferably about 10 to 30 wt%.

また、用いる無機材料粒子の平均粒径は、特に限定されないが、1〜100nm程度であるのが好ましく、2〜30nm程度であるのがより好ましい。
また、無機材料粒子には、常温での凝集を阻止するための凝集阻止剤(分散剤)で被覆したものを用いるのが好ましい。この凝集阻止剤としては、例えば、アルキルアミンのような窒素原子を含む基を有する化合物、アルカンジオールのような酸素原子を含む基を有する化合物、アルキルチオール、アルカンジチオールのような硫黄原子を含む基を有する化合物等が挙げられる。アルカンジオールとしては、プロピレングリコール、トリメチレングリコール、エチレングリコール、ブタンジオールが好適である。
The average particle diameter of the inorganic material particles used is not particularly limited, but is preferably about 1 to 100 nm, and more preferably about 2 to 30 nm.
Moreover, it is preferable to use what was coat | covered with the aggregation inhibitor (dispersing agent) for preventing aggregation at normal temperature as an inorganic material particle. Examples of the aggregation inhibitor include a compound having a group containing a nitrogen atom such as an alkylamine, a compound having a group containing an oxygen atom such as alkanediol, a group containing a sulfur atom such as alkylthiol and alkanedithiol. And the like. As the alkanediol, propylene glycol, trimethylene glycol, ethylene glycol and butanediol are suitable.

この場合、インク中には、所定の処理(例えば、加熱等)により、凝集阻止剤を除去し得る除去剤が添加される。この除去剤としては、例えば、ギ酸、酢酸、プロピオン酸、ブタン酸、ヘキサン酸、オクチル酸のような炭素数1〜10の直鎖状または分岐状の飽和カルボン酸、アクリル酸、メタクリル酸、クロトン酸、ケイ皮酸、安息香酸、ソルビン酸のような不飽和カルボン酸、シュウ酸、マロン酸、セバシン酸、マレイン酸、フマル酸、イタコン酸のような二塩基酸等の各種カルボン酸類、これらのカルボン酸類のカルボキシル基をリン酸基やスルホニル基に置換した各種リン酸類や各種スルホン酸類等の有機酸、または、その有機酸エステル、その他、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、無水ベンゾフェノンテトラカルボン酸、エチレングリコールビス(アンヒドロトリメリテート)、グリセロールトリス(アンヒドロトリメリテート)のような芳香族酸無水物、無水マレイン酸、無水コハク酸、テトラヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、無水メチルナジック酸、アルケニル無水コハク酸、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、メチルシクロヘキセンテトラカルボン酸無水物のような環状脂肪族酸無水物、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物などの脂肪族酸無水物等を挙げることができる。   In this case, a removing agent capable of removing the aggregation inhibitor is added to the ink by a predetermined treatment (for example, heating or the like). Examples of the removing agent include linear or branched saturated carboxylic acids having 1 to 10 carbon atoms such as formic acid, acetic acid, propionic acid, butanoic acid, hexanoic acid and octylic acid, acrylic acid, methacrylic acid and croton. Various carboxylic acids such as acid, cinnamic acid, benzoic acid, unsaturated carboxylic acid such as sorbic acid, oxalic acid, malonic acid, sebacic acid, maleic acid, fumaric acid, dibasic acid such as itaconic acid, etc. Organic acids such as various phosphoric acids and various sulfonic acids in which the carboxyl group of the carboxylic acid is substituted with a phosphoric acid group or a sulfonyl group, or organic acid esters thereof, phthalic anhydride, trimellitic anhydride, pyromellitic anhydride, Benzophenone tetracarboxylic anhydride, ethylene glycol bis (anhydrotrimellitate), glycerol tris (anhydrotrimethylate) Aromatic anhydride, maleic anhydride, succinic anhydride, tetrahydrophthalic anhydride, methyltetrahydrophthalic anhydride, methyl nadic anhydride, alkenyl succinic anhydride, hexahydrophthalic anhydride, methylhexahydrophthalic anhydride Examples thereof include aliphatic acid anhydrides such as acid, cyclic aliphatic acid anhydrides such as methylcyclohexene tetracarboxylic acid anhydride, polyadipic acid anhydrides, polyazeline acid anhydrides, polysebacic acid anhydrides, and the like.

また、インク中には、フェノール樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ジアリルフタレート樹脂、オリゴエステルアクリレート樹脂、キシレン樹脂、ビスマレイミドトリアジン樹脂、フラン樹脂、ユリア樹脂、ポリウレタン樹脂、メラミン樹脂、シリコン樹脂のような各種熱硬化性樹脂の前駆体を添加(混合)するようにしてもよい。
なお、インクの粘度は、例えば、無機材料粒子の含有量、分散媒の種類や組成、添加物の有無や種類等を適宜設定することにより調整することができる。
Also, in the ink, phenol resin, epoxy resin, unsaturated polyester resin, vinyl ester resin, diallyl phthalate resin, oligoester acrylate resin, xylene resin, bismaleimide triazine resin, furan resin, urea resin, polyurethane resin, melamine resin A precursor of various thermosetting resins such as silicon resin may be added (mixed).
The viscosity of the ink can be adjusted, for example, by appropriately setting the content of the inorganic material particles, the type and composition of the dispersion medium, the presence / absence and type of additives, and the like.

<C> ソース電極3およびドレイン電極4を、金属材料で構成する場合、インクとしては、還元されることにより金属材料となる金属酸化物で構成された金属酸化物粒子と、還元剤とを水系溶媒に溶解または分散した溶液または分散液を用いることができる。
この場合、インクにおける金属酸化物粒子の含有量は、特に限定されないが、1〜40wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
<C> In the case where the source electrode 3 and the drain electrode 4 are made of a metal material, as the ink, the metal oxide particles made of a metal oxide that becomes a metal material by being reduced and the reducing agent are water-based. A solution or dispersion dissolved or dispersed in a solvent can be used.
In this case, the content of the metal oxide particles in the ink is not particularly limited, but is preferably about 1 to 40 wt%, and more preferably about 10 to 30 wt%.

また、用いる金属酸化物粒子の平均粒径は、特に限定されないが、100nm以下であるのが好ましく、30nm以下であるのがより好ましい。
また、還元剤としては、例えば、アスコルビン酸、硫化水素、シュウ酸、一酸化炭素等が挙げられる。
なお、インクの粘度は、例えば、金属酸化物粒子の含有量、分散媒の種類や組成等を適宜設定することにより調整することができる。
Moreover, the average particle diameter of the metal oxide particles to be used is not particularly limited, but is preferably 100 nm or less, and more preferably 30 nm or less.
Examples of the reducing agent include ascorbic acid, hydrogen sulfide, oxalic acid, carbon monoxide and the like.
The viscosity of the ink can be adjusted, for example, by appropriately setting the content of metal oxide particles, the type and composition of the dispersion medium, and the like.

<D> ソース電極3およびドレイン電極4を金属酸化物で構成する場合、インクとしては、金属酸化物の前駆体を水系溶媒に溶解または分散した溶液または分散液を用いることができる。
用いる金属酸化物の前駆体としては、例えば、金属アルコキシド、酢酸または酢酸誘導体の金属塩のような有機金属化合物、金属塩化物、金属硫化物、金属シアン化物等の無機金属化合物等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
インクにおける金属酸化物の前駆体の濃度(含有量)は、特に限定されないが、1〜50wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
<D> When the source electrode 3 and the drain electrode 4 are made of a metal oxide, a solution or dispersion obtained by dissolving or dispersing a metal oxide precursor in an aqueous solvent can be used as the ink.
Examples of the metal oxide precursor used include organic metal compounds such as metal alkoxides, acetic acid or metal salts of acetic acid derivatives, metal chlorides, metal sulfides, inorganic metal compounds such as metal cyanides, and the like. One or more of these can be used in combination.
The concentration (content) of the metal oxide precursor in the ink is not particularly limited, but is preferably about 1 to 50 wt%, and more preferably about 10 to 30 wt%.

なお、インクの粘度は、例えば、金属酸化物の前駆体の濃度、溶媒の種類や組成等を適宜設定することにより調整することができる。
以上のようなインクにおいて、水系溶媒(比較的極性の高い溶媒)としては、例えば、水、メタノール、エタノール、イソプロパノールのような単価アルコール類、エチレングリコール、グリセリンのような多価アルコール類、アセトンのようなケトン類、酢酸エチルのようなエステル類等が挙げられ、これらを単独または混合液として用いられる。
The viscosity of the ink can be adjusted, for example, by appropriately setting the concentration of the metal oxide precursor, the type and composition of the solvent, and the like.
In the ink as described above, examples of the aqueous solvent (relatively high solvent) include water, monohydric alcohols such as methanol, ethanol and isopropanol, polyhydric alcohols such as ethylene glycol and glycerin, and acetone. Such ketones, esters such as ethyl acetate and the like can be mentioned, and these can be used alone or as a mixed solution.

[1−V]電極形成工程
次に、開口部82に供給された液状材料9から水系溶媒を除去して、ソース電極3およびドレイン電極4を得る(図3(g)参照。)。
前記溶媒を除去する際の温度(除去温度)は、特に限定されず、水系溶媒の構成材料によって若干異なるが、20〜200℃程度であるのが好ましく、50〜100℃程度であるのがより好ましい。これにより、液状材料9中に含まれる水系溶媒を、確実に除去することができる。
[1-V] Electrode Formation Step Next, the aqueous solvent is removed from the liquid material 9 supplied to the opening 82 to obtain the source electrode 3 and the drain electrode 4 (see FIG. 3G).
The temperature at the time of removing the solvent (removal temperature) is not particularly limited and varies slightly depending on the constituent material of the aqueous solvent, but is preferably about 20 to 200 ° C, more preferably about 50 to 100 ° C. preferable. Thereby, the aqueous solvent contained in the liquid material 9 can be reliably removed.

次に、前記溶媒を除去する時間についても、特に限定されず、前記除去温度によっても若干異なるが、5〜100min程度であるのが好ましく、10〜50min程度であるのがより好ましい。
また、前記除去温度に応じて、加熱手段を用いていもよく、例えば加熱、赤外線の照射、超音波の付与等を行うことによっても、ソース電極3およびドレイン電極4を得ることができる。
Next, the time for removing the solvent is not particularly limited, and is slightly different depending on the removal temperature, but is preferably about 5 to 100 min, and more preferably about 10 to 50 min.
Further, a heating means may be used in accordance with the removal temperature. For example, the source electrode 3 and the drain electrode 4 can be obtained by performing heating, irradiation with infrared rays, application of ultrasonic waves, or the like.

[1−VI]レジスト層除去工程
次に、基板2からレジスト層8を除去する。
レジスト層8の除去方法は、レジスト層8の種類に応じて適宜選択すればよく、例えば、プラズマ処理やオゾン処理のようなアッシング、紫外線の照射、Ne−Heレーザー、Arレーザー、COレーザー、ルビーレーザー、半導体レーザー、YAGレーザー、ガラスレーザー、YVOレーザー、エキシマレーザー等の各種レーザーの照射、レジスト層8を溶解または分解し得る溶剤との接触(例えば浸漬)等により行うことができる。
[1-VI] Resist Layer Removal Step Next, the resist layer 8 is removed from the substrate 2.
The method for removing the resist layer 8 may be appropriately selected according to the type of the resist layer 8. For example, ashing such as plasma treatment or ozone treatment, ultraviolet irradiation, Ne-He laser, Ar laser, CO 2 laser, It can be carried out by irradiation with various lasers such as ruby laser, semiconductor laser, YAG laser, glass laser, YVO 4 laser, excimer laser, contact with a solvent capable of dissolving or decomposing the resist layer 8 (for example, immersion).

これらの中でも、特に、プラズマ処理を用いるのが好ましい。プラズマ処理によれば、ソース電極3およびドレイン電極4の変質・劣化を抑えながら、容易にレジスト層8を除去することができる。
プラズマ処理としては、例えば、酸素プラズマ処理、フッ素プラズマ処理、アルゴンプラズマ処理等を用いることができるが、これらの中でも、酸素プラズマ処理を用いるのが好ましい。これにより、ソース電極3およびドレイン電極4の変質・劣化をより確実に抑えながら、容易にレジスト層8を除去することができる。
Among these, it is particularly preferable to use plasma treatment. According to the plasma treatment, the resist layer 8 can be easily removed while suppressing deterioration and deterioration of the source electrode 3 and the drain electrode 4.
As the plasma treatment, for example, oxygen plasma treatment, fluorine plasma treatment, argon plasma treatment, or the like can be used. Among these, oxygen plasma treatment is preferably used. Thus, the resist layer 8 can be easily removed while more reliably suppressing the deterioration and deterioration of the source electrode 3 and the drain electrode 4.

また、ソース電極3およびドレイン電極4の構成材料がCuおよびNiを含有する場合には、酸素プラズマ処理により、これら電極3、4の表面に存在するCuおよびNiが酸化され、これらの電極3、4としての特性(例えば、仕事関数の増加等)が改善されるといった副次的効果も得られる。これにより、Pチャネル型の薄膜トランジスタ1を構築する場合には、その特性を向上させることができる。   When the constituent material of the source electrode 3 and the drain electrode 4 contains Cu and Ni, the oxygen plasma treatment oxidizes Cu and Ni present on the surfaces of the electrodes 3 and 4, As a result, a secondary effect such as improvement in characteristics (for example, an increase in work function) can be obtained. Thereby, when the P-channel type thin film transistor 1 is constructed, the characteristics can be improved.

酸素プラズマ処理を用いる場合、図3(h)に示すように、レジスト層8、ソース電極3およびドレイン電極4が形成された基板2上に、酸素プラズマを照射して、レジスト層8を除去する(図3(i)参照。)。   When oxygen plasma treatment is used, the resist layer 8 is removed by irradiating oxygen plasma onto the substrate 2 on which the resist layer 8, the source electrode 3 and the drain electrode 4 are formed, as shown in FIG. (See FIG. 3 (i)).

このとき、本発明では、レジスト層8が、ソース電極3およびドレイン電極4よりも厚さが薄く形成されているので、レジスト層8の除去を短時間で行うことができる。このため、レジスト層8を除去する際の、ソース電極3およびドレイン電極4の変質・劣化を好適に防止または抑制することができる。
酸素ガスの流量は、10〜200sccm程度であるのが好ましく、50〜150sccm程度であるのがより好ましい。
また、RFパワーは、0.005〜0.2W/cm程度であるのが好ましく、0.05〜0.1W/cm程度であるのがより好ましい。
At this time, in the present invention, since the resist layer 8 is formed to be thinner than the source electrode 3 and the drain electrode 4, the resist layer 8 can be removed in a short time. For this reason, when the resist layer 8 is removed, alteration / deterioration of the source electrode 3 and the drain electrode 4 can be suitably prevented or suppressed.
The flow rate of oxygen gas is preferably about 10 to 200 sccm, and more preferably about 50 to 150 sccm.
Also, RF power is preferably in the range of about 0.005~0.2W / cm 2, more preferably about 0.05~0.1W / cm 2.

次に、この酸素プラズマ照射の際の雰囲気温度は、0〜100℃程度であるのが好ましく、20〜50℃程度であるのがより好ましい。
さらに、この酸素プラズマ照射の時間は、1〜300秒程度であるのが好ましく、10〜150秒程度であるのがより好ましい。
酸素プラズマ処理の条件を前記範囲内とすることにより、レジスト層8がより確実に除去されて、ソース電極3とドレイン電極4の変質・劣化を好適に防止もしくは抑制することができる。その結果、優れた特性を有する薄膜トランジスタ1を得ることができる。
Next, the atmospheric temperature during the oxygen plasma irradiation is preferably about 0 to 100 ° C., more preferably about 20 to 50 ° C.
Furthermore, the oxygen plasma irradiation time is preferably about 1 to 300 seconds, and more preferably about 10 to 150 seconds.
By setting the condition of the oxygen plasma treatment within the above range, the resist layer 8 can be more reliably removed, and the alteration and deterioration of the source electrode 3 and the drain electrode 4 can be suitably prevented or suppressed. As a result, the thin film transistor 1 having excellent characteristics can be obtained.

[2]有機半導体層形成工程
次に、図3(j)に示すように、ソース電極3およびドレイン電極4が形成された基板2上に、ソース電極3およびドレイン電極4を覆うように、有機半導体層5を形成する。
このとき、ソース電極3とドレイン電極4との間(ゲート電極7に対応する領域)には、チャネル領域51が形成される。
[2] Organic Semiconductor Layer Forming Step Next, as shown in FIG. 3 (j), the organic layer is formed so as to cover the source electrode 3 and the drain electrode 4 on the substrate 2 on which the source electrode 3 and the drain electrode 4 are formed. The semiconductor layer 5 is formed.
At this time, a channel region 51 is formed between the source electrode 3 and the drain electrode 4 (region corresponding to the gate electrode 7).

有機半導体層5は、有機高分子材料またはその前駆体を含む溶液を、例えば、塗布法を用いて、基板2上にソース電極3およびドレイン電極4を覆うように塗布(供給)した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
ここで、塗布法には、前述したソース電極およびドレイン電極の形成工程と同様の方法を用いることができるが、それらの中でも、特に、スピンコート法を用いるのが好ましい。スピンコート法によれば、容易かつ安価に有機半導体層5を形成することができる。
The organic semiconductor layer 5 is necessary after applying (supplying) a solution containing an organic polymer material or a precursor thereof on the substrate 2 so as to cover the source electrode 3 and the drain electrode 4 by using, for example, a coating method. Accordingly, the coating film can be formed by post-treatment (for example, heating, infrared irradiation, application of ultrasonic waves, etc.).
Here, as the coating method, the same method as that for forming the source electrode and the drain electrode described above can be used, but among them, the spin coating method is particularly preferable. According to the spin coating method, the organic semiconductor layer 5 can be formed easily and inexpensively.

なお、有機半導体層5の形成領域は、図示の構成に限定されず、有機半導体層5は、ソース電極3とドレイン電極4との間の領域(チャネル領域51)にのみ形成してもよい。これにより、同一基板上に、複数の薄膜トランジスタ1(素子)を並設する場合に、各素子の有機半導体層5を独立して形成することにより、リーク電流、各素子間のクロストークを抑えることができる。また、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることもできる。チャネル領域51にのみ有機半導体層5を形成する際、インクジェット法(液滴吐出法)は非接触で行える点で特に適している。また、必要な解像度も5〜100μmで、インクジェット法の解像度に適合している。   The formation region of the organic semiconductor layer 5 is not limited to the illustrated configuration, and the organic semiconductor layer 5 may be formed only in a region (channel region 51) between the source electrode 3 and the drain electrode 4. Accordingly, when a plurality of thin film transistors 1 (elements) are arranged in parallel on the same substrate, the leakage current and crosstalk between the elements are suppressed by forming the organic semiconductor layer 5 of each element independently. Can do. Moreover, the usage-amount of organic-semiconductor material can be reduced and manufacturing cost can also be reduced. When the organic semiconductor layer 5 is formed only in the channel region 51, the ink jet method (droplet discharge method) is particularly suitable in that it can be performed without contact. Further, the necessary resolution is 5 to 100 μm, which is compatible with the resolution of the ink jet method.

この場合、有機半導体材料を溶解する溶媒には、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン(MEK)、アセトン、ジエチルケトン、メチルイソブチルケトン(MIBK)、メチルイソプロピルケトン(MIPK)、シクロヘキサノン等のケトン系溶媒、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール(DEG)、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、1,2−ジメトキシエタン(DME)、1,4−ジオキサン、テトラヒドロフラン(THF)、テトラヒドロピラン(THP)、アニソール、ジエチレングリコールジメチルエーテル(ジグリム)、ジエチレングリコールエチルエーテル(カルビトール)等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、N,N−ジメチルホルムアミド(DMF)、N,N−ジメチルアセトアミド(DMA)等のアミド系溶媒、ジクロロメタン、クロロホルム、1,2−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド(DMSO)、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等を用いることができる。   In this case, examples of the solvent for dissolving the organic semiconductor material include inorganic solvents such as nitric acid, sulfuric acid, ammonia, hydrogen peroxide, water, carbon disulfide, carbon tetrachloride, and ethylene carbonate, methyl ethyl ketone (MEK), acetone, Ketone solvents such as diethyl ketone, methyl isobutyl ketone (MIBK), methyl isopropyl ketone (MIPK), cyclohexanone, alcohol solvents such as methanol, ethanol, isopropanol, ethylene glycol, diethylene glycol (DEG), glycerin, diethyl ether, diisopropyl ether 1,2-dimethoxyethane (DME), 1,4-dioxane, tetrahydrofuran (THF), tetrahydropyran (THP), anisole, diethylene glycol dimethyl ether (diglyme), die Ether solvents such as lenglycol ethyl ether (carbitol), cellosolv solvents such as methyl cellosolve, ethyl cellosolve, phenyl cellosolve, aliphatic hydrocarbon solvents such as hexane, pentane, heptane, cyclohexane, toluene, xylene, benzene, etc. Aromatic hydrocarbon solvents, aromatic heterocyclic compounds such as pyridine, pyrazine, furan, pyrrole, thiophene, methylpyrrolidone, N, N-dimethylformamide (DMF), N, N-dimethylacetamide (DMA), etc. Amide solvents, halogen compound solvents such as dichloromethane, chloroform, 1,2-dichloroethane, ester solvents such as ethyl acetate, methyl acetate, ethyl formate, sulfur compound solvents such as dimethyl sulfoxide (DMSO), sulfolane, acetonite Le, propionitrile, nitrile solvents, formic acid such as acrylonitrile, acetic acid, trichloroacetic acid, various organic solvents such as an organic acid solvents such as trifluoroacetic acid, or may be a mixed solvent containing these.

有機半導体材料は、芳香族炭化水素基、複素環基などの共役系を含むため、一般的に芳香族炭化水素系溶媒に溶けやすい。トルエン、キシレン、トリメチルベンゼン、テトラメチルベンゼン、シクロヘキシルベンゼンなどが特に適する溶媒である。
なお、有機半導体材料として低分子のものを用いる場合には、有機半導体層5は、例えば、真空蒸着法等を用いて形成することもできる。
Since organic semiconductor materials contain conjugated systems such as aromatic hydrocarbon groups and heterocyclic groups, they are generally easily soluble in aromatic hydrocarbon solvents. Toluene, xylene, trimethylbenzene, tetramethylbenzene, cyclohexylbenzene and the like are particularly suitable solvents.
In addition, when using a low molecular thing as an organic-semiconductor material, the organic-semiconductor layer 5 can also be formed using a vacuum evaporation method etc., for example.

[3]ゲート絶縁層形成工程
次に、図4(k)に示すように、有機半導体層5上に、ゲート絶縁層6を形成する。
ゲート絶縁層6は、例えば、前記有機半導体層5と同様にして形成することができる。
なお、塗布法を用いるに際し、有機半導体層5が可溶な有機半導体材料で構成されている場合には、絶縁材料用の溶媒が、有機半導体層5を膨潤させたり、溶解しないものを選択する必要がある。先に述べた通り、有機半導体材料は芳香族炭化水素系溶媒に溶けやすいので、絶縁材料を塗布する際には、これを避けることがより望ましい。つまり、水系溶媒、アルコール系溶媒、ケトン系溶媒、エーテル系溶媒、エステル系溶媒、脂肪族炭化水素系溶媒、フッ素系溶媒を用いることが望ましい。
[3] Gate Insulating Layer Forming Step Next, as shown in FIG. 4 (k), the gate insulating layer 6 is formed on the organic semiconductor layer 5.
The gate insulating layer 6 can be formed in the same manner as the organic semiconductor layer 5, for example.
When using the coating method, when the organic semiconductor layer 5 is made of a soluble organic semiconductor material, a solvent for the insulating material is selected so that the organic semiconductor layer 5 does not swell or dissolve. There is a need. As described above, since the organic semiconductor material is easily dissolved in the aromatic hydrocarbon solvent, it is more desirable to avoid this when applying the insulating material. That is, it is desirable to use an aqueous solvent, an alcohol solvent, a ketone solvent, an ether solvent, an ester solvent, an aliphatic hydrocarbon solvent, or a fluorine solvent.

[4]ゲート電極形成工程
次に、図4(l)に示すように、ゲート絶縁層6上に、ゲート電極7を形成する。
具体的には、ゲート電極7は、液状材料(電極材料)またはその前駆体を含む溶液を、例えば、塗布法を用いて、ゲート絶縁層6上に塗布(供給)した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
[4] Step of Forming Gate Electrode Next, as shown in FIG. 4L, the gate electrode 7 is formed on the gate insulating layer 6.
Specifically, the gate electrode 7 is applied as necessary after applying (supplying) a liquid material (electrode material) or a solution containing a precursor thereof onto the gate insulating layer 6 using, for example, a coating method. The coating film can be formed by subjecting it to a post-treatment (for example, heating, infrared irradiation, application of ultrasonic waves, etc.).

また、塗布法には、前記と同様の方法を用いることができるが、特に、インクジェット法(液滴吐出法)を用いるのが好ましい。インクジェット法によれば、所定形状のゲート電極7を、容易かつ確実に形成することができる。
ゲート電極7をインクジェット法を用いて形成する場合、ソース電極3およびドレイン電極4を形成する場合と同様の方法を用いることができる。
ただし、インクの溶媒は水系溶媒に限定されず、各種溶媒を用いることができる。
As a coating method, a method similar to the above can be used, but it is particularly preferable to use an inkjet method (droplet discharge method). According to the inkjet method, the gate electrode 7 having a predetermined shape can be easily and reliably formed.
When the gate electrode 7 is formed using an ink jet method, the same method as that used when forming the source electrode 3 and the drain electrode 4 can be used.
However, the solvent of the ink is not limited to the aqueous solvent, and various solvents can be used.

具体的には、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機物や、メチルエチルケトン(MEK)、アセトン、ジエチルケトン、メチルイソブチルケトン(MIBK)、メチルイソプロピルケトン(MIPK)、シクロヘキサノン等のケトン類、メタノール、エタノール、イソプロパノール等の単価アルコール類、エチレングリコール、ジエチレングリコール(DEG)、グリセリン等の多価アルコール類、ジエチルエーテル、ジイソプロピルエーテル、1,2−ジメトキシエタン(DME)、1,4−ジオキサン、テトラヒドロフラン(THF)、テトラヒドロピラン(THP)、アニソール、ジエチレングリコールジメチルエーテル(ジグリム)、ジエチレングリコールエチルエーテル(カルビトール)等のエーテル類、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ類、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素類、トルエン、キシレン、ベンゼン等の芳香族炭化水素類、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物類、N,N−ジメチルホルムアミド(DMF)、N,N−ジメチルアセトアミド(DMA)等のアミド類、ジクロロメタン、クロロホルム、1,2−ジクロロエタン等のハロゲン化合物類、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル類、ジメチルスルホキシド(DMSO)、スルホラン等の硫黄化合物類、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル類、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸類のような各種有機物、または、これらを含む混合物等が挙げられる。   Specifically, for example, inorganic substances such as nitric acid, sulfuric acid, ammonia, hydrogen peroxide, water, carbon disulfide, carbon tetrachloride, ethylene carbonate, methyl ethyl ketone (MEK), acetone, diethyl ketone, methyl isobutyl ketone (MIBK) , Ketones such as methyl isopropyl ketone (MIPK), cyclohexanone, monohydric alcohols such as methanol, ethanol, isopropanol, polyhydric alcohols such as ethylene glycol, diethylene glycol (DEG), glycerin, diethyl ether, diisopropyl ether, 1, 2 -Dimethoxyethane (DME), 1,4-dioxane, tetrahydrofuran (THF), tetrahydropyran (THP), anisole, diethylene glycol dimethyl ether (diglyme), diethylene glycol ether Ethers such as ruether (carbitol), cellosolves such as methyl cellosolve, ethyl cellosolve, phenyl cellosolve, aliphatic hydrocarbons such as hexane, pentane, heptane and cyclohexane, aromatic hydrocarbons such as toluene, xylene and benzene , Aromatic heterocyclic compounds such as pyridine, pyrazine, furan, pyrrole, thiophene and methylpyrrolidone, amides such as N, N-dimethylformamide (DMF) and N, N-dimethylacetamide (DMA), dichloromethane, chloroform, Halogen compounds such as 1,2-dichloroethane, esters such as ethyl acetate, methyl acetate and ethyl formate, sulfur compounds such as dimethyl sulfoxide (DMSO) and sulfolane, and nitriles such as acetonitrile, propionitrile and acrylonitrile Formic acid, acetic acid, trichloroacetic acid, various organic materials such as organic acids such as trifluoroacetic acid, or mixtures containing them.

以上のような工程を経て、図1に示す薄膜トランジスタ1が得られる。
このような製造方法では、ソース電極3およびドレイン電極4の形成方法として、基板2上に、これらの電極3、4を形成するための材料を含有する液体材料9を、インクジェット法(液滴吐出法)により供給する方法が利用されている。かかる方法によれば、真空プロセス等を使用する場合に比べて、大掛かりな装置を必要とせず、簡易な方法により、低コストで薄膜トランジスタ1を製造することができる。
Through the above steps, the thin film transistor 1 shown in FIG. 1 is obtained.
In such a manufacturing method, as a method of forming the source electrode 3 and the drain electrode 4, a liquid material 9 containing a material for forming these electrodes 3 and 4 is formed on the substrate 2 by an inkjet method (droplet discharge). Method) is used. According to this method, the thin film transistor 1 can be manufactured at a low cost by a simple method without requiring a large-scale apparatus as compared with the case of using a vacuum process or the like.

また、ソース電極3およびドレイン電極4を形成するための液状材料9の供給領域(開口部82)を、レジスト層8によって形成する。これにより、この塗布領域が比較的微細な形状であっても寸法精度よく形成される。その結果、ソース電極3およびドレイン電極4を寸法精度よく形成することができ、正確なチャネル長Lおよびチャネル幅Wを得ることができる。   In addition, a supply region (opening 82) of the liquid material 9 for forming the source electrode 3 and the drain electrode 4 is formed by the resist layer 8. Thereby, even if this application area | region is a comparatively fine shape, it forms with dimensional accuracy. As a result, the source electrode 3 and the drain electrode 4 can be formed with high dimensional accuracy, and an accurate channel length L and channel width W can be obtained.

また、レジスト層8の厚さが、ソース電極3およびドレイン電極4の厚さよりも薄く形成されているので、レジスト層8を除去するための処理を短時間で済ませることができる。これにより、レジスト層8を除去するための処理によって、ソース電極3およびドレイン電極4が変質・劣化するのを好適に防止または抑制することができる。
また、この製造方法では、ソース電極3およびドレイン電極4を形成した後、レジスト層8を除去するので、ソース電極3とドレイン電極4の間にレジスト層8が残存することによる悪影響を回避することができる。
したがって、特性に優れる薄膜トランジスタ1を高い製造効率で製造することができる。
Further, since the thickness of the resist layer 8 is thinner than the thickness of the source electrode 3 and the drain electrode 4, the process for removing the resist layer 8 can be completed in a short time. Thereby, it is possible to suitably prevent or suppress the deterioration and deterioration of the source electrode 3 and the drain electrode 4 due to the treatment for removing the resist layer 8.
Further, in this manufacturing method, after the source electrode 3 and the drain electrode 4 are formed, the resist layer 8 is removed, so that adverse effects due to the resist layer 8 remaining between the source electrode 3 and the drain electrode 4 can be avoided. Can do.
Therefore, the thin film transistor 1 having excellent characteristics can be manufactured with high manufacturing efficiency.

<電子デバイス>
次に、前述したような薄膜トランジスタ1を備えるアクティブマトリクス装置が組み込まれた電子デバイスについて、電気泳動表示装置を一例に説明する。
図5は、本発明の電子デバイスを電気泳動表示装置に適用した場合の実施形態を示す縦断面図、図6は、図5に示す電気泳動表示装置が備えるアクティブマトリクス装置の構成を示すブロック図である。
<Electronic device>
Next, an electrophoretic display device will be described as an example of an electronic device in which an active matrix device including the thin film transistor 1 as described above is incorporated.
FIG. 5 is a longitudinal sectional view showing an embodiment when the electronic device of the present invention is applied to an electrophoretic display device, and FIG. 6 is a block diagram showing a configuration of an active matrix device included in the electrophoretic display device shown in FIG. It is.

図5に示す電気泳動表示装置20は、基板50上に設けられたアクティブマトリクス装置(本発明の薄膜トランジスタ回路)30と、このアクティブマトリクス装置30に電気的に接続された電気泳動表示部40とで構成されている。
図6に示すように、アクティブマトリクス装置30は、互いに直交する複数のデータ線31と、複数の走査線32と、これらのデータ線31と走査線32との各交点付近に設けられた薄膜トランジスタ1とを有している。
An electrophoretic display device 20 shown in FIG. 5 includes an active matrix device (a thin film transistor circuit of the present invention) 30 provided on a substrate 50 and an electrophoretic display unit 40 electrically connected to the active matrix device 30. It is configured.
As shown in FIG. 6, the active matrix device 30 includes a plurality of data lines 31 orthogonal to each other, a plurality of scanning lines 32, and a thin film transistor 1 provided near each intersection of the data lines 31 and the scanning lines 32. And have.

そして、薄膜トランジスタ1が有するゲート電極7は走査線32に、ソース電極3はデータ線31に、ドレイン電極4は後述する画素電極(個別電極)41に、それぞれ接続されている。
図5に示すように、電気泳動表示部40は、基板50上に、順次積層された、画素電極41と、マイクロカプセル42と、透明電極(共通電極)43および透明基板44とを有している。
The gate electrode 7 of the thin film transistor 1 is connected to the scanning line 32, the source electrode 3 is connected to the data line 31, and the drain electrode 4 is connected to a pixel electrode (individual electrode) 41 described later.
As shown in FIG. 5, the electrophoretic display unit 40 includes a pixel electrode 41, a microcapsule 42, a transparent electrode (common electrode) 43, and a transparent substrate 44 that are sequentially stacked on a substrate 50. Yes.

そして、マイクロカプセル42がバインダ材45により、画素電極41と透明電極43との間に固定されている。
画素電極41は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割されている。
各カプセル42内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色(色相)の異なる2種の電気泳動粒子421、422を含む電気泳動分散液420が封入されている。
The microcapsule 42 is fixed between the pixel electrode 41 and the transparent electrode 43 by a binder material 45.
The pixel electrodes 41 are divided so as to be regularly arranged in a matrix, that is, vertically and horizontally.
In each capsule 42, an electrophoretic dispersion liquid 420 including a plurality of types of electrophoretic particles having different characteristics, and in this embodiment, two types of electrophoretic particles 421 and 422 having different charges and colors (hue) are encapsulated. Has been.

このような電気泳動表示装置20では、1本あるいは複数本の走査線32に選択信号(選択電圧)を供給すると、この選択信号(選択電圧)が供給された走査線32に接続されている薄膜トランジスタ1がONとなる。
これにより、かかる薄膜トランジスタ1に接続されているデータ線31と画素電極41とは、実質的に導通する。このとき、データ線31に所望のデータ(電圧)を供給した状態であれば、このデータ(電圧)は画素電極41に供給される。
In the electrophoretic display device 20, when a selection signal (selection voltage) is supplied to one or a plurality of scanning lines 32, the thin film transistor connected to the scanning line 32 to which the selection signal (selection voltage) is supplied. 1 is turned on.
Thereby, the data line 31 and the pixel electrode 41 connected to the thin film transistor 1 are substantially conducted. At this time, if desired data (voltage) is supplied to the data line 31, this data (voltage) is supplied to the pixel electrode 41.

これにより、画素電極41と透明電極43との間に電界が生じ、この電界の方向、強さ、電気泳動粒子421、422の特性等に応じて、電気泳動粒子421、422は、いずれかの電極の方向に向かって電気泳動する。
一方、この状態から、走査線32への選択信号(選択電圧)の供給を停止すると、薄膜トランジスタ1はOFFとなり、かかる薄膜トランジスタ1に接続されているデータ線31と画素電極41とは非導通状態となる。
As a result, an electric field is generated between the pixel electrode 41 and the transparent electrode 43, and the electrophoretic particles 421 and 422 are either one of the electrophoretic particles 421 and 422 depending on the direction and strength of the electric field and the characteristics of the electrophoretic particles 421 and 422. Electrophoresis in the direction of the electrode.
On the other hand, when the supply of the selection signal (selection voltage) to the scanning line 32 is stopped from this state, the thin film transistor 1 is turned off, and the data line 31 and the pixel electrode 41 connected to the thin film transistor 1 are in a non-conductive state. Become.

したがって、走査線32への選択信号の供給および停止、あるいは、データ線31へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置20の表示面側(透明基板44側)に、所望の画像(情報)を表示させることができる。
特に、本実施形態の電気泳動表示装置20では、電気泳動粒子421、422の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
Therefore, by supplying and stopping the selection signal to the scanning line 32 or by appropriately combining the supply and stop of data to the data line 31, the display surface side (transparent substrate 44 side) of the electrophoretic display device 20 is performed. A desired image (information) can be displayed.
In particular, in the electrophoretic display device 20 of the present embodiment, it is possible to display a multi-tone image by making the colors of the electrophoretic particles 421 and 422 different.

また、本実施形態の電気泳動表示装置20は、アクティブマトリクス装置30を有することにより、特定の走査線32に接続された薄膜トランジスタ1を選択的にON/OFFすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高い品質の画像(情報)を得ることができる。
また、本実施形態の電気泳動表示装置20は、低い駆動電圧で作動するため、省電力化が可能である。
なお、本発明の電子デバイスは、このような電気泳動表示装置20への適用に限定されるものではなく、液晶表示装置、有機または無機EL表示装置等に適用することもできる。
In addition, since the electrophoretic display device 20 of the present embodiment has the active matrix device 30, the thin film transistor 1 connected to the specific scanning line 32 can be selectively turned on / off. And the circuit operation can be speeded up, so that a high quality image (information) can be obtained.
In addition, since the electrophoretic display device 20 of the present embodiment operates with a low driving voltage, power saving can be achieved.
Note that the electronic device of the present invention is not limited to the application to the electrophoretic display device 20, and can be applied to a liquid crystal display device, an organic or inorganic EL display device, and the like.

<電子機器>
このような電気泳動表示装置20は、各種電子機器に組み込むことができる。以下、電気泳動表示装置20を備える本発明の電子機器について説明する。
<<電子ペーパー>>
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
図7は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー600は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体601と、表示ユニット602とを備えている。
このような電子ペーパー600では、表示ユニット602が、前述したような電気泳動表示装置20で構成されている。
<Electronic equipment>
Such an electrophoretic display device 20 can be incorporated into various electronic devices. Hereinafter, the electronic apparatus of the present invention including the electrophoretic display device 20 will be described.
<< Electronic Paper >>
First, an embodiment when the electronic apparatus of the present invention is applied to electronic paper will be described.
FIG. 7 is a perspective view showing an embodiment when the electronic apparatus of the present invention is applied to electronic paper.
An electronic paper 600 shown in this figure includes a main body 601 composed of a rewritable sheet having the same texture and flexibility as paper, and a display unit 602.
In such an electronic paper 600, the display unit 602 includes the electrophoretic display device 20 as described above.

<<ディスプレイ>>
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図8は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、(a)は断面図、(b)は平面図である。
この図に示すディスプレイ800は、本体部801と、この本体部801に対して着脱自在に設けられた電子ペーパー600とを備えている。なお、この電子ペーパー600は、前述したような構成、すなわち、図7に示す構成と同様のものである。
<< Display >>
Next, an embodiment when the electronic apparatus of the present invention is applied to a display will be described.
8A and 8B are diagrams showing an embodiment in which the electronic apparatus of the present invention is applied to a display. FIG. 8A is a cross-sectional view, and FIG. 8B is a plan view.
A display 800 shown in this figure includes a main body 801 and an electronic paper 600 that is detachably attached to the main body 801. The electronic paper 600 has the same configuration as described above, that is, the configuration shown in FIG.

本体部801は、その側部(図中、右側)に電子ペーパー600を挿入可能な挿入口805が形成され、また、内部に二組の搬送ローラ対802a、802bが設けられている。電子ペーパー600を、挿入口805を介して本体部801内に挿入すると、電子ペーパー600は、搬送ローラ対802a、802bにより挟持された状態で本体部801に設置される。   The main body 801 has an insertion port 805 into which the electronic paper 600 can be inserted on the side (right side in the drawing), and two pairs of conveying rollers 802a and 802b are provided inside. When the electronic paper 600 is inserted into the main body 801 through the insertion port 805, the electronic paper 600 is installed in the main body 801 in a state of being sandwiched between the pair of conveyance rollers 802a and 802b.

また、本体部801の表示面側(下図(b)中、紙面手前側)には、矩形状の孔部803が形成され、この孔部803には、透明ガラス板804が嵌め込まれている。これにより、本体部801の外部から、本体部801に設置された状態の電子ペーパー600を視認することができる。すなわち、このディスプレイ800では、本体部801に設置された状態の電子ペーパー600を、透明ガラス板804において視認させることで表示面を構成している。   Further, a rectangular hole 803 is formed on the display surface side of the main body 801 (the front side in the drawing (b) below), and a transparent glass plate 804 is fitted into the hole 803. Thereby, the electronic paper 600 installed in the main body 801 can be viewed from the outside of the main body 801. That is, in the display 800, the display surface is configured by visually recognizing the electronic paper 600 installed in the main body 801 on the transparent glass plate 804.

また、電子ペーパー600の挿入方向先端部(図中、左側)には、端子部806が設けられており、本体部801の内部には、電子ペーパー600を本体部801に設置した状態で端子部806が接続されるソケット807が設けられている。このソケット807には、コントローラー808と操作部809とが電気的に接続されている。
このようなディスプレイ800では、電子ペーパー600は、本体部801に着脱自在に設置されており、本体部801から取り外した状態で携帯して使用することもできる。
In addition, a terminal portion 806 is provided at the leading end portion (left side in the drawing) of the electronic paper 600, and the terminal portion with the electronic paper 600 installed on the main body portion 801 is provided inside the main body portion 801. A socket 807 to which 806 is connected is provided. A controller 808 and an operation unit 809 are electrically connected to the socket 807.
In such a display 800, the electronic paper 600 is detachably installed on the main body 801, and can be carried and used while being detached from the main body 801.

また、このようなディスプレイ800では、電子ペーパー600が、前述したような電気泳動表示装置20で構成されている。
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置20を適用することが可能である。
In such a display 800, the electronic paper 600 is configured by the electrophoretic display device 20 as described above.
Note that the electronic apparatus of the present invention is not limited to the application to the above, and for example, a television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, an electronic Examples include newspapers, word processors, personal computers, workstations, videophones, POS terminals, and devices equipped with touch panels. The electrophoretic display device 20 can be applied to the display units of these various electronic devices. is there.

以上、本発明の薄膜トランジスタの製造方法、薄膜トランジスタ、電子デバイスおよび電子機器について説明したが、本発明は、これらに限定されるものではない。
例えば、前記実施形態では、薄膜トランジスタについて、トップゲート構造のものを代表に説明したが、本発明は、ボトムゲート構造の薄膜トランジスタに適用することもできる。
Although the thin film transistor manufacturing method, thin film transistor, electronic device, and electronic apparatus of the present invention have been described above, the present invention is not limited to these.
For example, in the above-described embodiment, the thin film transistor having a top gate structure has been described as a representative, but the present invention can also be applied to a bottom gate thin film transistor.

また、本発明の薄膜トランジスタの製造方法は、前述したような工程に、必要に応じて、1または2以上の任意の目的の工程を追加することもできる。
また、本発明の薄膜トランジスタ、電子デバイスおよび電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
Moreover, the manufacturing method of the thin-film transistor of this invention can also add the process of 1 or 2 or more arbitrary purposes to the process as mentioned above as needed.
In addition, the structure of each part of the thin film transistor, the electronic device, and the electronic apparatus of the present invention can be replaced with an arbitrary one that can exhibit the same function, or an arbitrary configuration can be added.

次に、本発明の具体的実施例について説明する。
1.薄膜トランジスタの製造
以下では、特に断らない限り、水として純水を用いた。
(実施例1)
[1]ソース電極およびドレイン電極形成工程
[1−I]レジスト層形成工程
まず、平均厚さ1mmのガラス基板を用意し、水(洗浄液)を用いて洗浄した。
次に、ヘキサメチルジシラザンの蒸気をガラス基板のレジスト層を形成する側の表面に噴霧し、この表面にヘキサメチルジシラザンを吸着させた。その後、水(洗浄液)を用いて洗浄した。
Next, specific examples of the present invention will be described.
1. Production of Thin Film Transistor In the following, pure water was used as water unless otherwise specified.
(Example 1)
[1] Source and drain electrode forming step [1-I] Resist layer forming step First, a glass substrate having an average thickness of 1 mm was prepared and washed with water (cleaning liquid).
Next, hexamethyldisilazane vapor was sprayed onto the surface of the glass substrate on the side where the resist layer is to be formed, and hexamethyldisilazane was adsorbed on this surface. Then, it wash | cleaned using water (washing | cleaning liquid).

次に、ガラス基板上に、スピンコート法によってフォトレジスト(東京応化社製 商品名TSMRシリーズ)を塗布した後、加熱温度を120℃、加熱時間を10minでプレベーク処理を行うことによって被膜を形成した。
次に、この被膜に対して、フォトマスクを介して紫外線を照射(露光)した後に、現像を行った。これにより、ソース電極およびドレイン電極を形成する領域に開口部を有するレジスト層を形成した。なお、得られたレジスト層の厚さYは30nmであった。
Next, after applying a photoresist (trade name TSMR series, manufactured by Tokyo Ohka Co., Ltd.) on a glass substrate by spin coating, a coating was formed by performing a pre-bake treatment at a heating temperature of 120 ° C. and a heating time of 10 minutes. .
Next, the coating film was developed after being irradiated (exposed) with ultraviolet rays through a photomask. Thus, a resist layer having an opening in a region where the source electrode and the drain electrode are formed was formed. The obtained resist layer had a thickness Y of 30 nm.

[1−II]親水処理工程
次に、レジスト層の開口部内に、酸素プラズマ処理を施した。
なお、酸素プラズマ処理の各種条件は、以下のとおりである。
・酸素を含有するガス :酸素ガスと四フッ化メタンガスとの混合ガス
・混合ガス混合比 :酸素ガス:四フッ化メタンガス=80:20(vol%)
・ガス流量 :400sccm
・RFパワー :0.05W/cm
・酸素プラズマの照射時間:60秒
[1-II] Hydrophilic treatment step Next, oxygen plasma treatment was performed in the opening of the resist layer.
Various conditions for the oxygen plasma treatment are as follows.
・ Oxygen-containing gas: Mixed gas of oxygen gas and tetrafluoromethane gas ・ Mixed gas mixture ratio: Oxygen gas: Tetrafluoromethane gas = 80: 20 (vol%)
・ Gas flow rate: 400sccm
RF power: 0.05 W / cm 2
・ Oxygen plasma irradiation time: 60 seconds

[1−III]撥水処理工程
次に、レジスト層の基板と反対側の表面に、フッ素プラズマ処理を施した。
なお、フッ素プラズマ処理の各種条件は、以下のとおりである。
・フッ素を含有するガス :四フッ化メタンガス
・ガス流量 :350sccm
・RFパワー :0.05W/cm
・フッ素プラズマの照射時間:30秒
以上の親水処理工程および撥水処理工程により、レジスト層の上面の撥水性を、開口部内の撥水性よりも高いものとした。
[1-III] Water Repellent Treatment Step Next, a fluorine plasma treatment was performed on the surface of the resist layer opposite to the substrate.
Various conditions for the fluorine plasma treatment are as follows.
・ Fluorine-containing gas: Tetrafluoromethane gas ・ Gas flow rate: 350 sccm
RF power: 0.05 W / cm 2
Fluorine plasma irradiation time: 30 seconds or more The water repellency on the upper surface of the resist layer was made higher than the water repellency in the opening by the hydrophilic treatment process and the water repellency treatment process.

[1−IV]液状材料供給工程
次に、この開口部内に、ポリエチレンジオキシチオフェンを水に分散した液状材料(粘度(常温)5cps)を、インクジェット法(液滴吐出法)(液滴1滴の量20pL)により、得られるソース電極およびドレイン電極の厚さXが45nmとなるように供給した。
なお、このとき、レジスト層に対する液状材料の接触角A[°]と、開口部内に対する液状材料の接触角B[°]との関係A−Bは、50[°]であった。
[1−V]電極形成工程
その後、液状材料が供給されたガラス基板を、80℃×10分間で乾燥し、ソース電極およびドレイン電極を得た。
[1-IV] Liquid Material Supplying Step Next, a liquid material (viscosity (room temperature) 5 cps) in which polyethylenedioxythiophene is dispersed in water is applied to this opening by an inkjet method (droplet discharge method) (one droplet) The thickness X of the obtained source electrode and drain electrode was supplied to be 45 nm.
At this time, the relationship AB between the contact angle A [°] of the liquid material to the resist layer and the contact angle B [°] of the liquid material to the opening was 50 [°].
[1-V] Electrode Formation Step Thereafter, the glass substrate supplied with the liquid material was dried at 80 ° C. for 10 minutes to obtain a source electrode and a drain electrode.

[1−VI]レジスト層除去工程
次に、レジスト層を、酸素プラズマ処理によって除去した後、ソース電極およびドレイン電極が形成されたガラス基板を、水およびメタノールで順次洗浄した。
なお、酸素プラズマ処理の各種条件は、以下のとおりである。
・酸素を含有するガス :酸素ガス
・ガス流量 :100sccm
・RFパワー :0.05W/cm
・酸素プラズマの照射時間:120秒
[1-VI] Resist Layer Removal Step Next, after removing the resist layer by oxygen plasma treatment, the glass substrate on which the source electrode and the drain electrode were formed was washed sequentially with water and methanol.
Various conditions for the oxygen plasma treatment are as follows.
・ Oxygen-containing gas: Oxygen gas ・ Gas flow rate: 100 sccm
RF power: 0.05 W / cm 2
・ Oxygen plasma irradiation time: 120 seconds

[2]有機半導体層工程
次に、ガラス基板上に、F8T2(フルオレン−ビチオフェン共重合体)の1%wt/volトルエン溶液を、スピンコート法(2400rpm)により塗布した後、60℃×10分間で乾燥した。これにより、平均厚さ50nmの有機半導体層を形成した。
[3]ゲート絶縁層形成工程
次に、有機半導体層上に、ポリメチルメタアクリレート(PMMA)の5%wt/vol酢酸ブチル溶液を、スピンコート法(2400rpm)により塗布した後、60℃×10分間で乾燥した。さらに、ポリビニルフェノールの2%wt/volイソプロピルアルコール溶液を、スピンコート法(2400rpm)により塗布した後、60℃×10分間で乾燥した。これにより、平均厚さ500nmのゲート絶縁層を形成した。
[2] Organic Semiconductor Layer Step Next, a 1% wt / vol toluene solution of F8T2 (fluorene-bithiophene copolymer) is applied on a glass substrate by a spin coating method (2400 rpm), and then at 60 ° C. for 10 minutes. And dried. Thereby, an organic semiconductor layer having an average thickness of 50 nm was formed.
[3] Gate Insulating Layer Formation Step Next, a 5% wt / vol butyl acetate solution of polymethyl methacrylate (PMMA) is applied on the organic semiconductor layer by a spin coating method (2400 rpm), and then 60 ° C. × 10 Dry in minutes. Further, a 2% wt / vol isopropyl alcohol solution of polyvinylphenol was applied by spin coating (2400 rpm) and then dried at 60 ° C. for 10 minutes. Thereby, a gate insulating layer having an average thickness of 500 nm was formed.

[4]ゲート電極形成工程
次に、ゲート絶縁層上の、ソース電極とドレイン電極との間の領域に対応する部分に、ポリエチレンジオキシチオフェンの水分散液(粘度(常温)5cps)を、インクジェット法(液滴吐出法)(液滴1滴の量20pL)により塗布した後、80℃×10分間で乾燥した。これにより、平均厚さ100nmのゲート電極を形成した。
以上の工程により、図1に示す薄膜トランジスタを製造した。
[4] Gate Electrode Formation Step Next, an aqueous dispersion of polyethylene dioxythiophene (viscosity (room temperature) 5 cps) is applied to the portion corresponding to the region between the source electrode and the drain electrode on the gate insulating layer by inkjet. After applying by the method (droplet discharge method) (the amount of one droplet is 20 pL), it was dried at 80 ° C. for 10 minutes. Thereby, a gate electrode having an average thickness of 100 nm was formed.
Through the above steps, the thin film transistor shown in FIG. 1 was manufactured.

(実施例2〜5)
レジスト層形成工程[1−I]において、形成するレジスト層の厚さを、表1のように変更した以外は、実施例1と同様にして、図1に示す薄膜トランジスタを製造した。
(実施例6、7)
液状材料供給工程[1−IV]において、液状材料が含有する導電性材料を、表1のように変更した以外は、実施例1と同様にして、図1に示す薄膜トランジスタを製造した。
(実施例8)
レジスト層除去工程[1−VI]において、酸素プラズマ処理にかえてアルゴンプラズマ処理によりレジスト層を除去した以外は、実施例7と同様にして、図1に示す薄膜トランジスタを製造した。
(Examples 2 to 5)
The thin film transistor shown in FIG. 1 was manufactured in the same manner as in Example 1 except that the thickness of the resist layer to be formed was changed as shown in Table 1 in the resist layer forming step [1-I].
(Examples 6 and 7)
The thin film transistor shown in FIG. 1 was manufactured in the same manner as in Example 1 except that the conductive material contained in the liquid material was changed as shown in Table 1 in the liquid material supply step [1-IV].
(Example 8)
The thin film transistor shown in FIG. 1 was manufactured in the same manner as in Example 7 except that in the resist layer removing step [1-VI], the resist layer was removed by argon plasma treatment instead of oxygen plasma treatment.

(比較例1)
レジスト層形成工程[1−I]において、レジスト層の厚さを、200nmとなるように形成した以外は、実施例1と同様にして、図1に示す薄膜トランジスタを製造した。
(比較例2)
レジスト層除去工程[1−VI]を省略した以外は、比較例1と同様にして、図1に示す薄膜トランジスタを製造した。
(比較例3)
レジスト層形成工程[1−I]において、得られるソース電極およびドレイン電極の厚さを、45nmとなるように変更した以外は、比較例1と同様にして、図1に示す薄膜トランジスタを製造した。
(Comparative Example 1)
The thin film transistor shown in FIG. 1 was manufactured in the same manner as in Example 1 except that in the resist layer forming step [1-I], the thickness of the resist layer was 200 nm.
(Comparative Example 2)
A thin film transistor shown in FIG. 1 was manufactured in the same manner as in Comparative Example 1 except that the resist layer removing step [1-VI] was omitted.
(Comparative Example 3)
The thin film transistor shown in FIG. 1 was manufactured in the same manner as in Comparative Example 1, except that the thickness of the obtained source electrode and drain electrode was changed to 45 nm in the resist layer forming step [1-I].

Figure 2005251809
Figure 2005251809

2.評価
各実施例および各比較例で製造した薄膜トランジスタについて、それぞれ、OFF電流、ON電流の値を測定した。
ここで、OFF電流とは、ゲート電圧を印加しないときに、ソース電極とドレイン電極との間に流れる電流の値のことである。
2. Evaluation The values of the OFF current and the ON current were measured for the thin film transistors manufactured in each Example and each Comparative Example.
Here, the OFF current is a value of a current flowing between the source electrode and the drain electrode when no gate voltage is applied.

また、ON電流とは、ゲート電圧を−40Vとし、ソース電極とドレイン電極との電位差を30Vとして測定した。
したがって、OFF電流の絶対値が小さく、およびON電流の絶対値が大きいもの程、良好な特性を有する薄膜トランジスタであることを意味する。
これらの値を、表2に示す。
The ON current was measured by setting the gate voltage to −40V and the potential difference between the source electrode and the drain electrode to 30V.
Therefore, the smaller the absolute value of the OFF current and the larger the absolute value of the ON current, the more thin film transistors having better characteristics.
These values are shown in Table 2.

Figure 2005251809
Figure 2005251809

表2に示すように、各実施例で製造した薄膜トランジスタは、いずれも、OFF電流の絶対値が小さく、ON電流の絶対値は大きいものであり、特性に優れるものであった。これは、ソース電極およびドレイン電極の変質・劣化を起こすことなく、レジスト層が確実に除去(剥離)されていることを示唆する結果である。
また、ソース電極およびドレイン電極の厚さX/レジスト層の厚さYを2〜10として製造した薄膜トランジスタ、および、レジスト層の厚さYを5〜50nmとして製造した薄膜トランジスタでは、それぞれ、その特性が向上する傾向を示した。
As shown in Table 2, all the thin film transistors manufactured in each example had a small absolute value of the OFF current and a large absolute value of the ON current, and were excellent in characteristics. This is a result suggesting that the resist layer is surely removed (peeled) without causing deterioration or deterioration of the source electrode and the drain electrode.
In addition, the characteristics of the thin film transistor manufactured with the thickness X of the source electrode and the drain electrode / the thickness Y of the resist layer 2 to 10 and the thin film transistor manufactured with the thickness Y of the resist layer 5 to 50 nm are as follows. It showed a tendency to improve.

さらに、双方を満足する薄膜トランジスタ(実施例3、4)では、その特性が特に向上する傾向を示した。
これに対し、比較例1および比較例3は、ON電流の絶対値が小さなものとなった。この結果は、レジスト層を剥離する際に、ソース電極およびドレイン電極が変質・劣化したために、薄膜トランジスタとしての特性が低下したためのものであると推察される。
Furthermore, the characteristics of the thin film transistors (Examples 3 and 4) satisfying both tend to be particularly improved.
On the other hand, Comparative Example 1 and Comparative Example 3 had a small absolute value of the ON current. This result is presumed to be due to the deterioration of the characteristics of the thin film transistor because the source and drain electrodes were altered and deteriorated when the resist layer was peeled off.

また、比較例2は、OFF電流が大きなものとなり、十分なON/OFF比が得られなかった。この結果は、レジスト層を除去しないために、レジスト層中の不純物やレジスト層にドープされたフッ素イオン等がOFF電流の発生に寄与したためのものであると推察される。
また、実施例7と実施例8とを比較して分かるように、ソース電極およびドレイン電極をCuで構成した場合には、酸素プラズマ処理によりレジスト層を除去すると、薄膜トランジスタの特性が向上する。これは、酸素プラズマ処理により、これら電極の表面に存在するCuが酸化されることにより、ソース電極の仕事関数が大きくなり、有機半導体層への正孔の注入効率が向上していることを示唆する結果である。
In Comparative Example 2, the OFF current was large, and a sufficient ON / OFF ratio was not obtained. This result is presumed to be because impurities in the resist layer, fluorine ions doped in the resist layer, etc. contributed to the generation of the OFF current in order not to remove the resist layer.
As can be seen from a comparison between Example 7 and Example 8, when the source electrode and the drain electrode are made of Cu, the characteristics of the thin film transistor are improved by removing the resist layer by oxygen plasma treatment. This suggests that the oxygen plasma treatment oxidizes Cu present on the surface of these electrodes, thereby increasing the work function of the source electrode and improving the efficiency of hole injection into the organic semiconductor layer. This is the result.

薄膜トランジスタの実施形態を示す図であり、(a)は縦断面図、(b)は平面図である。It is a figure which shows embodiment of a thin-film transistor, (a) is a longitudinal cross-sectional view, (b) is a top view. 図1に示す薄膜トランジスタの製造方法を説明するための図(縦断面図)である。It is a figure (longitudinal sectional drawing) for demonstrating the manufacturing method of the thin-film transistor shown in FIG. 図1に示す薄膜トランジスタの製造方法を説明するための図(縦断面図)である。It is a figure (longitudinal sectional drawing) for demonstrating the manufacturing method of the thin-film transistor shown in FIG. 図1に示す薄膜トランジスタの製造方法を説明するための図(縦断面図)である。It is a figure (longitudinal sectional drawing) for demonstrating the manufacturing method of the thin-film transistor shown in FIG. 本発明の電子デバイスを電気泳動表示装置に適用した場合の実施形態を示す縦断面図。1 is a longitudinal sectional view showing an embodiment when an electronic device of the present invention is applied to an electrophoretic display device. 図5に示す電気泳動表示装置が備えるアクティブマトリクス装置の構成を示すブロック図。FIG. 6 is a block diagram illustrating a configuration of an active matrix device included in the electrophoretic display device illustrated in FIG. 5. 本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。It is a perspective view which shows embodiment at the time of applying the electronic device of this invention to electronic paper. 本発明の電子機器をディスプレイに適用した場合の実施形態を示す図である。It is a figure which shows embodiment at the time of applying the electronic device of this invention to a display.

符号の説明Explanation of symbols

1‥‥薄膜トランジスタ 2‥‥基板 3‥‥ソース電極 4‥‥ドレイン電極 5‥‥有機半導体層 51‥‥チャネル領域 6‥‥ゲート絶縁層 7‥‥ゲート電極 8‥‥レジスト層 8’‥‥被膜 82‥‥開口部 9‥‥液状材料 20‥‥電気泳動表示装置 30‥‥アクティブマトリクス装置 31‥‥データ線 32‥‥走査線 40‥‥電気泳動表示部 41‥‥画素電極 42‥‥マイクロカプセル 420‥‥電気泳動分散液 421、422‥‥電気泳動粒子 43‥‥透明電極 44‥‥透明基板 45‥‥バインダ材 50‥‥基板 600‥‥電子ペーパー 601‥‥本体 602‥‥表示ユニット 800‥‥ディスプレイ 801‥‥本体部 802a、802b‥‥搬送ローラ対 803‥‥孔部 804‥‥透明ガラス板 805‥‥挿入口 806‥‥端子部 807‥‥ソケット 808‥‥コントローラー 809‥‥操作部   DESCRIPTION OF SYMBOLS 1 ... Thin film transistor 2 ... Substrate 3 ... Source electrode 4 ... Drain electrode 5 ... Organic semiconductor layer 51 ... Channel region 6 ... Gate insulating layer 7 ... Gate electrode 8 ... Resist layer 8 '... Coating 82 ... Opening 9 Liquid material 20 Electrophoretic display device 30 Active matrix device 31 Data line 32 Scan line 40 Electrophoretic display 41 Pixel electrode 42 Microcapsule 420 Electrophoresis dispersion liquid 421, 422 Electrophoretic particles 43 Transparent electrode 44 Transparent substrate 45 Binder material 50 Substrate 600 Electronic paper 601 Main body 602 Display unit 800 Display 801 Main body 802a, 802b Transport roller pair 803 Hole 804 Transparent glass plate 805 ... Insertion slot 806 ... Terminal part 807 ... Socket 808 ... Controller 809 ... Operation part

Claims (18)

基板上に設けられ、ソース電極と、ドレイン電極と、ゲート電極と、有機半導体層と、前記ソース電極およびドレイン電極に対して前記ゲート電極を絶縁するゲート絶縁層とを有する薄膜トランジスタを製造する薄膜トランジスタの製造方法であって、
前記ソース電極およびドレイン電極に対応した形状の開口部を有し、かつ、形成すべき前記ソース電極およびドレイン電極の厚さより厚さが薄いレジスト層を形成する第1の工程と、
前記レジスト層の開口部内に、導電性材料および/またはその前駆体と、水系溶媒とを含有する液状材料を、前記レジスト層の厚さよりも厚くなるように供給する第2の工程と、
前記液状材料中から前記水系溶媒を除去して、前記ソース電極およびドレイン電極を得る第3の工程と、
前記レジスト層を除去する第4の工程を有することを特徴とする薄膜トランジスタの製造方法。
A thin film transistor for manufacturing a thin film transistor provided on a substrate and having a source electrode, a drain electrode, a gate electrode, an organic semiconductor layer, and a gate insulating layer that insulates the gate electrode from the source electrode and the drain electrode A manufacturing method comprising:
A first step of forming a resist layer having an opening having a shape corresponding to the source electrode and the drain electrode and having a thickness smaller than the thickness of the source electrode and the drain electrode to be formed;
A second step of supplying a liquid material containing a conductive material and / or a precursor thereof and an aqueous solvent into the opening of the resist layer so as to be thicker than the thickness of the resist layer;
A third step of removing the aqueous solvent from the liquid material to obtain the source electrode and the drain electrode;
A method of manufacturing a thin film transistor, comprising a fourth step of removing the resist layer.
形成すべき前記ソース電極およびドレイン電極の厚さをX[nm]とし、前記レジスト層の厚さをY[nm]としたとき、X/Yが2〜10なる関係を満足する請求項1に記載の薄膜トランジスタの製造方法。   2. The relationship of X / Y of 2 to 10 is satisfied, where the thickness of the source and drain electrodes to be formed is X [nm] and the thickness of the resist layer is Y [nm]. The manufacturing method of the thin-film transistor of description. 前記第2の工程に先立って、前記レジスト層の基板と反対側の面に撥水処理を施す撥水処理工程を有する請求項1または2に記載の薄膜トランジスタの製造方法。   3. The method of manufacturing a thin film transistor according to claim 1, further comprising a water repellent treatment step of performing a water repellent treatment on a surface of the resist layer opposite to the substrate prior to the second step. 前記撥水処理は、フッ素プラズマ処理である請求項3に記載の薄膜トランジスタの製造方法。   The method for manufacturing a thin film transistor according to claim 3, wherein the water repellent treatment is a fluorine plasma treatment. 前記第2の工程に先立って、前記開口部内に親水処理を施す親水処理工程を有する請求項1ないし4のいずれかに記載の薄膜トランジスタの製造方法。   5. The method for manufacturing a thin film transistor according to claim 1, further comprising a hydrophilic treatment step of performing a hydrophilic treatment in the opening prior to the second step. 前記親水処理は、酸素プラズマ処理である請求項5に記載の薄膜トランジスタの製造方法。   The method of manufacturing a thin film transistor according to claim 5, wherein the hydrophilic treatment is an oxygen plasma treatment. 前記第2の工程において、前記液状材料は、液滴吐出法により供給される請求項1ないし6のいずれかに記載の薄膜トランジスタの製造方法。   The method of manufacturing a thin film transistor according to claim 1, wherein in the second step, the liquid material is supplied by a droplet discharge method. 前記第2の工程において、前記レジスト層に対する前記液状材料の接触角をA[°]とし、前記開口部に対する前記液状材料の接触角をB[°]としたとき、A−B≧15なる関係を満足する請求項1ないし7のいずれかに記載の薄膜トランジスタの製造方法。   In the second step, when the contact angle of the liquid material with respect to the resist layer is A [°] and the contact angle of the liquid material with respect to the opening is B [°], a relationship of AB ≧ 15 is satisfied. The method for producing a thin film transistor according to claim 1, wherein: 前記第3の工程において、前記水系溶媒を除去する際の温度は、20〜200℃である請求項1ないし8のいずれかに記載の薄膜トランジスタの製造方法。   The method for manufacturing a thin film transistor according to any one of claims 1 to 8, wherein, in the third step, the temperature at which the aqueous solvent is removed is 20 to 200 ° C. 前記第4の工程において、前記レジスト層の除去は、プラズマ処理により行われる請求項1ないし9のいずれかに記載の薄膜トランジスタの製造方法。   The method for manufacturing a thin film transistor according to claim 1, wherein in the fourth step, the resist layer is removed by plasma treatment. 前記プラズマ処理は、酸素プラズマ処理である請求項10に記載の薄膜トランジスタの製造方法。   The method of manufacturing a thin film transistor according to claim 10, wherein the plasma treatment is an oxygen plasma treatment. 前記導電性材料は、導電性高分子材料および/または金属材料を主成分とするものである請求項1ないし11のいずれかに記載の薄膜トランジスタの製造方法。   The method of manufacturing a thin film transistor according to claim 1, wherein the conductive material is mainly composed of a conductive polymer material and / or a metal material. 前記導電性高分子材料は、PEDOT(ポリエチレンジオキシチオフェン)を主成分とするものである請求項1ないし12のいずれかに記載の薄膜トランジスタの製造方法。   The method for manufacturing a thin film transistor according to claim 1, wherein the conductive polymer material is mainly composed of PEDOT (polyethylenedioxythiophene). 前記金属材料は、Cu、Ni、Agまたはこれらを含む合金のうちの少なくとも1種を主成分とするものである請求項1ないし13のいずれかに記載の薄膜トランジスタの製造方法。   14. The method of manufacturing a thin film transistor according to claim 1, wherein the metal material is mainly composed of at least one of Cu, Ni, Ag, or an alloy containing these. 請求項1ないし14のいずれかに記載の薄膜トランジスタの製造方法により製造されたことを特徴とする薄膜トランジスタ。   A thin film transistor manufactured by the method for manufacturing a thin film transistor according to claim 1. 請求項15に記載の薄膜トランジスタを備えることを特徴とする薄膜トランジスタ回路。   A thin film transistor circuit comprising the thin film transistor according to claim 15. 請求項16に記載の薄膜トランジスタ回路を備えることを特徴とする電子デバイス。   An electronic device comprising the thin film transistor circuit according to claim 16. 請求項17に記載の電子デバイスを備えることを特徴とする電子機器。
An electronic apparatus comprising the electronic device according to claim 17.
JP2004056868A 2004-03-01 2004-03-01 Thin film transistor, method of manufacturing the same, circuit thereof, electronic device, and electronic apparatus Pending JP2005251809A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004056868A JP2005251809A (en) 2004-03-01 2004-03-01 Thin film transistor, method of manufacturing the same, circuit thereof, electronic device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004056868A JP2005251809A (en) 2004-03-01 2004-03-01 Thin film transistor, method of manufacturing the same, circuit thereof, electronic device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2005251809A true JP2005251809A (en) 2005-09-15

Family

ID=35032034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004056868A Pending JP2005251809A (en) 2004-03-01 2004-03-01 Thin film transistor, method of manufacturing the same, circuit thereof, electronic device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2005251809A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332645A (en) * 2005-05-24 2006-12-07 Samsung Sdi Co Ltd Organic thin-film transistor, method of manufacturing same, and flat panel display with organic thin-film transistor
JP2007184601A (en) * 2005-12-29 2007-07-19 Lg Phillips Lcd Co Ltd Organic thin-film transistor and manufacturing method therefor
JPWO2006054686A1 (en) * 2004-11-18 2008-06-05 コニカミノルタホールディングス株式会社 Organic thin film transistor manufacturing method and organic thin film transistor
WO2008093854A1 (en) * 2007-01-29 2008-08-07 Sony Corporation Thin film semiconductor device fabrication method and thin film semiconductor device
JP2008218869A (en) * 2007-03-07 2008-09-18 Seiko Epson Corp Organic transistor, organic transistor manufacturing method, and electronic equipment
KR20110016823A (en) 2009-08-12 2011-02-18 칫소가부시키가이샤 Surface treatment agent
JP2012500488A (en) * 2008-08-21 2012-01-05 ケンブリッジ ディスプレイ テクノロジー リミテッド Organic electronic device and method of manufacturing organic electronic device using solution process technology
JP2014209516A (en) * 2013-04-16 2014-11-06 大日本印刷株式会社 Method of manufacturing functional element and functional element

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006054686A1 (en) * 2004-11-18 2008-06-05 コニカミノルタホールディングス株式会社 Organic thin film transistor manufacturing method and organic thin film transistor
JP2006332645A (en) * 2005-05-24 2006-12-07 Samsung Sdi Co Ltd Organic thin-film transistor, method of manufacturing same, and flat panel display with organic thin-film transistor
JP2007184601A (en) * 2005-12-29 2007-07-19 Lg Phillips Lcd Co Ltd Organic thin-film transistor and manufacturing method therefor
US8735870B2 (en) 2005-12-29 2014-05-27 Lg Display Co., Ltd. Organic thin film transistor and method for manufacturing the same
US9224965B2 (en) 2005-12-29 2015-12-29 Lg Display Co., Ltd. Organic thin film transistor and method for manufacturing the same
WO2008093854A1 (en) * 2007-01-29 2008-08-07 Sony Corporation Thin film semiconductor device fabrication method and thin film semiconductor device
JP2008186885A (en) * 2007-01-29 2008-08-14 Sony Corp Thin-film semiconductor device and its manufacturing method
JP2008218869A (en) * 2007-03-07 2008-09-18 Seiko Epson Corp Organic transistor, organic transistor manufacturing method, and electronic equipment
JP2012500488A (en) * 2008-08-21 2012-01-05 ケンブリッジ ディスプレイ テクノロジー リミテッド Organic electronic device and method of manufacturing organic electronic device using solution process technology
KR20110016823A (en) 2009-08-12 2011-02-18 칫소가부시키가이샤 Surface treatment agent
JP2014209516A (en) * 2013-04-16 2014-11-06 大日本印刷株式会社 Method of manufacturing functional element and functional element

Similar Documents

Publication Publication Date Title
JP4100351B2 (en) Thin film transistor manufacturing method
JP4415653B2 (en) Thin film transistor manufacturing method
JP4636921B2 (en) Display device manufacturing method, display device, and electronic apparatus
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
US7425474B2 (en) Method of manufacturing thin film transistor, method of manufacturing electro-optical device thin film transistor, and electro-optical device
JP4927045B2 (en) Method for manufacturing semiconductor device
JP5025110B2 (en) Method for manufacturing semiconductor device
JP4572501B2 (en) Method for producing organic thin film transistor
JP4686232B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2005251809A (en) Thin film transistor, method of manufacturing the same, circuit thereof, electronic device, and electronic apparatus
JP2006259383A (en) Fabricating method for substrate for electronic device, substrate for electronic device, electronic device, and electronic equipment
JP4729855B2 (en) Thin film transistor, thin film transistor circuit, electronic device and electronic apparatus
JP2007238724A (en) Liquid state material, method for producing substrate plate having membrane, method for producing electro-optical device and method for producing electronic instrument
JP2004281477A (en) Organic thin film transistor and its fabricating method
WO2010010609A1 (en) Method for forming contact hole, and circuit board
JP2008147465A (en) Manufacturing method of transistor, transistor, transistor circuit, electronic device, and electronic instrument
JP2005146400A (en) Electrode forming method, thin film transistor, thin film transistor circuit, electronic device, and electronic apparatus
JP5205894B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
JP2004281623A (en) Thin film transistor element sheet and its producing process
JP2007180231A (en) Organic semiconductor device, electronic device, and electronic apparatus