JP5015762B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5015762B2
JP5015762B2 JP2007337579A JP2007337579A JP5015762B2 JP 5015762 B2 JP5015762 B2 JP 5015762B2 JP 2007337579 A JP2007337579 A JP 2007337579A JP 2007337579 A JP2007337579 A JP 2007337579A JP 5015762 B2 JP5015762 B2 JP 5015762B2
Authority
JP
Japan
Prior art keywords
light
semiconductor device
gate
light source
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007337579A
Other languages
Japanese (ja)
Other versions
JP2008193063A (en
Inventor
作太郎 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YYL KK
Original Assignee
YYL KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YYL KK filed Critical YYL KK
Priority to JP2007337579A priority Critical patent/JP5015762B2/en
Priority to US11/970,561 priority patent/US20080173877A1/en
Publication of JP2008193063A publication Critical patent/JP2008193063A/en
Application granted granted Critical
Publication of JP5015762B2 publication Critical patent/JP5015762B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置に関し、特に、パワーMOSFET、IGBT等に適用して好適な構造に関する。   The present invention relates to a semiconductor device, and more particularly to a structure suitable for application to a power MOSFET, IGBT, or the like.

MOSFET(横型)は、例えばp型基板表面のソース、ドレイン拡散層(n+領域)の間に、ゲート酸化膜を介してゲート電極が設けられ、所定のゲート電圧を与えると、基板中の電子がクーロン力によってゲート電極に引き寄せられ、チャネル領域が形成され電流が流れる。オン抵抗は、ゲート電圧(ゲート・ソース間電圧)で決まる。MOSFETは、静電場を利用してデバイスのオン/オフ制御を行う。静電場を利用するデバイスには、JFET(Junction gate Field Effect Transistor)、MESFET(Metal Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)等が知られている。   In a MOSFET (horizontal type), for example, a gate electrode is provided via a gate oxide film between a source and drain diffusion layer (n + region) on the surface of a p-type substrate. When a predetermined gate voltage is applied, electrons in the substrate are It is attracted to the gate electrode by Coulomb force, a channel region is formed, and current flows. The on-resistance is determined by the gate voltage (gate-source voltage). The MOSFET performs on / off control of the device using an electrostatic field. Known devices using an electrostatic field include JFET (Junction Gate Field Effect Transistor), MESFET (Metal Semiconductor Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), and the like.

パワーMOSFET(縦型)では、ドレイン端子が例えばn−基板底面に設けられ、n−エピタキシャル層のp領域内のn+領域に接続されたソース端子と、ゲート端子が、上側に取り付けてある。ゲート電極は、n−エピタキシャル層上に絶縁膜を介して設けられている。ゲート電極に正電位を与えると、基板側に電子が寄せられるので、n−エピタキシャル層とソースはp領域を通って導通し、最終的にドレインまで電子が流れる。ゲートを小型にして、基板上面全体に配設することでオン抵抗を下げる。縦型MOSFETは、横型MOSFETに比べて大電流を流すことができるが、大電流を流すためには基板が大型となる。この場合、ゲート容量が増大するので、高周波でのスイッチングは困難になる。   In the power MOSFET (vertical type), the drain terminal is provided on the bottom surface of the n− substrate, for example, and the source terminal connected to the n + region in the p region of the n− epitaxial layer and the gate terminal are attached on the upper side. The gate electrode is provided on the n− epitaxial layer via an insulating film. When a positive potential is applied to the gate electrode, electrons are attracted to the substrate side, so that the n-epitaxial layer and the source are conducted through the p region, and finally the electrons flow to the drain. The on-resistance is lowered by making the gate small and disposing it over the entire top surface of the substrate. A vertical MOSFET can pass a larger current than a lateral MOSFET, but the substrate becomes large in order to pass a large current. In this case, since the gate capacitance increases, switching at a high frequency becomes difficult.

大電力の制御に利用されているIGBT(Insulated Gate Bipolar Transistor)においては、コレクタがp型基板底面にあり、エミッタとゲートが、エピタキシャル層の拡散層に接続されたエミッタ電極と、エピタキシャル層の上に絶縁膜を介して設けられたゲート電極より引き出される。MOSFET(縦型)との違いは、下側にp領域が設定されていることである。これによって、キャリア密度が高くなるため、オン抵抗が下がるので大電力用に向いている。スイッチ制御はユニポーラ型であり、制御電力が小さくできる。オン抵抗に関してはバイポーラ型になる。ターンオフ時間はMOSFETに比べて長くなり、スイッチング時間は長くなる。   In an IGBT (Insulated Gate Bipolar Transistor) used for high power control, the collector is on the bottom of the p-type substrate, the emitter and the gate are connected to the diffusion layer of the epitaxial layer, and the top of the epitaxial layer. It is extracted from a gate electrode provided through an insulating film. The difference from the MOSFET (vertical type) is that a p region is set on the lower side. As a result, the carrier density is increased, so that the on-resistance is lowered, which is suitable for high power. Switch control is a unipolar type, and control power can be reduced. The on-resistance is bipolar. The turn-off time is longer than that of the MOSFET, and the switching time is longer.

図10は、IGBTの構造とオン動作時のキャリアの流れを示す図(非特許文献1の図面をそのまま引用した)である。コレクタ側からホールが上向きに流れ、エミッタ側から電子が下向きに流れる。このため、中間部分でキャリアの再結合が生じる。また、図示のごとく、寄生npnトランジスタができるため、大きな電流が流れると、導通状態が保持され、ターンオフ機能を失う場合がある。また電流路比較的長い。したがって、オン抵抗を低減するために、トレンチ型IGBT(TIGBT)が開発されるに至った。   FIG. 10 is a diagram showing the structure of the IGBT and the carrier flow during the ON operation (the drawing of Non-Patent Document 1 is cited as it is). Holes flow upward from the collector side, and electrons flow downward from the emitter side. For this reason, carrier recombination occurs in the intermediate portion. Further, as shown in the figure, since a parasitic npn transistor is formed, when a large current flows, the conduction state is maintained and the turn-off function may be lost. The current path is relatively long. Therefore, a trench type IGBT (TIGBT) has been developed to reduce the on-resistance.

図11は、トレンチ型IGBTの一例を示す図(三菱電機HPからそのまま引用した図)である。ゲート電極は、縦型であり、n−領域まで延在されている。このため、電流路が短くなり、オン抵抗が低減される。トレンチ型IGBTは、例えば、CSTBT(Carrier Stored Trench gateBipolar Transistor)等が知られている。CSTBTは、通常のTIGBTと比較すると、Carrier stored n層が存在する。トレンチ型の電極構造は、横型MOSFET等でも用いられており、DRAM等では、IGBTやパワーMOSFET等よりも以前から用いられており、低抵抗化の一般的な手段である。図5には、一つのユニットが示されているが、通常、複数のユニットが、同一チップ上に設けられる。   FIG. 11 is a diagram illustrating an example of a trench IGBT (a diagram directly quoted from Mitsubishi Electric HP). The gate electrode is vertical and extends to the n− region. This shortens the current path and reduces the on-resistance. As the trench type IGBT, for example, CSTBT (Carrier Stored Trench gate Bipolar Transistor) is known. The CSTBT has a carrier stored n layer as compared with a normal TIGBT. The trench type electrode structure is also used in a lateral MOSFET or the like, and has been used in a DRAM or the like before the IGBT or power MOSFET or the like, and is a general means for reducing resistance. Although one unit is shown in FIG. 5, a plurality of units are usually provided on the same chip.

図12は、パワーMOSFETのオン抵抗の説明する図であり、非特許文献1の図面からそのまま引用した。ソース抵抗Rs、ドレイン抵抗Rdは、ソース電極、ドレイン電極の電圧でそれぞれ決定され、相対的に低い。デバイスのオン抵抗は、Rch、Repiで決まる。Rch(チャネル抵抗)は、ゲートによって引き寄せられた電荷部分を通って流れる時の抵抗であり、チャネルの電流路は薄いため、大きな抵抗になる。また、Repiはエピタキシャル層を流れる時の抵抗であり、IGBT等では、キャリア密度が高くなるので、抵抗値は低くなる。   FIG. 12 is a diagram for explaining the on-resistance of the power MOSFET, and is directly cited from the drawing of Non-Patent Document 1. The source resistance Rs and the drain resistance Rd are determined by the voltages of the source electrode and the drain electrode, respectively, and are relatively low. The on-resistance of the device is determined by Rch and Repi. Rch (channel resistance) is a resistance when flowing through the charge portion attracted by the gate, and since the channel current path is thin, it becomes a large resistance. In addition, Repi is a resistance when flowing through the epitaxial layer, and in IGBT or the like, the carrier density is high, so the resistance value is low.

図13は、IGBTやバイポーラ接合トランジスタ(BJT)のコレクタ・エミッタ間電圧(VCE:collector−to−emitter voltage)、及びMOSFETの場合にはドレイン・ソース間電圧(drain−to−source voltage)と出力電流の一般的な関係を示す図であり、非特許文献1の図面からそのまま引用した。バイポーラ素子は電圧が上昇すると急激に電流が増大するが、最終的には飽和する。一方、MOSFETは電圧を上げると単調に電流も増大する傾向を示す。   FIG. 13 shows the collector-emitter voltage (VCE) of an IGBT or a bipolar junction transistor (BJT), and the drain-source voltage (drain-to-source voltage) and output in the case of a MOSFET. It is a figure which shows the general relationship of an electric current, and was quoted as it is from the drawing of nonpatent literature 1. In the bipolar device, the current rapidly increases as the voltage increases, but eventually saturates. On the other hand, the MOSFET tends to monotonously increase in current as the voltage is increased.

山崎浩著、「よくわかるパワーMOSFET/IGBT入門」、日刊工業新聞、2002年、7月発刊Published by Hiroshi Yamazaki, “Introduction to Power MOSFET / IGBT”, published by Nikkan Kogyo Shimbun, July 2002 IEEE Photonics Technology Letters, Vol.16、No 1, p117, 2004IEEE Photonics Technology Letters, Vol.16, No 1, p117, 2004

本発明の目的は、パワーMOSFET、IGBT等のパワー素子のチャネル抵抗を低減する半導体装置を提供することにある。   An object of the present invention is to provide a semiconductor device that reduces the channel resistance of power elements such as power MOSFETs and IGBTs.

本願で開示される発明は、概略以下の構成とされる。   The invention disclosed in the present application is generally configured as follows.

本発明は、キャリアが走行するチャネル領域に光を照射する光源を備え、前記光源をオンさせ、チャネル電流を流す。   The present invention includes a light source that irradiates light to a channel region in which carriers travel, and turns on the light source to flow a channel current.

本発明は、ゲート部に向けて光を照射する光源を半導体装置内に備え、前記光源はオン・オフ制御される。   According to the present invention, a light source for irradiating light toward a gate portion is provided in a semiconductor device, and the light source is on / off controlled.

本発明の前記半導体装置は横型MOSFETを含む。   The semiconductor device of the present invention includes a lateral MOSFET.

本発明の半導体装置は縦型MOSFETを含む。   The semiconductor device of the present invention includes a vertical MOSFET.

本発明の前記半導体装置はIGBT(Insulated Gate Bipolar Transistor)を含む。本発明において、IGBTのトレンチゲート電極のトレンチ底部に光反射板を備えている構成としてもよい。   The semiconductor device of the present invention includes an IGBT (Insulated Gate Bipolar Transistor). In this invention, it is good also as a structure provided with the light reflection board in the trench bottom part of the trench gate electrode of IGBT.

本発明は、ゲート電極及びゲート酸化膜が、前記光を透過する導電部材よりなる。   In the present invention, the gate electrode and the gate oxide film are made of a conductive member that transmits the light.

本発明において、ゲート電極と前記光源間には、前記光を透過する絶縁樹脂が充填されている。   In the present invention, an insulating resin that transmits the light is filled between the gate electrode and the light source.

本発明において、前記縦型MOSFETのソース電極のゲート電極と対向する側と、前記ゲート電極との間の空間内に前記光源を備えている。   In the present invention, the light source is provided in a space between the gate electrode and the side of the vertical MOSFET facing the source electrode.

本発明において、前記縦型MOSFETのソース電極に開口を備え、開口の一端はゲート電極と対向し、開口の他端には前記光源を備えている。   In the present invention, an opening is provided in the source electrode of the vertical MOSFET, one end of the opening is opposed to the gate electrode, and the other end of the opening is provided with the light source.

本発明において、ゲート電極と前記光源間には、前記光を透過する絶縁樹脂が充填されている。   In the present invention, an insulating resin that transmits the light is filled between the gate electrode and the light source.

本発明において、前記IGBTのエミッタ電極に開口部を備え、前記開口部の一端側は、ゲート電極に対向し、前記開口部の他端は前記光源に対向し、前記光源の前記開口部の他端と反対側には光反射板が設けられている。   In the present invention, the emitter electrode of the IGBT is provided with an opening, one end of the opening is opposed to the gate electrode, the other end of the opening is opposed to the light source, and other than the opening of the light source. A light reflection plate is provided on the side opposite to the end.

本発明において、前記光源からの光を導波する光導波路を備えた構成としてもよい。   In the present invention, an optical waveguide that guides light from the light source may be provided.

本発明において、前記光源として前記半導体装置のゲート電極が配設される面と対向して面発光素子が配設されている。   In the present invention, as the light source, a surface light emitting element is disposed to face a surface on which the gate electrode of the semiconductor device is disposed.

本発明において、前記光源として前記半導体装置のゲート電極が配設される面と対向して光源が配設され、前記光源と前記半導体装置との間に光拡散層が配設され、前記光源の前記光拡散層に対向する側と反対側に光反射板を備えた発光素子を備えている。   In the present invention, a light source is disposed as the light source so as to face a surface on which the gate electrode of the semiconductor device is disposed, a light diffusion layer is disposed between the light source and the semiconductor device, A light emitting element including a light reflecting plate is provided on the side opposite to the side facing the light diffusion layer.

本発明において、前記ゲート電極を覆う絶縁樹脂が前記光源の光を透過する。   In the present invention, an insulating resin covering the gate electrode transmits light from the light source.

本発明において、前記光源がLED(Light Emitting Diode)を含む。   In the present invention, the light source includes an LED (Light Emitting Diode).

本発明において、前記半導体装置と前記発光素子の接合面において、光を遮る部位に遮光膜を備えている。   In the present invention, a light-shielding film is provided at a portion that shields light on a joint surface between the semiconductor device and the light-emitting element.

本発明によれば、ゲート電圧印加と光照射とにより、チャネル電流を制御するため、オン抵抗を低減している。   According to the present invention, the on-resistance is reduced because the channel current is controlled by the application of the gate voltage and the light irradiation.

上記した本発明についてさらに詳細に説述すべく、添付図面を参照して以下に説明する。図1(A)は、本発明の一実施形態のMOSFETの原理を説明する図である。p基板101の表面に、n+領域(ソース拡散層)102とn+領域(ドレイン拡散層)103を作成し、それぞれにソース電極とドレイン電極になる、電極104、105を設ける。電極104、105として、周知の半導体製造工程にしたがって配設され、アルミニウムや銅が利用される。ゲート電極107(透明電極)は、p型基板101上にゲート絶縁膜106を介して配設される。ゲート絶縁膜106は、p型基板101がシリコンやSiCである場合、二酸化シリコン(SiO)が用いられる。特に制限されないが、膜厚は例えば1um程度とされる。よく知られているように、二酸化シリコン(SiO)は光学的に透明であり、赤外から可視光、紫外領域までの光を通す。 The present invention will be described in detail below with reference to the accompanying drawings. FIG. 1A is a diagram illustrating the principle of a MOSFET according to an embodiment of the present invention. An n + region (source diffusion layer) 102 and an n + region (drain diffusion layer) 103 are formed on the surface of the p substrate 101, and electrodes 104 and 105, which respectively become a source electrode and a drain electrode, are provided. The electrodes 104 and 105 are disposed in accordance with a well-known semiconductor manufacturing process, and aluminum or copper is used. The gate electrode 107 (transparent electrode) is disposed on the p-type substrate 101 via the gate insulating film 106. The gate insulating film 106 is made of silicon dioxide (SiO 2 ) when the p-type substrate 101 is silicon or SiC. Although not particularly limited, the film thickness is, for example, about 1 μm. As is well known, silicon dioxide (SiO 2 ) is optically transparent and transmits light from the infrared to the visible and ultraviolet regions.

ゲート電極107は、光学的に透明な導電材料として、例えば、ITO(酸化インジウムスズ)やZnO酸化亜鉛等が用いられる。あるいは、有機材料等を用いてもよい。   The gate electrode 107 is made of, for example, ITO (indium tin oxide) or ZnO zinc oxide as an optically transparent conductive material. Alternatively, an organic material or the like may be used.

本実施形態においては、ソース・ドレイン間に電流(チャネル電流)を流すためには、透明なゲート電極107に、ゲート電圧を印加するだけでなく、背後から光を照射する。ゲート電極107に電位が印加されるので、MOSFETと同様に、キャリアとなる電子が引き寄せられ、ソース102とドレイン103間にチャネル領域が形成され、ソース102とドレイン103間に電流が流れる。図1(B)は、図1(A)の等価回路である。背後から光を照射すると、光ダイオードと同じ原理で、逆電圧になっていてもオンする。そして、光の波長を適切に選択することによって、光は基板101内に入射する。チャネル電流の領域が広がり、オン抵抗が低減する。このようなデバイス構造を、便宜上、「Optical MOSFET」と呼ぶ。また、光照射によりチャネル抵抗の低減を図るゲート構造を、「Optical Gate」(光学的ゲート)とも呼ぶ。特に制限されないが、本実施の形態では、光源としてLED(Light Emitting Diode)を利用する。   In this embodiment, in order to pass a current (channel current) between the source and the drain, not only a gate voltage is applied to the transparent gate electrode 107 but also light is irradiated from behind. Since a potential is applied to the gate electrode 107, electrons serving as carriers are attracted as in the MOSFET, a channel region is formed between the source 102 and the drain 103, and a current flows between the source 102 and the drain 103. FIG. 1B is an equivalent circuit of FIG. When light is irradiated from behind, it is turned on even with a reverse voltage based on the same principle as a photodiode. Then, the light enters the substrate 101 by appropriately selecting the wavelength of the light. The channel current region is widened and the on-resistance is reduced. Such a device structure is called “Optical MOSFET” for convenience. A gate structure that reduces channel resistance by light irradiation is also referred to as an “optical gate”. Although not particularly limited, in this embodiment, an LED (Light Emitting Diode) is used as a light source.

MOSFETでは、光の照射によりリーク電流(例えばゲート電圧が閾値以下で流れるソース・ドレイン間電流)が大きくなることから、通常、半導体基板をパッケージして遮光している。   In a MOSFET, a leakage current (for example, a source-drain current that flows when the gate voltage falls below a threshold value) increases due to light irradiation. Therefore, the semiconductor substrate is usually packaged and shielded from light.

これに対して、本実施の形態では、光を利用して、MOSFETのオン/オフを制御し、オン抵抗を低減させるものである。ゲート電圧を印加し、静電的に電子を引き寄せてチャネルを作る場合には、チャネル領域の厚さは1um(micrometer)程度である。   On the other hand, in this embodiment, the on / off of the MOSFET is controlled using light to reduce the on-resistance. When a channel is formed by applying a gate voltage and electrostatically attracting electrons, the thickness of the channel region is about 1 μm (micrometer).

本実施の形態において、光吸収によって、MOSFETをオンさせるには、照射する光のエネルギーは、バンドギャップより高いことが必要である。光の到達深度は、吸収係数に依存するが、チャネル領域に到達するようにすることで、ソース・ドレイン間の導通が確保される。シリコン基板では、到達深度は、可視光領域で、例えば数十umから100um程度であり、基板表面のチャネル領域に達する。   In this embodiment, in order to turn on the MOSFET by light absorption, the energy of light to be irradiated needs to be higher than the band gap. Although the reach depth of light depends on the absorption coefficient, conduction between the source and the drain is ensured by reaching the channel region. In a silicon substrate, the reaching depth is in the visible light region, for example, about several tens of um to 100 μm, and reaches the channel region on the substrate surface.

このように、本実施の形態では、静電的な方法(ゲート電圧印加)のみを利用する場合と比べて、チャネル抵抗を低減する。   Thus, in this embodiment, the channel resistance is reduced as compared with the case where only the electrostatic method (application of gate voltage) is used.

また、本実施形態によれば、トレンチ電極を用いることなく同等の効果を奏する。すなわち、半導体基板にトレンチを形成しなくても、オン抵抗を低減することができ、大電流を流すことができる。   Further, according to the present embodiment, the same effect can be obtained without using a trench electrode. That is, the on-resistance can be reduced and a large current can flow without forming a trench in the semiconductor substrate.

ゲート電圧によりオン・オフを行うデバイスにおいて、高周波でスイッチングを行う場合、ゲート容量を小さくするため、ゲート寸法の縮減、ゲートの分割等が行われる。
本実施の形態において、光源のLEDは、印加電圧2V程度で発光する。LEDを並列に接続して照射する場合には、低いゲート電圧でトランジスタをオン状態とすることが出来る。また、LEDの消費電力を見積もっても、デバイス全体の消費電力の低減できる場合がある。小型のLEDのスイッチング周波数は、GHzオーダとされ、IGBTやMOSFETに本発明を適用した場合、スイッチング周波数は、従来のデバイスよりも高くなる。
In a device that is turned on / off by a gate voltage, when switching is performed at a high frequency, the gate size is reduced, the gate is divided, etc. in order to reduce the gate capacitance.
In the present embodiment, the LED of the light source emits light at an applied voltage of about 2V. When LEDs are connected in parallel for irradiation, the transistor can be turned on with a low gate voltage. Moreover, even if the power consumption of the LED is estimated, the power consumption of the entire device may be reduced. The switching frequency of a small LED is on the order of GHz, and when the present invention is applied to an IGBT or a MOSFET, the switching frequency is higher than that of a conventional device.

本実施の形態は、光源(LED)からの光を、トランジスタのオン/オフ制御に用いることでトランジスタのスイッチング周波数を向上しており、本発明の特徴の1つをなしている。本発明の実施例について説明する。   In this embodiment mode, light from a light source (LED) is used for on / off control of a transistor to improve the switching frequency of the transistor, which is one of the features of the present invention. Examples of the present invention will be described.

<実施例1>
図2は、本発明の第1の実施例の構成を示す図である。図2には、縦型MOSFETに「Optical Gate」構成を備え、デバイス上部から光を照射する。ゲート絶縁膜209は透明部材の絶縁膜、ゲート電極210は透明部材の導電膜よりなり、照射光を透過する。ソース、ドレイン拡散層をなすn+領域205、206からp層(p型ウエル)203、204を通り、n−エピタキシャル層202を通して電流が流れる。光吸収に応じて電流通路が確保される。n−エピタキシャル層202にも光が導入されるので、n−エピタキシャル層202の抵抗も低減できる。これは光伝導効果の一例である。なお、図9は、縦型MOSFETの構成を示したが、IGBTにも同様に適用できる。
<Example 1>
FIG. 2 is a diagram showing the configuration of the first exemplary embodiment of the present invention. In FIG. 2, a vertical MOSFET has an “Optical Gate” configuration, and light is irradiated from above the device. The gate insulating film 209 is made of a transparent insulating film, and the gate electrode 210 is made of a transparent conductive film, and transmits the irradiation light. Current flows from the n + regions 205 and 206 forming the source and drain diffusion layers through the p layers (p-type wells) 203 and 204 through the n− epitaxial layer 202. A current path is secured according to the light absorption. Since light is also introduced into the n-epitaxial layer 202, the resistance of the n-epitaxial layer 202 can also be reduced. This is an example of a photoconductive effect. FIG. 9 shows the configuration of the vertical MOSFET, but the present invention can be similarly applied to the IGBT.

光を利用すればソース電極207と接合しているn+層205での電子密度は、低く設定できる。これにより、絶縁耐圧特性等を改善する。特に制限されないが、ゲート電極(透明電極)210は、数um程度のディメンジョンに形成される。   If light is used, the electron density in the n + layer 205 bonded to the source electrode 207 can be set low. This improves the dielectric strength characteristics and the like. Although not particularly limited, the gate electrode (transparent electrode) 210 is formed in a dimension of about several um.

<実施例2>
図3は、トレンチ型IGBTに、本発明を適用した実施例であり、「Optical Gate」構造を備え、上部から光を照射する。ゲート絶縁膜309及びゲート電極310は照射光を透過する。n+領域205、306からpベース層304を通り、n−エピタキシャル層303、n+バッファ層302、p+基板301を透過し、電流通路が確保される。n−エピタキシャル層303にも光が導入されるので、n−エピタキシャル層303の抵抗も低減できる。波長の異なった光を用いると、素子を作る材料中の吸収される距離が異なるため、それに応じて電流チャネルが制御できる。波長の異なるLED光源を利用してもよい。
<Example 2>
FIG. 3 shows an embodiment in which the present invention is applied to a trench IGBT, which has an “Optical Gate” structure and irradiates light from above. The gate insulating film 309 and the gate electrode 310 transmit irradiation light. The n + regions 205 and 306 pass through the p base layer 304 and pass through the n− epitaxial layer 303, the n + buffer layer 302, and the p + substrate 301, thereby securing a current path. Since light is also introduced into the n-epitaxial layer 303, the resistance of the n-epitaxial layer 303 can also be reduced. If light of different wavelengths is used, the distance absorbed in the material from which the device is made will be different, and the current channel can be controlled accordingly. You may utilize the LED light source from which a wavelength differs.

ゲート直下、ソース、ドレイン拡散層をなすn+領域305、306の間にトレンチ311が形成され、トレンチ内壁は絶縁膜311で覆われ、さらに、トレンチ底部に、先端が突起した円錐型の光反射板314を備え、トレンチ内の光反射板314の上方には導電部材313が埋設され、導電部材313の上端はゲート電極310底面と当接し、トレンチ型のゲート電極を構成している。トレンチ内の光反射板314により、トレンチ状のゲート電極に沿ってチャネル領域の形成を確保しやすくしている。   A trench 311 is formed directly between the n + regions 305 and 306 forming the source and drain diffusion layers immediately under the gate, the inner wall of the trench is covered with an insulating film 311, and a conical light reflector having a protruding tip at the bottom of the trench. 314, a conductive member 313 is buried above the light reflection plate 314 in the trench, and the upper end of the conductive member 313 is in contact with the bottom surface of the gate electrode 310 to constitute a trench type gate electrode. The light reflecting plate 314 in the trench makes it easy to ensure the formation of the channel region along the trench-like gate electrode.

<比較例>
図4は、比較例として、従来のMOSFET(縦型)のソース及びゲート側の電極構造の例を示す図である(非特許文献1からの引用)。ソース301には大電流が、流れるので、主面(表面)にはほぼ全面に電極が取り付けられ、抵抗を低減し、さらに放熱作用により発熱を低減している。ゲート402にはそれほど大きな電流が流れないので、ゲート電極を延ばして、端部でそれらを束ねて、素子のゲートとしている。
<Comparative example>
FIG. 4 is a diagram showing an example of a source and gate side electrode structure of a conventional MOSFET (vertical type) as a comparative example (cited from Non-Patent Document 1). Since a large current flows through the source 301, electrodes are attached to almost the entire main surface (front surface) to reduce resistance and further reduce heat generation by a heat dissipation action. Since a very large current does not flow through the gate 402, the gate electrode is extended and bundled at the end portion to form the gate of the element.

<実施例3>
図4に示した構成のデバイスに本発明を適用した例を説明する。光源(LED)を取り付け、それからの光をゲート部に照射するには、2つの手法がある。
<Example 3>
An example in which the present invention is applied to a device having the configuration shown in FIG. 4 will be described. There are two methods for attaching a light source (LED) and irradiating light from the light source to the gate portion.

MOSFETの場合には、ソース電極(IGBTではエミッタ電極)の内側にLEDを設置する。LEDの発光部を0.1mm角程度の大きさとする。   In the case of a MOSFET, an LED is installed inside a source electrode (emitter electrode in IGBT). The light emitting part of the LED is about 0.1 mm square.

図5は、本発明の第3の実施例の構成を示す図であり、ソース拡散層(n+領域505、506)に接続するソース電極509の内側にLED510を配置したものである。なお、ソース電極509と基板表面の間、ゲート電極507の間の空間は、不図示の絶縁層(層間絶縁膜)が堆積されている。LED510はゲート電極507の寸法よりも小さい。なお、ゲート電極507は、紙面に垂直方向に延在されている。   FIG. 5 is a diagram showing a configuration of the third embodiment of the present invention, in which an LED 510 is arranged inside a source electrode 509 connected to a source diffusion layer (n + regions 505 and 506). In the space between the source electrode 509 and the substrate surface and between the gate electrode 507, an insulating layer (interlayer insulating film) (not shown) is deposited. The LED 510 is smaller than the size of the gate electrode 507. Note that the gate electrode 507 extends in a direction perpendicular to the paper surface.

LED510への配線形態として、一端はゲート電極507につながり、他端はソース電極509に接続される。ゲート電圧を、例えば10V前後にする場合には、LEDには、高電圧となるので、LEDを直列接続するようにしてもよい。   As a wiring form to the LED 510, one end is connected to the gate electrode 507 and the other end is connected to the source electrode 509. When the gate voltage is set to about 10 V, for example, the LED has a high voltage, and therefore the LEDs may be connected in series.

ソース電極509(IGBTではエミッタ電極)は、金属部材よりなるため、内側の光の当たる表面は、アルミニウムや銀等でメッキしても良い。LED510とゲート電極507の間の層間絶縁膜は、透明の樹脂(プラスチック)等が充填される。   Since the source electrode 509 (an emitter electrode in the case of IGBT) is made of a metal member, the inner surface exposed to light may be plated with aluminum, silver, or the like. The interlayer insulating film between the LED 510 and the gate electrode 507 is filled with a transparent resin (plastic) or the like.

LED510を、微細加工したゲート電極507毎に実装するのではなく、ソース電極509に開口を設け、開口部から、光をゲートに照射するようにしてもよい。あるいは、開口に透明電極材料を充填してもよい。   Instead of mounting the LED 510 for each finely processed gate electrode 507, an opening may be provided in the source electrode 509, and light may be applied to the gate from the opening. Alternatively, the opening may be filled with a transparent electrode material.

<実施例4>
図6は、本発明の第4の実施例の構成を示す図であり、IGBTへの応用例を示している。エミッタ電極609の上方にLED610がマウントされている。光をゲート電極直下のチャネル形成領域に導くために、エミッタ電極609には開口613が設けられている。ゲート部の上にあるエミッタ電極609を、ゲート電極608が配置されている方向に切って、溝を作るようにしてもよい。この場合、数ミクロンから10ミクロン程度のゲート寸法において、光の回折は生じにくい。
<Example 4>
FIG. 6 is a diagram showing the configuration of the fourth embodiment of the present invention, and shows an application example to the IGBT. An LED 610 is mounted above the emitter electrode 609. An opening 613 is provided in the emitter electrode 609 in order to guide light to a channel formation region immediately below the gate electrode. The emitter electrode 609 on the gate portion may be cut in the direction in which the gate electrode 608 is disposed to form a groove. In this case, light diffraction hardly occurs at a gate size of about several microns to 10 microns.

また、LED610を間に、エミッタ電極609の上面と対向する側に、光反射板611を備えている。光反射板611は、表面を反射材でコーティングするか、あるいはメッキ処理してもよい。エミッタ電極609において、LED光源からの光が当たる領域は、表面を反射材でコーティングするか、あるいはメッキ処理するようにしてもよい。   Further, a light reflection plate 611 is provided on the side facing the upper surface of the emitter electrode 609 with the LED 610 interposed therebetween. The light reflecting plate 611 may be coated on the surface with a reflecting material or may be plated. In the emitter electrode 609, the region that receives light from the LED light source may be coated with a reflective material on the surface or may be plated.

また、LED610からの光の通過する開口613内は、絶縁性の透明樹脂(不図示)を埋設されている。本実装例においても、複数のLEDを実装してもよい。光の半導体基板への透過を考慮して波長の選択を行うようにしてもよい。   In addition, an insulating transparent resin (not shown) is embedded in the opening 613 through which light from the LED 610 passes. Also in this mounting example, a plurality of LEDs may be mounted. The wavelength may be selected in consideration of transmission of light to the semiconductor substrate.

LEDでIBGTやMOSFET全体を照射するためには、LEDから出て光を拡散させてからゲート直下のチャネル形成領域に導くために、LEDとエミッタ電極の間に光拡散板を配置するようにしてもよい。   In order to irradiate the entire IBGT or MOSFET with an LED, a light diffusing plate is disposed between the LED and the emitter electrode in order to diffuse the light out of the LED and then guide it to the channel formation region directly under the gate. Also good.

<光導波路の参考例>
図7は、非特許文献2(IEEE Photonics Technology Letters, Vol.16、No 1, p117, 2004)からそのまま引用したものである。(図7に示した非特許文献2でなされた研究に、本願発明者はいっさい関与していない。)本願明細書であえて非特許文献2の図面を引用した趣旨は、あくまでも、導波路のイメージの理解を援けるためである。マイクロ光導波路(図7(A)、図7(B))及び、それのソケット(図7(D))と光コンピュータの部分(図7(C))を示している。図7(A)は、多数の光を導くための光導波路(Wave Guide)であり、図7(B)はその一つの部分拡大図である。光導波路は円柱状であり、その直径は5um程度である。
<Reference example of optical waveguide>
FIG. 7 is taken directly from Non-Patent Document 2 (IEEE Photonics Technology Letters, Vol. 16, No 1, p117, 2004). (The inventor of the present application is not involved in the research conducted in Non-Patent Document 2 shown in FIG. 7.) The purpose of quoting the drawing of Non-Patent Document 2 in the present specification is merely an image of a waveguide. This is to support the understanding of The micro optical waveguide (FIGS. 7A and 7B), its socket (FIG. 7D) and the optical computer portion (FIG. 7C) are shown. FIG. 7A is an optical waveguide for guiding a large number of lights, and FIG. 7B is a partial enlarged view thereof. The optical waveguide is cylindrical and has a diameter of about 5 μm.

上記したIGBTやパワーMOSFET等のゲートの寸法と同程度である。光導波路は、図7(C)のソケット部を通り固定され、光回路を形成し、一列に並んだソケットやマトリックス状のソケットの試作が報告されている(非特許文献2)。   The size of the gate is the same as that of the IGBT or power MOSFET described above. An optical waveguide is fixed through the socket part of FIG. 7C to form an optical circuit, and trial production of sockets arranged in a row or a matrix-like socket has been reported (Non-Patent Document 2).

<実施例5>
図7に示されているような、光導波路とソケットを利用することによって、半導体デバイスの必要な部分に光を導くことができる。すなわち、光源から、光導波路、ソケットを通して、素子のゲート領域に光を照射するようにしてもよい。
<Example 5>
By using an optical waveguide and a socket as shown in FIG. 7, light can be guided to a necessary portion of the semiconductor device. That is, light may be emitted from the light source to the gate region of the element through the optical waveguide and the socket.

有機EL(Electro Luminescence)ディスプレイは、よく知られているように、面発光素子であり、微細構造素子であり、発光強度が調節自在であり、種種の波長の光が発光できる、等の特徴を有する。LEDは、発光素子の寸法は0.1mm角くらいから0.3mm角程度であり、IGBTやパワーMOSFETの半導体基板のサイズは10mm角程度であるため、光を全体に渡らせるには、光拡散する方法が必要になる。   As is well known, an organic EL (Electro Luminescence) display is a surface light emitting element, a fine structure element, light emission intensity is adjustable, and light of various wavelengths can be emitted. Have. The LED has a light emitting element size of about 0.1 mm square to about 0.3 mm square, and the size of the semiconductor substrate of the IGBT or power MOSFET is about 10 mm square. You need a way to do it.

<実施例6>
「Optical Gate」構造の光源として、面発光素子を用いた場合、そのような構造は不要であり、光でスイッチングすることが出来る。ゲート電極が透明電極材料からなるIGBTやパワーMOSFETを作製し、例えば図6に示したようにエミッタ電極に開口を備えた構造にしてから、ゲート側に面発光素子を貼り付けることで素子として完成する。その後、遮光用に樹脂等で封止する。なお、ディスプレイ用の光源は周波数応答が相対的に低いことから、高速スイッチングには向いていない。
<Example 6>
When a surface light emitting element is used as a light source having an “Optical Gate” structure, such a structure is unnecessary and can be switched by light. An IGBT or power MOSFET whose gate electrode is made of a transparent electrode material is manufactured, and for example, as shown in FIG. 6, an emitter electrode is provided with an opening, and then a surface light emitting element is attached to the gate side to complete the element. To do. Thereafter, sealing is performed with a resin or the like for light shielding. In addition, since the light source for displays has a relatively low frequency response, it is not suitable for high-speed switching.

図8は、面発光素子(有機EL)815をIGBT上にマウントした例を示している。光はほぼIGBTのゲート側に垂直に入射される。エミッタ電極809及びゲート電極808は、紙面垂直方向に延在され、不図示の端部でそれぞれ接合されている。   FIG. 8 shows an example in which a surface light emitting element (organic EL) 815 is mounted on an IGBT. Light is incident substantially perpendicularly to the gate side of the IGBT. The emitter electrode 809 and the gate electrode 808 extend in the direction perpendicular to the plane of the drawing, and are joined at end portions (not shown).

IGBT側は、接合面812より下方の領域は、透明樹脂等の絶縁膜810が充填されており、光を透過させる。また必要に応じて、例えばn+領域805、806等に対応する位置には、遮光部材(遮光膜)814を配設してもよい。図8の面発光素子815は薄型である。   On the IGBT side, a region below the bonding surface 812 is filled with an insulating film 810 such as a transparent resin, and transmits light. If necessary, for example, a light shielding member (light shielding film) 814 may be disposed at a position corresponding to the n + regions 805, 806, and the like. The surface light emitting element 815 in FIG. 8 is thin.

<実施例7>
図9は、本発明の第7の実施例の断面構成を模式的に示す図である。LED913よりなる点光源光と、光拡散層(光拡散板)916を備えている。LED913の光拡散層(光拡散板)916の対向面と反対側には、光反射板915が配設されている。光拡散層916は、点光源であるLED913からの光を拡散し、ゲート部等の光照射先に均等に光が到達する作用を有する。また、図8と同様に、接合面912の所定の箇所に、遮光膜914を設けてもよい。透明絶縁樹脂910をIGBT上に堆積してから、発光部917と接合する。LED916は、有機EL等に比べて発光効率は高く、高い周波数特性があるため、スイッチング周波数も高くできる。
<Example 7>
FIG. 9 is a diagram schematically showing a cross-sectional configuration of the seventh embodiment of the present invention. A point light source composed of an LED 913 and a light diffusion layer (light diffusion plate) 916 are provided. A light reflection plate 915 is disposed on the opposite side of the light diffusion layer (light diffusion plate) 916 of the LED 913 from the opposite surface. The light diffusion layer 916 has a function of diffusing light from the LED 913 that is a point light source, so that the light reaches the light irradiation destination such as a gate portion evenly. Further, similarly to FIG. 8, a light shielding film 914 may be provided at a predetermined portion of the bonding surface 912. A transparent insulating resin 910 is deposited on the IGBT and then joined to the light emitting portion 917. Since the LED 916 has higher luminous efficiency and higher frequency characteristics than an organic EL or the like, the switching frequency can be increased.

本実施例では、点光源と光拡散層を用いた例を説明したが、点光源を利用する場合には、これ以外にも、光ファイバを利用してもよいし、あるいは、光学材料を適宜選択するか、あるいは、光学材料の屈折率や透過率等を制御することによって、必要な部分に集中的に光を照射するようにしてもよい。   In this embodiment, an example using a point light source and a light diffusion layer has been described. However, in the case of using a point light source, an optical fiber may be used in addition to this, or an optical material may be appropriately selected. The light may be intensively applied to a necessary portion by selecting or controlling the refractive index and transmittance of the optical material.

透明ゲート電極と透明ゲート絶縁膜の境界面の面粗度を下げ光を拡散する構成としてもよい。あるいは、ゲート電極とゲート絶縁膜の境界面に、無反射コーティング被膜を備えた構成としてもよい。   It is also possible to reduce the surface roughness of the boundary surface between the transparent gate electrode and the transparent gate insulating film and diffuse light. Or it is good also as a structure provided with the non-reflective coating film in the interface of a gate electrode and a gate insulating film.

本実施例において、ゲート部を照射する光源を半導体レーザで構成してもよい。
本実施例において、半導体レーザはシリコン半導体レーザ(シリコンレーザ)で構成してもよい。
本実施例において、光源を、スイッチング素子と同一のシリコンウエハ上に形成されるシリコン半導体レーザで構成してもよい。
本実施例において、前記シリコン半導体レーザからの光が、前記スイッチング素子のゲート部を照射するように、前記シリコン半導体レーザは前記ゲート部の隣に配置され、前記シリコン半導体レーザからの出射光が前記ゲート部の上部を照射するように案内される構成としてもよい。本実施例において、前記シリコン半導体レーザからの出射光を反射し、前記反射光を前記ゲート部の上部を照射させるミラーを備えた構成としてもよい。
In this embodiment, the light source for irradiating the gate portion may be constituted by a semiconductor laser.
In this embodiment, the semiconductor laser may be a silicon semiconductor laser (silicon laser).
In this embodiment, the light source may be composed of a silicon semiconductor laser formed on the same silicon wafer as the switching element.
In this embodiment, the silicon semiconductor laser is disposed next to the gate portion so that the light from the silicon semiconductor laser irradiates the gate portion of the switching element, and the emitted light from the silicon semiconductor laser is It is good also as a structure guided so that the upper part of a gate part may be irradiated. In the present embodiment, a configuration may be provided that includes a mirror that reflects light emitted from the silicon semiconductor laser and irradiates the reflected light on the upper portion of the gate portion.

以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。   Although the present invention has been described with reference to the above-described embodiments, the present invention is not limited to the configurations of the above-described embodiments, and various modifications that can be made by those skilled in the art within the scope of the present invention. Of course, including modifications.

本発明の一実施の形態の概略構成を模式的に示す図である。It is a figure which shows typically schematic structure of one embodiment of this invention. 本発明の第1の実施例の概略構成を模式的に示す図である。It is a figure which shows typically schematic structure of the 1st Example of this invention. 本発明の第2の実施例の概略構成を模式的に示す図である。It is a figure which shows typically schematic structure of the 2nd Example of this invention. 公知の半導体デバイスの概略構成を模式的に示す分解斜視図である。It is a disassembled perspective view which shows typically schematic structure of a well-known semiconductor device. 本発明の第3の実施例の概略構成を模式的に示す図である。It is a figure which shows typically schematic structure of the 3rd Example of this invention. 本発明の第4の実施例の概略構成を模式的に示す図である。It is a figure which shows typically schematic structure of the 4th Example of this invention. 本発明の第5の実施例の概略構成を模式的に示す図である。It is a figure which shows typically schematic structure of the 5th Example of this invention. 本発明の第6の実施例の概略構成を模式的に示す図である。It is a figure which shows typically schematic structure of the 6th Example of this invention. 本発明の第7の実施例の概略構成を模式的に示す図である。It is a figure which shows typically schematic structure of the 7th Example of this invention. IGBT動作時のキャリアの流れを示す図(非特許文献1からそのまま引用)である。It is a figure which shows the flow of the carrier at the time of IGBT operation | movement (cited as it is from the nonpatent literature 1). トレンチ型IGBTの構造を説明する図(三菱電機株式会社のHPからそのまま引用)である。It is a figure (it quotes as it is from Mitsubishi Electric's HP) explaining the structure of trench type IGBT. パワーMOSFETのオン抵抗を説明する図(非特許文献1からそのまま引用)である。It is a figure explaining the on-resistance of power MOSFET (cited as it is from nonpatent literature 1). パワーMOSFETのオン抵抗の電圧電流特性説明する図(非特許文献1からそのまま引用)である。It is a figure explaining the voltage-current characteristic of on-resistance of power MOSFET (cited as it is from nonpatent literature 1).

符号の説明Explanation of symbols

101 P基板
102 n+領域(ソース拡散層)
103 n+領域(ドレイン拡散層)
201 n+基板
202 n−エピタキシャル層
203、204 p層(pウエル)
205 n+領域(ソース拡散層)
206 n+領域(ドレイン拡散層)
207 ソース電極
208 ドレイン電極
209 ゲート絶縁膜
210 ゲート電極
301 p+基板
302 n+バッファ層
303 n−エピタキシャル層
304 pベース層
305 n+領域(ソース拡散層)
306 n+領域(ドレイン拡散層)
307 ソース電極
308 ドレイン電極
309 ゲート絶縁膜
310 ゲート電極
311 トレンチ
312 絶縁膜
313 導電部材(ゲート電極)
314 光反射板
315 コレクタ電極
401 ソース
402 ゲート
403 ドレイン
501 n+基板
502 n−エピタキシャル層
503、504 p層(pウエル)
505 n+領域(ソース拡散層)
506 n+領域(ドレイン拡散層)
507 ゲート絶縁膜
508 ゲート電極
509 ソース電極
510 LED
511 ドレイン電極
601 p+基板
602 n−エピタキシャル層
603、604 p層(pウエル)
605 n+領域(ソース拡散層)
606 n+領域(ドレイン拡散層)
607 ゲート絶縁膜
608 ゲート電極
609 エミッタ電極
610 LED
611 光反射板
612 コレクタ電極
801 p+基板
802 n−エピタキシャル層
803、804 p層(pウエル)
805 n+領域(ソース拡散層)
806 n+領域(ドレイン拡散層)
807 ゲート絶縁膜
808 ゲート電極
809 エミッタ電極
810 透明絶縁樹脂
811 コレクタ電極
812 接合面
813 光発光層
814 遮光膜
815 面発光素子
901 p+基板
902 n−エピタキシャル層
903、904 p層(pウエル)
905 n+領域(ソース拡散層)
906 n+領域(ドレイン拡散層)
907 ゲート絶縁膜
908 ゲート電極
909 エミッタ電極
910 透明絶縁樹脂
911 コレクタ電極
912 接合面
913 LED(点光源)
914 遮光膜
915 光反射板
916 光拡散層
917 光学素子
101 P substrate 102 n + region (source diffusion layer)
103 n + region (drain diffusion layer)
201 n + substrate 202 n− epitaxial layer 203, 204 p layer (p well)
205 n + region (source diffusion layer)
206 n + region (drain diffusion layer)
207 Source electrode 208 Drain electrode 209 Gate insulating film 210 Gate electrode 301 p + substrate 302 n + buffer layer 303 n− epitaxial layer 304 p base layer 305 n + region (source diffusion layer)
306 n + region (drain diffusion layer)
307 Source electrode 308 Drain electrode 309 Gate insulating film 310 Gate electrode 311 Trench 312 Insulating film 313 Conductive member (gate electrode)
314 Light Reflector 315 Collector Electrode 401 Source 402 Gate 403 Drain 501 n + Substrate 502 n−Epitaxial Layers 503 and 504 p Layer (P Well)
505 n + region (source diffusion layer)
506 n + region (drain diffusion layer)
507 Gate insulating film 508 Gate electrode 509 Source electrode 510 LED
511 Drain electrode 601 p + substrate 602 n- epitaxial layer 603, 604 p layer (p well)
605 n + region (source diffusion layer)
606 n + region (drain diffusion layer)
607 Gate insulating film 608 Gate electrode 609 Emitter electrode 610 LED
611 Light reflection plate 612 Collector electrode 801 p + substrate 802 n− epitaxial layer 803, 804 p layer (p well)
805 n + region (source diffusion layer)
806 n + region (drain diffusion layer)
807 Gate insulating film 808 Gate electrode 809 Emitter electrode 810 Transparent insulating resin 811 Collector electrode 812 Bonding surface 813 Light-emitting layer 814 Light-shielding film 815 Surface light-emitting element 901 p + substrate 902 n-epitaxial layers 903 and 904 p-layer (p-well)
905 n + region (source diffusion layer)
906 n + region (drain diffusion layer)
907 Gate insulating film 908 Gate electrode 909 Emitter electrode 910 Transparent insulating resin 911 Collector electrode 912 Bonding surface 913 LED (point light source)
914 Light-shielding film 915 Light reflection plate 916 Light diffusion layer 917 Optical element

Claims (14)

パワーMOSFETと
キャリアが走行するチャネル領域の近辺に光を照射する光源を備え、
前記光源は、前記パワーMOSFETのゲート電極が配設される面と対向して配設された発光素子を備え、
前記ゲート電極が前記光を透過する導電部材よりなり、ゲート絶縁膜が前記光を透過する絶縁部材よりなり、
半導体装置と前記発光素子の接合面において、所定の部位に遮光部材を備え
前記光源をオンさせ、前記パワーMOSFETにチャネル電流を流す、ことを特徴とする半導体装置。
A power MOSFET and a light source that irradiates light in the vicinity of the channel region where the carrier travels,
The light source includes a light emitting element disposed to face a surface on which the gate electrode of the power MOSFET is disposed,
The gate electrode is made of a conductive member that transmits the light, and the gate insulating film is made of an insulating member that transmits the light,
In the bonding surface between the semiconductor device and the light emitting element, a light shielding member is provided at a predetermined portion ,
A semiconductor device, wherein the light source is turned on and a channel current is passed through the power MOSFET .
前記光源からの光を導波する光導波路を備えていることを特徴とする請求項記載の半導体装置。 The semiconductor device according to claim 1, characterized in that it comprises an optical waveguide for guiding light from the light source. 前記光源からの光を導波する光導波路に光拡散層を備え、前記光源からの光を拡散することを特徴とする請求項記載の半導体装置。 Comprising a light diffusion layer on the optical waveguide for guiding light from the light source, the semiconductor device according to claim 1, wherein the diffusing light from the light source. 前記光源として前記半導体装置のゲート電極が配設される面と対向して光源が配設され、前記光源と前記半導体装置との間に光拡散層が配設され、前記光源の前記光拡散層に対向する側と反対側に光反射板を備えた発光素子を備えている、ことを特徴とする請求項に記載の半導体装置。 As the light source, a light source is disposed facing a surface on which the gate electrode of the semiconductor device is disposed, a light diffusion layer is disposed between the light source and the semiconductor device, and the light diffusion layer of the light source the semiconductor device of claim 1, further comprising a light-emitting device having a light reflecting plate, it is characterized in the side opposed to the side opposite to. 前記ゲート電極と前記ゲート絶縁膜の境界面に面粗度を相対的に下げた領域を備え、光を拡散する、ことを特徴とする請求項に記載の半導体装置。 Includes a relatively lower region of the surface roughness at the interface of the gate insulating film and the gate electrode, it diffuses the light, the semiconductor device according to claim 1, characterized in that. ゲート電極とゲート絶縁膜の境界面に、無反射コーティング被膜を備える、ことを特徴とする請求項に記載の半導体装置。 The boundary surface of the gate electrode and the gate insulating film comprises an antireflection coating film, a semiconductor device according to claim 1, characterized in that. 前記光源がLED(Light Emitting Diode)を含むことを特徴とする請求項に記載の半導体装置。 The semiconductor device according to claim 1 , wherein the light source includes an LED (Light Emitting Diode). 前記光源がLED(Light Emitting Diode)を含み、1つ又は複数のLEDがソース電極と前記ゲート電極の間に接続されている、ことを特徴とする請求項に記載の半導体装置。 The semiconductor device according to claim 1 , wherein the light source includes an LED (Light Emitting Diode), and one or a plurality of LEDs are connected between a source electrode and the gate electrode. 前記半導体装置と前記発光素子の接合面において、所定の部位に遮光部材を備えていることを特徴とする請求項記載の半導体装置。 Wherein the junction surface of the semiconductor device and the light emitting element, a semiconductor device according to claim 1, characterized in that it comprises a light blocking member at the predetermined site. 前記発光素子が、有機EL(Electro Luminescence)素子を含むことを特徴とする請求項記載の半導体装置。 The light emitting element, a semiconductor device according to claim 1, comprising an organic EL (Electro Luminescence) element. 前記光源が半導体レーザを含むことを特徴とする請求項記載の半導体装置。 The semiconductor device according to claim 1, characterized in that said light source comprises a semiconductor laser. 前記半導体レーザはシリコン半導体レーザである、ことを特徴とする請求項11記載の半導体装置。 The semiconductor device according to claim 11 , wherein the semiconductor laser is a silicon semiconductor laser. 前記シリコン半導体レーザからの光が前記スイッチング素子のゲート部を照射するように、前記シリコン半導体レーザが前記ゲートの隣に配置され、前記シリコン半導体レーザからの出射光が前記ゲート部の上部を照射するように案内される、ことを特徴とする請求項12記載の半導体装置。 The silicon semiconductor laser is disposed next to the gate so that the light from the silicon semiconductor laser irradiates the gate portion of the switching element, and the emitted light from the silicon semiconductor laser irradiates the upper portion of the gate portion. The semiconductor device according to claim 12 , wherein the semiconductor device is guided as follows. 前記シリコン半導体レーザからの出射光を反射し、前記反射光を前記ゲート部の上部を照射させるミラーが設けられることを特徴とする請求項13記載の半導体装置。 14. The semiconductor device according to claim 13 , further comprising a mirror that reflects light emitted from the silicon semiconductor laser and irradiates an upper part of the gate portion with the reflected light.
JP2007337579A 2007-01-09 2007-12-27 Semiconductor device Expired - Fee Related JP5015762B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007337579A JP5015762B2 (en) 2007-01-09 2007-12-27 Semiconductor device
US11/970,561 US20080173877A1 (en) 2007-01-09 2008-01-08 Semiconductor apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007001556 2007-01-09
JP2007001556 2007-01-09
JP2007337579A JP5015762B2 (en) 2007-01-09 2007-12-27 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2008193063A JP2008193063A (en) 2008-08-21
JP5015762B2 true JP5015762B2 (en) 2012-08-29

Family

ID=39752822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007337579A Expired - Fee Related JP5015762B2 (en) 2007-01-09 2007-12-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5015762B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101203345B (en) * 2005-06-09 2012-09-05 美国石膏公司 High starch light weight gypsum wallboard

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5059989B1 (en) * 2011-06-28 2012-10-31 パナソニック株式会社 Semiconductor device and manufacturing method thereof
KR101695426B1 (en) * 2016-07-08 2017-01-23 군산대학교 산학협력단 Hybrid Photoelectric Conversion Device
JP7453618B2 (en) 2020-03-19 2024-03-21 株式会社Flosfia Energization mechanism and its energization method
WO2024054966A1 (en) * 2022-09-09 2024-03-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Light controlled switch module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293887A (en) * 1987-05-26 1988-11-30 Nippon Denso Co Ltd Light input-type semiconductor element
JPH01220481A (en) * 1988-02-29 1989-09-04 Sharp Corp Light-driven mosfet relay
JPH02141060A (en) * 1988-11-21 1990-05-30 Fuji Xerox Co Ltd Adhesive type color picture reader
JPH0521828A (en) * 1991-07-10 1993-01-29 Nippondenso Co Ltd Light input type semiconductor device
JPH05206509A (en) * 1992-01-28 1993-08-13 Yokogawa Electric Corp Light-controlled fet
JP3352840B2 (en) * 1994-03-14 2002-12-03 株式会社東芝 Reverse parallel connection type bidirectional semiconductor switch
JP3950594B2 (en) * 1999-09-03 2007-08-01 ローム株式会社 Display device
US6376878B1 (en) * 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
JP2001230443A (en) * 2000-02-16 2001-08-24 Fujitsu Ltd Optical semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101203345B (en) * 2005-06-09 2012-09-05 美国石膏公司 High starch light weight gypsum wallboard

Also Published As

Publication number Publication date
JP2008193063A (en) 2008-08-21

Similar Documents

Publication Publication Date Title
US8168999B2 (en) Semiconductor device having IGBT and diode
JP5015762B2 (en) Semiconductor device
US9450134B2 (en) Photocoupler
CN111081694B (en) Electronic device, splicing electronic equipment and operation method thereof
JPS643069B2 (en)
TWI668855B (en) Micro LED display panel
US8183512B2 (en) Optically-triggered power system and devices
JP6761872B2 (en) Semiconductor relay
KR20120030139A (en) Wavelength specific silicon light emitting structure
JP6285573B2 (en) Light emitting element
KR102098937B1 (en) Light emitting device
US8450127B2 (en) Light emitting semiconductor diode
KR102075749B1 (en) Light emitting device package
US9425356B2 (en) Light emitting device
US20080173877A1 (en) Semiconductor apparatus
JPH05327017A (en) Semiconductor light emitting element
KR102594206B1 (en) Semiconductor device
KR102600336B1 (en) Light emitting device
KR20180074199A (en) Semiconductor device and optical module including the same
JP2017152542A (en) Optically driven semiconductor element
KR102199992B1 (en) Light emitting device
KR102029867B1 (en) Light emitting device package, and lighting system
EP3640983A1 (en) Electronic device, tiled electronic apparatus and operating method of the same
JP2004289068A (en) Semiconductor light emitting element and apparatus
KR20150145546A (en) Light emitting device package and lighting system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5015762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees