JP5010938B2 - 待ち時間の短い基線ワンダー補償システムおよび方法 - Google Patents

待ち時間の短い基線ワンダー補償システムおよび方法 Download PDF

Info

Publication number
JP5010938B2
JP5010938B2 JP2007037771A JP2007037771A JP5010938B2 JP 5010938 B2 JP5010938 B2 JP 5010938B2 JP 2007037771 A JP2007037771 A JP 2007037771A JP 2007037771 A JP2007037771 A JP 2007037771A JP 5010938 B2 JP5010938 B2 JP 5010938B2
Authority
JP
Japan
Prior art keywords
baseline wander
candidate data
estimate
signal
estimates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007037771A
Other languages
English (en)
Other versions
JP2007299509A (ja
JP2007299509A5 (ja
Inventor
ヤン シュエシ
ウー ジニング
Original Assignee
マーベル ワールド トレード リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マーベル ワールド トレード リミテッド filed Critical マーベル ワールド トレード リミテッド
Publication of JP2007299509A publication Critical patent/JP2007299509A/ja
Publication of JP2007299509A5 publication Critical patent/JP2007299509A5/ja
Application granted granted Critical
Publication of JP5010938B2 publication Critical patent/JP5010938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10268Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10046Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10203Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

本願は、米国特許法(米国法第35巻)119(e)条に基づき、2006年2月21日提出の米国仮出願番号60/775,160、及び2006年4月7日提出の米国仮出願番号60/790,388の恩恵を受けることを主張しており、その全内容を参照として組み込む。
本発明の実施形態は大まかに言って、データ記録およびデータ通信を含む利用法のための信号および/または信号に対応するデータ列の処理システム・処理方法に関する。
特に、本発明の実施形態は、信号の検知中に信号の基線ワンダー(baseline wander)を概算し該信号の基線ワンダーを補償するシステムおよび方法に関している。
データ記録・データ通信システムには、信号に対して様々なデータ処理および/または信号処理機能を行う処理段階を含んだものが多い。これら処理段階はしばしば実際の回路設計あるいは基礎物理学的考察上の理由が含まれうる理由により交流(AC)結合される。例えば、交流結合は時としてデジタル回路内で、論理「高」に対応するある電圧レベルを有す第一デジタル処理段階を、論理「高」に対応する異なる電圧レベルを有す第二デジタル処理段階に結合すべく使用され、前記二つのデジタル処理段階を順次使用して該信号にデジタル処理を行うことができる。
信号が直流(DC)成分のような低周波成分を含む場合、交流結合により該信号内の低周波成分が抑制あるいは排除されることがあり、これにより該信号が歪曲される。信号が歪曲されると、該信号の移動平均振幅が変動することがある。ここで使用される、信号の移動平均振幅(そのDC成分としても知られている)は、一般的に、信号の「基線」あるいは「基線成分」と呼ばれており、基線の変動は一般的に、信号の「基線ワンダー」と呼ばれている。従って、上述の信号の歪曲は基線ワンダーを生じる。
交流結合に加えて、他の基線ワンダーの原因も存在し、その中には、ハイパスフィルタ(HPF)特性を呈す他の処理段階、通信チャネル、および/または、記憶チャネルが含まれ、これらによっても低周波が抑制されることで信号が歪曲され基線ワンダーが生じる。
基線ワンダーを軽減すべく、設計者は時に専用のエンコーダを導入している。これらエンコーダは、エンコードされたデータ列が信号に変調される際にその信号の基線の大きさ(magnitude)が低くなるように、データの入力列をエンコードする。従って、基線ワンダーは信号全体に重要な影響を及ぼさない。
しかしこれらエンコーダ及び関連デコーダは送信機・受信機構造を複雑にするし、このようなエンコーダが使用されても信号の基線成分の全てが取り除かれるわけでは概してない。従い、信号検知の際に信号の基線ワンダーを概算し、該基線ワンダーを補償する、改良されたシステムおよび方法を提供することが望ましいと思われる。信号基線ワンダー補償の際に、重要な遅延が信号検知に対して起こらないよう、待ち時間が短い(low latency)方法が好ましい。さらに、待ち時間がゼロあるいはゼロに近くなるよう、信号の基線ワンダー補償を信号を検知する際に行うことが好ましい。
本発明は、信号の検知中に該信号の基線ワンダーを概算し、該信号の基線ワンダーを補償するシステムおよび方法を提供することで、様々な実施形態において、先行技術の欠陥を提起する。一つの側面においては、本発明は検知器内で基線ワンダー概算および補償を統合させるシステムおよび方法を含む。より詳しくは、前記システムおよび方法は一側面において、ローカル決定フィードバックを使用して信号の検知中に基線ワンダーの概算を算出し、そして基線ワンダーを補償する検知器を含む。一つの構成においては、前記検知器は、ヴィテルビ検知器などの、トレリスに基づく検知器である。ある実装例においては、ヴィテルビ検知器の各段階(クロックサイクル)について、システムがその段階における状態に繋がるヴィテルビ・トレリス内の各生存パスメモリの基線ワンダー概算を算出する。システムはその後、その状態についてのヴィテルビメトリック(距離に基づくメトリック)を算出および比較する際、基線ワンダー概算を補償する。これらヴィテルビメトリックの比較結果を使用して、ヴィテルビ検知においてどのパスが生存パスとなり、どのパスが切り捨てられるパスとなるか、決定する。システムは、特定の段階の基線ワンダー概算を、前の段階で生成された基線ワンダー概算に一部に基づいて、再帰的に生成してもよい。
ある実装例においては、システムは、予め選択された第一次ハイパスフィルタモデルあるいは第二次ハイパスフィルタモデルなどの、チャネル応答の予め選択されたモデルに一部に基づいて、基線ワンダー概算を生成する。一つの特徴としては、本発明は、モデルのチャネル応答と現実のチャネル応答との間の不整合を適応的に補償するシステムおよび方法を含む。
別の特徴としては、本発明は、前の段階で生存パスとして選択されたパスに関する情報が現在の段階では入手できないような、「パイプライン・ヴィテルビ」(pipelined Viterbi)実装とともに使用されるシステムおよび方法を含む。
一側面としては、本発明は、信号を検知して検知データ列を提供する方法であって、複数の候補データ列を提供する工程と、前記候補データ列個々と関連付けて基線ワンダー概算を算出する工程と、前記信号に基づくメトリックを、前記候補データ列個々に基づくメトリック個々と比較する工程であって、比較結果を前記基線ワンダー概算の対応するものにより補償する工程と、前記比較結果に基づき、前記複数の候補データ列のうちの一つを前記検知データ列として選択する工程とを含む、方法を提供する。
一実装例としては、前記基線ワンダー概算のうち対応するものにより、前記候補データ列個々に基づくメトリック個々をオフセットすることで、前記比較結果を補償する。前記信号に基づくメトリックを比較し、前記複数の候補データ列のうちの一つを選択する工程は、第一段階で、前記候補データ列個々の箇所と関連付けられた初期基線ワンダー概算を算出することと、前記第一段階で、前記信号に基づく第一のメトリックを、前記候補データ列個々の各々における箇所に基づくメトリックと比較することであって、比較結果を前記初期基線ワンダー概算のうち対応するものにより補償することと、前記第一段階で、一以上の候補データ列を前記比較結果に基づき前記検知データ列の候補として切り捨てることとを含んでもよい。前記方法は、第二段階で、前記第一段階で切り捨てられなかった前記候補データ列個々の追加的箇所と関連付けられた、追加的な基線ワンダー概算を算出する工程と、前記第二段階で、前記信号に基づく第二のメトリックを、前記候補データ列個々の各々における追加的箇所に基づく追加的なメトリックと比較する工程であって、前記第二段階の比較結果を、前記追加的な基線ワンダー概算の対応するものにより補償する工程と、前記第二段階で、追加的な候補データ列を前記第二段階の前記比較結果に基づき前記検知データ列の候補として切り捨てる工程とをさらに含んでもよい。
一実装例としては、前記候補データ列はヴィテルビ・トレリスのパスメモリに対応する。前記候補データ列個々に関連付けられている前記基線ワンダー概算は、前の段階のパスメモリに関連付けられた基線ワンダー概算に基づき現在の段階で算出された単一基線ワンダー概算を含み、前記前の段階は、前記現在の段階の前の複数の段階であることとしてもよい。
前記信号に基づく前記メトリックを前記候補データ列個々に基づくメトリック個々と比較する工程は、前記信号に基づく前記メトリックと、前記候補データ列個々に基づくメトリック個々の各々との間の距離尺度を算出することを含んでもよい。前記距離尺度は、ユークリッド距離尺度に基づいてもよい。
一実装例としては、前記複数の候補データ列のうちの一つを選択する工程は、前記信号に基づくメトリックに最も近い対応するメトリックを持つ前記候補データ列を選択することを含んでもよい。
方法はさらに、第一段階で、前記候補データ列個々の箇所と関連付けられた第一の複数の基線ワンダー概算を算出することと、第二段階で、前記第一の複数の基線ワンダー概算に少なくとも基づき、第二の複数の基線ワンダー概算を再帰的に算出することとを含んでもよい。
基線ワンダー概算を算出する工程は、基線ワンダーの源のモデルに基づき前記基線ワンダー概算を算出することを含んでもよい。前記基線ワンダーの源のモデルは、ハイパスフィルタモデルを含んでもよい。
基線ワンダー概算を算出する工程は、一部にノイズ概算に基づき、適応的基線ワンダー概算を算出することを含んでもよい。適応的基線ワンダー概算を算出する工程は、ローパスフィルタノイズ概算を含んでもよい。前記ノイズ概算のうち少なくとも一つを、対応する、前に算出された適応的基線ワンダー概算と、対応する候補データ列の要素と、前に受信された前記信号の要素とに基づき算出することもできる。基線ワンダー概算を算出する工程は、基線ワンダー源の予め選択されたモデルに基づき、少なくとも一つの、モデルに基づく基線ワンダー概算を算出することと、前記少なくとも一つのモデルに基づく基線ワンダー概算を、少なくとも一つの適応的基線ワンダー概算に加えることとをさらに含むこともできる。
別の側面としては、本発明は、信号を検知して検知データ列を提供するシステムであって、複数の候補データ列を処理する検知器と、前記候補データ列個々と関連付けて基線ワンダー概算を算出する基線ワンダー概算器とを含み、前記検知器は、前記信号に基づくメトリックを、前記候補データ列個々に基づくメトリック個々と比較し、比較結果を前記基線ワンダー概算の対応するものにより補償し、前記比較結果に基づき、前記複数の候補データ列のうちの一つを前記検知データ列として選択するようさらに構成された、システムを含む。
前記検知器は、前記基線ワンダー概算のうち対応するものにより、前記候補データ列個々に基づくメトリック個々をオフセットすることで、前記比較結果を補償するようさらに構成されていてもよい。
一実装例としては、前記基線ワンダー概算器は、第一段階で、前記候補データ列個々の箇所と関連付けられた基線ワンダー概算を算出するよう構成されており、前記検知器は、前記第一段階で、前記信号に基づく第一のメトリックを、前記候補データ列個々の各々における箇所に基づくメトリックと比較し、比較結果を前記基線ワンダー概算のうち対応するものにより補償し、前記第一段階で、一以上の候補データ列を前記比較結果に基づき前記検知データ列の候補として切り捨てるよう構成されていてもよい。前記基線ワンダー概算器は、第二段階で、前記第一段階で切り捨てられなかった前記候補データ列個々の追加的箇所と関連付けられた、追加的な基線ワンダー概算を算出するようさらに構成されており、前記検知器は、前記第二段階で、前記信号に基づく第二のメトリックを、前記候補データ列個々の各々における追加的箇所に基づく追加的なメトリックと比較し、前記第二段階の比較結果を、前記追加的な基線ワンダー概算の対応するものにより補償し、前記第二段階で、追加的な候補データ列を前記第二段階の前記比較結果に基づき前記検知データ列の候補として切り捨てるようさらに構成されていてもよい。
前記候補データ列は該メモリに記憶されているヴィテルビ・トレリスのパスメモリに対応していてもよい。前記候補データ列個々に関連付けられている前記基線ワンダー概算は、前の段階のパスメモリに関連付けられた基線ワンダー概算に基づき現在の段階で算出された単一基線ワンダー概算を含み、前記前の段階は、前記現在の段階の前の複数の段階であってもよい。
前記検知器は、前記信号に基づく前記メトリックと、前記候補データ列個々に基づくメトリック個々の各々との間の距離尺度を算出することにより、前記信号を前記候補データ列個々の各々と比較するようさらに構成されてもよい。前記距離尺度は、ユークリッド距離尺度に基づいてもよい。前記検知器は、前記信号に基づくメトリックに最も近い対応するメトリックを持つ前記候補データ列を選択することにより、前記複数の候補データ列のうちの一つを選択するよう構成されてもよい。
前記基線ワンダー概算器は、第一段階で、前記候補データ列個々の箇所と関連付けられた第一の複数の基線ワンダー概算を算出することと、第二段階で、前記第一の複数の基線ワンダー概算に少なくとも基づき、第二の複数の基線ワンダー概算を再帰的に算出することとにより、基線ワンダー概算を算出するよう構成されてもよい。
一実装例においては、前記概算器は、メモリに記憶されている基線ワンダーの源のモデルに基づき前記基線ワンダー概算を算出するよう構成されてもよい。前記基線ワンダーの源のモデルは、ハイパスフィルタモデルを含んでもよい。
前記基線ワンダー概算器は、一部にノイズ概算に基づき、基線ワンダー概算を算出するよう構成されてもよい。前記基線ワンダー概算器は、ローパスフィルタノイズ概算により適応的基線ワンダー概算を算出するよう構成されてもよい。前記基線ワンダー概算器は、前記ノイズ概算のうち少なくとも一つを、対応する、前に算出された適応的基線ワンダー概算と、対応する候補データ列の要素と、前に受信された前記信号の要素とに基づき算出するよう構成されてもよい。
一実装例としては、前記基線ワンダー概算器は、基線ワンダー源の予め選択されたモデルに基づき、少なくとも一つの、モデルに基づく基線ワンダー概算を算出し、前記少なくとも一つのモデルに基づく基線ワンダー概算を、少なくとも一つの適応的基線ワンダー概算に加えることにより、基線ワンダー概算を算出するよう構成されてもよい。
一側面としては、本発明は、信号を検知して検知データ列を提供する手段と、複数の候補データ列を提供する手段と、前記候補データ列個々と関連付けて基線ワンダー概算を算出する手段と、前記信号に基づくメトリックを、前記候補データ列個々に基づくメトリック個々と比較する手段であって、比較結果を前記基線ワンダー概算の対応するものにより補償する手段と、前記比較結果に基づき、前記複数の候補データ列のうちの一つを前記検知データ列として選択する手段とを含む。
一実装例としては、前記基線ワンダー概算のうち対応するものにより、前記候補データ列個々に基づくメトリック個々をオフセットすることで、前記比較結果を補償する。前記信号に基づくメトリックを比較し、前記複数の候補データ列のうちの一つを選択する手段は、第一段階で、前記候補データ列個々の箇所と関連付けられた初期基線ワンダー概算を算出することと、前記第一段階で、前記信号に基づく第一のメトリックを、前記候補データ列個々の各々における箇所に基づくメトリックと比較することであって、比較結果を前記初期基線ワンダー概算のうち対応するものにより補償することと、前記第一段階で、一以上の候補データ列を前記比較結果に基づき前記検知データ列の候補として切り捨てることとを含んでもよい。システムはさらに、第二段階で、前記第一段階で切り捨てられなかった前記候補データ列個々の追加的箇所と関連付けられた、追加的な基線ワンダー概算を算出する手段と、前記第二段階で、前記信号に基づく第二のメトリックを、前記候補データ列個々の各々における追加的箇所に基づく追加的なメトリックと比較する手段であって、前記第二段階の比較結果を、前記追加的な基線ワンダー概算の対応するものにより補償する手段と、前記第二段階で、追加的な候補データ列を前記第二段階の前記比較結果に基づき前記検知データ列の候補として切り捨てる手段とをさらに含んでもよい。
一実装例としては、前記候補データ列はヴィテルビ・トレリスのパスメモリに対応してもよい。前記候補データ列個々に関連付けられている前記基線ワンダー概算は、前の段階のパスメモリに関連付けられた基線ワンダー概算に基づき現在の段階で算出された単一基線ワンダー概算を含み、前記前の段階は、前記現在の段階の前の複数の段階であってもよい。
前記信号に基づく前記メトリックを前記候補データ列個々に基づくメトリック個々と比較する手段は、前記信号に基づく前記メトリックと、前記候補データ列個々に基づくメトリック個々の各々との間の距離尺度を算出することを含んでもよい。前記距離尺度は、ユークリッド距離尺度に基づいてもよい。
一実装例としては、前記複数の候補データ列のうちの一つを選択する手段は、前記信号に基づくメトリックに最も近い対応するメトリックを持つ前記候補データ列を選択することを含んでもよい。
システムは、第一段階で、前記候補データ列個々の箇所と関連付けられた第一の複数の基線ワンダー概算を算出することと、第二段階で、前記第一の複数の基線ワンダー概算に少なくとも基づき、第二の複数の基線ワンダー概算を再帰的に算出することとを含んでもよい。
基線ワンダー概算を算出する手段は、基線ワンダーの源のモデルに基づき前記基線ワンダー概算を算出することを含んでもよい。前記基線ワンダーの源のモデルは、ハイパスフィルタモデルを含んでもよい。
基線ワンダー概算を算出する手段は、一部にノイズ概算に基づき、適応的基線ワンダー概算を算出することを含んでもよい。適応的基線ワンダー概算を算出する手段は、ローパスフィルタノイズ概算を含んでもよい。ノイズ概算のうち少なくとも一つを算出する手段は、前記ノイズ概算のうち少なくとも一つを、対応する、前に算出された適応的基線ワンダー概算と、対応する候補データ列の要素と、前に受信された前記信号の要素とに基づき算出する手段をさらに含んでもよい。基線ワンダー概算を算出する手段は、基線ワンダー源の予め選択されたモデルに基づき、少なくとも一つの、モデルに基づく基線ワンダー概算を算出することと、前記少なくとも一つのモデルに基づく基線ワンダー概算を、少なくとも一つの適応的基線ワンダー概算に加えることとをさらに含んでもよい。
別の側面としては、本発明は、プロセッサ上で実行される命令を持ち、信号を検知して検知データ列を提供するコンピュータプログラムであって、前記プログラムは以下を実行するための命令を含む:複数の候補データ列を提供する工程と、前記候補データ列個々と関連付けて基線ワンダー概算を算出する工程と、前記信号に基づくメトリックを、前記候補データ列個々に基づくメトリック個々と比較する工程であって、比較結果を前記基線ワンダー概算の対応するものにより補償する工程と、前記比較結果に基づき、前記複数の候補データ列のうちの一つを前記検知データ列として選択する工程。
前記基線ワンダー概算のうち対応するものにより、前記候補データ列個々に基づくメトリック個々をオフセットする命令により、前記比較結果を補償することもできる。前記信号に基づくメトリックを比較し、前記複数の候補データ列のうちの一つを選択する命令は、第一段階で、前記候補データ列個々の箇所と関連付けられた初期基線ワンダー概算を算出することと、前記第一段階で、前記信号に基づく第一のメトリックを、前記候補データ列個々の各々における箇所に基づくメトリックと比較することであって、比較結果を前記初期基線ワンダー概算のうち対応するものにより補償することと、前記第一段階で、一以上の候補データ列を前記比較結果に基づき前記検知データ列の候補として切り捨てることとを含む。プログラムは、以下を実行する命令を含む:第二段階で、前記第一段階で切り捨てられなかった前記候補データ列個々の追加的箇所と関連付けられた、追加的な基線ワンダー概算を算出する工程と、前記第二段階で、前記信号に基づく第二のメトリックを、前記候補データ列個々の各々における追加的箇所に基づく追加的なメトリックと比較する工程であって、前記第二段階の比較結果を、前記追加的な基線ワンダー概算の対応するものにより補償する工程と、前記第二段階で、追加的な候補データ列を前記第二段階の前記比較結果に基づき前記検知データ列の候補として切り捨てる工程。
一実装例としては、前記候補データ列はヴィテルビ・トレリスのパスメモリに対応する。前記候補データ列個々に関連付けられている前記基線ワンダー概算は、前の段階のパスメモリに関連付けられた基線ワンダー概算に基づき現在の段階で算出された単一基線ワンダー概算を含み、前記前の段階は、前記現在の段階の前の複数の段階であることもできる。
前記信号に基づく前記メトリックを前記候補データ列個々に基づくメトリック個々と比較する命令は、前記信号に基づく前記メトリックと、前記候補データ列個々に基づくメトリック個々の各々との間の距離尺度を算出する命令を含むこともできる。前記距離尺度は、ユークリッド距離尺度に基づいてもよい。
一実装例においては、前記複数の候補データ列のうちの一つを選択する命令は、前記信号に基づくメトリックに最も近い対応するメトリックを持つ前記候補データ列を選択する命令を含んでもよい。
プログラムは、第一段階で、前記候補データ列個々の箇所と関連付けられた第一の複数の基線ワンダー概算を算出する命令と、第二段階で、前記第一の複数の基線ワンダー概算に少なくとも基づき、第二の複数の基線ワンダー概算を再帰的に算出する命令とを含んでもよい。
基線ワンダー概算を算出する命令は、基線ワンダーの源のモデルに基づき前記基線ワンダー概算を算出する命令を含んでもよい。前記基線ワンダーの源のモデルは、ハイパスフィルタモデルを含んでもよい。
基線ワンダー概算を算出する命令は、一部にノイズ概算に基づき、適応的基線ワンダー概算を算出する命令を含んでもよい。適応的基線ワンダー概算を算出する命令は、ローパスフィルタノイズ概算を含んでもよい。前記ノイズ概算のうち少なくとも一つを算出する命令は、前記ノイズ概算のうち少なくとも一つを、対応する、前に算出された適応的基線ワンダー概算と、対応する候補データ列の要素と、前に受信された前記信号の要素とに基づき算出する命令をさらに含んでもよい。基線ワンダー概算を算出する命令は、基線ワンダー源の予め選択されたモデルに基づき、少なくとも一つの、モデルに基づく基線ワンダー概算を算出することと、前記少なくとも一つのモデルに基づく基線ワンダー概算を、少なくとも一つの適応的基線ワンダー概算に加えることとをさらに含んでもよい。
これらおよびそれ以外の特徴および利点は、添付の図面を参照しながら以下の例示的開示を読むことでより完全に理解されるであろう。ここで同様の要素は同様の参照記号で表示している。
チャネル入力信号の歪曲版であるチャネル出力信号を生成するシステムの一例を示す。 交流結合とそれに関連する基線ワンダーが、垂直磁気記録チャネルの一例におけるインパルス応答に対して及ぼす影響を示す。 チャネルの一例が低周波を抑制するが検知器が基線ワンダー補償を行わない際のビット誤り率(BER)の増加を示している。 図1のシステムに類似しているが、さらに基線ワンダーを補償する基線ワンダー概算器が含まれているシステムの一例を示している。 チャネル110の一例をもつ図4のシステムの性能を示す。 図1のシステムに類似しているが、変更検知器を持つシステムを示す。 図6の変更検知器の一実装例の動作方法を示すためのヴィテルビ・トレリスを示す。 基線ワンダー概算器の一例を示す。 適応的基線ワンダー概算器を示す。 性能結果例を示す。 性能結果例を示す。 開示技術を使用できるハードディスクドライブの一例のブロック図である。 開示技術を使用できるDVDの一例のブロック図である。 開示技術を使用できる高精細テレビの一例のブロック図である。 開示技術を使用できる車両の一例のブロック図である。 開示技術を使用できる携帯電話の一例のブロック図である。 開示技術を使用できるセットトップボックスの一例のブロック図である。 開示技術を使用できるメディア・プレーヤの一例のブロック図である。
本発明は、様々な実施形態において、信号の基線ワンダーを概算し、該信号の基線ワンダーを補償するシステムおよび方法を提供する。以下に詳述する発明の記載において、付随する図面を参照する。以下に詳述される記載は発明を限定するものではない。発明の範囲は、添付請求項およびその均等物により少なくとも定義される。
図1はチャネル入力信号104の歪曲版であるチャネル出力信号102を生成するシステム100の例を、発明の一例示的実施形態により示す。より詳しくは、システム100は入力データ列106と、入力データ列106を変調してチャネル入力信号104を生成する変調器108と、チャネル入力信号104に基づきチャネル出力信号102を生成するチャネル110とを含む。チャネル出力信号102は検知器112に提供され、該検知器112はチャネル出力信号102を検知して検知データ列114を生成する。
チャネル出力信号102はチャネル入力信号104の歪曲版である。歪曲は、基線ワンダーによるものであっても、他の歪曲原因によるものであってもよいが、これについては後に詳述する。検知器112は、入力データ列106と同じ検知データ列114を生成しようとする。ここに記載される、ある他のシステム例は、該検知器112と共同して基線ワンダーを概算・補償する追加的な部材を含む。他が含むのは、基線ワンダー概算・補償を検知処理に組み込む、検知器112の代替となる検知器である。従い、システム100は、ここで記載される他のシステムが改良された性能を発揮するような基線システムを表している。
ある実施形態においては、アプリケーションにより入力データ列106が生成されるが、その入力データ列106は、通信チャネルを介して送信された後、他の場所で回復されるようなものである。他の実施形態においては、アプリケーションにより入力データ列106が生成されるが、その入力データ列106は、磁気記録媒体のような記録媒体に記憶された後、他の時点において回復されるようなものである。入力データ列106は一般に、二進数字あるいはビットの列の形式で提供される(つまり、1および0の列として)。しかし、アプリケーションによりデータが他の形式で生成される場合には、他の前処理部材(図示せず)が該データをビット列にエンコードしてもよい。入力データ列106は、例示するとテキスト、音声、画像、および/または、ビデオデータなどの様々なデータ源と関連づけることができる。
変調器108は入力データ列106を変調して、チャネル入力信号104を生成する。変調器108は、チャネル入力信号104などの、チャネル110上の配信に好適な通信または記憶信号を提供する機器を表している。例えば、ある実施形態においては、変調器108は、入力データ列106に基づき送信された電磁信号の周波数、振幅、および/または、位相を操作することにより通信信号波形を生成する。他の実施形態においては、変調器108は、入力データ列106を磁気記憶媒体に記憶することにより、磁気記憶信号波形を生成する。変調器の例としては、非ゼロ復帰記録方式(NRZ)変調器(non−return−to−zero(NRZ)modulator)、およびNRZI記録方式(NRZI)変調器(non−return−to−zero−inverse(NRZI)modulator)が含まれる。例えば、NRZ変調器においては、入力データ列106が「1」情報ビットを含むとき、変調器108は、正数振幅Aの対応方形パルスを含むように、チャネル入力信号104を変調し、入力データ列106が「0」情報ビットを含むとき、変調器108は、負数振幅−Aの対応方形パルスを含むように、チャネル入力信号104を変調する。
チャネル110はチャネル入力信号104が送信および/または記憶される媒体を表している。ある実施形態においては、チャネル110は、無線通信チャネルあるいは有線通信チャネルなどの、通信信号運搬チャネルに対応している。他の実施形態においては、チャネル110は、磁気記憶媒体(例えばハードドライブ)、光記憶媒体(例えばCD)、電気記憶媒体(例えばランダムアクセスメモリ)などの記憶媒体に対応している。例えば、チャネル110は、磁気記憶媒体、ディスクドライブ読取ヘッド、およびその他の機器を含む、ディスクドライブの読取経路に対応していてもよい。チャネル110はまた、該媒体に関連付けられたイベントを表すこともある。例えば、チャネル110は記憶媒体および/または信号運搬通信チャネルに対する物理的損害の発生を表すこともある。様々な実装例において、本発明のシステムおよび方法は、符号間干渉
(inter−symbol interference)(ISI)で特徴付けられる任意のチャネル110とともに利用することができる。
加えて、チャネル110は、任意の一以上の上述の部材と連続して一以上の交流結合段階を含むことができる。上述の通り、交流結合器はしばしば、例えば実際の回路設計あるいは基礎物理学的考察上の理由から、信号の、あるいはデータの処理段階を連結する目的で使用されることがある。さらに上述のように、チャネル入力信号104が直流(DC)成分などの低周波成分を含む場合、該一以上の交流結合段階によりチャネル入力信号104中の低周波成分が抑制あるいは排除されることがあり、これが基線ワンダーを生じる。
より詳しくは、図2にて、交流結合とそれに関連する基線ワンダーが、垂直磁気記録チャネルの一例におけるインパルス応答に対して及ぼす影響を示す。実線は、交流結合段階がない場合のチャネルの例におけるインパルス応答10を示す。これに対して、点線は、交流結合段階がある場合のチャネルの例におけるインパルス応答12を示す。交流結合は、交流結合がない場合のチャネルの応答10と比した際、交流結合チャネルの応答12の下落(領域14に顕著にあらわれている)をもたらす。下落14は歪曲を表す。幾らかのインパルスが交流結合のあるチャネル上に順次送信された場合、各応答は下落14を含むことになり、様々なインパルス応答の下落14は累積して累積歪曲となることがある。
上述したような、この基線ワンダーからの、および/または、その他のチャネル関連のイベントからの歪曲によって、チャネル110はチャネル入力信号104を破損することがあり、これにより、提供されるチャネル出力信号102がチャネル入力信号104とは異なってしまうことがある。ここで、信号破損の発生源を「ノイズ」と呼び、これは、チャネル110の外部および/または内部の干渉源を含むことができる。例えば、信号破損の発生源には、その他の干渉する通信信号、あるいは磁気記憶媒体あるいはそれに関連する読取機器に対する物理破損が含まれることがある。
図1に戻ると、チャネル出力信号102は検知器112で処理される。検知器112はチャネル出力信号102をサンプルし、チャネル出力信号102を検知して入力データ列106の概算である検知データ列114を生成する。検知器112の実装例を以下で説明する。理想的には、検知器112は上述の基線ワンダーおよび/またはその他のノイズ源によるいかなる破損をも克服して、検知データ列114は正確に入力データ列106と整合するはずである。しかし、そうなる場合ばかりではなく、検知データ列114のあるビットが入力データ列106に対して誤りとなり、その結果、ビット誤り率(BER)となる場合がある。BERを減らすべく、ここで説明するシステムはチャネル出力信号102の基線ワンダーを概算および補償する部材を含む。
図3はチャネルの一例が低周波を抑制(例えば交流結合により)するが検知器112が基線ワンダー補償を行わない際のBERの増加を示している。実線は、ハイパスフィルタ(HPF)段階を持たないチャネルの例における対数目盛に、BER20を、チャネル入力信号104のノイズ率(SNR)に対する該信号の関数として図示する。これに対して、点線22は、交流結合段階などの一以上のHPF段階を持つチャネルのSNRを図示している。示されているように、HPF段階によってBERの増加が生じている。
図4は、チャネル出力信号102の基線ワンダーを補償する基線ワンダー概算器132をさらに含む、図1のシステム100に類似したシステム130の一例を示している。より詳しくは、システム130は、検知器112と連通する基線ワンダー概算器132を含む。以下でさらに詳述されるように、基線ワンダー概算器132はチャネル出力信号102を補償すべくフィードバック機能を提供する。操作時には、チャネル出力信号102はリンク134を介して検知器112に、また、リンク136を介して基線ワンダー概算器132に提供される。検知器112はこの分野で知られた任意の検知器で構わない。例えば、チャネルが符号間干渉(ISI)チャネルの場合、検知器112はヴィテルビ検知器であってよい。検知器112は、入力データ列106の初期概算を表す、初期決定データ列146を生成する。基線ワンダー概算器132はこの分野で知られている方法を利用して、チャネル出力信号102の基線ワンダー概算を生成する。基線ワンダーを補償すべく、リンク138を介して、チャネル出力信号102から基線ワンダー概算が減算される。補償されたチャネル出力信号はその後にリンク134を介して検知器112へ送信される。
ある実装例においては、検知器112が初期決定146を生成するステップ、および基線ワンダー概算器132が基線ワンダー概算を生成するステップには、幾らかのクロックサイクル相当の算出時間が必要となる場合がある。この待ち時間のせいで、基線ワンダー概算は、基線ワンダー概算が基づく箇所よりも、より最近のチャネル出力信号102の箇所に適用される。このより最近のチャネル出力信号102の箇所は、異なる基線ワンダーを持つことがあり、上述の待ち時間が不正確な基線ワンダー概算をもたらす場合がある。
図5はチャネル110の一例を持つシステム130の性能を示す。菱形の印を付された底部の実線は、HPF段階を持たないチャネル110の例を使用してシステム130のBER140を対数目盛にSNRの関数として示す。このBER140は比較目的の基線を表す。正方形の印を付された点線は、HPF段階は持つが基線ワンダー概算および補償のないチャネル110の例を使用したシステム100のBER144を示す。最後に、三角形の印を付された点線は、HPF段階および基線ワンダー概算器132を持つチャネル110の例を使用したシステム130のBER142を示す。示されているように、基線ワンダー概算器132を持つシステム130は、基線ワンダー概算器132を持たないシステム100よりも、BERが低い。
BERは改善されたといっても、システム130は遅延などの不利点がある。図4を再度参照すると、基線ワンダー概算器132がチャネル出力信号102の基線ワンダーを概算することができるようになる前に、まず検知器112は初期決定データ列146を生成する必要がある。これらのステップにより概算遅延が生じる。ある実装例においては、遅延は約10シンボル期間から約50シンボル期間である場合がある。この遅延は遅延に影響されやすいアプリケーションにとっては障害となることがある。さらには、この遅延は基線ワンダー概算器132が作動できる期間を制限する。より詳しくは、基線ワンダー概算器132には、概算遅延に密接に関連したある種の頂点周波数より高い周波数で変動する基線ワンダーを補償することができない場合がありうる、ということである。追加的回路を設計してこの遅延による影響を減らすことはできようが、このような追加的回路はシステム130に対してさらなる複雑性と待ち時間を招く。
本発明の一側面によると、図6は、検知器112の代わりに変更検知器150を具備した、図1のシステム100に類似したシステム154を示している。図示されたシステム154は、チャネル110が符号間干渉(ISI)チャネルであり、効果的にISIチャネルに入る信号重畳である出力信号を生成する場合に対応している。よって、変更検知器150はトレリスに基づくヴィテルビ(trellis−based Viterbi)検知器150aを含む。以下に説明するように、変更検知器150は基線ワンダー概算器150bの機能と、基線ワンダーを補償して検知データ列114を生成する変更ヴィテルビ検知器150aの機能とを兼ね備える。変更ヴィテルビ検知器150aおよび基線ワンダー概算器150bは図6においては二つの機能モジュールとして描かれているが、これらの機能性は単一モジュールにより実現してもよい。変更検知器150は、図4のシステム130の関連で説明された遅延を低減、あるいはある実装例においては完全あるいは略排除する。
図7は変更検知器150の変更ヴィテルビ検知器150aの一実装例の動作方法を図示する。この実装例においては、変更ヴィテルビ検知器150aは従前のヴィテルビ検知器に類似した動きをするが、ある種の追加的および/または代替的な処理機能性も含むことで基線ワンダーを概算および補償する。この変更ヴィテルビ検知器150aの実装例の動作方法については、図示するヴィテルビ・トレリス158との関連で説明する。しかし、開示技術はまた、他のトレリス構造にも適用できると考えられる。
トレリス158は、k=1、・・・、4で示される複数の段階kと、各段階k内に複数の状態を含む(例えば、状態160−163が段階k=3に含まれている)。概して、従前のヴィテルビアルゴリズムの動作と同様に、段階kは特定の時間単位を表し(例えば、クロックサイクル)、一つの段階k内の状態はシステムがその段階kで取りうる状態を表す。トレリス158は段階k内の一状態から後続する段階k+1内の一状態への遷移を表す分岐を含む。例えば、分岐166cは段階k=2内の状態180から段階k=3内の状態160への遷移を表す。従い、トレリス158内の複数の状態は分岐の始まりと終わりを表すことになる(つまり、状態180は分岐166cの始まりを示し、状態160は分岐166cの終わりを示す)。一状態に至る分岐列は、その状態のパスメモリを構成する(つまり、分岐166a−cが状態160のパスメモリ166を構成している)。
各分岐は、チャネル入力信号104を介して送信される入力データ列106の一部であったであろう、候補シンボルに対応している。従い、パスメモリ166と168は、入力データ列106の箇所の候補であるデータ列に対応しており、ここでは時として「候補データ列」と呼ばれ、従い変更ヴィテルビ検知器150aにより選択される検知データ列114の箇所の候補である。
変更ヴィテルビ検知器150aは、あるパスメモリをチャネル出力信号102の正確なデコード結果である可能性の高い生存パスとして保持し、チャネル出力信号102の正確なデコード結果である可能性がそれほどない他のパスメモリを切り捨て、あるいはプルーニングする(pruning)ことで動作する。このようにして、変更検知器150はチャネル出力信号102の正確なデコード結果である可能性が最も高い検知データ列114を決定する。各段階kにおいて、どのパスメモリが生存パスとなり、どのパスメモリをプルーニングするかを決定する目的から、変更ヴィテルビ検知器150aは、該当パスメモリに関するヴィテルビメトリックを比較することで、チャネル出力信号102を候補データ列(パスメモリ)と比較する。
各段階kにて算出されたヴィテルビメトリックは一般的に、一部には、その段階kにて取られたチャネル出力信号102のサンプルに基づき決定される。このサンプルは、例えば変更検知器150により取られるが、ここではy(k)として示される。サンプルy(k)は、対応するチャネル入力信号104の値を表す、送信された箇所x(k)、ノイズ箇所n(k)(つまり、基線ワンダーあるいは上述の他のノイズ源からのものである)を含む。
(数1)y(k) = x(k) + n(k)
変更ヴィテルビ検知器150aの動作、およびあるパスが生存パスとして選択され、他のパスがプルーニングされる様子を、段階k=3を例にとって詳述する。一例であるトレリス158は、チャネルインパルス応答長I=3(つまり、変更検知器150が2シンボル分のメモリを有すということ)である、二進法符号間干渉(ISI)チャネル用である。従い、各時点kにおいて、このトレリスは2I−1=4つの状態を含む。例えば、段階k=3は4つの状態160‐163を含む。各段階内の4つ状態の各々は、{00、01、10、11}の一要素である特定のシンボルメモリと関連付けられている。例えば、例示する状態160、161、162、163は、それぞれメモリ00、01、10、11と関連付けられている。
上述のように、各分岐は、チャネル入力信号104を介して送信された入力データ列106の一部であったであろう候補シンボルに対応しており、パスメモリは入力データ列106の箇所の候補であるデータ列に対応している。例えば、パス168は状態00から始まり、第一候補シンボルに対応しており10状態に繋がる第一分岐168aと、第二候補シンボルに対応しており01状態に繋がる第二分岐168bと、第三候補シンボルに対応しており00状態160に繋がる第三分岐168cとを含む。各分岐が表す候補シンボルは、使用される変更技術、および/または、入力データ列106をチャネル入力信号104にマッピングするのに使用される他のエンコーダに応じて変化させることができる。例えば、パスメモリ168がデータ列1、0、0に対応するように、分岐168a、168b、及び168cは、それぞれデータ要素1、0、0に対応していてよい。
より一般的には、段階kにおいてパス166に対応するデータ列の要素を、ここでa(k)と呼び、段階kにおいてパス168に対応するデータ列の要素を、ここでa'(k)と呼ぶ。これら要素は、チャネル入力信号104で実際に送られる(つまり、ノイズなしに)内容の候補に対応するので、これら要素をここで時として「候補信号」として呼ぶことがある。一方、x(k)はチャネル入力信号104で実際に送られる内容のことを意味する。
二進法変更実装例のための従前のヴィテルビアルゴリズムの動作によると、その段階に関連付けられた4状態の各々が各段階kにおいて二つの入来パスメモリを持つように、各段階k中にパスメモリに対してプルーニングあるいは生成が行われる。例えば、状態160は図示した二つの入来パスメモリ166、168を持つ。段階k=3において他の状態に繋がるパスメモリは図示されていない。
状態160において、変更ヴィテルビ検知器150aはパスメモリ166、168のうち一つをトレリス158からプルーニング、パスメモリ166、168のうちの他方を、この場合、生存パスとして選択する。続いて、生存パスを分岐172により拡張して、段階k=4の状態176に繋がるパスメモリを形成し、さらに分岐174で拡張して、段階k=4の状態178に繋がるパスメモリを形成する。トレリス158のほかの分岐同様、分岐172、174はそれぞれ候補シンボルに対応する(例えば、0あるいは1)。
既に述べたように、変更ヴィテルビ検知器150aはヴィテルビメトリックを利用して段階k=3における生存パスを選択する。段階k=3において使用されるヴィテルビメトリックは段階k=2で使用されるヴィテルビメトリックに基づいている。より詳しくは、ひとたび生存パスが段階k=2の状態において選択されると、これら状態は、選択された生存パスに対応するヴィテルビメトリックとそれぞれ関連付けられる。これらヴィテルビメトリックはここでuij,kとして示される(ここでkは状態の段階を示し、ijは、その状態に関連付けられたメモリに対応する{00、01、10、11}の一要素である)。例えば、図示した状態180において、分岐166a、166bを含むパスメモリが生存パスとして選択された。従い、状態180は、このパスメモリに対応するヴィテルビメトリック00,2に関連付けられる。同様に、状態182において、分岐168a、168bを含む、図示したパスメモリが生存パスとして選択され、状態182はこのパスメモリに対応するヴィテルビメトリック01,3に関連付けられる。
パスメモリは、段階k=2からのヴィテルビメトリックに加えて、チャネル出力信号102のサンプルy(3)に基づき、プルーニングあるいは生存パスとしての選択が行われる。上述のように、サンプルy(3)は、対応するチャネル入力信号104の値を表す、送信された箇所x(3)、ノイズ箇所n(3)(つまり、上述の基線ワンダーあるいは他のノイズ源からのものである)を含む。しかしながら、検知器の観点からすると、検知器はy(3)の値は知っているが、x(3)およびn(3)の値は知らない。
(数2)y(3) = x(3) + n(3)
図2に手短に戻り、基線ワンダー概算および検知が組み込まれていない検知器112を説明した後、基線ワンダーの概算・補償を可能ならしめる図6の変更検知器150のアルゴリズム上の変更例を説明する。従前のヴィテルビアルゴリズムを使用する検知器112(つまり基線ワンダー概算および補償が組み込まれていない検知器のこと)は、段階k=3において以下のように動作する:
(数3)u00,2 + (y(3)-a(3))2 < u01,2 + (y(3)-a'(3))2 の場合、166を生存パスとして選択する。
(数4)u00,2 + (y(3)-a(3))2 > u01,2 + (y(3)-a'(3))2の場合、168を生存パスとして選択する。
(数5)u00,2 + (y(3)-a(3))2 = u01,2 + (y(3)-a'(3))2の場合、166あるいは168をランダムに(あるいは所定の規則に則って)生存パスとして選択する。
(数6)u00,3 = min{u00,2 + (y(3)-a(3))2, u01,2 + (y(3)-a'(3))2}に設定する。
従い、この実装例は、一般的にチャネル出力信号102のサンプルからパスメモリに対応する候補信号のユークリッド距離の稼働集計であるヴィテルビメトリックを算出することで、チャネル出力信号102に基づくメトリック(この場合、チャネル出力信号102の信号サンプルのこと)を、パスメモリに基づくメトリック(この場合、パスメモリの候補サンプルのこと)に比較する。様々な実装例においては、パスメモリに基づくメトリックは一次元あるいは多次元のユークリッド空間群の一点である場合があり、チャネル出力信号102に基づくメトリックは該ユークリッド空間の別の一点である場合がある。この実装例は、ユークリッド距離の観点から、チャネル出力信号102の中のサンプル列に最も近いデータ列に対応する生存パス(式(3−5)参照)を選択する。生存パスを選択することに加えて、この実装例は、ヴィテルビメトリック00,3を状態160に関連付け(式(6)参照)、段階k=4における状態176、178が生存パスを決定する際にこのメトリックを使用できるようにする。
説明を簡易にすべく、以下の説明の幾らかの場合においては、信号に基づくメトリックをパスメモリあるいは候補データ列に基づくメトリックと比較することを、単に「信号をパスメモリと比較する」あるいは「信号を候補データ列と比較する」というように呼ぶ。
図4との関連で既に記載したように、ある実装例においては、チャネル出力信号102は、検知器112による処理の前に基線ワンダー補償を施される。従い、上記の式(3−6)における項y(3)は、既に基線ワンダー補償がなされた項である場合がある。しかし、図4の実装例においては、項y(3)各々は同じ基線ワンダー概算で補償され、基線ワンダー概算は基線ワンダー概算の算出の待ち時間により不正確な場合があることは既に述べた通りである。
図2の検知器112のこの実装例と対照的に、本発明の一側面によると、図6の変更検知器150には、上述の方法で基線ワンダー概算および基線ワンダー算出が組み込まれている。より詳しくは、基線ワンダー概算器150bはパスメモリごとに基線ワンダー概算を生成し、これらは変更ヴィテルビ検知器150aにより使用される。しかし、上述したように、基線ワンダー概算器150bおよび変更ヴィテルビ検知器150aの機能性は単一のモジュールで実現することができる。パスメモリ166沿いの段階kで終了するパスメモリ各々の基線ワンダー概算をここでB(k)として示す。例えば、基線ワンダー概算150aは、分岐166a−bを含み、段階k=2の状態180で終了するパスメモリの基線ワンダー概算B(2)を生成する。同様に、分岐166a−cを含み、状態160で終了するパスメモリの基線ワンダー概算B(3)がある。さらには、パスメモリ168沿いの段階kで終了するパスメモリの基線ワンダー概算をここでB'(k)として示す。例えば、分岐168a−bを含み、段階k=2の状態182で終了するパスメモリに対応する基線ワンダー概算B'(2)がある。同様に、変更検知器150は、分岐168a−cを含み、状態160で終了するパスメモリの基線ワンダー概算B'(3)を生成する。
基線ワンダー概算を算出する方法について以下でさらに詳述する。段階k=3における基線ワンダー概算B(3)およびB'(3)を補償すべく、上で説明した式(3−6)の算出方法を変更ヴィテルビ検知器150aに関して以下のように変更した。
(数7)u00,2 + (y3+B(3)-a3)2 < u01,2 + (y3+B'(3)-a3')2の場合、166を生存パスとして選択する。
(数8)u00,2 + (y3+B(3)-a3)2 > u01,2 + (y3+B'(3)-a3')2の場合、168を生存パスとして選択する。
(数9)u00,2 + (y3+B(3)-a3)2 = u01,2 + (y3+B'(3)-a3')2の場合、166あるいは168をランダムに(あるいは所定の規則に則って)生存パスとして選択する。
(数10)u00,3 = min{u00,2 + (y(3)+B(3)-a(3))2, u01,2 + (y3+B'(3)-a'(3))2}に設定する。
従い、変更ヴィテルビ検知器150aは、受信した信号サンプルy(3)を基線ワンダー概算B(3)およびB'(3)によりオフセットすることで、基線ワンダー概算B(3)およびB'(3)を補償する。ある実装例においては、式(7−10)のように、基線ワンダー概算B(3)およびB'(3)を、受信した信号サンプルy(3)に加算し、他の実装例においては、それらを減算する。それらが加算あるいは減算されるかは、典型的に基線ワンダー概算B(3)およびB'(3)を算出する際に使用される符号規約(正あるいは負)に依っており、これを以下で説明する。
基線ワンダー概算を算出する方法の例を、上述のように、列a(1)、a(2)、a(3)に対応するパスメモリ160に対応する基線ワンダー概算B(3)を例にとって説明する。
本発明の一側面によると、以下に説明するように、基線ワンダー概算器150bは一般的に基線ワンダー概算を、チャネル110のハイパスフィルタ成分の予め選択したモデルに基づき算出する。予め選択したモデルの分析により、前の段階k−1からの基線ワンダー概算B(k−1)に基づき、段階kにおける基線ワンダー概算B(k)を算出するための再帰的公式が生まれる。より詳しくは、以下に示すように、あるモデルの例に基づく公式は以下の一般形をとる:
(数11)B(k) = (1- β)B(k-1) + βa(k-1)
ある実装例においては、βを、小さな定数(例えば0.01)として選択し、各基線ワンダー概算B(k)は、前の基線ワンダー概算B(k−1)と前の候補シンボルa(k−1)との加重平均である。以下に説明する公式はこの公式と似ている場合もあるが、B(k)、(1−β)B(k−1)、および/または、βa(k−1)のうちの一以上の項につき他の倍率を含むこともできる。
上述のように、基線ワンダー概算器150bが基線ワンダー概算を算出する際に使用する特定の方法は、チャネル110のハイパスフィルタ成分に対して選択されるモデルのタイプによって変化する。モデルは無限インパルス応答(IIR)フィルタに基づくモデル(infinite impulse response(IIR)filter−based models)であってもよいし、有限インパルス応答(FIR)フィルタに基づくモデル(finite impulse response(FIR)filter−based models)であってもよいし、一以上のIIRフィルタと一以上のFIRフィルタの重畳であってもよい。ある実装例においては、一以上のFIRおよび/またはIIRフィルタは、チャネル110の交流結合および/またはハイパスフィルタリングをモデルすべく近傍DC極(near−DC poles)を含んでいる。
基線ワンダー概算方法の一例は、IIRフィルタに基づくチャネルモデル群に基づいている、つまり、単極(つまり一次)ハイパスフィルタ(HPF)モデルである。単極HPFはs領域転送関数(s−domain transfer function)で特徴付けることができる:
Figure 0005010938
パラメタαはHPFの分数コーナ周波数(fractional corner frequency)を表し、fはチャネル・ボーレートを表す。これらパラメタは、チャネル110の実験の後にモデラなどにより選択することができる。H(s)に対応する離散時間伝達関数H(z)は、以下により与えられる双一次変換を使用して得ることができる。
Figure 0005010938
これにより、以下の離散時間伝達関数が得られる。
Figure 0005010938
ここで:
Figure 0005010938
他の技術例においては、式(13)の双一次変換の2fの因子を別の因子で置き換えることもできる。この因子は一部には変更検知器150と関連付けられたサンプル期間に基づいていてもよい。
チャネル110の理想的なチャネル応答のz変換をT(z)で示す。T(z)は基線ワンダーを生じるハイパスフィルタ成分のないチャネル110の応答を表す。ある実施形態においては、システム154は等化器を含み(図示せず)、理想的なチャネル応答T(z)は、基線ワンダーを生じるハイパスフィルタ成分がないチャネル110と等化器とによる組み合わせ応答を表すことができる。
変更検知器150から見た、チャネル出力信号102の全体応答は以下のように与えられる。
Figure 0005010938
x(z)がチャネル入力信号104のz変換を示すとする。すると、チャネル出力信号102はz領域において以下のように与えられる。
Figure 0005010938
式(17)の共通項gは利得制御回路で調整できる倍率である。従い、この倍率gはさておき、項x(z)T(z)は望ましいチャネル出力(候補信号)に対応し、以下の項(数18)はチャネル出力信号102から相殺したい基線ワンダーに対応する。
Figure 0005010938
より詳しくは、数式(18)はシステムおよび方法がチャネル出力信号102から相殺する基線ワンダーの負を表し、したがって、数式(18)に基づき算出される基線ワンダー概算は受信された信号y(3)から減算されるのではなく、信号y(3)に加算される。
上述のように、算出されている基線ワンダー概算B(3)は、データ列a(1)、a(2)、a(3)を持つパスメモリ166に関連付けられている。この列のz領域の表示は以下のように与えられる。
Figure 0005010938
上述のようにパスメモリ166が「候補信号」に対応しているので、候補信号のz変換は以下のように表される:
Figure 0005010938
従い、数式(18)で式(20)を使用することで、z領域に描かれたときの基線ワンダー概算B(k)を以下のように表すことができる:
Figure 0005010938
このz領域の表現は、等価的に以下の再帰時間領域表現(recursive time domain representation)で表すこともできる:
Figure 0005010938
従い、時間がk=3のときのパスメモリ166の基線ワンダー概算B(3)の例は以下のように表される:
Figure 0005010938
同様に、時間がk=3のときのパスメモリ168の基線ワンダー概算B'(3)は以下のように表される:
Figure 0005010938
これら基線ワンダー概算はその後、変更ヴィテルビ検知器150aにより、生存パスの選択に、上述のように式(7−10)と関連して使用される。
上述のように、生存パス166あるいは168は分岐172および分岐174により次の段階で延長されて、二つのパスメモリを形成し、このうちの一方は状態176に繋がり、もう一方は状態178に繋がる。これらパスメモリの基線ワンダー概算は等しく、この場合、生存パス166あるいは168のものであってもよい基線概算B(3)あるいはB'(3)に基づき再帰的に算出することができる。より詳しくは、例えば、もしもパスメモリ166が生存パスとして選択されると、状態176における、分岐166a−cおよび分岐172を含むパスメモリの基線ワンダー概算、および状態178における、分岐166a−cおよび分岐174を含むパスメモリの基線ワンダー概算は以下のように表される:
Figure 0005010938
他の実装例においては、様々な他の倍率を式(22)の項に使用することができる。倍率は一部には任意の上述の計算におけるz領域応答の近似に基づくことができる。
さらに、s領域からz領域への様々なマッピングを使用することができる。双一次変換が上述されたが、例えば本発明の範囲を逸脱せずに、インパルス不変変換(impulse invariant transforms)あるいは整合z変換(matched z−transforms)などの他の変換を利用することもできる。
上述のように、上述の基線ワンダー概算を算出する方法はチャネル110の特定の予め選択されたモデル、つまり、単極HPFに基づいていた。チャネル110のモデルの別のタイプは二次HPFであり、これは例えば上述したような単極HPF二つを連結することにより実現することができる。二次HPFのパラメタはチャネルボーレートf、および、連結された二つのそれぞれの単極HPFに対応する二つの分数コーナ周波数(fractional corner frequencies)αおよびαを含むことができる。上述の単極HPF同様、これらパラメタは例えばチャネル110の実験に基づき予め選択することができる。
二次HPFモデルを使用するパスメモリ166の基線ワンダー概算B(k)は三つの成分を含む。つまり、第一単極HPFによる第一基線ワンダー成分B(k)、第二単極HPFによる第二基線ワンダー成分B2(k)、および二つの単極HPFの相互作用による第三基線ワンダー成分B3(k)である。
より詳しくは、単極HPFモデルとの関連で上述したのと同様の計算を行うことで、第一基線ワンダー成分B(k)を算出する方法の一つの例は再帰的に以下のように表すことができる:
Figure 0005010938
同様に、第二基線ワンダー成分B2(k)は以下のように表すことができる:
Figure 0005010938
最後に、第三基線ワンダー成分B3(k)は以下のように表すことができる:
Figure 0005010938
ここで、・はスカラー乗法を意味する。
これにより基線ワンダー概算B(k)全体は以下のように表すことができる:
(数29)B(k) = B1(k) + B2(k) - B3(k)
これら更新式は予め選択されたチャネル110のHPFモデルに基づいている。しかし、実際には、実現されるチャネル110の応答は、予め選択されたモデルのHPF応答から逸脱することがある。さらに、実現されるチャネル110の応答は時変である(時とともに変化する)場合があり、予め選択されたモデル応答と実現される応答との間に、さらなる不整合を付加する。従い、本発明の一側面によると、基線ワンダー概算器150bはモデル不整合を補償する適応的概算回路を含む。
図8Aは、モデルに基づく基線ワンダー概算器152と適応的基線ワンダー概算器190とを含む実施形態における基線ワンダー概算器150bの一例を示すブロック図を示し、図8Bは適応的基線ワンダー概算器190を示す。モデルに基づく基線ワンダー概算器152は、上述したようなハイパスフィルタモデルのようなモデルに基づき基線ワンダー概算B(k)を生成する。さらに、基線ワンダー概算器150bは、適応的基線ワンダー概算B(k)を算出する適応的基線ワンダー概算器190を含み、この適応的基線ワンダー概算B(k)は、図8A−Bおよび以下の式で示されるように、全基線ワンダー概算B(k)を決定すべく、上述のモデルに基づく基線ワンダー概算B(k)に加算される。
(数30)BT(k) = B(k) + BA(k)
図8Bに示すように、適応的基線ワンダー概算器190は、段階kにおけるパスメモリ166の適応的基線ワンダー概算B(k)を段階kにおけるノイズn(k)の概算に基づき決定する。ノイズn(k)の概算は、パスメモリ166の分岐166cに対応する候補信号要素a(k)、既に算出された、モデルに基づく基線ワンダー概算B(k−1)、及び受信された信号サンプルy(k)に基づく。より詳しくは、受信された信号サンプルy(k)がある場合、パスメモリ166に対応するノイズ概算n(k)を生成する方法の一例は、以下の式をn(k)につき解くことである:
(数31)y(k) = a(k) - B(k) + n(k)
従い、パスメモリ166が真の入力データ列106に対応するという仮定に基づくと、ノイズ概算n(k)は、受信された信号y(k)のノイズ成分の概算である。
適応的基線ワンダー概算器190はパラメタcおよびdに基づくカットオフ周波数をもつローパスフィルタとして構成され、それに応じてノイズ概算n(k)を処理する。より詳しくは、適応的基線ワンダー概算器190はノイズ概算n(k)に定数スカラー因子(constant scalar factor)cを乗じる。次に、この量を、定数スカラー因子dを乗じた適応的基線ワンダー概算器190の出力B(k)からのフィードバックに加える。そして結果生じる量を遅延192により遅延する。
ローパスフィルタ算出は以下のように表される:
(数32)BA(k) = dBA(k-1) + cn(k)
ここでcは小さな定数である。幾らかの実装例においては、d=1−cであり、B(k)はB(k−1)とn(k)の加重平均である。
適応的基線ワンダー概算器190が使用される実施形態においては、上述のヴィテルビ式(式(7‐10)参照)が、モデルに基づく基線ワンダー概算B(k)だけに基づくのでなく、全基線ワンダー概算B(k)に基づく補償をすることで、適応的基線ワンダー概算項B(k)を反映するよう変更される。より詳しくは、式は以下のように表される。
(数33)u00,2 + (y(3)+BT(3)-a(3))2 < u01,2 + (y(3)+B'T(3)-a'(3))2の場合、166を生存パスとして選択する。
(数34)u00,2 + (y(3)+BT(3)-a(3))2 > u01,2 + (y(3)+B'T(3)-a'(3))2の場合、168を生存パスとして選択する。
(数35)u00,2 + (y(3)+BT(3)-a(3))2 = u01,2 + (y(3)+B'T(3)-a'(3))2の場合、166あるいは168をランダムに(あるいは所定の規則に則って)生存パスとして選択する。
(数36)u00,3 = min{u00,2 + (y(3)+BT(3)-a(3))2, u01,2 + (y(3)+B'T(3)-a'(3))2}に設定する。
上述のように、および式(22)との関連から分かるように、ここで説明する段階kの基線ワンダー概算の例は、前の段階k−1の基線ワンダー概算および生存パスa(k−1)からのデータ要素に基づいている。しかし、ある実装例においては、段階k−1において生存パスとして選択されたパスの情報が段階kでは入手できない場合もある。この一例が、検知器112がパイプライン・ヴィテルビアルゴリズムを実装する場合である。
パイプライン・ヴィテルビ実装は、変更検知器150が実装されるプロセッサのプロセッサ速度、メモリ仕様、および/または、物理的スペース利用可能性、および/または、手元のアプリケーションの遅延要件により、有用である場合がある。
パイプライン・ヴィテルビ実装では、段階k−1で生存パスとして選択されたパスの情報は、回路の待ち時間およびアルゴリズムのパイプライン構造により、段階kでは入手できないことがある。より詳しくは、段階kでは、生存パスの情報が時刻k−Dまでしか入手できない(Dは1より大きい正の整数であり、場合によっては1よりも大いに大きいこともある)。
このような場合に基線ワンダー概算および補償を行うべく、本発明の実施形態の例においては、全ての状態の全ての生存パスの中で最も低いヴィテルビメトリックを持つ時刻k−Dの生存パスに対応する基線ワンダー概算B(k−D+1)を算出する。基線ワンダー概算B(k−D+1)は式(22)の再帰的算出に類似した再帰的方法で算出される。
Figure 0005010938
ここで、a(k−D)は時刻k−Dの最も低いヴィテルビメトリックを持つパスメモリの候補信号に対応している。最も低いヴィテルビメトリックを持つ生存パスは、上述のように各生存パスのヴィテルビメトリックを算出して、これらヴィテルビメトリックを比較することで決定される。
次に、ひとたび基線ワンダー概算B(k−D+1)が算出されたら、この概算を、時刻kにおける全てのヴィテルビメトリック算出の基線ワンダー概算として使用する。例えば、そして図7を参照すると、パスメモリ166が時刻k=1において最も低いヴィテルビメトリックを持つ場合、時刻k=3において検知器112は以下の式に基づいて生存パスを選択することができる:
(数38)u00,2 + (y(3)+BT(1)-a(3))2 < u01,2 + (y(3)+B'T(1)-a'(3))2の場合、166を生存パスとして選択する。
(数39)u00,2 + (y(3)+BT(1)-a(3))2 > u01,2 + (y(3)+B'T(1)-a'(3))2の場合、168を生存パスとして選択する。
(数40)u00,2 + (y(3)+BT(1)-a(3))2 = u01,2 + (y(3)+B'T(1)-a'(3))2の場合、166あるいは168をランダムに(あるいは所定の規則に則って)生存パスとして選択する。
動作例
図9−13は性能結果の例を示す。より詳しくは、図9はチャネル密度が1である垂直記録チャネルの一例の性能結果を示す。HPF段階を持たず基線ワンダー概算あるいは補償を行わないチャネル例のBER202が、縦軸の対数目盛に示され、チャネル入力信号104のSNRに対してプロットされており、このプロットには菱形の印が付されている。コーナ周波数がα=0.05%であるHPF段階を持ち基線ワンダー概算あるいは補償を行わないこのチャネル例はBER204を持ち、プロットに正方形の印が付されている。図4のシステム130を使用するHPF段階を持つチャネル例は(つまり基線ワンダー概算器132を持つ)、BER206を持ち、そのプロットは三角形の印を付されている。示したように、システム130は、基線ワンダー補償を行わないシステムと比べるとBERが改善されている。最後に、図6の変更検知器150を使用するHPF段階を持つチャネルの例はBER208を持ち、そのプロットを十字の印で示す。示されているように、変更検知器150はHPF段階の歪曲低周波成分が全く無い場合と略同等なBERとなっている。
図9の例においては、変更検知器150が使用するチャネルのモデルは実際のチャネルと同じパラメタ(α=0.05%など)を利用するので、モデルとチャネルとの間に不整合が生まれない。我々の経験によると提案されたアルゴリズムは中程度のモデル不整合には反応が鈍い。
図10は、波形例がToshiba1.8'ドライブから撮像され、図4のシステム130、及び図6のシステム154との関連で説明された基線ワンダー概算・補償方法とともに構成されるチャネルとともに処理された性能例を示している。様々なチャネル構成が実験では使用されたが、全てが図10に図示したものと同一あるいは略類似した性能カーブを生じた。図6のシステム154は、図4のシステム130のBER220と比べるとBER222が改善されている。
よって、ここまで説明してきたことは、基線ワンダーに対する概算および補償のシステムおよび方法である。図示した図の部材はデジタルハードウェア、アナログハードウェア、および/または、プロセッサアーキテクチャによりプログラム可能な命令とともに実装できる。
図11A−11Gを参照すると、本発明の様々な実装例が示されている。
図11Aを参照すると、本発明はハードディスクドライブ1000に実装してもよい。本発明は、大まかに図11Aの1002で示される、信号処理および/または制御回路のいずれかまたは両方を実装してもよい。幾らかの実装例においては、信号処理および/または制御回路1002および/またはHDD1000内の他の回路(図示せず)はデータ処理、コーディングおよび/または暗号化、計算、および/または、磁気記憶媒体1006に出力する、および/または、磁気記録媒体1006から受信するデータのフォーマットをしてもよい。
HDD1000はコンピュータ、携帯情報端末(PDA)などの携帯計算器、携帯電話(cellular phones)、メディア・プレーヤあるいはMP3プレーヤなど、および/または他の機器などのホスト機器(図示せず)と一以上の無線あるいは有線の通信リンク1008を介して通信することにしてもよい。HDD1000はランダムアクセスメモリ(RAM)、フラッシュメモリなどの待ち時間の短い不揮発性メモリ、リード・オンリー・メモリ(ROM)、および/または、その他の適切な電子データ記憶装置などのメモリ1009に接続されてもよい。
図11Bを参照すると、本発明はDVD(digital versatile disc)ドライブ1010に実装してもよい。本発明は大まかに図11Bの1012で示される、信号処理および/または制御回路のいずれかあるいは両方、および/またはDVDドライブ1010の大量データ記憶装置を実装してもよい。信号処理および/または制御回路1012および/またはDVDドライブ1010内の他の回路(図示せず)はデータ処理、コーディングおよび/または暗号化、計算、および/または、光記憶媒体1016から読み取る、および/または、光記録媒体1016に書き込むデータのフォーマットをしてもよい。幾らかの実装例においては、信号処理および/または制御回路1012および/またはDVDドライブ1010内の他の回路(図示せず)は、さらに、エンコードおよび/またはデコード、および/またはDVDドライブと関連する任意の他の信号処理機能などの他の機能を行うこともできる。
DVDドライブ1010は、コンピュータ、テレビ、あるいは他の機器などの出力機器(図示せず)と、一以上の有線あるいは無線の通信リンク1017を介して通信してもよい。DVDドライブ1010は、データを不揮発に記憶する大量データ記憶装置1018と通信してもよい。大量データ記憶装置1018はハードディスクドライブ(HDD)を含んでもよい。HDDは図11Aに示す構成を持つこともできる。HDDは、略1.8"より小さい直径をもつ一以上のプラッタを含むミニHDDでもよい。DVDドライブ1010はRAM、ROM、およびフラッシュメモリなどの待ち時間の短い不揮発性メモリ、および/または、その他の適切な電子データ記憶装置などのメモリ1019に接続されてもよい。
図11Cを参照すると、本発明は高精細テレビ(HDTV)1020に実装してもよい。本発明は大まかに図11Cの1022で示される、信号処理および/または制御回路のいずれかあるいは両方、WLANインターフェースおよび/またはHDTV1020の大量データ記憶装置に実装される。HDTV1020は有線あるいは無線形式のHDTV入力信号を受信し、ディスプレイ1026向けのHDTV出力信号を生成する。幾らかの実装例においては、信号処理回路および/または制御回路1022および/またはHDTV1020の他の回路(図示せず)はデータ処理、コーディングおよび/または暗号化、計算、データフォーマット、および/または、必要となるその他の種類のHDTV処理を行ってもよい。
HDTV1020は、光および/または磁気記憶装置などの、データを不揮発に記憶する大量データ記憶装置1027と通信してもよい。少なくとも一つのHDDが図11Aに示す構成を持ってもよく、および/または、少なくとも一つのDVDドライブが図11Bに示す構成を持ってもよい。HDDは、略1.8"より小さい直径をもつ一以上のプラッタを含むミニHDDでもよい。HDTV1020はRAM、ROM、およびフラッシュメモリなどの待ち時間の短い不揮発性メモリ、および/または、その他の適切な電子データ記憶装置などのメモリ1028に接続されてもよい。HDTV1020はさらに、WLANネットワークインターフェース1029を介してWLANとの接続を支援してもよい。
図11Dを参照すると、本発明は、車両1030の制御システム、該車両制御システムのWLANインターフェースおよび/または大量データ記憶装置に実装してもよい。幾らかの実装例においては、本発明は、温度センサ、圧力センサ、回転センサ、気流センサ、および/または任意のその他の適切なセンサなどの一以上のセンサから入力を受け取り、および/またはエンジン操作パラメタ、送信操作パラメタ、および/または他の制御信号などの一以上の出力制御信号を生成する、動力装置制御システム1032を実装してもよい。
本発明はさらに車両1030の他の制御システム1040に実装されてもよい。制御システム1040は同様に、入力センサ1042から信号を受け取り、および/または制御信号を一以上の出力機器1044へ出力してもよい。幾らかの実装例においては、制御システム1040はアンチロックブレーキシステム(ABS)、ナビゲーションシステム、テレマティックスシステム、車両テレマティックスシステム、車線逸脱システム、車間距離適応走行制御システム、ステレオ、DVD、コンパクトディスクなどの車両娯楽システムの一部であってもよい。さらに他の実装例も考えられる。
動力装置制御システム1032は、データを不揮発に記憶する大量データ記憶装置1046と通信してもよい。大量データ記憶装置1046は、例えばハードディスクドライブ(HDDs)および/またはDVDドライブなどの光および/または磁気記憶装置を含んでもよい。少なくとも一つのHDDが図11Aに示す構成を持ってもよく、および/または、少なくとも一つのDVDドライブが図11Bに示す構成を持ってもよい。HDDは、略1.8"より小さい直径をもつ一以上のプラッタを含むミニHDDでもよい。動力装置制御システム1032はRAM、ROM、およびフラッシュメモリなどの待ち時間の短い不揮発性メモリ、および/または、その他の適切な電子データ記憶装置などのメモリ1047に接続されてもよい。動力装置制御システム1032はさらに、WLANネットワークインターフェース1048を介してWLANとの接続を支援してもよい。制御システム1040はさらに、大量データ記憶装置、メモリ、および/または、WLANインターフェース(全て不図示)を含んでもよい。
図11Eを参照すると、本発明は、携帯アンテナ(cellular antenna)1051を含んでもよい携帯電話(cellular phone)1050に実装することもできる。本発明は、大まかに図11Eの1052で示される、信号処理および/または制御回路のいずれかあるいは両方、携帯電話1050のWLANインターフェースおよび/または大量データ記憶装置を実装してもよい。幾らかの実装例においては、携帯電話1050はマイクロホン1056、スピーカおよび/または音声出力ジャックなどの音声出力1058、ディスプレイ1060、および/またはキーパッド、ポインティング・デバイス、音声駆動(voice actuation)、および/または他の入力機器などの入力機器1062を含む。信号処理および/または制御回路1052および/または携帯電話1050内の他の回路(図示せず)は、データ処理、コーディングおよび/または暗号化、計算、データフォーマットおよび/またはその他の携帯電話機能を実行してもよい。
携帯電話1050は、光および/または磁気記憶装置などの(例えばハードディスクドライブHDDおよび/またはDVDs)、データを不揮発に記憶する大量データ記憶装置1064と通信してもよい。少なくとも一つのHDDが図11Aに示す構成を持ってもよく、および/または、少なくとも一つのDVDドライブが図11Bに示す構成を持ってもよい。HDDは、略1.8"より小さい直径をもつ一以上のプラッタを含むミニHDDでもよい。携帯電話1050はRAM、ROM、およびフラッシュメモリなどの待ち時間の短い不揮発性メモリ、および/または、その他の適切な電子データ記憶装置などのメモリ1066に接続されてもよい。携帯電話1050はさらに、WLANネットワークインターフェース1068を介してWLANとの接続を支援してもよい。
図11Fを参照すると、本発明はセットトップボックス1080に実装することができる。本発明は、大まかに図11Fの1084で示される、信号処理および/または制御回路のいずれかあるいは両方、セットトップボックス1080のWLANインターフェースおよび/または大量データ記憶装置を実装してもよい。セットトップボックス1080は、広帯域音源などの発信源から信号を受信し、ディスプレイ1088(テレビおよび/またはモニタおよび/または他のビデオおよび/または音声出力機器)に適した、標準および/または高精細の音声/ビデオ信号を出力する。信号処理および/または制御回路1084および/またはセットトップボックス1080内の他の回路(図示せず)は、データ処理、コーディングおよび/または暗号化、計算、データフォーマットおよび/または他の任意のセットトップボックス機能実行をしてもよい。
セットトップボックス1080は、データを不揮発に記憶する大量データ記憶装置1090と通信してもよい。大量データ記憶装置1090は、光および/または磁気記憶装置(例えばハードディスクドライブ(HDDs)および/またはDVDドライブ)を含むことができる。少なくとも一つのHDDが図11Aに示す構成を持ってもよく、および/または、少なくとも一つのDVDドライブが図11Bに示す構成を持ってもよい。HDDは、略1.8"より小さい直径をもつ一以上のプラッタを含むミニHDDでもよい。セットトップボックス1080はRAM、ROM、およびフラッシュメモリなどの待ち時間の短い不揮発性メモリ、および/または、その他の適切な電子データ記憶装置などのメモリ1094に接続されてもよい。セットトップボックス1080はさらに、WLANネットワークインターフェース1096を介してWLANとの接続を支援してもよい。
図11Gを参照すると、本発明はメディア・プレーヤ1100に実装することができる。本発明は、大まかに図11Gの1104で示される、信号処理および/または制御回路のいずれかあるいは両方、メディア・プレーヤ1100のWLANインターフェースおよび/または大量データ記憶装置を実装してもよい。幾らかの実装例においては、メディア・プレーヤ1100はディスプレイ1107、および/またはキーパッド、タッチパッドなどのユーザ入力1108を含む。幾らかの実装例においては、メディア・プレーヤ1100は、メニュー、ドロップダウン・メニュー、アイコン、および/または、ディスプレイ1107および/またはユーザ入力1108を介したポイント・アンド・クリック方式のインターフェースを典型的に使用する、グラフィカル・ユーザ・インターフェース(GUI)を使用してもよい。メディア・プレーヤ1100はさらに、スピーカおよび/または音声出力ジャックなどの音声出力1109を含む。信号処理および/または制御回路1104および/またはメディア・プレーヤ1100のその他の回路(図示せず)は、データ処理、コーディングおよび/または暗号化、計算、データフォーマットおよび/または他の任意のメディア・プレーヤ機能を実行してもよい。
メディア・プレーヤ1100は、圧縮音声および/またはビデオコンテンツなどのデータを不揮発に記憶する大量データ記憶装置1110と通信してもよい。幾らかの実装例においては、圧縮音声ファイルはMP3形式に則った、あるいは他の適切な圧縮音声および/またはビデオ形式に則ったファイルを含む。大量データ記憶装置は、光および/または磁気記憶装置(例えばハードディスクドライブ(HDDs)および/またはDVDドライブ)を含んでもよい。少なくとも一つのHDDが図11Aに示す構成を持ってもよく、および/または、少なくとも一つのDVDドライブが図11Bに示す構成を持ってもよい。HDDは、略1.8"より小さい直径をもつ一以上のプラッタを含むミニHDDでもよい。メディア・プレーヤ1100はRAM、ROM、およびフラッシュメモリなどの待ち時間の短い不揮発性メモリ、および/または、その他の適切な電子データ記憶装置などのメモリ1114に接続されてもよい。メディア・プレーヤ1100はさらに、WLANネットワークインターフェース1116を介してWLANとの接続を支援してもよい。上述のものに加えて、さらに他の実装例も考えられる。
よって、ここまで説明してきたことは、基線ワンダーに対する概算および補償のシステムおよび方法である。説明された回路、部材、および方法はデジタル回路、アナログ回路、および/または、プロセッサアーキテクチャなどの手段によりプログラム可能な命令とともに実装できる。さらに、情報記憶、信号運搬を行う部材および/または方法は、電気、光、および/または、磁気技術に基づき操作することができ、フリップフロップ、ラッチ、ランダムアクセスメモリ、リード・オンリー・メモリ、CD、DVD、ディスクドライブ、あるいはその他の記憶・メモリ手段などの機器を含むことができる。開示された実施形態および図示は例示であり、以下の請求項が定義するような開示発明の範囲を限定するものではない。

Claims (32)

  1. 信号を検知して検知データ列を提供する方法であって、
    複数の候補データ列を提供する工程と、
    前記候補データ列個々と関連付けて第一の複数の基線ワンダー概算を算出する工程と、
    前記第一の複数の基線ワンダー概算と前記候補データ列個々との差異をフィルタリングする工程と、
    少なくともフィルタリングされた前記差異の一部に基づき、前記候補データ列個々と関連付けて第二の複数の基線ワンダー概算を算出する工程と、
    少なくとも前記第一および第二の複数の基線ワンダー概算の一部に基づき、前記候補データ列個々と関連付けて第三の複数の基線ワンダー概算を算出する工程と、
    前記信号に基づくメトリックを、前記候補データ列個々に基づくメトリック個々と比較する工程であって、比較結果を前記第三の複数の基線ワンダー概算の対応するものにより補償する工程と、
    前記比較結果に基づき、前記複数の候補データ列のうちの一つを前記検知データ列として選択する工程とを含む、方法。
  2. 前記第三の複数の基線ワンダー概算のうち対応するものにより、前記候補データ列個々に基づくメトリック個々をオフセットすることで、前記比較結果を補償する、請求項1に記載の方法。
  3. 前記信号に基づくメトリックを比較し、前記複数の候補データ列のうちの一つを選択する工程は、
    一段階で、前記信号に基づく第一のメトリックを、前記候補データ列個々の各々における箇所に基づくメトリックと比較することであって、比較結果を前記第一の複数の基線ワンダー概算のうち対応するものにより補償することと、
    前記第一段階で、一以上の候補データ列を前記比較結果に基づき前記検知データ列の候補として切り捨てることとを含む、請求項1に記載の方法。
  4. 二段階で、前記信号に基づく第二のメトリックを、前記候補データ列個々の各々における追加的箇所に基づく追加的なメトリックと比較する工程であって、前記比較結果を、前記第二の複数の基線ワンダー概算の対応するものにより補償する工程と、
    前記第二段階で、追加的な候補データ列を記比較結果に基づき前記検知データ列の候補として切り捨てる工程とをさらに含む、請求項3に記載の方法。
  5. 前記候補データ列はヴィテルビ・トレリスのパスメモリに対応する、請求項1から4のいずれか一項に記載の方法。
  6. 前記候補データ列個々に関連付けられている前記第一の複数の基線ワンダー概算は、前の段階のパスメモリに関連付けられた基線ワンダー概算に基づき現在の段階で算出された単一基線ワンダー概算を含み、前記前の段階は、前記現在の段階の前の複数の段階である、請求項5に記載の方法。
  7. 前記信号に基づく前記メトリックを前記候補データ列個々に基づくメトリック個々と比較する工程は、前記信号に基づく前記メトリックと、前記候補データ列個々に基づくメトリック個々の各々との間の距離尺度を算出することを含む、請求項1から6のいずれか一項に記載の方法。
  8. 前記距離尺度は、ユークリッド距離尺度に基づく、請求項7に記載の方法。
  9. 前記複数の候補データ列のうちの一つを選択する工程は、前記信号に基づくメトリックに最も近い対応するメトリックを持つ前記候補データ列を選択することを含む、請求項7に記載の方法。
  10. 前記第二の複数の基線ワンダー概算を算出する工程は、
    信した信号サンプルに少なくとも基づき、前記第二の複数の基線ワンダー概算を算出すること含む、請求項1に記載の方法。
  11. 前記第一の複数の基線ワンダー概算を算出する工程は、
    基線ワンダーの源のモデルに基づき前記第一の複数の基線ワンダー概算を算出することを含む、請求項1に記載の方法。
  12. 前記基線ワンダーの源のモデルは、ハイパスフィルタモデルを含む、請求項11に記載の方法。
  13. 信号を検知して検知データ列を提供する方法であって、
    複数の候補データ列を提供する工程と、
    前記候補データ列個々と関連付けて基線ワンダー概算を算出する工程と、
    前記基線ワンダー概算と前記候補データ列個々との差異をフィルタリングする工程と、
    少なくともフィルタリングされた前記差異の一部に基づき、前記候補データ列個々と関連付けてノイズ概算を算出する工程と、
    少なくとも算出された前記ノイズ概算の一部に基づき、算出された前記基線ワンダー概算を調整する工程と、
    前記信号に基づくメトリックを、前記候補データ列個々に基づくメトリック個々と比較する工程であって、比較結果を前記ノイズ概算で調整した前記基線ワンダー概算の対応するものにより補償する工程と、
    前記比較結果に基づき、前記複数の候補データ列のうちの一つを前記検知データ列として選択する工程とを含む、方法。
  14. 前記基線ワンダー概算を算出する工程は、
    適応的基線ワンダー概算器を用いて前記基線ワンダー概算を算出することを含む、請求項13に記載の方法。
  15. 前記ノイズ概算を算出する工程は、前記ノイズ概算のうち少なくとも一つを、対応する、前に算出された適応的基線ワンダー概算と、対応する候補データ列の要素と、前に受信された前記信号の要素とに基づき算出する工程をさらに含む、請求項13に記載の方法。
  16. 前記基線ワンダー概算を算出する工程は、
    基線ワンダー源の予め選択されたモデルに基づき、少なくとも一つの、モデルに基づく基線ワンダー概算を算出することと、
    前記少なくとも一つのモデルに基づく基線ワンダー概算を、少なくとも一つの適応的基線ワンダー概算に加えることとをさらに含む、請求項13に記載の方法。
  17. 信号を検知して検知データ列を提供するシステムであって、
    複数の候補データ列を処理する検知器と、
    前記候補データ列個々と関連付けて第一の複数の基線ワンダー概算を算出し、
    前記第一の複数の基線ワンダー概算と前記候補データ列個々との差異をフィルタリングし、
    少なくともフィルタリングされた前記差異の一部に基づき、前記候補データ列個々と関連付けて第二の複数の基線ワンダー概算を算出し、
    少なくとも前記第一および第二の複数の基線ワンダー概算の一部に基づき、前記候補データ列個々と関連付けて第三の複数の基線ワンダー概算を算出する、
    基線ワンダー概算器と
    を含み、
    前記検知器は、
    記信号に基づくメトリックを、前記候補データ列個々に基づくメトリック個々と比較し、比較結果を前記第三の複数の基線ワンダー概算の対応するものにより補償し、
    前記比較結果に基づき、前記複数の候補データ列のうちの一つを前記検知データ列として選択するようさらに構成された、システム。
  18. 前記検知器は、前記第三の複数の基線ワンダー概算のうち対応するものにより、前記候補データ列個々に基づくメトリック個々をオフセットすることで、前記比較結果を補償するようさらに構成されている、請求項17に記載のシステム。
  19. 記検知器は、一段階で、前記信号に基づく第一のメトリックを、前記候補データ列個々の各々における箇所に基づくメトリックと比較し、比較結果を前記第一の複数の基線ワンダー概算のうち対応するものにより補償し、
    前記第一段階で、一以上の候補データ列を前記比較結果に基づき前記検知データ列の候補として切り捨てるよう構成されている、請求項17に記載のシステム。
  20. 記検知器は、
    二段階で、前記信号に基づく第二のメトリックを、前記候補データ列個々の各々における追加的箇所に基づく追加的なメトリックと比較し、較結果を、前記第二の複数の基線ワンダー概算の対応するものにより補償し、
    前記第二段階で、追加的な候補データ列を前記第二段階の前記比較結果に基づき前記検知データ列の候補として切り捨てるようさらに構成されている、請求項19に記載のシステム。
  21. 前記候補データ列はヴィテルビ・トレリスのパスメモリに対応する、請求項17から20のいずれか一項に記載のシステム。
  22. 前記候補データ列個々に関連付けられている前記第一の複数の基線ワンダー概算は、前の段階のパスメモリに関連付けられた基線ワンダー概算に基づき現在の段階で算出された単一基線ワンダー概算を含み、前記前の段階は、前記現在の段階の前の複数の段階である、請求項21に記載のシステム。
  23. 前記検知器は、前記信号に基づく前記メトリックと、前記候補データ列個々に基づくメトリック個々の各々との間の距離尺度を算出することにより、前記信号を前記候補データ列個々の各々と比較するようさらに構成された、請求項17から22のいずれか一項に記載のシステム。
  24. 前記距離尺度は、ユークリッド距離尺度に基づく、請求項23に記載のシステム。
  25. 前記検知器は、前記信号に基づくメトリックに最も近い対応するメトリックを持つ前記候補データ列を選択することにより、前記複数の候補データ列のうちの一つを選択するよう構成された、請求項23に記載のシステム。
  26. 前記基線ワンダー概算器は、
    信した信号サンプルに少なくとも基づき、前記第二の複数の基線ワンダー概算を算出することより、
    前記第二の複数の基線ワンダー概算を算出するよう構成された、請求項17に記載のシステム。
  27. 前記基線ワンダー概算器は、
    基線ワンダーの源のモデルに基づき前記第一の複数の基線ワンダー概算を算出するよう構成された、請求項17に記載のシステム。
  28. 前記基線ワンダーの源のモデルは、ハイパスフィルタモデルを含む、請求項27に記載のシステム。
  29. 信号を検知して検知データ列を提供するシステムであって、
    複数の候補データ列を処理する検知器と、
    前記候補データ列個々と関連付けて基線ワンダー概算を算出し、
    前記基線ワンダー概算と前記候補データ列個々との差異をフィルタリングし、
    少なくともフィルタリングされた前記差異の一部に基づき、前記候補データ列個々と関連付けてノイズ概算を算出し、
    少なくとも算出された前記ノイズ概算の一部に基づき、算出された前記基線ワンダー概算を調整する、
    基線ワンダー概算器と、
    を含み、
    前記検知器は、
    前記信号に基づくメトリックを、前記候補データ列個々に基づくメトリック個々と比較し、比較結果を前記ノイズ概算で調整した前記基線ワンダー概算の対応するものにより補償し、
    前記比較結果に基づき、前記複数の候補データ列のうちの一つを前記検知データ列として選択するようさらに構成された、システム。
  30. 前記基線ワンダー概算器は、応的基線ワンダー概算を算出するよう構成された、請求項29に記載のシステム。
  31. 前記基線ワンダー概算器は、前記ノイズ概算、対応するに算出された適応的基線ワンダー概算と、対応する候補データ列の要素と、前に受信された前記信号の要素とに基づき算出するようさらに構成された、請求項29に記載のシステム。
  32. 前記基線ワンダー概算器は、
    基線ワンダー源の予め選択されたモデルに基づき、少なくとも一つの、モデルに基づく基線ワンダー概算を算出し、
    前記少なくとも一つのモデルに基づく基線ワンダー概算を、少なくとも一つの適応的基線ワンダー概算に加えることにより、
    基線ワンダー概算を算出するよう構成された、請求項29に記載のシステム。
JP2007037771A 2006-02-21 2007-02-19 待ち時間の短い基線ワンダー補償システムおよび方法 Expired - Fee Related JP5010938B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US77516006P 2006-02-21 2006-02-21
US60/775,160 2006-02-21
US79038806P 2006-04-07 2006-04-07
US60/790,388 2006-04-07
US11/520,531 US7974366B2 (en) 2006-02-21 2006-09-12 Low-latency baseline-wander compensation systems and methods
US11/520,531 2006-09-12

Publications (3)

Publication Number Publication Date
JP2007299509A JP2007299509A (ja) 2007-11-15
JP2007299509A5 JP2007299509A5 (ja) 2012-02-16
JP5010938B2 true JP5010938B2 (ja) 2012-08-29

Family

ID=38181145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037771A Expired - Fee Related JP5010938B2 (ja) 2006-02-21 2007-02-19 待ち時間の短い基線ワンダー補償システムおよび方法

Country Status (6)

Country Link
US (1) US7974366B2 (ja)
EP (1) EP1833052B1 (ja)
JP (1) JP5010938B2 (ja)
CN (1) CN101047676B (ja)
SG (1) SG135118A1 (ja)
TW (1) TWI441488B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350030B1 (ko) * 2008-09-19 2014-01-13 에이저 시스템즈 엘엘시 데이터 처리 회로, 저주파 손실을 감소시키는 방법 및 저장 디바이스
CN102480292A (zh) * 2010-11-25 2012-05-30 承景科技股份有限公司 基线漂移校正系统及方法
CN102386889B (zh) * 2011-09-29 2015-08-19 深圳Tcl新技术有限公司 基线漂移去除方法、装置及中值滤波器
US8902530B1 (en) * 2012-03-30 2014-12-02 Sk Hynix Memory Solutions Inc. Decision directed and non-decision directed low frequency noise cancelation in turbo detection
CN105705086B (zh) * 2013-11-08 2019-05-07 皇家飞利浦有限公司 Ecg高通滤波器
CN104776869B (zh) * 2014-01-10 2019-01-22 深圳迈瑞生物医疗电子股份有限公司 一种光信号的解调方法、装置
CN108259067A (zh) * 2016-12-29 2018-07-06 深圳市中兴微电子技术有限公司 一种自适应判决反馈均衡的方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2877109B2 (ja) * 1996-12-12 1999-03-31 日本電気株式会社 情報検出装置および情報検出方法
US6563892B1 (en) * 1999-06-15 2003-05-13 Telefonaktiebolaget Lm Ericsson Method and system for detection of binary information in the presence of slowly varying disturbances
US6449320B1 (en) * 1999-07-02 2002-09-10 Telefonaktiebolaget Lm Ericsson (Publ) Equalization with DC-offset compensation
JP3647761B2 (ja) * 2001-03-07 2005-05-18 富士通株式会社 データ再生方法及びデータ再生装置並びに光磁気ディスク装置
WO2003050810A2 (en) * 2001-12-07 2003-06-19 Seagate Technology Llc Method and apparatus for preprocessing low frequencies in perpendicular recording
US7167327B2 (en) * 2003-01-06 2007-01-23 Agere Systems Inc. Integrated circuit and method for remodulating bits and hard disk drive incorporating the same
US7165211B2 (en) * 2004-09-20 2007-01-16 Guzik Technical Enterprises Viterbi decoder with direct current restoration
KR20060031077A (ko) * 2004-10-07 2006-04-12 삼성전자주식회사 연선을 이용하는 이더넷 수신기의 디지털 신호 처리 장치

Also Published As

Publication number Publication date
JP2007299509A (ja) 2007-11-15
EP1833052A1 (en) 2007-09-12
CN101047676A (zh) 2007-10-03
CN101047676B (zh) 2015-02-11
TW200742361A (en) 2007-11-01
US20070195912A1 (en) 2007-08-23
EP1833052B1 (en) 2013-04-10
US7974366B2 (en) 2011-07-05
SG135118A1 (en) 2007-09-28
TWI441488B (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
JP5010938B2 (ja) 待ち時間の短い基線ワンダー補償システムおよび方法
KR100968336B1 (ko) 판독 채널, 정보 판독 방법 및 컴퓨터 판독가능 저장 매체
US7961797B1 (en) Nonlinear viterbi complexity reduction
EP0751519B1 (en) A reduced complexity EPR4 post-processor for sampled data detection
US20040071206A1 (en) Digital filter adaptively learning filter coefficient
JP2007299509A5 (ja)
JP4945955B2 (ja) タップ係数設計方法及びタップ係数設計装置
US7948703B1 (en) Adaptive target optimization methods and systems for noise whitening based viterbi detectors
JP2012517654A (ja) 適応的ベースライン補償のためのシステム及び方法
US5931966A (en) Viterbi detector with a pipelined look-up table of squared errors
US20100322353A1 (en) Nonlinear post-processors for channels with signal-dependent noise
US10692527B1 (en) Target parameter adaptation
JP3033238B2 (ja) 適応的最尤復号装置および復号方法
US6377635B1 (en) Method and apparatus for viterbi detection of generalized partial response signals using partial matched filter and matched filter metrics
KR100474819B1 (ko) 데이터기록/재생장치의신호검출방법및그장치
JP4916728B2 (ja) 符号化装置、信号処理装置、および記憶システム
JP2001344903A (ja) デジタル情報再生装置
KR100297827B1 (ko) 고밀도저장기기에있어서디코딩방법및장치
US20140334028A1 (en) Systems and Methods for Processing Data With Linear Phase Noise Predictive Filter
JP5099035B2 (ja) デジタルフィルタ
US7535955B1 (en) Methods, algorithms, software, architectures, systems and circuitry for adaptive filtering and/or minimizing a sequence detector error rate
JP2007273016A (ja) 再生信号処理装置
JPH11238320A (ja) 信号処理方法およびそれを用いた記録再生装置
JP2007087461A (ja) 信号処理方法及び信号処理装置
JPH10255214A (ja) デジタル信号復号装置、磁気情報再生装置および磁気情報の再生信号の波形歪補正方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

R150 Certificate of patent or registration of utility model

Ref document number: 5010938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371