JP5010705B2 - デジタル制御発振器 - Google Patents
デジタル制御発振器 Download PDFInfo
- Publication number
- JP5010705B2 JP5010705B2 JP2010069847A JP2010069847A JP5010705B2 JP 5010705 B2 JP5010705 B2 JP 5010705B2 JP 2010069847 A JP2010069847 A JP 2010069847A JP 2010069847 A JP2010069847 A JP 2010069847A JP 5010705 B2 JP5010705 B2 JP 5010705B2
- Authority
- JP
- Japan
- Prior art keywords
- otwu
- bits
- code
- difference
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
ontrolled Oscillator)、カウンタ、及び時間デジタル変換器(TDC:Time-to-Digital Converter)を備える。カウンタはDCOの出力CKVをカウントし、DCOの出力CKVで同期化した参照信号REFに基づいてカウント値CNTVを出力する。TDCは、参照信号REFに同期して、DCOの出力CKVの1周期以下の位相差dを取り出す。カウント値CNTVと位相差dとを加算した値と、位相制御信号との比較結果(差分)がデジタルループフィルタに与えられる。DCOの発振周波数は、デジタルループフィルタの出力に基づいて制御される。
図1は、本実施の形態に係るDCOを適用したADPLLの基本構成を示すブロック図である。まず、図1を参照して、ADPLLの構成と動作について簡単に説明する。
Binary制御を行い、上位5ビットOTW[7:3]に対応するOTWb[7:3]の各ビットは、5つのスイッチ22−19〜22−15にそれぞれ入力され、そのON/OFFに応じて、対応する5つの基準電流源22−19〜22−15から128倍、64倍、32倍、16倍、8倍した基準電流が発振器24に供給される。
図6において、前回のOTW[7:0]と今回のOTW[7:0]の差分を算出する(ステップS1)。つぎに、差分が正、負、「0」のいずれであるかを判断し(ステップS2)、正の場合は、その差分をOTWu[13:0]に加算した場合に、OTWu[13:0]=14を超えるか否かを判断し(ステップS3)、OTWu[13:0]=14を超えない場合には(ステップS3の「No」)、差分をOTWu[13:0]に加算する(ステップS4)。OTWu[13:0]=14を超える場合には(ステップS3の「Yes」)、上位ビットOTWb[7:3]に「1」を加算して、OTWu[13:0]=7(原点)に戻り、さらにOTWu[13:0]=7(原点)に余剰分だけ加減算する(ステップS5)。ここで、余剰分がさらに「14」を超える時は同様の処理を繰り返す。
実施の形態2では、実施の形態1において、DCO1の制御をNビットに拡張した場合を説明する。図9は、実施の形態2に係るDCO1の概略の構成例を示す図である。図10は、OTW[A−1:0」とOTWu[2^(A+1)−3:0]の対応関係を示す図である。基本的制御方法は、実施の形態1と同様であるので、その詳細な説明は省略する。
実施の形態1、2のDCO1では、電流制御型の発振器を使用して定電流源に接続されたスイッチを切り替えて、電流制御する構成であるが、これに限られるものではなく、容量制御型の発振器を使用してもよい。実施の形態3では、容量制御型の発振器を使用した場合について説明する。図11は、容量制御型の発振器の構成例を示す図である。OTWをOTWb、OTWuに変換する方法は、実施の形態2と同様であるのでその説明は省略する。
Claims (4)
- 発振器制御ワードに応じた発振周波数の発振信号を出力するデジタル制御発振器であって、
Nビットの前記発振器制御ワードを、上位N−A(但し、A≧1で、N>A)ビットと下位Aビットに分割し、前記上位N−AビットをN−AビットのBinary制御を行う第1のコードに、前記下位Aビットを2^(A+1)−2ビットのUnary制御を行う第2のコードに変換して出力する制御手段と、
前記制御手段から出力される前記第1および前記第2のコードに応じた発振周波数の発振信号を出力する発振器と、
を備えたことを特徴とするデジタル制御発振器。 - 前記制御手段は、今回の発振器制御ワードと前回の発振器制御ワードとの差分を算出し、
差分が正の場合は、その差分を前記第2のコードに加算した場合に、「2^(A+1)−2」を超えるか否かを判断し、「2^(A+1)−2」を超えない場合には、差分を前記第2のコードに加算する一方、「2^(A+1)−2」を超える場合には、第1コードに「1」を加算すると共に、前記第2のコード=2^A−1とし、さらに、第2のコードに余剰分だけ加減算し、
差分が負の場合は、その差分を前記第2のコードから減算した場合に、「0」より小さくなるか否かを判断し、「0」より小さくならない場合には、差分を前記第2のコードから減算し、「0」より小さくなる場合には、第1コードから「1」を減算すると共に、前記第2のコード=2^A−1とし、さらに、第2のコードに余剰分だけ加減算することを特徴とする請求項1に記載のデジタル制御発振器。 - 前記発振器は、電流制御型発振器または容量制御型発振器であることを特徴とする請求項1または請求項2に記載のデジタル制御発振器。
- 前記N=8、前記A=3であることを特徴とする請求項1〜請求項3のいずれか1つに記載のデジタル制御発振器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069847A JP5010705B2 (ja) | 2010-03-25 | 2010-03-25 | デジタル制御発振器 |
US12/885,784 US8237512B2 (en) | 2010-03-25 | 2010-09-20 | Digitally controlled oscillator and oscillation method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069847A JP5010705B2 (ja) | 2010-03-25 | 2010-03-25 | デジタル制御発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205339A JP2011205339A (ja) | 2011-10-13 |
JP5010705B2 true JP5010705B2 (ja) | 2012-08-29 |
Family
ID=44655719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069847A Active JP5010705B2 (ja) | 2010-03-25 | 2010-03-25 | デジタル制御発振器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8237512B2 (ja) |
JP (1) | JP5010705B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120286888A1 (en) * | 2011-05-09 | 2012-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Switched Capacitor Array for Voltage Controlled Oscillator |
JP6058918B2 (ja) | 2012-06-06 | 2017-01-11 | ラピスセミコンダクタ株式会社 | 電流出力制御装置、電流出力制御方法、デジタル制御発振装置、デジタルpll、周波数シンセサイザ、デジタルfll、及び半導体装置 |
US8570082B1 (en) * | 2013-02-27 | 2013-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | PVT-free calibration circuit for TDC resolution in ADPLL |
US9100026B2 (en) * | 2013-07-10 | 2015-08-04 | Qualcomm Incorporated | Devices and methods for reducing noise in digitally controlled oscillators |
CN103427837B (zh) * | 2013-08-27 | 2016-01-27 | 东南大学 | 一种宽频带数字振荡器生成方法 |
JP6584885B2 (ja) * | 2015-09-14 | 2019-10-02 | 株式会社東芝 | 雑音除去機能を有する機器 |
US9912320B2 (en) | 2016-06-13 | 2018-03-06 | The Hong Kong University Of Science And Technology | Exponentially scaling switched capacitor |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022719A (ja) | 1988-06-17 | 1990-01-08 | Fujitsu Ltd | ディジタルpll回路 |
JPH02280414A (ja) | 1989-04-21 | 1990-11-16 | Nec Corp | 完全二次系dpll |
US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
JP2000022523A (ja) | 1998-07-01 | 2000-01-21 | Sony Corp | Pll回路 |
US6658748B1 (en) * | 2000-03-02 | 2003-12-09 | Texas Instruments Incorporated | Digitally-controlled L-C oscillator |
US6606004B2 (en) * | 2000-04-20 | 2003-08-12 | Texas Instruments Incorporated | System and method for time dithering a digitally-controlled oscillator tuning input |
US6734741B2 (en) * | 2001-04-25 | 2004-05-11 | Texas Instruments Incorporated | Frequency synthesizer with digitally-controlled oscillator |
US7483508B2 (en) * | 2001-11-27 | 2009-01-27 | Texas Instruments Incorporated | All-digital frequency synthesis with non-linear differential term for handling frequency perturbations |
US6747522B2 (en) * | 2002-05-03 | 2004-06-08 | Silicon Laboratories, Inc. | Digitally controlled crystal oscillator with integrated coarse and fine control |
US6838951B1 (en) * | 2002-06-12 | 2005-01-04 | Rf Micro Devices, Inc. | Frequency synthesizer having VCO bias current compensation |
US7719371B2 (en) * | 2004-03-22 | 2010-05-18 | Integrated Device Technology, Inc. | Spread spectrum clock and reference signal generator |
US7170332B2 (en) * | 2004-04-15 | 2007-01-30 | Analog Devices, Inc. | Reference signal generators |
US7439817B2 (en) * | 2006-02-16 | 2008-10-21 | Texas Instruments Incorporated | Frequency tuning range extension and modulation resolution enhancement of a digitally controlled oscillator |
US7902933B1 (en) * | 2006-03-29 | 2011-03-08 | Cypress Semiconductor Corporation | Oscillator circuit |
JP2009296375A (ja) * | 2008-06-05 | 2009-12-17 | Toshiba Corp | デジタル制御発振器及びこれを用いた位相同期回路 |
US7675370B2 (en) * | 2008-06-12 | 2010-03-09 | Qualcomm Incorporated | Dynamic calibration techniques for digitally controlled oscillator |
JP2010056856A (ja) * | 2008-08-28 | 2010-03-11 | Renesas Technology Corp | 半導体集積回路 |
-
2010
- 2010-03-25 JP JP2010069847A patent/JP5010705B2/ja active Active
- 2010-09-20 US US12/885,784 patent/US8237512B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011205339A (ja) | 2011-10-13 |
US8237512B2 (en) | 2012-08-07 |
US20110234326A1 (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5010705B2 (ja) | デジタル制御発振器 | |
Wu et al. | A 3.5–6.8-GHz Wide-Bandwidth DTC-Assisted Fractional-N All-Digital PLL With a MASH $\Delta\Sigma $-TDC for Low In-Band Phase Noise | |
Levantino et al. | An adaptive pre-distortion technique to mitigate the DTC nonlinearity in digital PLLs | |
Yin et al. | A 0.7-to-3.5 GHz 0.6-to-2.8 mW highly digital phase-locked loop with bandwidth tracking | |
US10263625B1 (en) | TDC circuit and PLL circuit | |
US10326458B2 (en) | Switched-capacitor loop filter | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
JP2010098704A (ja) | Pll回路 | |
WO2017150241A1 (ja) | 位相同期回路及びその制御方法 | |
JP2011517161A (ja) | 高分解能の時間/デジタル変換器 | |
JP2005175780A (ja) | デルタシグマ型分数分周pllシンセサイザ | |
JP6177155B2 (ja) | 発振回路および周波数シンセサイザ | |
CN110719100B (zh) | 一种分数频全数字锁相环及其控制方法 | |
WO2019146177A1 (ja) | 時間デジタル変換回路および位相同期回路 | |
JPH0951268A (ja) | 周波数シンセサイザ | |
US9853650B1 (en) | Method and apparatus of frequency synthesis | |
US8130048B2 (en) | Local oscillator | |
US20120139654A1 (en) | Frequency synthesizer | |
JP5395568B2 (ja) | デジタル制御発振器 | |
Elmallah et al. | A 3.2-GHz 405 fs rms Jitter–237.2 dB FoM JIT ring-based fractional-N synthesizer | |
US9019017B2 (en) | Digitally controlled oscillator and digital PLL including the same | |
US7279938B1 (en) | Delay chain integrated circuits having binary-weighted delay chain units with built-in phase comparators therein | |
Su et al. | A 2.6 ps rms-period-jitter 900MHz all-digital fractional-N PLL built with standard cells | |
CN110212912B (zh) | 一种具有高精度时间数字转换器的倍数延迟锁相环 | |
US11936392B2 (en) | Phase locked loop, electronic device, and method for controlling phase locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120601 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5010705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |