JP5008858B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5008858B2
JP5008858B2 JP2005331695A JP2005331695A JP5008858B2 JP 5008858 B2 JP5008858 B2 JP 5008858B2 JP 2005331695 A JP2005331695 A JP 2005331695A JP 2005331695 A JP2005331695 A JP 2005331695A JP 5008858 B2 JP5008858 B2 JP 5008858B2
Authority
JP
Japan
Prior art keywords
pixel
liquid crystal
substrate
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005331695A
Other languages
English (en)
Other versions
JP2007139969A (ja
Inventor
公俊 扇一
英樹 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2005331695A priority Critical patent/JP5008858B2/ja
Publication of JP2007139969A publication Critical patent/JP2007139969A/ja
Application granted granted Critical
Publication of JP5008858B2 publication Critical patent/JP5008858B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は液晶表示装置に係り、たとえば、その液晶表示部にいわゆるメイン画面とサブ画面を有する液晶表示装置に関する。
たとえば携帯電話に組み込まれて形成される液晶表示装置は、その液晶表示部にメイン画面とサブ画面を有するのが一般的である。
サブ画面における主な用途は、待機時の省電力モードでバックライトが非点灯の際にたとえば時刻あるいは日付等を表示するように構成されている。
このため、メイン画面がいわゆる透過型の画素として構成し、サブ画面がいわゆる全反射型あるいは部分透過型の画素として構成することが主流となっている。
そして、このような傾向にあって、たとえば下記の特許文献1に示されたものが知られている。すなわち、特許文献1には、その第1実施例において、図1、図2に示すように、液晶表示領域の一部を反射領域(51)、一部を反射・透過併用の領域(52)として構成されている。この場合、バックライトは反射・透過併用の領域(52)にのみ重畳するようにして配置され、反射領域(51)の下方には設けられていない構成となっている。
また、第2実施例は、図7に示すように、前記反射・透過併用の領域(52)を透過領域として構成した旨が開示されている。
特開2002−303863号公報
しかし、上述した構成では、反射領域においては全くバックライトからの光が寄与されていない構成となっていることから、状況によっては、その表示が暗いものとなってしまう場合を免れないものとなっていた。
それ故、反射型の画素においても、必要とあれば、バックライトからの光も寄与させる構成が望まれるが、その際において、画素の構成が複雑化するのを回避するのが賢明とされる。
本発明は、このような事情に基づいてなされたものであり、その目的は、簡単な構成にも拘わらず、反射型の画素においてもバックライトからの光も寄与させるように構成した液晶表示装置を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
(1)
本発明による液晶表示装置は、たとえば、第1の基板と、前記第1の基板よりも観察者側に近い側に配置された第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶と、前記第1の基板の前記液晶とは反対側に配置されたバックライトとを有する液晶表示装置であって、
複数の第1の画素が配列された第1の表示領域と、複数の第2の画素が配列された第2の表示領域とを有し、
前記第1の基板側から入射した光を透過させて表示を行う場合、前記第1の画素の透過効率は前記第2の画素の透過効率よりも低く、
前記第2の基板側から入射した光を反射させて表示を行う場合、前記第1の画素の反射効率は前記第2の画素の反射効率よりも高く、
平面的に見た場合、前記バックライトは前記第1の表示領域と前記第2の表示領域との両方に重畳し、
前記第2の基板は、前記第1の基板側から入射した光を反射する反射膜を有し、
前記第1の画素は、前記第2の基板の前記反射膜で反射された前記第1の基板側から入射した光を前記第2の基板側へ反射させて表示を行うことを特徴とする。
(2)
本発明による液晶表示装置は、たとえば、(1)の構成を前提とし、前記第2の基板の前記反射膜は、互いに隣接する2つの前記第1の画素の隙間から入射した光を反射することを特徴とする。
(3)
本発明による液晶表示装置は、たとえば、(1)または(2)の構成を前提とし、前記第2の基板の前記反射膜は、互いに隣接する2つの前記第1の画素の間隙に重畳する位置に形成されていることを特徴とする。
(4)
本発明による液晶表示装置は、たとえば、(1)から(3)の何れかの構成を前提とし、 前記第2の基板の前記反射膜は、前記第1の基板側から入射して互いに隣接する2つの前記第1の画素の間隙を通過した光が直接前記第2の基板を通過して観察者に到達するのを遮蔽する遮光膜を兼ねることを特徴とする。
(5)
本発明による液晶表示装置は、たとえば、(1)から(4)の何れかの構成を前提とし、 前記第2の基板の前記反射膜は、前記第1の基板側から入射した光を前記第1の画素に向けて反射させる傾斜部を有することを特徴とする。
(6)
本発明による液晶表示装置は、たとえば、(1)から(5)の何れかの構成を前提とし、 前記第1の画素は、1画素内のほぼ全域が反射表示領域であることを特徴とする。
(7)
本発明による液晶表示装置は、たとえば、(1)から(6)の何れかの構成を前提とし、 前記第2の画素は、1画素内に反射表示領域と透過表示領域とを有することを特徴とする。
(8)
本発明による液晶表示装置は、たとえば、(1)から(6)の何れかの構成を前提とし、 前記第2の画素は、1画素内のほぼ全域が透過表示領域であることを特徴とする。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
以下、図面を用いて本発明による液晶表示装置の実施例について説明をする。
図1(a)、(b)は、それぞれ本発明による液晶表示装置の一実施例を示す正面図、側面図である。
まず、図1(a)に示すように、液晶表示装置は、その僅かな周辺を除く中央部に表示部ARを備え、この表示部ARは、反射型の表示部(以下、反射型表示部と称す)ARrと透過型の表示部(以下、透過型表示部と称す)ARtとを有するようになっている。
反射型表示部ARrは反射型からなる画素がマトリクス状に配置されて形成され、透過型表示部ARtは透過型からなる画素がマトリクス状に配置されて形成されている。
なお、この実施例では、反射型表示部ARrの各画素は僅かな透過部(微透過部)を有するように構成され、透過型表示ARtの各画素は僅かな反射部(微反射部)を有するように構成されている。また、これら画素のそれぞれの構成は後に詳述する。
反射型表示部ARrと透過型表示部ARtは表示部ARをたとえば図中x方向の仮想の線分を境界として区分けされている。また、反射型表示部ARrの占める面積は透過型表示部ARtの占める面積よりも小さく形成されている。透過型表示部ARtはメイン画像面として用いられるのに対し反射型表示部ARrはサブ画像面として用いられるからである。
なお、前記表示部ARには、たとえばそのx方向に延在しy方向に並設されるゲート信号線(図示せず)と、y方向に延在しx方向に並設されるドレイン信号線(図示せず)とが形成され、これらの信号線によって囲まれる領域にてそれぞれ画素が形成されている。
各画素は、ゲート信号線からの信号(走査信号)によってオンされる薄膜トランジスタ(図示せず)と、この薄膜トランジスタを介してドレイン信号線からの信号(映像信号)が供給される画素電極(図示せず)と、この画素電極とで液晶に電界を発生させる対向電極と(図示せず)を備えた構成となっている。
表示部ARの周辺の外側の一部には表示部AR内の上記各画素を駆動させるためのドライバ回路DRが形成され、このドライバ回路DRによって前記ゲート信号線に走査信号を、ドレイン信号線に映像信号を供給するようになっている。
このドライバ回路DRはたとえばアモルファスシリコンからなる半導体装置を備えるもので、たとえば表示部ARの各画素にそれぞれ形成されている薄膜トランジスタTFTの形成の際に同時に形成されるようになっている。
液晶表示装置は、図1(b)に示すように、液晶を介在して配置される透明基板SUB1、SUB2を外囲器とするもので、その観察者側の面には該透明基板SUB2側から光学補償フィルムOCF2、偏光板POL2が配置され、また、該観察者側の面と反対側の面には該透明基板SUB1側から光学補償フィルムOCF1、偏光板POL1が配置されている。
なお、図1(b)においては、分離して描かれているが、光学補償フィルムOCF2は透明基板SUB2に貼付され、偏光板POL2は該光学補償フィルムOCF2に貼付されて配置され、光学補償フィルムOCF1は透明基板SUB1に貼付され、偏光板POL1は該光学補償フィルムOCF1に貼付されて配置されて配置されている。
さらに、液晶表示装置の背面(観察者側と反対側の面)にはバックライトBLが配置され、このバックライトBLは少なくとも該液晶表示装置の反射型表示部ARrと透過型表示部ARtに対向して配置される大きさとなっている。
このように構成された液晶表示装置は、上述したように、反射型表示部ARrの各画素において僅かな透過部(微透過部)を有するように構成され、透過型表示ARtの各画素において僅かな反射部(微反射部)を有するように構成されている。このため、前記透明基板SUB1側から入射した光を透過させて表示を行う場合、前記反射型表示部ARrの各画素の透過効率は前記透過型表示ARtの各画素の透過効率よりも低く、前記透明基板SUB2側から入射した光を反射させて表示を行う場合、前記反射型表示部ARrの各画素の反射効率は前記透過型表示ARtの各画素の反射効率よりも高くなる関係を有するようになっている。
図2は、前記透過型表示部ARtにて形成される透過型画素の一実施例を示す平面図である。上述のようにこの画素には僅かな反射部(微反射部)を有するように構成されている。図2のIV−IV線における断面図を図4に示している。
なお、図2に示す画素は、図中x方向に延在する一対のゲート信号線GLと図中y方向に延在する一対のドレイン信号線DLとで囲まれる領域に形成されている。
この画素領域はその大部分を透過型領域TRとして形成されているが、図中x方向に延在する仮想の線分を境にした一方の側の一部の領域に反射型領域RRが形成されるようになっている。
まず、透明基板SUB1の液晶側の面(主表面)に、図中x方向に延在するゲート信号線GLが形成されている。このゲート信号線GLは画素領域内の一部において該画素領域内に延在して線太となる部分を有している。この部分は後述する薄膜トランジスタTFTのゲート電極GTを形成するようになっている。
また、画素を囲む一対のゲート信号線GLのうち一方のゲート信号線GL(図中下側に位置づけられるゲート信号線GL)に隣接して保持容量信号線CPLが形成されている。この保持容量信号線CPLは、画素領域内において、その両側辺から比較大きく延在された部分を有し、換言すれば、ゲート信号線GLと交差する部分と比較して大きな幅を有する部分を有し、この幅広の部分は後述の容量素子CDの各電極のうちの1つの電極を構成するようになっている。
そして、透明基板SUB1の主表面には該ゲート信号線GLをも被って第1絶縁膜GI(図4参照)が形成されている。この絶縁膜は該薄膜トランジスタTFTの形成領域においてゲート絶縁膜として機能するもので、それに合わせて膜厚が設定されるようになっている。
絶縁膜GIの表面の薄膜トランジスタTFTの形成領域には該薄膜トランジスタTFTの半導体層ASとなるたとえばアモルファスシリコンが形成されている。
薄膜トランジスタTFTの形成領域は画素領域を囲む後述の一対のドレイン信号線DLのうちの一方のドレイン信号線DL(図中左側のドレイン信号線DL)に近接して設けられ、前記半導体層ASは近接する前記ドレイン信号線DLの形成領域であって前記ゲート信号線との交差部にも及んで一体となって形成されている。後述のドレイン信号線DLの形成にあってゲート信号線GLにおける段差の部分で段切れが生じないようするための配慮からである。
また、同様の配慮は、保持容量信号線CPL上のドレイン信号線DLとの交差部においてもなされ、ここに形成される半導体層ASは薄膜トランジスタTFTの半導体層ASと分離されて形成されている。
薄膜トランジスタTFTの形成領域における前記半導体層AStにおいて、その表面にドレイン電極およびソース電極を形成することにより該薄膜トランジスタTFTが形成されることになるが、該ドレイン電極およびソース電極はたとえばドレイン信号線DLの形成の際に同時に形成されるようになっている。
すなわち、図中y方向に延在するドレイン信号線DLが形成され、その一部が前記半導体層AStの表面に延在するようにして形成することにより該ドレイン電極DTが形成されるようになっている。また、この際に、該ドレイン電極DTと薄膜トランジスタTFTのチャネル長に相当する距離だけ離間させてソース電極STが形成されるようになっている。
ここで、ソース電極STは前記半導体層ASの形成領域外にまで延在され、画素領域内において、比較的大きな面積として形成した保持容量信号線CPLのほぼ全域に重なり合うようにして形成されている。上述したように保持容量信号線CPLは後述の容量素子CDの各電極のうちの1つを構成し、それに重なり合うソース電極STの前記延在部も該容量素子CDの各電極のうちの1つを構成するようになっている。この場合、これらの電極の間に介在された前記絶縁膜GIが該容量素子CDの1つの誘電体膜を構成するようになっている。
また、これにより、ソース電極STは、反射型領域PRの大部分に形成され、反射膜RPとして機能するようになっている。
前記絶縁膜GIが容量素子CDの1つの誘電体膜を構成すると称したのは、後述するように、該容量素子CDは複合的に構成されているからであって、後述するように、他の残りの電極として画素電極PX(T)が兼用するからである。
透明基板SUB1の主表面にはドレイン信号線DLおよびソース電極STをも被って第2絶縁膜INS2が形成されている(図4参照)。この第2絶縁膜INS2は前記容量素子CDの他の誘電体膜を構成するもので、それに基づき膜厚が設定されるようになっている。
そして、第2絶縁膜INS2の表面には画素電極PX(T)が形成されている。この画素電極PX(T)はたとえばITO(Indium Tin Oxide)等の透光性の導電膜で形成され、画素領域の僅かな周辺を除く中央部の全域、すなわち反射領域RRおよび透過領域TRのいずれにも形成されている。
この画素電極PX(T)は反射領域PRにおける一部に該第2絶縁膜INS2に予め形成されたスルーホールTHを通してソース電極STの延在部に接続されている。これにより、薄膜トランジスタTFTがゲート信号線GLからの信号(走査信号)によってオンされた場合に該薄膜トランジスタTFTを介してドレイン信号線DLからの信号(映像信号)が該ソース電極STの延在部を通して画素電極PX(T)に供給されるようになる。
なお、ソース電極STの延在部とこれに重ねて形成される画素電極PX(T)との間には該第2絶縁膜INSを誘電体膜とする容量素子が形成され、上述した容量素子SDの複合された一つの容量素子として構成されている。これにより該容量素子SDは比較的大きな容量を有するものとして構成されるようになる。
透明基板SUB1の主表面には該画素電極PX(T)をも被って配向膜ORI1(図4参照)が形成されている。この配向膜ORI1は液晶LCと直接に接触する膜で、液晶の分子の初期配向を規制するようになっている。
液晶LCを介して透明基板SUB1と対向配置される対向基板SUB2の液晶側の面(主表面)には、図4に示すように、まず、ブラックマトリクスBMが形成されている。このブラックマトリクスBMは、図2にも示されているように、ゲート信号線GLおよびドレイン信号線DLを充分に被うようにして形成され、これにより形成される画素領域内の開口部の輪郭は実質的に画素として機能する領域を画するように構成されている。なお、このブラックマトリクスBMはたとえば樹脂等の材料から構成されている。しかし、反射効率の良好な金属等で構成されていてもよいことはいうまでもない。
ブラックマトリクスBMの開口部にはカラーフィルタCFが形成されている。このカラーフィルタCFは、通常、ブラックマトリクスBMの開口部の全域に形成されるが、この実施例では、反射型領域PRにおいて、その一部を開口したいわゆる色穴CHLと称される部分が設けられている。カラーフィルタCFを通した光を明るくするためである。
そして、ブラックマトリクスBMおよびカラーフィルタCFをも被って平坦化膜OCが形成されている。
さらに、この平坦化膜OCの上面であって、反射型領域PRに相当する領域に突起部PRJ(頂部が平坦化されている)が形成されている。この突起部PRJは反射型領域PRにおいて透過型領域TRよりも液晶LCの層厚を小さくするために設けられるもので、光が反射型領域PRにおいて液晶内を2往復する事情に鑑み、その光学的距離を透過型領域TRにおける光学的距離とほぼ等しくするようにしている。
そして、この突起部PRJをも含めて平坦化膜OCの表面にはたとえばITOからなる対向電極CTが形成され、さらに、この対向電極CTの表面には配向膜ORI2が形成されている。
図3は、前記反射型表示部ARrにて形成される反射型画素の一実施例を示す平面図である。上述のようにこの画素には僅かな透過部(微透過部)を有するように構成されている。図3のV−V線における断面図を図5に、VI−VI線における断面図を図6に示している。
図3に示す画素も、図2に示した画素の場合と同様に、図中x方向に延在する一対のゲート信号線GLと図中y方向に延在する一対のドレイン信号線DLとで囲まれる領域に形成されている。
この画素領域はその大部分を反射型領域PRとして形成されているが、ドレイン信号線DLの近傍であって反射膜として機能する画素電極PXとの間の領域に透過型領域TRが形成されるようになっている。
なお、この透過型領域TRは、実質的な画素領域(たとえばブラックマトリクスBMの開口部)内に特別に形成されるものではなく、該ブラックマトリクスBMの形成部に対向して形成され、バックライトBLからの光の通路部という意味合いが強いものとなっている。
図2に示した画素の構成と比較した場合、画素電極PX(Al)が反射膜で形成されていること、突起部PRJが画素領域の大部分の領域に形成されていること、透明基板SUB2の液晶側の面に反射膜が設けられていること、等において大きな相違を有し、その余りはほぼ類似した構成となっている。
しかし、重複を省みずに、以下、図3に示す画素の説明をする。
まず、透明基板SUB1の液晶側の面(主表面)に、図中x方向に延在するゲート信号線GLが形成されている。このゲート信号線GLは画素領域内の一部において該画素領域内に延在して線太となる部分を有している。この部分は後述する薄膜トランジスタTFTのゲート電極GTを形成するようになっている。
また、画素を囲む一対のゲート信号線GLのうち一方のゲート信号線GL(図中下側に位置づけられるゲート信号線GL)に隣接して保持容量信号線CPLが形成されている。この保持容量信号線CPLは、画素領域内において、その両側辺から比較大きく延在された部分を有し、換言すれば、ゲート信号線GLと交差する部分と比較して大きな幅を有する部分を有し、この幅広の部分は後述の容量素子CDの各電極のうちの1つの電極を構成するようになっている。
そして、透明基板SUB1の主表面には該ゲート信号線GLをも被って第1絶縁膜GI(図5、図6参照)が形成されている。この絶縁膜は該薄膜トランジスタTFTの形成領域においてゲート絶縁膜として機能するもので、それに合わせて膜厚が設定されるようになっている。
絶縁膜GIの表面の薄膜トランジスタTFTの形成領域には該薄膜トランジスタTFTの半導体層ASとなるたとえばアモルファスシリコンが形成されている。
薄膜トランジスタTFTの形成領域は画素領域を囲む後述の一対のドレイン信号線DLのうちの一方のドレイン信号線DL(図中左側のドレイン信号線DL)に近接して設けられ、前記半導体層ASは近接する前記ドレイン信号線DLの形成領域であって前記ゲート信号線との交差部にも及んで一体となって形成されている。後述のドレイン信号線DLの形成にあってゲート信号線GLにおける段差の部分で段切れが生じないようするための配慮からである。
また、同様の配慮は、保持容量信号線CPL上のドレイン信号線DLとの交差部においてもなされ、ここに形成される半導体層ASは薄膜トランジスタTFTの半導体層ASと分離されて形成されている。
薄膜トランジスタTFTの形成領域における前記半導体層AStにおいて、その表面にドレイン電極およびソース電極を形成することにより該薄膜トランジスタTFTが形成されることになるが、該ドレイン電極およびソース電極はたとえばドレイン信号線DLの形成の際に同時に形成されるようになっている。
すなわち、図中y方向に延在するドレイン信号線DLが形成され、その一部が前記半導体層AStの表面に延在するようにして形成することにより該ドレイン電極DTが形成されるようになっている。また、この際に、該ドレイン電極DTと薄膜トランジスタTFTのチャネル長に相当する距離だけ離間させてソース電極STが形成されるようになっている。
ここで、ソース電極STは前記半導体層ASの形成領域外にまで延在され、画素領域内において、比較的大きな面積として形成した保持容量信号線CPLのほぼ全域に重なり合うようにして形成されている。上述したように保持容量信号線CPLは後述の容量素子CDの各電極のうちの1つを構成し、それに重なり合うソース電極STの前記延在部も該容量素子CDの各電極のうちの1つを構成するようになっている。この場合、これらの電極の間に介在された前記絶縁膜GIが該容量素子CDの1つの誘電体膜を構成するようになっている。
図2に示した画素では、このソース電極STに相当する電極は反射膜RPとして機能するように構成されたが、図3に示す画素においては、その機能は全く果たさないものとなっている。ソース電極STを被って上層に形成される後述の画素電極PX(Al)がその役割を果たすようになるからである。
前記絶縁膜GIが容量素子CDの1つの誘電体膜を構成すると称したのは、後述するように、該容量素子CDは複合的に構成されているからであって、後述するように、他の残りの電極として画素電極PX(Al)が兼用するからである。
透明基板SUB1の主表面にはドレイン信号線DLおよびソース電極STをも被って第2絶縁膜INS2が形成されている(図5、図6参照)。この第2絶縁膜INS2は前記容量素子CDの他の誘電体膜を構成するもので、それに基づき膜厚が設定されるようになっている。
そして、第2絶縁膜INS2の表面には画素電極PX(Al)が形成されている。この画素電極PX(Al)はたとえばAl等の反射効率の良好な導電膜で形成され、画素領域の僅かな周辺を除く中央部の全域に形成されている。
これにより、透明基板SUB2側に形成されるブラックマトリクスBMの開口部の領域にあって、その領域の全てにおいて反射膜を兼ねる画素電極PX(Al)が形成されることになる。
この画素電極PX(Al)は反射領域PRにおける一部に該第2絶縁膜INS2に予め形成されたスルーホールTHを通してソース電極STの延在部に接続されている。これにより、薄膜トランジスタTFTがゲート信号線GLからの信号(走査信号)によってオンされた場合に該薄膜トランジスタTFTを介してドレイン信号線DLからの信号(映像信号)が該ソース電極STの延在部を通して画素電極PX(Al)に供給されるようになる。
なお、ソース電極STの延在部とこれに重ねて形成される画素電極PX(Al)との間には該第2絶縁膜INSを誘電体膜とする容量素子が形成され、上述した容量素子SDの複合された一つの容量素子として構成されている。これにより該容量素子SDは比較的大きな容量を有するものとして構成されるようになる。
透明基板SUB1の主表面には該画素電極PX(Al)をも被って配向膜ORI1(図5、図6参照)が形成されている。この配向膜ORI1は液晶LCと直接に接触する膜で、液晶の分子の初期配向を規制するようになっている。
以上の説明から明らかとなるように、透明基板SUB1側の構成において、図2に示した画素と比較して、画素電極PX(Al)が非透光性の反射機能を有する金属で形成されている点を除き、殆ど同じとなっている。このため、製造の煩雑さを回避できる構成となっている。
液晶LCを介して透明基板SUB1と対向配置される対向基板SUB2の液晶側の面(主表面)には、図5、図6に示すように、まず、ブラックマトリクスBMが形成されている。このブラックマトリクスBMは、図2にも示されているように、ゲート信号線GLおよびドレイン信号線DLを充分に被うようにして形成され、これにより形成される画素領域内の開口部の輪郭は実質的に画素として機能する領域を画するように構成されている。
そして、このブラックマトリクスBMは遮光膜としての機能の他に反射膜としての機能をも兼ね備えたものとなっている。たとえばCr層を多層(たとえば3層)に積層させて形成したものとなっている。この理由については後に詳述する。
ブラックマトリクスBMの開口部にはカラーフィルタCFが形成されている。このカラーフィルタCFは、通常、ブラックマトリクスBMの開口部の全域に形成されるが、この実施例では、たとえば画素領域のほぼ中央を図中x方向に切りかかれた開口からなるいわゆる色穴CHLと称される部分が設けられている。カラーフィルタCFを通過した光を明るくするためである。
そして、ブラックマトリクスBMおよびカラーフィルタCFをも被って平坦化膜OCが形成されている。
さらに、この平坦化膜OCの上面であって、反射型領域PRに相当する領域に突起部PRJ(その頂部は平坦化されている)が形成されている。この突起部PRJは反射型領域PRにおいて透過型領域TRよりも液晶LCの層厚を小さくするために設けられるもので、光が反射型領域PRにおいて液晶内を2往復する事情に鑑み、その光学的距離を透過型領域TRにおける光学的距離とほぼ等しくするようにしている。
そして、この突起部PRJをも含めて平坦化膜OCの表面にはたとえばITOからなる対向電極CTが形成され、さらに、この対向電極CTの表面には配向膜ORI2が形成されている。
図6に示す断面図は、上述した透過型領域TRにおいて、バックライトBL側からの光が観察者側に至る透過光の経路LPを示した図となっている。
透過型領域TRは、ドレイン信号線DLの両脇であって画素電極PXとの間の僅かな領域として形成されている。換言すれば、該透過型領域TRは隣接する2つの画素の間隙において形成されるようになっている。このことから、該透過型領域TRは実質的な画素領域(ブラックマトリクスBMの開口内の領域)の外側(ブラックマトリクスBMと対向、あるいは重畳する領域)に形成されたものとなっている。
ここで、ブラックマトリクスBMは、上述したように、反射膜としての機能を有していることから、前記透過型領域TRから入射された光は該ブラックマトリクスBMに反射されるようになり、この反射された光は画素電極PX側に指向されるようになる。
このようにして、画素電極PXに入射された光は該画素電極PXで反射され、ブラックマトリクスBMの開口を通して出射されるようになる。
図7は、図6に対応する図で、透過光の経路Lを規制するドレイン信号線DL、画素電極PX、ブラックマトリクスBMの配置関係が明瞭に把握できるように描いた概略図である。
また、図8は、本発明による液晶表示装置の他の実施例を示す構成図で、図7に対応させた図として示している。
すなわち、図8において、ブラックマトリクスBMは、それと対向するドレイン信号線DLの長手方向に沿った中心軸に対向するようにして頂部を有した断面が三角形状を備えるものとなっている。換言すれば、ブラックマトリクスBMは、その長手方向に対する両側の各画素側に斜面(傾斜部)を有する形状として構成され、該斜面(傾斜部)は、ドレイン信号線DLの両側から入射される光を各画素の画素電極PX側へ導く反射面として構成されている。
このような構成からなるブラックマトリクスBMはその膜厚が変化する層体として構成できることから、いわゆるハーフ露光技術を適用することにより、容易に形成することができる。
すなわち、フォトマスクの遮光膜としてたとえば線状の遮光膜を複数並設されたパターンを備え、該遮光膜の幅、あるいは隣接する遮光膜との間隔の調整により遮光膜を透過する光の量を加減でき、これにより膜厚の異なるフォトレジストからなるマスクを被エッチング膜の上面に形成することができる。
そして、該マスクをもエッチングさせながら該被エッチング膜をエッチングすることにより、パターン化された該被エッチング膜は膜厚を異ならしめて形成できるようになる。
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
本発明による液晶表示装置の一実施例を示す平面図および側面図である。 本発明による液晶表示装置の表示部の透過型表示部にて形成される透過型画素の一実施例を示す平面図である。 本発明による液晶表示装置の表示部の反射型表示部にて形成される反射型画素の一実施例を示す平面図である。 図2のIV−IV線における断面図である。 図3のV−V線における断面図である。 図3のVI−VI線における断面図である。 図6の構成を模式的に示した断面図である。 本発明による液晶表示装置の他の実施例を示す断面図で、図7に対応した図となっている。
符号の説明
SUB……透明基板、OCF……光学補償フィルム、POL……偏光板、GL……ゲート信号線、DL……ドレイン信号線、TFT……薄膜トランジスタ、DT……ドレイン電極、ST……ソース電極、PX……画素電極、ORI……配向膜、BM……ブラックマトリクス、CF……カラーフィルタ、OC……平坦化膜、PRJ……突起部、CT……対向電極。

Claims (8)

  1. 第1の基板と、前記第1の基板よりも観察者側に近い側に配置された第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶と、前記第1の基板の前記液晶とは反対側に配置されたバックライトとを有する液晶表示装置であって、
    複数の第1の画素が配列された第1の表示領域と、複数の第2の画素が配列された第2の表示領域とを有し、
    前記第1の基板側から入射した光を透過させて表示を行う場合、前記第1の画素の透過効率は前記第2の画素の透過効率よりも低く、
    前記第2の基板側から入射した光を反射させて表示を行う場合、前記第1の画素の反射効率は前記第2の画素の反射効率よりも高く、
    平面的に見た場合、前記バックライトは前記第1の表示領域と前記第2の表示領域との両方に重畳し、
    前記第2の基板は、遮光膜としての機能をも兼ね備えた反射膜であって、前記第1の基板側から入射した光を反射する反射膜を有し、
    前記第1の画素は、前記第2の基板の前記反射膜で反射された前記第1の基板側から入射した光を前記第2の基板側へ反射させて表示を行うことを特徴とする液晶表示装置。
  2. 前記第2の基板の前記反射膜は、互いに隣接する2つの前記第1の画素の隙間から入射した光を反射することを特徴とする請求項1に記載の液晶表示装置。
  3. 前記第2の基板の前記反射膜は、互いに隣接する2つの前記第1の画素の間隙に重畳する位置に形成されていることを特徴とする請求項1または2に記載の液晶表示装置。
  4. 前記第2の基板の前記反射膜は、前記第1の基板側から入射して互いに隣接する2つの前記第1の画素の間隙を通過した光が直接前記第2の基板を通過して観察者に到達するのを遮蔽する遮光膜を兼ねることを特徴とする請求項1から3の何れかに記載の液晶表示装置。
  5. 前記第2の基板の前記反射膜は、前記第1の基板側から入射した光を前記第1の画素に向けて反射させる傾斜部を有することを特徴とする請求項1から4の何れかに記載の液晶表示装置。
  6. 前記第1の画素は、1画素内のほぼ全域が反射表示領域であることを特徴とする請求項1から5の何れかに記載の液晶表示装置。
  7. 前記第2の画素は、1画素内に反射表示領域と透過表示領域とを有することを特徴とする請求項1から6の何れかに記載の液晶表示装置。
  8. 前記第2の画素は、1画素内のほぼ全域が透過表示領域であることを特徴とする請求項1から6の何れかに記載の液晶表示装置。
JP2005331695A 2005-11-16 2005-11-16 液晶表示装置 Expired - Fee Related JP5008858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005331695A JP5008858B2 (ja) 2005-11-16 2005-11-16 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005331695A JP5008858B2 (ja) 2005-11-16 2005-11-16 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2007139969A JP2007139969A (ja) 2007-06-07
JP5008858B2 true JP5008858B2 (ja) 2012-08-22

Family

ID=38202925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005331695A Expired - Fee Related JP5008858B2 (ja) 2005-11-16 2005-11-16 液晶表示装置

Country Status (1)

Country Link
JP (1) JP5008858B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288835B1 (ko) * 2005-12-27 2013-08-07 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
WO2012042803A1 (ja) * 2010-09-28 2012-04-05 シャープ株式会社 液晶表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4331304B2 (ja) * 1999-03-08 2009-09-16 エーユー オプトロニクス コーポレイション 透過型液晶表示装置
JP2001209048A (ja) * 2000-01-26 2001-08-03 Hitachi Ltd 液晶表示装置
JP2004258128A (ja) * 2003-02-24 2004-09-16 Kyocera Corp 半透過型液晶表示装置
JP4709532B2 (ja) * 2003-11-18 2011-06-22 東芝モバイルディスプレイ株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP2007139969A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP4828557B2 (ja) 液晶表示装置
TWI291588B (en) Electro-optical device, substrate for electro-optical device, and projecting type display device
JP4214748B2 (ja) 液晶表示装置及び電子機器
CN111679482A (zh) 电光学装置及电子设备
JP4317705B2 (ja) 液晶表示装置
JP4049639B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置
JP5262973B2 (ja) 電気光学装置及び電子機器
JP5008858B2 (ja) 液晶表示装置
KR20010046244A (ko) 반사 투과 복합형 박막트랜지스터 액정표시장치
WO2009113206A1 (ja) 液晶表示装置
JP2002055333A (ja) 液晶装置用基板、その製造方法、液晶装置および電子機器
JP5288726B2 (ja) 液晶表示装置
JP2011123151A (ja) 液晶装置および電子機器
JP4107319B2 (ja) 液晶表示装置及び電子機器
JP2008089867A (ja) 液晶表示パネル
JP4921749B2 (ja) 液晶表示装置
JP3731460B2 (ja) 電気光学装置およびプロジェクタ
JP2002107763A (ja) 電気光学装置、電気光学装置用基板及び投射型表示装置
JP2020034822A (ja) 電気光学装置、電子機器
JP4511248B2 (ja) 液晶表示装置
JP5334012B2 (ja) 半透過型液晶表示パネル及び電子機器
JP2008145572A (ja) 液晶表示装置
TWI382235B (zh) 液晶裝置及電子機器
JP2008065214A (ja) 液晶装置の製造方法
JP3966305B2 (ja) 電気光学装置及び投射型表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120530

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5008858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees