[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の第1の実施の形態に係る積層型バンドパスフィルタの回路構成について説明する。本実施の形態に係る積層型バンドパスフィルタ(以下、単にバンドパスフィルタと記す。)1は、入力端子2と、出力端子3と、第1の共振器4と、第2の共振器6と、第3の共振器5Aと、第4の共振器5Bと、キャパシタ17A,17B,18A,18B,19とを備えている。入力端子2は信号の入力のために用いられる。出力端子3は信号の出力のために用いられる。共振器4は、入力端子2に電気的に接続されている。共振器6は、出力端子3に電気的に接続されている。共振器5A,5Bは、回路構成上、共振器4と共振器6の間に並列に設けられている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。共振器5Aは、隣接する共振器4,6の各々と電磁界結合する。同様に、共振器5Bは、隣接する共振器4,6の各々と電磁界結合する。電磁界結合には、誘導性結合と容量性結合とが含まれる。
第1の共振器4は、互いに電気的に接続されたインダクタ11とキャパシタ14とを有している。第2の共振器6は、互いに電気的に接続されたインダクタ13とキャパシタ16とを有している。第3の共振器5Aは、互いに電気的に接続されたインダクタ12Aとキャパシタ15Aとを有している。第4の共振器5Bは、互いに電気的に接続されたインダクタ12Bとキャパシタ15Bとを有している。
インダクタ11は、互いに並列に接続された第1のインダクタ部分11Aと第2のインダクタ部分11Bとを含んでいる。インダクタ12Aは、互いに並列に接続された第1のインダクタ部分12A1と第2のインダクタ部分12A2とを含んでいる。インダクタ12Bは、互いに並列に接続された第1のインダクタ部分12B1と第2のインダクタ部分12B2とを含んでいる。インダクタ13は、互いに並列に接続された第1のインダクタ部分13Aと第2のインダクタ部分13Bとを含んでいる。インダクタ部分11A,12A1は互いに誘導性結合する。同様に、インダクタ部分12A2,13Aは互いに誘導性結合し、インダクタ部分11B,12B1は互いに誘導性結合し、インダクタ部分12B2,13Bは互いに誘導性結合する。
インダクタ部分11A,11Bの各一端とキャパシタ14,17A,17B,19の各一端は、入力端子2に電気的に接続されている。インダクタ部分11A,11Bの各他端とキャパシタ14の他端はグランドに電気的に接続されている。インダクタ部分12A1,12A2の各一端とキャパシタ15A,18Aの各一端は、キャパシタ17Aの他端に電気的に接続されている。インダクタ部分12A1,12A2の各他端とキャパシタ15Aの他端はグランドに電気的に接続されている。インダクタ部分12B1,12B2の各一端とキャパシタ15B,18Bの各一端は、キャパシタ17Bの他端に電気的に接続されている。インダクタ部分12B1,12B2の各他端とキャパシタ15Bの他端はグランドに電気的に接続されている。インダクタ部分13A,13Bの各一端、キャパシタ16の一端、キャパシタ18A,18B,19の各他端は、出力端子3に電気的に接続されている。インダクタ部分13A,13Bの各他端とキャパシタ16の他端はグランドに電気的に接続されている。
共振器5Aは、インダクタ部分11A,12A1が誘導性結合することによって共振器4と誘導性結合すると共に、キャパシタ17Aを介して共振器4と容量性結合する。また、共振器5Aは、インダクタ部分12A2,13Aが誘導性結合することによって共振器6と誘導性結合すると共に、キャパシタ18Aを介して共振器6と容量性結合する。また、共振器5Bは、インダクタ部分11B,12B1が誘導性結合することによって共振器4と誘導性結合すると共に、キャパシタ17Bを介して共振器4と容量性結合する。また、共振器5Bは、インダクタ部分12B2,13Bが誘導性結合することによって共振器6と誘導性結合すると共に、キャパシタ18Bを介して共振器6と容量性結合する。なお、各インダクタ部分間の誘導性結合については、後で更に詳しく説明する。
共振器4,5A,5B,6はいずれも、開放端と短絡端との間においてインダクタとキャパシタが並列に接続されたLC並列共振器である。共振器4において、インダクタ部分11A,11Bおよびキャパシタ14の接続点が開放端であり、インダクタ部分11A,11Bおよびキャパシタ14のグランド側の端部が短絡端である。共振器5Aにおいて、インダクタ部分12A1,12A2およびキャパシタ15Aの接続点が開放端であり、インダクタ部分12A1,12A2およびキャパシタ15Aのグランド側の端部が短絡端である。共振器5Bにおいて、インダクタ部分12B1,12B2およびキャパシタ15Bの接続点が開放端であり、インダクタ部分12B1,12B2およびキャパシタ15Bのグランド側の端部が短絡端である。共振器6において、インダクタ部分13A,13Bおよびキャパシタ16の接続点が開放端であり、インダクタ部分13A,13Bおよびキャパシタ16のグランド側の端部が短絡端である。
本実施の形態に係るバンドパスフィルタ1では、入力端子2に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、出力端子3から出力される。
次に、図2および図3を参照して、バンドパスフィルタ1の構造の概略について説明する。図2は、バンドパスフィルタ1の主要部分を示す斜視図である。図3は、バンドパスフィルタ1の外観を示す斜視図である。バンドパスフィルタ1は、バンドパスフィルタ1の構成要素を一体化するための積層体20を備えている。後で詳しく説明するが、積層体20は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された複数の導体層とを含み、外面を有している。
積層体20は、直方体形状をなしている。積層体20の外面は、上面20Aと、底面20Bと、4つの側面20C〜20Fとを含んでいる。上面20Aと底面20Bは互いに反対側を向き、側面20C,20Dも互いに反対側を向き、側面20E,20Fも互いに反対側を向いている。側面20C〜20Fは、上面20Aおよび底面20Bに対して垂直になっている。積層体20において、上面20Aおよび底面20Bに垂直な方向が、複数の誘電体層が積層されている方向である積層方向である。図2では、この積層方向を、記号Tを付した矢印で示している。底面20Bは、積層方向Tの端に位置している。
バンドパスフィルタ1は、更に、積層体20の底面20B上に配置された入力端子21、出力端子22およびグランド用導体層23を備えている。端子21,22の平面形状は、いずれも矩形である。入力端子21の一端部は、底面20Bと側面20Cとの間の稜線の位置に配置されている。出力端子22の一端部は、底面20Bと側面20Dとの間の稜線の位置に配置されている。グランド用導体層23の少なくとも一部は、入力端子21と出力端子22との間に配置されている。底面20Bに垂直な方向から見たときに、グランド用導体層23の外縁は、底面20Bの外縁から離れた位置に配置されている。入力端子21は、図1における入力端子2を構成している。出力端子22は、図1における出力端子3を構成している。グランド用導体層23はグランドに電気的に接続される。
また、積層体20の底面20Bは、実装基板等のバンドパスフィルタ1の支持体に対してバンドパスフィルタ1を実装する際に支持体に向く面である。バンドパスフィルタ1は、積層体20の底面20Bが下を向くようにして、支持体に実装される。
次に、図4ないし図6を参照して、積層体20について詳しく説明する。図4は、図2におけるA方向から見たバンドパスフィルタ1の主要部分を示す説明図である。図5において(a)〜(d)は、それぞれ、上から1層目ないし4層目の誘電体層の上面を示している。図6において(a)〜(c)は、それぞれ、上から5層目ないし7層目の誘電体層の上面を示している。図6(d)は、上から7層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。
図5(a)に示した1層目の誘電体層31の上面には、導体層は形成されていない。図5(b)に示した2層目の誘電体層32の上面には、インダクタ用導体層321,322,323,324が形成されている。導体層321,324は、いずれも、図5(b)における上下方向に長い形状を有している。導体層322,323は、いずれも、図5(b)における左右方向に長い形状を有している。導体層321は、図5(b)における左側に配置されている。導体層324は、図5(b)における右側に配置されている。導体層322の図5(b)における左側の端部は、導体層321の図5(b)における上側の端部に電気的且つ物理的に接続されている。導体層322の図5(b)における右側の端部は、導体層324の図5(b)における上側の端部に電気的且つ物理的に接続されている。導体層323の図5(b)における左側の端部は、導体層321の図5(b)における下側の端部に電気的且つ物理的に接続されている。導体層323の図5(b)における右側の端部は、導体層324の図5(b)における下側の端部に電気的且つ物理的に接続されている。このように、導体層321〜324は、1つの誘電体層32の上面に配置されて、全体として矩形の導体層を形成するように連続している。導体層321の長手方向と導体層324の長手方向は平行である。導体層322,323の長手方向は、導体層321の長手方向および導体層324の長手方向に直交している。
導体層321は、互いに連結された第1の部分321aと第2の部分321bとを有している。第1の部分321aは、導体層321の長手方向の中央から、図5(b)における上方に延びている。第2の部分321bは、導体層321の長手方向の中央から、図5(b)における下方に延びている。
導体層322は、互いに連結された第1の部分322aと第2の部分322bとを有している。第1の部分322aは、導体層322の長手方向の中央から、図5(b)における左方向に延びている。第2の部分322bは、導体層322の長手方向の中央から、図5(b)における右方向に延びている。
導体層323は、互いに連結された第1の部分323aと第2の部分323bとを有している。第1の部分323aは、導体層323の長手方向の中央から、図5(b)における左方向に延びている。第2の部分323bは、導体層323の長手方向の中央から、図5(b)における右方向に延びている。
導体層324は、互いに連結された第1の部分324aと第2の部分324bとを有している。第1の部分324aは、導体層324の長手方向の中央から、図5(b)における上方に延びている。第2の部分324bは、導体層324の長手方向の中央から、図5(b)における下方に延びている。
また、誘電体層32には、スルーホール325a,325b,325c,325d,326,327,328,329が形成されている。スルーホール325aは、導体層321の長手方向の中央において導体層321に接続されている。スルーホール325bは、導体層322の長手方向の中央において導体層322に接続されている。スルーホール325cは、導体層323の長手方向の中央において導体層323に接続されている。スルーホール325dは、導体層324の長手方向の中央において導体層324に接続されている。スルーホール326は、導体層321と導体層322との境界部分において導体層321,322に接続されている。スルーホール327は、導体層321と導体層323との境界部分において導体層321,323に接続されている。スルーホール328は、導体層322と導体層324との境界部分において導体層322,324に接続されている。スルーホール329は、導体層323と導体層324との境界部分において導体層323,324に接続されている。
図5(c)に示した3層目の誘電体層33の上面には、インダクタ用導体層331,332,333,334が形成されている。導体層331,332,333,334の形状および配置は、導体層321,322,323,324と同様である。すなわち、導体層331,334は、いずれも、図5(c)における上下方向に長い形状を有している。導体層332,333は、いずれも、図5(c)における左右方向に長い形状を有している。導体層331は、図5(c)における左側に配置されている。導体層334は、図5(c)における右側に配置されている。導体層332の図5(c)における左側の端部は、導体層331の図5(c)における上側の端部に電気的且つ物理的に接続されている。導体層332の図5(c)における右側の端部は、導体層334の図5(c)における上側の端部に電気的且つ物理的に接続されている。導体層333の図5(c)における左側の端部は、導体層331の図5(c)における下側の端部に電気的且つ物理的に接続されている。導体層333の図5(c)における右側の端部は、導体層334の図5(c)における下側の端部に電気的且つ物理的に接続されている。このように、導体層331〜334は、1つの誘電体層33の上面に配置されて、全体として矩形の導体層を形成するように連続している。導体層331の長手方向と導体層334の長手方向は平行である。導体層332,333の長手方向は、導体層331の長手方向および導体層334の長手方向に直交している。
導体層331は、導体層321と同様に、互いに連結された第1の部分331aと第2の部分331bとを有している。導体層332は、導体層322と同様に、互いに連結された第1の部分332aと第2の部分332bとを有している。導体層333は、導体層323と同様に、互いに連結された第1の部分333aと第2の部分333bとを有している。導体層334は、導体層324と同様に、互いに連結された第1の部分334aと第2の部分334bとを有している。
また、誘電体層33には、スルーホール335a,335b,335c,335d,336,337,338,339が形成されている。スルーホール335a,335b,335c,335dは、それぞれ導体層331,332,333,334に接続されている。スルーホール336は、導体層331,332に接続されている。スルーホール337は、導体層331,333に接続されている。スルーホール338は、導体層332,334に接続されている。スルーホール339は、導体層333,334に接続されている。また、スルーホール335a,335b,335c,335d,336,337,338,339は、それぞれスルーホール325a,325b,325c,325d,326,327,328,329に接続されている。
図5(d)に示した4層目の誘電体層34の上面には、インダクタ用導体層341,342,343,344が形成されている。導体層341,342,343,344の形状および配置は、導体層321,322,323,324と同様である。すなわち、導体層341,344は、いずれも、図5(d)における上下方向に長い形状を有している。導体層342,343は、いずれも、図5(d)における左右方向に長い形状を有している。導体層341は、図5(d)における左側に配置されている。導体層344は、図5(d)における右側に配置されている。導体層342の図5(d)における左側の端部は、導体層341の図5(d)における上側の端部に電気的且つ物理的に接続されている。導体層342の図5(d)における右側の端部は、導体層344の図5(d)における上側の端部に電気的且つ物理的に接続されている。導体層343の図5(d)における左側の端部は、導体層341の図5(d)における下側の端部に電気的且つ物理的に接続されている。導体層343の図5(d)における右側の端部は、導体層344の図5(d)における下側の端部に電気的且つ物理的に接続されている。このように、導体層341〜344は、1つの誘電体層34の上面に配置されて、全体として矩形の導体層を形成するように連続している。導体層341の長手方向と導体層344の長手方向は平行である。導体層342,343の長手方向は、導体層341の長手方向および導体層344の長手方向に直交している。
導体層341は、導体層321と同様に、互いに連結された第1の部分341aと第2の部分341bとを有している。導体層342は、導体層322と同様に、互いに連結された第1の部分342aと第2の部分342bとを有している。導体層343は、導体層323と同様に、互いに連結された第1の部分343aと第2の部分343bとを有している。導体層344は、導体層324と同様に、互いに連結された第1の部分344aと第2の部分344bとを有している。
また、誘電体層34には、スルーホール345a,345b,345c,345d,346,347,348,349が形成されている。スルーホール345a,345b,345c,345dは、それぞれ導体層341,342,343,344に接続されている。スルーホール346は、導体層341,342に接続されている。スルーホール347は、導体層341,343に接続されている。スルーホール348は、導体層342,344に接続されている。スルーホール349は、導体層343,344に接続されている。また、スルーホール345a,345b,345c,345d,346,347,348,349は、それぞれスルーホール335a,335b,335c,335d,336,337,338,339に接続されている。
導体層321,331,341は、スルーホール325a,326,327,335a,336,337によって電気的に接続されている。導体層321,331,341およびスルーホール325a,326,327,335a,336,337は、インダクタ構成部301(図2参照)を構成している。
導体層322,332,342は、スルーホール325b,326,328,335b,336,338によって電気的に接続されている。導体層322,332,342およびスルーホール325b,326,328,335b,336,338は、インダクタ構成部302(図2および図4参照)を構成している。
導体層323,333,343は、スルーホール325c,327,329,335c,337,339によって電気的に接続されている。導体層323,333,343およびスルーホール325c,327,329,335c,337,339は、インダクタ構成部303(図2参照)を構成している。
導体層324,334,344は、スルーホール325d,328,329,335d,338,339によって電気的に接続されている。導体層324,334,344およびスルーホール325d,328,329,335d,338,339は、インダクタ構成部304(図2参照)を構成している。
図6(a)に示した5層目の誘電体層35には、スルーホール355a,355b,355c,355d,356,357,358,359が形成されている。スルーホール355a,355b,355c,355d,356,357,358,359は、それぞれスルーホール345a,345b,345c,345d,346,347,348,349に接続されている。
図6(b)に示した6層目の誘電体層36の上面には、キャパシタ用導体層361が形成されている。また、誘電体層36には、スルーホール365a,365b,365c,365d,366,367,368,369が形成されている。スルーホール365a,365b,365c,365d,366,367,368,369は、それぞれスルーホール355a,355b,355c,355d,356,357,358,359に接続されている。
図6(c)に示した7層目の誘電体層37の上面には、キャパシタ用導体層371,372,373,374が形成されている。導体層371には、スルーホール325a〜365aを介して導体層321,331,341が接続されている。導体層372には、スルーホール325b〜365bを介して導体層322,332,342が接続されている。導体層373には、スルーホール325c〜365cを介して導体層323,333,343が接続されている。導体層374には、スルーホール325d〜365dを介して導体層324,334,344が接続されている。
また、誘電体層37には、スルーホール375a,375d,376,377,378,379が形成されている。スルーホール375aは、導体層371に接続されていると共に、スルーホール365aに接続されている。スルーホール375dは、導体層374に接続されていると共に、スルーホール365dに接続されている。スルーホール376,377,378,379は、それぞれスルーホール366,367,368,369に接続されている。
図6(d)に示した7層目の誘電体層37の下面、すなわち積層体20の底面20Bには、入力端子21、出力端子22およびグランド用導体層23が形成されている。入力端子21には、スルーホール325a〜375aを介して導体層321,331,341,371が接続されている。出力端子22には、スルーホール325d〜375dを介して導体層324,334,344,374が接続されている。グランド用導体層23には、スルーホール326〜376,327〜377,328〜378,329〜379を介して導体層321,322,323,324,331,332,333,334,341,342,343,344が接続されている。
図1におけるインダクタ11は、電気的に接続された導体層321,331,341を含むインダクタ構成部301によって構成されている。インダクタ構成部301は、長手方向の両端に位置する第1の端部(図5(b)〜(d)における上側の端部)および第2の端部(図5(b)〜(d)における下側の端部)を有している。第1の端部は、スルーホール346〜376を介してグランド用導体層23に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール347〜377を介してグランド用導体層23に電気的に接続されて、グランドに接続される。
インダクタ11のインダクタ部分11Aは、インダクタ構成部301のうち、スルーホール345aが電気的に接続された接続箇所(導体層341に対するスルーホール345aの接続箇所)と第1の端部との間の部分によって形成されている。インダクタ11のインダクタ部分11Bは、インダクタ構成部301のうち、スルーホール345aが電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
図1におけるインダクタ12Aは、電気的に接続された導体層322,332,342を含むインダクタ構成部302によって構成されている。インダクタ構成部302は、長手方向の両端に位置する第1の端部(図5(b)〜(d)における左側の端部)および第2の端部(図5(b)〜(d)における右側の端部)を有している。第1の端部は、スルーホール346〜376を介してグランド用導体層23に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール348〜378を介してグランド用導体層23に電気的に接続されて、グランドに接続される。
インダクタ12Aのインダクタ部分12A1は、インダクタ構成部302のうち、スルーホール345bが電気的に接続された接続箇所(導体層342に対するスルーホール345bの接続箇所)と第1の端部との間の部分によって形成されている。インダクタ12Aのインダクタ部分12A2は、インダクタ構成部302のうち、スルーホール345bが電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
図1におけるインダクタ12Bは、電気的に接続された導体層323,333,343を含むインダクタ構成部303によって構成されている。インダクタ構成部303は、長手方向の両端に位置する第1の端部(図5(b)〜(d)における左側の端部)および第2の端部(図5(b)〜(d)における右側の端部)を有している。第1の端部は、スルーホール347〜377を介してグランド用導体層23に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール349〜379を介してグランド用導体層23に電気的に接続されて、グランドに接続される。
インダクタ12Bのインダクタ部分12B1は、インダクタ構成部303のうち、スルーホール345cが電気的に接続された接続箇所(導体層343に対するスルーホール345cの接続箇所)と第1の端部との間の部分によって形成されている。インダクタ12Bのインダクタ部分12B2は、インダクタ構成部303のうち、スルーホール345cが電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
図1におけるインダクタ13は、電気的に接続された導体層324,334,344を含むインダクタ構成部304によって構成されている。インダクタ構成部304は、長手方向の両端に位置する第1の端部(図5(b)〜(d)における上側の端部)および第2の端部(図5(b)〜(d)における下側の端部)を有している。第1の端部は、スルーホール348〜378を介してグランド用導体層23に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール349〜379を介してグランド用導体層23に電気的に接続されて、グランドに接続される。
インダクタ13のインダクタ部分13Aは、インダクタ構成部304のうち、スルーホール345dが電気的に接続された接続箇所(導体層344に対するスルーホール345dの接続箇所)と第1の端部との間の部分によって形成されている。インダクタ13のインダクタ部分13Bは、インダクタ構成部304のうち、スルーホール345dが電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
導体層341は、スルーホール345a〜375aを介して入力端子21に電気的に接続されている。これにより、インダクタ部分11A,11Bが、入力端子21に電気的に接続されている。
導体層344は、スルーホール345d〜375dを介して出力端子22に電気的に接続されている。これにより、インダクタ部分13A,13Bが、出力端子22に電気的に接続されている。
キャパシタ用導体層371,372,373,374は、誘電体層37を介してグランド用導体層23に対向している。図1におけるキャパシタ14は、導体層23,371および誘電体層37によって構成されている。図1におけるキャパシタ15Aは、導体層23,372および誘電体層37によって構成されている。図1におけるキャパシタ15Bは、導体層23,373および誘電体層37によって構成されている。図1におけるキャパシタ16は、導体層23,374および誘電体層37によって構成されている。
キャパシタ用導体層361は、誘電体層36を介してキャパシタ用導体層371,372,373,374に対向している。図1におけるキャパシタ17Aは、導体層361,371,372および誘電体層36によって構成されている。図1におけるキャパシタ17Bは、導体層361,371,373および誘電体層36によって構成されている。図1におけるキャパシタ18Aは、導体層361,372,374および誘電体層36によって構成されている。図1におけるキャパシタ18Bは、導体層361,373,374および誘電体層36によって構成されている。図1におけるキャパシタ19は、導体層361,371,374および誘電体層36によって構成されている。
図5および図6に示した誘電体層31〜37および複数の導体層が積層されて、図2および図3に示した積層体20が形成される。図5(a)に示した誘電体層31の上面は、上面20Aとなる。
誘電体層31〜37の材料としては、樹脂、セラミック、あるいは両者を複合した材料等、種々のものを用いることができる。積層体20としては、特に、誘電体層31〜37の材料をセラミックとして低温同時焼成法によって作製したものが、高周波特性に優れるため好ましい。
低温同時焼成法を用いる場合には、積層体20は以下のようにして作製される。まず、それぞれ後に誘電体層31〜37となる複数のセラミックグリーンシートを作製する。次に、それぞれ後に誘電体層32〜37となる各セラミックグリーンシートに、スルーホール用の複数の孔を形成する。次に、各セラミックグリーンシートにおいて、スルーホール用の孔に導体ペーストを充填してスルーホールを形成する。また、それぞれ後に誘電体層32〜34,36,37となる各セラミックグリーンシートの各々に、スクリーン印刷等によって導体ペーストを印刷して、後に導体層321,322,323,324,331,332,333,334,341,342,343,344,361,371,372,373,374となる焼成前導体層を形成する。次に、これらスルーホールおよび焼成前導体層が形成された複数のセラミックグリーンシートを積層して、グリーンシート積層体を作製する。次に、このグリーンシート積層体を切断して、焼成前積層体を作製する。次に、この焼成前積層体におけるセラミックと導体を低温同時焼成工程によって焼成して、積層体20を完成させる。
積層体20の底面20Bに端子21,22および導体層23を形成する方法としては、例えば、底面20Bに、導体ペーストを印刷することによって、後に端子21,22および導体層23となる焼成前の導体層を形成した後、この導体層を焼成して端子21,22および導体層23を形成する方法がある。底面20Bに端子21,22および導体層23を形成する他の方法としては、例えば、スパッタ法等を用いて底面20Bに金属の薄膜を形成する方法や、金属の薄膜を導電接着剤によって底面20Bに接着する方法がある。
図2に示したように、共振器4は、直列に接続されたスルーホール345a,355a,365aを含むキャパシタ用接続路305aを有している。キャパシタ用接続路305aは、積層体20内に設けられて、積層方向Tに延びている。また、キャパシタ用接続路305aは、インダクタ構成部301とキャパシタ14とを電気的に接続する。キャパシタ用接続路305aの一端(上端)は、インダクタ構成部301における前記接続箇所に電気的に接続されている。キャパシタ用接続路305aの他端(下端)は、キャパシタ用導体層371に電気的に接続されている。インダクタ部分11A,11Bは、キャパシタ用接続路305aとグランドとの間において互いに並列に接続されている。
また、図2に示したように、共振器4は、直列に接続されたスルーホール346〜376を含む第1のグランド接続路306と、直列に接続されたスルーホール347〜377を含む第2のグランド接続路307とを有している。グランド接続路306は、積層体20内に設けられて、インダクタ構成部301の第1の端部とグランド用導体層23とを電気的に接続する。グランド接続路307は、積層体20内に設けられて、インダクタ構成部301の第2の端部とグランド用導体層23とを電気的に接続する。
図2および図4に示したように、共振器5Aは、直列に接続されたスルーホール345b,355b,365bを含むキャパシタ用接続路305bを有している。キャパシタ用接続路305bは、積層体20内に設けられて、積層方向Tに延びている。また、キャパシタ用接続路305bは、インダクタ構成部302とキャパシタ15Aとを電気的に接続する。キャパシタ用接続路305bの一端(上端)は、インダクタ構成部302における前記接続箇所に電気的に接続されている。キャパシタ用接続路305bの他端(下端)は、キャパシタ用導体層372に電気的に接続されている。インダクタ部分12A1,12A2は、キャパシタ用接続路305bとグランドとの間において互いに並列に接続されている。
また、図2および図4に示したように、共振器5Aは、直列に接続されたスルーホール346〜376を含む第1のグランド接続路306と、直列に接続されたスルーホール348〜378を含む第2のグランド接続路308とを有している。グランド接続路306は、積層体20内に設けられて、インダクタ構成部302の第1の端部とグランド用導体層23とを電気的に接続する。グランド接続路308は、積層体20内に設けられて、インダクタ構成部302の第2の端部とグランド用導体層23とを電気的に接続する。
図2示したように、共振器5Bは、直列に接続されたスルーホール345c,355c,365cを含むキャパシタ用接続路305cを有している。キャパシタ用接続路305cは、積層体20内に設けられて、積層方向Tに延びている。また、キャパシタ用接続路305cは、インダクタ構成部303とキャパシタ15Bとを電気的に接続する。キャパシタ用接続路305cの一端(上端)は、インダクタ構成部303における前記接続箇所に電気的に接続されている。キャパシタ用接続路305cの他端(下端)は、キャパシタ用導体層373に電気的に接続されている。インダクタ部分12B1,12B2は、キャパシタ用接続路305cとグランドとの間において互いに並列に接続されている。
また、図2に示したように、共振器5Bは、直列に接続されたスルーホール347〜377を含む第1のグランド接続路307と、直列に接続されたスルーホール349〜379を含む第2のグランド接続路309とを有している。グランド接続路307は、積層体20内に設けられて、インダクタ構成部303の第1の端部とグランド用導体層23とを電気的に接続する。グランド接続路309は、積層体20内に設けられて、インダクタ構成部303の第2の端部とグランド用導体層23とを電気的に接続する。
図2に示したように、共振器6は、直列に接続されたスルーホール345d,355d,365dを含むキャパシタ用接続路305dを有している。キャパシタ用接続路305dは、積層体20内に設けられて、積層方向Tに延びている。また、キャパシタ用接続路305dは、インダクタ構成部304とキャパシタ16とを電気的に接続する。キャパシタ用接続路305dの一端(上端)は、インダクタ構成部304における前記接続箇所に電気的に接続されている。キャパシタ用接続路305dの他端(下端)は、キャパシタ用導体層374に電気的に接続されている。インダクタ部分13A,13Bは、キャパシタ用接続路305dとグランドとの間において互いに並列に接続されている。
また、図2に示したように、共振器6は、直列に接続されたスルーホール348〜378を含む第1のグランド接続路308と、直列に接続されたスルーホール349〜379を含む第2のグランド接続路309とを有している。グランド接続路308は、積層体20内に設けられて、インダクタ構成部304の第1の端部とグランド用導体層23とを電気的に接続する。グランド接続路309は、積層体20内に設けられて、インダクタ構成部304の第2の端部とグランド用導体層23とを電気的に接続する。
共振器5Aのインダクタ構成部302における第1の端部(図5(b)〜(d)における左側の端部)は、共振器4のインダクタ構成部301における第1の端部(図5(b)〜(d)における上側の端部)に電気的且つ物理的に接続されている。インダクタ構成部302の第1の端部とグランド用導体層23とを電気的に接続するグランド接続路(第1のグランド接続路)と、インダクタ構成部301の第1の端部とグランド用導体層23とを電気的に接続するグランド接続路(第1のグランド接続路)は、いずれもグランド接続路306であり、共通化されている。
共振器5Aのインダクタ構成部302における第2の端部(図5(b)〜(d)における右側の端部)は、共振器6のインダクタ構成部304における第1の端部(図5(b)〜(d)における上側の端部)に電気的且つ物理的に接続されている。インダクタ構成部302の第2の端部とグランド用導体層23とを電気的に接続するグランド接続路(第2のグランド接続路)と、インダクタ構成部304の第1の端部とグランド用導体層23とを電気的に接続するグランド接続路(第1のグランド接続路)は、いずれもグランド接続路308であり、共通化されている。
共振器5Bのインダクタ構成部303における第1の端部(図5(b)〜(d)における左側の端部)は、共振器4のインダクタ構成部301における第2の端部(図5(b)〜(d)における下側の端部)に電気的且つ物理的に接続されている。インダクタ構成部303の第1の端部とグランド用導体層23とを電気的に接続するグランド接続路(第1のグランド接続路)と、インダクタ構成部301の第2の端部とグランド用導体層23とを電気的に接続するグランド接続路(第2のグランド接続路)は、いずれもグランド接続路307であり、共通化されている。
共振器5Bのインダクタ構成部303における第2の端部(図5(b)〜(d)における右側の端部)は、共振器6のインダクタ構成部304における第2の端部(図5(b)〜(d)における下側の端部)に電気的且つ物理的に接続されている。インダクタ構成部303の第2の端部とグランド用導体層23とを電気的に接続するグランド接続路(第2のグランド接続路)と、インダクタ構成部304の第2の端部とグランド用導体層23とを電気的に接続するグランド接続路(第2のグランド接続路)は、いずれもグランド接続路309であり、共通化されている。
ここで、図7を参照して、本実施の形態における各インダクタ部分間の誘導性結合について詳しく説明する。図7は、インダクタ部分11A,12A1間の誘導性結合、インダクタ部分11B,12B1間の誘導性結合、インダクタ部分12A2,13A間の誘導性結合およびインダクタ部分12B2,13B間の誘導性結合を表している。図7において(a)〜(d)は、それぞれ、誘電体層32〜35の上面を示している。また、図7において、点線の楕円は、各インダクタ部分間の誘導性結合を表している。
電気的に接続された導体層321,331,341を含むインダクタ構成部301の長手方向と、電気的に接続された導体層324,334,344を含むインダクタ構成部304の長手方向は平行である。また、電気的に接続された導体層322,332,342を含むインダクタ構成部302および電気的に接続された導体層323,333,343を含むインダクタ構成部303の長手方向は、インダクタ構成部301の長手方向およびインダクタ構成部304の長手方向に直交している。
インダクタ構成部302のうち、スルーホール345bが電気的に接続された接続箇所と第1の端部との間の部分(インダクタ部分12A1)と、インダクタ構成部301のうち、スルーホール345aが電気的に接続された接続箇所と第1の端部との間の部分(インダクタ部分11A)は、互いに誘導性結合する。これにより、共振器5Aは、共振器4と誘導性結合する。
インダクタ構成部302のうち、スルーホール345bが電気的に接続された接続箇所と第2の端部との間の部分(インダクタ部分12A2)と、インダクタ構成部304のうち、スルーホール345dが電気的に接続された接続箇所と第1の端部との間の部分(インダクタ部分13A)は、互いに誘導性結合する。これにより、共振器5Aは、共振器6と誘導性結合する。
インダクタ構成部303のうち、スルーホール345cが電気的に接続された接続箇所と第1の端部との間の部分(インダクタ部分12B1)と、インダクタ構成部301のうち、スルーホール345aが電気的に接続された接続箇所と第2の端部との間の部分(インダクタ部分11B)は、互いに誘導性結合する。これにより、共振器5Bは、共振器4と誘導性結合する。
インダクタ構成部303のうち、スルーホール345cが電気的に接続された接続箇所と第2の端部との間の部分(インダクタ部分12B2)と、インダクタ構成部304のうち、スルーホール345dが電気的に接続された接続箇所と第2の端部との間の部分(インダクタ部分13B)は、互いに誘導性結合する。これにより、共振器5Bは、共振器6と誘導性結合する。
以下、本実施の形態に係るバンドパスフィルタ1の作用効果について説明する。本実施の形態に係るバンドパスフィルタ1は、積層された複数の誘電体層を含む積層体20と、積層体20と一体化された第1の共振器4、第2の共振器6、第3の共振器5Aおよび第4の共振器5Bとを備えている。共振器4はインダクタ11を有し、共振器5Aはインダクタ12Aを有し、共振器5Bはインダクタ12Bを有し、共振器6はインダクタ13を有している。インダクタ11は、電気的に接続された導体層321,331,341を含むインダクタ構成部301によって構成されている。インダクタ12Aは、電気的に接続された導体層322,332,342を含むインダクタ構成部302によって構成されている。インダクタ12Bは、電気的に接続された導体層323,333,343を含むインダクタ構成部303によって構成されている。インダクタ13は、電気的に接続された導体層324,334,344を含むインダクタ構成部304によって構成されている。なお、ここまでは、共振器4,5A,5B,6が、それぞれ3つのインダクタ用導体層を含む例について説明してきたが、共振器4,5A,5B,6は、それぞれ1つ以上のインダクタ用導体層を含んでいればよい。
仮に、インダクタが、それぞれスルーホールのみによって構成されていると、バンドパスフィルタを薄型化しようとすると、インダクタを構成するスルーホールが短くなって、インダクタのインダクタンスが小さくなる。そのため、この場合には、共振器において所望の共振周波数を得ることができなくなる。スルーホールによって構成されたインダクタのインダクタンスを大きくするために、スルーホールの径を小さくすると、共振器のQが低下するという問題が発生する。
これに対し、本実施の形態によれば、インダクタ11,12A,12B,13が、それぞれ、1つ以上のインダクタ用導体層を含むインダクタ構成部によって構成されているため、インダクタ11,12A,12B,13において所望のインダクタンスを得て、且つ共振器のQを大きくしながら、バンドパスフィルタ1を薄型化することが可能になる。
また、本実施の形態では、インダクタ11,12A,12B,13は、それぞれ、インダクタ構成部における接続箇所(キャパシタ用接続路が電気的に接続された箇所)と第1の端部との間の部分によって形成された第1のインダクタ部分と、インダクタ構成部における接続箇所と第2の端部との間の部分によって形成された第2のインダクタ部分とを含んでいる。第1のインダクタ部分と第2のインダクタ部分は、キャパシタ用接続路とグランドとの間において互いに並列に接続されている。インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれると、第1のインダクタ部分と第2のインダクタ部分の一方のインダクタンスが増加し、他方のインダクタンスが減少する。これにより、本実施の形態によれば、第1のインダクタ部分と第2のインダク部分の一方を含んでいない場合に比べて、インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれたときのインダクタのインダクタンスの変化量を小さくすることができる。そのため、本実施の形態によれば、積層体20を作製する際に発生する導体層およびスルーホールの位置のばらつきに起因したインダクタのインダクタンスのばらつきを抑制することができ、その結果、共振器の共振周波数のばらつきを抑制することができる。
また、本実施の形態では、インダクタ構成部における前記接続箇所と第1の端部との間の距離および前記接続箇所と第2の端部との間の距離は、積層方向Tについてのキャパシタ用接続路の長さよりも大きい(図4参照)。これにより、本実施の形態によれば、インダクタ構成部における接続箇所と第1の端部との間の距離および接続箇所と第2の端部との間の距離が、積層方向についてのキャパシタ用接続路の長さよりも小さい場合に比べて、インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれたときのインダクタのインダクタンスの変化量を相対的に小さくすることができる。
これらのことから、本実施の形態によれば、バンドパスフィルタ1の薄型化が可能になり、且つ積層体20を作製する際に発生する導体層およびスルーホールの位置のばらつきに起因したインダクタのインダクタンスのばらつきを抑制することができる。
また、本実施の形態では、インダクタ構成部302における第1のグランド接続路と、インダクタ構成部301における第1のグランド接続路は、いずれもグランド接続路306であり、共通化されている。また、インダクタ構成部302における第2のグランド接続路と、インダクタ構成部304における第1のグランド接続路は、いずれもグランド接続路308であり、共通化されている。また、インダクタ構成部303における第1のグランド接続路と、インダクタ構成部301における第2のグランド接続路は、いずれもグランド接続路307であり、共通化されている。また、インダクタ構成部303における第2のグランド接続路と、インダクタ構成部304における第2のグランド接続路は、いずれもグランド接続路309であり、共通化されている。これらのことから、本実施の形態によれば、積層体20の底面20Bにグランド用導体層23が配置され、且つ前述の効果を奏する構成を採用しながら、スルーホールの数を少なくすることができ、その結果、スルーホールの数が多くなることによる問題の発生を抑制することができる。
以上のことから、本実施の形態によれば、共振器4,5A,5B,6を備えたバンドパスフィルタ1において、小型化、薄型化が可能になり、かつ所望の特性を実現することが可能になる。
また、本実施の形態では、共振器5Aにおけるインダクタ構成部302の長手方向および共振器5Bにおけるインダクタ構成部303の長手方向は、共振器4におけるインダクタ構成部301の長手方向および共振器6におけるインダクタ構成部304の長手方向に直交している。そのため、本実施の形態によれば、共振器5A,5Bの各々と、共振器4,6の各々との間の誘導性結合が強くなりすぎることを防止することができ、その結果、バンドパスフィルタ1の小型化が可能になる。以下、この効果についてバンドパスフィルタ1と比較例のバンドパスフィルタとを比較しながら詳しく説明する。
図8は、比較例のバンドパスフィルタ101の回路構成を示す回路図である。図8に示したように、比較例のバンドパスフィルタ101は、図1に示したバンドパスフィルタ1における入力端子2、出力端子3、共振器4,6およびキャパシタ17A,17B,18A,18B,19の代わりに、入力端子102、出力端子103、共振器104,106およびキャパシタ117,118,119を備えている。共振器104は、バンドパスフィルタ1におけるインダクタ11およびキャパシタ14の代わりにインダクタ111およびキャパシタ114を有している。共振器106は、バンドパスフィルタ1におけるインダクタ13およびキャパシタ16の代わりにインダクタ113およびキャパシタ116を有している。
また、比較例のバンドパスフィルタ101は、図1に示したバンドパスフィルタ1における共振器5A,5Bを備えていない。代わりに、比較例のバンドパスフィルタ101は、共振器105を備えている。共振器105は、回路構成上、共振器104と共振器106の間に設けられている。隣接する共振器104,105は互いに電磁界結合する。隣接する共振器105,106も互いに電磁界結合する。共振器105は、互いに電気的に接続されたインダクタ112とキャパシタ115とを有している。インダクタ111,112は互いに誘導性結合する。同様に、インダクタ112,113も互いに誘導性結合する。図8では、インダクタ111,112間の誘導性結合およびインダクタ112,113間の誘導性結合を、記号Mを付した曲線で表している。
インダクタ111は、バンドパスフィルタ1におけるインダクタ部分11A,11Bの代わりにインダクタ部分111A,111Bを含んでいる。インダクタ113は、バンドパスフィルタ1におけるインダクタ部分13A,13Bの代わりにインダクタ部分113A,113Bを含んでいる。インダクタ112は、互いに並列に接続されたインダクタ部分112Aとインダクタ部分112Bとを含んでいる。
インダクタ部分111A,111Bの各一端とキャパシタ114,117,119の各一端は、入力端子102に電気的に接続されている。インダクタ部分111A,111Bの各他端とキャパシタ114の他端はグランドに電気的に接続されている。インダクタ部分112A,112Bの各一端とキャパシタ115,118の各一端は、キャパシタ117の他端に電気的に接続されている。インダクタ部分112A,112Bの各他端とキャパシタ115の他端はグランドに電気的に接続されている。インダクタ部分113A,113Bの各一端、キャパシタ116の一端、キャパシタ119の他端および出力端子103は、キャパシタ118の他端に電気的に接続されている。インダクタ部分113A,113Bの各他端とキャパシタ116の他端はグランドに電気的に接続されている。共振器105は、インダクタ111,112が誘導性結合することによって共振器104と誘導性結合すると共に、キャパシタ117を介して共振器104と容量性結合する。また、共振器105は、インダクタ112,113が誘導性結合することによって共振器106と誘導性結合すると共に、キャパシタ118を介して共振器106と容量性結合する。
次に、図9を参照して、比較例のバンドパスフィルタ101の構造の概略について説明する。図9は、比較例のバンドパスフィルタ101の主要部分を示す斜視図である。図9に示したように、比較例のバンドパスフィルタ101は、図2に示したバンドパスフィルタ1における積層体20、入力端子21、出力端子22およびグランド用導体層23の代わりに、積層体40、入力端子41、出力端子42およびグランド用導体層43を備えている。積層体40は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された複数の導体層とを含み、外面を有している。積層体40は、直方体形状をなしている。積層体40の外面は、上面40Aと、底面40Bと、4つの側面40C〜40Fとを含んでいる。これらの面40A〜40Fの位置関係は、積層体20の面20A〜20Fの位置関係と同様である。入力端子41、出力端子42およびグランド用導体層43は、底面40Bに配置されている。入力端子41、出力端子42およびグランド用導体層43の位置関係は、図2に示したバンドパスフィルタ1における入力端子21、出力端子22およびグランド用導体層23の位置関係と同様である。入力端子41は、図8における入力端子102を構成している。出力端子42は、図8における出力端子103を構成している。グランド用導体層43はグランドに接続される。また、図9において、積層方向を、記号Tを付した矢印で示している。
次に、図10および図11を参照して、積層体40について詳しく説明する。図10において(a)〜(d)は、それぞれ、上から1層目ないし4層目の誘電体層の上面を示している。図11において(a)〜(c)は、それぞれ、上から5層目ないし7層目の誘電体層の上面を示している。図11(d)は、上から7層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図10(b)〜(d)および図11(a)では、図7と同様に、インダクタ111,112間の誘導性結合およびインダクタ112,113間の誘導性結合を、点線の楕円を用いて表している。
図10(a)に示した1層目の誘電体層51の上面には、導体層は形成されていない。図10(b)に示した2層目の誘電体層52の上面には、インダクタ用導体層521,522,523が形成されている。導体層521,522,523は、いずれも、図10(b)における上下方向に長い矩形形状を有している。導体層521,522,523は、図10(b)における左側から導体層521,522,523の順に、左右方向に配列されている。
導体層521は、互いに連結された第1の部分521aと第2の部分521bとを有している。第1の部分521aは、導体層521の長手方向の中央から、図10(b)における上方に延びている。第2の部分521bは、導体層521の長手方向の中央から、図10(b)における下方に延びている。
導体層522は、互いに連結された第1の部分522aと第2の部分522bとを有している。第1の部分522aは、導体層522の長手方向の中央から、図10(b)における上方に延びている。第2の部分522bは、導体層522の長手方向の中央から、図10(b)における下方に延びている。
導体層523は、互いに連結された第1の部分523aと第2の部分523bとを有している。第1の部分523aは、導体層523の長手方向の中央から、図10(b)における上方に延びている。第2の部分523bは、導体層523の長手方向の中央から、図10(b)における下方に延びている。
また、誘電体層52には、導体層521に接続されたスルーホール524,527a,527bと、導体層522に接続されたスルーホール525,528a,528bと、導体層523に接続されたスルーホール526,529a,529bが形成されている。スルーホール524は、導体層521の長手方向の中央の位置において導体層521に接続されている。スルーホール525は、導体層522の長手方向の中央の位置において導体層522に接続されている。スルーホール526は、導体層523の長手方向の中央の位置において導体層523に接続されている。
スルーホール527aは、第1の部分521aの図10(b)における上側の端部近傍の部分に接続されている。スルーホール527bは、第2の部分521bの図10(b)における下側の端部近傍の部分に接続されている。スルーホール528aは、第1の部分522aの図10(b)における上側の端部近傍の部分に接続されている。スルーホール528bは、第2の部分522bの図10(b)における下側の端部近傍の部分に接続されている。スルーホール529aは、第1の部分523aの図10(b)における上側の端部近傍の部分に接続されている。スルーホール529bは、第2の部分523bの図10(b)における下側の端部近傍の部分に接続されている。
図10(c)に示した3層目の誘電体層53の上面には、インダクタ用導体層531,532,533が形成されている。導体層531,532,533の形状および配置は、導体層521,522,523と同様である。すなわち、導体層531,532,533は、いずれも、図10(c)における上下方向に長い矩形形状を有している。導体層531,532,533は、図10(c)における左側から導体層531,532,533の順に、左右方向に配列されている。
導体層531は、導体層521と同様に、互いに連結された第1の部分531aと第2の部分531bとを有している。導体層532は、導体層522と同様に、互いに連結された第1の部分532aと第2の部分532bとを有している。導体層533は、導体層523と同様に、互いに連結された第1の部分533aと第2の部分533bとを有している。
また、誘電体層53には、導体層531に接続されたスルーホール534,537a,537bと、導体層532に接続されたスルーホール535,538a,538bと、導体層533に接続されたスルーホール536,539a,539bが形成されている。スルーホール534,535,536,537a,537b,538a,538b,539a,539bは、それぞれスルーホール524,525,526,527a,527b,528a,528b,529a,529bに接続されている。
図10(d)に示した4層目の誘電体層54の上面には、インダクタ用導体層541,542,543が形成されている。導体層541,542,543の形状および配置は、導体層521,522,523と同様である。すなわち、導体層541,542,543は、いずれも、図10(d)における上下方向に長い矩形形状を有している。導体層541,542,543は、図10(d)における左側から導体層541,542,543の順に、左右方向に配列されている。
導体層541は、導体層521と同様に、互いに連結された第1の部分541aと第2の部分541bとを有している。導体層542は、導体層522と同様に、互いに連結された第1の部分542aと第2の部分542bとを有している。導体層543は、導体層523と同様に、互いに連結された第1の部分543aと第2の部分543bとを有している。
また、誘電体層54には、導体層541に接続されたスルーホール544,547a,547bと、導体層542に接続されたスルーホール545,548a,548bと、導体層543に接続されたスルーホール546,549a,549bが形成されている。スルーホール544,545,546,547a,547b,548a,548b,549a,549bは、それぞれスルーホール534,535,536,537a,537b,538a,538b,539a,539bに接続されている。
導体層521,531,541は、導体層521,531に接続された複数のスルーホールによって電気的に接続されている。導体層521,531,541およびこれらを接続する複数のスルーホールは、インダクタ構成部501(図9参照)を構成している。
導体層522,532,542は、導体層522,532に接続された複数のスルーホールによって電気的に接続されている。導体層522,532,542およびこれらを接続する複数のスルーホールは、インダクタ構成部502(図9参照)を構成している。
導体層523,533,543は、導体層523,533に接続された複数のスルーホールによって電気的に接続されている。導体層523,533,543およびこれらを接続する複数のスルーホールは、インダクタ構成部503(図9参照)を構成している。
図11(a)に示した5層目の誘電体層55には、スルーホール554,555,556,557a,557b,558a,558b,559a,559bが形成されている。スルーホール554,555,556,557a,557b,558a,558b,559a,559bは、それぞれスルーホール544,545,546,547a,547b,548a,548b,549a,549bに接続されている。
図11(b)に示した6層目の誘電体層56の上面には、キャパシタ用導体層561,562が形成されている。導体層561には、スルーホール525〜555を介して導体層522,532,542が接続されている。また、誘電体層56には、スルーホール564,565,566,567a,567b,568a,568b,569a,569bが形成されている。スルーホール564,566,567a,567b,568a,568b,569a,569bは、それぞれスルーホール554,556,557a,557b,558a,558b,559a,559bに接続されている。スルーホール565は、導体層561に接続されていると共に、スルーホール555に接続されている。
図11(c)に示した7層目の誘電体層57の上面には、キャパシタ用導体層571,572,573が形成されている。導体層571,572,573は、図11(c)における左側から導体層571,572,573の順に、左右方向に配列されている。導体層571には、スルーホール524〜564を介して導体層521,531,541が接続されている。導体層572には、スルーホール525〜565を介して導体層522,532,542,561が接続されている。導体層573には、スルーホール526〜566を介して導体層523,533,543が接続されている。
また、誘電体層57には、スルーホール574,576,577a,577b,578a,578b,579a,579bが形成されている。スルーホール574は、導体層571に接続されていると共に、スルーホール564に接続されている。スルーホール576は、導体層573に接続されていると共に、スルーホール566に接続されている。スルーホール577a,577b,578a,578b,579a,579bは、それぞれスルーホール567a,567b,568a,568b,569a,569bに接続されている。
図11(d)に示した7層目の誘電体層57の下面、すなわち積層体40の底面40Bには、入力端子41、出力端子42およびグランド用導体層43が形成されている。入力端子41には、スルーホール524〜574を介して導体層521,531,541,571が接続されている。出力端子42には、スルーホール526〜576を介して導体層523,533,543,573が接続されている。グランド用導体層43には、スルーホール527a〜577a,527b〜577b,528a〜578a,528b〜578b,529a〜579a,529b〜579bを介して導体層導体層521,522,523,531,532,533,541,542,543が接続されている。
図8におけるインダクタ111は、電気的に接続されたインダクタ用導体層521,531,541を含むインダクタ構成部501によって構成されている。インダクタ構成部501は、長手方向の両端に位置する第1の端部(図10(b)〜(d)における上側の端部)および第2の端部(図10(b)〜(d)における下側の端部)を有している。第1の端部は、スルーホール547a〜577aを介してグランド用導体層43に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール547b〜577bを介してグランド用導体層43に電気的に接続されて、グランドに電気的に接続される。
インダクタ111のインダクタ部分111Aは、インダクタ構成部501のうち、スルーホール544が電気的に接続された接続箇所(導体層541に対するスルーホール544の接続箇所)と第1の端部との間の部分によって形成されている。インダクタ111のインダクタ部分111Bは、インダクタ構成部501のうち、スルーホール544が電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
図8におけるインダクタ112は、電気的に接続されたインダクタ用導体層522,532,542を含むインダクタ構成部502によって構成されている。インダクタ構成部502は、長手方向の両端に位置する第1の端部(図10(b)〜(d)における上側の端部)および第2の端部(図10(b)〜(d)における下側の端部)を有している。第1の端部は、スルーホール548a〜578aを介してグランド用導体層43に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール548b〜578bを介してグランド用導体層43に電気的に接続されて、グランドに電気的に接続される。
インダクタ112のインダクタ部分112Aは、インダクタ構成部502のうち、スルーホール545が電気的に接続された接続箇所(導体層542に対するスルーホール545の接続箇所)と第1の端部との間の部分によって形成されている。インダクタ112のインダクタ部分112Bは、インダクタ構成部502のうち、スルーホール545が電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
図8におけるインダクタ113は、電気的に接続されたインダクタ用導体層523,533,543を含むインダクタ構成部503によって構成されている。インダクタ構成部503は、長手方向の両端に位置する第1の端部(図10(b)〜(d)における上側の端部)および第2の端部(図10(b)〜(d)における下側の端部)を有している。第1の端部は、スルーホール549a〜579aを介してグランド用導体層43に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール549b〜579bを介してグランド用導体層43に電気的に接続されて、グランドに電気的に接続される。
インダクタ113のインダクタ部分113Aは、インダクタ構成部503のうち、スルーホール546が電気的に接続された接続箇所(導体層543に対するスルーホール546の接続箇所)と第1の端部との間の部分によって形成されている。インダクタ113のインダクタ部分113Bは、インダクタ構成部503のうち、スルーホール546が電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
導体層541は、スルーホール544〜574を介して入力端子41に電気的に接続されている。これにより、インダクタ部分111A,111Bが、入力端子41に電気的に接続されている。
導体層543は、スルーホール546〜576を介して出力端子42に電気的に接続されている。これにより、インダクタ部分113A,113Bが、出力端子42に電気的に接続されている。
キャパシタ用導体層571,572,573は、誘電体層57を介してグランド用導体層43に対向している。図8におけるキャパシタ114は、グランド用導体層43、導体層571および誘電体層57によって構成されている。図8におけるキャパシタ115は、グランド用導体層43、導体層572および誘電体層57によって構成されている。図8におけるキャパシタ116は、グランド用導体層43、導体層573および誘電体層57によって構成されている。
キャパシタ用導体層561は、誘電体層56を介してキャパシタ用導体層571,573に対向している。図8におけるキャパシタ117は、導体層561,571および誘電体層56によって構成されている。図8におけるキャパシタ118は、導体層561,573および誘電体層56によって構成されている。キャパシタ用導体層562は、誘電体層56を介してキャパシタ用導体層571,573に対向している。図1におけるキャパシタ119は、導体層562,571,573および誘電体層56によって構成されている。
図2および図3に示した積層体20と同様に、図10および図11に示した誘電体層51〜57および複数の導体層が積層されて、図9に示した積層体40が形成される。図10(a)に示した誘電体層51の上面は、上面40Aとなる。
ここで、図10および図11を参照して、比較例における各インダクタ間の誘導性結合について詳しく説明する。図10に示したように、電気的に接続された導体層521,531,541を含むインダクタ構成部501の長手方向と、電気的に接続された導体層522,532,542を含むインダクタ構成部502の長手方向と、電気的に接続された導体層523,533,543を含むインダクタ構成部503の長手方向は、互いに平行である。図10および図11に示したように、インダクタ構成部502(インダクタ112)と、インダクタ構成部501(インダクタ111)は、互いに誘導性結合する。これにより、共振器105は、共振器104と誘導性結合する。また、図10および図11に示したように、インダクタ構成部502(インダクタ112)と、インダクタ構成部503(インダクタ113)も、互いに誘導性結合する。これにより、共振器105は、共振器106と誘導性結合する。
比較例では、インダクタ111すなわちインダクタ構成部501における開放端から短絡端に向かう電磁波の進行方向は、スルーホール544が電気的に接続された接続箇所から第1の端部および第2の端部に向かう方向である。また、インダクタ112すなわちインダクタ構成部502における開放端から短絡端に向かう電磁波の進行方向は、スルーホール545が電気的に接続された接続箇所から第1の端部および第2の端部に向かう方向である。また、インダクタ113すなわちインダクタ構成部503における開放端から短絡端に向かう電磁波の進行方向は、スルーホール546が電気的に接続された接続箇所から第1の端部および第2の端部に向かう方向である。インダクタ構成部501,502,503の長手方向は、互いに平行である。従って、インダクタ111における開放端から短絡端に向かう電磁波の進行方向と、インダクタ112における開放端から短絡端に向かう電磁波の進行方向と、インダクタ113における開放端から短絡端に向かう電磁波の進行方向は、互いに一致している。そのため、インダクタ111,112間の誘導性結合およびインダクタ112,113間の誘導性結合は比較的強くなり、その結果、共振器104,105間の誘導性結合および共振器105,106間の誘導性結合も比較的強くなる。
これに対し、本実施の形態では、インダクタ構成部302のうちインダクタ部分12A1を形成する部分における開放端から短絡端に向かう電磁波の進行方向は、スルーホール345bが電気的に接続された接続箇所から第1の端部に向かう方向である。インダクタ構成部301のうちインダクタ部分11Aを形成する部分における開放端から短絡端に向かう電磁波の進行方向は、スルーホール345aが電気的に接続された接続箇所から第1の端部に向かう方向である。また、本実施の形態では、インダクタ構成部302の長手方向は、インダクタ構成部301の長手方向に直交している。そのため、インダクタ部分12A1における開放端から短絡端に向かう電磁波の進行方向は、インダクタ部分11Aにおける開放端から短絡端に向かう電磁波の進行方向に直交している。そのため、本実施の形態によれば、電磁波の進行方向が一致している場合に比べて、インダクタ部分11A,12A1間の誘導性結合は弱くなる。インダクタ部分12A2,13A間の誘導性結合、インダクタ部分11B,12B1間の誘導性結合およびインダクタ部分12B2,13B間の誘導性結合についても同様のことが言える。従って、本実施の形態によれば、比較例における共振器104,105間の誘導性結合および共振器105,106間の誘導性結合に比べて、共振器5A,5Bの各々と、共振器4,6との各々との間の誘導性結合は弱くなる。
次に、図12および図13を参照して、比較例のバンドパスフィルタ101と本実施の形態に係るバンドパスフィルタ1の通過減衰特性および反射減衰特性を求めたシミュレーションの結果について説明する。シミュレーションでは、通過帯域がおよそ2.4〜2.5GHzとなるようにバンドパスフィルタ1とバンドパスフィルタ101を設計して、それらの通過減衰特性および反射減衰特性を求めた。図12は、比較例のバンドパスフィルタ101の通過減衰特性および反射減衰特性を示している。図13は、本実施の形態に係るバンドパスフィルタ1の通過減衰特性および反射減衰特性を示している。図12および図13において、横軸は周波数、縦軸は減衰量である。また、図12および図13において、実線は通過減衰特性を示し、破線は反射減衰特性を示している。
図13に示したように、本実施の形態に係るバンドパスフィルタ1の通過減衰特性では、通過帯域の低周波側の1.8GHz〜2.0GHzの範囲内における減衰量が、図12に示した比較例のバンドパスフィルタ101の通過減衰特性よりも大きくなっている。その主な原因は、本実施の形態に係るバンドパスフィルタ1における共振器5A,5Bの各々と、共振器4,6との各々との間の誘導性結合が、比較例のバンドパスフィルタ101における共振器104,105間の誘導性結合および共振器105,106間の誘導性結合よりも弱いことであると考えられる。
[第2の実施の形態]
次に、本発明の第2の実施の形態に係るバンドパスフィルタについて説明する。本実施の形態に係るバンドパスフィルタ201の回路構成は、図1に示した第1の実施の形態に係るバンドパスフィルタ1と同じである。
次に、図14ないし図16を参照して、本実施の形態に係るバンドパスフィルタ201の積層体について説明する。図14は、バンドパスフィルタ201の主要部分を示す説明図である。図15は、バンドパスフィルタ201の他の主要部分を示す説明図である。図16において(a)〜(d)は、それぞれ、上から2層目ないし5層目の誘電体層の上面を示している。本実施の形態に係るバンドパスフィルタ201は、第1の実施の形態に係るバンドパスフィルタ1と同様に、積層体20、入力端子21、出力端子22およびグランド用導体層23を備えている。
以下、本実施の形態に係るバンドパスフィルタ201の積層体20が、第1の実施の形態に係るバンドパスフィルタ1の積層体20と異なる点について説明する。本実施の形態に係るバンドパスフィルタ201の積層体20は、第1の実施の形態に係るバンドパスフィルタ1の積層体20における2層目ないし5層目の誘電体層32,33,34,35の代わりに、図16(a)〜(d)に示した誘電体層62,63,64,65を有している。
図16(a)に示した2層目の誘電体層62の上面には、インダクタ用導体層621,622,623,624が形成されている。導体層621は、互いに連結された第1の部分621aと第2の部分621bとを有している。導体層622は、互いに連結された第1の部分622a、第2の部分622bおよび第3の部分622cを有している。導体層623は、互いに連結された第1の部分623a、第2の部分623bおよび第3の部分623cを有している。導体層624は、互いに連結された第1の部分624aと第2の部分624bとを有している。また、誘電体層62には、スルーホール625a,625b,625c,625d,626,627,628,629が形成されている。導体層621,622,623,624およびスルーホール625a,625d,626,627,628,629の形状および配置は、第3の部分622c,623cを除いて、図5(b)に示した導体層321,322,323,324およびスルーホール325a,325d,326,327,328,329と同様である。
導体層622の第3の部分622cは、導体層622の長手方向の中央から、図16(a)における下方に延びている。スルーホール625bは、第3の部分622cに接続されている。導体層623の第3の部分623cは、導体層623の長手方向の中央から、図16(a)における上方に延びている。スルーホール625cは、第3の部分623cに接続されている。
図16(b)に示した3層目の誘電体層63の上面には、インダクタ用導体層631,632,633,634が形成されている。導体層631は、導体層621と同様に、互いに連結された第1の部分631aと第2の部分631bとを有している。導体層632は、導体層622と同様に、互いに連結された第1の部分632a、第2の部分632bおよび第3の部分632cを有している。導体層633は、導体層623と同様に、互いに連結された第1の部分633a、第2の部分633bおよび第3の部分633cを有している。導体層634は、導体層624と同様に、互いに連結された第1の部分634aと第2の部分634bとを有している。また、誘電体層63には、スルーホール635a,635b,635c,635d,636,637,638,639が形成されている。導体層631,632,633,634およびスルーホール635a,635d,636,637,638,639の形状および配置は、第3の部分632c,633cを除いて、図5(c)に示した導体層331,332,333,334およびスルーホール335a,335d,336,337,338,339と同様である。スルーホール635a,635d,636,637,638,639は、それぞれスルーホール625a,625d,626,627,628,629に接続されている。
スルーホール635bは、導体層632の第3の部分632cに接続されていると共に、スルーホール625bに接続されている。スルーホール635cは、導体層633の第3の部分633cに接続されていると共に、スルーホール625cに接続されている。
図16(c)に示した4層目の誘電体層64の上面には、インダクタ用導体層641,642,643,644が形成されている。導体層641は、導体層621と同様に、互いに連結された第1の部分641aと第2の部分641bとを有している。導体層642は、導体層622と同様に、互いに連結された第1の部分642a、第2の部分642bおよび第3の部分642cを有している。導体層643は、導体層623と同様に、互いに連結された第1の部分643a、第2の部分643bおよび第3の部分643cを有している。導体層644は、導体層624と同様に、互いに連結された第1の部分644aと第2の部分644bとを有している。また、誘電体層64には、スルーホール645a,645b,645c,645d,646,647,648,649が形成されている。導体層641,642,643,644およびスルーホール645a,645d,646,647,648,649の配置は、図5(d)に示した導体層341,342,343,344およびスルーホール345a,345d,346,347,348,349と同様である。スルーホール645a,645d,646,647,648,649は、それぞれスルーホール635a,635d,636,637,638,639に接続されている。
スルーホール645bは、導体層642の第3の部分642cに接続されていると共に、スルーホール635bに接続されている。スルーホール645cは、導体層643の第3の部分643cに接続されていると共に、スルーホール635cに接続されている。
導体層621,631,641は、スルーホール625a,626,627,635a,636,637によって電気的に接続されている。導体層621,631,641およびスルーホール625a,626,627,635a,636,637は、第1の実施の形態におけるインダクタ構成部301(図2参照)と同様の構成の第1のインダクタ構成部を構成している。
導体層622,632,642は、スルーホール625b,626,628,635b,636,638によって電気的に接続されている。導体層622,632,642およびスルーホール625b,626,628,635b,636,638は、第2のインダクタ構成部602(図14参照)を構成している。
導体層623,633,643は、スルーホール625c,627,629,635c,637,639によって電気的に接続されている。導体層623,633,643およびスルーホール625c,627,629,635c,637,639は、第2のインダクタ構成部602と同様の構成の第3のインダクタ構成部を構成している。
導体層624,634,644は、スルーホール625d,628,629,635d,638,639によって電気的に接続されている。導体層624,634,644およびスルーホール625d,628,629,635d,638,639は、第1のインダクタ構成部と同様の構成の第4のインダクタ構成部を構成している。
図16(d)に示した5層目の誘電体層65の上面には、導体層651,652が形成されている。導体層651には、スルーホール625b,635b,645bを介して導体層622,632,642が接続されている。導体層652には、スルーホール625c,635c,645cを介して導体層623,633,643が接続されている。
また、誘電体層65には、スルーホール655a,655b,655c,655d,656,657,658,659が形成されている。スルーホール655a,655d,656,657,658,659は、それぞれスルーホール645a,645d,646,647,648,649に接続されている。スルーホール655bは、導体層651に接続されている。スルーホール655cは、導体層652に接続されている。
図6(b)に示したスルーホール365a,365b,365c,365d,366,367,368,369は、それぞれスルーホール655a,655b,655c,655d,656,657,658,659に接続されている。
図6(c)に示したキャパシタ用導体層371には、スルーホール625a,635a,645a,655a,365aを介して導体層621,631,641が接続されている。図6(c)に示したキャパシタ用導体層372には、スルーホール655b,365bを介して導体層651が接続されている。図6(c)に示したキャパシタ用導体層373には、スルーホール655c,365cを介して導体層652が接続されている。図6(c)に示したキャパシタ用導体層374には、スルーホール625d,635d,645d,655d,365dを介して導体層624,634,644が接続されている。
図6(d)に示した入力端子21には、スルーホール625a,635a,645a,655a,365a,375aを介して導体層621,631,641,371が接続されている。図6(d)に示した出力端子22には、スルーホール625d,635d,645d,655d,365d,375dを介して導体層623,633,643,373が接続されている。図6(d)に示したグランド用導体層23には、スルーホール626〜656,627〜657,628〜658,629〜659,366,376,367,377,368,378,369,379を介して導体層621,622,623,624,631,632,633,634,641,642,643,644が接続されている。
本実施の形態におけるインダクタ11は、電気的に接続されたインダクタ用導体層621,631,641を含む第1のインダクタ構成部によって構成されている。第1のインダクタ構成部は、長手方向の両端に位置する第1の端部(図16(a)〜(c)における上側の端部)および第2の端部(図16(a)〜(c)における下側の端部)を有している。第1の端部は、スルーホール646,656,366,376を介してグランド用導体層23に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール647,657,367,377を介してグランド用導体層23に電気的に接続されて、グランドに電気的に接続される。
インダクタ11のインダクタ部分11Aは、第1のインダクタ構成部のうち、スルーホール645aが電気的に接続された接続箇所(導体層641に対するスルーホール645aの接続箇所)と第1の端部との間の部分によって形成されている。インダクタ11のインダクタ部分11Bは、第1のインダクタ構成部のうち、スルーホール645aが電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
本実施の形態におけるインダクタ12Aは、電気的に接続されたインダクタ用導体層622,632,642を含む第2のインダクタ構成部602によって構成されている。第2のインダクタ構成部602は、長手方向の両端に位置する第1の端部(図16(a)〜(c)における左側の端部)および第2の端部(図16(a)〜(c)における右側の端部)を有している。第1の端部は、スルーホール646,656,366,376を介してグランド用導体層23に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール648,658,368,378を介してグランド用導体層23に電気的に接続されて、グランドに電気的に接続される。
インダクタ12Aのインダクタ部分12A1は、第2のインダクタ構成部602のうち、スルーホール645bが電気的に接続された接続箇所(導体層642に対するスルーホール645bの接続箇所)と第1の端部との間の部分によって形成されている。インダクタ12Aのインダクタ部分12A2は、第2のインダクタ構成部602のうち、スルーホール645bが電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
本実施の形態におけるインダクタ12Bは、電気的に接続されたインダクタ用導体層623,633,643を含む第3のインダクタ構成部によって構成されている。第3のインダクタ構成部は、長手方向の両端に位置する第1の端部(図16(a)〜(c)における左側の端部)および第2の端部(図16(a)〜(c)における右側の端部)を有している。第1の端部は、スルーホール647,657,367,377を介してグランド用導体層23に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール649,659,369,379を介してグランド用導体層23に電気的に接続されて、グランドに電気的に接続される。
インダクタ12Bのインダクタ部分12B1は、第3のインダクタ構成部のうち、スルーホール645cが電気的に接続された接続箇所(導体層643に対するスルーホール645cの接続箇所)と第1の端部との間の部分によって形成されている。インダクタ12Bのインダクタ部分12B2は、第3のインダクタ構成部のうち、スルーホール645cが電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
本実施の形態におけるインダクタ13は、電気的に接続されたインダクタ用導体層624,634,644を含む第4のインダクタ構成部によって構成されている。第4のインダクタ構成部は、長手方向の両端に位置する第1の端部(図16(a)〜(c)における上側の端部)および第2の端部(図16(a)〜(c)における下側の端部)を有している。第1の端部は、スルーホール648,658,368,378を介してグランド用導体層23に電気的に接続されて、グランドに接続される。第2の端部は、スルーホール649,659,369,379を介してグランド用導体層23に電気的に接続されて、グランドに電気的に接続される。
インダクタ13のインダクタ部分13Aは、第4のインダクタ構成部のうち、スルーホール645dが電気的に接続された接続箇所(導体層644に対するスルーホール645dの接続箇所)と第1の端部との間の部分によって形成されている。インダクタ13のインダクタ部分13Bは、第4のインダクタ構成部のうち、スルーホール645dが電気的に接続された接続箇所と第2の端部との間の部分によって形成されている。
導体層641は、スルーホール645a,655a,365a,375aを介して入力端子21に電気的に接続されている。これにより、インダクタ部分11A,11Bが、入力端子21に電気的に接続されている。
導体層644は、スルーホール645d,655d,365d,375dを介して出力端子22に電気的に接続されている。これにより、インダクタ部分13A,13Bが、出力端子22に電気的に接続されている。
本実施の形態における共振器4は、直列に接続されたスルーホール645a,655a,365aを含む第1のキャパシタ用接続路を有している。第1のキャパシタ用接続路は、積層体20内に設けられて、積層方向に延びている。また、第1のキャパシタ用接続路は、第1のインダクタ構成部とキャパシタ14とを電気的に接続する。第1のキャパシタ用接続路の一端(上端)は、第1のインダクタ構成部における前記接続箇所に電気的に接続されている。第1のキャパシタ用接続路の他端(下端)は、キャパシタ用導体層371に電気的に接続されている。インダクタ部分11A,11Bは、第1のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
また、共振器4は、直列に接続されたスルーホール646,656,366,376を含む第1のグランド接続路と、直列に接続されたスルーホール647,657,367,377を含む第2のグランド接続路とを有している。第1のグランド接続路606は、積層体20内に設けられて、第1のインダクタ構成部の第1の端部とグランド用導体層23とを電気的に接続する。第2のグランド接続路は、積層体20内に設けられて、第1のインダクタ構成部の第2の端部とグランド用導体層23とを電気的に接続する。
図14および図15において、符号605bは、スルーホール655b,365bによって構成されたスルーホール列を表し、符号605cは、スルーホール655c,365cによって構成されたスルーホール列を表している。スルーホール列605b,605cは、積層体20内に設けられて、積層方向に延びている。スルーホール列605bは、導体層651と、キャパシタ15Aを構成する導体層372とを電気的に接続している。スルーホール列605bは、導体層652と、キャパシタ15Bを構成する導体層373とを電気的に接続している。
本実施の形態における共振器5Aは、スルーホール645b、導体層651およびスルーホール列605bを含む第2のキャパシタ用接続路を有している。第2のキャパシタ用接続路は、第2のインダクタ構成部602とキャパシタ15Aとを電気的に接続する。第2のキャパシタ用接続路の一端(上端)は、第2のインダクタ構成部602における前記接続箇所に電気的に接続されている。第2のキャパシタ用接続路の他端(下端)は、キャパシタ用導体層372に電気的に接続されている。インダクタ部分12A1,12A2は、第2のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
また、図14に示したように、共振器5Aは、直列に接続されたスルーホール646,656,366,376を含む第1のグランド接続路606と、直列に接続されたスルーホール648,658,368,378を含む第2のグランド接続路608とを有している。第1のグランド接続路606は、積層体20内に設けられて、第2のインダクタ構成部602の第1の端部とグランド用導体層23とを電気的に接続する。第2のグランド接続路608は、積層体20内に設けられて、第2のインダクタ構成部602の第2の端部とグランド用導体層23とを電気的に接続する。
本実施の形態における共振器5Bは、スルーホール645c、導体層652およびスルーホール列605cを含む第3のキャパシタ用接続路を有している。第3のキャパシタ用接続路は、第3のインダクタ構成部とキャパシタ15Bとを電気的に接続する。第3のキャパシタ用接続路の一端(上端)は、第3のインダクタ構成部における前記接続箇所に電気的に接続されている。第3のキャパシタ用接続路の他端(下端)は、キャパシタ用導体層373に電気的に接続されている。インダクタ部分12B1,12B2は、第3のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
また、共振器5Bは、直列に接続されたスルーホール647,657,367,377を含む第1のグランド接続路と、直列に接続されたスルーホール649,659,369,379を含む第2のグランド接続路とを有している。第1のグランド接続路は、積層体20内に設けられて、第3のインダクタ構成部の第1の端部とグランド用導体層23とを電気的に接続する。第2のグランド接続路は、積層体20内に設けられて、第3のインダクタ構成部の第2の端部とグランド用導体層23とを電気的に接続する。
本実施の形態における共振器6は、直列に接続されたスルーホール645d,655d,365dを含む第4のキャパシタ用接続路を有している。第4のキャパシタ用接続路は、積層体20内に設けられて、積層方向に延びている。また、第4のキャパシタ用接続路は、第4のインダクタ構成部とキャパシタ16とを電気的に接続する。第4のキャパシタ用接続路の一端(上端)は、第4のインダクタ構成部における前記接続箇所に電気的に接続されている。第4のキャパシタ用接続路の他端(下端)は、キャパシタ用導体層374に電気的に接続されている。インダクタ部分13A,13Bは、第4のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
また、共振器6は、直列に接続されたスルーホール648,658,368,378を含む第1のグランド接続路と、直列に接続されたスルーホール649,659,369,379を含む第2のグランド接続路とを有している。第1のグランド接続路は、積層体20内に設けられて、第4のインダクタ構成部の第1の端部とグランド用導体層23とを電気的に接続する。第2のグランド接続路は、積層体20内に設けられて、第4のインダクタ構成部の第2の端部とグランド用導体層23とを電気的に接続する。
本実施の形態では、第2のインダクタ構成部602を構成する導体層622,632,642がそれぞれ第3の部分622c,632c,642cを有し、第2のキャパシタ用接続路を構成するスルーホール645bは、導体層642の第3の部分642cに電気的に接続されている。そのため、本実施の形態によれば、第1の実施の形態におけるインダクタ構成部302に比べて、第2のインダクタ構成部602におけるインダクタ部分12A1,12A2を形成する部分の長さを大きくすることができる。その結果、本実施の形態によれば、インダクタ部分12A1,12A2のインダクタンスを大きくすることができる。
同様に、本実施の形態では、第3のインダクタ構成部を構成する導体層623,633,643がそれぞれ第3の部分623c,633c,643cを有し、第3のキャパシタ用接続路を構成するスルーホール645cは、導体層643の第3の部分643cに電気的に接続されている。そのため、本実施の形態によれば、第1の実施の形態におけるインダクタ構成部303に比べて、第3のインダクタ構成部におけるインダクタ部分12B1,12B2を形成する部分の長さを大きくすることができる。その結果、本実施の形態によれば、インダクタ部分12B1,12B2のインダクタンスを大きくすることができる。
本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明のバンドパスフィルタは、第1または第2の実施の形態における共振器5A,5Bの一方を備えていないものであってもよい。
また、本発明のバンドパスフィルタは、隣接する2つの共振器同士が電磁界結合するように設けられた5つ以上の共振器を備えていてもよい。
本発明のバンドパスフィルタは、無線LAN用の通信装置、ブルートゥース(登録商標)規格の通信装置、ワイマックス(登録商標)規格の通信装置において用いられるバンドパスフィルタとして有用である。