JP4985285B2 - Semiconductor device manufacturing jig - Google Patents
Semiconductor device manufacturing jig Download PDFInfo
- Publication number
- JP4985285B2 JP4985285B2 JP2007252215A JP2007252215A JP4985285B2 JP 4985285 B2 JP4985285 B2 JP 4985285B2 JP 2007252215 A JP2007252215 A JP 2007252215A JP 2007252215 A JP2007252215 A JP 2007252215A JP 4985285 B2 JP4985285 B2 JP 4985285B2
- Authority
- JP
- Japan
- Prior art keywords
- jig
- insulating substrate
- jigs
- terminal block
- overlap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 claims description 108
- 239000000463 material Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 36
- 230000008569 process Effects 0.000 description 26
- 230000000052 comparative effect Effects 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 14
- 238000001816 cooling Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Images
Landscapes
- Die Bonding (AREA)
Description
この発明は、半導体装置製造用治具に関する。 The present invention, Osamu again and again relates a semiconductor device fabrication.
従来、例えば、下記の特許文献1に開示されているように、ベース板(放熱板)、絶縁基板および端子台の位置決めを精度良く行うための技術が知られている。この従来の技術では、絶縁基板の位置決めを行うために、端子台の下方に延びる主端子の構造を工夫したり、絶縁基板自体に位置決め用突起を設けたりしている(特許文献1の図10参照)。 Conventionally, for example, as disclosed in Patent Document 1 below, a technique for accurately positioning a base plate (heat radiating plate), an insulating substrate, and a terminal block is known. In this conventional technique, in order to position the insulating substrate, the structure of the main terminal extending below the terminal block is devised, or a positioning protrusion is provided on the insulating substrate itself (FIG. 10 of Patent Document 1). reference).
しかしながら、上記従来の技術のように半導体装置側の構成に位置決めの機能を持たせる場合、半導体装置自体の構成が複雑化してしまうおそれがある。また、これに伴い、組立てを注意深く行うことが求められ、工程の煩雑化やコストアップを招くおそれもある。 However, when the semiconductor device side configuration is provided with a positioning function as in the prior art, the configuration of the semiconductor device itself may be complicated. In addition, accompanying this, it is required to carefully assemble, which may lead to complicated processes and increased costs.
この発明は、上記のような課題を解決するためになされたもので、ベース板(放熱板)、絶縁基板および端子台を、それらの構造の複雑化を回避しつつ位置決めすることができる半導体装置製造用治具を提供することを目的とする。 The present invention has been made to solve the above-described problems, and can position a base plate (heat radiating plate), an insulating substrate, and a terminal block while avoiding complication of their structures. An object is to provide a manufacturing jig.
本発明は、上記の目的を達成するため、半導体装置製造用治具であって、
平面体を載せることができる載置部と、該載置部の外周を連続的または離間的に囲うように設けられた凸部とを備え、当該凸部により半導体装置のベース板を位置決めする第1治具と、
前記第1治具に重なるように位置した状態で固定可能とされ、第1の大きさを有し該第1治具に重なるように位置したときに前記凸部が囲う領域を露出させる開口を備え、当該開口により前記半導体装置の絶縁基板を位置決めする第2治具と、
前記第1、2治具にさらに重なるように位置した状態で固定可能とされ、前記第1の大きさ以下の第2の大きさを有し該第1、2治具に重なるように位置したときに該第2治具の前記開口を介して前記凸部が囲う前記領域をさらに露出させる開口を備え、当該開口により前記半導体装置の端子台を位置決めする第3治具と、
を備え、
前記第1治具は、前記載置部側の面に設けられた窪み、または、該第1、2、3治具が重なる方向に向かって貫通する第1貫通穴を備え、
前記第2治具は、前記第1、2、3治具が重なる方向に向かって貫通し、該第1、2、3治具が重なって位置したときに該第1、2、3治具が重なる方向に見た位置が前記窪みまたは前記第1貫通穴と一致する第2貫通穴を備え、
前記第3治具は、前記第1、2、3治具が重なる方向に向かって貫通し、該第1、2、3治具が重なって位置したときに該第1、2、3治具が重なる方向に見た位置が前記窪みまたは前記第1貫通穴、および前記第2貫通穴と一致する第3貫通穴を備え、
前記第1、2、3治具が重なって位置した時に、前記窪みまたは前記第1貫通穴、および前記第2、3貫通穴に共通に挿入されるピンを備え、
前記第2治具は、前記第1治具に重なる方向に対して垂直な面と略平行に固定可能な第1の平面体であり、
前記第3治具は、前記第1、2治具が重なる方向に対して垂直な面と略平行に固定可能な第2の平面体であり、
前記端子台は、前記絶縁基板上に接続すべき端子を備え、
前記端子は、前記端子台と前記絶縁基板とがリフローを経て一体化されたとき前記端子台と前記絶縁基板とが所定距離だけ離間された状態でそれらの間に挟まれるものであり、
前記第2、3治具により前記端子台が前記絶縁基板上に前記端子を挟んで位置決めされたときに、当該端子台と当該絶縁基板との間の距離に応じた隙間を形成するように前記第2、3治具はそれらが重なる方向に互いに離間して固定されかつ前記第2、3治具の間の隙間が前記第1、2の平面体の平面方向に開放されるものであることを特徴とする。
In order to achieve the above object, the present invention is a semiconductor device manufacturing jig,
It includes a mounting portion capable of mounting the planar body, and a protrusion provided so as to surround the outer periphery of the placing portion continuously or spaced manner, you position the base plate of the semiconductor device by the protrusion A first jig;
An opening that can be fixed in a state of being overlapped with the first jig and that has a first size and that exposes a region surrounded by the convex portion when positioned to overlap the first jig. comprising a second tool you position the insulating substrate of the semiconductor device by the opening,
It is possible to fix in a state where it is positioned so as to further overlap the first and second jigs, and has a second size equal to or smaller than the first size and is positioned so as to overlap the first and second jigs. a third jig through the opening of the second jig comprising an opening to further expose the area surrounding said protrusion, you position the terminal block of the semiconductor device by the opening when,
Equipped with a,
The first jig includes a depression provided on the surface on the mounting portion side, or a first through hole penetrating in a direction in which the first, second, and third jigs overlap,
The second jig penetrates in the direction in which the first, second and third jigs overlap, and the first, second and third jigs are positioned when the first, second and third jigs overlap. A position seen in the direction of overlapping comprises a second through hole that matches the recess or the first through hole,
The third jig penetrates in the direction in which the first, second and third jigs overlap, and the first, second and third jigs are positioned when the first, second and third jigs overlap. A position seen in the direction of overlapping comprises a third through hole that matches the recess or the first through hole, and the second through hole,
When the first, second, and third jigs are positioned so as to overlap with each other, the depression or the first through hole, and a pin that is inserted in common into the second and third through holes,
The second jig is a first plane body that can be fixed substantially parallel to a plane perpendicular to a direction overlapping the first jig,
The third jig is a second planar body that can be fixed substantially parallel to a plane perpendicular to the direction in which the first and second jigs overlap.
The terminal block includes a terminal to be connected on the insulating substrate,
The terminal is sandwiched between the terminal block and the insulating substrate in a state where the terminal block and the insulating substrate are separated by a predetermined distance when the terminal block and the insulating substrate are integrated through reflow.
When the terminal block is positioned on the insulating substrate with the terminals sandwiched by the second and third jigs, a gap corresponding to the distance between the terminal block and the insulating substrate is formed. The second and third jigs are fixed apart from each other in the direction in which they overlap, and the gap between the second and third jigs is opened in the plane direction of the first and second plane bodies. It is characterized by.
第1の発明によれば、次に述べるようにして、ベース板、絶縁基板および端子台を位置決めすることができる。先ず、第1治具の載置部に、凸部によりその面方向の移動が阻止されるようにベース板を載せる。ベース板には、絶縁基板を固定しておく。次に、第2治具の開口からベース板上の絶縁基板が露出するように第1治具に第2治具を重ねて位置させて、第2治具を固定する。これにより、第2治具の開口が絶縁基板の周囲を囲って、この絶縁基板の面方向の移動を制限する。続いて、第2治具の開口から露出している絶縁基板が第3治具の開口から更に露出されるように第1、2治具にさらに第3治具を重ねて位置させて、第3治具を固定する。この第3治具の開口に端子台を挿入することにより、端子台の端子と絶縁基板とを接触させた状態で端子台の移動を阻止することができる。このように第1、2、3治具が機能することにより、ベース板、絶縁基板、端子台に複雑な位置決め構造を設けることなく、それらの部品を高精度に位置決めすることができる。さらに、本発明は、冷却工程における冷却効率が高く、リフロー後の冷却時間を短縮できるという利点もある。 According to the first invention, the base plate, the insulating substrate, and the terminal block can be positioned as described below. First, the base plate is placed on the placement portion of the first jig so that the movement in the surface direction is prevented by the convex portion. An insulating substrate is fixed to the base plate. Next, the second jig is placed on the first jig so that the insulating substrate on the base plate is exposed from the opening of the second jig, and the second jig is fixed. Thereby, the opening of the second jig surrounds the periphery of the insulating substrate, and the movement in the surface direction of the insulating substrate is limited. Subsequently, the third jig is further overlaid on the first and second jigs so that the insulating substrate exposed from the opening of the second jig is further exposed from the opening of the third jig. 3 Fix the jig. By inserting the terminal block into the opening of the third jig, it is possible to prevent the terminal block from moving while the terminal of the terminal block is in contact with the insulating substrate. As the first, second, and third jigs function in this manner, these components can be positioned with high accuracy without providing a complicated positioning structure for the base plate, the insulating substrate, and the terminal block. Furthermore, the present invention has an advantage that the cooling efficiency in the cooling process is high and the cooling time after reflow can be shortened.
実施の形態1.
[実施の形態1にかかる半導体装置製造用治具]
図1は、実施の形態1の半導体装置製造用治具の斜視図である。実施の形態1の半導体装置製造用治具は、第1治具10、第2治具20、第3治具30を備えている。また、図1には、治具による固定の様子を説明するために、放熱板であるベース板2も示されている。ベース板2は、その表面に絶縁基板6が予め固定され、その四隅に1つずつ貫通穴4を有している。以下の説明では、第1治具10、第2治具20、第3治具30のそれぞれの構成を、ベース板2との関係も踏まえつつ説明する。
Embodiment 1 FIG.
[Semiconductor Device Manufacturing Jig According to First Embodiment]
FIG. 1 is a perspective view of a semiconductor device manufacturing jig according to the first embodiment. The semiconductor device manufacturing jig according to the first embodiment includes a
図1に示すように、実施の形態1は、第1治具10を備えている。第1治具10は、その中央に、第1治具10のほぼ全面に渡る大きさの矩形の凹部を備えている。この凹部は、底面14と、この底面14を連続的に囲うように設けられた凸部16とから構成されている。底面14はベース板2を置くための面であり、凸部16の側面は凹部の壁面として機能している。
As shown in FIG. 1, the first embodiment includes a
凹部の外形寸法は、ベース板2の外形寸法に合わせて形成されている。このため、凹部内に収まるようにベース板2を置くことにより、凸部16がベース板2の外周を連続的に囲むことになる。その結果、ベース板2の面方向の移動が阻止され、ベース板2の位置決めが達成される。なお、図1では図示していないが、底面14の四隅には、1つずつ、円筒形状の窪み(後述する窪み12)が設けられている。この窪み12は、ベース板2が凹部内に収められたとき、ベース板2の貫通穴4と連通する。
The outer dimension of the recess is formed in accordance with the outer dimension of the
図1に示すように、実施の形態1は、第2治具20を備えている。第2治具20は、図1に示すように、平らな矩形の板に2つの開口24が形成されたものである。2つの開口24は、ベース板2上の2つの絶縁基板6にそれぞれ対応する形状とされている。具体的には、本実施形態では、開口24の位置、形状および大きさは、第2治具20が第1治具10に重なったとき、開口24の外周が絶縁基板6の外縁を囲ってちょうど絶縁基板6を露出させるように定められている。
As shown in FIG. 1, the first embodiment includes a
その結果、第1治具10の凹部にベース板2が収められた状態でこの上に第2治具20が重なることにより、絶縁基板6の面方向の移動を開口24の側面で阻止することができる。
As a result, when the
ところで、本実施形態では、既述したように、絶縁基板6は予めベース板2に固定(半田付け)されている。この点だけ見れば、絶縁基板6の位置決めは本来必要が無いようにも思える。しかしながら、本実施形態では、後述するように、絶縁基板6と端子台とを半田付けすべく、治具による位置決めの後、加熱処理工程(リフロー工程)を行う。加熱処理により、端子台を接続するための半田が溶けるのと時を同じくして、絶縁基板6をベース板2に固定している半田も溶けてしまう可能性がある。このような状況下でも絶縁基板6を本来の搭載位置に確実に保持することが可能となる点に、第2治具20の意義がある。
By the way, in this embodiment, as described above, the
第2治具20は、その四隅に1つずつ、貫通穴22を備えている。貫通穴22の位置、形状および大きさは、第2治具20がベース板2に重なって位置したときに貫通穴22のそれぞれがベース板2の貫通穴4のそれぞれと連通するように定められている。
The
図1に示すように、実施の形態1は、第3治具30をさらに備えている。第3治具30は、第2治具20と同様に、平らな矩形の板に2つの開口34を形成したものである。この2つの開口34は、後述する端子台の外形に応じた形状とされている。具体的には、開口34の位置、形状および大きさは、絶縁基板6と接続すべき端子台を開口34に紙面上方から下方に向かって挿入可能となるように定められている。開口34の側面によって端子台の位置決めを行うためである。
As shown in FIG. 1, the first embodiment further includes a
また、開口34は、第2治具20の開口24よりも小さく形成されている。これは、端子台と絶縁基板6とが機械的に接続された後、図1の紙面上方へと第2治具20を取り外すことができるようにするためである。つまり、もし開口34が開口24よりも大きく形成されていて、この開口34に応じた大きさの端子台を絶縁基板6に半田付けしたとすると、その後第2治具20を紙面上方へと引き上げようとしても開口24のふちが端子台に引っ掛かってしまう。その結果、第2治具20の取り外しができなくなってしまう。このような理由から、開口34は開口24よりも小さく形成される。
The
第3治具30は、その四隅に1つづつ、貫通穴を有している。この貫通穴には、1つずつ、ピン32が固定されている。図1に示すように、ピン32は、第1治具10、第2治具20、第3治具30が重なる方向に沿って伸びている。それぞれのピン32の位置、形状及び大きさは、第1治具10、ベース板2、第2治具20および第3治具30がこの順に重なったときに、窪み12、貫通穴4、22に挿入可能となるように定められている(図1の矢印)。
The
ピン32が窪み12、貫通穴4、22に挿入されることにより、ベース板2の平面方向における第1治具10、ベース板2、第2治具20および第3治具30の移動がピン32によって一括して阻止される。換言すれば、ピン32は、第1治具10、ベース板2、第2治具20および第3治具30に対する共通の位置決め部材として機能する。また、本実施形態では、第2治具20と第3治具30とがともに平面体であり、ピン32によってそれらが離間されつつ固定される。
By inserting the
第1治具10、第2治具20および第3治具30は、いずれも、リフロー(加熱処理)の際の温度(半田使用時には半田が溶ける程度の温度であり、例えば、250℃程度)に耐えうる材料(例えば金属材料)で形成されている。具体的には、本実施形態では、取り扱いが比較的容易であるアルミニウムを用いて各治具を形成する。但し、アルミニウム以外の金属でも良い。
Each of the
上記各治具を金属材料などの熱膨張を起こす材料を用いて形成する場合、加熱処理工程においてそれらの治具が膨張する。この熱膨張の程度によっては、嵌合しているピン32および各治具に過大な力が加わり、その後の工程で治具を取り外すのが困難になってしまうおそれがある。この点を考慮して、ピン32の直径と、窪み12、貫通穴4、22の直径とを定める際には、それらの間にある程度のクリアランスを設けておき、熱膨張時の変形を考えて逃がしをつけておくことが好ましい。
When the jigs are formed using a material that causes thermal expansion, such as a metal material, the jigs expand in the heat treatment step. Depending on the degree of thermal expansion, an excessive force may be applied to the
具体的には、このクリアランスは、少なくとも、加熱処理工程において第1、2、3治具10、20、30及びピン32が熱膨張したときにそれらの変形が許容範囲内に収まる程度に、大きな値とされる。熱膨張時における変形の許容範囲とは、加熱処理工程の後、常温程度まで冷却されて第1、2、3治具10、20、30およびピン32が収縮した後にピン32を引き抜くことができる程度の、第1、2、3治具10、20、30及びピン32の変形の範囲を意味している。
Specifically, this clearance is at least large enough to keep the deformation within an allowable range when the first, second,
図2は、上記説明した図1の各構成をその積層方向に沿って切断した断面の図に相当している。説明の便宜上図1には示していない、絶縁基板6上のパワー素子8や、端子台40も図示している。図2に示すように、第1治具10、ベース板2、第2治具20、第3治具30が重なったとき、窪み12、貫通穴4、22、ピン32の位置が一致する。図2の破線矢印のように、ピン32を窪み12、貫通穴4、22に挿入することで、各構成部品の位置決めを行うことができる。また、ピン32は、図2に示すように、相対的に太い第1の部位と、相対的に細い第2の部位とを備えている。第2の部位が貫通穴22、4および窪み12に通じ、第1、2の部位の段差が第2治具20を紙面下方に押圧固定する。
FIG. 2 corresponds to a cross-sectional view of each configuration of FIG. 1 described above cut along the stacking direction. For convenience of explanation, the
端子台40は、図2の紙面下方に延びる端子42を備えている。この端子42は、端子台40が第3治具30の開口34にはめ込まれたとき、絶縁基板6の所定の位置(配線パターン上)に載る。なお、絶縁基板6の当該所定の位置には、端子42との接続用の半田が塗布されている。
The
図3は、図2に示した第1治具10、第2治具20、第3治具30およびベース板2、端子台40を重ねて、各治具がベース板2および端子台40を位置決めしている状態を示す図である。ベース板2が第1治具10の凹部に収納され、紙面横方向(つまりは、ベース板2の面方向)についての移動が阻止されている。また、第2治具20の開口24の側壁が絶縁基板6の周囲に位置し、絶縁基板6の搭載位置を保持する役割を果たしている。また、第3治具30の開口34の側壁が、端子台40を位置決めしている。
FIG. 3 shows the
以上説明したように、実施の形態1の半導体装置製造用治具によれば、ベース板2、絶縁基板6、端子台40および端子42の位置決めを、それらに複雑な構造を要求することなく行うことができる。そして、本実施形態では、第2治具20は開口24により絶縁基板6を、第3治具30は開口34によって端子台40を、それぞれ固定している。このように、治具に開口を設けてこの開口内に各構成部品を位置させて位置決めを行う手法によれば、各構成部品の位置決めを容易かつ確実に行うことができる。
As described above, according to the semiconductor device manufacturing jig of the first embodiment, the
また、本実施形態では、縦方向に沿って3層に分割された第1治具10、第2治具20および第3治具30のそれぞれが、ベース板2、絶縁基板6および端子台40の各々を個別に固定している。このような構成によれば、組立て時、ベース板2側から端子台40まで積みあがる各々の部品が所望の位置に十分な精度で配置されているかを確認しながら、製造を進めることができる。また、各治具を順次重ねていくことで位置決めを行うことができ、組立ての工程が簡便になる。また、取り外しの際には各治具を積層方向に分離するだけでよい。
In the present embodiment, the
また、ベース板、絶縁基板、端子台の仕様に応じて、多品種生産を行いたい場合にも、本実施形態の半導体装置製造用治具は優れている。例えば、絶縁基板の形状のみが異なる他の仕様の半導体装置を製造したい場合には、開口24の位置、形状、大きさを異ならしめた他の第2治具を準備しておくことで対応可能だからである。このように、本実施形態の治具を用いることで、工程が簡便になるとともに多品種生産も効率よく行うことができ、生産性が著しく向上する。
Moreover, the semiconductor device manufacturing jig of this embodiment is excellent even when it is desired to perform multi-product production according to the specifications of the base plate, the insulating substrate, and the terminal block. For example, if you want to manufacture semiconductor devices with other specifications that differ only in the shape of the insulating substrate, this can be done by preparing another second jig with different positions, shapes, and sizes of the
また、本実施形態によれば、ピン32が、各治具に対する共通の位置決め部材として機能する。このような手法によればピン32の位置を基準として各治具を固定することができるため、複数の治具を単に積み上げたりする手法に比して相乗的な誤差を小さく抑えることができ、結果的に位置決め精度が向上する。また、本実施形態のようにピン32を挿入して位置決めを実現できるという構成は、作業性という面でも優れている。
According to the present embodiment, the
また、本実施形態では、第2治具20や第3治具30を、平面体としている。記述したように、本実施形態に係る半導体装置製造用治具は金属材料により形成されている。このため、各治具が高温環境下(例えば半田の融点程度)におかれたとき、熱膨張により各治具がどのように膨張、変形するのかを把握しておくことが望ましい。この点、本実施形態は、第2治具20、第30治具30をシンプルな平面体構造としているので、多数の突起や段差、曲面などを備えるような複雑な形状の治具を用いる場合に比して、治具が熱膨張によりどの様に膨張、変形するかを比較的容易かつ正確に把握することができる。
In the present embodiment, the
尚、上述した実施の形態1では、第1治具10が、前記第1の発明における「第1治具」に、第2治具20が、前記第1の発明における「第2治具」に、第3治具30が、前記第1の発明における「第3治具」に、それぞれ相当している。また、底面14が、前記第1の発明における第1治具が備える「載置部」に、凸部16が、前記第1の発明における第1治具が備える「凸部」に、それぞれ相当している。また、開口24が、前記第1の発明における第2治具が備える「開口」に、ベース板2が無い状態で第2治具20を第1治具10と重ねて配置したときに開口24から見える底面14の一部が、前記第1の発明における第2治具の開口が露出させる「凸部が囲う領域」に、それぞれ相当している。また、開口34が、前記第1の発明における第3治具が備える「開口」に相当している。
In the first embodiment described above, the
[実施の形態1にかかる半導体装置の製造方法]
次に、上記述べた実施の形態1の半導体装置製造用治具を用いた、半導体装置の製造方法について説明する。
[Method of Manufacturing Semiconductor Device According to First Embodiment]
Next, a semiconductor device manufacturing method using the semiconductor device manufacturing jig of the first embodiment described above will be described.
(準備工程)
先ず、既述した、第1治具10、第2治具20および第3治具30を準備する。凹部や開口24、34などは、製造の対象となる半導体装置の仕様に応じた形状で形成しておく。
(Preparation process)
First, the
(ベース板位置決め工程)
次に、第1治具10の凹部内に収まるように、ベース板2を底面14に載せる。これにより、凸部16が底面14上でのベース板2の摺動を阻止し、ベース板2が位置決めされる。
(Base plate positioning process)
Next, the
(基板位置決め工程)
続いて、ベース板位置決め工程で底面14に載せられたベース板2に、第2治具20を重ねる。準備工程で述べたように、開口24は絶縁基板6に応じた形状、大きさとされている。このため、開口24によって絶縁基板6の外周が囲まれ、ちょうど絶縁基板6だけが開口24から露出することになる。
(Board positioning process)
Subsequently, the
(端子台位置決め工程)
次に、基板位置決め工程でベース板2に重ねられた第2治具20に、第3治具30をさらに重ねる。具体的には、第3治具30に一体化されているピン32の各々を、第2治具20の貫通穴22の各々に挿入する。ピン32は、貫通穴22の下層に位置するベース板2の貫通穴4を通過し、第1治具10の窪み12に入って第1治具10に当接する。この状態で、第3治具30の開口34に端子台40を挿入する。端子台40下方に伸びる端子42を、絶縁基板6上の所定位置に載せる。絶縁基板6上の端子42載置位置には、半田を塗布しておく。
(Terminal block positioning process)
Next, the
(治具固定工程)
なお、上記の端子台位置決め工程では、ピン32の挿入により、第1治具10、第2治具20、第3治具30の固定(積層面方向の固定)が一括して行われている。
(Jig fixing process)
In the terminal block positioning step, the
(加熱工程)
次に、上記の工程を経て組み立てられた治具および部品をリフローする。具体的には、例えば、第1治具10をホットプレートに載せ、第1治具10の裏面側から熱を加える。絶縁基板6と端子42との間に介在する半田を溶かすためである。このとき、第2治具20が絶縁基板6を位置決めしているので、ベース板2と絶縁基板6とを接続する半田も溶けてしまった場合でも絶縁基板6がずれるのを抑制できる。
(Heating process)
Next, the jig and parts assembled through the above steps are reflowed. Specifically, for example, the
ところで、リフロー中に、絶縁基板6上に存在する半田が周囲に飛散してしまうことがある。飛散した半田(半田ボールとも称される)がベース板2に付着すると、製造工程に好ましくない影響を及ぼすおそれがある。
By the way, the solder existing on the insulating
この点、本実施形態では、開口24の外周形状と絶縁基板6の外周形状とが対応して、ちょうど絶縁基板6のみを露出させている。つまり、ベース板2上の絶縁基板6以外の部位は、第2治具20の表面によって覆われている。従って、第2治具20を、ベース板2の保護カバー(マスク)として機能させることができる。
In this respect, in the present embodiment, the outer peripheral shape of the
(冷却工程)
リフロー後は、組み立てた治具を取り外さずに冷却工程を行う。これにより、ベース板2、絶縁基板6、端子台40の半田付けが完成し、それらの部品が一体化される。本実施形態では、第2治具20と第3治具30との間が離間されており、これらの治具の隙間を通って熱が逃げやすくなっている。しかも、第2治具20と第3治具30がともに平面体であるため、治具間の隙間が四方に向かって開いている。このような構成により、本実施形態は、冷却工程における冷却効率が高く、冷却時間を短縮できるという利点もある。
(Cooling process)
After the reflow, the cooling process is performed without removing the assembled jig. Thereby, soldering of the
(取り外し工程)
冷却工程の後は、第3治具30、第2治具20を上方に取り外す。これにより、半田付けにより一体化されたベース板2、絶縁基板6および端子台40を、治具から簡単に取り外すことができる。なお、その後の工程では、一体化されたベース板2、絶縁基板6および端子台40へのケースの取り付けなどが行われる。
(Removal process)
After the cooling step, the
以上説明したように、実施の形態1の製造方法によれば、実施の形態1の半導体装置製造用治具を用いて、ベース板、絶縁基板、端子台の位置決めを、それらの部品の構造の複雑化を回避しつつ行うことができる。 As described above, according to the manufacturing method of the first embodiment, using the jig for manufacturing a semiconductor device of the first embodiment, the base plate, the insulating substrate, and the terminal block are positioned, and the structure of those components is determined. This can be done while avoiding complications.
[実施の形態1に対する比較例]
以下、比較例を用いて、実施の形態1の利点を更に説明する。図8および図9は、実施の形態1に対する比較例を説明するための図である。この比較例は、ベース板、絶縁基板、端子台を含む半導体装置を製造するための技術である点は、実施の形態1と同様である。しかしながら、この比較例は、ベース板、絶縁基板、端子台を積み重ねそれらの側面を挟み込むようにして位置決めを行う点で、実施の形態1と技術的思想が相違している。
[Comparative Example for Embodiment 1]
Hereinafter, advantages of the first embodiment will be further described using a comparative example. 8 and 9 are diagrams for explaining a comparative example with respect to the first embodiment. This comparative example is the same as the first embodiment in that it is a technique for manufacturing a semiconductor device including a base plate, an insulating substrate, and a terminal block. However, this comparative example is different from the first embodiment in the technical idea in that positioning is performed by stacking a base plate, an insulating substrate, and a terminal block and sandwiching their side surfaces.
図8は、第1比較例を示す図である。図8(a)は、第1比較例の半導体製造用治具を模式的に示す斜視図である。比較例では、ベース板102上の絶縁基板106を横方向から挟みこむように2つの治具120が位置している。絶縁基板上に端子台が載せられたとき、この2つの治具120がこの端子台を挟み込む。図8(b)は、第1比較例の半導体製造用治具の断面図である(なお、イメージ図のため、図8(a)と厳密に対応させてはいない)。ベース板102上の絶縁基板106と、その上に位置する端子台とが、2つの治具120によって挟み込まれている。
FIG. 8 is a diagram illustrating a first comparative example. FIG. 8A is a perspective view schematically showing a semiconductor manufacturing jig of a first comparative example. In the comparative example, the two
図9を用いて、比較例の思想について更に詳しく説明する。図9は、第1比較例と同様の思想に基づいて構成された第2比較例を示す図である。図9には、ベース板102、表面にパワー素子108が固定された絶縁基板106、端子142を備える端子台140が図示されている。治具110と、治具120は、ピン132で連結されている。
The concept of the comparative example will be described in more detail with reference to FIG. FIG. 9 is a diagram illustrating a second comparative example configured based on the same idea as the first comparative example. FIG. 9 shows a
図9と図3とを比較してみることにより、比較例と実施の形態1との相違が明確となる。既述したように、実施の形態1の半導体装置製造用治具は、半導体装置の構成部品(ベース板2、絶縁基板6、端子台40)の積層方向(つまり、図3の紙面縦方向)に、3つの治具(第1治具10、第2治具20、第3治具30)が重なって位置するという構成である。これに対して、第2比較例は、ベース板102、絶縁基板106および端子台140に対して、図9に示すように、治具120が紙面左右方向からそれらの構成部品を挟み込むという構成になっている。
By comparing FIG. 9 and FIG. 3, the difference between the comparative example and the first embodiment becomes clear. As described above, the semiconductor device manufacturing jig according to the first embodiment has the stacking direction of the components (
このような第2比較例の構成だと、2つの治具120が、それぞれ、ピン132を支点として紙面左右方向にぐらついてしまうおそれがある。これに起因して、2つの治具120が紙面左右方向に扇形に開いてしまうと、端子台140を挟み込む機能が弱まり、位置決め精度が低下してしまう恐れがある。この点、実施の形態1は、縦方向に積み重なる複数の治具を用いて位置決めを行うという思想に基づいているので、治具が横方向に開いてしまうという問題を回避できる。
With such a configuration of the second comparative example, there is a possibility that the two
また、治具120は、絶縁基板106と端子台140の両方を一括して挟み込めるように設計される必要がある。従って、絶縁基板を変更したいという要求があったときには、同じ端子台140を用いる場合であっても治具120全体を作り直さざるをえない。この点、実施の形態1では構成部品ごとに治具が独立しているので、絶縁基板だけを変更するという場合には第2治具20のみを変更すれば足りる。
Further, the
[実施の形態1の変形例]
(第1変形例)
実施の形態1では、ピン32により、第1治具10、第2治具20、第3治具30の固定を行った。しかしながら、本発明はこれに限られるものではない。第1、2、3治具のそれぞれが、個別に固定機能を備えるようにしてもよい。
[Modification of Embodiment 1]
(First modification)
In the first embodiment, the
図4は、実施の形態1の第1変形例を示す斜視図である。第1変形例では、第3治具55が、四隅に1つずつ、裏面側(第2治具側)に向かって伸びる足部56を備えている。そして、第2治具52も、同様に、四隅に1つずつ、裏面側に向かって伸びる足部53を備えている。第2治具52の表面側(第3治具55側)には、四隅に1つずつ、窪み54が備えられている。このように、第2治具52および第3治具55がそれぞれ裏面側に伸びる足を備える構成としてもよい。なお、図4では省略しているが、第1変形例でも、ベース板2のさらに下側に第1治具10を置いてベース板2の位置決めを行うことができる。
FIG. 4 is a perspective view showing a first modification of the first embodiment. In the first modified example, the
なお、図4の変形例のような構造の場合、実施の形態1とは異なり、第1、2、3治具を組み立てていくのに並行して、第1、2、3治具の面方向の固定(治具固定工程)も進んでいくことになる。このように、図4の変形例のような各層の治具が個別に固定機構を備える場合には、実施の形態1でピン32を挿入して第1、2、3治具の固定が完成する場合とは異なり、位置決め工程と治具固定工程とが並行して行われることになる。
In the case of the structure as in the modified example of FIG. 4, unlike the first embodiment, the surfaces of the first, second, and third jigs are parallel to the assembly of the first, second, and third jigs. Direction fixing (jig fixing process) will also proceed. As described above, when the jigs of the respective layers as shown in the modification of FIG. 4 are individually provided with the fixing mechanism, the
(第2変形例)
実施の形態1では、第1治具10の凸部16により、ベース板2の面方向の移動を阻止した。しかしながら、これ以外の手法を用いて、ベース板2の面方向の移動を阻止しても良い。例えば、底面14とベース板2の裏面との間に凹凸を設けてそれらを嵌合させることにより、ベース板2の摺動を規制してもよい。また、第1治具10のように底面14の周囲を凸部16が連続的に囲う手法に限らず、例えば、底面14の周囲に所定間隔をおきながら複数個のピンを凸部として並べたり、底面14の四隅だけにくの字型の凸部を設けるなどの手法を採用してもよい。
(Second modification)
In the first embodiment, the
(第3変形例)
実施の形態1では、予め絶縁基板6が固定された状態のベース板2を第1治具10に載せ、絶縁基板6を露出させるように第2治具20を重ねた。しかしながら、本発明にかかる半導体装置製造用治具の使い方は、これに限られるものではない。絶縁基板6が予め固定されていない場合には、第2治具20を重ねた結果ベース板2表面のうち絶縁基板6を搭載すべき領域が開口24から露出する。従って、この領域に絶縁基板6を事後的に載せるという製造手法を採用することもできる。
(Third Modification)
In the first embodiment, the
(第4変形例)
実施の形態1では、開口24、34の貫通方向に見た外形が、絶縁基板6や端子台40の外形に応じた四角形とされている。しかしながら、開口24、34の形状は、これに限定されるものではない。例えば、開口24が果たすべき機能は、少なくとも、絶縁基板6を露出させ、かつ絶縁基板6の面方向の移動および回転を阻止するということである。つまり、これらの機能を満たす形状であれば、必ずしも絶縁基板6の外形と開口24の外形とが相似である必要はない。但し、絶縁基板6の回転を防止するという観点からは、開口24の輪郭は非円形形状とすることが好ましい。この点は、第3治具30の開口34の外形と、端子台40の外形との関係についても同様にあてはまる。
(Fourth modification)
In the first embodiment, the outer shape of the
なお、本実施形態では、取り扱いが比較的容易であるアルミニウムを用いて各治具を形成した。しかしながら、本発明はこれに限られるものではない。アルミニウム以外の金属材料や、その他の種々の耐熱性の材料を用いることができる。 In this embodiment, each jig is formed using aluminum that is relatively easy to handle. However, the present invention is not limited to this. Metal materials other than aluminum and other various heat-resistant materials can be used.
実施の形態2.
[実施の形態2にかかる半導体装置製造用治具]
実施の形態2は、実施の形態1と同様に、複数の治具を縦方向に重ねるという思想に基づくものである。しかしながら、実施の形態2は、主に、第2治具の構成について、実施の形態1と相違する。以下、図5および6を用いて、実施の形態2の半導体装置製造用治具の構成について説明する。
[Semiconductor Device Manufacturing Jig According to Second Embodiment]
The second embodiment is based on the idea of stacking a plurality of jigs in the vertical direction as in the first embodiment. However, the second embodiment is mainly different from the first embodiment in the configuration of the second jig. Hereinafter, the configuration of the semiconductor device manufacturing jig of the second embodiment will be described with reference to FIGS.
図5は、実施の形態2の半導体装置製造用治具の構成を示す斜視図である。図5に示されている構成は、第2治具20が第2治具60に、第3治具30が第3治具80に、それぞれ置換されている点、および、絶縁基板6のサイズが異なっている点を除き、実施の形態1の図1と同様の構成である。第2治具60は、第1部材61と、ハッチングを付した第2部材66とから構成されている。第3治具80は、1つの開口84を備えている。
FIG. 5 is a perspective view showing a configuration of a semiconductor device manufacturing jig according to the second embodiment. In the configuration shown in FIG. 5, the
図6(a)、(b)は、実施の形態2の第2治具60の平面図である。図6(c)は、図6(b)を紙面右側から見た図である。図6(a)に示すように、第1部材61はコの字型の外形を有している。第2部材66は、図中矢印のように、第1部材61のコの字の内側に向かって抜き差し可能とされている。第2部材66が差し込まれたときに、第1部材61および第2部材66により、2つの開口64が形成される。つまり、第2部材66を第1部材61に装着または取り外すことにより、第2治具60における絶縁基板6の位置決め用の開口の大きさや形状を変化させることができる。
6 (a) and 6 (b) are plan views of the
ところで、実施の形態1では、第3治具30の開口34が第2治具20の開口24よりも小さく形成されている。つまり、絶縁基板の外形よりも端子台の外形のほうが小さいような仕様の半導体装置を前提として、治具が構成されている。これは、端子台40を絶縁基板6に固定した後の工程で、第2治具20の取り外しができなくなってしまうのを防ぐためである。製造対象の半導体装置の仕様が、常に、端子台の外形が絶縁基板の外形以下という条件を満たしていれば、このような制約は問題ない。しかしながら、半導体装置の仕様によっては、端子台の外形が絶縁基板の外形よりも大きくなる場合もありうる。
Incidentally, in the first embodiment, the
そこで、実施の形態2では、そのような状況に対応すべく、第2治具を、第1部材61と第2部材66の2部品からなる構成としている。そして、これら二つの部材により開口64の大きさ、形状を変更できるようにしている。このような構成によれば、先ず、基板位置決め時には第2部材66を第1部材61に挿入して、開口64を用いた位置決めを行うことができる。そして、端子台と絶縁基板とを半田付けしたあとの取り外し工程の際には、第3治具80およびピン32を紙面上方に引き抜いたあと、第1部材61と第2部材66とを、面方向に沿って分離することができる。
Therefore, in the second embodiment, in order to cope with such a situation, the second jig is configured by two parts of the
以上のように、実施の形態2によれば、図5のように第3治具80が1つの大きな開口84を備えていて、第2治具60の上に2つの開口64を跨ぐように1つの端子台が取り付けられたとしても、第2部材66を引き抜いて第1部材61を取り外すことにより、問題なく第2治具60の取り外しが可能となる。
As described above, according to the second embodiment, as shown in FIG. 5, the
尚、上述した実施の形態2では、第1治具10が、前記第2の発明における「第1治具」に、第2治具60が、前記第2の発明における「第2治具」に、第3治具80が、前記第2の発明における「第3治具」に、それぞれ相当している。また、底面14が、前記第2の発明における第1治具が備える「載置部」に、凸部16が、前記第2の発明における第1治具が備える「凸部」に、それぞれ相当している。また、第1部材61が、前記第2の発明における「第1部材」に、第2部材66が、前記第2の発明における「第2部材」に、開口64が、前記第2の発明における第2治具が備える「開口」に、それぞれ相当している。そして、ベース板2が無い状態で第2治具60を第1治具10と重ねて配置したときに開口64から見える底面14の一部が、前記第2の発明における第2治具の開口が露出させる「凸部が囲う領域」に、それぞれ相当している。また、開口84が、前記第2の発明における第3治具が備える「開口」に相当している。
In the second embodiment described above, the
なお、第1、2部材の設計時点で、第1部材61のコの字型の部位を、端子台に引っ掛らない程度に十分に余裕を持たせて設計しておくこともできる。換言すれば、第3治具80の開口84が第1部材61のコの字型の内側に収まるように、第1部材61の形状を定めておくことができる。これにより、端子台と絶縁基板とが半田付けされている状況下でも、第2部材66を取り外せば第1部材61を図5の紙面上方に向かって取り外すことができる。その結果、例えば実施の形態1の第1変形例のような固定機構を用いる場合に、第1部材61を図5の紙面上方に向かって取り外したいという状況下でも、第2治具60が端子台に引っ掛って抜けなくなるという事態を回避することができる。
At the time of designing the first and second members, the U-shaped portion of the
[実施の形態2にかかる半導体装置の製造方法]
次に、上記述べた実施の形態2の半導体装置製造用治具を用いた、半導体装置の製造方法について説明する。なお、実施の形態2においても、実施の形態1における準備工程、ベース板位置決め工程、端子台位置決め工程、治具固定工程、加熱工程、冷却工程を、適用することができる。このため、以下の説明では、実施の形態1と主に相違する基板位置決め工程、取り外し工程についてのみ説明する。なお、製造時の工程の順番についても実施の形態1と同様とすることができる。
[Method of Manufacturing Semiconductor Device According to Second Embodiment]
Next, a method for manufacturing a semiconductor device using the semiconductor device manufacturing jig of the second embodiment will be described. In the second embodiment, the preparation process, the base plate positioning process, the terminal block positioning process, the jig fixing process, the heating process, and the cooling process in the first embodiment can also be applied. For this reason, in the following description, only the substrate positioning process and the detaching process that are mainly different from the first embodiment will be described. Note that the order of the steps at the time of manufacture can be the same as in the first embodiment.
(基板位置決め工程)
ベース板位置決め工程で底面14に載せられたベース板2に、第1部材61と第2部材66とを合体した状態(図6(b))の第2治具60を重ねる。開口64は、絶縁基板に応じた形状、大きさとされている。このため、開口64によって絶縁基板の外周が囲まれ、ちょうど絶縁基板だけが開口64から露出することになる。これにより、実施の形態1でのべた半田飛散に対するカバーの効果も得られる。
(Board positioning process)
The
(取り外し工程)
冷却工程の後、治具の取り外しの段階となったら、先ず、第3治具80を図5の紙面上方へ抜く。また、第2部材66を第1部材61から抜く。これにより、絶縁基板の位置決め時には存在した、2つの開口64の間にある斜線部分が取り外され、ベース板2上には第1部材61のみが存在することになる。第1部材61を面方向に沿って(図5の紙面左方側へ)引き抜くことにより、第2治具60の取り外しが完了する。
(Removal process)
After the cooling process, when it is the stage for removing the jig, first, the
以上説明したように、実施の形態2の製造方法によれば、実施の形態2の半導体装置製造用治具を用いて、ベース板、絶縁基板、端子台の位置決めを、それらの部品の構造の複雑化を回避しつつ行うことができる。 As described above, according to the manufacturing method of the second embodiment, the base plate, the insulating substrate, and the terminal block are positioned by using the semiconductor device manufacturing jig of the second embodiment. This can be done while avoiding complications.
なお、第2部材66の形状を、絶縁基板の配置位置や大きさに合わせて複数種類用意しておくこともできる。これにより、すくなくとも第1部材61を流用しながら、多品種生産が可能となる。図7に、実施の形態2の変形例として、第2治具70を示す。図7のように、第1部材71と、この第1部材71のコの字型形状の内側の領域を十字型に分割するような第2部材76とから、第2治具70を構成してもよい。これにより、開口74を用いて、更に小さな絶縁基板を搭載するような他の仕様の半導体装置も製造可能となる。
A plurality of types of shapes of the
なお、実施の形態2についても実施の形態1の変形例の思想を適用することができることはいうまでもない。 Needless to say, the idea of the modification of the first embodiment can also be applied to the second embodiment.
2 ベース板
4 貫通穴
6 絶縁基板
8 パワー素子
10 第1治具
12 窪み
14 底面
16 凸部
20、52、60、70 第2治具
22 貫通穴
24、34、64、84 開口
30 治具
30、55、80 第3治具
32 ピン
40 端子台
42 端子
53、56 足部
54 窪み
61、71 第1部材
66、76 第2部材
102 ベース板
106 絶縁基板
108 パワー素子
110 治具
120 治具
132 ピン
140 端子台
142 端子
2
Claims (2)
前記第1治具に重なるように位置した状態で固定可能とされ、第1の大きさを有し該第1治具に重なるように位置したときに前記凸部が囲う領域を露出させる開口を備え、当該開口により前記半導体装置の絶縁基板を位置決めする第2治具と、
前記第1、2治具にさらに重なるように位置した状態で固定可能とされ、前記第1の大きさ以下の第2の大きさを有し該第1、2治具に重なるように位置したときに該第2治具の前記開口を介して前記凸部が囲う前記領域をさらに露出させる開口を備え、当該開口により前記半導体装置の端子台を位置決めする第3治具と、
を備え、
前記第1治具は、前記載置部側の面に設けられた窪み、または、該第1、2、3治具が重なる方向に向かって貫通する第1貫通穴を備え、
前記第2治具は、前記第1、2、3治具が重なる方向に向かって貫通し、該第1、2、3治具が重なって位置したときに該第1、2、3治具が重なる方向に見た位置が前記窪みまたは前記第1貫通穴と一致する第2貫通穴を備え、
前記第3治具は、前記第1、2、3治具が重なる方向に向かって貫通し、該第1、2、3治具が重なって位置したときに該第1、2、3治具が重なる方向に見た位置が前記窪みまたは前記第1貫通穴、および前記第2貫通穴と一致する第3貫通穴を備え、
前記第1、2、3治具が重なって位置した時に、前記窪みまたは前記第1貫通穴、および前記第2、3貫通穴に共通に挿入されるピンを備え、
前記第2治具は、前記第1治具に重なる方向に対して垂直な面と略平行に固定可能な第1の平面体であり、
前記第3治具は、前記第1、2治具が重なる方向に対して垂直な面と略平行に固定可能な第2の平面体であり、
前記端子台は、前記絶縁基板上に接続すべき端子を備え、
前記端子は、前記端子台と前記絶縁基板とがリフローを経て一体化されたとき前記端子台と前記絶縁基板とが所定距離だけ離間された状態でそれらの間に挟まれるものであり、
前記第2、3治具により前記端子台が前記絶縁基板上に前記端子を挟んで位置決めされたときに、当該端子台と当該絶縁基板との間の距離に応じた隙間を形成するように前記第2、3治具はそれらが重なる方向に互いに離間して固定されかつ前記第2、3治具の間の隙間が前記第1、2の平面体の平面方向に開放されるものであることを特徴とする半導体装置製造用治具。 It includes a mounting portion capable of mounting the planar body, and a protrusion provided so as to surround the outer periphery of the placing portion continuously or spaced manner, you position the base plate of the semiconductor device by the protrusion A first jig;
An opening that can be fixed in a state of being overlapped with the first jig and that has a first size and that exposes a region surrounded by the convex portion when positioned to overlap the first jig. comprising a second tool you position the insulating substrate of the semiconductor device by the opening,
It is possible to fix in a state where it is positioned so as to further overlap the first and second jigs, and has a second size equal to or smaller than the first size and is positioned so as to overlap the first and second jigs. a third jig through the opening of the second jig comprising an opening to further expose the area surrounding said protrusion, you position the terminal block of the semiconductor device by the opening when,
Equipped with a,
The first jig includes a depression provided on the surface on the mounting portion side, or a first through hole penetrating in a direction in which the first, second, and third jigs overlap,
The second jig penetrates in the direction in which the first, second and third jigs overlap, and the first, second and third jigs are positioned when the first, second and third jigs overlap. A position seen in the direction of overlapping comprises a second through hole that matches the recess or the first through hole,
The third jig penetrates in the direction in which the first, second and third jigs overlap, and the first, second and third jigs are positioned when the first, second and third jigs overlap. A position seen in the direction of overlapping comprises a third through hole that matches the recess or the first through hole, and the second through hole,
When the first, second, and third jigs are positioned so as to overlap with each other, the depression or the first through hole, and a pin that is inserted in common into the second and third through holes,
The second jig is a first plane body that can be fixed substantially parallel to a plane perpendicular to a direction overlapping the first jig,
The third jig is a second planar body that can be fixed substantially parallel to a plane perpendicular to the direction in which the first and second jigs overlap.
The terminal block includes a terminal to be connected on the insulating substrate,
The terminal is sandwiched between the terminal block and the insulating substrate in a state where the terminal block and the insulating substrate are separated by a predetermined distance when the terminal block and the insulating substrate are integrated through reflow.
When the terminal block is positioned on the insulating substrate with the terminals sandwiched by the second and third jigs, a gap corresponding to the distance between the terminal block and the insulating substrate is formed. The second and third jigs are fixed apart from each other in the direction in which they overlap, and the gap between the second and third jigs is opened in the plane direction of the first and second plane bodies. A jig for manufacturing a semiconductor device .
前記窪みまたは前記第1貫通穴の寸法、前記第2、3貫通穴の寸法および前記ピンの外形寸法は、該窪みまたは前記第1貫通穴、該第2、3貫通穴に該ピンが共通に挿入された状態で、該ピンと、該窪みまたは前記第1貫通穴、該第2、3貫通穴との間に、隙間が生ずるように定められていることを特徴とする請求項1に記載の半導体装置製造用治具。 Both before Symbol first, second and third jig and said pins are formed of a material thermally expands,
The dimensions of the recess or the first through hole, the dimensions of the second and third through holes, and the external dimensions of the pin are the same for the pin or the first and second through holes. in the inserted state, and the pin, depressions only or the first through-hole, between said 2,3 through holes, according to claim 1, characterized in that are determined so that a gap is produced Semiconductor device manufacturing jig .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007252215A JP4985285B2 (en) | 2007-09-27 | 2007-09-27 | Semiconductor device manufacturing jig |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007252215A JP4985285B2 (en) | 2007-09-27 | 2007-09-27 | Semiconductor device manufacturing jig |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012104693A Division JP5257530B2 (en) | 2012-05-01 | 2012-05-01 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009088008A JP2009088008A (en) | 2009-04-23 |
JP4985285B2 true JP4985285B2 (en) | 2012-07-25 |
Family
ID=40661093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007252215A Active JP4985285B2 (en) | 2007-09-27 | 2007-09-27 | Semiconductor device manufacturing jig |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4985285B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI401017B (en) * | 2010-05-25 | 2013-07-01 | Sunonwealth Electr Mach Ind Co | Combining method for heat dissipating module |
CN102264213B (en) * | 2010-05-28 | 2014-04-02 | 建准电机工业股份有限公司 | Method for combining thermal module |
KR101498954B1 (en) * | 2014-11-05 | 2015-03-04 | 이종량 | Pin block type jig for vaccum chamber |
JP6489525B2 (en) * | 2015-09-19 | 2019-03-27 | 新電元工業株式会社 | Electric device manufacturing method, manufacturing jig, and removal jig |
CN106255331A (en) * | 2016-10-21 | 2016-12-21 | 伟创力电子技术(苏州)有限公司 | A kind of crimping fixture |
JP7255254B2 (en) * | 2019-03-18 | 2023-04-11 | 富士電機株式会社 | Semiconductor module manufacturing method and assembly jig set |
CN114023656B (en) * | 2022-01-06 | 2022-06-03 | 浙江里阳半导体有限公司 | Method and apparatus for manufacturing semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242491A (en) * | 1985-08-19 | 1987-02-24 | 沖電気工業株式会社 | Positioning of flip chip |
JPH01185929A (en) * | 1988-01-20 | 1989-07-25 | Mitsubishi Electric Corp | Assembling of semiconductor device |
JP2004311505A (en) * | 2003-04-02 | 2004-11-04 | Tanaka Kikinzoku Kogyo Kk | Jig for manufacturing thermoelectric conversion module |
JP4770379B2 (en) * | 2005-10-13 | 2011-09-14 | 富士電機株式会社 | Metal member joining method and assembly jig thereof |
-
2007
- 2007-09-27 JP JP2007252215A patent/JP4985285B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009088008A (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4985285B2 (en) | Semiconductor device manufacturing jig | |
JP5838559B2 (en) | Semiconductor device assembly jig and semiconductor device assembly method | |
JP5116615B2 (en) | Positioning jig unit and soldering method | |
CN102884618A (en) | Element housing package, and electronic device using the same | |
KR100363361B1 (en) | Bonded structure of film substrate and semiconductor chip and method of manufacturing the same | |
JP5811648B2 (en) | Semiconductor device assembly jig and semiconductor device manufacturing method using the same | |
JP2008103536A (en) | Semiconductor package and manufacturing method thereof | |
JP5257530B2 (en) | Manufacturing method of semiconductor device | |
JP4952556B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6565569B2 (en) | Circuit board and power supply | |
JP2006135219A (en) | Stem for semiconductor package and its manufacturing method | |
JP5256518B2 (en) | Semiconductor device | |
JP4946959B2 (en) | Manufacturing method of semiconductor device | |
JP2014082362A (en) | Method for manufacturing electronic device | |
JP4700114B2 (en) | Semiconductor module | |
JP4396568B2 (en) | Method for manufacturing soldered structure | |
JPH07273144A (en) | Single point bonding method | |
JP6148171B2 (en) | Semiconductor device manufacturing method and manufacturing jig | |
JP2015065320A (en) | Composite wiring board and method of manufacturing composite wiring board | |
JP5887907B2 (en) | Power module substrate manufacturing method and manufacturing apparatus | |
JP4853276B2 (en) | Manufacturing method of semiconductor device | |
JP2011108947A (en) | Manufacturing method of semiconductor device | |
JP2006093205A (en) | Mounting tool and mounting method for flat member | |
JP2017005137A (en) | Semiconductor device and method of manufacturing the same | |
JP2007144450A (en) | Reflow soldering tool |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4985285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |