JP4973115B2 - Solid-state imaging device, driving method of solid-state imaging device, and imaging device - Google Patents

Solid-state imaging device, driving method of solid-state imaging device, and imaging device Download PDF

Info

Publication number
JP4973115B2
JP4973115B2 JP2006280959A JP2006280959A JP4973115B2 JP 4973115 B2 JP4973115 B2 JP 4973115B2 JP 2006280959 A JP2006280959 A JP 2006280959A JP 2006280959 A JP2006280959 A JP 2006280959A JP 4973115 B2 JP4973115 B2 JP 4973115B2
Authority
JP
Japan
Prior art keywords
voltage
control
transfer gate
signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006280959A
Other languages
Japanese (ja)
Other versions
JP2008099158A (en
JP2008099158A5 (en
Inventor
祐輔 大池
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP2006280959A priority Critical patent/JP4973115B2/en
Publication of JP2008099158A publication Critical patent/JP2008099158A/en
Publication of JP2008099158A5 publication Critical patent/JP2008099158A5/ja
Application granted granted Critical
Publication of JP4973115B2 publication Critical patent/JP4973115B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/351Control of the SSIS depending on the scene, e.g. brightness or motion in the scene
    • H04N5/355Control of the dynamic range
    • H04N5/35536Control of the dynamic range involving multiple exposures
    • H04N5/35545Control of the dynamic range involving multiple exposures being simultaneously taken
    • H04N5/35554Control of the dynamic range involving multiple exposures being simultaneously taken with different integration times

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関する。   The present invention relates to a solid-state imaging device, a driving method of the solid-state imaging device, and an imaging device.
近年、ビデオカメラやデジタルスチルカメラなどの応用に適した固体撮像装置として知られるCCD(Charge Coupled Device)イメージセンサや増幅型のイメージセンサは、高感度での画素数の増加やイメージサイズの縮小による画素サイズの微細化が進んでいる。一方で、一般にCCDイメージセンサやCMOS(Complementary Metal Oxide Semiconductor)イメージセンサのような固体撮像装置は、屋内や野外、昼間や夜間といった多様な環境下で使用される傾向があり、外光の変化等に応じて、光電変換素子における電荷蓄積期間を制御することによって露光時間を調整し、感度を最適値にする電子シャッタ動作などが必要となることが多い。   In recent years, CCD (Charge Coupled Device) image sensors and amplification-type image sensors, known as solid-state imaging devices suitable for applications such as video cameras and digital still cameras, have a high sensitivity due to an increase in the number of pixels and a reduction in image size. The pixel size is becoming finer. On the other hand, in general, solid-state imaging devices such as CCD image sensors and CMOS (Complementary Metal Oxide Semiconductor) image sensors tend to be used in various environments such as indoors, outdoors, daytime, and nighttime. Accordingly, it is often necessary to perform an electronic shutter operation or the like that adjusts the exposure time by controlling the charge accumulation period in the photoelectric conversion element and optimizes the sensitivity.
ところで、CMOSイメージセンサにおいて、そのダイナミックレンジを拡大する方法として、電子シャッタを高速に切ることで露光時間を調整する方法や、高速に複数のフレームを撮影し重ね合わせる方法や、受光部の光電変換特性を対数応答にする方法などが知られている。   By the way, in a CMOS image sensor, as a method of expanding the dynamic range, a method of adjusting an exposure time by turning an electronic shutter at a high speed, a method of photographing a plurality of frames at a high speed, and a photoelectric conversion of a light receiving unit A method of making the characteristic logarithmic response is known.
しかし、明るいところと暗いところが混在するようなコントラストの高い撮影シーンに対して、電子シャッタを高速に切る方法では、特に暗いところ、即ち低照度シーンで十分な露光時間がとれないために、S/Nが劣化し画質が落ちる。高速に複数のフレームを撮影し重ね合わせる方法は、単純に電子シャッタを切る方法と比べて、画像の重ね合わせによりS/Nを改善することができるが、読み出しのノイズが複数読み出した分だけ累積されるために、やはり低照度なところではS/Nが劣化する。   However, for a high-contrast shooting scene in which a bright place and a dark place are mixed, the method of releasing the electronic shutter at high speed does not allow a sufficient exposure time particularly in a dark place, that is, a low-light scene. N deteriorates and the image quality deteriorates. The method of capturing and overlaying multiple frames at high speed can improve the S / N by superimposing images compared to the method of simply releasing the electronic shutter, but the readout noise accumulates as much as multiple readouts. As a result, the S / N deteriorates at low illumination.
対数応答特性によってダイナミックレンジを拡大する方法は効果的であるが、サブスレッショルド領域で動作するトランジスタの閾値のばらつきによる固定パターンノイズが特に低照度領域で顕著となる。例えば、室内から窓際の人物を撮影するとき、感度を人物に合わせると窓の景色が白く飽和してしまい再現できない。感度を窓の景色に合わせると、人物が暗く撮影され、信号レベルを十分に確保できないために、S/Nが下がり、撮影後に増幅しても高い画質を得ることはできない。   Although a method of expanding the dynamic range by using logarithmic response characteristics is effective, fixed pattern noise due to variations in threshold values of transistors operating in the subthreshold region is particularly noticeable in the low illuminance region. For example, when taking a picture of a person by the window from the room, if the sensitivity is matched to the person, the scenery of the window is saturated white and cannot be reproduced. When the sensitivity is adjusted to the scenery of the window, the person is photographed darkly and the signal level cannot be sufficiently secured. Therefore, the S / N is lowered, and high image quality cannot be obtained even after amplification after photographing.
すなわち、ある撮影において、イメージセンサ上での入射光が少ない画素では長い露光時間で高いS/Nを実現し、入射光が多い画素では飽和を回避した広ダイナミックレンジ化が必要である。   That is, in a certain photographing, it is necessary to achieve a high S / N with a long exposure time for a pixel with little incident light on the image sensor, and a wide dynamic range that avoids saturation for a pixel with much incident light.
従来、低照度な画素は通常の動作とほぼ同等なS/Nを実現し、高照度な画素ではダイナミックレンジを拡大する方法として、非特許文献1記載の技術が知られている。具体的には、図32に示すように、フォトダイオード101、転送トランジスタ102、リセットトランジスタ103、増幅トランジスタ104および選択トランジスタ105を有する画素100が行列状に配置されてなる増幅型イメージセンサにおいて、転送トランジスタ102をオフとする際に、制御電極に印加する電圧を、通常のような完全なオフにするレベルではなく、あるレベル以上電子が蓄積されていたら余剰分をFD部106へ溢れさせるレベルVtrgに設定する。   Conventionally, a technique described in Non-Patent Document 1 is known as a method of realizing a S / N substantially equivalent to a normal operation in a low-illuminance pixel and expanding a dynamic range in a high-illuminance pixel. Specifically, as shown in FIG. 32, in an amplification type image sensor in which pixels 100 having a photodiode 101, a transfer transistor 102, a reset transistor 103, an amplification transistor 104, and a selection transistor 105 are arranged in a matrix, transfer is performed. When the transistor 102 is turned off, the voltage applied to the control electrode is not at a level at which the voltage is completely turned off as usual, but a level Vtrg that causes excess to overflow to the FD unit 106 if electrons are accumulated more than a certain level. Set to.
フォトダイオード101に電子が蓄積し、レベルVtrgを超えると、サブスレッショルド領域でFD部106へリークが始まる。このリークはサブスレッショルド領域で動作しているために、フォトダイオード101に残留する電子数は対数応答となる。   When electrons accumulate in the photodiode 101 and exceed the level Vtrg, leakage starts to the FD portion 106 in the subthreshold region. Since this leak operates in the subthreshold region, the number of electrons remaining in the photodiode 101 becomes a logarithmic response.
図33に示すように、期間T0でリセット動作後、転送トランジスタ102の制御電極に電圧Vtrgを印加したまま蓄積を実行する。蓄積電子数が少ない期間T1の状態では、フォトダイオード101に電子が全て保持されているが、蓄積電子数がVtrgのレベルを超えると、期間T2のようにFD部106へ電子がリークを始める。   As shown in FIG. 33, after the reset operation in the period T0, accumulation is executed while the voltage Vtrg is applied to the control electrode of the transfer transistor 102. In the state of the period T1 where the number of accumulated electrons is small, all the electrons are held in the photodiode 101. However, when the number of accumulated electrons exceeds the level of Vtrg, the electrons start to leak to the FD portion 106 as in the period T2.
サブスレッショルド領域でリークしているために、蓄積を続行(T3)した場合でも入射光強度に対して対数特性で電子が蓄積されていく。期間T4でFD部106へ溢れた電子をリセットし、完全転送でフォトダイオード101に保持されている電子全てを読み出す。このときの入射光強度と出力電子数の関係を図34に示す。電圧Vtrgによって設定された線形領域の上限Qlinearを超える強度の入射光の場合、対数応答で出力電子数が決定する。   Since leakage occurs in the subthreshold region, electrons are accumulated with a logarithmic characteristic with respect to the incident light intensity even when accumulation is continued (T3). In the period T4, the electrons overflowing to the FD unit 106 are reset, and all the electrons held in the photodiode 101 are read out by complete transfer. The relationship between the incident light intensity and the number of output electrons at this time is shown in FIG. In the case of incident light having an intensity exceeding the upper limit Qlinear of the linear region set by the voltage Vtrg, the number of output electrons is determined by a logarithmic response.
しかし、非特許文献1記載の従来技術では、124dBのダイナミックレンジが実現された旨が報告されているが、高S/Nを実現できる線形領域の飽和レベルが、当該報告では通常の飽和レベルQsの半分以下となっている。また、対数応答によって非常に広いダイナミックレンジを実現しているものの、転送トランジスタ102の閾値ばらつきなどを受けやすい対数応答回路であるために、線形領域の固定パターンノイズ0.8mVに対して、閾値ばらつきキャンセル動作を実行しても対数領域で5mVという、大きな固定パターンノイズが広ダイナミックレンジ領域に残る。   However, in the prior art described in Non-Patent Document 1, it has been reported that a dynamic range of 124 dB has been realized. However, in this report, the saturation level in the linear region where high S / N can be realized is the normal saturation level Qs. Less than half. Although the logarithmic response realizes a very wide dynamic range, it is a logarithmic response circuit that is susceptible to the threshold variation of the transfer transistor 102 and the like, and therefore the threshold variation with respect to the fixed pattern noise of 0.8 mV in the linear region. Even if the cancel operation is executed, a large fixed pattern noise of 5 mV in the logarithmic region remains in the wide dynamic range region.
そこで、本発明は、低照度にて通常飽和レベルを狭めることなく線形かつ高S/Nでの信号取得を可能にするとともに、通常飽和レベル以上の入射光に対しても線形領域での良好なS/Nを実現しながらダイナミックレンジを拡大できる固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。   Therefore, the present invention enables linear and high signal-to-noise acquisition without reducing the normal saturation level at low illuminance, and is good in the linear region even for incident light above the normal saturation level. An object of the present invention is to provide a solid-state imaging device, a driving method of the solid-state imaging device, and an imaging device capable of expanding a dynamic range while realizing S / N.
上記目的を達成するために、本発明では、光信号を信号電荷に変換する受光部と当該受光部で光電変換された信号電荷を転送する転送ゲートとを含む単位画素が行列状に2次元配置されてなる画素アレイ部を有する固体撮像装置において、第1露光時間に前記単位画素に蓄積された信号電荷を、前記転送ゲートに第1の電圧を印加して読み出し、読み出した信号電荷を第1映像信号として前記画素アレイ部から出力し、当該第1映像信号の出力に先立って、前記第1露光時間の期間中に、前記第1映像信号を出力する単位画素の前記転送ゲートに前記第1の電圧より低い複数の第2電圧を印加して複数回の読み出し動作を行う構成を採っている。 In order to achieve the above object, according to the present invention, unit pixels including a light receiving unit that converts an optical signal into a signal charge and a transfer gate that transfers a signal charge photoelectrically converted by the light receiving unit are arranged in a two-dimensional matrix. In the solid-state imaging device having the pixel array unit, the signal charge accumulated in the unit pixel is read out by applying a first voltage to the transfer gate during the first exposure time, and the read signal charge is first read out. Output from the pixel array unit as a video signal, and prior to the output of the first video signal, during the first exposure time period, the first gate is supplied to the transfer gate of the unit pixel that outputs the first video signal . A configuration is adopted in which a plurality of second voltages lower than the first voltage are applied to perform a plurality of read operations .
上記構成の固体撮像装置において、単位画素は、転送ゲートを有する破壊読出しの画素である。また、第1映像信号は第1露光時間による高感度の映像信号であり、第2映像信号は第1露光時間内に設定される第2露光時間による低感度の映像信号である。これら第1,第2映像信号については、画素アレイ部(画素配列)を空間的に分割することなく同じ単位画素から読み出す。そして、第2露光時間による蓄積動作を、第1露光時間内の任意のタイミングに設定できるために、第2映像信号の読出しタイミングは任意となる。   In the solid-state imaging device configured as described above, the unit pixel is a destructive readout pixel having a transfer gate. The first video signal is a high-sensitivity video signal based on the first exposure time, and the second video signal is a low-sensitivity video signal based on the second exposure time set within the first exposure time. These first and second video signals are read from the same unit pixel without spatially dividing the pixel array section (pixel array). Since the accumulation operation based on the second exposure time can be set at an arbitrary timing within the first exposure time, the read timing of the second video signal is arbitrary.
これにより、最も短い露光時間間隔に依存した高フレームレートは必要なく、映像信号の読出し回数で決まるフレームレートで、より短い露光時間の映像信号を得ることができる。また、第2露光時間を第1露光時間内に設定することで、フレーム期間を時間的に分割することもない。したがって、第1露光時間として最大でフレーム期間と同じ時間を確保することができるために、第2露光時間でダイナミックレンジの拡大を図りつつ、第1映像信号の感度を落とすことなく、高S/N(高画質)の映像信号の取得が可能になる。   As a result, a high frame rate depending on the shortest exposure time interval is not necessary, and a video signal with a shorter exposure time can be obtained at a frame rate determined by the number of times the video signal is read. Also, the frame period is not divided in time by setting the second exposure time within the first exposure time. Accordingly, since the maximum time as the first exposure time can be ensured as the same as the frame period, it is possible to increase the dynamic range with the second exposure time and to reduce the sensitivity of the first video signal without reducing the sensitivity of the first video signal. N (high image quality) video signals can be acquired.
本発明によれば、低照度にて通常飽和レベルを狭めることなく線形かつ高S/Nでの信号取得が可能になるとともに、通常飽和レベル以上の入射光に対しても線形領域での良好なS/Nを実現しながらダイナミックレンジを拡大できるために、多様な環境下での外光の変化に対して、低照度シーンにおいてS/Nの高い高画質な画像を取得することが可能になるとともに、高照度シーンにおいて飽和の少ない画像を線形応答による高画質で取得でき、さらに低照度と高照度の混在するコントラストの高いシーンにおいても、低照度部分では高S/Nを維持したまま高照度部分の飽和を回避することができる。   According to the present invention, it is possible to obtain a signal with a linear and high S / N without narrowing a normal saturation level at low illuminance, and good in a linear region even for incident light above a normal saturation level. Since the dynamic range can be expanded while realizing S / N, it is possible to acquire high-quality images with high S / N in low-light scenes against changes in external light under various environments. In addition, images with less saturation in high-illuminance scenes can be acquired with high image quality by linear response, and even in high-contrast scenes where low and high illuminance are mixed, high illuminance is maintained while maintaining high S / N in the low-illuminance part. Partial saturation can be avoided.
以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[第1実施形態]
図1は、本発明の第1実施形態に係る固体撮像装置、例えばCMOSイメージセンサの構成例を示すシステム構成図である。
[First Embodiment]
FIG. 1 is a system configuration diagram showing a configuration example of a solid-state imaging device, for example, a CMOS image sensor according to the first embodiment of the present invention.
図1に示すように、本実施形態に係るCMOSイメージセンサ10は、光電変換素子を含む単位画素(以下、単に「画素」と記す場合もある)20が行列状(マトリクス状)に2次元配置されてなる画素アレイ部11を有するとともに、当該画素アレイ部11の周辺回路として、行選択回路12、先行選択回路13、論理回路14、ドライバ回路15、コントローラユニット16、電圧供給回路17、カラム回路18および水平走査回路19を有する構成となっている。   As shown in FIG. 1, the CMOS image sensor 10 according to the present embodiment includes unit pixels (hereinafter, simply referred to as “pixels”) 20 including photoelectric conversion elements that are two-dimensionally arranged in a matrix (matrix). As a peripheral circuit of the pixel array unit 11, a row selection circuit 12, a preceding selection circuit 13, a logic circuit 14, a driver circuit 15, a controller unit 16, a voltage supply circuit 17, and a column circuit are provided. 18 and a horizontal scanning circuit 19.
画素アレイ部11には、単位画素20の行列状の配列に対して、列毎に垂直信号線111が配線され、行毎に駆動制御線、例えば転送制御線112、リセット制御線113および選択制御線114が配線されている。   In the pixel array unit 11, a vertical signal line 111 is wired for each column with respect to the matrix-like arrangement of the unit pixels 20, and a drive control line such as a transfer control line 112, a reset control line 113, and a selection control are arranged for each row. Line 114 is wired.
(画素回路)
図2に、単位画素20の構成の一例を示す。本回路例に係る単位画素20は、光電変換素子、例えばフォトダイオード21に加えて、例えば転送トランジスタ22、リセットトランジスタ23、増幅トランジスタ24および選択トランジスタ25の4つのトランジスタを有する画素構成、即ち特許請求の範囲における転送ゲートに相当する転送トランジスタ22を有する破壊読出しの画素構成となっている。ここでは、これらトランジスタ22〜25として、例えばNMOSトランジスタを用いている。
(Pixel circuit)
FIG. 2 shows an example of the configuration of the unit pixel 20. The unit pixel 20 according to this circuit example has a pixel configuration having four transistors, for example, a transfer transistor 22, a reset transistor 23, an amplification transistor 24, and a selection transistor 25 in addition to a photoelectric conversion element, for example, a photodiode 21, that is, a claim. The destructive readout pixel configuration has a transfer transistor 22 corresponding to the transfer gate in the range of. Here, as these transistors 22 to 25, for example, NMOS transistors are used.
転送トランジスタ22は、フォトダイオード21のカソード電極と電荷電圧変換部であるFD(フローティングディフュージョン)部26との間に接続され、フォトダイオード21で光電変換され、ここに蓄積された信号電荷(ここでは、電子)を、ゲート電極(制御電極)に転送パルスTRGが与えられることによってFD部26に転送する。   The transfer transistor 22 is connected between the cathode electrode of the photodiode 21 and an FD (floating diffusion) unit 26 that is a charge-voltage converter, and is photoelectrically converted by the photodiode 21 and accumulated in the signal charge (here, , Electrons) is transferred to the FD section 26 by applying a transfer pulse TRG to the gate electrode (control electrode).
リセットトランジスタ23は、画素電源VDDにドレイン電極が、FD部26にソース電極がそれぞれ接続され、フォトダイオード21からFD部26への信号電荷の転送に先立って、ゲート電極にリセットパルスRSTが与えられることによってFD部26の電位を所定電位にリセットする。   The reset transistor 23 has a drain electrode connected to the pixel power supply VDD and a source electrode connected to the FD unit 26, and a reset pulse RST is applied to the gate electrode prior to transfer of signal charges from the photodiode 21 to the FD unit 26. As a result, the potential of the FD unit 26 is reset to a predetermined potential.
増幅トランジスタ24は、FD部26にゲート電極が、画素電源VDDにドレイン電極がそれぞれ接続され、リセットトランジスタ23によってリセットされた後のFD部26の電位をリセットレベルとして出力し、さらに転送トランジスタ22によって信号電荷が転送された後のFD部26の電位を信号レベルとして出力する。   The amplification transistor 24 has a gate electrode connected to the FD unit 26 and a drain electrode connected to the pixel power supply VDD, and outputs the potential of the FD unit 26 after being reset by the reset transistor 23 as a reset level. The potential of the FD portion 26 after the signal charge is transferred is output as a signal level.
選択トランジスタ25は、例えば、ドレイン電極が増幅トランジスタ24のソース電極に、ソース電極が垂直信号線111にそれぞれ接続され、ゲート電極に選択パルスSELが与えられることによってオン状態となり、画素20を選択状態として増幅トランジスタ24から出力される信号を垂直信号線111に出力する。   In the selection transistor 25, for example, the drain electrode is connected to the source electrode of the amplification transistor 24, the source electrode is connected to the vertical signal line 111, and the selection pulse SEL is applied to the gate electrode, so that the pixel 20 is selected. The signal output from the amplification transistor 24 is output to the vertical signal line 111.
なお、選択トランジスタ25については、画素電源VDDと増幅トランジスタ24のドレイン電極との間に接続した構成を採ることも可能である。また、画素回路としては、上述した4トランジスタの構成に限られるものではなく、選択トランジスタ25を省略し、増幅トランジスタ24を選択トランジスタ25として兼用する3トランジスタや、増幅トランジスタ24を複数の単位画素間で共有する構成などであってもよい。   Note that the selection transistor 25 may be configured to be connected between the pixel power supply VDD and the drain electrode of the amplification transistor 24. Further, the pixel circuit is not limited to the four-transistor configuration described above, and the selection transistor 25 is omitted, and the three transistors that also use the amplification transistor 24 as the selection transistor 25 or the amplification transistor 24 between a plurality of unit pixels. It may be a configuration shared with each other.
(行選択回路)
行選択回路12は、特許請求の範囲における第1駆動手段に相当し、シフトレジスタあるいはアドレスデコーダ等によって構成され、コントローラユニット16による制御の下に、転送パルスTRG、リセットパルスRSTおよび選択パルスSEL等の画素駆動パルスを適宜発生することにより、画素アレイ部11の各画素20を電子シャッタ行と読み出し行それぞれについて行単位で垂直方向(上下方向)に走査しつつ選択し、電子シャッタ行に対してはその行の画素20の信号掃き捨てを行うための電子シャッタ動作を行うとともに、読み出し行に対してはその行の画素20の信号読み出しを行うための読み出し動作を行う。
(Row selection circuit)
The row selection circuit 12 corresponds to the first drive means in the claims, and is constituted by a shift register, an address decoder, or the like. Under the control of the controller unit 16, the transfer pulse TRG, the reset pulse RST, the selection pulse SEL, etc. By appropriately generating the pixel drive pulse, each pixel 20 of the pixel array unit 11 is selected while scanning in the vertical direction (vertical direction) in units of rows for each of the electronic shutter row and the readout row, and the electronic shutter row is selected. Performs an electronic shutter operation for sweeping out the signals of the pixels 20 in the row and performs a readout operation for reading out the signals of the pixels 20 in the row for the readout row.
ここでは、図示を省略するが、行選択回路12は、画素20を行単位で順に選択走査しつつ、読み出し行の各画素20の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間分だけ先行して同じ行(電子シャッタ行)に対して電子シャッタ動作を行うための電子シャッタ走査系とを有する構成となっている。   Although not shown here, the row selection circuit 12 performs a readout operation for performing a readout operation of reading out the signal of each pixel 20 in the readout row while sequentially scanning the pixels 20 in units of rows, and the readout. An electronic shutter scanning system for performing an electronic shutter operation on the same row (electronic shutter row) is preceded by a time corresponding to the shutter speed before the readout scanning by the scanning system.
そして、電子シャッタ走査系による電子シャッタ動作によってフォトダイオード21の不要な電荷がリセットされたタイミングから、読み出し走査系による読み出し動作によって画素20の信号が読み出されるタイミングまでの期間が、画素20における信号電荷の蓄積期間(第1露光時間)となる。すなわち、電子シャッタ動作とは、フォトダイオード21に蓄積された信号電荷のリセット(掃き捨て)を行い、そのリセット後から新たに信号電荷の蓄積を開始する動作である。   The period from the timing when the unnecessary charge of the photodiode 21 is reset by the electronic shutter operation by the electronic shutter scanning system to the timing when the signal of the pixel 20 is read by the reading operation by the readout scanning system is the signal charge in the pixel 20. Accumulation period (first exposure time). That is, the electronic shutter operation is an operation that resets (sweeps out) signal charges accumulated in the photodiode 21 and newly starts accumulation of signal charges after the reset.
(先行選択回路)
先行選択回路13は、特許請求の範囲における第2駆動手段に相当し、複数の行選択回路、例えば2つの行選択回路13A,13Bによって構成され、行選択回路12が選択走査する読み出し行に先行して等間隔に複数行(本例では、2行)を選択走査する。
(Pre-selection circuit)
The preceding selection circuit 13 corresponds to the second driving means in the claims, and is constituted by a plurality of row selection circuits, for example, two row selection circuits 13A and 13B, and precedes the readout row to be selectively scanned by the row selection circuit 12. Then, a plurality of rows (two rows in this example) are selectively scanned at equal intervals.
行選択回路13A,13Bは、シフトレジスタあるいはアドレスデコーダ等によって構成され、コントローラユニット16による制御の下に、行選択回路12の選択走査に同期して、転送パルスTRGを適宜発生することにより、行選択回路12によって選択走査される読み出し行に先行して等間隔に2つの行を選択走査する。この選択走査では、転送パルスTRGに基づいて、フォトダイオード21に蓄積された信号電荷をFD部26に転送する動作が行われる。その詳細については後述する。   The row selection circuits 13A and 13B are configured by a shift register, an address decoder, or the like, and appropriately generate a transfer pulse TRG in synchronization with the selection scanning of the row selection circuit 12 under the control of the controller unit 16. Two rows are selectively scanned at equal intervals prior to the readout row that is selectively scanned by the selection circuit 12. In this selective scanning, an operation of transferring the signal charge accumulated in the photodiode 21 to the FD unit 26 is performed based on the transfer pulse TRG. Details thereof will be described later.
(論理回路)
論理回路14は、コントローラユニット16による制御の下に、行選択回路12および先行選択回路13の2つの行選択回路13A,13Bからそれぞれ行選択のために出力される転送パルスTRG、リセットパルスRSTおよび選択パルスSELを、ドライバ15を通して画素アレイ部11の転送制御線112、リセット制御線113および選択制御線114に供給するとともに、後述するように、転送パルスTRGの電圧値を選択するための信号をドライバ回路15に与える。
(Logic circuit)
The logic circuit 14, under the control of the controller unit 16, receives a transfer pulse TRG, a reset pulse RST, and a reset pulse RST output from the two row selection circuits 13 A and 13 B of the row selection circuit 12 and the preceding selection circuit 13, respectively. The selection pulse SEL is supplied to the transfer control line 112, the reset control line 113, and the selection control line 114 of the pixel array unit 11 through the driver 15, and a signal for selecting the voltage value of the transfer pulse TRG as described later. This is given to the driver circuit 15.
(ドライバ回路)
ドライバ回路15は、行選択回路12による選択走査に同期して、画素20の各トランジスタ22,23,25をON/OFFするための電圧の転送パルスTRG、リセットパルスRSTおよび選択パルスSELを画素20に供給するとともに、行選択回路13A,13Bによる選択走査に同期して、画素20の各トランジスタ22,23,25をON/OFFするための電圧の中間的な電圧(以下、「中間電圧」と記述する)の転送パルスTRGを画素20に供給する。すなわち、ドライバ回路15は、特許請求の範囲における第1乃至第3供給電圧制御手段としての機能を持つ。
(Driver circuit)
The driver circuit 15 outputs a voltage transfer pulse TRG, a reset pulse RST, and a selection pulse SEL for turning on / off the transistors 22, 23, and 25 of the pixel 20 in synchronization with the selection scanning by the row selection circuit 12. And an intermediate voltage (hereinafter referred to as “intermediate voltage”) for turning on / off the transistors 22, 23, 25 of the pixel 20 in synchronization with the selective scanning by the row selection circuits 13A, 13B. The transfer pulse TRG (described below) is supplied to the pixel 20. In other words, the driver circuit 15 has a function as first to third supply voltage control means in the claims.
図3は、ドライバ回路15の構成の一例を示す回路図である。ここでは、ある1行に対応したドライバ回路15の転送パルスTRGについての単位回路の構成を示している。この転送パルスTRGについての単位回路が、リセットパルスRSTおよび選択パルスSELについての単位回路と共に、画素アレイ部11の行数分だけ配置されることによってドライバ回路15が構成される。   FIG. 3 is a circuit diagram showing an example of the configuration of the driver circuit 15. Here, the configuration of the unit circuit for the transfer pulse TRG of the driver circuit 15 corresponding to a certain row is shown. The driver circuit 15 is configured by arranging the unit circuits for the transfer pulse TRG as many as the number of rows of the pixel array unit 11 together with the unit circuits for the reset pulse RST and the selection pulse SEL.
図3に示すように、本例に係るドライバ回路(単位回路)15は、電圧供給回路17から供給される例えば3つの電圧Vtrg1,Vtrg2,Vtrg3に対応した3つの回路ブロック131〜133と、2入力のNOR回路134とを有する回路構成となっている。   As shown in FIG. 3, the driver circuit (unit circuit) 15 according to this example includes three circuit blocks 131 to 133 corresponding to, for example, three voltages Vtrg1, Vtrg2, and Vtrg3 supplied from the voltage supply circuit 17, and 2 The circuit configuration includes an input NOR circuit 134.
これら3つの電圧Vtrg1,Vtrg2,Vtrg3のうち、電圧Vtrg1とVtrg3とが、画素20の各トランジスタ22,23,25をON/OFFするための電圧となり、電圧Vtrg2が先述した中間電圧となる。   Of these three voltages Vtrg1, Vtrg2, and Vtrg3, the voltages Vtrg1 and Vtrg3 are voltages for turning on / off the transistors 22, 23, and 25 of the pixel 20, and the voltage Vtrg2 is the intermediate voltage described above.
本ドライバ回路15には、行選択回路12および行選択回路13A,13Bからアドレス信号ADRが与えられるとともに、コントローラユニット16による制御の下に論理回路14から行選択のタイミングでタイミング信号PTRG1が、中間電圧を印加するタイミングでタイミング信号PTRG2がそれぞれ与えられる。   The driver circuit 15 receives an address signal ADR from the row selection circuit 12 and the row selection circuits 13A and 13B, and receives a timing signal PTRG1 from the logic circuit 14 at a row selection timing under the control of the controller unit 16. A timing signal PTRG2 is given at the timing of applying the voltage.
回路ブロック131は、アドレス信号ADRとタイミング信号PTRG1とを2入力とするNAND回路1311およびPチャネルの駆動トランジスタ1313によって構成され、電圧Vtrg1を選択して転送トランジスタ22のゲート電極に供給する。   The circuit block 131 includes a NAND circuit 1311 having two inputs of an address signal ADR and a timing signal PTRG1 and a P-channel drive transistor 1313, and selects the voltage Vtrg1 and supplies it to the gate electrode of the transfer transistor 22.
回路ブロック132は、アドレス信号ADRとタイミング信号PTRG2とを2入力とするAND回路1321およびNチャネルの駆動トランジスタ1322によって構成され、中間電圧である電圧Vtrg2を選択して転送トランジスタ22のゲート電極に供給する。   The circuit block 132 includes an AND circuit 1321 that receives the address signal ADR and the timing signal PTRG2 as two inputs and an N-channel drive transistor 1322, and selects a voltage Vtrg2 that is an intermediate voltage and supplies it to the gate electrode of the transfer transistor 22. To do.
回路ブロック133は、アドレス信号ADRを一方の(否定)入力とし、NOR回路134の出力信号を他方の入力とするOR回路1331およびNチャネルの駆動トランジスタ1332によって構成され、電圧Vtrg3を選択して転送トランジスタ22のゲート電極に供給する。   The circuit block 133 includes an OR circuit 1331 having the address signal ADR as one (negative) input and the output signal of the NOR circuit 134 as the other input and an N-channel driving transistor 1332, and selects and transfers the voltage Vtrg3. This is supplied to the gate electrode of the transistor 22.
すなわち、回路ブロック133は、転送トランジスタ22をOFFするための電圧として、例えば接地電圧あるいは接地電圧よりも低い電圧(例えば、−1.0V)を供給するために、NOR回路134の作用により他の回路ブロック131,132とは排他的に動作する回路構成となっている。   That is, the circuit block 133 supplies another voltage, for example, a ground voltage or a voltage lower than the ground voltage (for example, −1.0 V) as a voltage for turning off the transfer transistor 22, by the action of the NOR circuit 134. The circuit blocks 131 and 132 have a circuit configuration that operates exclusively.
(カラム回路)
カラム回路18は、画素アレイ部11の例えば画素列ごとに、即ち画素列に対して1対1の対応関係をもって配置された単位回路の集合からなり、行選択回路12および行選択回路13A,13Bによって選択された読み出し行の各画素20から垂直信号線111を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
(Column circuit)
The column circuit 18 is composed of a set of unit circuits arranged for each pixel column of the pixel array unit 11, for example, with a one-to-one correspondence with the pixel column, and includes the row selection circuit 12 and the row selection circuits 13A and 13B. Predetermined signal processing is performed on signals output from the pixels 20 of the readout row selected by the above through the vertical signal line 111, and the pixel signals after the signal processing are temporarily held.
このカラム回路18としては、垂直信号線111を通して出力される信号をサンプルホールドするサンプルホールド回路からなる回路構成のものや、サンプルホールド回路を含み、CDS(Correlated Double Sampling;相関二重サンプリング)処理により、リセットノイズや増幅トランジスタ24の閾値ばらつき等、画素固有の固定パターンノイズを除去するノイズ除去回路からなる回路構成のものなどが用いられる。   The column circuit 18 includes a circuit configuration including a sample and hold circuit that samples and holds a signal output through the vertical signal line 111, and a sample and hold circuit, and performs CDS (Correlated Double Sampling) processing. A circuit having a noise removal circuit for removing fixed pattern noise unique to a pixel such as reset noise and threshold variation of the amplification transistor 24 is used.
ただし、カラム回路18の上記構成については一例に過ぎず、これに限定されるものではない。例えば、カラム回路16にA/D(アナログ/デジタル)変換機能を持たせ、信号レベルをデジタル信号で出力する構成を採ることも可能である。   However, the configuration of the column circuit 18 is merely an example, and the present invention is not limited to this. For example, the column circuit 16 may have an A / D (analog / digital) conversion function, and a signal level may be output as a digital signal.
(水平走査回路)
水平走査回路19は、シフトレジスタあるいはアドレスデコーダ等によって構成され、画素アレイ部11の画素列ごとにカラム回路18の各単位回路を順に水平走査しつつ、カラム回路18の各単位回路に一時的に保持されている画素の信号を順次出力する。
(Horizontal scanning circuit)
The horizontal scanning circuit 19 is configured by a shift register, an address decoder, or the like, and temporarily scans each unit circuit of the column circuit 18 for each pixel column of the pixel array unit 11 in order while temporarily scanning each unit circuit of the column circuit 18. The held pixel signals are sequentially output.
続いて、上記構成の本実施形態に係るCMOSイメージセンサ10の動作について、図4のタイミング図を用いて説明する。   Next, the operation of the CMOS image sensor 10 according to the present embodiment having the above configuration will be described with reference to the timing chart of FIG.
図2に示す画素回路構成の単位画素20を行列状に配置されてなるCMOSイメージセンサ10では、一般的に、図4(A)に示すように、期間T1でフォトダイオード21およびFD部26を所定電位にリセットし、期間T2で受光した光を電子に光電変換し、フォトダイオード21に蓄積する。また、期間T2の後半部分の期間T4でFD部26をリセットし、このときのFD部26の電位をリセットレベルとして読み出し、しかる後期間T3でフォトダイオード21に蓄積された電子をFD部26に転送し、このときのFD部26の電位を期間T5で信号レベルとして読み出す。   In the CMOS image sensor 10 in which the unit pixels 20 having the pixel circuit configuration shown in FIG. 2 are arranged in a matrix, generally, as shown in FIG. 4A, the photodiode 21 and the FD unit 26 are arranged in a period T1. The light is reset to a predetermined potential, and the light received in the period T2 is photoelectrically converted into electrons and accumulated in the photodiode 21. Further, the FD unit 26 is reset in a period T4 in the latter half of the period T2, the potential of the FD unit 26 at this time is read as a reset level, and then electrons accumulated in the photodiode 21 in the period T3 are transferred to the FD unit 26. Then, the potential of the FD unit 26 at this time is read as a signal level in the period T5.
この通常の読み出し動作に対し、本発明では、高S/Nと広ダイナミックレンジ化を図ることを目的として、光電変換によって電子を蓄積する蓄積期間(第1露光時間)において、転送トランジスタ22のゲート電極に第1制御電圧を供給するとともに、第1制御電圧とは異なる電圧値の第2制御電圧を1回又は複数回供給し、複数の第2制御電圧のいずれか1つ又は複数の供給に先行して、当該いずれか1つ又は複数の個々の第2制御電圧と同じ電圧値の第3制御電圧を1回又は複数回供給し、第1制御電圧が供給された際に転送トランジスタ22によってFD部26に転送される信号電荷を読み出し、第2制御電圧を順次供給した際に転送トランジスタ22によってFD部26に転送される信号電荷を1回以上読み出す駆動を行うことを特徴とする。   In contrast to this normal read operation, in the present invention, the gate of the transfer transistor 22 is stored in the accumulation period (first exposure time) in which electrons are accumulated by photoelectric conversion in order to increase the S / N and wide dynamic range. A first control voltage is supplied to the electrode, and a second control voltage having a voltage value different from the first control voltage is supplied once or a plurality of times to supply any one or a plurality of second control voltages. In advance, a third control voltage having the same voltage value as any one or more of the individual second control voltages is supplied one or more times, and the transfer transistor 22 supplies the first control voltage when the first control voltage is supplied. The signal charge transferred to the FD section 26 is read out, and the drive for reading the signal charge transferred to the FD section 26 one or more times by the transfer transistor 22 when the second control voltage is sequentially supplied is performed. It is a sign.
ここで、第1制御電圧は、フォトダイオード21の蓄積電荷を転送トランジスタ22によってFD部26に完全に転送できる電圧である。以下、第1制御電圧を完全転送電圧と記述する。また、第2,第3制御電圧は先述した中間電圧である。以下、第2,第3制御電圧を中間電圧と記述する。本例では、転送トランジスタ22がNMOSトランジスタであることから、第1制御電圧と異なる電圧値とは、第1制御電圧よりも低い電圧値を意味する。当然のことながら、転送トランジスタ22がPMOSトランジスタの場合は、第1制御電圧よりも低い電圧値ということになる。また、第2,第3制御電圧について、「同じ電圧値」とは、電圧値が完全同一の場合だけを言うのではなく、数%程度の多少の誤差も含むものとする。   Here, the first control voltage is a voltage at which the charge accumulated in the photodiode 21 can be completely transferred to the FD unit 26 by the transfer transistor 22. Hereinafter, the first control voltage is described as a complete transfer voltage. The second and third control voltages are the intermediate voltages described above. Hereinafter, the second and third control voltages are described as intermediate voltages. In this example, since the transfer transistor 22 is an NMOS transistor, a voltage value different from the first control voltage means a voltage value lower than the first control voltage. As a matter of course, when the transfer transistor 22 is a PMOS transistor, the voltage value is lower than the first control voltage. Further, regarding the second and third control voltages, the “same voltage value” does not mean only the case where the voltage values are completely the same, but also includes a slight error of about several percent.
具体的には、図4(B)に示すように、期間T10でフォトダイオード21およびFD部26をリセットし、期間T11で受光した光を電子に光電変換し、フォトダイオード21に蓄積する。次いで、期間T12でFD部26をリセットする。ここで、期間T12でのFD部26の電位をリセットレベルとして読み出しても構わない。   Specifically, as illustrated in FIG. 4B, the photodiode 21 and the FD unit 26 are reset in a period T <b> 10, and light received in the period T <b> 11 is photoelectrically converted into electrons and accumulated in the photodiode 21. Next, the FD unit 26 is reset in a period T12. Here, the potential of the FD unit 26 in the period T12 may be read as the reset level.
次に、期間T13で転送トランジスタ22のゲート電極に中間電圧(第3制御電圧)Vtrgを供給し、入射光強度によって決まるフォトダイオード21の蓄積電子の量に応じて部分的にFD部26へ転送する。期間T14では、転送された電子の量に応じたFD部26の電位を信号レベルとして読み出し、必要に応じて、期間T12で読み出したリセットレベルを用いて、例えばカラム回路18においてノイズキャンセル処理を行う。   Next, in period T13, an intermediate voltage (third control voltage) Vtrg is supplied to the gate electrode of the transfer transistor 22, and is partially transferred to the FD unit 26 according to the amount of accumulated electrons in the photodiode 21 determined by the incident light intensity. To do. In the period T14, the potential of the FD unit 26 corresponding to the amount of transferred electrons is read as a signal level, and if necessary, noise canceling processing is performed in the column circuit 18, for example, using the reset level read in the period T12. .
期間T15では継続的に蓄積動作を実行し、期間T16で再びFD部26をリセットする。ここで、期間T16でのFD部26の電位をリセットレベルとして読み出しても構わない。さらに、期間T17で転送トランジスタ22のゲート電極に中間電圧(第3制御電圧)Vtrgを供給し、期間T13で転送されずにフォトダイオード21に残った電子と期間T15で蓄積された電子との和のうち、中間電圧印加による転送トランジスタ22のポテンシャルを超えた分がFD部26へ転送される。期間T18で信号レベルとして読み出しても構わない。   The accumulation operation is continuously executed in the period T15, and the FD unit 26 is reset again in the period T16. Here, the potential of the FD unit 26 in the period T16 may be read as the reset level. Further, an intermediate voltage (third control voltage) Vtrg is supplied to the gate electrode of the transfer transistor 22 in the period T17, and the sum of the electrons not transferred in the period T13 but remaining in the photodiode 21 and accumulated in the period T15. Of this, the portion exceeding the potential of the transfer transistor 22 due to the application of the intermediate voltage is transferred to the FD section 26. You may read as a signal level in period T18.
期間T19から期間T22では、転送トランジスタ22のゲート電極に先の中間電圧と同じ電圧値の中間電圧(第2制御電圧)Vtrgを印加して同様の動作を繰り返して実行する。また、期間T11から期間T14までの動作を、転送トランジスタ22への供給電圧を変えながら1回あるいは複数回実行する。そして、期間T23での露光後、期間T24で再びリセット動作をしてリセットレベルを読み出し、次いで期間T25では転送トランジスタ22を完全にON状態にしてFD部26へ完全転送を実行し、期間T26で信号レベルを読み出す。   In the period T19 to the period T22, an intermediate voltage (second control voltage) Vtrg having the same voltage value as the previous intermediate voltage is applied to the gate electrode of the transfer transistor 22, and the same operation is repeated. Further, the operation from the period T11 to the period T14 is executed once or a plurality of times while changing the supply voltage to the transfer transistor 22. After the exposure in the period T23, the reset operation is performed again in the period T24 to read out the reset level. Next, in the period T25, the transfer transistor 22 is completely turned on to perform the complete transfer to the FD unit 26. Read the signal level.
ここで、転送トランジスタ22のゲート電極に中間電圧Vtrgを供給した場合の画素内におけるポテンシャルの一例を図5に示す。フォトダイオード21に蓄積された電子数が多く、中間電圧Vtrgの印加によるポテンシャルヨtrgを超える場合は、フォトダイオード21に蓄積された電子は部分的にFD部26に転送される。   Here, FIG. 5 shows an example of the potential in the pixel when the intermediate voltage Vtrg is supplied to the gate electrode of the transfer transistor 22. When the number of electrons accumulated in the photodiode 21 is large and exceeds the potential trg due to application of the intermediate voltage Vtrg, the electrons accumulated in the photodiode 21 are partially transferred to the FD unit 26.
図6は、入射光が弱い場合に、中間電圧Vtrgが複数回に供給された場合のポテンシャル変化例を示すポテンシャル図である。フォトダイオード21に蓄積された電子が少ない場合は、転送トランジスタ22のポテンシャルヨtrgを超えることがないため、光電変換で発生した電子はフォトダイオード21に保持され、最後の完全転送でFD部26へ転送されて信号レベルとして読み出される。   FIG. 6 is a potential diagram showing an example of potential change when the intermediate voltage Vtrg is supplied a plurality of times when the incident light is weak. When the number of electrons stored in the photodiode 21 is small, the potential trg of the transfer transistor 22 is not exceeded. Therefore, the electrons generated by the photoelectric conversion are held in the photodiode 21 and are transferred to the FD unit 26 at the last complete transfer. It is transferred and read as a signal level.
一方で、図7に示すように、入射光が強いときは、ポテンシャルヨtrgを超えた電子がFD部26へ転送され、信号レベルとして順次読み出される。これにより、低照度では信号の劣化なく十分な露光時間を経て完全転送で読み出すことが可能であり、高照度ではポテンシャルヨtrgを超えた余剰分を段階的に読み出すことで、最終的に広ダイナミックレンジの合成画像を作成することができる。   On the other hand, as shown in FIG. 7, when the incident light is strong, electrons exceeding the potential trg are transferred to the FD unit 26 and sequentially read out as signal levels. As a result, it is possible to read with complete transfer after a sufficient exposure time without signal deterioration at low illuminance, and finally, by reading out the surplus beyond the potential trg step by step at high illuminance, finally wide dynamic A composite image of the range can be created.
なお、図6および図7における各動作期間T10〜T26と、図4(A)のタイミングチャートにおける各動作期間T10〜T26とはそれぞれ対応している。   Note that the operation periods T10 to T26 in FIGS. 6 and 7 correspond to the operation periods T10 to T26 in the timing chart of FIG.
ここで、本発明の特徴である、転送トランジスタ22のゲート電極に同じ電圧値の中間電圧を複数回供給する駆動を行うことによる作用効果を説明する前に、転送トランジスタ22のゲート電極に異なる電圧値の中間電圧を複数回供給する場合について考察する。   Here, before describing the operation and effect of driving the supply of the intermediate voltage having the same voltage value to the gate electrode of the transfer transistor 22 a plurality of times, which is a feature of the present invention, different voltages are applied to the gate electrode of the transfer transistor 22. Consider the case of supplying an intermediate value voltage multiple times.
<中間電圧を複数回印加することに伴う作用効果>
先ず、電子シャッタを切ってから画素20の転送トランジスタ22をONにして蓄積電荷を読み出すまでの露光期間中に、1つ又は複数の中間電圧を画素20の転送トランジスタ22に印加して読み出すことで、低照度領域で高いS/Nを確保したまま高照度領域の情報も取得することができる。
<Effects of applying intermediate voltage multiple times>
First, during the exposure period from when the electronic shutter is turned off to when the transfer transistor 22 of the pixel 20 is turned on and the accumulated charge is read, one or more intermediate voltages are applied to the transfer transistor 22 of the pixel 20 and read. In addition, information on the high illuminance region can be acquired while ensuring a high S / N in the low illuminance region.
また、複数の中間電圧を用いて複数回転送し、そのうち1回あるいは複数回読み出さずにFD部26を所定電位(例えば、電源電位VDD)にリセットするリセット動作、具体的には、リセットトランジスタ23と当該リセットトランジスタ23にリセットパルスRSTを与える行選択回路13A,13Bとからなるリセット手段によるリセット動作を実行することで、画素20の転送トランジスタ22の閾値ばらつきを効果的にキャンセルすることができる。   Further, a reset operation is performed in which the transfer is performed a plurality of times using a plurality of intermediate voltages, and the FD unit 26 is reset to a predetermined potential (for example, the power supply potential VDD) without being read once or a plurality of times. By executing the reset operation by the reset means including the row selection circuits 13A and 13B for applying the reset pulse RST to the reset transistor 23, the threshold variation of the transfer transistor 22 of the pixel 20 can be effectively canceled.
具体的には、図8に示すように、1回目の転送で転送トランジスタ22のゲート電極に電圧Vtrg1を印加した場合の転送トランジスタ22のポテンシャルをφtrg1 、フォトダイオード21の電荷蓄積前のポテンシャルをφpd0、フォトダイオード21に保持される電子数をQPD1、FD部26へ溢れた電子数をQFD1、電子数QPD1を保持しているときのフォトダイオード21のポテンシャルをφpd1とする。入射光強度に比例してフォトダイオード21で発生する光電流をIpdとし、1回目の転送までの露光時間をΔT、フォトダイオード21の容量をCpdとすると、QPD1およびQFD1は以下の式で表される。 Specifically, as shown in FIG. 8, the potential of the transfer transistor 22 when the voltage Vtrg1 is applied to the gate electrode of the transfer transistor 22 in the first transfer is φ trg1 , and the potential of the photodiode 21 before the charge is accumulated. φ pd0 , the number of electrons held in the photodiode 21 is Q PD1 , the number of electrons overflowing the FD portion 26 is Q FD1 , and the potential of the photodiode 21 when the number of electrons Q PD1 is held is φ pd1 . Assuming that the photocurrent generated in the photodiode 21 in proportion to the incident light intensity is Ipd, the exposure time until the first transfer is ΔT, and the capacitance of the photodiode 21 is Cpd, Q PD1 and Q FD1 are expressed by the following equations. expressed.
PD1 = Cpd・φpd1
FD1 = Ipd・ΔT−QFD1
φpd1 = φpd0−φtrg1
φtrg1 = Vtrg1 −(Vth+ΔVth)
ここで、Vthは転送トランジスタ22の閾値であり、ΔVthは転送トランジスタ22の閾値ばらつきである。
Q PD1 = Cpd · φ pd1
Q FD1 = Ipd · ΔT-Q FD1
φ pd1 = φ pd0 −φ trg1
φ trg1 = Vtrg1-(Vth + ΔVth)
Here, Vth is a threshold value of the transfer transistor 22, and ΔVth is a threshold value variation of the transfer transistor 22.
さらに続けてΔT時間露光し、光電流を蓄積した後で異なる電圧Vtrg2を印加した2回目の転送においては、同様に転送トランジスタ22のポテンシャルをφtrg2 、フォトダイオード21に保持される電子数をQPD2、FD部26へ溢れた電子数をQFD2、電子数QPD2を保持しているときのフォトダイオード21のポテンシャルをφpd2とすると、以下の式で表される。 Furthermore, in the second transfer in which a different voltage Vtrg2 is applied after exposure for ΔT time and accumulation of photocurrent , the potential of the transfer transistor 22 is similarly φ trg2 , and the number of electrons held in the photodiode 21 is Q PD2, FD unit 26 to the overflowing electron number Q FD2, when the potential of the photodiode 21 and phi pd2 when holding the number of electrons Q PD2, is expressed by the following equation.
PD2 = Cpd・φpd2
φpd2 = φpd0−φtrg2
φtrg2 = Vtrg2 −(Vth+ΔVth)
FD2 = (QPD1 +Ipd・ΔT)−QPD2
= Cpd・φpd1+Ipd・ΔT−Cpd・φpd2
= Cpd・(φpd0−φtrg1 )+Ipd・ΔT
−Cpd・(φpd0−φtrg2 )
= Cpd・φtrg1 +Ipd・ΔT−Cpd・φtrg2
= Cpd・{Vtrg1 −(Vth+ΔVth)}+Ipd・ΔT
−Cpd・{Vtrg2 −(Vth+ΔVth)}
= Ipd・ΔT−Cpd・(Vtrg2 −Vtrg1)
Q PD2 = Cpd ・ φ pd2
φ pd2 = φ pd0 −φ trg2
φ trg2 = Vtrg2-(Vth + ΔVth)
Q FD2 = (Q PD1 + Ipd · ΔT)-Q PD2
= Cpd · φ pd1 + Ipd · ΔT-Cpd · φ pd2
= Cpd · (φ pd0trg1 ) + Ipd · ΔT
−Cpd ・ (φ pd0 −φ trg2 )
= Cpd · φ trg1 + Ipd · ΔT-Cpd · φ trg2
= Cpd · {Vtrg1-(Vth + ΔVth)} + Ipd · ΔT
−Cpd · {Vtrg2 − (Vth + ΔVth)}
= Ipd · ΔT-Cpd · (Vtrg2-Vtrg1)
このように、2回目の転送以降では、FD部26へ中間転送された電子数は、入射光強度、即ち発生した光電流量と、転送トランジスタ22の制御電極に印加された電圧Vtrg2と直前に印加された電圧Vtrg1との差で決まり、転送トランジスタ22の閾値ばらつきΔVthの影響を低減することが可能である。さらに、それぞれのタイミングで転送トランジスタ22を介して転送される電子数は相間を有しているために、ポテンシャルを超えた電子数によって転送期間内に転送しきれない残留電子数も相間を有し、2回目以降では残留電子によるばらつきも低減される。   As described above, after the second transfer, the number of electrons transferred to the FD unit 26 is applied immediately before the incident light intensity, that is, the generated photoelectric flow rate, the voltage Vtrg2 applied to the control electrode of the transfer transistor 22. It is determined by the difference from the applied voltage Vtrg1, and it is possible to reduce the influence of the threshold variation ΔVth of the transfer transistor 22. Furthermore, since the number of electrons transferred through the transfer transistor 22 at each timing has a phase, the number of residual electrons that cannot be transferred within the transfer period due to the number of electrons exceeding the potential also has a phase. From the second time onward, variation due to residual electrons is also reduced.
上述したことから明らかなように、露光期間中の異なるタイミングで、転送トランジスタ22に複数の中間電圧Vtrg1,Vtrg2を印加した場合、そのときの転送トランジスタ部のポテンシャルΦtrg1とΦtrg2は、それぞれ転送トランジスタ22の閾値ばらつきを含んでいる。そして、ポテンシャルΦtrg1での転送動作によって閾値ばらつき相当分の電荷がFD部26へ捨てられているので、次のポテンシャルΦtrg2での転送動作では、その間に蓄積された電荷と、ポテンシャルΦtrg1とΦtrg2の違いによるフォトダイオード21での保持電荷量の差で決まる電荷量QFD2 がFD部26へ転送される。ポテンシャルΦtrg1とΦtrg2は転送トランジスタ22の閾値ばらつきを同じだけ有しているので、保持電荷量の差に影響せず、中間電圧Vtrg1,Vtrg2による転送電荷量への影響をキャンセルできる。 As is apparent from the above, when a plurality of intermediate voltages Vtrg1 and Vtrg2 are applied to the transfer transistor 22 at different timings during the exposure period, the potentials Φtrg1 and Φtrg2 of the transfer transistor section at that time are the transfer transistor 22 respectively. Threshold variation. Then, the charge corresponding to the threshold variation is thrown away to the FD section 26 by the transfer operation at the potential Φtrg1, and therefore, in the transfer operation at the next potential Φtrg2, the charge accumulated during that time and the difference between the potentials Φtrg1 and Φtrg2 The charge amount Q FD2 determined by the difference in the amount of charge held in the photodiode 21 is transferred to the FD unit 26. Since the potentials Φtrg1 and Φtrg2 have the same threshold variation of the transfer transistor 22, the influence of the intermediate voltages Vtrg1 and Vtrg2 on the transfer charge amount can be canceled without affecting the difference in the retained charge amount.
ここで、複数の中間電圧Vtrg1,Vtrg2を設定するに当たっては、電子シャッタから通常の読み出しまでの露光期間中に飽和レベルに達する光量が入射している条件下での各タイミングにおける蓄積電荷をフォトダイオード21に保持できる電圧に設定することが考えられる。具体的には、図9に示すように、露光時間で飽和電荷量Qsに到達する直線から、中間電圧を印加するタイミングでのフォトダイオード21に保持すべき電荷量を見積もり、その電荷量を保持可能な印加電圧を、図10に示すような印加電圧と受光部保持電子数の関係から決定する。   Here, when setting a plurality of intermediate voltages Vtrg1 and Vtrg2, the accumulated charge at each timing under the condition that the amount of light reaching the saturation level is incident during the exposure period from the electronic shutter to normal reading is applied to the photodiode. It is conceivable to set a voltage that can be held at 21. Specifically, as shown in FIG. 9, the amount of charge to be held in the photodiode 21 at the timing of applying the intermediate voltage is estimated from the straight line that reaches the saturation charge amount Qs in the exposure time, and the amount of charge is held. A possible applied voltage is determined from the relationship between the applied voltage and the number of electrons held in the light receiving unit as shown in FIG.
<中間電圧の電圧値が異なる場合>
しかしながら、中間読み出し動作時に印加される中間電圧(第2制御電圧)と、転送トランジスタ22の閾値ばらつきの抑圧のために先行して印加される中間電圧(第3制御電圧)との電圧値が異なると、以下の特性ばらつきについては十分にキャンセルできない懸念がある。
<When the voltage value of the intermediate voltage is different>
However, the voltage value of the intermediate voltage (second control voltage) applied during the intermediate read operation is different from the intermediate voltage (third control voltage) applied in advance for suppressing the threshold variation of the transfer transistor 22. There is a concern that the following characteristic variation cannot be sufficiently canceled.
(1) 供給される中間電圧のオフセット値
Vtrg1とVtrg2の2種類の中間電圧が露光期間中の異なるタイミングで転送トランジスタ22に印加された場合、前記のように2回目の中間電圧による転送量は、それぞれの中間電圧印加による転送の間に蓄積された電荷と、中間電圧Vtrg1と中間電圧Vtrg2との電圧差で決まる。転送トランジスタ22に供給される中間電圧が設定された電圧値に対してオフセットを持つ場合、2つの中間電圧Vtrg1,Vtrg2の電圧差に設定値とのズレが発生し、ノイズとして高照度領域の画質を劣化させる可能性がある。
(1) Offset value of the supplied intermediate voltage When two types of intermediate voltages Vtrg1 and Vtrg2 are applied to the transfer transistor 22 at different timings during the exposure period, the transfer amount by the second intermediate voltage is as described above. The charge accumulated during transfer due to the application of each intermediate voltage is determined by the voltage difference between the intermediate voltage Vtrg1 and the intermediate voltage Vtrg2. When the intermediate voltage supplied to the transfer transistor 22 has an offset with respect to the set voltage value, the voltage difference between the two intermediate voltages Vtrg1 and Vtrg2 occurs with the set value, and the image quality in the high illuminance region is generated as noise. May deteriorate.
(2) 画素配列内での中間電圧のオフセット値
画素配列に中間電圧を印加する場合、供給する配線の寄生抵抗などの影響で、画素配列内の位置によって中間電圧がオフセットを持つ場合がある。印加する複数の中間電圧の電圧値が異なるため、このオフセット値が転送ごとに異なり、ノイズとして高照度領域の画質を劣化させる可能性がある。
(2) Offset value of the intermediate voltage in the pixel array When applying the intermediate voltage to the pixel array, the intermediate voltage may have an offset depending on the position in the pixel array due to the parasitic resistance of the wiring to be supplied. Since the voltage values of the plurality of intermediate voltages to be applied are different, this offset value is different for each transfer, and there is a possibility that the image quality in the high illuminance region is degraded as noise.
(3) 画素配列内での転送トランジスタに中間電圧が印加されている時間のばらつき
中間電圧を転送トランジスタ22に駆動回路経由で供給する場合、配線およびトランジスタの抵抗や容量により、画素配列内の位置によって立ち上がり時間および立下り時間が異なる。中間電圧印加による転送はサブスレッショルド領域で収束するため、転送トランジスタ22に所望の電圧が印加されている時間が画素間で異なると転送される電荷量が変わる可能性があり、ノイズとして高照度領域の画質を劣化させる。
(3) Variation in the time during which the intermediate voltage is applied to the transfer transistors in the pixel array When supplying the intermediate voltage to the transfer transistor 22 via the drive circuit, the position in the pixel array due to the resistance and capacitance of the wiring and transistor The rise time and fall time are different depending on the type. Since the transfer due to the application of the intermediate voltage converges in the sub-threshold region, the amount of transferred charge may change if the time during which a desired voltage is applied to the transfer transistor 22 is different between pixels, resulting in a high illuminance region as noise. Degrading the image quality.
(4) 中間電圧転送における転送残留電荷量
中間電圧を印加する直前に受光部(フォトダイオード21)に蓄積されている電荷量がそれぞれ異なると、中間電圧印加による転送はサブスレッショルド領域で動作するため、電荷の転送が収束するのに必要な時間よりも中間電圧の印加時間が短い場合、転送直前の蓄積電荷量によって異なる転送残留が発生する。これにより、ノイズとして高照度領域の画質を劣化させる可能性がある。
(4) Transfer residual charge amount in intermediate voltage transfer If the charge amount accumulated in the light receiving section (photodiode 21) immediately before application of the intermediate voltage is different, transfer by application of the intermediate voltage operates in the subthreshold region. When the application time of the intermediate voltage is shorter than the time required for the charge transfer to converge, different transfer residues occur depending on the amount of accumulated charge immediately before the transfer. Thereby, there is a possibility of degrading the image quality in the high illuminance region as noise.
<中間電圧の電圧値が同じ場合>
そこで、本実施形態では、図11に示すように、電子シャッタ動作から通常の読み出し動作までの、低照度領域の画像を取得する第1露光時間Tlow の期間中に、中間電圧転送(中間電圧(第2制御電圧)印加による転送)による読み出し走査を実行する。さらに、その中間電圧転送による読み出し動作よりも、高照度領域の画像取得のための第2露光時間Thighだけ先行して、同じ電圧値の中間電圧(第3制御電圧)によるダミー転送のための行選択走査を1回又は複数回実行する。複数回の中間電圧転送の時間間隔は全て第2露光時間Thighとする。すなわち、中間電圧(第3制御電圧)を等しい時間間隔で複数回転送トランジスタ22に印加する。
<When the voltage value of the intermediate voltage is the same>
Therefore, in the present embodiment, as shown in FIG. 11, intermediate voltage transfer (intermediate voltage (intermediate voltage)) is performed during the first exposure time Tlow during which an image in a low illuminance region is acquired from the electronic shutter operation to the normal readout operation. Read scanning by the second control voltage (transfer by application) is executed. Furthermore, the row for dummy transfer with the intermediate voltage (third control voltage) having the same voltage value precedes the read operation by the intermediate voltage transfer by the second exposure time Thigh for acquiring the image in the high illuminance region. A selective scan is performed once or multiple times. The time intervals for the plurality of intermediate voltage transfers are all set to the second exposure time Thigh. That is, the intermediate voltage (third control voltage) is applied to the transfer transistor 22 a plurality of times at equal time intervals.
図12に、中間電圧印加による画素20の駆動タイミング図を示す。また、図13に、中間電圧印加によって駆動された画素のポテンシャル図を示す。   FIG. 12 shows a driving timing chart of the pixel 20 by applying the intermediate voltage. FIG. 13 shows a potential diagram of a pixel driven by applying an intermediate voltage.
ここでは、画素回路として、図2に示した4トランジスタ構成を例とするが、これに限られるものではなく、フォトダイオード(受光部)21に加えて、少なくとも転送トランジスタ22(転送ゲート)を有する破壊読出しの画素回路であればよい。   Here, the pixel circuit has the four-transistor configuration shown in FIG. 2 as an example. However, the pixel circuit is not limited to this, and includes at least a transfer transistor 22 (transfer gate) in addition to the photodiode (light-receiving portion) 21. Any pixel circuit for destructive readout may be used.
図12において、転送トランジスタ22のゲート電極への中間電圧の印加による各転送動作の前後のタイミングtをt1〜t6とする。図12の垂直走査1(1a,1b,1c)〜3のように、行選択回路12,13A,13Bによって行選択走査を実行する。そして、行選択回路12による垂直走査1aでフォトダイオード21の電荷の掃出を行い、露光と光電変換によって発生した電荷の蓄積を開始する。   In FIG. 12, timings t1 and t6 before and after each transfer operation by applying an intermediate voltage to the gate electrode of the transfer transistor 22 are defined as t1 to t6. As in vertical scanning 1 (1a, 1b, 1c) to 3 in FIG. 12, row selection scanning is executed by the row selection circuits 12, 13A, and 13B. Then, the charges of the photodiodes 21 are swept out by the vertical scanning 1a by the row selection circuit 12, and accumulation of charges generated by exposure and photoelectric conversion is started.
次に、図12に示したように、行選択回路12による垂直走査1bに先行して、行選択回路13Aによる垂直走査2で、転送トランジスタ22のゲート電極(転送ゲート)に通常の完全転送に必要な電圧よりも低い中間電圧を供給する。供給すべき中間電圧は、先述したように、図1の電圧供給回路17からドライバ回路15に複数供給され、コントローラユニットからの信号を受けて論理回路14から供給されるタイミング信号PTRG1,PTRG2に基づいてドライバ回路15で選択される。   Next, as shown in FIG. 12, normal complete transfer to the gate electrode (transfer gate) of the transfer transistor 22 is performed in the vertical scan 2 by the row selection circuit 13A prior to the vertical scan 1b by the row selection circuit 12. Supply an intermediate voltage lower than the required voltage. As described above, a plurality of intermediate voltages to be supplied are supplied from the voltage supply circuit 17 of FIG. 1 to the driver circuit 15, and based on the timing signals PTRG1 and PTRG2 supplied from the logic circuit 14 in response to a signal from the controller unit. Is selected by the driver circuit 15.
転送トランジスタ22のゲート電極に中間電圧が印加されることで、図13のt=t1〜t2のように、電荷Qpd+ΔQ+ΔQrを保持してFD部26へ転送し、その後FD部26はリセットされる。ここで、ΔQは、転送トランジスタ22の閾値ばらつきや電圧供給回路17から供給される電圧のオフセットや、画素2次元配列の位置による供給電圧のオフセットなどによる、ポテンシャル差ΔVによる保持電荷のばらつきである。また、ΔQrは転送前の初期状態の違いによって発生する転送残留差である。   By applying an intermediate voltage to the gate electrode of the transfer transistor 22, the charge Qpd + ΔQ + ΔQr is held and transferred to the FD unit 26 as t = t1 to t2 in FIG. 13, and then the FD unit 26 is reset. Here, ΔQ is a variation in the held charge due to the potential difference ΔV due to a threshold variation of the transfer transistor 22, an offset of the voltage supplied from the voltage supply circuit 17, an offset of the supply voltage depending on the position of the two-dimensional pixel array, and the like. . ΔQr is a residual transfer difference caused by a difference in the initial state before the transfer.
さらに、行選択回路13Aによる垂直走査3で、転送トランジスタ22のゲート電極に同じ中間電圧を供給することで、図13のt=t3〜t4のように、Qpd+ΔQを保持し、FD部26はリセットされる。行選択回路12による垂直走査1bで、垂直走査2,3と同じ電圧値の中間電圧によって転送された信号電荷は垂直信号線11を介してカラム回路18で読み出され、水平走査回路19による水平走査によって出力される。   Further, by supplying the same intermediate voltage to the gate electrode of the transfer transistor 22 in the vertical scanning 3 by the row selection circuit 13A, Qpd + ΔQ is held as t = t3 to t4 in FIG. 13, and the FD unit 26 is reset. Is done. In the vertical scanning 1b by the row selection circuit 12, the signal charge transferred by the intermediate voltage having the same voltage value as that of the vertical scannings 2 and 3 is read by the column circuit 18 through the vertical signal line 11, and the horizontal scanning circuit 19 Output by scanning.
この転送では、t=t5〜t6に示すようにQpd+ΔQをフォトダイオード21に保持し、図12に示す露光時間Thighで蓄積された電荷Qiを信号電荷として読み出すことができる。この結果が短い露光時間(第2露光時間Thigh)による第2映像信号、即ち低い感度での撮影に相当し、高照度領域の画像情報になる。   In this transfer, as shown in t = t5 to t6, Qpd + ΔQ is held in the photodiode 21, and the charge Qi accumulated at the exposure time Thigh shown in FIG. 12 can be read as a signal charge. This result corresponds to the second video signal with a short exposure time (second exposure time Thigh), that is, photographing with low sensitivity, and becomes image information in a high illuminance region.
さらに露光を継続し、図12に示すように、行選択回路12による垂直走査1cで前記供給電圧(中間電圧)とは異なる供給電圧を転送トランジスタ22のゲート電極に印加し、フォトダイオード21に蓄積された電荷を完全にFD部26に転送して読み出す。この結果が長い露光時間(第1露光時間Tlow )による第1映像信号、即ち高い感度での撮影に相当し、低照度領域の画像情報になる。   Further, the exposure is continued, and a supply voltage different from the supply voltage (intermediate voltage) is applied to the gate electrode of the transfer transistor 22 in the vertical scanning 1c by the row selection circuit 12 as shown in FIG. The transferred charges are completely transferred to the FD unit 26 and read out. This result corresponds to the first video signal with a long exposure time (first exposure time Tlow), that is, photographing with high sensitivity, and image information in a low illuminance region.
続いて、同じ電圧値の中間電圧Vtrgを用いることにより、中間電圧Vtrgの電圧値が異なる場合に問題となる先述した(1)〜(4)の点を解消できる理由について以下に具体的に説明する。   Subsequently, the reason why the above-mentioned points (1) to (4), which are problematic when the voltage value of the intermediate voltage Vtrg is different, can be solved by using the intermediate voltage Vtrg having the same voltage value will be specifically described below. To do.
まず、「転送トランジスタの閾値ばらつき」と、先述した「(1) 供給される中間電圧のオフセット値」および「(2) 画素配列内での中間電圧のオフセット値」をキャンセルする原理について図14を用いて説明する。   First, FIG. 14 shows the principle of canceling “threshold variation of transfer transistors” and “(1) offset value of supplied intermediate voltage” and “(2) offset value of intermediate voltage in pixel array” described above. It explains using.
これらのキャンセルは、読み出しを実行する中間電圧転送t=t5〜t6と、その直前の同じ中間電圧でのダミー転送t=t3〜t4で実現される。t=t3でフォトダイオード21に蓄積された電荷をQoとする。また、2つの動作A,Bにてキャンセル動作が実行される。   These cancellations are realized by intermediate voltage transfer t = t5 to t6 for executing reading and dummy transfer t = t3 to t4 at the same intermediate voltage immediately before that. Let Qo be the charge accumulated in the photodiode 21 at t = t3. In addition, the cancel operation is executed in two operations A and B.
動作Aでは、印加した中間電圧で決まる保持電荷量Qpdがフォトダイオード(PD)21に残り、Qo−QpdがFD部26へ転送される。t=t5では、露光時間Thighに蓄積された電荷Qiを加えたQpd+Qiがフォトダイオード21に蓄積されており、t=t6で同じ中間電圧で転送することによってフォトダイオード21に電荷Qpdが残り、露光時間Thighに蓄積された電荷Qiを読み出すことができる。   In the operation A, the held charge amount Qpd determined by the applied intermediate voltage remains in the photodiode (PD) 21 and Qo-Qpd is transferred to the FD unit 26. At t = t5, Qpd + Qi added to the charge Qi accumulated at the exposure time Thigh is accumulated in the photodiode 21, and at t = t6, the charge Qpd remains in the photodiode 21 by transferring at the same intermediate voltage. The charge Qi stored at time Thigh can be read out.
一方、動作Bでは、トランジスタの閾値ばらつきや中間電圧のオフセット値によって、動作Aと比べてΔVだけポテンシャル差が発生している。この場合、t=t4にてポテンシャル差ΔVによりフォトダイオード21の保持電荷はΔQだけ変化し、Qpd+ΔQの電荷が残る。それゆえ、このときの転送電荷はQo−(Qpd+ΔQ)となる。   On the other hand, in the operation B, a potential difference of ΔV is generated as compared with the operation A due to the threshold variation of the transistors and the offset value of the intermediate voltage. In this case, the charge held in the photodiode 21 changes by ΔQ due to the potential difference ΔV at t = t4, and the charge of Qpd + ΔQ remains. Therefore, the transfer charge at this time is Qo− (Qpd + ΔQ).
動作Aと同様に、露光時間ThighでQiだけ蓄積電荷が増加した場合、t=t5での蓄積電荷はQpd+ΔQ+Qiとなる。t=t6にて、t=t4と同じ中間電圧で転送を実行した場合、トランジスタの閾値ばらつきや供給される中間電圧のオフセット値、画素配列内の位置は同じであるため、ポテンシャル差ΔVはt=t4と同じになる。このため、保持電荷はQpd+ΔQとなり、転送電荷は露光時間Thighに蓄積された電荷であるQiとなる。露光時間Thighで蓄積された電荷Qiを動作Aでも動作Bでも得られており、ばらつきやオフセットのキャンセル効果が得られる。   Similarly to the operation A, when the accumulated charge increases by Qi at the exposure time Thigh, the accumulated charge at t = t5 is Qpd + ΔQ + Qi. When the transfer is executed at the same intermediate voltage as t = t4 at t = t6, the threshold difference of the transistors, the offset value of the supplied intermediate voltage, and the position in the pixel array are the same. = T4 is the same. Therefore, the retained charge is Qpd + ΔQ, and the transfer charge is Qi that is the charge accumulated during the exposure time Thigh. The charge Qi accumulated at the exposure time Thigh is obtained in both the operation A and the operation B, and the effect of canceling variation and offset can be obtained.
次に、「(3) 画素配列内での転送トランジスタに中間電圧が印加されている時間のばらつき」および「(4) 中間電圧転送における転送残留電荷量のばらつき」をキャンセルする動作について図15を用いて説明する。   Next, FIG. 15 shows an operation for canceling “(3) variation in time during which intermediate voltage is applied to transfer transistors in the pixel array” and “(4) variation in transfer residual charge amount in intermediate voltage transfer”. It explains using.
転送トランジスタ22のゲート電極への中間電圧印加による電荷転送では、転送トランジスタ22がサブスレッショルド領域で動作する。図16は、転送開始前にフォトダイオード21に蓄積されている電荷が、中間電圧の印加により時間とともに転送される特性を示している。フォトダイオード21に蓄積されている初期電荷が、印加される中間電圧で保持できる最大電荷量Qpdよりも少ないQini0〜Qini3の場合は、転送されずにフォトダイオード21に保持され続ける。   In charge transfer by applying an intermediate voltage to the gate electrode of the transfer transistor 22, the transfer transistor 22 operates in the subthreshold region. FIG. 16 shows characteristics in which charges accumulated in the photodiode 21 before the start of transfer are transferred with time by applying an intermediate voltage. In the case of Qini0 to Qini3 in which the initial charge accumulated in the photodiode 21 is smaller than the maximum charge amount Qpd that can be held by the applied intermediate voltage, the initial charge is not transferred but continues to be held in the photodiode 21.
一方、最大電荷量Qpdよりも大きい電荷量Qini4〜Qini8の場合は、電荷転送によりフォトダイオード21に残る電荷が減少していき、最大電荷量Qpdで収束する。ただし、初期状態に大きな差があり転送時間が十分でない場合、最大電荷量Qpdに収束する前に中間電圧転送が終了し、ΔQrだけ残留差が発生する。   On the other hand, in the case of the charge amounts Qini4 to Qini8 which are larger than the maximum charge amount Qpd, the charge remaining in the photodiode 21 is reduced by the charge transfer and converges with the maximum charge amount Qpd. However, if there is a large difference in the initial state and the transfer time is not sufficient, the intermediate voltage transfer is completed before the convergence to the maximum charge amount Qpd, and a residual difference is generated by ΔQr.
図15の動作Aでは、t=t1で電荷Qini が蓄積しており、t=t2で保持電荷Qpdを残して蓄積を継続し、t=t3では露光時間Thighで新たに蓄積した電荷Qiと保持されていた電荷Qpdがフォトダイオード21に蓄積されている。t=t4での中間電圧転送ではQiが転送される。   In the operation A of FIG. 15, the charge Qini is accumulated at t = t1, the accumulation is continued with the retained charge Qpd remaining at t = t2, and the newly accumulated charge Qi is retained at the exposure time Thigh at t = t3. The charged charge Qpd is accumulated in the photodiode 21. In the intermediate voltage transfer at t = t4, Qi is transferred.
一方、初期状態が異なる動作Bでは、t=t2で電荷Qini′が蓄積しており、t=t2で保持電荷Qpdに加えてΔQrだけ残留差が発生している。t=t3では、そこに露光時間Thighで新たに蓄積した電荷Qiが加わり、Qpd+Qi+ΔQrが蓄積されている。t=t4での中間電圧による転送では、蓄積増分Qiだけでなく残留差ΔQrが転送されてしまうが、残留差ΔQrはわずかであるため、動作Aと動作Bのt=t3における状態はほぼ等しく、t=t4における動作Aおよび動作Bにおける保持電荷Qpdも高い相関性を持ち、ほぼ等しい値となる。   On the other hand, in the operation B having a different initial state, the charge Qini ′ is accumulated at t = t2, and a residual difference is generated by ΔQr in addition to the held charge Qpd at t = t2. At t = t3, the charge Qi newly accumulated at the exposure time Thigh is added thereto, and Qpd + Qi + ΔQr is accumulated. In the transfer by the intermediate voltage at t = t4, not only the accumulation increment Qi but also the residual difference ΔQr is transferred. However, since the residual difference ΔQr is small, the states of the operation A and the operation B at t = t3 are almost equal. , The holding charges Qpd in the operation A and the operation B at t = t4 are also highly correlated and have substantially the same value.
これにより、読み出しのための中間電圧による転送の直前では、動作Aも動作Bもフォトダイオード21に保持電荷Qpdと露光時間Thighで蓄積した電荷Qiの和であるQpd+Qiが蓄積されており、同じ状態から増分Qiだけ転送することができる。つまり、図13に示すように、読み出しのための中間電圧転送の初期状態と、その直前の中間電圧印加によるダミー転送の初期状態の相関性を、さらにその前のダミー転送によって高めることにより、読み出し時に露光時間Thighでの増分Qiだけ転送できるようにしている。   As a result, immediately before the transfer by the intermediate voltage for reading, both operation A and operation B are stored in the photodiode 21 with Qpd + Qi, which is the sum of the stored charge Qpd and the charge Qi stored at the exposure time Thigh, in the same state. Can be transferred by increment Qi. That is, as shown in FIG. 13, the correlation between the initial state of the intermediate voltage transfer for reading and the initial state of the dummy transfer due to the application of the intermediate voltage immediately before is further increased by the dummy transfer before that Sometimes only the increment Qi at the exposure time Thigh can be transferred.
その結果、中間電圧転送におけるフォトダイオード21の初期状態に依存する転送残留差ΔQrをより小さくすることができるために、特に高照度領域の画像のS/Nを改善することができる。また、画素配列内で所望の中間電圧が印加されている時間がばらついて転送残留差ΔQrが異なっていても、画素ごとにキャンセル効果があり、読み出しのための中間電圧による転送への影響を抑えることができる。しかも、中間転送動作による高照度領域の画像を複数取得することが可能になるために、動物体のブレ補正に活用できるとともに、画像の加算によるS/N改善の効果がある。   As a result, the transfer residual difference ΔQr depending on the initial state of the photodiode 21 in the intermediate voltage transfer can be further reduced, so that the S / N of an image in a particularly high illuminance region can be improved. Further, even if the time during which a desired intermediate voltage is applied in the pixel array varies and the transfer residual difference ΔQr is different, there is a canceling effect for each pixel, and the influence on transfer due to the intermediate voltage for reading is suppressed. be able to. In addition, since it is possible to acquire a plurality of images in the high illuminance region by the intermediate transfer operation, it can be used for blur correction of the moving object, and there is an effect of improving the S / N by adding the images.
<高S/N化および広ダイナミックレンジ化の処理>
ここで、中間電圧の複数回供給による中間転送によって得られた信号については、一例として、図17に示すように、あらかじめ設定された飽和レベルでクリップして加算することで連続的な入出力特性を得る。例えば、図17では、i回目の読み出しである通常露光での完全転送の結果は通常飽和レベルまで高S/Nで出力し、その前のi−1回目の転送では露光時間を2分の1で中間転送することで約2倍のダイナミックレンジを、i−2回目の転送では露光時間を8分の1で中間転送することで約8倍のダイナミックレンジを可能とし、それぞれの飽和レベル付近でクリップして足し合わせることで、連続的な特性が得られる。
<High S / N and wide dynamic range processing>
Here, as an example, the signal obtained by the intermediate transfer by supplying the intermediate voltage multiple times is clipped and added at a preset saturation level as shown in FIG. Get. For example, in FIG. 17, the result of the complete transfer in the normal exposure which is the i-th readout is output at a high S / N to the normal saturation level, and the exposure time is halved in the previous i-1 transfer. In the middle transfer, approximately twice the dynamic range is possible, and in the i-2th transfer, the exposure time is 1/8 and the intermediate transfer is approximately eight times the dynamic range. Clip and add together to get continuous characteristics.
このようなクリップおよび加算を行うことによる高S/N化および広ダイナミックレンジ化の処理は、例えばCMOSイメージセンサ10の後段に設けられる信号処理回路(図示せず)において、複数回読み出された画像を蓄えておくフレームメモリを用いることによって実行されることになる。   Such a process of increasing S / N and wide dynamic range by performing clipping and addition is read out a plurality of times, for example, in a signal processing circuit (not shown) provided at the subsequent stage of the CMOS image sensor 10. It is executed by using a frame memory for storing images.
ただし、この処理例は一例に過ぎず、複数回読み出された画像が保存されていれば、パーソナルコンピュータなどで処理することも可能であり、またフレームメモリをCMOSイメージセンサ10上に実装することで、当該イメージセンサ10上で処理して最終画像のみ出力する構成を採ることも可能である。   However, this processing example is only an example, and if an image read out a plurality of times is stored, it can be processed by a personal computer or the like, and a frame memory is mounted on the CMOS image sensor 10. Thus, it is also possible to adopt a configuration in which only the final image is processed by processing on the image sensor 10.
(第1実施形態の作用効果)
上述したように、第1実施形態に係るCMOSイメージセンサ10では、単位画素20が転送ゲートである転送トランジスタ22を有する破壊読出しの画素であることで、低暗電流や、1電子あたりの電圧を示す変換効率が高いこと、リセットレベルを相間二重サンプリング(CDS)と呼ばれるノイズキャンセル動作が可能であること、などによる高S/Nという作用効果を奏する。
(Operational effects of the first embodiment)
As described above, in the CMOS image sensor 10 according to the first embodiment, since the unit pixel 20 is a destructive readout pixel having the transfer transistor 22 as a transfer gate, a low dark current and a voltage per electron can be obtained. There is an effect of high S / N due to the high conversion efficiency shown and the fact that the reset level can perform a noise canceling operation called interphase double sampling (CDS).
加えて、本実施形態に係るCMOSイメージセンサ10では、第1露光時間Tlow の期間中に、当該露光時間Tlowによる高感度の第1映像信号を出力する単位画素に転送トランジスタ22を駆動する時間間隔によって決まる第2露光時間Thighに比例して蓄積された信号電荷を読み出して第1映像信号と異なる感度、具体的には低感度の第2映像信号として、好ましくは第1映像信号と異なる複数の感度の映像信号として画素アレイ部11から出力する構成を採ることで、次のような作用効果を奏する。   In addition, in the CMOS image sensor 10 according to the present embodiment, during the first exposure time Tlow, the time interval for driving the transfer transistor 22 to the unit pixel that outputs the first video signal with high sensitivity according to the exposure time Tlow. The signal charges accumulated in proportion to the second exposure time Thigh determined by the above are read, and a sensitivity different from the first video signal, specifically a low-sensitivity second video signal, preferably a plurality of different from the first video signal. By adopting a configuration that outputs from the pixel array unit 11 as a sensitivity video signal, the following operational effects can be obtained.
すなわち、図18に示すように、第2露光時間Thigh(図中、期間B,C)による蓄積動作を第1露光時間Tlow(図中、期間D)内の任意のタイミングに設定できるために、第2映像信号(図中、高輝度信号1,2)の読出しタイミングは任意となる。これにより、最も短い露光時間間隔に依存した高フレームレートは必要なく、映像信号の読出し回数で決まるフレームレートで、より短い露光時間の映像信号を得ることができる。   That is, as shown in FIG. 18, since the accumulation operation by the second exposure time Thigh (periods B and C in the figure) can be set at an arbitrary timing within the first exposure time Tlow (period D in the figure), The read timing of the second video signal (high luminance signals 1 and 2 in the figure) is arbitrary. As a result, a high frame rate depending on the shortest exposure time interval is not necessary, and a video signal with a shorter exposure time can be obtained at a frame rate determined by the number of times the video signal is read.
図18において、Qsatは画素の飽和レベルを、Qmidは画素の飽和レベルQsatと中間電圧保持レベルとの差をそれぞれ示している。また、一点鎖線は高輝度の場合を、二点鎖線は中輝度の場合を、実線は低輝度の場合をそれぞれ表している。そして、第2露光時間Bによる高輝度信号1の読み出しでは、中輝度のときに第2露光時間Bに比例して蓄積された信号電荷Q(B)が第2映像信号として読み出され、第2露光時間Cによる高輝度信号2の読み出しでは、高輝度および中輝度のときに第2露光時間Cに比例して蓄積された信号電荷Q(C)が第2映像信号として読み出される。また、第1露光時間Dによる低輝度信号の読み出しでは、低輝度のときに第1露光時間Dに比例して蓄積された信号電荷Q(D)が第1映像信号として読み出される。   In FIG. 18, Qsat represents the saturation level of the pixel, and Qmid represents the difference between the saturation level Qsat of the pixel and the intermediate voltage holding level. Also, the alternate long and short dash line represents the case of high luminance, the alternate long and two short dashes line represents the case of medium luminance, and the solid line represents the case of low luminance. Then, in the reading of the high luminance signal 1 by the second exposure time B, the signal charge Q (B) accumulated in proportion to the second exposure time B at the middle luminance is read as the second video signal. In reading out the high luminance signal 2 by the two exposure time C, the signal charge Q (C) accumulated in proportion to the second exposure time C at the high luminance and medium luminance is read out as the second video signal. Further, in the readout of the low luminance signal by the first exposure time D, the signal charge Q (D) accumulated in proportion to the first exposure time D when the luminance is low is read as the first video signal.
因みに、単位画素20が非破壊読出しの画素の場合は、蓄積時間中の任意のタイミングで画素から映像信号を読み出すことはできるものの、露光時間が短い第2露光時間Thighの映像信号を取得するには、第2露光時間Thighで決まるフレーム間隔で映像信号を読み出す必要がある。すなわち、最も短い露光時間間隔で映像信号を読み出す高フレームレートが必要となる。   Incidentally, when the unit pixel 20 is a non-destructive readout pixel, a video signal can be read from the pixel at an arbitrary timing during the accumulation time, but a video signal having a second exposure time Thigh with a short exposure time is acquired. Needs to read video signals at frame intervals determined by the second exposure time Thigh. That is, a high frame rate for reading out the video signal at the shortest exposure time interval is required.
特に、本実施形態に係るCMOSイメージセンサ10では、第1制御電圧の供給および第2制御電圧の供給の前に、転送トランジスタ22によって転送された信号電荷を蓄積するFD部26を所定電位(本例では、電源電位VDD)にリセットする構成を採っているために、転送トランジスタ22を駆動する時間間隔で決まる露光時間(B,C,D)に比例した感度の映像信号を得ることができる。また、映像信号に画素バラツキとして、転送トランジスタ22の閾値バラツキや、フォトダイオード21の寄生容量のバラツキ、即ち飽和電子数のバラツキ、中間電圧のバラツキなどが含まれることもない。   In particular, in the CMOS image sensor 10 according to the present embodiment, the FD unit 26 that accumulates the signal charges transferred by the transfer transistor 22 is set to a predetermined potential (the main voltage) before the first control voltage and the second control voltage are supplied. In the example, since the power supply potential VDD) is reset, a video signal having a sensitivity proportional to the exposure time (B, C, D) determined by the time interval for driving the transfer transistor 22 can be obtained. Further, the pixel variation in the video signal does not include the threshold variation of the transfer transistor 22, the parasitic capacitance variation of the photodiode 21, that is, the saturation electron number variation, the intermediate voltage variation, and the like.
因みに、第1制御電圧の供給および第2制御電圧の供給の前に、FD部26をリセットする構成を採らない場合には、図19に示すように、最初の転送で得られる信号電荷は、露光時間Aの期間中に、中間電圧供給時の保持量を超えたタイミングから転送までの期間A′に蓄積された電荷Q(A′)となっており、露光時間Aに比例していない。保持量を超えるタイミングは入射光の強度や受光素子の感度によって異なる。   Incidentally, in the case where the FD unit 26 is not reset before the first control voltage and the second control voltage are supplied, as shown in FIG. During the exposure time A, the charge Q (A ′) accumulated in the period A ′ from the timing when the holding amount at the time of supplying the intermediate voltage is exceeded to the transfer is not proportional to the exposure time A. The timing exceeding the holding amount varies depending on the intensity of incident light and the sensitivity of the light receiving element.
また、露光時間Bで蓄積された電荷Q(B)は転送されることで電荷Q(A′)と加算されてしまうために、映像信号としてはQ(A′)+Q(B)となり、露光時間A+Bとも、露光時間Bとも比例していない。さらに、前の露光時間(例えば、露光時間Bに対して露光時間A、露光時間Cに対して露光時間Aと露光時間B)にて受光部が飽和してしまう場合は、飽和レベルQsatと中間電圧による保持レベルとの差であるQmidが映像信号に含まれるため、露光時間に比例した感度の映像信号を得ることができない。   Further, since the charge Q (B) accumulated in the exposure time B is transferred and added to the charge Q (A ′), the video signal becomes Q (A ′) + Q (B), and exposure is performed. Neither time A + B nor exposure time B is proportional. Further, when the light receiving unit is saturated at the previous exposure time (for example, exposure time A with respect to exposure time B, exposure time A and exposure time B with respect to exposure time C), the saturation level Qsat and intermediate Since Qmid, which is the difference from the holding level due to voltage, is included in the video signal, a video signal having a sensitivity proportional to the exposure time cannot be obtained.
また、本実施形態でいうところの第3制御電圧の供給(先行するダミー中間転送)がなく、もし個々の転送による電荷を個別に映像信号として読み出す場合、その最短の露光時間の時間間隔で映像信号を画素アレイ部11から読み出す必要があるために、最短の露光時間(Cなど)で決まる高フレームレートの映像信号の読み出しが必要になる。   In addition, if the third control voltage (previous dummy intermediate transfer) referred to in the present embodiment is not provided, and the charges due to the individual transfers are individually read out as video signals, the video is displayed at the shortest exposure time interval. Since it is necessary to read out the signal from the pixel array unit 11, it is necessary to read out a video signal having a high frame rate determined by the shortest exposure time (C or the like).
また、本実施形態に係るCMOSイメージセンサ10において、高感度の第1映像信号を出力する単位画素から低感度の第2映像信号を出力するということは、第1,第2映像信号を画素アレイ部11の画素配列を空間的に分割することなく同じ画素から読み出すことを意味する。このように、画素配列を空間的に分割することなく、同じ画素から第1,第2映像信号を出力する構成を採ることで、すべての画素から複数の感度(複数の露光時間)の映像信号を得ることができるために、解像度が劣化することはない。   In the CMOS image sensor 10 according to the present embodiment, outputting a low-sensitivity second video signal from a unit pixel that outputs a high-sensitivity first video signal means that the first and second video signals are converted into a pixel array. This means that the pixel array of the unit 11 is read from the same pixel without being spatially divided. In this way, by adopting a configuration in which the first and second video signals are output from the same pixel without spatially dividing the pixel array, video signals having a plurality of sensitivities (a plurality of exposure times) are obtained from all the pixels. Therefore, the resolution is not deteriorated.
因みに、例えば図20に示すように、奇数行の単位画素には第1露光時間(長い露光時間)を設定して奇数行からは高感度の画像(第1映像信号)を出力し、偶数行の単位画素には第2露光時間(短い露光時間)を設定して偶数行からは低感度の画像(第2映像信号)を出力する、という具合に画素配列を空間的に分割した場合には、高感度、低感度の画像の情報量が画素数の半分になるために、解像度が落ちる。   For example, as shown in FIG. 20, a first exposure time (long exposure time) is set for unit pixels in odd rows, and a high-sensitivity image (first video signal) is output from the odd rows, and even rows are output. When the pixel array is spatially divided such that a second exposure time (short exposure time) is set for the unit pixel and a low-sensitivity image (second video signal) is output from the even-numbered rows. Because the amount of information of high-sensitivity and low-sensitivity images is half the number of pixels, the resolution decreases.
また、本実施形態に係るCMOSイメージセンサ10では、図21(A)に示すように、第2露光時間Thighを第1露光時間Tlow内に設定することで、フレーム期間を時間的に分割することもない。したがって、第1露光時間Tlow内として最大でフレーム期間と同じ時間を確保することができるために、第2露光時間Thighでダイナミックレンジの拡大を図りつつ、第1映像信号の感度を落とすことなく、高S/N(高画質)の映像信号の取得が可能になる。   Further, in the CMOS image sensor 10 according to the present embodiment, as shown in FIG. 21A, the frame period is divided in time by setting the second exposure time Thigh within the first exposure time Tlow. Nor. Therefore, since the maximum time within the first exposure time Tlow can be secured as long as the frame period, the dynamic range is expanded at the second exposure time Thigh without reducing the sensitivity of the first video signal. A high S / N (high image quality) video signal can be acquired.
因みに、いわゆるマルチサンプリングと呼ばれる複数回露光では、図21(B)に示すように、フレーム期間を時間的に分割して、長い露光時間(第1露光時間)と短い露光時間(第2露光時間)とを設定するために、第1露光時間は必ずフレーム期間よりも短くなり、感度が落ち、その結果画質が劣化する。   Incidentally, in the multiple exposure called so-called multi-sampling, as shown in FIG. 21B, the frame period is divided in time, and a long exposure time (first exposure time) and a short exposure time (second exposure time). ), The first exposure time is always shorter than the frame period, the sensitivity is lowered, and as a result, the image quality is deteriorated.
また、本実施形態に係るCMOSイメージセンサ10では、より具体的な駆動として、転送トランジスタ22のゲート電極に複数の第1中間電圧を第2制御電圧として順次供給した際に転送トランジスタ22によってFD部26に転送される信号電荷を1回以上読み出す駆動を行選択回路12および先行選択回路13による駆動の下に実行することで、転送トランジスタ22の閾値ばらつきをキャンセルすることができる。これにより、低照度にて通常飽和レベルを狭めることなく線形かつ高S/Nでの信号取得を可能にするとともに、通常飽和レベル以上の入射光に対しても線形領域での良好なS/Nを実現しながらダイナミックレンジを拡大できる。   Further, in the CMOS image sensor 10 according to the present embodiment, as a more specific drive, when the plurality of first intermediate voltages are sequentially supplied to the gate electrode of the transfer transistor 22 as the second control voltage, the transfer transistor 22 causes the FD section. The threshold value variation of the transfer transistor 22 can be canceled by executing the drive for reading the signal charge transferred to the signal 26 one or more times under the drive of the row selection circuit 12 and the preceding selection circuit 13. This enables linear and high S / N signal acquisition without reducing the normal saturation level at low illuminance, and good S / N in the linear region for incident light above the normal saturation level. The dynamic range can be expanded while realizing
特に、複数の第1中間電圧(第2制御電圧)のいずれか1つ又は複数の個々に先行する第2の中間電圧(第3制御電圧)を、当該いずれか1つ又は複数の個々の第1中間電圧と同じ電圧値にする、具体的には、複数の第1中間電圧をV1,V2,…(これら第1中間電圧は同じ電圧値でも、異なる電圧値でもよい)とした場合に、V1に先行する第2の中間電圧をV1と同じ電圧値にし、V2に先行する第2の中間電圧をV2と同じ電圧値にし、V1とV2の電圧値が異なるときは第2の中間電圧もそれぞれ異なる電圧値にすることで、転送トランジスタ22の閾値ばらつきに加えて、供給される中間電圧Vtrgのオフセット値や、画素配列内での中間電圧Vtrgのオフセット値や、画素配列内での転送トランジスタ22に中間電圧Vtrgが印加されている時間のばらつきや、中間電圧Vtrgの印加による中間転送における転送残留電荷量のばらつきについてもキャンセルすることができるために、特に高照度領域の画像のS/Nを改善できる効果がある。   In particular, any one or more of the first intermediate voltages (second control voltages) or the second intermediate voltage (third control voltage) preceding each of the first intermediate voltages (second control voltages) may be replaced with any one or more individual second voltages. When the first intermediate voltage is set to the same voltage value as one intermediate voltage, specifically, the plurality of first intermediate voltages are set to V1, V2,... (These first intermediate voltages may be the same voltage value or different voltage values). The second intermediate voltage preceding V1 is set to the same voltage value as V1, the second intermediate voltage preceding V2 is set to the same voltage value as V2, and when the voltage values of V1 and V2 are different, the second intermediate voltage is also By using different voltage values, in addition to the threshold variation of the transfer transistor 22, the offset value of the supplied intermediate voltage Vtrg, the offset value of the intermediate voltage Vtrg in the pixel array, and the transfer transistor in the pixel array 22 to intermediate voltage Vt Since it is possible to cancel the variation in the time during which g is applied and the variation in the residual charge amount in the intermediate transfer due to the application of the intermediate voltage Vtrg, the effect of improving the S / N of the image particularly in the high illuminance region There is.
なお、同じ電圧値の中間電圧を複数回供給する時間間隔、具体的には、図12の垂直走査2と垂直走査3との時間間隔および垂直走査3と垂直走査1bとの時間間隔を等しくするとしたが、必ずしも等しくなくてもそれ相応のキャンセル効果を得ることができる。ただし、時間間隔が等しい方が、供給される中間電圧Vtrgのオフセット値や、画素配列内での中間電圧Vtrgのオフセット値や、画素配列内での転送トランジスタ22に中間電圧Vtrgが印加されている時間のばらつきや、中間電圧Vtrgの印加による中間転送における転送残留電荷量のばらつきについてより確実にキャンセルできる効果がある。   Note that the time interval for supplying the intermediate voltage of the same voltage value a plurality of times, specifically, the time interval between the vertical scan 2 and the vertical scan 3 and the time interval between the vertical scan 3 and the vertical scan 1b in FIG. However, even if they are not necessarily equal, a corresponding canceling effect can be obtained. However, when the time interval is equal, the offset value of the supplied intermediate voltage Vtrg, the offset value of the intermediate voltage Vtrg in the pixel array, or the intermediate voltage Vtrg is applied to the transfer transistor 22 in the pixel array. There is an effect that the variation in time and the variation in the residual transfer charge amount in the intermediate transfer due to the application of the intermediate voltage Vtrg can be canceled more reliably.
以上により、屋内や野外、昼間や夜間といった多様な環境下での外光の変化に対して、低照度シーンにおいてS/Nの高い高画質な画像を取得することが可能になるとともに、高照度シーンにおいて飽和の少ない画像を線形応答による高画質で取得でき、さらに低照度と高照度の混在するコントラストの高いシーンにおいても、低照度部分では高S/Nを維持したまま高照度部分の飽和を回避することができる。   As described above, it is possible to obtain a high-quality image with a high S / N in a low-light scene in response to changes in external light in various environments such as indoors, outdoors, daytime, and nighttime. Images with less saturation in the scene can be acquired with high image quality by linear response, and even in high-contrast scenes with a mixture of low and high illuminance, saturation of the high illuminance part is maintained while maintaining high S / N in the low illuminance part. It can be avoided.
加えて、高感度化を目的として通常の画素配列の中に感度の高い画素を配置した場合においても、高感度画素に露光時間を合わせて通常画素のS/Nを劣化させる必要はなく、通常画素の適正露光に合わせて高感度画素の高S/N画像を得ることができ、後段の高画質化の処理に有利となる。   In addition, even when high-sensitivity pixels are arranged in a normal pixel array for the purpose of increasing sensitivity, it is not necessary to match the exposure time with the high-sensitivity pixels and degrade the S / N of the normal pixels. A high S / N image of a high sensitivity pixel can be obtained in accordance with the appropriate exposure of the pixel, which is advantageous for the subsequent high image quality processing.
しかも、単位回路20としては、構成素子を増やすことなく、従来の画素回路をそのまま利用することができるために、単位回路20の回路規模が増大することがなく、したがって、単位回路20の回路規模の増大による画素数の低下、ひいては解像度の低下を招くことなく、所期の目的を達成できる。   In addition, since the conventional pixel circuit can be used as it is without increasing the number of constituent elements as the unit circuit 20, the circuit scale of the unit circuit 20 does not increase. The intended purpose can be achieved without causing a decrease in the number of pixels due to an increase in the resolution, and hence a decrease in resolution.
(第1変形例)
なお、上記実施形態では、読み出し動作(図12の垂直走査1b)に先行する垂直走査を2回(図12の垂直走査2,3)実行するとしたが、2回に限られるものではなく、図22に示すように、3回以上、本例では4回(垂直走査2〜5))実行することも可能である。この場合、行選択回路を追加するか、あるいは、走査の終了した行選択回路を再度使う、あるいは、2行以上選択可能な行選択回路を用いるようにすればよい。
(First modification)
In the above embodiment, the vertical scan preceding the read operation (vertical scan 1b in FIG. 12) is executed twice (vertical scans 2 and 3 in FIG. 12). However, the present invention is not limited to two. As shown in FIG. 22, it is possible to execute three or more times, in this example, four times (vertical scanning 2 to 5). In this case, a row selection circuit may be added, a row selection circuit that has been scanned is used again, or a row selection circuit that can select two or more rows may be used.
また、図23に示すように、読み出し動作(図12の垂直走査1b)に先行する垂直走査2や垂直走査3では、そのいずれかあるいは全ての転送電荷を読み出してからFD部26をリセットするようにしてもよい。   Further, as shown in FIG. 23, in the vertical scanning 2 and the vertical scanning 3 preceding the reading operation (vertical scanning 1b in FIG. 12), the FD unit 26 is reset after reading any or all of the transfer charges. It may be.
(第2変形例)
また、上記実施形態では、図12における第1中間電圧を供給する垂直走査1bと、フォトダイオード21に蓄積された電荷を完全にFD部26に転送すべく前記供給電圧(中間電圧)とは異なる電圧を供給する垂直走査1cを、図24の垂直走査1bのように共通化してもよい。この場合の駆動タイミングを図25に示す。
(Second modification)
Further, in the above embodiment, the vertical scanning 1b for supplying the first intermediate voltage in FIG. 12 is different from the supply voltage (intermediate voltage) for completely transferring the charges accumulated in the photodiode 21 to the FD unit 26. The vertical scan 1c for supplying the voltage may be shared as in the vertical scan 1b in FIG. The drive timing in this case is shown in FIG.
この第2変形例の場合、同じ垂直走査において、第1中間電圧によって転送された電荷の読み出しと、フォトダイオード21に残された全ての電荷の読み出しとが、同じ行において連続して実行される。また、行ごとに高照度領域の画像と低照度領域の画像とが交互に出力されるため、後段の信号処理において1画像分のフレームメモリを必要としない。   In the case of the second modified example, in the same vertical scanning, the reading of the charges transferred by the first intermediate voltage and the reading of all the charges remaining in the photodiode 21 are continuously executed in the same row. . In addition, since the image in the high illuminance area and the image in the low illuminance area are alternately output for each row, a frame memory for one image is not required in the subsequent signal processing.
(第3変形例)
また、図26に示すように、完全転送による通常の読み出し動作(垂直走査1c)の前に、複数の中間電圧の印加による読み出し動作(垂直走査1b,1b′)を実行する場合には、それぞれの垂直走査に先行して、それぞれの供給電圧と同じ電圧を複数回の垂直走査で供給して、例えば、図26の垂直走査2,3,2′,3′を実行するようにすることも可能である。
(Third Modification)
As shown in FIG. 26, when a read operation (vertical scan 1b, 1b ') by applying a plurality of intermediate voltages is executed before a normal read operation (vertical scan 1c) by complete transfer, Prior to the vertical scan of FIG. 26, the same voltage as each supply voltage is supplied by a plurality of vertical scans, and for example, the vertical scans 2, 3, 2 ′, 3 ′ of FIG. 26 may be executed. Is possible.
このとき、垂直走査2と垂直走査3との時間間隔T0と、垂直走査3と垂直走査1bとの時間間隔T0とが等しい時間で、垂直走査2′と垂直走査3′との時間間隔T1と、垂直走査3′と垂直走査1b′との時間間隔T1とが等しい時間である方が好ましいが、時間間隔T0と時間間隔T1とは異なる時間であってもよい。   At this time, the time interval T0 between the vertical scan 2 and the vertical scan 3 is equal to the time interval T0 between the vertical scan 3 and the vertical scan 1b, and the time interval T1 between the vertical scan 2 'and the vertical scan 3' is equal to the time interval T1. The time interval T1 between the vertical scan 3 'and the vertical scan 1b' is preferably the same time, but the time interval T0 and the time interval T1 may be different times.
このように、中間電圧転送+読み出しと中間電圧でのダミー転送との組を複数回実行する場合、それぞれ異なる時間間隔(T0/T1)とすることにより、高照度領域の画像を取得するための露光時間Thighを複数設定することができるために、感度の異なる高照度領域の画像を複数取得することができる。その結果、中照度領域でのS/Nを改善できることになる。   As described above, when the combination of the intermediate voltage transfer + reading and the dummy transfer at the intermediate voltage is executed a plurality of times, the time interval (T0 / T1) is set to be different to acquire an image of the high illuminance region. Since a plurality of exposure times Thigh can be set, a plurality of images in a high illuminance region with different sensitivities can be acquired. As a result, the S / N in the medium illuminance region can be improved.
すなわち、中間電圧転送+読み出しと中間電圧でのダミー転送との組を複数回実行する際に、時間間隔を変えることは、得られる画像の感度を変えることと等価になる。たとえば、低照度取得の露光時間Thighを1として、複数の第1制御電圧に先行する第2制御電圧の時間間隔Thigh_1,Thigh_2,Thigh_3を1/10,1/100,1/1000とした場合、1/10の感度の画像、1/100の感度の画像、1/1000の感度の画像が段階的に得られることになる。一般的に、感度のより高い画像はダイナミックレンジが制限されている一方で、ノイズが小さく画質が良いために、複数の感度を段階的に取得して合成した方が、より良い画質の画が得られる。   That is, changing the time interval when executing the combination of the intermediate voltage transfer + reading and the dummy transfer at the intermediate voltage a plurality of times is equivalent to changing the sensitivity of the obtained image. For example, when the exposure time Thigh for low illuminance acquisition is 1, and the time intervals Thigh_1, Thigh_2, and Thigh_3 of the second control voltage preceding the plurality of first control voltages are 1/10, 1/100, 1/1000, An image having a sensitivity of 1/10, an image having a sensitivity of 1/100, and an image having a sensitivity of 1/1000 are obtained in stages. In general, images with higher sensitivity have a limited dynamic range, but have lower noise and better image quality. can get.
また、垂直走査2,3,1bと垂直走査2′,3′,1b′で転送トランジスタ22のゲート電極に供給する電圧については、等しい電圧値であってももよいし、異なる電圧値であってもよい。ただし、それぞれ異なる電圧値の中間電圧を供給することにより、低照度領域の蓄積電荷を損なわずに、低照度領域の画像を取得することができる。すなわち、低照度領域の飽和電荷量を維持する効果が得られる。   The voltages supplied to the gate electrode of the transfer transistor 22 in the vertical scans 2, 3, 1b and the vertical scans 2 ′, 3 ′, 1b ′ may be equal or different. May be. However, by supplying intermediate voltages having different voltage values, it is possible to acquire an image in the low illuminance region without impairing the accumulated charge in the low illuminance region. That is, the effect of maintaining the saturation charge amount in the low illuminance region can be obtained.
[第2実施形態]
図27は、本発明の第2実施形態に係る固体撮像装置、例えばCMOSイメージセンサの構成例を示すシステム構成図であり、図中、図1と同等部分には同一符号を付して示している。
[Second Embodiment]
FIG. 27 is a system configuration diagram showing a configuration example of a solid-state imaging device according to the second embodiment of the present invention, for example, a CMOS image sensor. In FIG. 27, the same components as those in FIG. Yes.
第1実施形態に係るCMOSイメージセンサ10が、画素アレイ部11の各画素20を画素行毎に順次走査して信号のリセットを行うローリングシャッタ(フォーカルプレーンシャッタ)撮像に対応しているのに対して、本実施形態に係るCMOSイメージセンサ50は、画素アレイ部11の全画素20に対して同一のタイミングで露光を行うグローバルシャッタ(全画素一括の電子シャッタ)撮像に対応している。   The CMOS image sensor 10 according to the first embodiment is compatible with rolling shutter (focal plane shutter) imaging in which each pixel 20 of the pixel array unit 11 is sequentially scanned for each pixel row to reset a signal. The CMOS image sensor 50 according to the present embodiment is compatible with global shutter (electronic shutter for all pixels) imaging that exposes all the pixels 20 of the pixel array unit 11 at the same timing.
具体的には、本実施形態に係るCMOSイメージセンサ50は、グローバルシャッタ撮像を実現するために、図1の先行選択回路13に代えて、複数行を同時に選択する複数行同時選択回路51を備えている。さらに、図示しないが、グローバルシャッタに対応するために、CMOSイメージセンサ50の光学上の前段にメカニカルシャッタ(以下、「メカシャッタ」と略称する)を備えることになる。それ以外の構成は、基本的に、第1実施形態に係るCMOSイメージセンサ10と同じである。   Specifically, the CMOS image sensor 50 according to the present embodiment includes a multiple-row simultaneous selection circuit 51 that simultaneously selects a plurality of rows in place of the preceding selection circuit 13 of FIG. 1 in order to realize global shutter imaging. ing. Further, although not shown, a mechanical shutter (hereinafter abbreviated as “mechanical shutter”) is provided upstream of the CMOS image sensor 50 in order to cope with the global shutter. Other configurations are basically the same as those of the CMOS image sensor 10 according to the first embodiment.
続いて、上記構成の本実施形態に係るCMOSイメージセンサ50の動作について、図28のタイミング図を用いて説明する。   Next, the operation of the CMOS image sensor 50 according to this embodiment having the above-described configuration will be described with reference to the timing chart of FIG.
メカシャッタが開いている期間中に、複数行同時選択回路51によって複数行を同時に選択し、フォトダイオード21の蓄積電荷を掃き出す。メカシャッタを閉じるタイミングに先行して、複数行同時選択回路51によって同時に選択された複数行の転送トランジスタ22のゲート電極に、電圧値が等しい中間電圧を等しい時間間隔T0で1回又は複数回(本例では、2回)供給する。   During a period in which the mechanical shutter is open, a plurality of rows are simultaneously selected by the plurality of rows simultaneous selection circuit 51 and the charge accumulated in the photodiode 21 is swept out. Prior to the timing of closing the mechanical shutter, an intermediate voltage having the same voltage value is applied to the gate electrodes of the transfer transistors 22 of the plurality of rows simultaneously selected by the multi-row simultaneous selection circuit 51 once or a plurality of times (at the same time interval T0). In the example, it is supplied twice).
メカシャッタを閉じたあと、垂直走査回路12による垂直走査1bで、先の中間電圧と同じ電圧値の中間電圧を転送トランジスタ22のゲート電極に供給し、当該転送トランジスタ22によってフォトダイオード21からFD部20に転送した電荷を読み出す。さらに、垂直走査回路12による垂直走査1cで、フォトダイオード21の蓄積電荷をFD部26に完全に転送し、この転送電荷を読み出す。   After the mechanical shutter is closed, an intermediate voltage having the same voltage value as the previous intermediate voltage is supplied to the gate electrode of the transfer transistor 22 in the vertical scanning 1b by the vertical scanning circuit 12, and the transfer transistor 22 causes the photodiode 21 to the FD section 20 to be supplied. Read the charge transferred to. Further, in the vertical scanning 1c by the vertical scanning circuit 12, the accumulated charge in the photodiode 21 is completely transferred to the FD unit 26, and the transferred charge is read out.
上述した駆動により、グローバルシャッタ対応のCMOSイメージセンサ50においても、ローリングシャッタ対応のCMOSイメージセンサ10の場合と同様に、転送トランジスタ22のゲート電極に中間電圧を制御電圧として複数回供給し、その際に転送トランジスタ22によって転送される信号電荷を2回以上読み出す駆動を行選択回路12および先行選択回路13による駆動の下に実行することで、転送トランジスタ22の閾値ばらつきをキャンセルすることができる。因みに、グローバルシャッタでは、ローリングシャッタ(垂直走査による電荷掃き出し)によるアーチファクトが発生しない。   With the above-described driving, in the CMOS image sensor 50 corresponding to the global shutter, as in the case of the CMOS image sensor 10 corresponding to the rolling shutter, an intermediate voltage is supplied to the gate electrode of the transfer transistor 22 as a control voltage a plurality of times. The threshold value variation of the transfer transistor 22 can be canceled by executing the drive for reading the signal charge transferred by the transfer transistor 22 twice or more under the drive of the row selection circuit 12 and the preceding selection circuit 13. Incidentally, in the global shutter, an artifact caused by a rolling shutter (charge sweeping out by vertical scanning) does not occur.
特に、転送トランジスタ22のゲート電極に複数回供給する中間電圧を同じ電圧値にすることで、供給される中間電圧のオフセット値や、画素配列内での中間電圧のオフセット値や、画素配列内での転送トランジスタに中間電圧が印加されている時間のばらつきや、中間電圧印加による中間転送における転送残留電荷量のばらつきについてもキャンセルできる。これにより、低照度にて通常飽和レベルを狭めることなく線形かつ高S/Nでの信号取得を可能にするとともに、通常飽和レベル以上の入射光に対しても線形領域での良好なS/Nを実現しながらダイナミックレンジを拡大できる。   In particular, by setting the intermediate voltage supplied to the gate electrode of the transfer transistor 22 a plurality of times to the same voltage value, the offset value of the supplied intermediate voltage, the offset value of the intermediate voltage in the pixel array, The variation in time during which the intermediate voltage is applied to the transfer transistors and the variation in the residual transfer charge amount in the intermediate transfer due to the intermediate voltage application can also be canceled. This enables linear and high S / N signal acquisition without reducing the normal saturation level at low illuminance, and good S / N in the linear region for incident light above the normal saturation level. The dynamic range can be expanded while realizing
[第3実施形態]
図29は、本発明の第3実施形態に係る固体撮像装置、例えばCMOSイメージセンサの構成例を示すシステム構成図であり、図中、図1および図27と同等部分には同一符号を付して示している。
[Third Embodiment]
FIG. 29 is a system configuration diagram showing a configuration example of a solid-state imaging device according to the third embodiment of the present invention, for example, a CMOS image sensor. In FIG. 29, the same parts as those in FIG. 1 and FIG. It shows.
図29に示すように、本実施形態に係るCMOSイメージセンサ60は、通常の行選択を行う行選択回路12に加えて、図1に示す先行選択回路13と、図27に示す複数行同時選択回路51とを備えた構成となっている。それ以外の構成は、基本的に、第1実施形態に係るCMOSイメージセンサ10と同じである。   As shown in FIG. 29, the CMOS image sensor 60 according to the present embodiment includes the preceding selection circuit 13 shown in FIG. 1 and the multiple row simultaneous selection shown in FIG. 27 in addition to the row selection circuit 12 that performs normal row selection. The circuit 51 is provided. Other configurations are basically the same as those of the CMOS image sensor 10 according to the first embodiment.
このように、先行選択回路13と複数行同時選択回路51とを併せ持つ構成を採ることにより、フォーカルプレーンシャッタ対応の駆動と、グローバルシャッタ対応の駆動とを切り換えて実行することが可能となり、いずれの場合にも、低照度にて通常飽和レベルを狭めることなく線形かつ高S/Nでの信号取得を可能にするとともに、通常飽和レベル以上の入射光に対しても線形領域での良好なS/Nを実現しながらダイナミックレンジを拡大できる。   In this way, by adopting a configuration having both the preceding selection circuit 13 and the multiple-row simultaneous selection circuit 51, it becomes possible to switch between the driving corresponding to the focal plane shutter and the driving corresponding to the global shutter, and to execute them. Even in this case, it is possible to obtain a signal with linear and high S / N without reducing the normal saturation level at low illuminance, and good S / N in the linear region for incident light above the normal saturation level. The dynamic range can be expanded while realizing N.
[CCDイメージセンサへの適用]
以上説明した第1乃至第3実施形態(変形例を含む)では、CMOSイメージセンサに適用した場合を例に挙げて説明したが、本発明はCMOSイメージセンサに限らず、増幅型の固体撮像装置全般に、さらには光電変換素子からの信号電荷の読み出し部分に関する発明であることから、CCDイメージセンサに代表される電荷転送型の固体撮像装置にも同様に適用可能である。
[Application to CCD image sensor]
In the first to third embodiments (including modifications) described above, the case where the present invention is applied to a CMOS image sensor has been described as an example. However, the present invention is not limited to a CMOS image sensor, but an amplification type solid-state imaging device. In general, since the invention relates to a portion for reading signal charges from a photoelectric conversion element, the invention can be similarly applied to a charge transfer type solid-state imaging device represented by a CCD image sensor.
図30に、CCDイメージセンサに適用した場合の例を示す。CCDイメージセンサでは、光電変換素子であるフォトダイオード(受光部)71で光電変換され、ここに蓄積された信号電荷は、転送ゲート(読み出しゲート)72によって垂直CCD(垂直転送部)73に転送され、当該垂直CCD73による垂直転送によって読み出されることになる。このCCDイメージセンサにおいて、転送ゲート72に先述した中間電圧Vtrgを制御電圧として印加することで、垂直CCD73へ転送する電子量を制御することができる。   FIG. 30 shows an example when applied to a CCD image sensor. In the CCD image sensor, photoelectric conversion is performed by a photodiode (light receiving unit) 71 which is a photoelectric conversion element, and signal charges accumulated therein are transferred to a vertical CCD (vertical transfer unit) 73 by a transfer gate (read gate) 72. The data is read out by the vertical transfer by the vertical CCD 73. In this CCD image sensor, the amount of electrons transferred to the vertical CCD 73 can be controlled by applying the above-described intermediate voltage Vtrg to the transfer gate 72 as a control voltage.
入射光が弱いとき(A)は、光電変換された電子量が少ないために、転送ゲート72に中間電圧Vtrgを印加しても、フォトダイオード71の蓄積電子は、転送ゲート72の下のポテンシャルを超えられずフォトダイオード71内に保持される。一方、入射光が強いとき(B)は、光電変換された電子量が多いために、転送ゲート72に中間電圧Vtrgを印加することで、フォトダイオード71の蓄積電子は、転送ゲート72の下のポテンシャルを超えて垂直CCD73へ部分的に転送される。   When the incident light is weak (A), since the amount of photoelectrically converted electrons is small, even if the intermediate voltage Vtrg is applied to the transfer gate 72, the accumulated electrons of the photodiode 71 have a potential below the transfer gate 72. It is not exceeded and is held in the photodiode 71. On the other hand, when the incident light is strong (B), since the amount of photoelectrically converted electrons is large, the intermediate voltage Vtrg is applied to the transfer gate 72, so that the accumulated electrons of the photodiode 71 are below the transfer gate 72. It is partially transferred to the vertical CCD 73 beyond the potential.
そして、CMOSイメージセンサの場合と同様の制御タイミングで中間電圧Vtrgを印加することで、CMOSイメージセンサの場合と同様に、低照度での信号電荷を保持したまま、高照度において転送ゲート72への中間電圧Vtrgの印加による中間転送によって信号取得が実行できる。   Then, by applying the intermediate voltage Vtrg at the same control timing as in the case of the CMOS image sensor, as in the case of the CMOS image sensor, the signal charge at the low illuminance is maintained and the transfer gate 72 is supplied to the transfer gate 72 at the high illuminance. Signal acquisition can be performed by intermediate transfer by application of the intermediate voltage Vtrg.
[撮像装置]
先述した第1乃至第3実施形態(変形例を含む)に係るCMOSイメージセンサ10,50,60は、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイス(画像入力デバイス)として用いて好適なものである。
[Imaging device]
The CMOS image sensors 10, 50, 60 according to the first to third embodiments (including modifications) described above are used as an imaging device (image input device) in an imaging apparatus such as a digital still camera or a video camera. Is preferred.
ここに、撮像装置とは、撮像デバイスとしての固体撮像装置、当該固体撮像装置の撮像面(受光面)上に被写体の像光を結像させる光学系および当該固体撮像装置の信号処理回路を含むカメラモジュール(例えば、携帯電話等の電子機器に搭載されて用いられる)、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言うものとする。   Here, the imaging device includes a solid-state imaging device as an imaging device, an optical system that forms image light of a subject on an imaging surface (light-receiving surface) of the solid-state imaging device, and a signal processing circuit of the solid-state imaging device. A camera module (for example, used by being mounted on an electronic device such as a mobile phone) and a camera system such as a digital still camera or a video camera equipped with the camera module.
図31は、本発明に係る撮像装置の構成の一例を示すブロック図である。図31に示すように、本発明に係る撮像装置は、レンズ81を含む光学系、撮像デバイス(撮像部)82、カメラ信号処理回路83等によって構成されている。   FIG. 31 is a block diagram showing an example of the configuration of the imaging apparatus according to the present invention. As shown in FIG. 31, the imaging apparatus according to the present invention includes an optical system including a lens 81, an imaging device (imaging unit) 82, a camera signal processing circuit 83, and the like.
レンズ81は、被写体からの像光を撮像デバイス82の撮像面に結像する。撮像デバイス82は、レンズ81によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス82として、先述した第1乃至第3実施形態(変形例を含む)に係るCMOSイメージセンサ10,50,60が用いられる。カメラ信号処理部83は、撮像デバイス82から出力される画像信号に対して種々の信号処理を行う。   The lens 81 forms image light from the subject on the imaging surface of the imaging device 82. The imaging device 82 outputs an image signal obtained by converting the image light imaged on the imaging surface by the lens 81 into an electrical signal for each pixel. As the imaging device 82, the CMOS image sensors 10, 50, 60 according to the first to third embodiments (including modifications) described above are used. The camera signal processing unit 83 performs various signal processes on the image signal output from the imaging device 82.
上述したように、ビデオカメラや電子スチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像デバイス82として先述した第1乃至第3実施形態に係るCMOSイメージセンサ10,50,60を用いることで、当該CMOSイメージセンサ10,50,60では、低照度にて通常飽和レベルを狭めることなく線形かつ高S/Nでの信号取得を可能にするとともに、通常飽和レベル以上の入射光に対しても線形領域での良好なS/Nを実現しながらダイナミックレンジを拡大できるために、撮像画像の画質をより向上できる利点が得られる。   As described above, in an imaging apparatus such as a video camera, an electronic still camera, and a camera module for a mobile device such as a mobile phone, the CMOS image sensor 10 according to the first to third embodiments described above as the imaging device 82, By using 50, 60, the CMOS image sensor 10, 50, 60 can acquire a linear and high S / N signal without narrowing the normal saturation level at low illuminance, and more than the normal saturation level. Since the dynamic range can be expanded while realizing good S / N in the linear region even with respect to the incident light, an advantage that the image quality of the captured image can be further improved can be obtained.
本発明の第1実施形態に係るCMOSイメージセンサの構成例を示すシステム構成図である。1 is a system configuration diagram illustrating a configuration example of a CMOS image sensor according to a first embodiment of the present invention. 単位画素の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of a unit pixel. ドライバ回路の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of a driver circuit. 通常の読み出しの場合(A)と高S/Nと広ダイナミックレンジ化を図る場合(B)の各動作を説明するためのタイミング図である。It is a timing diagram for explaining each operation in the case of normal reading (A) and the case of achieving a high S / N and wide dynamic range (B). 転送トランジスタの制御電極に複数の電圧を選択的に供給した場合の画素内におけるポテンシャルの一例を示すポテンシャル図である。It is a potential diagram showing an example of a potential in a pixel when a plurality of voltages are selectively supplied to a control electrode of a transfer transistor. 入射光が弱いときのポテンシャル変化例を示すポテンシャル図である。It is a potential diagram showing an example of potential change when incident light is weak. 入射光が弱いときのポテンシャル変化例を示すポテンシャル図である。It is a potential diagram showing an example of potential change when incident light is weak. 2回目以降の転送で閾値ばらつきがキャンセルされる理由の説明図である。It is explanatory drawing of the reason for which threshold variation is canceled by the transfer after the 2nd time. 露光時間Tsと受光部保持電子数Qsとの関係を示す図である。It is a figure which shows the relationship between exposure time Ts and the light-receiving part holding | maintenance electron count Qs. 複数の中間電圧(供給電圧)と受光部保持電子数Qsとの関係を示す図である。It is a figure which shows the relationship between some intermediate voltage (supply voltage) and the light-receiving part holding | maintenance electron count Qs. 第1実施形態に係る駆動の概念を示すタイミング図である。It is a timing diagram which shows the concept of the drive which concerns on 1st Embodiment. 中間電圧印加による画素の駆動タイミング図である。It is a drive timing diagram of a pixel by application of intermediate voltage. 中間電圧印加によって駆動された画素のポテンシャル図である。It is a potential diagram of a pixel driven by applying an intermediate voltage. ばらつきキャンセル動作の動作説明図(その1)である。It is operation | movement explanatory drawing (the 1) of dispersion | variation cancellation operation | movement. ばらつきキャンセル動作の動作説明図(その2)である。It is operation | movement explanatory drawing (the 2) of dispersion | variation cancellation operation | movement. 転送開始前に受光部に蓄積されている電荷が、中間電圧の印加により時間とともに転送される特性を示す図である。It is a figure which shows the characteristic by which the electric charge accumulate | stored in the light-receiving part before the transfer start is transferred with time by application of an intermediate voltage. 高S/N化および広ダイナミックレンジ化の説明図である。It is explanatory drawing of high S / N and wide dynamic range. 第1実施形態に係る作用効果の説明に供する図である。It is a figure where it uses for description of the effect which concerns on 1st Embodiment. 第1制御電圧の供給および第2制御電圧の供給の前に、FD部をリセットする構成を採らない場合の動作説明に供する図である。It is a figure where it uses for description of operation | movement when not taking the structure which resets an FD part before supply of a 1st control voltage and supply of a 2nd control voltage. 画素配列を空間的に分割する説明に供する図である。It is a figure where it uses for description which divides | segments a pixel array spatially. 露光期間を時間的に分割しない場合(A)と分割する場合(B)の動作説明に供する図である。It is a figure with which it uses for description of operation | movement of the case where the exposure period is not divided | segmented (A) and the case where it divides | segments (B). 第1実施形態の第1変形例に係る駆動の概念を示すタイミング図(その1)である。FIG. 6 is a timing diagram (part 1) illustrating a concept of driving according to a first modification of the first embodiment. 第1実施形態の第1変形例に係る駆動の概念を示すタイミング図(その2)である。FIG. 9 is a timing diagram (part 2) illustrating the concept of driving according to a first modification of the first embodiment. 第1実施形態の第2変形例に係る駆動の概念を示すタイミング図(その1)である。FIG. 10 is a timing diagram (part 1) illustrating a concept of driving according to a second modification of the first embodiment. 第1実施形態の第2変形例に係る駆動の概念を示すタイミング図(その2)である。FIG. 10 is a timing diagram (part 2) illustrating a concept of driving according to a second modification of the first embodiment. 第1実施形態の第3変形例に係る駆動の概念を示すタイミング図である。FIG. 10 is a timing diagram illustrating a concept of driving according to a third modification of the first embodiment. 本発明の第2実施形態に係るCMOSイメージセンサの構成例を示すシステム構成図である。It is a system block diagram which shows the structural example of the CMOS image sensor which concerns on 2nd Embodiment of this invention. 第2実施形態に係る駆動の概念を示すタイミング図である。It is a timing diagram which shows the concept of the drive which concerns on 2nd Embodiment. 本発明の第3実施形態に係るCMOSイメージセンサの構成例を示すシステム構成図である。It is a system block diagram which shows the structural example of the CMOS image sensor which concerns on 3rd Embodiment of this invention. CCDイメージセンサに適用した場合の例を示すポテンシャル図である。It is a potential diagram which shows the example at the time of applying to a CCD image sensor. 本発明に係る撮像装置の構成の一例を示すブロック図である。It is a block diagram which shows an example of a structure of the imaging device which concerns on this invention. 画素の回路構成の一例を示す回路図である。It is a circuit diagram which shows an example of the circuit structure of a pixel. 非特許文献1記載の従来技術でのポテンシャル図である。FIG. 10 is a potential diagram in the prior art described in Non-Patent Document 1. 非特許文献1記載の従来技術での入射光強度と出力電子数の関係を示す図である。It is a figure which shows the relationship between the incident light intensity in the prior art of a nonpatent literature 1, and the number of output electrons.
符号の説明Explanation of symbols
10,50,60・CMOSイメージセンサ、11…画素アレイ部、12,13A,13B…行選択回路、13…先行選択回路、14…論理回路、15…ドライバ回路、16…コントローラユニット、17…電圧供給回路、18…カラム回路、19…水平走査回路、20…単位画素、21…フォトダイオード、22…転送トランジスタ、23…リセットトランジスタ、24…増幅トランジスタ、25…選択トランジスタ、26…FD(フローティングディフュージョン)部、51…複数行同時選択回路、81…フォトダイオード、82…転送ゲート、83…垂直CCD   DESCRIPTION OF SYMBOLS 10,50,60 * CMOS image sensor, 11 ... Pixel array part, 12, 13A, 13B ... Row selection circuit, 13 ... Predecessor selection circuit, 14 ... Logic circuit, 15 ... Driver circuit, 16 ... Controller unit, 17 ... Voltage Supply circuit, 18 ... column circuit, 19 ... horizontal scanning circuit, 20 ... unit pixel, 21 ... photodiode, 22 ... transfer transistor, 23 ... reset transistor, 24 ... amplification transistor, 25 ... selection transistor, 26 ... FD (floating diffusion) ) Part, 51... Multiple row simultaneous selection circuit, 81... Photodiode, 82... Transfer gate, 83.

Claims (20)

  1. 光信号を信号電荷に変換する受光部と当該受光部で光電変換された信号電荷を転送する転送ゲートとを含む単位画素が行列状に2次元配置されてなる画素アレイ部と、
    第1露光時間に前記単位画素に蓄積された信号電荷を、前記転送ゲートに第1の電圧を印加して読み出し、読み出した信号電荷を第1映像信号として前記画素アレイ部から出力し、当該第1映像信号の出力に先立って、前記第1露光時間の期間中に、前記第1映像信号を出力する単位画素の前記転送ゲートに前記第1の電圧より低い複数の第2電圧を印加して複数回の読み出し動作を行う駆動手段と、
    を備えた固体撮像装置。
    A pixel array unit in which unit pixels including a light receiving unit that converts an optical signal into a signal charge and a transfer gate that transfers a signal charge photoelectrically converted by the light receiving unit are two-dimensionally arranged in a matrix;
    The signal charge accumulated in the unit pixel during the first exposure time is read by applying a first voltage to the transfer gate, and the read signal charge is output from the pixel array unit as a first video signal . Prior to outputting one video signal, a plurality of second voltages lower than the first voltage are applied to the transfer gates of the unit pixels that output the first video signal during the first exposure time period. Driving means for performing a plurality of read operations ;
    A solid-state imaging device.
  2. 光信号を信号電荷に変換する受光部と当該受光部で光電変換された信号電荷を転送する転送ゲートとを含む単位画素が行列状に2次元配置されてなる画素アレイ部を有する固体撮像装置の駆動方法であって、
    第1露光時間に前記単位画素に蓄積された信号電荷を、前記転送ゲートに第1の電圧を印加して読み出し、読み出した信号電荷を第1映像信号として前記画素アレイ部から出力し、当該第1映像信号の出力に先立って、前記第1露光時間の期間中に、前記第1映像信号を出力する単位画素の前記転送ゲートに前記第1の電圧より低い複数の第2電圧を印加して複数回の読み出し動作を行う
    固体撮像装置の駆動方法。
    A solid-state imaging device having a pixel array unit in which unit pixels including a light receiving unit that converts an optical signal into a signal charge and a transfer gate that transfers a signal charge photoelectrically converted by the light receiving unit are two-dimensionally arranged in a matrix A driving method comprising:
    The signal charge accumulated in the unit pixel during the first exposure time is read by applying a first voltage to the transfer gate, and the read signal charge is output from the pixel array unit as a first video signal . Prior to outputting one video signal, a plurality of second voltages lower than the first voltage are applied to the transfer gates of the unit pixels that output the first video signal during the first exposure time period. Perform multiple read operations ,
    A driving method of a solid-state imaging device.
  3. 前記第1露光時間の期間中に、前記第1映像信号を出力する単位画素に前記転送ゲートを駆動する時間間隔によって決まる複数の露光時間に比例して蓄積される信号電荷を読み出して前記第1映像信号と異なる複数の感度の映像信号として前記画素アレイ部から順次出力することが可能に前記複数回の読み出し動作を行う
    請求項2記載の固体撮像装置の駆動方法。
    During the period of the first exposure time, signal charges accumulated in proportion to a plurality of exposure times determined by a time interval for driving the transfer gate to the unit pixel that outputs the first video signal are read out and the first pixel is output. The readout operation is performed a plurality of times so that a plurality of video signals having different sensitivities from the video signal can be sequentially output from the pixel array unit.
    The method for driving a solid-state imaging device according to claim 2.
  4. 光信号を信号電荷に変換する受光部と当該受光部で光電変換された信号電荷を転送する転送ゲートとを含む単位画素が行列状に2次元配置されてなる固体撮像装置と、
    被写体からの光を前記固体撮像装置の撮像面上に導く光学系と
    を具備し、
    前記固体撮像装置は、
    前記単位画素が行列状に2次元配置されてなる画素アレイ部と、
    第1露光時間に前記単位画素に蓄積された信号電荷を、前記転送ゲートに第1の電圧を印加して読み出し、読み出した信号電荷を第1映像信号として前記画素アレイ部から出力し、当該第1映像信号の出力に先立って、前記第1露光時間の期間中に、前記第1映像信号を出力する単位画素の前記転送ゲートに前記第1の電圧より低い複数の第2電圧を印加して複数回の読み出し動作を行う駆動手段と、
    を備えた撮像装置。
    A solid-state imaging device in which unit pixels including a light receiving unit that converts an optical signal into a signal charge and a transfer gate that transfers a signal charge photoelectrically converted by the light receiving unit are two-dimensionally arranged in a matrix;
    An optical system for guiding light from a subject onto the imaging surface of the solid-state imaging device ;
    Comprising
    The solid-state imaging device
    A pixel array unit in which the unit pixels are two-dimensionally arranged in a matrix;
    The signal charge accumulated in the unit pixel during the first exposure time is read by applying a first voltage to the transfer gate, and the read signal charge is output from the pixel array unit as a first video signal . Prior to outputting one video signal, a plurality of second voltages lower than the first voltage are applied to the transfer gates of the unit pixels that output the first video signal during the first exposure time period. Driving means for performing a plurality of read operations ;
    An imaging apparatus comprising:
  5. 光信号を信号電荷に変換する光電変換素子と当該光電変換素子で光電変換された信号電荷を転送する転送ゲートとを含む単位画素が行列状に2次元配置されてなる画素アレイ部と、
    前記転送ゲートの制御電極に第1制御電圧を供給する第1供給電圧制御手段と、
    前記転送ゲートの制御電極に前記第1制御電圧とは異なる電圧値の1つ又は複数の第2制御電圧を順次供給する第2供給電圧制御手段と、
    前記第2制御電圧の供給に先行して、当該いずれか1つ又は複数の個々の第2制御電圧と同じ電圧値の第3制御電圧を複数回供給する第3供給電圧制御手段と、
    前記第1制御電圧が供給された際に前記転送ゲートによって転送される信号電荷を読み出す第1駆動手段と、
    前記第2制御電圧が順次供給された際に前記転送ゲートによって転送される信号電荷を読み出す第2駆動手段と、
    を備えた固体撮像装置。
    A pixel array unit in which unit pixels including a photoelectric conversion element that converts an optical signal into a signal charge and a transfer gate that transfers a signal charge photoelectrically converted by the photoelectric conversion element are two-dimensionally arranged in a matrix;
    First supply voltage control means for supplying a first control voltage to the control electrode of the transfer gate;
    Second supply voltage control means for sequentially supplying one or a plurality of second control voltages having a voltage value different from the first control voltage to the control electrode of the transfer gate;
    Prior to the supply of the second control voltage, third supply voltage control means for supplying a third control voltage having the same voltage value as the one or more individual second control voltages a plurality of times,
    First driving means for reading a signal charge transferred by the transfer gate when the first control voltage is supplied;
    Second driving means for reading out signal charges transferred by the transfer gate when the second control voltage is sequentially supplied;
    A solid-state imaging device.
  6. 前記第2制御電圧は、前記光電変換素子に蓄積された電荷の一部を保持したまま、その保持量を超えた蓄積電荷を前記転送ゲートによって転送できる電圧である、
    請求項5記載の固体撮像装置。
    The second control voltage is a voltage capable of transferring the accumulated charge exceeding the retained amount by the transfer gate while retaining a part of the charge accumulated in the photoelectric conversion element.
    The solid-state imaging device according to claim 5.
  7. 前記第1制御電圧の供給および前記第2制御電圧の供給の前に、前記転送ゲートによって転送された電荷を蓄積するフローティングディフュージョンを所定電位にリセットするリセット手段をさらに備える、
    請求項5記載の固体撮像装置。
    Reset means for resetting a floating diffusion for accumulating the charges transferred by the transfer gate to a predetermined potential before the supply of the first control voltage and the supply of the second control voltage;
    The solid-state imaging device according to claim 5.
  8. 前記第3供給電圧制御手段は、前記第3制御電圧が前記第2制御電圧の複数の供給に先行するとき、当該複数の供給の各々において等しい時間間隔で前記第3制御電圧を複数回供給する、
    請求項5記載の固体撮像装置。
    The third supply voltage control means supplies the third control voltage a plurality of times at equal time intervals in each of the plurality of supplies when the third control voltage precedes the plurality of supplies of the second control voltage. ,
    The solid-state imaging device according to claim 5.
  9. 前記第3供給電圧制御手段は、前記複数の供給間において異なる時間間隔で前記第3制御電圧を供給する、
    請求項8記載の固体撮像装置。
    The third supply voltage control means supplies the third control voltage at different time intervals between the plurality of supplies.
    The solid-state imaging device according to claim 8.
  10. 前記第2供給電圧制御手段は、前記複数の供給間において異なる電圧値の前記第2制御電圧を供給する、
    請求項5記載の固体撮像装置。
    The second supply voltage control means supplies the second control voltage having a voltage value different between the plurality of supplies.
    The solid-state imaging device according to claim 5.
  11. 前記単位画素は、前記光電変換素子から前記転送ゲートによって転送された信号電荷を信号電圧として増幅して出力する増幅トランジスタを有し、
    前記第1駆動手段および前記第2駆動手段のそれぞれは、前記転送ゲートによって前記増幅トランジスタに転送された信号電荷を当該増幅トランジスタを介して読み出す、
    請求項5記載の固体撮像装置。
    The unit pixel includes an amplification transistor that amplifies and outputs a signal charge transferred from the photoelectric conversion element by the transfer gate as a signal voltage,
    Each of the first driving means and the second driving means reads the signal charge transferred to the amplification transistor by the transfer gate through the amplification transistor.
    The solid-state imaging device according to claim 5.
  12. 前記光電変換素子から前記転送ゲートによって転送された信号電荷を転送する電荷転送部を有し、
    前記第1駆動手段および前記第2駆動手段のそれぞれは、前記転送ゲートによって前記電荷転送部に転送された信号電荷を当該電荷転送部を介して読み出す、
    請求項5記載の固体撮像装置。
    A charge transfer unit that transfers signal charges transferred from the photoelectric conversion element by the transfer gate;
    Each of the first driving unit and the second driving unit reads out the signal charge transferred to the charge transfer unit by the transfer gate via the charge transfer unit.
    The solid-state imaging device according to claim 5.
  13. 前記第1駆動手段および前記第2駆動手段のそれぞれは、
    前記転送ゲートによって転送される信号電荷を読み出す、前記単位画素の2次元配列における1行または複数行を順次走査で選択して前記転送ゲートに前記第1乃至第3制御電圧を供給する手段と、
    1行または複数行を選択して前記転送ゲートに前記第1乃至第3制御電圧を供給する動作を、前記順次走査による選択行に先行して複数回実行する手段と
    を有する、請求項5記載の固体撮像装置。
    Each of the first driving means and the second driving means is
    Means for reading out signal charges transferred by the transfer gate, sequentially selecting one or more rows in the two-dimensional array of unit pixels, and supplying the first to third control voltages to the transfer gate;
    6. The means for selecting one or a plurality of rows and supplying the first to third control voltages to the transfer gate a plurality of times prior to the selected row by the sequential scanning. Solid-state imaging device.
  14. 光信号を信号電荷に変換する光電変換素子と当該光電変換素子で光電変換された信号電荷を転送する転送ゲートとを含む単位画素が行列状に2次元配置されてなる固体撮像装置の駆動方法であって、
    前記転送ゲートの制御電極に第1制御電圧を供給するとともに、前記第1制御電圧とは異なる電圧値の第2制御電圧を1回又は複数回供給し、
    前記第2制御電圧の供給に先行して、当該いずれか1つ又は複数の個々の第2制御電圧と同じ電圧値の第3制御電圧を複数回供給し、
    前記第1制御電圧が供給された際に前記転送ゲートによって転送される信号電荷を読み出し、
    前記第2制御電圧を順次供給した際に前記転送ゲートによって転送される信号電荷を読み出す、
    固体撮像装置の駆動方法。
    A solid-state imaging device driving method in which unit pixels including a photoelectric conversion element that converts an optical signal into a signal charge and a transfer gate that transfers a signal charge photoelectrically converted by the photoelectric conversion element are two-dimensionally arranged in a matrix. There,
    Supplying a first control voltage to the control electrode of the transfer gate and supplying a second control voltage having a voltage value different from the first control voltage once or a plurality of times;
    Prior to the supply of the second control voltage, a third control voltage having the same voltage value as the one or more individual second control voltages is supplied a plurality of times,
    Read the signal charge transferred by the transfer gate when the first control voltage is supplied;
    Reading out signal charges transferred by the transfer gate when the second control voltage is sequentially supplied;
    A driving method of a solid-state imaging device.
  15. 前記第2制御電圧は、前記光電変換素子に蓄積された電荷の一部を保持したまま、その保持量を超えた蓄積電荷を前記転送ゲートによって転送できる電圧である、
    請求項14記載の固体撮像装置の駆動方法。
    The second control voltage is a voltage capable of transferring the accumulated charge exceeding the retained amount by the transfer gate while retaining a part of the charge accumulated in the photoelectric conversion element.
    The method for driving a solid-state imaging device according to claim 14.
  16. 前記第1制御電圧の供給および前記第2制御電圧の供給の前に、前記転送ゲートによって転送された電荷を蓄積するフローティングディフュージョンを所定電位にリセットする、
    請求項14記載の固体撮像装置の駆動方法。
    Before the supply of the first control voltage and the supply of the second control voltage, the floating diffusion for accumulating the charges transferred by the transfer gate is reset to a predetermined potential;
    The method for driving a solid-state imaging device according to claim 14.
  17. 前記第3制御電圧が前記第2制御電圧の複数の供給に先行するとき、当該複数の供給の各々において等しい時間間隔で前記第3制御電圧を複数回供給する、
    請求項14記載の固体撮像装置の駆動方法。
    Supplying the third control voltage a plurality of times at equal time intervals in each of the plurality of supplies when the third control voltage precedes the plurality of supplies of the second control voltage;
    The method for driving a solid-state imaging device according to claim 14.
  18. 前記複数の供給間において異なる電圧値の前記第2制御電圧を供給する、
    請求項14記載の固体撮像装置の駆動方法。
    Supplying the second control voltage with a different voltage value between the plurality of supplies;
    The method for driving a solid-state imaging device according to claim 14.
  19. 光信号を信号電荷に変換する光電変換素子と当該光電変換素子で光電変換された信号電荷を転送する転送ゲートとを含む単位画素が行列状に2次元配置されてなる固体撮像装置と、
    被写体からの光を前記固体撮像装置の撮像面上に導く光学系とを具備し、
    前記固体撮像装置は、
    前記転送ゲートの制御電極に第1制御電圧を供給する第1供給電圧制御手段と、
    前記転送ゲートの制御電極に前記第1制御電圧とは異なる電圧値の1つ又は複数の第2制御電圧を順次供給する第2供給電圧制御手段と、
    前記第2制御電圧の供給に先行して、当該いずれか1つ又は複数の個々の第2制御電圧と同じ電圧値の第3制御電圧を複数回供給する第3供給電圧制御手段と、
    前記第1制御電圧が供給された際に前記転送ゲートによって転送される信号電荷を読み出す第1駆動手段と、
    前記第2制御電圧が順次供給された際に前記転送ゲートによって転送される信号電荷を読み出す第2駆動手段と、
    を備えた撮像装置。
    A solid-state imaging device in which unit pixels including a photoelectric conversion element that converts an optical signal into a signal charge and a transfer gate that transfers a signal charge photoelectrically converted by the photoelectric conversion element are two-dimensionally arranged in a matrix;
    An optical system for guiding light from a subject onto the imaging surface of the solid-state imaging device,
    The solid-state imaging device
    First supply voltage control means for supplying a first control voltage to the control electrode of the transfer gate;
    Second supply voltage control means for sequentially supplying one or a plurality of second control voltages having a voltage value different from the first control voltage to the control electrode of the transfer gate;
    Prior to the supply of the second control voltage, third supply voltage control means for supplying a third control voltage having the same voltage value as the one or more individual second control voltages a plurality of times,
    First driving means for reading a signal charge transferred by the transfer gate when the first control voltage is supplied;
    Second driving means for reading out signal charges transferred by the transfer gate when the second control voltage is sequentially supplied;
    An imaging apparatus comprising:
  20. 光信号を信号電荷に変換する光電変換素子と当該光電変換素子で光電変換された信号電荷を転送する転送ゲートとを含む単位画素が行列状に2次元配置されてなる画素アレイ部と、
    前記転送ゲートの制御電極に第1制御電圧を供給する第1供給電圧制御手段と、
    前記転送ゲートの制御電極に前記第1制御電圧とは異なる電圧値の複数の第2制御電圧を順次供給する第2供給電圧制御手段と、
    前記第2制御電圧の供給に先行して、当該第2制御電圧と同じ電圧値の第3制御電圧を1回又は複数回供給する第3供給電圧制御手段と、
    前記第1制御電圧が供給された際に前記転送ゲートによって転送される信号電荷を読み出す第1駆動手段と、
    前記第2制御電圧が順次供給された際に前記転送ゲートによって転送される信号電荷を読み出す第2駆動手段と、
    を備えた固体撮像装置。
    A pixel array unit in which unit pixels including a photoelectric conversion element that converts an optical signal into a signal charge and a transfer gate that transfers a signal charge photoelectrically converted by the photoelectric conversion element are two-dimensionally arranged in a matrix;
    First supply voltage control means for supplying a first control voltage to the control electrode of the transfer gate;
    Second supply voltage control means for sequentially supplying a plurality of second control voltages having voltage values different from the first control voltage to the control electrode of the transfer gate;
    Prior to the supply of the second control voltage, third supply voltage control means for supplying a third control voltage having the same voltage value as the second control voltage one or more times;
    First driving means for reading a signal charge transferred by the transfer gate when the first control voltage is supplied;
    Second driving means for reading out signal charges transferred by the transfer gate when the second control voltage is sequentially supplied;
    A solid-state imaging device.
JP2006280959A 2006-10-16 2006-10-16 Solid-state imaging device, driving method of solid-state imaging device, and imaging device Expired - Fee Related JP4973115B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006280959A JP4973115B2 (en) 2006-10-16 2006-10-16 Solid-state imaging device, driving method of solid-state imaging device, and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006280959A JP4973115B2 (en) 2006-10-16 2006-10-16 Solid-state imaging device, driving method of solid-state imaging device, and imaging device

Publications (3)

Publication Number Publication Date
JP2008099158A JP2008099158A (en) 2008-04-24
JP2008099158A5 JP2008099158A5 (en) 2009-11-26
JP4973115B2 true JP4973115B2 (en) 2012-07-11

Family

ID=39381501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006280959A Expired - Fee Related JP4973115B2 (en) 2006-10-16 2006-10-16 Solid-state imaging device, driving method of solid-state imaging device, and imaging device

Country Status (1)

Country Link
JP (1) JP4973115B2 (en)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP4905187B2 (en) 2007-03-09 2012-03-28 ソニー株式会社 Image processing apparatus, imaging apparatus, image processing method, and computer program
JP4325703B2 (en) * 2007-05-24 2009-09-02 ソニー株式会社 Solid-state imaging device, signal processing device and signal processing method for solid-state imaging device, and imaging device
JP5219724B2 (en) * 2008-10-09 2013-06-26 キヤノン株式会社 Solid-state imaging device
JP5213632B2 (en) 2008-10-09 2013-06-19 キヤノン株式会社 Imaging device
JP5212022B2 (en) * 2008-10-30 2013-06-19 ソニー株式会社 Solid-state imaging device, imaging device, pixel driving voltage optimization device, and pixel driving voltage optimization method
CN102224433B (en) * 2008-11-24 2014-05-14 皇家飞利浦电子股份有限公司 X-ray detector
JP2010279016A (en) 2009-04-30 2010-12-09 Sony Corp Solid-state imaging device, driving method thereof, and imaging apparatus
JP5661260B2 (en) 2009-07-16 2015-01-28 キヤノン株式会社 Solid-state imaging device and driving method thereof
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
JP5589446B2 (en) * 2009-09-18 2014-09-17 ソニー株式会社 Image processing apparatus, imaging apparatus, image processing method, and program
JP5458865B2 (en) 2009-09-18 2014-04-02 ソニー株式会社 Image processing apparatus, imaging apparatus, image processing method, and program
DE102009053281A1 (en) 2009-11-13 2011-06-16 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg image sensor
JP5428792B2 (en) * 2009-11-17 2014-02-26 ソニー株式会社 Solid-state imaging device, driving method thereof, camera system, and program
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN106449684B (en) 2010-06-18 2019-09-27 西奥尼克斯公司 High speed photosensitive device and correlation technique
JP5617445B2 (en) 2010-08-31 2014-11-05 ソニー株式会社 Imaging apparatus, signal processing method, and program
JP5569298B2 (en) * 2010-09-28 2014-08-13 ソニー株式会社 Image processing apparatus, image processing method, and program
JP2012105225A (en) 2010-11-12 2012-05-31 Sony Corp Image processing system, imaging apparatus, image processing method and program
JP2012195734A (en) 2011-03-16 2012-10-11 Sony Corp Solid state imaging apparatus, imaging apparatus, electronic apparatus, and solid state imaging apparatus driving method
JP2012235332A (en) 2011-05-02 2012-11-29 Sony Corp Imaging apparatus, imaging apparatus control method and program
JP2012234393A (en) * 2011-05-02 2012-11-29 Sony Corp Image processing device, image processing method, and program
JP5333522B2 (en) 2011-06-06 2013-11-06 カシオ計算機株式会社 MOVIE GENERATION DEVICE, MOVIE GENERATION METHOD, AND PROGRAM
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
JP5967915B2 (en) * 2011-12-09 2016-08-10 キヤノン株式会社 Driving method of solid-state imaging device
US9762830B2 (en) * 2013-02-15 2017-09-12 Sionyx, Llc High dynamic range CMOS image sensor having anti-blooming properties and associated methods
JP5570628B2 (en) * 2013-02-28 2014-08-13 キヤノン株式会社 Solid-state imaging device
KR20140126144A (en) 2013-04-22 2014-10-30 삼성전자주식회사 Image sensor and computing system having the same
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
TWI464526B (en) * 2013-08-08 2014-12-11 Quanta Comp Inc Method of controlling exposure time of high dynamic range image
CN104811634B (en) * 2013-12-29 2018-07-31 芯视达系统公司 Support the compact row decoder of multiple voltage
US9426395B2 (en) 2014-03-25 2016-08-23 Samsung Electronics Co., Ltd. Methods of calibrating knee-point and logarithmic slope in linear-logarithmic image sensors
KR101867345B1 (en) 2017-02-20 2018-06-18 (주)픽셀플러스 Driving method of pixel and CMOS image sensor using the same
JP6769349B2 (en) 2017-03-03 2020-10-14 株式会社リコー Solid-state image sensor and image sensor
US10566380B2 (en) * 2017-10-18 2020-02-18 Omnivision Technologies, Inc. Image sensor with dual trench isolation structures at different isolation structure depths

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2568231B2 (en) * 1987-12-04 1996-12-25 株式会社日立製作所 Charge transfer type solid-state image sensor
JPH0250584A (en) * 1988-08-11 1990-02-20 Olympus Optical Co Ltd Dynamic range enlarging system
JPH05260391A (en) * 1992-03-11 1993-10-08 Sony Corp Solid-state image pickup element
JP3657780B2 (en) * 1998-06-30 2005-06-08 株式会社東芝 Imaging device
JP3667220B2 (en) * 1999-10-05 2005-07-06 キヤノン株式会社 Solid-state imaging device, imaging system, and driving method of solid-state imaging device
JP2001244451A (en) * 2000-02-29 2001-09-07 Fuji Film Microdevices Co Ltd Solid-state image pick-up device
JP4135360B2 (en) * 2001-12-25 2008-08-20 ソニー株式会社 Solid-state imaging device
JP4392492B2 (en) * 2003-06-02 2010-01-06 国立大学法人静岡大学 Wide dynamic range image sensor
JP2006086845A (en) * 2004-09-16 2006-03-30 Sony Corp Camera system and method for driving solid-state image sensor
JP4855704B2 (en) * 2005-03-31 2012-01-18 株式会社東芝 Solid-state imaging device
JP4014620B2 (en) * 2006-04-21 2007-11-28 オリンパス株式会社 Imaging device

Also Published As

Publication number Publication date
JP2008099158A (en) 2008-04-24

Similar Documents

Publication Publication Date Title
JP4973115B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and imaging device
JP4862473B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and imaging device
US10771718B2 (en) Imaging device and imaging system
US7812301B2 (en) Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus
JP4961982B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and imaging device
JP5223953B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and imaging device
JP2008167004A (en) Solid state imaging apparatus, method for driving the same, and imaging apparatus
JP4997137B2 (en) Solid-state imaging device
KR101939402B1 (en) Solid-state imaging device and driving method thereof, and electronic apparatus using the same
JP2006217548A (en) Solid-state imaging apparatus
JP4807014B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and imaging device
JP4916095B2 (en) Solid-state imaging device and driving method of solid-state imaging device
US8547452B2 (en) Image processing apparatus, image processing method, and image processing program
WO2017141847A1 (en) Solid-state imaging device and imaging device
JP5168319B2 (en) Solid-state imaging device and driving method of solid-state imaging device
JP2007088972A (en) Solid-state imaging device, its driving method and imaging apparatus
JP2016103701A (en) Imaging element and method of controlling the same
JP3827146B2 (en) Solid-state imaging device and driving method of solid-state imaging device
JP2006115547A (en) Solid-state imaging apparatus and method for driving the solid-state imaging apparatus
JP2017055321A (en) Imaging apparatus and imaging system
JP2017005612A (en) Imaging device, imaging method, and program
WO2018190150A1 (en) Solid-state imaging device, method for controlling solid-state imaging device, and electronic device
JP4654783B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and imaging device
JP2020031347A (en) Imaging apparatus and imaging system
JP2011142434A (en) Solid-state imaging device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees