JP2016103701A - Imaging element and method of controlling the same - Google Patents
Imaging element and method of controlling the same Download PDFInfo
- Publication number
- JP2016103701A JP2016103701A JP2014240333A JP2014240333A JP2016103701A JP 2016103701 A JP2016103701 A JP 2016103701A JP 2014240333 A JP2014240333 A JP 2014240333A JP 2014240333 A JP2014240333 A JP 2014240333A JP 2016103701 A JP2016103701 A JP 2016103701A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- pixels
- signal line
- unit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、撮像素子及びその制御方法に関する。 The present invention relates to an image sensor and a control method thereof.
近年、デジタルカメラ等に用いられるCMOS型撮像素子は、高画素化が進む一方で、例えばfullHD動画のように1920×1080の画素数の画像データを30fps又は60fpsで出力するといった高フレームレート撮影のニーズも高まっている。このニーズに対し、高画素数のCMOS型撮像素子で高フレームレート撮影を行うための手法として間引き読み出し手法が知られている。間引き読み出し手法では、特定の周期で画素を読み飛ばし、データレートを下げることで高フレームレート化している。 In recent years, CMOS image sensors used in digital cameras and the like have been increased in the number of pixels. On the other hand, for example, high frame rate shooting such as output of image data of 1920 × 1080 pixels at 30 fps or 60 fps like a full HD moving image. Needs are also increasing. In response to this need, a thinning readout method is known as a method for performing high frame rate imaging with a CMOS type image pickup device having a large number of pixels. In the thinning readout method, pixels are skipped at a specific cycle, and the data rate is lowered to increase the frame rate.
しかし、間引き読み出し手法では、特定の周期で画素を読み飛ばすため、撮影された動画像の特徴として、折り返しノイズの一種であるモアレが目立ちやすいという問題がある。このモアレを低減する手法として、間引き読み出し手法で読み出される画素の信号と、読み飛ばされていた隣接画素の信号とを混合して出力する手法が提案されている。例えば特許文献1に記載の画素混合手法は、行選択回路が複数行を同時に選択することで、垂直信号線上に複数画素の混合信号を出力している。 However, in the thinning-out reading method, pixels are skipped at a specific cycle, so that there is a problem that moire, which is a kind of aliasing noise, is conspicuous as a feature of a captured moving image. As a technique for reducing this moire, a technique has been proposed in which a pixel signal read by the thinning readout method and a signal of an adjacent pixel that has been skipped are mixed and output. For example, in the pixel mixing method described in Patent Document 1, a row selection circuit outputs a mixed signal of a plurality of pixels on a vertical signal line by simultaneously selecting a plurality of rows.
前述のような複数行を同時に選択することで、垂直信号線上に複数画素の混合信号を出力する画素混合手法には、以下のような問題がある。混合信号を出力するために複数行を同時に選択すると、画素の信号出力部のMOSトランジスタの1画素あたりの駆動電流が減少する。これにより、画素の信号出力部のMOSトランジスタのソースの電位が選択行数に応じて変わり、垂直信号線上のリセット電位(以下、動作基準点とも称す)が変動してしまう。このとき、列毎に設けられた列アンプや、垂直信号線、AD変換器等の読み出し回路の適切な入力レンジから動作基準点が外れてしまうことで、信号のリニアリティが悪化するといった問題があった。この問題に対して特許文献1では、選択行数に応じて垂直信号線に供給される電流量を増やすようにしているが、供給する電流量が増加すると消費電力が増大する。所定のフレームレートで画像信号を読み出し続ける動画撮影においては、消費電力の増加に伴う発熱や、発熱に伴う画質劣化が問題となる。 The pixel mixing method for outputting a mixed signal of a plurality of pixels on the vertical signal line by simultaneously selecting a plurality of rows as described above has the following problems. When a plurality of rows are simultaneously selected to output a mixed signal, the drive current per pixel of the MOS transistor in the signal output portion of the pixel is reduced. As a result, the potential of the source of the MOS transistor in the signal output portion of the pixel changes according to the number of selected rows, and the reset potential on the vertical signal line (hereinafter also referred to as an operation reference point) varies. At this time, there is a problem that the linearity of the signal deteriorates because the operation reference point deviates from an appropriate input range of a column amplifier provided for each column, a readout circuit such as a vertical signal line, an AD converter, or the like. It was. With respect to this problem, in Patent Document 1, the amount of current supplied to the vertical signal line is increased according to the number of selected rows. However, when the amount of current supplied increases, power consumption increases. In moving image shooting in which image signals are continuously read out at a predetermined frame rate, heat generation due to an increase in power consumption and image quality deterioration due to heat generation become a problem.
本発明の目的は、消費電力を増加させることなく、1つの垂直信号線に複数の画素を接続して適切な画素の混合信号を得ることが可能な撮像素子を提供することである。 An object of the present invention is to provide an imaging device capable of obtaining a mixed signal of appropriate pixels by connecting a plurality of pixels to one vertical signal line without increasing power consumption.
本発明に係る撮像素子は、入射した光を電荷に変換する光電変換部、前記光電変換部で生成した電荷を保持する電荷保持部、前記電荷保持部の電位をリセット電位にリセットするリセットスイッチ、及び前記電荷保持部の電位に応じた信号を出力する信号出力部をそれぞれ有し行列状に配置された複数の画素と、前記複数の画素を行単位で選択する垂直走査部と、前記複数の画素の列毎に配置され、前記垂直走査部により選択された前記画素の前記信号出力部が接続される垂直信号線と、1つの前記垂直信号線に対して同時に接続される前記信号出力部の数に応じて前記リセット電位を変更する電位制御部とを有することを特徴とする。 An image pickup device according to the present invention includes a photoelectric conversion unit that converts incident light into charges, a charge holding unit that holds charges generated by the photoelectric conversion unit, a reset switch that resets the potential of the charge holding unit to a reset potential, And a plurality of pixels each having a signal output unit that outputs a signal corresponding to the potential of the charge holding unit and arranged in a matrix, a vertical scanning unit that selects the plurality of pixels in units of rows, and the plurality of the plurality of pixels A vertical signal line arranged for each column of pixels and connected to the signal output unit of the pixel selected by the vertical scanning unit; and the signal output unit connected to one vertical signal line at the same time. And a potential control unit that changes the reset potential according to the number.
本発明によれば、1つの垂直信号線に対して同時に接続される画素の信号出力部の数に応じて画素のリセット電位を変更するので、消費電力を増やすことなく、1つの垂直信号線に複数の画素を接続して適切な画素の混合信号を得ることができる。 According to the present invention, since the reset potential of the pixel is changed according to the number of signal output units of the pixel connected to one vertical signal line at the same time, the power is not increased in one vertical signal line. A plurality of pixels can be connected to obtain an appropriate mixed pixel signal.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
本発明の第1の実施形態について説明する。
図8は、本発明の一実施形態における撮像装置の構成例を示すブロック図である。図8において、光学系801は、フォーカスレンズを含み、更にはズームレンズや絞り等を有する。光学系801は、入射された光(光学像)を撮像素子802に結像させる。撮像素子802は、光学系801により結像された光学像を受光し、受光した光学像を光電変換により電気信号に変換して出力する。光学系駆動部803は、不図示のAF(Auto Focus)制御部から出力される光学系駆動情報に応じて、光学系801のフォーカスレンズ位置を制御信号により制御する。
(First embodiment)
A first embodiment of the present invention will be described.
FIG. 8 is a block diagram illustrating a configuration example of an imaging apparatus according to an embodiment of the present invention. In FIG. 8, an
アナログフロントエンド部(AFE:Analog Front End)804は、アナログ/デジタル変換器(AD変換器)を含み、撮像素子802から出力される画像信号に対して、基準黒レベルの調整及びアナログ/デジタル変換処理等を行う。なお、撮像素子802内にAD変換器を有する場合には、AFE804がAD変換器を含まなくてもよい。デジタルフロントエンド部(DFE:Digital Front End)805は、AFE804から出力される各画素のデジタル出力を受けて画素の並び替え等をデジタル処理している。
An analog front end (AFE) 804 includes an analog / digital converter (AD converter), and adjusts a reference black level and performs analog / digital conversion on an image signal output from the
デジタル信号処理部806は、DFE805から得られた画像信号に対して、画像処理(色変換処理、ホワイトバランス補正処理、ガンマ補正処理等)、解像度変換処理、画像圧縮処理等を行い、不図示の記録装置や表示装置に処理後の画像信号を出力する。記憶部807は、デジタル信号処理部806の作業用メモリとして、あるいは連続撮影等のバッファメモリとしても使用される。
The digital
図1は、第1の実施形態における撮像素子の構成例を示す図である。図1に示すように第1の実施形態における撮像素子は、画素部101、垂直走査部102、読み出し部103、水平走査部104、電位制御部105、及び垂直信号線(列信号線)107を有する。
FIG. 1 is a diagram illustrating a configuration example of an image sensor according to the first embodiment. As shown in FIG. 1, the image sensor according to the first embodiment includes a
画素部101は、複数の画素106が行列状(2次元状)に配置されており、光学系により結像された光学像を受光する。それぞれの画素106は、受光した光学像を電気信号に光電変換する光電変換素子を有する。図1においては、説明の便宜上、垂直方向に6行分、水平方向に8列分の画素のみを示しているが、実際には画素部101はさらに多くの画素106が配置されている。図1における、V0、V1、V2、・・・は、画素の垂直アドレスを示している。
The
垂直走査部102は、画素部101の画素106を行単位で選択する。すなわち、垂直走査部102は、画素部101の1つ又は複数の行を順次選択する。垂直走査部102により選択された行の画素の信号は、読み出し部103に供給される。読み出し部103は、列アンプやAD変換器等を有し、垂直走査部102によって選択された1つ又は複数の行の画素の信号をサンプリングする。水平走査部104は、読み出し部103によりサンプリングされた各画素の信号を水平方向に順次選択することによって、後段のAFE等の回路へ出力する。
The
電位制御部105は、画素部101の各画素106に基準電位SVDDを供給する。第1の実施形態においては、電位制御部105が、垂直信号線107に対して同時に接続する画素数に応じて、供給する基準電位SVDDを制御可能である。垂直信号線107は、画素部101の画素106の列毎に配置され、画素部101の各画素の信号を読み出し部103へ出力可能となっている。本実施形態においては、垂直信号線107に接続された1つ又は複数の画素の混合信号が、垂直信号線107を介して読み出し部103へ出力される。
The
図2は、第1の実施形態における画素及び読み出しに係る回路の構成例を示す模式図である。図2においては、説明のため、Vn行目の1つの画素と、その画素の信号の出力経路を示している。 FIG. 2 is a schematic diagram illustrating a configuration example of a pixel and a circuit related to readout in the first embodiment. For the sake of explanation, FIG. 2 shows one pixel in the Vn-th row and a signal output path of the pixel.
画素106は、1つのフォトダイオード(PD)201を有する。フォトダイオード201には転送スイッチ202が接続され、転送スイッチ202にはフローティングディフュージョン(FD)203が接続される。フローティングディフュージョン203にはリセットスイッチ204及び信号出力部(ソースフォロアアンプ)205が接続され、信号出力部205には選択スイッチ206が接続される。リセットスイッチ204のドレイン及び信号出力部205は、基準電位SVDDが供給される信号線に接続される。
The
フォトダーオード201は、光電変換部として機能し、受光量(入射光量)に応じた信号電荷を生成して蓄積する。転送スイッチ202は、垂直走査部102から出力されるパルス信号PTXによってオン/オフ制御され、フォトダーオード201で蓄積された信号電荷をフローティングディフュージョン203に転送する。フローティングディフュージョン203は、電荷保持部として機能し、フォトダーオード201から転送された信号電荷を保持する。また、フローティングディフュージョン203は、電荷電位変換部として機能し、保持した電荷を電位信号に変換する。
The
リセットスイッチ204は、垂直走査部102から出力されるパルス信号PRESによってオン/オフ制御され、フローティングディフュージョン203に基準電位SVDDを供給する。前述したように本実施形態では、基準電位SVDDは、垂直信号線107に対して同時に接続する画素数、詳細には信号出力部205の数に応じて電位制御部105により制御可能となっている。信号出力部205は、フローティングディフュージョン203の電位に基づく信号を画素の信号として出力する。信号出力部205のMOSトランジスタと定電流源207を用いてソースフォロワ回路が構成される。
The
選択スイッチ206は、垂直走査部102から出力されるパルス信号PSELによってオン/オフ制御され、信号出力部205と垂直信号線107とを接続する。垂直信号線107に出力された信号出力部205からの信号は、読み出し部103で垂直信号線毎にサンプリングされた後、後段のAFE等の回路へ出力される。本実施形態における撮像素子においては、垂直走査部102が複数の行の選択スイッチ206を同時にオン(ON)することによって、垂直信号線107には同時に接続された複数の画素の混合信号が現れる。
The
ここで、図2においては、Vn行目の画素106に対して入力されるパルス信号PTX、PRES、PSELを、それぞれパルス信号PTXVn、PRESVn、PSELVnと表している。
Here, in FIG. 2, the pulse signals PTX, PRES, and PSEL input to the
次に、画素部101における2行の画素の混合信号を出力して読み出す場合の駆動方法について説明する。図3は、第1の実施形態における撮像素子の読み出し駆動の一例を示すタイミングチャートである。ここでは、V1行目の画素の信号とV3行目の画素の信号と混合して読み出す場合の、垂直走査部102から出力される各パルス信号の駆動について説明する。
Next, a driving method in the case where a mixed signal of two rows of pixels in the
図3において、時刻t301にて、水平同期信号HDが入力される。水平同期信号HDが入力されてから所定の時間が経過した後の時刻t302にて、V1行目の画素及びV3行目の画素を選択するパルス信号PSELV1、PSELV3がハイレベルとなり、V1行目の画素及びV3行目の画素の選択スイッチ206がオンとなる。これにより、V1行目の画素及びV3行目の画素の信号出力部205の入力(フローティングディフュージョン203の電位)に応じた信号が、混合されて垂直信号線107に供給される。
In FIG. 3, a horizontal synchronization signal HD is input at time t301. At a time t302 after a predetermined time has elapsed after the horizontal synchronization signal HD is input, the pulse signals PSEL V1 and PSEL V3 for selecting the pixels in the V1 row and the pixels in the V3 row are at a high level, and the V1 row is selected. The
また、時刻t302にて、V1行目の画素及びV3行目の画素に供給されるパルス信号PRESV1、PRESV3がハイレベルとなり、V1行目の画素及びV3行目の画素のリセットスイッチ204がオンとなる。V1行目の画素及びV3行目の画素では、リセットスイッチ204がオンとなることで、フローティングディフュージョン203に基準電位SVDDが供給される。
Further, at time t302, the pulse signals PRES V1 and PRES V3 supplied to the pixels in the V1 row and the V3 row become high level, and the reset switches 204 of the pixels in the V1 row and the pixels in the V3 row are turned on. Turn on. In the pixels in the V1 row and the pixels in the V3 row, the reference potential SVDD is supplied to the floating
その後、所定の時間が経過した後の時刻t303にて、パルス信号PRESV1、PRESV3をローレベルとし、V1行目の画素及びV3行目の画素でのリセット動作を解除する。以上の動作により、垂直信号線107には、V1行目の画素及びV3行目の画素からの基準電位SVDDに応じた信号が、混合されて供給される。そして、時刻t303〜t304の期間にて、リセット解除後における垂直信号線107の混合信号が読み出し部103にノイズ成分としてサンプリングされる。
After that, at a time t303 after a predetermined time has elapsed, the pulse signals PRES V1 and PRES V3 are set to the low level, and the reset operation on the pixels in the V1 row and the pixels in the V3 row is cancelled. Through the above operation, signals corresponding to the reference potential SVDD from the pixels in the V1 row and the pixels in the V3 row are mixedly supplied to the
次に、時刻t304にて、V1行目の画素及びV3行目の画素の転送スイッチ202をオンにすべく、パルス信号PTXV1、PTXV3がハイレベルとなる。その後、所定の時間が経過した後の時刻t305にて、V1行目の画素及びV3行目の画素の転送スイッチ202をオフにすべく、パルス信号PTXV1、PTXV3がローレベルになる。 Next, at time t304, the pulse signals PTX V1 and PTX V3 are set to the high level to turn on the transfer switches 202 of the pixels in the V1 row and the pixels in the V3 row. Thereafter, at time t305 after a predetermined time has elapsed, the pulse signals PTX V1 and PTX V3 are set to the low level so as to turn off the transfer switches 202 of the pixels in the V1 row and the pixels in the V3 row.
これにより、時刻t304〜t305の期間において、V1行目の画素及びV3行目の画素では、フォトダイオード201にて生成され蓄積された信号電荷がフローティングディフュージョン203へ転送される。そして、時刻t305の後に、垂直信号線107には、V1行目の画素及びV3行目の画素の信号電荷に応じた混合信号が供給され、読み出し部103に信号成分としてサンプリングされる。
As a result, in the period from time t304 to time t305, the signal charges generated and accumulated by the
ここまでで、V1行目の画素及びV3行目の画素のリセット解除後における混合信号が各列のノイズ成分として読み出し部103にサンプリングされ、信号電荷に応じた混合信号が各列の信号成分として読み出し部103にサンプリングされる。続いて、時刻t305〜t306の期間にて、読み出し部103は、水平走査部104によって走査され、ノイズ成分と信号成分との差分を列毎に順次出力することで、V1行目の画素及びV3行目の画素の混合信号の読み出しを完了する。
Up to this point, the mixed signals after the reset release of the pixels in the V1 row and the pixels in the V3 row are sampled by the
以上が、第1の実施形態における撮像素子の構成と撮像素子の読み出し駆動方法についての説明である。なお、図3においては、2行の画素の混合信号を出力して読み出す場合の駆動方法を示したが、さらに多くの複数の行の画素の信号を混合して読み出す場合も同様に、各パルス信号PRES、PRES、PTXを複数行同時に駆動すれば混合信号が得られる。 The above is the description of the configuration of the image sensor and the reading drive method of the image sensor in the first embodiment. In FIG. 3, the driving method in the case where the mixed signal of the pixels in two rows is output and read out is shown. However, in the case where the signals of the pixels in a plurality of rows are mixed and read out, each pulse is similarly applied. If signals PRES, PRES, and PTX are driven simultaneously in a plurality of rows, a mixed signal can be obtained.
ここで、画素106のフローティングディフュージョン(FD)203の電位をVgとし、垂直信号線107の電位をVsとし、定電流源207の電流をIとする。このとき、垂直信号線107に1つの画素を接続した場合、FD電位Vgと垂直信号線電位Vsには次の(式1)の関係がある。
Vs=Vg−Vth−√(2I/k) ・・・(式1)
なお、Vthは、信号出力部205のMOSトランジスタの閾値電圧であり、kはMOSパラメータから決まる定数である。
Here, the potential of the floating diffusion (FD) 203 of the
Vs = Vg−Vth−√ (2I / k) (Formula 1)
Vth is the threshold voltage of the MOS transistor of the
同様に、垂直信号線107に2つの画素を接続した場合、以下の(式2)の関係となる。
Vs=Vg−Vth−√(I/k) ・・・(式2)
Similarly, when two pixels are connected to the
Vs = Vg−Vth−√ (I / k) (Formula 2)
(式1)及び(式2)より、垂直信号線107に接続する画素が1つから2つに増えると、垂直信号線電位Vsは高くなることが分かる。このようにFD電位Vg及び定電流源電流Iが一定であれば、垂直信号線107に同時に接続する画素数が増えるに従って、垂直信号線電位Vsも高くなるという関係がある。
From (Equation 1) and (Equation 2), it can be seen that the vertical signal line potential Vs increases as the number of pixels connected to the
すなわち、垂直信号線107に複数の画素を同時に接続して混合信号を得る読み出し方法においては、垂直信号線107に接続された画素数に応じて、動作基準点(リセット電位)が変動してしまうことになる。そこで本実施形態では、1つの垂直信号線107に対して同時に接続する画素数に応じて、列アンプや、垂直信号線、AD変換器等の読み出し回路の適切な入力レンジ内に、動作基準点を制御する。
That is, in the reading method in which a plurality of pixels are simultaneously connected to the
次に、第1の実施形態における電位制御部105による基準電位SVDDの制御について、図4及び図5を用いて説明する。図4は、第1の実施形態における基準電位SVDDの制御例を示す図である。図4に示すように、本実施形態では基準電位SVDDは、垂直信号線107に同時に接続する画素数に応じた電位に電位制御部105により制御される。
Next, control of the reference potential SVDD by the
図4に示した例では、垂直信号線107に接続する画素が1画素である(垂直非加算読み出し)場合には、電位制御部105は、基準電位SVDDを電位V0に制御する。同様に、垂直信号線107に同時に接続する画素が2画素である(2画素接続)場合には、電位制御部105は、基準電位SVDDを電位V1に制御する。また、垂直信号線107に同時に接続する画素が4画素である(4画素接続)場合には、電位制御部105は、基準電位SVDDを電位V2に制御する。ただし、V2<V1<V0である。
In the example shown in FIG. 4, when the number of pixels connected to the
第1の実施形態では、画素106に供給する基準SVDDを制御することで、フローティングディフュージョン203のリセット電位を垂直信号線107に対して同時に接続する画素数に応じた適切な電位に制御する。図4では、供給される基準電位SVDDが電位V0であるとき、フローティングディフュージョン203のリセット電位は電位Vg0になることを示している。同様に、供給される基準電位SVDDが電位V1であるとき、フローティングディフュージョン203のリセット電位は電位Vg1になり、基準電位SVDDが電位V2であるとき、フローティングディフュージョン203のリセット電位は電位Vg2になる。ただし、Vg2<Vg1<Vg0である。
In the first embodiment, by controlling the reference SVDD supplied to the
図5は、本実施形態における垂直信号線に同時に接続される画素数毎の、フローティングディフュージョン電位(FD電位)Vgと垂直信号線電位Vsとの関係を示す図である。2画素接続(垂直信号線107に同時接続する画素が2画素)、及び4画素接続(垂直信号線107に同時接続する画素が4画素)であるときの関係は、同時接続される画素のFD電位Vgは等しい条件の場合として説明する。 FIG. 5 is a diagram illustrating the relationship between the floating diffusion potential (FD potential) Vg and the vertical signal line potential Vs for each number of pixels that are simultaneously connected to the vertical signal line in the present embodiment. The relationship when two pixels are connected (two pixels connected simultaneously to the vertical signal line 107) and four pixels are connected (four pixels connected simultaneously to the vertical signal line 107) is the FD of the pixels connected simultaneously. In the following description, the potential Vg is equal.
図5において、PA0、PA1、PA2は、それぞれ本実施形態において垂直信号線に1画素接続、2画素接続、4画素接続した場合の動作基準点を示している。また、PB0、PB1、PB2は、それぞれ従来の制御方法により、すなわち垂直信号線に同時接続する画素数にかかわらず画素に供給する基準電位SVDDを一定として、垂直信号線に2画素接続、4画素接続した場合の動作基準点を示している。 In FIG. 5, PA0, PA1, and PA2 indicate operation reference points when 1 pixel connection, 2 pixel connection, and 4 pixel connection are made to the vertical signal line in the present embodiment, respectively. In addition, PB0, PB1, and PB2 are connected to the vertical signal line by two pixels connected to the vertical signal line by the conventional control method, that is, regardless of the number of pixels that are simultaneously connected to the vertical signal line. The operation reference point when connected is shown.
図5に示すように、従来の制御方法では、画素に供給する基準電位SVDDを電位V0に固定してしまうと、フローティングディフュージョン203のリセット電位が電位Vg0となる。そのため、垂直信号線に1画素接続した場合の動作基準点PB0は電位Vs0であるのに対して、2画素接続、4画素接続した場合の動作基準点PB1、PB2はそれぞれ電位Vs1、Vs2と、電位Vs0より高くなる(Vs0<Vs1<Vs2)。
As shown in FIG. 5, in the conventional control method, if the reference potential SVDD supplied to the pixel is fixed to the potential V 0 , the reset potential of the floating
このように動作基準点が変動すると、例えば垂直信号線電位Vsが読み出し部103における読み出し回路の入力レンジを外れてしまい、信号のリニアリティの悪化を招く。例えば、図5に示すように、読み出し回路の入力レンジが電位Vsa〜Vsbとして設計された場合、Vsa<Vs0<Vsbであり、動作基準点PB0の電位Vs0は読み出し回路の入力レンジ内である。一方で、Vsb<Vs1、及びVsb<Vs2であり、動作基準点PB1、PB2の電位Vs1、及びVs2は読み出し回路の入力レンジ外となる。つまり、従来の制御方法では、画素に供給される基準電位SVDDが電位V0である条件において、垂直信号線に2画素接続及び4画素接続とすると、垂直信号線電位Vsが読み出し回路の入力レンジを外れてしまうことがある。
When the operation reference point fluctuates in this manner, for example, the vertical signal line potential Vs deviates from the input range of the reading circuit in the
第1の実施形態における撮像素子では、図4に示したように電位制御部105が、垂直信号線に接続する画素数に応じて基準電位SVDDを制御するため、フローティングディフュージョン203のリセット電位も基準電位SVDDに応じた電位に制御される。図5に示したように、垂直信号線に1画素接続した場合、画素に供給する基準電位SVDDが電位V0に制御されて、フローティングディフュージョン203のリセット電位は電位Vg0となる。
In the image sensor according to the first embodiment, as shown in FIG. 4, the
また、垂直信号線に2画素接続した場合、画素に供給する基準電位SVDDが電位V1に制御されて、フローティングディフュージョン203のリセット電位は電位Vg1となる。垂直信号線に4画素接続した場合、画素に供給する基準電位SVDDが電位V2に制御されて、フローティングディフュージョン203のリセット電位は電位Vg2となる。
When two pixels are connected to the vertical signal line, the reference potential SVDD supplied to the pixels is controlled to the potential V 1, and the reset potential of the floating
このように制御することで、垂直信号線に2画素接続、4画素接続した場合の動作基準点PA1、PA2は、ともに垂直信号線に1画素接続した場合の動作基準点PA0と同じ電位Vs0に制御されている。したがって、本実施形態では、垂直信号線に同時に接続する画素数が2画素及び4画素であっても、垂直信号線電位が読み出し回路の入力レンジ内になるように動作基準点を適切に制御することができ、信号のリニアリティの悪化を抑えることができる。 By controlling in this way, the operation reference points PA1 and PA2 when two pixels are connected to the vertical signal line and four pixels are connected are the same potential Vs 0 as the operation reference point PA0 when both pixels are connected to the vertical signal line. Is controlled. Therefore, in this embodiment, even when the number of pixels simultaneously connected to the vertical signal line is 2 pixels and 4 pixels, the operation reference point is appropriately controlled so that the vertical signal line potential is within the input range of the readout circuit. And deterioration of signal linearity can be suppressed.
第1の実施形態によれば、垂直信号線に対して同時に接続する画素数に応じて、電位制御部105が画素106に供給する基準電位SVDDを制御することで、画素106のフローティングディフュージョン203のリセット電位を変更する。これにより、消費電力を増加させることなく、読み出し回路等の入力レンジから外れないように垂直信号線に接続する画素数に応じて動作基準点を適切に制御して画素の混合信号を読み出すことが可能となる。
According to the first embodiment, the
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。第2の実施形態では、前述した第1の実施形態とは異なる方法で、画素106のフローティングディフュージョン203のリセット電位を垂直信号線に同時に接続する画素数に応じて制御する。第2の実施形態では、画素106に供給する基準電位SVDDの制御は行わずに、画素106のリセットスイッチ204としてのMOSトランジスタのゲートに供給する電位を制御することで、フローティングディフュージョン203のリセット電位を制御する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. In the second embodiment, the reset potential of the floating
ここで、画素106のリセットスイッチ204としてのMOSトランジスタのゲートと、ソース(フローティングディフュージョン203)は、結合容量を有する。この結合容量によって、リセットスイッチ204のゲートに供給される電圧に応じて、フローティングディフュージョン203のリセット電位を変化させることが可能である。具体的には、リセットスイッチ204のゲートに供給するパルス信号PRESのローレベルの電位VRESLを低くすることによって、フローティングディフュージョン203のリセット電位も低くすることができる。なお、以下では、前述した第1の実施形態とは異なる点について説明する。
Here, the gate and source (floating diffusion 203) of the MOS transistor as the
図6は、第2の実施形態における画素及び読み出しに係る回路の構成例を示す模式図である。図6において、図3に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。第2の実施形態では、電位制御部601は、垂直走査部102から出力されたパルス信号PRESを受けて、画素106に供給するパルス信号PRESのローレベルの電位VRESLを、垂直信号線107に対して同時に接続する画素数に応じて制御する。
FIG. 6 is a schematic diagram illustrating a configuration example of a pixel and a circuit related to readout in the second embodiment. In FIG. 6, components having the same functions as those shown in FIG. 3 are given the same reference numerals, and redundant descriptions are omitted. In the second embodiment, the potential control unit 601 receives the pulse signal PRES output from the
図7は、第2の実施形態における電位制御部601による電位VRESLの制御例を示す図である。図7に示すように、本実施形態ではパルス信号PRESのローレベルの電位VRESLは、垂直信号線107に対して同時に接続する画素数に応じた電位に電位制御部601により制御される。
FIG. 7 is a diagram illustrating a control example of the potential VRESL by the potential control unit 601 according to the second embodiment. As shown in FIG. 7, in this embodiment, the low-level potential VRESL of the pulse signal PRES is controlled by the potential control unit 601 to a potential corresponding to the number of pixels connected to the
図7に示した例では、垂直信号線107に接続する画素が1画素である(垂直非加算読み出し)場合には、電位制御部601は、電位VRESLを電位Vr0に制御する。同様に、垂直信号線107に接続する画素が2画素である(2画素接続)場合には、電位制御部601は、電位VRESLを電位Vr1に制御する。また、垂直信号線107に接続する画素が4画素である(4画素接続)場合には、電位制御部601は、電位VRESLを電位Vr2に制御する。ただし、Vr2<Vr1<Vr0である。
In the example illustrated in FIG. 7, when the number of pixels connected to the
第2の実施形態では、画素106に供給するパルス信号PRESのローレベルの電位VRESLを制御することで、フローティングディフュージョン203のリセット電位を垂直信号線107に接続する画素数に応じた適切な電位に制御する。図7では、電位VRESLが電位Vr0であるとき、フローティングディフュージョン203のリセット電位は電位Vg0になることを示している。同様に、電位VRESLが電位Vr1であるとき、フローティングディフュージョン203のリセット電位は電位Vg1になり、電位VRESLが電位Vr2であるとき、フローティングディフュージョン203のリセット電位はVg2になる。ただし、Vg2<Vg1<Vg0である。
In the second embodiment, by controlling the low-level potential VRESL of the pulse signal PRES supplied to the
そして、第2の実施形態においても、図5に示したように、垂直信号線に1画素接続した場合、フローティングディフュージョン203のリセット電位は電位Vg0となる。また、垂直信号線に2画素接続した場合、フローティングディフュージョン203のリセット電位は電位Vg1となる。垂直信号線に4画素接続した場合、フローティングディフュージョン203のリセット電位は電位Vg2となる。
Also in the second embodiment, as shown in FIG. 5, when one pixel is connected to the vertical signal line, the reset potential of the floating
このとき、図5に示したように、垂直信号線に1画素接続した場合の動作基準点PA0は電位Vs0であり、垂直信号線に2画素接続、4画素接続した場合の動作基準点PA1、PA2もともに電位Vs0に制御することができる。したがって、本実施形態では、垂直信号線に同時に接続する画素数が2画素及び4画素であっても、垂直信号線電位が読み出し回路の入力レンジ内になるように動作基準点を適切に制御することができ、信号のリニアリティの悪化を抑えることができる。 At this time, as shown in FIG. 5, the operating reference point PA0 in the case of one pixel connected to the vertical signal line the potential Vs 0, 2 pixels connected to the vertical signal line, the four case where the pixel connection operation reference point PA1 , it is possible to control both to the potential Vs 0 also PA2. Therefore, in this embodiment, even when the number of pixels simultaneously connected to the vertical signal line is 2 pixels and 4 pixels, the operation reference point is appropriately controlled so that the vertical signal line potential is within the input range of the readout circuit. And deterioration of signal linearity can be suppressed.
また、パルス信号PRESのハイレベルの電位VRESHを低くすることで、画素106のフローティングディフュージョン203のリセット電位を低く変更することも可能である。例えば、図3に示した駆動例の時刻t302にて、画素106のリセットスイッチ204のゲートに電位VRESHのパルス信号PRESが入力されると、フローティングディフュージョン203は、基準電位SVDDが供給されリセット電位にリセットされる。
In addition, the reset potential of the floating
このリセットに要する時間(リセット電位に到達するまでの時間)は、電位VRESHに依存し、電位VRESHが低いほど長くなる。したがって、電位制御部601が、時刻t302〜t303の期間において電位VRESHを低く制御することで、リセットに要する時間は長くなる。これにより、リセット解除後(時刻t303〜t304)におけるフローティングディフュージョン203のリセット電位を低く変更することができる。このようにパルス信号PRESのハイレベルの電位VRESHの制御を行う場合も、図7に示したローレベルの電位VRESLの制御方法と同様に、より複数の画素を垂直信号線に同時に接続する場合に電位VRESHがより低くなるように制御すればよい。
The time required for this reset (the time to reach the reset potential) depends on the potential VRESH, and becomes longer as the potential VRESH is lower. Therefore, the potential control unit 601 controls the potential VRESH to be low during the period from time t302 to t303, so that the time required for reset becomes long. Thereby, the reset electric potential of the floating
第2の実施形態によれば、垂直信号線に対して同時に接続する画素数に応じて、電位制御部601が画素106に供給するパルス信号PRESのローレベルの電位VRESLを制御することで、フローティングディフュージョン203のリセット電位を変更する。これにより、消費電力を増加させることなく、読み出し回路等の入力レンジから外れないように垂直信号線に接続する画素数に応じて動作基準点を適切に制御して画素の混合信号を読み出すことが可能となる。
According to the second embodiment, the potential control unit 601 controls the low-level potential VRESL of the pulse signal PRES supplied to the
前述した第1の実施形態及び第2の実施形態では、垂直信号線に1画素接続した場合、2画素接続した場合、4画素接続した場合の3モードを例に説明した。これら3モードは、例えば、静止画撮影時には1画素接続で読み出し、動画撮影時には2画素接続又は4画素接続で読み出す、といったように撮像装置の撮影モードに応じて使い分けられる。さらに、必要な読み出し画素数やフレームレートに応じて、3画素接続や5画素接続や、より多数の画素を同時接続して、読み出すことも可能である。そして、本発明は、垂直信号線に同時接続される画素数に応じて、適した基準電位SVDDや電位VRESLに制御することで適用可能である。例えば、垂直信号線に同時接続される画素数が多いほど、フローティングディフュージョン203のリセット電位を低くするように基準電位SVDDや電位VRESLを制御する。
In the first embodiment and the second embodiment described above, three modes in which one pixel is connected to the vertical signal line, two pixels are connected, and four pixels are connected are described as an example. These three modes are selectively used according to the shooting mode of the imaging apparatus, such as reading with one pixel connection during still image shooting and reading with two or four pixel connections during moving image shooting. Furthermore, according to the required number of read pixels and frame rate, it is also possible to read out by connecting 3 pixels, 5 pixels, or a larger number of pixels simultaneously. The present invention can be applied by controlling to a suitable reference potential SVDD or potential VRESL according to the number of pixels simultaneously connected to the vertical signal line. For example, the reference potential SVDD and the potential VRESL are controlled so that the reset potential of the floating
また、本発明の実施形態においては、垂直信号線に接続される画素数に応じて、フローティングディフュージョン203のリセット電位を変更しているため、撮像素子の暗時出力特性も変化する。したがって、本発明が適用される撮像装置では、垂直信号線に接続される画素数に応じて、撮像素子の暗時出力特性を補正する補正値を各々記憶して補正に用いることで、暗時出力特性の適切な補正も可能となる。また、本発明の実施形態においては、撮像素子の画素部は1列毎に1つの垂直信号線を有する構成としているが、1列毎に2つ以上の垂直信号線を有する構成であってもよい。
In the embodiment of the present invention, since the reset potential of the floating
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed as being limited thereto. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.
101:画素部 102:垂直走査部 103:読み出し部 104:水平走査部 105:電位制御部 106:画素 107:垂直信号線(列信号線) 201:フォトダイオード 202:転送スイッチ 203:フローティングディフュージョン 204:リセットトランジスタ 205:信号出力部 206:選択トランジスタ 207:電流源 SVDD:基準電位 601:電位制御部 802:撮像素子 DESCRIPTION OF SYMBOLS 101: Pixel part 102: Vertical scanning part 103: Reading part 104: Horizontal scanning part 105: Potential control part 106: Pixel 107: Vertical signal line (column signal line) 201: Photodiode 202: Transfer switch 203: Floating diffusion 204: Reset transistor 205: Signal output unit 206: Selection transistor 207: Current source SVDD: Reference potential 601: Potential control unit 802: Image sensor
Claims (7)
前記複数の画素を行単位で選択する垂直走査部と、
前記複数の画素の列毎に配置され、前記垂直走査部により選択された前記画素の前記信号出力部が接続される垂直信号線と、
1つの前記垂直信号線に対して同時に接続される前記信号出力部の数に応じて前記リセット電位を変更する電位制御部とを有することを特徴とする撮像素子。 A photoelectric conversion unit that converts incident light into charges, a charge holding unit that holds charges generated by the photoelectric conversion unit, a reset switch that resets the potential of the charge holding unit to a reset potential, and a potential of the charge holding unit A plurality of pixels each having a signal output section for outputting a corresponding signal and arranged in a matrix;
A vertical scanning unit that selects the plurality of pixels in units of rows;
A vertical signal line arranged for each column of the plurality of pixels and connected to the signal output unit of the pixel selected by the vertical scanning unit;
An image pickup device comprising: a potential control unit that changes the reset potential in accordance with the number of the signal output units connected simultaneously to one vertical signal line.
前記電位制御部は、1つの前記垂直信号線に対して同時に接続される前記信号出力部の数に応じて前記第1の電位を制御することを特徴とする請求項1記載の撮像素子。 The reset switch is provided between a signal line to which a first potential is supplied and the charge holding unit, and connects the signal line to which the first potential is supplied with the charge holding unit. Reset the potential of the charge holding unit to the reset potential,
The image sensor according to claim 1, wherein the potential control unit controls the first potential in accordance with the number of the signal output units connected simultaneously to one vertical signal line.
前記電位制御部は、1つの前記垂直信号線に対して同時に接続される前記信号出力部の数に応じて前記リセットスイッチをオフにする前記制御信号の電位を制御することを特徴とする請求項1記載の撮像素子。 The reset switch is on / off controlled by a control signal,
The said potential control part controls the electric potential of the said control signal which turns off the said reset switch according to the number of the said signal output parts connected simultaneously with respect to one said vertical signal line. The imaging device according to 1.
前記電位制御部は、1つの前記垂直信号線に対して同時に接続される前記信号出力部の数に応じて前記リセットスイッチをオンにする前記制御信号の電位を制御することを特徴とする請求項1記載の撮像素子。 The reset switch is on / off controlled by a control signal,
The said potential control part controls the electric potential of the said control signal which turns on the said reset switch according to the number of the said signal output parts connected simultaneously with respect to one said said vertical signal line, It is characterized by the above-mentioned. The imaging device according to 1.
前記電位制御部は、1つの前記垂直信号線に対して同時に接続される前記信号出力部の数に応じて前記MOSトランジスタのゲートに供給する電位を制御することを特徴とする請求項1記載の撮像素子。 The reset switch is a MOS transistor having a source connected to the charge holding unit and a drain connected to a signal line to which a first potential is supplied;
The said potential control part controls the electric potential supplied to the gate of the said MOS transistor according to the number of the said signal output parts connected simultaneously with respect to one said vertical signal line. Image sensor.
前記垂直走査部により1つ又は複数の行の前記画素を選択し、
1つの前記垂直信号線に対して同時に接続される前記信号出力部の数に応じて前記リセット電位を変更することを特徴とする撮像素子の制御方法。 A photoelectric conversion unit that converts incident light into charges, a charge holding unit that holds charges generated by the photoelectric conversion unit, a reset switch that resets the potential of the charge holding unit to a reset potential, and a potential of the charge holding unit A plurality of pixels each having a signal output unit for outputting a corresponding signal, arranged in a matrix, a vertical scanning unit for selecting the plurality of pixels in units of rows, and arranged for each column of the plurality of pixels, A control method of an image sensor having a vertical signal line to which the signal output unit of the pixel selected by the vertical scanning unit is connected,
Selecting the pixels in one or more rows by the vertical scanning unit;
The method of controlling an image sensor, wherein the reset potential is changed according to the number of the signal output units simultaneously connected to one vertical signal line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014240333A JP2016103701A (en) | 2014-11-27 | 2014-11-27 | Imaging element and method of controlling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014240333A JP2016103701A (en) | 2014-11-27 | 2014-11-27 | Imaging element and method of controlling the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016103701A true JP2016103701A (en) | 2016-06-02 |
Family
ID=56089221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014240333A Pending JP2016103701A (en) | 2014-11-27 | 2014-11-27 | Imaging element and method of controlling the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016103701A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017209251A (en) * | 2016-05-24 | 2017-11-30 | 株式会社三共 | Game machine |
JP2019037419A (en) * | 2017-08-24 | 2019-03-14 | 株式会社三共 | Game machine |
-
2014
- 2014-11-27 JP JP2014240333A patent/JP2016103701A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017209251A (en) * | 2016-05-24 | 2017-11-30 | 株式会社三共 | Game machine |
JP2019037419A (en) * | 2017-08-24 | 2019-03-14 | 株式会社三共 | Game machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10771718B2 (en) | Imaging device and imaging system | |
JP4609428B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
US7256382B2 (en) | Solid state imaging device, method of driving solid state imaging device and image pickup apparatus | |
JP4973115B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
US10038868B2 (en) | Solid-state image sensing device and electronic device | |
US8411157B2 (en) | Solid-state image pickup device and image pickup device | |
KR101939402B1 (en) | Solid-state imaging device and driving method thereof, and electronic apparatus using the same | |
JP2013034179A (en) | Imaging device and imaging apparatus | |
US9648222B2 (en) | Image capturing apparatus that controls supply of amperage when reading out pixel signals and method for controlling the same | |
CN111800591B (en) | Image pickup device, control method thereof, and image pickup apparatus | |
KR20070091104A (en) | Solid-state image pickup device | |
US8300122B2 (en) | Solid-state imaging device, camera system, and signal reading method | |
US20160073008A1 (en) | Image capturing apparatus and method of controlling image capturing apparatus | |
JP5906596B2 (en) | Imaging device | |
KR20140107212A (en) | Solid-state imaging element, method for driving same, and camera system | |
JP2016103701A (en) | Imaging element and method of controlling the same | |
JP6213596B2 (en) | Imaging device | |
JP4654783B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
JP6393087B2 (en) | Imaging device and imaging apparatus | |
JP2016092594A (en) | Imaging device and driving method of solid state image sensor | |
WO2020203799A1 (en) | Imaging element and imaging device | |
JP2009225341A (en) | Solid imaging apparatus, and driving method thereof | |
JP2010124277A (en) | Imaging apparatus | |
CN117678233A (en) | Image pickup element and image pickup device | |
JP2016039406A (en) | Solid state image sensor and imaging device |