JP4957696B2 - 半導体集積回路、自発光表示パネルモジュール、電子機器及び電源線駆動方法 - Google Patents

Description

この明細書で説明する発明は、自発光表示パネルの電源線駆動技術に関する。なお、発明は、半導体集積回路、自発光表示パネルモジュール、電子機器及び電源線駆動方法としての側面を有する。

有機ＥＬディスプレイパネルは、コントラストが高いだけでなく、視野角が広く、応答速度も速いという特性を有している。また、バックライト光源が不要であり、薄型化にも適している。このため、有機ＥＬディスプレイパネルは、次世代のフラットパネルの本命として注目されている。
特開２００２−２５１１６７号公報

ところで、有機ＥＬディスプレイパネルは、有機ＥＬ素子ＯＬＥＤの発光時間長でピーク輝度レベルを制御することができる。図１及び図２を用いて、この輝度レベルの制御機能を説明する。図１は、１フレーム期間を１００％として、その何パーセントを発光期間として使用するかを表している。図中、網掛けで示す棒グラフの長さが発光期間長である。例えば図１（Ｂ）は、１フレーム期間の25％を発光期間に使用することを意味し、図１（Ｃ）は、１フレーム期間の50％を発光期間に使用することを意味する。

なお、１フレーム期間における総発光期間長が同じであれば、１フレーム期間中における発光期間の数は必ずしも１回に限られることはなく、複数回に分割することもできる。
図２は、発光期間長の長さの違いによる画素階調と輝度レベルとの関係を表している。図２の縦軸が輝度レベルであり、横軸が画素階調に対応する信号電位Ｖsig 又は駆動電流Ｉsig である。図２に示すように、発光期間長が長いほど、ピーク輝度レベルを高くすることができる。すなわち、輝度レベルの可変範囲を大きくとることができる。

ところが、図１に示すように単一の発光期間の長さだけでピーク輝度レベルを可変制御する方法には、動画性能やフリッカ性能の両立が難しくなる問題がある。例えば発光期間長を長くするほどピーク輝度レベルを高めることができる一方で、動画応答特性が低下する問題がある。反対に発光期間長を短くするほど動画応答特性を高めることができる一方で、ピーク輝度レベルが低下すると共にフリッカが目立ち易くなる問題がある。

そこで、発明者らは、
（ａ）自発光表示パネル上にマトリクス配置される各画素の各々に対応する自発光素子に接続される電源線を駆動する電源線駆動回路として、
（ｂ）開始時点及び終了時点が固定された、自発光素子の発光期間には、自発光素子の輝度レベルが所定のピーク輝度レベルとなるように、電圧レベルが最大駆動振幅を与える高レベルの第１電圧を出力する第１の駆動電源と、電圧レベルが、第１電圧と前記第１電圧より低レベルの第３電圧との中間レベルであって、自発光素子を逆バイアス状態にさせずに消灯させる第２電圧を出力する第２の駆動電源との各出力を交互に切り替えることによって、パルス状に波形整形されたパルス電圧を電源線に印加する場合、
動画表示の改善を優先するときには、発光期間のうち開始時点及び終了時点の各点付近で、パルス電圧を電源線に印加し、
フリッカの改善を優先するときには、発光期間のうち中央付近で、パルス電圧を電源線に印加し、
（ｃ）自発光素子の非発光期間には、電圧レベルが低レベルの第３電圧を出力する第３の駆動電源が、第３電圧を電源線に印加することにより、前記自発光素子を逆バイアス状態にして非発光状態に制御する
機能を有するものを提案する。

因みに、前述したピーク輝度レベルの調整は、第２の駆動電源の出力回数の可変制御により実行することが望ましい。
また、前述したピーク輝度レベルの調整は、第１及び第２の駆動電源の各出力期間長の可変制御によって実行されることが望ましい。

発明者らは、両端位置が固定された発光期間を第１の駆動電源と第２の駆動電源とで構成し、第２の駆動電源についてはパルス状に挿入する駆動方式を提案する。また、発光期間を構成する第１の駆動電源の出力期間長と第２の駆動電源の出力期間長の出現比率を可変することにより、発光期間の発光開始から発光終了までの期間長は変更することなく、ピーク輝度レベルを可変制御する駆動方式を提案する。結果的に、この制御においては、発光開始から発光終了までの期間長が変化しないので、ピーク輝度レベルの変化に伴う表示品質の変化を最小限にとどめることができる。

以下では、自発光表示パネルの一例であるアクティブマトリクス駆動型の有機ＥＬパネルについて、発明者らが提案する発明の最良の形態例を、以下に示す順番に説明する。
（Ａ）有機ＥＬパネルモジュールの外観構造
（Ｂ）形態例１：平均輝度レベルに基づくピーク輝度レベルの制御（発光モード判定なし）
（Ｃ）形態例２：平均輝度レベルに基づくピーク輝度レベルの制御（発光モード判定あり）
（Ｄ）形態例３：平均輝度レベルに基づくピーク輝度レベルの制御（発光モード判定と可変駆動電源の併用）
（Ｅ）形態例４：周辺照度に基づくピーク輝度レベルの制御（発光モード判定なし）
（Ｆ）他の形態例

なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。

（Ａ）有機ＥＬパネルモジュールの外観構造
まず、有機ＥＬパネルモジュールの外観例を説明する。ただし、この明細書においては、画素アレイ部と駆動回路を同じ基板上に形成するパネルモジュールだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部と同じ基板上に実装したものも含めてパネルモジュールと呼ぶことにする。ここでの特定用途向けＩＣが、特許請求の範囲における「半導体集積回路」に対応する。

図３に、有機ＥＬパネルモジュールの外観例を示す。有機ＥＬパネルモジュール１は、支持基板３に対向基板５を貼り合わせた構造を有している。
支持基板３は、ガラス、プラスチックその他の基材で構成される。対向基板５も、ガラス、プラスチックその他の透明部材を基材とする。対向基板５は、封止材料を挟んで支持基板３の表面を封止する部材である。

なお、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。
この他、有機ＥＬパネル１には、外部信号や駆動電源を入力するためのＦＰＣ（フレキシブルプリントサーキット）７が必要に応じて配置される。

（Ｂ）形態例１
（Ｂ−１）システム構成例
図４に、この形態例に係る有機ＥＬパネルモジュール１１のシステム構成例を示す。有機ＥＬパネルモジュール１１は、画素アレイ部１３と、信号線駆動部１５と、書込制御線駆動部１７と、電源線駆動部１９と、電源線駆動タイミング発生部２１とをガラス基板上に配置した構成を有している。この形態例の場合、画素アレイ部１３以外の回路は、１個又は複数個の半導体集積回路として形成され、ガラス基板上に実装されるものとする。

（Ｂ−２）各デバイスの構成
以下、有機ＥＬパネルモジュール１１を構成するデバイス（機能ブロック）の形態例を順番に説明する。

（ａ）画素アレイ部
画素アレイ部１３は、表示上の１画素を構成するホワイトユニットがＭ行×Ｎ列に配置されたマトリクス構造を有している。なお、この明細書において、行とは、図中Ｘ方向に延びる３×Ｎ個のサブ画素２３で構成される画素列をいう。また、列とは、図中Ｙ方向に延びるＭ個のサブ画素２３で構成される画素列をいう。勿論、ＭとＮの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。

図５に、ホワイトユニットを構成するサブ画素２３の配列例を示す。図５は、３原色に対応するＲ画素、Ｇ画素、Ｂ画素に対応するサブ画素２３によりホワイトユニットが構成される場合の例である。勿論、ホワイトユニットの構成は、これに限らない。また、サブ画素２３についても原色発光型だけでなく、フィルタによる色変換型やマルチ発光型等のサブ画素構造が考えられる。

図６に、アクティブマトリクス駆動に対応するサブ画素２３の画素回路例を示す。なお、この種の画素回路には、実に様々な回路構成が提案されている。図６に示す画素回路は、これらのうち最も単純な回路例の一つに対応する。

図６の場合、画素回路は、サンプリング動作を制御する薄膜トランジスタ（以下、「サンプリングトランジスタ」という。）Ｎ１と、駆動電流の供給動作を制御する薄膜トランジスタ（以下、「駆動トランジスタ」という。）Ｎ２と、保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤとで構成される。

図６の場合、サンプリングトランジスタＮ１と駆動トランジスタＮ２はＮチャネルＭＯＳトランジスタで構成される。なお、サンプリングトランジスタＮ１は、ゲート電極に接続された書込制御線ＷＳＬにより動作状態が制御される。サンプリングトランジスタＮ１がオン状態のとき、画素データに対応する信号線ＤＴＬの電位が保持容量Ｃｓに書き込まれる。

保持容量Ｃｓは、駆動トランジスタＮ２のゲート電極とソース電極間に接続される容量性負荷である。保持容量Ｃｓに保持された信号電位Ｖsig が、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsを与える。この電圧に相当する信号電流Ｉsig が、電流供給線としての電源線ＤＳＬから引き込まれ、有機ＥＬ素子ＯＬＥＤに供給される。

なお、信号電流Ｉsig が大きいほど、有機ＥＬ素子ＯＬＥＤに流れる電流は大きくなり、発光輝度が高くなる。すなわち、信号電流Ｉsig の大きさにより階調が表現される。この信号電流Ｉsig の供給が続く限り、有機ＥＬ素子ＯＬＥＤの所定輝度による発光状態が継続される。

この形態例の場合、電源線ＤＳＬは行単位で配線され、同じ行に位置する全てのサブ画素２３に駆動電源を供給する。この形態例の場合、電源線ＤＳＬは、３値の駆動電源ＶＨ、Ｖcat 、ＶＳＳにて駆動される。駆動電源ＶＨは、最大駆動振幅を与える駆動電源であり、特許請求の範囲における第１の駆動電源に対応する。この駆動電源ＶＨは、固定電源である。

駆動電源Ｖcat は、有機ＥＬ素子ＯＬＥＤのカソードが接続される共通カソード電極と同電位の駆動電源であり、特許請求の範囲における第２の駆動電源に対応する。この形態例の場合、駆動電源Ｖcat は固定電源である。なお、中間駆動振幅を与える駆動電源Ｖcat の印加時には、有機ＥＬ素子ＯＬＥＤが消灯制御される。

因みに、発光期間中における有機ＥＬ素子ＯＬＥＤの消灯に駆動電源Ｖcat 用いるのは、有機ＥＬ素子ＯＬＥＤに逆バイアスを印加させないためである。一般に、順バイアスと逆バイアスの繰り返しは、有機ＥＬ素子ＯＬＥＤを含むパネルに与える負担が大きくなる。そこで、この形態例の場合には、発光期間中における消灯動作に、駆動電源Ｖcat を使用し、有機ＥＬ素子ＯＬＥＤを含むパネルに与える負担を最小化する。

また、駆動電源ＶＳＳは、特許請求の範囲における第３の駆動電源に対応する固定電源である。なお、この形態例の場合、駆動電源ＶＳＳは、有機ＥＬ素子ＯＬＥＤのカソード電極電位Ｖcat よりも低い電位に設定されている。従って、駆動電源ＶＳＳの印加時には、有機ＥＬ素子ＯＬＥＤは逆バイアス状態に制御され、完全にオフ動作する。

（ｂ）信号線駆動部
信号線駆動部１５は、サブ画素２３の特性補正に必要な基準電位（以下では、「オフセット電位」という。）Ｖofs と、画素階調に対応する信号電位Ｖsig を信号線ＤＴＬに印加する回路デバイスである。信号線ＤＴＬは列単位で配線され、同じ列に位置する全てのサブ画素２３に電位を印加する。

（ｃ）書込制御線駆動部
書込制御線駆動部１７は、オフセット電位Ｖofs や信号電位Ｖsig の書き込みタイミングを与える制御パルスを書込制御線ＷＳＬに印加する回路デバイスである。この形態例の場合、書込制御線ＷＳＬは、前述したように行単位で配線される。従って、書込制御線駆動部１７の動作は水平走査クロックに同期し、水平走査クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。

この形態例の場合、書込制御線駆動部１７は、各出力段が各行（画素列）に対応するシフトレジスタと各行に対応する出力段とを基本構成とする。なお、シフトレジスタは、例えば制御パルスの立ち上がりタイミングと立ち下がりタイミングを与えるタイミング信号を次行に順次転送するのに用いられる。出力段は、シフトレジスタから与えられるタイミングパルスに基づいて制御パルスを発生する論理回路と、制御パルスを駆動に適した電位に変換するレベルシフタと、書込制御線ＷＳＬを実際に駆動するバッファ回路とで構成される。

（ｄ）電源線駆動部
電源線駆動部１９は、書込制御線ＷＳＬの制御動作と連動してサブ画素２３の駆動動作を制御する回路デバイスである。前述したように、電源線駆動部１９は、３値の駆動電源のいずれか一つを時間順次に電源線ＤＳＬに印加するように動作する。
なお、この形態例においては、電源線ＤＳＬに駆動電源ＶＨ及びＶcat のいずれかが印加される期間を発光期間といい、電源線ＤＳＬに駆動電源ＶＳＳが印加される期間を非発光期間という。

図７に、電源線駆動部１９の内部構成例を示す。電源線駆動部１９は、３値の駆動電源にそれぞれ対応する出力タイミングパルスを線順次に転送する３段のシフトレジスタ３１、３３及び３５と、個々の電源線ＤＳＬに対応するＭ個の出力段回路３７とで構成される。図７の場合には、作図上の制約から出力段回路３７を１つのみ表している。

なお、シフトレジスタ３１は駆動電源ＶＨ用であり、シフトレジスタ３３は駆動電源Ｖcat
用であり、シフトレジスタ３５は駆動電源ＶＳＳ用である。いずれも、水平走査クロックに同期して動作し、水平走査クロックの入力のたび各段が保持する論理レベル値を次段に進めるように動作する。因みに、各シフトレジスタに対応するタイミングパルスは、電源線駆動タイミング発生部２１より供給される。

出力段回路３７は、個々の駆動電源に対応するバッファ回路と、バッファ回路をオン・オフ制御するスイッチ回路とで構成される。なお、トランジスタＴＲ１は駆動電源ＶＨ用のバッファ回路であり、トランジスタＴＲ２は駆動電源Ｖcat 用のバッファ回路であり、トランジスタＴＲ３は駆動電源ＶＳＳ用のバッファ回路である。また、トランジスタＴＲ４は駆動電源ＶＨ用のスイッチ回路であり、トランジスタＴＲ５は駆動電源Ｖcat 用のスイッチ回路であり、トランジスタＴＲ６は駆動電源ＶＳＳ用のスイッチ回路である。

ここで、各バッファ回路による電源線ＤＳＬへの駆動電源の供給は、スイッチ回路の制御により排他的に実行される。例えば駆動電源ＶＨの駆動タイミングではトランジスタＴＲ１のみがオン動作し、トランジスタＴＲ２及びＴＲ３はオフ動作する。同様に、駆動電源Ｖcat の駆動タイミングではトランジスタＴＲ２のみがオン動作し、トランジスタＴＲ１及びＴＲ３はオフ動作する。また、駆動電源ＶＳＳの駆動タイミングではトランジスタＴＲ３のみがオン動作し、トランジスタＴＲ１及びＴＲ２はオフ動作する。

（ｅ）電源線駆動タイミング発生部
電源線駆動タイミング発生部２１は、電源線駆動部１９の駆動に使用するタイミングパルスを発生する回路デバイスである。なお、３種類のタイミングパルスのうち駆動電源ＶＳＳの出力タイミングのみは固定であり、駆動電源ＶＨとＶcat の出力タイミングは、入力画像データＤinの平均輝度レベルＹavr に応じて可変的に制御される。

この形態例の場合、駆動電源Ｖcat の単位出力期間（パルス幅）は１フレーム期間長の１％に設定されるものとする。また、駆動電源Ｖcat の出現期間は、事前に設定された発光期間の範囲内で均等に出現するように設定されるものとする。

図８に、電源線駆動タイミング発生部２１の回路構成例を示す。電源線駆動タイミング発生部２１は、１フレーム平均輝度検出部４１、ピーク輝度設定部４３、駆動タイミング発生部４５で構成される。

１フレーム平均輝度検出部４１は、１フレーム画面を構成する全画素に対応する入力画像データＤinの平均輝度レベルＹavr を算出する回路デバイスである。因みに、入力画像データＤinは、Ｒ（赤）画素データ、Ｇ（緑）画素データ、Ｂ（青）画素データのデータ形式により与えられる。この形態例の場合、平均輝度レベルＹavr は、最大輝度レベルを１００％とした値として算出される。

１フレーム平均輝度検出部４１は、平均輝度レベルＹavr の算出に際し、まず各画素に対応するＲ画素データ、Ｇ画素データ、Ｂ画素データを画素単位の輝度レベルに変換する。
また、平均輝度レベルＹavr は、１フレーム単位で算出しても良いし、複数フレーム単位の平均値として算出しても良い。

ピーク輝度設定部４３は、算出された平均輝度レベルＹavr に基づいて該当フレーム画面の表示に使用するピーク輝度レベルＰｙを設定する回路デバイスである。例えば平均輝度レベルＹavr の低いフレーム画面には、ピーク輝度レベルＰｙがダイナミックレンジの高値になるように発光期間長を設定する。この形態例の場合、発光期間長は、１フレーム期間長を１００％として、２５％から５０％の範囲で与えるものとする。図９に、ピーク輝度設定部４３で使用する変換テーブル例を示す。図中縦軸はピーク輝度レベルＰｙに対応する期間長[％]であり、図中横軸は平均輝度レベルＹavr
である。

駆動タイミング発生部４５は、サブ画素２３の駆動制御に必要とされるタイミングパルスを発生する回路デバイスである。なお、発光期間を除く駆動タイミングは固定であるので、これらの期間については事前に設定されたタイミングで各駆動電源に対応するタイミングパルスが出力される。この形態例の場合、発光期間中における駆動電源ＶＨの出力タイミングと駆動電源Ｖcat の出力タイミングが、ピーク輝度レベルＰｙに応じて可変的に発生される。

図１０に、発光期間中における駆動電源の出力パターン例を示す。図１０（Ａ）は、ピーク輝度レベルＰｙが５０％の場合における出力パターン例である。この場合は、最大輝度の場合である。従って、発光期間は、駆動電源ＶＨのみで構成される。図１０（Ｂ）は、ピーク輝度レベルＰｙが４０％の場合における出力例である。この場合、発光期間中には、１フレーム期間長の１％に相当する期間長を有するパルス状の駆動電源Ｖcat が１０回出力される。また、駆動電源Ｖcat の出力タイミングは、発光期間中に均等に現われるように配置される。

図１０（Ｃ）は、ピーク輝度レベルＰｙが２５％の場合における出力例である。この場合は、最小輝度の場合である。この場合、発光期間中には、１フレーム期間長の１％に相当する期間長を有するパルス状の駆動電源Ｖcat が２５回出力される。勿論、駆動電源Ｖcat の出力タイミングは、発光期間中に均等に現われるように配置される。従って、図１０（Ｃ）に示すように、同じ出力期間長にて駆動電源ＶＨとＶcat が交互に出力される。

なお、ピーク輝度レベルＰｙに応じた駆動電源ＶＨとＶcat の配置は、その都度計算することもできるが、この形態例の場合には、事前に対応する出力パターンが格納されているものとする。
図１１に、３種類のタイミングパルスによって実現される電源線ＤＳＬの駆動波形例を示す。

図１１に示すように、第１の非発光期間の駆動電源はＶＨに固定される。また、第２の非発光期間の駆動電源はＶＳＳに固定される。そして、発光期間には、逐次設定されるピーク輝度レベルＰｙに応じて、駆動電源ＶＨの出力とパルス状に波形整形された駆動電源Ｖcat の出力が交互に実行される。なお、図１１は、ピーク輝度レベルＰｙが２５％の場合の出力パターン例である。

（Ｂ−３）有機ＥＬパネルモジュールの駆動動作例
以下、図１２に基づいて、有機ＥＬパネルモジュールの駆動動作例を説明する。なお、図１２（Ａ）は信号線ＤＴＬの電位波形であり、図１２（Ｂ）は書込制御線ＷＳＬの駆動波形である。図１２（Ｃ）は電源線ＤＳＬの駆動波形である。図１２（Ｄ）は駆動トランジスタＮ２のゲート電位Ｖｇの電位波形である。図１２（Ｅ）は駆動トランジスタＮ２のソース電位Ｖｓの電位波形である。

まず、初期化動作から説明する。初期化動作は、保持容量Ｃｓの保持電位を初期化する動作である。この動作は、書込制御線ＷＳＬがＬレベルの状態で、電源線ＤＳＬが駆動電源ＶＨから駆動電源ＶＳＳに切り替えられることで実行される。このとき、電源線ＤＳＬが駆動電源ＶＳＳに低下することで、駆動トランジスタＮ２のソース電位Ｖｓは駆動電源ＶＳＳへと低下する。勿論、有機ＥＬ素子ＯＬＥＤには逆バイアスが印加されるので消灯する。

この際、駆動トランジスタＮ２はフローティング状態で動作している。従って、駆動トランジスタＮ２のソース電位Ｖｓの低下に伴い、保持容量Ｃｓを通じてカップリングされているゲート電極の電位（ゲート電位Ｖｇ）も低下する。この動作が初期化動作である。
この動作状態は、駆動トランジスタＮ２の閾値電圧Ｖthのバラツキ補正動作（閾値補正動作）の開始直前まで継続される。

なお、この形態例の場合、図１２（Ｂ）に示すように、閾値補正動作の開始直前に書込制御線ＷＳＬをＬレベルからＨレベルに切り替えておく。書込制御線ＷＳＬがＨレベルになることで、サンプリングトランジスタＮ１はオン動作し、駆動トランジスタＮ２のゲート電位Ｖｇはオフセット電位Ｖofs に設定される。この動作が補正準備動作である。
この後、電源線ＤＳＬが駆動電源ＶＳＳから駆動電源ＶＨに切り替えられることで、閾値補正動作が開始される。

閾値補正動作が開始すると、駆動トランジスタＮ２はオン動作し、ソース電位Ｖｓが上昇を開始する。一方、駆動トランジスタＮ２のゲート電位Ｖｇはオフセット電位Ｖofs に固定されているので、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは徐々に小さくなる。図１３に、閾値補正動作時における駆動トランジスタＮ２のソース電位Ｖｓの電位変化を拡大して示す。

図１３に示すように、駆動トランジスタＮ２のソース電位Ｖｓの電位の上昇は、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに達した時点で自動的に停止する。この動作が閾値補正動作であり、駆動ランジスタＮ２の閾値電圧Ｖthのバラツキがキャンセルされる。なお、書込制御線ＷＳＬの電位は、閾値補正動作に要する時間のバラツキを加味して設定されたタイミングを待って、ＨレベルからＬレベルに切替制御される。

この後、信号線ＤＴＬの電位は信号電位Ｖsig に切り替えられる。勿論、信号電位Ｖsig は、書込み対象であるサブ画素２３の画素階調に応じた電位である。なお、信号電位Ｖsig
の信号線ＤＴＬへの書き込みは、書込制御線ＷＳＬがＨレベルに切り替えられる前に実行される。信号線ＤＴＬの電位が信号電位Ｖsig に遷移した状態で書込みを開始するためである。

さて、前述したように、信号線ＤＴＬに信号電位Ｖsig が印加され、電源線ＤＳＬに駆動電源ＶＨが印加された状態で書込制御線ＷＳＬがＨレベルに切り替え制御され、信号電位Ｖsig の書き込みが開始される。
信号電位Ｖsig の書き込みに伴い、駆動トランジスタＮ２のゲート電位Ｖｇは上昇し、駆動トランジスタＮ２はオン動作する。

駆動トランジスタＮ２がオン動作すると、Ｖgs−Ｖthに応じた大きさの電流が電源線ＤＳＬから引き込まれ、有機ＥＬ素子ＯＬＥＤに寄生する容量成分を充電する。この寄生容量の充電により、有機ＥＬ素子ＯＬＥＤのアノード電位（駆動トランジスタＮ２のソース電位Ｖｓ）は上昇する。ただし、有機ＥＬ素子ＯＬＥＤのアノード電位がカソード電位に対して閾値電圧Ｖth(oled)以上高くならない限り、有機ＥＬ素子ＯＬＥＤが発光することはない。

また、このとき流れる電流は、駆動トランジスタＮ２の移動度μに依存する。図１４に、移動度μの違いによるソース電位Ｖｓの上昇速度の違いを示す。図１４に示すように、移動度μが大きいほど、駆動トランジスタＮ２に流れる電流量が増加し、ソース電位Ｖｓも速く上昇する。このことは、同じ信号電位Ｖsig が印加される場合でも、移動度μの大きい駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは、相対的に移動度μが小さい駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsよりも小さくなることを意味する。

すなわち、移動度μの大きい駆動トランジスタＮ２に流れる電流量は、相対的に移動度μが小さい駆動トランジスタＮ２に流れる電流量よりも小さくなる。結果的に、移動度μの大きさのバラツキによらず、信号電位Ｖsig が同じであれば、同じ大きさの電流が有機ＥＬ素子ＯＬＥＤに流れるように補正される。この動作が移動度補正動作である。
なお、移動度補正動作が完了する時点には、有機ＥＬ素子ＯＬＥＤのアノード電位も閾値電圧Ｖth(oled)より大きくなり、有機ＥＬ素子ＯＬＥＤがオン動作する。このオン動作により有機ＥＬ素子ＯＬＥＤの発光が開始する。

また、信号電位Ｖsig の書き込み終了後は、サンプリングトランジスタＮ１がオフ制御され、駆動トランジスタＮ２はフローティング状態で動作する。このため、有機ＥＬ素子ＯＬＥＤのオン動作によるアノード電位の上昇に伴い、駆動トランジスタＮ２のゲート電位Ｖｇもブートストラップ動作により上昇する。
この後は、ピーク輝度レベルＰｙに応じて設定された駆動電源により、最大輝度値の場合以外は駆動電源ＶＨとＶcat の印加による点滅動作が実行される。

（Ｂ−４）まとめ
以上の通り、この形態例の場合には、パルス状に波形整形された駆動電源Ｖcat の出力回数（０回〜２５回）の可変制御によってピーク輝度レベルを制御することができる。この際、画素データに対しては何らの加工が行われない。従って、ピーク輝度レベルの制御に際して、階調表現の表示性能を損なうことがない。

また、この形態例の場合、発光期間の開始時点から終了時点までの期間長は固定されている。すなわち、ピーク輝度レベルを可変しても、発光期間の出現範囲と非発光期間（非発光期間１と非発光期間２）の出現範囲の比率が固定される。このため、ピーク輝度レベルの可変制御に伴い、動画表示性能やフリッカ表示性能が大きく変化することを防ぐことができる。
また、この形態例の場合、駆動電源Ｖcat を発光期間内に均等に配置する。従って、発光期間内における輝度分布は一様に保ったままピーク輝度レベルだけを調整することができる。

（Ｃ）形態例２
続いて、２つ目の形態例を説明する。この形態例では、入力画像データＤinの表示に適した発光モードを判定し、その判定結果に基づいて発光期間内における駆動電源Ｖcat の配置を偏在させる手法について説明する。

（Ｃ−１）システム構成例
図１５に、この形態例に係る有機ＥＬパネルモジュール５１のシステム構成例を示す。なお、図１５には、図４との対応部分に同一符号を付して示す。

有機ＥＬパネルモジュール５１は、画素アレイ部１３と、信号線駆動部１５と、書込制御線駆動部１７と、電源線駆動部１９と、電源線駆動タイミング発生部５３とをガラス基板上に配置した構成を有している。
以下では、この形態例において新規な構成である電源線駆動タイミング発生部５３についてのみ説明する。

（Ｃ−２）電源線駆動タイミング発生部の構成
（ａ）全体構成
図１６に、電源線駆動タイミング発生部５３の回路構成例を示す。電源線駆動タイミング発生部５３は、１フレーム平均輝度検出部４１、ピーク輝度設定部４３、フリッカ成分検出部６１、発光モード判別部６３、ユーザー設定部６５、駆動タイミング発生部６７で構成される。
以下、この形態例で新規な機能ブロックの構成を説明する。

（ｂ）フリッカ成分検出部
フリッカ成分検出部６１は、入力画像データＤinに基づいて、入力画像に含まれる動画成分とフリッカ成分を検出する回路デバイスである。因みに、動画成分の検出には、例えば前フレームに対する動きベクトルの平均値によって検出する方法や、１フレームに占める静止画素の割合によって検出する方法などを適用する。

また、フリッカ成分の検出には、例えば以下の各条件を数値化して検出する方法を適用する。
・フレームレート
・１フレーム内の発光時間長
・動き量
・平均輝度レベルが50％以上の領域の連続出現時間

図１７に、フリッカ成分検出部６１の内部構成例を示す。フリッカ検出部６１は、輝度レベル検出部７１、発光期間長制御部７３、動き量検出部７５、動き量フォーマット変換部７７、ブロック制御部７９、発光時間計測部８１及びフリッカ情報算出部８３で構成する。

（１）輝度レベル検出部
このうち、輝度レベル検出部７１は、１フレーム画面を構成する全画素に対応する入力画像データＤinの平均輝度レベルを算出する回路デバイスである。

（２）発光期間長制御部
発光期間長制御部７３は、１フレーム画面全体の平均輝度レベルＳ１に基づいて、１フレーム期間内の発光期間長を可変的に制御する回路デバイスである。具体的には、平均輝度レベルＳ１が高いほど発光期間長を短く制御し、反対に平均輝度レベルＳ１が低いほど発光期間長を長く制御する。使用する発光期間長Ｓ５は、ブロック制御部７９に供給される。

（３）動き量検出部
動き量検出部７５は、入力画像データＤinに基づいて画素毎の動き量を検出する回路デバイスである。
図１８に、動き量検出部７５の内部構成例を示す。動き量検出部７５は、フレームメモリ９１、動き検出部９３、動画／静止画判定部９５で構成する。

この形態例の場合、フレームメモリ９１は、２フレーム分のメモリ領域を有している。各メモリ領域は、垂直同期信号Ｖsyncによって書き込みと読み出しが入れ替わる。すなわち、一方のメモリ領域に入力画像データＤinが書き込まれている最中に、他方のメモリ領域から前フレームの入力画像データＤinが読み出される。

動き検出部９３は、画素数単位で動き量Ｓ４を検出する回路デバイスである。
動画／静止画判定部９５は、検出された動き量Ｓ４に基づいて、入力画像が動画か静止画かを判定し、判定結果Ｓ３を出力する回路デバイスである。
動画／静止画判定部９５は、基本的に動き量がゼロである画像を静止画像と判定する。ただし、動き量が非常に小さい画像も静止画像と判定する場合もある。ここでの判定閾値には、経験等を加味した設計上の値を使用する。

なお、この形態例の場合には、２フレーム画像の比較により動き量を検出しているが、現在使用可能なその他の動き検出技術を使用することもできる。
例えばコムフィルタを用いる動き検出技術、ＭＰＥＧデコーダで使用する動き検出技術、インタレース・プログレッシブ変換処理で使用する動き検出技術その他を使用することもできる。また、有機ＥＬパネルモジュール１１が搭載するこれら動き検出機能の検出結果を流用することもできる。図１７では、この種の外部から与えられる動き量をＤmoveで示している。

参考までに、図１９に、ＭＰＥＧデコーダから与えられる動き量Ｄmoveのデータ例を示す。外部に配置する動き検出部では、単なる動き量だけでなく、その方向や輝度成分についても検出される。従って、図１９に示すように、動き量Ｄmoveは、輝度成分１０１と、動きベクトルの方向１０３と、動きベクトルの大きさ１０５を一組として与えられる。

（４）動き量フォーマット変換部
動き量フォーマット変換部７７は、基本的に画素数で与えられる動き量Ｓ４又はＤmoveを演算用の数値（この形態例では、「動き値」という。）にフォーマット変換する回路デバイスである。ここでの動き値は、ブロック制御部７９でフリッカ判定用のブロック面積を調整するために使用するパラメータの一つである。通常、動きが大きい画面ではフリッカが目立ち難くなるため、動き量が大きいほど動き値には大きな値が割り当てられる。

図２０に、動き量と動き値との対応関係を記録したテーブル例を示す。図２０の場合、動き量Ｓ４は、０、１、２、３、４、５以上の６段階である。図２０の場合、動き量の大きさがゼロの画素（すなわち、静止画）には動き値
「1.0」を割り当てている。また図２０の場合、動き量の大きさがゼロ以外の画素（すなわち、動画像）には、動き量の大きさに比例して動き値を増やすように割り当てている。なお、無制限に動き値を増やしてしまうと、本来の目的であるフリッカ判定に支障が生じかねない。そこで、図２０の場合には、動き量が５以上の場合には、動き値の増加を
「1.5」に制限している。

具体的には、動き量が１画素大きくなると、動き値を 「0.1」大きくする。この対応関係は、動き量の１画素分の増加が、基準面積（動き量がゼロの場合の面積）の10％分だけ大きく変化させるように作用する。
なお、前述したように、動き量が外部からＤmoveとして与えられる場合には、動きベクトルの大きさを画素数に換算した上で動き値に変換することになる。勿論、図２０は一例であり、動き量の段数や対応する変化幅も任意である。

（５）ブロック制御部
ブロック制御部７９は、フリッカ判定処理で使用するブロック領域の数、位置、面積を決定する回路デバイスである。
図２１に、ブロック制御部７９の内部構成例を示す。ブロック制御部７９は、輝度分布検出部１１１、ブロック数決定部１１３、ブロック位置決定部１１５、ブロック面積決定部１１７、初期設定情報記憶部１１９で構成する。

輝度分布検出部１１１は、画素毎に得られる輝度レベルＳ２に基づいて輝度レベルの高い領域を検出する回路デバイスである。輝度分布検出部１１１は、例えば判定閾値に輝度レベルの50％（最大階調値を 100％とする。）を使用し、各輝度レベルＳ２との比較結果を輝度分布情報Ｓ７として出力する。この形態例の場合、判定閾値より輝度レベルが高い画素は値「１」で表され、判定閾値より輝度レベルが低い画素は値「０」で表される。

この形態例において、閾値に輝度レベルの50％を使用するのは、フリッカは明るい領域ほど見えやすくなるためである。勿論、この条件は一例であり、後述するように他の条件も揃わないとフリッカとして視認される訳ではない。
このように、輝度分布情報Ｓ７を予め求めることにより、後段の各処理部で必要となる演算量を削減することができる。

判定結果は、輝度分布情報Ｓ７としてブロック数決定部１１３、ブロック位置決定部１１５及びブロック面積決定部１１７に供給される。因みに、高解像度の表示デバイスでは画素数が多くなる。従って、輝度分布情報Ｓ７はＲＡＭ等のメモリ上に保存し、後段の各処理部は当該メモリにアクセスする方法を採用しても良い。

ブロック数決定部１１３は、フリッカ判定処理で使用するブロック数を決定する回路デバイスである。ここでの決定処理は、２段階に分けて実行される。
１段目の処理では、画面全体の平均輝度レベルＳ１と発光期間長Ｓ５に基づいて、入力画像に含まれるフリッカ成分が画面内に「分散」しているか「集中」しているかを判定する処理が実行される。

この形態例の場合、ブロック数決定部１１３は、以下の２つの条件を同時に満たすとき「分散型」であると判定し、その他のとき「集中型」であると判定する。
・画面全体の平均輝度レベルＳ１が50％以上（最大階調値を 100％とする。）
・発光期間長Ｓ５が１フレーム期間の60％以下（１フレーム期間を 100％とする。）

なお、この形態例の場合、発光期間長は、２５％から５０％の範囲で設定される場合を考える。従って、２つ目の条件は無条件に満たしている。
「分散型」と判定された場合、ブロック数決定部１１３は、ブロック数Ｓ８を「１」に設定する。一方、「集中型」と判定された場合、ブロック数決定部１１３は、ブロック数Ｓ８を２段目の処理を通じて決定する。

２段目の処理では、輝度分布情報Ｓ７と、事前に用意された判定ブロックの初期設定情報（個数、位置、面積）とに基づいて、入力画面に応じたブロック数を決定する処理が実行される。

図２２に、判定ブロックの初期設定例を示す。前述したように、フリッカ成分が認識されるには、全画面の10％以上の面積領域があることが条件となる。このため、初期設定時のブロック面積は、最大でも全画面の 5％〜10％の範囲に設定しておく。また、画面中央付近は画面周囲に比べてフリッカが目立ち易い。このため、初期設定時には、図２２に示したように、中央付近のブロックを周辺領域の４分の１の面積に設定している。図２２では、通し番号の「６」〜「１３」に対応するブロックが対応する。

ここで、ブロック数決定部１１３は、集中型と判定された入力画像について、初期設定情報記憶部１１９に用意された各ブロック領域（図１３）に対応する輝度分布情報Ｓ７を割り当て、該当ブロック領域の平均輝度レベルが階調輝度の50％以上か否かを判定する。この形態例の場合、各ブロック領域に対応する輝度分布情報Ｓ７のうち平均輝度レベルが階調輝度の50％を超えると判定された画素（値「１」）の数と、平均輝度レベルが階調輝度の50％未満と判定された画素（値「０」）の数とを比較し、いずれが多いかによって各ブロック領域の平均輝度レベルが50％以上か否かを判定する。

例えばあるブロック領域の平均輝度レベルが階調輝度の50％未満であると判定された場合（値「０」の数＞値「１」の数の場合）、ブロック数決定部１１３は、当該当ブロック領域を１個として計数するか、隣接する複数個のブロック領域を合わせて１個として計数する。例えば中央付近のように既に細分化されているブロックについては、隣接するブロック領域が同じ判定結果であることを条件として、全画面の１０％を超えない範囲で１つのブロック領域として計数する。

図２３に、合体後のイメージ例を示す。図２３は、図２２におけるブロック「６」、「７」、「１０」、「１１」の平均輝度レベルがそれぞれ閾値以下である場合に、これら４つを１つのブロックとして扱う状態を表している。この場合、判定用のブロック領域の数は、初期状態の１８個から１５個に変更される。

一方、あるブロック領域の平均輝度レベルが階調輝度の50％以上であると判定された場合（値「０」の数＜値「１」の数の場合）、ブロック数決定部１１３は、当該ブロック領域の初期状態と位置（中央付近か周辺領域か）を考慮してブロック領域の細分化数を決定する。例えば周辺部に位置するブロックについては２つ以上に分割する。

図２４に、分割後のイメージ例を示す。図２４は、図２２におけるブロック「２」の平均輝度レベルが閾値以上である場合に、当該ブロックを４つのブロック領域に分割した状態を表している。この場合、判定用のブロック領域の数は、初期状態の１８個から２１個に変更される。

このような処理を経て決定されたブロック数Ｓ８は、ブロック位置決定部１１５に与えられる。なお、ブロック領域の面積が小さいほど、フリッカの判定精度は高くなる。ただし、ブロック領域の数が多くなり過ぎると必要になる演算量も過大になるので適当な数に制限することが望ましい。

ブロック位置決定部１１５は、輝度分布情報Ｓ７と、ブロック数Ｓ８と、事前に用意された判定ブロックの初期設定情報（位置）とに基づいて、各ブロックの位置情報Ｓ９を決定する処理を実行する。
因みに、ブロック領域の数が１個であった場合（「分散型」の場合）、画面全体が１ブロックになる。従って、ブロック位置決定部１１５は、ブロック領域の位置情報Ｓ９を個別に決定する必要がない。ここでは、事前に定められた１個の基準位置を位置情報Ｓ９として出力する。

これに対し、ブロック領域が複数個決定された場合（「集中型」の場合）、ブロック位置決定部９５は、輝度分布情報Ｓ７を参照し、輝度レベルの高い画素が多く集まる領域にブロック領域が多数割り当てられるように位置情報Ｓ９を決定する。
ただし、この時点では、ブロック数が決まっているだけで、各ブロックの面積は未定である。

従って、初期設定情報を参考に、ブロックの始点座標（例えばブロックの右上座標）や中心座標等をＸＹ座標で与える。例えば輝度レベルが低い領域については、初期設定情報で定められたブロック領域の位置情報をそのまま使用する。また例えば輝度レベルが高い領域については、ブロック数決定部１１３と同様、初期設定情報で定められたブロック領域を分割するように位置情報Ｓ９を決定する。

ブロック面積決定部１１７は、動き値Ｓ６と輝度分布情報Ｓ７とに基づいて、対応するブロックの面積を決定する回路デバイスである。ブロック面積決定部１１７は、逐次算出されるブロック面積Ｓ１０を発光時間計測部８１に出力する。
なお、供給された位置情報Ｓ９の数が１個である場合（分散型の場合）には、画面全体が１つのブロック領域であるので面積は求めなくて良い。
一方、位置情報Ｓ９が複数個与えられる場合（集中型の場合）、ブロック面積決定部１１７は、位置情報Ｓ９に対応する各ブロックの面積を次式に基づいて算出する。

ブロック面積＝（全表示領域の10％の面積）×輝度レベル値×動き値 （式１）
ここでの輝度レベル値は、ブロック面積の調整用に使用するパラメータの一つである。輝度レベル値は、位置情報Ｓ９に基づいて位置決めされるブロック領域（全表示領域の10％の面積を有するブロック領域）内に位置する全画素の平均輝度レベルとして与えられる。

なお、位置決めされるブロック領域の形状は正方形状でも良いし、画面のアスペクト比を保存する形状でも良い。この形態例の場合には、画面のアスペクト比と一致させる方法を採用する。
また、平均輝度レベルは、各ブロック領域内に位置する全画素の輝度レベルＳ２の平均値として算出される。

図２５に、輝度レベルと輝度レベル値との対応テーブル例を示す。一般に、輝度レベルが高いほどフリッカは知覚され易くなる。そこで、この形態例では、輝度レベルが高いブロック領域ほど面積を小さくなるように、小さい輝度レベル値を割り当てる。なお、高輝度領域に配置されるブロック領域の面積を小さくすることで、高輝度領域の面積の検出精度が高くなり、フリッカの検出精度が高くなる。

図２５の場合、輝度レベルは、50％〜55％，55％〜60％，60％〜65％，65％〜70％，70％〜75％，75％以上の６段階用意する。
図２５の場合、輝度レベルが50％〜55％のブロックには輝度レベル値
「1.0」を割り当てる。また図２５の場合、輝度レベルが１段階上がるごとに、輝度レベル値を減らすように割り当る。具体的には、輝度レベルの階級が１段階上がると、輝度レベル値を
「0.1」小さくする。この対応関係は、輝度レベルが１階級上がると、基準面積（輝度レベルが50％〜55％の場合の面積）の10％分だけ小さく変化させることを意味する。

図２６及び図２７を用い、ブロック面積決定部９７による処理結果の一例を示す。図２６は、入力画像例である。なお、図２６に示す入力画像は、動き量がゼロであり、かつ、画面右下隅に輝度が集中する場合を表している。
図２７は、ブロック面積決定部１１７の出力例である。ブロック位置決定部１１５の段階で画面右下隅に多くのブロックが配置される上に、式１に基づく面積の計算によって画面右下隅に面積の小さいブロックが多く配置される。
初期設定情報記憶部１１９は、前述したように、フリッカ判定用のブロックの数、位置、面積の初期値を格納する記憶領域である。

（６）発光時間計測部
発光時間計測部８１（図１７）は、一定以上の面積を有する高輝度領域を検出して、その発光時間を計測する回路デバイスである。フリッカは、単に明るい画像や動きの少ない画像があるだけでなく、一定面積と一定時間以上の連続発光がなければ視認されないためである。

このため、発光時間計測部８１は、以下の処理を実行する。まず、発光時間計測部８１は、前段処理で設定されたブロック領域のうち平均輝度レベルが階調輝度の50％以上のブロック領域を検出する。次に、発光時間計測部８１は、それらのうち互いに隣接又は重なり合うブロック領域同士を一つのブロック領域として結合し、結合後のブロック領域について面積を求める。

更に、発光時間計測部８１は、算出された面積が表示領域全体の10％以上になる結合ブロックが一つでも検出された場合、検出開始から未検出までの時間を計測する。なお、面積が表示領域の10％以上になるブロック領域の最大個数は１０個である。この形態例の場合、これら１０個の発光時間を同時に計測できるものとする。

発光時間の計測対象になったブロック領域の面積と計測値は発光時間情報Ｓ１１としてフリッカ情報算出部８３に供給される。
なお、入力画像が分散型の場合（画面全体が平均的に明るく、総発光期間長が閾値以上の場合）、発光時間計測部８１は、分散型との検出結果が得られている間中、その発光時間と平均輝度レベルを発光時間情報Ｓ１１として出力する。

（７）フリッカ情報算出部
フリッカ情報算出部８３は、発光時間情報Ｓ１１とフレームレートＳ１２に基づいて、フリッカ情報を算出する回路デバイスである。なお、フリッカ情報算出部８３におけるフリッカ情報の算出は、発光時間情報Ｓ１１の時間長が非ゼロの場合に実行される。なお、発光時間情報Ｓ１１の計測対象になった領域が複数ある場合、全ての領域についてフリッカ情報を算出しても良いが、フリッカが最も目立ち易い（すなわち、面積が最も大きい）領域についてのみフリッカ情報を算出しても良い。

フリッカ情報算出部８３は、次式に基づいてフリッカ情報を算出する。
フリッカ情報＝フレームレート値×平均輝度レベル50％以上の面積値×発光時間値
…(式２)
式２のうち、フレームレート値は、有機ＥＬパネルモジュール１１の表示駆動に使用するフレームレートＳ１２の大きさを反映する判定用のパラメータである。平均輝度レベル50％以上の面積値は、発光時間情報Ｓ１１の測定対象になった結合ブロック領域の面積の大きさを反映する判定用のパラメータである。発光時間値も、発光時間情報Ｓ１１の計測時間を反映する判定用のパラメータである。

図２８〜図３０に、各値を対応するパラメータに変換するための対応テーブル例を示す。
図２８は、フレームレートとフレームレート値との対応テーブル例である。フレームレートが65Ｈｚ以上の場合、一般にフリッカは見えなくなる。このため、この範囲のフレームレートには、フレームレート値としてゼロが対応付けられる。なお、フレームレートが65Ｈｚより小さくなると、フリッカが徐々に見えやすくなる。このため、フレームレート値は徐々に大きくなる。図２８の場合、フレームレートが54Ｈｚ以下の場合、フレームレート値は最大値である「４」になる。

図２９は、高輝度領域の面積と面積値との対応テーブル例である。いうまでもなく、面積が全表示領域の10％以下の場合には、一般にフリッカは見えなくなる。このため、この範囲の面積には、面積値としてゼロが対応付けられる。なお、面積が10％より大きくなると、フリッカが徐々に見えやすくなる。このため、面積値は徐々に大きくなる。図２９の場合、対応関係は面積の５％刻みで設定され、面積が50％以上の場合、面積値は最大値の「２」になる。

図３０は、検出された高輝度領域の発光時間と発光時間値との対応テーブル例である。いうまでもなく、高輝度領域であったとしても、その発光時間が短ければフリッカも見えなくなる。図３０では、この限界値を１秒とし、１秒未満の発光時間には、発光時間値としてゼロを対応付けている。なお、発光時間が１秒より大きくなると、フリッカが徐々に見えやすくなる。このため、発光時間値は徐々に大きくなる。図３０の場合、対応関係は 0.1秒刻みで設定され、発光時間が２秒以上の場合、発光時間値は最大値の「２」になる。

以上の対応テーブルを使用して、フリッカ情報算出部８３は、フリッカ情報Ｓ１３を算出する。
なお、フリッカ情報Ｓ１３は、フレームレートが高い場合、高輝度領域（平均輝度レベルが50％以上で、その面積が全画面の10％以上の領域）の面積が小さい場合、又は高輝度領域の連続発光時間が1秒未満の場合、値ゼロを採る。因みに、ブロック数の決定時には総発光時間長が反映され、高輝度領域の面積の決定時には動き量も反映される。従って、このフリッカ情報Ｓ１３には、フリッカの判定に必要な全ての条件が反映されている

（ｃ）発光モード判別部
発光モード判定部６３（図１６）は、検出されたフリッカ情報Ｓ１３に基づいて、対象画像の表示に使用する発光モードを判定する回路デバイスである。
この形態例の場合、発光モード判定部６３は、図３１に示す対応関係に従って、検出されたフリッカ情報Ｓ１３に対応する発光モードを判定する。勿論、フリッカ情報Ｓ１３の値が小さいほどフリッカの強度は小さく、フリッカ情報Ｓ１３の値が大きいほどフリッカの強度は大きくなる。

図３１の場合、フリッカの強度が小さい入力画像に対しては、動画改善系の発光モードであると判定する。また、図３１の場合、フリッカの強度が中程度の入力画像に対しては、バランス系の発光モードであると判定する。また、図３１の場合、フリッカの強度が大きい入力画像に対しては、フリッカ改善系の発光モードであると判定する。

（ｄ）ユーザー設定部
ユーザー設定部６５（図１６）は、ユーザーの好みを発光モードの判定に反映させるために配置される回路デバイスである。すなわち、操作画面を通じて受け付けた表示画質に対するユーザーの好みを記憶領域に保持する回路デバイスである。

表示画質に対するユーザーの好みとしては、例えば動画の表示品質を重視するかとか、静止画の表示品質を重視する等の情報の他、動画ボケとフリッカのいずれを重視するかと言った情報も含む。

（ｅ）駆動タイミング発生部
駆動タイミング発生部６７（図１６）は、設定された発光モードとピーク輝度レベルを満足するように、サブ画素２３の駆動制御に必要とされるタイミングパルスを発生する回路デバイスである。
図３２に、発生されたタイミングパルスにより実現される駆動電源の出力パターン例を示す。図３２（Ａ）は、ピーク輝度レベルＰｙが５０％の場合における駆動電源の出力パターン例である。この場合は、最大輝度の場合である。従って、発光期間は、駆動電源ＶＨのみで構成される。この場合の輝度分布を、図３３（Ａ）に太線で示す。

図３２（Ｂ）は、ピーク輝度レベルＰｙが４０％であって、発光モードが動画改善モードの場合における駆動電源の出力パターン例である。勿論、この場合も、ピーク輝度レベルＰｙが４０％になるように、パルス状に波形整形された駆動電源Ｖcat が複数回出力される。ただし、駆動電源Ｖcat の出力タイミングは、発光期間の両端側に集中的に配置される。これは、図３３（Ｂ）に太線で示すように、輝度分布を発光期間の中央側に集中させるためである。輝度分布が発光期間の中央に集中することにより、動画ブレが視認され難くなり、動画像の視認性が改善される。

図３２（Ｃ）は、ピーク輝度レベルＰｙが４０％であって、発光モードがフリッカ改善モードの場合における出力パターン例である。勿論、この場合も、ピーク輝度レベルＰｙが４０％になるように、パルス状に波形整形された駆動電源Ｖcat が複数回出力される。ただし、駆動電源Ｖcat の出力タイミングは、発光期間の中央付近に集中的に配置される。これは、図３３（Ｃ）に太線で示すように、見掛け上の輝度分布を発光期間の両側に分散させるためである。このように輝度分布が分散されると、見掛け上の周波数成分が高くなり、静止画像の視認性が改善される。

図３２（Ｄ）は、ピーク輝度レベルＰｙが４０％であって、発光モードがバランスモードの場合における出力パターン例である。勿論、この場合は、形態例１の場合と同じ出力形態となる。すなわち、駆動電源Ｖcat の出力タイミングは、発光期間の全域に均等に配置される。図３３（Ｄ）に太線で示すように、輝度分布は、発光期間の全域について均等に低下する。

因みに、図３２（Ｅ）は、ピーク輝度レベルＰｙが３０％であって、発光モードが動画改善モードの例である。この場合は、輝度レベルＰｙが低くなる分、発光期間の両端位置に、駆動電源Ｖcat が密に配置される。結果的に、輝度分布の集中度が一層高くなる。

また、図３２（Ｆ）は、ピーク輝度レベルＰｙが３０％であって、発光モードがフリッカ改善モードの例である。この場合は、輝度レベルＰｙが低くなる分、発光期間の中央付近に、駆動電源Ｖcat が密に配置される。結果的に、輝度分布の分散がより大きくなる。
また、図３２（Ｇ）は、ピーク輝度レベルＰｙが２５％であって、発光モードがバランスモードの場合における出力例である。形態例１の場合と同じ出力形態になることが分かる。

（Ｃ−３）まとめ
この形態例における有機ＥＬパネルモジュールの駆動動作は、前述した発光モード別の動作を除いて、形態例１と同じである。
以上の通り、この形態例の場合には、発光期間の開始時点から終了時点までの期間長を固定した状態でピーク輝度レベルを可変制御できるだけでなく、動画表示性能やフリッカ表示性能を積極的に改善することができる。すなわち、形態例１以上に表示品質を高めることができる。

（Ｄ）形態例３
続いて、３つ目の形態例を説明する。前２つの形態例においては、選択的に出力される３値の駆動電源がいずれも固定電源の場合を説明した。すなわち、ピーク輝度レベルの調整が、駆動電源Ｖcat の出力期間長の調整又は出力回数の調整によって実行する場合について説明した。しかし、これらの方法では、調整ステップの幅がある程度限定されてしまう。

そこで、この形態例では、調整ステップを自由に可変できる電源線ＤＳＬの駆動技術について説明する。
具体的には、駆動電源の中間値を可変的に発生する場合について説明する。

（Ｄ−１）システム構成例
図３４に、この形態例に係る有機ＥＬパネルモジュール１２１のシステム構成例を示す。なお、図３４には、図４との対応部分に同一符号を付して示す。

有機ＥＬパネルモジュール１２１は、画素アレイ部１３と、信号線駆動部１５と、書込制御線駆動部１７と、電源線駆動部１２３と、電源線駆動タイミング発生部１２５とをガラス基板上に配置した構成を有している。
以下では、この形態例において新規な構成である電源線駆動部１２３と電源線駆動タイミング発生部１２５についてのみ説明する。

（Ｄ−２）各部の構成
（ａ）電源線駆動部
図３５に、電源線駆動部１２３の内部構成を示す。図３５に示す回路構成は、図７で説明した電源線駆動部１９と基本的に同じである。すなわち、各駆動電源に対応したシフトレジスタ１３１、１３３、１３５と、個々の電源線ＤＳＬに対応するＭ個の出力段回路１３７とで構成される。

この回路構成の違いは、３値の駆動電源のうち中間値としての駆動電源が、ピーク輝度レベルと発光モードに応じて可変的に逐次設定される駆動電源ＶＭである点である。
この形態例の場合、駆動電源ＶＭは、電源線駆動タイミング発生部１２５において発生され、対応する電源線に印加されるものとする。

（ｂ）電源線駆動タイミング発生部
図３６に、電源線駆動タイミング発生部１２５の内部構成例を示す。なお、図３６には、図１６との対応部分に同一符号を付して示している。
電源線駆動タイミング発生部１２５は、１フレーム平均輝度検出部４１、ピーク輝度設定部４３、フリッカ成分検出部６１、発光モード判別部６３、ユーザー設定部６５、可変駆動電源発生部１４１、駆動タイミング発生部１４３で構成される。

すなわち、この電源線駆動タイミング発生部１２５も、ピーク輝度レベルの設定機能と発光モードの判定機能とを搭載する。
違いは、ピーク輝度レベルと発光モードを使用する可変駆動電源発生部１４１と駆動タイミング発生部１４３の２つである。

図３７に、可変駆動電源発生部１４１の内部構成例を示す。可変駆動電源発生部１４１は、可変駆動電源値設定部１５１、Ｄ／Ａ変換回路１５３、レベルシフト・バッファ回路１５５で構成される。
可変駆動電源値設定部１５１は、検出された平均輝度レベルと発光モードに適した駆動電源ＶＭの電圧値を可変的に設定する回路デバイスである。

なお、駆動電源ＶＭの可変範囲の最大値は駆動電源ＶＨであり、可変範囲の最小値はカソード電極電位Ｖcat に定められている。この駆動電源ＶＭは、この範囲内で設定される。この形態例の場合、ピーク輝度レベルＰｙの実現に最適な駆動電源値と出力期間長（例えば出力回数）の組み合わせが、不図示のルックアップテーブルに格納されているものとする。
可変駆動電源値設定部１５１は、このルックアップテーブルを参照し、最適な駆動電源値をディジタル／アナログ変換回路１５３に出力する。

ディジタル／アナログ変換回路１５３は、ディジタル値として設定された駆動電源値をアナログ電圧に変換する。
また、レベルシフト・バッファ回路１５５は、前段から入力されるアナログ電圧のレベルをサブ画素２３の駆動に必要な電圧レベルに変換する。

一方、駆動タイミング発生部１４３は、３種類の駆動電圧ＶＨ、ＶＭ、ＶＳＳの出力を時間順次に切り替え、電源線ＤＳＬの駆動に必要な駆動パルスを発生する回路デバイスである。なお、生成された駆動パルスは、各行（水平ライン）間で線順次に転送される。

図３８に、駆動パルスの出力パターン例を示す。この出力パターンは、全ての電源線ＤＳＬに共通である。なお、この駆動タイミング発生部１４３も、可変駆動電源発生部１４１と同じ可変駆動電源値設定部１６１を内蔵する。
この可変駆動電源値設定部１６１の参照により、駆動タイミング発生部１４３は、駆動電源ＶＭの出力回数を設定する。また、駆動タイミング発生部１４３は、発光モードを参照し、パルス状に波形整形された駆動電源ＶＭの配置位置を設定する。

図３９に、発生されたタイミングパルスにより実現される駆動電源の出力パターン例を示す。図３９（Ａ）は、ピーク輝度レベルＰｙが５０％の場合における駆動電源の出力パターン例である。この場合は、最大輝度の場合である。

図３９（Ｂ）は、ピーク輝度レベルＰｙが４５％であって、発光モードが動画改善モードの場合における駆動電源の出力パターン例である。勿論、この場合も、ピーク輝度レベルＰｙが４５％になるように、パルス状に波形整形された駆動電源ＶＭ（駆動電源ＶＨとカソード電極電位Ｖcat の中間値）が複数回出力される。勿論、駆動電源ＶＭの出力タイミングは、発光期間の両端側に集中的に配置される。

図３９（Ｃ）は、ピーク輝度レベルＰｙが４５％であって、発光モードがフリッカ改善モードの場合における出力パターン例である。勿論、この場合も、ピーク輝度レベルＰｙが４５％になるように、パルス状に波形整形された駆動電源ＶＭが複数回出力される。勿論、駆動電源ＶＭの出力タイミングは、発光期間の中央付近に集中的に配置される。

図３９（Ｄ）は、ピーク輝度レベルＰｙが４５％であって、発光モードがバランスモードの場合における出力パターン例である。勿論、駆動電源ＶＭの出力タイミングは、発光期間の全域に均等に配置される。

因みに、図３９（Ｅ）は、ピーク輝度レベルＰｙが４０％であって、発光モードが動画改善モードの例である。この場合は、輝度レベルＰｙが低くなる分、発光期間の両端位置に、駆動電源ＶＭが密に配置される。

また、図３９（Ｆ）は、ピーク輝度レベルＰｙが４０％であって、発光モードがフリッカ改善モードの例である。この場合は、輝度レベルＰｙが低くなる分、発光期間の中央付近に、駆動電源Ｖcat が密に配置される。
また、図３９（Ｇ）は、ピーク輝度レベルＰｙが３７・５％であって、発光モードがバランスモードの場合における出力例である。

（Ｄ−３）まとめ
この形態例における有機ＥＬパネルモジュールの駆動動作は、駆動電源の中間値（すなわち、駆動電源ＶＭ）を可変的に設定する動作を除いて、形態例２と同じである。
なお、この形態例の場合には、発光期間中における駆動電源の切り替え回数だけでなく、その振幅（ＶＨ−ＶＭ）についても可変的に制御できる。

従って、形態例２の場合よりも更に詳細に、ピーク輝度レベルを調整することができる。換言すると、輝度分布のより詳細な微調整が可能になる。例えばパルス状に波形整形された駆動電源ＶＭの出力回数が形態例２と同じであれば、駆動電源ＶＭの電圧値に応じたピーク輝度レベルの微調整が可能なる。
結果的に、形態例２の場合よりも表示品質の調整制度を高めることができる。

（Ｅ）形態例４
続いて、４つ目の形態例を説明する。前述した３つの形態例の場合には、平均輝度レベルに基づいてピーク輝度レベルを制御する場合について説明した。
ここでは、周辺照度に基づいてピーク輝度レベルを制御する場合について説明する。

（Ｅ−１）システム構成例
図４０に、この形態例に係る有機ＥＬパネルモジュール１６１のシステム構成例を示す。なお、図４０には、図４との対応部分に同一符号を付して示す。
有機ＥＬパネルモジュール１６１は、画素アレイ部１３と、信号線駆動部１５と、書込制御線駆動部１７と、電源線駆動部１９と、電源線駆動タイミング発生部１６３とをガラス基板上に配置した構成を有している。

以下では、新規の構成である電源線駆動タイミング発生部１６３についてのみ説明する。この形態例における電源線駆動タイミング発生部１６３も、３値の駆動電源に対応するタイミングパルスを発生する。なお、この形態例の場合、３値の駆動電源は形態例１と同じものを想定する。すなわち、ＶＨ、ＶＳＳ、Ｖcat の３値を想定する。

ただし、この形態例の場合、駆動電源の切り替えタイミングの発生には、図４１に示すように、照度センサ１６５によって検出されたパネル周辺の照度値を参照する。なお、図４１には、図８との対応部分に同一符号を付して示す。

因みに照度センサ１６５は、パネル周辺の照度を正確に検出できるように筺体の表面に配置される。照度センサ１６５には、例えばフォトトランジスタ、フォトダイオード、フォトＩＣ（フォトダイオード＋アンプ回路）が用いられる。
図４１に示すように、電源線駆動タイミング発生部１６３は、ピーク輝度設定部１７１、駆動タイミング発生部４５で構成される。

このうち、ピーク輝度設定部１７１は、検出された周辺照度に応じてピーク輝度レベルＰｙを制御する回路デバイスである。図４２に、ピーク輝度設定部１７１に搭載するルックアップテーブルの入出力特性を示す。

なお、図４２の横軸は照度[lx]であり、縦軸はピーク輝度レベル[％]である。この形態例の場合、ピーク輝度レベルＰｙは、１フレーム期間の２５％から５０％の範囲で設定される。この点は、形態例１と同じである。具体的には、想定する照度の最小値に２５％の発光期間長で与えられるピーク輝度レベルを割り当て、想定する照度の最大値に５０％の発光期間長で与えられるピーク輝度レベルを割り当てるものとする。想定する照度の最小値と最大値は、それぞれ使用環境を想定して設定される。

なお、この形態例における駆動タイミング発生部４５の動作は、形態例１の場合と同じである。例えばピーク輝度レベルの設定値が高い場合、駆動タイミング発生部４５は、駆動電源Ｖcat の出力回数を低減するように動作する。また例えばピーク輝度レベルが小さい場合、駆動タイミング発生部４５は、駆動電源Ｖcat の出力回数を増やすように動作する。いずれの場合も、駆動電源Ｖcat の出現位置は、発光期間内に均等に配置される。

（Ｅ−２）まとめ
この形態例の場合、周辺照度が明るい場合にはピーク輝度レベルを高くして視認性を高める一方で、周辺照度が暗い場合にはピーク輝度レベルを下げて眩しさや消費電力を抑制することができる。
勿論、発光期間の両端位置は固定されたままであり、動画特性とフリッカ特性が大きく変化する事態を回避することができる。

（Ｆ）他の形態例
（Ｆ−１）ピーク輝度レベルの他の設定方法
前述した形態例の場合には、フレーム平均輝度や周辺照度の大きさに応じてピーク輝度レベルを可変的に設定する場合について説明した。

しかし、他の情報を参照してピーク輝度レベルを設定することもできる。例えば有機ＥＬパネルモジュールの周辺温度や環境温度に基づいて、ピーク輝度レベルを可変的に設定しても良い。例えば温度が低い場合にはピーク輝度レベルを高く設定し、温度が高い場合にはピーク輝度レベルの電圧値を低く設定しても良い。
また、前述した複数の条件を組み合わせてピーク輝度レベルを可変的に設定しても良い。

（Ｆ−２）分割発光方式への応用
前述した形態例では、基本的に１つの発光期間内に駆動電源の中間値をパルス状に挿入する場合について説明した。
しかしながら、図４３（Ａ）に示すように、発光期間が複数個の小発光期間に分割されている場合にも適用できる。なお、図４３（Ａ）に示す駆動電源の出力パターンは、輝度分布の見掛け上の周波数を上げてフリッカの改善を図ると同時に、中央に位置する発光期間長を長くすることにより、動画像の視認性改善も図ることができる出力パターン例である。

因みに、図４３の場合には、駆動電源の中間値をカソード電極電位Ｖcat に設定している。
この種の出力パターンの場合にも、図４３（Ｂ）〜（Ｄ）に示すように、一部の発光期間に集中的に又は全ての発光期間に均等に駆動電源の中間値をパルス状に挿入することにより、ピーク輝度レベルと視認性を微調整することができる。

例えば図４３（Ｂ）に示す出力パターンは、ピーク輝度レベルとフリッカの視認性を調整する際に好適である。例えば図４３（Ｃ）に示す出力パターンは、ピーク輝度レベルと動画像の視認性を調整する際に好適である。例えば図４２（Ｄ）に示す出力パターンは、視認性のバランスを維持しつつピーク輝度レベルを調整する際に好適である。
勿論、このような駆動方式は、駆動電源の中間値を可変的に制御する場合にも応用できる。

図４４に、対応する出力パターン例を示す。図４４（Ａ）〜（Ｄ）は、いずれも図４３（Ａ）〜（Ｄ）に対応する。図４４と図４３の違いは、駆動電源の中間値が可変型の駆動電源ＶＭに置き換わっている点のみである。

（Ｆ−３）駆動対象とする他の電源線
前述した形態例の場合には、有機ＥＬ素子ＯＬＥＤのカソード電極電位を固定し、アノード側の駆動電源を可変的に制御する場合について説明した。
しかし、同様の動作は、有機ＥＬ素子ＯＬＥＤのアノード電極側の電位を固定し、カソード電極側の電位を可変的に制御しても良い。

図４５に、サブ画素２３と駆動回路との対応関係を示す。なお、図４５には、図６との対応部分に同一符号を付して示す。図４５に示すサブ画素２３では、有機ＥＬ素子ＯＬＥＤのアノード電極側を全てのサブ画素２３に共通の駆動電源ＶＨに設定する。一方、有機ＥＬ素子ＯＬＥＤのカソード電極に行単位で電源線ＤＳＬを接続する。なお、この形態例の場合、電源線ＤＳＬには、駆動電源ＶＳＳ、ＶＨ−（Ｖcat −ＶＳＳ）、ＶＨのいずれかを線順次に印加する。

この形態例の場合、カソード電極の電位を電源線駆動部１７１が駆動制御する。
図４６に、電源線駆動部１７１が電源線ＤＳＬに印加する出力パターンの波形例を示す。図４６の横軸は時間、縦軸は電圧である。この駆動波形は、図１１に示す駆動波形の上下を反転した関係にある。なお、図４５の場合、駆動電源の中間値は、ＶＨ−（Ｖcat −ＶＳＳ）に設定される。これは、有機ＥＬ素子ＯＬＥＤに逆バイアスが印加されないようにするためである。
ところで、図４６は、駆動電源の中間値が固定電源の場合の例である。勿論、図４７に示すように、駆動電源の中間値が可変電源として逐次設定される場合にも適用できる。

（Ｆ−４）サブ画素の他の回路構成
サブ画素の回路構成は、他の回路構成も考えられる。図４８に、サブ画素１８１の他の回路構成例を示す。サブ画素１８１の場合、駆動トランジスタＮ２をＰチャネル型の薄膜トランジスタとする。また、サブ画素１８１の場合、保持容量Ｃｓの一方の電極を固定電源に接続する。勿論、他の回路構成の画素回路についても考えられる。

（Ｆ−５）共通電源の駆動電源
前述した形態例１及び２の場合には、有機ＥＬ素子ＯＬＥＤを非発光状態に制御する駆動電源をカソード電極電位Ｖcat より低電位のＶＳＳに設定する場合について説明した。すなわち、有機ＥＬ素子ＯＬＥＤに逆バイアスを印加するように設定した。
しかしながら、非発光状態に制御する駆動電源をカソード電極電位Ｖcat に設定しても良い。

（Ｆ−６）他の出力パターン例
前述した形態例の場合には、基本的に発光期間の両端位置に駆動電源ＶＨを印加し、それらの中間に駆動電源の中間値をパルス状に挿入する場合について説明した。
しかし、動画改善系の出力パターンについては、図４９に示すような出力パターンを採用することができる。

すなわち、発光期間の両端位置に可変電源である駆動電源ＶＭを印加し、それらの中間に固定電源である駆動電源ＶＨを印加しても良い。この場合、駆動電源ＶＭが駆動電源ＶＨより小さい場合、発光期間中の駆動電源は凸形状に変化する。
因みに、図４９（Ａ）は、固定電源である駆動電源ＶＨの出力期間長の比率が高い場合の例である。図４９（Ｂ）は、固定電源である駆動電源ＶＨの出力期間長の比率が図４９（Ａ）と同じであるが、可変電源である駆動電源ＶＭの電圧値が図４９（Ａ）よりも小さい場合の例である。

また、図４９（Ｃ）は、可変電源である駆動電源ＶＭの電圧値が図４９（Ａ）と同じであるが、固定電源である駆動電源ＶＨの出力期間長の比率が図４９（Ａ）よりも小さい場合の例である。
いずれの場合も、発光期間長自体は固定した状態でピーク輝度レベルを可変することができ、しかも輝度分布を発光期間の中央部に集中させることができ、動画像の表示品質を高めることが可能になる。すなわち、動画ボケが視認され難くできる。

（Ｆ−７）ピーク輝度レベルの他の調整方法１
前述した形態例の場合には、パルス状に挿入する駆動電源（例えばＶcat 又はＶＭ）の幅を基本的に固定し、その挿入回数を可変することにより、ピーク輝度レベルを調整する場合について説明した。
しかしながら、パルス状に挿入する駆動電源のパルス幅を可変制御しても良い。

（Ｆ−８）製品例（電子機器）
前述の説明では、形態例に係る点灯期間の設定機能を搭載した有機ＥＬパネルモジュールを例に発明を説明した。しかし、この種の設定機能を搭載する有機ＥＬパネルモジュールその他の表示パネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、電子機器への実装例を示す。

図５０に、電子機器１９１の概念構成例を示す。電子機器１９１は、前述した電源線ＤＳＬの駆動回路を搭載する有機ＥＬパネルモジュール１９３、システム制御部１９５及び操作入力部１９７で構成される。システム制御部１９５で実行される処理内容は、電子機器１９１の商品形態により異なる。また、操作入力部１９７は、システム制御部１９５に対する操作入力を受け付けるデバイスである。操作入力部１９７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。

なお、電子機器１９１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図５１に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機２０１の筐体正面には、フロントパネル２０３及びフィルターガラス２０５等で構成される表示画面２０７が配置される。表示画面２０７の部分が有機ＥＬパネルモジュール１９３に対応する。

また、この種の電子機器１９１には、例えばデジタルカメラが想定される。図５２に、デジタルカメラ２１１の外観例を示す。図５２（Ａ）が正面側（被写体側）の外観例であり、図５２（Ｂ）が背面側（撮影者側）の外観例である。

デジタルカメラ２１１は、保護カバー２１３、撮像レンズ部２１５、表示画面２１７、コントロールスイッチ２１９及びシャッターボタン２２１で構成される。このうち、表示画面２１７の部分が有機ＥＬパネルモジュール１９３に対応する。

また、この種の電子機器１９１には、例えばビデオカメラが想定される。図５３に、ビデオカメラ２３１の外観例を示す。
ビデオカメラ２３１は、本体２３３の前方に被写体を撮像する撮像レンズ２３５、撮影のスタート／ストップスイッチ２３７及び表示画面２３９で構成される。このうち、表示画面２３９の部分が有機ＥＬパネルモジュール１９３に対応する。

また、この種の電子機器１９１には、例えば携帯端末装置が想定される。図５４に、携帯端末装置としての携帯電話機２４１の外観例を示す。図５４に示す携帯電話機２４１は折りたたみ式であり、図５４（Ａ）が筐体を開いた状態の外観例であり、図５４（Ｂ）が筐体を折りたたんだ状態の外観例である。

携帯電話機２４１は、上側筐体２４３、下側筐体２４５、連結部（この例ではヒンジ部）２４７、表示画面２４９、補助表示画面２５１、ピクチャーライト２５３及び撮像レンズ２５５で構成される。このうち、表示画面２４９及び補助表示画面２５１の部分が有機ＥＬパネルモジュール１９３に対応する。

また、この種の電子機器１９１には、例えばコンピュータが想定される。図５５に、ノート型コンピュータ２６１の外観例を示す。
ノート型コンピュータ２６１は、下側筐体２６３、上側筐体２６５、キーボード２６７及び表示画面２６９で構成される。このうち、表示画面２６９の部分が有機ＥＬパネルモジュール１９３に対応する。

これらの他、電子機器１９１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。

（Ｆ−９）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルモジュールに適用する場合について説明した。
しかし、前述した駆動技術は、その他の自発光型の表示パネルモジュールに対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬ素子をマトリクス状に配置する表示パネルモジュールにも適用できる。

（Ｆ−１０）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。

１フレーム期間と発光期間長との関係を示す図である。 発光期間長とピーク輝度レベルとの関係を説明する図である。 有機ＥＬパネルモジュールの外観例を示す図である。 有機ＥＬパネルモジュールの構成例を示す図である。 画素アレイ部を構成するサブ画素の配列構造を説明する図である。 サブ画素の回路構成例を示す図である。 電源線駆動部の内部構成例を説明する図である。 電源線駆動タイミング発生部の内部構成例を説明する図である。 ピーク輝度設定部で使用する変換テーブル例を示す図である。 ピーク輝度レベルに対応した駆動電源の出力パターン例を示す図である。 駆動電源の出力パターン例の拡大図である。 有機ＥＬパネルモジュールの駆動動作例を説明する図である。 閾値補正動作を説明する図である。 移動度補正動作を説明する図である。 有機ＥＬパネルモジュールの構成例を示す図である。 電源線駆動タイミング発生部の内部構成例を説明する図である。 フリッカ成分検出部の内部構成例を示す図である。 動き量検出部の内部構成例を示す図である。 動き量のデータ構造例を説明する図である。 動き量と動き値との対応関係を記録したテーブル例を示す図である。 ブロック制御部の内部構成例を示す図である。 判定ブロックの初期設定例を示す図である。 ブロック領域の合体動作を説明する図である。 ブロック領域の分割動作を説明する図である。 輝度レベルと輝度レベル値との対応テーブル例を示す図である。 入力画像例を示す図である。 ブロック面積決定部の出力例を示す図である。 フレームレートとフレームレート値との対応テーブル例を示す図である。 高輝度領域の面積と面積値との対応テーブル例を示す図である。 高輝度領域の発光時間と発光時間値との対応テーブル例を示す図である。 発光モードの判定に使用する対応関係の一例を示す図である。 発光モードとピーク輝度レベルに関連づけられた出力パターン例を説明する図である。 出力パターンと輝度分布との関係を説明する図である。 有機ＥＬパネルモジュールの構成例を示す図である。 電源線駆動部の内部構成例を説明する図である。 電源線駆動タイミング発生部の内部構成例を説明する図である。 可変駆動電源発生部の内部構成例を説明する図である。 駆動電源の出力パターン例の拡大図である。 発光モードとピーク輝度レベルに関連づけられた出力パターン例を説明する図である。 有機ＥＬパネルモジュールの構成例を示す図である。 電源線駆動タイミング発生部の内部構成例を説明する図である。 周辺照度に応じたピーク輝度レベルの設定例を説明する図である。 電源線の他の駆動波形例を示す図である。 電源線の他の駆動波形例を示す図である。 カソード電極電位を駆動する場合のサブ画素と駆動回路の接続関係を説明する図である。 カソード電極電位を駆動する場合の駆動波形例を示す図である。 カソード電極電位を駆動する場合の駆動波形例を示す図である。 サブ画素の他の画素回路例を示す図である。 他の出力パターン例を示す図である。 電子機器の機能構成例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。

符号の説明

１１ 有機ＥＬパネルモジュール
１３ 画素アレイ部
１５ 信号線駆動部
１７ 書込制御線駆動部
１９ 電源線駆動部
２１ 電源線駆動タイミング発生部
２３ サブ画素
４３ ピーク輝度設定部
５３ 電源線駆動タイミング発生部
６１ フリッカ成分検出部
６３ 発光モード判別部
１２５ 電源線駆動タイミング発生部
１４１ 可変駆動電源発生部
１６３ 電源線駆動タイミング発生部
１６５ 照度センサ

Claims (7)

1. 自発光表示パネル上にマトリクス配置される各画素の各々に対応する自発光素子に接続される電源線を駆動する電源線駆動回路を有する半導体集積回路であって、
   前記電源線駆動回路は、
   開始時点及び終了時点が固定された、前記自発光素子の発光期間には、
   前記自発光素子の輝度レベルが所定のピーク輝度レベルとなるように、電圧レベルが最大駆動振幅を与える高レベルの第１電圧を出力する第１の駆動電源と、電圧レベルが、前記第１電圧と前記第１電圧より低レベルの第３電圧との中間レベルであって、前記自発光素子を逆バイアス状態にさせずに消灯させる第２電圧を出力する第２の駆動電源との各出力を交互に切り替えることによって、パルス状に波形整形されたパルス電圧を前記電源線に印加する場合、
   動画表示の改善を優先するときには、前記発光期間のうち前記開始時点及び前記終了時点の各点付近で、前記パルス電圧を前記電源線に印加し、
   フリッカの改善を優先するときには、前記発光期間のうち中央付近で、前記パルス電圧を前記電源線に印加し、
   前記自発光素子の非発光期間には、
   電圧レベルが低レベルの前記第３電圧を出力する第３の駆動電源が、前記第３電圧を前記電源線に印加することにより、前記自発光素子を逆バイアス状態にして非発光状態に制御する
   半導体集積回路。
2. 前記電源線駆動回路は、前記ピーク輝度レベルの調整を、前記第２の駆動電源の出力回数の可変制御により実行する
   請求項１に記載の半導体集積回路。
3. 前記電源線駆動回路は、前記ピーク輝度レベルの調整を、前記第１及び第２の駆動電源の各出力期間長の可変制御によって実行される
   請求項１又は２に記載の半導体集積回路。
4. 自発光表示パネル上にマトリクス配置される各画素の各々に対応する自発光素子に接続される電源線を駆動するタイミングを発生する駆動タイミング発生部を有する半導体集積回路であって、
   前記駆動タイミング発生部は、
   開始時点及び終了時点が固定された、前記自発光素子の発光期間には、
   前記自発光素子の輝度レベルが所定のピーク輝度レベルとなるように、電圧レベルが最大駆動振幅を与える高レベルの第１電圧を出力する第１の駆動電源と、電圧レベルが、前記第１電圧と前記第１電圧より低レベルの第３電圧との中間レベルであって、前記自発光素子を逆バイアス状態にさせずに消灯させる第２電圧を出力する第２の駆動電源との各出力を交互に切り替えることによって、パルス状に波形整形されたパルス電圧を前記電源線に印加する場合、
   動画表示の改善を優先するときには、前記発光期間のうち前記開始時点及び前記終了時点の各点付近で、前記パルス電圧を前記電源線に印加し、
   フリッカの改善を優先するときには、前記発光期間のうち中央付近で、前記パルス電圧を前記電源線に印加する
   半導体集積回路。
5. アクティブマトリクス駆動方式に対応する画素構造を有する画素アレイ部と、
   信号線を駆動する信号線駆動回路と、
   前記画素アレイ部にマトリクス配置される各画素の各々に対応する自発光素子に対する電位の書き込みを制御する書込制御線駆動回路と、
   開始時点及び終了時点が固定された、前記自発光素子の発光期間には、前記自発光素子の輝度レベルが所定のピーク輝度レベルとなるように、電圧レベルが最大駆動振幅を与える高レベルの第１電圧を出力する第１の駆動電源と、電圧レベルが、前記第１電圧と前記第１電圧より低レベルの第３電圧との中間レベルであって、前記自発光素子を逆バイアス状態にさせずに消灯させる第２電圧を出力する第２の駆動電源との各出力を交互に切り替えることによって、パルス状に波形整形されたパルス電圧を前記電源線に印加する場合、動画表示の改善を優先するときには、前記発光期間のうち前記開始時点及び前記終了時点の各点付近で、前記パルス電圧を前記電源線に印加し、フリッカの改善を優先するときには、前記発光期間のうち中央付近で、前記パルス電圧を前記電源線に印加し、前記自発光素子の非発光期間には、電圧レベルが低レベルの前記第３電圧を出力する第３の駆動電源が、前記第３電圧を前記電源線に印加することにより、前記自発光素子を逆バイアス状態にして非発光状態に制御する電源線駆動回路と、
   前記発光期間内に前記自発光素子の輝度レベルが所定のピーク輝度レベルとなるように前記電源線駆動回路を駆動する駆動タイミング発生部と
   を有することを特徴とする自発光表示パネルモジュール。
6. アクティブマトリクス駆動方式に対応する画素構造を有する画素アレイ部と、
   信号線を駆動する信号線駆動回路と、
   前記画素アレイ部にマトリクス配置される各画素の各々に対応する自発光素子に対する電位の書き込みを制御する書込制御線駆動回路と、
   開始時点及び終了時点が固定された、前記自発光素子の発光期間には、前記自発光素子の輝度レベルが所定のピーク輝度レベルとなるように、電圧レベルが最大駆動振幅を与える高レベルの第１電圧を出力する第１の駆動電源と、電圧レベルが、前記第１電圧と前記第１電圧より低レベルの第３電圧との中間レベルであって、前記自発光素子を逆バイアス状態にさせずに消灯させる第２電圧を出力する第２の駆動電源との各出力を交互に切り替えることによって、パルス状に波形整形されたパルス電圧を前記電源線に印加する場合、動画表示の改善を優先するときには、前記発光期間のうち前記開始時点及び前記終了時点の各点付近で、前記パルス電圧を前記電源線に印加し、フリッカの改善を優先するときには、前記発光期間のうち中央付近で、前記パルス電圧を前記電源線に印加し、前記自発光素子の非発光期間には、電圧レベルが低レベルの前記第３電圧を出力する第３の駆動電源が、前記第３電圧を前記電源線に印加することにより、前記自発光素子を逆バイアス状態にして非発光状態に制御する電源線駆動回路と、
   前記発光期間内に前記自発光素子の輝度レベルが所定のピーク輝度レベルとなるように前記電源線駆動回路を駆動する駆動タイミング発生部と、
   システム全体の動作を制御するシステム制御部と、
   前記システム制御部に対する操作入力部と
   を有することを特徴とする電子機器。
7. 自発光表示パネル上にマトリクス配置される各画素の各々に対応する自発光素子に接続される電源線を駆動する方法であって、
   開始時点及び終了時点が固定された、前記自発光素子の発光期間には、前記自発光素子の輝度レベルが所定のピーク輝度レベルとなるように、電圧レベルが最大駆動振幅を与える高レベルの第１電圧を出力する第１の駆動電源と、電圧レベルが、前記第１電圧と前記第１電圧より低レベルの第３電圧との中間レベルであって、前記自発光素子を逆バイアス状態にさせずに消灯させる第２電圧を出力する第２の駆動電源との各出力を交互に切り替えることによって、パルス状に波形整形されたパルス電圧を前記電源線に印加する場合、
   動画表示の改善を優先するときには、前記発光期間のうち前記開始時点及び前記終了時点の各点付近で、前記パルス電圧を前記電源線に印加し、
   フリッカの改善を優先するときには、前記発光期間のうち中央付近で、前記パルス電圧を前記電源線に印加する処理と、
   前記自発光素子の非発光期間には、電圧レベルが低レベルの前記第３電圧を出力する第３の駆動電源が、前記第３電圧を前記電源線に印加することにより、前記自発光素子を逆バイアス状態にして非発光状態に制御する処理と
   を有する電源線の駆動方法。