CN111105753B - 栅极驱动电路和显示装置 - Google Patents

栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN111105753B
CN111105753B CN201811266837.5A CN201811266837A CN111105753B CN 111105753 B CN111105753 B CN 111105753B CN 201811266837 A CN201811266837 A CN 201811266837A CN 111105753 B CN111105753 B CN 111105753B
Authority
CN
China
Prior art keywords
signal
potential
scan
precharge
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811266837.5A
Other languages
English (en)
Other versions
CN111105753A (zh
Inventor
叶政谚
赵广雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN201811266837.5A priority Critical patent/CN111105753B/zh
Publication of CN111105753A publication Critical patent/CN111105753A/zh
Application granted granted Critical
Publication of CN111105753B publication Critical patent/CN111105753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明公开了一种栅极驱动电路和显示装置。栅极驱动电路包含多个移位寄存器和六个时钟信号线。移位寄存器分别提供扫描信号至显示面板的多个栅极线。时钟信号线分别提供六个时钟信号至对应的移位寄存器。时钟信号具有相同的周期时间长度，且其致能电位与禁能电位在对应周期中的时间长度分别为周期时间长度的(2+k)/12与(10‑k)/12，其中k为大于或等于0且小于或等于4的正整数。每个移位寄存器中的预充电单元依据k值而具有对应的电路配置。本发明可依据规格需求对应调整时钟信号的致能电位与禁能电位维持时间长度，进而调整预充电单元的预充电时间与放电模式以及显示装置的顺向扫描或反向扫描操作等，增加对显示面板驱动的弹性。

Description

栅极驱动电路和显示装置
技术领域
本发明涉及一种栅极驱动电路和显示装置，且特别是一种用于对显示面板进行扫描操作的栅极驱动电路和包含此栅极驱动电路的显示装置。
背景技术
平面显示装置，例如液晶显示装置或有机发光二极管(organic light-emittingdiode；OLED)显示装置等，通常具有多个移位寄存器(shift register)，以用于控制显示装置中每个像素在同一时间点所显示的灰阶。然而，移位寄存器的电路设计需考量信号在每个时间点所对应输出的正确性，以确保显示装置的图像显示品质。另一方面，就高解析度的显示装置而言，电阻电容负载的增大也会影响到移位寄存器输出波形的正确性，可能造成显示装置中的像素所接收到的数据错误，或是导致产生例如水波纹、横纹不良或是杂讯干扰等问题，使得用户体验因而降低。
发明内容
本发明的目的是在于提供一种栅极驱动电路和显示装置，其可依据规格需求对应调整时钟信号的高电位与低电位维持时间长度，进而调整预充电单元的预充电时间与放电模式以及显示装置的顺向扫描或反向扫描操作等，增加对显示面板驱动上的弹性。
根据上述目的，本发明提出一种栅极驱动电路，其包含第1级至第N级移位寄存器和第1至第6时钟信号线。第1级至第N级移位寄存器分别输出第1级至第N级扫描信号。第1至第6时钟信号线分别提供第1至第6时钟信号至第1级至第N级移位寄存器中对应的移位寄存器，每个第1至第6时钟信号的周期具有相同的周期时间长度，且第1至第6时钟信号的致能电位与禁能电位在对应周期中的时间长度分别为周期时间长度的2/12与10/12。第1级至第N级移位寄存器中的第i级移位寄存器包含第i预充电单元和第i上拉单元。第i预充电单元接收第一输入信号与第二输入信号且耦接至第一节点，且输出预充电信号至第一节点。第i上拉单元耦接至第一节点与第二节点，且输出这些扫描信号中的第i级扫描信号至第二节点，其中i为大于或等于4且小于或等于(N-3)的正整数，且第i预充电单元接收的第一输入信号为第(i-3)级至第(i-1)级移位寄存器中任一个输出的扫描信号，且第i预充电单元接收的第二输入信号为第(i+1)级至第(i+3)级移位寄存器中任一个输出的扫描信号。
根据本发明的上述目的，提出一种栅极驱动电路，其包含第1级至第N级移位寄存器和第1至第6时钟信号线。分别提供第1级至第N级扫描信号至显示面板的第1至第N栅极线。第1至第6时钟信号线分别提供第1至第6时钟信号至第1级至第N级移位寄存器中对应的移位寄存器，每个第1至第6时钟信号的周期具有相同的周期时间长度，且第1至第6时钟信号的致能电位与禁能电位在对应周期中的时间长度分别为周期时间长度的3/12与9/12，或是分别为周期时间长度的4/12与8/12。第1级至第N级移位寄存器中的第i级移位寄存器包含第i预充电单元和第i上拉单元。第i预充电单元接收第一输入信号与第二输入信号且耦接至第一节点，且输出预充电信号至第一节点。第i上拉单元耦接至第一节点与第二节点，且输出这些扫描信号中的第i级扫描信号至第二节点，其中i为大于或等于4且小于或等于(N-3)的正整数，且第i预充电单元接收的第一输入信号为第(i-3)级至第(i-1)级移位寄存器中任一个输出的扫描信号，且第i预充电单元接收的第二输入信号为第(i+2)级与第(i+3)级移位寄存器中任一个输出的扫描信号。
根据本发明的上述目的，提出一种栅极驱动电路，其包含第1级至第N级移位寄存器和第1至第6时钟信号线。分别提供第1级至第N级扫描信号至显示面板的第1至第N栅极线。第1至第6时钟信号线分别提供第1至第6时钟信号至第1级至第N级移位寄存器中对应的移位寄存器，每个第1至第6时钟信号的周期具有相同的周期时间长度，且第1至第6时钟信号的致能电位与禁能电位在对应周期中的时间长度分别为周期时间长度的5/12与7/12，或是分别为周期时间长度的6/12与6/12。第1级至第N级移位寄存器中的第i级移位寄存器包含第i预充电单元和第i上拉单元。第i预充电单元接收第一输入信号与第二输入信号且耦接至第一节点，且输出预充电信号至第一节点。第i上拉单元耦接至第一节点与第二节点，且输出这些扫描信号中的第i级扫描信号至第二节点，其中i为大于或等于4且小于或等于(N-3)的正整数，且第i预充电单元接收的第一输入信号为第(i-3)级至第(i-1)级移位寄存器中任一个输出的扫描信号，且第i预充电单元接收的第二输入信号为第(i+3)级移位寄存器中输出的扫描信号。
依据本发明的一实施例，在一图框期间内，上述第i预充电单元输出的预充电信号依序由第一电位切换至第二电位、于第一期间内维持在第二电位、以及由第二电位切换至第三电位。
依据本发明的又一实施例，在上述第i预充电单元输出的预充电信号由上述第二电位切换至上述第三电位后，依序于第二期间维持在上述第三电位、由上述第三电位切换至上述第二电位、于第三期间维持在上述第二电位、以及由上述第二电位切换至上述第一电位。
依据本发明的一实施例，上述第i预充电单元包含第一晶体管和第二晶体管。第一晶体管的控制端用以接收第一输入信号，第一晶体管的第一端用以接收第一参考电位，且第一晶体管的第二端耦接至第一节点。第二晶体管的控制端用以接收第二输入信号，第二晶体管的第一端用以接收第二参考电位，且第二晶体管的第二端耦接至第一节点，其中第一参考电位大于第二参考电位。
依据本发明的又一实施例，第i预充电单元包含第一晶体管和第二晶体管。第一晶体管的控制端用以接收第一输入信号，第一晶体管的第一端用以接收第三输入信号，且第一晶体管的控制端耦接至第一节点。第二晶体管的控制端用以接收第二输入信号，第二晶体管的第一端用以接收第四输入信号，且第二晶体管的第二端耦接至第一节点，其中第三输入信号与第四输入信号在一图框期间内彼此反相。
依据本发明的又一实施例，上述上拉单元包含第三晶体管。第三晶体管的控制端耦接至第一节点，第三晶体管的第一端用以接收第1至第6时钟信号中的一个，且第三晶体管的第二端用以输出第i级扫描信号。
根据上述目的，本发明另提出一种显示装置，其包含显示面板和上述栅极驱动电路。
依据本发明的又一实施例，上述栅极驱动电路为阵列基板驱动电路(gate driveron array；GOA)结构。
本发明的优点至少如下：本发明的栅极驱动电路和显示装置是使用六个时钟信号来依序产生扫描信号，故可增加预充电时间的调整弹性，且可通过调整扫描信号的占空比来决定每个移位寄存器的预充电信号是否进行两阶段降压和调整两阶段降压的第一高电位的维持时间。在低温环境下，可通过增加预充电信号的预充电时间和进行两阶段降压，并可延长预充电时间長度和两阶段降压的第一高电位的维持时间，以提升显示面板的可靠性。进一步地，依据一些实施例，本发明的栅极驱动电路和显示装置更具备双向扫描功能，其可对显示面板进行顺向扫描操作或反向扫描操作。
附图说明
为了更完整了解实施例及其优点，现参照并结合附图做下列描述，其中：
图1为依序本发明一些实施例的显示装置的示意图；
图2为依序本发明一些实施例的显示装置的示意图；
图3为依据本发明一些实施例的栅极驱动电路的示意图；
图4绘示图3的移位寄存器的等效电路图；
图5至图18分别为依据图3的栅极驱动电路的一些变化配置方式的信号时序图；
图19为依序本发明一些实施例的显示装置的示意图；
图20为依序本发明一些实施例的显示装置的示意图；以及
图21A和图21B为依据本发明一些实施例的栅极驱动电路的示意图。
具体实施方式
以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、揭示的实施例仅供说明，并非用以限定本发明的范围。
可被理解的是，虽然在本文可使用“第一”、“第二”…等等用语来描述各种元件和/或信号，但这些用语不应限制这些元件和/或信号。这些用语仅用以区别一个元件和/或信号与另一个元件和/或信号。
请参照图1，图1为依据本发明一些实施例的显示装置100的示意图。显示装置100包括显示面板110、源极驱动器120和栅极驱动器130。显示面板110可以是例如扭转向列(twisted nematic；TN)型、水平切换(in-plane switching；IPS)型、边缘电场切换(fringe-field switching；FFS)型或垂直配向(vertical alignment；VA)型等各种类型的液晶显示面板，或是有机发光二极管显示(organic light-emitting diode；OLED)面板等，但不以此为限。源极驱动器120电性连接至显示面板110，其用以将图像数据转换为源极驱动信号，且将源极驱动信号传输至显示面板110。栅极驱动器130用以产生栅极驱动信号，且将栅极驱动信号传输至显示面板110。显示面板110具有显示区域110A和非显示区域110B，其中显示区域110A具有形成在基板112上的多个数据线DL、多个栅极线GL和多个像素PX，这些像素PX共同受到源极驱动信号和栅极驱动信号的驱动而显示图像，而非显示区域110B具有多个布线(图未绘示)，其分别耦接源极驱动器120和栅极驱动器130且分别耦接显示区域110A中的数据线DL和栅极线GL，以分别将源极驱动信号和栅极驱动信号送至对应像素PX的薄膜晶体管TFT，使得像素PX受到薄膜晶体管TFT的开关控制而在特定时间显示对应的灰阶。
图1的源极驱动器120和/或栅极驱动器130亦可整合于显示面板110中。如图2所示，本发明的显示装置100可以是系统整合式玻璃面板(system on glass；SOG)，其中栅极驱动器130是制作在显示面板110的非显示区域110B中。如此一来，便可使用相同工艺来同时制作栅极驱动器130中的电子元件和显示区域110A中的电子元件。举例来说，栅极驱动器130中栅极驱动电路的薄膜晶体管可与显示面板110中位于显示区域110A内的薄膜晶体管TFT使用相同工艺来同时制作。在其他实施例中，源极驱动器120亦可制作在显示面板110的非显示区域110B中，且可使用相同工艺来同时制作显示面板110、源极驱动器120和栅极驱动器130中的电子元件和布线。
请参照图3，其绘示依据本发明实施例的栅极驱动电路200的示意图。栅极驱动电路200适用于图1、图2的显示装置100或是其他类似的显示装置。以下以设置于使用于图2的显示装置100为例说明。栅极驱动电路200为栅极驱动器130的一部分，且如图3所示，栅极驱动电路200接收扫描控制信号STV1、STV2、时钟信号C1-C6、下拉控制信号GPW1、GPW2，且其包含第1级至第N级移位寄存器210(1)-210(N)，其中N为大于或等于8的正整数。移位寄存器210(1)-210(N)的个数N可与显示面板110的栅极线的个数相同。此外，栅极驱动电路200还包括时钟信号线L1-L6、扫描控制信号线SL1、SL2和下拉控制信号线VL1、VL2。
详细而言，在N为6的多倍数下，时钟信号线L1耦接至第1级、第7级、…、第(N-5)级移位寄存器210(1)、210(7)、…、210(N-5)，时钟信号线L2耦接至第2级、第8级、…、第(N-4)级移位寄存器210(2)、210(8)、…、210(N-4)，时钟信号线L3耦接至第3级、第9级、…、第(N-3)级移位寄存器210(3)、210(9)、…、210(N-3)，时钟信号线L4耦接至第4级、第10级、…、第(N-2)级移位寄存器210(4)、210(10)、…、210(N-2)，时钟信号线L5耦接至第5级、第11级、…、第(N-1)级移位寄存器210(5)、210(11)、…、210(N-1)，且时钟信号线L6耦接至第6级、第12级、…、第N级移位寄存器210(6)、210(12)、…、210(N)。移位寄存器210(1)-210(N)依据时钟信号C1-C6分别产生且依序输出第1级至第N级扫描信号SC(1)-SC(N)输入至显示面板110的多个栅极线GL。在图3中，每一时钟信号C1-C6在一预定周期内维持在一致能电位(enable voltage)与一禁能电位(disable voltage)各一段预定时间，时钟信号C1-C6具有相同的周期时间长度、致能电位(在本实施例中为高电位)维持时间长度和禁能电位(在本实施例中为低电位)维持时间长度，且时钟信号C1-C6依序循环输入至移位寄存器210(1)-210(N)，其中时钟信号C2与时钟信号C1相差1/6个时钟周期，时钟信号C3与时钟信号C2相差1/6个时钟周期，时钟信号C4与时钟信号C3相差1/6个时钟周期，时钟信号C5与时钟信号C4相差1/6个时钟周期，且时钟信号C6与时钟信号C5相差1/6个时钟周期。
此外，扫描控制信号线SL1提供扫描控制信号STV1至移位寄存器210(1)-210(N)中的前一级或多级移位寄存器，扫描控制信号线SL2提供扫描控制信号STV2至移位寄存器210(1)-210(N)中的后一级或多级移位寄存器，且下拉控制信号线VL1、VL2分别提供下拉控制信号GPW1、GPW2至每个移位寄存器210(1)-210(N)。扫描控制信号线SL1、SL2、时钟信号线L1-L6和下拉控制信号线VL1、VL2可耦接至一个或多个晶片，即扫描控制信号STV1、STV2、时钟信号C1-C6和下拉控制信号GPWL1、GPWL2可由此一个或多个晶片提供，例如时序控制晶片或驱动晶片等，但不限于此。
第1级至第N级移位寄存器210(1)-210(N)之间的耦接关系和扫描控制信号STV1、STV2与第1级至第N级移位寄存器210(1)-210(N)中若干移位寄存器的对应关系将于后续段落中说明。
图4绘示依据图3的栅极驱动电路200中第i级移位寄存器210(i)的等效电路图，其中i为1至N的正整数。如图4所示，第i级移位寄存器210(i)包括预充电单元310、上拉单元320、第一下拉单元330和第二下拉单元340，其中预充电单元310、上拉单元320、第一下拉单元330和第二下拉单元340的一端耦接至节点X1(其对应预充电信号X(i))，而上拉单元320、第一下拉单元330和第二下拉单元340的另外一端耦接至节点X2(其对应第i级扫描信号SC(i))，且节点X2耦接至显示面板110的对应的栅极线GL。
预充电单元310接收输入信号IN1-IN4，且根据输入信号IN1-IN4产生且输出预充电信号X(i)至节点X1。预充电单元310包含晶体管M1、M2，其中晶体管M1、M2的控制端分别接收输入信号IN1、IN2，晶体管M1、M2的第一端分别接收输入信号IN3、IN4，且晶体管M1、M2的第二端耦接至节点X1。在本文中，晶体管的“控制端”、“第一端”和“第二端”分别是指晶体管的栅极、源极和漏极，或者分别是指晶体管的栅极、漏极和源极。
上拉单元320耦接至预充电单元310，其接收预充电信号X(i)和时钟信号CN，且根据预充电信号X(i)和时钟信号CN而输出扫描信号SC(i)至节点X2，其中时钟信号CN为时钟信号C1-C6中的任一个。在N为6的多倍数的实施例中，若i为1、7、…、(N-5)，则时钟信号CN为时钟信号C1；若i为2、8、…、(N-4)，则时钟信号CN为时钟信号C2；若i为3、9、…、(N-3)，则时钟信号CN为时钟信号C3；若i为4、10、…、(N-2)，则时钟信号CN为时钟信号C4；若i为5、11、…、(N-1)，则时钟信号CN为时钟信号C5；若i为6、12、…、N，则时钟信号CN为时钟信号C6。上拉单元320包括晶体管M3和电容Cx。晶体管M3的控制端接收预充电信号X(i)，晶体管M3的第一端接收时钟信号CN，且晶体管M3的第二端输出扫描信号SC(i)。电容Cx的第一端耦接至晶体管M3的控制端，且电容Cx的第二端耦接至晶体管M3的第二端。在一些实施例中，上拉单元320可不包括电容Cx。
第一下拉单元330耦接至预充电单元310和上拉单元320，其接收预充电信号X(i)和下拉控制信号GPW1、GPW2，且根据预充电信号X(i)和下拉控制信号GPW1、GPW2来控制是否将扫描信号SC(i)下拉至且维持在参考电位。如图4所示，在本实施例中的参考电位为栅极低电压(gate low voltage；VGL)，但不以此为限。在显示画面期间，下拉控制信号GPW1、GPW2互为反相，也就是下拉控制信号GPW1、GPW2的其中一个为高电位而另一个为低电位。第一下拉单元330包含晶体管M4-M8。晶体管M4的控制端和第一端输入下拉控制信号GPW1。晶体管M5的控制端输入下拉控制信号GPW2，晶体管M5的第一端耦接至参考电位VGL，晶体管M5的第二端耦接至晶体管M4的第二端，且晶体管M5的第二端与晶体管M4的第二端耦接至节点P。晶体管M6的控制端耦接至节点X1，晶体管M6的第一端耦接至参考电位VGL，且晶体管M6的第二端耦接至晶体管M4的第二端。晶体管M7的控制端耦接至晶体管M6的第二端，晶体管M7的第一端耦接至参考电位VGL，且晶体管M7的第二端耦接至节点X1。晶体管M8的控制端耦接至晶体管M6的第二端，晶体管M8的第一端耦接至参考电位VGL，且晶体管M8的第二端耦接至节点X2。当移位寄存器210(i)输出扫描信号SC(i)以启动对应的像素行后，也就是扫描信号SC(i)升至高电位且维持一段时间后再降为低电位后，节点X1由高电位降为低电位，并且第一下拉单元330开始动作。在下拉控制信号GPW1为低电位且下拉控制信号GPW2为高电位时，节点P处在低电位状态，使得晶体管M7与M8关闭；而在下拉控制信号GPW1为高电位且下拉控制信号GPW2为低电位时，节点P处在高电位状态，使得晶体管M7与M8导通，以将节点X1、X2的电位设定为参考电位VGL。在一个图框时间中，当移位寄存器210(i)输出扫描信号SC(i)以启动对应的像素行后，也就是扫描信号SC(i)升至高电位且维持一段时间后再降为低电位后，若是杂讯信号耦合至节点X1和/或节点X2而造成节点X1和/或节点X2的电位产生涟波，导通的晶体管M7与M8会将节点X1与X2下拉至低电位(例如参考电位VGL)，也就是将扫描信号SC(i)下拉至且维持在低电位，而不使扫描信号SC(i)受到杂讯的干扰。
第二下拉单元340耦接至预充电单元310和上拉单元320，其接收预充电信号和下拉控制信号GPW1、GPW2，且根据预充电信号和下拉控制信号GPW1、GPW2来控制是否将扫描信号SC(i)下拉至且维持在参考电位VGL。第二下拉单元340包含晶体管M9-M13。晶体管M9的控制端和第一端输入下拉控制信号GPW2。晶体管M10的控制端输入下拉控制信号GPW1，晶体管M10的第一端耦接至参考电位VGL，晶体管M10的第二端耦接至晶体管M9的第二端，且晶体管M9的第二端与晶体管10的第二端耦接至节点Q。晶体管M11的控制端耦接至节点X1，晶体管M11的第一端耦接至参考电位VGL，且晶体管M11的第二端耦接至晶体管M9的第二端。晶体管M12的控制端耦接至晶体管M11的第二端，晶体管M12的第一端耦接至参考电位VGL，且晶体管M12的第二端耦接至节点X1。晶体管M13的控制端耦接至晶体管M11的第二端，晶体管M13的第一端耦接至参考电位VGL，且晶体管M13的第二端耦接至节点X2。当移位寄存器210(i)输出扫描信号SC(i)以启动对应的像素行后，也就是扫描信号SC(i)升至高电位且维持一段时间后再降为低电位后，节点X1由高电位降为低电位，并且第二下拉单元340开始动作。在下拉控制信号GPW1为低电位且下拉控制信号GPW2为高电位时，节点Q处在高电位状态，使得晶体管M12与M13导通，以将节点X1、X2的电位设定为参考电位VGL；而在下拉控制信号GPW1为高电位且下拉控制信号GPW2为低电位时，节点Q处在低电位状态，使得晶体管M12与M13关闭。在一个图框时间中，当移位寄存器210(i)输出扫描信号SC(i)以启动对应的像素行后，也就是扫描信号SC(i)升至高电位且维持一段时间后再降为低电位后，若是杂讯信号耦合至节点X1和/或节点X2，导通的晶体管M7与M8将节点X1与X2下拉至低电位，也就是将扫描信号SC(i)下拉至且维持在低电位，而不使扫描信号SC(i)受到杂讯的干扰。
在图4中，晶体管T1-T13可以是非晶硅(amorphous silicon)薄膜晶体管、低温多晶硅(low temperature polysilicon；LTPS)薄膜晶体管、氧化铟镓锌(Indium GalliumZinc Oxide；IGZO)薄膜晶体管或其他合适的薄膜晶体管。
需说明的是，在显示画面期间，下拉控制信号GPW1与GPW2具有周期且其波形互为反相，也就是下拉控制信号GPW1与GPW2的波形会有高电位与低电位的变化，并且当下拉控制信号GPW1与GPW2的其中一个为高电位时，另一个为低电位，以避免第一下拉单元330与第二下拉单元340中的晶体管长时间导通而造成临界电压(threshold voltage)漂移，而使得第一下拉单元330与第二下拉单元340失效。
若是栅极驱动电路200仅具备单向扫描功能，也就是栅极驱动电路200仅可对显示面板110进行单一方向的扫描，则输入信号IN3、IN4分别具有固定的第一参考电位和第二参考电位。进一步地，若是栅极驱动电路200为顺向扫描，则第一参考电位和第二参考电位分别为高电位和低电位，且时钟信号C1-C6以C1、C2、C3、C4、C5、C6的顺序依序产生周期波形；若是栅极驱动电路200为反向扫描，则第一参考电位和第二参考电位分别为低电位和高电位，且时钟信号C1-C6以C6、C5、C4、C3、C2、C1的顺序依序产生周期波形。
若是栅极驱动电路200具备双向扫描功能，也就是栅极驱动电路200可对显示面板110进行顺向扫描和反向扫描，则在显示画面期间，输入信号IN3、IN4分别为互为反相的顺向扫描信号FW和反向扫描信号BW，也就是当输入信号IN3、IN4的其中一个为高电位时，另一个为低电位。栅极驱动电路200可依据使用需求设定为顺向扫描或反向扫描。若是栅极驱动电路200设定为顺向扫描，则顺向扫描信号FW和反向扫描信号BW分别具有高电位和低电位，且时钟信号C1-C6设定为以C1、C2、C3、C4、C5、C6的顺序依序产生周期波形。相对地，若是栅极驱动电路200设定为反向扫描，则顺向扫描信号FW和反向扫描信号BW分别具有低电位和高电位，且时钟信号C1-C6设定为以C6、C5、C4、C3、C2、C1的顺序依序产生周期波形。
在本发明实施例中，每个时钟信号C1-C6的周期时间长度均相同。时钟信号C1-C6的致能电位与禁能电位在对应周期中的时间长度分别为此周期时间长度的(2+k)/12与(10-k)/12，其中k为0至4的整数。
以下分别说明k为0至4时每个移位寄存器210(1)-210(N)的组态。在以下说明中，第i预充电单元代表第i级移位寄存器210(i)的预充电单元310。
实施例1(k＝0)
在k为0时，时钟信号C1-C6的致能电位维持时间长度和禁能电位维持时间长度分别为周期时间长度的2/12与10/12，即时钟信号C1-C6的占空比(duty cycle)为1/6，且时钟信号C1-C6的致能电位持续时间彼此不重叠(请参照图5的时钟信号C1-C6)。以下以实施例1A-1I来分别说明，在k为0的条件下，各级移位寄存器的预充电单元接收的输入信号IN1、IN2分别为何，以及栅极驱动电路200是否具备双向扫描功能的九个不同实施例。
实施例1A：若是i为2至(N-1)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-1)、SC(i+1)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(2)，第N预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-1)和扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例1B：若是i为3至(N-2)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-2)、SC(i+2)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(3)，第2预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(4)，第(N-1)预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-3)和扫描控制信号STV2，第N预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-2)和扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例1C：若是i为4至(N-3)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-3)、SC(i+3)，则第1至第3预充电单元接收的输入信号IN1均为扫描控制信号STV1，第1至第3预充电单元接收的输入信号IN2分别为扫描信号SC(4)-SC(6)，第(N-2)至第N预充电单元接收的输入信号IN1分别为扫描信号SC(N-5)-SC(N-3)，第(N-2)至第N预充电单元接收的输入信号IN2均为扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例1D：若是i为3至(N-1)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-2)、SC(i+1)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(2)，第2预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(3)，第N预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-2)和扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例1E：若是i为4至(N-2)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-3)、SC(i+2)，则第1至第3预充电单元接收的输入信号IN1均为扫描控制信号STV1，第1至第3预充电单元接收的输入信号IN2分别为扫描信号SC(3)-SC(5)，第(N-1)预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-4)和扫描控制信号STV2，第N预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-3)和扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例1F：若是i为2至(N-2)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-1)、SC(i+2)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(3)，第(N-1)预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-2)和扫描控制信号STV2，第N预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-1)和扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例1G：若是i为3至(N-3)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-2)、SC(i+3)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(4)，第2预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(5)，第(N-2)至第N预充电单元接收的输入信号IN1分别为扫描信号SC(N-4)-SC(N-2)，第(N-2)至第N预充电单元接收的输入信号IN2均为扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例1H：若是i为4至(N-1)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-3)、SC(i+1)，则第1至第3预充电单元接收的输入信号IN1均为扫描控制信号STV1，第1至第3预充电单元接收的输入信号IN2分别为扫描信号SC(2)-SC(4)，第N预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-3)和扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例1I：若是i为2至(N-3)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-1)、SC(i+3)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(1)，第(N-2)至第N预充电单元接收的输入信号IN1分别为扫描信号SC(N-3)-SC(N-1)，第(N-2)至第N预充电单元接收的输入信号IN2均为扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
综上所述，当时钟信号C1-C6的致能电位维持时间长度和禁能电位维持时间长度分别为周期时间长度的2/12与10/12时，第1级至第N级移位寄存器中的第i级移位寄存器中的预充电单元(亦称第i预充电单元)接收的输入信号IN1、IN2可以分别是扫描信号SC(i-3)-SC(i-1)中的任一个以及扫描信号SC(i+1)-SC(i+3)中的任一个，其中i为大于或等于4且小于或等于(N-3)的正整数。
图5为对应实施例1B的栅极驱动电路200在进行顺向扫描时的信号时序图。换言之，图5为栅极驱动电路200在k为0、第1级和第2级移位寄存器210(1)、210(2)的预充电单元接收的输入信号IN1为扫描控制信号STV1、每个第3级至第N级移位寄存器210(3)-210(N)的预充电单元接收的输入信号IN1为其前二级移位寄存器输出的扫描信号(例如第3级移位寄存器210(3)预充电单元接收的输入信号IN1为扫描信号SC(1))、每个第1级至第(N-2)级移位寄存器210(1)-210(N-2)的预充电单元接收的输入信号IN2为其后二级移位寄存器输出的扫描信号(例如第1级移位寄存器210(1)预充电单元接收的输入信号IN2为扫描信号SC(3))以及第(N-1)级和第N级移位寄存器210(N-1)、210(N)的预充电单元接收的输入信号IN2为扫描控制信号STV2时的时序图。为方便说明，图5仅示出前六级移位寄存器210(1)-210(6)的部分信号的时序变化。相似地，后续实施例的时序图也仅示出顺向扫描操作之前六级移位寄存器210(1)-210(6)或反向扫描操作之后六级移位寄存器210(N-5)-210(N)的部分信号的时序变化。
如图5所示，时钟信号C1-C6的周期时间长度T为12个单位时间H(T＝12H)。应注意的是，本发明不限定单位时间H的时间长度。时钟信号C1-C6的致能电位维持时间长度TH和禁能电位维持时间长度TL分别为周期时间长度T的2/12与10/12，且时钟信号C1-C6以C1、C2、C3、C4、C5、C6的顺序依序产生周期波形。此外，顺向输入信号FW和反向输入信号BW分别为高电位VH和低电位VL。
在时间点t0，当扫描控制信号STV1在从低电位升至高电位时，预充电信号X(1)、X(2)均从低电位升至第一高电位。接着，经过两个单位时间H后，在时间点t2，扫描控制信号STV1从高电位降至低电位，而时钟信号C1从低电位升至高电位。此时，预充电信号X(1)再从第一高电位升至第二高电位，使得第1级移位寄存器210(1)输出扫描信号SC(1)，且预充电信号X(3)据以从低电位升至第一高电位。再经过两个单位时间H后，在时间点t4，时钟信号C1从高电位降至低电位，而时钟信号C2从低电位升至高电位。此时，预充电信号X(1)从第二高电位降至第一高电位，使得第1级移位寄存器210(1)停止输出扫描信号SC(1)，而预充电信号X(2)从第一高电位升至第二高电位，使得第2级移位寄存器210(2)输出扫描信号SC(2)，且预充电信号X(4)据以从低电位升至第一高电位。
在时间点t6，当时钟信号C2从高电位降至低电位且时钟信号C3从低电位升至高电位时，预充电信号X(2)从第二高电位降至第一高电位，使得第2级移位寄存器210(2)停止输出扫描信号SC(2)，而预充电信号X(3)从第一高电位升至第二高电位，使得第3级移位寄存器210(3)输出扫描信号SC(3)，且预充电信号X(5)据以从低电位升至第一高电位，预充电信号X(1)据以从第一高电位降至低电位。
在时间点t8，当时钟信号C3从高电位降至低电位且时钟信号C4从低电位升至高电位时，预充电信号X(3)从第二高电位降至第一高电位，使得第3级移位寄存器210(3)停止输出扫描信号SC(3)，而预充电信号X(4)从第一高电位升至第二高电位，使得第4级移位寄存器210(4)输出扫描信号SC(4)，且预充电信号X(6)据以从低电位升至第一高电位，预充电信号X(2)据以从第一高电位降至低电位。
通过上述说明可推知，在一图框期间内，预充电信号X(i)依序从第一电位切换至第二电位、在第一期间内维持在第二电位、从第二电位切换至第三电位、在第二期间内维持在第三电位、从第三电位切换至第二电位、在第三期间内维持在第二电位以及从第二电位降切换至第一电位。在本实施例中，第一电位、第二电位与第三电位分別为预充电信号X(i)的低电位、第一高电位与第二高电位，亦即在本实施例中的第一电位小于第二电位，且第二电位小于第三电位，但不以此为限。此外，上述第一期间与上述第三期间分别为预充电信号X(i)的预充电时间长度与两阶段降压时间长度。举例来说，预充电信号X(3)的第一期间、第二期间与第三期间分别为时间点t2至时间点t6的期间、时间点t6至时间点t8的期间、以及时间点t8至时间点t10的期间。
由图5可知，在所接收的输入信号IN1为第(i-2)级移位寄存器210(i-2)输出的扫描信号的第i级移位寄存器210(i)中，预充电时间长度TP1B为四个单位时间H。举例来说，预充电信号X(3)的预充电时间为时间点t2至时间点t6。因此，本发明中具有较长的预充电时间，因而有较佳的充电效果，使得输出扫描信号的准位可符合预期。此外，如图5所示，在所接收的输入信号IN2为第(i+2)级移位寄存器210(i+2)输出的扫描信号的第i级移位寄存器210(i)中，在输出扫描信号后，预充电信号为两阶段降压，且两阶段降压时间长度TD1B为两个单位时间H。举例来说，预充电信号X(3)在时间点t8由第二高电位降至第一高电位，且在时间点t10由第一高电位降至低电位。因此本发明中节点X1的降压时间较长且可达成两阶段降压，以避免移位寄存器电路中的晶体管无法完全关闭而导致产生横纹现象。
图5的时序图对应的栅极驱动电路200的组态亦可对显示面板110进行反向扫描。进行反向扫描时的时序图如图6所示。与图5不同的是，图6的时钟信号C1-C6以C6、C5、C4、C3、C2、C1的顺序依序产生周期波形，顺向输入信号FW和反向输入信号BW分别为低电位VL和高电位VH，且扫描控制信号STV2在对显示面板110进行扫描操作前从低电位升为高电位。
在时间点t0’，当扫描控制信号STV2在从低电位升至高电位时，预充电信号X(N)、X(N-1)均从低电位升至第一高电位。接着，经过两个单位时间H后，在时间点t2’，扫描控制信号STV2从高电位降至低电位，而时钟信号C6从低电位升至高电位。此时，预充电信号X(N)再从第一高电位升至第二高电位，使得第N级移位寄存器210(N)输出扫描信号SC(N)，且预充电信号X(N-2)据以从低电位升至第一高电位。再经过两个单位时间H后，在时间点t4’，时钟信号C6从高电位降至低电位，而时钟信号C5从低电位升至高电位。此时，预充电信号X(N)从第二高电位降至第一高电位，使得第N级移位寄存器210(N)停止输出扫描信号SC(N)，而预充电信号X(N-1)从第一高电位升至第二高电位，使得第(N-1)级移位寄存器210(N-1)输出扫描信号SC(N-1)，且预充电信号X(N-3)据以从低电位升至第一高电位。
在时间点t6’，当时钟信号C5从高电位降至低电位且时钟信号C4从低电位升至高电位时，预充电信号X(N-1)从第二高电位降至第一高电位，使得第(N-1)级移位寄存器210(N-1)停止输出扫描信号SC(N-1)，而预充电信号X(N-2)从第一高电位升至第二高电位，使得第(N-2)级移位寄存器210(N-2)输出扫描信号SC(N-2)，且预充电信号X(N-4)据以从低电位升至第一高电位，预充电信号X(N)据以从第一高电位降至低电位。
在时间点t8’，当时钟信号C4从高电位降至低电位且时钟信号C3从低电位升至高电位时，预充电信号X(N-2)从第二高电位降至第一高电位，使得第(N-2)级移位寄存器210(N-2)停止输出扫描信号SC(N-2)，而预充电信号X(N-3)从第一高电位升至第二高电位，使得第(N-3)级移位寄存器210(N-3)输出扫描信号SC(N-3)，且预充电信号X(N-5)据以从低电位升至第一高电位，预充电信号X(N-1)据以从第一高电位降至低电位。
通过上述说明可推知，预充电信号X(1)-X(N)以反向依序从第一高电位升至第二高电位、维持在第二高电位一段时间、从第二高电位降至第一高电位、维持在第一高电位一段时间以及从第一高电位降至低电位，且第1至N级移位寄存器210(1)-210(N)以反向依序输出扫描信号SC(1)-SC(N)，即先输出扫描信号SC(N)，接着输出扫描信号SC(N-1)，依此类推，最后输出扫描信号SC(1)。如图6所示，在进行反向扫描时，预充电时间TP’1B为四个单位时间H，且预充电信号的两阶段降压时间长度TD’1B为两个单位时间H。
由图5和图6可知，若是对显示面板110进行顺向扫描操作时，在同一图框期间中，当第i级移位寄存器210(i)接收的对应时钟信号CN的下降缘(约为从高电位降至低电位的时间点)早于输入信号IN2的上升缘(约为从低电位升至高电位的时间点)，则预充电信号X(i)在像素写入阶段结束后，将先从第二高电位降至第一高电位，接着再从第一高电位降至低电位，也就是进行两阶段降压。若是对应的时钟信号CN的下降缘同时于输入信号IN2的上升缘，则预充电信号X(i)在像素写入阶段结束后，将直接从第二高电位降至低电位，而不是两阶段降压。举例来说，在K＝0时，对应实施例1B、1C、1E、1F、1G、1I的栅极驱动电路200在进行顺向扫描时，预充电信号可进行两阶段降压，且预充电信号的两阶段降压时间长度关系为TD1C＝TD1G＝TD1I>TD1B＝TD1E＝TD1F，其中TD1B、TD1C、TD1E、TD1F、TD1G、TD1I分别代表实施例1B、1C、1E、1F、1G、1I在进行顺向扫描时的两阶段降压时间长度。
若是对显示面板110进行反向扫描操作，因为顺向输入信号FW和反向输入信号BW分别为低电位VL和高电位VH，因此在同一图框期间中，当第i级移位寄存器210(i)接收的对应时钟信号CN的下降缘早于输入信号IN1的上升缘，则预充电信号X(i)在像素写入阶段结束后，将先从第二高电位降至第一高电位，接着再从第一高电位降至低电位，也就是两阶段降压。若是对应的时钟信号CN的下降缘同时于输入信号IN1的上升缘，则进行反向扫描操作时，预充电信号X(i)在像素写入阶段结束后，将直接从第二高电位降至低电位，而不是两阶段降压。举例来说，在K＝0时，对应实施例1B、1C、1D、1E、1G、1H的栅极驱动电路200在进行反向扫描时，预充电信号可进行两阶段降压，且预充电信号的两阶段降压时间长度关系为TD’1H＝TD’1E＝TD’1C>TD’1B＝TD’1D＝TD’1G，其中TD’1B、TD’1C、TD’1D、TD’1E、TD’1G、TD’1H分别代表实施例1B、1C、1D、1E、1G、1H在进行反向扫描时的两阶段降压时间长度。此外，在实施例1A-1I中，在进行顺向扫描时，预充电信号的预充电时间长度关系为TP1C＝TP1E＝TP1H>TP1B＝TP1D＝TP1G>TP1A＝TP1F＝TP1I，其中TP1A-TP1I分别代表实施例1A-1I在进行顺向扫描时的预充电时间长度；而在进行反向扫描时，预充电信号的预充电时间长度关系为TP’1C＝TP’1G＝TP’1I>TP’1B＝TP’1E＝TP’1F>TP’1A＝TP’1D＝TP’1H，其中TP’1A-TP’1I分别代表实施例1A-1I在进行反向扫描时的预充电时间长度。
实施例2(k＝1)
在k为1时，时钟信号C1-C6的致能电位维持时间长度和禁能电位维持时间长度分别为周期时间长度的3/12与9/12，即时钟信号C1-C6的占空比为1/4，且相邻时钟信号的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的1/12(例如时钟信号C1、C2的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的1/12，时钟信号C2、C3的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的1/12…等)。在k为1时，第i预充电单元接收的输入信号IN1可以是扫描信号SC(i-3)-SC(i-1)中的任一个，且第i预充电单元接收的输入信号IN2可以是扫描信号SC(i+2)或SC(i+3)。以下以实施例2A-2F来分别说明，在K＝1的条件下，各级移位寄存器的预充电单元接收的输入信号IN1、IN2分别为何，以及栅极驱动电路200是否具备双向扫描功能的六个不同实施例。
实施例2A：若是i为3至(N-2)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-2)、SC(i+2)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(3)，第2预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(4)，第(N-1)预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-3)和扫描控制信号STV2，第N预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-2)和扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例2B：若是i为4至(N-3)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-3)、SC(i+3)，则第1至第3预充电单元接收的输入信号IN1均为扫描控制信号STV1，第1至第3预充电单元接收的输入信号IN2分别为扫描信号SC(4)-SC(6)，第(N-2)至第N预充电单元接收的输入信号IN1分别为扫描信号SC(N-5)-SC(N-3)，第(N-2)至第N预充电单元接收的输入信号IN2均为扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例2C：若是i为4至(N-2)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-3)、SC(i+2)，则第1至第3预充电单元接收的输入信号IN1均为扫描控制信号STV1，第1至第3预充电单元接收的输入信号IN2分别为扫描信号SC(3)-SC(5)，第(N-1)预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-4)和扫描控制信号STV2，第N预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-3)和扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例2D：若是i为2至(N-2)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-1)、SC(i+2)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(3)，第(N-1)预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-2)和扫描控制信号STV2，第N预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(N-1)和扫描控制信号STV2，且栅极驱动电路200仅具备顺向扫描的单向扫描功能。
实施例2E：若是i为3至(N-3)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-2)、SC(i+3)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(4)，第2预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(5)，第(N-2)至第N预充电单元接收的输入信号IN1分别为扫描信号SC(N-4)-SC(N-2)，第(N-2)至第N预充电单元接收的输入信号IN2均为扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例2F：若是i为2至(N-3)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-1)、SC(i+3)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(1)，第(N-2)至第N预充电单元接收的输入信号IN1分别为扫描信号SC(N-3)-SC(N-1)，第(N-2)至第N预充电单元接收的输入信号IN2均为扫描控制信号STV2，且栅极驱动电路200仅具备顺向扫描的单向扫描功能。
综上所述，当时钟信号C1-C6的致能电位维持时间长度和禁能电位维持时间长度分别为周期时间长度的3/12与9/12时，第1级至第N级移位寄存器中的第i级移位寄存器中的预充电单元(亦称第i预充电单元)接收的输入信号IN1、IN2可以分别是扫描信号SC(i-3)-SC(i-1)中的任一个以及扫描信号SC(i+2)与SC(i+3)中的任一个，其中i为大于或等于4且小于或等于(N-3)的正整数。
图7为对应实施例2A的栅极驱动电路200在进行顺向扫描时的信号时序图。换言之，图7为栅极驱动电路200在k为1、第1级和第2级移位寄存器210(1)、210(2)的预充电单元接收的输入信号IN1为扫描控制信号STV1、每个第3级至第N级移位寄存器210(3)-210(N)的预充电单元接收的输入信号IN1为其前二级移位寄存器输出的扫描信号(例如第3级移位寄存器210(3)预充电单元接收的输入信号IN1为扫描信号SC(1))、每个第1级至第(N-2)级移位寄存器210(1)-210(N-2)的预充电单元接收的输入信号IN2为其后二级移位寄存器输出的扫描信号(例如第1级移位寄存器210(1)预充电单元接收的输入信号IN2为扫描信号SC(3))以及第(N-1)级和第N级移位寄存器210(N-1)、210(N)的预充电单元接收的输入信号IN2为扫描控制信号STV2时的时序图。如图7所示，时钟信号C1-C6的周期时间长度T为12个单位时间H(T＝12H)，其中时钟信号C1-C6的致能电位维持时间长度TH和禁能电位维持时间长度TL分别为周期时间长度T的3/12与9/12，且时钟信号C1-C6以C1、C2、C3、C4、C5、C6的顺序依序产生周期波形。此外，顺向输入信号FW和反向输入信号BW分别为高电位VH和低电位VL。
在时间点t0，当扫描控制信号STV1在从低电位升至高电位时，预充电信号X(1)、X(2)均从低电位升至第一高电位。接着，经过两个单位时间H后，在时间点t2，时钟信号C1从低电位升至高电位。此时，预充电信号X(1)再从第一高电位升至第二高电位，使得第1级移位寄存器210(1)输出扫描信号SC(1)，且预充电信号X(3)从低电位升至第一高电位。再经过两个单位时间H后，在时间点t4，时钟信号C2从低电位升至高电位。此时，预充电信号X(2)从第一高电位升至第二高电位，使得第2级移位寄存器210(2)输出扫描信号SC(2)，且预充电信号X(4)从低电位升至第一高电位。接着，再经过一个单位时间H后，在时间点t5，时钟信号C1从高电位降至低电位。此时，预充电信号X(1)从第二高电位降至第一高电位，使得第1级移位寄存器210(1)停止输出扫描信号SC(1)。
接着，在时间点t6，当时钟信号C3从低电位升至高电位时，预充电信号X(3)从第一高电位升至第二高电位，使得第3级移位寄存器210(3)输出扫描信号SC(3)，且预充电信号X(5)据以从低电位升至第一高电位，预充电信号X(1)据以从第一高电位降至低电位。之后，在时间点t7，当时钟信号C2从高电位降至低电位时，预充电信号X(2)从第二高电位降至第一高电位，使得第2级移位寄存器210(2)停止输出扫描信号SC(2)。接着，在时间点t8，当时钟信号C4从低电位升至高电位时，预充电信号X(4)从第一高电位升至第二高电位，使得第4级移位寄存器210(4)输出扫描信号SC(4)，且预充电信号X(6)据以从低电位升至第一高电位，预充电信号X(2)据以从第一高电位降至低电位。
通过上述说明可推知，预充电信号X(1)-X(N)依序从第一高电位升至第二高电位、维持在第二高电位一段时间、从第二高电位降至第一高电位、维持在第一高电位一段时间以及从第一高电位降至低电位，且第1至N级移位寄存器210(1)-210(N)依序输出扫描信号SC(1)-SC(N)。
由图7可知，在接收的输入信号IN1为其前二级移位寄存器输出的扫描信号的第i级移位寄存器210(i)中，预充电信号X(i)的预充电时间TP2A为四个单位时间H，且在接收的输入信号IN2为其后二级移位寄存器输出的扫描信号的第i级移位寄存器210(i)中，在输出扫描信号后，预充电信号为两阶段降压，且两阶段降压时间长度TD2A为一个单位时间H。图7的时序图对应的栅极驱动电路200的组态亦可对显示面板110进行反向扫描。进行反向扫描时的时序图如图8所示。与图7不同的是，图8时钟信号C1-C6以C6、C5、C4、C3、C2、C1的顺序依序产生周期波形，顺向输入信号FW和反向输入信号BW分别为低电位VGL和高电位VGH，且扫描控制信号STV2在对显示面板110进行扫描操作前从低电位升为高电位。比较图7和图8可知，图8的预充电信号X(N-5)-X(N)的波形产生顺序与图7的的预充电信号X(1)-X(6)的波形产生顺序相反，其中图8的预充电信号X(N)的波形与图7的预充电信号X(1)的波形相同，图8的预充电信号X(N-1)的波形与图7的预充电信号X(2)的波形相同，依此类推。因此，通过上述说明可推知，预充电信号X(1)-X(N)是以反向依序从第一高电位升至第二高电位、维持在第二高电位一段时间、从第二高电位降至第一高电位、维持在第一高电位一段时间以及从第一高电位降至低电位，且第1级至第N级级移位寄存器210(1)-210(N)以反向依序输出扫描信号SC(1)-SC(N)，即先输出扫描信号SC(N)，接着输出扫描信号SC(N-1)，依此类推，最后输出扫描信号SC(1)。
图9为对应实施例2D的栅极驱动电路200在进行顺向扫描时的信号时序图。换言之，图9为栅极驱动电路200在k为1、第1级移位寄存器210(1)的预充电单元接收的输入信号IN1为扫描控制信号STV1、每个第2级至第N级移位寄存器210(2)-210(N)的预充电单元接收的输入信号IN1为其前一级移位寄存器输出的扫描信号(例如第3级移位寄存器210(3)预充电单元接收的输入信号IN1为扫描信号SC(2))、每个第1级至第(N-2)级移位寄存器210(1)-210(N-2)的预充电单元接收的输入信号IN2为其后二级移位寄存器输出的扫描信号(例如第1级移位寄存器210(1)预充电单元接收的输入信号IN2为扫描信号SC(3))以及第(N-1)级和第N级移位寄存器210(N)的预充电单元接收的输入信号IN2为扫描控制信号STV2时的时序图。图9所示的扫描控制信号STV1、顺向输入信号FW、反向输入信号BW和时钟信号C1-C6与图7相同。
请同时参照图4、图8和图9，在实施例2D中，第i级移位寄存器210(i)中接收的输入信号IN1为其前一级移位寄存器210(i-1)输出的扫描信号，而在进行反向扫描时，顺向输入信号FW和反向输入信号BW分别为低电位VL和低电位VH，因此当输入信号IN1为高电位时，晶体管M1导通，使得预充电信号X(i)的电位下拉，并且晶体管M3关闭。在本实施例中，当进行反向扫描时，时钟信号C1-C6的时序如图8所示，因此当实施例2D的栅极驱动电路200在进行反向扫描时，移位寄存器输出的扫描信号会异常。因此，对应图9时序图的栅极驱动电路200的组态仅可进行顺向扫描而无法变更为反向扫描。
综上所述，在实施例2A-2F中，预充电信号可进行两阶段降压。在仅能进行单向扫描的实施例2D与2F中，预充电信号的两阶段降压时间长度关系为TD2F>TD2D，其中TD2D、TD2F分别代表实施例2D、2F的两阶段降压时间长度。而在可进行双向扫描的实施例2A-2C、2E中，在进行顺向扫描时，预充电信号的两阶段降压时间长度关系为TD2B＝TD2E>TD2A＝TD2C，其中TD2A、TD2B、TD2C、TD2E分别代表实施例2A、2B、2C、2E在进行顺向扫描时的两阶段降压时间长度；而在进行反向扫描时，预充电信号的两阶段降压时间长度关系为TD’2B＝TD’2C>TD’2A＝TD’2E，其中TD’2A、TD’2B、TD’2C、TD’2E分别代表实施例2A、2B、2C、2E在进行反向扫描时的两阶段降压时间长度。此外，在实施例2A-2F中，在进行顺向扫描时，预充电信号的预充电时间长度关系为TP2B＝TP2C>TP2A＝TP2E>TP2D＝TP2F，其中TP2A-TP2F分别代表实施例2A-2F在进行顺向扫描时的预充电时间长度；而在进行反向扫描时，预充电信号的预充电时间长度关系为实施例TP’2B＝TP’2E>TP’2A＝TP’2C，其中TP’2A、TP’2B、TP’2C、TP’2E分别代表实施例2A、2B、2C、2E在进行反向扫描时的预充电时间长度。
实施例3(k＝2)
在k为2时，时钟信号C1-C6的致能电位维持时间长度和禁能电位维持时间长度分别为周期时间长度的4/12与8/12，即时钟信号C1-C6的占空比为1/3，且相邻时钟信号的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的2/12(例如时钟信号C1、C2的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的2/12，时钟信号C2、C3的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的2/12…等)。在k为2时，第i预充电单元接收的输入信号IN1可以是扫描信号SC(i-3)-SC(i-1)中的任一个，且第i预充电单元接收的输入信号IN2可以是扫描信号SC(i+2)或SC(i+3)。
在k＝2时，栅极驱动电路200具有实施例3A-3F的六种不同实施例，且在实施例3A-3F中的栅极驱动电路200的架构分别与在实施例2A-2F中的栅极驱动电路200的架构相同，故实施例3A-3F的说明请参照前述实施例2A-2F的说明，于此不再赘述。
综上所述，当时钟信号C1-C6的致能电位维持时间长度和禁能电位维持时间长度分别为周期时间长度的4/12与8/12时，第1级至第N级移位寄存器中的第i级移位寄存器中的预充电单元(亦称第i预充电单元)接收的输入信号IN1、IN2可以分别是扫描信号SC(i-3)-SC(i-1)中的任一个以及扫描信号SC(i+2)与SC(i+3)中的任一个，其中i为大于或等于4且小于或等于(N-3)的正整数。
图10为对应实施例3E的栅极驱动电路200在进行顺向扫描时的信号时序图。换言之，图10为栅极驱动电路200在k为2、第1级和第2级移位寄存器210(1)、210(2)的预充电单元接收的输入信号IN1为扫描控制信号STV1、每个第3级至第N级移位寄存器210(3)-210(N)的预充电单元接收的输入信号IN1为其前二级移位寄存器输出的扫描信号(例如第3级移位寄存器210(3)预充电单元接收的输入信号IN1为扫描信号SC(1))、每个第1级至第(N-3)级移位寄存器210(1)-210(N-3)的预充电单元接收的输入信号IN2为其后三级移位寄存器输出的扫描信号(例如第1级移位寄存器210(1)预充电单元接收的输入信号IN2为扫描信号SC(4))以及第(N-2)级至第N级移位寄存器210(N-2)-210(N)的预充电单元接收的输入信号IN2为扫描控制信号STV2时的时序图。如图10所示，时钟信号C1-C6的周期时间长度T为12个单位时间H(T＝12H)，其中时钟信号C1-C6的致能电位维持时间长度TH和禁能电位维持时间长度TL分别为周期时间长度T的4/12与8/12，且时钟信号C1-C6以C1、C2、C3、C4、C5、C6的顺序依序产生周期波形。此外，顺向输入信号FW和反向输入信号BW分别为高电位VH和低电位VL。
在时间点t0，当扫描控制信号STV1在从低电位升至高电位时，预充电信号X(1)、X(2)均从低电位升至第一高电位。接着，经过两个单位时间H后，在时间点t2，时钟信号C1从低电位升至高电位。此时，预充电信号X(1)再从第一高电位升至第二高电位，使得第1级移位寄存器210(1)输出扫描信号SC(1)，且第3级移位寄存器210(3)据以从低电位升至第一高电位。再经过两个单位时间H后，在时间点t4，时钟信号C2从低电位升至高电位。此时，预充电信号X(2)从第一高电位升至第二高电位，使得第2级移位寄存器210(2)输出扫描信号SC(2)，且预充电信号X(4)据以从低电位升至第一高电位。接着，再经过两个单位时间H后，在时间点t6，时钟信号C1从高电位降至低电位，而时钟信号C3从低电位升至高电位。此时，预充电信号X(1)从第二高电位降至第一高电位，使得第1级移位寄存器210(1)停止输出扫描信号SC(1)，而预充电信号X(3)从第一高电位升至第二高电位，使得第3级移位寄存器210(3)输出扫描信号SC(3)，且预充电信号X(5)据以从低电位升至第一高电位。
在时间点t8，当时钟信号C2从高电位降至低电位且时钟信号C4从低电位升至高电位时，预充电信号X(2)从第二高电位降至第一高电位，使得第2级移位寄存器210(2)停止输出扫描信号SC(2)，而预充电信号X(4)从第一高电位升至第二高电位，使得第4级移位寄存器210(4)输出扫描信号SC(4)，且预充电信号X(6)据以从低电位升至第一高电位，预充电信号X(1)据以从第一高电位降至低电位。
在时间点t10，当时钟信号C3从高电位降至低电位且时钟信号C5从低电位升至高电位时，预充电信号X(3)从第二高电位降至第一高电位，使得第3级移位寄存器210(3)停止输出扫描信号SC(3)，而预充电信号X(5)从第一高电位升至第二高电位，使得第5级移位寄存器210(5)输出扫描信号SC(5)，且预充电信号X(7)(图10未绘示)据以从低电位升至第一高电位，预充电信号X(2)据以从第一高电位降至低电位。
通过上述说明可推知，预充电信号X(1)-X(N)依序从第一高电位升至第二高电位、维持在第二高电位一段时间、从第二高电位降至第一高电位、维持在第一高电位一段时间以及从第一高电位降至低电位，且第1至N级移位寄存器210(1)-210(N)依序输出扫描信号SC(1)-SC(N)。
图10的时序图对应的栅极驱动电路200的组态亦可对显示面板110进行反向扫描。进行反向扫描时的时序图如图11所示。与图10不同的是，图11时钟信号C1-C6以C6、C5、C4、C3、C2、C1的顺序依序产生周期波形，顺向输入信号FW和反向输入信号BW分别为低电位VL和高电位VH，且扫描控制信号STV2在对显示面板110进行扫描操作前从低电位升为高电位。
在时间点t0’，当扫描控制信号STV2在从低电位升至高电位时，预充电信号X(N-2)-X(N)均从低电位升至第一高电位。接着，经过两个单位时间H后，在时间点t2’，时钟信号C6从低电位升至高电位。此时，预充电信号X(N)从第一高电位升至第二高电位，使得第N级移位寄存器210(N)输出扫描信号SC(N)，且预充电信号X(N-3)从低电位升至第一高电位。再经过两个单位时间H后，在时间点t4’，时钟信号C5从低电位升至高电位。此时，预充电信号X(N-1)从第一高电位升至第二高电位，使得第(N-1)级移位寄存器210(N-1)输出扫描信号SC(N-1)，且预充电信号X(N-4)从低电位升至第一高电位。接着，再经过两个单位时间H后，在时间点t6’，时钟信号C6从高电位降至低电位，而时钟信号C4从低电位升至高电位。此时，预充电信号X(N)从第二高电位降至低电位，使得第N级移位寄存器210(N)停止输出扫描信号SC(N)，而预充电信号X(N-2)从第一高电位升至第二高电位，使得第(N-2)级移位寄存器210(N-2)输出扫描信号SC(N-2)，且预充电信号X(N-5)据以从低电位升至第一高电位。
在时间点t8’，当时钟信号C5从高电位降至低电位且时钟信号C3从低电位升至高电位时，预充电信号X(N-1)从第二高电位降至低电位，使得第(N-1)级移位寄存器210(N-1)停止输出扫描信号SC(N-1)，而预充电信号X(N-3)从第一高电位升至第二高电位，使得第(N-3)级移位寄存器210(N-3)输出扫描信号SC(N-3)，且预充电信号X(N-6)(图11未绘示)据以从低电位升至第一高电位。
在时间点t10’，当时钟信号C4从高电位降至低电位且时钟信号C2从低电位升至高电位时，预充电信号X(N-2)从第二高电位降至低电位，使得第(N-2)级移位寄存器210(N-2)停止输出扫描信号SC(N-2)，而预充电信号X(N-4)从第一高电位升至第二高电位，使得第(N-4)级移位寄存器210(N-4)输出扫描信号SC(N-4)，且预充电信号X(N-7)(图11未绘示)据以从低电位升至第一高电位。
通过上述说明可推知，预充电信号X(1)-X(N)以反向依序从第一高电位升至第二高电位、维持在第二高电位一段时间以及从第二高电位降至低电位，且第1至N级移位寄存器210(1)-210(N)以反向依序输出扫描信号SC(1)-SC(N)，即先输出扫描信号SC(N)，接着输出扫描信号SC(N-1)，依此类推，最后输出扫描信号SC(1)。
图12为对应实施例3F的栅极驱动电路200在在进行顺向扫描时的信号时序图。换言之，
图12为栅极驱动电路200在k为2、第1级至第3级移位寄存器210(1)-210(3)的预充电单元接收的输入信号IN1为扫描控制信号STV1、每个第4级至第N级移位寄存器210(4)-210(N)的预充电单元接收的输入信号IN1为其前一级移位寄存器输出的扫描信号(例如第3级移位寄存器210(3)预充电单元接收的输入信号IN1为扫描信号SC(2))、每个第1级至第(N-1)级移位寄存器210(1)-210(N-1)的预充电单元接收的输入信号IN2为其后三级移位寄存器输出的扫描信号(例如第1级移位寄存器210(1)预充电单元接收的输入信号IN2为扫描信号SC(4))以及第N级移位寄存器210(N)的预充电单元接收的输入信号IN2为扫描控制信号STV2时的时序图。图12所示的扫描控制信号STV1、顺向输入信号FW、反向输入信号BW和时钟信号C1-C6与图10相同。此外，对应图12时序图的栅极驱动电路200的组态仅可进行顺向扫描而无法变更为反向扫描。
综上所述，在实施例3中，在进行顺向扫描时，实施例3B、3E、3F的预充电信号可进行两阶段降压，且预充电信号的两阶段降压时间长度关系为TD3B＝TD3E＝TD3F，其中TD3B、TD3E、TD3F分别代表实施例3B、3E、3F在进行顺向扫描时的两阶段降压时间长度；而在进行反向扫描时，实施例3B、3C的预充电信号可进行两阶段降压，且预充电信号的两阶段降压时间长度关系为实施例TD’3B＝TD’3C，其中TD’3B、TD’3C代表实施例3B、3C在进行反向扫描时的两阶段降压时间长度。此外，在实施例3A-3F中，在进行顺向扫描时，预充电信号的预充电时间长度关系为实施例TP3B＝TP3C>TP3A＝TP3E>TP3D＝TP3F，其中TP3A-TP3F分别代表实施例3A-3F在进行顺向扫描时的预充电时间长度；而在进行反向扫描时，预充电信号的预充电时间长度关系为实施例TP’3B＝TP’3E>TP’3A＝TP’3C，其中TP’3A、TP’3B、TP’3C、TP’3E分别代表实施例3A、3B、3C、3E在进行反向扫描时的预充电时间长度。
实施例4(k＝3)
在k为3时，时钟信号C1-C6的致能电位维持时间长度和禁能电位维持时间长度分别为周期时间长度的5/12与7/12，即时钟信号C1-C6的占空比为5/12，且相邻时钟信号的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的3/12(例如时钟信号C1、C2的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的3/12，时钟信号C2、C3的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的3/12…等)。在k为3时，第i预充电单元接收的输入信号IN1可以是扫描信号SC(i-3)-SC(i-1)中的任一个，且第i预充电单元接收的输入信号IN2为扫描信号SC(i+3)。以下以实施例4A-4C来分别说明，在k为3的条件下，各级移位寄存器的预充电单元接收的输入信号IN1、IN2分别为何，以及栅极驱动电路200是否具备双向扫描功能的三个不同实施例。
实施例4A：若是i为4至(N-3)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-3)、SC(i+3)，则第1至第3预充电单元接收的输入信号IN1均为扫描控制信号STV1，第1至第3预充电单元接收的输入信号IN2分别为扫描信号SC(4)-SC(6)，第(N-2)至第N预充电单元接收的输入信号IN1分别为扫描信号SC(N-5)-SC(N-3)，第(N-2)至第N预充电单元接收的输入信号IN2均为扫描控制信号STV2，且栅极驱动电路200具备双向扫描功能。
实施例4B：若是i为3至(N-3)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-2)、SC(i+3)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(4)，第2预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(5)，第(N-2)至第N预充电单元接收的输入信号IN1分别为扫描信号SC(N-4)-SC(N-2)，第(N-2)至第N预充电单元接收的输入信号IN2均为扫描控制信号STV2，且栅极驱动电路200仅具备顺向扫描的单向扫描功能。
实施例4C：若是i为2至(N-3)中的任一正整数且第i预充电单元接收的输入信号IN1、IN2分别为扫描信号SC(i-1)、SC(i+3)，则第1预充电单元接收的输入信号IN1、IN2分别为扫描控制信号STV1和扫描信号SC(1)，第(N-2)至第N预充电单元接收的输入信号IN1分别为扫描信号SC(N-3)-SC(N-1)，第(N-2)至第N预充电单元接收的输入信号IN2均为扫描控制信号STV2，且栅极驱动电路200仅具备顺向扫描的单向扫描功能。
综上所述，当时钟信号C1-C6的致能电位维持时间长度和禁能电位维持时间长度分别为周期时间长度的5/12与7/12时，第1级至第N级移位寄存器中的第i级移位寄存器中的预充电单元(亦称第i预充电单元)接收的输入信号IN1、IN2可以分别是扫描信号SC(i-3)-SC(i-1)中的任一个以及扫描信号SC(i+3)，其中i为大于或等于4且小于或等于(N-3)的正整数。
图13为对应实施例4A的栅极驱动电路200在进行顺向扫描时的信号时序图。换言之，图13为栅极驱动电路200在k为3、第1级和第2级移位寄存器210(1)、210(2)的预充电单元接收的输入信号IN1为扫描控制信号STV1、每个第4级至第N级移位寄存器210(4)-210(N)的预充电单元接收的输入信号IN1为其前三级移位寄存器输出的扫描信号(例如第4级移位寄存器210(4)预充电单元接收的输入信号IN1为扫描信号SC(1))、每个第1级至第(N-3)级移位寄存器210(1)-210(N-3)的预充电单元接收的输入信号IN2为其后三级移位寄存器输出的扫描信号(例如第1级移位寄存器210(1)预充电单元接收的输入信号IN2为扫描信号SC(4))以及第(N-2)级至第N级移位寄存器210(N-2)-210(N)的预充电单元接收的输入信号IN2为扫描控制信号STV2时的时序图。如图13所示，时钟信号C1-C6的周期时间长度T为12个单位时间H(T＝12H)，其中时钟信号C1-C6的致能电位维持时间长度TH和禁能电位维持时间长度TL分别为周期时间长度T的5/12与7/12，且时钟信号C1-C6以C1、C2、C3、C4、C5、C6的顺序依序产生周期波形。此外，顺向输入信号FW和反向输入信号BW分别为高电位VH和低电位VL。
在时间点t0，当扫描控制信号STV1在从低电位升至高电位时，预充电信号X(1)-X(3)均从低电位升至第一高电位。接着，经过两个单位时间H后，在时间点t2，时钟信号C1从低电位升至高电位。此时，预充电信号X(1)再从第一高电位升至第二高电位，使得第1级移位寄存器210(1)输出扫描信号SC(1)，且预充电信号X(4)从低电位升至第一高电位。再经过两个单位时间H后，在时间点t4，时钟信号C2从低电位升至高电位。此时，预充电信号X(2)从第一高电位升至第二高电位，使得第2级移位寄存器210(2)输出扫描信号SC(2)，且预充电信号X(5)据以从低电位升至第一高电位。之后，再经过两个单位时间H后，在时间点t6，时钟信号C3从低电位升至高电位。此时，预充电信号X(3)从第一高电位升至第二高电位，使得第3级移位寄存器210(3)输出扫描信号SC(3)，且预充电信号X(6)据以从低电位升至第一高电位。接着，再经过一个单位时间H后，在时间点t7，时钟信号C1从高电位降至低电位。此时，预充电信号X(1)从第二高电位降至第一高电位，使得第1级移位寄存器210(1)停止输出扫描信号SC(1)。
接着，在时间点t8，当时钟信号C4从低电位升至高电位时，预充电信号X(4)从第一高电位升至第二高电位，使得第4级移位寄存器210(4)输出扫描信号SC(4)，且预充电信号X(7)(图13未绘示)据以从低电位升至第一高电位，预充电信号X(1)据以从第一高电位降至低电位。之后，在时间点t9，当时钟信号C2从高电位降至低电位时，预充电信号X(2)从第二高电位降至第一高电位，使得第2级移位寄存器210(2)停止输出扫描信号SC(2)。接着，在时间点t10，当时钟信号C5从低电位升至高电位时，预充电信号X(5)从第一高电位升至第二高电位，使得第5级移位寄存器210(5)输出扫描信号SC(5)，且预充电信号X(8)(图13未绘示)据以从低电位升至第一高电位，预充电信号X(2)据以从第一高电位降至低电位。
之后，在时间点t11，当时钟信号C3从高电位降至低电位时，预充电信号X(3)从第二高电位降至第一高电位，使得第3级移位寄存器210(3)停止输出扫描信号SC(5)。接着，在时间点t12，当时钟信号C6从低电位升至高电位时，预充电信号X(6)从第一高电位升至第二高电位，使得第6级移位寄存器210(6)输出扫描信号SC(6)，且预充电信号X(9)(图13未绘示)据以从低电位升至第一高电位，预充电信号X(3)据以从第一高电位降至低电位。
通过上述说明可推知，预充电信号X(1)-X(N)依序从第一高电位升至第二高电位、维持在第二高电位一段时间、从第二高电位降至第一高电位、维持在第一高电位一段时间以及从第一高电位降至低电位，且第1至N级移位寄存器210(1)-210(N)依序输出扫描信号SC(1)-SC(N)。
图13的时序图对应的栅极驱动电路200的组态亦可对显示面板110进行反向扫描。进行反向扫描时的时序图如图14所示。与图13不同的是，图14时钟信号C1-C6以C6、C5、C4、C3、C2、C1的顺序依序产生周期波形，顺向输入信号FW和反向输入信号BW分别为低电位VL和高电位VH，且扫描控制信号STV2在对显示面板110进行扫描操作前从低电位升为高电位。比较图13和图14可知，图14的预充电信号X(N-5)-X(N)的波形产生顺序与图13的预充电信号X(1)-X(6)的波形产生顺序相反，其中图14的预充电信号X(N)的波形与图13的预充电信号X(1)的波形相同，图14的预充电信号X(N-1)的波形与图13的预充电信号X(2)的波形相同，依此类推。因此，通过上述说明可推知，预充电信号X(1)-X(N)是以反向依序从第一高电位升至第二高电位、从第二高电位降至第一高电位以及从第一高电位降至低电位，且第1级至第N级级移位寄存器210(1)-210(N)以反向依序输出扫描信号SC(1)-SC(N)，即先输出扫描信号SC(N)，接着输出扫描信号SC(N-1)，依此类推，最后输出扫描信号SC(1)。
图15为对应实施例4B的栅极驱动电路200在进行顺向扫描时的信号时序图。换言之，图15为栅极驱动电路200在k为3、第1级和第2级移位寄存器210(1)、210(2)的预充电单元接收的输入信号IN1为扫描控制信号STV1、每个第3级至第N级移位寄存器210(3)-210(N)的预充电单元接收的输入信号IN1为其前二级移位寄存器输出的扫描信号(例如第3级移位寄存器210(3)预充电单元接收的输入信号IN1为扫描信号SC(1))、每个第1级至第(N-3)级移位寄存器210(1)-210(N-1)的预充电单元接收的输入信号IN2为其后三级移位寄存器输出的扫描信号(例如第1级移位寄存器210(1)预充电单元接收的输入信号IN4为扫描信号SC(4))以及第(N-2)级至第N级移位寄存器210(N-2)-210(N)的预充电单元接收的输入信号IN2为扫描控制信号STV2时的时序图。图15所示的扫描控制信号STV1、顺向输入信号FW、反向输入信号BW和时钟信号C1-C6与图13相同。此外，对应图15时序图的栅极驱动电路200的组态仅可进行顺向扫描而无法变更为反向扫描。
综上所述，在实施例4中，在进行顺向扫描时，对应实施例4A-4C的预充电信号可进行两阶段降压，且预充电信号的两阶段降压时间长度关系为TD4A＝TD4B＝TD4C，其中TD4A、TD4B、TD4C分别代表实施例4A、4B、4C在进行顺向扫描时的两阶段降压时间长度；而在进行反向扫描时，实施例4A的预充电信号可进行两阶段降压。此外，在实施例4A-4C中，在进行顺向扫描时，预充电信号的预充电时间长度关系为TP4A>TP4B>TP4C，其中TP4A-TP4C分别代表实施例4A-4C在进行顺向扫描时的预充电时间长度。
实施例5(k＝4)
在k为4时，时钟信号C1-C6的致能电位维持时间长度和禁能电位维持时间长度分别为周期时间长度的6/12与6/12，即时钟信号C1-C6的占空比为1/2，且相邻时钟信号的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的4/12(例如时钟信号C1、C2的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的4/12，时钟信号C2、C3的致能电位维持时间的重叠长度为时钟信号C1-C6的周期时间长度的4/12…等)。在k为4时，第i预充电单元接收的输入信号IN1可以是扫描信号SC(i-3)-SC(i-1)中的任一个，且第i预充电单元接收的输入信号IN2为扫描信号SC(i+3)。
在k＝4时，栅极驱动电路200具有实施例5A-5C的三种不同实施例，且在实施例5A-5C中的栅极驱动电路200的架构分别与在实施例4A-4C中的栅极驱动电路200的架构相同，故实施例5A-5C的说明请参照前述实施例4A-4C的说明，于此不再赘述。
综上所述，当时钟信号C1-C6的致能电位维持时间长度和禁能电位维持时间长度分别为周期时间长度的6/12与6/12，第1级至第N级移位寄存器中的第i级移位寄存器中的预充电单元(亦称第i预充电单元)接收的输入信号IN1、IN2可以分别是扫描信号SC(i-3)-SC(i-1)中的任一个以及扫描信号SC(i+3)，其中i为大于或等于4且小于或等于(N-3)的正整数。
图16为对应实施例5A的栅极驱动电路200在进行顺向扫描时的信号时序图。换言之，图16为栅极驱动电路200在k为4、第1级至第3级移位寄存器210(1)-210(3)的预充电单元接收的输入信号IN1为扫描控制信号STV1、每个第4级至第N级移位寄存器210(4)-210(N)的预充电单元接收的输入信号IN1为其前三级移位寄存器输出的扫描信号(例如第4级移位寄存器210(4)预充电单元接收的输入信号IN1为扫描信号SC(1))、每个第1级至第(N-3)级移位寄存器210(1)-210(N-3)的预充电单元接收的输入信号IN2为其后三级移位寄存器输出的扫描信号(例如第1级移位寄存器210(1)预充电单元接收的输入信号IN2为扫描信号SC(4))以及第(N-2)级至第N级移位寄存器210(N-2)-210(N)的预充电单元接收的输入信号IN2为扫描控制信号STV2时的时序图。如图16所示，时钟信号C1-C6的周期时间长度T为12个单位时间H(T＝12H)，其中时钟信号C1-C6的致能电位维持时间长度TH和禁能电位维持时间长度TL均为周期时间长度T的6/12，且时钟信号C1-C6以C1、C2、C3、C4、C5、C6的顺序依序产生周期波形。此外，顺向输入信号FW和反向输入信号BW分别为高电位VH和低电位VL。
在时间点t0，当扫描控制信号STV1在从低电位升至高电位时，预充电信号X(1)-X(3)均从低电位升至第一高电位。接着，经过两个单位时间H后，在时间点t2，时钟信号C1从低电位升至高电位。此时，预充电信号X(1)再从第一高电位升至第二高电位，使得第1级移位寄存器210(1)输出扫描信号SC(1)，且第4级移位寄存器210(4)据以从低电位升至第一高电位。再经过两个单位时间H后，在时间点t4，时钟信号C2从低电位升至高电位。此时，预充电信号X(2)从第一高电位升至第二高电位，使得第2级移位寄存器210(2)输出扫描信号SC(2)，且预充电信号X(5)据以从低电位升至第一高电位。之后，再经过两个单位时间H后，在时间点t6，时钟信号C3从低电位升至高电位。此时，预充电信号X(3)从第一高电位升至第二高电位，使得第3级移位寄存器210(3)输出扫描信号SC(3)，且预充电信号X(6)据以从低电位升至第一高电位。接着，再经过两个单位时间H后，在时间点t8，时钟信号C1从高电位降至低电位，而时钟信号C4从低电位升至高电位。此时，预充电信号X(1)从第二高电位降至低电位，使得第1级移位寄存器210(1)停止输出扫描信号SC(1)，而预充电信号X(4)从第一高电位升至第二高电位，使得第4级移位寄存器210(4)输出扫描信号SC(4)，且预充电信号X(7)(图16未绘示)据以从低电位升至第一高电位。
在时间点t10，当时钟信号C2从高电位降至低电位且时钟信号C5从低电位升至高电位时，预充电信号X(2)从第二高电位降至低电位，使得第2级移位寄存器210(2)停止输出扫描信号SC(2)，而预充电信号X(5)从第一高电位升至第二高电位，使得第5级移位寄存器210(5)输出扫描信号SC(5)，且预充电信号X(8)(图16未绘示)据以从低电位升至第一高电位。
在时间点t12，当时钟信号C3从高电位降至低电位且时钟信号C6从低电位升至高电位时，预充电信号X(3)从第二高电位降至低电位，使得第3级移位寄存器210(3)停止输出扫描信号SC(3)，而预充电信号X(6)从第一高电位升至第二高电位，使得第6级移位寄存器210(6)输出扫描信号SC(6)，且预充电信号X(9)(图16未绘示)据以从低电位升至第一高电位。
通过上述说明可推知，预充电信号X(1)-X(N)依序从第一高电位升至第二高电位、维持在第二高电位一段时间以及从第二高电位降至低电位，且第1至N级移位寄存器210(1)-210(N)依序输出扫描信号SC(1)-SC(N)。
图16的时序图对应的栅极驱动电路200的组态亦可对显示面板110进行反向扫描。进行反向扫描时的时序图如图17所示。与图16不同的是，图17时钟信号C1-C6以C6、C5、C4、C3、C2、C1的顺序依序产生周期波形，顺向输入信号FW和反向输入信号BW分别为低电位VL和高电位VH，且扫描控制信号STV2在对显示面板110进行扫描操作前从低电位升为高电位。比较图16和图17可知，图17的预充电信号X(N-5)-X(N)的波形产生顺序与图13的预充电信号X(1)-X(6)的波形产生顺序相反，其中图17的预充电信号X(N)的波形与图16的预充电信号X(1)的波形相同，图17的预充电信号X(N-1)的波形与图16的预充电信号X(2)的波形相同，依此类推。因此，通过上述说明可推知，预充电信号X(1)-X(N)是以反向依序从第一高电位升至第二高电位、从第二高电位降至第一高电位以及从第一高电位降至低电位，且第1级至第N级级移位寄存器210(1)-210(N)以反向依序输出扫描信号SC(1)-SC(N)，即先输出扫描信号SC(N)，接着输出扫描信号SC(N-1)，依此类推，最后输出扫描信号SC(1)。
图18为对应实施例5B的栅极驱动电路200在进行顺向扫描时的信号时序图。换言之，图18为栅极驱动电路200在k为4、第1级和第2级移位寄存器210(1)、210(2)的预充电单元接收的输入信号IN1为扫描控制信号STV1、每个第3级至第N级移位寄存器210(3)-210(N)的预充电单元接收的输入信号IN1为其前二级移位寄存器输出的扫描信号(例如第3级移位寄存器210(3)预充电单元接收的输入信号IN1为扫描信号SC(1))、每个第1级至第(N-3)级移位寄存器210(1)-210(N-1)的预充电单元接收的输入信号IN2为其后三级移位寄存器输出的扫描信号(例如第1级移位寄存器210(1)预充电单元接收的输入信号IN4为扫描信号SC(4))以及第(N-2)级至第N级移位寄存器210(N-2)-210(N)的预充电单元接收的输入信号IN2为扫描控制信号STV2时的时序图。图18所示的扫描控制信号STV1、顺向输入信号FW、反向输入信号BW和时钟信号C1-C6与图16相同。此外，对应图18时序图的栅极驱动电路200的组态仅可进行顺向扫描而无法变更为反向扫描。
综上所述，在实施例5中，在进行顺向扫描时，实施例5A-5C的预充电信号无法进行两阶段降压；而在进行反向扫描时，实施例5A的预充电信号亦无法进行两阶段降压。此外，在实施例5A-5C中，在进行顺向扫描时，预充电信号的预充电时间长度关系为TP5A>TP5B>TP5C，其中TP5A-TP5C分别代表实施例5A-5C在进行顺向扫描时的预充电时间长度。
值得注意的是，在图5至图18的实施例中，时钟信号C1-C6的致能电位和禁能电位分别为高电位与低电位，且扫描控制信号STV1、顺向输入信号FW和反向输入信号BW、预充电信号X(i)和扫描信号SC(i)的波形如图5至图18所示，但不以此为限。在其它实施例中，时钟信号C1-C6的致能电位和禁能电位可分别为低电位与高电位，且扫描控制信号STV1、顺向输入信号FW、反向输入信号BW、预充电信号X(i)和扫描信号SC(i)的波形为图5至图18中的波形的反相。举例来说，在时钟信号C1-C6的致能电位和禁能电位分别为高电位与低电位的实施例中，移位寄存器中的晶体管可包括N型晶体管，而在时钟信号C1-C6的致能电位和禁能电位分别为低电位与高电位的实施例中，移位寄存器中的晶体管可包括P型晶体管，但不以此为限。
此外，图5至图18中顺向扫描的图式中虽未绘示扫描控制信号STV2的波形，但在同一图框期间中，扫描控制信号STV2的上升缘可相同或晚于第N级移位寄存器210(N)接收的对应时钟信号CN的下降缘。类似地，在图5至图18中反向扫描的图式中虽未绘示扫描控制信号STV1的波形，但在同一图框期间中，扫描控制信号STV1的上升缘可相同或晚于第1级移位寄存器210(1)接收的对应时钟信号CN的下降缘。在一些实施例中，可调整扫描控制信号STV1、STV2的高电位时间长度或是扫描控制信号STV1、STV2的上升缘与下降缘的时间点，以增加顺向扫描时第1级移位寄存器210(1)的预充电时间长度与第N级移位寄存器210(N)的两阶段降压时间长度，或是增加反向扫描时的第N级移位寄存器210(N)的预充电时间长度与第1级移位寄存器210(1)的两阶段降压时间长度，但不以此为限。
上述实施例也可使用在以左右两侧进行扫描驱动的显示装置上。请参照图19，其绘示显示装置400的示意图。显示装置400包括显示面板410、源极驱动器420和栅极驱动器430A、430B。显示面板410具有显示区域410A和非显示区域410B，其中显示区域410A具有形成在基板412上的多个数据线DL、多个栅极线GL和多个排列成阵列的像素PX，这些像素PX共同受到源极驱动信号和栅极驱动信号的驱动而显示图像，而非显示区域410B具有多个布线，其分别耦接源极驱动器420和栅极驱动器430A、430B且分别耦接显示区域410A中的多个数据线DL和栅极线GL，以分别将源极驱动信号和栅极驱动信号送至对应像素PX的薄膜晶体管TFT，使得像素PX受到薄膜晶体管TFT的开关控制而在特定时间显示对应的灰阶。显示装置400与图1的显示装置100类似，两者的差别在于显示装置400具有两个栅极驱动器430A、430B。如图19所示，栅极驱动器430A、430B分别设置于显示面板410的左右两侧，且共同用以将栅极驱动信号传输至显示面板410。在其他实施例中，栅极驱动器430A、430B的设置位置可依据不同的设计需求而对应调整。显示面板410和源极驱动器420分别与图1的显示面板110和源极驱动器120大致相同，故不再重复说明。
同样地，图19的源极驱动器420和/或栅极驱动器430A、430B亦可整合于显示面板410中。如图20所示，本发明的显示装置400可以是系统整合式玻璃面板，其中栅极驱动器430A、430B是制作在显示面板410的非显示区域410B中。换言之，栅极驱动电路430A、430B为阵列基板驱动电路(gate driver on array；GOA)结构。如此一来，便可使用相同工艺来同时制作栅极驱动器430A、430B中的电子元件和显示区域410A中的电子元件。举例来说，栅极驱动器430A、430B中栅极驱动电路的薄膜晶体管可与显示面板410中位于显示区域410A内的薄膜晶体管TFT使用相同工艺来同时制作。在其他实施例中，源极驱动器420亦可制作在显示面板410的非显示区域410B中，且可使用相同工艺来同时制作显示面板410、源极驱动器420和栅极驱动器430A、430B中的电子元件和布线。在一实施例中，显示面板410包含N条栅极线GL，且每个条栅极线GL的相对两端分别耦接栅极驱动器430A、430B。栅极驱动器430A、430B的栅极驱动电路相同，且输出第一级至第N级扫描信号SC(1)-SC(N)至显示面板410的第1至第N栅极线GL(1)-GL(N)。换言之，栅极驱动器430A输出第一级至第N级扫描信号SC(1)-SC(N)至显示面板410的第1至第N栅极线GL(1)-GL(N)的一端，而栅极驱动器430B输出第一级至第N级扫描信号SC(1)-SC(N)至显示面板410的第1至第N栅极线GL(1)-GL(N)的另一端，也就是双端驱动，以提升驱动能力。但本发明不以此为限。在其他实施例中，栅极驱动器430A、430B的栅极驱动电路不同，栅极驱动器430A、430B中的一个耦接显示面板的奇数条栅极线，且栅极驱动器430A、430B中的另一个耦接显示面板410的偶数条栅极线。以下将详细说明此实施例。
图21A和图21B分别为依据本发明实施例的栅极驱动电路500A、500B的结构示意图。栅极驱动电路500A、500B适用于图19、图20的显示装置400或是其他类似的显示装置。以下以设置于使用于图20的显示装置400为例说明。栅极驱动电路500A、500B分别为栅极驱动器430A、430B的一部分，且其分别包含第1级至第2M级移位寄存器510(1)-510(2M)中的奇数级移位寄存器510(1)、510(3)、…、510(2M-1)和偶数级移位寄存器510(2)、510(4)、…、510(2M)，其中M为大于或等于6的正整数。移位寄存器510(1)-510(2M)的个数2M可与显示面板510的栅极线的个数相同。移位寄存器510(1)-510(2M)为阵列基板行驱动电路结构，且每个移位寄存器510(1)-510(2M)的等效电路与图4的移位寄存器210(i)的等效电路相同。栅极驱动电路500A接收扫描控制信号STVA1、STVA2、时钟信号CA1-CA6、下拉控制信号GPWA1、GPWA2，而栅极驱动电路500B接收扫描控制信号STVB1、STVB2、时钟信号CB1-CB6、下拉控制信号GPWB1、GPWB2。此外，栅极驱动电路500A还包括时钟信号线LA1-LA6、扫描控制信号线SLA1、SLA2和下拉控制信号线VLA1、VLA2，而栅极驱动电路500B还包括时钟信号线LB1-LB6、扫描控制信号线SLB1、SLB2和下拉控制信号线VLB1、VLB2。
详细而言，在M为6的多倍数下，在栅极驱动电路500A中，时钟信号线LA1提供时钟信号CA1至第1级移位寄存器510(1)、第13级移位寄存器510(13)、…和第(2M-11)级移位寄存器510(2M-11)，时钟信号线LA2提供时钟信号CA2至第3级移位寄存器510(3)、第15级移位寄存器510(15)、…和第(2M-9)级移位寄存器510(2M-9)，时钟信号线LA3提供时钟信号CA3至第5级移位寄存器510(5)、第17级移位寄存器510(17)、…和第(2M-7)级移位寄存器510(2M-7)，时钟信号线LA4提供时钟信号CA4至第7级移位寄存器510(7)、第19级移位寄存器510(19)、…和第(2M-5)级移位寄存器510(2M-5)，时钟信号线LA5提供时钟信号CA5至第9级移位寄存器510(9)、第21级移位寄存器510(21)、…和第(2M-3)级移位寄存器510(2M-3)，且时钟信号线LA6提供时钟信号CA6至第11级移位寄存器510(11)、第23级移位寄存器510(23)、…和第(2M-1)级移位寄存器510(2M-1)；而在栅极驱动电路500B中，时钟信号线LB1提供时钟信号CB1至第2级移位寄存器510(2)、第14级移位寄存器510(14)、…和第(2M-10)级移位寄存器510(2M-10)，时钟信号线LB2提供时钟信号CB2至第4级移位寄存器510(4)、第16级移位寄存器510(16)、…和第(2M-8)级移位寄存器510(2M-8)，时钟信号线LB3提供时钟信号CB3至第6级移位寄存器510(6)、第18级移位寄存器510(18)、…和第(2M-6)级移位寄存器510(2M-6)，时钟信号线LB4提供时钟信号CB4至第8级移位寄存器510(8)、第20级移位寄存器510(20)、…和第(2M-4)级移位寄存器510(2M-4)，时钟信号线LB5提供时钟信号CB5至第10级移位寄存器510(10)、第22级移位寄存器510(22)、…和第(2M-2)级移位寄存器510(2M-2)，且时钟信号线LB6提供时钟信号CB6至第12级移位寄存器510(12)、第24级移位寄存器510(24)、…和第2M级移位寄存器510(2M)。
第1级至第N级移位寄存器510(1)-510(N)分别产生第1级至第N级扫描信号SC(1)-SC(N)。其中，第1级和第2级扫描信号SC(1)、SC(2)分别输入至第3级和第4级移位寄存器510(3)、510(4)，第(N-1)级和第N级扫描信号SC(N-1)、SC(N)分别输入至第(N-3)级和第(N-2)级移位寄存器510(N-3)、510(N-2)，而第3级至第(N-2)级扫描信号SC(3)-SC(N-2)中的每个扫描信号输入至其上下二级的移位寄存器。例如，第3级扫描信号SC(3)输入至第1级和第5级移位寄存器510(1)、510(5)。
若M等于N，则栅极驱动电路500A中各信号(包含扫描控制信号STVA1、STVA2、时钟信号CA1-CA6、下拉控制信号GPWA1、GPWA2和扫描信号SC(1)、SC(3)、…、SC(2M-1))的时序可分别与栅极驱动电路200中各信号(包含扫描控制信号STV1、STV2、时钟信号C1-C6、下拉控制信号GPW1、GPW2和扫描信号SC(1)-SC(N))的时序相同，且栅极驱动电路500B接收的时钟信号CB1-CB6和输出的扫描信号SC(2)、SC(4)、…、SC(2M)的时序可分别是栅极驱动电路200中接收的时钟信号C1-C6和输出的扫描信号SC(1)-SC(N)的延迟，其延迟时间为一个单位时间H，故相关说明请参照栅极驱动电路200的说明，在此不赘述。举例来说，当栅极驱动电路500A中的时钟信号CA1-CA6与扫描信号SC(1)、SC(3)、SC(5)、SC(7)、SC(9)、SC(11)和图5的波形相同时，时钟信号CA1-CA6分别在时间点t2至时间点t4的期间、时间点t4至时间点t6的期间、时间点t6至时间点t8的期间、时间点t8至时间点t10的期间、时间点t10至时间点t12的期间、时间点t12至时间点t14的期间维持在高电位，且扫描信号SC(1)、SC(3)、SC(5)、SC(7)、SC(9)、SC(11)分别在时间点t2至时间点t4的期间、时间点t4至时间点t6的期间、时间点t6至时间点t8的期间、时间点t8至时间点t10的期间、时间点t10至时间点t12的期间、时间点t12至时间点t14的期间维持在高电位。而栅极驱动电路500B中的时钟信号CB1-CB6与扫描信号SC(2)、SC(4)、SC(6)、SC(8)、SC(10)、SC(12)则分别较栅极驱动电路500A中的时钟信号CA1-CA6与扫描信号SC(1)、SC(3)、SC(5)、SC(7)、SC(9)、SC(11)延迟一个单位时间H，也就是时钟信号CB1-CB6分别在时间点t3至时间点t5的期间、时间点t5至时间点t7的期间、时间点t7至时间点t9的期间、时间点t9至时间点t11的期间、时间点t11至时间点t13的期间、时间点t13至时间点t15的期间维持在高电位，且扫描信号SC(2)、SC(4)、SC(6)、SC(8)、SC(10)、SC(12)分别在时间点t3至时间点t5的期间、时间点t5至时间点t7的期间、时间点t7至时间点t9的期间、时间点t9至时间点t11的期间、时间点t11至时间点t13的期间、时间点t13至时间点t15的期间维持在高电位。
综上所述，本发明的栅极驱动电路和显示装置是使用六个时钟信号来依序产生扫描信号，故可增加预充电时间的调整弹性，且可通过调整扫描信号的占空比来决定每个移位寄存器的预充电信号是否进行两阶段降压和调整两阶段降压时间长度。在低温环境下，可通过增加预充电信号的预充电时间和进行两阶段降压，并可延长预充电时间长度和两阶段降压时间长度，以提升显示面板的可靠性。依据一些实施例，本发明的栅极驱动电路和显示装置更具备双向扫描功能，其可对显示面板进行顺向扫描操作或反向扫描操作。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (7)

1.一种栅极驱动电路，其特征在于，包含：
第1级至第N级移位寄存器，分别输出第1级至第N级扫描信号；以及
第1至第6时钟信号线，分别提供第1至第6时钟信号至所述第1级至所述第N级移位寄存器中对应的移位寄存器，每个所述第1至所述第6时钟信号具有相同的周期时间长度，所述第1至所述第6时钟信号中的第(j+1)时钟信号与第j时钟信号相差1/6个时钟周期，其中j为1至5的正整数，且所述第1至所述第6时钟信号的致能电位与禁能电位在对应周期中的时间长度分别为所述周期时间长度的2/12与10/12，或是分别为所述周期时间长度的3/12与9/12；
其中所述第1级至所述第N级移位寄存器中的第i级移位寄存器包含：
第i预充电单元，接收第一输入信号与第二输入信号，所述第i预充电单元耦接至第一节点，且输出预充电信号至所述第一节点；以及
第i上拉单元，耦接至所述第一节点与第二节点，且输出所述多个扫描信号的第i级扫描信号至所述第二节点；
其中i为大于或等于4且小于或等于(N-3)的正整数，且：
所述第i预充电单元接收的所述第一输入信号为第(i-3)级或第(i-2)级移位寄存器输出的扫描信号，且所述第i预充电单元接收的所述第二输入信号为第(i+2)级或第(i+3)级移位寄存器输出的扫描信号；以及
在一图框期间内，所述第i预充电单元输出的所述预充电信号依序由第一电位切换至第二电位、在第一期间内维持在所述第二电位、以及由所述第二电位切换至第三电位，且在所述第i预充电单元输出的所述预充电信号由所述第二电位切换至所述第三电位后，依序在第二期间维持在所述第三电位、由所述第三电位切换至所述第二电位、在第三期间维持在所述第二电位、以及由所述第二电位切换至所述第一电位。
2.一种栅极驱动电路，其特征在于，包含：
第1级至第N级移位寄存器，分别输出第1级至第N级扫描信号；以及
第1至第6时钟信号线，分别提供第1至第6时钟信号至所述第1级至所述第N级移位寄存器中对应的移位寄存器，每个所述第1至所述第6时钟信号具有相同的周期时间长度，所述第1至所述第6时钟信号中的第(j+1)时钟信号与第j时钟信号相差1/6个时钟周期，其中j为1至5的正整数，且所述第1至所述第6时钟信号的致能电位与禁能电位在对应周期中的时间长度分别为所述周期时间长度的4/12与8/12，或是分别为所述周期时间长度的5/12与7/12；
其中所述第1级至所述第N级移位寄存器中的第i级移位寄存器包含：
第i预充电单元，接收第一输入信号与第二输入信号，所述第i预充电单元耦接至第一节点，且输出预充电信号至所述第一节点；以及
第i上拉单元，耦接至所述第一节点与第二节点，且输出所述多个扫描信号的第i级扫描信号至所述第二节点；
其中i为大于或等于4且小于或等于(N-3)的正整数，且：
所述第i预充电单元接收的所述第一输入信号为第(i-3)级移位寄存器输出的扫描信号，且所述第i预充电单元接收的所述第二输入信号为第(i+3)级移位寄存器输出的扫描信号；以及
在一图框期间内，所述第i预充电单元输出的所述预充电信号依序由第一电位切换至第二电位、在第一期间内维持在所述第二电位、以及由所述第二电位切换至第三电位，且在所述第i预充电单元输出的所述预充电信号由所述第二电位切换至所述第三电位后，依序在第二期间维持在所述第三电位、由所述第三电位切换至所述第二电位、在第三期间维持在所述第二电位、以及由所述第二电位切换至所述第一电位。
3.如权利要求1或2所述的栅极驱动电路，其特征在于，所述第i预充电单元包含：
第一晶体管，其控制端用以接收所述第一输入信号，其第一端用以接收第一参考电位，且其第二端耦接至所述第一节点；以及
第二晶体管，其控制端用以接收所述第二输入信号，其第一端用以接收第二参考电位，且其第二端耦接至所述第一节点；
其中所述第一参考电位大于所述第二参考电位。
4.如权利要求1或2所述的栅极驱动电路，其特征在于，所述第i预充电单元包含：
第一晶体管，其控制端用以接收所述第一输入信号，其第一端用以接收第三输入信号，且其第二端耦接至所述第一节点；以及
第二晶体管，其控制端用以接收所述第二输入信号，其第一端用以接收第四输入信号，且其第二端耦接至所述第一节点；
其中在一图框期间内，所述第三输入信号与所述第四输入信号彼此反相。
5.如权利要求1或2所述的栅极驱动电路，其特征在于，所述上拉单元包含：
第三晶体管，其控制端耦接至所述第一节点，其第一端用以接收所述第1至所述第6时钟信号中的一个，且其第二端用以输出所述第i级扫描信号。
6.一种显示装置，其特征在于，包含显示面板和权利要求1或2所述的栅极驱动电路。
7.如权利要求6所述的显示装置，其特征在于，所述栅极驱动电路为阵列基板驱动电路结构。
CN201811266837.5A 2018-10-29 2018-10-29 栅极驱动电路和显示装置 Active CN111105753B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811266837.5A CN111105753B (zh) 2018-10-29 2018-10-29 栅极驱动电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811266837.5A CN111105753B (zh) 2018-10-29 2018-10-29 栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN111105753A CN111105753A (zh) 2020-05-05
CN111105753B true CN111105753B (zh) 2021-06-04

Family

ID=70419666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811266837.5A Active CN111105753B (zh) 2018-10-29 2018-10-29 栅极驱动电路和显示装置

Country Status (1)

Country Link
CN (1) CN111105753B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109559697B (zh) * 2018-12-26 2021-05-07 厦门天马微电子有限公司 一种移位寄存器单元及扫描电路
CN113570995B (zh) * 2021-07-30 2023-11-24 北京京东方显示技术有限公司 信号时序控制方法、栅极驱动电路以及显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295481A (zh) * 2007-04-27 2008-10-29 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的液晶显示器
US8610697B2 (en) * 2008-10-02 2013-12-17 Sony Corporation Semiconductor integrated circuit, self-luminous display panel module, electronic apparatus, and method for driving power supply line
CN103927960A (zh) * 2013-12-30 2014-07-16 上海中航光电子有限公司 一种栅极驱动装置和显示装置
CN104332146A (zh) * 2014-11-12 2015-02-04 合肥鑫晟光电科技有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN105139823A (zh) * 2015-10-08 2015-12-09 友达光电股份有限公司 一种用于薄膜晶体管液晶显示器的驱动电路
CN106297681A (zh) * 2015-05-13 2017-01-04 南京瀚宇彩欣科技有限责任公司 栅极驱动电路和显示装置
CN106297624A (zh) * 2015-06-11 2017-01-04 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
CN106340273A (zh) * 2015-07-16 2017-01-18 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
US9575592B1 (en) * 2015-10-07 2017-02-21 Lg Display Co., Ltd. Display device with data line precharging at boundary between touch driving period and display driving period

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670665B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치의 레이턴시 제어 회로
KR101392336B1 (ko) * 2009-12-30 2014-05-07 엘지디스플레이 주식회사 표시장치
CN103632641B (zh) * 2012-08-22 2016-01-20 瀚宇彩晶股份有限公司 液晶显示器及其移位寄存装置
JP2014179151A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体記憶装置
CN104575411B (zh) * 2013-10-22 2017-07-14 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
CN104575430B (zh) * 2015-02-02 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105280153B (zh) * 2015-11-24 2017-11-28 深圳市华星光电技术有限公司 一种栅极驱动电路及其显示装置
CN107068088B (zh) * 2017-04-14 2019-04-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295481A (zh) * 2007-04-27 2008-10-29 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的液晶显示器
US8610697B2 (en) * 2008-10-02 2013-12-17 Sony Corporation Semiconductor integrated circuit, self-luminous display panel module, electronic apparatus, and method for driving power supply line
CN103927960A (zh) * 2013-12-30 2014-07-16 上海中航光电子有限公司 一种栅极驱动装置和显示装置
CN104332146A (zh) * 2014-11-12 2015-02-04 合肥鑫晟光电科技有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN106297681A (zh) * 2015-05-13 2017-01-04 南京瀚宇彩欣科技有限责任公司 栅极驱动电路和显示装置
CN106297624A (zh) * 2015-06-11 2017-01-04 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
CN106340273A (zh) * 2015-07-16 2017-01-18 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
US9575592B1 (en) * 2015-10-07 2017-02-21 Lg Display Co., Ltd. Display device with data line precharging at boundary between touch driving period and display driving period
CN105139823A (zh) * 2015-10-08 2015-12-09 友达光电股份有限公司 一种用于薄膜晶体管液晶显示器的驱动电路

Also Published As

Publication number Publication date
CN111105753A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
US10490133B2 (en) Shift register module and display driving circuit thereof
JP7315469B2 (ja) シフトレジスタユニットおよびその駆動方法、ゲート駆動回路および表示装置
KR101443126B1 (ko) 게이트 드라이버 온 어레이, 시프팅 레지스터 및 디스플레이 스크린
CN106297624B (zh) 移位寄存器和显示装置
JP5230853B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置
US8049703B2 (en) Flat display structure and method for driving flat display
KR101552420B1 (ko) 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법
US9997136B2 (en) Display circuit and driving method and display apparatus thereof
KR101705370B1 (ko) 발광제어부와 이를 이용한 표시장치
US20140253424A1 (en) Shift register, bidirectional shift register apparatus, and liquid crystal display panel using the same
US20140064437A1 (en) Shift register and driving method thereof, gate driving apparatus and display apparatus
US20120200544A1 (en) Shift register, scanning signal line drive circuit provided with same, and display device
US9786241B2 (en) Liquid crystal display and gate driver on array circuit
CN106935168B (zh) 移位寄存器和显示装置
US10078993B2 (en) Gate driver on array substrate and liquid crystal display adopting the same
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
CN107689217B (zh) 栅极驱动电路和显示装置
US10923064B2 (en) Scanning signal line drive circuit and display device equipped with same
KR20180049375A (ko) 게이트 구동 회로와 이를 이용한 표시장치
US20190130806A1 (en) Shift register, driving method thereof, gate line integrated driving circuit and display device
JP2019152814A (ja) 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
CN111508402A (zh) 一种栅极驱动电路和触控显示装置
US9117512B2 (en) Gate shift register and flat panel display using the same
CN111105753B (zh) 栅极驱动电路和显示装置
US11244593B2 (en) Shift-register circuit, gate-driving circuit, and array substrate of a display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant