JP4955089B2 - 適応変調無線通信システム用改良フレーム構造 - Google Patents

Description

発明の詳細な説明

（発明の背景）
１．発明の分野
本発明は、通信システム用フレーム構造に関し、特に、適応変調無線通信システム用フレーム構造に関する。

２．関連技術の説明
無線通信システムは、複数の顧客宅内装置（「ＣＰＥ」）とネットワークインフラストラクチャの間の双方向通信を容易にする。例示的なシステムは、移動携帯電話システム、パーソナル移動通信システム（ＰＣＳ）及びコードレス電話を含む。これらの無線通信システムの目的とは、ＣＰＥのユーザをネットワークインフラストラクチャ（通常は有線線路システム）に接続するために、ＣＰＥに接続しているユーザと基地局との間で通信チャネルをオンデマンドで提供することである。多元接続無線方式では、基本伝送装置は、通常、時間のフレームである。該フレームは、一般的には、複数のタイムスロットに分割される。該フレームの該タイムスロットは、制御データ及びユーザ情報又はデータを含む、さまざまな種類のデータを保持し得る。あるフレームのタイムスロットの使用を管理するために、タイムスロットは、１つ又は複数のＣＰＥに割り当てられ又は割り付けられ得る。このケースでは、タイムスロットの割り付けを受信する又は有するＣＰＥは、該ＣＰＥに関連付けられる一人又は複数のユーザ間でのスロットの割り付けを解析し得る。ＣＰＥは、典型的には、接続の両方向での情報の交換に対処する「二重化」方式を使用して基地局と通信する。この方式では、各フレームのタイムスロットは、基地局からＣＰＥに伝送されているデータへ、及び、ＣＰＥから基地局へ伝送されているデータへ割り付けられてよい。

基地局からＣＰＥへの伝送は、一般的には「ダウンリンク」伝送と呼ばれる。ＣＰＥから基地局への伝送は、一般的には「アップリンク」伝送と呼ばれる。従来の技術による無線通信システムは、典型的には、基地局と、ＣＰＥの間での情報の交換を容易にするために、周知技術の時分割二重化（ＴＤＤ）を利用する。ＴＤＤシステムでは、基地局と関連付けられているＣＰＥとの間の伝送の二重化は時間領域内で実行される。さらに、ＣＰＥは、典型的には、特定の事前画定された無線周波数を有する信号を用いて、その関連付けられている基地局と通信する。ＴＤＤシステムにおいては、信号の帯域幅又はチャネルは、反復時間期間又はタイム「スロット」を有するフレームに時分割される。該タイムスロットは、基地局と関連付けられているＣＰＥ間でのアップリンク伝送及びダウンリンク伝送のために利用される。

無線システムがある領域内で実現されると、該領域は、一般的には複数のセルに分割され、基地局は各セル内に位置する。無線システムのセル内の各基地局は、理想的には、セル内に位置するＣＰＥ間で通信を提供する。セルのサイズ又は構成は、通常、基地局の物理的な場所、建物の場所、及び、セル内でのそれ以外の物理的な障害物の関数として求められる。セルとともに利用され得る最大の記号あたりビット速度変調方式は、チャネル干渉、及び、セル内のＣＰＥのインプリメンテーション又はモデムの複雑さのために制限されることがある。チャネル干渉は、セル内の基地局とＣＰＥ間の信号の歪みのために、セル内のさまざまなＣＰＥに割り当てられている隣接するタイムスロット間で発生する可能性がある。該信号は、一般的には（信号がセル内の物理的な対象から離れて反射される）信号の破壊的な多重路複写によって歪む。加えて、信号は、一般的には（雨などの）大気の状態によっても歪む。このようにして、セル内の基地局と関連付けられている総てのＣＰＥ間で二重通信を有するために、基地局と関連付けられている総てのＣＰＥ間での通信を可能にする記号あたりビット速度を有する変調方式が選択される。

しかしながら、ＣＰＥと基地局間のチャネル干渉は、例えば基地局とＣＰＥとの間の物理的な障壁の関数として、ＣＰＥごとに変化することが注目される。その結果として、各ＣＰＥと基地局との間で通信するために使用され得る最大の記号あたりビット速度変調方式（即ち、チャネル干渉が与えられる許容誤り率を有する）が変化し得る。さらに、基地局と関連付けられているＣＰＥのインプリメンテーション又はモデムの複雑さも、いくつかのＣＰＥが、基地局と関連付けられているそれ以外のものよりさらに高い記号あたりビット速度の変調方式をサポートすることができる場合には、変化し得る。その結果として、いくつかのＣＰＥがセル内でさらに高い記号あたりビット速度変調をサポートし得る、総てのＣＰＥに対する１つの低い記号あたりビット速度変調方式の選択は、帯域幅の活用を最大限にしない可能性がある。あるセルに関連付けられたさまざまなＣＰＥのために、異なる又は可変の記号あたりビット速度変調方式を使用すると、帯域幅の活用が増す可能性がある。残念なことに、多様な記号あたり可変ビット変調は、その複雑さのために基地局と関連付けられたＣＰＥとの間の通信には使用されない。特に、可変の記号あたりビット速度変調方式は、一般的に、いくつかのＣＰＥが既にインプリメンテーションやモデムの複雑さを制限している可能性のある、複雑なＣＰＥを必要とする。このようにして、ＣＰＥの複雑さを高めないセル内でのＣＰＥ及び基地局のために可変記号あたりビット速度変調を可能にするフレーム構造及びフレーム構築技法に対するニーズが存在する。本発明は、このようなフレーム構造及びフレーム構築技法を提供する。

（発明の要約）
本発明は、ダウンリンクタイムスロットに記憶される変調データの複雑さに基づいてダウンリンクタイムスロットを配列する又は割り当てる方法を含む。好ましくは、ダウンリンクタイムスロットは、最も複雑でない変調方式から最も複雑な変調方式に並べ替えられる。ある実施形態では、方法は、少なくとも２個のダウンリンクタイムスロットの部分を、該少なくとも２台の装置によって利用される変調方式が変わる可能性のある少なくとも２台の受信装置に割り当てる。方法は、まず、該少なくとも２台の装置によって利用される変調方式の複雑さを決定する。その次に、方法は、該少なくとも２個のタイムスロットの部分を、それらが利用する変調方式の複雑さに基づいて少なくとも２個の装置に割り当てる。注記されるように、理想的には、少なくとも２個のダウンリンクタイムスロットの部分が、最も複雑でない変調方式から最も複雑な変調方式へと割り当てられる。その他の実施形態では、方法は、最初に、該少なくとも２台の装置を、それらが利用する変調方式の複雑さの関数として並べ替えてよい。それから、この方法は、該少なくとも２台の装置の順序に基づいて、該少なくとも２個のタイムスロットの部分を割り当ててよい。

方法は、さらに、アップリンクタイムスロットに記憶される変調データの複雑さに基づいて、フレームのアップリンクタイムスロットを並べ替えてよい。また、好ましくは、アップリンクタイムスロットも、最も複雑でない変調方式から最も複雑である変調方式へと並べ替えられる。ある実施形態では、方法は、少なくとも２台の伝送装置によって利用される変調方式が変化し得る少なくとも２台の伝送装置に、少なくとも２個のアップリンクタイムスロットを割り当てる。方法は、最初に、該少なくとも２台の伝送装置によって利用される変調方式の複雑さを決定する。その次に、方法は、それらが利用する変調方式の複雑さに基づいて、該少なくとも２台の伝送装置に該少なくとも２個のタイムスロットを割り当てる。注記されるように、理想的には、該少なくとも２個のアップリンクタイムスロットは、最も複雑でない変調方式から最も複雑な変調方式へと割り当てられる。それ以外の実施形態では、方法は、最初に、それらが利用する変調方式の複雑さの関数として、該少なくとも２台の伝送装置を並べ替えてよい。それから、この方法は、該少なくとも２台の伝送装置の順序に基づき、該少なくとも２個のアップリンクタイムスロットを割り当ててよい。

本発明は、ダウンリンクタイムスロットに記憶されるデータを生成するために利用される変調方式の記号あたりビット速度に基づいてダウンリンクタイムスロットを配列する方法も含む。好ましくは、ダウンリンクタイムスロットは、最低の記号あたりビット速度変調方式から、最高の記号あたりビット速度変調方式に並べ替えられる。１つの実施形態では、方法は、該少なくとも２台の装置によって利用される記号あたりビット速度変調方式が変化してよい該少なくとも２台の受信装置に、少なくとも２個のダウンリンクタイムスロットの部分を割り当てる。方法は、最初に、該少なくとも２台の装置によって利用される変調方式の記号あたりビット速度を決定する。その次に、方法は、それらが利用する記号あたりビット速度変調方式に基づいて、該少なくとも２個のタイムスロットの部分を該少なくとも２台の装置に割り当てる。注記されるように、理想的には、該少なくとも２個のダウンリンクタイムスロットの部分は、最低の記号あたりビット速度から最高の記号あたりビット速度に割り当てられる。その他の実施形態では、方法は、最初に、それらが利用する変調方式の記号あたりビット速度の関数として、該少なくとも２台の装置の部分を並べてよい。そして、この方法は、該少なくとも２台の装置の順序に基づき、該少なくとも２個のタイムスロットの部分を割り当ててよい。

方法は、さらに、アップリンクタイムスロット内に記憶されるデータを生成するために利用される変調方式の記号あたりビット速度に基づいてフレームのアップリンクタイムスロットを配列する。好ましくは、アップリンクタイムスロットは、最低の記号あたりビット速度から最高の記号あたりビット速度へと並べ替えられてもよい。１つの実施形態では、方法は、少なくとも２個のアップリンクスロットを、該少なくとも２台の伝送装置によって利用される変調方式の記号あたりビット速度が変化し得る少なくとも２台の伝送装置に割り当てる。方法は、最初に、該少なくとも２台の伝送装置によって利用される変調方式の記号あたりビット速度を決定する。その次に、方法は、それらが利用する変調方式の記号あたりビット速度に基づいて、該少なくとも２台の伝送装置に該少なくとも２個のタイムスロットを割り当てる。注記されるように、理想的には、該少なくとも２個のアップリンクタイムスロットは、最低の記号あたりビット速度変調方式から最高の記号あたりビット速度変調方式へと割り当てられる。その他の実施形態では、方法は、最初に、それらが利用する記号あたりビット速度変調方式の関数として該少なくとも２台の伝送装置を配列してよい。その次に、この方法は、該少なくとも２台の伝送装置の順序に基づいて該少なくとも２個のアップリンクタイムスロットを割り当ててよい。

本発明は、データのＬｄ個のビットをフレームに符号化を決定する方法も含む。フレームは、時間長Ｔを有し、フレームはボーレートＲで伝送される。方法は、最初に、データのＬｄ個のビット用の変調の最大固定記号あたりビット速度を決定する。その次に、方法は、Ｂ_ｉが利用されている変調方式の記号あたりビット速度である（Ｒ＊Ｔ＊Ｂ_ｉ）／（Ｌｄ＋ｘ）が整数であるｘ個のエラーコードビットを追加する。ｘが、最小ブロック誤り率に基づいた最小値を有し得ることが注記される。さらに、ｘ個のエラーコードビットは、リードソロモン符号化エラービットであってよい。その他の実施形態では、方法は、最大記号あたりビット速度、即ち、データのＬｄ個のビット用の変調方式のＢ_ｉを決定してよい。その次に、方法は、（Ｒ＊Ｔ＊Ｂ_ｉ）／（Ｌｄ＋ｘ）が整数であるｘ個のエラーコードビットを追加してよい。

追加の実施形態では、方法は、最初に、選択された畳み込み率が、データのＬｄ個のビットの畳み込み符号化の後に、ｙ個の畳み込みビットをデータのＬｄビットに追加する畳み込み率を選択する。その次に、方法は、（Ｒ＊Ｔ＊Ｂ_ｉ）／（Ｌｄ＋ｘ＋ｙ）が整数であるｘ個のエラーコードビットを追加する。この方法においては、（Ｒ＊Ｔ＊Ｂ_ｉ）／（Ｌｄ＋ｘ＋ｙ）が整数となるように畳み込み率が修正されてよいことが注記される。加えて、ｘ個のエラービットの数は、（Ｒ＊Ｔ＊Ｂ_ｉ）／（Ｌｄ＋ｘ＋ｙ）が整数となるように選択されてよい。

本発明は、複数のダウンリンクスロットの１つが制御情報を含む複数のダウンリンクタイムスロットを有するフレームの変調方式を決定するための方法も含む。この方法では、複数のダウンリンクタイムスロット用に変調されたデータを生成するために利用される変調方式が、複数のダウンリンクスロットのそれぞれについて変化し得る。加えて、フレームは、複数の装置のそれぞれが最大複雑さを有する変調方式をサポートし得る複数の装置に伝送され得る。この方法は、最初に、複数の装置のそれぞれによってサポートされる最低変調複雑さを決定する。その次に、方法は、制御情報を含む複数のダウンリンクスロットのうちのダウンリンクスロットの変調複雑さを決定された最低の変調複雑さに設定する。

この方法では、制御情報を含む複数のダウンリンクスロットのうちのダウンリンクスロットは、複数のダウンリンクスロットの時間順序における第１ダウンリンクスロットであってよい。さらに、方法は、複数の装置のうちの少なくとも２台の装置用に変調されたデータを生成するために利用される変調方式の複雑さも決定し得る。その次に、方法は、該少なくとも２台の装置用に変調されたデータを生成するために利用される変調方式の複雑さに基づいて、該少なくとも２台の装置に、複数のタイムスロットのうちの少なくとも２個のタイムスロットを割り当ててよい。該少なくとも２台の装置への割当ては、最も複雑でない変調方式から最も複雑な変調方式へと行ってもよい。

本発明は、有限インパルス応答フィルタの重みの値を設定するための方法も含む。このケースでは、該フィルタは、可変変調速度を有する記号を受信し、それぞれの記憶される記号が対応する重みを有する複数の記号を記憶する。方法は、最初に、最後に記憶された記号とは異なる変調速度を有する第１記号がいつ受信されるのかを決定する。その次に、方法は、第１記号の変調速度に基づいて、第１記号に対応する重みの値を変更する。方法は、さらに、前記第１記号の変調速度と同じ変調速度を有する第２記号を受信することを含んでよい。第１記号の変調速度に基づいて、第１記号に対応する重みの値を変更することが後に続く。さらに一般的には、方法は、第１記号がフィルタを通って伝播するのに従い、第１記号の変調速度に基づいて第１記号に対応する重みの値を変更する。

本発明の好ましい実施形態及び代替実施形態の詳細は、添付図面及び以下の説明に述べられる。発明の詳細がいったん既知となると、多数の追加の革新及び変更が当業者に明らかになるだろう。

いくつかの図面における同一参照番号や表示は、同じ要素を示す。

（発明の詳細な説明）
本発明を通して、図示されている好ましい実施形態及び例は、本発明に対する限定としてより、むしろ一例と考えられる必要がある。

本発明は、改良されたフレーム構造及び適応変調を利用する無線通信システムで使用するためのフレーム構造を生成するプロセスを含む。適応変調は、記号あたりビット速度変調方式、又は、信号のチャネル干渉、又は、ＣＰＥのインプリメンテーション若しくはモデムの複雑さの関数として、ＣＰＥと基地局との間で伝送される信号の変調複雑さを変更することを含む。図１は、セル１０の中心に位置する基地局２０及び該基地局と関連付けられている複数のＣＰＥ３０、３２、３４、３６，３８を含む例示的なセル１０の図である。図１は、ＣＰＥの信号間でチャネル干渉を引き起こす可能性のある、建物又は（例えば、木又は丘などの）それ以外の物理的な障害を示していない。

前述したように、最大記号あたりビット速度変調方式又は技法、即ち、図１０で使用するために選択された最も複雑な変調方式は、通常、ＣＰＥ間のチャネル干渉及びＣＰＥのインプリメンテーション又はモデムの複雑さの関数として決定される。やはり前述したように、総てのＣＰＥによってサポートされている最低の記号あたりビット速度変調方式に基づいた単一の、最大記号あたりビット速度変調技法を選択しても、セル１０内での帯域幅の活用は、最適化されない可能性がある。特に、（例えば、装置３８、３０などの）いくつかのＣＰＥ間のチャネル干渉がさらに低いと、さらに高いビット変調技法、即ち、最大所望エラーレベル以下のエラーレベルを有するより複雑な変調方式の使用を可能にし得る。但し、適応ビット伝送速度変調又は種々のＣＰＥ間の可変ビット伝送速度変調は、通常、ＣＰＥがインプリメンテーション又はモデムの複雑さを既に制限した可能性のあるＣＰＥ内で複雑な送信機及び受信機を必要とする。

先に注記したように、フレーム構造は、複数のダウンリンクスロットとアップリンクスロットとに分割される。各ダウンリンクタイムスロットは、ユーザがそのデータをアドレス又はその他のラベルで特定する、数多くのユーザによって受信されるデータを記憶するために使用され得る。アップリンクタイムスロットは、一般的には、基地局を介したユーザから別のユーザ又はシステムへのデータの伝送のために個々のユーザに割り当てられる。帯域幅活用を最大限にし、基地局と関連付けられているＣＰＥ内での変調器の複雑さを最小限に抑えるために、本発明は、タイムスロットに挿入されるデータの構成を簡略化する。簡略すると、データブロックは、理想的には、整数のタイムスロットに解析される。このプロセスは、図４に関して詳しく後述される。第２に、本発明は、変調複雑さ又はタイムスロット内に格納されるデータを生成するために利用される記号あたりビット速度変調方式の関数として、ダウンリンクタイムスロット及びアップリンクタイムスロット内でのデータの配置を配列するか、並べ替える。図３に関して後述されるように、本技法は、ＣＰＥ変調器の複雑さ、及び、フレーム内での変調方式の遷移数を削減する。

図２は、セルに関連付けられているＣＰＥの受信機及び送信機の複雑さを増し、各フレーム内での変調方式の遷移数を削減することなく、記号あたり適応ビット速度変調方式をフレーム構造で利用できるようにするセル内で利用される例示的なフレーム構造の図である。図２に示されるように、フレーム８０は、複数のタイムスロットを含む。この例では、第１の５個のタイムスロットが（基地局１０からの）ダウンリンクデータ８２を含み、残りの５個が（ＣＰＥから基地局１０への）アップリンクデータ８４を含む、１０個のタイムスロットがある。この例では、ダウンリンクスロットは、４個のダウンリンクタイムスロットが、ＣＰＥがそのそれぞれの割当てに基づいてこれらのスロット内に位置するデータを検索するであろう少なくとも４個のＣＰＥに割り当てられるＤＭ_１、ＤＭ_２、ＤＭ_３及びＤＭ_４という記号あたり変調ビット速度を有する。各ＣＰＥがアドレス又は識別子に基づいてこのようなスロットからそのデータを検索する任意の１つのダウンリンクタイムスロットに多くのＣＰＥが割り当てられ得ることが注記される。その結果として、ＣＰＥはダウンリンクタイムスロットの一部だけからデータを検索するにすぎないものであり得る。

さらに、アップリンクスロットは、４個のアップリンクタイムスロットが、一般的に、ＣＰＥがそのそれぞれの割当てに基づいてこれらのスロットにデータを挿入するであろう４つのＣＰＥに割り当てられるＵＭ_１、ＵＭ_２、ＵＭ_３、及びＵＭ_４という記号あたり変調ビット速度を有する。いくつかの実施形態では、ＣＰＥには複数のアップリンクスロットが割り当てられ得ることが注記される。さらに、ダウンリンク制御情報は、ダウンリンクタイムスロットの始まりに位置してよく、確保されていないタイムスロットはアップリンクタイムスロットの始まりに位置してよいことが注記される。セルと関連付けられている任意のＣＰＥが、該セル内のＣＰＥの場所に関係なく、ダウンリンク制御情報タイムスロット内に位置するデータを検索できることは明らかに望ましい。さらに、各ＣＰＥは、データを確保されていないアップリンクタイムスロットに挿入できなければならない。

前述されたように、適応記号あたりビット速度変調システムでは、変調方式はＣＰＥごとに、このようにして各ダウンリンクタイムスロットとアップリンクタイムスロットごとに変化してよい。このようなシステムの中で利用されているＣＰＥ及び基地局の複雑さを最小限に抑え、フレーム内での変調方式遷移の数を削減するために、本発明は、ＤＭ_１≦ＤＭ_２≦ＤＭ_３≦ＤＭ_４及びＵＭ_１≦ＵＭ_２≦ＵＭ_３≦ＵＭ_４であることを必要とする。このようにして、理想的には、タイムスロット内のデータは、最も複雑でない変調方式からもっとも複雑な変調方式へと配列される。注記されるように、この技法は、変調遷移数を削減し、このフレーム構造８０を使用する基地局のインプリメンテーションを簡略化し得る。これにより、基地局及びＣＰＥが最も複雑でないデータで練習できるようになり、誤り率を引き下げ得ることに注意されたい。

さらに、理想的には、ダウンリンク制御情報は、理想的には、システムの最も複雑でない変調方式を使用して符号化され、確保されていないアップリンクタイムスロット内に格納される情報も、システムの最も複雑でない変調方式を使用して符号化される。これが、セルに関連付けられているあらゆるＣＰＥが、所望のエラーレベルの範囲内で情報を受信又は符号化できることを確実にする。理想的には、制御情報は、変調遷移がフレーム内のどこで発生するのかを示す。図２に図示されるようにフレーム８０のタイムスロットを割り当てる例示的なプロセス９０は、図３に関して提示される。

図３に図示されるように、プロセス９０の第１ステップ９２は、どのＣＰＥが次のフレーム内で少なくとも１個のタイムスロットを受信するのかを決定することを含む。二重システムでは、前述したように、ダウンリンクタイムスロット内でデータを受信するＣＰＥは、アップリンクタイムスロット内でデータを転送し得る。ポイントトゥマルチポイントシステム又はマルチキャストシステムなどのそれ以外のシステムでは、アップリンクタイムスロットより多くのダウンリンクタイムスロットがあり得る。それから、（ステップ９４で）最も複雑な変調方式、即ち、ＣＰＥによって利用される変調方式の最大の記号あたりビット速度が、ＣＰＥごとに決定される。前述したように、最も複雑な変調方式、又は、最大の記号あたりビット速度変調方式は、ＣＰＥの信号のチャネル干渉、及び、該ＣＰＥの最大所望エラーレベル及びインプリメンテーション又はモデムの複雑さの関数として決定され得る。

好ましい実施形態では、二進位相偏移変調（「ＢＰＳＫ」）が、最も複雑でない変調方式に選択され得る。ＢＰＳＫでは、変調方式の記号あたりビット速度Ｂ_１は、１である。即ち、各記号は１ビットを表す。Ｂ_１は、変調方式効率、即ち、どの程度効率的に方式がデータを符号化するか、とも呼ばれるだろう。４直交振幅変調（ＱＡＭ）は、中間変調方式に使用され得る。ＱＡＭ４では、変調方式の記号あたりビット速度Ｂ_１は２である。即ち、各記号は２個のビットを表す。さらに複雑な変調方式には、例えば変調方式の記号あたりビット速度Ｂ_１が６である、即ち、各記号が６個のビットを表すＱＡＭ６４などのさらに高い直交振幅変調が使用され得る。変調複雑さ、即ち、記号あたりビット速度変調方式は、フレームごとに修正されるか、あるいは、ある特定のＣＰＥのための複数のフレームに一定のままとなってもよい。さらに、ＣＰＥは、所望の変調複雑さ又は方式を選択するか又は示してよい。

ＣＰＥのそれぞれのためにデータを符号化するために使用される変調複雑さ又は記号あたりビット速度変調方式の決定時、ステップ９６で、ＣＰＥは、選択された変調複雑さ又は記号あたりビット速度変調方式に基づいて昇順で、即ち、最低の記号あたりビット速度変調方式から最高の記号あたりビット速度変調方式へ、又は、最も複雑でない変調方式から最も複雑な変調方式へと並べ替えられる。最後に、フレームのタイムスロットは、最低の記号あたりビット速度変調方式から最高の記号あたりビット速度変調方式へ、あるいは、最も複雑でない変調方式から最も複雑な変調方式へ、その並べ替えられた順序でＣＰＥに割り付けられ又は割り当てられる。先に注記したように、フレームは、基地局と、データを挿入し又はそこから検索するＣＰＥの複雑さを削減するためにこのプロセスを使用して構築される。たとえ変調方式がＣＰＥごとに変化しても、バーストで伝送される記号の数は、その変調方式には関係なく、通常、総てのＣＰＥについて所定数ｎ×Ｓに固定されることに注意されたい。

記号ｎ×Ｓのグループの固定バースト及び可変変調方式を考慮に入れ、タイムスロットの構成を簡略化することが望ましい。Ｌ個のビットの変調が、固定数の記号Ｓを生成し、Ｓ＝（Ｌ／Ｂ_１）であり、Ｂ_１が変調システムの記号あたりビット速度であることが注記される。タイムスロットの使用及び帯域幅管理を簡略化するために、（Ｌ／Ｂ_１）又はＳは、理想的には、タイムスロットＴｓの長さ×フレームのボーレートＲの整数倍数である。このようにして、理想的にはＬ個のビットは、変調方式に基づきタイムスロットＴｓの整数に適合する。各フレームが、フレームの長さ（及び、従ってタイムスロットの数）が、信号伝送間の最大所望遅延Ｔ_Ｄ及びシステムのボーレートＲ（毎秒伝送される記号）の関数として求められる固定数のタイムスロットを有することを注記する。その結果、フレームごとに、伝送される記号数は、Ｔ_Ｄ ^＊Ｒに等しい。記号数ｎ×Ｓ又は（Ｌ／Ｂ_１）が、フレームごとに伝送される記号数の整数倍の数であることが望ましい。このようにして、比（Ｔ_Ｄ ^＊Ｒ）／（Ｌ／Ｂ_１）が整数であることが望ましい。比（Ｔ_Ｄ ^＊Ｒ）／（Ｌ／Ｂ_１）が整数であるときには、ｎ×Ｓ個の記号の固定数のバーストが各フレームで伝送され得る。これは、フレーム使用及び帯域幅管理を簡略化し得る。

大部分のシステムでは、データのＬ個のビットは、Ｌ個のビットのうちのＬ_Ｄだけが装置又は基地局に伝送される純粋なデータである、オーバヘッド又は前進誤り訂正（「ＦＥＣ」）情報を含む符号化された信号を表す。これらのシステムでは、バーストの中で伝送されるデータビットＬ_Ｄの数は、例えば２５６ビット、５１２ビット又は１０２４ビットなどに固定され得る。ＦＥＣ情報は、一般的には、リードソロモン（ＲＳ（ｎ，ｋ））データなどの誤り訂正符号化ビットを含む、畳み込み符号化ビット及びブロックコードを含む。その他の実施形態では、畳み込み符号化されたデータは、エラー符号化の前にインタリーブされてもよい。Ｔ_Ｄ、Ｒ及びＳがシステム制約のために固定され、Ｂ_１がチャネル干渉及びモデム又はインプリメンテーションの複雑さの関数として選択されることを考慮すれば、Ｌは、理想的には、フレームのタイムスロット構成又は帯域幅管理を簡略化するために修正される。注記したように、Ｌ_Ｄもシステム内で固定され得る。このようなシステムでは、Ｌはシステムのそれぞれの考えられる変調方式ごとに求められるであろう。図４は、フレームの使用が簡略化されるように、装置又は基地局によるデータの伝送用のＴ_Ｄ、Ｒ及びＢ_１に基づいてＬを構成又は決定するという好ましいプロセス６０のフローチャートである。

図４に示されるように、プロセス６０の第１ステップ６２は、システムの最大許容遅延Ｔ_Ｄを決定する。先に注記したように、遅延Ｔ_Ｄは、ＣＰＥ又は装置と基地局との間の信号の伝送の間の最大許容遅延に等しく設定される。ステップ６４では、Ｌ_Ｄ個のビットの伝送のために利用され得る最大の記号あたりビット速度変調方式又は最も複雑な変調方式が決定又は選択される（そのプロセスは前述された）。それから、ステップ６６で、畳み込み率（ｘ／ｙ）がＬ_Ｄ個のデータビットのために選択される。いくつかの実施形態では、畳み込み符号化は利用されない。このような実施形態では、（ｘ／ｙ）の比は１に設定される。畳み込み率（ｘ／ｙ）は、データのＬ_Ｄ個のビットを符号化するために必要とされるビットの数を変更するために修正され得るパラメータの１つである。ステップ６８では、その他の可変パラメータ、即ち、エラー符号化レベルが選択される。データのＬ_Ｄ個のビットのブロック誤り率（「ＢＥＲ」）を所望のレベルまで削減するためにブロックコードが使用される。好ましい実施形態では、リードソロモン（「ＲＳ」）ブロックコードが使用される。データのＬ_Ｄ個のビットを符号化するために必要とされるビットＬの数は、このようにして、畳み込み率（ｘ／ｙ）及びエラーコードレベルの選択によって設定される。

ステップ７２では、（Ｔ_Ｄ ^＊Ｒ）／（Ｌ／Ｂ_１）の比Ｚの値が求められる。ボーレートＲは固定され、遅延Ｔ_Ｄはステップ６２で求められ、Ｂ_１はステップ６４で求められ、Ｌはステップ６６と６８で選択されたパラメータの関数として求められる。比Ｚが整数ではないことがステップ７４で判断されると、（ステップ６６での）異なる畳み込み率又は（ステップ６８での）エラーコードレベルが選択され得る。好ましい実施形態では、畳み込み率及びエラーコードレベルの選択は、比Ｚの端数の余りの関数として変えられる。即ち、収束アルゴリズムが利用され得る。先に注記したように、いくつかの実施形態では、畳み込み率は１に固定される。いくつかの実施形態では、エラーコード又はブロックコードレベルだけが修正される。比Ｚが整数であることを確実にするために、データのブロックコードを生成するために使用されるビット数が、最小ＢＥＲを満たすために必要とされるより多いことがある。ステップ７４で、比Ｚが整数であると判断されると、プロセスは完了し、Ｌ個のビットのブロックが変調方式又は記号あたりビット速度Ｂ_１のために最適化又は簡略化される。

本発明に従ってデータのフレームを送受するために利用され得る送信機４０と受信機５０は、図５と図６に関して提示される。図５は、例示的な送信機４０のブロック図である。この図に示されるように、送信機４０は、畳み込みエンコーダ４２、ブロックエンコーダ４４、Ｍに関する（Ｍ−ａｒｙ）変調器４６、フレームコンストラクタ４８及びアップコンバータ４９を含む。送信機４０は、データのＬ_Ｄ個のビットを受信し、データのＬ個のビットを生成するためにデータを符号化し、データのＬ個のビットをフレームの中に詰め込み、データのフレームを伝送周波数にアップコンバートする。畳み込みエンコーダ４２及びブロックコーダ４４は、データのＬ_Ｄ個のビットをデータのＬ個のデータに変換するＦＥＣデータを供給する。特に、畳み込みエンコーダ４２は、データのＬ_Ｄ個のビットを符号化するために選択された比（ｘ／ｙ）を使用する。ブロックコーダは、畳み込みデータを符号化し、基地局又は装置に伝送されるデータの符号化されたＬ個のビットを生成するために、選択されたコードレベルを使用する。

それから、Ｍに関する変調器は、選択された信号あたりビット速度Ｂ_１に基づいて、データのＬ個のビットをｎ×Ｓ個の記号に変換する。畳み込み率及びエラーコードレベルの選択のために、ｎ×Ｓ個の記号がフレームの整数のタイムスロットに挿入されることがある。フレームコンストラクタ４８は、理想的には、上記図３に関して提示されたプロセスに基づいて、即ち、変調方式の順序（最も複雑でない変調方式から最も複雑な変調方式へ）で該ｎ×Ｓ個の記号をフレームのタイムスロットに挿入する。アップコンバータ４９は、詰め込まれたデータのフレームを、当業者に既知である技法に基づきＣＰＥ又は装置と基地局との間での伝送に適切な周波数に周波数偏移する。

図６に示される受信機５０は、データのＬ_Ｄ個のビットのグループに周波数偏移されたデータのフレームを変換する。図６に示されるように、受信機５０は、ダウンコンバータ５９、フレームデコンストラクタ５８、Ｍに関する復調器５６、ブロックデコーダ５４及び畳み込みデコーダ５２を含む。ダウンコンバータ５９は、当業者に既知である技法を使用して、受信された信号をベースバンドに周波数偏移する。フレームデコンストラクタは、受信機５０の残りの構成要素による処理のために、フレームをｎ×Ｓ個の記号のグループに分離する。受信機５０が加入者装置の一部であるとき、フレームデコンストラクタは、データが加入者装置に向けられるｎ×Ｓ個の記号のグループの１つを選択する。ブロックデコーダ５４は、当業者に既知である技法を使用してｎ×Ｓ個の記号を復号する。それから、畳み込みデコーダは、データのＬ_Ｄ個のビットを生成するためにデータを復号する。

先に提示された技法及びシステムは、依然として添付請求項の範囲に該当するが、修正され得る。例えば、好ましい実施形態において、前述されたようなフレーム内での変調方式の起こり得る突然の変更のためのスペクトルのこぼれ（ｓｐｉｌｌａｇｅ）を回避するために、記号整形も利用されてよい。記号整形は、一般的には、例示的な従来の技術のＦＩＲフィルタ６０が図７に図示される、有限インパルス応答（「ＦＩＲ」）フィルタを介してｎ×Ｓ個の記号を濾波することによって達成される。図７に図示されるように、ＦＩＲフィルタ６０はｋ個の乗数及び合計ノード６６を含む。記号Ｓは連続して受信され、フィルタタップＴ０からＴｋ６２に記憶される。各乗数６４は、タップ重みＷ０からＷｋ、及び、タップ６２に記憶される記号に関連付けられるタップＴ０からＴｋを有する。図７から理解できるように、ＦＩＲフィルタ６０は、以下の形式を有する出力ｙを生成する。

種々のＱＡＭ方式（ＱＡＭ−４、ＱＡＭ−１６、ＱＡＭ−６４）などの種々の変調方式が、方式のｘ個の記号を表すために種々の「アルファベット」を利用することが注記される。例えば、ＱＡＭ−４は、４個の異なる記号を有し、ＱＡＭ−１６は１６個の異なる記号を有し、ＱＡＭ−６４は６４個の異なる記号を有する。さらに、種々の変調方式は、変化するバックオフ要件のために、伝送用の記号に適用される、異なる利得を有することがある。変調方式が変化するときの従来の技術の可変変調システムでは、ＦＩＲフィルタのメモリは、通常、リセットされないが、その一方で重みＷ０からＷｋは、スペクトルこぼれを防止するために、瞬時に、変調方式又は方式の記号について最適化された重みに変更される。

しかしながら、その後重みは、過去の変調方式又は速度に対応するフィルタのメモリ（タップ６２）内の記号について最適化されないため、この解決策は理想的ではない。１つの解決策は、総ての変調方式に重みの１つの集合を利用することである。しかしながら、その後ＦＩＲフィルタは変調方式ごとに記号のアルファベットについて最適化されないため、この解決策も理想的ではない。スペクトルのこぼれを防止し、ＦＩＲフィルタ６０を最適化するために、本発明は、図８Ａから図８Ｆに図示されるように新しい変調方式からのそれぞれの新しい信号に伴い連続的にフィルタタップを変更する。特に、新しい変調方式の第１の新しい記号に対応する重みは、第１の新しい記号がフィルタ６０を通って伝搬するにつれて修正される。図８Ａでは、フィルタ重みＷ０からＷｋは、ＦＩＲフィルタ６０によって現在処理されている記号の変調方式について最適化される。図８Ｂでは、新しい変調方式の第１記号はＦＩＲフィルタ６０のＴ０で受信される。この点で、図８に示されるように、本発明は、Ｔ０に関連付けられているフィルタ重みＷ０を、Ｗ０’がＴ０に記憶される第１の新しい記号の変調方式について最適化される新しいフィルタ重みＷ０’で置換する。それから、新しい変調方式からの次の記号が受信され、Ｔ０に記憶され、第１の新しい記号がＴ１に移動されると、本発明は、Ｔ１に関連付けられているフィルタ重みＷ１を、Ｗ１’が図８Ｃに示されるように新しい変調方式についても最適化される新しいフィルタ重みＷ１’で置換する。このプロセスは、タップ６２に記憶される総ての記号Ｆ、ＩＲフィルタ６０が新しい変調方式に属し、総てのフィルタ重みＷ０からＷｋが新しい変調方式と関連付けられるか、新しい変調方式について最適化されるまで図８Ｄから図８Ｆに示されるように繰り返される。この技法は、記号又は変化する変調方式を整形するためにＦＩＲフィルタ６０で利用される重みを最適化しつつ、スペクトルこぼれを削減する。

然るべく、本発明は、特定の示されている実施形態によって制限されるべきではなく、添付請求項の範囲によってのみ制限されるべきであることが理解されなければならない。

１つの基地局及び複数のＣＰＥがそのセルに関連付けられている、例示的なセル構成の図である。 本発明による例示的な時分割二重（「ＴＤＤ」）フレームの図である。 本発明に従ってＴＤＤフレームのタイムスロットを割り当てる例示的なプロセスのフローチャートである。 本発明に従ってＴＤＤフレームに挿入されるデータの構成を簡略化する例示的なプロセスのフローチャートである。 本発明とともに使用するための例示的な送信機のブロック図である。 本発明とともに使用するための例示的な受信機のブロック図である。 本発明とともに使用するために適した従来の技術の有限インパルス応答（「ＦＩＲ」）フィルタのブロック図である。 新しい記号がフィルタを通って伝播するのに従い、ＦＩＲフィルタの重みを変更する発明の方法を図解する図である。 新しい記号がフィルタを通って伝播するのに従い、ＦＩＲフィルタの重みを変更する発明の方法を図解する図である。 新しい記号がフィルタを通って伝播するのに従い、ＦＩＲフィルタの重みを変更する発明の方法を図解する図である。 新しい記号がフィルタを通って伝播するのに従い、ＦＩＲフィルタの重みを変更する発明の方法を図解する図である。 新しい記号がフィルタを通って伝播するのに従い、ＦＩＲフィルタの重みを変更する発明の方法を図解する図である。 新しい記号がフィルタを通って伝播するのに従い、ＦＩＲフィルタの重みを変更する発明の方法を図解する図である。

Claims (11)

1. フレームが時間長Ｔを有し、フレームがボーレートＲで伝送され、データのＬｄ個のビットが記号あたりビット速度Ｂ _ｉ で変調される、データのＬｄ個のビットの符号化を決定する方法であって、
   （ａ）データのＬｄ個のビット用の変調の最大記号あたりビット速度を決定するステップと、
   （ｂ）（Ｒ＊Ｔ＊Ｂ_ｉ）／（Ｌｄ＋ｘ）が整数であるｘ個のエラーコードビットを追加するステップと、
   を備えることを特徴とする方法。
2. ｘが、最小ブロック誤り率に基づいて最小値を有することを特徴とする請求項１に記載の方法。
3. ｘ個のエラーコードビットは、リードソロモン符号化エラービットであることを特徴とする請求項１に記載の方法。
4. フレームが時間長Ｔを有し、フレームが複数のスロットを有し、各スロットが時間長Ｔｓを有し、フレームがボーレートＲで伝送され、データのＬｄ個のビットが記号あたりビット速度Ｂ _ｉ で変調される、データのＬｄ個のビットの符号化を決定する方法であって、
   （ａ）データのＬｄ個のビットの変調の最大記号あたりビット速度を決定するステップと、
   （ｂ）（Ｒ＊Ｔｓ＊Ｂ_ｉ）／（Ｌｄ＋ｘ）が整数であるｘ個のエラーコードビットを追加するステップと、
   を備えることを特徴とする方法。
5. ｘが、最小ブロック誤り率に基づく最小値を有することを特徴とする請求項４に記載の方法。
6. ｘ個のエラーコードビットは、リードソロモン符号化エラービットであることを特徴とする請求項５に記載の方法。
7. フレームが時間長Ｔを有し、フレームが複数のスロットを有し、各スロットが時間長Ｔｓを有し、フレームがボーレートＲで伝送され、データのＬｄ個のビットが記号あたりビット速度Ｂ_ｉで変調される、データのＬｄ個のビットの符号化を決定する方法であって、
   （ａ）選択された畳み込み率が、データのＬｄ個のビットの畳み込み符号化の後に、ｙ個の畳み込みビットをデータのＬｄ個のビットに追加する畳み込み率を選択するステップと、
   （ｂ）（Ｒ＊Ｔｓ＊Ｂ_ｉ）／（Ｌｄ＋ｘ＋ｙ）が整数であるｘ個のエラーコードビットを追加するステップと、
   を備えることを特徴とする方法。
8. ｘが、最小ブロック誤り率に基づいて最小値を有することを特徴とする請求項７に記載の方法。
9. ｘ個のエラーコードビットは、リードソロモン符号化エラービットであることを特徴とする請求項８に記載の方法。
10. 畳み込み率が、（Ｒ＊Ｔｓ＊Ｂ_ｉ）／（Ｌｄ＋ｘ＋ｙ）が整数であるように修正されることを特徴とする請求項７に記載の方法。
11. ｘ個のエラービットの数が、（Ｒ＊Ｔｓ＊Ｂ_ｉ）／（Ｌｄ＋ｘ＋ｙ）が整数となるように選択されることを特徴とする請求項７に記載の方法。

Images