JP4943959B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4943959B2 JP4943959B2 JP2007176037A JP2007176037A JP4943959B2 JP 4943959 B2 JP4943959 B2 JP 4943959B2 JP 2007176037 A JP2007176037 A JP 2007176037A JP 2007176037 A JP2007176037 A JP 2007176037A JP 4943959 B2 JP4943959 B2 JP 4943959B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- electrode
- pressure contact
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、電子回路用プリント基板(特許請求の範囲および本明細書において、代表例として「基板」と称しているが、この「基板」にはインタポーザや電子部品が装着される他の部品などの被装着体を意味する。)に電子部品例えばICチップで代表される半導体や表面弾性波(SAW)デバイスなどを単体(ICの場合にはベアIC)状態で基板に実装した半導体装置に関するものである。 The present invention relates to a printed circuit board for electronic circuits (referred to as a “substrate” as a representative example in the claims and the present specification, and other components on which an interposer or an electronic component is mounted, etc.) A semiconductor device in which an electronic component such as a semiconductor represented by an IC chip or a surface acoustic wave (SAW) device is mounted on a substrate in a single state (a bare IC in the case of an IC). It is.
今日、電子回路基板は、多様な製品に使用されるようになり、日増しにその性能が向上し、回路基板上で用いられる周波数も高くなっている。これに対応してICをパッケージのない裸のままのフリップチップとして実装することによりインピーダンスが低くなるフリップチップ実装は、高周波を使用する近時の電子機器に適した実装方式となっている。また、このフリップチップ実装は携帯機器が増加するのに併せ日進月歩する薄型化、小型化からも強く求められている。しかし、このような裸での実装方式により、回路基板に搭載したICや、電子機器、フラットパネルディスプレイへ実装したICはダメージを受けやすく、実装後のICには不良品が混在している。 Nowadays, electronic circuit boards are used in various products, their performance is improved day by day, and the frequencies used on the circuit boards are also increasing. Corresponding to this, flip chip mounting, in which impedance is lowered by mounting an IC as a bare flip chip without a package, is a mounting method suitable for recent electronic devices using high frequencies. In addition, the flip chip mounting is strongly demanded from the trend of thinning and miniaturization, which is steadily advancing as the number of portable devices increases. However, with such a bare mounting method, an IC mounted on a circuit board, an IC mounted on an electronic device or a flat panel display is easily damaged, and defective products are mixed in the mounted IC.
このため、薄型化、小型化して提供されるようになったCSP(Chip Size Package)や薄型化、小型化、高密度集積化されるようになったBGA(Ball Grid Array)がフリップチップに代わって用いられるようにもなっている。 For this reason, CSP (Chip Size Package), which has been provided in a thinner and smaller size, and BGA (Ball Grid Array), which has become thinner, smaller, and more densely integrated, replace flip-chips. It has come to be used.
図17は従来例1を示し、それらの半導体86を基板としての液晶ディスプレイ84に接合するのに異方性導電接着剤層81を用いる方法(例えば、特許文献1参照。)を採用している。異方性導電接着剤層81は、絶縁性樹脂83の中に導電性微片82を加え厚さ方向にだけ導電性を持たせたものである。これを用いた実装方法は、図17(A)に示すようにセパレータ85に貼り合わせてある異方性導電接着剤層81をセパレータ85から剥して、図17(B)に示すように液晶ディスプレイ84のガラスに貼り付けた上から、半導体86を加熱しながら加圧して、異方性導電接着剤層81を半導体86および液晶ディスプレイ84の両表面に馴染ませて硬化させることにより行われる。これにより、半導体86は、異方性導電接着剤層81を介し液晶ディスプレイ84上への接着固定と、液晶ディスプレイ84との間の封止がなされ、かつ、対向し合うAuなどよりなる突起状の半導体電極87と基板電極88とは、異方性導電接着剤層81の厚さ方向の導電性によって電気的に接続され、半導体電極87と基板電極88が対向し合わない領域では、半導体86側と液晶ディスプレイ84側とが電気的に接続されることはない。
FIG. 17 shows a conventional example 1, which employs a method of using an anisotropic conductive adhesive layer 81 (see, for example, Patent Document 1) to join the semiconductor 86 to a
また、従来例2として、主として導電性微片を含まないUV硬化樹脂を用いて実装することも行われている。このような実装は、UV硬化樹脂を基板の上に塗布し、その上に半導体を加熱しながら加圧して、UV硬化樹脂を一旦軟化ないしは溶融させて、半導体および基板間に馴染ませるのに併せ、対向し合う突起状の半導体電極を基板電極に圧接した電気的な接合状態に保って、UV照射によりUV硬化樹脂を硬化させて行われる。これにより、UV樹脂の硬化時の収縮による引き付けにて半導体電極および基板電極間の接合状態をより強めて半導体および基板が接着されると共に両者間の封止がなされる。 In addition, as a conventional example 2, mounting is mainly performed using a UV curable resin that does not include conductive fine particles. In such mounting, a UV curable resin is applied onto a substrate, and a semiconductor is pressurized while being heated, so that the UV curable resin is once softened or melted so as to fit between the semiconductor and the substrate. The process is performed by curing the UV curable resin by UV irradiation while keeping the projecting semiconductor electrodes facing each other in an electrical contact state in pressure contact with the substrate electrode. As a result, the bonding state between the semiconductor electrode and the substrate electrode is further strengthened by the attraction due to the shrinkage when the UV resin is cured, and the semiconductor and the substrate are bonded together, and the both are sealed.
また、従来例3として、導電性微片を含まない接着フィルムを用いて実装することも行われている。このような実装は、基板に接着フィルムを貼った上から、突起状の電極がレベリングされていない半導体を加熱しながら加圧して行われる。これによって、半導体はレベリングされていない突起状の半導体電極が接着フィルムを突き破って基板電極に圧接することでレベリングされると共に電気的な接合状態となり、このレベリング接合状態にて接着フィルムにより基板に接着されるのと同時に両者間が封止される。
ところが、本発明者は上記いずれの実装方式によっても接合不良が発生することを経験しており、特に半導体86は所定の電気的特性が得られないこともある。これは、図16に模式的に示すように、半導体101を加圧ヘッド111によって接合ステージ112上の基板102に圧接しながら実装するのに、半導体101および基板102の半導体電極103および基板電極105の圧接位置に半導体101および基板102に垂直な圧接力F(半導体101に働く状態で図示している。)が半導体101や基板102に対し働くことによる。このような圧接力Fは、半導体電極87、基板電極88相互の接合部、半導体101および基板102の一方または双方に残留応力σが発生し、接合不良を引き起こす要因となる。
However, the present inventor has experienced that bonding failure occurs by any of the above mounting methods, and in particular, the semiconductor 86 may not obtain predetermined electrical characteristics. As schematically shown in FIG. 16, the
また、今日の微細化が進んだICチップにあっては前記残留応力σによって結晶構造に歪みが生じるので、ICチップ内のトランジスタを動作させる電流が変動し、これがトランジスタ特性変動を引き起こし所定の電気特性を得ることができないことがある。 Further, in today's miniaturized IC chips, the crystal structure is distorted by the residual stress σ, so that the current for operating the transistors in the IC chip fluctuates, which causes transistor characteristic fluctuations and a predetermined electric current. The characteristics may not be obtained.
本発明の目的は、十分な電気的接合の基に実装した半導体に所定の電気特性が得られる信頼性の高い半導体装置を提供することにある。 An object of the present invention is to provide a highly reliable semiconductor device in which predetermined electrical characteristics can be obtained in a semiconductor mounted on the basis of sufficient electrical bonding.
上記の目的を達成するために、本発明の半導体装置は、半導体と、基板と、前記半導体に形成された半導体電極と、前記半導体電極に接合された前記基板上の基板電極と、前記半導体と前記基板との間に位置する接着・封止材と、前記基板の前記半導体が位置する面と異なる面に位置するシール層とを有し、前記基板のシール層がない部分を傾斜させ、前記傾斜させた傾斜面にて、前記基板電極と前記半導体電極とを接合したことを特徴としている。 To achieve the above object, a semiconductor device of the present invention includes a semiconductor, a substrate, a semi-conductor electrode formed on the semiconductor, and the board electrode on the substrate that has been engaged against the semiconductor electrode, An adhesive / sealing material located between the semiconductor and the substrate, and a seal layer located on a surface different from the surface where the semiconductor is located on the substrate, wherein the portion of the substrate without the seal layer is inclined is allowed at the inclined surface is inclined, and that it has bonding the semiconductor electrode and the substrate electrode and feature.
このような構成では、半導体および基板の半導体電極および基板電極は、基板の前記傾斜させている傾斜面にて、互いが接合されていることにより、半導体および基板が接着・封止材による接合過程での接着・封止を受けている間、半導体電極および基板電極間に働く力を、接合方向分力と、基板の傾斜面に平行な傾斜方向分力とに分解して所定の接合状態に保たれ、傾斜方向分力は半導体および基板に接合方向の内部応力を生じさせる働きはしないので、その分半導体および基板の接合による内部残留応力が低減する。 In such a configuration, semi-conductor electrode and the substrate electrode of the semiconductor and the substrate, at the inclined surface that is the tilt of the substrate, by each other are joined, a semi-conductor and the substrate with an adhesive-sealant while undergoing bonding and sealing in the joining process, the work rather force to the semiconductor electrode and the substrate electrodeposition machining gap, the welding direction component force, is decomposed into parallel tilt direction component force on the inclined surface of the substrate a predetermined In this case, the component force in the tilt direction does not act to cause internal stress in the bonding direction in the semiconductor and the substrate, so that the internal residual stress due to the bonding between the semiconductor and the substrate is reduced accordingly.
上記において、さらに、前記半導体を前記傾斜面で屈曲させたものとすることができる。In the above, the semiconductor may be further bent at the inclined surface.
このような構成では、半導体および基板間で圧接状態に保持して互いが電気的に接合されている半導体電極および基板電極の互いに対向し合う組は、その圧接面の一方または双方が前記対向し合う方向において圧接の方向に直角な向きに対して傾斜していることにより、圧接状態での半導体および基板が接着・封止材による接合状態での接着・封止を受けている間、半導体電極および基板電極の圧接面に垂直に働く圧接力を、半導体および基板に垂直な圧接方向分力と、半導体および基板に平行で圧接方向に直角な圧接方向直角分力とに分解するが、接合している半導体電極と基板電極との組の互いが対向し合う組間で、前記対向し合う方向において互いに逆向きな圧接方向直角分力を生じさせて半導体や基板を介し釣り合わせ半導体や基板を移動させないので、半導体や基板の移動を阻止する特別な措置なしにも、前記所定の接合状態をよく保ち、これが緩むことはない。また、圧接方向直角分力は半導体電極、基板電極の接合状態維持に貢献はするが、半導体および基板に圧接方向の内部応力を生じさせる働きはしないので、その分半導体および基板の圧接による内部残留応力が低減する。 In such a configuration, the semiconductor electrode and the substrate electrode, which are held in pressure contact between the semiconductor and the substrate and are electrically connected to each other, have one or both of the pressure contact surfaces facing each other. By being inclined with respect to the direction perpendicular to the direction of press contact in the mating direction, the semiconductor electrode while the semiconductor and the substrate in the press contact state are bonded / sealed in a bonded state by an adhesive / sealing material The pressure force acting perpendicularly to the pressure contact surface of the substrate electrode is decomposed into a force component in the pressure direction perpendicular to the semiconductor and the substrate and a force component perpendicular to the pressure direction parallel to the semiconductor and the substrate, but perpendicular to the pressure direction. A pair of semiconductor electrodes and substrate electrodes that are opposed to each other, in which the perpendicular force components in the pressing direction opposite to each other in the opposing direction are generated to balance the semiconductor and the substrate via the semiconductor and the substrate Since not moved, even without special measures to prevent the movement of the semiconductor and the substrate, keeping well the predetermined bonding condition, it will not loosen. In addition, although the perpendicular component force in the pressure direction contributes to maintaining the bonding state of the semiconductor electrode and the substrate electrode, it does not work to cause internal stress in the pressure direction in the semiconductor and the substrate. Stress is reduced.
上記において、さらに、前記傾斜面は、前記基板の端である一辺の部分であるものとすることができる。In the above, the inclined surface may be a part of one side which is an end of the substrate.
上記において、さらに、前記一辺の部分に外部電極を設けたものとすることができる。In the above, an external electrode may be provided on the one side.
上記において、さらに、前記シール層は、レジストであるものとすることができる。In the above, the seal layer may be a resist.
上記において、さらに、前記半導体は、メモリチップであり、さらに、前記基板のシール層がない部分にコントロールチップが前記基板に接合されているものとすることができる。In the above, the semiconductor may be a memory chip, and a control chip may be bonded to the substrate at a portion where the sealing layer of the substrate is not provided.
上記において、さらに、半導体装置は、SDメモリカードであるものとすることができる。In the above, the semiconductor device may be an SD memory card.
本発明の半導体装置によれば、基板の前記傾斜させている傾斜面にて接合されている半導体電極および基板電極の組による接合位置では、半導体および基板が接合過程で接着・封止を受けている間、互いの接合面間に働く圧接力を、接合方向分力と、基板の傾斜面に平行な傾斜方向分力とに分解して所定の接合状態を保ち、傾斜方向分力が半導体および基板に接合方向の内部応力を生じさせる働きをしない分、半導体および基板の接合による内部残留応力を低減するので、半導体や基板の内部残留応力に弱い部分に適用して、接合不良が生じたり、半導体に所定の電気特性が得られなくなるようなことを防止することができ、信頼性の高い実装が実現する。 According to the semiconductor device of the present invention, the semiconductor and the substrate are bonded and sealed in the bonding process at the bonding position of the set of the semiconductor electrode and the substrate electrode bonded on the inclined inclined surface of the substrate. during are, the pressure contact force acting between the bonding surfaces to each other, the bonding direction component force, is decomposed into parallel tilt direction component force on the inclined surface of the substrate maintaining a predetermined bonding condition, the inclination direction component force semiconductor and Since it does not work to generate internal stress in the bonding direction on the substrate, it reduces the internal residual stress due to the bonding of the semiconductor and the substrate. It is possible to prevent the predetermined electrical characteristics from being obtained in the semiconductor, and to realize highly reliable mounting.
以下、本発明の実施の形態に係る半導体装置につき、図を参照しながら詳細に説明し、本発明の理解に供する。なお、以下に示す実施の形態は本発明の具体例であって、本発明の技術的範囲の記載事項を限定するものではない。 Hereinafter, a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the drawings for understanding of the present invention. The following embodiments are specific examples of the present invention and do not limit the items described in the technical scope of the present invention.
本実施の形態の半導体装置は、場合別に代表的に例示した、図1に示す例、図2に示す例、図3に示す例、図4に示す例、図5に示す例、図6に示す例、図7に示す例、図8に示す例、図9に示す例、図10に示す例、図11に示す例、図12に示す例、図13に示す例、図14に示す例、図15に示す例、図16に示す例のように、半導体1、1B、1C、1Dと、基板2と、半導体1に形成された複数の半導体電極3と、この半導体電極3に図1(b)の模式図のようにステージ11および加圧ヘッド12間でのアクチュエータ13などによる加圧力にてV方向の圧接を伴い電気的に接合された基板2上の複数の基板電極2Aと、半導体1と基板2との間に位置する接着・封止材4と、を備えている。半導体1は既述したベアIC、CSP、BGAのいずれでも使用できる。しかし、これに限られることはなく表面弾性波デバイスなどを単体で取り扱い実装対象とする場合を含む。また、基板2は電子回路用プリント基板であるが、既述したようにインタポーザや各種電子部品が装着される他の部品などの被装着体を意味する。接着・封止材4は、既述した異方性導電接着剤、UV硬化樹脂、導電性微片を含まない接着フィルムを用いてよいが、これに限られることはない。多くの場合、半導体電極3はワイヤボンディングなどにより形成した1段ないしは2段形態の突起状電極、いわゆるバンプとされ、基板電極4はプリント配線の一部として平坦に形成される。
The semiconductor device of this embodiment is representatively exemplified in each case, the example shown in FIG. 1, the example shown in FIG. 2, the example shown in FIG. 3, the example shown in FIG. 4, the example shown in FIG. Example shown in FIG. 7, example shown in FIG. 8, example shown in FIG. 9, example shown in FIG. 10, example shown in FIG. 11, example shown in FIG. 12, example shown in FIG. 13, example shown in FIG. 15, the
しかし、本実施の形態は、上記例示の各半導体装置において、基板電極2Aと半導体電極3との少なくとも1つの組は、それら基板電極2Aおよび半導体電極3の一方または双方が圧接の方向Vに直角な向きHに対して角度θ傾斜した圧接面2A−1(図1〜図5、図7〜図15)または圧接面3−A(図3、図6)を有して接合されていることを特徴としている。従って、例えば図3、図6に示す例のように半導体電極3に傾斜した圧接面3−Aを形成するには、ワイヤボンディングによって形成したバンプと称される突起状の半導体電極3に対し、切断や傾斜面の押し付けによる加工によって傾斜した圧接面3−Aとすればよいが、傾斜した圧接面3−Aとしない場合は特に突起電極としなくてよくなる。また、図1〜図5に示す各例のように、基板電極2Aに基板2の面から傾斜した圧接面2A−1を形成するには突起電極として加工するのが好適となるが、プリント配線によっては形成が困難であるため、平坦なプリント配線、電極上にワイヤボンディングなどによって突起状電極を形成した後、傾斜した圧接面2A−1を加工により形成することになる。
However, according to the present embodiment, in each of the semiconductor devices illustrated above, at least one set of the
以上のように、互いの圧接面の一方または双方が図1(b)に基板電極2Aにて代表して示すように圧接方向Vに直角な向きHに対して傾斜した圧接面2A−1(またはおよび3A)とされていると、半導体1および基板2間で圧接状態に保持して互いが電気的に接合されている半導体電極3および基板電極2Aは、その圧接面2A−1(またはおよび3A)が圧接方向Vに直角な向きHに対して傾斜していることにより、圧接状態での半導体1および基板2が接着・封止材4による接合状態での接着・封止を受けている間、半導体電極3および基板電極2Aの傾斜した圧接面2A−1(またはおよび3A)に垂直に働く圧接力Fを、半導体1および基板2に垂直な圧接方向分力F1と、半導体1および基板2に平行で圧接方向Vに直角な圧接方向直角分力F2とに分解して所定の接合状態に保たれ、圧接方向直角分力F2は半導体1および基板2に圧接方向の内部応力を生じさせる働きはしないので、その分半導体1および基板2の圧接による内部残留応力が低減する。
As described above, one or both of the pressure contact surfaces are pressed against the direction H perpendicular to the pressure direction V as shown by the
この結果、圧接面2A−1(またはおよび3A双方)が、接合時の圧接の方向Vに直角な向きHに対して傾斜して電気的に接合されている半導体電極3および基板電極2Aの組がある接合位置では、半導体1および基板2が圧接状態で接着・封止を受けている間、互いの圧接面2A−1(またはおよび3A)に垂直に働く圧接力Fを、半導体1および基板2に垂直な圧接方向分力F1と、半導体1および基板2に平行で圧接方向Vに直角な圧接方向直角分力F2とに分解して所定の接合状態を保ち、圧接方向直角分力F2が半導体1および基板2に圧接方向の内部応力を生じさせる働きをしない分、半導体1および基板2の圧接による内部残留応力を低減するので、半導体1や基板2の内部残留応力に弱い部分に適用して、接合不良が生じたり、半導体1などに所定の電気特性が得られなくなるようなことを防止することができ、信頼性の高い実装が実現する。また、半導体1や基板2の残留内部応力に弱い箇所に限って適用することにより、圧接面2A−1(またはおよび3A)を形成する不要な手間が省けるし、圧接方向直角分力F2が不要に働いて加圧ヘッド12に吸着などして保持されているだけの半導体1が移動して位置ずれする、具体的には基板電極2Aに対する半導体電極3の位置がずれる電極ずれなどの原因になるのを防止しやすい。基板2は位置固定しやすく特に問題とはならない。
As a result, the set of the
図1(a)、図2に示す例では、特に、傾斜した圧接面2A−1(またはおよび3A)を有して互いに接合されている基板電極2A、半導体電極3の組が複数あって、互いに対向し合う組どうしにおいて、圧接面2A−1(またはおよび3A)が前記対向し合う方向に同じ側、図では右側に向いて傾斜したものとしている。このため、圧接方向直角分力F2は同じ側に向いて生じ、半導体1を図の右側に移動させやすくなるが、向きHに対する傾斜の角度θを小さ目に調整することによって移動を防止することができる。しかし、角度θが小さすぎると圧接方向直角分力F2が小さくなり圧接方向分力F1がより大きくなり過ぎるので、半導体1や基板2の圧接時の残留内部応力による接合不良や所定の電気特性が得られない原因になる。
In the example shown in FIGS. 1A and 2, in particular, there are a plurality of sets of the
そこで、本発明者は、傾斜の角度θに対する、接合ピッチが80μmにおいて問題となる位置ずれ、半導体(IC)の特性不良の関係につき実験したところ、下記表1のようになった。 Therefore, the present inventor conducted an experiment on the relationship between the tilt angle θ and the misalignment at the junction pitch of 80 μm and the semiconductor (IC) characteristic failure. The results are shown in Table 1 below.
表1は、傾斜角θを1°、5°、10°、30°、45°、60°、80°の7通りに設定して、各角度で半導体1を100個ずつ実装したときの位置ずれや特性不良に該当した個数を示している。位置ずれは10°から1個が発生し、30°では5個となり、45°では7個となり、60°では10個とやや多いが採算内である。これに対し80°では30個と実用に耐えない結果となった。また、特性不良は1°では10個発生し実用に耐えないが、5°では1個となり十分実用でき、10°以上では発生しなかった。これを総合評価すると、本発明の実施例とする有効範囲は5°〜60°であるが、外観できず検査しにくい内部欠陥を重要欠陥とする立場からは、10°〜60°の範囲がよく、採算性も十分に配慮すると10°〜30°とするのがさらに好適である。しかし、これに限られることはない。他の実施例においても上記と同様の結果が得られる。
Table 1 shows the positions at which 100
図2に示す例は、特に、図1に示す例の接着・封止材4に無機フィラー9を30〜70%含有したものを採用している。これにより、接着・封止材4は温度変化によって生じる応力が軽減して半導体1への応力影響を小さくするので、半導体1の内部応力による特性変化を抑えられ、寿命の増大が図れる。
The example shown in FIG. 2 employs, in particular, an adhesive / sealing
図3に示す例では、基板電極2Aおよび半導体電極3が共に当初から傾斜した圧接面2A−1、3Aを有して互いに接合されている。これにより、圧接による図1(b)に示すような半導体電極3側などの変形なしに十分な広さの接合面積が得られるので、圧接力Fを小さくしても接合不良が生じにくく、前記5°でも前記さらに好適な範囲となり得る。
In the example shown in FIG. 3, the
図3に示す例では、さらに、基板電極2Aおよび半導体電極3の当初から傾斜した圧接面2A−1、3A間に導電性微片5を介在させて電気的な接合を行っている。これによって、圧接力Fをさらに小さくしても電気的な接合効率を高められる分だけ、傾斜した圧接面2A−1またはおよび3Aの傾斜の角度θをさらに小さくしやすく、図1に示す場合の接合の高信頼性を損なわない半導体1の位置ずれ防止に好適となる。従って、前記5°より小さい角度θでも前記さらに好適な範囲に入り得る。
In the example shown in FIG. 3, electrical bonding is further performed by interposing the conductive
図4に示す例、図5に示す例、図6に示す例では、傾斜した圧接面2A−1またはおよび3Aを有して接合されている半導体電極3と基板電極2Aとの組の互いが対向し合う組間において、半導体1および基板2間の空間において前記対向し合う方向に互いに逆向きな内向きまたは外向きとなり圧接方向Vに直角で互いに逆向きな圧接方向直角分力F2を生じさせる向きに傾斜している。これにより、接合している半導体電極3と基板電極2Aとの組の互いが対向し合う組間において、互いに逆向き生じる圧接方向直角分力F2が半導体1や基板2を介し釣り合い半導体1や基板2を移動させない。従って、半導体1や基板2の移動を阻止する特別な措置なしにも、所定の接合状態をよく保ち、これが接着・封止の間緩むことはない。圧接面2A−1またはおよび3Aの傾斜の角度θを大きくして圧接時の残留応力による接合不良や所定の電気特性が得られなくなるのを確実に防止しながら、半導体1の基板2に対する位置ずれも防止し、半導体装置製造上の歩留まりを高められる。従って、位置ずれが生じにくく、前記60°やそれ以上の角度θでも前記さらに好適な範囲に入り得る。しかし、圧接される基板電極2Aや半導体電極3の一方または双方に圧接方向Vと直角な向きに変形して逃げ接合不良の原因になるような大きな角度θは外す必要がある。
In the example shown in FIG. 4, the example shown in FIG. 5, and the example shown in FIG. 6, the pair of the
このような互いに逆向きな接合方向直角分力F2の釣り合いによる位置ずれ防止効果は、それら互いに逆な接合方向直角分力F2が生じる基板電極2A、半導体電極3の各組の内側域や外側位置に、向きHに平行な圧接面を有して接合された基板電極2Aおよび半導体電極3の組みがあっても発揮される。
The effect of preventing misalignment due to the balance of the mutually perpendicular bonding direction perpendicular component forces F2 is such that the pair of
特に、図4に示す例では、前記互いに逆向きな圧接方向直角分力F2は、その釣り合い上、半導体1に圧縮を与える向き、つまり半導体1および基板2間に形成される空間における内向きとなっており、圧接方向Vに直角な向きの耐圧縮性が高い半導体1に好適となり、基板2には引っ張り力が働くことになるので、圧接方向Vに直角な向きの耐引っ張り性が高い基板2に好適となる。
In particular, in the example shown in FIG. 4, the opposite pressure direction perpendicular component forces F <b> 2 opposite to each other are in a direction to apply compression to the
また、反対に、図5に示す例、図6に示す例では、互いに逆向きな圧接方向直角分力F2は、その釣り合い上半導体1に引っ張りを与える向き、つまり半導体1および基板2間に形成される空間における外向きとなっており、圧接方向Vに直角な向きの耐引っ張り性が高い半導体1に好適となり、基板2には圧縮力が働くことになるので、圧接方向Vに直角な向きの耐圧縮性が高い基板2に好適となる。
On the other hand, in the example shown in FIG. 5 and the example shown in FIG. 6, the pressure direction perpendicular component forces F <b> 2 that are opposite to each other are formed in the direction in which the
これら互いに逆向きな接合方向直角分力F2の圧縮と引っ張りの釣り合い方式の選択は、半導体1や基板2の位置や向きで耐圧縮性、耐引っ張り性が異なる場合、その位置や向きでの耐圧縮性、耐引っ張り性に合せた部分的に異なった選択をすることもできる。
The selection of the compression and tension balance method of these mutually perpendicular joining direction perpendicular component forces F2 is selected when the compression resistance and the tensile resistance are different depending on the position and orientation of the
図7に示す例では、基板電極2Aは、基板2の一面側に凸他面側に凹の反り形状による圧接方向Vに直角な向きに対し半導体1と前記基板2との間に形成される空間において外向きまたはおよび内向き、図示例では凸の反り形状にて外向きとなる圧接方向Vに直角な向きに対する傾斜により、傾斜した圧接面2A−1を有して対向し合うように位置し、半導体電極3と接合されている。これにより、基板2の互いに対向して位置する複数の基板電極2Aは、基板2の凸(またはおよび凹)の反り形状にて半導体1と基板2との間に形成される空間において外向き(またはおよび内向き)となる圧接方向Vに直角な向きに対する傾斜により、傾斜した圧接面2A−1を有して半導体電極3と接合されていて、半導体1および基板2が圧接状態を保って接着・封止材4による接着・封止を受けている間、その圧接面2A−1に垂直に働く圧接力Fを、半導体1に垂直な圧接方向分力F1と、半導体1に平行で前記空間に対し外向き(またはおよび内向き)に対向し合う互いに逆向きで釣り合う圧接方向直角分力F2と、に分解して、半導体電極3と所定の接合状態によく保たれ、これが緩むことはない。また、圧接方向直角分力F2は半導体1および基板2に圧接方向Vの内部応力を生じさせる働きはしないので、その分半導体1および基板2の圧接による内部残留応力が低減する。特に、基板電極2Aの圧接面2A−1の傾斜は基板2の反り形状によるもので、半導体電極3や基板電極2Aに半導体1や基板2の面に対して傾斜を持たせた特殊な形態に形成しなくてもよい上、予め反らせた基板2を採用して実現するが、基板2の反り形状も図示したように凸の支持面11aで基板2を支持して半導体1を圧接したときの反り変形によるものとすることにより、基板2を予め反らせておく手間も省略できる。なお、基板2の反り形状は接着・封止材4による接着・封止によって固定される。
In the example shown in FIG. 7, the
図8に示す例では、反り形状の基板2の凸面側、凹面側の双方に半導体1、1Bを実装してあり、凸面で対向し合う基板電極2Aは半導体1と基板2との間に形成される空間において外向きに傾斜して半導体電極3と接合されて、接合時半導体1に引っ張りを与える圧接方向直角分力F2を生じさせるが、凹面で対向し合う基板電極2Aは半導体1Bと基板2との間に形成される空間において内向きに傾斜して半導体電極3Bと接合されて、接合時半導体1に圧縮を与える圧接方向直角分力F2を生じさせる。従って、半導体1は耐引っ張り性の高いものに適用し、半導体1Bは耐圧縮性に高いものに適したものとなる。この場合も、予め反らせた基板2を採用して実現するが、基板2の反り形状も図7に示す例のように上に凸の支持面基板2を支持して半導体1を圧接したときの反り変形によるものとすることにより、基板2を予め反らせておく手間が省略でき、半導体1の実装後に半導体1Bを実装すればよい。
In the example shown in FIG. 8, the
図9に示す例では、図8に示す例のように反り形状の基板2の両面に第1、第2の半導体1C、1を実装しているが、特に、互いに接合される第1半導体電極3c、3cどうしと基板電極2A、2Aどうしは同一の第1対向距離L1を有して対向配置され、互いに接合される半導体電極3、3どうしおよび基板電極2A、2Aどうしは互いに同一で第1対向距離L1より大きな第2対向距離L2を有して対向配置され、第1対向距離L1域は基板2上で第2対向距離L2域内に位置し、対向し合う第1対向距離L1を有して対向し合う基板電極2A、2Aどうしおよび第2対向距離L2を有して対向し合う基板電極2A、2Aどうしは、基板2の半導体1C側に凹で半導体1側に凸の反り形状により、凹側では、圧接方向Vに直角な向きに対し対向し合う方向に互いに逆向きな半導体1Cおよび基板2間の空間において内向きとなるように傾斜した圧接面2A−1を有して半導体電極Cと接合されている。凸側では、圧接方向Vに直角な向きに対し対向し合う方向に互いに逆向きな半導体1Cおよび基板2間の空間において外向きとなるように傾斜した圧接面2A−1を有して半導体電極3と接合されている。これにより、図8の例の場合同様に、予め反り形状を持たせた基板2により実現するが、基板2の第1、第2半導体1、1Cのいずれかを実装したときの、あるいはそれらを同時に圧接したときの第1、第2対向距離L1、L2の大小の違いを利用した反り変形によるものとすることにより、基板2の反り形状を予め付与しておく手間も省略できる。
In the example shown in FIG. 9, the first and
図10に示す例では、基板2は、基板電極2Aを有した互いに対向し合う各辺部2a、2bがそれらの間の中央部よりも耐屈曲性が小さく、両辺部2a、2bにある基板電極2Aどうしは、基板2の各辺部2a、2bの半導体1と基板2との間に形成される空間において前記対向する方向にて外向きとなる圧接方向Vに直角な向きに対する互いに逆向きな傾斜により、傾斜した圧接面2A−1を有して半導体電極3と接合されている。これにより、基板電極2Aの圧接面2A−1の傾斜は基板2の両辺部2a、2bの傾斜によるもので、半導体電極3や基板電極2Aに半導体1や基板2の面に対して傾斜を持たせた特殊な形態に形成しなくてもよい上、基板2の両辺部2a、2bの傾斜も中央部よりも耐屈曲性が小さく屈曲しやすいことを利用した予めの変形によっても実現するが、半導体1の圧接による変形によるものとすることにより、基板2の両辺部2a、2bを予め傾斜させておく手間も省略できる。図示例では基板2の両辺部2a、2bが中央部よりも厚さが小さくなる段差14を有したものであることにより、中央部よりも耐屈曲性が小さくなるものとなっている。また、段差14は基板2を平坦な支持面で支持したときに両辺部2a、2bを浮かせて半導体1の圧接により傾斜させやすくもする。しかし、これに限られることはなく、材質や内部構造など他の要因の違いを利用したものとしてよいし、また段差14は支持面側に設けて両辺部2a、2bを浮かせ圧接時に傾斜させやすくなっている。
In the example shown in FIG. 10, the
図11に示す例は、基板2は、半導体1の一辺部1aに有した半導体電極3と接合された基板電極2Aを有した一辺部2aが他辺部2b側よりも耐屈曲性が小さく、基板2の一辺部2aにある基板電極2Aは、基板2の一辺部2aの半導体1と基板2との間に形成される空間において外向きとなる圧接方向Vに直角な向きに対する傾斜により、傾斜した圧接面2A−1を有して半導体電極3と接合されている。この場合も、基板電極2Aの圧接面2A−1の傾斜は基板2の一辺部2aの傾斜によるもので、半導体電極3や基板電極2Aに半導体1や基板2の面に対して傾斜を持たせた特殊な形態に形成しなくてもよい上、基板2の一辺部2aの傾斜も予め成形しておいても実現するが、他辺部2b側よりも耐屈曲性が小さく屈曲しやすいことを利用した半導体1の一辺1a側での圧接による変形によるものとすることにより、基板2の一辺部2aを予め傾斜させておく手間も省略できる。図示例では基板2の一辺部2aが他辺部2b側の裏面に形成したフォトレジスト層6の厚さ分だけ厚さが小さくなる段差14を有したものであることと、かつフォトレジスト層6を有しないことにより、他辺部2b側よりも耐屈曲性が小さくなるものとなっている。また、段差14は基板2を平坦な支持面で支持したときに両辺部2a、2bを浮かせて半導体1の圧接により傾斜させやすくもする。しかし、これに限られることはなく、材質や内部構造など他の要因の違いを利用したものとしてよいし、また段差14は支持面側に設けて一辺部2aを浮かせられる。本例では、別の半導体1Dをも組み合わせ実装してメモリカード、特に小型なSDメモリカード(Secure Digital memory card)、さらに小さいミニSDメモリカードを形成しており、半導体1の特に残留内部応力に対して弱い一辺部1a側での半導体電極3、基板電極2A間の接合位置にて、傾斜した圧接面2A−1による残留内部応力を軽減するようにしている。ちなみに、SDメモリカードは通常、図の左右方向寸法である長さが14.9mm以上15.1mm以下、図の奥行方向寸法である幅が10.9mm以上11.1mm以下、図の上下方向寸法である厚さが0.9mm以上1.1mm以下である。基板2の厚さはFR−4相当のガラスエポキシ樹脂基板の場合、0.1mm、半導体1はメモリチップ、半導体1Dはコントロールチップであり、いずれも厚さは0.05mm以上0.3mm以下である。しかし、これらの寸法データは本実施の形態で示す各基板2や半導体1〜1Dにも対応する。
In the example shown in FIG. 11, the
図12に示す例では、基板2の裏面に、図11に示すフォトレジスト層6に代えてシール層8を設け段差14を形成した点が相違している。
The example shown in FIG. 12 is different in that a
図10、図11、図12の各例において、段差14によって基板2に生じるデッドスペースを利用して一辺部2aの裏面に図13に示す例で代表しているように外部電極7を設けることによりメモリカードなどのさらなる薄型化が図れる。
10, 11, and 12, the external electrode 7 is provided on the back surface of the one side portion 2 a using the dead space generated in the
図14に示す例では、基板2を支持する支持面11aの、傾斜した圧接面2A−1を持った基板電極2Aに対応する位置に、基板2の変形を許容する凹部15を形成しておき、半導体1の圧接を伴い半導体電極3が電気的に接合されたとき、基板電極2Aを介し基板2が凹部15に沿って窪むように変形されたとき、基板電極2Aが基板2の一部と共に傾き傾斜した圧接面2A−1となって接合され、半導体1の基板電極2A、半導体電極3間の接合位置での残留内部応力が軽減されるようにしている。この場合も、予め変形させておけるが、半導体1の圧接時に変形されるようにすることで、予め変形させておく手間を省略することができる。
In the example shown in FIG. 14, a
図15に示す例でも、基板2のフォトレジスト層6やシール層8による段差14を利用して半導体1の圧接を伴う接合時に基板2の一辺部2aを傾斜させて、基板電極2Aに傾斜した圧接面2A−1を持たせて半導体1の一辺部の半導体電極3と接合させているが、本例では他の場合とは異なり、前記圧接のための加圧ヘッド10に半導体1の一辺1a側を傾斜させる傾斜凸部10aを設けておき、半導体1を加圧ヘッド10により加圧して基板2側に圧接させる過程で、傾斜凸部10aが半導体1の一辺側を図示のように傾斜するように屈曲変形させることで、半導体1の他の部分よりも基板2への押し付け量を高め、基板2の一辺部2aを、基板電極2Aを介し押動し傾斜させたものとしている。このような半導体1の屈曲変形は近時の薄型化によって可能となっており、例えばシリコン材で5°程度の傾斜への屈曲変形による内部応力は、半導体1の圧接により問題となる残留内部応力に比し軽微である。従って、半導体1の一部を屈曲させることにより基板2に屈曲変形をもたらし、基板電極2Aの基板2に平行な電極面を傾斜した圧接面2A−1として圧接力Fの圧接方向分力F1と圧接方向直角分力F2とに分解することは、半導体1を圧接による残留内部応力軽減に有効である。
Also in the example shown in FIG. 15, one side 2 a of the
本発明は。基板に半導体を圧接を伴い電気的に接合して接着・封止材により接着・封止して実装する技術に実用でき、十分な接合の基に実装した半導体に所定の電気特性を保証でき、信頼性の高いものとなる。 The present invention. It can be put into practical use in the technology of bonding the semiconductor to the substrate with pressure contact, bonding and sealing with adhesive / sealing material, and guaranteeing the predetermined electrical characteristics to the semiconductor mounted on the basis of sufficient bonding, It will be highly reliable.
1、1B、1C、1D 半導体
1a 一辺部
2 基板
2a 一辺部
2b 他辺部
2A 基板電極
2A−1 傾斜した圧接面
3 半導体電極
3A 傾斜した圧接面
4 接着・封止材
L1 第1対向距離
L2 第2対向距離
1, 1B, 1C, 1D Semiconductor 1a One
Claims (7)
基板と、
前記半導体に形成された半導体電極と、
前記半導体電極に接合された前記基板上の基板電極と、
前記半導体と前記基板との間に位置する接着・封止材と、
前記基板の前記半導体が位置する面と異なる面に位置するシール層とを有し、
前記基板のシール層がない部分を傾斜させ、前記傾斜させた傾斜面にて、前記基板電極と前記半導体電極とを接合したことを特徴とする半導体装置。 Semiconductors,
A substrate,
A semiconductor electrode formed on the semiconductor;
A substrate electrode on the substrate engaged against the semiconductor electrode,
An adhesive / sealing material positioned between the semiconductor and the substrate;
A seal layer located on a different surface from the surface on which the semiconductor of the substrate is located
A semiconductor device , wherein a portion of the substrate without a sealing layer is inclined, and the substrate electrode and the semiconductor electrode are bonded to each other at the inclined inclined surface .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007176037A JP4943959B2 (en) | 2007-07-04 | 2007-07-04 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007176037A JP4943959B2 (en) | 2007-07-04 | 2007-07-04 | Semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009016522A JP2009016522A (en) | 2009-01-22 |
JP2009016522A5 JP2009016522A5 (en) | 2010-05-13 |
JP4943959B2 true JP4943959B2 (en) | 2012-05-30 |
Family
ID=40357083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007176037A Expired - Fee Related JP4943959B2 (en) | 2007-07-04 | 2007-07-04 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4943959B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101849117B1 (en) * | 2011-10-19 | 2018-04-18 | 에스케이하이닉스 주식회사 | Packages of electronic device comprising connecting bump, system comprising the same and methods for fabricating the same |
KR101735983B1 (en) * | 2013-03-07 | 2017-05-15 | 스미또모 베이크라이트 가부시키가이샤 | Adhesive film, adhesive film integrated with dicing sheet, adhesive film integrated with back grind tape, adhesive film integrated with back grind tape cum dicing sheet, laminate, cured product of laminate, semiconductor device, and process for producing semiconductor device |
JP2021090030A (en) * | 2019-12-06 | 2021-06-10 | 富士電機株式会社 | Semiconductor device and manufacturing method for semiconductor device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0472659A (en) * | 1990-07-12 | 1992-03-06 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
JPH0992683A (en) * | 1995-09-25 | 1997-04-04 | Fujitsu Ltd | Semiconductor device |
JPH1079405A (en) * | 1996-09-04 | 1998-03-24 | Hitachi Ltd | Semiconductor device and electronic component mounting the same |
JPH10144728A (en) * | 1996-11-14 | 1998-05-29 | Sony Corp | Surface mount component and printed-wiring board using this |
JP2000031340A (en) * | 1998-07-15 | 2000-01-28 | Murata Mfg Co Ltd | Electronic component |
CN1207785C (en) * | 2000-03-21 | 2005-06-22 | 三菱电机株式会社 | Semiconductor device, method of manufacturing electronic device, electronic device and portable information terminal |
JP2004119550A (en) * | 2002-09-25 | 2004-04-15 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
-
2007
- 2007-07-04 JP JP2007176037A patent/JP4943959B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009016522A (en) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2833326B2 (en) | Electronic component mounted connector and method of manufacturing the same | |
US5525545A (en) | Semiconductor chip assemblies and components with pressure contact | |
JPH0582038B2 (en) | ||
JP2009141269A (en) | Packaging method and apparatus of electrical component | |
JP4095049B2 (en) | High reliability semiconductor device using electrode hermetic sealing | |
JP3914431B2 (en) | Manufacturing method of semiconductor device | |
JP2001281300A (en) | Device and method for inspecting semiconductor chip or package | |
JP4943959B2 (en) | Semiconductor device | |
JP2009141267A (en) | Packaging method and apparatus of electrical component | |
JP3833669B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2005340393A (en) | Small-sized mount module and manufacturing method thereof | |
JP3509642B2 (en) | Semiconductor device mounting method and mounting structure | |
Frisk et al. | The effects of chip and substrate thickness on the reliability of ACA bonded flip chip joints | |
JP3932279B2 (en) | Mounting structure, optical sensor module and optical sensor module mounting structure | |
JP3055193B2 (en) | Circuit connection method and liquid crystal device manufacturing method | |
JP3971314B2 (en) | Semiconductor manufacturing equipment | |
JP2005353854A (en) | Wiring board and semiconductor device using the same | |
JP2013048300A (en) | Thermo-compression bonding apparatus and packaging method of electric component | |
JP2000150577A (en) | Wiring substrate and manufacture thereof, semiconductor device, and electronic part using the same and manufacture thereof | |
JP2005121757A (en) | Substrate connecting structure, electronic component, liquid crystal display device, and method for manufacturing electronic component | |
JP2006179811A (en) | Method of packaging semiconductor device and its packaging device | |
JP2006324298A (en) | Apparatus and method for manufacturing semiconductor integrated circuit device | |
KR101178840B1 (en) | Substrate for semiconductor package and semiconductor package using the substrate and method of manufacturing semiconductor package using the same | |
JP2000216198A (en) | Semiconductor device and its manufacture | |
JP2006186127A (en) | Apparatus and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090522 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4943959 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |