JP4934217B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP4934217B2
JP4934217B2 JP2010293659A JP2010293659A JP4934217B2 JP 4934217 B2 JP4934217 B2 JP 4934217B2 JP 2010293659 A JP2010293659 A JP 2010293659A JP 2010293659 A JP2010293659 A JP 2010293659A JP 4934217 B2 JP4934217 B2 JP 4934217B2
Authority
JP
Japan
Prior art keywords
payout
signal
game
random number
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010293659A
Other languages
English (en)
Other versions
JP2011062565A (ja
Inventor
詔八 鵜川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2010293659A priority Critical patent/JP4934217B2/ja
Publication of JP2011062565A publication Critical patent/JP2011062565A/ja
Application granted granted Critical
Publication of JP4934217B2 publication Critical patent/JP4934217B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、パチンコ遊技機等の遊技機に係り、詳しくは、可変表示の実行条件が成立した後に可変表示の開始条件が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置を備え、遊技領域における入賞領域に遊技媒体が入賞したことに基づいて景品として景品遊技媒体を払い出し、可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態に制御する遊技機に関する。
パチンコ遊技機等の遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個数の賞球を遊技者に払い出すものが数多く提供されている。さらに、液晶表示装置（以下ＬＣＤ：Liquid Crystal Display）等の表示装置上に所定の識別情報（以下、表示図柄）を更新表示やスクロール表示させることで可変表示を行い、その表示結果により所定の遊技価値を付与するか否かを決定する、いわゆる可変表示ゲームによって遊技興趣を高めたものがある。
可変表示ゲームの１つとして行われる特図ゲームは、始動入賞口を通過する遊技球の検出（可変表示の始動条件が成立したこと）に基づいて表示図柄の可変表示を行い、表示図柄の可変表示が完全に停止した際の停止図柄態様が予め定められた特定表示態様となっている場合を「大当り」とするゲームである。この特図ゲームにおいて「大当り」となると、大入賞口又はアタッカと呼ばれる特別電動役物を開放状態とし、遊技者に対して遊技球の入賞が極めて容易となる状態を一定時間継続的に提供する。こうした状態を「特定遊技状態」あるいは「大当り遊技状態」という。
こうした遊技機における遊技の進行は、マイクロコンピュータ等による遊技制御手段によって制御される。ここで、賞球払出の制御を行う払出制御手段が、遊技制御手段を搭載した遊技制御基板（主基板）とは別の払出制御基板に搭載されている場合、遊技の進行は主基板に搭載された遊技制御用マイクロコンピュータによって制御される。そのため、入賞に基づく賞球の個数は遊技制御手段によって決定され、賞球個数を示す制御コマンドが払出制御用マイクロコンピュータに送信される。そして、払出制御用マイクロコンピュータは、遊技制御用マイクロコンピュータからの制御コマンドに基づいて、入賞に対応した個数の賞球を払い出す処理を実行する。
また、停電等の電力供給停止時に遊技状態を保存するため、電源電圧の低下を検出する電源監視手段からの検出信号を主基板と払出制御基板に入力し、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータのそれぞれにより、電力供給が停止するときの状態を復元するためのデータを保存する処理を実行させるものが提案されている（例えば特許文献１）。この特許文献１に記載の技術によると、遊技機に対する電力供給が開始されたときに、払出制御用マイクロコンピュータの立上がり（制御動作が実行可能になること）に対して、遊技制御用マイクロコンピュータの立上がりを遅らせるように構成することで、遊技制御用マイクロコンピュータから払出制御用マイクロコンピュータに送信されるコマンドを払出制御手段が確実に受信することが可能になる。さらに、特許文献１に記載の技術によると、１つのクリアスイッチが設けられ、遊技機に対する電力供給が開始されたときに、クリアスイッチが押下されている場合には、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータのそれぞれが初期化処理を実行することで、電力供給が停止するときの状態を復元するためのデータをクリアすることができる。
さらに、遊技機への電力供給が開始されたときに、乱数回路に「大当り」とするか否かを判定するために用いられる乱数値を更新させるための設定を行った後、定期的に発生するタイマ割込み処理の実行を許可するものが提案されている（例えば特許文献２）。
特開２００３−１０３０２５号公報 特開２００５−１０３１６６号公報
特許文献１に記載の技術によると、遊技機に対する電力供給が開始されたときに、払出制御用マイクロコンピュータの立上がりに対して遊技制御用マイクロコンピュータの立上がりを遅らせることから、クリアスイッチが押下されていることを示す信号の確認を行う時点が、払出制御用マイクロコンピュータと遊技制御用マイクロコンピュータとでずれることになる。そのため、払出制御用マイクロコンピュータがクリアスイッチの押下を検出したときであっても、遊技制御用マイクロコンピュータがクリアスイッチの押下を検出できないおそれがある。この場合には、払出制御用マイクロコンピュータのみが初期化処理を実行することになるので、遊技制御用マイクロコンピュータとの制御状態の整合がとれなくなるという問題が生じる。
また、特許文献２に記載の技術によると、遊技機に対する電力供給が開始されたときに設定される乱数の初期値（一巡目のスタート値）は、異なる遊技制御用マイクロコンピュータであっても異ならせることができない。そのため、電力供給開始時から所定時間が経過したタイミングで乱数値を取り込むための信号を発生させることで、不正に「大当り」が発生させられてしまうおそれがあるという問題が生じる。
この発明は、上記実状に鑑みてなされたものであり、クリアスイッチなどといった操作手段の操作に応じて初期化処理を実行するときに、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータの制御状態の整合がとれなくなることを防止するとともに、ランダム性の高い乱数の発生を可能にすることを課題とする。
（１） 上記課題を解決するため、本願に係る遊技機は、可変表示の実行条件（例えば普通可変入賞球装置６に設けられた始動入賞口に遊技球が入賞すること）が成立した後に可変表示の開始条件（例えば特別図柄表示装置４による前回の特図ゲームや大当り遊技状態が終了すること）が成立したことに基づいて、各々が識別可能な複数種類の識別情報（例えば特別図柄や飾り図柄など）を可変表示する可変表示装置（例えば特別図柄表示装置４や画像表示装置５など）を備え、遊技領域における入賞領域（例えば普通可変入賞球装置６に設けられた始動入賞口、特別可変入賞球装置７に設けられた大入賞口、入賞口４２Ａ〜４２Ｄなど）に遊技媒体（例えば遊技球など）が入賞したことに基づいて景品として景品遊技媒体を払い出し、前記可変表示の表示結果が予め定められた特定表示結果（例えば大当り図柄や大当り組合せの確定飾り図柄など）となったときに、遊技者にとって有利な特定遊技状態（例えば大当り遊技状態など）に制御する遊技機（例えばパチンコ遊技機１など）であって、前記入賞領域に遊技球が入賞したことを検出して入賞検出信号を出力する入賞検出手段（例えば始動口スイッチ２２、カウントスイッチ２４、入賞口スイッチ２５Ａ〜２５Ｄなど）と、操作に応じて初期化要求信号（例えばクリア信号など）を出力する初期化操作手段（例えばクリアスイッチ３０４など）と、前記景品遊技媒体の払い出しを行う払出手段（例えば払出モータ５１など）と、乱数を発生する乱数回路（例えば乱数回路１０３など）を内蔵し、前記入賞検出手段からの入賞検出信号が入力され、遊技の進行を制御する遊技制御処理（例えばタイマ割込みによるＳ７１〜Ｓ８４の処理など）を実行し、前記払出手段を制御させるための払出制御信号と、遊技機に設けられている演出用の電気部品（例えば画像表示装置５など）を制御させるための演出制御信号とを送信する遊技制御用マイクロコンピュータ（例えば遊技制御用マイクロコンピュータ１００など）が搭載された遊技制御基板（例えば主基板１１など）と、前記遊技制御用マイクロコンピュータによって送信された払出制御信号に応じて前記払出手段を制御する払出制御処理（例えばタイマ割込みによるＳ５５１〜Ｓ５５８の処理など）を実行する払出制御用マイクロコンピュータ（例えば払出制御用マイクロコンピュータ１５０など）が搭載された払出制御基板（例えば払出制御基板１５など）と、前記遊技制御用マイクロコンピュータによって送信された演出制御信号に応じて前記演出用の電気部品を制御する演出制御用マイクロコンピュータ（例えば演出制御用マイクロコンピュータ１２０など）が搭載された演出制御基板（例えば演出制御基板１２など）と、遊技機で用いられる電力の状態が所定の状態となったとき（例えばＶＬＰが＋２０Ｖ以下になった期間が５６ミリ秒以上継続したときなど）に、停電信号（例えば電源断信号など）を出力する電源監視手段（例えば電源監視回路３０３など）とを備え、前記乱数回路は、所定の信号の入力に基づいて数値データを更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する数値更新手段（例えば乱数生成回路１７３Ａ、１７３Ｂや乱数列変更回路１７６Ａ、１７６Ｂなど）と、前記数値更新手段によって更新された数値データを乱数値として記憶する乱数値記憶手段（例えば乱数値レジスタ１８１Ａ、１８１Ｂなど）とを含み、前記遊技制御用マイクロコンピュータは、遊技の進行状態を示すデータを記憶し、遊技機への電力供給が停止しても少なくとも所定期間は記憶内容を保持する遊技制御用記憶手段（例えば電源バックアップされたＲＡＭ１０６など）と、前記入賞検出信号の入力に応じて、払い出すべき景品遊技媒体の数を示す払出数信号（例えば第１〜第３払出数指定コマンドなど）を前記払出制御信号として前記払出制御用マイクロコンピュータに送信する払出数信号送信手段（例えばＣＰＵ１０４がステップＳ３０７、Ｓ３１０、Ｓ３１１のいずれかの処理を実行した後に、ステップＳ８１の払出用コマンド制御処理を実行する部分など）と、前記電源監視手段が前記停電信号を出力したことに応じて、遊技の進行状態を示すデータを保存するための遊技制御側電力供給停止時処理を実行する遊技制御側電力供給停止時処理手段（例えばＣＰＵ１０４がステップＳ３０のメイン側電源断処理を実行する部分など）と、遊技機への電力供給が開始されたときに、前記初期化操作手段から初期化要求信号が出力されているか否かを判定する初期化操作判定手段（例えばＣＰＵ１０４がステップＳ７の処理を実行する部分など）と、前記初期化操作判定手段による判定がなされた後に、前記遊技制御処理の実行の開始を少なくとも前記払出制御処理の実行が開始されるときまで遅延させる遅延処理を実行する遅延処理手段（例えばＣＰＵ１０４がステップＳ９〜Ｓ１１の処理を実行する部分など）と、前記遅延処理手段による遅延処理が実行された後に、前記初期化操作判定手段によって初期化要求信号が出力されていないと判定されたことを条件に、前記遊技制御用記憶手段に保存されていた遊技の進行状態を示すデータに基づいて遊技の進行状態を復旧させる遊技制御側復旧処理を実行する遊技制御側復旧処理手段（例えばＣＰＵ１０４がステップＳ１７の処理を実行する部分など）と、前記遊技制御側復旧処理手段によって前記遊技制御側復旧処理が実行されたときに、前記遊技制御側復旧処理が実行された旨を報知させるための復旧報知信号を前記演出制御信号として前記演出制御用マイクロコンピュータに送信する復旧報知信号送信手段（例えばＣＰＵ１０４がステップＳ１８の処理を実行する部分など）と、遊技機への電力供給が開始された後、前記乱数回路に前記乱数を発生させるための設定を行う乱数回路設定手段（例えばＣＰＵ１０４がステップＳ２４の処理を実行した後、ステップＳ２５にて１２ビット乱数初期設定処理や１６ビット乱数初期設定処理を実行する部分など）と、前記乱数回路設定手段による設定が行われた後、定期的に発生するタイマ割込み処理の実行を許可するタイマ割込み処理実行許可手段（例えばＣＰＵ１０４がステップＳ２８の処理を実行する部分など）と、前記タイマ割込み処理の実行中、前記可変表示の実行条件が成立したか否かを判定する実行条件判定手段（例えばＣＰＵ１０４がステップＳ４２１の処理を実行する部分など）と、前記実行条件判定手段により前記可変表示の実行条件が成立したと判定されたことに基づいて、前記乱数値記憶手段により記憶された乱数値を読み出す乱数値読出手段（例えばＣＰＵ１０４がステップＳ４２２の入賞処理を実行する部分など）と、前記乱数値読出手段により読み出された乱数値が所定の判定値データと合致するか否かを判定することにより、前記可変表示における表示結果を特定表示結果とするか否かを決定する表示結果決定手段（例えばＣＰＵ１０４がステップＳ４３１の可変表示開始時処理を実行する部分など）とを含み、前記払出制御用マイクロコンピュータは、前記払出数信号送信手段によって送信された払出数信号を受信する払出数信号受信手段（例えばＣＰＵ２１４がステップＳ５１〜Ｓ５５に対応する処理を実行した後、ステップＳ６１１にてＹｅｓと判定する部分など）と、前記払出数信号受信手段によって受信された払出数信号で示された景品遊技媒体の払出数のうち未だ払い出されていない未払出の景品遊技媒体の数を示す未払出数データ（例えば賞球未払出カウンタに設定されるデータなど）を記憶し、遊技機への電力供給が停止しても少なくとも所定期間は記憶内容を保持する払出制御用記憶手段（例えば電源バックアップされたＲＡＭ２１６など）と、前記払出手段を駆動制御して、前記未払出数データで示される数の未払出の景品遊技媒体を払い出させる払出制御を実行する景品遊技媒体払出制御手段（例えばＣＰＵ２１４がステップＳ６６３の賞球払出動作処理を実行する部分など）と、前記電源監視手段が前記停電信号を出力したことに応じて、前記未払出数データを保存するための払出制御側電力供給停止時処理を実行する払出制御側電力供給停止時処理手段（例えばＣＰＵ２１４がステップＳ５２２の払出側電源断処理を実行する部分など）と、遊技機への電力供給が開始されたときに、前記初期化操作手段から初期化要求信号が出力されていないことを条件に、前記払出制御用記憶手段に保存されていた前記未払出数データに基づいて払い出しを可能な状態に復旧させる払出制御側復旧処理を実行する払出制御側復旧処理手段（例えばＣＰＵ２１４がステップＳ５１２の処理を実行する部分など）とを含み、前記演出制御用マイクロコンピュータは、前記復旧報知信号送信手段によって送信された復旧報知信号を受信したときに、前記演出用の電気部品を制御して前記遊技制御側復旧処理が実行された旨を報知する復旧報知手段（例えばＣＰＵ１２３がステップＳ９４２の処理を実行することにより、図７６（Ａ）に示すような復旧画面を画像表示装置５に表示させる部分など）を含み、前記遊技制御用マイクロコンピュータ及び前記払出制御用マイクロコンピュータのうちで少なくともいずれか一方は、他方との間でシリアル通信を行うシリアル通信回路（例えばシリアル通信回路１０８、２１８など）を内蔵し、前記シリアル通信回路によるシリアル通信動作を制御する通信制御手段（例えばＣＰＵ１０４がステップＳ２６のシリアル通信初期設定処理及びステップＳ２７の割込み初期設定処理を実行する部分や、ＣＰＵ２１４がステップＳ５１８のシリアル通信初期設定処理及びステップＳ５１９の割込み初期設定処理を実行する部分など）を含む特定マイクロコンピュータであり、前記シリアル通信回路は、複数の割込み要求条件のいずれかが成立したときに、前記通信制御手段に対して成立した割込み要求条件に応じた割込み要求を通知する割込み要求通知手段（例えばシリアルステータスレジスタ２０４のＳＩＳＴ１など）を含み、前記割込み要求通知手段が通知する割込み要求は、シリアル通信においてエラーが発生したときに割込み要求条件が成立し、エラーの発生に対応した処理を前記通信制御手段に実行させるためのエラー割込み要求（例えばパリティエラー時の割込み要求、オーバーランエラー時の割込み要求、フレーミングエラー時の割込み要求、ノイズエラー時の割込み要求など）を含む。なお、遊技制御用マイクロコンピュータは、遊技機への電力供給が開始されたときに、初期化操作判定手段によって初期化要求信号が出力されていると判定されたときに、遊技制御用記憶手段の記憶内容を初期化させる初期化処理を実行する遊技制御側初期化処理手段を含んでいてもよい。また、遊技の進行状態を示すデータには、遊技制御用マイクロコンピュータへの入賞検出信号の入力に応じて払い出すべき景品遊技媒体の数を特定可能な景品遊技媒体数データ（例えば総賞球数カウンタに設定されるデータや第１〜第３払出数指示カウンタに設定されるデータなど）が含まれていてもよい。
このような構成によれば、遊技制御用マイクロコンピュータが、初期化操作手段から初期化要求信号が出力されているか否かを判定した後に、遊技制御処理の実行開始を少なくとも払出制御処理が実行開始されるときまで遅延させる遅延処理を実行するように構成されている。
これにより、初期化操作手段に対する操作に応じて遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間での制御状態の整合がとれなくなることを防止できる。また、払出制御用マイクロコンピュータが遊技制御用マイクロコンピュータからの払出制御信号を確実に受信することができる。
なお、前記通信制御手段は、前記割込み要求通知手段により複数種類の割込み要求が同時に通知されたときに、前記エラー割込み要求に基づく割込み処理を、前記エラー割込み要求とは異なる種類の割込み要求に基づく処理に比べて優先して実行する割込み処理順序制御手段（例えばリセット／割込みコントローラ１０２、２１２や、ＣＰＵ１０４あるいはＣＰＵ２１４によるステップＳ１４１などでの読出値が０６ｈ、０７ｈ以外であるときに、ステップＳ１４２の処理を実行する部分など）と、前記割込み要求通知手段により前記エラー割込み要求が通知されたときに、前記エラー割込み要求に基づく割込み処理として、前記シリアル通信回路によるシリアル通信動作を制御する処理の実行を停止するエラー割込み処理手段（例えばＣＰＵ１０４がステップＳ４１、Ｓ４２の処理を実行する部分や、ＣＰＵ２１４がステップＳ５４１、Ｓ５４２の処理を実行する部分など）とを含んでもよい。
これにより、割込み要求通知手段によりエラー割込み要求が通知されたときに、シリアル通信回路によるシリアル通信動作を直ちに停止させることができ、シリアル通信での異常発生により誤った情報が伝送されることを防止できる。
また、前記乱数回路設定手段は、前記遊技制御用マイクロコンピュータごとに付与された固有の識別番号に基づく値を、前記所定の初期値に設定する初期値設定手段（例えばＣＰＵ１０４がステップＳ１０４、Ｓ１２６の処理を実行する部分など）を含んでもよい。
これにより、電力供給が開始された後に更新が開始される乱数の初期値を遊技機ごとに異ならせることができ、可変表示における表示結果を特定表示結果とするか否かを決定するために用いられる乱数のランダム性を高めて、不正に特定表示結果が発生させられてしまうことを防止できる。
（２） 上記（１）の遊技機において、前記遊技制御用マイクロコンピュータは、前記数値更新手段が更新可能な数値データの前記所定の更新範囲が異なる乱数回路（例えば初期値設定回路１７２Ａ、乱数生成回路１７３Ａ、セレクタ１７４Ａ、ＡＲＳＣ１７５Ａ、乱数列変更回路１７６Ａ、最大値比較回路１７７Ａ、乱数値レジスタ１８１Ａからなる１２ビット乱数生成用の構成部分と、クロック信号出力回路１７１、初期値設定回路１７２Ａ、乱数生成回路１７３Ｂ、セレクタ１７４Ｂ、ＢＲＳＣ１７５Ｂ、乱数列変更回路１７６Ｂ、最大値比較回路１７７Ｂ、反転回路１７８、タイマ回路１７９、ラッチ信号生成回路１８０、乱数値レジスタ１８１Ｂからなる１６ビット乱数生成用の構成部分など）を複数内蔵し、前記乱数回路設定手段は、前記複数の乱数回路のうちから使用する乱数回路を設定する使用乱数回路設定手段（例えばＫＲＳＳ１のビット４，３や、ＣＰＵ１０４によるステップＳ２４での読出値が「００」以外であるときに、ステップＳ２５にて１２ビット乱数初期設定処理と１６ビット乱数初期設定処理の少なくともいずれか一方を実行する部分など）と、前記使用乱数回路設定手段により使用すると設定された乱数回路以外の乱数回路の機能を停止させる乱数回路停止手段（例えばＫＲＳＳ１のビット４，３や、ＣＰＵ１０４によるステップＳ２４での読出値が「１１」以外であるときに、ステップＳ２５にて１２ビット乱数初期設定処理と１６乱数初期設定処理の少なくともいずれか一方を実行しない部分など）とを含んでもよい。
このような構成においては、遊技制御用マイクロコンピュータが、数値更新手段により更新可能な数値データの所定の更新範囲が異なる乱数回路を複数内蔵するように構成されている。また、乱数回路設定手段は、複数の乱数回路のうちから使用する乱数回路を設定する使用乱数設定手段と、使用すると設定された乱数回路以外の乱数回路の機能を停止させる乱数回路停止手段とを含むように構成されている。
これにより、例えば可変表示の表示結果を特定表示結果とするか否かの判定などのように、各種の判定に応じて用いる乱数に対応した乱数回路の設定を行い、判定に要する処理負担を軽減することができる。
（３） 上記（１）または（２）の遊技機において、前記乱数回路設定手段は、前記数値更新手段による数値データの更新範囲内における所定の最大値を設定する乱数最大値設定手段（例えばＫＲＭＳ、ＫＲＸＳや、ＣＰＵ１０４がステップＳ１０７、Ｓ１２９の処理を実行する部分など）と、前記乱数最大値設定手段によって設定された前記所定の最大値が乱数値の使用可能範囲内であるか否かを判定する使用範囲判定手段（例えばＣＰＵ１０４がステップＳ１０８、Ｓ１３０の処理を実行する部分など）と、前記使用範囲判定手段によって前記乱数値の使用可能範囲内ではない旨の判定がなされたときに、前記乱数値の使用可能範囲内の所定値を前記所定の最大値として再設定する再設定手段（例えばＣＰＵ１０４がステップＳ１１０、Ｓ１３２の処理を実行する部分など）とを含んでもよい。
このような構成においては、乱数回路設定手段が、数値データの更新範囲内における所定の最大値を設定する乱数最大値設定手段と、設定された所定の最大値が乱数値の使用可能範囲内であるか否かを判定する使用範囲判定手段と、使用可能範囲内ではない旨の判定がなされたときに、使用可能範囲内の所定値を所定の最大値として再設定する再設定手段とを含むように構成されている。
これにより、乱数値の使用範囲を詳細に設定して判定に要する処理負担を軽減することができるとともに、誤動作や不正により極端に狭い範囲で乱数が更新されることを防止できる。
（４） 上記（１）〜（３）のいずれかの遊技機において、前記数値更新手段は、複数の更新方式（例えば内部システムクロックの周期での更新や、内部システムクロックの１６倍の周期での更新、乱数値レジスタ１８１Ａの読出完了信号ＫＴが出力されたことによる更新など）のいずれかにより数値データを更新し、前記乱数回路設定手段は、前記複数の更新方式のいずれかを数値データの更新方式として設定する更新方式設定手段（例えばＫＲＳＳ１のビット２やＣＰＵ１０４がステップＳ１２１、Ｓ１２２の処理を実行する部分など）を含んでもよい。
このような構成においては、数値更新手段が、複数の更新方式のいずれかにより数値データを更新するように構成されている。また、乱数回路設定手段は、複数の更新方式のいずれかを数値データの更新方式として設定する更新方式設定手段を含むように構成されている。
これにより、乱数値の更新方式を異ならせて乱数のランダム性を高めることができる。
（５） 上記（１）〜（４）のいずれかの遊技機において、前記初期値設定手段は、前記遊技制御用マイクロコンピュータごとに付与された固有の識別番号を用いて所定の演算を実行することにより算出された値を前記所定の初期値として設定してもよい。
このような構成においては、初期値設定手段が、遊技制御用マイクロコンピュータごとに付与された固有の識別番号を用いて所定の演算を実行することにより算出された値を所定の初期値として設定するように構成されている。
これにより、遊技機ごとに初期値を異ならせて乱数のランダム性を高めることができるとともに、識別番号から初期値の特定を困難にすることで、不正に特定表示結果が発生させられてしまうことを防止できる。
（６） 上記（１）〜（５）のいずれかの遊技機において、前記乱数回路設定手段は、前記数値更新手段によって更新される数値データの更新順である順列の変更を要求する数値順列変更レジスタに数値順列変更データを設定する順列変更設定手段（例えばＣＰＵ１０４がステップＳ１０５での読出値が「１０」であるときに、ステップＳ１０６の処理を実行した後、ステップＳ２３４の処理を実行する部分や、ステップＳ１２７での読出値が「１０」であるときに、ステップＳ１２８の処理を実行した後、ステップＳ２３９の処理を実行する部分など）を含み、前記乱数回路は、前記数値更新手段により前記所定の初期値から前記所定の最終値まで数値データが更新されたときに、数値データが所定の最終値まで更新された旨を示す通知信号を出力する通知信号出力手段（例えば乱数生成回路１７３Ａが乱数一巡信号ＲＩＪ１を出力する部分や、乱数生成回路１７３Ｂが乱数一巡信号ＲＩＪ２を出力する部分など）と、前記数値順列変更レジスタに前記数値順列変更データが設定されているときに、前記通知信号出力手段により通知信号が出力されたことに応じて順列の変更を行う数値順列変更手段（例えば乱数列変更回路１７６Ａ、１７６Ｂなど）とを含んでもよい。なお、乱数回路は、順列を変更する方式である第１及び第２の順列変更方式のいずれかを選択する順列変更方式選択手段を含み、数値順列変更手段は、順列変更方式選択手段によって第１の順列変更方式が選択されているときに、数値更新手段により所定の初期値から所定の最終値まで数値データが更新されたことに応じて順列の変更を行う一方、順列変更方式選択手段によって第２の順列変更方式が選択されているときに、数値更新手段により所定の初期値から所定の最終値まで数値データが更新され、かつ、数値順列変更レジスタに数値順列変更データが設定されていることに応じて順列の変更を行うようにしてもよい。さらに、遊技制御用マイクロコンピュータは、タイマ割込み処理の実行中において数値順列変更レジスタに数値順列変更データを書き込む数値順列変更データ書き込み手段を含んでもよい。
このような構成においては、乱数回路設定手段が、数値データの更新順である順列の変更を要求する数値順列変更レジスタに数値順列変更データを設定する順列変更設定手段を含むように構成されている。そして、乱数回路が、数値更新手段により所定の初期値から所定の最終値まで数値データが更新されたときに、数値データが所定の最終値まで更新された旨を示す通知信号を出力する通知信号出力手段と、数値順列変更レジスタに数値順列変更データが設定されているときに、通知信号出力手段により通知信号が出力されたことに応じて順列の変更を行う数値順列変更手段とを含むように構成されている。
これにより、所定の初期値から所定の最終値まで数値データが更新されたときに順列を様々に変更して乱数のランダム性を高めることができる。
（７） 上記（１）〜（６）のいずれかの遊技機において、前記乱数回路設定手段は、前記数値更新手段により前記所定の初期値から前記所定の最終値まで数値データが更新されたときに前記所定の初期値を変更するか否かの設定を行う初期値変更設定手段（例えばＫＲＳＳ１のビット１，０やＫＲＳＳ２のビット３，２、初期値設定回路１７２Ａ、１７２Ｂなど）を含み、前記乱数回路は、前記数値更新手段により前記所定の初期値から前記所定の最終値まで数値データが更新されたときに、数値データが所定の最終値まで更新された旨を示す通知信号を出力する通知信号出力手段（例えば乱数生成回路１７３Ａが乱数一巡信号ＲＩＪ１を出力する部分や、乱数生成回路１７３Ｂが乱数一巡信号ＲＩＪ２を出力する部分など）と、前記初期値変更設定手段によって初期値を変更すると設定されているときに、前記通知信号出力手段により通知信号が出力されたことに応じて前記所定の初期値を変更する初期値変更手段（例えばＣＰＵ１０４によるステップＳ７４の乱数スタート値変更設定処理に基づき、初期値設定回路１７２Ａ、１７２Ｂが初期値設定信号ＳＫ１、ＳＫ２を出力する部分など）を含んでもよい。
このような構成においては、乱数回路設定手段が、数値更新手段により所定の初期値から所定の最終値まで数値データが更新されたときに所定の初期値を変更するか否かの設定を行う初期値変更設定手段を含むように構成されている。また、乱数回路は、数値更新手段により所定の初期値から最終値まで数値データが更新されたときに、数値データが所定の最終値まで更新された旨を示す通知信号を出力する通知信号出力手段と、初期値変更設定手段によって初期値を変更すると設定されているときに、通知信号出力手段により通知信号が出力されたことに応じて所定の初期値を変更する初期値変更手段を含むように構成されている。
これにより、所定の初期値から所定の最終値まで数値データが更新されたときに初期値を変更して乱数のランダム性を高めることができる。
（８） 上記（１）〜（７）のいずれかの遊技機においては、前記可変表示の実行条件が成立したことを検出して始動信号を出力する始動信号出力手段（例えば始動口スイッチ２２など）を備え、前記乱数回路は、前記始動信号出力手段が始動信号を出力したことに応じて前記数値更新手段が更新する数値データを前記乱数値記憶手段に記憶させるためのラッチ信号を出力するラッチ信号出力手段（例えばラッチ信号生成回路１８０など）を含み、前記ラッチ信号出力手段は、前記始動信号出力手段から始動信号が所定期間継続して入力されたことを条件に、ラッチ信号を出力してもよい。
このような構成においては、始動信号出力手段が、可変表示の実行条件が成立したことを検出して始動信号を出力するように構成されている。また、乱数回路が、始動信号出力手段により始動信号が出力されたことに応じてラッチ信号を出力するラッチ信号出力手段を含むように構成されている。そして、ラッチ信号出力手段は、始動信号出力手段から始動信号が所定期間継続して入力されたことを条件に、ラッチ信号を出力するように構成されている。
これにより、ラッチ信号出力手段がノイズの影響等により誤ってラッチ信号を出力することを防止できる。
（９） 上記（８）の遊技機において、前記乱数値読出手段は、前記タイマ割込み処理の実行回数が所定回（例えば２回）に達するまでの間（例えば４ミリ秒間）、前記始動信号出力手段から始動信号が継続して入力されたことに基づいて、前記乱数値記憶手段が記憶する乱数値を読み出し（例えばＣＰＵ１０４がステップＳ４２１にてタイマ値が「２」以上であるときにＹｅｓと判定してステップＳ４４２の処理を実行する部分など）、前記ラッチ信号出力手段は、前記タイマ割込み処理の実行回数が前記所定回に達するまでの時間よりも短い時間を前記所定期間として設定してもよい（例えばタイマ回路１７９が２回の遊技制御用タイマ割込処理の実行時間である４ミリ秒よりも短い時間として３ミリ秒を設定する部分など）。
このような構成においては、遊技制御用マイクロコンピュータが、タイマ割込み処理の実行回数が所定回に達するまでの間、始動信号が継続して入力されたことに基づいて乱数値格納手段から乱数値を読み出す乱数値読出手段を含むように構成されている。また、ラッチ信号出力は、タイマ割込み処理の実行回数が所定回に達するまでの時間よりも短い時間を所定期間として設定するように構成されている。
これにより、今回読み出した乱数値を前回読み出した乱数値と同じ値になることを防止できる。
（１０） 上記（１）〜（９）のいずれかの遊技機において、前記払出数信号受信手段は、払出数信号を受信したときに、当該払出数信号を受信したことを示す受信確認信号（例えば賞球ＡＣＫコマンドなど）を前記遊技制御用マイクロコンピュータに送信する受信確認信号送信手段（例えばＣＰＵ２１４がステップＳ６３４の処理を実行した後に、ステップＳ５５７の払出側送信処理を実行する部分など）を含み、前記遊技制御用マイクロコンピュータは、前記払出数信号送信手段によって払出数信号が送信された後、前記受信確認信号を受信しないことを確認したときに、前記払出数信号送信手段に払出数信号を再送信させる再送信制御手段（例えばＣＰＵ１０４がステップＳ３３６の処理を実行したことによりステップＳ３０２にてＹｅｓと判定する部分など）と、前記再送信制御手段が前記払出数信号送信手段に払出数信号を再送信させるときに、払出異常が生じたことを報知させるための払出異常報知信号（例えばメイン側払出異常報知開始コマンドなど）を前記演出制御信号として前記演出制御用マイクロコンピュータに送信する払出異常報知信号送信手段（例えばＣＰＵ１０４がステップＳ２７５にてＹｅｓと判定したときに、ステップＳ２７８の処理を実行した後、ステップＳ８２の演出用コマンド制御処理を実行する部分など）とを含み、前記演出制御用マイクロコンピュータは、前記払出異常報知信号送信手段によって送信された払出異常報知信号を受信したときに、前記演出用の電気部品を制御して払出異常が生じたことを報知する払出異常報知手段（例えばＣＰＵ１２３がステップＳ９５４の処理を実行することにより、図７６（Ｄ）に示すようなメイン側払出異常報知画面を画像表示装置５に表示させる部分など）を含んでもよい。なお、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータは、双方向でシリアル通信を行ってもよい。
このような構成においては、遊技制御用マイクロコンピュータが、払出数信号を送信した後、受信確認信号を受信しないことを確認したときに、払出数信号送信手段に払出数信号を再送信させる再送信制御手段と、再送信制御手段が払出数信号を再送信させたときに、払出異常が生じたことを報知させるための払出異常報知信号を演出制御信号として演出制御用マイクロコンピュータに送信する払出異常報知信号送信手段とを含むように構成されている。
これにより、払出制御用マイクロコンピュータが払出数信号を受信していないと判断される場合に払出数信号の再送信によって払出制御に支障を来さないようして遊技者の不利益を防止できるとともに、払出制御に関する通信の異常を遊技機外部で容易に認識できるようになる。
（１１） 上記（１）〜（１０）のいずれかの遊技機において、前記払出数信号受信手段は、払出数信号を受信したときに、当該払出数信号を受信したことを示す受信確認信号（例えば賞球ＡＣＫコマンドなど）を前記遊技制御用マイクロコンピュータに送信する受信確認信号送信手段（例えばＣＰＵ２１４がステップＳ６３４の処理を実行した後に、ステップＳ５５７の払出側送信処理を実行する部分など）を含み、前記遊技制御用マイクロコンピュータは、前記受信確認信号送信手段によって送信された受信確認信号を受信したときに、受信確認受付信号（例えばＡＣＫフィードバックコマンドなど）を前記払出制御用マイクロコンピュータに送信する受信確認受付信号送信手段（例えばＣＰＵ１０４がステップＳ３３１の処理を実行した後に、ステップＳ８１の払出用コマンド制御処理を実行する部分など）を含み、前記払出制御用マイクロコンピュータは、前記受信確認信号送信手段によって受信確認信号が送信された後、前記受信確認受付信号を受信したか否かを判定する受信確認受付信号判定手段（例えばＣＰＵ２１４がステップＳ６１６、Ｓ６３８、Ｓ６４３の処理を実行する部分など）と、前記受信確認受付信号判定手段によって前記受信確認受付信号を受信していない旨の判定（例えばステップＳ６４３におけるＹｅｓの判定など）がなされたときに、払出制御禁止状態として、前記未払出数データが未払出の景品遊技媒体があることを示していても払出制御を停止する状態（例えばステップＳ６４４にて主基板通信エラーフラグがセットされたことに応じて、ステップＳ７２２以降の処理を行わない状態）に制御する払出制御禁止状態制御手段（例えばＣＰＵ２１４がステップＳ７２１の処理を実行する部分など）とを含んでもよい。なお、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータは、双方向でシリアル通信を行ってもよい。
このような構成においては、払出制御用マイクロコンピュータが、遊技制御用マイクロコンピュータからの受信確認受付信号を受信したか否かを判定する受信確認受付信号判定手段と、受信確認受付信号判定手段によって受信確認受付信号を受信していない旨の判定がなされたときに、払出制御禁止状態として、未払出数データが未払出の景品遊技媒体があることを示していても払出制御を停止する状態に制御する払出制御禁止状態制御手段とを含むように構成されている。
これにより、確実な払出制御を実行して、例えば通信エラーや通信線に対する不正行為などによる異常が発生したときに、景品遊技媒体を過剰に払い出してしまうことを防止できる。
（１２） 上記（１）〜（１１）のいずれかの遊技機において、前記払出数信号受信手段は、払出数信号を受信したときに、当該払出数信号を受信したことを示す受信確認信号（例えば賞球ＡＣＫコマンドなど）を前記遊技制御用マイクロコンピュータに送信する受信確認信号送信手段（例えばＣＰＵ２１４がステップＳ６３４の処理を実行した後に、ステップＳ５５７の払出側送信処理を実行する部分など）を含み、前記遊技制御用マイクロコンピュータは、前記受信確認信号送信手段によって送信された受信確認信号を受信したときに、受信確認受付信号（例えばＡＣＫフィードバックコマンドなど）を前記払出制御用マイクロコンピュータに送信する受信確認受付信号送信手段（例えばＣＰＵ１０４がステップＳ３３１の処理を実行した後に、ステップＳ８１の払出用コマンド制御処理を実行する部分など）を含み、前記払出制御用マイクロコンピュータは、前記受信確認信号送信手段によって受信確認信号が送信された後、前記受信確認受付信号を受信したか否かを判定する受信確認受付信号判定手段（例えばＣＰＵ２１４がステップＳ６１６、Ｓ６３８、Ｓ６４３の処理を実行する部分など）と、前記受信確認受付信号判定手段によって前記受信確認受付信号を受信していない旨の判定（例えばステップＳ６４３におけるＹｅｓの判定など）がなされたときに、払出制御禁止状態として、前記払出数信号受信手段による払出数信号の受信を停止する状態（例えばステップＳ６４４にて主基板通信エラーフラグがセットされたことに応じて、ステップＳ６０２以降の処理を行わない状態）に制御する払出制御禁止状態制御手段（例えばＣＰＵ２１４がステップＳ６０１の処理を実行する部分など）とを含んでもよい。なお、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータは、双方向でシリアル通信を行ってもよい。
このような構成においては、払出制御用マイクロコンピュータが、遊技制御用マイクロコンピュータからの受信確認受付信号を受信したか否かを判定する受信確認受付信号判定手段と、受信確認受付信号判定手段によって受信確認受付信号を受信していない旨の判定がなされたときに、払出制御禁止状態として、払出数信号受信手段による払出数信号の受信を停止する状態に制御する払出制御禁止状態制御手段とを含むように構成されている。
これにより、確実な払出制御を実行して、例えば通信エラーや通信線に対する不正行為などによる異常が発生したときに、景品遊技媒体を過剰に払い出してしまうことを防止できる。
（１３） 上記（１１）または（１２）の遊技機において、操作に応じてエラー解除信号を出力するエラー解除操作手段（例えばエラー解除スイッチ７３など）を備え、前記払出制御用マイクロコンピュータは、前記エラー解除操作手段から前記エラー解除信号が出力されたときに、前記払出制御禁止状態制御手段による払出制御禁止状態を解除する禁止状態解除手段（例えばＣＰＵ２１４がステップＳ５５８の払出側エラー解除処理を実行する部分など）を含んでもよい。
このような構成においては、払出制御用マイクロコンピュータが、エラー解除操作手段からエラー解除信号が出力されたときに、払出制御禁止状態を解除する禁止状態解除手段を含むように構成されている。
これにより、例えば遊技店員等が異常に対する点検を行った後に、点検前の制御状態を維持したまま遊技を続行させることができる。
（１４） 上記（１）〜（１３）のいずれかの遊技機において、前記割込み要求通知手段により通知される割込み要求は、信号を受信したときに割込み要求条件が成立し、受信した信号を読み出す割込み処理を前記通信制御手段に実行させるための受信割込み要求（例えば受信データ転送時の割込み要求やアイドルライン検出時の割込み要求など）を含み、前記通信制御手段は、前記割込み要求通知手段により通知される割込み要求に基づく割込み処理の実行が許可される以前に、割込み処理の優先順位を変更する優先順位変更手段（例えばＣＰＵ１０４やＣＰＵ２１４がステップＳ１４１、Ｓ１４２などの処理を実行する部分）を含み、前記割込み処理順序制御手段は、優先順位変更手段によりエラー割込み要求に基づく割込み処理よりも受信割込み要求に基づく割込み処理を優先して実行するように変更されているときには、受信割込み要求に基づく割込み処理をエラー割込み要求に基づく割込み処理に優先して実行してもよい。
このような構成においては、割込み要求通知手段により通知される割込み要求が、受信した信号を読み出す割込み処理を通信制御手段に実行させるための受信割込み要求を含み、通信制御手段が、割込み要求通知手段により通知される割込み要求に基づく割込み処理の実行が許可される以前に、割込み処理の優先順位を変更する優先順位変更手段を含み、割込み処理順序制御手段が、エラー割込み要求に基づく割込み処理よりも受信割込み要求に基づく割込み処理を優先して実行するように変更されているときには、受信割込み要求に基づく割込み処理をエラー割込み要求に基づく割込み処理に優先して実行するように構成されている。
これにより、割込み処理の実行が許可された後に、変更された優先順位に従って確実に割込み処理を実行することができる。また、エラー割込み要求に基づく割込み処理よりも受信割込み要求に基づく割込み処理を優先して実行するように割込み処理の優先順位を変更することで、設計の自由度を増大させることができる。
（１５） 上記（１）〜（１４）のいずれかの遊技機において、前記特定マイクロコンピュータは、所定時間が経過するごとに発生するタイマ割込み要求に基づく割込み処理を実行するタイマ割込み処理実行手段（例えばＣＰＵ１０４がステップＳ７１〜Ｓ８４の処理を実行する部分や、ＣＰＵ２１４がステップＳ５５１〜Ｓ５５８の処理を実行する部分など）と、前記タイマ割込み要求に基づく割込み処理の実行と前記割込み要求通知手段により通知される割込み要求に基づく割込み処理の実行とが許可される以前に、前記タイマ割込み処理実行手段によって実行される割込み処理と前記割込み要求通知手段により通知される割込み要求に基づく割込み処理との優先順位を設定する優先順位初期設定手段（例えばＣＰＵ１０４がステップＳ２７の割込み初期設定処理を実行する部分や、ＣＰＵ２１４がステップＳ５１９の割込み初期設定処理を実行する部分など）を含み、前記割込み処理順序制御手段は、前記優先順位初期設定手段によりタイマ割込み要求に基づく割込み処理よりも前記割込み要求通知手段により通知される割込み要求に基づく割込み処理を優先して実行するように設定されているときには、前記タイマ割込み処理実行手段が割込み処理を実行するよりも先に前記割込み要求通知手段により通知される割込み要求に基づく割込み処理を実行してもよい。
このような構成においては、特定マイクロコンピュータが、タイマ割込み要求に基づく割込み処理の実行と割込み要求通知手段により通知される割込み要求に基づく割込み処理の実行とが許可される以前に、タイマ割込み処理実行手段によって実行される割込み処理と割込み要求通知手段により通知される割込み要求に基づく割込み処理との優先順位を設定する優先順位初期設定手段を含み、割込み処理順序制御手段が、タイマ割込み要求に基づく割込み処理よりも割込み要求通知手段により通知される割込み要求に基づく割込み処理を優先して実行するように設定されているときには、タイマ割込み処理実行手段が割込み処理を実行するよりも先に割込み要求通知手段により通知される割込み要求に基づく割込み処理を実行するように構成されている。
これにより、割込み処理の実行が許可された後に、設定された優先順位に従って確実に割込み処理を実行することができる。また、タイマ割込み要求に基づく割込み処理よりも割込み要求通知手段により通知される割込み要求に基づく割込み処理を優先して実行するように割込み処理の優先順位を任意に設定可能とすることで、設計の自由度を増大させることができる。
（１６） 上記（１）〜（１５）のいずれかの遊技機において、前記遊技制御用マイクロコンピュータは、前記初期化操作判定手段による判定がなされる前に、電源電圧が安定したか否かを確認する電源確認手段（例えばＣＰＵ１０４がステップＳ５、Ｓ６の処理を実行する部分など）を含んでもよい。
このような構成においては、初期化操作判定手段による判定がなされる前に、電源電圧が安定したか否かを確認するように構成されている。
これにより、初期化要求信号が出力されていないにもかかわらず出力されていると検出したり、初期化要求信号が出力されているにもかかわらず出力されていないと検出したりするといったことを防止し、遊技制御用マイクロコンピュータが誤検出しないようにすることができる。
（１７） 上記（１）〜（１６）のいずれかの遊技機において、前記払出制御基板は、前記電源監視手段から出力された前記停電信号を前記遊技制御用マイクロコンピュータへと伝送する停電信号伝送手段（例えば図６に示すように、払出制御基板１５から主基板１１へと電源断信号が伝送される部分など）を含んでもよい。
このような構成においては、電源監視手段からの停電信号が払出制御基板に設けられた停電信号伝送手段から遊技制御用マイクロコンピュータへと伝送されるので、電力供給停止時処理の実行に関わる配線を簡略化して、遊技機のコストを低減させることができる。
本実施例におけるパチンコ遊技機の正面図である。 遊技球を検出するための各スイッチの関係を示す説明図である。 パチンコ遊技機に搭載された各種の制御基板などを示す構成図である。 電源基板の構成例を示す図である。 リセット信号及び電源断信号の状態を模式的に示すタイミング図である。 主基板、払出制御基板及び電源基板の設置例を示すブロック図である。 表示制御コマンドの内容の一例を示す説明図である。 主基板と払出制御基板との間で送受信されるコマンドの構成例を示す説明図である。 払出モータが設置される払出装置の構成例を示す分解斜視図である。 遊技制御用マイクロコンピュータの構成例を示すブロック図である。 乱数回路の構成例を示すブロック図である。 ＡＲＳＣとＢＲＳＣの構成例を示す図である。 乱数列変更回路による順列の変更動作を示す説明図である。 乱数列変更回路による順列の変更動作を示す説明図である。 最大値比較回路による乱数値の再設定動作を示す説明図である。 乱数値レジスタや最大値読出レジスタの構成例を示す図である。 遊技制御用マイクロコンピュータにおけるアドレスマップの一例を示す図である。 ＲＯＭにおけるアドレスマップの一例を示す図である。 最優先割込みの設定例を示す説明図である。 乱数初期設定データの内容を示す説明図である。 シリアル通信初期設定データの内容を示す説明図である。 遊技制御用データ保持エリアの構成例を示すブロック図である。 払出用受信コマンドバッファの構成例を示す図である。 払出用送信コマンドバッファの構成例を示す図である。 シリアル通信回路の構成例を示すブロック図である。 シリアルステータスレジスタとシリアル制御レジスタの構成例を示す図である。 払出制御用マイクロコンピュータの構成例を示すブロック図である。 払出制御用データ保持エリアの構成例を示すブロック図である。 遊技制御メイン処理の一例を示すフローチャートである。 遊技制御メイン処理の一例を示すフローチャートである。 遊技制御メイン処理内で実行される具体的な処理の一例を示す図である。 １２ビット乱数初期設定処理の一例を示すフローチャートである。 １６ビット乱数初期設定処理の一例を示すフローチャートである。 シリアル通信初期設定処理として実行される処理の内容を示す説明図である。 割込み初期設定処理の一例を示すフローチャートである。 メイン側電源断処理の一例を示すフローチャートである。 シリアル通信エラー割込み処理の一例を示すフローチャートである。 シリアル受信割込み処理の一例を示すフローチャートである。 シリアル送信割込み処理の一例を示すフローチャートである。 遊技制御用タイマ割込み処理の一例を示すフローチャートである。 乱数スタート値変更設定処理の一例を示すフローチャートである。 乱数スタート値変更設定処理の一例を示すフローチャートである。 乱数順列変更設定処理の一例を示すフローチャートである。 賞球処理の一例を示すフローチャートと、賞球処理内で実行される具体的な処理の一例を示す説明図である。 賞球送信処理の一例を示すフローチャートである。 賞球ＡＣＫ待ち処理の一例を示すフローチャートである。 賞球送信完了処理の一例を示すフローチャートである。 異常動作報知設定処理の一例を示すフローチャートである。 異常動作報知設定処理の一例を示すフローチャートである。 メイン側受信処理の一例を示すフローチャートである。 特別図柄プロセス処理の一例を示すフローチャートである。 払出用コマンド制御処理の一例を示すフローチャートである。 メイン側エラー解除処理の一例を示すフローチャートである。 払出制御メイン処理の一例を示すフローチャートである。 払出側電源断処理の一例を示すフローチャートである。 シリアル通信エラー割込み処理の一例を示すフローチャートである。 払出制御用タイマ割込み処理の一例を示すフローチャートである。 払出側受信処理の一例を示すフローチャートである。 賞球受信確認処理の一例を示すフローチャートである。 払出動作制御処理の一例を示すフローチャートである。 払出数記憶異常判定処理の一例を示すフローチャートである。 払出制御通常処理の一例を示すフローチャートである。 賞球払出動作処理の一例を示すフローチャートである。 賞球払出回数算出処理の一例を示すフローチャートである。 賞球払出駆動処理の一例を示すフローチャートである。 球貸し払出動作処理の一例を示すフローチャートである。 球貸し払出回数算出処理の一例を示すフローチャートである。 球貸し払出駆動処理の一例を示すフローチャートである。 エラーの種類とエラー表示用ＬＥＤの表示との関係などを示す説明図である。 払出側送信処理の一例を示すフローチャートである。 払出側エラー解除処理の一例を示すフローチャートである。 演出制御メイン処理の一例を示すフローチャートである。 演出制御プロセス処理の一例を示すフローチャートである。 報知処理の一例を示すフローチャートである。 報知処理の一例を示すフローチャートである。 画像表示装置における表示動作例を示す図である。 乱数回路の動作を説明するためのタイミングチャートである。 図１１に示す乱数回路の変形例における構成の一例を示すブロック図である。 図７８に示す乱数回路の動作を説明するためのタイミングチャートである。
以下、図面を参照しつつ、本発明の一実施形態を詳細に説明する。図１は、本実施例におけるパチンコ遊技機１の正面図であり、主要部材の配置レイアウトを示す。パチンコ遊技機（遊技機）１は、大別して、遊技盤面を構成する遊技盤（ゲージ盤）２と、遊技盤２を支持固定する遊技機用枠（台枠）３とから構成されている。遊技盤２にはガイドレールによって囲まれた、ほぼ円形状の遊技領域が形成されている。
この遊技領域の中央位置上方には、識別可能な識別情報としての特別図柄を可変表示する特別図柄表示装置４が設けられている。特別図柄表示装置４の下方には、特別図柄とは異なる飾り図柄の可変表示や所定の演出表示となる画像表示などを行うことができる画像表示装置５が設けられている。画像表示装置５の下方には、始動入賞口を形成する普通可変入賞球装置６が配置されている。普通可変入賞球装置６の下方には、大入賞口を形成する特別可変入賞球装置７や、普通図柄表示器４０が設けられている。
特別図柄表示装置４は、例えば７セグメントやドットマトリクスのＬＥＤ等から構成されている。特別図柄表示装置４は、普通可変入賞球装置６への遊技球の入賞により始動条件が成立したことに基づいて行われる可変表示ゲームとしての特図ゲームにおいて、例えば「０」〜「９」を示す数字等から構成され、各々が識別可能な複数種類の識別情報として機能する特別図柄を可変表示する。各特別図柄には、例えば各図柄が示す数字と同一の番号といった、各々の特別図柄に対応した図柄番号が付されている。なお、特別図柄表示装置４は、遊技者に特定の停止図柄を把握しづらくさせるために、例えば「００」〜「９９」を示す数字など、より多種類の図柄を可変表示するように構成されていてもよい。
特別図柄表示装置４により行われる特図ゲームでは、特別図柄の変動を開始させた後、所定時間が経過すると、特別図柄の可変表示結果となる確定特別図柄を停止表示（導出表示）する。このとき、特別図柄表示装置４にて特図ゲームでの確定特別図柄として特定の特別図柄（大当り図柄）が停止表示されれば特定表示結果としての「大当り」となり、大当り図柄以外の特別図柄が停止表示されれば「ハズレ」となる。特図ゲームでの変動表示結果が「大当り」になると、特別可変入賞球装置７が備える開閉板を開閉させることによる特定遊技状態としての大当り遊技状態に制御される。この実施の形態におけるパチンコ遊技機１では、具体的な一例として、「７」を示す特別図柄を大当り図柄とし、それ以外の数値を示す特別図柄をハズレ図柄としている。
特別図柄表示装置４による特図ゲームでの確定特別図柄として大当り図柄である「７」を示す特別図柄が停止表示されたことに基づく大当り遊技状態では、特別可変入賞球装置７の開閉板により、所定の開放期間（例えば２９秒）あるいは所定個数（例えば１０個）の入賞球が発生するまでの期間において大入賞口が開放され、開放されている間は遊技盤２の表面を落下する遊技球が受け止められて大入賞口への入賞が可能となり、その後に大入賞口を閉鎖することで１回のラウンドが終了する。そして、この開閉サイクルとしてのラウンドを所定の上限回数（例えば１５ラウンド）まで繰り返すことができる。
画像表示装置５は、例えばＬＣＤ等から構成され、多数の画素（ピクセル）を用いたドットマトリクス方式による画面表示を行うものであればよい。画像表示装置５の表示画面では、特別図柄表示装置４による特図ゲームにおける特別図柄の変動表示に対応して、例えば３つに分割された表示領域としての可変表示部にて、各々が識別可能な複数種類の飾り図柄を変動可能に表示する可変表示を行う。具体的な一例として、画像表示装置５には、「左」、「中」、「右」の可変表示部が配置され、各可変表示部にて飾り図柄が可変表示される。そして、特別図柄表示装置４における特別図柄の変動表示が開始されるときには、画像表示装置５における「左」、「中」、「右」の各可変表示部にて飾り図柄の変動表示（例えば切替表示やスクロール表示）を開始させ、その後、特別図柄表示装置４における特別図柄の変動表示結果として確定特別図柄が停止表示されるときに、画像表示装置５における「左」、「中」、「右」の各可変表示部にて確定飾り図柄となる飾り図柄が停止表示されることで、可変表示結果となる飾り図柄の組合せが停止表示（導出表示）される。
例えば、「左」、「中」、「右」の各可変表示部では、１０種類の数字「０」〜「９」を示す図柄が飾り図柄として変動可能に表示される。各飾り図柄には、例えば各図柄が示す数字と同一の番号といった、各々の飾り図柄に対応した図柄番号が付されている。そして、「左」、「中」、「右」の各可変表示部では、飾り図柄の変動表示が開始されると、例えば図柄が示す番号の小さいものから大きいものへと切替表示やスクロール表示が行われ、飾り図柄「９」が表示されると、次に飾り図柄「０」が表示される。そして、特別図柄表示装置４における特図ゲームでの確定特別図柄が大当り図柄である場合すなわち大当り発生時には、「左」、「中」、「右」の可変表示部にて所定の組合せからなる確定飾り図柄が停止表示される。具体的には、特図ゲームでの確定特別図柄が大当り図柄としての「７」を示す特別図柄であるときには、「左」、「中」、「右」の可変表示部にて同一の飾り図柄が停止表示される。
この実施の形態では、図柄番号が奇数である飾り図柄「１」、「３」、「５」、「７」または「９」は確変大当り用の飾り図柄（確変図柄）として用いられ、図柄番号が偶数である飾り図柄「０」、「２」、「４」、「６」または「８」は通常大当り用の飾り図柄（通常図柄）として用いられる。飾り図柄の可変表示結果として「左」、「中」、「右」の可変表示部にて同一の確変図柄（確変大当り組合せの飾り図柄）が停止表示されたときには、確変大当りとなる。確変大当りとなったときには、その確変大当りに基づく大当り遊技状態が終了した後、所定回数（例えば１００回）の特図ゲームが実行されるまで、あるいは特図ゲームにおける可変表示結果が大当りとなるまで、特別遊技状態の１つとして、継続して確率変動制御（確変制御）が行われる高確率状態（確率向上状態）となる。この高確率状態では、特図ゲームにおいて可変表示結果として大当り図柄が停止表示されて大当り遊技状態に制御される確率が、通常遊技状態時よりも向上する。なお、通常遊技状態とは、大当り遊技状態や特別遊技状態以外の遊技状態のことであり、特図ゲームにおける確定特別図柄として大当り図柄が停止表示されて大当りとなる確率が、電源投入直後などの初期設定状態と同一に制御されている。
また、飾り図柄における可変表示結果として「左」、「中」、「右」の可変表示部にて同一の通常図柄（通常大当り組合せの飾り図柄）が停止表示されたときには、通常大当りとなる。この通常大当りとなるときには、確変制御が行われないため、特図ゲームにおける可変表示結果が大当りとなって大当り遊技状態に制御される確率は向上しない。その一方で、通常大当りとなるときには、所定回数（例えば１００回）の特図ゲームの実行が開始されるまで、または、大当りとなる特図ゲームの実行が開始されるまで、高確率状態とは異なる特別遊技状態の１つとして、継続して時間短縮制御（時短制御）が行われる時間短縮状態となるようにしてもよい。時短制御が行われる時間短縮状態では、各特図ゲームにて大当りとなって大当り遊技状態に制御される確率は通常遊技状態と同一であるが、特図ゲームにおいて特別図柄の可変表示が開始されてから表示結果となる確定特別図柄が停止表示されるまでの時間である可変表示時間は、通常遊技状態よりも短くなるように制御される。
「左」、「中」、「右」の各可変表示部では、アルファベットを示す複数種類の図柄が飾り図柄として変動可能に表示されてもよいし、所定のモチーフに関連する複数種類のキャラクタ図柄を飾り図柄として可変表示してもよい。また、画像表示装置５では、特別図柄表示装置４による特図ゲームの実行中において、様々な演出態様のいずれかによる演出表示を行うことができる。なお、可変表示部は固定的な領域であってもよいが、遊技進行中に、画像表示装置５の表示領域において移動したり大きさが変化してもよい。
加えて、画像表示装置５には、普通可変入賞球装置６に設けられた始動入賞口へ入った有効入賞球数すなわち保留記憶数（始動入賞記憶数）を表示する特別図柄始動記憶表示エリアが設けられていてもよい。特別図柄始動記憶表示エリアでは、保留記憶数が所定の上限値（例えば「４」）未満のときの有効始動入賞に対応して、入賞表示が行われる。具体的な一例として、通常青色であった表示を赤色表示に変化させる。この場合、飾り図柄の表示エリア（可変表示部）と特別図柄始動記憶表示エリアとを区分けして設けることで、飾り図柄の可変表示中も保留記憶数が表示された状態とすることができる。なお、特別図柄始動記憶表示エリアを飾り図柄の表示エリアの一部に設けるようにしてもよい。この場合には、飾り図柄の可変表示中には保留記憶数の表示を中断するようにすればよい。また、保留記憶数を表示する表示器（特別図柄始動記憶表示器）が、画像表示装置５とは別個に設けられてもよい。
普通可変入賞球装置６は、ソレノイド８１（図３）によって垂直（通常開放）位置と傾動（拡大開放）位置との間で可動制御される一対の可動翼片を有するチューリップ型役物（普通電動役物）を備えて構成されている。普通可変入賞球装置６は、普通図柄表示器４０による普通図柄の可変表示（普通図ゲーム）で表示結果が「当り」となったときに、電動チューリップの可動翼片を所定時間が経過するまで傾動位置に制御することで、可動翼片を垂直位置としたときに比べて遊技球が始動入賞口に入賞しやすくなる。普通可変入賞球装置６に入賞した遊技球は、始動口スイッチ２２（図２、図３）によって検出される。始動口スイッチ２２によって遊技球が検出されたことに基づいて、所定個数（例えば４個）の賞球の払い出しが行われる。
特別可変入賞球装置７は、ソレノイド８２（図３）によって大入賞口を開成及び閉成制御する開閉板を備えて構成されている。この開閉板は、特別図柄表示装置４による特図ゲームでの変動表示結果などに基づいて大当り遊技状態となった場合に、所定期間あるいは所定個数の入賞球が発生するまでの期間において、遊技者にとって有利な第１の状態としてソレノイド８２により大入賞口を開放した状態となった後に、閉鎖する。他方、例えばパチンコ遊技機１の電源投入後に大当り遊技状態が発生する以前までのような通常時には、遊技者にとって不利な第２の状態としてソレノイド８２により大入賞口を閉鎖した状態にある。特別可変入賞球装置７にて開閉板が大入賞口を開放しているときに大入賞口に遊技球が入賞した場合には、カウントスイッチ２４（図２、図３）によって当該遊技球が検出されたことに基づいて、所定個数（例えば１５個）の賞球の払い出しが行われる。なお、大入賞口に入賞して遊技盤２の背面に導かれた遊技球のうち一方の領域（Ｖ入賞領域；特別領域）に入ったものはＶ入賞スイッチ２３（図３）で検出された後にカウントスイッチ２４で検出され、他方の領域に入った遊技球は、そのままカウントスイッチ２４で検出されるようにしてもよい。この場合、遊技盤２の背面には、大入賞口内の経路を切り替えるためのソレノイドが設けられていてもよい。あるいは、Ｖ入賞領域を設けずに、大当り遊技状態における最終ラウンド以外のラウンドでは、常に次のラウンドへと移行できるようにしてもよい。
また、遊技盤２には、複数の入賞口４２Ａ〜４２Ｄが設けられ、遊技球の入賞口４２Ａ〜４２Ｄへの入賞は、それぞれ入賞口スイッチ２５Ａ〜２５Ｄ（図２、図３）によって検出される。各入賞口４２Ａ〜４２Ｄによって遊技球が検出されたことに基づいて、所定個数（例えば７個）の賞球の払い出しが行われる。すなわち、各入賞口４２Ａ〜４２Ｄは、遊技媒体としての遊技球を受け入れて入賞を許容する領域として遊技盤２に設けられる入賞領域を構成している。また、普通可変入賞球装置６に形成された始動入賞口や、特別可変入賞球装置７に形成された大入賞口も、遊技媒体としての遊技球を受け入れて入賞を許容する入賞領域を構成する。
図２は、遊技盤２に設けられている入賞口などの入賞領域に入賞した遊技球を検出するための各スイッチの関係を示す説明図である。図２に示すように、始動口スイッチ２２、カウントスイッチ２４、及び入賞口スイッチ２５Ａ〜２５Ｄのそれぞれで検出された遊技球は、例えば遊技盤２の背面において、全入賞球検出スイッチ２９の設置位置に誘導され、全入賞球検出スイッチ２９によって検出される。ここで、全入賞球検出スイッチ２９の設置位置は、例えば各入賞球通路が合流する位置、またはその位置の下流側となる所定位置であればよい。
普通図柄表示器４０は、例えばＬＥＤ等から構成され、遊技領域に設けられた通過ゲート４１を通過した遊技球がゲートスイッチ２１（図３）によって検出されたことを始動条件とする普通図ゲームにおいて、点灯、点滅、発色などが制御される。この普通図ゲームにおいて所定の当りパターンで表示が行われると、普通図ゲームにおける表示結果が「当り」となる。ここで、前述の高確率状態と時間短縮状態では、普通図柄表示器４０による普通図ゲームにおける可変表示時間が通常遊技状態のときよりも短くなるとともに、各回の普通図ゲームで表示結果が当り図柄となる確率が向上するようにしてもよい。このときにはさらに、普通可変入賞球装置６における可動翼片の傾動時間が通常遊技状態のときよりも長くなるとともに、その傾動回数が通常遊技状態のときよりも増加するようにしてもよい。このように、高確率状態や時間短縮状態では、大当り遊技状態とは異なる遊技者にとって有利な遊技状態となる。ここで、時間短縮状態では、確変制御が行われず、大当り遊技状態となる確率は通常遊技状態のときと同じであるので、高確率状態の方が時間短縮状態よりも遊技者にとって有利である。
また、遊技盤２の遊技領域には、上記した構成以外にも、装飾ランプを内蔵した風車やアウト口等が設けられている。遊技領域外側の左右上部には、効果音を発する２つのスピーカ８Ｌ、８Ｒが設けられている。遊技領域の外周には、点灯又は点滅する遊技効果ランプ９が設けられている。遊技領域外側の右下位置には、遊技球を遊技領域に向けて発射させるために遊技者等が操作する操作ノブ３０が設けられている。加えて、遊技領域の外側左部には、賞球残数があるときに点灯する賞球ランプが設けられていてもよい。遊技領域の外側上部には、補給球が切れたときに点灯する球切れランプが設けられていてもよい。
さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするプリペイドカードユニット（以下、カードユニットという）７０も示されている。カードユニット７０には、使用可能状態であるか否かを示す使用可表示ランプ、カードユニット７０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器、カードユニット７０内にカードが投入されていることを示すカード投入表示ランプ、記録媒体としてのカードが挿入されるカード挿入口、及びカード挿入口の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット７０を開放するためのカードユニット錠などが設けられている。
パチンコ遊技機１には、例えば図３に示すような電源基板１０、主基板１１、演出制御基板１２、音声制御基板１３、ランプ制御基板１４、払出制御基板１５、発射制御基板１７といった、各種の制御基板が搭載されている。また、パチンコ遊技機１には、主基板１１と演出制御基板１２との間で伝送される各種の制御信号を中継するための中継基板１８なども搭載されている。なお、音声制御基板１３やランプ制御基板１４は、演出制御基板１２とは別個の独立した基板によって構成されてもよいし、演出制御基板１２にまとめられて１つの基板として構成されてもよい。その他、パチンコ遊技機１の背面には、例えば情報端子基板などといった、各種の制御基板が配置されている。
電源基板１０は、主基板１１、演出制御基板１２、払出制御基板１５等の各制御基板と独立して設置され、パチンコ遊技機１内の各制御基板及び機構部品が使用する電圧を生成する。例えば、電源基板１０では、図４に示すように、ＡＣ２４Ｖ、ＶＬＰ（直流＋２４Ｖ）、ＶＳＬ（直流＋３０Ｖ）、ＶＤＤ（直流＋１２Ｖ）、ＶＣＣ（直流＋５Ｖ）及びＶＢＢ（直流＋５Ｖ）を生成する。電源基板１０は、例えば図４に示すように、変圧回路３０１と、直流電圧生成回路３０２と、電源監視回路３０３と、クリアスイッチ３０４とを備えて構成されている。また、電源基板１０には、バックアップ電源となるコンデンサが設けられていてもよい。このコンデンサは、例えばＶＢＢ（直流＋５Ｖ）の電源ラインから充電されるものであればよい。加えて、電源基板１０には、パチンコ遊技機１内の各制御基板及び機構部品への電力供給を実行または遮断するための電源スイッチが設けられていてもよい。あるいは、電源スイッチは、パチンコ遊技機１において、電源基板１０の外に設けられていてもよい。
変圧回路３０１は、例えば商用電源が入力側（一次側）に印加されるトランスや、トランスの入力側に設けられた過電圧保護回路としてのバリスタなどを備えて構成されたものであればよい。ここで、変圧回路３０１が備えるトランスは、商用電源と電源基板１０の内部とを電気的に絶縁するためのものであればよい。変圧回路３０１は、その出力電圧として、ＡＣ２４Ｖを生成する。直流電圧生成回路３０２は、例えばＡＣ２４Ｖを整流素子で整流昇圧することによってＶＳＬを生成する整流平滑回路を含んでいる。ＶＳＬは、ソレノイド駆動用の電源電圧として用いられる。また、直流電圧生成回路３０２は、例えばＡＣ２４Ｖを整流素子で整流することによってＶＬＰを生成する整流回路を含んでいる。ＶＬＰは、ランプ点灯用の電源電圧として用いられる。加えて、直流電圧生成回路３０２は、例えばＶＳＬに基づいてＶＤＤおよびＶＣＣを生成するＤＣ−ＤＣコンバータを含んでいる。このＤＣ−ＤＣコンバータは、例えば１つまたは複数のスイッチングレギュレータと、そのスイッチングレギュレータの入力側に接続された比較的大容量のコンデンサとを含み、外部からパチンコ遊技機１への電力供給が停止したときに、ＶＳＬ、ＶＤＤ、ＶＢＢ等の直流電圧が比較的緩やかに低下するように構成されたものであればよい。ＶＤＤは、例えばゲートスイッチ２１、始動口スイッチ２２、Ｖ入賞スイッチ２３、カウントスイッチ２４、入賞口スイッチ２５Ａ〜２５Ｄ、全入賞球検出スイッチ２９といった、遊技媒体を検出する各種スイッチに供給され、これらのスイッチを作動させるために用いられる。
図４に示すように、変圧回路３０１から出力されたＡＣ２４Ｖは、例えば所定のコネクタや電源ラインを介して、払出制御基板１５へと伝送される。ＶＬＰは、例えば所定のコネクタや電源ラインを介して、ランプ制御基板１４へと伝送される。ＶＳＬ、ＶＤＤ及びＶＣＣは、例えば所定のコネクタや電源ラインを介して、主基板１１、ランプ制御基板１４及び払出制御基板１５へと伝送される。ＶＢＢは、例えば所定のコネクタや電源ラインを介して、主基板１１及び払出制御基板１５へと伝送される。なお、演出制御基板１２及び音声制御基板１３には、ランプ制御基板１４を経由して各電圧が供給されればよい。
電源監視回路３０３は、例えば停電監視リセットモジュールＩＣを用いて構成され、電源断信号を出力する電源監視手段を実現する回路である。例えば、電源監視回路３０３は、パチンコ遊技機１において用いられる所定電圧（一例としてＶＬＰ）が所定値（一例として＋２０Ｖ）以下になった期間が、予め決められている時間（一例として５６ミリ秒）以上継続したときに、電源断信号を出力する。あるいは、電源監視回路３０３は、パチンコ遊技機１において用いられる所定電圧が所定値以下になると、直ちに電源断信号を出力するようにしてもよい。電源断信号は、例えばローレベルとなることでオン状態となる電気信号であればよい。電源監視回路３０３から出力された電源断信号は、例えば電源基板１０に搭載された出力ドライバ回路によって増幅された後に所定のコネクタや信号ラインを介して、払出制御基板１５へと伝送される。なお、外部からパチンコ遊技機１に供給される電力の供給停止を検出するための条件としては、パチンコ遊技機１において用いられる所定電圧が所定値以下になったことに限られず、外部からの電力が途絶えたことを検出できる任意の条件であればよい。例えば、ＡＣ２４Ｖ等の交流波そのものを監視して交流波が途絶えたことを検出条件としてもよいし、交流波をデジタル化した信号を監視して、デジタル信号が平坦になったことをもって交流波が途絶えたことの検出条件としてもよい。
また、電源監視回路３０３は、例えば所定電圧（一例としてＶＣＣ）が所定値（一例として＋５Ｖ強）以下になったときに、リセット信号を出力してもよい。リセット信号は、例えばローレベルとなることでオン状態となる電気信号であればよい。電源監視回路３０３から出力されたリセット信号は、例えば電源基板１０に搭載された出力ドライバ回路によって増幅された後に所定のコネクタや信号ラインを介して、主基板１１、ランプ制御基板１４及び払出制御基板１５へと伝送される。なお、演出制御基板１２には、ランプ制御基板１４を経由してリセット信号が伝送されればよい。さらに、リセット信号を出力する回路は、電源監視回路３０３とは別個に設けられたウォッチドッグタイマ内蔵ＩＣ、あるいはシステムリセットＩＣなどを用いて構成されてもよい。
パチンコ遊技機１への電力供給が停止するときには、電源監視回路３０３が、電源断信号を出力（ローレベルに設定）してから所定期間が経過したときに、リセット信号を出力（ローレベルに設定）する。ここでの所定期間は、例えば主基板１１に搭載されている遊技制御用マイクロコンピュータ１００及び払出制御基板１５に搭載されている払出制御用マイクロコンピュータ１５０が、後述する電源断処理（図３６に示すメイン側電源断処理、及び図５５に示す払出側電源断処理）を実行するのに十分な時間であればよい。すなわち、電源監視回路３０３は、停電信号としての電源断信号を出力した後、遊技制御用マイクロコンピュータ１００及び払出制御用マイクロコンピュータ１５０が所定の電源断処理を実行完了してから、動作停止信号としてのリセット信号を出力（ローレベルに設定）する。電源監視回路３０３から出力されたリセット信号を受信した遊技制御用マイクロコンピュータ１００や払出制御用マイクロコンピュータ１５０は、動作停止状態となり、各種の制御処理の実行が停止される。また、パチンコ遊技機１への電力供給が開始され、例えば所定電圧（一例としてＶＣＣ）が所定値（一例として＋５Ｖ強）を超えたときに、電源監視回路３０３はリセット信号の出力を停止（ハイレベルに設定）する。
図５は、パチンコ遊技機１への電力供給が開始されたとき、及び電力供給が停止するときにおける、ＡＣ２４Ｖ、ＶＬＰ、ＶＣＣ、リセット信号及び電源断信号の状態を、模式的に示すタイミング図である。図５に示すように、パチンコ遊技機１への電力供給が開始されたときに、ＶＬＰ及びＶＣＣは徐々に規定値（直流＋２４Ｖ及び直流＋５Ｖ）に達する。このとき、ＶＬＰが第１の所定値を超えると、電源監視回路３０３は電源断信号の出力を停止（ハイレベルに設定）してオフ状態とする。また、ＶＣＣが第２の所定値を超えると、電源監視回路３０３はリセット信号の出力を停止（ハイレベルに設定）してオフ状態とする。他方、パチンコ遊技機１への電力供給が停止するときに、ＶＬＰ及びＶＣＣは徐々に低下する。このとき、ＶＬＰが第１の所定値にまで低下すると、電源監視回路３０３は電源断信号をオン状態として出力（ローレベルに設定）する。また、ＶＣＣが第２の所定値にまで低下すると、電源監視回路３０３はリセット信号をオン状態として出力（ローレベルに設定）する。
図４に示す電源基板１０が備えるクリアスイッチ３０４は、例えば押しボタン構造を有し、押下などの操作に応じてクリア信号を出力する。クリア信号は、例えばローレベルとなることでオン状態となる電気信号であればよい。クリアスイッチ３０４から出力されたクリア信号は、例えば所定のコネクタや信号ラインを介して、主基板１１へと伝送される。また、クリアスイッチ３０４の操作がなされていないときには、クリア信号の出力を停止（ハイレベルに設定）する。なお、クリアスイッチ３０４は、押しボタン構造以外の他の構成（例えばスライドスイッチ構造やトグルスイッチ構造、ダイヤルスイッチ構造など）であってもよい。
この実施の形態では、図６に示すように、電源基板１０及び払出制御基板１５は遊技機用枠３に設置され、主基板１１は遊技盤２に設置されている。そして、電源基板１０から払出制御基板１５へと電源断信号が伝送され、払出制御基板１５を経由して主基板１１に電源断信号が入力される。また、電源基板１０から主基板１１へとクリア信号が伝送され、主基板１１を経由して払出制御基板１５にクリア信号が入力される。
図３に示す主基板１１は、メイン側の制御基板であり、パチンコ遊技機１における遊技の進行を制御するための各種回路が搭載されている。主基板１１は、主として、特図ゲームにおいて用いる乱数の設定機能、所定位置に配設されたスイッチ等からの信号の入力を行う機能、演出制御基板１２や払出制御基板１５などからなるサブ側の制御基板に宛てて、それぞれに指令情報の一例となる制御コマンドを制御信号として出力して送信する機能、ホールの管理コンピュータに対して各種情報を出力する機能などを備えている。また、主基板１１は、特別図柄表示装置４を構成する各セグメントの点灯／消灯制御を行うことにより特別図柄表示装置４における特別図柄の変動表示を制御する一方で、普通図柄表示器４０の点灯／点滅／発色制御を行うことにより普通図柄表示器４０における普通図柄の変動表示を制御する。
図３に示すように、主基板１１には、ゲートスイッチ２１、始動口スイッチ２２、Ｖ入賞スイッチ２３、カウントスイッチ２４、入賞口スイッチ２５Ａ〜２５Ｄ、全入賞球検出スイッチ２９からの検出信号を受信するための配線が接続されている。なお、ゲートスイッチ２１、始動口スイッチ２２、Ｖ入賞スイッチ２３、カウントスイッチ２４、入賞口スイッチ２５Ａ〜２５Ｄ、全入賞球検出スイッチ２９は、例えばセンサと称されるものなどのように、遊技媒体としての遊技球を検出できる任意の構成を有するものであればよい。ここで、始動口スイッチ２２、カウントスイッチ２４、及び入賞口スイッチ２５Ａ〜２５Ｄの各スイッチは、遊技領域に設けられた複数の入賞領域それぞれに対応して設けられ、各入賞領域への遊技球の入賞を検出して入賞検出信号を出力する入賞口スイッチとなる。また、ゲートスイッチ２１のような通過ゲート４１を通過した遊技球を検出するものであっても、賞球の払い出しが行われるものであれば、入賞領域への遊技球の入賞を検出して入賞検出信号を出力する入賞口スイッチに含まれることになる。さらに、始動口スイッチ２２は、遊技球が始動入賞口に入賞したことを検出し、特別図柄表示装置４による特図ゲームを実行するための始動条件が成立したことを示す始動入賞信号を出力する始動入賞検出スイッチとなる。
加えて、主基板１１には、普通可変入賞球装置６における可動翼片の傾動制御を行うための指令信号をソレノイド８１に送信するための配線や、特別可変入賞球装置７における開閉板の開閉制御を行うための指令信号をソレノイド８２に送信するための配線が接続されている。さらに、主基板１１には、特別図柄表示装置４や普通図柄表示器４０の表示制御を行うための指令信号を送信するための配線が接続されている。また、主基板１１には、エラー解除スイッチ３１からの検出信号を受信するための配線が接続されている。ここで、エラー解除スイッチ３１は、遊技制御用マイクロコンピュータ１００が所定のエラー状態に制御されているときに、ソフトウェアリセットによって、そのエラー状態を解除するためのスイッチである。
主基板１１から演出制御基板１２に向けて出力される制御信号は、中継基板１８によって中継される。ここで、主基板１１には、例えば中継基板１８に対応して主基板側コネクタが設けられるとともに、この主基板側コネクタと遊技制御用マイクロコンピュータ１００との間に、出力バッファ回路が接続されていてもよい。この出力バッファ回路は、例えば主基板１１から中継基板１８を介して演出制御基板１２へ向かう方向にのみ制御信号を通過させることができ、中継基板１８から主基板１１への信号の入力を阻止する。従って、演出制御基板１２や中継基板１８の側から主基板１１の側に信号が伝わる余地はない。
中継基板１８には、例えば主基板１１から演出制御基板１２に対して出力される制御信号を伝送するための配線毎に、伝送方向規制回路が設けられていればよい。各伝送方向規制回路は、主基板１１に対応して設けられた主基板用コネクタにアノードが接続されるとともに演出制御基板１２に対応して設けられた演出制御基板用コネクタにカソードが接続されたダイオードと、一端がダイオードのカソードに接続されるとともに他端がグランド（ＧＮＤ）接続された抵抗とから構成されている。この構成により、各伝送方向規制回路は、演出制御基板１２から中継基板１８への信号の入力を阻止して、主基板１１から演出制御基板１２へ向かう方向にのみ信号を通過させることができる。従って、演出制御基板１２の側から主基板１１側に信号が伝わる余地はない。なお、主基板への不正な信号の入力を防ぐために、主基板とサブ基板との間にサブ基板から主基板への信号入力を規制する一方向データ転送手段を設けたものは既に提案されている（例えば、特開平８−２２４３３９号公報などを参照）。しかしながら、主基板と一方向データ転送手段との間には主基板への信号入力を規制するものがないため、一方向データ転送手段に改変を加えることで主基板に不正な信号を入力させることが可能であった。この実施の形態では、中継基板１８において制御信号を伝送するための配線毎に伝送方向規制回路を設けるとともに、主基板１１にて遊技制御用マイクロコンピュータ１００と主基板側コネクタの間に出力バッファ回路を設けることで、外部から主基板１１への不正な信号の入力を、より確実に防止することができる。
演出制御基板１２は、主基板１１とは独立したサブ側の制御基板であり、中継基板１８を介して主基板１１から送信された制御コマンドを受信して、画像表示装置５、スピーカ８Ｌ、８Ｒ及び遊技効果ランプ９といった演出用の電気部品を制御するための各種回路が搭載されている。すなわち、演出制御基板１２は、画像表示装置５における表示動作や、スピーカ８Ｌ、８Ｒからの音声出力動作、遊技効果ランプ９におけるランプの点灯動作及び消灯動作などを制御する機能を備えている。演出制御基板１２には、音声制御基板１３やランプ制御基板１４に制御信号を伝送する配線や、画像表示装置５に画像データ信号を伝送する配線などが接続されている。
主基板１１と払出制御基板１５との間では、例えば双方向でシリアル通信を行うことにより、各種の制御コマンドや通知信号が伝送される。払出制御基板１５は、主基板１１とは独立したサブ側の制御基板であり、主基板１１から送信された制御コマンドや通知信号を受信して、払出モータ５１による遊技球の払出動作を制御するための各種回路が搭載されている。すなわち、払出制御基板１５は、払出モータ５１による賞球の払出動作を制御する機能を備えている。また、払出制御基板１５は、カードユニット７０との通信結果に応じて払出モータ５１の駆動制御を行って、球貸し動作を制御する機能を備えている。払出制御基板１５には、満タンスイッチ２６や球切れスイッチ２７からの検出信号を受信するための配線や、払出モータ位置センサ７１や払出カウントスイッチ７２、エラー解除スイッチ７３からの検出信号を受信するための配線が接続されている。加えて、払出制御基板１５には、払出モータ５１における遊技球の払出制御を行うための指令信号を送信するための配線や、エラー表示用ＬＥＤ７４における表示制御を行うための指令信号を送信するための配線、カードユニット７０との間で通信を行うための配線などが接続されている。また、払出制御基板１５には、カードユニット７０からの接続信号を分岐させて発射制御基板１７に伝送させるための配線が接続されていてもよい。
ここで、満タンスイッチ２６は、例えば遊技盤２の背面下方にて打球供給皿と余剰球受皿の間を連通する余剰球通路の側壁に設置され、余剰球受皿の満タンを検出するためのものである。賞球または球貸し要求に基づく遊技球が多数払い出されて打球供給皿が満杯になり、遊技球が連絡口に到達した後、さらに遊技球が払い出されると、遊技球は余剰球通路を経て余剰球受皿へと導かれる。さらに遊技球が払い出されると、例えば所定の感知レバーが満タンスイッチ２６を押圧してオンする。
また、球切れスイッチ２７は、例えば遊技盤２の背面にて遊技球を払出モータ５１が設置された払出装置へと誘導する誘導レールの下流に設置され、誘導レールの下流にてカーブ樋を介して連通された２列の球通路内における遊技球の有無を検出するためのものである。一例として、球切れスイッチ２７は、球通路に２７〜２８個の遊技球が存在することを検出できるような位置に係止片によって係止され、球貸しの一単位の最大払出個数（例えば１００円分に相当する２５個）以上が確保されていることを確認可能にする。なお、誘導レールは、遊技盤２の背面上方にて補給球としての遊技球を貯留する貯留タンクからの遊技球を払出装置へと誘導するものであり、球通路の下部には、払出モータ５１が設置された払出装置が固定されている。
エラー解除スイッチ７３は、払出制御用マイクロコンピュータ１５０が所定のエラー状態に制御されているときに、ソフトウェアリセットによって、そのエラー状態を解除するためのスイッチである。エラー表示用ＬＥＤ７４は、例えば７セグメントＬＥＤにより構成され、払出制御用マイクロコンピュータ１５０にてセットされたエラーフラグなどに基づいて、各種のエラーに対応するエラーコードを表示するためのものである。
図３に示す発射制御基板１７は、操作ノブ３０の操作量に応じて、所定の発射装置による遊技球の発射動作を制御するためのものである。発射制御基板１７には、例えば電源基板１０あるいは主基板１１からの駆動信号を伝送する配線や、カードユニット７０からの接続信号を伝送する配線、及び操作ノブ３０からの配線が接続されるとともに、発射モータ６１への配線が接続されている。なお、カードユニット７０からの接続信号は、払出制御基板１５にて分岐されて発射制御基板１７に伝送されてもよいし、カードユニット７０から払出制御基板１５を経由せずに発射制御基板１７に伝送されてもよい。発射制御基板１７は、操作ノブ３０の操作量に対応して発射モータ６１の駆動力を調整する。発射モータ６１は、例えば発射制御基板１７により調整された駆動力により発射バネを弾性変形させ、発射バネの付勢力を打撃ハンマに伝達して遊技球を打撃することにより、遊技球を操作ノブ３０の操作量に対応した速度で遊技領域に向けて発射させる。
中継基板１８を介して主基板１１から演出制御基板１２に対して送信される制御コマンドは、例えば電気信号として伝送される演出制御コマンドである。演出制御コマンドには、例えば画像表示装置５における画像表示動作を制御するために用いられる表示制御コマンドや、スピーカ８Ｌ、８Ｒからの音声出力を制御するために用いられる音声制御コマンド、遊技効果ランプ９や装飾用ＬＥＤの点灯動作などを制御するために用いられるランプ制御コマンドが含まれている。図７は、この実施の形態で用いられる表示制御コマンドの内容の一例を示す説明図である。表示制御コマンドは、例えば２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を示し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（第７ビット［ビット７］）は必ず“１”とされ、ＥＸＴデータの先頭ビットは“０”とされる。なお、図７に示された表示制御コマンドの形態は一例であって、他のコマンド形態を用いてもよい。また、この例では、表示制御コマンドが２バイト構成であるとしているが、表示制御コマンドを構成するバイト数は、１であってもよいし、３以上の複数であってもよい。この実施の形態では、表示制御コマンドとして、可変表示開始コマンド、表示結果通知コマンド、大当り開始コマンド、大当り終了コマンド、初期化通知コマンド、復旧報知コマンド、メイン側払出異常報知開始コマンド、メイン側払出異常報知終了コマンド、賞球過多報知コマンド、賞球不足報知コマンド、払出側異常報知開始コマンド、払出側異常報知終了コマンド、シリアル通信異常報知開始コマンド、シリアル通信異常報知終了コマンドなどが、予め用意されている。
図７に示す例において、コマンド８０ＸＸｈは、特別図柄表示装置４による特図ゲームで特別図柄の変動表示を開始するときに送信される可変表示開始コマンドである。なお、ＸＸｈは、不特定の１６進数であることを示し、表示制御コマンドによる指示内容に応じて任意に設定される値であればよい。可変表示開始コマンドは、例えば特別図柄表示装置４における特別図柄の変動表示を開始してから確定特別図柄を停止表示するまでの時間である特別図柄の可変表示時間（総変動時間）や、飾り図柄の可変表示態様をリーチとしてからハズレとなるリーチハズレとするか、リーチとすることなくハズレとなる通常ハズレとするかなどを示すＥＸＴデータを含んでいる。
ここで、リーチとは、画像表示装置５にて導出表示した飾り図柄が大当り組合せの一部を構成しているときに未だ導出表示していない飾り図柄（リーチ変動図柄という）については変動表示が行われている表示態様、あるいは、全て又は一部の飾り図柄が大当り図柄の全て又は一部を構成しながら同期して変動表示している表示態様のことである。具体的には、予め定められた組合せ有効ライン上の一部の可変表示部に予め定められた大当り組合せを構成する図柄を停止表示しているときに未だ停止表示していない組合せ有効ライン上の可変表示部において変動表示が行われている表示態様（例えば、表示領域に設けられた「左」、「中」、「右」の可変表示部のうち「左」、「右」の可変表示部には大当り図柄の一部となる（例えば「７」）が停止表示されている状態で「中」の可変表示部は未だ変動表示が行われている表示態様）、あるいは、有効ライン上の可変表示部の全て又は一部の飾り図柄が大当り図柄の全て又は一部を構成しながら同期して変動表示している表示態様（例えば、表示領域に設けられた「左」、「中」、「右」の可変表示部の全てで変動表示が行われてどの状態が表示されても同一の飾り図柄が揃っている態様で変動表示が行われている表示態様）である。また、リーチの際に、通常と異なる演出がランプや音などで行われることがある。この演出をリーチ演出という。また、リーチの際に、画像表示装置５にてキャラクタ（人物等を模した演出表示であり、飾り図柄とは異なるもの）を表示させたり、背景の表示態様を変化させたり、飾り図柄の変動表示態様を変化させたりすることがある。このキャラクタの表示や背景の表示態様、飾り図柄の変動態様の変化を、リーチ演出表示という。
コマンド９０ＸＸｈは、特別図柄表示装置４における特図ゲームでの確定特別図柄や、遊技状態が高確率状態となる確変大当りとなるか否かなどを示す表示結果通知コマンドである。具体的な一例として、コマンド９０００ｈは、特図ゲームでの確定特別図柄がハズレ図柄となることを示すコマンドである。また、コマンド９００１ｈは、特図ゲームでの確定特別図柄が大当り図柄としての「７」を示す特別図柄であること、及び遊技状態が高確率状態にはならない通常大当りであることを示すコマンドである。さらに、コマンド９００２ｈは、特図ゲームでの確定特別図柄が大当り図柄としての「７」を示す特別図柄であること、及び遊技状態が高確率状態になる確変大当りであることを示すコマンドである。こうした表示結果通知コマンドに基づき、演出制御基板１２の側では、飾り図柄の可変表示が行われた後に停止表示される飾り図柄の表示結果の種類をハズレとするか通常大当りとするか確変大当りとするかを決定することが可能になる。
コマンドＡ０００ｈは、特別図柄表示装置４による特図ゲームや画像表示装置５における飾り図柄の可変表示にて大当りとなったことにより、大当り遊技状態が開始されることを示す大当り開始コマンドである。コマンドＡ１００ｈは、大当り遊技状態が終了することを示す大当り終了コマンドである。
コマンドＤ０００ｈは、パチンコ遊技機１への電力供給が開始されたときに、遊技制御用マイクロコンピュータ１００により所定の初期化処理が実行された旨を通知する初期化通知コマンドである。コマンドＤ００１ｈは、パチンコ遊技機１への電力供給が開始されたときに、遊技制御用マイクロコンピュータ１００に内蔵されたＲＡＭ１０６（図１０）の保存データに基づく所定の復旧処理が実行された旨を示す復旧通知コマンドである。
コマンドＤ００２ｈは、主基板１１の側において賞球の払出に関わる異常発生が検出された旨の報知を開始させるためのメイン側払出異常報知開始コマンドである。コマンドＤ００３ｈは、メイン側払出異常報知開始コマンドに基づいて開始された報知を終了させるためのメイン側払出異常報知終了コマンドである。コマンドＤ００４ｈは、賞球の過大な払出である賞球過多が生じた旨を報知させるための賞球過多報知コマンドである。コマンドＤ００５ｈは、賞球の過小な払出である賞球不足が生じた旨を報知させるための賞球不足報知コマンドである。
コマンドＤ００６ｈは、払出制御基板１５の側において賞球の払出に関わる異常が発生した旨の報知を開始させるための払出側異常報知開始コマンドである。コマンドＤ００７ｈは、払出側異常報知開始コマンドに基づいて開始された報知を終了させるための払出側異常報知終了コマンドである。コマンドＤ００８ｈは、主基板１１と払出制御基板１５との間で行われるシリアル通信における動作異常が発生した旨の報知を開始させるためのシリアル通信異常報知開始コマンドである。コマンドＤ００９ｈは、シリアル通信異常報知開始コマンドに基づいて開始された報知を終了させるためのシリアル通信異常報知終了コマンドである。
主基板１１から払出制御基板１５に対して送信される制御コマンドは、例えば電気信号として伝送される払出制御コマンドである。また、払出制御基板１５から主基板１１に対しては、例えば電気信号としての払出通知コマンドなどが送信される。なお、以下の説明では、主基板１１及び払出制御基板１５のいずれか一方から他方に対する所定動作の指令だけでなく、一方での動作状態を他方に通知する通知信号も、払出制御コマンドや払出通知コマンドに含まれるものとする。
図８は、主基板１１と払出制御基板１５との間で送受信されるコマンドの構成例を示す説明図である。図８（Ａ）に示すように、主基板１１から払出制御基板１５に対して送信される払出制御コマンドと、払出制御基板１５から主基板１１に対して送信される払出通知コマンドは、いずれも２バイト構成であり、１バイト目を反転させることで２バイト目となるように構成されている。そして、各バイトの先頭ビット（第７ビット［ビット７］）をヘッダとして、そのヘッダを異ならせることにより、１バイト目と２バイト目の区別を可能にしている。例えば、１バイト目におけるヘッダは“０”の固定値に設定されている一方で、２バイト目におけるヘッダは“１”の固定値に設定されている。
主基板１１から払出制御基板１５に対して送信される払出制御コマンドには、払出用初期化コマンド、払出数指定コマンド、ＡＣＫフィードバックコマンドが含まれている。払出用初期化コマンドは、パチンコ遊技機１への電力供給が開始されたときに、遊技制御用マイクロコンピュータ１００により所定の初期化処理が実行された旨を示すコマンドであり、例えば図８（Ｂ）に示すようなビット値（１６進数表示ではＣＦ３０ｈ）で構成されている。払出数指定コマンドは、払い出すべき賞球の数を示すコマンドであり、例えば図８（Ｃ）に示すようなビット値で構成されている。ここで、払出数指定コマンドにおける１バイト目及び２バイト目の第３〜第０ビット［ビット３−０］は、払い出すべき賞球の個数に応じて設定される値であればよい。図８（Ｄ）には、この実施の形態で用いられる払出数指定コマンドが１６進数表示で示されている。図８（Ｄ）に示すコマンドＥ１１Ｅｈは、払い出すべき賞球個数が１５個であることを示す第１払出数指定コマンドである。コマンドＥ９１６ｈは、払い出すべき賞球個数が７個であることを示す第２払出数指定コマンドである。コマンドＥＣ１３ｈは、払い出すべき賞球個数が４個であることを示す第３払出数指定コマンドである。この実施の形態では、始動口スイッチ２２で遊技球が検出されると４個の賞球払出を行い、入賞口スイッチ２５Ａ〜２５Ｄのいずれかで遊技球が検出されると７個の賞球払出を行い、カウントスイッチ２４で遊技球が検出されると１５個の賞球払出を行う。
払出制御基板１５の払出制御に応じて遊技球を払い出すための回転動作を行う払出モータ５１は、例えば図９に示すような３つのケース９１、９２、９３から構成された払出ケースの内部に設けられた払出装置に含まれている。ケース９１、９２の上部には、それぞれ球通路と連通する穴８５、８６が設けられており、遊技球は、この穴８５、８６から払出装置内へと流入する。また、払出モータ５１の回転軸にはギア８７が嵌合されており、払出ケースの内部には、ギア８７と噛み合うギア８８と、ギア８８の中心軸に嵌合して球載置部を有するカム８９と、カム８９の下方における球通路９０とが設けられている。例えば、穴８５、８６から流入した遊技球は、カム８９の球載置部が１／３回転するごとに１個ずつ交互に球通路９０を経て落下する。さらに、払出ケースの内部には、例えば発光素子（ＬＥＤ）と受光素子とから構成される払出モータ位置センサ７１が設けられている。払出モータ位置センサ７１は、払出モータ５１の回転位置を検出するためのセンサであり、遊技球の詰まり、いわゆる球噛みを検出するために用いられる。払出ケースの内部に設けられた球通路９０の下部には、例えば近接スイッチによる払出カウントスイッチ７２が配置されている。払出カウントスイッチ７２は、球通路９０から１個の遊技球が落下するごとにオンして、所定の検出信号を払出制御基板１５に送信する。
図８（Ｄ）に示すコマンドＦ００Ｆｈは、払出制御基板１５から主基板１１に対して送信された賞球ＡＣＫコマンドを主基板１１の側で受信したことを示す受信確認受付信号となるＡＣＫフィードバックコマンドである。
図８（Ｆ）は、払出制御基板１５から主基板１１に対して送信される払出通知コマンドの構成例を示す説明図である。払出通知コマンドには、賞球ＡＣＫコマンド、払出エラー通知コマンド、払出エラー解除コマンドが含まれている。図８（Ｆ）に示すコマンドＡ０Ｆ５ｈは、主基板１１から払出制御基板１５に対して送信された払出数指定コマンドを払出制御基板１５の側で受信したことを示す受信確認信号となる賞球ＡＣＫコマンドである。コマンドＢ０Ｆ４ｈは、払出制御基板１５の側において遊技球の払出に関わる異常が発生した旨を主基板１１の側に通知するための払出エラー通知コマンドである。コマンドＢ１Ｅ４ｈは、払出制御基板１５の側で発生したエラーが解除された旨を主基板１１の側に通知するための払出エラー解除コマンドである。
図３に示すように、主基板１１には、遊技制御用マイクロコンピュータ１００やスイッチ回路１１１、ソレノイド回路１１２が搭載されている。スイッチ回路１１１には、ゲートスイッチ２１、始動口スイッチ２２、Ｖ入賞スイッチ２３、カウントスイッチ２４、入賞口スイッチ２５Ａ〜２５Ｄ、全入賞球検出スイッチ２９、エラー解除スイッチ３１などの各種スイッチからの検出信号が入力される。スイッチ回路１１１は、これらの検出信号を取り込んで、遊技制御用マイクロコンピュータ１００に伝送する。ソレノイド回路１１２は、遊技制御用マイクロコンピュータ１００からの指令に従って各ソレノイド８１、８２に対する駆動信号を出力する。
図１０は、主基板１１に搭載された遊技制御用マイクロコンピュータ１００の構成例を示す図である。図１０に示す遊技制御用マイクロコンピュータ１００は、例えば１チップマイクロコンピュータであり、クロック回路１０１と、リセット／割込みコントローラ１０２と、乱数回路１０３と、ＣＰＵ（Central Processing Unit）１０４と、ＲＯＭ（Read Only Memory）１０５と、ＲＡＭ（Random Access Memory）１０６と、タイマ回路（ＰＩＴ）１０７と、シリアル通信回路（ＳＣＩ）１０８と、外部バスインタフェース１０９とを備えて構成されている。
クロック回路１０１は、例えばＣＰＵ１０４といった、遊技制御用マイクロコンピュータ１００内の各回路に供給するクロック信号を生成する回路である。具体的な一例として、クロック回路１０１は、所定のクロック入力端子に入力された外部クロックを４分周して内部システムクロックＣＬＫを生成し、生成した内部システムクロックＣＬＫをＣＰＵ１０４などの遊技制御用マイクロコンピュータ１００内の各回路に供給する。
リセット／割込みコントローラ１０２は、遊技制御用マイクロコンピュータ１００内で発生する各種リセット、割込み要求を制御するためのものである。リセット／割込みコントローラ１０２が制御するリセットには、システムリセットとユーザリセットが含まれている。システムリセットは、所定のＳＲＳＴ端子に一定の期間にわたりローレベルの信号が入力されたときに発生するリセットである。ユーザリセットは、所定のＵＲＳＴ端子に一定の期間にわたりローレベルの信号が入力されたことや、ウォッチドッグタイマ（ＷＤＴ）のタイムアウト信号が発生したこと、指定エリア外走行禁止（ＩＡＴ）信号が発生したこと、あるいは、インターバルリセット信号が発生したことなど、所定の要因により発生するリセットである。
また、リセット／割込みコントローラ１０２が制御する割込みには、Ｘクラス割込み（ＸＩＲＱ）、Ｉクラス割込み（ＩＲＱ）、ソフトウェア割込み（ＳＷＩ）、イリーガルオペコードトラップ（ＩＬＧＯＰ）といった４種類の割込みが含まれている。Ｘクラス割込みは、所定のＸＩＲＱ端子に一定の期間にわたりローレベルの信号が入力されたときに発生する割込みである。Ｉクラス割込みは、ユーザプログラムにより割込み要求の受付を許可／禁止できる割込みであり、所定のＩＲＱ端子に一定の期間にわたりローレベルの信号が入力されたことや、タイマ回路１０７からの割込み要求信号が発生したこと、シリアル通信回路１０８からの割込み要求信号が発生したことなど、予め定められた各種の割込み要因により発生する割込みである。
乱数回路１０３は、例えば１２ビット乱数と１６ビット乱数などといった、更新範囲が互いに異なる複数種類の乱数を生成する回路である。図１１は、乱数回路１０３の構成例を示すブロック図である。図１１に示すように、乱数回路１０３は、クロック信号出力手段としての機能の全部または一部を備えるクロック信号出力回路１７１と、初期値設定手段としての機能の全部または一部を備える初期値設定回路１７２Ａ、１７２Ｂと、数値更新手段としての機能を備える乱数生成回路１７３Ａ、１７３Ｂと、順列変更方式選択手段としての機能を備えるセレクタ１７４Ａ、１７４Ｂと、数値順列変更レジスタとしての機能を備えるＡＲＳＣ１７５Ａ、ＢＲＳＣ１７５Ｂと、数値順列変更手段としての機能を備える乱数列変更回路１７６Ａ、１７６Ｂと、最大値比較回路１７７Ａ、１７７Ｂと、クロック信号反転手段としての機能を備える反転回路１７８と、タイマ手段としての機能を備えるタイマ回路１７９と、ラッチ信号出力手段としての機能を備えるラッチ信号生成回路１８０と、乱数値格納手段としての機能を備える乱数値レジスタ１８１Ａ、１８１Ｂとから構成されている。なお、初期値設定回路１７２Ａ、乱数生成回路１７３Ａ、セレクタ１７４Ａ、ＡＲＳＣ１７５Ａ、乱数列変更回路１７６Ａ、最大値比較回路１７７Ａ、乱数値レジスタ１８１Ａは、１２ビット乱数を生成するために用いられる第１の乱数回路を構成する。また、クロック信号出力回路１７１、初期値設定回路１７２Ｂ、乱数生成回路１７３Ｂ、セレクタ１７４Ｂ、ＢＲＳＣ１７５Ｂ、乱数列変更回路１７６Ｂ、最大値比較回路１７７Ｂ、反転回路１７８、タイマ回路１７９、ラッチ信号生成回路１８０、乱数値レジスタ１８１Ｂは、１６ビット乱数を生成するために用いられる第２の乱数回路を構成する。
クロック信号出力回路１７１は、クロック回路１０１から供給される内部システムクロックＣＬＫを入力して、この内部システムクロックＣＬＫと同一周期を有するクロック信号、あるいは内部システムクロックＣＬＫを１６分周したクロック信号を出力して、乱数生成回路１７３Ｂと反転回路１７８とに入力させる。初期値設定回路１７２Ａ、１７２Ｂは、発生する乱数列のスタート値を設定するためのものである。例えば、初期値設定回路１７２Ａ、１７２Ｂは、パチンコ遊技機１への電力供給が開始された後に乱数回路１０３にて乱数値の発生を開始するに際して１周目の初期値の設定や、乱数生成回路１７３Ａ、１７３Ｂが所定の初期値から所定の最終値まで循環的に数値データを更新したときに新たな初期値の設定などを行う。初期値設定回路１７２Ａは、設定した初期値を示す初期値設定信号ＳＫ１を出力して、乱数生成回路１７３Ａに入力させる。初期値設定回路１７２Ｂは、設定した初期値を示す初期値設定信号ＳＫ２を出力して、乱数生成回路１７３Ｂに入力させる。
乱数生成回路１７３Ａ、１７３Ｂは、例えば所定ビット数のカウンタなどから構成され、クロック信号出力回路１７１から出力されるクロック信号などの入力に基づき、数値データを更新可能な所定の範囲において所定の初期値から所定の最終値まで循環的に更新する回路である。例えば乱数生成回路１７３Ａは、所定のクロック入力端子への入力信号における立上がりエッジに応答して、「１」から「４０９５」までの範囲内で設定された初期値から「４０９５」まで１ずつカウントアップして行く。そして、「４０９５」までカウントアップした後には、「１」から初期値よりも１小さい最終値となる数値まで１ずつカウントアップすることで、数値データを循環的に更新する。なお、この実施の形態では、乱数生成回路１７３Ａのクロック入力端子には、乱数値レジスタ１８１Ａからの格納値更新信号ＫＴと最大値比較回路１７７Ａからの再設定信号ＭＳ１とを合成した信号（例えば格納値更新信号ＫＴと再設定信号ＭＳ１とを入力信号とするＯＲ回路からの出力信号としての和信号）が入力される。また、例えば乱数生成回路１７３Ｂは、所定のクロック入力端子への入力信号における立上がりエッジに応答して、「１」から「６５５３５」までの範囲内で設定された初期値から「６５５３５」まで１ずつ数値データをカウントアップして行く。そして、「６５５３５」までカウントアップした後には、「１」から初期値よりも１小さい最終値となる数値まで１ずつカウントアップすることで、数値データを循環的に更新する。なお、この実施の形態では、乱数生成回路１７３Ｂのクロック入力端子には、クロック信号出力回路１７１から出力されるクロック信号と最大値比較回路１７７Ｂからの再設定信号ＭＳ２とを合成した信号（例えばクロック信号と再設定信号Ｓ２とを入力信号とするＯＲ回路からの出力信号としての和信号）が入力される。乱数生成回路１７３Ａが所定の最終値まで数値データを更新したときには、乱数一巡信号ＲＩＪ１を出力する。また、乱数生成回路１７３Ｂが所定の最終値まで数値データを更新したときには、乱数一巡信号ＲＩＪ２を出力する。
セレクタ１７４Ａ、１７４Ｂは、それぞれ乱数生成回路１７３Ａ、１７３Ｂにより乱数一巡信号ＲＩＪ１、ＲＩＪ２が出力されたことに応じて、数値データの更新順である順列を変更する方式を選択するための回路である。この実施の形態では、数値データが所定の初期値から所定の最終値まで更新されたときに順列を変更する方式として、予め複数の方式が定められている。例えば、第１の方式は、数値データが最終値まで更新されたときに、自動的に順列を変更する方式であり、１２ビット乱数列変更レジスタであるＡＲＳＣ１７５Ａや１６ビット乱数列変更レジスタであるＢＲＳＣ１７５Ｂにおける格納値に関わらず、順列の変更が行われる。また、第２の方式は、数値データが最終値まで更新されたときに、ＡＲＳＣ１７５ＡやＢＲＳＣ１７５Ｂに所定の数値順列変更データが設定されていることに応じて順列を変更する方式である。第３の方式は、数値データが最終値まで更新されたときでも、順列の変更は行わない方式であり、乱数列変更回路１７６Ａ、１７６Ｂが常に一定の規則に従った順序で乱数値となる数値データＲ１、Ｒ２を出力する。
図１２（Ａ）は、ＡＲＳＣ１７５Ａの構成例を示すブロック図であり、図１２（Ｂ）は、ＢＲＳＣ１７５Ｂの構成例を示すブロック図である。図１２（Ａ）に示すＡＲＳＣ１７５Ａは、ユーザプログラムによる書込みと、セレクタ１７４Ａを介した乱数列変更回路１７６Ａによる読出しが可能な８ビットのレジスタであり、その初期値は“０”（＝００ｈ）に設定されている。なお、ユーザプログラムによるＡＲＳＣ１７５Ａに対する書込みは、第０ビット［ビット０］に対する“１”の書込みだけが有効である。順列を変更する方式として、セレクタ１７４Ａによって前述した第２の方式が選択されているときに、ＡＲＳＣ１７５Ａの第０ビット［ビット０］に対して“１”が書き込まれると、数値データが最終値まで更新された次の周期の始めから、乱数列変更回路１７６Ａが数値データを出力する順序を定める規則である更新規則を、変更することができる。図１２（Ｂ）に示すＢＲＳＣ１７５Ｂは、ユーザプログラムによる書込みと、セレクタ１７４Ｂを介した乱数列変更回路１７６Ｂによる読出しが可能な８ビットのレジスタであり、その初期値は“０”（＝００ｈ）に設定されている。なお、ユーザプログラムによるＢＲＳＣ１７５Ｂに対する書込みは、第０ビット［ビット０］に対する“１”の書込みだけが有効である。順列を変更する方式として、セレクタ１７４Ｂによって前述した第２の方式が選択されているときに、ＢＲＳＣ１７５Ｂの第０ビット［ビット０］に対して“１”が書き込まれると、数値データが最終値まで更新された次の周期の始めから、乱数列変更回路１７６Ｂが数値データを出力する順序を定める規則である更新規則を、変更することができる。
乱数列変更回路１７６Ａ、１７６Ｂは、それぞれ乱数生成回路１７３Ａ、１７３Ｂにより生成された数値データを、所定の更新規則に従った順列に変更可能とする回路である。例えば、乱数列変更回路１７６Ａは、乱数生成回路１７３Ａから出力される数値データにおけるビットの入れ替えや転置などのビットスクランブル処理を実行する一方、乱数列変更回路１７６Ｂは、乱数生成回路１７３Ｂから出力される数値データにおけるビットの入れ替えや転置などのビットスクランブル処理を実行する。また、乱数列変更回路１７６Ａ、１７６Ｂは、例えばビットスクランブル処理に用いるビットスクランブル用キーやビットスクランブルテーブルを変更することなどにより、数値データの更新順である順列の変更を行うことができる。
図１３は、１２ビット乱数用に設けられた乱数列変更回路１７６Ａにおける動作の一例として、セレクタ１７４Ａによって前述した第１の方式が選択されているときの順列変更動作を示す説明図である。セレクタ１７４Ａによって第１の方式が選択されているときには、乱数生成回路１７３Ａから出力される数値データ列Ｃ１が所定の初期値から所定の最終値まで循環的に更新されたことに応じて、乱数列変更回路１７６Ａが自動的に順列を変更する。図１３に示す動作例では、始めに乱数列変更回路１７６Ａから出力される数値データ列Ｒ１は、「１→２→…→４０９５」である。
そして、乱数生成回路１７３Ａから出力された数値データ列Ｃ１の値が所定の最終値に達したときには、乱数生成回路１７３Ａから出力された乱数一巡信号ＲＩＪ１が、セレクタ１７４Ａを介して乱数列変更回路１７６Ａに入力される。乱数列変更回路１７６Ａは、乱数一巡信号ＲＩＪ１が入力されたことに応答して、数値データの更新規則を変更する。このとき、乱数列変更回路１７６Ａは、予め用意された複数種類の更新規則のうちから予め定められた順序に従って更新規則を選択することにより、更新規則を変更するようにしてもよい。あるいは、乱数列変更回路１７６Ａは、複数種類の更新規則のうちから任意の更新規則を選択することにより、更新規則を変更するようにしてもよい。図１３に示す動作例では、１回目の更新規則の変更による順列変更により、乱数列変更回路１７６Ａから出力される数値データ列Ｒ１が、「４０９５→４０９４→…→１」となる。その後、２回目の更新規則の変更による順列変更が行われることにより、乱数列変更回路１７６Ａから出力される数値データ列Ｒ１は、「１→３→…→４０９５→２→…→４０９４」となる。図１３に示す動作例では、３回目の更新規則の変更による順列変更が行われることにより、乱数列変更回路１７６Ａから出力される数値データ列Ｒ１は、「４０９５→１→…→２０４７」となる。４回目の更新規則の変更による順列変更が行われたときには、乱数列変更回路１７６Ａから出力される数値データ列Ｒ１が、「１０２３→３０７２→…→３０７１」となる。５回目の更新規則の変更による順列変更が行われたときには、乱数列変更回路１７６Ａから出力される数値データ列Ｒ１が、「５→４→…→４０９１」となる。また、乱数生成回路１７３Ａが所定の初期値から所定の最終値まで循環的に数値データを更新したときに、初期値設定回路１７２Ａにより新たな初期値の設定が行われる場合には、乱数列変更回路１７６Ａが乱数一巡信号ＲＩＪ１の入力に応答して数値データの更新規則を変更するとともに、初期値設定回路１７２Ａが乱数一巡信号ＲＩＪ１の入力に応答して新たな初期値を乱数生成回路１７３Ａに設定する。その後、乱数生成回路１７３Ａは初期値設定回路１７２Ａによる変更後の初期値から循環的に数値データを更新し、乱数列変更回路１７６Ａは変更後の更新規則に従って乱数生成回路１７３Ａから出力された数値データ列Ｃ１の並びを変更する。
１６ビット乱数用に設けられた乱数列変更回路１７６Ｂも、乱数生成回路１７３Ｂから出力される１６ビット乱数生成用の数値データ列Ｒ２に対して乱数列変更回路１７６Ａと同様の処理を施すことにより、更新規則に従った順序で数値データ列Ｒ２を出力する。そして、セレクタ１７４Ｂによって前述した第１の方式が選択されているときには、乱数生成回路１７３Ｂから出力される数値データ列Ｃ２が所定の初期値から所定の最終値まで循環的に更新されたことに応じて、乱数列変更回路１７６Ｂが自動的に順列を変更する。また、乱数生成回路１７３Ｂが所定の初期値から所定の最終値まで循環的に数値データを更新したときに、初期値設定回路１７２Ｂにより新たな初期値の設定が行われる場合には、乱数列変更回路１７６Ｂが乱数一巡信号ＲＩＪ２の入力に応答して数値データの更新規則を変更するとともに、初期値設定回路１７２Ｂが乱数一巡信号ＲＩＪ２の入力に応答して新たな初期値を乱数生成回路１７３Ｂに設定する。その後、乱数生成回路１７３Ｂは初期値設定回路１７２Ｂによる変更後の初期値から循環的に数値データを更新し、乱数列変更回路１７６Ｂは変更後の更新規則に従って乱数生成回路１７３Ｂから出力された数値データ列Ｃ２の並びを変更する。
図１４は、１２ビット乱数用に設けられた乱数列変更回路１７６Ａにおける動作の他の一例として、セレクタ１７４Ａによって前述した第２の方式が選択されているときの順列変更動作を示す説明図である。セレクタ１７４Ａによって第２の方式が選択されているときには、乱数生成回路１７３Ａから出力される数値データ列Ｃ１が所定の初期値から所定の最終値まで循環的に更新され、かつ、１２ビット乱数列変更レジスタであるＡＲＳＣ１７５Ａに数値順列変更データとなる“１”（＝０１ｈ）が設定されていることに応答して、数値データの更新規則を変更する。図１４に示す動作例では、始めに乱数列変更回路１７６Ａから出力される数値データ列Ｒ１は、「１→２→…→４０９５」である。この後、ＣＰＵ１０４がＲＯＭ１０５に格納されたユーザプログラムを実行することによって、所定のタイミングでＡＲＳＣ１７５Ａに数値順列変更データとなる“１”（＝０１ｈ）が書き込まれて設定されたものとする。
そして、セレクタ１７４Ａによって第２の方式が選択されているときには、ＡＲＳＣ１７５Ａに設定された数値順列変更データが乱数列変更回路１７６Ａによって読み出され、数値データの更新規則を変更するための設定が行われる。このとき、乱数列変更回路１７６Ａは、乱数生成回路１７３Ａから出力された数値データ列Ｃ１の値が所定の最終値に達したことに応じて、例えば複数種類の更新規則のいずれかを選択することなどにより、更新規則を変更する。図１４に示す動作例では、乱数列変更回路１７６Ａが乱数生成回路１７３Ａから出力された数値データ列Ｃ１における最終値に対応する数値データ「４０９５」を出力した後、数値順列変更データが設定されたことに応じて更新規則を変更する。その後、乱数列変更回路１７６Ａは、変更後の更新規則に従った数値データ列Ｒ１として、「４０９５→４０９４→…→１」を出力する。ＡＲＳＣ１７５Ａは、乱数列変更回路１７６Ａによって数値順列変更データが読み出されたときに初期化される。そのため、再びＡＲＳＣ１７５Ａに数値順列変更データが設定されるまでは、乱数列変更回路１７６Ａから出力される数値データ列Ｒ１が、「４０９５→４０９４→…→１」となる。
ＣＰＵ１０４がＲＯＭ１０５に格納されたユーザプログラムを実行することによって、数値順列変更データとなる“１”（＝０１ｈ）がＡＲＳＣ１７５Ａに再び設定されると、数値データの更新規則が再度変更される。図１４に示す動作例では、乱数列変更回路１７６Ａが乱数生成回路１７３Ａから出力された数値データ列Ｃ１における最終値に対応する数値データ「１」を出力した後、数値順列変更データが設定されたことに応じて更新規則を変更する。その後、乱数列変更回路１７６Ａは、変更後の更新規則に従った数値データ列Ｒ１として、「１→３→…→４０９５→２→…４０９４」を出力する。
１６ビット乱数用に設けられた乱数列変更回路１７６Ｂは、セレクタ１７４Ｂによって前述した第２の方式が選択されているときには、乱数生成回路１７３Ｂから出力される数値データ列Ｃ２が所定の初期値から所定の最終値まで循環的に更新され、かつ、１６ビット乱数列変更レジスタであるＢＲＳＣ１７５Ｂに数値順列変更データとなる“１”（＝０１ｈ）が設定されていることに応答して、数値データの更新規則を変更する。こうして、乱数列変更回路１７６Ｂは、変更後の更新規則に従った数値データ列Ｒ２を出力することができる。
図１１に示す最大値比較回路１７７Ａ、１７７Ｂは、それぞれ乱数列変更回路１７６Ａ、１７６Ｂから出力される数値データ列Ｒ１、Ｒ２を所定の最大値と比較することにより、数値データ列Ｒ１、Ｒ２のうちで使用範囲内の数値データのみを出力する回路である。最大値比較回路１７７Ａは、乱数列変更回路１７６Ａから出力される数値データをＲＯＭ１０５のユーザプログラム管理エリアに設定された１２ビット乱数最大値（ＫＲＭＳ）と比較する。そして、数値データが最大値以下であるときには、その数値データを最大値比較回路１７７Ａが出力して、乱数値レジスタ１８１Ａに入力させる。他方、数値データが最大値より大きいときには、最大値比較回路１７７Ａが再設定信号ＭＳ１を出力する。最大値比較回路１７７Ａから出力された再設定信号ＭＳ１が乱数生成回路１７３Ａのクロック入力端子に入力されることにより、乱数生成回路１７３Ａから出力される数値データ、及び乱数列変更回路１７６Ａから出力される数値データが変更される。この変更後に乱数列変更回路１７６Ａから出力される数値データが最大値より大きければ、最大値以下となるまで再設定信号ＭＳ１の出力を繰り返す。こうした再設定信号ＭＳ２の出力動作を、例えば乱数値レジスタ１８１Ａから出力される格納値更新信号ＫＴの周期よりも十分に短い期間内に行うことにより、最大値以下となる数値データだけを乱数値レジスタ１８１Ａに格納される１２ビットの乱数値として出力できるようにする。
最大値比較回路１７７Ｂは、乱数列変更回路１７６Ｂから出力される数値データをＲＯＭ１０５のユーザプログラム管理エリアに設定された１６ビット乱数最大値（ＫＲＸＳ）と比較する。そして、数値データが最大値以下であるときには、その数値データを最大値比較回路１７７Ｂが出力して、乱数値レジスタ１８１Ｂに入力させる。他方、数値データが最大値より大きいときには、最大値比較回路１７７Ｂが再設定信号ＭＳ２を出力する。最大値比較回路１７７Ｂから出力された再設定信号ＭＳ２が乱数生成回路１７３Ｂのクロック入力端子に入力されることにより、乱数生成回路１７３Ｂから出力される数値データ、及び乱数列変更回路１７６Ｂから出力される数値データが変更される。この変更後に乱数列変更回路１７６Ｂから出力される数値データが最大値より大きければ、最大値以下となるまで再設定信号ＭＳ２の出力を繰り返す。こうした再設定信号ＭＳ２の出力動作を、クロック信号出力回路１７１から出力されるクロック信号Ｓ１の周期よりも十分に短い期間内に行うことにより、最大値以下となる数値データだけを乱数値レジスタ１８１Ｂに格納される１６ビットの乱数値として出力できるようにする。
図１５は、１２ビット乱数用に設けられた最大値比較回路１７７Ａによる数値データの再設定動作を示す説明図である。図１５に示す動作例では、図１５（Ａ）に示すように、１２ビット乱数最大値（ＫＲＭＳ）が「５１２」に設定され、乱数列変更回路１７６Ａから出力される数値データ列Ｒ１が、「１→２→…→４０９６」となっているものとする。
この場合、最大値比較回路１７７Ａは、乱数列変更回路１７６Ａから出力される数値データが「１」から「５１２」までの期間では、その数値データを出力して、乱数値レジスタ１８１Ａに入力させる。他方、乱数列変更回路１７６Ａから出力される数値データが「５１２」よりも大きくなると、最大値比較回路１７７Ａは、再設定信号ＭＳ１を出力して、乱数生成回路１７３Ａに入力させる。再設定信号ＭＳ１の出力動作を繰り返すことにより、最大値比較回路１７７Ａは、乱数列変更回路１７６Ａから出力される数値データを「５１３」から「４０９５」まで連続的に変更させ、その後、「１」に戻させる。なお、このとき最大値比較回路１７７Ａから出力される数値データは「５１２」のままである。そして、この再設定信号ＭＳ１の出力動作を通常における乱数値の更新周期よりも十分に短い期間内で行って、数値データ「１」が乱数列変更回路１７６Ａから出力されると、最大値比較回路１７７Ａがこの数値データをそのまま出力して、乱数値レジスタ１８１Ａに入力させる。このような最大値比較回路１７７Ａによる数値データの再設定動作により、１２ビット乱数最大値（ＫＲＭＳ）として設定された最大値以下の数値データのみを乱数値レジスタ１８１Ａに入力させることができる。
図１０に示す反転回路１７８は、クロック信号出力回路１７１から入力されるクロック信号Ｓ１を反転させて反転クロック信号Ｓ２を生成する。反転回路１７８は、生成した反転クロック信号Ｓ２を出力して、ラッチ信号生成回路１８０に入力させる。タイマ回路１７９は、始動口スイッチ２２から始動入賞信号ＳＳが入力されている時間を計測し、計測した時間が所定時間（例えば３ミリ秒）に達したときに、始動入賞信号ＳＳを出力して、ラッチ信号生成回路１８０に入力させる。例えば、タイマ回路１７９は、アップカウンタまたはダウンカウンタによって構成され、始動入賞信号ＳＳがオン状態となったことに応答して起動する。この場合、タイマ回路１７９は、始動入賞信号ＳＳがオン状態となっている期間において、内部システムクロックＣＬＫをアップカウントまたはダウンカウントする。そして、アップカウントまたはダウンカウントしたカウント値が３ミリ秒に対応する値となったときに、タイマ回路１７９が入力された信号を始動入賞信号ＳＳであると判定して、その始動入賞信号ＳＳを出力し、ラッチ信号生成回路１８０に入力させる。
ラッチ信号生成回路１８０は、例えばフリップフロップなどを用いて構成される。例えばラッチ信号生成回路１８０がＤフリップフロップを用いて構成されている場合には、Ｄ入力端子がタイマ回路１７９の出力端子に接続され、クロック入力端子が反転回路１７８の出力端子に接続されていればよい。ラッチ信号生成回路１８０は、タイマ回路１７９から出力される始動入賞信号ＳＳを、反転回路１７８から出力される反転クロック信号Ｓ２の立上がりエッジに同期して出力することにより、ラッチ信号ＳＬを生成する。
乱数値レジスタ１８１Ａ、１８１Ｂは、それぞれ最大値比較回路１７７Ａ、１７７Ｂから出力される数値データを乱数値として格納する。図１６（Ａ）は、１２ビット乱数値レジスタ（ＡＲＮＤ）となる乱数値レジスタ１８１Ａの構成例を示すブロック図であり、図１６（Ｂ）は、１６ビット乱数値レジスタ（ＢＲＮＤ）となる乱数値レジスタ１８１Ｂの構成例を示すブロック図である。乱数値レジスタ１８１Ａ、１８１Ｂはいずれも１６ビットのレジスタであるが、１２ビット乱数値レジスタ（ＡＲＮＤ）となる乱数値レジスタ１８１Ａについては、上位８ビット用のレジスタＡＲＮＤ（Ｈ）の第７〜第４ビット［ビット７−４］における格納値が無効であり、１２ビットの乱数を格納するレジスタとして用いられる。
この実施の形態において、１２ビット乱数用に設けられた乱数値レジスタ１８１Ａは、例えばＣＰＵ１０４から供給されるレジスタリード信号がオン状態となったことに応答して、最大値比較回路１７７Ａから入力されている数値データを乱数値として取り込んで格納する。乱数値レジスタ１８１Ａが乱数値を格納したときには、例えば格納値更新信号ＫＴを所定期間にわたりオン状態とした後にオフ状態とする。こうして乱数値レジスタ１８１Ａから出力された格納値更新信号ＫＴの立上がりエッジに応答して、乱数生成回路１７３Ａは数値データを更新することができればよい。他方、１６ビット乱数用に設けられた乱数値レジスタ１８１Ｂは、ラッチ信号生成回路１８０から出力されるラッチ信号ＳＬがオン状態となったことに応答して、最大値比較回路１７７Ｂから入力される数値データを乱数値として取り込んで格納する。
また、乱数回路１０３には、図１６（Ｃ）に示すような１２ビット乱数最大値読出レジスタ（ＡＲＭＸ）や、図１６（Ｄ）に示すような１６ビット乱数最大値読出レジスタ（ＢＲＭＸ）が設けられていてもよい。図１６（Ｃ）に示す１２ビット乱数最大値読出レジスタ（ＡＲＭＸ）は、ＲＯＭ１０５のユーザプログラム管理エリアに設定された１２ビット乱数最大値（ＫＲＭＳ）を確認可能とするレジスタであり、１６ビットのレジスタのうちで、上位８ビット用のレジスタＡＲＭＸ（Ｈ）の第７〜第４ビット［ビット７−４］における格納値を無効とすることにより、１２ビットの数値を格納するレジスタとして用いられる。図１６（Ｄ）に示す１６ビット乱数最大値読出レジスタ（ＢＲＭＸ）は、ＲＯＭ１０５のユーザプログラム管理エリアに設定された１６ビット乱数最大値（ＫＲＸＳ）を確認可能とする１６ビットのレジスタである。
図１０に示すＣＰＵ１０４は、ＲＯＭ１０５に記憶されているユーザプログラムやデータを読出し、ＲＡＭ１０６をワークエリアとして使用して、プログラムに従った制御動作を行う。図１７は、遊技制御用マイクロコンピュータ１００におけるアドレスマップの一例を示す図である。図１７に示すように、００００ｈ番地〜０１ＦＦｈ番地の領域は、ＲＡＭ１０６に割り当てられたワークエリアである。また、１０００ｈ番地〜１０１Ｃｈ番地の領域は、乱数回路１０３やタイマ回路１０７、シリアル通信回路１０８等の内蔵レジスタに割り当てられた内蔵レジスタエリアである。２０００ｈ番地〜２００Ｆｈ番地の領域は、遊技制御用マイクロコンピュータ１００に内蔵されたアドレスデコーダに割り当てられたチップセレクト信号デコードエリアである。Ｅ０００ｈ番地〜ＦＦＦＦｈの領域は、ＲＯＭ１０５に割り当てられており、ユーザプログラム管理エリアとユーザプログラム／データエリアとを含んでいる。
ＲＯＭ１０５におけるＥ０８０ｈ番地〜ＦＦＦＦｈ番地の領域であるユーザプログラム／データエリアには、ユーザにより予め作成されたユーザプログラムやユーザデータが記憶される。ＲＯＭ１０５におけるＥ０００ｈ番地〜Ｅ０７Ｆｈ番地の領域であるユーザプログラム管理エリアには、ＣＰＵ１０４がユーザプログラムを実行する際に用いられてパチンコ遊技機１の動作内容を設定するためのユーザプログラム管理データが記憶される。
図１８は、図１７に示すユーザプログラム管理エリアにおけるアドレスマップの一例を示す図である。図１８に示すように、Ｅ０１Ｂｈ番地の領域には、遊技制御用マイクロコンピュータ１００にて発生する複数種類のＩクラス割込み（ＩＲＱ）の要因のうちで、最も優先度を高くするものを設定する最優先割込み設定（ＫＨＰＲ）を示すデータが記憶される。図１９（Ａ）は、Ｅ０１Ｂｈ番地の領域に記憶される最優先割込み設定データの設定例を示す説明図である。また、図１９（Ｂ）は、最優先割込み設定データの具体的な設定の一例として、デフォルトにおける割込み要因の優先順位と、Ｅ０１Ｂｈ番地の領域に「０５ｈ」を設定した場合における割込み要因の優先順位とを示している。
図１９（Ｂ）に示すように、Ｅ０１Ｂｈ番地の領域に最優先割込み設定データを設定しないデフォルトの状態では、所定のＩＲＱ端子への信号入力による割込み要因が最も優先順位が高く、続いてタイマ回路１０７の各チャネル（ＣＨ０〜ＣＨ３）からの割込み要求の優先順位が高く、シリアル通信回路１０８からのエラー割込み要求、受信割込み要求、送信割込み要求の順番で優先順位が低くなるように設定されている。すなわち、デフォルトの状態でも、シリアル通信回路１０８からの割込み要求のうちではエラー割込み要求が、受信割込み要求や送信割込み要求といった他の割込み要因に比べて優先度が高くなっている。そのため、シリアル通信回路１０８からのエラー割込み要求に基づく割込み処理は、シリアル通信回路１０８からのエラー割込み要求とは異なる受信割込み要求や送信割込み要求などに基づく割込み処理に比べて、優先して実行されることになる。
また、Ｅ０１Ｂｈ番地の領域に最優先割込み設定データとして「０５ｈ」を設定した場合には、シリアル通信回路１０８からのエラー割込み要求の優先順位が、ＩＲＱ端子への信号入力による割込み要因や、タイマ回路１０７からの割込み要求の優先順位よりも高くなり、遊技制御用マイクロコンピュータ１００にて発生する複数種類のＩクラス割込み（ＩＲＱ）の要因のうちで、最も優先度が高くなる。このように、Ｅ０１Ｂｈ番地の領域に最優先割込み設定データを設定することで、複数種類のＩクラス割込み（ＩＲＱ）の要因における優先順位を、デフォルトの設定から変更することができる。
図１８に示すＥ０１Ｃｈ番地の領域と、Ｅ０１Ｄｈ番地の領域には、乱数回路１０３の初期設定を行うために用いられる第１の乱数初期設定（ＫＲＳＳ１）を示すデータと、第２の乱数初期設定（ＫＲＳＳ２）を示すデータが記憶される。図２０（Ａ）は、Ｅ０１Ｃｈ番地の領域に記憶される第１の乱数初期設定（ＫＲＳＳ１）を示すデータの内容を例示する説明図である。図２０（Ｂ）は、Ｅ０１Ｄｈ番地の領域に記憶される第２の乱数初期設定（ＫＲＳＳ２）を示すデータの内容を例示する説明図である。
図２０（Ａ）及び（Ｂ）に示すように、第１及び第２の乱数初期設定データはいずれも８ビットのデータから構成されるが、第１の乱数初期設定データの第７〜第５ビット［ビット７−５］は、未使用となっている。図２０（Ａ）に示す第１乱数初期設定データの第４及び第３ビット［ビット４−３］は、乱数回路１０３にて生成される１２ビット乱数と１６ビット乱数のうちで使用する乱数を示している。図２０（Ａ）に示す例では、第１乱数初期設定データの第４及び第３ビット［ビット４−３］が“００”であるときには１２ビット乱数及び１６ビット乱数のいずれも使用しないことを示し、“０１”であるときには１２ビット乱数のみを使用することを示し、“１０”であるときには１６ビット乱数のみを使用することを示し、“１１”であるときには１２ビット乱数及び１６ビット乱数の双方を使用することを示している。第１乱数初期設定データの第２ビット［ビット２］は、乱数回路１０３にて生成される１６ビット乱数の更新周期についての設定を示している。図２０（Ａ）に示す例では、第１乱数初期設定データの第２ビット［ビット２］が“０”であるときには１６ビット乱数を内部システムクロックＣＬＫの周期で更新することを示し、“１”であるときには１６ビット乱数を内部システムクロックＣＬＫの１６倍の周期で更新することを示している。
第１乱数初期設定データの第１及び第０ビット［ビット１−０］は、１２ビット乱数における２周目以降のスタート値についての設定を示している。図２０（Ａ）に示す例では、第１乱数初期設定データの第１及び第０ビット［１−０］が“００”であるときにはスタート値の変更を行わないことを示し、“０１”であるときには遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づく値に変更することを示し、“１０”であるときにはユーザＲＡＭであるＲＡＭ１０６における格納データの加算値に変更することを示し、“１１”であるときにはユーザＲＡＭであるＲＡＭ１０６における指定アドレスの格納値に変更することを示している。
図２０（Ｂ）に示す第２乱数初期設定データの第７ビット［ビット７］は、１２ビット乱数における１周目のスタート値についての設定を示している。図２０（Ｂ）に示す例では、第２乱数初期設定データの第７ビット［ビット７］が“０”であるときには１２ビット乱数における１周目のスタート値をデフォルト値である「００１ｈ」（１２ビット値の１６進数表示）とすることを示し、“１”であるときには遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づく値とすることを示している。
第２乱数初期設定データの第６及び第５ビット［ビット６−５］は、１２ビット乱数における乱数列の変更方法についての設定を示している。図２０（Ｂ）に示す例では、第２乱数初期設定データの第６及び第５ビット［ビット６−５］が“００”であるときには順列を変更しない（第３の方式とする）ことを示し、“１０”であるときには２周目以降にてユーザプログラムによる変更を可能とする（第２の方式とする）ことを示し、“１１”であるときには２周目以降にて自動的に変更する（第１の方式とする）ことを示している。
第２乱数初期設定データの第４ビット［ビット４］は、１６ビット乱数における１周目のスタート値についての設定を示している。図２０（Ｂ）に示す例では、第２乱数初期設定データの第４ビット［ビット４］が“０”であるときには１６ビット乱数における１周目のスタート値をデフォルト値である「０００１ｈ」（１６ビット値の１６進数表示）とすることを示し、“１”であるときには遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づく値とすることを示している。
第２乱数初期設定データの第３及び第２ビット［ビット３−２］は、１６ビット乱数における２周目以降のスタート値についての設定を示している。図２０（Ｂ）に示す例では、第２乱数初期設定データの第３及び第２ビット［ビット３−２］が“００”であるときにはスタート値の変更を行わないことを示し、“０１”であるときには遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づく値に変更することを示し、“１０”であるときにはユーザＲＡＭであるＲＡＭ１０６における格納データの加算値に変更することを示し、“１１”であるときにはユーザＲＡＭであるＲＡＭ１０６における指定アドレスの格納値に変更することを示している。
第２乱数初期設定データの第１及び第０ビット［ビット１−０］は、１６ビット乱数における乱数列の変更方法についての設定を示している。図２０（Ｂ）に示す例では、第２乱数初期設定データの第１及び第０ビット［ビット１−０］が“００”であるときには順列を変更しない（第３の方式とする）ことを示し、“１０”であるときには２周目以降にてユーザプログラムによる変更を可能とする（第２の方式とする）ことを示し、“１１”であるときには２周目以降にて自動的に変更する（第１の方式とする）ことを示している。
図１８に示すＥ０１Ｅｈ番地の領域と、Ｅ０１Ｆｈ番地の領域には、乱数回路１０３にて生成される１２ビット乱数の最大値を設定するために用いられる１２ビット乱数最大値（ＫＲＭＳ）を示すデータが記憶される。図１８に示す例では、Ｅ０１Ｅｈ番地の領域に、１２ビット乱数最大値（ＫＲＭＳ）を示すデータの上位バイト（８ビット）が記憶され、Ｅ０１Ｆｈ番地の領域に、１２ビット乱数最大値（ＫＲＭＳ）を示すデータの下位バイト（８ビット）が記憶される。
Ｅ０２０ｈ番地の領域と、Ｅ０２１ｈ番地の領域には、乱数回路１０３にて生成される１６ビット乱数の最大値を設定するために用いられる１６ビット乱数最大値（ＫＲＸＳ）を示すデータが記憶される。図１８に示す例では、Ｅ０２０ｈ番地の領域に、１６ビット乱数最大値（ＫＲＸＳ）を示すデータの上位バイト（８ビット）が記憶され、Ｅ０２１ｈ番地の領域に、１６ビット乱数最大値（ＫＲＸＳ）を示すデータの下位バイト（８ビット）が記憶される。
Ｅ０２２ｈ番地の領域と、Ｅ０２３ｈ番地の領域には、シリアル通信回路１０８の初期設定を行うために用いられる第１のシリアル通信初期設定（ＫＳＣＭ１）を示すデータと、第２のシリアル通信初期設定（ＫＳＣＭ２）を示すデータが記憶される。図２１（Ａ）は、Ｅ０２２ｈ番地の領域に記憶される第１のシリアル通信初期設定（ＫＳＣＭ１）を示すデータの内容を例示する説明図である。図２１（Ｂ）は、Ｅ０２３ｈ番地の領域に記憶される第２のシリアル通信初期設定（ＫＳＣＭ２）を示すデータの内容を例示する説明図である。
図２１（Ａ）及び（Ｂ）に示すように、第１及び第２のシリアル通信初期設定データはいずれも８ビットのデータから構成されるが、第１のシリアル通信初期設定データの第７及び第６ビット［ビット７−６］と、第２のシリアル通信初期設定データの第７〜第４ビット［ビット７−４］は、未使用となっている。図２１（Ａ）に示す第１シリアル通信初期設定データの第５ビット［ビット５］は、送信データエンプティ時の割込みを使用するか否かの設定を示している。ここで、送信データエンプティ時の割込みは、シリアル通信回路１０８の送信動作部２０２（図２５）に設けられた送信データレジスタから送信用シフトレジスタにデータが転送されたときに発生する割込みであり、シリアル通信回路１０８にて発生する送信割込みに含まれる。図２１（Ａ）に示す例では、第１シリアル通信初期設定データの第５［ビット５］が“０”であるときには送信データエンプティ時の割込みを発生させないことを示し、“１”であるときには送信データエンプティ時の割込みを発生させることを示している。
第１シリアル通信初期設定データの第４ビット［ビット４］は、送信完了時の割込みを使用するか否かの設定を示している。ここで、送信完了時の割込みは、シリアル通信回路１０８の送信動作部２０２によるデータ送信動作が完了したときに発生する割込みであり、シリアル通信回路１０８にて発生する送信割込みに含まれる。図２１（Ａ）に示す例では、第１シリアル通信初期設定データの第４ビット［ビット４］が“０”であるときには送信完了時の割込みを発生させないことを示し、“１”であるときには送信完了時の割込みを発生させることを示している。
第１シリアル通信初期設定データの第３ビット［ビット３］は、受信データ転送時の割込みを使用するか否かの設定を示している。ここで、受信データ転送時の割込みは、シリアル通信回路１０８の受信動作部２０１（図２５）に設けられた受信用シフトレジスタの値が受信データレジスタに転送されたときに発生する割込みであり、シリアル通信回路１０８にて発生する受信割込みに含まれる。図２１（Ａ）に示す例では、第１シリアル通信初期設定データの第３ビット［ビット３］が“０”であるときには受信データ転送時の割込みを発生させないことを示し、“１”であるときには受信データ転送時の割込みを発生させることを示している。
第１シリアル通信初期設定データの第２ビット［ビット２］は、アイドルライン検出時の割込みを使用するか否かの設定を示している。ここで、アイドルライン検出時の割込みは、シリアル通信回路１０８の受信動作部２０１における受信データとして１フレーム分の“１”からなるアイドルラインが検出されたときに発生する割込みであり、シリアル通信回路１０８にて発生する受信割込みに含まれる。図２１（Ａ）に示す例では、第１シリアル通信初期設定データの第２ビット［ビット２］が“０”であるときにはアイドルライン検出時の割込みを発生させないことを示し、“１”であるときにはアイドルライン検出時の割込みを発生させることを示している。
第１シリアル通信初期設定データの第１ビット［ビット１］は、シリアル通信回路１０８の送信動作部２０２を使用するか否かの設定を示している。図２１（Ａ）に示す例では、第１シリアル通信初期設定データの第１ビット［ビット１］が“０”であるときには送信動作部２０２によるシリアル送信を使用しないことを示し、“１”であるときには送信動作部２０２によるシリアル送信を使用することを示している。
第１シリアル通信初期設定データの第０ビット［ビット０］は、シリアル通信回路１０８の受信動作部２０１を使用するか否かの設定を示している。図２１（Ａ）に示す例では、第１シリアル通信初期設定データの第０ビット［ビット０］が“０”であるときには受信動作部２０１によるシリアル受信を使用しないことを示し、“１”であるときには受信動作部２０１によるシリアル受信を使用することを示している。
図２１（Ｂ）に示す第２シリアル通信初期設定データの第３ビット［ビット３］は、オーバーランエラー時の割込みを使用するか否かの設定を示している。ここで、オーバーランエラー時の割込みは、シリアル通信回路１０８における受信データがユーザプログラムによって読出される以前に、受信動作部２０１に設けられた受信用シフトレジスタが次のデータを受信したときに発生するエラーに基づく割込みであり、シリアル通信回路１０８にて発生するエラー割込みに含まれる。図２１（Ｂ）に示す例では、第２シリアル通信初期設定データの第３ビット［ビット３］が“０”であるときにはオーバーランエラー時の割込みを発生させないことを示し、“１”であるときにはオーバーランエラー時の割込みを発生させることを示している。
第２シリアル通信初期設定データの第２ビット［ビット２］は、ノイズエラー時の割込みを使用するか否かの設定を示している。ここで、ノイズエラー時の割込みは、シリアル通信回路１０８にて受信したデータのノイズを検出したときに発生するエラーに基づく割込みであり、シリアル通信回路１０８にて発生するエラー割込みに含まれる。図２１（Ｂ）に示す例では、第２シリアル通信初期設定データの第２ビット［ビット２］が“０”であるときにはノイズエラー時の割込みを発生させないことを示し、“１”であるときにはノイズエラー時の割込みを発生させることを示している。
第２シリアル通信初期設定データの第１ビット［ビット１］は、フレーミングエラー時の割込みを使用するか否かの設定を示している。ここで、フレーミングエラー時の割込みは、シリアル通信回路１０８にて受信したデータのストップビットに“０”を検出したときに発生するエラーに基づく割込みであり、シリアル通信回路１０８にて発生するエラー割込みに含まれる。図２１（Ｂ）に示す例では、第２シリアル通信初期設定データの第１ビット［ビット１］が“０”であるときにはフレーミングエラー時の割込みを発生させないことを示し、“１”であるときにはフレーミングエラー時の割込みを発生させることを示している。
第２シリアル通信初期設定データの第０ビット［ビット０］は、パリティエラー時の割込みを使用するか否かの設定を示している。ここで、パリティエラー時の割込みは、シリアル通信回路１０８にて受信したデータのバリティと受信データ内におけるパリティビットとが一致しないときに発生するエラーに基づく割込みであり、シリアル通信回路１０８にて発生するエラー割込みに含まれる。図２１（Ｂ）に示す例では、第２シリアル通信初期設定データの第０ビット［ビット０］が“０”であるときにはパリティエラー時の割込みを発生させないことを示し、“１”であるときにはパリティエラー時の割込みを発生させることを示している。
このように、シリアル通信回路１０８にて発生するエラー割込みには、パリティエラー時の割込みと、オーバーランエラー時の割込みと、フレーミングエラー時の割込みと、ノイズエラー時の割込みといった、４種類の割込みが含まれている。
図１０に示す遊技制御用マイクロコンピュータ１００が備えるＲＯＭ１０５には、ゲーム制御用のユーザプログラムの他にも、遊技の進行を制御するために用いられる各種のデータテーブルが格納されている。例えば、ＲＯＭ１０５は、ＣＰＵ１０４が各種の判定や決定を行うために用意された複数の判定テーブルや決定テーブルを構成するテーブルデータを記憶する。判定テーブルとしては、特別図柄表示装置４による特図ゲームにおける確定特別図柄を大当り図柄として可変表示結果を大当りとするか否かを判定するために参照される大当り判定テーブルや、大当りとするときに確変大当りとするか通常大当りとするかを判定するために参照される確変判定テーブル、ハズレとするときに飾り図柄の可変表示態様をリーチとするか否かを判定するために参照されるリーチ判定テーブルなどが含まれている。例えば、大当り判定テーブルは、可変表示結果を大当りとするか否かの判定結果と、乱数回路１０３から読出される乱数値（一例としては、１６ビット乱数の値）とを対応付ける判定データなどから構成されていればよい。
また、ＲＯＭ１０５に記憶される判定テーブルには、特図ゲームでの可変表示結果として導出表示する確定特別図柄を決定するための確定特別図柄決定テーブルや、特別図柄表示装置４による特図ゲームや画像表示装置５における飾り図柄の可変表示中での図柄等の可変表示パターンを決定するための可変表示パターン決定テーブル、各種の演出表示を実行するか否かを決定するための演出表示実行決定テーブルなどが含まれている。
遊技制御用マイクロコンピュータ１００が備えるＲＡＭ１０６には、パチンコ遊技機１における遊技状態などを制御するために用いられる各種のデータを保持する領域として、例えば図２２に示すような遊技制御用データ保持エリア１３０が設けられている。また、ＲＡＭ１０６の少なくとも一部は、電源基板１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭである。すなわち、パチンコ遊技機１への電力供給が停止しても、所定期間はＲＡＭ１０６の少なくとも一部の内容は保存される。この実施の形態では、ＲＡＭ１０６の全体がバックアップされているバックアップＲＡＭであるものとする。図２２に示す遊技制御用データ保持エリア１３０は、特図保留記憶部１３１と、確定特別図柄記憶部１３２と、遊技制御フラグ設定部１３３と、遊技制御タイマ設定部１３４と、遊技制御カウンタ設定部１３５と、遊技制御バッファ設定部１３６とを備えている。
特図保留記憶部１３１は、普通可変入賞球装置６に設けられた始動入賞口に遊技球が入賞して特別図柄表示装置４による特図ゲームを実行するための始動条件が成立したものの、従前の特図ゲームを実行中である等の理由のために可変表示を開始するための開始条件が成立していない特図ゲームに関する保留情報を記憶する。例えば、特図保留記憶部１３１は、始動入賞口への入賞順に保留番号と関連付けて、その入賞による始動条件の成立に基づいてＣＰＵ１０４により乱数回路１０３から抽出された大当り判定用の乱数値を示す数値データを保留データとして、その数が所定の上限値（例えば「４」）に達するまで記憶する。
確定特別図柄記憶部１３２は、特別図柄表示装置４による特図ゲームにて可変表示結果として導出表示される確定特別図柄を示すデータを記憶する。遊技制御フラグ設定部１３３は、パチンコ遊技機１における遊技状態やスイッチ回路１１１を介して各入賞口スイッチ等から伝送された信号などに応じて、各々セットあるいはクリアされる複数種類のフラグを設定するためのデータを記憶する。遊技制御タイマ設定部１３４は、パチンコ遊技機１での遊技制御に用いられる複数種類のタイマ値を示すデータを記憶する。遊技制御カウンタ設定部１３５は、パチンコ遊技機１での遊技制御に用いられる複数種類のカウント値を示すデータを記憶する。遊技制御バッファ設定部１３６は、パチンコ遊技機１での遊技制御に用いられる各種のデータを一時的に記憶する。なお、フラグ設定やカウンタ／タイマに用いる回路は、ＲＡＭ１０６とは別に設けたレジスタ回路などによって構成してもよい。
遊技制御フラグ設定部１３３には、例えばクリアフラグや、メインバックアップフラグ、払出用通信エラー検出フラグ、シリアル通信エラーフラグ、通信エラー報知フラグ、送信設定可能フラグ、送信完了フラグ、１２ビット乱数用スタート値変更フラグ、１６ビット乱数用スタート値変更フラグ、１２ビット乱数順列変更フラグ、１６ビット乱数順列変更フラグ、特別図柄プロセスフラグ、大当りフラグ、確変中フラグ、賞球プロセスフラグ、再送信フラグ、賞球ＡＣＫ受信フラグ、払出異常報知フラグ、払出エラー通知フラグ、払出エラー報知フラグ、払出エラー解除フラグなどが設けられている。
クリアフラグは、パチンコ遊技機１への電力供給が開始されたときに電源基板１０が備えるクリアスイッチ３０４からのクリア信号がオン状態となっているか否かを示す。すなわち、電力供給の開始時にクリア信号がオン状態であればクリアフラグがオン状態にセットされる一方、クリア信号がオフ状態であればクリアフラグはオフ状態に保持される。メインバックアップフラグは、パチンコ遊技機１への電力供給が停止されたときに遊技制御用マイクロコンピュータ１００により所定の記憶保護処理が実行されたか否かを示す。例えば、メインバックアップフラグの値として「５５Ｈ」が設定されているときにはバックアップあり（オン状態）を示す一方、「５５Ｈ」以外の値が設定されているときにはバックアップなし（オフ状態）を示している。
払出用通信エラー検出フラグは、主基板１１と払出制御基板１５との間での通信動作においてエラーが発生したことを示す。すなわち、主基板１１において払出制御基板１５との通信を行うための処理を実行中に所定のエラーが発生すると払出用通信エラー検出フラグがオン状態にセットされる。シリアル通信エラーフラグは、シリアル通信回路１０８での通信動作においてエラーが発生したことを示す。例えば、シリアル通信エラーフラグは、シリアル通信回路１０８からのエラー割込み要求に応答してオン状態にセットされる。通信エラー報知フラグは、シリアル通信エラーフラグがオン状態となったことに応じて、画像表示装置５における表示により異常が発生した旨の報知が開始されるときに、オン状態にセットされる。
送信設定可能フラグは、シリアル通信回路１０８にてデータ送信を行うための設定が可能となったことを示す。例えば、送信設定可能フラグは、シリアル通信回路１０８からの送信データエンプティ時の割込み要求に応答してオン状態にセットされる。送信完了フラグは、シリアル通信回路１０８にてデータ送信が完了したことを示す。例えば、送信完了フラグは、シリアル通信回路１０８からの送信完了時の割込み要求に応答してオン状態にセットされる。
１２ビット乱数用スタート値変更フラグは、乱数回路１０３にて発生する１２ビット乱数の２周目以降におけるスタート値をユーザプログラムにより変更するか否かを示す。例えば、乱数回路１０３に設けられた乱数生成回路１７３Ａからの乱数一巡信号ＲＩＪ１がＣＰＵ１０４に対して出力される場合には、乱数一巡信号ＲＩＪ１がオン状態となったことに応答してＣＰＵ１０４により１２ビット乱数用スタート値変更フラグをオン状態にセットするようにすればよい。あるいは、ＣＰＵ１０４が所定のタイマ割込み処理を実行中において予め定められた所定時間の経過を検出したときに、１２ビット乱数用スタート値変更フラグをオン状態にセットするようにしてもよい。１２ビット乱数用スタート値変更フラグがオン状態であるときには、乱数回路１０３にて発生する１２ビット乱数における次の周期のスタート値を変更するための処理が、ＣＰＵ１０４によって実行される。１６ビット乱数用スタート値変更フラグは、乱数回路１０３にて発生する１６ビット乱数の２周目以降におけるスタート値をユーザプログラムにより変更するか否かを示す。例えば、乱数回路１０３に設けられた乱数生成回路１７３Ｂからの乱数一巡信号ＲＩＪ２がＣＰＵ１０４に出力される場合には、乱数一巡信号ＲＩＪ２がオン状態となったことに応答してＣＰＵ１０４により１６ビット乱数用スタート値変更フラグをオン状態にセットするようにすればよい。あるいは、ＣＰＵ１０４が所定のタイマ割込み処理を実行中において予め定められた所定時間の経過を検出したときに、１６ビット乱数用スタート値変更フラグをオン状態にセットするようにしてもよい。１６ビット乱数用スタート値変更フラグがオン状態であるときには、乱数回路１０３にて発生する１６ビット乱数における次の周期のスタート値を変更するための処理が、ＣＰＵ１０４によって実行される。
１２ビット乱数順列変更フラグは、乱数回路１０３にて発生する１２ビット乱数の２周目以降における順列をユーザプログラムにより変更するか否かを示す。例えば、乱数回路１０３に設けられた乱数生成回路１７３Ａからの乱数一巡信号ＲＩＪ１がＣＰＵ１０４に対して出力される場合には、乱数一巡信号ＲＩＪ１がオン状態となったことに応答してＣＰＵ１０４により１２ビット乱数順列変更フラグをオン状態にセットするようにすればよい。あるいは、ＣＰＵ１０４が所定のタイマ割込み処理を実行中において予め定められた所定時間の経過を検出したときに、１２ビット乱数順列変更フラグをオン状態にセットするようにしてもよい。１２ビット乱数順列変更フラグがオン状態であるときには、乱数回路１０３にて発生する１２ビット乱数における次の周期の順列を変更するための処理が、ＣＰＵ１０４によって実行される。１６ビット乱数順列変更フラグは、乱数回路１０３にて発生する１６ビット乱数の２周目以降における順列をユーザプログラムにより変更するか否かを示す。例えば、乱数回路１０３に設けられた乱数生成回路１７３Ｂからの乱数一巡信号ＲＩＪ２がＣＰＵ１０４に対して出力される場合には、乱数一巡信号ＲＩＪ２がオン状態となったことに応答してＣＰＵ１０４により１６ビット乱数順列変更フラグをオン状態にセットするようにすればよい。あるいは、ＣＰＵ１０４が所定のタイマ割込み処理を実行中において予め定められた所定時間の経過を検出したときに、１６ビット乱数順列変更フラグをオン状態にセットするようにしてもよい。１６ビット乱数順列変更フラグがオン状態であるときには、乱数回路１０３にて発生する１６ビット乱数における次の周期の順列を変更するための処理が、ＣＰＵ１０４によって実行される。
特別図柄プロセスフラグは、特別図柄表示装置４に対応して実行される特別図柄プロセス処理（図４０のステップＳ７８、及び図５１）において、どの処理を選択・実行すべきかを示す。大当りフラグは、特別図柄表示装置４による特図ゲームを開始するときに、その特図ゲームにおける可変表示結果が大当りとなる旨の判定がなされると、オン状態にセットされる。その後、特図ゲームにて大当りとなったことに基づく大当り遊技状態が終了するときには、大当りフラグはクリアされてオフ状態となる。確変中フラグは、特別図柄表示装置４による特図ゲームにおける可変表示結果が確変大当りとなり、大当りとなったことに基づく大当り遊技状態が終了するときなどに、オン状態にセットされる。他方、確変中フラグは、例えば高確率状態における特図ゲームの実行回数が所定の確変終了基準値に達したときや、特図ゲームにおける可変表示結果が通常大当りとなるときなどに、クリアされてオフ状態となる。
賞球プロセスフラグは、賞球個数の設定などを行う賞球処理（図４０のステップＳ７５、及び図４４（Ａ））において、どの処理を選択・実行すべきかを示す。再送信フラグは、払出制御基板１５に対して払出制御コマンドを送信するための設定を行った後、払出制御基板１５からの賞球ＡＣＫコマンドを受信できずに所定の賞球ＡＣＫ待ち時間が経過したときに、オン状態にセットされる。他方、再送信フラグは、賞球ＡＣＫ待ち時間が経過する前に賞球ＡＣＫコマンドを受信できたときなどに、クリアされてオフ状態となる。
賞球ＡＣＫ受信フラグは、払出制御基板１５からの賞球ＡＣＫコマンドを受信できたか否かを示す。すなわち、賞球ＡＣＫ受信フラグは、賞球ＡＣＫコマンドを受信したときにオン状態にセットされる。払出異常報知フラグは、再送信フラグや払出用通信エラー検出フラグがオン状態となったことに応じて、画像表示装置５における表示により異常が発生した旨の報知が開始されるときに、オン状態にセットされる。
払出エラー通知フラグは、払出制御基板１５からの払出エラー通知コマンドを受信したか否かを示す。すなわち、払出エラー通知フラグは、払出エラー通知コマンドを受信したときにオン状態にセットされる。払出エラー報知フラグは、払出エラー通知フラグがオン状態となったことに応じて、画像表示装置５における表示により異常が発生した旨の報知が開始されるときに、オン状態にセットされる。払出エラー解除フラグは、払出制御基板１５からの払出エラー解除コマンドを受信したか否かを示す。すなわち、払出エラー解除フラグは、払出エラー解除コマンドを受信したときにオン状態にセットされる。
遊技制御タイマ設定部１３４には、例えば賞球制御タイマや可変表示時間タイマなどが設けられている。賞球制御タイマは、主基板１１において賞球の払出に関する各種の処理を実行する際に様々な時間を計測するために用いられる。可変表示時間タイマは、特図ゲームにおける特別図柄の可変表示時間（総変動時間）を計測するためのものである。
遊技制御カウンタ設定部１３５には、例えばウェイトカウンタや、総賞球数カウンタ、第１〜第３払出数指示カウンタ、コマンド送信回数カウンタ、コマンド受信個数カウンタ、コマンド送信待ちカウンタなどが設けられている。また、遊技制御カウンタ設定部１３５には、高確率状態や時間短縮状態における特図ゲームの実行回数をカウントするための可変表示回数カウンタなどが設けられていてもよい。
ウェイトカウンタは、パチンコ遊技機１への電力供給が開始されて遊技制御用マイクロコンピュータ１００による遊技制御処理（遊技の進行を制御するための処理）の実行が可能な状態となったときに、遊技制御処理の実行を開始するタイミングを遅延させるために用いられる。例えば、ウェイトカウンタには、パチンコ遊技機１への電力供給が開始されて遊技制御用マイクロコンピュータ１００が起動したときに、所定の遅延時間に対応した初期化ウェイト回数指定値がセットされる。その後、ウェイトカウンタの値であるウェイトカウント値を順次に減算するなどの更新処理が行われ、その値が所定の遅延終了判定値に達したときに、遊技制御処理の実行が開始される。
総賞球数カウンタは、各入賞口スイッチで遊技球が検出されたことに基づき払い出すべき賞球のうちで、主基板１１から払出制御基板１５に対して払出しの指示が未だ完了していない賞球の総数をカウントするためのものである。例えば、遊技制御用マイクロコンピュータ１００においてカウントスイッチ２４からの入賞検出信号がオン状態であると判定されたときには、総賞球数カウンタの値である総賞球数カウント値が１５加算される。また、入賞口スイッチ２５Ａ〜２５Ｄのいずれかからの入賞検出信号がオン状態であると判定されたときには、総賞球数カウント値が７加算され、始動口スイッチ２２からの入賞検出信号がオン状態であると判定されたときには、総賞球数カウント値が４加算される。他方、例えば主基板１１から払出制御基板１５に対して第１払出数指定コマンドが送信された後に遊技制御用マイクロコンピュータ１００において払出制御基板１５から送信される賞球ＡＣＫコマンドを受信したときには、総賞球数カウント値が１５減算される。また、例えば主基板１１から払出制御基板１５に対して第２払出数指定コマンドが送信された後に賞球ＡＣＫコマンドを受信したときには、総賞球数カウント値が７減算され、例えば第３払出数指定コマンドが送信された後に賞球ＡＣＫコマンドを受信したときには、総賞球数カウント値が４減算される。なお、総賞球数カウント値を減算するタイミングは、主基板１１から払出制御基板１５に対して第１〜第３払出数指定コマンドのいずれかを送信した後に賞球ＡＣＫコマンドを受信したときに限られず、第１〜第３払出数指定コマンドを送信するための設定を行う前の段階であってもよい。このように、始動口スイッチ２２、カウントスイッチ２４、入賞口スイッチ２５Ａ〜２５Ｄからの入賞検出信号に応じて、総賞球数カウンタが払い出すべき賞球の総数をカウントすることで、払い出すべき賞球の数を特定可能な景品遊技媒体数データを含む遊技の進行状態を示すデータが、ＲＡＭ１０６に記憶されることになる。
第１〜第３払出数指示カウンタは、各入賞口スイッチで遊技球が検出されたことに基づいて、主基板１１から払出制御基板１５に対して第１〜第３払出数指定コマンドのそれぞれを送信すべき回数をカウントするためのものである。例えば、遊技制御用マイクロコンピュータ１００においてカウントスイッチ２４からの入賞検出信号がオン状態であると判定されたときには、第１払出数指示カウンタの値である第１払出数指示カウント値が１加算される。また、入賞口スイッチ２５Ａ〜２５Ｄのいずれかからの入賞検出信号がオン状態であると判定されたときには、第２払出数指示カウンタの値である第２払出数指示カウント値が１加算され、始動口スイッチ２２からの入賞検出信号がオン状態であると判定されたときには、第３払出数指示カウンタの値である第３払出数指示カウント値が１加算される。他方、例えば主基板１１から払出制御基板１５に対して第１払出数指定コマンドが送信された後に遊技制御用マイクロコンピュータ１００が賞球ＡＣＫコマンドを受信したときには、第１払出数指示カウント値が１減算される。また、例えば主基板１１から払出制御基板１５に対して第２払出数指定コマンドが送信された後に遊技制御用マイクロコンピュータ１００が賞球ＡＣＫコマンドを受信したときには、第２払出数指示カウント値が１減算され、例えば主基板１１から払出制御基板１５に対して第３払出数指定コマンドが送信された後に遊技制御用マイクロコンピュータ１００が賞球ＡＣＫコマンドを受信したときには、第３払出数指示カウント値が１減算される。なお、第１〜第３払出数指示カウント値のそれぞれを減算するタイミングは、例えば主基板１１から払出制御基板１５に対して第１〜第３払出数指定コマンドのそれぞれを送信した後であって、賞球ＡＣＫコマンドを受信する前の段階であってもよい。
コマンド送信回数カウンタは、払出制御基板１５に対して第１〜第３払出数指定コマンドのいずれかを送信した回数をカウントし、全入賞球検出スイッチ２９からの検出信号に応じて検出された遊技球の個数との差を、入賞個数差として特定するためのものである。例えば、コマンド送信回数カウンタには、パチンコ遊技機１への電力供給が開始されたときに、所定のカウント初期値（例えば「２００」）が設定される。そして、主基板１１から払出制御基板１５に対して第１〜第３払出数指定コマンドのいずれかが送信された後に賞球ＡＣＫコマンドを受信したときに、コマンド送信回数カウンタの値であるコマンド送信回数カウント値が１加算される一方、全入賞球検出スイッチ２９からの検出信号がオン状態となったときには、コマンド送信回数カウント値が１減算される。
コマンド受信個数カウンタは、払出制御基板１５といったサブ側の制御基板から受信したコマンドの個数を特定可能にカウントするためのものである。コマンド送信待ちカウンタは、演出制御基板１２や払出制御基板１５といったサブ側の制御基板に対して送信待ちとなっているコマンドの個数を特定可能にカウントするためのものである。
遊技制御バッファ設定部１３６には、例えばメインチェックサムバッファや、受信コマンドバッファ、送信コマンドバッファなどが設けられている。メインチェックサムバッファは、パチンコ遊技機１への電力供給が停止されるときにＲＡＭ１０６の特定領域における記憶データを用いて算出されたチェックサムを保存するためのものである。
受信コマンドバッファは、主基板１１にてサブ側の制御基板から受信したコマンドを一時的に格納するために用いられる。図２３は、受信コマンドバッファに含まれる払出用受信コマンドバッファ１９１の構成例を示す図である。払出用受信コマンドバッファ１９１は、払出制御基板１５から受信したコマンドを一時的に格納するためのものである。図２３に示す払出用受信コマンドバッファ１９１は、１２個の受信コマンドバッファ＃１〜＃１２を備えており、払出制御基板１５から受信したコマンドを格納する受信コマンドバッファは、コマンド受信個数カウンタで指定される。各受信コマンドバッファ＃１〜＃１２は、例えば１バイト（８ビット）で構成され、複数の受信コマンドバッファをリングバッファとして使用することにより、２バイト構成の受信コマンドを６個格納することができる。
送信コマンドバッファは、主基板１１からサブ側の制御基板に対して送信するコマンドを一時的に格納するために用いられる。図２４は、送信コマンドバッファに含まれる払出用送信コマンドバッファ１９２の構成例を示す図である。払出用送信コマンドバッファ１９２は、主基板１１から払出制御基板１５に対して送信するコマンドを一時的に格納するためのものである。図２４に示す払出用送信コマンドバッファ１９２は、１２個の送信コマンドバッファ＃１〜＃１２を備えており、主基板１１から払出制御基板１５に対して送信待ちとなるコマンドを格納するコマンドバッファは、コマンド送信待ちカウンタで指定される。各送信コマンドバッファ＃１〜＃１２は、例えば１バイト（８ビット）で構成され、複数の送信コマンドバッファをリングバッファとして使用することにより、２バイト構成の送信コマンドを６個格納することができる。また、送信コマンドバッファには、主基板１１から演出制御基板１２に対して送信するコマンドを一時的に格納するための演出用送信コマンドバッファが含まれてもよい。
その他にも、遊技制御用データ保持エリア１３０には、通過ゲート４１を通過した遊技球がゲートスイッチ２１によって検出されて普通図柄表示器４０による普通図ゲームを実行するための始動条件が成立したものの、従前の普通図ゲームを実行中である等の理由のために可変表示を開始するための開始条件が成立していない普通図ゲームに関する保留情報を記憶する普通図保留記憶部などを備えていてもよい。このように、特図ゲームや普通図ゲームに関する保留情報は、主基板１１に設けられた遊技制御用データ保持エリア１３０などに記憶され、ＣＰＵ１０４による特図ゲームや普通図ゲームの制御に用いられる。
図１０に示す遊技制御用マイクロコンピュータ１００が備えるタイマ回路１０７は、例えば８ビットのプログラマブルカウンタを４チャネル（ＣＨ０〜ＣＨ３）内蔵して構成され、リアルタイム割込みの発生や時間計測を可能とする回路である。例えば、タイマ回路１０７では、チャネルごとに予め設定したカウント値から所定周期でのカウントダウンを開始し、カウント値が「００」となったチャネルがあるときには、そのチャネルに対応した割込みフラグをオン状態にセットする。このとき、割込み許可状態であれば、タイマ回路１０７がＣＰＵ１０４に対して割込み要求を発生する。
遊技制御用マイクロコンピュータ１００が備えるシリアル通信回路１０８は、例えば全二重、非同期、標準ＮＲＺ（Non Return to Zero）フォーマットで通信データを取扱う回路であり、図２５に例示するような構成を有している。図２５に例示するシリアル通信回路１０８は、受信動作部２０１と、送信動作部２０２と、シリアル通信データレジスタ２０３と、シリアルステータスレジスタ２０４と、シリアル制御レジスタ２０５とを備えている。
受信動作部２０１は、シリアル制御レジスタ２０５の所定ビットにおける設定に基づいた受信動作により、シリアル通信で伝送される受信データをサンプリングして取得し、取得した受信データをシリアル通信データレジスタ２０３に転送可能とする。また、受信動作部２０１は、受信動作における動作状態などに応じて、シリアルステータスレジスタ２０４の所定ビットを“０”または“１”に設定する。受信動作部２０１は、例えばシリアル通信で順次に伝送された受信データをシフトさせながら格納する受信用シフトレジスタや、受信用シフトレジスタから読出した受信データを一時的に格納する受信データレジスタ、シリアル通信における受信動作に関わる割込み要因の発生を制御する割込み制御回路などを備えて構成されている。
送信動作部２０２は、シリアル制御レジスタ２０５の所定ビットにおける設定に基づいた送信動作により、シリアル通信データレジスタ２０３からの読出データに対応する送信データを生成し、シリアル通信による送信を可能にする。また、送信動作部２０２は、送信動作における動作状態などに応じて、シリアルステータスレジスタ２０４の所定ビットを“０”または“１”に設定する。送信動作部２０２は、例えばシリアル通信データレジスタ２０３から読出したデータを一時的に格納する送信データレジスタや、シリアル通信で順次に送信する送信データを格納してシフトさせながら出力する送信用シフトレジスタ、シリアル通信における送信動作に関わる割込み要因の発生を制御する割込み制御回路などを備えて構成されている。
シリアル通信データレジスタ２０３は、受信動作部２０１にて取得した受信データを格納したり、送信動作部２０２に供給するデータを格納したりすることで、シリアル通信回路１０８とＣＰＵ１０４との間での通信データのやり取りを可能にする回路であり、例えば１バイト（８ビット）で構成されている。
シリアルステータスレジスタ２０４は、シリアル通信回路１０８における動作状態を確認するためのレジスタであり、例えば図２６（Ａ）に示すように、第１レジスタＳＩＳＴ１と、第２レジスタＳＩＳＴ２とを備えて構成されている。図２６（Ａ）に示す第１レジスタＳＩＳＴ１の第７ビット［ビット７］は、送信データエンプティフラグを示すビット（ＴＤＲＥ）である。例えば、送信動作部２０２が備える送信用データレジスタから送信用シフトレジスタにデータが転送されたときに、第１レジスタＳＩＳＴ１の第７ビット［ビット７］が“１”に設定されてオン状態となる。
図２６（Ａ）に示す第１レジスタＳＩＳＴ１の第６ビット［ビット６］は、送信完了フラグを示すビット（ＴＣ）である。例えば、送信動作部２０２が備える送信用シフトレジスタに格納されたデータの送信が完了したときに、第１レジスタＳＩＳＴ１の第６ビット［ビット６］が“１”に設定されてオン状態となる。第１レジスタＳＩＳＴ１の第５ビット［ビット５］は、受信データフルフラグを示すビット（ＲＤＲＦ）である。例えば、受信動作部２０１が備える受信用シフトレジスタに格納されたデータが受信データレジスタに転送されたときに、第１レジスタＳＩＳＴ１の第５ビット［ビット５］が“１”に設定されてオン状態となる。
図２６（Ａ）に示す第１レジスタＳＩＳＴ１の第４ビット［ビット４］は、アイドルライン検出フラグを示すビット（ＩＤＬＥ）である。例えば、受信動作部２０１における受信データ内で所定のアイドルラインが検出されたときに、第１レジスタＳＩＳＴ１の第４ビット［ビット４］が“１”に設定されてオン状態となる。第１レジスタＳＩＳＴ１の第３ビット［ビット３］は、オーバーランフラグを示すビット（ＯＲ）である。例えば、受信動作部２０１における受信動作中にオーバーランが検出されたときに、第１レジスタＳＩＳＴ１の第３ビット［ビット３］が“１”に設定されてオン状態となる。
図２６（Ａ）に示す第１レジスタＳＩＳＴ１の第２ビット［ビット２］は、ノイズエラーフラグを示すビット（ＮＦ）である。例えば、受信動作部２０１における受信動作中にノイズエラーが検出されたときに、第１レジスタＳＩＳＴ１の第２ビット［ビット２］が“１”に設定されてオン状態となる。第１レジスタＳＩＳＴ１の第１ビット［ビット１］は、フレーミングエラーフラグを示すビット（ＦＥ）である。例えば、受信動作部２０１における受信動作中にフレーミングエラーが検出されたときに、第１レジスタＳＩＳＴ１の第１ビット［ビット１］が“１”に設定されてオン状態となる。
図２６（Ａ）に示す第１レジスタＳＩＳＴ１の第０ビット［ビット０］は、パリティエラーフラグを示すビット（ＰＦ）である。例えば、受信動作部２０１における受信データのパリティと、その受信データ内のパリティビットとが一致しないときに、第１レジスタＳＩＳＴ１の第０ビット［ビット０］が“１”に設定されてオン状態となる。第２レジスタＳＩＳＴ２の第０ビット［ビット０］は、受信アクティブフラグを示すビット（ＲＡＦ）である。例えば、受信動作部２０１がスタートビットとして“０”を検出したときに、第２レジスタＳＩＳＴ２の第０ビット［ビット０］が“１”に設定されてオン状態となる。
シリアル制御レジスタ２０５は、シリアル通信回路１０８における通信フォーマットや各種エラー割込み要求の許可／禁止などを設定するためのレジスタであり、例えば図２６（Ｂ）に示すように、第１〜第３レジスタＳＩＣＬ１〜ＳＩＣＬ３を備えて構成されている。図２６（Ｂ）に示す第１レジスタＳＩＣＬ１の第４ビット［ビット４］は、シリアル通信におけるデータ長を選択するためのビット（Ｍ）である。例えば、第１レジスタＳＩＣＬ１の第４ビット［ビット４］が“０”であるときにはスタートビットが１ビットでデータビットが８ビットでストップビットが１ビットに設定され、“１”であるときにはスタートビットが１ビットでデータビットが９ビットでストップビットが１ビットに設定される。第１レジスタＳＩＣＬ１の第３ビット［ビット３］は、ウエイクアップ方式を選択するためのビット（ＷＡＫＥ）である。例えば、第１レジスタＳＩＣＬ１の第３ビット［ビット３］が“０”であるときにはアイドルラインの認識による受信動作部２０１のウエイクアップに設定され、“１”であるときにはアドレスマークの認識による受信動作部２０１のウエイクアップに設定される。
図２６（Ｂ）に示す第１レジスタＳＩＣＬ１の第２ビット［ビット２］は、アイドルラインの検出方式を選択するためのビット（ＩＬＴ）である。例えば、第１レジスタＳＩＣＬ１の第２ビット［ビット２］が“０”であるときにはスタートビットの後から検出する方式に設定され、“１”であるときにはストップビットの後から検出する方式に設定される。第１レジスタＳＩＣＬ１の第１ビット［ビット１］は、パリティ機能を使用するか否かを設定するためのビット（ＰＥ）である。例えば、第１レジスタＳＩＣＬ１の第１ビット［ビット１］が“０”であるときにはパリティ機能を使用しないものと設定され、“１”であるときにはパリティ機能を使用するものと設定される。
図２６（Ｂ）に示す第１レジスタＳＩＣＬ１の第０ビット［ビット０］は、パリティ機能を使用する場合におけるパリティの種類を選択するためのビット（ＰＴ）である。例えば、第１レジスタＳＩＣＬ１の第０ビット［ビット０］が“０”であるときには偶数パリティを使用するものと設定され、“１”であるときには奇数パリティを使用するものと設定される。
図２６（Ｂ）に示す第２レジスタＳＩＣＬ２の第７ビット［ビット７］は、送信割込み要求の許可／禁止を設定するためのビット（ＴＩＥ）である。例えば、第２レジスタＳＩＣＬ２の第７ビット［ビット７］が“０”であるときには送信割込み要求が禁止され、“１”であるときには送信割込み要求が許可される。第２レジスタＳＩＣＬ２の第６ビット［ビット６］は、送信完了割込み要求の許可／禁止を設定するためのビット（ＴＣＩＥ）である。例えば、第２レジスタＳＩＣＬ２の第６ビット［ビット６］が“０”であるときには送信完了割込み要求が禁止され、“１”であるときには送信完了割込み要求が許可される。
図２６（Ｂ）に示す第２レジスタＳＩＣＬ２の第５ビット［ビット５］は、受信割込み要求の許可／禁止を設定するためのビット（ＲＩＥ）である。例えば、第２レジスタＳＩＣＬ２の第５ビット［ビット５］が“０”であるときには受信割込み要求が禁止され、“１”であるときには受信割込み要求が許可される。第２レジスタＳＩＣＬ２の第４ビット［ビット４］は、アイドルライン割込み要求の許可／禁止を設定するためのビット（ＩＬＩＥ）である。例えば、第２レジスタＳＩＣＬ２の第４ビット［ビット４］が“０”であるときにはアイドルライン割込み要求が禁止され、“１”であるときにはアイドルライン割込み要求が許可される。
図２６（Ｂ）に示す第２レジスタＳＩＣＬ２の第３ビット［ビット３］は、送信動作部２０２を使用するか否かを設定するためのビット（ＴＥ）である。例えば、第２レジスタＳＩＣＬ２の第３ビット［ビット３］が“０”であるときには送信動作部２０２を使用しないものと設定され、“１”であるときには送信動作部２０２を使用するものと設定される。第２レジスタＳＩＣＬ２の第２ビット［ビット２］は、受信動作部２０１を使用するか否かを設定するためのビット（ＲＥ）である。例えば、第２レジスタＳＩＣＬ２の第２ビット［ビット２］が“０”であるときには受信動作部２０１を使用しないものと設定され、“１”であるときには受信動作部２０１を使用するものと設定される。
図２６（Ｂ）に示す第２レジスタＳＩＣＬ２の第１ビット［ビット１］は、受信ウエイクアップを使用するか否かを設定するためのビット（ＲＷＵ）である。例えば、第２レジスタＳＩＣＬ２の第１ビット［ビット１］が“０”であるときには受信ウエイクアップを使用しないものと設定され、“１”であるときには受信ウエイクアップを使用するものと設定される。第２レジスタＳＩＣＬ２の第０ビット［ビット０］は、ブレークコード送信を使用するか否かを設定するためのビット（ＳＢＫ）である。例えば、第２レジスタＳＩＣＬ２の第０ビット［ビット０］が“０”であるときにはブレークコード送信を使用しないものと設定され、“１”であるときにはブレークコード送信を使用するものと設定される。
図２６（Ｂ）に示す第３レジスタＳＩＣＬ３の第７ビット［ビット７］は、データビットを９ビットに設定したときに受信データにおける９ビット目を格納するためのビット（Ｒ８）である。第３レジスタＳＩＣＬ３の第６ビット［ビット６］は、データビットを９ビットに設定したときに送信データにおける９ビット目を格納するためのビット（Ｔ８）である。
図２６（Ｂ）に示す第３レジスタＳＩＣＬ３の第３ビット［ビット３］は、オーバーランエラー時における割込み要求の許可／禁止を設定するためのビット（ＯＲＩＥ）である。例えば、第３レジスタＳＩＣＬ３の第３ビット［ビット３］が“０”であるときにはオーバーランエラー時における割込み要求が禁止され、“１”であるときにはオーバーランエラー時における割込み要求が許可される。第３レジスタＳＩＣＬ３の第２ビット［ビット２］は、ノイズエラー時における割込み要求の許可／禁止を設定するためのビット（ＮＥＩＥ）である。例えば、第３レジスタＳＩＣＬ３の第２ビット［ビット２］が“０”であるときにはノイズエラー時における割込み要求が禁止され、“１”であるときにはノイズエラー時における割込み要求が許可される。
図２６（Ｂ）に示す第３レジスタＳＩＣＬ３の第１ビット［ビット１］は、フレーミングエラー時における割込み要求の許可／禁止を設定するためのビット（ＦＥＩＥ）である。例えば、第３レジスタＳＩＣＬ３の第１ビット［ビット１］が“０”であるときにはフレーミングエラー時における割込み要求が禁止され、“１”であるときにはフレーミングエラー時における割込み要求が許可される。第３レジスタＳＩＣＬ３の第０ビット［ビット０］は、パリティエラー時における割込み要求の許可／禁止を設定するためのビット（ＰＥＩＥ）である。例えば、第３レジスタＳＩＣＬ３の第０ビット［ビット０］が“０”であるときにはパリティエラー時における割込み要求が禁止され、“１”であるときにはパリティエラー時における割込み要求が許可される。
図１０に示す遊技制御用マイクロコンピュータ１００が備える外部バスインタフェース１０９は、アドレスバスやデータバス、及び各制御信号の方向制御や駆動制御を行うインタフェース回路である。
図３に示すように、演出制御基板１２には、演出制御用マイクロコンピュータ１２０が搭載されている。また、演出制御基板１２には、演出制御用マイクロコンピュータ１２０からの描画コマンドに応じて画像データを生成するＶＤＰ（Video Display Processor）などが搭載されていてもよい。演出制御用マイクロコンピュータ１２０は、例えば１チップマイクロコンピュータであり、ＲＯＭ１２１と、ＲＡＭ１２２と、ＣＰＵ１２３と、Ｉ／Ｏポート１２４とを含んでいる。また、演出制御用マイクロコンピュータ１２０は、ＣＰＵ１２３とは独立して乱数値を示す数値データの生成を行う乱数回路などを含んでいてもよい。中継基板１８を介して主基板１１から送信された制御信号は、所定のコネクタやＩ／Ｏポート１２４内の入力ポートを介して、ＣＰＵ１２３に入力される。また、音声制御基板１３に対する制御信号は、ＣＰＵ１２３からＩ／Ｏポート１２４内の出力ポートや所定のコネクタを介して、音声制御基板１３へと出力される。ランプ制御基板１４に対する制御信号は、ＣＰＵ１２３からＩ／Ｏポート内の出力ポートや所定のコネクタを介して、ランプ制御基板１４へと出力される。
なお、演出制御基板１２と画像表示装置５の間には、画像データにおける解像度を変換するためのスケーラ回路が設けられていてもよい。この場合、演出制御基板１２に搭載されたＶＤＰが演出制御用マイクロコンピュータ１２０からの描画コマンドに応じて生成した画像データは、スケーラ回路により解像度が変換された後、画像表示装置５に供給される。具体的な一例として、スケーラ回路は、ＶＤＰによって生成された第１の解像度による画像データを入力し、垂直方向及び水平方向のいずれか一方あるいは双方について、以下のような処理を施すことにより、入力された画像データを第１の解像度とは異なる第２の解像度に変換する。
例えば、垂直方向における解像度を変換する場合には、入力された画像データの垂直方向に沿って第１のサンプルレートでアップサンプリングを行った後、予め用意されたフィルタ（例えばＦＩＲフィルタ）によるフィルタリング処理を施す。その後、垂直方向に沿って所定のスケーリング係数に対応する第２のサンプルレートでダウンサンプリングを行うようにすればよい。また、水平方向における解像度を変換する場合には、入力された画像データの水平方向に沿って、垂直方向と同じようなアップサンプリング、フィルタリング処理及びダウンサンプリングを行うようにすればよい。具体的な一例として、ＶＤＰによってＶＧＡモード（６４０×４８０ピクセル）の画像データが生成された場合に、スケーラ回路における変換処理により、その画像データをＳＸＧＡモード（１２８０×１０２４ピクセル）、あるいは他のモードに変換することが可能になる。
図３に示すように、払出制御基板１５には、払出制御用マイクロコンピュータ１５０やスイッチ回路１６１が搭載されている。スイッチ回路１６１には、満タンスイッチ２６、球切れスイッチ２７、払出モータ位置センサ７１、払出カウントスイッチ７２、エラー解除スイッチ７３などの各種スイッチやセンサからの検出信号が入力される。スイッチ回路１６１は、これらの検出信号を取り込んで、払出制御用マイクロコンピュータ１５０に伝送する。
図２７は、払出制御基板１５に搭載された払出制御用マイクロコンピュータ１５０の構成例を示す図である。図２７に示す払出制御用マイクロコンピュータ１５０は、例えば遊技制御用マイクロコンピュータ１００と同様の１チップマイクロコンピュータであり、クロック回路２１１と、リセット／割込みコントローラ２１２と、乱数回路２１３と、ＣＰＵ２１４と、ＲＯＭ２１５と、ＲＡＭ２１６と、タイマ回路（ＰＩＴ）２１７と、シリアル通信回路（ＳＣＩ）２１８と、外部バスインタフェース２１９とを備えて構成されている。なお、乱数回路２１３は、遊技制御用マイクロコンピュータ１００が備える乱数回路１０３と同様の構成を有するものであればよく、シリアル通信回路２１８は、遊技制御用マイクロコンピュータ１００が備えるシリアル通信回路１０８と同様の構成を有するものであればよい。また、払出制御用マイクロコンピュータ１５０には、乱数回路２１３が設けられていなくてもよい。
払出制御用マイクロコンピュータ１５０が備えるＲＯＭ２１５には、払出制御用のプログラムが記憶されている。払出制御用マイクロコンピュータ１５０では、例えばＣＰＵ２１４がＲＯＭ２１５に記憶されている払出制御用のプログラムを読出し、主基板１１から送信された払出制御コマンドやカードユニット７０との通信結果などに基づいて各種の処理を実行することにより、遊技球の払出動作を制御する。
払出制御用マイクロコンピュータ１５０が備えるＲＡＭ２１６には、遊技球の払出動作などを制御するために用いられる各種のデータを保持する領域として、例えば図２８に示すような払出制御用データ保持エリア１４０が設けられている。また、ＲＡＭ２１６の少なくとも一部は、電源基板１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭである。すなわち、パチンコ遊技機１への電力供給が停止しても、所定時間は、ＲＡＭ２１６の少なくとも一部の内容は保存される。この実施の形態では、ＲＡＭ２１６の全体がバックアップされているバックアップＲＡＭであるものとする。図２８に示す払出制御用データ保持エリア１４０は、払出制御フラグ設定部１４１と、払出制御タイマ設定部１４２と、払出制御カウンタ設定部１４３と、払出制御バッファ設定部１４４とを備えている。
払出制御フラグ設定部１４１には、例えば払出バックアップフラグや、払出制御プロセスフラグ、賞球払出動作プロセスフラグ、球貸し動作プロセスフラグ、送信設定可能フラグ、送信完了フラグ、賞球ＡＣＫ送信フラグ、フィードバック受信フラグ、受信確認中フラグ、エラーフラグなどが設けられている。
払出制御プロセスフラグは、払出モータ５１による遊技球の払出動作を制御するための払出動作制御処理（図５７のステップＳ５５５、及び図６０）において、どの処理を選択・実行すべきかを示す。賞球払出動作プロセスフラグは、払出モータ５１を駆動して賞球となる遊技球を払い出すために実行される賞球払出動作処理（図６０のステップＳ６６３、及び図６３）において、どの処理を選択・実行すべきかを示す。球貸し動作プロセスフラグは、払出モータ５１を駆動して貸し球となる遊技球を払い出すために実行される球貸し払出動作処理（図６０のステップＳ６６４、及び図６６）において、どの処理を選択・実行すべきかを示す。
送信設定可能フラグは、シリアル通信回路２１８にてデータ送信を行うための設定が可能となったことを示す。例えば、送信設定可能フラグは、シリアル通信回路２１８からの送信データエンプティ時の割込み要求に応答してオン状態にセットされる。送信完了フラグは、シリアル通信回路２１８にてデータ送信が完了したことを示す。例えば、送信完了フラグは、シリアル通信回路２１８からの送信完了時の割込み要求に応答してオン状態にセットされる。
賞球ＡＣＫ送信フラグは、主基板１１からの払出数指定コマンドを受信したときに、賞球ＡＣＫコマンドを送信する旨を示す。すなわち、賞球ＡＣＫ送信フラグは、第１〜第３払出数指定コマンドのいずれかを受信したときに、オン状態にセットされる。フィードバック受信フラグは、主基板１１からのＡＣＫフィードバックコマンドを受信できたか否かを示す。すなわち、フィードバック受信フラグは、ＡＣＫフィードバックコマンドを受信したときにオン状態にセットされる。
受信確認中フラグは、主基板１１に対して賞球ＡＣＫコマンドを送信した後、主基板１１からのＡＣＫフィードバックコマンドについて受信確認中であることを示す。すなわち、受信確認中フラグは、賞球ＡＣＫコマンドが送信されるときにオン状態にセットされた後、ＡＣＫフィードバックコマンドを受信したとき、あるいはＡＣＫフィードバックコマンドを受信することなく所定期間が経過したときに、クリアされてオフ状態となる。
払出制御フラグ設定部１４１に設けられたエラーフラグは、払出モータ５１を駆動することによる遊技球の払出動作状態や、主基板１１との間におけるコマンドの送受信状態などに基づき、所定のエラー発生が検出されたときにオン状態にセットされる複数種類のフラグを含んで構成されている。例えば、エラーフラグは、主基板通信エラーフラグ、多量未払出エラーフラグ、球切れエラーフラグ、カードユニット未接続エラーフラグ、球詰まりエラーフラグ、満タンエラーフラグ、球噛みエラーフラグ、空切り(奥）エラーフラグ、空切り（手前）エラーフラグ、シリアル通信エラーフラグなどを含んでいる。
ここで、主基板通信エラーフラグは、主基板１１との間における通信状態にエラーが発生したときに、オン状態にセットされる。多量未払出エラーフラグは、主基板１１からの払出数指定コマンドにより払い出しが指示された後に未だ払い出されていない未払出の賞球数が所定個数を超えたときに、オン状態にセットされる。球切れエラーフラグは、球切れスイッチ２７からの検出信号がオン状態となったことに応じて、オン状態にセットされる。カードユニット未接続エラーフラグは、カードユニット７０との間における通信状態にエラーが発生したときに、オン状態にセットされる。球詰まりエラーフラグは、例えば払出カウントスイッチ７２からの検出信号が所定時間（具体的な一例として、０．５秒）以上継続してオン状態となったことに応じて、オン状態にセットされる。満タンエラーフラグは、例えば満タンスイッチ２６からの検出信号が所定期間以上（具体的な一例として、０．１秒）以上継続してオン状態となったことに応じて、オン状態にセットされる。球噛みエラーフラグは、例えば払出モータ５１を駆動したときに払出モータ位置センサ７１が所定時間以上継続してオン状態またはオフ状態であることに応じて、オン状態にセットされる。空切り（奥）エラーフラグは、例えば払出モータ５１を駆動したときに、図９に示すような払出装置における球通路９０の奥側（穴８５から流入した遊技球の通路）での遊技球の通過が払出カウントスイッチ７２により検出できなかったことに応じて、オン状態にセットされる。空切り（手前）エラーフラグは、例えば払出モータ５１を駆動したときに、図９に示すような払出装置における球通路９０の手前側（穴８６から流入した遊技球の通路）での遊技球の通過が払出カウントスイッチ７２により検出できなかったことに応じて、オン状態にセットされる。シリアル通信エラーフラグは、シリアル通信回路２１８からのエラー割込み要求に応答してオン状態にセットされる。
払出制御タイマ設定部１４２には、例えば通信制御タイマや、送信動作制御タイマなどが設けられている。通信制御タイマは、主基板１１との間でコマンドを送受信する通信動作において様々な時間を計測するために用いられる。送信動作制御タイマは、シリアル通信回路２１８によるシリアル通信で通信データを送信させてからの経過時間を計測するために用いられる。
払出制御カウンタ設定部１４３には、例えば賞球未払出カウンタや、球貸し未払出カウンタ、初期化コマンド受信回数カウンタ、払出個数カウンタ、払出動作不良回数カウンタ、払出モータ回転カウンタ、コマンド受信個数カウンタ、コマンド送信待ちカウンタなどが設けられている。
賞球未払出カウンタは、主基板１１から送信される第１〜第３払出数指定コマンドに基づき、賞球として払い出すべき遊技球の個数を、賞球未払出カウント値として更新可能に記憶することにより、カウントするためのものである。球貸し未払出カウンタは、カードユニット７０からの球貸し要求に基づき、貸し球として払い出すべき遊技球の個数を、球貸し未払出カウント値として更新可能に記憶することにより、カウントするためのものである。初期化コマンド受信回数カウンタは、主基板１１からの払出用初期化コマンドを受信した回数を、初期化コマンド受信回数カウント値として更新可能に記憶することにより、カウントするためのものである。払出個数カウンタは、払出モータ５１を駆動することによって払出カウントスイッチ７２により検出された遊技球の個数を、払出個数カウント値として更新可能に記憶することにより、カウントするためのものである。払出動作不良回数カウンタは、遊技球を払い出すために払出モータ５１を駆動したときに払出動作の不良が検出された回数を、払出動作不良回数カウント値として更新可能に記憶することにより、カウントするためのものである。払出モータ回転カウンタは、賞球または貸し球として払い出すべき遊技球の個数に応じた払出モータ回転カウント値を更新可能に記憶して、払出モータ５１の駆動量（回転量）を設定するために用いられる。
コマンド受信個数カウンタは、主基板１１から受信したコマンドの個数を特定可能にカウントするためのものである。コマンド送信待ちカウンタは、主基板１１に対して送信待ちとなっているコマンドの個数を特定可能にカウントするためのものである。
払出制御バッファ設定部１４４には、例えば払出チェックサムバッファや、受信コマンドバッファ、送信コマンドバッファなどが設けられている。払出チェックサムバッファは、パチンコ遊技機１への電力供給が停止されたときにＲＡＭ２１６の特定領域における記憶データを用いて算出されたチェックサムを保存するためのものである。受信コマンドバッファは、払出制御基板１５にて主基板１１から受信したコマンドを一時的に格納するために用いられる。送信コマンドバッファは、払出制御基板１５から主基板１１に対して送信するコマンドを一時的に格納するために用いられる。
次に、本実施例におけるパチンコ遊技機１の動作（作用）を説明する。主基板１１では、電源基板１０からの電力供給が開始され遊技制御用マイクロコンピュータ１００へのリセット信号がハイレベル（オフ状態）になったことに応じて、遊技制御用マイクロコンピュータ１００が起動し、図２９及び図３０のフローチャートに示すような遊技制御メイン処理が実行される。なお、以下に説明する各処理は、遊技制御用マイクロコンピュータ１００が備えるＣＰＵ１０４によって実行されるものとする。また、遊技制御用マイクロコンピュータ１００が備えるタイマ回路１０７やシリアル通信回路１０８などで発生した各種の割込み要因に基づく割込み要求は、ＣＰＵ１０４に所定の割込み処理を実行させるためのものである。そして、ＣＰＵ１０４やＣＰＵ１０４以外の各種回路を含んだ概念を遊技制御用マイクロコンピュータ１００ということもあるものとする。図２９及び図３０に示す遊技制御メイン処理を開始すると、遊技制御用マイクロコンピュータ１００は、まず、割込禁止に設定し（図２９のステップＳ１）、割込モードの設定を行う（ステップＳ２）。例えば、ステップＳ２では、遊技制御用マイクロコンピュータ１００の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビットは“０”）とを合成することにより割込アドレスが生成されるマスク可能割込の割込モードが設定される。マスク可能な割込みが発生したときには、遊技制御用マイクロコンピュータ１００が自動的に割込禁止状態となる設定を行うとともに、プログラムカウンタの内容がスタックにセーブされればよい。
続いて、例えばスタックポインタ指定アドレスの設定など、スタックポインタに関わる設定を行う（ステップＳ３）。また、内蔵デバイスレジスタの設定（初期化）を行う（ステップＳ４）。例えば、遊技制御用マイクロコンピュータ１００がＣＴＣ（カウンタ／タイマ）及びＰＩＯ（パラレル入出力ポート）を内蔵している場合には、ステップＳ４の処理が実行されることにより、内蔵デバイス（内蔵周辺回路）としてのＣＴＣやＰＩＯの設定（初期化）などが行われるとよい。
ステップＳ４の処理を実行した後には、例えば遊技制御用マイクロコンピュータ１００に設けられた入力ポートにおける所定ビットの状態をチェックすることなどにより、電源断信号がオフ状態となっているか否かを判定する（ステップＳ５）。パチンコ遊技機１への電力供給が開始されたときには、ＶＣＣなどの各種電源電圧が徐々に上昇して規定値に達する。ステップＳ５の処理では、電源断信号が出力されていないオフ状態（ハイレベル）となっていることを確認する。ここで、遊技制御用マイクロコンピュータ１００は、入力ポートを介して１回だけ電源断信号の状態を確認するようにしてもよいが、電源断信号の状態を複数回確認するようにしてもよい。例えば、電源断信号がオフ状態であることを１回確認したら、所定時間（例えば０．１秒）が経過した後に、電源断信号をもう１回確認する。このとき、電源断信号がオフ状態であれば、電源断信号がオフ状態である旨の判定を行うようにする。他方、このときに電源断信号の状態がオン状態であれば、所定時間が経過した後に、電源断信号の状態を再び確認するようにしてもよい。なお、電源断信号の状態を再確認する回数は１回であってもよいし、複数回であってもよい。また、２回チェックして、チェック結果が一致していなかったときに、もう一度確認するようにしてもよい。
ステップＳ５にて電源断信号がオン状態であるときには（ステップＳ５；Ｎｏ）、所定時間（例えば０．１秒）が経過するまで待機した後（ステップＳ６）、ステップＳ５の処理にリターンして、電源断信号がオフ状態となっているか否かの判定を再び行うようにする。これにより、遊技制御用マイクロコンピュータ１００は、電源電圧が安定したことを確認することができる。そして、ステップＳ５にて電源断信号がオフ状態であるときには（ステップＳ５；Ｙｅｓ）、例えば遊技制御用マイクロコンピュータ１００に設けられた入力ポートにおける所定ビットの状態をチェックすることなどにより、クリア信号がオン状態となっているか否かを判定する（ステップＳ７）。このとき、クリア信号がオン状態であれば（ステップＳ７；Ｙｅｓ）、例えば遊技制御フラグ設定部１３３に設けられたクリアフラグをオン状態にセットする（ステップＳ８）。他方、クリア信号がオフ状態であるときには（ステップＳ７；Ｎｏ）、ステップＳ８の処理をスキップして、クリアフラグをオフ状態のままとする。
ここで、遊技制御用マイクロコンピュータ１００は、入力ポートを介して１回だけクリア信号の状態を確認するようにしてもよいが、クリア信号の状態を複数回確認するようにしてもよい。例えば、クリア信号の状態がオフ状態であることを１回確認したら、所定時間（例えば０．１秒）が経過した後に、クリア信号の状態をもう１回確認する。このとき、クリア信号がオフ状態であれば、クリア信号がオフ状態である旨の判定を行うようにする。他方、このときにクリア信号の状態がオン状態であれば、所定時間が経過した後に、クリア信号の状態を再び確認するようにしてもよい。なお、クリア信号の状態を再確認する回数は１回であってもよいし、複数回であってもよい。また、２回チェックして、チェック結果が一致していなかったときに、もう一度確認するようにしてもよい。
その後、遊技の進行を制御するための遊技制御処理の開始タイミングをソフトウェアの実行により遅延させる遅延処理の設定を行う（ステップＳ９）。具体的な一例として、遊技制御カウンタ設定部１３５に設けられたウェイトカウンタに、初期化ウェイト回数指定値をセットする。続いて、ステップＳ９での設定に基づく遅延処理を開始して、例えばウェイトカウンタにおけるカウント値を１減算するなど、遅延処理の実行に関わる設定の更新を行う（ステップＳ１０）。そして、例えばウェイトカウンタにおけるカウント値が所定の遅延終了判定値に達したか否かを判定することなどにより、所定の遅延時間が経過したか否かを判定する（ステップＳ１１）。ここで、遅延終了判定値を示すデータは、ＲＯＭ１０５などに予め記憶されていればよい。例えば、遅延終了判定値は、遊技制御処理が実行可能状態となったときから、少なくとも払出制御基板１５に搭載された払出制御用マイクロコンピュータ１５０による払出制御用の各種処理が実行開始されるまでの時間に比べて遅延時間の方が長くなるように、予め定められた基準値であればよい。
ステップＳ１１にて遅延時間が経過していないときには（ステップＳ１１；Ｎｏ）、ステップＳ１０の処理にリターンし、遅延時間が経過しているときには（ステップＳ１１；Ｙｅｓ）、ＲＡＭ１０６をアクセス可能に設定する（ステップＳ１２）。続いて、遊技制御用マイクロコンピュータ１００は、クリアフラグがオンとなっているか否かを判定する（ステップＳ１３）。クリアフラグがオフであるときには（ステップＳ１３；Ｎｏ）、ＲＡＭ１０６のデータチェックを行い、チェック結果が正常であるか否かを判定する（ステップＳ１４）。ステップＳ１４の処理では、例えばＲＡＭ１０６の特定領域における記憶データを用いてチェックサムを算出し、算出されたチェックサムとメインチェックサムバッファに記憶されているチェックサムとを比較する。ここで、メインチェックサムバッファには、前回の電力供給停止時に、同様の処理によって算出されたチェックサムが記憶されている。そして、比較結果が不一致であれば、ＲＡＭ１０６の特定領域におけるデータが電力供給停止時のデータとは異なっていることから、チェック結果が正常でないと判断される。
ステップＳ１４におけるチェック結果が正常であるときには（ステップＳ１４；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられたメインバックアップフラグがオンとなっているか否かを判定する（ステップＳ１５）。メインバックアップフラグの状態は、電力供給が停止するときに、遊技制御フラグ設定部１３３に設定される。そして、このメインバックアップフラグの設定箇所がバックアップ電源によってバックアップされることで、電力供給が停止した場合でも、メインバックアップフラグの状態は保存されることになる。ステップＳ１５では、例えばメインバックアップフラグの値として「５５Ｈ」が遊技制御フラグ設定部１３３に設定されていれば、バックアップあり（オン状態）であると判断される。これに対して、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）であると判断される。なお、ステップＳ１５のようなメインバックアップフラグがオンとなっているか否かの判定を、ステップＳ１４のようなチェック結果の判定よりも先に行い、メインバックアップフラグがオンであるときにＲＡＭ１０６のデータチェック結果が正常であるか否かを判定するようにしてもよい。
ステップＳ１５にてメインバックアップフラグがオンであるときには（ステップＳ１５；Ｙｅｓ）、メインバックアップフラグをクリアしてオフ状態とした後（ステップＳ１６）、遊技制御用マイクロコンピュータ１００の内部状態などを電力供給が停止されたときの状態に戻すための復旧時における設定を行う（ステップＳ１７）。具体的な一例として、ステップＳ１７の処理では、ＲＯＭ１０５に格納されているバックアップ時設定テーブルの先頭アドレスをポインタに設定し、バックアップ時設定テーブルの内容を順次に、ＲＡＭ１０６内の作業領域に設定する。ここで、ＲＡＭ１０６の作業領域はバックアップ電源によってバックアップされており、バックアップ時設定テーブルには、作業領域のうちで初期化してもよい領域についての初期化データが設定されていてもよい。ステップＳ１７の処理を実行したときには、演出制御基板１２に対して復旧報知コマンドを送信するための設定を行う（ステップＳ１８）。具体的な一例として、ステップＳ１８の処理では、ＲＯＭ１０６に格納されているバックアップ時コマンド送信テーブルの先頭アドレスをポインタに設定し、バックアップ時コマンド送信テーブルの内容に基づいてコマンド送信用の制御データを遊技制御バッファ設定部１３６の送信コマンドバッファに含まれる演出用送信コマンドバッファにセットすることなどにより、主基板１１から演出制御基板１２に対して復旧報知コマンドを送信させる。
また、ステップＳ１３にてクリアフラグがオンであるときや（ステップＳ１３；Ｙｅｓ）、ステップＳ１４にてチェック結果が正常ではないとき（ステップＳ１４；Ｎｏ）、あるいはステップＳ１５にてメインバックアップフラグがオフであるときには（ステップＳ１５；Ｎｏ）、ＲＡＭ１０６の初期化を行う（ステップＳ１９）。ステップＳ１９の処理に続いて、遊技制御用マイクロコンピュータ１００の内部状態などを初期状態とするための初期化時における設定を行う（ステップＳ２０）。具体的な一例として、ステップＳ２０の処理では、ＲＯＭ１０５に格納されている初期化時設定テーブルの先頭アドレスをポインタに設定し、初期化時設定テーブルの内容を順次、ＲＡＭ１０６内の作業領域に設定する。また、ステップＳ２０の処理では、遊技制御カウンタ設定部１３５に設けられたコマンド送信回数カウンタに、所定のカウント初期値（例えば「２００」）を設定する。ステップＳ１９、Ｓ２０の処理を実行したときには、演出制御基板１２に対して初期化通知コマンドを送信するための設定と（ステップＳ２１）、払出制御基板１５に対して払出用初期化コマンドを送信するための設定とを行う（ステップＳ２２）。具体的な一例として、ステップＳ２１の処理では、ＲＯＭ１０５に格納されている初期化時演出コマンド送信テーブルの先頭アドレスをポインタに設定し、初期化時演出コマンド送信テーブルの内容に基づいてコマンド送信用の制御データを遊技制御バッファ設定部１３６の送信コマンドバッファに含まれる演出用送信コマンドバッファにセットすることなどにより、主基板１１から演出制御基板１２に対して初期化通知コマンドを送信させる。また、ステップＳ２２の処理では、ＲＯＭ１０５に格納されている初期化時払出コマンド送信テーブルの先頭アドレスをポインタに設定し、初期化時払出コマンド送信テーブルの内容に基づいてコマンド送信用の制御データを遊技制御バッファ設定部１３６の送信コマンドバッファに含まれる払出用送信コマンドバッファ１９２にセットすることなどにより、主基板１１から払出制御基板１５に対して払出用初期化コマンドを送信させる。
ステップＳ１８またはステップＳ２２の処理を実行した後には、例えば遊技制御用マイクロコンピュータ１００が備えるタイマ回路１０７のレジスタ設定などを行うことにより、所定時間（例えば２ミリ秒）ごとにタイマ割込みが発生するように遊技制御用マイクロコンピュータ１００の内部設定を行う（ステップＳ２３）。この後、ＣＰＵ１０４がＲＯＭ１０５に記憶されている第１乱数初期設定データ（ＫＲＳＳ１）の第４及び第３ビット［ビット４−３］を読出し（図３０のステップＳ２４）、読出した値に基づいて乱数生成動作の初期設定を行う（ステップＳ２５）。図３１は、ステップＳ２５にて実行される処理内容の一例を示す説明図である。
ステップＳ２４における読出値が「００」であるときには、ステップＳ２５の処理としては何らの処理も実行されずに、ステップＳ２６の処理に進む。なお、このときには、ステップＳ２５の処理として、乱数回路１０３における１２ビット乱数と１６ビット乱数の双方について、その生成動作を停止させるための処理が実行されてもよい。ステップＳ２４における読出値が「０１」であるときには、ステップＳ２５の処理として、１２ビット乱数初期設定処理が実行される。なお、このときには、乱数回路１０３における１６ビット乱数について、その生成動作を停止させるための処理が実行されてもよい。ステップＳ２４における読出値が「１０」であるときには、ステップＳ２５の処理として、１６ビット乱数初期設定処理が実行される。なお、このときには、乱数回路１０３における１２ビット乱数について、その生成動作を停止させるための処理が実行されてもよい。ステップＳ２４における読出値が「１１」であるときには、ステップＳ２５の処理として、１２ビット乱数初期設定処理と１６ビット乱数初期設定処理が実行される。
ステップＳ２５の処理に続いて、シリアル通信動作の初期設定を行うための処理として、シリアル通信初期設定処理を実行する（ステップＳ２６）。この後、割込み要求に基づいて実行される割込み処理に関する初期設定を行うための処理として、割込み初期設定処理を実行する（ステップＳ２７）。そして、遊技制御用マイクロコンピュータ１００は割込許可状態に設定して（ステップＳ２８）、各種割込みの発生を待機する。このときには、電源断信号がオン状態となったか否か（出力されたか否か）の判定を行い（ステップＳ２９）、オフであれば（ステップＳ２９；Ｎｏ）、そのまま各種割込みの発生を待機する。また、電源断信号がオン状態となったときには（ステップＳ２９；Ｙｅｓ）、メイン側電源断処理を実行した後（ステップＳ３０）、所定のループ処理を実行して、電力供給の停止による遊技制御用マイクロコンピュータ１００の動作停止まで待機する。なお、ステップＳ２９の処理では、入力ポートを介して１回だけ電源断信号の状態を確認するようにしてもよいが、電源断信号の状態を複数回確認するようにしてもよい。例えば、電源断信号がオフ状態であることを１回確認したら、所定時間（例えば０．１秒）が経過した後に、電源断信号をもう１回確認する。このとき、電源断信号がオフ状態であれば、電源断信号がオフ状態である旨の判定を行うようにする。他方、このときに電源断信号の状態がオン状態であれば、所定時間が経過した後に、電源断信号の状態を再び確認するようにしてもよい。なお、電源断信号の状態を再確認する回数は１回であってもよいし、複数回であってもよい。また、２回チェックして、チェック結果が一致していなかったときに、もう一度確認するようにしてもよい。このように電源断信号の状態を複数回確認する場合には、例えば確認動作を開始するときや１回目の確認結果と２回目の確認結果とを比較して不一致であったときなどに、遊技制御用マイクロコンピュータ１００に内蔵されたＷＤＴ（ウォッチドッグ・タイマ）をクリアするリトリガを行う。そして、リトリガが何らかの原因（例えばプログラムの暴走）で所定時間内に発生しなくなった場合には、ＷＤＴから出力されるタイムアウト信号に基づくユーザリセットを発生させ、リセット／割込みコントローラ１０２、ＣＰＵ１０４、タイマ回路１０７、シリアル通信回路１０８などの各回路を初期化した後、所定のベクタテーブルで示されるアドレスからユーザプログラムの実行を開始して、自動復旧を行うようにしてもよい。
図３２は、ステップＳ２５にて実行される処理に含まれる１２ビット乱数初期設定処理の一例を示すフローチャートである。図３２に示す１２ビット乱数初期設定処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０４がＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第７ビット［ビット７］を読出し（ステップＳ１０１）、読出値が“０”であるか否かを判定する（ステップＳ１０２）。このとき、ステップＳ１０１での読出値が“０”であれば（ステップＳ１０２；Ｙｅｓ）、乱数回路１０３において１２ビット乱数を生成するための１周目のスタート値を、デフォルト値である「００１ｈ」に設定する旨の決定を行う（ステップＳ１０３）。他方、ステップＳ１０１での読出値が“１”であれば（ステップＳ１０２；Ｎｏ）、乱数回路１０３において１２ビット乱数を生成するための１周目のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づいて決定する（ステップＳ１０４）。ここで、ステップＳ１０４の処理では、遊技制御用マイクロコンピュータ１００のＩＤナンバーを、そのまま１２ビット乱数を生成するための１周目のスタート値に設定するようにしてもよい。あるいは、遊技制御用マイクロコンピュータ１００のＩＤナンバーを用いて所定の演算を実行することにより算出された値を、１２ビット乱数を生成するための１周目のスタート値に設定するようにしてもよい。例えば、遊技制御用マイクロコンピュータ１００のＩＤナンバーに所定のスクランブル処理を施す演算や、ＩＤナンバーを用いた加算・減算・乗算・除算などの演算を実行して、算出された値を用いるようにすればよい。
ステップＳ１０３またはステップＳ１０４にて決定されたスタート値は、乱数回路１０３が備える初期値設定回路１７２Ａに入力されることで、１２ビット乱数を生成するための１周目のスタート値として設定される。なお、ステップＳ１０３やステップＳ１０４の処理は、乱数回路１０３が備える初期値設定回路１７２Ａが実行するようにしてもよい。例えば、ＣＰＵ１０４がステップＳ１０２にて読出値が“０”であると判定したときには、乱数回路１０３に所定の第１初期値設定信号を送る。乱数回路１０３がＣＰＵ１０４から第１初期値設定信号を受けたときには、初期値設定回路１７２Ａが所定のレジスタの記憶データを読出し、その読出値を乱数生成回路１７３Ａに設定することなどにより、１２ビット乱数を生成するための１周目のスタート値を、デフォルト値である「００１ｈ」に設定する（ステップＳ１０３に相当する処理）。他方、ＣＰＵ１０４がステップＳ１０２にて読出値が“１”であると判定したときには、乱数回路１０３に第１初期値設定信号とは異なる第２初期値設定信号を送る。乱数回路１０３がＣＰＵ１０４から第１初期値設定信号を受けたときには、初期値設定回路１７２Ａが所定のレジスタに記憶されたＩＤナンバーに基づいて生成されるデータを選択し、その選択したデータを乱数生成回路１７３Ａに設定することなどにより、１２ビット乱数を生成するための１周目のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づいた値に設定する（ステップＳ１０４に相当する処理）。ここで、所定のレジスタに記憶されたＩＤナンバーは、１２ビット乱数の最大値以下となる桁の数値のみが抽出されて乱数生成回路１７３Ａに設定されてもよい。あるいは、所定のレジスタに記憶されたＩＤナンバーが初期値設定回路１７２Ａに内蔵された演算回路（例えば乗算回路）に入力されることにより、例えばＩＤナンバーの各桁における数値を用いた所定の演算が実行され、この演算により算出された値を示すデータが乱数生成回路１７３Ａに設定されてもよい。また、ＣＰＵ１０４は、初期値設定回路１７２Ａの動作を直接制御してステップＳ１０３、Ｓ１０４に相当する処理を実行させてもよいし、例えば乱数回路１０３の内部または外部に初期値設定制御用として設けられて初期値設定回路１７２Ａが参照可能な所定のレジスタにステップＳ１０１での読出値に対応した制御データをセットすることなどにより、初期値設定回路１７２Ａの動作を間接的に制御するようにしてもよい。ＣＰＵ１０４が初期値設定制御用のレジスタに制御データをセットした場合には、例えば乱数回路１０３にて１２ビット乱数の生成を開始するときに初期値設定回路１７２Ａが初期値設定用のレジスタに記憶されている制御データを参照し、その制御データに従った初期値設定動作を行うことにより、ステップＳ１０１での読出値に応じた１周目のスタート値を生成して、乱数生成回路１７３Ａに設定することができる。
ステップＳ１０３、Ｓ１０４の処理のいずれかを実行した後には、ＣＰＵ１０４がＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第６及び第５ビット［ビット６−５］を読出し（ステップＳ１０５）、読出値に基づいて１２ビット乱数用のセレクタとして乱数回路１０３に設けられたセレクタ１７４Ａにおける選択動作の設定を行う（ステップＳ１０６）。例えば、ステップＳ１０５での読出値が「００」であるときには、セレクタ１７４Ａの出力信号が常にオフ状態となるように設定する。これにより、１２ビット乱数の更新順である順列を変更しない第３の方式が設定されることになる。また、ステップＳ１０５での読出値が「１０」であるときには、セレクタ１７４ＡがＡＲＳＣ１７５Ａからの出力信号を選択して出力するように設定する。このときには、セレクタ１７４Ａが、ＡＲＳＣ１７５Ａからの出力信号を乱数生成回路１７３Ａから出力される乱数一巡信号ＲＩＪ１と同期して出力するようになればよい。これにより、１２ビット乱数の２周目以降における順列をユーザプログラムにより変更可能とする第２の方式が設定されることになる。また、ステップＳ１０５での読出値が「１１」であるときには、セレクタ１７４Ａが乱数生成回路１７３Ａから出力される乱数一巡信号ＲＩＪ１を選択して出力するように設定する。これにより、１２ビット乱数の２周目以降における順列を自動的に変更する第１の方式が設定されることになる。なお、ステップＳ１０６の処理では、ＣＰＵ１０４がセレクタ１７４Ａの信号出力動作を直接制御してステップＳ１０５での読出値に対応した信号を出力させるように設定してもよいし、例えば乱数回路１０３の内部あるいは外部に設けられてセレクタ１７４Ａが参照可能な所定のレジスタにステップＳ１０５での読出値に対応した制御データをセットすることなどにより、セレクタ１７４Ａの信号出力動作を間接的に制御するようにしてもよい。ステップＳ１０６にてレジスタに制御データをセットした場合には、例えば乱数生成回路１７３Ａから乱数一巡信号ＲＩＪ１が出力されたときにセレクタ１７４Ａがレジスタに記憶されている制御データを参照し、その制御データに従った信号出力動作を行うことにより、ステップＳ１０６での設定に応じた信号を乱数列変更回路１７６Ａに出力して、１２ビット乱数を生成するための順列を変更または保持させることができる。
ステップＳ１０６の処理に続いて、ＣＰＵ１０４がＲＯＭ１０５に記憶されている１２ビット乱数最大値（ＫＲＭＳ）を読出し（ステップＳ１０７）、読出値が１２ビット乱数用の最大値として設定可能な範囲内であるか否かを判定する（ステップＳ１０８）。例えば、１２ビット乱数の最大値を「２５６」から「４０９５」までの範囲内で任意に設定できる場合には、ステップＳ１０７での読出値が「２５６」から「４０９５」までの範囲内であるか否かを判定する。
ステップＳ１０８にて読出値が設定可能な範囲内である旨の判定がなされたときには（ステップＳ１０８；Ｙｅｓ）、ステップＳ１０７での読出値を乱数回路１０３が備える最大値比較回路１７７Ａに設定する（ステップＳ１０９）。他方、ステップＳ１０８にて読出値が設定可能な範囲内ではない旨の判定がなされたときには（ステップＳ１０８；Ｎｏ）、１２ビット乱数用の最大値として設定可能な範囲内の所定値を最大値として再設定し、乱数回路１０３が備える最大値比較回路１７７Ａにセットする（ステップＳ１１０）。例えば、ステップＳ１０７での読出値が「２５６」から「４０９５」までの範囲内ではないときには、その範囲内の値である「４０９５」を、最大値として再設定すればよい。なお、ステップＳ１０９、Ｓ１１０の処理では、ＣＰＵ１０４が最大値比較回路１７７Ａの動作を直接制御して１２ビット乱数用の最大値を設定してもよいし、例えば乱数回路１０３の内部あるいは外部に設けられて最大値比較回路１７７Ａが参照可能な所定のレジスタに１２ビット乱数用の最大値を示す制御データをセットすることなどにより、最大値比較回路１７７Ａの動作を間接的に制御するようにしてもよい。ステップＳ１０９、Ｓ１１０にてレジスタに制御データをセットした場合には、例えば乱数列変更回路１７６Ａから出力される数値データ列Ｒ１の値が更新されるごとに最大値比較回路１７７Ａがレジスタに記憶された制御データを参照し、その制御データにより示された１２ビット乱数用の最大値と乱数列変更回路１７６Ａから出力される数値データとを比較することにより、最大値以下となる数値データだけを乱数値レジスタ１８１Ａに格納される１２ビットの乱数値として出力することができる。
ステップＳ１０９、Ｓ１１０の処理のいずれかを実行した後には、ＣＰＵ１０４がＲＯＭ１０５に記憶されている第１乱数初期設定データ（ＫＲＳＳ１）の第１及び第０ビット［ビット１−０］を読み出す（ステップＳ１１１）。そして、ステップＳ１１１での読出値に基づき、１２ビット乱数における２周目以降のスタート値に関する初期設定を行う（ステップＳ１１２）。具体的な一例として、ステップＳ１１２の処理では、ＣＰＵ１０４がＲＯＭ１０５から読出した第１乱数初期設定データ（ＫＲＳＳ１）の第１及び第０ビット［ビット１−０］を示す読出データを、乱数回路１０３もしくはＣＰＵ１０４に内蔵された所定のレジスタや、ＲＡＭ１０６の所定領域に格納して記憶させることなどにより、ＣＰＵ１０４が遊技制御用のタイマ割込み処理を実行中に１２ビット乱数における２周目以降のスタート値に関する設定を参照できるような初期設定が行われればよい。
図３３は、ステップＳ２５にて実行される処理に含まれる１６ビット乱数初期設定処理の一例を示すフローチャートである。図３３に示す１６ビット乱数初期設定処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０４がＲＯＭ１０５に記憶されている第１乱数初期設定データ（ＫＲＳＳ１）の第２ビット［ビット２］を読出し（ステップＳ１２１）、読出値に基づいて乱数回路１０３に設けられたクロック信号出力回路１７１における動作設定を行う（ステップＳ１２２）。例えば、ステップＳ１２１での読出値が“０”であるときには、クロック信号出力回路１７１が出力するクロック信号Ｓ１を、クロック信号出力回路１７１のクロック入力端子に入力される内部システムクロックＣＬＫと同一周期のクロック信号となるように設定する。また、ステップＳ１２１での読出値が“１”であるときには、クロック信号出力回路１７１が出力するクロック信号Ｓ１を、クロック信号出力回路１７１のクロック入力端子に入力される内部システムクロックＣＬＫの１６倍の周期を有するクロック信号となるように設定する。なお、ステップＳ１２２の処理では、ＣＰＵ１０４がクロック信号出力回路１７１の動作を直接制御してステップＳ１２１での読出値に対応したクロック信号を出力させるように設定してもよいし、例えば乱数回路１０３の内部あるいは外部に設けられてクロック信号出力回路１７１が参照可能な所定のレジスタにステップＳ１２１での読出値に対応した制御データをセットすることなどにより、クロック信号出力回路１７１の動作を間接的に制御するようにしてもよい。ステップＳ１２２にてレジスタに制御データをセットした場合には、例えば乱数回路１０３にて１６ビット乱数の生成を開始するときにクロック信号出力回路１７１ががレジスタに記憶されている制御データを参照し、その制御データに従ったクロック信号の出力動作を行うことにより、ステップＳ１２１での設定に応じたクロック信号を出力することができる。
ステップＳ１２２の処理に続いて、ＣＰＵ１０４がＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第４ビット［ビット４］を読出し（ステップＳ１２３）、読出値が“０”であるか否かを判定する（ステップＳ１２４）。このとき、ステップＳ１２３での読出値が“０”であれば（ステップＳ１２４；Ｙｅｓ）、乱数回路１０３において１６ビット乱数を生成するための１周目のスタート値を、デフォルト値である「０００１ｈ」に設定する旨の決定を行う（ステップＳ１２５）。他方、ステップＳ１２３での読出値が“１”であれば（ステップＳ１２４；Ｎｏ）、乱数回路１０３において１６ビット乱数を生成するための１周目のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づいて決定する（ステップＳ１２６）。ここで、ステップＳ１２６の処理では、遊技制御用マイクロコンピュータ１００のＩＤナンバーを、そのまま１６ビット乱数を生成するための１周目のスタート値に設定するようにしてもよい。あるいは、遊技制御用マイクロコンピュータ１００のＩＤナンバーを用いて所定の演算を実行することにより算出された値を、１６ビット乱数を生成するための１周目のスタート値に設定するようにしてもよい。例えば、遊技制御用マイクロコンピュータ１００のＩＤナンバーに所定のスクランブル処理を施す演算や、ＩＤナンバーを用いた加算・減算・乗算・除算などの演算を実行して、算出された値を用いるようにすればよい。
ステップＳ１２５またはステップＳ１２６にて決定されたスタート値は、乱数回路１０３が備える初期値設定回路１７２Ｂに入力されることで、１６ビット乱数を生成するための１周目のスタート値として設定される。なお、ステップＳ１２５やステップＳ１２６の処理は、乱数回路１０３が備える初期値設定回路１７２Ｂが実行するようにしてもよい。例えば、ＣＰＵ１０４がステップＳ１２４にて読出値が“０”であると判定したときには、乱数回路１０３に所定の第３初期値設定信号を送る。乱数回路１０３がＣＰＵ１０４から第３初期値設定信号を受けたときには、初期値設定回路１７２Ｂが所定のレジスタの記憶データを読出し、その読出値を乱数生成回路１７３Ｂに設定することなどにより、１６ビット乱数を生成するための１周目のスタート値を、デフォルト値である「０００１ｈ」に設定する（ステップＳ１２５に相当する処理）。他方、ＣＰＵ１０４がステップＳ１２４にて読出値が“１”であると判定したときには、乱数回路１０３に第３初期値設定信号とは異なる第４初期値設定信号を送る。乱数回路１０３がＣＰＵ１０４から第４初期値設定信号を受けたときには、初期値設定回路１７２Ｂが所定のレジスタに記憶されたＩＤナンバーに基づいて生成されるデータを選択し、その選択したデータを乱数生成回路１７３Ｂに設定することなどにより、１６ビット乱数を生成するための１周目のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づいた値に設定する（ステップＳ１２６に相当する処理）。ここで、所定のレジスタに記憶されたＩＤナンバーは、１６ビット乱数の最大値以下となる桁の数値のみが抽出されて乱数生成回路１７３Ｂに設定されてもよい。あるいは、所定のレジスタに記憶されたＩＤナンバーが初期値設定回路１７２Ｂに内蔵された演算回路（例えば乗算回路）に入力されることにより、例えばＩＤナンバーの各桁における数値を用いた所定の演算が実行され、この演算により算出された値を示すデータが乱数生成回路１７３Ｂに設定されてもよい。また、ＣＰＵ１０４は、初期値設定回路１７２Ｂの動作を直接制御してステップＳ１２５、Ｓ１２６に相当する処理を実行させてもよいし、例えば乱数回路１０３の内部または外部に初期値設定制御用として設けられて初期値設定回路１７２Ｂが参照可能な所定のレジスタにステップＳ１２３での読出値に対応した制御データをセットすることなどにより、初期値設定回路１７２Ｂの動作を間接的に制御するようにしてもよい。ＣＰＵ１０４が初期値設定制御用のレジスタに制御データをセットした場合には、例えば乱数回路１０３にて１６ビット乱数の生成を開始するときに初期値設定回路１７２Ｂが初期値設定用のレジスタに記憶されている制御データを参照し、その制御データに従った初期値設定動作を行うことにより、ステップＳ１２３での読出値に応じた１周目のスタート値を生成して、乱数生成回路１７３Ｂに設定することができる。
ステップＳ１２５、Ｓ１２６の処理のいずれかを実行した後には、ＣＰＵ１０４がＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第１及び第０ビット［ビット１−０］を読出し（ステップＳ１２７）、読出値に基づいて１６ビット乱数用のセレクタとして乱数回路１０３に設けられたセレクタ１７４Ｂにおける選択動作の設定を行う（ステップＳ１２８）。例えば、ステップＳ１２７での読出値が「００」であるときには、セレクタ１７４Ｂの出力信号が常にオフ状態となるように設定する。これにより、１６ビット乱数の更新順である順列を変更しない第３の方式が設定されることになる。また、ステップＳ１２７での読出値が「１０」であるときには、セレクタ１７４ＢがＢＲＳＣ１７５Ｂからの出力信号を選択して出力するように設定する。このときには、セレクタ１７４Ｂが、ＢＲＳＣ１７５Ｂからの出力信号を乱数生成回路１７３Ｂから出力される乱数一巡信号ＲＩＪ２と同期して出力するようになればよい。これにより、１６ビット乱数の２周目以降における順列をユーザプログラムにより変更可能とする第２の方式が設定されることになる。また、ステップＳ１２７での読出値が「１１」であるときには、セレクタ１７４Ｂが乱数生成回路１７３Ｂから出力される乱数一巡信号ＲＩＪ２を選択して出力するように設定する。これにより、１６ビット乱数の２周目以降における順列を自動的に変更する第１の方式が設定されることになる。なお、ステップＳ１２８の処理では、ＣＰＵ１０４がセレクタ１７４Ｂの信号出力動作を直接制御してステップＳ１２７での読出値に対応した信号を出力させるように設定してもよいし、例えば乱数回路１０３の内部あるいは外部に設けられてセレクタ１７４Ｂが参照可能な所定のレジスタにステップＳ１２７での読出値に対応した制御データをセットすることなどにより、セレクタ１７４Ｂの信号出力動作を間接的に制御するようにしてもよい。ステップＳ１２７にてレジスタに制御データをセットした場合には、例えば乱数生成回路１７３Ｂから乱数一巡信号ＲＩＪ２が出力されたときにセレクタ１７４Ｂがレジスタに記憶されている制御データを参照し、その制御データに従った信号出力動作を行うことにより、ステップＳ１２８での設定に応じた信号を乱数列変更回路１７６Ｂに出力して、１６ビット乱数を生成するための順列を変更または保持させることができる。
ステップＳ１２８の処理に続いて、ＣＰＵ１０４がＲＯＭ１０５に記憶されている１６ビット乱数最大値（ＫＲＸＳ）を読出し（ステップＳ１２９）、読出値が１６ビット乱数用の最大値として設定可能な範囲内であるか否かを判定する（ステップＳ１３０）。例えば、１６ビット乱数の最大値を「５１２」から「６５５３５」までの範囲内で任意に設定できる場合には、ステップＳ１２９での読出値が「５１２」から「６５５３５」までの範囲内であるか否かを判定する。
ステップＳ１３０にて読出値が設定可能な範囲内である旨の判定がなされたときには（ステップＳ１３０；Ｙｅｓ）、ステップＳ１２９での読出値を乱数回路１０３が備える最大値比較回路１７７Ｂに設定する（ステップＳ１３１）。他方、ステップＳ１３０にて読出値が設定可能な範囲内ではない旨の判定がなされたときには（ステップＳ１３０；Ｎｏ）、１６ビット乱数用の最大値として設定可能な範囲内の所定値を最大値として再設定し、乱数回路１０３が備える最大値比較回路１７７Ｂにセットする（ステップＳ１３２）。例えば、ステップＳ１２９での読出値が「５１２」から「６５５３５」までの範囲内ではないときには、その範囲内の値である「６５５３５」を、最大値として再設定すればよい。なお、ステップＳ１３１、Ｓ１３２の処理では、ＣＰＵ１０４が最大値比較回路１７７Ｂの動作を直接制御して１６ビット乱数用の最大値を設定してもよいし、例えば乱数回路１０３の内部あるいは外部に設けられて最大値比較回路１７７Ｂが参照可能な所定のレジスタに１６ビット乱数用の最大値を示す制御データをセットすることなどにより、最大値比較回路１７７Ｂの動作を間接的に制御するようにしてもよい。ステップＳ１３１、Ｓ１３２にてレジスタに制御データをセットした場合には、例えば乱数列変更回路１７６Ｂから出力される数値データ列Ｒ２の値が更新されるごとに最大値比較回路１７７Ｂがレジスタに記憶された制御データを参照し、その制御データにより示された１６ビット乱数用の最大値と乱数列変更回路１７６Ｂから出力される数値データとを比較することにより、最大値以下となる数値データだけを乱数値レジスタ１８１Ｂに格納される１６ビットの乱数値として出力することができる。
ステップＳ１３１、Ｓ１３２の処理のいずれかを実行した後には、ＣＰＵ１０４がＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第３及び第２ビット［ビット３−２］を読み出す（ステップＳ１３３）。そして、ステップＳ１３３での読出値に基づき、１６ビット乱数における２周目以降のスタート値に関する初期設定を行う（ステップＳ１３４）。具体的な一例として、ステップＳ１３４の処理では、ＣＰＵ１０４がＲＯＭ１０５から読出した第２乱数初期設定データ（ＫＲＳＳ２）の第３及び第２ビット［ビット３−２］を示す読出データを、乱数回路１０３もしくはＣＰＵ１０４に内蔵された所定のレジスタや、ＲＡＭ１０６の所定領域に格納して記憶させることなどにより、ＣＰＵ１０４が遊技制御用のタイマ割込み処理を実行中に１６ビット乱数における２周目以降のスタート値に関する設定を参照できるような初期設定が行われればよい。
図３４は、図３０に示すステップＳ２６にて実行されるシリアル通信初期設定処理の内容の一例を示す説明図である。このシリアル通信初期設定処理では、まず、ＣＰＵ１０４がＲＯＭ１０５に記憶されている第１及び第２シリアル通信初期設定データ（ＫＳＣＭ１及びＫＳＣＭ２）を読出し、読出値に基づいてシリアル通信回路１０８が備えるシリアル制御レジスタ２０５の設定を行う。
例えば、第１シリアル通信初期設定データ（ＫＳＣＭ１）の第５ビット［ビット５］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第７ビット［ビット７］であるＴＩＥを“０”に設定する一方、“１”であるときにはＴＩＥを“１”に設定する。第１シリアル通信初期設定データ（ＫＳＣＭ１）の第４ビット［ビット４］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第６ビット［ビット６］であるＴＣＩＥを“０”に設定する一方、“１”であるときにはＴＣＩＥを“１”に設定する。第１シリアル通信初期設定データ（ＫＳＣＭ１）の第３ビット［ビット３］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第５ビット［ビット５］であるＲＩＥを“０”に設定する一方、“１”であるときにはＲＩＥを“１”に設定する。
第１シリアル通信初期設定データ（ＫＳＣＭ１）の第２ビット［ビット２］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第４ビット［ビット４］であるＩＬＩＥを“０”に設定する一方、“１”であるときにはＩＬＩＥを“１”に設定する。第１シリアル通信初期設定データ（ＫＳＣＭ１）の第１ビット［ビット１］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第３ビット［ビット３］であるＴＥを“０”に設定する一方、“１”であるときにはＴＥを“１”に設定する。第１シリアル通信初期設定データ（ＫＳＣＭ１）の第０ビット［ビット０］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第２ビット［ビット２］であるＲＥを“０”に設定する一方、“１”であるときにはＲＥを“１”に設定する。
第２シリアル通信初期設定データ（ＫＳＣＭ２）の第３ビット［ビット３］が“０”であるときにはシリアル制御レジスタ２０５における第３レジスタＳＩＣＬ３の第３ビット［ビット３］であるＯＲＩＥを“０”に設定する一方、“１”であるときにはＯＲＩＥを“１”に設定する。第２シリアル通信初期設定データ（ＫＳＣＭ２）の第２ビット［ビット２］が“０”であるときにはシリアル制御レジスタ２０５における第３レジスタＳＩＣＬ３の第２ビット［ビット２］であるＮＥＩＥを“０”に設定する一方、“１”であるときにはＮＥＩＥを“１”に設定する。第２シリアル通信初期設定データ（ＫＳＣＭ２）の第１ビット［ビット１］が“０”であるときにはシリアル制御レジスタ２０５における第３レジスタＳＩＣＬ３の第１ビット［ビット１］であるＦＥＩＥを“０”に設定する一方、“１”であるときにはＦＥＩＥを“１”に設定する。第２シリアル通信初期設定データ（ＫＳＣＭ２）の第０ビット［ビット０］が“０”であるときにはシリアル制御レジスタ２０５における第３レジスタＳＩＣＬ３の第０ビット［ビット０］であるＰＥＩＥを“０”に設定する一方、“１”であるときにはＰＥＩＥを“１”に設定する。
図３５は、図３０に示すステップＳ２７にて実行される割込み初期設定処理の一例を示すフローチャートである。この割込み初期設定処理では、ＣＰＵ１０４がＲＯＭ１０５に記憶されている最優先割込み設定（ＫＨＰＲ）を読出し（ステップＳ１４１）、読出値に基づいて最優先割込みを設定する（ステップＳ１４２）。例えば、ステップＳ１４２の処理では、ステップＳ１４１での読出値が「００ｈ」から「０７ｈ」のいずれであるかを特定し、特定された値に対応するＩクラス割込み（ＩＲＱ）の要因が最も優先順位の高い割込み要因となるように、割込みベクタの設定などを行う。
図３６は、図３０に示すステップＳ３０にて実行されるメイン側電源断処理の一例を示すフローチャートである。図３６に示すメイン側電源断処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０４が割込禁止に設定する（ステップＳ１５１）。続いて、例えばＣＰＵ１０４が遊技制御用マイクロコンピュータ１００に設けられた出力ポートの所定ビットにクリアデータをセットするなどして、ソレノイド８１、８２の駆動制御に関する設定を初期化する（ステップＳ１５２）。このときには、出力ポートの所定ビット以外にも、クリアすべき出力ポートにはクリアデータを設定するようにしてもよい。ステップＳ１５２の処理を実行した後には、例えばＲＡＭ１０６の特定領域における記憶データを用いてチェックサムを算出するなどして、チェックデータの作成を行うとともに（ステップＳ１５３）、遊技制御フラグ設定部１３３に設けられたメインバックアップフラグをオン状態にセットする（ステップＳ１５４）。このとき作成されたチェックデータは、例えば遊技制御バッファ設定部１３６に設けられたメインチェックサムバッファなどといった、ＲＡＭ１０６の所定領域に格納される。そして、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が所定のＲＡＭアクセスレジスタにアクセス禁止値を設定することなどにより、以後、ＲＡＭ１０６へのアクセスを禁止する（ステップＳ１５５）。これにより、電力供給の停止に伴ってプログラムの暴走が生じても、ＲＡＭ１０６の記憶内容が破損することを防止できる。こうしたメイン側電源断処理が実行された後には、待機状態（ループ処理）に入ることになる。
また、ステップＳ３０にて図３６に示すようなメイン側電源断処理を実行した後には、例えば電源断信号がオフ状態となったか否かを定期的に判定し、オフ状態となったときには、ＣＰＵ１０４が図２９に示すステップＳ１から再び処理を進めることなどにより、瞬断に対応して処理を再開できるようにしてもよい。あるいは、ステップＳ３０にて図３６に示すようなメイン側電源断処理を実行した後、例えばＷＤＴからタイムアウト信号が出力されるまでの所要時間よりも長い時間として予め定められた所定時間が経過しても電源基板１０からの電力供給が継続しているときに、ＣＰＵ１０４が図２９に示すステップＳ１から再び処理を進めることなどにより、瞬断に対応して処理を再開できるようにしてもよい。
図３０に示すステップＳ２８の処理を実行することにより割込許可状態となった後、例えばタイマ回路１０７やシリアル通信回路１０８などにて同時に複数の割込み要因が生じたときには、図３５に示すステップＳ１４２での設定に基づき、リセット／割込みコントローラ１０２によって優先順位の高い割込み要因が受け付けられる。リセット／割込みコントローラ１０２が受け付けた割込み要因はＣＰＵ１０４に通知され、その割込み要因のベクタアドレスを先頭アドレスとするプログラムがＣＰＵ１０４によって実行されることにより、各割込み要因に基づく割込み処理が開始される。これにより、複数の割込み要因が同時に発生したときには、例えば図１９（Ｂ）に示すようなデフォルト時の優先順位、あるいはＲＯＭ１０５に記憶されている最優先割込み設定（ＫＨＰＲ）により変更された優先順位において、優先順位の高い割込み要因に基づく割込み処理が、優先順位の低い割込み要因に基づく割込み処理よりも優先的に実行される。
例えば、ＲＯＭ１０５に記憶されている最優先割込み設定（ＫＨＰＲ）が「０６ｈ」であるときには、図３５に示すステップＳ１４２での設定により、図１９（Ｂ）に示すようなデフォルト時の優先順位が、図１９（Ａ）に示すようにシリアル通信回路１０８からの受信割込み要求を最優先とする優先順位に変更される。この場合には、シリアル通信回路１０８からのエラー割込み要求に基づく割込み処理よりもシリアル通信回路１０８からの受信割込み要求に基づく割込み処理の方が優先的に実行されることになる。また、図１９（Ｂ）に示すように、デフォルト時では、タイマ回路１０７からの割込み要求に基づく割込み処理の方がシリアル通信回路１０８からの割込み要求に基づく割込み処理よりも優先的に実行される設定となっている。これに対して、ＲＯＭ１０５に記憶されている最優先割込み設定（ＫＨＰＲ）が「０５ｈ」、「０６ｈ」、「０７ｈ」のいずれかであるときには、それぞれ、シリアル通信回路１０８からのエラー割込み要求に基づく割込み処理、受信割込み要求に基づく割込み処理、送信割込み要求に基づく割込み処理の方が、タイマ回路１０７からの割込み要求に基づく割込み処理よりも優先的に実行されることになる。
図３７は、遊技制御用マイクロコンピュータ１００に設けられたシリアル通信回路１０８にてエラー割込みが発生するごとに実行されるシリアル通信エラー割込み処理の一例を示すフローチャートである。ここで、シリアル通信回路１０８では、シリアル制御レジスタ２０５に含まれる第３レジスタＳＩＣＬ３の第３〜第０ビット［ビット３−０］における設定に基づき、オーバーランエラーの発生によりシリアルステータスレジスタ２０４に含まれる第１レジスタＳＩＳＴ１の第３ビット［ビット３］が“１”に設定されてオン状態となったこと、ノイズエラーの発生により第１レジスタＳＩＳＴ１の第２ビット［ビット２］が“１”に設定されてオン状態となったこと、フレーミングエラーの発生により第１レジスタＳＩＳＴ１の第１ビット［ビット１］が“１”に設定されてオン状態となったこと、パリティエラーの発生により第１レジスタＳＩＳＴ１の第０ビット［ビット０］が“１”に設定されてオン状態となったことのいずれかの割込み要因が発生したときに、エラー割込みを発生させる。
図３７に示すシリアル通信エラー割込み処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０４がシリアル通信回路１０８に設けられた送信動作部２０２を未使用状態に設定する（ステップＳ４１）。具体的な一例として、ＣＰＵ１０４は、シリアル通信回路１０８が備えるシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第３ビット［ビット３］であるＴＥを“０”に設定することにより、送信動作部２０２を使用しないものと設定する。続いて、ＣＰＵ１０４がシリアル通信回路１０８に設けられた受信動作部２０１を未使用状態に設定する（ステップＳ４２）。具体的な一例として、ＣＰＵ１０４は、シリアル通信回路１０８が備えるシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第２ビット［ビット２］であるＲＥを“０”に設定することにより、受信動作部２０１を使用しないものと設定する。この後、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が遊技制御フラグ設定部１３３に設けられた払出用通信エラー検出フラグをオン状態にセットするとともに（ステップＳ４３）、シリアル通信エラーフラグをオン状態にセットする（ステップＳ４４）。
図３８は、遊技制御用マイクロコンピュータ１００に設けられたシリアル通信回路１０８にて受信割込みが発生するごとに実行されるシリアル受信割込み処理の一例を示すフローチャートである。図３８に示すシリアル受信割込み処理において、遊技制御用マイクロコンピュータ１００では、まず、遊技制御カウンタ設定部１３５に設けられたコマンド受信個数カウンタの値であるコマンド受信個数カウント値が所定のカウント最大値（例えば「１１」）となっているか否かを、ＣＰＵ１０４が判定する（ステップＳ５１）。
ステップＳ５１にてカウント最大値となっているときには（ステップＳ５１；Ｙｅｓ）、コマンド受信個数カウンタの値を所定の初期値（例えば「０」）に設定する（ステップＳ５２）。他方、ステップＳ５１にてカウント最大値となっていないときには（ステップＳ５１；Ｎｏ）、コマンド受信個数カウンタの値を１加算する（ステップＳ５３）。ステップＳ５２、Ｓ５３の処理のいずれかを実行した後には、ＣＰＵ１０４がシリアル通信回路１０８に設けられたシリアル通信データレジスタ２０３の記憶データを読出し（ステップＳ５４）、その読出データを、払出用受信コマンドバッファ１９１に設けられた受信コマンドバッファ＃１〜＃１２のうちでコマンド受信個数カウンタの値に対応するものに格納する（ステップＳ５５）。
図３９は、遊技制御用マイクロコンピュータ１００に設けられたシリアル通信回路１０８にて送信割込みが発生するごとに実行されるシリアル送信割込み処理の一例を示すフローチャートである。図３９に示すシリアル送信割込み処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０４が、発生した送信割込みは送信データエンプティ時の割込みであるか否かを判定する（ステップＳ６１）。そして、送信データエンプティ時の割込みであるときには（ステップＳ６１；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた送信設定可能フラグをオン状態にセットする（ステップＳ６２）。
ステップＳ６１にて送信データエンプティ時の割込みではないときには（ステップＳ６１；Ｎｏ）、その送信割込みは送信完了時の割込みであるか否かを判定する（ステップＳ６３）。そして、送信完了時の割込みであるときには（ステップＳ６３；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた送信完了フラグをオン状態にセットする（ステップＳ６４）。ステップＳ６３にて送信完了時の割込みではないときには（ステップＳ６３；Ｎｏ）、発生した送信割込みの種類に対応するフラグをオン状態にセットする（ステップＳ６５）。
図４０は、遊技制御用マイクロコンピュータ１００にてタイマ割込みが発生するごとに実行される遊技制御用タイマ割込み処理の一例を示すフローチャートである。図４０に示す遊技制御用タイマ割込み処理において、遊技制御用マイクロコンピュータ１００は、まず、内部レジスタを退避した後（ステップＳ７１）、所定のスイッチ処理を実行することにより、スイッチ回路１１１を介して各スイッチから入力される検出信号の状態を判定する（ステップＳ７２）。続いて、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４がＲＯＭ１０５から読み出したユーザプログラムにより乱数の２周目以降におけるスタート値を変更するための乱数スタート値変更設定処理を実行する（ステップＳ７３）。また、例えばＣＰＵ１０４がＲＯＭ１０５から読み出したユーザプログラムにより乱数の２周目以降における順列を変更するための乱数順列変更設定処理を実行する（ステップＳ７４）。
ステップＳ７４にて乱数順列変更設定処理を実行した後、遊技制御用マイクロコンピュータ１００は、ステップＳ７２におけるスイッチ処理の実行結果に基づき、入賞検出信号の入力に応じて賞球個数の設定などを行う賞球処理を実行する（ステップＳ７５）。また、遊技制御用マイクロコンピュータ１００は、賞球過多や賞球不足、その他の払出異常が発生した場合に対応して、異常の発生を報知するための設定などを行う異常動作報知設定処理を実行する（ステップＳ７６）。続いて、シリアル通信により払出制御基板１５から送信されたコマンドを受信するためのメイン側受信処理を実行する（ステップＳ７７）。
この後、遊技制御用マイクロコンピュータ１００は、特別図柄プロセス処理を実行する（ステップＳ７８）。特別図柄プロセス処理では、遊技制御フラグ設定部１３３に設けられた特別図柄プロセスフラグの値をパチンコ遊技機１における遊技の進行状況に応じて更新し、特別図柄表示装置４における表示動作の制御や特別可変入賞球装置７における大入賞口開閉動作の設定などを所定の手順で行うために、各種の処理が選択されて実行される。特別図柄プロセス処理に続いて、普通図柄プロセス処理が実行される（ステップＳ７９）。遊技制御用マイクロコンピュータ１００は、普通図柄プロセス処理を実行することにより、普通図柄表示器４０における表示動作（例えばＬＥＤの点灯、消灯など）を制御して、普通図柄の可変表示（例えば、点灯・点滅表示など）や普通可変入賞球装置６における可動翼片の傾動制御の設定などを可能にする。また、遊技制御用マイクロコンピュータ１００は、所定の情報出力処理を実行することにより、例えばパチンコ遊技機１の外部に設置されたホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する（ステップＳ８０）。
さらに、遊技制御用マイクロコンピュータ１００は、払出用コマンド制御処理を実行することにより、主基板１１から払出制御基板１５に対して払出制御コマンドを送信させる（ステップＳ８１）。また、遊技制御用マイクロコンピュータ１００は、演出用コマンド制御処理を実行することにより、主基板１１から演出制御基板１２に対して演出制御コマンドを送信させる（ステップＳ８２）。この後、遊技制御用マイクロコンピュータ１００は、メイン側エラー解除処理を実行して、エラー解除スイッチ３１からの検出信号がオン状態となったときに所定のエラーの解除を可能にする（ステップＳ８３）。そして、ステップＳ７１にて退避したレジスタの内容を復帰させてから（ステップＳ８４）、遊技制御用タイマ割込み処理を終了する。
図４１及び図４２は、図４０に示すステップＳ７３にて実行される乱数スタート値変更設定処理の一例を示すフローチャートである。この乱数スタート値変更設定処理を開始すると、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０４が遊技制御フラグ設定部１３３に設けられた１２ビット乱数用スタート値変更フラグがオンとなっているか否かを判定する（図４１のステップＳ２０１）。このとき、１２ビット乱数用スタート値変更フラグがオンであれば（ステップＳ２０１；Ｙｅｓ）、ＣＰＵ１０４が１２ビット乱数における２周目以降のスタート値に関する設定を読出し（ステップＳ２０２）、読出値が「０１」であるか否かを判定する（ステップＳ２０３）。ステップＳ２０２における処理の具体的な一例としては、乱数回路１０３もしくはＣＰＵ１０４に内蔵された所定のレジスタや、ＲＡＭ１０６の所定領域に格納された１２ビット乱数における２周目以降のスタート値に関する設定データを、ＣＰＵ１０４が読み出す処理などであればよい。
ステップＳ２０３にて読出値が「０１」であると判定されたときには（ステップＳ２０３；Ｙｅｓ）、乱数回路１０３において１２ビット乱数を生成するためのスタート値（２周目以降のスタート値）を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づいて決定する（ステップＳ２０４）。ここで、ステップＳ２０４の処理では、遊技制御用マイクロコンピュータ１００のＩＤナンバーを、そのまま１２ビット乱数を生成するためのスタート値に設定するようにしてもよい。あるいは、遊技制御用マイクロコンピュータ１００のＩＤナンバーを用いて所定の演算を実行することにより算出された値を、１２ビット乱数を生成するためのスタート値に設定するようにしてもよい。例えば、遊技制御用マイクロコンピュータ１００のＩＤナンバーに所定のスクランブル処理を施す演算や、ＩＤナンバーを用いた加算・減算・乗算・除算などの演算を実行して、算出された値を用いるようにすればよい。
また、ステップＳ２０３にて読出値が「０１」ではないと判定されたときには（ステップＳ２０３；Ｎｏ）、その読出値は「１０」であるか否かを判定する（ステップＳ２０５）。そして、読出値が「１０」であると判定されたときには（ステップＳ２０５；Ｙｅｓ）、乱数回路１０３において１２ビット乱数を生成するためのスタート値（２周目以降のスタート値）を、ＲＡＭ１０６の格納データに基づく値に決定するための処理を実行する。すなわち、ＣＰＵ１０４は、ＲＡＭ１０６の各番地における格納値を読出し（ステップＳ２０６）、読出した格納値を順次に加算する（ステップＳ２０７）。そして、１２ビット乱数を生成するためのスタート値を、ステップＳ２０７における加算処理によって算出された加算値に変更する（ステップＳ２０８）。なお、ステップＳ２０８の処理では、ステップＳ２０７における加算処理によって算出された加算値が最大値を超えているか否かを判定し、超えていない場合には加算値をそのままスタート値に設定する一方、超えている場合には最大値以下となる所定値（例えば「１」など）をスタート値として再設定すればよい。
ステップＳ２０５にて読出値が「１０」ではないと判定されたときには（ステップＳ２０５；Ｎｏ）、その読出値は「１１」であるか否かを判定する（ステップＳ２０９）。そして、読出値が「１１」であると判定されたときには（ステップＳ２０９；Ｙｅｓ）、ＲＡＭ１０６における指定番地（指定ＲＡＭ番地）の格納値を読出し（ステップＳ２１０）、１２ビット乱数を生成するためのスタート値を、ステップＳ２１０での読出値に変更する（ステップＳ２１１）。
なお、ステップＳ２０４、Ｓ２０６〜Ｓ２０８、Ｓ２１０及びＳ２１１の各処理は、乱数回路１０３が備える初期値設定回路１７２Ａによって実行されるようにしてもよい。例えば、ＣＰＵ１０４がステップＳ２０３にて読出値が「０１」であると判定したときには、乱数回路１０３に所定の第１初期値変更信号を送る。乱数回路１０３がＣＰＵ１０４から第１初期値変更信号を受けたときには、初期値設定回路１７２Ａが所定のレジスタに記憶されたＩＤナンバーに基づいて生成されるデータを選択し、その選択したデータを乱数生成回路１７３Ａに設定することなどにより、１２ビット乱数を生成するための２周目以降のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づいた値に設定する（ステップＳ２０４に相当する処理）。他方、ＣＰＵ１０４がステップＳ２０３にて読出値が「０１」ではないと判定した後、ステップＳ２０５にて読出値が「１０」であると判定したときには、乱数回路１０３に所定の第２初期値変更信号を送る。乱数回路１０３がＣＰＵ１０４から第２初期値変更信号を受けたときには、初期値設定回路１７２ＡがＲＡＭ１０６の各番地における格納値を読出し、読出した格納値を順次に加算することにより得られた加算値を乱数生成回路１７３Ａに設定することなどにより、１２ビット乱数を生成するための２周目以降のスタート値を、ＲＡＭ１０６の格納データに基づく値に設定する（ステップＳ２０６〜Ｓ２０８に相当する処理）。また、ＣＰＵ１０４がステップＳ２０５にて読出値が「１０」ではないと判定した後、ステップＳ２０９にて読出値が「１１」であると判定したときには、乱数回路１０３に所定の第３初期値変更信号を送る。乱数回路１０３がＣＰＵ１０４から第３初期値変更信号を受けたときには、初期値設定回路１７２ＡがＲＡＭ１０６における指定番地の格納値を読出し、読出した格納値を乱数生成回路１７３Ａに設定することなどにより、１２ビット乱数を生成するための２周目以降のスタート値を、読出した格納値に変更するように設定する（ステップＳ２１０、Ｓ２１１に相当する処理）。さらに、ＣＰＵ１０４は、初期値設定回路１７２Ａの動作を直接制御してステップＳ２０４、Ｓ２０６〜Ｓ２０８、Ｓ２１０及びＳ２１１に相当する処理を実行させてもよいし、例えば乱数回路１０３の内部または外部に初期値変更制御用として設けられて初期値設定回路１７２Ａが参照可能な所定のレジスタにステップＳ２０２での読出値に対応した制御データをセットすること（このデータセット処理は、図３２に示すステップＳ１１１にてＲＯＭ１０５から第１乱数初期設定データ（ＫＲＳＳ１）の第１及び第０ビット［ビット１−０］を読出した後、ステップＳ１１２の処理として実行されてもよい。）などにより、初期値設定回路１７２Ａの動作を間接的に制御するようにしてもよい。ＣＰＵ１０４が初期値変更制御用のレジスタに制御データをセットした場合には、例えば乱数回路１０３にて乱数生成回路１７３Ａが乱数一巡信号ＲＩＪ１を出力したときに初期値設定回路１７２Ａが初期値変更制御用のレジスタに記憶されている制御データを参照し、その制御データに従った初期値変更動作を行うことにより、ステップＳ２０２での読出値に応じた２周目以降のスタート値を生成して、乱数生成回路１７３Ａに設定することができる。
ステップＳ２０４、Ｓ２０８、Ｓ２１１の処理のいずれかを実行した後や、ステップＳ２０９にて読出値が「１１」ではないと判定されたときには（ステップＳ２０９；Ｎｏ）、１２ビット乱数用スタート値変更フラグをクリアしてオフ状態とする（ステップＳ２１２）。ステップＳ２１２の処理を実行した後や、ステップＳ２０１にて１２ビット乱数用スタート値変更フラグがオフであると判定されたときには（ステップＳ２０１；Ｎｏ）、遊技制御フラグ設定部１３３に設けられた１６ビット乱数用スタート値変更フラグがオンとなっているか否かを判定する（図４２のステップＳ２１３）。このとき、１６ビット乱数用スタート値変更フラグがオフであれば（ステップＳ２１３；Ｎｏ）、乱数スタート値変更設定処理を終了する。他方、１６ビット乱数用スタート値変更フラグがオンであれば（ステップＳ２１３；Ｙｅｓ）、１６ビット乱数における２周目以降のスタート値に関する設定を読出し（ステップＳ２１４）、読出値が「０１」であるか否かを判定する（ステップＳ２１５）。ステップＳ２１４における処理の具体的な一例としては、乱数回路１０３もしくはＣＰＵ１０４に内蔵された所定のレジスタや、ＲＡＭ１０６の所定領域に格納された１６ビット乱数における２周目以降のスタート値に関する設定データを、ＣＰＵ１０４が読み出す処理などであればよい。
ステップＳ２１５にて読出値が「０１」であると判定されたときには（ステップＳ２１５；Ｙｅｓ）、乱数回路１０３において１６ビット乱数を生成するためのスタート値（２周目以降のスタート値）を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づいて決定する（ステップＳ２１６）。ここで、ステップＳ２１６の処理では、遊技制御用マイクロコンピュータ１００のＩＤナンバーを、そのまま１６ビット乱数を生成するためのスタート値に設定するようにしてもよい。あるいは、遊技制御用マイクロコンピュータ１００のＩＤナンバーを用いて所定の演算を実行することにより算出された値を、１６ビット乱数を生成するためのスタート値に設定するようにしてもよい。例えば、遊技制御用マイクロコンピュータ１００のＩＤナンバーに所定のスクランブル処理を施す演算や、ＩＤナンバーを用いた加算・減算・乗算・除算などの演算を実行して、算出された値を用いるようにすればよい。
また、ステップＳ２１５にて読出値が「０１」ではないと判定されたときには（ステップＳ２１５；Ｎｏ）、その読出値は「１０」であるか否かを判定する（ステップＳ２１７）。そして、読出値が「１０」であると判定されたときには（ステップＳ２１７；Ｙｅｓ）、乱数回路１０３において１６ビット乱数を生成するためのスタート値（２周目以降のスタート値）を、ＲＡＭ１０６の格納データに基づく値に決定するための処理を実行する。すなわち、ＣＰＵ１０４は、ＲＡＭ１０６の各番地における格納値を読出し（ステップＳ２１８）、読出した格納値を順次に加算する（ステップＳ２１９）。そして、１６ビット乱数を生成するためのスタート値を、ステップＳ２１９における加算処理によって算出された加算値に変更する（ステップＳ２２０）。なお、ステップＳ２２０の処理では、ステップＳ２１９における加算処理によって算出された加算値が最大値を超えているか否かを判定し、超えていない場合には加算値をそのままスタート値に設定する一方、超えている場合には最大値以下となる所定値（例えば「１」など）をスタート値として再設定すればよい。
ステップＳ２１７にて読出値が「１０」ではないと判定されたときには（ステップＳ２１７；Ｎｏ）、その読出値は「１１」であるか否かを判定する（ステップＳ２２１）。そして、読出値が「１１」であると判定されたときには（ステップＳ２２１；Ｙｅｓ）、ＲＡＭ１０６における指定番地（指定ＲＡＭ番地）の格納値を読出し（ステップＳ２２２）、１６ビット乱数を生成するためのスタート値を、ステップＳ２２２での読出値に変更する（ステップＳ２２３）。ステップＳ２１６、Ｓ２２０、Ｓ２２３の処理のいずれかを実行した後や、ステップＳ２２１にて読出値が「１１」ではないと判定されたときには（ステップＳ２２１；Ｎｏ）、１６ビット乱数用スタート値変更フラグをクリアしてオフ状態とする（ステップＳ２２４）。
なお、ステップＳ２１６、Ｓ２１８〜Ｓ２２０、Ｓ２２２及びＳ２２３の各処理は、乱数回路１０３が備える初期値設定回路１７２Ｂによって実行されるようにしてもよい。例えば、ＣＰＵ１０４がステップＳ２１５にて読出値が「０１」であると判定したときには、乱数回路１０３に所定の第４初期値変更信号を送る。乱数回路１０３がＣＰＵ１０４から第４初期値変更信号を受けたときには、初期値設定回路１７２Ｂが所定のレジスタに記憶されたＩＤナンバーに基づいて生成されるデータを選択し、その選択したデータを乱数生成回路１７３Ｂに設定することなどにより、１６ビット乱数を生成するための２周目以降のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づいた値に設定する（ステップＳ２１６に相当する処理）。他方、ＣＰＵ１０４がステップＳ２１５にて読出値が「０１」ではないと判定した後、ステップＳ２１７にて読出値が「１０」であると判定したときには、乱数回路１０３に所定の第５初期値変更信号を送る。乱数回路１０３がＣＰＵ１０４から第５初期値変更信号を受けたときには、初期値設定回路１７２ＢがＲＡＭ１０６の各番地における格納値を読出し、読出した格納値を順次に加算することにより得られた加算値を乱数生成回路１７３Ｂに設定することなどにより、１６ビット乱数を生成するための２周目以降のスタート値を、ＲＡＭ１０６の格納データに基づく値に設定する（ステップＳ２１８〜Ｓ２２０に相当する処理）。また、ＣＰＵ１０４がステップＳ２１７にて読出値が「１０」ではないと判定した後、ステップＳ２２１にて読出値が「１１」であると判定したときには、乱数回路１０３に所定の第６初期値変更信号を送る。乱数回路１０３がＣＰＵ１０４から第６初期値変更信号を受けたときには、初期値設定回路１７２ＢがＲＡＭ１０６における指定番地の格納値を読出し、読出した格納値を乱数生成回路１７３Ｂに設定することなどにより、１６ビット乱数を生成するための２周目以降のスタート値を、読出した格納値に変更するように設定する（ステップＳ２２２、Ｓ２２３に相当する処理）。さらに、ＣＰＵ１０４は、初期値設定回路１７２Ｂの動作を直接制御してステップＳ２１６、Ｓ２１８〜Ｓ２２０、Ｓ２２２及びＳ２２３に相当する処理を実行させてもよいし、例えば乱数回路１０３の内部または外部に初期値変更制御用として設けられて初期値設定回路１７２Ｂが参照可能な所定のレジスタにステップＳ２１４での読出値に対応した制御データをセットすること（このデータセット処理は、図３３に示すステップＳ１１１にてＲＯＭ１０５から第２乱数初期設定データ（ＫＲＳＳ２）の第３及び第２ビット［ビット３−２］を読出した後、ステップＳ１３４の処理として実行されてもよい。）などにより、初期値設定回路１７２Ｂの動作を間接的に制御するようにしてもよい。ＣＰＵ１０４が初期値変更制御用のレジスタに制御データをセットした場合には、例えば乱数回路１０３にて乱数生成回路１７３Ｂが乱数一巡信号ＲＩＪ２を出力したときに初期値設定回路１７２Ｂが初期値変更制御用のレジスタに記憶されている制御データを参照し、その制御データに従った初期値変更動作を行うことにより、ステップＳ２１４での読出値に応じた２周目以降のスタート値を生成して、乱数生成回路１７３Ｂに設定することができる。
図４３は、図４０に示すステップＳ７４にて実行される乱数順列変更設定処理の一例を示すフローチャートである。この乱数順列変更設定処理を開始すると、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０４がＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第６及び第５ビット［ビット６−５］を読出し（ステップＳ２３１）、読出値が「１０」であるか否かを判定する（ステップＳ２３２）。
ステップＳ２３２にて読出値が「１０」であると判定されたときには（ステップＳ２３２；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた１２ビット乱数順列変更フラグがオンとなっているか否かを判定する（ステップＳ２３３）。このとき、１２ビット乱数順列変更フラグがオンであれば（ステップＳ２３３；Ｙｅｓ）、例えばＣＰＵ１０４が乱数回路１０３に設けられたＡＲＳＣ１７５Ａの第０ビット［ビット０］に“１”を設定する（ステップＳ２３４）。このときには、１２ビット乱数順列変更フラグをクリアしてオフ状態とする（ステップＳ２３５）。
ステップＳ２３２にて読出値が「１０」ではないと判定されたときや（ステップＳ２３２；Ｎｏ）、ステップＳ２３３にて１２ビット乱数順列変更フラグがオフであると判定されたとき（ステップＳ２３３；Ｎｏ）、あるいはステップＳ２３５の処理を実行した後には、例えばＣＰＵ１０４がＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第１及び第０ビット［ビット１−０］を読出し（ステップＳ２３６）、読出値が「１０」であるか否かを判定する（ステップＳ２３７）。このとき、読出値が「１０」以外であれば（ステップＳ２３７；Ｎｏ）、乱数順列変更設定処理を終了する。
他方、ステップＳ２３７にて読出値が「１０」であると判定されたときには（ステップＳ２３７；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた１６ビット乱数順列変更フラグがオンとなっているか否かを判定する（ステップＳ２３８）。このとき、１６ビット乱数順列変更フラグがオフであれば（ステップＳ２３８；Ｎｏ）、乱数順列変更設定処理を終了する。これに対して、１６ビット乱数順列変更フラグがオンであれば（ステップＳ２３８；Ｙｅｓ）、例えばＣＰＵ１０４が乱数回路１０３に設けられたＢＲＳＣ１７５Ｂの第０ビット［ビット０］に“１”を設定する（ステップＳ２３９）。このときには、１６ビット乱数順列変更フラグをクリアしてオフ状態とする（ステップＳ２４０）。
図４４（Ａ）は、図４０に示すステップＳ７５にて実行される賞球処理の一例を示すフローチャートである。図４４（Ａ）に示す賞球処理において、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０４が図４０に示すステップＳ７２におけるスイッチ処理の実行結果に基づき、始動口スイッチ２２、カウントスイッチ２４、及び入賞口スイッチ２５Ａ〜２５Ｄといった各入賞口スイッチからの入賞検出信号がオン状態となっているか否かをチェックする（ステップＳ２５１）。続いて、ステップＳ２５１でのチェック結果に基づき、遊技制御カウンタ設定部１３５に設けられた第１〜第３払出数指示カウンタや総賞球数カウンタにおけるカウント値の設定を行う（ステップＳ２５２）。
図４４（Ｂ）は、ステップＳ２５２における処理内容の一例を示す説明図である。ステップＳ２５２の処理では、各入賞口スイッチからの入賞検出信号がオン状態となっているか否か（入力されているか否か）の判定が行われる。そして、カウントスイッチ２４からの入賞検出信号がオン状態であるときには、遊技制御カウンタ設定部１３５に設けられた第１払出数指示カウンタの値を１加算するとともに、総賞球数カウンタの値を１５加算する。また、左右の袖入賞口スイッチとなる入賞口スイッチ２５Ａ、２５Ｂのいずれかからの入賞検出信号がオン状態であるときには、遊技制御カウンタ設定部１３５に設けられた第２払出数指示カウンタの値を１加算するとともに、総賞球数カウンタの値を７加算する。左右の落とし入賞口スイッチとなる入賞口スイッチ２５Ｃ、２５Ｄのいずれかからの入賞検出信号がオン状態であるときにも、遊技制御カウンタ設定部１３５に設けられた第２払出数指示カウンタの値を１加算するとともに、総賞球数カウンタの値を７加算する。さらに、始動口スイッチ２２からの入賞検出信号がオン状態であるときには、遊技制御カウンタ設定部１３５に設けられた第３払出数指示カウンタの値を１加算するとともに、総賞球数カウンタの値を４加算する。このようなステップＳ２５２での処理を実行した後、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が遊技制御フラグ設定部１３３に設けられた賞球プロセスフラグの値に応じて、以下のようなステップＳ２５３〜Ｓ２５５の各処理を実行する。
ステップＳ２５３の賞球送信処理は、賞球プロセスフラグの値が“０”のときに実行される。図４５は、賞球送信処理として、図４４（Ａ）に示すステップＳ２５３にて実行される処理の一例を示すフローチャートである。図４５に示す賞球送信処理において、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０４が遊技制御フラグ設定部１３３に設けられたシリアル通信エラーフラグがオンとなっているか否かを判定する（ステップＳ３０１）。このとき、シリアル通信エラーフラグがオンであれば（ステップＳ３０１；Ｙｅｓ）、そのまま賞球送信処理を終了する。
ステップＳ３０１にてシリアル通信エラーフラグがオフであると判定されたときには（ステップＳ３０１；Ｎｏ）、遊技制御フラグ設定部１３３に設けられた再送信フラグがオンとなっているか否かを判定する（ステップＳ３０２）。ここで、再送信フラグは、後述する図４６に示すステップＳ３３６の処理が実行されたときにオン状態にセットされる一方、図４６に示すステップＳ３２３の処理が実行されたときにはクリアされてオフ状態となる。ステップＳ３０２にて再送信フラグがオフであるときには（ステップＳ３０２；Ｎｏ）、遊技制御カウンタ設定部１３５に設けられた第１〜第３払出数指示カウンタの値をチェックするために用いられる変数Ｎの値を、初期値となる「１」に設定する（ステップＳ３０３）。
続いて、第１〜第３払出数指示カウンタのうちで変数Ｎの値に対応するいずれかにおける値が、「０」となっているか否かを判定する（ステップＳ３０４）。例えば、変数Ｎの値が「１」であるときには、第１払出数指示カウンタの値が「０」となっているか否かを判定し、変数Ｎの値が「２」であるときには、第２払出数指示カウンタの値が「０」となっているか否かを判定し、変数Ｎの値が「３」であるときには、第３払出数指示カウンタの値が「０」となっているか否かを判定する。ステップＳ３０４にて判定の対象となった払出数指示カウンタの値が「０」であるときには（ステップＳ３０４；Ｙｅｓ）、変数Ｎの値が「３」であるか否かを判定し（ステップＳ３０５）、「３」であるときには（ステップＳ３０５；Ｙｅｓ）、賞球送信処理を終了する。これに対して、ステップＳ３０５にて変数Ｎの値が「３」以外の値であるときには（ステップＳ３０５；Ｎｏ）、変数Ｎの値を１加算した後（ステップＳ３０６）、ステップＳ３０４の処理にリターンする。
ステップＳ３０２にて再送信フラグがオンであるときや（ステップＳ３０２；Ｙｅｓ）、ステップＳ３０４にて判定の対象となった払出数指示カウンタの値が「０」以外の値であるときには（ステップＳ３０４；Ｎｏ）、変数Ｎの値が「１」であるか否かを判定する（ステップＳ３０７）。そして、変数Ｎの値が「１」であるときには（ステップＳ３０７；Ｙｅｓ）、払出制御基板１５に対して第１払出数指定コマンドを送信するための設定を行う（ステップＳ３０８）。具体的な一例として、ステップＳ３０８の処理では、ＲＯＭ１０５に格納されている第１払出数指定コマンド設定テーブルの先頭アドレスをポインタに設定し、第１払出数指定コマンド設定テーブルの内容に基づいてコマンド送信用の制御データを遊技制御バッファ設定部１３６の送信コマンドバッファに含まれる払出用送信コマンドバッファ１９２にセットする。ステップＳ３０７にて変数Ｎの値が「１」以外の値であるときには（ステップＳ３０７；Ｎｏ）、その変数Ｎの値は「２」であるか否かを判定する（ステップＳ３０９）。
ステップＳ３０９にて変数Ｎの値が「２」である場合には（ステップＳ３０９；Ｙｅｓ）、払出制御基板１５に対して第２払出数指定コマンドを送信するための設定を行う（ステップＳ３１０）。具体的な一例として、ステップＳ３１０の処理では、ＲＯＭ１０５に格納されている第２払出数指定コマンド設定テーブルの先頭アドレスをポインタに設定し、第２払出数指定コマンド設定テーブルの内容に基づいてコマンド送信用の制御データを払出用送信コマンドバッファ１９２にセットする。ステップＳ３０９にて変数Ｎの値が「２」ではない場合には（ステップＳ３０９；Ｎｏ）、変数Ｎの値が「３」であるものと判断して、払出制御基板１５に対して第３払出数指定コマンドを送信するための設定を行う（ステップＳ３１１）。具体的な一例として、ステップＳ３１１の処理では、ＲＯＭ１０５に格納されている第３払出数指定コマンド設定テーブルの先頭アドレスをポインタに設定し、第３払出数指定コマンド設定テーブルの内容に基づいてコマンド送信用の制御データを払出用送信コマンドバッファ１９２にセットする。
ステップＳ３０８、Ｓ３１０、Ｓ３１１の処理のいずれかを実行した後、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が遊技制御タイマ設定部１３４に設けられた賞球制御タイマに賞球ＡＣＫ用初期値として予め定められたタイマ初期値を設定する（ステップＳ３１２）。そして、賞球プロセスフラグの値を“１”に更新する（ステップＳ３１３）。
図４４（Ａ）に示すステップＳ２５４の賞球ＡＣＫ待ち処理は、賞球プロセスフラグの値が“１”のときに実行される。図４６は、賞球ＡＣＫ待ち処理として、図４４（Ａ）に示すステップＳ２５４にて実行される処理の一例を示すフローチャートである。図４６に示す賞球ＡＣＫ待ち処理において、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０４が遊技制御フラグ設定部１３３に設けられた賞球ＡＣＫ受信フラグがオンとなっているか否かを判定する（ステップＳ３２１）。
ステップＳ３２１にて賞球ＡＣＫ受信フラグがオンであると判定されたときには（ステップＳ３２１；Ｙｅｓ）、賞球ＡＣＫ受信フラグをクリアしてオフ状態にするとともに（ステップＳ３２２）、再送信フラグをクリアしてオフ状態とする（ステップＳ３２３）。続いて、第１〜第３払出数指示カウンタのうちで変数Ｎの値に対応するいずれかにおける値を１減算するとともに（ステップＳ３２４）、遊技制御カウンタ設定部１３５に設けられたコマンド送信回数カウンタにおける値であるコマンド送信回数カウント値を１加算する（ステップＳ３２５）。
ステップＳ３２５の処理を実行した後には、変数Ｎの値が「１」であるか否かを判定する（ステップＳ３２６）。このとき、変数Ｎの値が「１」であれば（ステップＳ３２６；Ｙｅｓ）、第１払出数指定コマンドの送信により１５個の賞球を払い出すための指示が完了したと判断して、総賞球数カウンタの値を１５減算する（ステップＳ３２７）。ステップＳ３２６にて変数Ｎの値が「１」以外の値であるときには（ステップＳ３２６；Ｎｏ）、その変数Ｎの値は「２」であるか否かを判定する（ステップＳ３２８）。
ステップＳ３２８にて変数Ｎの値が「２」である場合には（ステップＳ３２８；Ｙｅｓ）、第２払出数指定コマンドの送信により７個の賞球を払い出すための指示が完了したと判断して、総賞球数カウンタの値を７減算する（ステップＳ３２９）。ステップＳ３２８にて変数Ｎの値が「２」ではない場合には（ステップＳ３２８；Ｎｏ）、変数Ｎの値が「３」であることに対応した第３払出数指定コマンドの送信により４個の賞球を払い出すための指示が完了したと判断して、総賞球数カウンタの値を４減算する（ステップＳ３３０）。
ステップＳ３２７、Ｓ３２９、Ｓ３３０の処理のいずれかを実行した後には、払出制御基板１５に対してＡＣＫフィードバックコマンドを送信するための設定を行う（ステップＳ３３１）。具体的な一例として、ステップＳ３３１の処理では、ＲＯＭ１０５に格納されているＡＣＫフィードバックコマンド設定テーブルの先頭アドレスをポインタに設定し、ＡＣＫフィードバックコマンド設定テーブルの内容に基づいてコマンド送信用の制御データを払出用送信コマンドバッファ１９２にセットする。ステップＳ３３１の処理に続いて、例えばＣＰＵ１０４が賞球制御タイマにフィードバック用初期値として予め定められたタイマ初期値を設定する（ステップＳ３３２）。そして、賞球プロセスフラグの値を“２”に更新する（ステップＳ３３３）。
また、ステップＳ３２１にて賞球ＡＣＫ受信フラグがオフであると判定されたときには（ステップＳ３２１；Ｎｏ）、賞球制御タイマにおけるタイマ値を、例えば１減算するなどして更新する（ステップＳ３３４）。そして、ステップＳ３３４での更新により賞球制御タイマがタイムアウトしたか否かを判定することなどにより、賞球ＡＣＫ待ち時間が経過したか否かを判定する（ステップＳ３３５）。このとき、賞球ＡＣＫ待ち時間が経過していなければ（ステップＳ３３５；Ｎｏ）、賞球ＡＣＫ待ち処理を終了する。これに対して、賞球ＡＣＫ待ち時間が経過したときには（ステップＳ３３５；Ｙｅｓ）、再送信フラグをオン状態にセットするとともに（ステップＳ３３６）、賞球プロセスフラグの値を“０”に更新する（ステップＳ３３７）。
図４４（Ａ）に示すステップＳ２５５の賞球送信完了処理は、賞球プロセスフラグの値が“２”のときに実行される。図４７は、賞球送信完了処理として、図４４（Ａ）に示すステップＳ２５５にて実行される処理の一例を示すフローチャートである。図４７に示す賞球送信完了処理において、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０４が賞球制御タイマにおけるタイマ値を、１減算するなどして更新する（ステップＳ３４１）。続いて、ステップＳ３４１での更新により賞球制御タイマがタイムアウトしたか否かを判定することなどにより、フィードバック送信待ち時間が経過したか否かを判定する（ステップＳ３４２）。
ステップＳ３４２にてフィードバック送信待ち時間が経過していないときには（ステップＳ３４２；Ｎｏ）、賞球送信完了処理を終了する。これに対して、フィードバック送信待ち時間が経過したときには（ステップＳ３４２；Ｙｅｓ）、賞球制御タイマを初期化するとともに（ステップＳ３４３）、賞球プロセスフラグの値を“０”に更新する（ステップＳ３４４）。
図４８及び図４９は、図４０に示すステップＳ７６にて実行される異常動作報知設定処理の一例を示すフローチャートである。この異常動作報知設定処理を開始すると、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０４が図４０に示すステップＳ７２におけるスイッチ処理の実行結果に基づき、全入賞球検出スイッチ２９からの検出信号がオン状態となっているか否かを判定する（図４８のステップＳ２６１）。
ステップＳ２６１にて全入賞球検出スイッチ２９からの検出信号がオン状態であるときには（ステップＳ２６１；Ｙｅｓ）、コマンド送信回数カウンタの値を１減算する（ステップＳ２６２）。これに対して、ステップＳ２６１にて全入賞球検出スイッチ２９からの検出信号がオフ状態であるときには（ステップＳ２６１；Ｎｏ）、ステップＳ２６２の処理をスキップする。その後、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４がシリアル通信エラーフラグがオンとなっているか否かを判定する（ステップＳ２６３）。そして、ステップＳ２６３にてシリアル通信エラーフラグがオンであるときには（ステップＳ２６３；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた通信エラー報知フラグがオンとなっているか否かを判定する（ステップＳ２６４）。なお、通信エラー報知フラグは、後述するステップＳ２６６の処理が実行されたときにオン状態にセットされる一方、ステップＳ２６９の処理が実行されたときにクリアされてオフ状態となる。
ステップＳ２６４にて通信エラー報知フラグがオンであるときには（ステップＳ２６４；Ｙｅｓ）、既にシリアル通信エラーが発生した旨の報知が行われていると判断して、異常動作報知設定処理を終了する。他方、ステップＳ２６４にて通信エラー報知フラグがオフであるときには（ステップＳ２６４；Ｎｏ）、演出制御基板１２に対してシリアル通信異常報知開始コマンドを送信するための設定を行う（ステップＳ２６５）。具体的な一例として、ステップＳ２６５の処理では、ＲＯＭ１０５に格納されているシリアル通信異常報知開始コマンド設定テーブルの先頭アドレスをポインタに設定し、シリアル通信異常報知開始コマンド設定テーブルの内容に基づいてコマンド送信用の制御データを、遊技制御バッファ設定部１３６の演出用送信コマンドバッファにセットする。また、ステップＳ２６５の処理を実行したときには、通信エラー報知フラグをオン状態にセットする（ステップＳ２６６）。
ステップＳ２６３にてシリアル通信エラーフラグがオフであるときには（ステップＳ２６３；Ｎｏ）、通信エラー報知フラグがオンとなっているか否かを判定する（ステップＳ２６７）。そして、通信エラー報知フラグがオンであるときには（ステップＳ２６７；Ｙｅｓ）、演出制御基板１２に対してシリアル通信異常報知終了コマンドを送信するための設定を行う（ステップＳ２６８）。具体的な一例として、ステップＳ２６８の処理では、ＲＯＭ１０５に格納されているシリアル通信異常報知終了コマンド設定テーブルの先頭アドレスをポインタに設定し、シリアル通信異常報知終了コマンド設定テーブルの内容に基づいて、コマンド送信用の制御データを演出用送信コマンドバッファにセットする。ステップＳ２６８の処理を実行した後には、通信エラー報知フラグをクリアしてオフ状態にする（ステップＳ２６９）。
ステップＳ２６７にて通信エラー報知フラグがオフであるときや（ステップＳ２６７；Ｎｏ）、ステップＳ２６９の処理を実行した後には、コマンド送信回数カウンタの値が予め定められた賞球過多基準値（例えば「２５０」）以上となっているか否かを、例えばＣＰＵ１０４が判定する（ステップＳ２７０）。そして、コマンド送信回数カウンタの値が賞球過多基準値以上であるときには（ステップＳ２７０；Ｙｅｓ）、演出制御基板１２に対して賞球過多報知コマンドを送信するための設定を行う（ステップＳ２７１）。具体的な一例として、ステップＳ２７１の処理では、ＲＯＭ１０５に格納されている賞球過多報知コマンド設定テーブルの先頭アドレスをポインタに設定し、賞球過多報知コマンド設定テーブルの内容に基づいて、コマンド送信用の制御データを演出用送信コマンドバッファにセットする。他方、ステップＳ２７０にてコマンド送信回数カウンタの値が賞球過多基準値未満であるときには（ステップＳ２７０；Ｎｏ）、コマンド送信回数カウンタの値が予め定められた賞球不足基準値（例えば「０」）に達したか否かを判定する（ステップＳ２７２）。
ステップＳ２７２にてコマンド送信回数カウンタの値が賞球不足基準値に達しているときには（ステップＳ２７２；Ｙｅｓ）、演出制御基板１２に対して賞球不足報知コマンドを送信するための設定を行う（ステップＳ２７３）。具体的な一例として、ステップＳ２７３の処理では、ＲＯＭ１０５に格納されている賞球不足報知コマンド設定テーブルの先頭アドレスをポインタに設定し、賞球不足報知コマンド設定テーブルの内容に基づいて、コマンド送信用の制御データを演出用送信コマンドバッファにセットする。ステップＳ２７１、Ｓ２７３のいずれかの処理を実行した後には、コマンド送信回数カウンタに、所定のカウント初期値（例えば「２００」）を設定する（ステップＳ２７４）。
ステップＳ２７２にてコマンド送信回数カウンタの値が賞球不足基準値に達していないときや（ステップＳ２７２；Ｎｏ）、ステップＳ２７４の処理を実行した後には、再送信フラグがオンとなっているか否かを判定する（ステップＳ２７５）。このとき、再送信フラグがオフであれば（ステップＳ２７５；Ｎｏ）、払出用通信エラー検出フラグがオンとなっているか否かを判定する（ステップＳ２７６）。そして、ステップＳ２７５にて再送信フラグがオンであるとき（ステップＳ２７５；Ｙｅｓ）、またはステップＳ２７６にて払出用通信エラー検出フラグがオンであるときには（ステップＳ２７６；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた払出異常報知フラグがオンとなっているか否かを判定する（ステップＳ２７７）。なお、払出異常報知フラグは、後述するステップＳ２７９の処理が実行されたときにオン状態にセットされる一方、図４９に示すステップＳ２８２の処理が実行されたときにクリアされてオフ状態となる。
ステップＳ２７７にて払出異常報知フラグがオンであるときには（ステップＳ２７７；Ｙｅｓ）、既に払出動作の異常が発生した旨の報知が行われていると判断して、異常動作報知設定処理を終了する。他方、ステップＳ２７７にて払出異常報知フラグがオフであるときには（ステップＳ２７７；Ｎｏ）、演出制御基板１２に対してメイン側払出異常報知開始コマンドを送信するための設定を行う（ステップＳ２７８）。具体的な一例として、ステップＳ２７８の処理では、ＲＯＭ１０５に格納されているメイン側払出異常報知開始コマンド設定テーブルの先頭アドレスをポインタに設定し、払出異常報知開始コマンド設定テーブルの内容に基づいて、コマンド送信用の制御データを演出用送信コマンドバッファにセットする。また、ステップＳ２７８の処理を実行したときには、払出異常報知フラグをオン状態にセットする（ステップＳ２７９）。
ステップＳ２７６にて払出用通信エラー検出フラグがオフであるときには（ステップＳ２７６；Ｎｏ）、払出異常報知フラグがオンとなっているか否かを判定する（図４９のステップＳ２８０）。そして、払出異常報知フラグがオンであるときには（ステップＳ２８０；Ｙｅｓ）、演出制御基板１２に対してメイン側払出異常報知終了コマンドを送信するための設定を行う（ステップＳ２８１）。具体的な一例として、ステップＳ２８１の処理では、ＲＯＭ１０５に格納されているメイン側払出異常報知終了コマンド設定テーブルの先頭アドレスをポインタに設定し、払出異常報知終了コマンド設定テーブルの内容に基づいて、コマンド送信用の制御データを演出用送信コマンドバッファにセットする。ステップＳ２８１の処理を実行した後には、払出異常報知フラグをクリアしてオフ状態にする（ステップＳ２８２）。
ステップＳ２８０にて払出異常報知フラグがオフであるときには（ステップＳ２８０；Ｎｏ）、遊技制御フラグ設定部１３３に設けられた払出エラー通知フラグがオンとなっているか否かを判定する（ステップＳ２８３）。そして、払出エラー通知フラグがオンであるときには（ステップＳ２８３；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた払出エラー報知フラグがオンとなっているか否かを判定する（ステップＳ２８４）。なお、払出エラー報知フラグは、後述するステップＳ２８６の処理が実行されたときにオン状態にセットされる一方、ステップＳ２８９の処理が実行されたときにクリアされてオフ状態となる。
ステップＳ２８４にて払出エラー報知フラグがオンであるときには（ステップＳ２８４；Ｙｅｓ）、既に払出制御基板１５で異常が発生した旨の報知が行われていると判断して、異常動作報知設定処理を終了する。他方、ステップＳ２８４にて払出エラー報知フラグがオフであるときには（ステップＳ２８４；Ｎｏ）、演出制御基板１２に対して払出側異常報知開始コマンドを送信するための設定を行う（ステップＳ２８５）。具体的な一例として、ステップＳ２８５の処理では、ＲＯＭ１０５に格納されている払出側異常報知開始コマンド設定テーブルの先頭アドレスをポインタに設定し、払出側異常報知開始コマンド設定テーブルの内容に基づいて、コマンド送信用の制御データを演出用送信コマンドバッファにセットする。また、ステップＳ２８５の処理を実行したときには、払出エラー報知フラグをオン状態にセットする（ステップＳ２８６）。
ステップＳ２８３にて払出エラー通知フラグがオフであるときには（ステップＳ２８３；Ｎｏ）、払出エラー報知フラグがオンとなっているか否かを判定する（ステップＳ２８７）。そして、払出エラー報知フラグがオフであるときには（ステップＳ２８７；Ｎｏ）、異常動作報知設定処理を終了する。これに対して、ステップＳ２８７にて払出エラー報知フラグがオンであるときには（ステップＳ２８７；Ｙｅｓ）、演出制御基板１２に対して払出側異常報知終了コマンドを送信するための設定を行う（ステップＳ２８８）。具体的な一例として、ステップＳ２８８の処理では、ＲＯＭ１０５に格納されている払出側異常報知終了コマンド設定テーブルの先頭アドレスをポインタに設定し、払出側異常報知開始コマンド設定テーブルの内容に基づいて、コマンド送信用の制御データを演出用送信コマンドバッファにセットする。また、ステップＳ２８８の処理を実行したときには、払出エラー報知フラグをクリアしてオフ状態にする（ステップＳ２８９）。
図５０は、図４０に示すステップＳ７７にて実行されるメイン側受信処理の一例を示すフローチャートである。このメイン側受信処理を開始すると、遊技制御用マイクロコンピュータ１００では、まず、払出用通信エラー検出フラグがオンとなっているか否かを、例えばＣＰＵ１０４が判定する（ステップＳ４０１）。ステップＳ４０１にて払出用通信エラー検出フラグがオンであるときには（ステップＳ４０１；Ｙｅｓ）、そのままメイン側受信処理を終了する。これにより、主基板１１において払出制御基板１５との間での通信に関するエラーが発生しているときには、払出制御基板１５から送信される払出通知コマンドの受信を停止する状態に制御されることになる。
他方、ステップＳ４０１にて払出用通信エラー検出フラグがオフであるときには（ステップＳ４０１；Ｎｏ）、例えばＣＰＵ１０４が遊技制御カウンタ設定部１３５に設けられたコマンド受信個数カウンタの値が「０」以外であるか否かを判定することなどにより、受信コマンドがあるか否かを判定する（ステップＳ４０２）。このとき、受信コマンドがない旨の判定がなされると（ステップＳ４０２；Ｎｏ）、メイン側受信処理を終了する。
ステップＳ４０２にて受信コマンドがある旨の判定がなされたときには（ステップＳ４０２；Ｙｅｓ）、払出用受信コマンドバッファ１９１に設けられた受信コマンドバッファ＃１〜＃１２のうちでコマンド受信個数カウンタの値に対応したものから格納データを読出し（ステップＳ４０３）、コマンド受信個数カウンタの値を、例えばステップＳ４０３にて読出した格納データの個数だけ減算するなどして更新する（ステップＳ４０４）。続いて、ステップＳ４０３にて読出した受信コマンドが払出制御基板１５から送信される適正なコマンドであるか否かのチェックを行う（ステップＳ４０５）。具体的な一例として、受信コマンドの１バイト目と２バイト目との排他的論理和を演算し、算出された演算結果が正常値となっているか否かを判定することで、受信コマンドが適正なコマンドであるか否かをチェックすることができる。この実施の形態では、払出制御基板１５から主基板１１に対して送信されるコマンドは、１バイト目を反転させることで２バイト目となるように構成されていることから、受信コマンドの１バイト目と２バイト目との排他的論理和を演算した結果、全ビット値が“１”となれば、受信コマンドが適正なコマンドであると判断することができる。
ステップＳ４０５におけるチェックの結果、受信コマンドが適正なコマンドではないと判定されたときには（ステップＳ４０５；Ｎｏ）、払出用通信エラー検出フラグをオン状態にセットして（ステップＳ４０６）、メイン側受信処理を終了する。これに対して、ステップＳ４０５におけるチェックの結果、受信コマンドが適正なコマンドであると判定されたときには（ステップＳ４０５；Ｙｅｓ）、その受信コマンドは賞球ＡＣＫコマンドであるか否かを判定する（ステップＳ４０７）。そして、受信コマンドが賞球ＡＣＫコマンドであるときには（ステップＳ４０７；Ｙｅｓ）、賞球ＡＣＫ受信フラグをオン状態にセットする（ステップＳ４０８）。
他方、ステップＳ４０７にて受信コマンドが賞球ＡＣＫコマンドではないと判定されたときには（ステップＳ４０７；Ｎｏ）、その受信コマンドが払出エラー通知コマンドであるか否かを判定する（ステップＳ４０９）。そして、受信コマンドが払出エラー通知コマンドであるときには（ステップＳ４０９；Ｙｅｓ）、払出エラー通知フラグをオン状態にセットする（ステップＳ４１０）。ステップＳ４０９にて受信コマンドが払出エラー通知コマンドではないと判定されたときには（ステップＳ４０９；Ｎｏ）、その受信コマンドが払出エラー解除コマンドであるか否かを判定する（ステップＳ４１１）。そして、受信コマンドが払出エラー解除コマンドであるときには（ステップＳ４１１；Ｙｅｓ）、払出エラー解除フラグをオン状態にセットする（ステップＳ４１２）。ステップＳ４１１にて受信コマンドが払出エラー解除コマンドではないと判定されたときには（ステップＳ４１１；Ｎｏ）、受信したコマンドの種類に対応するコマンド受信フラグをオン状態にセットすればよい（ステップＳ４１３）。
図５１は、図４０に示すステップＳ７８にて実行される特別図柄プロセス処理の一例を示すフローチャートである。この特別図柄プロセス処理を開始すると、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０４が図４０に示すステップＳ７２におけるスイッチ処理の実行結果に基づき、始動口スイッチ２２からの始動入賞信号がオン状態となっているか否かを判定する（ステップＳ４２１）。ここで、ステップＳ４２１の処理では、例えば始動口スイッチ２２からの始動入賞信号がオン状態となっている期間を計測するための始動口スイッチタイマにおけるタイマ値をロードし、ロードしたタイマ値を所定のスイッチオン判定値（例えば「２」）と比較する。ここで、スイッチオン判定値は、図４０に示す遊技制御用タイマ割込み処理の実行回数（例えば「２」）に対応して予め定められていればよい。これにより、所定回（例えば２回）の遊技制御用タイマ割込み処理が実行されている期間（例えば４ミリ秒）にわたり始動口スイッチ２２からの始動入賞信号が継続してオン状態となっているか否かを判定することができる。このように、スイッチオン判定値は、乱数回路１０３が備えるタイマ回路１７９において始動入賞信号ＳＳの入力時間の計測を開始してから出力信号がローレベルからハイレベルに立上がるまでに要する期間（３ミリ秒）よりも長い期間にわたり始動入賞信号がオン状態であることを特定できるように定められていればよい。ステップＳ４２１の処理では、ロードしたタイマ値がスイッチオン判定値に達しているときに、始動入賞信号がオン状態となっている旨の判定を行うようにすればよい。
ステップＳ４２１にて始動入賞信号がオン状態である旨の判定がなされたときには（ステップＳ４２１；Ｙｅｓ）、所定の入賞処理を実行して、大当り判定用となる乱数値を示す数値データの抽出などを行う（ステップＳ４２２）。他方、ステップＳ４２１にて始動入賞信号がオフ状態である旨の判定がなされたときには（ステップＳ４２１；Ｎｏ）、ステップＳ４２２の入賞処理をスキップする。
ステップＳ４２２の入賞処理では、特図保留記憶部１３１が記憶している大当り判定用の乱数値を示す数値データの個数である保留記憶数が、所定の上限値（例えば「４」）となっているか否かを判定する。このとき、保留記憶数が上限値となっていれば、今回の入賞による始動検出は無効として、そのまま入賞処理を終了する。これに対して、保留記憶数が上限値未満であるときには、例えばＣＰＵ１０４が乱数回路１０３に１６ビット乱数用として設けられた乱数値レジスタ１８１Ｂなどから大当り判定用の乱数値を示す数値データを抽出し、抽出した乱数値を示す数値データを、特図保留記憶部１３１における空エントリの先頭にセットする。
この後、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が遊技制御フラグ設定部１３３に設けられた特別図柄プロセスフラグの値に応じて、以下のようなステップＳ４３０〜Ｓ４３６の各処理を実行する。
ステップＳ４３０の特別図柄通常処理は、特別図柄プロセスフラグの値が“０”のときに実行される。この特別図柄通常処理において、遊技制御用マイクロコンピュータ１００では、特図保留記憶部１３１における保留記憶数が「０」となっているか否かを、例えばＣＰＵ１０４が判定する。そして、保留記憶数が「０」であるときには、特図ゲームの開始条件が成立する前提となる始動条件が成立していないと判断して、そのまま特別図柄通常処理を終了する。これに対して、保留記憶数が「０」以外であるときには、特別図柄プロセスフラグの値を“１”に更新する。
ステップＳ４３１の可変表示開始時処理は、特別図柄プロセスフラグの値が“１”のときに実行される。この可変表示開始時処理は、特別図柄表示装置４による特図ゲームにおける確定特別図柄を決定する処理や、特別図柄の可変表示時間（総変動時間）及び画像表示装置５における飾り図柄の可変表示態様を決定する処理などを含んでいる。具体的な一例として、ステップＳ４３１の可変表示開始時処理では、まず、特図保留記憶部１３１から保留番号「１」に対応して記憶されている大当り判定用の乱数値を示す数値データを読み出すとともに、保留番号「１」よりも下位のエントリ（例えば保留番号「２」〜「４」に対応するエントリ）に記憶された乱数値を示す数値データを、１エントリずつ上位にシフトする。
こうして特図保留記憶部１３１から読み出した乱数値を示す数値データに基づき、例えばＲＯＭ１０５に格納されている大当り判定テーブルを参照することなどにより、特図ゲームや飾り図柄の可変表示における表示結果を大当りとするか否かの判定を行う。このとき、大当りとする旨の判定がなされると、遊技制御フラグ設定部１３３に設けられた大当りフラグをオン状態にセットするとともに、確変判定用の乱数値を示す数値データを抽出する。続いて、抽出した確変判定用の乱数値を示す数値データに基づき、例えばＲＯＭ１０５に格納されている確変判定テーブルを参照することなどにより、大当り遊技状態の終了後における遊技状態を確変制御による高確率状態とするか否かの判定を行う。そして、高確率状態とする旨の判定がなされたときには、遊技制御フラグ設定部１３３に設けられた確変確定フラグをオン状態にセットする。また、ステップＳ４３１の可変表示開始時処理では、例えば特別図柄表示装置４における各セグメントや各ドットの点灯／消灯動作を開始させるなどといった、特別図柄表示装置４において特別図柄の可変表示を開始する設定を行う。この後、特別図柄プロセスフラグの値を“２”に更新する。
ステップＳ４３２の可変表示制御処理は、特別図柄プロセスフラグの値が“２”のときに実行される。この可変表示制御処理は、可変表示時間タイマの値に基づいて、特別図柄表示装置４による特図ゲームにおける特別図柄の残りの可変表示時間を計測する処理を含んでいる。そして、特別図柄の可変表示時間（総変動時間）が経過したときには、特別図柄プロセスフラグの値を“３”に更新する。
ステップＳ４３３の可変表示停止時処理は、特別図柄プロセスフラグの値が“３”のときに実行される。この可変表示停止時処理では、特別図柄や飾り図柄の可変表示結果が大当りであるかハズレであるかが判定される。また、パチンコ遊技機１が高確率状態となっているときには、遊技状態を高確率状態から通常遊技状態に戻すか否かを判定し、戻すと判定すると、パチンコ遊技機１における遊技状態を高確率状態から通常遊技状態に移行させる。具体的な一例として、高確率状態にて実行された特図ゲームの回数が所定の確変終了基準値（例えば「１００」）に達すると、高確率状態から通常遊技状態に戻すと判定する。そして、可変表示結果が大当りであるときには特別図柄プロセスフラグの値が“４”に更新される一方で、ハズレであるときには特別図柄プロセスフラグの値が“０”に更新される。
ステップＳ４３４の大入賞口開放前処理は、特別図柄プロセスフラグの値が“４”のときに実行される。この大入賞口開放前処理では、大当り遊技状態において特別可変入賞球装置７が備える開閉板により大入賞口を開放する各ラウンドにおける大入賞口の最長開放期間の設定などを行う。この後、大当り開始コマンドを演出制御基板１２に対して送信するための設定を行って、特別図柄プロセスフラグの値を“５”に更新する。
ステップＳ４３５の大入賞口開放中処理は、特別図柄プロセスフラグの値が“５”のときに実行される。この大入賞口開放中処理では、大入賞口開放前処理での設定に従ってソレノイド８２の駆動制御を行うことにより、特別可変入賞球装置７が備える開閉板により大入賞口を開閉させる。そして、大当り遊技状態における最終のラウンドが終了したときには、特別図柄プロセスフラグの値を“６”に更新する。ステップＳ４３６の大当り終了処理は、特別図柄プロセスフラグの値が“６”のときに実行される。この大当り終了処理では、大当り終了コマンドを演出制御基板１２に対して送信するための設定などを行った後、特別図柄プロセスフラグの値を“０”に更新する。また、大当り終了処理では、確変確定フラグがオンとなっているか否かを判定し、オンであるときには、確変確定フラグをクリアしてオフ状態にするとともに、遊技制御フラグ設定部１３３に設けられた確変中フラグをオン状態にセットする。
図５２は、図４０に示すステップＳ８１にて実行される払出用コマンド制御処理の一例を示すフローチャートである。この払出用コマンド制御処理を開始すると、遊技制御用マイクロコンピュータ１００では、まず、シリアル通信エラーフラグがオンとなっているか否かを、例えばＣＰＵ１０４が判定する（ステップＳ４５１）。このとき、シリアル通信エラーフラグがオンであれば（ステップＳ４５１；Ｙｅｓ）、シリアル通信回路１０８を用いて払出制御基板１５に対して払出制御コマンドを送信することができないと判断して、払出用コマンド制御処理を終了する。
他方、ステップＳ４５１にてシリアル通信エラーフラグがオフであるときには（ステップＳ４５１；Ｎｏ）、例えば遊技制御タイマ設定部１３４に設けられた払出用通信制御タイマによる経過時間の計測が行われているか否か（タイマ値が「０」以外であるか否か）を判定することなどにより、払出制御コマンドの送信完了を待機中であるか否かを判定する（ステップＳ４５２）。ステップＳ４５２にて送信完了の待機中ではない旨の判定がなされたときには（ステップＳ４５２；Ｎｏ）、例えばＣＰＵ１０４が遊技制御カウンタ設定部１３５に設けられたコマンド送信待ちカウンタの値が「０」以外であるか否かを判定することなどにより、送信コマンドがあるか否かを判定する（ステップＳ４５３）。このとき、送信コマンドがない旨の判定がなされると（ステップＳ４５３；Ｎｏ）、払出用コマンド制御処理を終了する。
ステップＳ４５３にて送信コマンドがある旨の判定がなされたときには（ステップＳ４５３；Ｙｅｓ）、送信設定可能フラグがオンとなっているか否かを判定する（ステップＳ４５４）。このとき、送信設定可能フラグがオフであれば（ステップＳ４５４；Ｎｏ）、シリアル通信回路１０８にコマンド送信用のデータを設定するための準備ができていないと判断して、払出用コマンド制御処理を終了する。他方、ステップＳ４５４にて送信設定可能フラグがオンであるときには（ステップＳ４５４；Ｙｅｓ）、送信設定可能フラグをクリアしてオフ状態とする（ステップＳ４５５）。
ステップＳ４５５の処理を実行した後には、払出用送信コマンドバッファ１９２に設けられた送信コマンドバッファ＃１〜＃１２のうちでコマンド送信待ちカウンタの値に対応したものから格納データを読出し（ステップＳ４５６）、読出したデータをシリアル通信回路１０８に設けられたシリアル通信データレジスタ２０３にセットする（ステップＳ４５７）。また、コマンド送信待ちカウンタの値を、例えばステップＳ４５６にて読出した格納データの個数だけ減算するなどして更新する（ステップＳ４５８）。続いて、払出用通信制御タイマに送信完了待ち初期値として予め定められたタイマ初期値をセットして（ステップＳ４５９）、払出用コマンド制御処理を終了する。
また、ステップＳ４５２にて送信完了の待機中である旨の判定がなされたときには（ステップＳ４５２；Ｙｅｓ）、送信完了フラグがオンとなっているか否かを、例えばＣＰＵ１０４が判定する（ステップＳ４６０）。ステップＳ４６０にて送信完了フラグがオンであるときには（ステップＳ４６０；Ｙｅｓ）、送信完了フラグをクリアしてオフ状態にするとともに（ステップＳ４６１）、払出用通信制御タイマを初期化した後（ステップＳ４６２）、前述したステップＳ４５３の処理に進む。
ステップＳ４６０にて送信完了フラグがオフであるときには（ステップＳ４６０；Ｎｏ）、払出用通信制御タイマの値を、例えば１減算するなどして更新する（ステップＳ４６３）。そして、例えばステップＳ４６３での更新により払出用通信制御タイマがタイムアウトしたか否かを判定することなどにより、送信完了待ち時間が経過したか否かを判定する（ステップＳ４６４）。このとき、送信完了待ち時間が経過していれば（ステップＳ４６４；Ｙｅｓ）、払出制御基板１５に対する払出制御コマンドの送信が送信完了待ち時間内に完了できなかったと判断して、払出用通信エラー検出フラグをオン状態にセットする（ステップＳ４６５）。他方、ステップＳ４６４にて送信完了待ち時間が経過していなければ（ステップＳ４６４；Ｎｏ）、ステップＳ４６５の処理をスキップして払出用コマンド制御処理を終了する。
図５３は、図４０に示すステップＳ８３にて実行されるメイン側エラー解除処理の一例を示すフローチャートである。このメイン側エラー解除処理を開始すると、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０４が図４０に示すステップＳ７２におけるスイッチ処理の実行結果に基づき、エラー解除スイッチ３１からの検出信号がオン状態となっているか否かを判定する（ステップＳ４８１）。
ステップＳ４８１にてエラー解除スイッチ３１からの検出信号がオン状態となっているときには（ステップＳ４８１；Ｙｅｓ）、払出用通信エラー検出フラグがオンとなっているか否かを判定する（ステップＳ４８２）。このとき、払出用通信エラー検出フラグがオフであれば（ステップＳ４８２；Ｎｏ）、メイン側エラー解除処理を終了する。他方、ステップＳ４８２にて払出用通信エラー検出フラグがオンであるときには（ステップＳ４８２；Ｙｅｓ）、払出用通信エラー検出フラグをクリアしてオフ状態とする（ステップＳ４８３）。
ステップＳ４８３の処理に続いて、シリアル通信エラーフラグがオンとなっているか否かを判定する（ステップＳ４８４）。このとき、シリアル通信エラーフラグがオフであれば（ステップＳ４８４；Ｎｏ）、メイン側エラー解除処理を終了する。他方、ステップＳ４８４にてシリアル通信エラーフラグがオンであるときには（ステップＳ４８４；Ｙｅｓ）、例えば図３０に示すステップＳ２６と同様のシリアル通信初期設定処理を実行することにより（ステップＳ４８５）、シリアル通信回路１０８の初期設定を行う。ステップＳ４８５の処理を実行したときには、シリアル通信エラーフラグをクリアしてオフ状態とし（ステップＳ４８６）、メイン側エラー解除処理を終了する。
また、ステップＳ４８１にてエラー解除スイッチがオフであるときには（ステップＳ４８１；Ｎｏ）、払出エラー解除フラグがオンとなっているか否かを判定する（ステップＳ４８７）。そして、払出エラー解除フラグがオンであるときには（ステップＳ４８７；Ｙｅｓ）、払出制御基板１５からエラーが解除された旨を示す払出エラー解除コマンドを受信したと判断して、払出エラー通知フラグをクリアしてオフ状態とする（ステップＳ４８８）。ステップＳ４８７にて払出エラー解除フラグがオフであるときには（ステップＳ４８７；Ｎｏ）、ステップＳ４８８の処理をスキップしてメイン側エラー解除処理を終了する。
次に、払出制御基板１５における動作を説明する。払出制御基板１５では、電源基板１０からの電力供給が開始され払出制御用マイクロコンピュータ１５０へのリセット信号がハイレベル（オフ状態）になったことに応じて、払出制御用マイクロコンピュータ１５０が起動し、図５４のフローチャートに示すような払出制御メイン処理が実行される。なお、以下に説明する各処理は、払出制御用マイクロコンピュータ１５０が備えるＣＰＵ２１４によって実行されるものとする。また、払出制御用マイクロコンピュータ２１０が備えるタイマ回路２１７やシリアル通信回路２１８などで発生した各種の割込み要因に基づく割込み要求は、ＣＰＵ２１４に所定の割込み処理を実行させるためのものである。そして、ＣＰＵ２１４やＣＰＵ２１４以外の各種回路を含んだ概念を払出制御用マイクロコンピュータ１５０ということもあるものとする。図５４に示す払出制御メイン処理を開始すると、払出制御用マイクロコンピュータ１５０は、まず、割込禁止に設定し（ステップＳ５０１）、割込モードの設定を行う（ステップＳ５０２）。続いて、例えばスタックポインタ指定アドレスの設定など、スタックポインタに関わる設定を行う（ステップＳ５０３）。また、内蔵デバイスレジスタの設定（初期化）を行う（ステップＳ５０４）。例えば、払出制御用マイクロコンピュータ１５０がＣＴＣ（カウンタ／タイマ）及びＰＩＯ（パラレル入出力ポート）を内蔵している場合には、ステップＳ５０４の処理が実行されることにより、内蔵デバイス（内蔵周辺回路）としてのＣＴＣやＰＩＯの設定（初期化）などが行われるとよい。
ステップＳ５０４の処理を実行した後には、例えば払出制御用マイクロコンピュータ１５０に設けられた入力ポートにおける所定ビットの状態をチェックすることなどにより、電源断信号がオフ状態となっているか否かを判定する（ステップＳ５０５）。例えば、ステップＳ５０５の処理では、電源断信号が出力されていないオフ状態（ハイレベル）となっていることを確認する。
ステップＳ５０５にて電源断信号がオン状態であるときには（ステップＳ５０５；Ｎｏ）、所定時間（例えば０．１秒）が経過するまで待機した後（ステップＳ５０６）、ステップＳ５０５の処理にリターンして、電源断信号がオフ状態となっているか否かの判定を再び行うようにする。これにより、払出制御用マイクロコンピュータ１５０は、電源電圧が安定したことを確認することができる。そして、ステップＳ５０５にて電源断信号がオフ状態であるときには（ステップＳ５０５；Ｙｅｓ）、ＲＡＭ２１６をアクセス可能に設定する（ステップＳ５０７）。
ステップＳ５０７の処理を実行した後には、例えば払出制御用マイクロコンピュータ１５０に設けられた入力ポートにおける所定ビットの状態をチェックすることなどにより、クリア信号がオン状態となっているか否かを判定する（ステップＳ５０８）。ここで、払出制御用マイクロコンピュータ１５０は、入力ポートを介して１回だけクリア信号の状態を確認するようにしてもよいが、クリア信号の状態を複数回確認するようにしてもよい。例えば、クリア信号の状態がオフ状態であることを１回確認したら、所定時間（例えば０．１秒）が経過した後に、クリア信号の状態をもう１回確認する。このとき、クリア信号がオフ状態であれば、クリア信号がオフ状態である旨の判定を行うようにする。他方、このときにクリア信号の状態がオン状態であれば、所定時間が経過した後に、クリア信号の状態を再び確認するようにしてもよい。なお、クリア信号の状態を再確認する回数は１回であってもよいし、複数回であってもよい。また、２回チェックして、チェック結果が一致していなかったときに、もう一度確認するようにしてもよい。
ステップＳ５０８にてクリア信号がオフ状態である旨の判定がなされたときには（ステップＳ５０８；Ｎｏ）、ＲＡＭ２１６のデータチェックを行い、チェック結果が正常であるか否かを判定する（ステップＳ５０９）。ステップＳ５０９の処理では、例えばＲＡＭ２１６の特定領域における記憶データを用いてチェックサムを算出し、算出されたチェックサムと払出チェックサムバッファに記憶されているチェックサムとを比較する。ここで、払出チェックサムバッファには、前回の電力供給停止時に、同様の処理によって算出されたチェックサムが記憶されている。そして、比較結果が不一致であれば、ＲＡＭ２１６の特定領域におけるデータが電力供給停止時のデータとは異なっていることから、チェック結果が正常でないと判断される。
ステップＳ５０９におけるチェック結果が正常であるときには（ステップＳ５０９；Ｙｅｓ）、払出制御フラグ設定部１４１に設けられた払出バックアップフラグがオンとなっているか否かを判定する（ステップＳ５１０）。払出バックアップフラグの状態は、電力供給が停止するときに、払出制御フラグ設定部１４１に設定される。そして、この払出バックアップフラグの設定箇所がバックアップ電源によってバックアップされることで、電力供給が停止した場合でも、払出バックアップフラグの状態は保存されることになる。なお、ステップＳ５１０のような払出バックアップフラグがオンとなっているか否かの判定を、ステップＳ５０９のようなチェック結果の判定よりも先に行い、払出バックアップフラグがオンであるときにＲＡＭ２１６のデータチェック結果が正常であるか否かを判定するようにしてもよい。
ステップＳ５１０にて払出バックアップフラグがオンであるときには（ステップＳ５１０；Ｙｅｓ）、払出バックアップフラグをクリアしてオフ状態とした後（ステップＳ５１１）、払出制御用マイクロコンピュータ１５０の内部状態などを電力供給が停止されたときの状態に戻すための復旧時における設定を行う（ステップＳ５１２）。例えば、パチンコ遊技機１への電力供給が停止されるときに、払出制御カウンタ設定部１４３に設けられた賞球未払出カウンタの値がＲＡＭ２１６のバックアップ領域に格納される場合には、ステップＳ５１２の処理においてＲＡＭ２１６のバックアップ領域の記憶データを読み出して、賞球未払出カウンタにセットするようにすればよい。
また、ステップＳ５０８にてクリア信号がオンであるときや（ステップＳ５０８；Ｙｅｓ）、ステップＳ５０９にてチェック結果が正常ではないとき（ステップＳ５０９；Ｎｏ）、あるいはステップＳ５１０にて払出バックアップフラグがオフであるときには（ステップＳ５１０；Ｎｏ）、ＲＡＭ２１６の初期化を行う（ステップＳ５１３）。続いて、払出制御用マイクロコンピュータ１５０の内部状態などを初期状態とするための初期化時における設定を行う（ステップＳ５１４）。例えば、ステップＳ５１４の処理では、払出制御フラグ設定部１４１に設けられた各種のフラグや、払出制御タイマ設定部１４２に設けられた各種のタイマ、あるいは払出制御カウンタ設定部１４３に設けられた各種のカウンタなどに、それぞれの初期値を設定すればよい。具体的な一例として、ステップＳ５１４の処理では、払出制御カウンタ設定部１４３に設けられた初期化コマンド受信回数カウンタの値を所定のカウント初期値（例えば「１」）に設定する。
ステップＳ５１２またはステップＳ５１４の処理を実行した後には、例えば払出制御用マイクロコンピュータ１５０が備えるタイマ回路２１７のレジスタ設定などを行うことにより、所定時間（例えば２ミリ秒）ごとにタイマ割込みが発生するように払出制御用マイクロコンピュータ１５０の内部設定を行う（ステップＳ５１５）。この後、ＣＰＵ２１４がＲＯＭ２１５に記憶されている第１乱数初期設定データ（ＫＲＳＳ１）の第４及び第３ビット［ビット４−３］を読出し（ステップＳ５１６）、読出した値に基づいて乱数生成動作の初期設定を行う（ステップＳ５１７）。例えば、払出制御基板１５の側では払出制御用マイクロコンピュータ１５０が備える乱数回路２１３を使用しない場合には、ステップＳ５１７の処理において、乱数回路２１３における１２ビット乱数と１６ビット乱数の双方について、その生成動作を停止させるための処理が実行されればよい。
ステップＳ５１７の処理に続いて、ＣＰＵ２１４は、シリアル通信動作の初期設定を行うための処理として、シリアル通信初期設定処理を実行する（ステップＳ５１８）。このシリアル通信初期設定処理は、主基板１１の側で遊技制御用マイクロコンピュータ１００により実行される図３４に示す処理と同様の処理であればよい。また、ＣＰＵ２１４は、割込み要求に基づいて実行される割込み処理に関する初期設定を行うための処理として、割込み初期設定処理を実行する（ステップＳ５１９）。この割込み初期設定処理は、主基板１１の側で遊技制御用マイクロコンピュータ１００により実行される図３５に示す処理と同様の処理であればよい。そして、ＣＰＵ２１４は割込許可状態に設定して（ステップＳ５２０）、各種割込みの発生を待機する。このときには、電源断信号がオン状態となったか否か（出力されたか否か）の判定を行い（ステップＳ５２１）、オフであれば（ステップＳ５２１；Ｎｏ）、そのまま各種割込みの発生を待機する。また、電源断信号がオン状態となったときには（ステップＳ５２１；Ｙｅｓ）、払出側電源断処理を実行した後（ステップＳ５２２）、所定のループ処理を実行して、電力供給の停止による払出制御用マイクロコンピュータ１５０の動作停止まで待機する。なお、ステップＳ５２１の処理では、入力ポートを介して１回だけ電源断信号の状態を確認するようにしてもよいが、電源断信号の状態を複数回確認するようにしてもよい。例えば、電源断信号がオフ状態であることを１回確認したら、所定時間（例えば０．１秒）が経過した後に、電源断信号をもう１回確認する。このとき、電源断信号がオフ状態であれば、電源断信号がオフ状態である旨の判定を行うようにする。他方、このときに電源断信号の状態がオン状態であれば、所定時間が経過した後に、電源断信号の状態を再び確認するようにしてもよい。なお、電源断信号の状態を再確認する回数は１回であってもよいし、複数回であってもよい。また、２回チェックして、チェック結果が一致していなかったときに、もう一度確認するようにしてもよい。このように電源断信号の状態を複数回確認する場合には、例えば確認動作を開始するときや１回目の確認結果と２回目の確認結果とを比較して不一致であったときなどに、払出制御用マイクロコンピュータ１５０に内蔵されたＷＤＴ（ウォッチドッグ・タイマ）をクリアするリトリガを行う。そして、リトリガが何らかの原因（例えばプログラムの暴走）で所定時間内に発生しなくなった場合には、ＷＤＴから出力されるタイムアウト信号に基づくユーザリセットを発生させ、リセット／割込みコントローラ２１２、ＣＰＵ２１４、タイマ回路２１７、シリアル通信回路２１８などの各回路を初期化した後、所定のベクタテーブルで示されるアドレスからユーザプログラムの実行を開始して、自動復旧を行うようにしてもよい。
図５５は、図５４に示すステップＳ５２２にて実行される払出側電源断処理の一例を示すフローチャートである。図５５に示す払出側電源断処理において、払出制御用マイクロコンピュータ１５０では、まず、ＣＰＵ２１４が割込禁止に設定する（ステップＳ５３１）。続いて、例えばＣＰＵ２１４が払出制御用マイクロコンピュータ１５０に設けられた出力ポートの所定ビットにクリアデータをセットするなどして、払出モータ５１の動作を停止させるための設定を行う（ステップＳ５３２）。このときには、出力ポートの所定ビット以外にも、クリアすべき出力ポートにはクリアデータを設定するようにしてもよい。ステップＳ５３２の処理を実行した後には、例えばＲＡＭ２１６の特定領域における記憶データを用いてチェックサムを算出するなど、チェックデータの作成を行うとともに（ステップＳ５３３）、払出制御フラグ設定部１４１に設けられた払出バックアップフラグをオン状態にセットする（ステップＳ５３４）。このとき作成されたチェックデータは、例えば払出制御バッファ設定部１４４に設けられた払出チェックサムバッファなどといった、ＲＡＭ２１６の所定領域に格納される。そして、払出制御用マイクロコンピュータ１５０は、例えば所定のＲＡＭアクセスレジスタにアクセス禁止値を設定することなどにより、以後、ＲＡＭ２１６へのアクセスを禁止する（ステップＳ５３５）。
払出制御用マイクロコンピュータ１５０では、シリアル通信回路２１８にて発生した割込み要因に対応して、主基板１１に搭載された遊技制御用マイクロコンピュータ１００が実行する割込み処理を払出制御用マイクロコンピュータ１５０に適合させた処理が、実行されればよい。例えば、図５６は、払出制御用マイクロコンピュータ１５０に設けられたシリアル通信回路２１８にてエラー割込みが発生するごとに実行されるシリアル通信エラー割込み処理の一例を示すフローチャートであり、図３７に示す処理を払出制御用マイクロコンピュータ１５０に適合させた処理となっている。
図５６に示すシリアル通信エラー割込み処理において、払出制御用マイクロコンピュータ１５０では、まず、ＣＰＵ２１４がシリアル通信回路２１８に設けられた送信動作部を未使用状態に設定する（ステップＳ５４１）。具体的な一例として、ＣＰＵ２１４は、シリアル通信回路２１８が備えるシリアル制御レジスタにおける第２レジスタＳＩＣＬ２の第３ビット［ビット３］であるＴＥを“０”に設定することにより、送信動作部を使用しないものと設定する。続いて、ＣＰＵ２１４がシリアル通信回路２１８に設けられた受信動作部を未使用状態に設定する（ステップＳ５４２）。具体的な一例として、ＣＰＵ２１４は、シリアル通信回路２１８が備えるシリアル制御レジスタにおける第２レジスタＳＩＣＬ２の第２ビット［ビット２］であるＲＥを“０”に設定することにより、受信動作部を使用しないものと設定する。この後、払出制御用マイクロコンピュータ１５０では、例えばＣＰＵ２１４が払出制御フラグ設定部１４１に設けられた主基板通信エラーフラグをオン状態にセットするとともに（ステップＳ５４３）、シリアル通信エラーフラグをオン状態にセットする（ステップＳ５４４）。
また、シリアル通信回路２１８にて受信割込みが発生するごとに、払出制御用マイクロコンピュータ１５０は図３８に示す処理を払出制御用マイクロコンピュータ１５０に適合させたシリアル受信割込み処理を実行し、シリアル通信回路２１８にて送信割込みが発生するごとに、払出制御用マイクロコンピュータ１５０は図３９に示す処理を払出制御用マイクロコンピュータ１５０に適合させたシリアル送信割込み処理を実行すればよい。
図５７は、払出制御用マイクロコンピュータ１５０にてタイマ割込みが発生するごとに実行される払出制御用タイマ割込み処理の一例を示すフローチャートである。この払出制御用タイマ割込み処理は、主基板１１から送信された払出制御コマンドに応じて払出モータ５１を制御する払出制御処理となる処理である。図５７に示す払出制御用タイマ割込み処理において、払出制御用マイクロコンピュータ１５０は、所定の入出力処理を実行して（ステップＳ５５１）、例えば払出制御用マイクロコンピュータ１５０に設けられた入力ポートにおける所定ビットの状態をチェックしたり、払出制御用マイクロコンピュータ１５０に設けられた出力ポートにおける所定ビットに対して所定の制御データをセットしたりする。
続いて、払出制御用マイクロコンピュータ１５０は、プリペイドカードユニット処理を実行して、カードユニット７０との間での通信を行う（ステップＳ５５２）。また、シリアル通信により主基板１１から送信された払出制御コマンドを受信するための払出側受信処理を実行する（ステップＳ５５３）。そして、主基板１１からの払出数指定コマンドを受信したときに賞球ＡＣＫコマンドを送信する設定などを行う賞球受信確認処理を実行する（ステップＳ５５４）。さらに、カードユニット７０からの球貸し要求や、主基板１１からの払出数指定コマンドに応じて、遊技球の払出動作を制御する払出動作制御処理を実行する（ステップＳ５５５）。
ステップＳ５５５の処理に続いて、払出制御用マイクロコンピュータ１５０は、例えば払出制御フラグ設定部１４１に設けられた各種のエラーフラグにおける状態に応じてエラー表示用ＬＥＤ７４に所定の表示を行う７セグ表示処理を実行する（ステップＳ５５６）。また、主基板１１に対して払出通知コマンドを送信するための払出側送信処理を実行する（ステップＳ５５７）。この後、払出制御用マイクロコンピュータ１５０は、払出側エラー解除処理を実行して、エラー解除スイッチ７３からの検出信号がオン状態となったときに所定のエラーの解除を可能とし（ステップＳ５５８）、払出制御用タイマ割込み処理を終了する。
図５８は、図５７に示すステップＳ５５３にて実行される払出側受信処理の一例を示すフローチャートである。この払出側受信処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、主基板通信エラーフラグがオンとなっているか否かを、例えばＣＰＵ２１４が判定する（ステップＳ６０１）。ステップＳ６０１にて主基板通信エラーフラグがオンであるときには（ステップＳ６０１；Ｙｅｓ）、そのまま払出側受信処理を終了する。これにより、払出制御基板１５において主基板１１との間での通信に関するエラーが発生しているときには、主基板１１から送信される払出制御コマンドの受信を停止する状態に制御されることになる。
他方、ステップＳ６０１にて主基板通信エラーフラグがオフであるときには（ステップＳ６０１；Ｎｏ）、例えばＣＰＵ２１４が払出制御カウンタ設定部１４３に設けられたコマンド受信個数カウンタの値が「０」以外であるか否かを判定することなどにより、受信コマンドがあるか否かを判定する（ステップＳ６０２）。このとき、受信コマンドがない旨の判定がなされると（ステップＳ６０２；Ｎｏ）、払出側受信処理を終了する。
ステップＳ６０２にて受信コマンドがある旨の判定がなされたときには（ステップＳ６０２；Ｙｅｓ）、払出制御バッファ設定部１４４に設けられた受信コマンドバッファのうちでコマンド受信個数カウンタの値に対応したものから格納データを読出し（ステップＳ６０３）、コマンド受信個数カウンタの値を、例えばステップＳ６０３にて読出した格納データの個数だけ減算するなどして更新する（ステップＳ６０４）。続いて、ステップＳ６０３にて読出した受信コマンドが主基板１１から送信される適正なコマンドであるか否かのチェックを行う（ステップＳ６０５）。具体的な一例として、受信コマンドの１バイト目と２バイト目との排他的論理和を演算し、算出された演算結果が正常値となっているか否かを判定することで、受信コマンドが適正なコマンドであるか否かをチェックすることができる。この実施の形態では、主基板１１から払出制御基板１５に対して送信されるコマンドは、１バイト目を反転させることで２バイト目となるように構成されていることから、受信コマンドの１バイト目と２バイト目との排他的論理和を演算した結果、全ビット値が“１”となれば、受信コマンドが適正なコマンドであると判断することができる。
ステップＳ６０５におけるチェックの結果、受信コマンドが適正なコマンドではないと判定されたときには（ステップＳ６０５；Ｎｏ）、主基板通信エラーフラグをオン状態にセットして（ステップＳ６０６）、払出側受信処理を終了する。これに対して、ステップＳ６０５におけるチェックの結果、受信コマンドが適正なコマンドであると判定されたときには（ステップＳ６０５；Ｙｅｓ）、その受信コマンドは払出用初期化コマンドであるか否かを判定する（ステップＳ６０７）。そして、受信コマンドが払出用初期化コマンドであるときには（ステップＳ６０７；Ｙｅｓ）、払出制御カウンタ設定部１４３に設けられた初期化コマンド受信回数カウンタの値が所定のエラー判定値（例えば「０」）となっているか否かを判定する（ステップＳ６０８）。ステップＳ６０８にてエラー判定値となっているときには（ステップＳ６０８；Ｙｅｓ）、主基板通信エラーフラグをオン状態にセットして（ステップＳ６０９）、払出側受信処理を終了する。他方、ステップＳ６０８にて初期化コマンド受信回数カウンタの値がエラー判定値ではないときには（ステップＳ６０８；Ｎｏ）、例えば初期化コマンド受信回数カウンタの値を１減算するなどして、そのカウント値を更新する（ステップＳ６１０）。
また、ステップＳ６０７にて受信コマンドが払出用初期化コマンドではないと判定したときには（ステップＳ６０７；Ｎｏ）、受信コマンドは払出数指定コマンドであるか否かを判定する（ステップＳ６１１）。そして、受信コマンドが払出数指定コマンドであるときには（ステップＳ６１１；Ｙｅｓ）、そのコマンドによって指定された賞球の払出数を賞球未払出カウンタの値に加算して格納する（ステップＳ６１２）。このときには、払出制御フラグ設定部１４１に設けられた賞球ＡＣＫ送信フラグをオン状態にセットして（ステップＳ６１３）、払出制御カウンタ設定部１４３に設けられた払出動作不良回数カウンタに所定のカウント初期値（例えば「９」）を設定するとともに（ステップＳ６１４）、初期化コマンド受信回数カウンタに所定のカウント初期値（例えば「１」）を設定する（ステップＳ６１５）。
ステップＳ６１１にて受信コマンドが払出数指定コマンドではないと判定したときには（ステップＳ６１１；Ｎｏ）、受信コマンドはＡＣＫフィードバックコマンドであるか否かを判定する（ステップＳ６１６）。そして、受信コマンドがＡＣＫフィードバックコマンドであるときには（ステップＳ６１６；Ｙｅｓ）、払出制御フラグ設定部１４１に設けられたフィードバック受信フラグをオン状態にセットする（ステップＳ６１７）。ステップＳ６１６にて受信コマンドがＡＣＫフィードバックコマンドではないと判定されたときには（ステップＳ６１６；Ｎｏ）、受信したコマンドの種類に対応するコマンド受信フラグをオン状態にセットすればよい（ステップＳ６１８）。
図５９は、図５７に示すステップＳ５５４にて実行される賞球受信確認処理の一例を示すフローチャートである。この賞球受信確認処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、主基板通信エラーフラグがオンとなっているか否かを、例えばＣＰＵ２１４が判定する（ステップＳ６３１）。ステップＳ６３１にて主基板通信エラーフラグがオンであるときには（ステップＳ６３１；Ｙｅｓ）、そのまま賞球受信確認処理を終了する。
他方、ステップＳ６３１にて主基板通信エラーフラグがオフであるときには（ステップＳ６３１；Ｎｏ）、払出制御フラグ設定部１４１に設けられた受信確認中フラグがオンとなっているか否かを判定する（ステップＳ６３２）。ここで、受信確認中フラグは、後述するステップＳ６３７の処理が実行されたときにオン状態にセットされる一方、ステップＳ６４１、Ｓ６４６の処理のいずれかが実行されたときにクリアされてオフ状態となる。
ステップＳ６３２にて受信確認中フラグがオフであるときには（ステップＳ６３２；Ｎｏ）、賞球ＡＣＫ送信フラグがオンとなっているか否かを判定する（ステップＳ６３３）。そして、ステップＳ６３３にて賞球ＡＣＫ送信フラグがオフであるときには（ステップＳ６３３；Ｎｏ）、賞球受信確認処理を終了する。他方、ステップＳ６３３にて賞球ＡＣＫ送信フラグがオンであるときには（ステップＳ６３３；Ｙｅｓ）、主基板１１に対して賞球ＡＣＫコマンドを送信するための設定を行う（ステップＳ６３４）。具体的な一例として、ステップＳ６３４の処理では、ＲＯＭ２１５に格納されている賞球ＡＣＫコマンド設定テーブルの先頭アドレスをポインタに設定し、賞球ＡＣＫコマンド設定テーブルの内容に基づいて、コマンド送信用の制御データを払出制御バッファ設定部１４４に設けられた送信コマンドバッファにセットする。ステップＳ６３４の処理を実行したときには、払出制御タイマ設定部１４２に設けられた通信制御タイマにフィードバック待機用初期値として予め定められたタイマ初期値を設定する（ステップＳ６３５）。また、このときには、賞球ＡＣＫ送信フラグをクリアしてオフ状態にするとともに（ステップＳ６３６）、受信確認中フラグをオン状態にセットする（ステップＳ６３７）。
また、ステップＳ６３２にて受信確認中フラグがオンであるときには（ステップＳ６３２；Ｙｅｓ）、フィードバック受信フラグがオンとなっているか否かを判定する（ステップＳ６３８）。そして、フィードバック受信フラグがオンであるときには（ステップＳ６３８；Ｙｅｓ）、フィードバック受信フラグをクリアしてオフ状態にするとともに（ステップＳ６３９）、通信制御タイマを初期化し（ステップＳ６４０）、受信確認中フラグをクリアしてオフ状態とする（ステップＳ６４１）。
ステップＳ６３８にてフィードバック受信フラグがオフであるときには（ステップＳ６３８；Ｎｏ）、通信制御タイマの値を、例えば１減算するなどして更新する（ステップＳ６４２）。そして、例えばステップＳ６４２での更新により通信制御タイマがタイムアウトしたか否かを判定することなどにより、フィードバック待機時間が経過したか否かを判定する（ステップＳ６４３）。このとき、フィードバック待機時間が経過していなければ（ステップＳ６４３；Ｎｏ）、賞球受信確認処理を終了する。他方、ステップＳ６４３にてフィードバック待機時間が経過しているときには（ステップＳ６４３；Ｙｅｓ）、主基板通信エラーフラグをオン状態にセットするとともに（ステップＳ６４４）、主基板１１から受信した払出数指定コマンドが無効であると判断して、その払出数指定コマンドで示された払出数を賞球未払出カウンタから減算する（ステップＳ６４５）。すなわち、ステップＳ６４５の処理では、図５８に示すステップＳ６１２にて賞球未払出カウンタの値に加算した払出数を、賞球未払出カウンタの値から減算して格納する。また、このときには、受信確認中フラグをクリアしてオフ状態とする（ステップＳ６４６）。
図６０は、図５７に示すステップＳ５５５にて実行される払出動作制御処理の一例を示すフローチャートである。図６０に示す払出動作制御処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、例えばＣＰＵ２１４が未払出の賞球個数に関する記憶に異常が発生したか否かを判定するための払出数記憶異常判定処理を実行する（ステップＳ６６１）。ステップＳ６６１にて払出数記憶異常判定処理を実行した後には、払出制御フラグ設定部１４１に設けられた払出制御プロセスフラグの値に応じて、図６０に示すようなステップＳ６６２〜Ｓ６６４の各処理を実行する。ここで、ステップＳ６６２の払出制御通常処理は、払出制御プロセスフラグの値が“０”のときに実行される。ステップＳ６６３の賞球払出動作処理は、払出制御プロセスフラグの値が“１”のときに実行される。ステップＳ６６４の球貸し払出動作処理は、払出制御プロセスフラグの値が“２”のときに実行される。
図６１は、図６０に示すステップＳ６６１にて実行される払出数記憶異常判定処理の一例を示すフローチャートである。この払出数記憶異常判定処理では、まず、賞球未払出カウンタに格納されているカウント値における増加分を特定する（ステップＳ７０１）。例えば、ＲＡＭ２１６が備える払出制御用データ保持エリア１４０には、前回カウント値格納領域が設けられており、図５８に示すステップＳ６１２の処理を実行して賞球未払出カウンタの値を更新するときに、更新前の賞球未払出カウンタにおけるカウント値を前回カウント値格納領域に記憶させておく。そして、ステップＳ７０１の処理では、前回カウント値格納領域の記憶データを読み出し、賞球未払出カウンタの値との差分をとることにより、カウント値における増加分を特定することができる。
続いて、ステップＳ７０１にて特定したカウント値の増加分が、所定の賞球増加上限値（例えば「１５」）以下となっているか否かを判定する（ステップＳ７０２）。この実施の形態では、主基板１１から払出制御基板１５に対して送信される払出制御コマンドにより指定される払出数の最大値は、図８（Ｄ）に示す第１払出数指定コマンドによって指定される「１５」となっている。そして、払出制御用マイクロコンピュータ１５０にてタイマ割込みがあったと判定されたときには、図５７に示すステップＳ５５３の払出側受信処理が１回実行される。したがって、前回の払出動作制御処理が実行されてから今回の払出動作制御処理が実行されるまでの間に、賞球未払出カウンタにおけるカウント値の増加分は、最大でも第１払出数指定コマンドによって指定される「１５」となる。そこで、ステップＳ７０２にてカウント値の増加分が賞球増加上限値を超えていると判定したときには（ステップＳ７０２；Ｎｏ）、賞球未払出カウンタにおけるカウント値が異常に増加したため、その値は無効であると判断して、賞球未払出カウンタをクリアしてカウント値を初期化する（ステップＳ７０３）。
ステップＳ７０２にてカウント値の増加分が賞球増加上限値以下であるときには（ステップＳ７０２；Ｙｅｓ）、払出制御カウンタ設定部１４３に設けられた球貸し未払出カウンタに格納されているカウント値における増加分を特定する（ステップＳ７０４）。そして、ステップＳ７０４にて特定したカウント値の増加分が、所定の球貸し増加上限値（例えば「２５」）以下となっているか否かを判定する（ステップＳ７０５）。このとき、カウント値の増加分が球貸し増加上限値を超えていれば（ステップＳ７０５；Ｎｏ）、球貸し未払出カウンタにおけるカウント値が異常に増加したため、その値は無効であると判断して、球貸し未払出カウンタをクリアしてカウント値を初期化する（ステップＳ７０６）。
ステップＳ７０５にてカウント値の増加分が球貸し増加上限値以下であるときや（ステップＳ７０５；Ｙｅｓ）、ステップＳ７０３、Ｓ７０６のいずれかの処理を実行した後には、賞球未払出カウンタの値が予め定められた多量未払出上限値（例えば「５０」）未満であるか否かを判定する（ステップＳ７０７）。このとき、多量未払出上限値未満であると判定されれば（ステップＳ７０７；Ｙｅｓ）、払出制御フラグ設定部１４１に設けられた多量未払出エラーフラグをクリアしてオフ状態とする（ステップＳ７０８）。これに対して、多量未払出上限値以上であるときには（ステップＳ７０７；Ｎｏ）、多量未払出エラーフラグをオン状態にセットする（ステップＳ７０９）。
図６２は、図６０に示すステップＳ６６２にて実行される払出制御通常処理の一例を示すフローチャートである。この払出制御通常処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、主基板通信エラーフラグがオンとなっているか否かを、例えばＣＰＵ２１４が判定する（ステップＳ７２１）。そして、ステップＳ７２１にて主基板通信エラーフラグがオンであるときには（ステップＳ７２１；Ｙｅｓ）、そのまま払出制御通常処理を終了する。これにより、払出制御基板１５にて主基板１１との間での通信に関するエラーが発生しているときには、賞球や貸し球となる遊技球の払出制御を停止する状態に制御されることになる。
他方、ステップＳ７２１にて主基板通信エラーフラグがオフであるときには（ステップＳ７２１；Ｎｏ）、賞球未払出カウンタの値が「０」以外の値となっているか否かを判定する（ステップＳ７２２）。このとき、賞球未払出カウンタの値が「０」以外の値であれば（ステップＳ７２２；Ｙｅｓ）、例えば払出制御フラグ設定部１４１に設けられた球切れエラーフラグをチェックすることなどにより、球切れ状態となっているか否かを判定する（ステップＳ７２３）。そして、球切れ状態となっているときには（ステップＳ７２３；Ｙｅｓ）、払出制御通常処理を終了する。これに対して、ステップＳ７２３にて球切れ状態ではない場合には（ステップＳ７２３；Ｎｏ）、払出制御プロセスフラグの値を賞球払出動作処理に対応した値である“１”に更新する（ステップＳ７２４）。
また、ステップＳ７２２にて賞球未払出カウンタの値が「０」であるときには（ステップＳ７２２；Ｎｏ）、カードユニット７０から伝送されるＢＲＤＹ信号がオン状態となっているか否かを判定する（ステップＳ７２５）。このとき、ＢＲＤＹ信号がオフ状態であれば（ステップＳ７２５；Ｎｏ）、払出制御通常処理を終了する。これに対して、ステップＳ７２５にてＢＲＤＹ信号がオン状態であるときには（ステップＳ７２５；Ｙｅｓ）、カードユニット７０から伝送される球貸し要求信号（ＢＲＱ信号）がオン状態となっているか否かを判定する（ステップＳ７２６）。そして、球貸し要求信号がオフ状態であるときには（ステップＳ７２６；Ｎｏ）、払出制御通常処理を終了する。
ステップＳ７２６にて球貸し要求信号がオン状態であるときには（ステップＳ７２６；Ｙｅｓ）、例えば払出制御フラグ設定部１４１に設けられた球切れエラーフラグや、カードユニット未接続エラーフラグをチェックすることなどにより、球貸し可能な状態となっているか否かを判定する（ステップＳ７２７）。そして、例えば球切れエラーフラグとカードユニット未接続エラーフラグのいずれかがオン状態となっていることなどにより、球貸し可能な状態ではないと判定されたときには（ステップＳ７２７；Ｎｏ）、払出制御通常処理を終了する。これに対して、ステップＳ７２７にて球貸し可能な状態となっているときには（ステップＳ７２７；Ｙｅｓ）、球貸し未払出カウンタに球貸し用初期値として予め定められたカウント初期値（例えば「２５」）を設定する（ステップＳ７２８）。そして、払出制御プロセスフラグの値を球貸し払出動作処理に対応した値である“２”に更新する（ステップＳ７２９）。
図６３は、図６０に示すステップＳ６６３にて実行される賞球払出動作処理の一例を示すフローチャートである。この賞球払出動作処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、例えばＣＰＵ２１４が図５７に示すステップＳ５５１における入出力処理の実行結果に基づき、払出カウントスイッチ７２からの検出信号がオン状態となっているか否かを判定する（ステップＳ７４１）。そして、払出カウントスイッチ７２からの検出信号がオン状態であるときには（ステップＳ７４１；Ｙｅｓ）、払出制御カウンタ設定部１４３に設けられた払出個数カウンタの値を１加算する（ステップＳ７４２）。これに対して、ステップＳ７４１にて払出カウントスイッチ７２からの検出信号がオフ状態であるときには（ステップＳ７４１；Ｎｏ）、ステップＳ７４２の処理をスキップする。この後、払出制御フラグ設定部１４１に設けられた賞球払出動作プロセスフラグの値に応じて、図６３に示すステップＳ７４３、Ｓ７４４の処理のいずれかを選択して実行する。ここで、ステップＳ７４３の賞球払出回数算出処理は、賞球払出動作プロセスフラグの値が“０”のときに実行される。ステップＳ７４４の賞球払出駆動処理は、賞球払出動作プロセスフラグの値が“１”のときに実行される。
図６４は、図６３に示すステップＳ７４３にて実行される賞球払出回数算出処理の一例を示すフローチャートである。この賞球払出回数算出処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、主基板通信エラーフラグがオンとなっているか否かを、例えばＣＰＵ２１４が判定する（ステップＳ８０１）。そして、ステップＳ８０１にて主基板通信エラーフラグがオンであるときには（ステップＳ８０１；Ｙｅｓ）、そのまま賞球払出回数算出処理を終了する。これにより、払出制御基板１５にて主基板１１との間での通信に関するエラーが発生しているときには、未払出の賞球となる遊技球の払出制御を停止する状態に制御されることになる。
他方、ステップＳ８０１にて主基板通信エラーフラグがオフであるときには（ステップＳ８０１；Ｎｏ）、賞球未払出カウンタの値が払出個数カウンタの値よりも大きな値となっているか否かを判定する（ステップＳ８０２）。ここで、ステップＳ８０２にて賞球未払出カウンタの値が払出個数カウンタの値と等しいか、それよりも小さな値となっているときには（ステップＳ８０２；Ｎｏ）、賞球未払出カウンタの値に対応した遊技球の払出動作が完了したと判断される。このときには、払出制御カウンタ設定部１４３に設けられた払出動作不良回数カウンタをクリアしてカウント値を初期化するとともに（ステップＳ８０３）、賞球未払出カウンタをクリアしてカウント値を初期化する（ステップＳ８０４）。
ステップＳ８０２にて賞球未払出カウンタの値が払出個数カウンタの値よりも大きな値となっているときには（ステップＳ８０２；Ｙｅｓ）、賞球未払出カウンタによってカウントされている遊技球個数のうちに、未だ払出動作が完了していないものが含まれていると判断される。そこで、賞球未払出カウンタの値である未払出数から、払出個数カウンタの値である払出個数を減算することにより、未だ払出動作が完了していない遊技球の個数を特定する（ステップＳ８０５）。続いて、ステップＳ８０５での減算処理により特定された値としての減算値を、払出制御カウンタ設定部１４３に設けられた払出モータ回転カウンタにセットする（ステップＳ８０６）。
ステップＳ８０６の処理に続いて、払出動作不良回数カウンタの値が所定の不良回数上限値（例えば「９」）を超えているか否かを判定する（ステップＳ８０７）。このとき、不良回数上限値を超えていれば（ステップＳ８０７；Ｙｅｓ）、払出制御フラグ設定部１４１に設けられた球詰まりエラーフラグをオン状態にセットするとともに（ステップＳ８０８）、払出動作不良回数カウンタをクリアしてカウント値を初期化する（ステップＳ８０９）。他方、ステップＳ８０７にて不良回数上限値以下であるときには（ステップＳ８０７；Ｎｏ）、賞球となる遊技球の払出動作が可能な状態となっているか否かを判定する（ステップＳ８１０）。具体的な一例として、ステップＳ８１０の処理では、球詰まりエラーフラグや空切りエラーフラグ、球噛みエラーフラグ、球切れエラーフラグ、満タンエラーフラグなどをチェックして、いずれかのエラーフラグがオン状態となっているときには、賞球となる遊技球の払出動作が不可能な状態であると判断する。他方、いずれのエラーフラグもオフ状態となっているときには、賞球となる遊技球の払出動作が可能な状態であると判断する。
ステップＳ８０４の処理を実行した後や、ステップＳ８１０にて払出動作が不可能な状態であるときには（ステップＳ８１０；Ｎｏ）、払出制御プロセスフラグの値を“０”に更新するとともに（ステップＳ８１１）、払出個数カウンタをクリアしてカウント値を初期化する（ステップＳ８１２）。また、払出モータ回転カウンタをクリアしてカウント値を初期化する（ステップＳ８１３）。これに対して、ステップＳ８１０にて払出動作が可能な状態であるときには（ステップＳ８１０；Ｙｅｓ）、ステップＳ８０５にて得られた減算値を賞球未払出カウンタにセットすることにより、賞球未払出カウンタの値を更新する（ステップＳ８１４）。そして、賞球払出動作プロセスフラグの値を賞球払出駆動処理に対応した値である“１”に更新する（ステップＳ８１５）。
図６５は、図６３に示すステップＳ７４４にて実行される賞球払出駆動処理の一例を示すフローチャートである。この賞球払出駆動処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、主基板通信エラーフラグがオンとなっているか否かを、例えばＣＰＵ２１４が判定する（ステップＳ８２１）。ステップＳ８２１にて主基板通信エラーフラグがオフであるときには（ステップＳ８２１；Ｎｏ）、賞球未払出カウンタの値が払出個数カウンタの値よりも大きな値となっているか否かを判定する（ステップＳ８２２）。ここで、ステップＳ８２２にて賞球未払出カウンタの値が払出個数カウンタの値よりも大きな値となっているときには（ステップＳ８２２；Ｙｅｓ）、賞球となる遊技球の正常な払出動作が行われていると判断される。このときには、例えば払出制御タイマ設定部１４２に設けられた払出動作制御タイマによる経過時間の計測が行われているか否か（タイマ値が「０」以外であるか否か）を判定することなどにより、賞球払出動作の完了を待機中であるか否かを判定する（ステップＳ８２３）。
ステップＳ８２３にて賞球払出動作の待機中ではない旨の判定がなされたときには（ステップＳ８２３；Ｎｏ）、例えば払出モータ５１の励磁時間などから、賞球となる遊技球を１個分払い出すための払出動作中であるか否かを判定する（ステップＳ８２４）。そして、遊技球を１個分払い出すための払出動作中ではないときには（ステップＳ８２４；Ｎｏ）、払出モータ回転カウンタの値が「０」であるか否かを判定する（ステップＳ８２５）。ステップＳ８２５にて払出モータ回転カウンタの値が「０」であるときには（ステップＳ８２５；Ｙｅｓ）、払出モータ５１の駆動を停止するための設定を行うとともに（ステップＳ８２６）、払出動作制御タイマに払出完了待ち初期値として予め定められたタイマ初期値をセットして（ステップＳ８２７）、賞球払出駆動処理を終了する。なお、払出完了待ち初期値は、払出モータ５１を駆動することによる遊技球の払出動作を行ってから、払出カウントスイッチ７２により遊技球の払出が検出されるまでに要する最大時間に対応して予め定められたタイマ初期値であればよい。
ステップＳ８２５にて払出モータ回転カウンタの値が「０」以外の値であるときには（ステップＳ８２５；Ｎｏ）、例えば所定の励磁パターンテーブルの先頭アドレスをポインタに設定するなどといった、遊技球を１個分払い出すための払出動作に関する設定を行う（ステップＳ８２８）。このときには、払出モータ回数カウンタの値を１減算することにより更新してから（ステップＳ８２９）、賞球払出駆動処理を終了する。
また、ステップＳ８２４にて遊技球を１個分払い出すための払出動作中であるときには（ステップＳ８２４；Ｙｅｓ）、例えば払出制御フラグ設定部１４１に設けられた各種のエラーフラグの状態を確認することなどにより、払出モータ５１による払出動作にエラーが発生したかどうかをチェックする（ステップＳ８３０）。このとき、払出動作にエラーが発生していれば（ステップＳ８３０；Ｎｏ）、例えばステップＳ８２６と同様にして払出モータ５１の駆動を停止するための設定を行うなど、払出モータ５１による払出動作中に発生したエラーに対応した設定を行う（ステップＳ８３１）。他方、ステップＳ８３０にて払出動作にエラーが発生していないと判定されたときには（ステップＳ８３０；Ｙｅｓ）、ステップＳ８３１の処理をスキップして賞球払出駆動処理を終了する。
ステップＳ８２３にて賞球払出動作の完了を待機中である旨の判定がなされたときには（ステップＳ８２３；Ｙｅｓ）、払出動作制御タイマの値を、例えば１減算するなどして更新する（ステップＳ８３２）。続いて、払出個数カウンタの値が賞球未払出カウンタの値に達しているか否かを判定する（ステップＳ８３３）。このとき、払出個数カウンタの値が賞球未払出カウンタの値に達していれば（ステップＳ８３３；Ｙｅｓ）、払い出すべき賞球としての遊技球の払出が正常に完了したと判断して、賞球払出制御プロセスフラグの値を“０”に更新した後（ステップＳ８３４）、賞球払出駆動処理を終了する。他方、ステップＳ８３３にて払出個数カウンタの値が賞球未払出カウンタの値に達していなければ（ステップＳ８３３；Ｎｏ）、例えばステップＳ８３２での更新により払出動作制御タイマがタイムアウトしたか否かを判定することなどにより、払出完了待ち時間が経過したか否かを判定する（ステップＳ８３５）。このとき、払出完了待ち時間が経過していなければ（ステップＳ８３５；Ｎｏ）、賞球払出駆動処理を終了する。これに対して、ステップＳ８３５にて払出完了待ち時間が経過しているときには（ステップＳ８３５；Ｙｅｓ）、払出モータ５１を駆動することにより既に払い出された遊技球として払出個数カウンタでカウントされた遊技球の個数が、払い出すべき賞球として賞球未払出カウンタでカウントされた遊技球の個数に達するより以前に、賞球払出動作の完了を待機する待ち時間が経過したと判断される。このときには、払出動作不良回数カウンタの値を１加算して更新した後（ステップＳ８２６）、ステップＳ８３４の処理に進んで、賞球払出制御プロセスフラグの値を“０”に更新する。
なお、図６３に示すステップＳ７４３の賞球払出回数算出処理が実行された後、ステップＳ８２５にて払出モータ回転カウンタの値が「０」である旨の判定がなされるより前の段階で図５８に示すステップＳ６１１にて払出数指定コマンドを受信した旨の判定がなされた場合には、払出個数カウンタによってカウントされた遊技球の個数が賞球未払出カウンタによってカウントされた遊技球の個数に達するより以前に、払出モータ回転カウンタの値が「０」となり、ステップＳ８３５にて払出完了待ち時間が経過したと判定されることがある。この実施の形態では、図６４に示すステップＳ８０７にて払出動作不良回数カウンタの値と比較される不良回数上限値を適切な値（例えば「９」）に定めておくことで、途中で払出数指定コマンドを受信した場合でも直ちにエラーと判定されることを防止しつつ、払出装置における球詰まりなどの発生による払出動作の不良を適切に検出することができる。
ステップＳ８２１にて主基板通信エラーフラグがオンであるときや（ステップＳ８２１；Ｙｅｓ）、ステップＳ８２２にて賞球未払出カウンタの値が払出個数カウンタの値と等しいか、それよりも小さな値となっているときには（ステップＳ８２２；Ｎｏ）、ステップＳ８２６と同様にして払出モータ５１の駆動を停止するための設定を行うとともに（ステップＳ８３７）、賞球払出動作プロセスフラグの値を“０”に更新する（ステップＳ８３８）。このように、ステップＳ８２１にて主基板通信エラーフラグがオンであるときにはステップＳ８３７の処理に進んで払出モータ５１の駆動を停止することにより、払出制御基板１５にて主基板１１との間での通信に関するエラーが発生しているときに、未払出の賞球となる遊技球の払出制御を停止する状態に制御することができる。
図６６は、図６０に示すステップＳ６６４にて実行される球貸し払出動作処理の一例を示すフローチャートである。この球貸し払出動作処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、例えばＣＰＵ２１４が図５７に示すステップＳ５５１における入出力処理の実行結果に基づき、払出カウントスイッチ７２からの検出信号がオン状態となっているか否かを判定する（ステップＳ７６１）。そして、払出カウントスイッチ７２からの検出信号がオン状態であるときには（ステップＳ７６１；Ｙｅｓ）、払出制御カウンタ設定部１４３に設けられた払出個数カウンタの値を１加算する（ステップＳ７６２）。これに対して、ステップＳ７６１にて払出カウントスイッチ７２からの検出信号がオフ状態であるときには（ステップＳ７６１；Ｎｏ）、ステップＳ７６２の処理をスキップする。この後、払出制御フラグ設定部１４１に設けられた球貸し動作プロセスフラグの値に応じて、図６６に示すステップＳ７６３、Ｓ７６４の処理のいずれかを選択して実行する。ここで、ステップＳ７６３の球貸し払出回数算出処理は、球貸し動作プロセスフラグの値が“０”のときに実行される。ステップＳ７６４の球貸し払出駆動処理は、球貸し動作プロセスフラグの値が“１”のときに実行される。
図６７は、図６６に示すステップＳ７６３にて実行される球貸し払出回数算出処理の一例を示すフローチャートである。この球貸し払出回数算出処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、球貸し未払出カウンタの値が払出個数カウンタの値よりも大きな値となっているか否かを、例えばＣＰＵ２１４が判定する（ステップＳ８４１）。ここで、ステップＳ８４１にて球貸し未払出カウンタの値が払出個数カウンタの値と等しいか、それよりも小さな値となっているときには（ステップＳ８４１；Ｎｏ）、球貸し未払出カウンタの値に対応した遊技球の払出動作が完了したと判断される。このときには、払出動作不良回数カウンタをクリアしてカウント値を初期化するとともに（ステップＳ８４２）、球貸し未払出カウンタをクリアしてカウント値を初期化する（ステップＳ８４３）。
他方、ステップＳ８４１にて球貸し未払出カウンタの値が払出個数カウンタの値よりも大きな値となっているときには（ステップＳ８４１；Ｙｅｓ）、球貸し未払出カウンタによってカウントされている遊技球個数のうちに、未だ払出動作が完了していないものが含まれていると判断される。そこで、球貸し未払出カウンタの値である未払出数から、払出個数カウンタの値である払出個数を減算することにより、未だ払出動作が完了していない遊技球の個数を特定する（ステップＳ８４４）。続いて、ステップＳ８４４での減算処理により特定された値としての減算値を、払出モータ回転カウンタにセットする（ステップＳ８４５）。
ステップＳ８４５の処理に続いて、払出動作不良回数カウンタの値が所定の不良回数上限値（例えば「９」）を超えているか否かを判定する（ステップＳ８４６）。このとき、不良回数上限値を超えていれば（ステップＳ８４６；Ｙｅｓ）、球詰まりエラーフラグをオン状態にセットするとともに（ステップＳ８４７）、払出動作不良回数カウンタをクリアしてカウント値を初期化する（ステップＳ８４８）。他方、ステップＳ８４６にて不良回数上限値以下であるときには（ステップＳ８４６；Ｎｏ）、貸し球となる遊技球の払出動作が可能な状態となっているか否かを判定する（ステップＳ８４９）。具体的な一例として、ステップＳ８４９の処理では、球詰まりエラーフラグや空切りエラーフラグ、球噛みエラーフラグ、球切れエラーフラグ、満タンエラーフラグ、カードユニット未接続エラーフラグなどをチェックして、いずれかのエラーフラグがオン状態となっているときには、貸し球となる遊技球の払出動作が不可能な状態であると判断する。他方、いずれのエラーフラグもオフ状態となっているときには、貸し球となる遊技球の払出動作が可能な状態であると判断する。
ステップＳ８４３の処理を実行した後や、ステップＳ８４９にて払出動作が不可能な状態であるときには（ステップＳ８４９；Ｎｏ）、払出制御プロセスフラグの値を“０”に更新するとともに（ステップＳ８５０）、払出個数カウンタをクリアしてカウント値を初期化する（ステップＳ８５１）。また、払出モータ回転カウンタをクリアしてカウント値を初期化する（ステップＳ８５２）。これに対して、ステップＳ８４９にて払出動作が可能な状態であるときには（ステップＳ８４９；Ｙｅｓ）、ステップＳ８４４にて得られた減算値を賞球未払出カウンタにセットすることにより、球貸し未払出カウンタの値を更新する（ステップＳ８５３）。そして、球貸し動作プロセスフラグの値を球貸し払出駆動処理に対応した値である“１”に更新する（ステップＳ８５４）。
図６８は、図６６に示すステップＳ７６４にて実行される球貸し払出駆動処理の一例を示すフローチャートである。この球貸し払出駆動処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、球貸し未払出カウンタの値が払出個数カウンタの値よりも大きな値となっているか否かを、例えばＣＰＵ２１４が判定する（ステップＳ８６１）。ここで、ステップＳ８６１にて球貸し未払出カウンタの値が払出個数カウンタの値よりも大きな値となっているときには（ステップＳ８６１；Ｙｅｓ）、貸し球となる遊技球の正常な払出動作が行われていると判断される。このときには、例えば払出制御タイマ設定部１４２に設けられた払出動作制御タイマによる経過時間の計測が行われているか否か（タイマ値が「０」以外であるか否か）を判定することなどにより、球貸しにおける払出動作の完了を待機中であるか否かを判定する（ステップＳ８６２）。
ステップＳ８６２にて払出動作の待機中ではない旨の判定がなされたときには（ステップＳ８６２；Ｎｏ）、例えば払出モータ５１の励磁時間などから、貸し球となる遊技球を１個分払い出すための払出動作中であるか否かを判定する（ステップＳ８６３）。そして、遊技球を１個分払い出すための払出動作中ではないときには（ステップＳ８６３；Ｎｏ）、払出モータ回転カウンタの値が「０」であるか否かを判定する（ステップＳ８６４）。ステップＳ８６４にて払出モータ回転カウンタの値が「０」であるときには（ステップＳ８６４；Ｙｅｓ）、払出モータ５１の駆動を停止するための設定を行うとともに（ステップＳ８６５）、払出動作制御タイマに払出完了待ち初期値として予め定められたタイマ初期値をセットして（ステップＳ８６６）、球貸し払出駆動処理を終了する。
ステップＳ８６４にて払出モータ回転カウンタの値が「０」以外の値であるときには（ステップＳ８６４；Ｎｏ）、例えば所定の励磁パターンテーブルの先頭アドレスをポインタに設定するなどといった、遊技球を１個分払い出すための払出動作に関する設定を行う（ステップＳ８６７）。このときには、払出モータ回数カウンタの値を１減算することにより更新してから（ステップＳ８６８）、球貸し払出駆動処理を終了する。
また、ステップＳ８６３にて遊技球を１個分払い出すための払出動作中であるときには（ステップＳ８６３；Ｙｅｓ）、例えば払出制御フラグ設定部１４１に設けられた各種のエラーフラグの状態を確認することなどにより、払出モータ５１による払出動作にエラーが発生したかどうかをチェックする（ステップＳ８６９）。このとき、払出動作にエラーが発生していれば（ステップＳ８６９；Ｎｏ）、例えばステップＳ８６５と同様にして払出モータ５１の駆動を停止するための設定を行うなど、払出モータ５１による払出動作中に発生したエラーに対応した設定を行う（ステップＳ８７０）。他方、ステップＳ８６９にて払出動作にエラーが発生していないと判定されたときには（ステップＳ８６９；Ｙｅｓ）、ステップＳ８７０の処理をスキップして球貸し払出駆動処理を終了する。
ステップＳ８６２にて球貸しにおける払出動作の完了を待機中である旨の判定がなされたときには（ステップＳ８６２；Ｙｅｓ）、払出動作制御タイマの値を、例えば１減算するなどして更新する（ステップＳ８７１）。続いて、払出個数カウンタの値が球貸し未払出カウンタの値に達しているか否かを判定する（ステップＳ８７２）。このとき、払出個数カウンタの値が球貸し未払出カウンタの値に達していれば（ステップＳ８７２；Ｙｅｓ）、払い出すべき貸し球としての遊技球の払出が正常に完了したと判断して、球貸し動作プロセスフラグの値を“０”に更新した後（ステップＳ８７３）、球貸し払出駆動処理を終了する。他方、ステップＳ８７２にて払出個数カウンタの値が球貸し未払出カウンタの値に達していなければ（ステップＳ８７２；Ｎｏ）、例えばステップＳ８７１での更新により払出動作制御タイマがタイムアウトしたか否かを判定することなどにより、払出完了待ち時間が経過したか否かを判定する（ステップＳ８７４）。このとき、払出完了待ち時間が経過していなければ（ステップＳ８７４；Ｎｏ）、賞球払出駆動処理を終了する。これに対して、ステップＳ８７４にて払出完了待ち時間が経過しているときには（ステップＳ８７４；Ｙｅｓ）、払出モータ５１を駆動することにより既に払い出された遊技球として払出個数カウンタでカウントされた遊技球の個数が、払い出すべき貸し球として球貸し未払出カウンタでカウントされた遊技球の個数に達するより以前に、球貸しにおける払出動作の完了を待機する待ち時間が経過したと判断される。このときには、払出動作不良回数カウンタの値を１加算して更新した後（ステップＳ８７５）、ステップＳ８７３の処理に進んで、球貸し動作プロセスフラグの値を“０”に更新する。
ステップＳ８６１にて球貸し未払出カウンタの値が払出個数カウンタの値と等しいか、それよりも小さな値となっているときには（ステップＳ８６１；Ｎｏ）、ステップＳ８６５と同様にして払出モータ５１の駆動を停止するための設定を行うとともに（ステップＳ８７６）、球貸し動作プロセスフラグの値を“０”に更新する（ステップＳ８７７）。
図５７に示すステップＳ５５６にて実行される７セグ表示処理では、例えば払出制御用マイクロコンピュータ１５０に設けられたＣＰＵ２１４が払出制御フラグ設定部１４１に設けられた各種のエラーフラグの状態をチェックする。そして、オン状態となっているエラーフラグに対応してエラー表示用ＬＥＤ７４の点灯動作を制御するための制御データを、払出制御用マイクロコンピュータ１５０に設けられた所定の出力ポートにセットする。図６９は、エラーの種類とエラー表示用ＬＥＤ７４の表示との関係などを示す説明図である。
図６９に示すように、主基板通信エラーフラグがオン状態になった場合には、払出制御用マイクロコンピュータ１５０は、主基板通信エラーとして、エラー表示用ＬＥＤ７４に「０」を表示する制御を行う。球切れエラーフラグがオン状態になった場合には、球切れエラーとして、エラー表示用ＬＥＤ７４に「１」を表示する制御を行う。球噛みエラーフラグがオン状態になった場合には、球噛みエラーとして、エラー表示用ＬＥＤ７４に「２」を表示する制御を行う。空切りエラーフラグがオン状態になった場合には、空切りエラーとして、エラー表示用ＬＥＤ７４に「３」を表示する制御を行う。シリアル通信エラーフラグがオン状態になった場合には、シリアル通信エラーとして、エラー表示用ＬＥＤ７４に「４」を表示する制御を行う。球詰まりエラーフラグがオン状態になった場合には、球詰まりエラーとして、エラー表示用ＬＥＤ７４に「５」を表示する制御を行う。カードユニット未接続エラーフラグがオン状態になった場合には、カードユニット未接続エラーとして、エラー表示用ＬＥＤ７４に「７」を表示する制御を行う。多量未払出エラーフラグがオン状態になった場合には、多量未払出エラーとして、エラー表示用ＬＥＤ７４に「９」を表示する制御を行う。
図７０は、図５７に示すステップＳ５５７にて実行される払出側送信処理の一例を示すフローチャートである。この払出側送信処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、シリアル通信エラーフラグがオンとなっているか否かを、例えばＣＰＵ２１４が判定する（ステップＳ６７１）。このとき、シリアル通信エラーフラグがオンであれば（ステップＳ６７１；Ｙｅｓ）、シリアル通信回路２１８を用いて主基板１１に対して払出通知コマンドを送信することができないと判断して、払出側送信処理を終了する。
他方、ステップＳ６７１にてシリアル通信エラーフラグがオフであるときには（ステップＳ６７１；Ｎｏ）、払出制御フラグ設定部１４１に設けられたシリアル通信エラーフラグ以外のエラーフラグがオン状態となっているか否かを判定する（ステップＳ６７２）。このとき、いずれかのエラーフラグがオンとなっていれば（ステップＳ６７２；Ｙｅｓ）、主基板１１に対して払出エラー通知コマンドを送信するための設定を行う（ステップＳ６７３）。具体的な一例として、ステップＳ６７３の処理では、ＲＯＭ２１５に格納された払出エラー通知コマンド設定テーブルの先頭アドレスをポインタに設定し、払出エラー通知コマンド設定テーブルの内容に基づき、コマンド送信用の制御データを払出制御バッファ設定部１４４に設けられた送信コマンドバッファにセットする。これに対して、ステップＳ６７２にていずれのエラーフラグもオフであるときには（ステップＳ６７２；Ｎｏ）、ステップＳ６７３の処理をスキップする。
この後、例えば払出制御タイマ設定部１４２に設けられた送信動作制御タイマによる経過時間の計測が行われているか否か（タイマ値が「０」以外であるか否か）を判定することなどにより、払出通知コマンドの送信完了を待機中であるか否かを判定する（ステップＳ６７４）。ステップＳ６７４にて送信完了の待機中ではない旨の判定がなされたときには（ステップＳ６７４；Ｎｏ）、例えばＣＰＵ２１４が払出制御カウンタ設定部１４３に設けられたコマンド送信待ちカウンタのカウント値が「０」以外であるか否かを判定することなどにより、送信コマンドがあるか否かを判定する（ステップＳ６７５）。このとき、送信コマンドがない旨の判定がなされると（ステップＳ６７５；Ｎｏ）、払出側送信処理を終了する。
ステップＳ６７５にて送信コマンドがある旨の判定がなされたときには（ステップＳ６７５；Ｙｅｓ）、払出制御フラグ設定部１４１に設けられた送信設定可能フラグがオンとなっているか否かを判定する（ステップＳ６７６）。このとき、送信設定可能フラグがオフであれば（ステップＳ６７６；Ｎｏ）、シリアル通信回路２１８にコマンド送信用のデータを設定するための準備ができていないと判断して、払出側送信処理を終了する。他方、ステップＳ６７６にて送信設定可能フラグがオンであるときには（ステップＳ６７６；Ｙｅｓ）、送信設定可能フラグをクリアしてオフ状態とする（ステップＳ６７７）。
ステップＳ６７７の処理を実行した後には、払出制御バッファ設定部１４４に設けられた送信コマンドバッファのうちでコマンド送信待ちカウンタの値に対応したものから格納データを読出し（ステップＳ６７８）、読出したデータをシリアル通信回路２１８に設けられたシリアル通信データレジスタにセットする（ステップＳ６７９）。また、コマンド送信待ちカウンタの値を、例えばステップＳ６７８にて読出した格納データの個数だけ減算するなどして更新する（ステップＳ６８０）。続いて、送信動作制御タイマに送信完了待ち初期値として予め定められたタイマ初期値をセットして（ステップＳ６８１）、払出側送信処理を終了する。
また、ステップＳ６７４にて送信完了の待機中である旨の判定がなされたときには（ステップＳ６７４；Ｙｅｓ）、払出制御フラグ設定部１４１に設けられた送信完了フラグがオンとなっているか否かを、例えばＣＰＵ２１４が判定する（ステップＳ６８２）。ステップＳ６８２にて送信完了フラグがオンであるときには（ステップＳ６８２；Ｙｅｓ）、送信完了フラグをクリアしてオフ状態にするとともに（ステップＳ６８３）、送信動作制御タイマを初期化した後（ステップＳ６８４）、前述したステップＳ６７５の処理に進む。
ステップＳ６８２にて送信完了フラグがオフであるときには（ステップＳ６８２；Ｎｏ）、送信動作制御タイマの値を、例えば１減算するなどして更新する（ステップＳ６８５）。そして、例えばステップＳ６８５での更新により払出用通信制御タイマがタイムアウトしたか否かを判定することなどにより、送信完了待ち時間が経過したか否かを判定する（ステップＳ６８６）。このとき、送信完了待ち時間が経過していれば（ステップＳ６８６；Ｙｅｓ）、主基板１１に対する払出通知コマンドの送信が送信完了待ち時間内に完了できなかったと判断して、主基板通信エラーフラグをオン状態にセットする（ステップＳ６８７）。他方、ステップＳ６８６にて送信完了待ち時間が経過していなければ（ステップＳ６８６；Ｎｏ）、ステップＳ６８７の処理をスキップして払出側送信処理を終了する。
図７１は、図５７に示すステップＳ５５８にて実行される払出側エラー解除処理の一例を示すフローチャートである。この払出側エラー解除処理を開始すると、払出制御用マイクロコンピュータ１５０では、まず、例えばＣＰＵ２１４が図５７に示すステップＳ５５１における入出力処理の実行結果に基づき、エラー解除スイッチ７３からの検出信号がオン状態となっているか否かを判定する（ステップＳ６９１）。このとき、エラー解除スイッチ７３からの検出信号がオフ状態であれば（ステップＳ６９１；Ｎｏ）、そのまま払出側エラー解除処理を終了する。
他方、ステップＳ６９１にてエラー解除スイッチ７３からの検出信号がオン状態となっているときには（ステップＳ６９１；Ｙｅｓ）、主基板通信エラーフラグがオンとなっているか否かを判定する（ステップＳ６９２）。そして、主基板通信エラーフラグがオンであるときには（ステップＳ６９２；Ｙｅｓ）、主基板通信エラーフラグをクリアしてオフ状態とする（ステップＳ６９３）。続いて、払出制御フラグ設定部１４１に設けられたシリアル通信エラーフラグがオンとなっているか否かを判定する（ステップＳ６９４）。このとき、シリアル通信エラーフラグがオンであれば（ステップＳ６９４；Ｙｅｓ）、所定のシリアル通信初期設定処理を実行することにより（ステップＳ６９５）、シリアル通信回路２１８の初期設定を行う。ここで、ステップＳ６９５にて実行されるシリアル通信初期設定処理は、例えば図３０に示すステップＳ２６や図５３に示すステップＳ４８５にて実行されるシリアル通信初期設定処理を、払出制御用マイクロコンピュータ１５０に適合させた処理であればよい。ステップＳ６９５の処理を実行したときには、払出制御フラグ設定部１４１に設けられたシリアル通信エラーフラグをクリアしてオフ状態とする（ステップＳ６９６）。
また、ステップＳ６９２にて主基板通信エラーフラグがオフであるときや（ステップＳ６９２；Ｎｏ）、ステップＳ６９４にてシリアル通信エラーフラグがオフであるとき（ステップＳ６９４；Ｎｏ）、あるいはステップＳ６９６の処理を実行した後には、その他にエラー解除スイッチ７３の操作により解除可能なエラーが発生しているか否かを判定する（ステップＳ６９７）。具体的な一例として、ステップＳ６９７の処理では、払出制御フラグ設定部１４１に設けられた球噛みエラーフラグや球詰まりエラーフラグ、空切りエラーフラグなどといった、所定のエラーフラグがオンとなっているか否かを判定し、いずれかのエラーフラグがオンとなっているときには、エラー解除スイッチ７３の操作により解除可能なエラーが発生していると判定する。
ステップＳ６９７にて解除可能なエラーが発生している旨の判定がなされたときには（ステップＳ６９７；Ｙｅｓ）、例えば対応するエラーフラグをクリアしたり、払出モータ５１の駆動制御を行ったりするなど、発生したエラーを解除するための設定を行う（ステップＳ６９８）。他方、ステップＳ６９７にて解除可能なエラーが発生していない旨の判定がなされたときには（ステップＳ６９７；Ｎｏ）、ステップＳ６９８の処理をスキップして、払出側エラー解除処理を終了する。
次に、演出制御基板１２における動作を説明する。演出制御基板１２では、電源基板１０からの電力供給が開始され演出制御用マイクロコンピュータ１２０へのリセット信号がハイレベル（オフ状態）になったことに応じて、演出制御用マイクロコンピュータ１２０が起動し、図７２のフローチャートに示すような演出制御メイン処理が実行される。図７２に示す演出制御メイン処理を開始すると、演出制御用マイクロコンピュータ１２０では、まず、ＲＡＭ１２２のクリアや各種初期値の設定、また演出制御の実行間隔を決めるためのタイマ初期設定等を行う初期化処理を実行する（ステップＳ９０１）。その後、演出制御用マイクロコンピュータ１２０は、例えばタイマ割込みフラグを監視することなどにより、タイマ割込みが発生したか否かを判定する（ステップＳ９０２）。そして、タイマ割込みが発生するまでは（ステップＳ９０２；Ｎｏ）、ステップＳ９０２の処理を繰り返し実行するループ処理に入る。タイマ割込みが発生したときには（ステップＳ９０２；Ｙｅｓ）、タイマ割込みフラグをクリアしてオフ状態とした後（ステップＳ９０３）、以下のような演出制御処理を実行する。
ここで、演出制御用マイクロコンピュータ１２０におけるタイマ割込みは、例えば２ミリ秒ごとに発生する。すなわち、演出制御処理は、例えば２ミリ秒ごとに実行される。この実施の形態では、タイマ割込みの発生に応答して所定のタイマ割込み処理が実行されることにより、タイマ割込みフラグがオン状態にセットされ、具体的な演出制御処理は演出制御メイン処理内において実行される。これに対して、タイマ割込み処理内において演出制御処理が実行されるようにしてもよい。
演出制御処理において、演出制御用マイクロコンピュータ１２０では、まず、例えばＣＰＵ１２３が主基板１１から中継基板１８を介して受信した演出制御コマンドを解析するための演出コマンド解析処理を実行する（ステップＳ９０４）。続いて、演出制御用マイクロコンピュータ１２０では、例えばＣＰＵ１２３が演出制御プロセス処理を実行する（ステップＳ９０５）。演出制御プロセス処理では、演出用の電気部品となる画像表示装置５やスピーカ８Ｌ、８Ｒ、遊技効果ランプ９などの制御状態に応じて、各種の処理が選択されて実行される。この後、演出制御用マイクロコンピュータ１２０においてカウントされる各種の乱数を更新するための乱数更新処理が実行される（ステップＳ９０６）。さらに、主基板１１からの演出制御コマンドによる報知指示などに基づく報知動作を制御するための報知処理を実行する（ステップＳ９０７）。
図７３は、図７２に示すステップＳ９０５にて実行される演出制御プロセス処理の一例を示すフローチャートである。この演出制御プロセス処理において、演出制御用マイクロコンピュータ１２０では、例えばＣＰＵ１２３がＲＡＭ１２２の所定領域（演出制御フラグ設定領域など）に設けられた演出制御プロセスフラグの値に応じて、以下のようなステップＳ９２０〜Ｓ９２５の各処理を実行する。
ステップＳ９２０の可変表示開始コマンド受信待ち処理は、演出制御プロセスフラグの値が“０”のときに実行される。この可変表示開始コマンド受信待ち処理において、演出制御用マイクロコンピュータ１２０では、例えばＣＰＵ１２３が主基板１１から送信された可変表示開始コマンドを受信したか否かを判定する。そして、可変表示開始コマンドを受信していないときには、そのまま可変表示開始コマンド受信待ち処理を終了する。他方、可変表示開始コマンドを受信したときには、演出制御プロセスフラグの値を“１”に更新する。
ステップＳ９２１の演出表示制御設定処理は、演出制御プロセスフラグの値が“１”のときに実行される。この演出表示制御設定処理は、特別図柄表示装置４による特図ゲームにて特別図柄が変動表示されることに対応して、画像表示装置５における飾り図柄の可変表示を含めた各種の表示による演出を行うために、画像表示装置５の表示動作を設定するための処理を含んでいる。具体的な一例として、ステップＳ９２１の演出表示制御設定処理では、まず、主基板１１からの可変表示開始コマンドにより指定された可変表示パターンが大当りパターンであるか否かを判定し、大当りパターンではないと判定されたときには、リーチハズレパターンであるか否かを判定する。そして、リーチハズレパターンではないと判定されたときには、通常ハズレパターンが指定されたものと判断して、通常ハズレ組合せとなる確定飾り図柄を決定するための通常ハズレ図柄決定処理を実行する。また、可変表示開始コマンドにより指定された可変表示パターンがリーチハズレパターンであるときには、リーチハズレ組合せとなる確定飾り図柄を決定するためのリーチハズレ図柄決定処理を実行する。
さらに、可変表示開始コマンドにより指定された可変表示パターンが大当りパターンであるときには、大当り組合せとなる確定飾り図柄を決定するための大当り図柄決定処理を実行する。このときには、例えばＣＰＵ１２３が主基板１１から送信された表示結果通知コマンドを読み取ることなどにより、遊技状態が高確率状態となる確変大当りであるか、高確率状態にはならない通常大当りであるかを判定する。そして、確変大当りであると判定したときには、例えば図柄番号が奇数である確変図柄としての飾り図柄「１」、「３」、「５」、「７」または「９」のうちで、同一の確変図柄を、画像表示装置５における飾り図柄の可変表示における表示結果として「左」、「中」、「右」の各可変表示部にて導出表示する確定飾り図柄に決定する。他方、通常大当りであると判定したときには、例えば図柄番号が偶数である通常図柄としての飾り図柄「０」、「２」、「４」、「６」または「８」のうちで、同一の通常図柄を、画像表示装置５における飾り図柄の可変表示における表示結果として「左」、「中」、「右」の各可変表示部にて導出表示する確定飾り図柄に決定する。
これらの処理を実行することにより確定飾り図柄を決定した後、演出表示制御設定処理では、可変表示開始コマンドにより指定された可変表示パターンに対応する図柄表示制御パターンを決定し、その図柄表示制御パターンに対応した描画コマンドをＶＤＰに送出するなどして、飾り図柄の可変表示を開始するための設定を行う。このときには、図柄表示制御パターンに対応して飾り図柄の可変表示時間を計測するためのタイマ設定なども行われる。この後、演出制御プロセスフラグの値を“２”に更新して、演出表示制御設定処理を終了する。
ステップＳ９２２の飾り図柄可変表示処理は、演出制御プロセスフラグの値が“２”のときに実行される。この飾り図柄可変表示処理では、例えば飾り図柄の可変表示を開始してからの経過時間に応じて図柄表示制御パターンにおける読出位置を切り替え、その読出位置から読み出された表示制御データに対応する描画コマンドをＶＤＰに送出するなどして、画像表示装置５における表示動作の制御を行う。そして、飾り図柄の可変表示を終了するタイミングに達すると、大当り開始コマンド受信待ち時間の設定を行うとともに、演出制御プロセスフラグの値を“３”に更新する。
ステップＳ９２３の飾り図柄停止時処理は、演出制御プロセスフラグの値が“３”のときに実行される。この飾り図柄停止時処理では、主基板１１から送信された大当り開始コマンドの受信があったか否かを判定する。そして、大当り開始コマンドを受信せずに大当り開始コマンド受信待ち時間が経過したときには、飾り図柄の可変表示結果がハズレであると判断して、演出制御プロセスフラグの値を“０”に更新する。また、飾り図柄停止時処理にて大当り開始コマンドを受信した旨の判定がなされたときには、飾り図柄の可変表示結果が大当りであると判断して、演出制御プロセスフラグの値を“４”に更新する。
ステップＳ９２４の大当り演出処理は、演出制御プロセスフラグの値が“４”のときに実行される。この大当り演出処理では、画像表示装置５における表示動作を制御することにより、大当り遊技状態に応じた画像を表示する制御を行う。そして、主基板１１からの大当り終了コマンドを受信したか否かの判定を行い、受信した旨の判定がなされたときには、演出制御プロセスフラグの値を“５”に更新する。
ステップＳ９２５の大当り終了演出処理は、演出制御プロセスフラグの値が“５”のときに実行される。この大当り終了演出処理は、画像表示装置５にて大当り遊技状態が終了した旨を報知する演出表示などを実行するための制御を行う処理を含んでいる。その後、各種の演出表示が終了したときには、演出制御プロセスフラグの値を“０”に更新する。
図７４及び図７５は、図７２に示すステップＳ９０７にて実行される報知処理の一例を示すフローチャートである。この報知処理を開始すると、演出制御用マイクロコンピュータ１２０では、まず、例えばＣＰＵ１２３が主基板１１からの復旧報知コマンドを受信したか否かを判定する（図７４のステップＳ９４１）。そして、復旧報知コマンドを受信したときには（ステップＳ９４１；Ｙｅｓ）、図７６（Ａ）に例示するような復旧画面となる画像を画像表示装置５に表示させるための設定を行う（ステップＳ９４２）。他方、ステップＳ９４１にて復旧報知コマンドを受信していないときには（ステップＳ９４１；Ｎｏ）、主基板１１からの初期化通知コマンドを受信したか否かを判定する（ステップＳ９４３）。このとき、初期化通知コマンドを受信していれば（ステップＳ９４３；Ｙｅｓ）、図７６（Ｂ）に例示するような初期化画面となる画像（例えば初期設定飾り図柄として予め定められた組み合わせの飾り図柄の停止表示画像）を画像表示装置５に表示させるための設定を行う（ステップＳ９４４）。
演出制御用マイクロコンピュータ１２０では、例えばＣＰＵ１２３が復旧画面や初期化画面を表示させる設定を行った後、予め定められた表示期間が経過したときに、それらの表示を消去するように制御を行ってもよい。あるいは、復旧画面や初期化画面の表示を開始した後、主基板１１からの可変表示開始コマンドを受信するまでは、それらの表示を継続して行うようにしてもよい。予め定められた表示期間が経過したときに表示を消去する場合には、その後、デモンストレーション画面となる所定の画像を画像表示装置５に表示させるようにしてもよい。なお、予め定められた表示期間が経過したときに表示を消去する場合であっても、その表示期間が経過するより以前に主基板１１からの可変表示開始コマンドを受信したときには、その可変表示開始コマンドを受信したことに基づく飾り図柄の可変表示を開始できるようにすればよい。
ステップＳ９４３にて初期化通知コマンドを受信していないときや（ステップＳ９４３；Ｎｏ）、ステップＳ９４２、Ｓ９４４の処理のいずれかを実行した後には、シリアル通信エラーの報知を行っているか否かを、例えばＣＰＵ１２３が所定の報知中フラグをチェックすることなどにより、判定する（ステップＳ９４５）。このとき、シリアル通信エラーの報知を行っていれば（ステップＳ９４５；Ｙｅｓ）、主基板１１からのシリアル通信異常報知終了コマンドを受信したか否かを判定する（ステップＳ９４６）。そして、シリアル通信異常報知終了コマンドを受信していなければ（ステップＳ９４６；Ｎｏ）、報知処理を終了する。他方、ステップＳ９４６にてシリアル通信異常報知終了コマンドを受信したときには（ステップＳ９４６；Ｙｅｓ）、例えば画像表示装置５における表示動作を初期化する設定などといった、シリアル通信の異常発生を報知する動作を終了させるための設定を行う（ステップＳ９４７）。
ステップＳ９４５にてシリアル通信エラーの報知を行っていない旨の判定がなされたときや（ステップＳ９４５；Ｎｏ）、ステップＳ９４７の処理を実行した後には、主基板１１からのシリアル通信異常報知開始コマンドを受信したか否かを判定する（ステップＳ９４８）。そして、シリアル通信異常報知開始コマンドを受信したときには（ステップＳ９４８；Ｙｅｓ）、図７６（Ｃ）に例示するようなシリアル通信異常報知画面となる画像を画像表示装置５に表示させるための設定を行う（ステップＳ９４９）。
ステップＳ９４８にてシリアル通信異常報知開始コマンドを受信していないときには（ステップＳ９４８；Ｎｏ）、主基板１１の側（メイン側）における払出制御に関する異常発生の報知（メイン側払出異常報知）を行っているか否かを、例えばＣＰＵ１２３が所定の報知中フラグをチェックすることなどにより、判定する（ステップＳ９５０）。このとき、メイン側払出異常報知を行っていれば（ステップＳ９５０；Ｙｅｓ）、主基板１１からのメイン側払出異常報知終了コマンドを受信したか否かを判定する（ステップＳ９５１）。このとき、メイン側払出異常報知終了コマンドを受信していなければ（ステップＳ９５１；Ｎｏ）、報知処理を終了する。他方、ステップＳ９５１にてメイン側払出異常報知終了コマンドを受信したときには（ステップＳ９５１；Ｙｅｓ）、例えば画像表示装置５における表示動作を初期化する設定などといった、メイン側払出異常報知を終了させるための設定を行う（ステップＳ９５２）。
ステップＳ９５０にてメイン側払出異常報知を行っていない旨の判定がなされたときや（ステップＳ９５０；Ｎｏ）、ステップＳ９５２の処理を実行した後には、主基板１１からのメイン側払出異常報知開始コマンドを受信したか否かを判定する（ステップＳ９５３）。そして、メイン側払出異常報知開始コマンドを受信したときには（ステップＳ９５３；Ｙｅｓ）、図７６（Ｄ）に例示するようなメイン側払出異常報知画面となる画像を画像表示装置５に表示させるための設定を行う（ステップＳ９５４）。
ステップＳ９５３にてメイン側払出異常報知開始コマンドを受信していないときには（ステップＳ９５３；Ｎｏ）、払出制御基板１５の側（払出側）における各種制御に関する異常発生の報知（払出側異常報知）を行っているか否かを、例えばＣＰＵ１２３が所定の報知中フラグをチェックすることなどにより、判定する（図７５のステップＳ９５５）。このとき、払出側異常報知を行っていれば（ステップＳ９５５；Ｙｅｓ）、主基板１１からの払出側異常報知終了コマンドを受信したか否かを判定する（ステップＳ９５６）。このとき、払出側異常報知終了コマンドを受信していなければ（ステップＳ９５６；Ｎｏ）、報知処理を終了する。他方、ステップＳ９５６にて払出側異常報知終了コマンドを受信したときには（ステップＳ９５６；Ｙｅｓ）、例えば画像表示装置５における表示動作を初期化する設定などといった、払出側異常報知を終了させるための設定を行う（ステップＳ９５７）。
ステップＳ９５５にて払出側異常報知を行っていない旨の判定がなされたときや（ステップＳ９５５；Ｎｏ）、ステップＳ９５７の処理を実行した後には、主基板１１からの払出側異常報知開始コマンドを受信したかを判定する（ステップＳ９５８）。そして、払出側異常報知開始コマンドを受信したときには（ステップＳ９５８；Ｙｅｓ）、図７６（Ｅ）に例示するような払出側異常報知画面となる画像を画像表示装置５に表示させるための設定を行う（ステップＳ９５９）。
ステップＳ９５８にて払出側異常報知開始コマンドを受信していないときには（ステップＳ９５８；Ｎｏ）、賞球過多または賞球不足の報知を行っているか否かを判定する（ステップＳ９６０）。そして、賞球過多または賞球不足の報知を行っている旨の判定がなされたときには（ステップＳ９６０；Ｙｅｓ）、例えばＲＡＭ１２２の所定領域などに設けられて報知を終了するまでの経過時間を計測するための報知タイマにおけるタイマ値を、例えば１減算するなどして更新する（ステップＳ９６１）。そして、ステップＳ９６１にて更新された報知タイマの値に基づき、賞球過多または賞球不足の報知を終了するタイミングに達したか否かを判定する（ステップＳ９６２）。このとき、報知を終了するタイミングに達していなければ（ステップＳ９６２；Ｎｏ）、報知処理を終了する。他方、ステップＳ９６２にて報知を終了するタイミングに達していれば（ステップＳ９６２；Ｙｅｓ）、例えば画像表示装置５における表示動作を初期化する設定などといった、賞球過多または賞球不足の報知を終了するための設定を行う（ステップＳ９６３）。
ステップＳ９６０にて賞球過多または賞球不足の報知を行っていない旨の判定がなされたときや（ステップＳ９６０；Ｎｏ）、ステップＳ９６３の処理を実行した後には、主基板１１からの賞球過多コマンドを受信したか否かを判定する（ステップＳ９６４）。そして、賞球過多コマンドを受信したときには（ステップＳ９６４；Ｙｅｓ）、図７６（Ｆ）に例示するような賞球過多報知画面となる画像を画像表示装置５に表示させることにより賞球過多の報知を開始するための設定を行う（ステップＳ９６５）。このときには、報知タイマに、賞球過多の報知に対応した報知時間を示すタイマ初期値を設定する（ステップＳ９６６）。
また、ステップＳ９６４にて賞球過多コマンドを受信していないときには（ステップＳ９６４；Ｎｏ）、主基板１１からの賞球不足コマンドを受信したか否かを判定する（ステップＳ９６７）。そして、賞球不足コマンドを受信したときには（ステップＳ９６７；Ｙｅｓ）、図７６（Ｇ）に例示するような賞球不足報知画面となる画像を画像表示装置５に表示させることにより賞球不足の報知を開始するための設定を行う（ステップＳ９６８）。このときには、報知タイマに、賞球不足の報知に対応した報知時間を示すタイマ初期値を設定する（ステップＳ９６９）。ステップＳ９６７にて賞球不足コマンドを受信していないときには（ステップＳ９６７；Ｎｏ）、ステップＳ９６８、Ｓ９６９の処理を実行せずに、報知処理を終了する。
次に、遊技制御用マイクロコンピュータ１００が備える乱数回路１０３の具体的な動作例について説明する。図７７は、乱数回路１０３の動作を説明するためのタイミングチャートである。乱数回路１０３に設けられたクロック信号出力回路１７１のクロック入力端子やタイマ回路１７９のクロック入力端子には、図７７（Ａ）に示すような内部システムクロックＣＬＫが入力される。内部システムクロックＣＬＫは、遊技制御用マイクロコンピュータ１００が備えるクロック回路１０１にて生成されたものであればよい。図７７（Ａ）に示すように、内部システムクロックＣＬＫは、タイミングＴ１１、Ｔ２１、…においてローレベルからハイレベルに立上がるクロック信号である。
クロック信号出力回路１７１は、内部システムクロックＣＬＫを分周して、例えばタイミングＴ１１、Ｔ１２、…においてローレベルからハイレベルに立上がり、タイミングＴ２１、Ｔ２２、…においてハイレベルからローレベルに立下がる、図７７（Ｂ）に示すクロック信号Ｓ１を生成する。なお、図７７に示す動作例では、説明のために、クロック信号出力回路１７１が内部システムクロックＣＬＫを２分周してクロック信号Ｓ１を生成する場合を示している。しかしながら、実際には、１６ビット乱数を更新する周期として、内部システムクロックＣＬＫの周期と内部システムクロックＣＬＫの１６倍の周期のいずれかを設定することとしている。したがって、クロック信号出力回路１７１は、内部システムクロックＣＬＫをそのままクロック信号Ｓ１として出力する場合と、内部システムクロックＣＬＫを１６分周した信号をクロック信号Ｓ１として出力する場合とを、切り替えることができればよい。クロック信号出力回路１７１から出力されたクロック信号Ｓ１は、１６ビット乱数の生成用に設けられた乱数生成回路１７３Ｂと反転回路１７８とに入力される。
乱数生成回路１７３Ｂは、そのクロック入力端子に入力されるクロック信号Ｓ１の立上がりエッジに応答して数値データＣ２を更新し、その数値データＣ２を乱数列変更回路１７６Ｂに出力する。反転回路１７８は、クロック信号出力回路１７１から出力されたクロック信号Ｓ１の信号レベルを反転させることにより、例えばタイミングＴ１１、Ｔ１２、…においてハイレベルからローレベルに立下がり、タイミングＴ２１、Ｔ２２、…においてローレベルからハイレベルに立上がる、図７７（Ｃ）に示すような反転クロック信号Ｓ２を生成する。反転回路１７８によって生成された反転クロック信号Ｓ２は、反転回路１７８から出力されてラッチ信号生成回路１８０に入力される。
図７７（Ｄ）に示す始動入賞信号ＳＳがタイマ回路１７９に入力されたときには、その立上がりエッジからの経過時間が所定時間（例えば３ミリ秒）に達すると、タイマ回路１７９からの出力信号がローレベルからハイレベルに立上がる。このタイマ回路１７９からの出力信号は、ラッチ信号生成回路１８０に入力され、反転クロック信号Ｓ２の立上がりエッジと同期して、図７７（Ｅ）に示すようなラッチ信号ＳＬとして出力される。これにより、乱数生成回路１７３ＢはタイミングＴ１１、Ｔ１２、…において数値データＣ１を更新する一方、ラッチ信号生成回路１８０はタイミングＴ１１、Ｔ１２、…とは異なるタイミングＴ２２において立上がるラッチ信号ＳＬを出力することができる。ここで、乱数列変更回路１７６Ｂが乱数生成回路１７３Ｂから出力された数値データＣ２の並びを変更する動作と、最大値比較回路１７７Ｂが乱数列変更回路１７６Ｂから出力された乱数値となる数値データＲ２を所定の最大値と比較して最大値以下の値となるまで再設定を繰り返す動作とを、内部システムクロックＣＬＫの周期に比べて十分に短い期間内に行うことで、最大値比較回路１７７Ｂから乱数値レジスタ１８１Ｂには、クロック信号Ｓ１の立上がりエッジから十分に短い経過時間内に、更新後の乱数値となる数値データＲ２が出力されることになる。そして、ラッチ信号ＳＬが反転クロック信号Ｓ２と同期してローレベルからハイレベルに立上がることで、更新後の乱数値となる数値データＲ２の取得を確実かつ安定的に行うことが可能になる。
以上説明したように、上記実施の形態におけるパチンコ遊技機１では、電力供給が開始されたときに、遊技制御用マイクロコンピュータ１００が図２９に示すステップＳ７にてクリア信号がオン状態となっているか否かを判定した後に、ステップＳ９での設定に基づき、ステップＳ１０、Ｓ１１にて所定の遅延時間が経過するまで待機してから、遊技の進行を制御するための遊技制御処理の実行を可能にする。そして、ここでの遅延時間は、遊技制御処理が実行可能な状態となったときから、少なくとも払出制御用マイクロコンピュータ１５０による払出制御用の各種処理が実行開始されるまでは遅延させるように設定されている。これにより、電源基板１０に搭載されたクリアスイッチ３０４に対する操作に応じて遊技制御用マイクロコンピュータ１００と払出制御用マイクロコンピュータ１５０とが確実に初期化時における設定を行うための初期化処理を実行することができ、制御状態の整合がとれなくなることを防止できる。また、払出制御用マイクロコンピュータ１５０による払出制御用の各種処理が実行開始されてから遊技制御用マイクロコンピュータ１００による遊技制御処理の実行が開始されるので、払出制御用マイクロコンピュータ１５０は遊技制御用マイクロコンピュータ１００からの払出制御コマンドを確実に受信することができる。
加えて、演出制御基板１２に搭載された演出制御用マイクロコンピュータ１２０は、払出制御用マイクロコンピュータ１５０と同様に、パチンコ遊技機１への電力供給が開始されたときに遅延処理を実行しない。そのため、遊技制御処理は演出制御用マイクロコンピュータ１２０による制御が開始された後に開始されたことになる。したがって、主基板１１から演出制御基板１２に対して演出制御コマンド（例えば初期化通知コマンドや復旧報知コマンド）を送信する際に、演出制御用マイクロコンピュータ１２０は確実にコマンドを受信して、受信したコマンドに基づく報知処理（例えば図７６（Ａ）に示す復旧画面や図７６（Ｂ）に示す初期化画面となる画像を画像表示装置５に表示させる処理）を実行することができる。
さらに、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４がステップＳ９での設定に基づく遅延処理を実行するより前のステップＳ７にてクリア信号の状態を確認しているので、払出制御用マイクロコンピュータ１５０との制御状態の整合がとれなくなる可能性を低減することができる。
また、オーバーランエラーやノイズエラー、フレーミングエラー、パリティエラーなどといった、シリアル通信回路１０８でのエラー発生を示すシリアルステータスレジスタ２０４（第１レジスタＳＩＳＴ１の第３〜第０ビット［ビット３−０］）の状態、及びシリアル通信回路１０８でのエラー発生に対応する割込み発生の設定を示すエラー発生シリアル制御レジスタ２０５（第３レジスタＳＩＣＬ３の第３〜第０ビット［ビット３−１］）の設定に基づくエラー割込み要求がＣＰＵ１０４に通知されたときには、例えばＣＰＵ１０４が図３７に示すステップＳ４１、Ｓ４２の処理を実行してシリアル通信回路１０８が備える送信動作部２０２と受信動作部２０１を未使用状態に設定することなどにより、シリアル通信回路１０８でのシリアル通信動作を直ちに停止させることができる。これにより、シリアル通信での異常発生により誤った情報が伝送されることを防止できる。
遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が図４５に示すステップＳ３０８、Ｓ３１０、Ｓ３１１のいずれかでの設定により第１〜第３払出数指定コマンドのいずれかを払出制御基板１５に対して送信させた後、図４６に示すステップＳ３３５にて賞球ＡＣＫ待ち時間が経過したと判定したときには、ステップＳ３３６にて再送信フラグをオン状態にセットすることなどにより、払出数指定コマンドを再送信させる。これにより、払出制御基板１５に搭載された払出制御用マイクロコンピュータ１５０によって払出数指定コマンドが受信されていないと判断される場合に、払出数指定コマンドを再送信することによって払出制御に支障を来さないようにして、遊技者の不利益を防止することができる。また、図４８に示すステップＳ２７５にて再送信フラグがオンであると判定したときに、ステップＳ２７７にて払出異常報知フラグがオフであると判定すれば、ステップＳ２７８での設定によりメイン側払出異常報知開始コマンドを演出制御基板１２に対して送信させる。そして、演出制御用マイクロコンピュータ１２０は、図７４に示すステップＳ９５３にて主基板１１からのメイン側払出異常報知開始コマンドを受信したと判定したときに、ステップＳ９５４での設定により図７６（Ｄ）に例示するようなメイン側払出異常報知画面となる画像を画像表示装置５に表示させることで、払出異常が生じたことを報知させる。これにより、払出制御に関する通信の異常をパチンコ遊技機１の外部で容易に認識できるようになる。
払出制御用マイクロコンピュータ１５０では、例えばＣＰＵ２１４が図５９に示すステップＳ６３４での設定により賞球ＡＣＫコマンドを主基板１１に対して送信させた後、ステップＳ６４３にてフィードバック待機時間が経過したと判定したときには、ステップＳ６４４にて主基板通信エラーフラグをオン状態にセットする。こうして主基板通信エラーフラグがオンとなったときには、図６２に示すステップＳ７２１の処理が実行されることにより、ステップＳ７２２以降の処理が実行されずに払出制御通常処理が終了し、また、図６４に示すステップＳ８０１の処理が実行されることにより、ステップＳ８０２以降の処理が実行されずに賞球払出回数算出処理が終了する。そのため、主基板１１からのＡＣＫフィードバックコマンドを受信していない旨の判定がなされたときには、賞球未払出カウンタの値が「０」以外の値となって未払出の賞球となる遊技球があることを示していても払出制御を停止する状態に制御されることになる。これにより、確実な払出制御を実行して、例えば通信エラーや通信線に対する不正行為などによる異常が発生したときに、賞球となる遊技球を過剰に払い出してしまうことを防止できる。
また、払出制御用マイクロコンピュータ１５０では、例えばＣＰＵ１２４が図５９に示すステップＳ６４４にて主基板通信エラーフラグをオン状態にセットしたときには、図５８に示すステップＳ６０１の処理が実行されることにより、ステップＳ６０２以降の処理が実行されずに払出側受信処理が終了する。そのため、主基板１１からのＡＣＫフィードバックコマンドを受信していない旨の判定がなされたときには、主基板１１から送信される払出数指定コマンドの受信を停止する状態に制御されることになる。これにより、確実な払出制御を実行して、例えば通信エラーや通信線に対する不正行為などによる異常が発生したときに、賞球となる遊技球を過剰に払い出してしまうことを防止できる。
払出制御用マイクロコンピュータ１５０では、例えばＣＰＵ２１４が図７１に示すような払出側エラー解除処理を実行することで、エラー解除スイッチ７３が操作されてエラー解除信号が出力されたときに、各種のエラーフラグをクリアしてオフ状態とすることなどにより、払出制御が禁止された状態を解除することができる。これにより、例えば遊技店員等が異常に対する点検を行った後に、点検前の制御状態を維持したまま遊技を続行させることができる。
パチンコ遊技機１への電力供給が開始されたときに、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が図３０に示すステップＳ２７にて図３５に示すような割込み初期設定処理を実行することで、ＲＯＭ１０５に記憶されている最優先割込み設定（ＫＨＰＲ）を読出し、その読出値に基づいて最優先割込みを設定することで、割込み処理の優先順位を図１９（Ｂ）に示すデフォルト時の設定から変更することができる。その後、例えばＣＰＵ１０４が図３０に示すステップＳ２８の処理を実行することなどによって、遊技制御用マイクロコンピュータ１００が割込許可状態に設定される。また、払出制御用マイクロコンピュータ１５０では、パチンコ遊技機１への電力供給が開始されたときに、例えばＣＰＵ２１４が図５４に示すステップＳ５１９にて図３５に示す処理と同様の処理を実行することで、ＲＯＭ２１５に記憶されている最優先割込み設定（ＫＨＰＲ）を読出し、その読出値に基づいて最優先割込みを設定することで、割込み処理の優先順位を図１９（Ｂ）に示すデフォルト時の設定から変更することができる。その後、例えばＣＰＵ２１４が図５４に示すステップＳ５２０の処理を実行することなどによって、払出制御用マイクロコンピュータ１５０が割込許可状態に設定される。これにより、割込み処理の実行が許可された後に、変更された優先順位に従って確実に割込み処理を実行することができる。また、割込み処理の実行が許可される以前に割込み処理の優先順位を初期設定から変更することで、各種の割込みが発生するごとに割込み処理を所定の優先順位に従って実行させるように制御するプログラムを実行する必要がなくなるので、設計の自由度を増大させることができる。
図３５に示すステップＳ１４２の処理を実行することによる最優先割込みの設定では、例えば図１９（Ａ）に示すような最優先割込み設定データに対応して、タイマ割込み要求に基づく割込み処理と、シリアル通信回路１０８から通知される割込み要求に基づく割込み処理との優先順位を設定することができる。これにより、割込み処理の実行が許可された後、設定された優先順位に従って確実に割込み処理を実行することができる。また、割込み処理の実行が許可される以前に割込み処理の優先順位を任意に設定可能とすることで、各種の割込みが発生するごとに割込み処理を所定の優先順位に従って実行させるように制御するプログラムを実行する必要がなく、また、予め定めた任意の割込み処理を優先的に実行させることができるので、設計の自由度を増大させることができる。
遊技制御用マイクロコンピュータ１００では、パチンコ遊技機１への電力供給が開始されたときに、例えばＣＰＵ１０４が図２９に示すステップＳ７にてクリア信号がオン状態となっているか否かを判定するより前に実行するステップＳ５の処理にて、電源基板１０に搭載された電源監視回路３０３から出力される電源断信号がオフ状態となったか否かの判定を行う。そして、電源断信号がオフ状態となってから、ステップＳ７にてクリア信号がオン状態となっているか否かの判定を行うようにしている。また、払出制御用マイクロコンピュータ１５０も、パチンコ遊技機１への電力供給が開始されたときには、例えばＣＰＵ２１４が図５４に示すステップＳ５０８にてクリア信号がオン状態となっているか否かを判定するより前に実行するステップＳ５０５の処理にて、電源基板１０からの電源断信号がオフ状態となったか否かを判定し、オフ状態となってからステップＳ５０８の処理に進むようにしている。このように、電源基板１０から供給される電源電圧の安定が確認されてからクリア信号の状態をチェックすることで、クリア信号の出力状態（オン状態であるかオフ状態であるか）を確実に特定することができ、例えばクリア信号がオフ状態となっているにもかかわらずオン状態であると検出したり、クリア信号がオン状態となっているにもかかわらずオフ状態であると検出したりするといった、誤検出を防止することができる。
図４に示したように、電源監視回路３０３は電源基板１０に搭載されている。そして、電源監視回路３０３から出力された電源断信号は、払出制御基板１５に入力された後、払出制御基板１５から主基板１１へと伝送される。これにより、電源基板１０から払出制御基板１５及び主基板１１の双方に電源断信号を伝送するための配線を接続する場合に比べて配線構成を簡略化でき、パチンコ遊技機１のコストを低減させることができる。また、図６に示したように、電源基板１０と払出制御基板１５は遊技機用枠３に設置される一方で、主基板１１は遊技盤２に設置される。これにより、電源基板１０からの電源断信号を伝送するための配線構成を簡略化でき、配線長が短くなってノイズの影響を受けにくくすることができる。
パチンコ遊技機１への電力供給が開始されたときに、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が図３０に示すステップＳ２４でＲＯＭ１０５に記憶されている第１乱数初期設定データ（ＫＲＳＳ１）の第４及び第３ビット［ビット４−３］を読出し、その読出値に基づいてステップＳ２５の処理を実行して乱数回路１０３に乱数を発生させるための設定を行う。その後、ＣＰＵ１０４がステップＳ２８の処理を実行することなどによって、遊技制御用マイクロコンピュータ１００が割込許可状態に設定される。そして、ステップＳ２５にて実行される処理としては、図３２に示すような１２ビット乱数初期設定処理や図３３に示す１６ビット乱数初期設定処理がある。図３２に示す１２ビット乱数初期設定処理では、ＣＰＵ１０４がステップＳ１０１でＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第７ビット［ビット７］を読出し、その読出値が“１”であるときに、ステップＳ１０４の処理を実行することにより乱数回路１０３において１２ビット乱数を生成するための１周目のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づいて決定する。また、図３３に示す１６ビット乱数初期設定処理では、ＣＰＵ１０４がステップＳ１２３でＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第４ビット［ビット４］を読出し、その読出値が“１”であるときに、ステップＳ１２６の処理を実行することにより乱数回路１０３において１６ビット乱数を生成するための１周目のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号であるＩＤナンバーに基づいて決定する。これにより、電力供給が開始された後に更新が開始される乱数の初期値を複数のパチンコ遊技機１でそれぞれ異ならせることができ、このようにして生成される乱数値を用いて特別図柄表示装置４による特図ゲームなどにおける可変表示結果を大当りとするか否かの判定を行うことで、乱数のランダム性を高めて不正に大当りが発生させられてしまうことを防止できる。
遊技制御用マイクロコンピュータ１００に設けられた乱数回路１０３は、例えば１２ビット乱数と１６ビット乱数などのように、数値データの更新範囲が異なる乱数を生成するための回路を複数内蔵するように構成されている。そして、遊技制御用マイクロコンピュータ１００では、パチンコ遊技機１への電力供給が開始されたときに、例えばＣＰＵ１０４が図３０に示すステップＳ２４でＲＯＭ１０５に記憶されている第１乱数初期設定データ（ＫＲＳＳ１）の第４及び第３ビット［ビット４−３］を読出し、その読出値に基づくステップＳ２５での処理として、図３２に示す１２ビット乱数初期設定処理や図３３に示す１６ビット乱数初期設定処理を実行可能にする。そして、図３２に示す１２ビット乱数初期設定処理が実行されることにより乱数回路１０３での１２ビット乱数の生成が可能になり、図３３に示す１６ビット乱数初期設定処理が実行されることにより乱数回路１０３での１６ビット乱数の生成が可能になる。他方、ステップＳ２５での処理として１２ビット乱数初期設定処理が実行されないときには、乱数回路１０３における１２ビット乱数についての生成動作を停止させる処理を実行し、ステップＳ２５での処理として１６ビット乱数初期設定処理が実行されないときには、乱数回路１０３における１６ビット乱数についての生成動作を停止させる処理を実行することで、使用すると設定された乱数とは異なる更新範囲の乱数を生成する回路の機能を停止させることができる。これにより、例えば特別図柄表示装置４による特図ゲームでの可変表示結果を大当りとするか否かの判定などのように、各種の判定に応じて用いる乱数に対応した回路の設定を行い、判定に要する処理負担を軽減することができる。
遊技制御用マイクロコンピュータ１００では、パチンコ遊技機１への電力供給が開始されたときに、例えばＣＰＵ１０４が図３２に示すステップＳ１０７でＲＯＭ１０５に記憶されている１２ビット乱数最大値（ＫＲＭＳ）を読出し、その読出値が１２ビット乱数用の最大値として設定可能な範囲内であるか否かをステップＳ１０８にて判定する。そして、ステップＳ１０８にて設定可能な範囲内ではない旨の判定がなされたときに、ステップＳ１１０にて１２ビット乱数用の最大値として設定可能な範囲内の所定値を再設定する。また、例えばＣＰＵ１０４が図３３に示すステップＳ１２９でＲＯＭ１０５に記憶されている１６ビット乱数最大値（ＫＲＸＳ）を読出し、その読出値が１６ビット乱数用の最大値として設定可能な範囲内であるか否かをステップＳ１３０にて判定する。そして、ステップＳ１３０にて設定可能な範囲内ではない旨の判定がなされたときに、ステップＳ１３２にて１６ビット乱数用の最大値として設定可能な範囲内の所定値を再設定する。これにより、乱数値の使用範囲を詳細に設定可能とし、判定に要する処理負担を軽減することができるとともに、誤動作や不正により極端に狭い範囲で乱数が更新されることを防止できる。
乱数回路１０３では、例えば１２ビット乱数用に設けられた乱数生成回路１７３Ａが、乱数値レジスタ１８１Ａからの格納値更新信号ＫＴがローレベルからハイレベルに立上がったことに応答して、数値データＣ１を更新する。その一方で、１６ビット乱数用に設けられた乱数生成回路１７３Ｂが、クロック信号出力回路１７１からのクロック信号Ｓ１がローレベルからハイレベルに立上がったことに応答して、数値データＣ２を更新する。そして、クロック信号出力回路１７１から出力されるクロック信号Ｓ１の周期を、ＲＯＭ１０５に記憶されている第１乱数初期設定データ（ＫＲＳＳ１）の第２ビット［ビット２］における設定に応じて、内部システムクロックＣＬＫの周期と、内部システムクロックＣＬＫの１６倍の周期のいずれかに設定することで、乱数生成回路１７３Ｂが数値データＣ２を更新する周期を複数種類の周期のいずれかに設定することができる。このように、乱数回路１０３では、１２ビット乱数を生成するために用いられる数値データＣ１や１６ビット乱数を生成するために用いられる数値データＣ２を、複数の更新方式のいずれかにより更新することができる。遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が図３３に示すステップＳ１２１にてＲＯＭ１０５に記憶されている第１乱数初期設定データ（ＫＲＳＳ１）の第２ビット［ビット２］を読出し、その読出値に基づいて乱数回路１０３に設けられたクロック信号出力回路１７１における動作設定を、ステップＳ１２２にて行う。これにより、乱数値の更新方式を異ならせて乱数のランダム性を高めることができる。
図３２に示すステップＳ１０４の処理や、図３３に示すステップＳ１２６の処理では、例えば遊技制御用マイクロコンピュータ１００ごとに付与された固有のＩＤナンバーに所定のスクランブル処理を施す演算や、そのＩＤナンバーを用いた加算・減算・乗算・除算などの演算を実行して、算出された値を１２ビット乱数や１６ビット乱数を生成するためのスタート値に設定することができる。これにより、電力供給が開始された後に更新が開始される乱数の初期値を複数のパチンコ遊技機１でそれぞれ異ならせることができ、このようにして生成される乱数値を用いて特別図柄表示装置４による特図ゲームなどにおける可変表示結果を大当りとするか否かの判定を行うことで、乱数のランダム性を高めて不正に大当りが発生させられてしまうことを防止できる。また、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別番号からスタート値を特定することが困難になるので、不正に大当りが発生させられてしまうことを、より確実に防止することができる。
遊技制御用マイクロコンピュータ１００では、パチンコ遊技機１への電力供給が開始されたときに、例えばＣＰＵ１０４が図３２に示すステップＳ１０５でＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第６及び第５ビット［ビット６−５］を読出し、その読出値に基づいて１２ビット乱数用のセレクタとして乱数回路１０３に設けられたセレクタ１７４Ａにおける選択動作の設定を、ステップＳ１０６にて行う。これにより、乱数列変更回路１７６Ａが１２ビット乱数用の数値データＲ１を更新する際の更新順である順列を、２周目以降において自動的に変更する第１の方式や、２周目以降においてユーザプログラムにより変更可能とする第２の方式により、変更させることができる。あるいは、２周目以降においては変更させない第３の方式とすることもできる。また、例えばＣＰＵ１０４が図３３に示すステップＳ１２７でＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第１及び第０ビット［ビット１−０］を読出し、その読出値に基づいて１６ビット乱数用のセレクタとして乱数回路１０３に設けられたセレクタ１７４Ｂにおける選択動作の設定を、ステップＳ１２８にて行う。これにより、乱数列変更回路１７６Ｂが１６ビット乱数用の数値データＲ２を更新する際の更新順である順列を、２周目以降において自動的に変更する第１の方式や、２周目以降においてユーザプログラムにより変更可能とする第２の方式により、変更させることができる。あるいは、２周目以降においては変更させない第３の方式とすることもできる。そして、２周目以降においてユーザプログラムにより変更可能とする第２の方式に設定したときには、例えばＣＰＵ１０４が図４３に示すステップＳ２３４にてＡＲＳＣ１７５Ａの第０ビット［ビット０］に“１”を設定したり、図４３に示すステップＳ２３９にてＢＲＳＣ１７５Ｂの第０ビット［ビット０］に“１”を設定したりすることで、数値順列変更データを設定する。乱数回路１０３では、例えばセレクタ１７４Ａによって第２の方式が選択されているときには、ＡＲＳＣ１７５Ａに設定された数値順列変更データが乱数列変更回路１７６Ａによって読み出され、乱数生成回路１７３Ａから出力された数値データ列Ｃ１の値が所定の最終値に達したことに応じて、数値データＣ１の順列を定める更新規則を変更する。また、例えばセレクタ１７４Ｂによって第２の方式が選択されているときには、ＢＲＳＣ１７５Ｂに設定された数値順列変更データが乱数列変更回路１７６Ｂによって読み出され、乱数生成回路１７３Ｂから出力された数値データ列Ｃ２の値が所定の最終値に達したことに応じて、数値データＣ２の順列を定める更新規則を変更する。これにより、所定の初期値から所定の最終値まで数値データＣ１や数値データＣ２が更新されたときに、順列を様々に変更して乱数のランダム性を高めることができる。
遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が図４１に示すステップＳ２０２でＲＯＭ１０５に記憶されている第１乱数初期設定データ（ＫＲＳＳ１）の第１及び第０ビット［ビット１−０］を読出し、その読出値に基づいてステップＳ２０４、Ｓ２０８、Ｓ２１１の処理のいずれかを実行したときに、乱数回路１０３にて１２ビット乱数を生成するために用いられる数値データＣ１におけるスタート値を変更する設定を行う。また、例えばＣＰＵ１０４が図４２に示すステップＳ２１４でＲＯＭ１０５に記憶されている第２乱数初期設定データ（ＫＲＳＳ２）の第３及び第２ビット［ビット３−２］を読出し、その読出値に基づいてステップＳ２１６、Ｓ２２０、Ｓ２２３の処理のいずれかを実行したときに、乱数回路１０３にて１６ビット乱数を生成するために用いられる数値データＣ２におけるスタート値を変更する設定を行う。乱数回路１０３では、１２ビット乱数用に設けられた乱数生成回路１７３Ａが所定の最終値まで数値データを更新したときには乱数一巡信号ＲＩＪ１を出力する一方、１６ビット乱数用に設けられた乱数生成回路１７３Ｂが所定の最終値まで数値データを更新したときには乱数一巡信号ＲＩＪ２を出力する。そして、乱数生成回路１７３Ａが乱数一巡信号ＲＩＪ１を出力したときには、例えば初期値設定回路１７２ＡがＣＰＵ１０４によって設定されたスタート値を乱数生成回路１７３Ａに設定する一方、乱数生成回路１７３Ｂが乱数一巡信号ＲＩＪ２を出力したときには、例えば初期値設定回路１７２ＢがＣＰＵ１０４によって設定されたスタート値を乱数生成回路１７３Ｂに設定することで、１２ビット乱数や１６ビット乱数を生成するためのスタート値を変更することができる。これにより、所定の初期値から所定の最終値まで数値データＣ１や数値データＣ２が更新されたときに、次の周期における初期値となるスタート値を変更して、乱数のランダム性を高めることができる。
始動口スイッチ２２は、遊技球が始動入賞口に入賞したことを検出し、特別図柄表示装置４による特図ゲームを実行するための始動条件が成立したことを示す始動入賞信号を出力する。そして、乱数回路１０３では、始動口スイッチ２２から出力された始動入賞信号がタイマ回路１７９に入力され、タイマ回路１７９からの出力信号がラッチ信号生成回路１８０に入力されることにより、始動入賞信号が出力されたことに応じてラッチ信号ＳＬを出力することができる。そして、タイマ回路１７９では、始動入賞信号ＳＳの入力時間を計測し、計測した時間が予め設定された時間（３ミリ秒）になったとき、出力信号をローレベルからハイレベルに立上げる。ラッチ信号生成回路１８０では、反転回路１７８から出力される反転クロック信号Ｓ２に同期してタイマ回路１７９からの出力信号をラッチ信号ＳＬとして出力する。このため、パチンコ遊技機１は、ラッチ信号生成回路１８０がノイズの影響等により誤って乱数値レジスタ１８１Ｂにラッチ信号ＳＬを出力することを防止することができる。また、タイマ回路１７９には、２回のタイマ割込処理の実行期間「４ミリ秒」よりも短い「３ミリ秒」が設定されているため、ＣＰＵ１０４が乱数値レジスタ１８１Ｂから今回読出した乱数値が前回読出した乱数値と同じ値になることを防止することができる。
乱数回路１０３では、例えば乱数生成回路１７３Ｂがクロック信号出力回路１７１から入力されるクロック信号Ｓ１の入力に基づいて、数値データＣ２を更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序（例えば「１→２→…→６５５３５」の順序）に従って循環的に更新する。これに対して、ラッチ信号生成回路１８０は、始動入賞信号ＳＳの入力に応じたタイマ回路１７９からの出力信号を、反転回路１７８により出力された反転クロック信号Ｓ２に同期して、ラッチ信号ＳＬとして出力する。これにより、乱数値の取得を確実かつ安定的に行うことができる。
また、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が図４６に示すステップＳ３２１にて賞球ＡＣＫ受信フラグがオンである旨の判定をしたときにステップＳ３２５にてコマンド送信回数カウンタの値を１加算する一方で図４８に示すステップＳ２６１にて全入賞球検出スイッチ２９からの検出信号がオン状態である旨の判定をしたときにステップＳ２６２にてコマンド送信回数カウンタの値を１減算することで、コマンド送信回数カウンタの値により、第１〜第３払出数指定コマンドのいずれかを送信した回数と、全入賞球検出スイッチ２９からの検出信号に応じて検出された遊技球の個数との差を入賞個数差として特定する。そして、図４８に示すステップＳ２７０の処理を実行して入賞個数差が異常判定値の１つである賞球過多基準値に達したと判定したときには、ステップＳ２７１の処理を実行して賞球過多報知コマンドを演出制御基板１２に対して送信させる。また、図４８に示すステップＳ２７２の処理を実行して入賞個数差が異常判定値の１つである賞球不足基準値に達したと判定したときには、ステップＳ２７３の処理を実行して賞球不足報知コマンドを演出制御基板１２に対して送信させる。演出制御基板１２の側では、図７５に示すステップＳ９６４の処理を実行して賞球過多報知コマンドを受信した旨の判定をしたときにはステップＳ９６５の処理を実行して賞球過多が発生した旨の報知を行う。また、図７５に示すステップＳ９６７の処理を実行して賞球不足報知コマンドを受信した旨の判定をしたときにはステップＳ９６８の処理を実行して賞球不足が発生した旨の報知を行う。これにより、賞球として払い出される遊技球の個数を直接カウントすることなく、賞球として払い出される遊技球の個数に異常が生じたことを検出できる。また、入賞口に入賞した遊技球の個数は、賞球として払い出される遊技球の個数に比べて少ないことから、データの記憶量を少なくすることができる。さらに、１つのコマンド送信回数カウンタにおけるカウント値を更新するだけで払出数指定コマンドの送信回数と全入賞球検出スイッチ２９によって検出された遊技球の個数との差を入賞個数差として特定することができるから、制御負担の増大を抑制して、賞球として払い出される遊技球の個数に異常が発生したか否かを判定することができる。加えて、１つのコマンド送信回数カウンタにおけるカウント値を記憶するだけでよいことから、複数のカウンタにおけるカウント値を用いる場合に比べて、データの記憶量を少なくすることができる。
遊技制御用マイクロコンピュータ１００がシリアル通信回路１０８を備えるとともに払出制御用マイクロコンピュータ１５０がシリアル通信回路２１８を備え、双方向のシリアル通信を行うことができる。そして、遊技制御用マイクロコンピュータ１００と払出制御用マイクロコンピュータ１５０との間では、例えば図８（Ａ）に示すように２バイト構成の１バイト目を反転させて２バイト目とした払出制御コマンドや払出通知コマンドを生成して送受信する。そして、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０４が図５０に示すステップＳ４０５にて受信コマンドの１バイト目と２バイト目との排他的論理和を演算することにより、払出制御用マイクロコンピュータ１５０を搭載した払出制御基板１５から送信された払出通知コマンドを正しく受信できたか否かの判定を行う。他方、払出制御用マイクロコンピュータ１５０では、例えばＣＰＵ２１４が図５８に示すステップＳ６０５にて受信コマンドの１バイト目と２バイト目との排他的論理和を演算することにより、遊技制御用マイクロコンピュータ１００を搭載した主基板１１から送信された払出制御コマンドを正しく受信できたか否かの判定を行う。これにより、主基板１１と払出制御基板１５との間で送受信されるコマンドの管理が容易かつ確実になり、コマンド送受信中における誤りの発生を容易かつ確実に検出して誤ったコマンドを受信する可能性を低減することができ、遊技制御用マイクロコンピュータ１００と払出制御用マイクロコンピュータ１５０との整合をとりやすくなる。
また、例えば遊技制御用マイクロコンピュータ１００に設けられたＣＰＵ１０４が図５０に示すステップＳ４０５にて払出通知コマンドを正しく受信できなかったと判定したときには、ステップＳ４０６にて払出用通信エラー検出フラグがオン状態にセットされることから、図４８に示すステップＳ２７７にて払出異常報知フラグがオフであれば、ステップＳ２７８での設定に基づき主基板１１から演出制御基板１２に対してメイン側払出異常報知開始コマンドが送信されることになる。このメイン側払出異常報知開始コマンドに応答して、演出制御基板１２では図７４に示すステップＳ９５４の処理が実行されることにより、図７６（Ｄ）に例示するようなメイン側払出異常報知画面となる画像が画像表示装置５に表示される。他方、払出制御用マイクロコンピュータ１５０に設けられたＣＰＵ２１４が図５８に示すステップＳ６０５にて払出制御コマンドを正しく受信できなかったと判定したときには、ステップＳ６０６にて主基板通信エラーフラグがオン状態にセットされることから、図７０に示すステップＳ６７３での設定に基づき払出制御基板１５から主基板１１に対して払出エラー通知コマンドが送信される。そして、主基板１１では、払出エラー通知フラグを受信したことに応答して、図５０に示すステップＳ４１０にて払出エラー通知フラグがオン状態にセットされることから、図４９に示すステップＳ２８５での設定に基づき主基板１１から演出制御基板１２に対して払出側異常報知開始コマンドが送信されることになる。この払出側異常報知開始コマンドに応答して、演出制御基板１２では図７５に示すステップＳ９５９の処理が実行されることにより、図７６（Ｅ）に例示するような払出側異常報知画面となる画像が画像表示装置５に表示される。これにより、払出制御コマンドや払出通知コマンドの送受信が正しく行われなかったときに、その旨をパチンコ遊技機１の外部で容易に認識できるようになる。また、払出制御コマンドや払出通知コマンドでは、例えば図８（Ａ）に示すように、各バイトの先頭ビット（第７ビット［ビット７］）をヘッダとして、そのヘッダを異ならせることにより１バイト目と２バイト目の区別を可能にしていることから、１バイト目と２バイト目を間違えることなく送受信することができる。
図４に示したように、クリアスイッチ３０４は電源基板１０に搭載されている。そして、クリアスイッチ３０４から出力されたクリア信号は、主基板１１に入力された後、主基板１１から払出制御基板１５へと伝送される。これにより、電源基板１０から主基板１１及び払出制御基板１５の双方にクリア信号を伝送するための配線を接続する場合に比べて配線構成を簡略化でき、パチンコ遊技機１のコストを低減させることができるとともに、配線長が短くなってノイズの影響を受けにくくすることができる。
以上に述べた実施の形態では、乱数回路１０３が備えるクロック信号出力回路１７１から出力されたクロック信号Ｓ１は、反転回路１７８に入力され、反転回路１７８によってクロック信号Ｓ１の信号レベルを反転させることで生成された反転クロック信号Ｓ２をラッチ信号生成回路１８０に入力することで、ラッチ信号生成回路１８０がタイマ回路１７９からの出力信号を反転クロック信号Ｓ２に同期させて、ラッチ信号ＳＬとして出力するように構成されている。これに対して、クロック信号出力回路１７１から出力されたクロック信号Ｓ１を、このクロック信号Ｓ１の周期の整数倍の期間とは異なる期間だけ遅延させて生成した遅延クロック信号を、ラッチ信号生成回路１８０に入力するようにしてもよい。図７８は、遅延クロック信号をラッチ信号生成回路１８０に入力する構成の一例を示すブロック図である。
図７８に示す構成において、遅延回路１８２は、クロック信号出力回路１７１から出力されたクロック信号Ｓ１を、このクロック信号Ｓ１の周期の整数倍の期間とは異なる期間だけ遅延させて、遅延クロック信号Ｓ３を生成する。遅延回路１８２は、生成した遅延クロック信号Ｓ３をラッチ信号生成回路１８０に出力する。ラッチ信号生成回路１８０は、タイマ回路１７９からの出力信号を、遅延回路１８２から出力される遅延クロック信号Ｓ３の立上がりエッジに同期して出力することにより、ラッチ信号ＳＬを生成する。
図７９は、図７８に示す構成を有する乱数回路１０３の動作を説明するためのタイミングチャートである。乱数回路１０３に設けられたクロック信号出力回路１７１のクロック入力端子やタイマ回路１７９のクロック入力端子には、図７９（Ａ）に示すような内部システムクロックＣＬＫが入力される。内部システムクロックＣＬＫは、遊技制御用マイクロコンピュータ１００が備えるクロック回路１０１にて生成されたものであればよい。
クロック信号出力回路１７１は、内部システムクロックＣＬＫを分周して、例えばタイミングＴ３１、Ｔ３２、…においてローレベルからハイレベルに立上がる、図７９（Ｂ）に示すクロック信号Ｓ１を生成する。ここで、クロック信号出力回路１７１から出力されるクロック信号Ｓ１の周期をＴとする。なお、図７９に示す動作例では、説明のために、クロック信号出力回路１７１が内部システムクロックＣＬＫを２分周してクロック信号Ｓ１を生成する場合を示している。しかしながら、実際には、１６ビット乱数を更新する周期として、内部システムクロックＣＬＫの周期と内部システムクロックＣＬＫの１６倍の周期のいずれかを設定することとしている。したがって、クロック信号出力回路１７１は、内部システムクロックＣＬＫをそのままクロック信号Ｓ１として出力する場合と、内部システムクロックＣＬＫを１６分周した信号をクロック信号Ｓ１として出力する場合とを、切り替えることができればよい。クロック信号出力回路１７１から出力されたクロック信号Ｓ１は、１６ビット乱数の生成用に設けられた乱数生成回路１７３Ｂと遅延回路１８２とに入力される。
乱数生成回路１７３Ｂは、そのクロック入力端子に入力されるクロック信号Ｓ１の立上がりエッジに応答して数値データＣ２を更新し、その数値データＣ２を乱数列変更回路１７６Ｂに出力する。遅延回路１８２は、クロック信号出力回路１７１から出力されたクロック信号Ｓ１をΔＴ（≠ｎＴ：ｎは整数）だけ遅延させて、例えばタイミングＴ４１、Ｔ４２、…においてローレベルからハイレベルに立上がる周期Ｔの、図７９（Ｃ）に示す遅延クロック信号Ｓ３を生成する。遅延回路１８２によって生成された遅延クロック信号Ｓ３は、ラッチ信号生成回路１８０に出力される。
図７９（Ｄ）に示す始動入賞信号ＳＳがタイマ回路１７９に入力されたときには、その立上がりエッジからの経過時間が所定時間（例えば３ミリ秒）に達すると、タイマ回路１７９からの出力信号がローレベルからハイレベルに立上がる。このタイマ回路１７９からの出力信号は、ラッチ信号生成回路１８０に入力され、遅延クロック信号Ｓ３の立上がりエッジと同期して、図７９（Ｅ）に示すようなラッチ信号ＳＬとして出力される。これにより、乱数生成回路１７３ＢはタイミングＴ３１、Ｔ３２、…において数値データＣ１を更新する一方、ラッチ信号生成回路１８０はタイミングＴ３１、Ｔ３２、…とは異なるタイミングＴ４３において立上がるラッチ信号ＳＬを出力することができる。
以上のような構成によれば、乱数回路１０３では、例えば乱数生成回路１７３Ｂがクロック信号出力回路１７１から入力されるクロック信号Ｓ１の入力に基づいて、数値データＣ２を更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序（例えば「１→２→…→６５５３５」の順序）に従って循環的に更新する。これに対して、ラッチ信号生成回路１８０は、始動入賞信号ＳＳの入力に応じたタイマ回路１７９からの出力信号を、遅延回路１８２により出力された遅延クロック信号Ｓ３に同期して、ラッチ信号ＳＬとして出力する。これにより、乱数値の取得を確実かつ安定的に行うことができる。
この発明は上記実施の形態に限定されるものではなく、様々な変形及び応用が可能である。例えば図１１に示すように構成された乱数回路１０３では、クロック信号出力回路１７１から出力されたクロック信号Ｓ１が乱数生成回路１７３Ｂと反転回路１７８に入力され、反転回路１７８がクロック信号Ｓ１の信号レベルを反転させて生成した反転クロック信号Ｓ２をラッチ信号生成回路１８０に入力させる。これに対して、クロック信号出力回路１７１から出力されたクロック信号Ｓ１をラッチ信号生成回路１８０と所定の反転回路に入力し、その反転回路がクロック信号Ｓ１の信号レベルを反転させて生成した反転クロック信号を乱数生成回路１７３Ｂに入力するように構成してもよい。この場合、乱数生成回路１７３Ｂは、反転回路により出力された反転クロック信号の入力に基づいて、数値データＣ２を更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する。これに対して、ラッチ信号生成回路１８０は、始動入賞信号ＳＳの入力に応じたタイマ回路１７９からの出力信号を、クロック信号出力回路１７１から出力されたクロック信号Ｓ１に同期して、ラッチ信号ＳＬとして出力する。このような構成によっても、乱数値の取得を確実かつ安定的に行うことが可能になる。
また、例えば図７８に示すように構成された乱数回路１０３では、クロック信号出力回路１７１から出力されたクロック信号Ｓ１が乱数生成回路１７３Ｂと遅延回路１８２に入力され、遅延回路１８２がクロック信号Ｓ１を遅延させて生成した遅延クロック信号Ｓ３をラッチ信号生成回路１８０に入力させる。これに対して、クロック信号出力回路１７１から出力されたクロック信号Ｓ１をラッチ信号生成回路１８０と所定の遅延回路に入力し、その遅延回路がクロック信号Ｓ１を遅延させて生成した遅延クロック信号を乱数生成回路１７３Ｂに入力するように構成してもよい。この場合、乱数生成回路１７３Ｂは、遅延回路により出力された遅延クロック信号の入力に基づいて、数値データＣ２を更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する。これに対して、ラッチ信号生成回路１８０は、始動入賞信号ＳＳの入力に応じたタイマ回路１７９からの出力信号を、クロック信号出力回路１７１から出力されたクロック信号Ｓ１に同期して、ラッチ信号ＳＬとして出力する。このような構成によっても、乱数値の取得を確実かつ安定的に行うことが可能になる。
上記実施の形態では、１２ビット乱数用に設けられた乱数生成回路１７３Ａのクロック入力端子に乱数値レジスタ１８１Ａからの格納値更新信号ＫＴが入力され、この格納値更新信号ＫＴがローレベルからハイレベルに立上がったことに応答して、数値データＣ１を更新するものとして説明した。しかしながら、この発明はこれに限定されるものではなく、例えば乱数生成回路１７３Ａのクロック入力端子に所定周期のクロック信号を入力させることで、数値データＣ１を一定周期で更新させるようにしてもよい。一例として、クロック信号出力回路１７１から出力されたクロック信号Ｓ１を乱数生成回路１７３Ａにも入力し、１６ビット乱数用に設けられた反転回路１７８、タイマ回路１７９、ラッチ信号生成回路１８０と同様の構成を、１２ビット乱数用にも設けるようにすればよい。また、クロック信号出力回路１７１とは別個に設けられたクロック信号出力回路から出力されたクロック信号を乱数生成回路１７３Ａに入力するようにしてもよい。この場合、乱数生成回路１７３Ａに入力されるクロック信号を生成するクロック信号出力回路は、上記実施の形態におけるクロック信号出力回路１７１と同様に、クロック回路１０１から供給される内部システムクロックＣＬＫを入力して、この内部システムクロックＣＬＫと同一周期を有するクロック信号、あるいは内部システムクロックＣＬＫを１６分周したクロック信号を出力できるようにしてもよい。これにより、１２ビット乱数についても、例えば乱数生成回路１７３Ａが所定のクロック信号の入力に基づいて、数値データＣ１を更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序（例えば「１→２→…→４０９５」の順序）に従って循環的に更新するのに対して、１２ビット乱数用に設けられたラッチ信号生成回路は、始動入賞信号ＳＳなどの外部信号の入力に応じたタイマ回路からの出力信号を、反転回路により出力された反転クロック信号に同期して、ラッチ信号として出力することができ、１２ビット乱数の取得を確実かつ安定的に行うことができる。また、この場合には、１６ビット乱数用の構成と同様に、１２ビット乱数用の反転回路を遅延回路に置き換えてもよいし、クロック信号出力回路と乱数生成回路１７３Ａとの間に反転回路や遅延回路を設けるようにしてもよい。その他にも、上記実施の形態において１２ビット乱数を生成するための構成が１６ビット乱数を生成するための構成と同様の機能を有していてもよいし、１６ビット乱数を生成するための構成が１２ビット乱数を生成するための構成と同様の機能を有していてもよい。
上記実施の形態では、遊技制御用マイクロコンピュータ１００がシリアル通信回路１０８を備えるとともに、払出制御用マイクロコンピュータ１５０がシリアル通信回路２１８を備えるように構成され、遊技制御用マイクロコンピュータ１００と払出制御用マイクロコンピュータ１５０の双方がシリアル通信を行うものとして説明した。しかしながら、この発明はこれに限定されるものではなく、遊技制御用マイクロコンピュータ１００と払出制御用マイクロコンピュータ１５０の少なくともいずれか一方が、シリアル通信を行うための構成を備えていればよい。以下では、遊技制御用マイクロコンピュータ１００と払出制御用マイクロコンピュータ１５０のうちでシリアル通信回路を備える一方のマイクロコンピュータを第１のマイクロコンピュータとし、シリアル通信回路を備えない他方のマイクロコンピュータを第２のマイクロコンピュータとする。この場合、第２のマイクロコンピュータでは、例えばシリアル通信線を介して第１のマイクロコンピュータから伝送されたデータをパラレルデータに変換するシリアル−パラレル変換回路（例えばシフトレジスタ）を備えていてもよい。あるいは、第２のマイクロコンピュータでは、第１のマイクロコンピュータから伝送されるデータを所定周期でサンプリングして、シリアル通信線を介して伝送されたデータを取得するようにしてもよい。
また、第２のマイクロコンピュータから第１のマイクロコンピュータに対しては、複数のデータ通信線を用いたパラレル通信により通信データを伝送してもよい。そして、第１のマイクロコンピュータには、複数のデータ通信線に対応した入力ポートを設け、パラレル通信により伝送された通信データを取得するようにしてもよい。この場合、第１のマイクロコンピュータが備えるシリアル通信回路では、送信動作部のみを用いるようにすればよく、受信動作部は未使用状態に設定しておけばよい。
上記実施の形態では、最大値比較回路１７７Ａ、１７７Ｂが、それぞれ乱数列変更回路１７６Ａ、１７６Ｂから出力される数値データ列Ｒ１、Ｒ２を所定の最大値と比較して、数値データが最大値以下となるまで再設定信号ＭＳ１、ＭＳ２の出力を繰り返す動作を短期間に行うことにより、格納値更新信号ＫＴやクロック信号Ｓ１の立上がりエッジから十分に短い経過時間内に、更新後の乱数値となる数値データＲ１、Ｒ２を出力するものとして説明した。しかしながら、この発明はこれに限定されるものではなく、最大値比較回路１７７Ａ、１７７Ｂからの出力信号によって乱数生成回路１７３Ａ、１７３Ｂがクリア（初期化）されるものであってもよい。
例えば、最大値比較回路１７７Ａは、１２ビット乱数用に設定された最大値とスタート値を参照可能とし、乱数列変更回路１７６Ａは、乱数生成回路１７３Ａから出力された数値データＣ１を、１２ビット乱数用に設定された最大値以下の範囲内で、予め定められた順列となるように並び替える。そして、最大値比較回路１７７Ａは、最大値とスタート値との差分を特定し、乱数列変更回路１７６Ａから出力される数値データ列Ｒ１の更新回数が、その差分に一致したか否かを判定する。このとき、数値データ列Ｒ１の更新回数が最大値とスタート値との差分に達したときには、乱数生成回路１７３Ａから出力される数値データＣ１の値が１２ビット乱数用に設定された最大値に達していることから、最大値比較回路１７７Ａは所定のカウントクリア信号を乱数生成回路１７３Ａに入力して、乱数生成回路１７３Ａにて生成される数値データＣ１をクリア（初期化）する。この後、乱数生成回路１７３Ａは、クリア後に出力される数値データＣ１の最小値から順次にカウントアップすることなどにより、例えばスタート値よりも１小さい最終値に達したときに、乱数一巡信号ＲＩＪ１を出力する。
また、最大値比較回路１７７Ｂは、１６ビット乱数用に設定された最大値とスタート値を参照可能とし、乱数列変更回路１７６Ｂは、乱数生成回路１７３Ｂから出力された数値データＣ２を、１６ビット乱数用に設定された最大値以下の範囲内で、予め定められた順列となるように並び替える。そして、最大値比較回路１７７Ｂは、最大値とスタート値との差分を特定し、乱数列変更回路１７６Ｂから出力される数値データ列Ｒ２の更新回数が、その差分に一致したか否かを判定する。このとき、数値データ列Ｒ１の更新回数が最大値とスタート値との差分に達したときには、乱数生成回路１７３Ｂから出力される数値データＣ２の値が１６ビット乱数用に設定された最大値に達していることから、最大値比較回路１７７Ｂは所定のカウントクリア信号を乱数生成回路１７３Ｂに入力して、乱数生成回路１７３Ｂにて生成される数値データＣ２をクリア（初期化）する。この後、乱数生成回路１７３Ｂは、クリア後に出力される数値データＣ２の最小値から順次にカウントアップすることなどにより、例えばスタート値よりも１小さい最終値に達したときに、乱数一巡信号ＲＩＪ２を出力する。
このような構成による場合には、１２ビット乱数用のスタート値が１２ビット乱数用の最大値以下となり、１６ビット乱数用のスタート値が１６ビット乱数用の最大値以下となるように、スタート値と最大値の設定を行うようにする。また、乱数列変更回路１７６Ａ、１７６Ｂのいずれかにより順列を変更したときに、１２ビット乱数用の最大値や１６ビット乱数用の最大値よりも大きな値を含んだ数値データ列Ｒ１、Ｒ２が出力されないように設定する。
上記実施の形態では、電源基板１０に電源監視回路３０３が搭載されるものとして説明したが、この発明はこれに限定されるものではなく、例えば電源監視回路を払出制御基板１５に搭載してもよい。この場合、払出制御基板１５では、電源基板１０から供給された電源電圧の少なくとも一部（例えばＶＳＬとＶＣＣ）を電源監視回路に入力して、電源電圧の低下が検出されたときには電源断信号がオン状態となるように構成する。そして、電源監視回路から出力された電源断信号は、払出制御用マイクロコンピュータ１５０が備える所定の入力ポートに入力させるとともに、例えば所定の出力回路を介して、主基板１１へと伝送できるように構成すればよい。このような構成によれば、電源基板１０から払出制御基板１５に対して電源断信号を伝送するための配線を設ける必要がないので、配線構成をさらに簡略化できる。また、電源断信号を伝送する配線の全体的な長さが短くなるので、電源断信号にノイズが乗る可能性を低減することができる。
上記実施の形態では、電源基板１０にクリアスイッチ３０４が搭載されるものとして説明したが、この発明はこれに限定されるものではなく、例えばクリアスイッチを主基板１１に搭載してもよい。この場合、クリアスイッチから出力されたクリア信号は、遊技制御用マイクロコンピュータ１００が備える所定の入力ポートに入力させるとともに、例えば所定の出力回路を介して、払出制御基板１５へと伝送できるよう構成すればよい。このような構成によれば、電源基板１０から主基板１１に対してクリア信号を伝送するための配線を設ける必要がないので、配線構成をさらに簡略化できる。また、クリア信号を伝送する配線の全体的な長さが短くなるので、クリア信号にノイズが乗る可能性を低減することができる。
上記実施の形態では、電源基板１０に搭載された電源監視回路３０３がリセット信号を出力するものとして説明したが、これに限定されるものではなく、例えば主基板１１を含めた各制御基板にリセット信号を出力するリセット回路を搭載してもよい。あるいは、複数の制御基板のうちのいずれか（１つまたは複数の制御基板）にリセット回路を搭載し、そのリセット回路から出力されたリセット信号を、リセット回路が搭載されていない他の制御基板に供給するようにしてもよい。リセット回路を各制御基板に搭載した場合には、リセット信号がハイレベルとなるときの電圧値を、それぞれのリセット回路に応じて異ならせるようにしてもよい。例えば、主基板１１に搭載されたリセット回路から出力されるリセット信号がハイレベルとなるときの電圧値を、他の制御基板に搭載されたリセット回路から出力されるリセット信号がハイレベルとなるときの電圧値に比べて高くなるようにして、遊技制御用マイクロコンピュータ１００に入力されるリセット信号がオン状態となるタイミングが最も遅くなるように設定してもよい。
上記実施の形態では、パチンコ遊技機１への電力供給が開始されたときに、電源基板１０に搭載されたクリアスイッチ３０４における押下などの操作に応じてクリア信号がオン状態となっているときに、遊技制御用マイクロコンピュータ１００及び払出制御用マイクロコンピュータ１５０が初期化時における設定を行うものとして説明した。しかしながら、この発明はこれに限定されるものではなく、パチンコ遊技機１への電力供給が開始されたときに、例えばパチンコ遊技機１の外部から入力される初期化指令信号がオン状態となっていることなどの所定条件が成立しているときには、遊技制御用マイクロコンピュータ１００及び払出制御用マイクロコンピュータ１５０が初期化時における設定を行うようにしてもよい。具体的な一例として、初期化指令信号は、ホールの管理コンピュータから出力されてパチンコ遊技機１に入力されるものであってもよいし、パチンコ遊技機１への侵入物や接触物を検出するセンサなどから出力されてパチンコ遊技機１に入力されるものであってもよい。
上記実施の形態では、電源断を検出するための電源監視手段として交流電源（ＡＣ２４Ｖ）を整流、平滑した直流電源（ＤＣ３０Ｖ）を監視して、監視している直流電源が所定の電圧以下になったことを検出すると電源断信号を出力するものを例示したが、これに限らず、交流電源（ＡＣ２４Ｖ）を直流に変換する途中における全波整流波形の有無を監視し、波形が所定期間検出できなかったときに電源断信号を出力するものでもよい。さらに交流電源を直接監視し、交流波形が所定期間検出できなかったときに電源断信号を出力するものでもよい。つまり、監視する対象は電圧に限らず、全波整流波形でも半波整流波形でもよく、遊技機への供給電力が低下していることを検出できるものであればよい。
電源断信号は、遊技制御用マイクロコンピュータ、払出制御用マイクロコンピュータにおける入力ポートに入力し、電源断信号がオンである旨の判定がされたときに電源断処理を実行してもよい。あるいは、電源断信号をＮＭＩ端子へ入力し、ノンマスカブル割込処理にて電源断処理を実行するものでもよい。また、電源断信号をＮＭＩ端子へ入力し、電源断信号の入力に応じて電断フラグをセットし、タイマ割込処理あるいはメイン処理にて電断フラグの状態を監視して、オンであれば電源断処理を実行するものでもよい。
上記実施の形態では、電源断処理にてチェックサムデータの作成や、バックアップフラグのセットを行い、それらを電源投入時に確認するものを例示したが、これに限らず電源断処理にて所定の出力ポートをクリアする処理や、電源状態が復帰したか否かを監視する処理(瞬停時に復帰させる処理)を実行してもよい。また、それらの処理の順番は本件実施の形態に限定されるものではない。
上記実施の形態では、遊技制御カウンタ設定部１３５に総賞球数カウンタと第１〜第３払出数指示カウンタとが設けられ、図４４（Ａ）に示すステップＳ２５２の処理では、総賞球数カウンタの値と第１〜第３払出数指示カウンタのいずれかの値に、所定値が加算されて更新される。また、図４６に示すステップＳ３２４では、変数Ｎの値に対応した第１〜第３払出数指示カウンタのいずれかの値が１減算されて更新される一方で、ステップＳ３２７、Ｓ３２９、Ｓ３３０のいずれかの処理が実行されることにより、変数Ｎの値に対応した所定値が総賞球数カウンタの値から減算されて更新されるようにしている。このように、上記実施の形態では、遊技制御用マイクロコンピュータ１００にて払出制御基板１５からの賞球ＡＣＫコマンドを受信した旨の判定がなされたときに、第１〜第３払出数指示カウンタの更新や総賞球数カウンタの更新を行うようにしている。しかしながら、この発明はこれに限定されるものではなく、例えば払出数指定コマンドを送信するときに、第１〜第３払出数指示カウンタの更新や総賞球数カウンタの更新を行うようにしてもよい。この場合には、図４５に示すステップＳ３０８、Ｓ３１０、Ｓ３１１の処理のいずれかにより払出数指定コマンドを送信するための設定を行う以前に、第１〜第３払出数指示カウンタの更新や総賞球数カウンタの更新を行うようにしてもよいし、図４５に示すステップＳ３０８、Ｓ３１０、Ｓ３１１の処理のいずれかを実行して払出数指定コマンドを送信するための設定を行った後、払出制御基板１５からの賞球ＡＣＫコマンドを受信したか否かの判定を行うより以前に、第１〜第３払出数指示カウンタの更新や総賞球数カウンタの更新を行うようにしてもよい。
また、遊技制御カウンタ設定部１３５に総賞球数カウンタと第１〜第３払出数指示カウンタとを備えるものに限定されず、遊技制御用マイクロコンピュータ１００が賞球として払い出すべき遊技球の個数を特定可能なデータを記憶できる任意の構成を有するものであればよい。例えば、遊技制御カウンタ設定部１３５には総賞球数カウンタが設けられる一方で、第１〜第３払出数指示カウンタは設けられていなくてもよい。この場合には、図８（Ｃ）に示す払出数指定コマンドの１バイト目及び２バイト目における第３〜第０ビット［ビット３−０］のビット値により、遊技球の払出数として「１」〜「１６」のいずれでも指定可能とする。そして、総賞球数カウンタの値から払い出すべき賞球の個数を特定し、特定した賞球の個数を払出数として指示する払出数指定コマンドを、主基板１１から払出制御基板１５に対して送信するようにすればよい。このとき、総賞球数カウンタの値が払出数指定コマンドで指示することが可能な払出数の最大値（例えば「１６」）よりも大きな値となっているときには、最大の払出数を指示する払出数指定コマンドを送信するとともに総賞球数カウンタの値を更新し、更新後の総賞球数カウンタの値に基づいて、さらに払出数指定コマンドの送信を行うようにすればよい。
あるいは、遊技制御カウンタ設定部１３５には第１〜第３払出数指示カウンタが設けられる一方で、総賞球数カウンタは設けられていなくてもよい。この場合には、図４４（Ａ）に示すステップＳ２５２にてオン状態のスイッチに対応して第１〜第３払出数指示カウンタのいずれかの値を更新すればよく、図４６に示すステップＳ３２５の処理を実行した後には、ステップＳ３３１の処理に進むようにすればよい。
上記実施の形態では、図４６に示すステップＳ３２１にて賞球ＡＣＫ受信フラグがオンであることにより払出制御基板１５からの賞球ＡＣＫコマンドを受信した旨の判定がなされたときに、ステップＳ３２５の処理を実行してコマンド送信回数カウンタの値を１加算している。しかしながら、この発明はこれに限定されるものではなく、例えば払出数指定コマンドを送信するときに、コマンド送信回数カウンタの値を１加算するようにしてもよい。この場合には、図４５に示すステップＳ３０８、Ｓ３１０、Ｓ３１１の処理のいずれかにより払出数指定コマンドを送信するための設定を行う以前に、コマンド送信回数カウンタの値を１加算するようにしてもよいし、図４５に示すステップＳ３０８、Ｓ３１０、Ｓ３１１の処理のいずれかを実行して払出数指定コマンドを送信するための設定を行った後、払出制御基板１５からの賞球ＡＣＫコマンドを受信したか否かの判定を行うより以前に、コマンド送信回数カウンタの値を１加算するようにしてもよい。このように払出数指定コマンドを送信するときにコマンド送信回数カウンタの値を１加算することによっても、賞球として払い出される遊技球の個数を直接カウントすることなく、賞球として払い出される遊技球の個数に異常が生じたことを検出できる。また、入賞口に入賞した遊技球の個数は、賞球として払い出される遊技球の個数に比べて少ないことから、データの記憶量を少なくすることができる。さらに、１つのコマンド送信回数カウンタにおけるカウント値を更新するだけで払出数指定コマンドの送信回数と全入賞球検出スイッチ２９によって検出された遊技球の個数との差を入賞個数差として特定することができるから、制御負担の増大を抑制して、賞球として払い出される遊技球の個数に異常が発生したか否かを判定することができる。加えて、１つのコマンド送信回数カウンタにおけるカウント値を記憶するだけでよいことから、複数のカウンタにおけるカウント値を用いる場合に比べて、データの記憶量を少なくすることができる。なお、第１〜第３払出数指定コマンドの送信回数をカウントするためのカウンタと、全入賞球検出スイッチ２９によって検出された遊技球の個数をカウントするためのカウンタとを別個に設けて、双方のカウンタにおける値の差分を、入賞個数差として特定するようにしてもよい。
上記実施の形態では、図４０に示すような遊技制御用タイマ割込み処理にてステップＳ７２のスイッチ処理とステップＳ７８の特別図柄プロセス処理が実行される。ここで、例えばステップＳ７２のスイッチ処理で始動口スイッチ２２からの検出信号がオン状態であるときに、始動口スイッチタイマにおけるタイマ値が１ずつ加算される。そして、ステップＳ７８の特別図柄プロセス処理では、例えば図５１に示すステップＳ４２１にて始動口スイッチタイマにおけるタイマ値が所定のスイッチオン判定値（例えば「２」）となっている旨の判定がなされたときに、ステップＳ４２２の入賞処理にて乱数回路１０３が備える乱数値レジスタ１８１Ｂなどから乱数値が読み出されることになる。これに対して、遊技制御用のタイマ割込み処理では始動口スイッチ２２からの検出信号がオン状態となっているか否かに応じた始動口スイッチタイマの更新を行って、そのタイマ値が所定のスイッチオン判定値となったときに所定の始動入賞フラグをオン状態にセットする一方で、乱数回路１０３からの乱数値の読み出しは、図３０に示すステップＳ２９にて電源断信号がオフ状態であるときに実行されるループ処理内にて行うようにしてもよい。
この場合、遊技制御用タイマ割込み処理では、例えば図４０に示す各処理のうち、ステップＳ７１、Ｓ７２、Ｓ８４の処理だけを実行するようにする。そして、ステップＳ７２のスイッチ処理では、始動口スイッチ２２からの検出信号がオン状態であるときに、始動口スイッチタイマにおけるタイマ値を１ずつ加算するように更新する一方、始動口スイッチ２２からの検出信号がオフ状態であるときには、始動口スイッチタイマをクリアする。そして、始動口スイッチタイマにおけるタイマ値がスイッチオン判定値に達したときには、遊技制御フラグ設定部１３３に設けられた始動入賞フラグをオン状態にセットする。他方、図３０に示すステップＳ２９にて電源断信号がオフ状態であるときには、図４０に示すステップＳ７３〜Ｓ８３の各処理を実行してから、ステップＳ２９の処理にリターンするようにする。ここで、ステップＳ７８の特別図柄プロセス処理では、図５１に示すステップＳ４２１の処理として、始動入賞フラグがオンとなっているか否かの判定処理を実行する。そして、始動入賞フラグがオンであるときには、ステップＳ４２２の入賞処理を実行して、乱数回路１０３から乱数値を読み出して特図保留記憶部１３１に格納するようにしてもよい。これにより、タイマ割込みが発生したときに遊技制御用マイクロコンピュータ１００が備えるＣＰＵ１０４での処理量が増大することを防止して、タイマ割込み発生時における制御負担を軽減することができる。
上記実施の形態では、演出制御用マイクロコンピュータ１２０が図７４に示すステップＳ９４８にてシリアル通信異常報知開始コマンドを受信したと判定したときに、図７６（Ｃ）に例示するようなシリアル通信異常報知画面となる画像を画像表示装置５に表示させた後、図７４に示すステップＳ９４６にてシリアル通信異常報知終了コマンドを受信したと判定されるまでは、シリアル通信異常報知画面の表示が継続して行われる。また、図７４に示すステップＳ９５３にてメイン側払出異常報知開始コマンドを受信したと判定したときに、図７６（Ｄ）に例示するようなメイン側払出異常報知画面となる画像を画像表示装置５に表示させた後、図７４に示すステップＳ９５１にてメイン側払出異常終了コマンドを受信したと判定されるまでは、メイン側払出異常報知画面の表示が継続して行われる。図７５に示すステップＳ９５８にて払出側異常報知開始コマンドを受信したと判定したときに、図７６（Ｅ）に例示するような払出側異常報知画面となる画像を画像表示装置５に表示させた後、図７５に示すステップＳ９５６にて払出側異常終了コマンドを受信したと判定されるまでは、払出側異常報知画面の表示が継続して行われる。しかしながら、この発明はこれに限定されるものではなく、例えば図７６（Ｆ）に例示した賞球過多報知画面や図７６（Ｇ）に例示した賞球不足報知画面を表示する場合と同様に、報知を終了するタイミングに達したときには、シリアル通信異常報知画面やメイン側払出異常報知画面、払出側異常報知画面などの表示を終了させるようにしてもよい。この場合には、主基板１１から演出制御基板１２に対して異常報知の終了を指示するコマンドを送信する必要がないので、遊技制御用マイクロコンピュータ１００における制御負担を軽減することができる。
上記実施の形態では、図６４に示す賞球払出回数算出処理におけるステップＳ８０１にて主基板通信エラーフラグがオンとなっているか否かを判定し、オンであるときにはそのまま賞球払出回数算出処理を終了する。また、図６５に示す賞球払出駆動処理におけるステップＳ８２１にて主基板通信エラーフラグがオンとなっているか否かを判定し、オンであるときにはステップＳ８２７の処理に進むことで払出モータ５１による遊技球の払出動作を停止させる。その一方で、図６７に示す球貸し払出回数算出処理や図６８に示す球貸し払出駆動処理では、主基板通信エラーフラグがオンとなっているか否かの判定は行われない。しかしながら、この発明はこれに限定されるものではなく、例えば図６７に示す球貸し払出回数算出処理を開始したときには、まず主基板通信エラーフラグがオンとなっているか否かを判定し、オンであるときにはそのまま球貸し払出回数算出処理を終了するようにしてもよい。また、図６８に示す球貸し払出駆動処理を開始したときには、まず主基板通信エラーフラグがオンとなっているか否かを判定し、オンであるときにはステップＳ８６６の処理に進んで払出モータ５１による遊技球の払出動作を停止させるようにしてもよい。これにより、主基板１１からのＡＣＫフィードバックコマンドを受信していない旨の判定がなされたときには、球貸し未払出カウンタの値が「０」以外の値となって未払出の貸し球となる遊技球があることを示していても払出制御を停止する状態に制御されることになる。これにより、確実な払出制御を実行して、例えば通信エラーや通信線に対する不正行為などによる異常が発生したときに、貸し球となる遊技球を過剰に払い出してしまうことを防止できる。
上記実施の形態では、始動口スイッチ２２から出力された検出信号が、始動入賞信号ＳＳとして乱数回路１０３に設けられたタイマ回路１７９に入力される。そして、タイマ回路１７９において、始動入賞信号ＳＳが入力されている時間を計測し、計測した時間が所定の時間（例えば３ミリ秒）になったときに、始動入賞信号ＳＳをラッチ信号生成回路１８０に出力していた。しかしながら、この発明はこれに限定されるものではなく、始動口スイッチ２２からの検出信号をＣＰＵ１０４に入力し、ＣＰＵ１０４が所定回（例えば２回）の遊技制御用タイマ割込み処理を実行する期間（例えば４ミリ秒間）にわたり、始動口スイッチ２２からの検出信号が継続してオン状態であるときに、ラッチ用始動入賞信号ＳＮをラッチ信号生成回路１８０に送出するようにしてもよい。この場合、図１１に示すような乱数回路１０３が備えるタイマ回路１７９は不要であり、例えばラッチ信号生成回路１８０が備えるＤ入力端子に、ＣＰＵ１０４から出力されるラッチ用始動入賞信号ＳＮを入力させる。そして、ラッチ信号生成回路１８０が備えるクロック入力端子には、反転回路１７８から出力される反転クロック信号Ｓ２や遅延回路１８２から出力される遅延クロック信号Ｓ３を入力させればよい。ラッチ信号生成回路１８０は、Ｄ入力端子に入力されるラッチ用始動入賞信号ＳＮを、クロック入力端子に入力される反転クロック信号Ｓ２や遅延クロック信号Ｓ３の立上がりエッジに同期させて出力することにより、ラッチ信号ＳＬを生成して出力する。
また、上記実施の形態において、タイマ回路１７９は、内部システムクロックＣＬＫをを用いて始動入賞信号ＳＳの入力時間を計測していたが、これに限定されず、内部システムクロックＣＬＫを分周したクロック信号や、クロック回路１０１によって生成される内部システムクロックＣＬＫとは異なるクロック信号を用いてもよい。例えば、タイマ回路１７９は、クロック信号出力回路１７１から出力されたクロック信号Ｓ１を用いて始動入賞信号ＳＳの入力時間を計測してもよい。また、上記実施の形態において、タイマ回路１７９には、所定の時間として３ミリ秒が設定されていたが、これに限定されず、２回の遊技制御用タイマ割込み処理の実行時間である４ミリ秒よりも短い時間であれば任意に設定可能である。
さらに、上記実施の形態において、ＣＰＵ１０４は、２回の遊技制御用タイマ割込み処理が実行されている期間（４ミリ秒）にわたり始動入賞信号が継続して入力されたことに基づいて、図５１に示すステップＳ４２２の入賞処理を実行していた。しかしながら、本発明は、これに限定されず、上述した遊技制御用タイマ割込み処理の実行回数は、任意であり、例えば、ＣＰＵ１０４は、３回の遊技制御用タイマ割込み処理が実行されている期間（６ミリ秒）にわたり始動入賞信号が継続して入力されたことに基づいて、入賞処理を実行してもよい。この場合、タイマ回路１７９には、３回の遊技制御用タイマ割込処理の実行時間である６ミリ秒よりも短い時間を設定すればよい。
上記実施の形態では、「０」〜「９」を示す数字等から構成される特別図柄のうちで、「７」を示す特別図柄を大当り図柄とし、それ以外の数値を示す特別図柄をハズレ図柄とし、遊技状態が高確率状態となる確変大当りとなるか否かは、特別図柄とは別個に決定されるものとして説明した。しかしながら、この発明はこれに限定されるものではなく、遊技状態が高確率状態となる確変大当りのときの大当り図柄である確変大当り図柄と、遊技状態が高確率状態にはならない通常大当りのときの大当り図柄である通常大当り図柄とを、互いに異なる特別図柄としてもよい。例えば、「３」を示す特別図柄を通常大当り図柄とし、「７」を示す特別図柄を確変大当り図柄としてもよい。この場合には、表示結果通知コマンドとなるコマンド９０ＸＸｈのうち、コマンド９００１ｈを特図ゲームでの確定特別図柄が通常大当り図柄としての「３」を示す特別図柄であることを通知するコマンドとし、コマンド９００２ｈを特図ゲームでの確定特別図柄が確変大当り図柄としての「７」を示す特別図柄であることを通知するコマンドとすればよい。
また、上記実施の形態において、遊技機は、可変表示の実行条件（例えば普通可変入賞球装置６に設けられた始動入賞口に遊技球が入賞すること）が成立した後に可変表示の開始条件（例えば特別図柄表示装置４による前回の特図ゲーム及び大当り遊技状態の終了）が成立したことに基づいて、各々が識別可能な複数種類の識別情報（例えば特別図柄）を可変表示する可変表示装置（例えば特別図柄表示装置４）を備え、可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態（例えば大当り遊技状態）に制御するパチンコ遊技機であった。
しかしながら、本発明は、これに限定されず、遊技機は、遊技領域に設けられた始動領域にて遊技媒体を検出する始動検出手段（例えば始動玉検出器）の検出により、遊技者にとって不利な第２の状態から遊技者にとって有利な第１の状態となる始動動作（例えば開放動作）を行う可変入賞装置（例えば可変入賞球装置）を有し、可変入賞装置に設けられた特定領域にて遊技媒体を検出する特定検出手段（例えば特定玉検出器）の検出により、始動動作よりも遊技者にとってさらに有利な特定の態様で可変入賞装置を第１の状態に制御する特定遊技状態（例えば大当り遊技状態）を発生させるパチンコ遊技機であってもよい。
また、本発明の遊技機は、特別領域（例えば特別装置作動領域）に設けられた特別検出手段（例えば特定球検出スイッチや特別領域スイッチ）で遊技球が検出されたことを条件に権利発生状態となり、権利発生状態となっている期間中に、始動領域（例えば作動入賞口や始動入賞装置における始動口）に設けられた始動検出手段（例えば作動球検出スイッチや始動口スイッチ）により遊技球が検出されたことに基づいて、特別可変入賞装置（例えば大入賞口）を遊技者にとって不利な状態（例えば閉鎖状態）から遊技者にとって有利な状態（例えば開放状態）に変化させる制御を行うことが可能なパチンコ遊技機であってもよい。
１ … パチンコ遊技機
２ … 遊技盤
３ … 遊技機用枠
４ … 特別図柄表示装置
５ … 画像表示装置
６ … 普通可変入賞球装置
７ … 特別可変入賞球装置
８Ｌ、８Ｒ … スピーカ
９ … 遊技効果ランプ
１０ … 電源基板
１１ … 主基板
１２ … 演出制御基板
１３ … 音声制御基板
１４ … ランプ制御基板
１５ … 払出制御基板
１７ … 発射制御基板
１８ … 中継基板
２１ … ゲートスイッチ
２２ … 始動口スイッチ
２３ … Ｖ入賞スイッチ
２４ … カウントスイッチ
２５Ａ〜２５Ｄ … 入賞口スイッチ
２６ … 満タンスイッチ
２７ … 球切れスイッチ
２９ … 全入賞球検出スイッチ
３０ … 操作ノブ
３１ … エラー解除スイッチ
４０ … 普通図柄表示器
４１ … 通過ゲート
４２Ａ〜４２Ｄ … 入賞口
５１ … 払出モータ
６１ … 発射モータ
７０ … カードユニット
７１ … 払出モータ位置センサ
７２ … 払出カウントスイッチ
７３ … エラー解除スイッチ
７４ … エラー表示用ＬＥＤ
８１ … ソレノイド
８２ … ソレノイド
８５、８６ … 穴
８７、８８ … ギア
８９ … カム
９０ … 球通路
９１〜９３ … ケース
１００ … 遊技制御用マイクロコンピュータ
１０１、２１１ … クロック回路
１０２、２１２ … リセット／割込みコントローラ
１０３、２１３ … 乱数回路
１０４、１２３、２１４ … ＣＰＵ
１０５、１２１、２１５ … ＲＯＭ
１０６、１２２、２１６ … ＲＡＭ
１０７、２１７ … タイマ回路
１０８、２１８ … シリアル通信回路
１０９、２１９ … 外部バスインタフェース
１１１、１６１ … スイッチ回路
１１２ … ソレノイド回路
１２０ … 演出制御用マイクロコンピュータ
１２４ … Ｉ／Ｏ
１３０ … 遊技制御用データ保持エリア
１３１ … 特図保留記憶部
１３２ … 確定特別図柄記憶部
１３３ … 遊技制御フラグ設定部
１３４ … 遊技制御タイマ設定部
１３５ … 遊技制御カウンタ設定部
１３６ … 遊技制御バッファ設定部
１４０ … 払出制御用データ保持エリア
１４１ … 払出制御フラグ設定部
１４２ … 払出制御タイマ設定部
１４３ … 払出制御カウンタ設定部
１４４ … 払出制御バッファ設定部
１５０ … 払出制御用マイクロコンピュータ
１７１ … クロック信号出力回路
１７２Ａ、１７２Ｂ … 初期値設定回路
１７３Ａ、１７３Ｂ … 乱数生成回路
１７４Ａ、１７４Ｂ … セレクタ
１７５Ａ、１７５Ｂ … ＡＲＳＣ、ＢＲＳＣ
１７６Ａ、１７６Ｂ … 乱数列変更回路
１７７Ａ、１７７Ｂ … 最大値比較回路
１７８ … 反転回路
１７９ … タイマ回路
１８０ … ラッチ信号生成回路
１８１Ａ、１８１Ｂ … 乱数値レジスタ
１８２ … 遅延回路
１９１ … 払出用受信コマンドバッファ
１９２ … 払出用送信コマンドバッファ
２０１ … 受信動作部
２０２ … 送信動作部
２０３ … シリアル通信データレジスタ
２０４ … シリアルステータスレジスタ
２０５ … シリアル制御レジスタ
３０１ … 変圧回路
３０２ … 直流電圧生成回路
３０３ … 電源監視回路
３０４ … クリアスイッチ

Claims (1)

  1. 可変表示の実行条件が成立した後に可変表示の開始条件が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置を備え、遊技領域における入賞領域に遊技媒体が入賞したことに基づいて景品として景品遊技媒体を払い出し、前記可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態に制御する遊技機であって、
    前記入賞領域に遊技球が入賞したことを検出して入賞検出信号を出力する入賞検出手段と、
    操作に応じて初期化要求信号を出力する初期化操作手段と、
    前記景品遊技媒体の払い出しを行う払出手段と、
    乱数を発生する乱数回路を内蔵し、前記入賞検出手段からの入賞検出信号が入力され、遊技の進行を制御する遊技制御処理を実行し、前記払出手段を制御させるための払出制御信号と、遊技機に設けられている演出用の電気部品を制御させるための演出制御信号とを送信する遊技制御用マイクロコンピュータが搭載された遊技制御基板と、
    前記遊技制御用マイクロコンピュータによって送信された払出制御信号に応じて前記払出手段を制御する払出制御処理を実行する払出制御用マイクロコンピュータが搭載された払出制御基板と、
    前記遊技制御用マイクロコンピュータによって送信された演出制御信号に応じて前記演出用の電気部品を制御する演出制御用マイクロコンピュータが搭載された演出制御基板と、
    遊技機で用いられる電力の状態が所定の状態となったときに、停電信号を出力する電源監視手段とを備え、
    前記乱数回路は、
    所定の信号の入力に基づいて数値データを更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する数値更新手段と、
    前記数値更新手段によって更新された数値データを乱数値として記憶する乱数値記憶手段とを含み、
    前記遊技制御用マイクロコンピュータは、
    遊技の進行状態を示すデータを記憶し、遊技機への電力供給が停止しても少なくとも所定期間は記憶内容を保持する遊技制御用記憶手段と、
    前記入賞検出信号の入力に応じて、払い出すべき景品遊技媒体の数を示す払出数信号を前記払出制御信号として前記払出制御用マイクロコンピュータに送信する払出数信号送信手段と、
    前記電源監視手段が前記停電信号を出力したことに応じて、遊技の進行状態を示すデータを保存するための遊技制御側電力供給停止時処理を実行する遊技制御側電力供給停止時処理手段と、
    遊技機への電力供給が開始されたときに、前記初期化操作手段から初期化要求信号が出力されているか否かを判定する初期化操作判定手段と、
    前記初期化操作判定手段による判定がなされた後に、前記遊技制御処理の実行の開始を少なくとも前記払出制御処理の実行が開始されるときまで遅延させる遅延処理を実行する遅延処理手段と、
    前記遅延処理手段による遅延処理が実行された後に、前記初期化操作判定手段によって初期化要求信号が出力されていないと判定されたことを条件に、前記遊技制御用記憶手段に保存されていた遊技の進行状態を示すデータに基づいて遊技の進行状態を復旧させる遊技制御側復旧処理を実行する遊技制御側復旧処理手段と、
    前記遊技制御側復旧処理手段によって前記遊技制御側復旧処理が実行されたときに、前記遊技制御側復旧処理が実行された旨を報知させるための復旧報知信号を前記演出制御信号として前記演出制御用マイクロコンピュータに送信する復旧報知信号送信手段と、
    遊技機への電力供給が開始された後、前記乱数回路に前記乱数を発生させるための設定を行う乱数回路設定手段と、
    前記乱数回路設定手段による設定が行われた後、定期的に発生するタイマ割込み処理の実行を許可するタイマ割込み処理実行許可手段と、
    前記タイマ割込み処理の実行中、前記可変表示の実行条件が成立したか否かを判定する実行条件判定手段と、
    前記実行条件判定手段により前記可変表示の実行条件が成立したと判定されたことに基づいて、前記乱数値記憶手段により記憶された乱数値を読み出す乱数値読出手段と、
    前記乱数値読出手段により読み出された乱数値が所定の判定値データと合致するか否かを判定することにより、前記可変表示における表示結果を特定表示結果とするか否かを決定する表示結果決定手段とを含み、
    前記払出制御用マイクロコンピュータは、
    前記払出数信号送信手段によって送信された払出数信号を受信する払出数信号受信手段と、
    前記払出数信号受信手段によって受信された払出数信号で示された景品遊技媒体の払出数のうち未だ払い出されていない未払出の景品遊技媒体の数を示す未払出数データを記憶し、遊技機への電力供給が停止しても少なくとも所定期間は記憶内容を保持する払出制御用記憶手段と、
    前記払出手段を駆動制御して、前記未払出数データで示される数の未払出の景品遊技媒体を払い出させる払出制御を実行する景品遊技媒体払出制御手段と、
    前記電源監視手段が前記停電信号を出力したことに応じて、前記未払出数データを保存するための払出制御側電力供給停止時処理を実行する払出制御側電力供給停止時処理手段と、
    遊技機への電力供給が開始されたときに、前記初期化操作手段から初期化要求信号が出力されていないことを条件に、前記払出制御用記憶手段に保存されていた前記未払出数データに基づいて払い出しを可能な状態に復旧させる払出制御側復旧処理を実行する払出制御側復旧処理手段とを含み、
    前記演出制御用マイクロコンピュータは、前記復旧報知信号送信手段によって送信された復旧報知信号を受信したときに、前記演出用の電気部品を制御して前記遊技制御側復旧処理が実行された旨を報知する復旧報知手段を含み、
    前記遊技制御用マイクロコンピュータ及び前記払出制御用マイクロコンピュータのうちで少なくともいずれか一方は、他方との間でシリアル通信を行うシリアル通信回路を内蔵し、前記シリアル通信回路によるシリアル通信動作を制御する通信制御手段を含む特定マイクロコンピュータであり、
    前記シリアル通信回路は、複数の割込み要求条件のいずれかが成立したときに、前記通信制御手段に対して成立した割込み要求条件に応じた割込み要求を通知する割込み要求通知手段を含み、
    前記割込み要求通知手段が通知する割込み要求は、シリアル通信においてエラーが発生したときに割込み要求条件が成立し、エラーの発生に対応した処理を前記通信制御手段に実行させるためのエラー割込み要求を含む、
    ことを特徴とする遊技機。
JP2010293659A 2010-12-28 2010-12-28 遊技機 Expired - Fee Related JP4934217B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010293659A JP4934217B2 (ja) 2010-12-28 2010-12-28 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010293659A JP4934217B2 (ja) 2010-12-28 2010-12-28 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005245070A Division JP4671808B2 (ja) 2005-08-25 2005-08-25 遊技機

Publications (2)

Publication Number Publication Date
JP2011062565A JP2011062565A (ja) 2011-03-31
JP4934217B2 true JP4934217B2 (ja) 2012-05-16

Family

ID=43949418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010293659A Expired - Fee Related JP4934217B2 (ja) 2010-12-28 2010-12-28 遊技機

Country Status (1)

Country Link
JP (1) JP4934217B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5629337B2 (ja) * 2013-02-06 2014-11-19 株式会社ユニバーサルエンターテインメント 遊技機および遊技機の管理方法
JP5475899B1 (ja) * 2013-02-07 2014-04-16 株式会社ユニバーサルエンターテインメント 遊技機および遊技機の管理方法
JP5944939B2 (ja) * 2014-03-28 2016-07-05 株式会社ユニバーサルエンターテインメント 遊技機
JP2018000361A (ja) * 2016-06-29 2018-01-11 株式会社大一商会 遊技機
JP2020099635A (ja) * 2018-12-25 2020-07-02 京楽産業．株式会社 遊技機
JP2020099637A (ja) * 2018-12-25 2020-07-02 京楽産業．株式会社 遊技機
JP2020099636A (ja) * 2018-12-25 2020-07-02 京楽産業．株式会社 遊技機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4686815B2 (ja) * 1999-12-14 2011-05-25 株式会社三洋物産 遊技機
JP2002029126A (ja) * 2000-07-17 2002-01-29 Canon Inc 画像形成装置及びそのシリアル通信制御方法、並びに記憶媒体
JP3660309B2 (ja) * 2002-01-30 2005-06-15 株式会社三共 遊技機
JP4153217B2 (ja) * 2002-02-20 2008-09-24 株式会社三共 遊技機
JP3866146B2 (ja) * 2002-05-07 2007-01-10 株式会社三共 遊技機
JP2005211539A (ja) * 2004-01-30 2005-08-11 Aruze Corp 遊技機

Also Published As

Publication number Publication date
JP2011062565A (ja) 2011-03-31

Similar Documents

Publication Publication Date Title
JP4671810B2 (ja) 遊技機
JP4693567B2 (ja) 遊技機
JP4934217B2 (ja) 遊技機
JP5083886B2 (ja) 遊技台
JP4734084B2 (ja) 遊技機
JP5879586B2 (ja) 遊技台
JP4776316B2 (ja) 遊技機
JP5610448B2 (ja) 遊技台
JP4939790B2 (ja) 遊技機
JP4528736B2 (ja) 遊技機
JP5547832B2 (ja) 遊技機
JP2016083256A (ja) 遊技機
JP4668112B2 (ja) 遊技機
JP4671808B2 (ja) 遊技機
JP2016083258A (ja) 遊技機
JP2007105189A (ja) 遊技機
JP2016083259A (ja) 遊技機
JP2007111095A (ja) 遊技機
JP2016083262A (ja) 遊技機
JP4671809B2 (ja) 遊技機
JP4693566B2 (ja) 遊技機
JP4693569B2 (ja) 遊技機
JP6032687B2 (ja) 遊技機
JP2018027391A (ja) 遊技機
JP2024060355A (ja) 遊技機

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120217

R150 Certificate of patent or registration of utility model

Ref document number: 4934217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees