JP4931765B2 - 信号分配装置 - Google Patents
信号分配装置 Download PDFInfo
- Publication number
- JP4931765B2 JP4931765B2 JP2007278915A JP2007278915A JP4931765B2 JP 4931765 B2 JP4931765 B2 JP 4931765B2 JP 2007278915 A JP2007278915 A JP 2007278915A JP 2007278915 A JP2007278915 A JP 2007278915A JP 4931765 B2 JP4931765 B2 JP 4931765B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- matrix
- check
- switch
- connection state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
Claims (4)
- p個の入力端子から入力された信号をm個の出力端子に分配するための信号分配装置であって、
前記p個の入力端子に対応する少なくともp個の入力と、前記m個の出力端子に対応する少なくともm個の出力とを有する、少なくともp×m個のスイッチを含むマトリクス部と、
前記p個の入力端子から前記マトリクス部の対応する前記p個の入力までの信号経路を開閉するスイッチ群と、
前記スイッチ群により前記p個の入力端子と前記マトリクス部の前記p個の入力とを切り離し、前記マトリクス部の前記p個の入力のいずれかに所定の電圧を加え、前記マトリクス部の前記m個の出力のいずれかに現れる電圧値が所定の電圧範囲内であるか否かに基づいて、前記マトリクス部の接続状態をチェックするチェック部と、
前記マトリクス部のスイッチに対応するセルを表示し、表示されたセルを選択することによって、前記マトリクス部の所望の接続状態を選択することができるように構成された画面を表示するユーザ・インターフェース部と、
前記所望の接続状態を実現するように前記マトリクス部を制御すると共に、前記マトリクス部が前記所望の接続状態となっているか否かをチェックするように前記チェック部を制御する制御部と、
前記マトリクス部の接続状態を記憶するスイッチ状態記憶部と、
前記所望の接続状態を前記制御部に設定し、当該設定した接続状態を前記スイッチ状態記憶部に記憶させるスイッチ状態管理部と、
を備え、
前記スイッチ状態管理部が、前記所望の接続状態を前記制御部に設定すると、前記制御部が、当該設定された接続状態を実現するように前記マトリクス部を制御し、その後、前記制御部が、前記チェック部により、前記マトリクス部が前記設定された接続状態となっているか否かをチェックし、当該チェックの結果を前記スイッチ状態管理部に送信するように構成される、
信号分配装置。 - 前記マトリクス部は、前記p個の入力端子に対応する少なくともp個の入力と、前記m個の出力端子の一つに対応する1個の出力とを有する、少なくともm個のマルチプレクサにより構成される、
請求項1に記載の信号分配装置。 - 前記チェック部は、前記所定の電圧を受ける1個の入力と、前記マトリクス部の前記p個の入力に接続された少なくともp個の出力とを有する第1のマルチプレクサを備え、該第1のマルチプレクサにより前記所定の電圧を前記マトリクス部の前記p個の入力のいずれかに加えて、前記マトリクス部の接続状態をチェックするように構成された、請求項1または2に記載の信号分配装置。
- 前記チェック部は、前記マトリクス部の前記m個の出力に接続された少なくともm個の入力と、1個の出力とを有する第2のマルチプレクサを備え、該第2のマルチプレクサにより前記マトリクス部の前記m個の出力のいずれかに現れる電圧値を選択的に取得して、前記マトリクス部の接続状態をチェックするように構成された、請求項1から3のいずれか1項に記載の信号分配装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278915A JP4931765B2 (ja) | 2007-10-26 | 2007-10-26 | 信号分配装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278915A JP4931765B2 (ja) | 2007-10-26 | 2007-10-26 | 信号分配装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009111476A JP2009111476A (ja) | 2009-05-21 |
JP4931765B2 true JP4931765B2 (ja) | 2012-05-16 |
Family
ID=40779546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007278915A Expired - Fee Related JP4931765B2 (ja) | 2007-10-26 | 2007-10-26 | 信号分配装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4931765B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015040454A1 (en) * | 2013-09-18 | 2015-03-26 | Freescale Semiconductor, Inc. | Electronic device having multiplexed input/output terminals |
CN110736953A (zh) * | 2019-12-20 | 2020-01-31 | 深圳市鼎阳科技股份有限公司 | 一种数字示波器校验装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4834662A (ja) * | 1971-09-08 | 1973-05-21 | ||
JPS63252271A (ja) * | 1987-04-09 | 1988-10-19 | Toshiba Corp | 半導体検査装置 |
JP2597580B2 (ja) * | 1987-05-19 | 1997-04-09 | 株式会社東芝 | 半導体測定装置 |
JPH0254179A (ja) * | 1988-08-17 | 1990-02-23 | Japan Aviation Electron Ind Ltd | スイッチマトリクス回路の検査装置 |
-
2007
- 2007-10-26 JP JP2007278915A patent/JP4931765B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009111476A (ja) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5432797A (en) | IC tester having a pattern selector capable of selecting pins of a device under test | |
US6107820A (en) | Redundancy circuitry for programmable logic devices with interleaved input circuits | |
US5933434A (en) | Memory system having internal state monitoring circuit | |
US7848899B2 (en) | Systems and methods for testing integrated circuit devices | |
US6201404B1 (en) | Programmable logic device with redundant circuitry | |
KR20150054789A (ko) | 반도체 장치 및 전지 전압 감시 장치 | |
US7786749B1 (en) | Programmable integrated circuit having built in test circuit | |
Zhang et al. | A reconfigurable self-healing embryonic cell architecture | |
KR101545716B1 (ko) | 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩 | |
JP4931765B2 (ja) | 信号分配装置 | |
CN104094357A (zh) | 执行并行存储测试的装置和方法 | |
CN101840729B (zh) | 一种存储装置 | |
JP3597972B2 (ja) | プログラマブルロジックデバイス及びその試験方法並びに試験用データ作成方法 | |
US8013761B2 (en) | Switching matrix for an input device | |
CN113851175A (zh) | 存算一体的冗余替换电路、芯片及计算装置 | |
US20060212765A1 (en) | Integrated circuit with a control input that can be disabled | |
US20070260955A1 (en) | Test auxiliary device in a memory module | |
Aksenova | A matrix method for PLD failure localization | |
KR100961070B1 (ko) | Sram의 병렬 테스트 장치 및 방법 | |
JP2016139447A (ja) | 半導体記憶装置およびデータ書き込み方法 | |
JP6536481B2 (ja) | 組電池の電圧監視装置 | |
TW531751B (en) | Method and device to process the error-address | |
CN105097047A (zh) | 存储器、存储阵列的检测电路及方法 | |
KR20170134280A (ko) | 멀티 터치 장치 및 그 장치의 동작 방법 | |
JP7096070B2 (ja) | 多数決処理装置、半導体記憶装置及び情報データの多数決方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |