JP4927223B2 - LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD, LIGHT EMITTING DEVICE MANUFACTURING METHOD, LIGHTING DEVICE, BACKLIGHT AND DISPLAY DEVICE - Google Patents

LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD, LIGHT EMITTING DEVICE MANUFACTURING METHOD, LIGHTING DEVICE, BACKLIGHT AND DISPLAY DEVICE Download PDF

Info

Publication number
JP4927223B2
JP4927223B2 JP2011122176A JP2011122176A JP4927223B2 JP 4927223 B2 JP4927223 B2 JP 4927223B2 JP 2011122176 A JP2011122176 A JP 2011122176A JP 2011122176 A JP2011122176 A JP 2011122176A JP 4927223 B2 JP4927223 B2 JP 4927223B2
Authority
JP
Japan
Prior art keywords
light emitting
compound semiconductor
semiconductor
type
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011122176A
Other languages
Japanese (ja)
Other versions
JP2012074673A (en
Inventor
晃秀 柴田
哲 根岸
健治 小宮
善史 矢追
竹史 塩見
浩 岩田
明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011122176A priority Critical patent/JP4927223B2/en
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to KR1020157021465A priority patent/KR20150098246A/en
Priority to KR1020137007755A priority patent/KR20130093115A/en
Priority to CN201180052596.4A priority patent/CN103190004B/en
Priority to PCT/JP2011/064231 priority patent/WO2012029381A1/en
Priority to US13/820,081 priority patent/US9190590B2/en
Priority to TW100124821A priority patent/TWI593136B/en
Publication of JP2012074673A publication Critical patent/JP2012074673A/en
Application granted granted Critical
Publication of JP4927223B2 publication Critical patent/JP4927223B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

この発明は、棒状または板状などの突起状半導体を有する発光素子およびその製造方法、上記発光素子を備えた発光装置の製造方法、および、上記発光装置を備えた照明装置,バックライト並びに表示装置に関する。   The present invention relates to a light emitting element having a protruding semiconductor such as a rod or plate, a method for manufacturing the same, a method for manufacturing a light emitting device including the light emitting element, and an illumination device, a backlight, and a display device including the light emitting device. About.

従来、平面型の発光素子に比べて発光面積を増大させたロッド型発光素子が、特許文献1(特開2006−332650号公報)に開示されている。   Conventionally, a rod-type light-emitting element having a light-emitting area increased as compared with a planar light-emitting element is disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 2006-332650).

このロッド型発光素子は、図24に示すように、基板900上に第1極性層910が形成され、この第1極性層910上に光を放出する活性層からなる複数個のロッド920が形成されている。このロッド920はさらに第2極性層930に包まれており、上記活性層からなる複数個のロッド920および第2極性層930がロッド型発光素子を構成している。   As shown in FIG. 24, the rod-type light emitting device has a first polar layer 910 formed on a substrate 900, and a plurality of rods 920 made of an active layer that emits light is formed on the first polar layer 910. Has been. The rod 920 is further encapsulated in a second polar layer 930, and the plurality of rods 920 and the second polar layer 930 made of the active layer constitute a rod-type light emitting element.

上記従来技術によれば、それぞれのロッド920は全体の面に光を放出するため、発光面積が増加し、発光素子による光量が増加する。   According to the above prior art, each rod 920 emits light to the entire surface, so that the light emitting area is increased and the amount of light by the light emitting element is increased.

しかしながら、上記従来技術では、ロッド920は活性層からなるが、活性層は専らキャリアを閉じ込めて発光効率を上げる役割を持つものであり、一般的に高抵抗である。上記従来技術では、発光面積を増やすためにはロッドの長さを長くする必要があるが、ロッドの長さを長くするほど高抵抗な活性層も長くなり、先端まで十分な電流を流すことができずに先端部が暗くなり、十分な発光強度が得られないという問題があった。   However, in the above prior art, the rod 920 is composed of an active layer, and the active layer has a role of exclusively confining carriers to increase the light emission efficiency, and generally has a high resistance. In the above prior art, in order to increase the light emitting area, it is necessary to increase the length of the rod. However, as the length of the rod is increased, the active layer having a high resistance becomes longer, and a sufficient current can flow to the tip. There was a problem that the tip end portion became dark without being able to be obtained and sufficient light emission intensity could not be obtained.

特開2006−332650号公報JP 2006-332650 A

そこで、この発明の課題は、低抵抗で十分な発光強度が得られる発光素子を提供することにある。また、この発明のさらなる課題は、そのような発光素子の製造方法、そのような発光素子による発光装置の製造方法、そのような発光装置を備えた照明装置、バックライト並びに表示装置をも提供することにある。   Accordingly, an object of the present invention is to provide a light emitting element that can obtain a sufficient light emission intensity with low resistance. The present invention further provides a method for manufacturing such a light-emitting element, a method for manufacturing a light-emitting device using such a light-emitting element, a lighting device including such a light-emitting device, a backlight, and a display device. There is.

上記課題を解決するため、この発明の発光素子は、第1導電型の半導体基部と、
上記第1導電型の半導体基部上に突出して延在するように形成された複数の第1導電型の突起状化合物半導体と、
上記突起状化合物半導体の少なくとも側面を覆うシェルとなる第2導電型の化合物半導体層と
を備えて、
上記第1導電型の突起状化合物半導体の側面と上記第2導電型の化合物半導体層との間で発光させるようにすると共に、
上記第1導電型の突起状化合物半導体の側面を覆う上記シェルとなる上記第2導電型の化合物半導体層の側面を覆う透明電極層
を備え、
上記第1導電型の突起状化合物半導体は第1導電型の板状化合物半導体であり、
上記第1導電型の板状化合物半導体は、断面矩形であり、この断面矩形の板状化合物半導体の長辺側の側面が無極性面である発光面であることを特徴としている。
In order to solve the above problems, a light emitting device of the present invention includes a first conductivity type semiconductor base,
A plurality of first-conductivity-type protruding compound semiconductors formed to project and extend on the first-conductivity-type semiconductor base;
A second conductive type compound semiconductor layer serving as a shell covering at least the side surface of the protruding compound semiconductor;
While light is emitted between the side surface of the first conductive type protruding compound semiconductor and the second conductive type compound semiconductor layer,
E Bei transparent electrode layer <br/> covering the side surface of the shell to become the second conductive type compound semiconductor layer which covers the protruding compound semiconductor side surface of the first conductivity type,
The first conductive type protruding compound semiconductor is a first conductive type plate compound semiconductor;
The plate compound semiconductor of the first conductivity type has a rectangular cross section, and the side surface on the long side of the plate compound semiconductor having a rectangular cross section is a light emitting surface having a nonpolar surface .

この発明の発光素子によれば、上記第1導電型の突起状半導体を覆うように第2導電型の半導体層が形成されているので、上記突起状半導体のほぼ全側面を発光させることが可能となる。それゆえ、この発明の発光素子によれば、平面状の発光層を持つ発光ダイオードチップに比べて、上記第1導電型の半導体基部の単位面積当たりの発光量を増大させることができる。   According to the light emitting device of the present invention, since the second conductive type semiconductor layer is formed so as to cover the first conductive type protruding semiconductor, almost all side surfaces of the protruding semiconductor can be made to emit light. It becomes. Therefore, according to the light emitting device of the present invention, the light emission amount per unit area of the first conductivity type semiconductor base can be increased as compared with a light emitting diode chip having a planar light emitting layer.

また、この発明によれば、上記突起状半導体は第1導電型の半導体からなるから、上記突起状半導体に第1導電型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、上記突起状半導体の長さを長くしても、上記突起状半導体の抵抗の増大が抑えられ、上記突起状半導体の根元部から先端部にわたって一様に発光させることができる。したがって、上記第1導電型の半導体基部の単位面積当たりの発光量をさらに増やすことが可能となる。   Further, according to the present invention, since the protruding semiconductor is made of the first conductivity type semiconductor, the resistance can be easily reduced by increasing the amount of impurities imparting the first conductivity type to the protruding semiconductor. Therefore, even if the length of the protruding semiconductor is increased, an increase in the resistance of the protruding semiconductor is suppressed, and light can be emitted uniformly from the root portion to the tip portion of the protruding semiconductor. Therefore, it is possible to further increase the light emission amount per unit area of the first conductivity type semiconductor base.

また、一実施形態では、上記第1導電型の突起状半導体は第1導電型の棒状半導体である。   In one embodiment, the first conductivity type protruding semiconductor is a first conductivity type rod-shaped semiconductor.

この実施形態によれば、上記棒状半導体の根元部から先端部にわたって一様に発光させることができ、上記棒状半導体のほぼ全側面を発光させることが可能となるので、平面状の発光層を持つ発光ダイオードチップに比べて、上記第1導電型の半導体基部の単位面積当たりの発光量を増大させることができる。   According to this embodiment, since light can be emitted uniformly from the root portion to the tip portion of the rod-shaped semiconductor, and almost all side surfaces of the rod-shaped semiconductor can be light-emitted, a planar light emitting layer is provided. Compared with the light emitting diode chip, the light emission amount per unit area of the semiconductor base of the first conductivity type can be increased.

また、一実施形態では、上記第1導電型の棒状半導体の長さが上記第1導電型の棒状半導体の太さの10倍以上である。   In one embodiment, the length of the first conductivity type rod-shaped semiconductor is 10 times or more the thickness of the first conductivity type rod-shaped semiconductor.

この実施形態では、上記半導体基部の単位面積当たりの発光量を著しく増大させることができる。これに対して、従来技術のように棒状半導体が活性層からなる場合は棒状半導体の長さを太さの10倍以上にすると先端部を発光させることが困難になる。したがって、棒状半導体の長さが太さの10倍以上にすることによって、低抵抗で発光強度が高いという本発明の利点が特に顕著となる。   In this embodiment, the amount of light emission per unit area of the semiconductor base can be remarkably increased. On the other hand, when the rod-shaped semiconductor is made of an active layer as in the prior art, it is difficult to emit light at the tip if the length of the rod-shaped semiconductor is 10 times or more the thickness. Therefore, when the length of the rod-shaped semiconductor is 10 times or more of the thickness, the advantage of the present invention that the light emission intensity is high with low resistance becomes particularly remarkable.

また、一実施形態では、上記第1導電型の突起状半導体は第1導電型の板状半導体である。   In one embodiment, the first conductive type protruding semiconductor is a first conductive type semiconductor plate.

この実施形態によれば、上記突起状半導体を板状半導体としたことで、その板状半導体の最も広い発光面を無極性面とすることで、全体としての発光効率を高めることができる。   According to this embodiment, since the projecting semiconductor is a plate semiconductor, the widest light emission surface of the plate semiconductor is a nonpolar surface, so that the overall light emission efficiency can be increased.

また、一実施形態では、上記第1導電型の突起状半導体と第2導電型の半導体層との間に活性層が形成されている。   In one embodiment, an active layer is formed between the first conductive type protruding semiconductor and the second conductive type semiconductor layer.

この実施形態では、発光効率を上げることができる。また、上記活性層は、あくまで上記第1導電型の突起状半導体と上記第2導電型の半導体層との間に、相対的に薄く形成されるものであるので、発光効率が良い。上記活性層は、両極のキャリア(正孔と電子)を狭い範囲に閉じ込めて再結合確率を上げるためのものであるからである。これに対し、従来技術の様に、第1導電型の棒状半導体の部分まで全て活性層からなる場合、キャリアの閉じ込めが不十分なため発光効率が高くない。   In this embodiment, the luminous efficiency can be increased. Further, since the active layer is formed to be relatively thin between the first conductive type protruding semiconductor and the second conductive type semiconductor layer, the luminous efficiency is high. This is because the active layer is for confining bipolar carriers (holes and electrons) in a narrow range to increase the recombination probability. On the other hand, when all of the first conductive type rod-shaped semiconductor portion is made of an active layer as in the prior art, the light emission efficiency is not high because of insufficient carrier confinement.

また、一実施形態では、上記第2導電型の半導体層上に透明電極層が形成されている。   In one embodiment, a transparent electrode layer is formed on the second conductivity type semiconductor layer.

この実施形態では、上記透明電極層が上記棒状半導体から放射された光を透過しつつ、上記第2導電型の半導体層で電圧降下を起こすことを防ぐことができる。したがって、上記棒状半導体の全体にわたって一様に発光させることができる。   In this embodiment, it is possible to prevent a voltage drop in the second conductivity type semiconductor layer while the transparent electrode layer transmits light emitted from the rod-shaped semiconductor. Therefore, light can be emitted uniformly over the entire rod-shaped semiconductor.

また、一実施形態では、上記複数の第1導電型の突起状半導体の間で上記透明電極層が対向している対向間隙に上記透明電極層よりも透明性が高い材料で作製された透明部材が充填されている。   In one embodiment, a transparent member made of a material having higher transparency than the transparent electrode layer in a facing gap where the transparent electrode layer is opposed between the plurality of first conductive type protruding semiconductors. Is filled.

この実施形態では、上記複数の第1導電型の突起状半導体の間の隙間を一般的に透明性の低い透明電極層で埋めてしまわずに、上記透明電極層よりも透明性が高い透明部材を上記対向隙間に充填しているので、発光素子の発光効率を向上させることができる。   In this embodiment, a transparent member having higher transparency than the transparent electrode layer without filling the gaps between the plurality of first conductive type protruding semiconductors with a transparent electrode layer having generally low transparency. Is filled in the facing gap, so that the light emission efficiency of the light emitting element can be improved.

また、この発明の発光素子の製造方法は、第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、
上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、
上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程と
を備えた。
Further, the method for manufacturing a light-emitting element according to the present invention includes a step of patterning a mask layer on the surface of a first conductivity type semiconductor layer forming part or all of the first substrate;
Forming a plurality of first-conductivity-type protruding semiconductors by anisotropically etching the semiconductor layer using the mask layer as a mask;
A semiconductor shell forming step of forming a second conductivity type semiconductor layer so as to cover the surface of the first conductivity type protruding semiconductor.

この発明の製造方法によれば、製造した発光素子は、上記第1導電型の突起状半導体を覆うように上記第2導電型の半導体層が形成されるので、上記突起状半導体のほぼ全側面を発光させることが可能になる。それゆえ、上記発光素子によれば、平面状の発光層を持つ発光ダイオードチップに比べて、上記第1の基板の単位面積当たりの発光量を増大することができる。また、この製造方法によれば、上記突起状半導体は第1導電型の半導体からなるから、上記突起状半導体に第1導電型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、上記突起状半導体の長さを長くしても、上記突起状半導体の抵抗の増大が抑えられ、上記突起状半導体の根元部から先端部にわたって一様に発光させることができる。したがって、上記第1の基板の単位面積当たりの発光量をさらに増やすことが可能となる。さらに、この製造方法によれば、上記突起状半導体をフォトリソグラフィ工程と非等方的なエッチングにより形成できるので、狙い通りの良好な形状の突起状半導体を得ることができて歩留まりを向上させることができる。   According to the manufacturing method of the present invention, in the manufactured light emitting element, since the second conductive type semiconductor layer is formed so as to cover the first conductive type protruding semiconductor, almost all side surfaces of the protruding semiconductor are formed. Can be emitted. Therefore, according to the light emitting element, it is possible to increase the light emission amount per unit area of the first substrate as compared with a light emitting diode chip having a planar light emitting layer. Further, according to this manufacturing method, since the protruding semiconductor is made of a first conductivity type semiconductor, the resistance can be easily reduced by increasing the amount of impurities that give the first conductivity type to the protruding semiconductor. Therefore, even if the length of the protruding semiconductor is increased, an increase in the resistance of the protruding semiconductor is suppressed, and light can be emitted uniformly from the root portion to the tip portion of the protruding semiconductor. Therefore, it is possible to further increase the light emission amount per unit area of the first substrate. Furthermore, according to this manufacturing method, since the protruding semiconductor can be formed by anisotropic etching with the photolithography process, a protruding semiconductor having a favorable shape can be obtained and the yield can be improved. Can do.

また、一実施形態の発光素子の製造方法は、上記半導体コア形成工程の後であって、上記半導体シェル形成工程の前に、上記第1導電型の突起状半導体をアニールする結晶欠陥回復工程を行う。   The method of manufacturing a light emitting device according to an embodiment includes a crystal defect recovery step of annealing the first conductive type protruding semiconductor after the semiconductor core formation step and before the semiconductor shell formation step. Do.

この実施形態によれば、上記アニールによる結晶欠陥回復工程によって、上記突起状半導体の結晶欠陥密度を減らして結晶性を向上することができる。したがって、その後に行われる半導体シェル形成工程において、第2導電型の半導体層の結晶性も向上するため、発光素子の発光効率を向上することができる。   According to this embodiment, the crystal defect density of the protruding semiconductor can be reduced and the crystallinity can be improved by the crystal defect recovery step by the annealing. Accordingly, in the subsequent semiconductor shell formation step, the crystallinity of the second conductivity type semiconductor layer is also improved, so that the light emission efficiency of the light emitting element can be improved.

また、一実施形態の発光素子の製造方法は、上記半導体コア形成工程の後であって、上記シェル形成工程の前に、ウェットエッチングにより上記第1導電型の突起状半導体の一部をエッチングする結晶欠陥除去工程を行う。   Also, in one embodiment of the method for manufacturing a light emitting device, after the semiconductor core formation step and before the shell formation step, a part of the first conductive type protruding semiconductor is etched by wet etching. A crystal defect removal step is performed.

この実施形態によれば、上記エッチングによる結晶欠陥除去工程によって、上記突起状半導体の結晶欠陥密度を減らして結晶性を向上することができる。したがって、その後に行われる半導体シェル形成工程において、第2導電型の半導体層の結晶性も向上するため、発光素子の発光効率を向上することができる。   According to this embodiment, the crystal defect density of the protruding semiconductor can be reduced and the crystallinity can be improved by the crystal defect removal step by the etching. Accordingly, in the subsequent semiconductor shell formation step, the crystallinity of the second conductivity type semiconductor layer is also improved, so that the light emission efficiency of the light emitting element can be improved.

また、一実施形態の発光素子の製造方法は、上記半導体コア形成工程の後であって、上記シェル形成工程の前に、ウェットエッチングにより上記第1導電型の突起状半導体の一部をエッチングする結晶欠陥除去工程と、
上記半導体コア形成工程の後であって、上記半導体シェル形成工程の前に、上記第1導電型の突起状半導体をアニールする結晶欠陥回復工程と
を、上記結晶欠陥除去工程、上記結晶欠陥回復工程の順に行なう。
Also, in one embodiment of the method for manufacturing a light emitting device, after the semiconductor core formation step and before the shell formation step, a part of the first conductive type protruding semiconductor is etched by wet etching. A crystal defect removal step;
After the semiconductor core formation step and before the semiconductor shell formation step, the crystal defect recovery step of annealing the first conductive type protruding semiconductor is the crystal defect removal step, the crystal defect recovery step In order.

この実施形態によれば、上記ウェットエッチングによる結晶欠陥除去工程と、上記アニールによる結晶欠陥回復工程の両方を、この順で行なうことにより、より効果的に上記突起状半導体の結晶性を向上させることができる。   According to this embodiment, by performing both the crystal defect removal step by wet etching and the crystal defect recovery step by annealing in this order, the crystallinity of the protruding semiconductor can be more effectively improved. Can do.

また、この発明の発光素子の製造方法は、第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、
上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、
上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程と、
上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体を上記第1の基板から切り離す発光素子切り離し工程と
を備えた。
Further, the method for manufacturing a light-emitting element according to the present invention includes a step of patterning a mask layer on the surface of a first conductivity type semiconductor layer forming part or all of the first substrate;
Forming a plurality of first-conductivity-type protruding semiconductors by anisotropically etching the semiconductor layer using the mask layer as a mask;
A semiconductor shell forming step of forming a second conductive type semiconductor layer so as to cover the surface of the first conductive type protruding semiconductor;
A light emitting element separating step of separating the first conductive type protruding semiconductor covered with the second conductive type semiconductor layer from the first substrate.

この発明の製造方法によれば、上記発光素子切り離し工程でもって、上記第1導電型の半導体層を加工して形成された突起状半導体による突起状の発光素子は、最終的にはそれぞれが独立した発光素子となる。したがって、それぞれの発光素子を個別自在に利用可能という点で、上記突起状の発光素子の利用方法を多様化し、利用価値を高めることができる。例えば、切り離した発光素子を所望の密度で所望の個数配置することができる。この場合、例えば、微細な発光素子を大面積の基板上に多数再配列して面発光装置を構成することができる。また、熱の発生密度を低くして高い信頼性や長寿命を実現することもできる。また、この製造方法により、上記第1導電型の突起状半導体を覆うように上記第2導電型の半導体層が形成されるので、上記突起状半導体のほぼ全側面を発光させることが可能となる。それゆえ、基板(第1の基板)から総発光量が大きな多数の発光素子を得ることができる。また、この製造方法によれば、上記突起状半導体は第1導電型の半導体からなるから、上記突起状半導体に第1導電型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、突起状半導体の長さを長くしても、上記突起状半導体の抵抗の増大が抑えられ、上記突起状半導体の根元部から先端部にわたって一様に発光させることができる。さらに、この製造方法によれば、上記突起状半導体をフォトリソグラフィ工程と非等方的なエッチングにより形成できるので、狙い通りの良好な形状の突起状半導体を得ることができ、ひいては所望の良好な形状の発光素子を得ることができるので、発光素子の歩留まりを向上させることができる。   According to the manufacturing method of the present invention, the protruding light emitting elements formed by the protruding semiconductor formed by processing the semiconductor layer of the first conductivity type in the step of separating the light emitting elements are finally independent of each other. It becomes the light emitting element which became. Therefore, the use method of the projection-like light emitting elements can be diversified and the utility value can be increased in that each light emitting element can be used individually. For example, a desired number of separated light emitting elements can be arranged at a desired density. In this case, for example, a surface light-emitting device can be configured by rearranging a large number of fine light-emitting elements on a large-area substrate. In addition, the heat generation density can be lowered to achieve high reliability and long life. In addition, since the second conductive type semiconductor layer is formed so as to cover the first conductive type protruding semiconductor by this manufacturing method, light can be emitted from almost all side surfaces of the protruding semiconductor. . Therefore, a large number of light emitting elements having a large total light emission amount can be obtained from the substrate (first substrate). Further, according to this manufacturing method, since the protruding semiconductor is made of a first conductivity type semiconductor, the resistance can be easily reduced by increasing the amount of impurities that give the first conductivity type to the protruding semiconductor. Therefore, even if the length of the protruding semiconductor is increased, an increase in the resistance of the protruding semiconductor is suppressed, and light can be emitted uniformly from the root portion to the tip portion of the protruding semiconductor. Furthermore, according to this manufacturing method, since the protruding semiconductor can be formed by anisotropic etching with a photolithography process, a protruding semiconductor having a good shape as intended can be obtained, and consequently desired good Since a light-emitting element having a shape can be obtained, the yield of the light-emitting elements can be improved.

また、一実施形態の発光素子の製造方法では、上記半導体コア形成工程と上記半導体シェル形成工程との間で、上記第1導電型の突起状半導体の表面を覆うように活性層を形成する。   In one embodiment, an active layer is formed between the semiconductor core forming step and the semiconductor shell forming step so as to cover the surface of the first conductive type protruding semiconductor.

この実施形態によれば、活性層で発光効率を上げることができる。   According to this embodiment, the luminous efficiency can be increased in the active layer.

また、一実施形態の発光素子の製造方法では、上記半導体シェル形成工程の後に、上記第2導電型の半導体層を覆うように透明電極層を形成する。   In one embodiment, the transparent electrode layer is formed so as to cover the second conductivity type semiconductor layer after the semiconductor shell formation step.

この実施形態によれば、上記透明電極層は上記突起状半導体から放射された光を透過しつつ、上記第2導電型の半導体層で電圧降下を起こすことを防ぐことができる。したがって、上記突起状半導体の全体にわたって一様に発光させることができる。   According to this embodiment, the transparent electrode layer can prevent a voltage drop from occurring in the second conductive type semiconductor layer while transmitting the light emitted from the protruding semiconductor. Therefore, light can be emitted uniformly over the entire protruding semiconductor.

また、この発明の発光装置の製造方法では、第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、
上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、
上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程と、
上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体を上記第1の基板から切り離して発光素子を得る発光素子切り離し工程と、
上記発光素子を第2の基板上に配置する発光素子配置工程と、
上記第2の基板上に配置された発光素子に通電するための配線を行なう発光素子配線工程とを備えた。
Further, in the method for manufacturing a light emitting device of the present invention, a step of patterning a mask layer on the surface of the first conductivity type semiconductor layer forming part or all of the first substrate;
Forming a plurality of first-conductivity-type protruding semiconductors by anisotropically etching the semiconductor layer using the mask layer as a mask;
A semiconductor shell forming step of forming a second conductive type semiconductor layer so as to cover the surface of the first conductive type protruding semiconductor;
A light emitting element separating step of separating the first conductive type protruding semiconductor covered with the second conductive type semiconductor layer from the first substrate to obtain a light emitting element;
A light emitting element disposing step of disposing the light emitting element on the second substrate;
And a light emitting element wiring step of performing wiring for energizing the light emitting elements disposed on the second substrate.

この発明の製造方法によれば、上記発光素子切り離し工程で切り離した発光素子を上記第2の基板上に所望の密度で所望の個数配置することができる。したがって、例えば、微細な発光素子を大面積の基板上に多数再配列して面発光装置を構成することができる。また、熱の発生密度を低くして高い信頼性や長寿命を実現することもできる。   According to the manufacturing method of the present invention, a desired number of light emitting elements separated in the light emitting element separating step can be arranged on the second substrate with a desired density. Therefore, for example, a surface light-emitting device can be configured by rearranging a large number of fine light-emitting elements on a large-area substrate. In addition, the heat generation density can be lowered to achieve high reliability and long life.

また、一実施形態の照明装置は、上記発光装置の製造方法により製造された発光装置を備えた。   Moreover, the illuminating device of one Embodiment was equipped with the light-emitting device manufactured by the manufacturing method of the said light-emitting device.

この実施形態の照明装置によれば、本発明の発光装置の製造方法により製造された発光装置を備えているので、発光効率が良く信頼性の高い照明装置が得られる。   According to the lighting device of this embodiment, since the light emitting device manufactured by the method for manufacturing a light emitting device of the present invention is provided, a lighting device with high luminous efficiency and high reliability can be obtained.

また、一実施形態の液晶バックライトは、上記発光装置の製造方法により製造された発光装置を備えた。   In addition, a liquid crystal backlight according to an embodiment includes a light emitting device manufactured by the method for manufacturing a light emitting device.

この実施形態の液晶バックライトによれば、本発明の発光装置の製造方法により製造された発光装置を備えているので、放熱効率の高いバックライトが得られる。   According to the liquid crystal backlight of this embodiment, since the light emitting device manufactured by the method for manufacturing a light emitting device of the present invention is provided, a backlight with high heat dissipation efficiency can be obtained.

また、この発明の表示装置の製造方法は、第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、
上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、
上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程と、
上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体を上記第1の基板から切り離して発光素子を得る発光素子切り離し工程と、
上記発光素子を第2の基板上の画素位置に対応して配置する発光素子配置工程と、
上記第2の基板上の画素位置に対応して配置された発光素子に通電するための配線を行なう発光素子配線工程とを備えた。
According to another aspect of the present invention, there is provided a method for manufacturing a display device, comprising: patterning a mask layer on a surface of a first conductivity type semiconductor layer that forms part or all of a first substrate;
Forming a plurality of first-conductivity-type protruding semiconductors by anisotropically etching the semiconductor layer using the mask layer as a mask;
A semiconductor shell forming step of forming a second conductive type semiconductor layer so as to cover the surface of the first conductive type protruding semiconductor;
A light emitting element separating step of separating the first conductive type protruding semiconductor covered with the second conductive type semiconductor layer from the first substrate to obtain a light emitting element;
A light emitting element arranging step of arranging the light emitting element corresponding to a pixel position on the second substrate;
And a light emitting element wiring step for performing wiring for energizing the light emitting elements arranged corresponding to the pixel positions on the second substrate.

この発明の表示装置の製造方法によれば、上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層が形成するので、上記突起状半導体の材料としての上記第1の基板の単位面積当たりの発光面積を非常に大きくすることができる。すなわち、発光素子として機能する上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体の製造コストを大きく低減することができる。そして、上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体は上記第1の基板から切り離され、表示装置のパネルとなる上記第2の基板上に配置され、さらに配線されて表示装置が製造される。この表示装置の画素数は、例えば約600万となるので、その画素毎に発光素子を使用する場合は、発光素子のコストは極めて重要である。したがって、この製造方法によって表示装置を製造することにより、表示装置の製造コストを低減できる。   According to the method for manufacturing a display device of the present invention, since the second conductive type semiconductor layer is formed so as to cover the surface of the first conductive type protruding semiconductor, the first conductive material as the protruding semiconductor material is formed. The light emission area per unit area of the substrate can be greatly increased. That is, it is possible to greatly reduce the manufacturing cost of the first conductive type protruding semiconductor covered with the second conductive type semiconductor layer functioning as a light emitting element. The protruding semiconductor of the first conductivity type covered with the semiconductor layer of the second conductivity type is separated from the first substrate and disposed on the second substrate serving as a panel of the display device. The display device is manufactured by wiring. Since the number of pixels of this display device is about 6 million, for example, when a light emitting element is used for each pixel, the cost of the light emitting element is extremely important. Therefore, the manufacturing cost of the display device can be reduced by manufacturing the display device by this manufacturing method.

また、一実施形態の表示装置は、上記表示装置の製造方法により製造された。   Moreover, the display apparatus of one Embodiment was manufactured by the manufacturing method of the said display apparatus.

この実施形態の表示装置によれば、低コストの表示装置が提供される。   According to the display device of this embodiment, a low-cost display device is provided.

この発明の発光素子によれば、突起状半導体が第1導電型の半導体からなるから、上記突起状半導体に第1導電型を与える不純物量を増やすことにより上記突起状半導体を容易に低抵抗化できる。それゆえ、上記突起状半導体の長さを長くしても、上記突起状半導体の抵抗の増大が抑えられ、上記突起状半導体の根元部から先端部にわたって一様に発光させることができる。したがって、上記第1導電型の半導体基部の単位面積当たりの発光量をさらに増やすことが可能となる。   According to the light emitting device of the present invention, since the protruding semiconductor is made of the first conductivity type semiconductor, the resistance of the protruding semiconductor can be easily reduced by increasing the amount of impurities that give the first conductivity type to the protruding semiconductor. it can. Therefore, even if the length of the protruding semiconductor is increased, an increase in the resistance of the protruding semiconductor is suppressed, and light can be emitted uniformly from the root portion to the tip portion of the protruding semiconductor. Therefore, it is possible to further increase the light emission amount per unit area of the first conductivity type semiconductor base.

この発明の発光素子の第1実施形態の断面図である。It is sectional drawing of 1st Embodiment of the light emitting element of this invention. 上記第1実施形態の模式的な平面図である。It is a schematic plan view of the first embodiment. 上記第1実施形態の発光素子の製造方法を説明する図である。It is a figure explaining the manufacturing method of the light emitting element of the said 1st Embodiment. 上記第1実施形態の発光素子の製造方法を説明する図である。It is a figure explaining the manufacturing method of the light emitting element of the said 1st Embodiment. 上記第1実施形態の発光素子の製造方法を説明する平面図である。It is a top view explaining the manufacturing method of the light emitting element of the said 1st Embodiment. 上記第1実施形態の発光素子の製造方法を説明する図である。It is a figure explaining the manufacturing method of the light emitting element of the said 1st Embodiment. 上記第1実施形態の発光素子の製造方法を説明する図である。It is a figure explaining the manufacturing method of the light emitting element of the said 1st Embodiment. 上記第1実施形態の発光素子の製造方法を説明する図である。It is a figure explaining the manufacturing method of the light emitting element of the said 1st Embodiment. この発明の発光素子の第2実施形態の断面図である。It is sectional drawing of 2nd Embodiment of the light emitting element of this invention. 上記第2実施形態の発光素子を上から見た概略平面図である。It is the schematic plan view which looked at the light emitting element of the said 2nd Embodiment from the top. 上記第2実施形態の発光素子の製造方法を説明する概略平面図である。It is a schematic plan view explaining the manufacturing method of the light emitting element of the said 2nd Embodiment. この発明の第3実施形態の発光素子,発光装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the light emitting element of 3rd Embodiment of this invention, and a light-emitting device. 上記第3実施形態の製造方法を説明する図である。It is a figure explaining the manufacturing method of the said 3rd Embodiment. 上記第3実施形態の製造方法を説明する図である。It is a figure explaining the manufacturing method of the said 3rd Embodiment. 上記第3実施形態の製造方法を説明する図である。It is a figure explaining the manufacturing method of the said 3rd Embodiment. 上記第3実施形態の製造方法において電極間に印加する電圧波形を示す波形図である。It is a wave form diagram which shows the voltage waveform applied between electrodes in the manufacturing method of the said 3rd Embodiment. 上記第3実施形態の製造方法を説明する図である。It is a figure explaining the manufacturing method of the said 3rd Embodiment. 上記第3実施形態の製造方法を説明する図である。It is a figure explaining the manufacturing method of the said 3rd Embodiment. 上記第3実施形態の製造方法を説明する図である。It is a figure explaining the manufacturing method of the said 3rd Embodiment. 上記第3実施形態の製造方法を説明する図である。It is a figure explaining the manufacturing method of the said 3rd Embodiment. 上記第3実施形態の製造方法を説明する図である。It is a figure explaining the manufacturing method of the said 3rd Embodiment. この発明の第4実施形態としての照明装置の側面図である。It is a side view of the illuminating device as 4th Embodiment of this invention. 上記照明装置の発光部の側面図である。It is a side view of the light emission part of the said illuminating device. 上記照明装置の発光部の上面図である。It is a top view of the light emission part of the said illuminating device. 上記発光部の発光装置の平面図である。It is a top view of the light-emitting device of the said light emission part. この発明の第5実施形態としてのバックライトを示す平面図である。It is a top view which shows the backlight as 5th Embodiment of this invention. この発明の第6実施形態としてのLEDディスプレイの1画素の回路を示す回路図である。It is a circuit diagram which shows the circuit of 1 pixel of the LED display as 6th Embodiment of this invention. 従来の発光素子を示す図である。It is a figure which shows the conventional light emitting element.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

(第1の実施の形態)
この発明の発光素子の第1実施形態を、図1A,図1Bおよび図2〜図6を用いて説明する。図1Aは、この第1実施形態の発光素子の断面図であり、図1Bは、この第1実施形態の発光素子を上から見た図であって専ら棒状半導体の位置を示す図であり、図2〜図6は、この第1実施形態の発光素子の製造方法を説明する図である。この第1実施形態の発光素子100は、第1導電型の半導体基部としてのn型の半導体層113と、このn型の半導体層113上に形成された複数のn型の棒状半導体121とこの棒状(突起状)半導体121を覆う第2導電型の半導体層としてのp型の半導体層123とを備えるものである。尚、上記第1導電型の半導体基部として、上記n型の半導体層113に替えてp型の半導体層を備えてもよい。この場合、上記第2導電型の半導体層として、上記p型の半導体層123に替えて、n型の半導体層を備えることとする。すなわち、上記第1導電型の半導体基部をなす半導体層113をp型とした場合は、上記第2導電型の半導体層をなす半導体層123をn型とし、半導体層113をn型とした場合は、半導体層123をp型とする。以下では、一例として、第1導電型の半導体基部としての半導体層113と第1導電型の棒状半導体121をn型とし、第2導電型の半導体層123をp型とした場合を説明する。ただし、以下の説明において、n型とp型を入れ替えた説明とすることで、第1導電型の半導体基部としての半導体層113と第1導電型の棒状半導体121をp型とし、第2導電型の半導体層123をn型とした例の説明とすることができる。
(First embodiment)
A first embodiment of the light emitting device of the present invention will be described with reference to FIGS. 1A and 1B and FIGS. FIG. 1A is a cross-sectional view of the light emitting device of the first embodiment, and FIG. 1B is a view of the light emitting device of the first embodiment as viewed from above, and is a diagram exclusively showing the position of the rod-shaped semiconductor, 2-6 is a figure explaining the manufacturing method of the light emitting element of this 1st Embodiment. The light emitting device 100 according to the first embodiment includes an n-type semiconductor layer 113 as a first conductivity type semiconductor base, a plurality of n-type rod-shaped semiconductors 121 formed on the n-type semiconductor layer 113, and And a p-type semiconductor layer 123 as a second conductivity type semiconductor layer covering the rod-shaped (projection-shaped) semiconductor 121. As the first conductivity type semiconductor base, a p-type semiconductor layer may be provided instead of the n-type semiconductor layer 113. In this case, an n-type semiconductor layer is provided instead of the p-type semiconductor layer 123 as the second conductivity type semiconductor layer. That is, when the semiconductor layer 113 forming the first conductivity type semiconductor base is p-type, the semiconductor layer 123 forming the second conductivity type semiconductor layer is n-type and the semiconductor layer 113 is n-type. The semiconductor layer 123 is p-type. Hereinafter, as an example, a case where the semiconductor layer 113 as the first conductivity type semiconductor base and the first conductivity type rod-shaped semiconductor 121 are n-type and the second conductivity type semiconductor layer 123 is p-type will be described. However, in the following description, the n-type and the p-type are interchanged so that the semiconductor layer 113 as the first conductive type semiconductor base and the first conductive type rod-shaped semiconductor 121 are set as the p-type and the second conductive type. This can be an explanation of an example in which the n-type semiconductor layer 123 is used.

この第1実施形態の発光素子100は、図1Aおよび図1Bに示すように、基板111上に第1導電型の半導体基部となるn型の半導体層113が形成されおり、このn型の半導体層113上に第1導電型の棒状半導体としてのn型の棒状半導体121が立設状態で互いに間隔を隔てて複数形成されている。上記n型の棒状半導体121およびn型の半導体層113の表面全面は、活性層122で覆われている。また、上記活性層122の表面全面はp型の半導体層123が形成されている。さらには、上記p型の半導体層123の表面全面は透明電極層124で覆われている。そして、上記複数のn型の棒状半導体121の間の間隙において上記棒状半導体121を覆う活性層122を覆う透明電極層124が間隙を隔てて対向している。この透明電極層124が対向している間隙を、上記透明電極層124よりも透明度が高い透明部材131で埋めている。   In the light emitting device 100 of the first embodiment, as shown in FIGS. 1A and 1B, an n-type semiconductor layer 113 serving as a first conductivity type semiconductor base is formed on a substrate 111, and this n-type semiconductor is formed. A plurality of n-type rod-shaped semiconductors 121 as first-conductivity-type rod-shaped semiconductors are formed on the layer 113 at intervals from each other. The entire surfaces of the n-type rod-shaped semiconductor 121 and the n-type semiconductor layer 113 are covered with an active layer 122. A p-type semiconductor layer 123 is formed on the entire surface of the active layer 122. Further, the entire surface of the p-type semiconductor layer 123 is covered with a transparent electrode layer 124. A transparent electrode layer 124 covering the active layer 122 covering the rod-shaped semiconductor 121 is opposed to the gap between the plurality of n-type rod-shaped semiconductors 121 with a gap therebetween. The gap facing the transparent electrode layer 124 is filled with a transparent member 131 having a higher transparency than the transparent electrode layer 124.

この透明部材131は、上記棒状半導体121の上部では上記透明電極層124は上記透明部材131で覆われていなく、上部電極141で覆われている。すなわち、図1Aに示すように、上部電極141は、透明電極層124が対向している間隙を埋める透明部材131上と、上記棒状半導体121の上部を覆う透明電極層124上とに形成されている。これにより、透明電極層124は、上部電極141に電気的に接続されている。   In the transparent member 131, the transparent electrode layer 124 is not covered with the transparent member 131, but is covered with the upper electrode 141 above the rod-shaped semiconductor 121. That is, as shown in FIG. 1A, the upper electrode 141 is formed on the transparent member 131 that fills the gap where the transparent electrode layer 124 faces and the transparent electrode layer 124 that covers the upper portion of the rod-shaped semiconductor 121. Yes. Thereby, the transparent electrode layer 124 is electrically connected to the upper electrode 141.

上記基板111は、サファイア等の絶縁体、シリコン等の半導体などを用いることができるが、この限りではない。上記n型の半導体層113、n型の棒状半導体121およびp型の半導体層123は、GaN、GaAs、AlGaAs、GaAsP、InGaN、AlGaN、GaP、ZnSe、AlGaInPなどを母材とする半導体を用いてもよい。また、活性層122としは、例えば、上記n型の半導体層113、n型の棒状半導体121およびp型の半導体層123としてGaNを選択したときは、InGaNを用いることができる。また、上記透明電極層124としては、例えば、ITO、ZnO、SnO等を用いることができる。また、上記透明部材131は、例えば、シリコン酸化膜、透明樹脂を用いることができる。また、上部電極141としては、金、銀、銅、アルミニウム、タングステン等の金属、またはITO、ZnO、SnO等の透明電極を用いることができる。ただし、基板111にシリコン基板等の光を透過しないものを用いた場合は、上部電極141は光を透過する透明電極等を選択する必要がある。   The substrate 111 may be made of an insulator such as sapphire, a semiconductor such as silicon, but is not limited thereto. The n-type semiconductor layer 113, the n-type rod-shaped semiconductor 121, and the p-type semiconductor layer 123 are formed using a semiconductor whose base material is GaN, GaAs, AlGaAs, GaAsP, InGaN, AlGaN, GaP, ZnSe, AlGaInP, or the like. Also good. As the active layer 122, for example, when GaN is selected as the n-type semiconductor layer 113, the n-type rod-shaped semiconductor 121, and the p-type semiconductor layer 123, InGaN can be used. Further, as the transparent electrode layer 124, for example, ITO, ZnO, SnO or the like can be used. The transparent member 131 can be made of, for example, a silicon oxide film or a transparent resin. As the upper electrode 141, a metal such as gold, silver, copper, aluminum, or tungsten, or a transparent electrode such as ITO, ZnO, or SnO can be used. However, when a substrate such as a silicon substrate that does not transmit light is used as the substrate 111, it is necessary to select a transparent electrode that transmits light as the upper electrode 141.

各部分の膜厚等は、例えば、半導体基部としてのn型の半導体層113の膜厚が5μm、n型の棒状半導体121の太さDが1μm、長さLが20μm、n型の棒状半導体121間の間隔Pが3μm、活性層122の厚さが10nm、p型の半導体層123の厚さが150nm、透明電極層124の厚さが150nmとすることができるが、この限りではない。   The thickness of each portion is, for example, that the thickness of the n-type semiconductor layer 113 as the semiconductor base is 5 μm, the thickness D of the n-type semiconductor rod 121 is 1 μm, the length L is 20 μm, and the n-type semiconductor rod The spacing P between 121 may be 3 μm, the thickness of the active layer 122 may be 10 nm, the thickness of the p-type semiconductor layer 123 may be 150 nm, and the thickness of the transparent electrode layer 124 may be 150 nm.

この実施形態では、これ以降、特に断わりのない限り、基板111としてシリコン基板、n型の半導体層113、n型の棒状半導体121およびp型の半導体層123としてGaN、活性層122としてInGaN、透明電極層124としてITO、透明部材131としてシリコン酸化膜、上部電極141としてITOを用いる。また、各部分の膜厚は上記の例を用いる。また、上記説明では、第1導電型はn型、第2導電型はp型としたが、はじめに述べたように、第1導電型をp型、第2導電型をn型としてもよい。   In this embodiment, unless otherwise specified, the substrate 111 is a silicon substrate, the n-type semiconductor layer 113, the n-type rod-shaped semiconductor 121 and the p-type semiconductor layer 123 is GaN, the active layer 122 is InGaN, and is transparent. ITO is used as the electrode layer 124, a silicon oxide film is used as the transparent member 131, and ITO is used as the upper electrode 141. Moreover, said example is used for the film thickness of each part. In the above description, the first conductivity type is n-type and the second conductivity type is p-type. However, as described above, the first conductivity type may be p-type and the second conductivity type may be n-type.

この実施形態の発光素子は、n型の半導体層113が下部電極(カソード)をなしており、この下部電極(カソード)と上部電極(アノード)141間に電流を流すことにより、発光素子(発光ダイオード)を発光させることができる。   In the light emitting device of this embodiment, the n-type semiconductor layer 113 forms a lower electrode (cathode), and a current is passed between the lower electrode (cathode) and the upper electrode (anode) 141, whereby the light emitting device (light emission). Diode).

この実施形態の発光素子は、また、n型の棒状半導体121を覆うようにp型の半導体層123が形成されているので、棒状半導体121のほぼ全側面が発光する。それゆえ、平面状の発光層を持つ発光ダイオードチップに比べて、基板111の面積当たりの発光量を増大させることができる。   In the light emitting element of this embodiment, since the p-type semiconductor layer 123 is formed so as to cover the n-type rod-shaped semiconductor 121, almost all side surfaces of the rod-shaped semiconductor 121 emit light. Therefore, the light emission amount per area of the substrate 111 can be increased as compared with a light emitting diode chip having a planar light emitting layer.

また、基板111の単位面積当たりの発光量は、棒状半導体121の長さLを長くするほど増やすことができる。この実施形態の発光素子では、棒状半導体121はn型の半導体からなり、棒状半導体121にn型を与える不純物量を増やすことにより棒状半導体121を容易に低抵抗化できる。それゆえ、棒状半導体121の長さLを長くしても、棒状半導体121の根元部から先端部にわたって一様に発光させることができる。したがって、基板111の面積当たりの発光量をさらに増やすことが可能となる。   Further, the light emission amount per unit area of the substrate 111 can be increased as the length L of the rod-shaped semiconductor 121 is increased. In the light emitting device of this embodiment, the rod-shaped semiconductor 121 is made of an n-type semiconductor, and the resistance of the rod-shaped semiconductor 121 can be easily reduced by increasing the amount of impurities that give the rod-shaped semiconductor 121 n-type. Therefore, even if the length L of the rod-shaped semiconductor 121 is increased, light can be emitted uniformly from the root portion to the tip portion of the rod-shaped semiconductor 121. Therefore, it is possible to further increase the light emission amount per area of the substrate 111.

n型の棒状半導体121の長さLと太さDに関し、上記長さLを太さDで除算した値(L/D)が10以上、つまり、長さLが太さDの10倍以上であることが好ましい。このようにすれば、基板111の単位面積当たりの発光量を著しく増大させることができるからである。これに対して、従来技術のように、棒状半導体が活性層からなる場合には、棒状半導体の長さLを太さDで除算した値(L/D)が10以上では、棒状半導体の先端部を発光させることが困難になる。したがって、上記長さLを太さDで除算した値(L/D)が10以上である場合に、本発明の低抵抗で発光強度が高いという利点が特に顕著となる。なお、上記値(L/D)は現在の技術では50以上にするのは難しく、また第1導電型の棒状半導体121の抵抗も無視できなくなる。また、発光面積(本実施形態では活性層122の総面積)を、半導体基部としてのn型半導体層113の面積の3倍以上とすることが好ましい。ここで、n型半導体層113の面積とは、n型の棒状半導体121とそのn型の棒状半導体121上の構造物(活性層122,p型半導体層123,透明電極層124,透明部材131等)を取り去った状態での平坦な半導体層113の面積とする。このような場合、基板111の単位面積当たりの発光量が多く、コストダウンの効果を十分に得ることができる。   Regarding the length L and thickness D of the n-type semiconductor rod 121, the value (L / D) obtained by dividing the length L by the thickness D is 10 or more, that is, the length L is 10 times or more the thickness D. It is preferable that This is because the light emission amount per unit area of the substrate 111 can be remarkably increased. On the other hand, when the rod-shaped semiconductor is made of an active layer as in the prior art, if the value (L / D) obtained by dividing the length L of the rod-shaped semiconductor by the thickness D is 10 or more, the tip of the rod-shaped semiconductor It becomes difficult to cause the part to emit light. Therefore, when the value (L / D) obtained by dividing the length L by the thickness D is 10 or more, the advantage of the low resistance and high emission intensity of the present invention is particularly remarkable. The value (L / D) is difficult to be 50 or more with the current technology, and the resistance of the first conductivity type rod-shaped semiconductor 121 cannot be ignored. In addition, the light emitting area (the total area of the active layer 122 in this embodiment) is preferably set to be three times or more the area of the n-type semiconductor layer 113 as the semiconductor base. Here, the area of the n-type semiconductor layer 113 refers to the n-type rod-shaped semiconductor 121 and structures on the n-type rod-shaped semiconductor 121 (the active layer 122, the p-type semiconductor layer 123, the transparent electrode layer 124, the transparent member 131). Etc.) is taken as the area of the flat semiconductor layer 113. In such a case, the amount of light emission per unit area of the substrate 111 is large, and a cost reduction effect can be sufficiently obtained.

この実施形態では、n型の棒状半導体121とp型の半導体層123との間に、活性層122が形成されているが、これは必須ではない。しかしながら、活性層122を設けるのが好ましく、これにより発光効率を上げることができる。また、活性層122は、あくまでn型の棒状半導体121とp型の半導体層123との間に、例えば10nmの厚さで形成されているので発光効率がよい。活性層は、両極のキャリア(正孔と電子)を狭い範囲に閉じ込めて再結合確率を上げるためにあるからである。従来技術のように、棒状半導体の部分まで全て活性層からなる場合、キャリアの閉じ込めが不十分なため発光効率が高くない。   In this embodiment, the active layer 122 is formed between the n-type rod-shaped semiconductor 121 and the p-type semiconductor layer 123, but this is not essential. However, it is preferable to provide the active layer 122, which can increase luminous efficiency. Further, since the active layer 122 is formed between the n-type rod-shaped semiconductor 121 and the p-type semiconductor layer 123 to a thickness of, for example, 10 nm, the luminous efficiency is good. This is because the active layer is provided to increase the recombination probability by confining bipolar carriers (holes and electrons) in a narrow range. As in the prior art, when all of the rod-shaped semiconductor portion is made of an active layer, the light emission efficiency is not high due to insufficient carrier confinement.

また、p型の半導体層123上には、透明電極層124が形成されているが、これは必須ではない。しかしながら、透明電極層124を設けるのが好ましく、この透明電極層124の存在により、透明電極層124が活性層122から放射された光を透過しつつ、p型の半導体層123で電圧降下を起こすことを防ぐことができる。したがって、棒状半導体121の全体にわたって一様に発光させることができる。   Further, although the transparent electrode layer 124 is formed on the p-type semiconductor layer 123, this is not essential. However, it is preferable to provide the transparent electrode layer 124, and the presence of the transparent electrode layer 124 causes the voltage drop in the p-type semiconductor layer 123 while the transparent electrode layer 124 transmits light emitted from the active layer 122. Can be prevented. Therefore, light can be emitted uniformly over the entire rod-shaped semiconductor 121.

さらには、p型の半導体層123上に透明電極層124を形成する場合であっても、複数のn型の棒状半導体121の間の隙間の全てを透明電極層124で埋めてしまわないことが好ましい。すなわち、p型の半導体層123上に透明電極層124を薄く形成した上で、複数のn型の棒状半導体121の間に残った隙間で上記透明電極層124が対向している対向間隙を上記透明電極層124よりも透明性の高い材料で作製された透明部材131で埋めることが好ましい。その理由は、一般的に透明電極層124には電流を流すためのキャリアが存在するので、透明性が悪いためである。したがって、複数のn型の棒状半導体121間の隙間にシリコン酸化膜や透明樹脂などで作製された透明部材131を充填することにより、発光素子の発光効率を向上できる。   Furthermore, even when the transparent electrode layer 124 is formed on the p-type semiconductor layer 123, all the gaps between the plurality of n-type rod-shaped semiconductors 121 may not be filled with the transparent electrode layer 124. preferable. That is, after forming the thin transparent electrode layer 124 on the p-type semiconductor layer 123, the opposing gap in which the transparent electrode layer 124 is opposed to the gap between the plurality of n-type rod-shaped semiconductors 121 is formed as described above. It is preferable to fill with a transparent member 131 made of a material having higher transparency than the transparent electrode layer 124. This is because the transparent electrode layer 124 generally has carriers for flowing current, and thus the transparency is poor. Therefore, by filling the gaps between the plurality of n-type rod-shaped semiconductors 121 with the transparent member 131 made of a silicon oxide film or a transparent resin, the light emission efficiency of the light emitting element can be improved.

なお、この実施形態の発光素子100では、活性層122、p型の半導体層123および透明電極層124は、n型の棒状半導体121とn型の半導体層113表面の全面を覆っているが、必ずしも全面を覆っていなくてもよい。すなわち、活性層122,p型の半導体層123および透明電極層124は、少なくともn型の棒状半導体121を覆っていればよい。活性層122,p型の半導体層123,透明電極層124がn型の棒状半導体121を覆うことにより、基板111の面積当たりの発光量を増やすことができるからである。   In the light emitting device 100 of this embodiment, the active layer 122, the p-type semiconductor layer 123, and the transparent electrode layer 124 cover the entire surfaces of the n-type rod-shaped semiconductor 121 and the n-type semiconductor layer 113. It is not always necessary to cover the entire surface. That is, the active layer 122, the p-type semiconductor layer 123, and the transparent electrode layer 124 only need to cover at least the n-type rod-shaped semiconductor 121. This is because the active layer 122, the p-type semiconductor layer 123, and the transparent electrode layer 124 cover the n-type rod-shaped semiconductor 121, thereby increasing the light emission amount per area of the substrate 111.

次に、この第1実施形態の発光素子100の製造方法を、図2,図3A,図3B,図4〜図6を用いて説明する。   Next, a method for manufacturing the light emitting device 100 according to the first embodiment will be described with reference to FIGS. 2, 3A, 3B, and 4 to 6. FIG.

まず、図2に示すように、シリコンからなる基板111上に、第1導電型の半導体層としてn型のGaNからなる半導体層112をMOCVD法により25μmの厚さで成膜する。この時点で、シリコンからなる基板111とn型のGaNからなる半導体層112が一体となって第1の基板110を構成する。言い換えれば、n型のGaNからなる半導体層112は、第1の基板110の一部をなしている。また、このような手順を行なう替わりに、n型のGaNからなる単層の基板を用意してもよく、この場合は、n型のGaNからなる第1導電型の半導体層が第1の基板の全部をなすと言うことができる。   First, as shown in FIG. 2, a semiconductor layer 112 made of n-type GaN is formed as a first conductivity type semiconductor layer on a substrate 111 made of silicon to a thickness of 25 μm by MOCVD. At this point, the substrate 111 made of silicon and the semiconductor layer 112 made of n-type GaN are integrated to form the first substrate 110. In other words, the semiconductor layer 112 made of n-type GaN forms part of the first substrate 110. Further, instead of performing such a procedure, a single layer substrate made of n-type GaN may be prepared. In this case, the first conductivity type semiconductor layer made of n-type GaN is the first substrate. It can be said that it does everything.

次に、図3Aおよび図3B(図3Aにおいて上から見た図)に示すように、第1導電型の半導体層としてのn型のGaNからなる半導体層112上に、フォトリソグラフィ工程によってフォトレジスト151をパターニングする。このとき、第1導電型の半導体層としてのn型のGaNからなる半導体層112上に、例えばシリコン酸化膜を一面に成膜し、フォトリソグラフィ工程とエッチング工程によりシリコン酸化膜をパターニングしてもよい。   Next, as shown in FIGS. 3A and 3B (viewed from above in FIG. 3A), a photoresist is formed on the semiconductor layer 112 made of n-type GaN as the first conductivity type semiconductor layer by a photolithography process. 151 is patterned. At this time, for example, a silicon oxide film may be formed on the entire surface of the semiconductor layer 112 made of n-type GaN as the first conductivity type semiconductor layer, and the silicon oxide film may be patterned by a photolithography process and an etching process. Good.

次に、図4に示すように、パターニングされたフォトレジスト151をマスクとして、第1導電型の半導体層としてのn型のGaNからなる半導体層112を非等方的にドライエッチングしてn型のGaNからなる棒状(突起状)半導体121を形成する(半導体コア形成工程)。このとき、n型のGaNからなる半導体層112が厚さ5μmほど残るようにエッチングし、この残った部分がn型のGaNからなる半導体層113となる。n型のGaNからなる第1導電型の棒状半導体121の長さLは20μmとなる。上記棒状半導体121は、上記n型GaN半導体層113上に立設状態で互いに間隔を隔てて複数形成される。   Next, as shown in FIG. 4, by using the patterned photoresist 151 as a mask, the semiconductor layer 112 made of n-type GaN as the first conductivity type semiconductor layer is anisotropically dry-etched to perform n-type etching. A rod-like (projection-like) semiconductor 121 made of GaN is formed (semiconductor core forming step). At this time, etching is performed so that the semiconductor layer 112 made of n-type GaN remains with a thickness of about 5 μm, and the remaining portion becomes the semiconductor layer 113 made of n-type GaN. The length L of the first conductivity type rod-shaped semiconductor 121 made of n-type GaN is 20 μm. A plurality of the rod-shaped semiconductors 121 are formed on the n-type GaN semiconductor layer 113 in a standing state with a space therebetween.

ここで、上記ドライエッチングにより棒状半導体121に生じた結晶欠陥を回復または除去するために、以下の工程を行うことが好ましい。   Here, in order to recover or remove crystal defects generated in the rod-shaped semiconductor 121 by the dry etching, it is preferable to perform the following steps.

(アニール工程)
上記半導体コア形成工程の後であって、後述の半導体シェル形成工程の前に、棒状半導体121に生じた結晶欠陥を回復するために、棒状半導体121が形成された基板111を窒素雰囲気中でアニールする(結晶欠陥回復工程)。これにより、上記棒状半導体121がアニールされる。このアニール温度は、例えば、棒状半導体121がn型GaNからなる場合は、600℃〜1200℃で行うことができる。棒状半導体121がn型GaNからなる場合のより好ましいアニール温度は、GaNの結晶欠陥回復が顕著で、かつGaNが分解しない、700℃〜900℃である。
(Annealing process)
In order to recover crystal defects generated in the rod-shaped semiconductor 121 after the semiconductor core formation step and before the semiconductor shell formation step described later, the substrate 111 on which the rod-shaped semiconductor 121 is formed is annealed in a nitrogen atmosphere. (Crystal defect recovery step). Thereby, the rod-shaped semiconductor 121 is annealed. This annealing temperature can be performed at 600 ° C. to 1200 ° C., for example, when the rod-shaped semiconductor 121 is made of n-type GaN. A more preferable annealing temperature when the rod-shaped semiconductor 121 is made of n-type GaN is 700 ° C. to 900 ° C. at which crystal defect recovery of GaN is remarkable and GaN does not decompose.

(ウェットエッチング工程)
上記半導体コア形成工程の後であって、後述の半導体シェル形成工程の前に、棒状半導体121が形成された基板111をウェットエッチングして、棒状半導体121に生じた結晶欠陥を高密度に含む層を選択的に除去する(結晶欠陥除去工程)。エッチング液は、例えば、棒状半導体121がn型のGaNの場合は120℃〜150℃に加熱した熱リン酸を用いればよい。
(Wet etching process)
After the semiconductor core formation step and before the semiconductor shell formation step, which will be described later, the substrate 111 on which the rod-shaped semiconductor 121 is formed is wet-etched, and a layer containing crystal defects generated in the rod-shaped semiconductor 121 at a high density Are selectively removed (crystal defect removal step). For example, when the rod-shaped semiconductor 121 is n-type GaN, hot phosphoric acid heated to 120 ° C. to 150 ° C. may be used as the etching solution.

上記結晶欠陥回復工程(アニール工程)または上記結晶欠陥除去工程(ウェットエッチング工程)を行うことにより、棒状半導体121の結晶欠陥密度を減らして結晶性を向上することができる。したがって、その後に行われる半導体シェル形成工程において、活性層(発光層)122および第2導電型の半導体層123の結晶性も向上するため、発光素子の発光効率を向上することができる。   By performing the crystal defect recovery step (annealing step) or the crystal defect removal step (wet etching step), the crystal defect density of the rod-shaped semiconductor 121 can be reduced and the crystallinity can be improved. Accordingly, in the subsequent semiconductor shell formation step, the crystallinity of the active layer (light emitting layer) 122 and the second conductivity type semiconductor layer 123 is also improved, so that the light emission efficiency of the light emitting element can be improved.

なお、上記結晶欠陥除去工程(ウェットエッチング工程)と、上記結晶欠陥回復工程(アニール工程)の両方を、上記ウェットエッチング工程,アニール工程の順で行なう(つまり、上記ウェットエッチング工程を行なってから、上記アニール工程を行なう)ことにより、より効果的に棒状半導体121の結晶性を向上することができる。   The crystal defect removal step (wet etching step) and the crystal defect recovery step (annealing step) are both performed in the order of the wet etching step and the annealing step (that is, after performing the wet etching step, By performing the annealing step), the crystallinity of the rod-shaped semiconductor 121 can be more effectively improved.

次に、図5に示すように、第1導電型の半導体基部としてのn型のGaNからなる半導体層113および第1導電型の棒状半導体としてのn型のGaNからなる棒状半導体121の表面全面に、厚さ10nmのInGaNからなる活性層122を成膜する。続いて、InGaNからなる活性層122上に、150nmのp型GaNからなる第2導電型の半導体層123を成膜する(半導体シェル形成工程)。さらに、p型GaNからなる第2導電型の半導体層123上に、150nmのITOからなる透明電極層124を成膜する。InGaNからなる活性層122およびp型GaNからなる第2導電型の半導体層123はMOCVD法で形成する。また、ITOからなる透明電極層124はスパッタ法、ミストCVD法またはめっきにより形成する。   Next, as shown in FIG. 5, the entire surface of the semiconductor layer 113 made of n-type GaN as the first conductivity type semiconductor base and the rod-shaped semiconductor 121 made of n-type GaN as the first conductivity type rod-shaped semiconductor. Then, an active layer 122 made of InGaN having a thickness of 10 nm is formed. Subsequently, a second conductivity type semiconductor layer 123 made of p-type GaN having a thickness of 150 nm is formed on the active layer 122 made of InGaN (semiconductor shell formation step). Further, a transparent electrode layer 124 made of 150 nm ITO is formed on the second conductivity type semiconductor layer 123 made of p-type GaN. The active layer 122 made of InGaN and the second conductivity type semiconductor layer 123 made of p-type GaN are formed by MOCVD. The transparent electrode layer 124 made of ITO is formed by sputtering, mist CVD, or plating.

次に、図6に示すように、InGaNからなる活性層122、p型GaNからなる第2導電型の半導体層123およびITOからなる透明電極層124に覆われたn型のGaNからなる第1導電型の棒状半導体121間の隙間を、シリコン酸化膜からなる透明部材131で充填する。シリコン酸化膜は、SOG(Spin-On Glass)を塗布することにより形成することができる。SOGの塗布後、ウェットエッチングにより透明電極層124の上部を露出し、ITOからなる上部電極141をスパッタ法で成膜して発光素子100が完成する。   Next, as shown in FIG. 6, a first n-type GaN layer covered with an active layer 122 made of InGaN, a second conductivity type semiconductor layer 123 made of p-type GaN, and a transparent electrode layer 124 made of ITO. A gap between the conductive rod-shaped semiconductors 121 is filled with a transparent member 131 made of a silicon oxide film. The silicon oxide film can be formed by applying SOG (Spin-On Glass). After applying the SOG, the upper portion of the transparent electrode layer 124 is exposed by wet etching, and the upper electrode 141 made of ITO is formed by sputtering to complete the light emitting device 100.

上記発光素子100の製造方法は、第1の基板110の一部または全部をなすn型のGaN半導体層112の表面にフォトレジスト151によるマスク層をパターニングする工程と、このマスク層をマスクとして上記n型GaN半導体層を非等方的にエッチングして複数のn型のGaNからなる棒状半導体121を形成する半導体コア形成工程と、このn型のGaNからなる棒状半導体121の表面を覆うようにp型のGaN半導体層123を形成する半導体シェル形成工程とを備えている。   The method for manufacturing the light emitting device 100 includes a step of patterning a mask layer made of a photoresist 151 on the surface of the n-type GaN semiconductor layer 112 constituting a part or all of the first substrate 110, and the mask layer as a mask. A semiconductor core forming step of forming a plurality of n-type GaN rod-shaped semiconductors 121 by anisotropically etching the n-type GaN semiconductor layer, and covering the surface of the n-type GaN rod-shaped semiconductors 121 a semiconductor shell forming step of forming a p-type GaN semiconductor layer 123.

この製造方法により、n型のGaNからなる棒状半導体121を覆うようにp型の半導体層123が形成されるので、棒状半導体121のほぼ全側面が発光する。それゆえ、平面の発光層を持つ発光ダイオードチップに比べて、基板111の面積当たりの発光量を増大することができる。また、この製造方法によれば、棒状半導体121はn型の半導体からなり、n型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、棒状半導体121の長さLを長くしても、棒状半導体121の根元部から先端部にわたって一様に発光させることができる。したがって、基板111の面積当たりの発光量をさらに増やすことが可能となる。さらに、この製造方法によれば、棒状半導体121をフォトリソグラフィ工程と非等方的なエッチングにより形成しているので、狙い通りの良好な形状の棒状半導体121を得ることができて歩留まりを向上させることができる。   With this manufacturing method, since the p-type semiconductor layer 123 is formed so as to cover the rod-shaped semiconductor 121 made of n-type GaN, almost all side surfaces of the rod-shaped semiconductor 121 emit light. Therefore, the light emission amount per area of the substrate 111 can be increased as compared with a light emitting diode chip having a planar light emitting layer. Further, according to this manufacturing method, the rod-shaped semiconductor 121 is made of an n-type semiconductor, and the resistance can be easily reduced by increasing the amount of impurities giving the n-type. Therefore, even if the length L of the rod-shaped semiconductor 121 is increased, light can be emitted uniformly from the root portion to the tip portion of the rod-shaped semiconductor 121. Therefore, it is possible to further increase the light emission amount per area of the substrate 111. Furthermore, according to this manufacturing method, since the rod-shaped semiconductor 121 is formed by anisotropic etching with the photolithography process, the rod-shaped semiconductor 121 having a good shape as intended can be obtained and the yield can be improved. be able to.

さらに、上記製造方法では、上記n型の棒状半導体121の長さLを太さDの10倍以上であるようにするのが好ましい。このようにすれば、基板111の面積当たりの発光量を著しく増大させることができるからである。これに対して、従来技術のように棒状半導体が活性層からなる場合は、上記棒状半導体の長さLを太さDで除算した値(L/D)を10以上にすると、上記棒状半導体の先端部を発光させることが困難になる。したがって、棒状半導体121の長さLを太さDで除算した値(L/D)が10以上である場合に、この実施形態の低抵抗で発光強度が高いという利点が特に顕著となる。なお、上記棒状半導体の長さLを太さDで除算した値(L/D)は、現在の技術では50以上にするのは難しく、また第1導電型のn型の棒状半導体121の抵抗も無視できなくなる。また、発光面積(本実施形態では活性層122の総面積)を、半導体基部としてのn型の半導体層113の面積の3倍以上とすることが好ましい。ここで、上記n型の半導体層(半導体基部)113の面積とは、n型のGaN棒状半導体121とその上の構造物(活性層122,p型GaN半導体層123,透明電極層124等)を取り去った状態での平坦な半導体層113の面積とする。このような場合、基板111当たりの発光量が多く、コストダウンの効果を十分に得ることができる。   Furthermore, in the manufacturing method, it is preferable that the length L of the n-type rod-shaped semiconductor 121 is 10 times or more the thickness D. This is because the light emission amount per area of the substrate 111 can be remarkably increased. On the other hand, when the rod-shaped semiconductor is made of an active layer as in the prior art, if the value (L / D) obtained by dividing the length L of the rod-shaped semiconductor by the thickness D is 10 or more, It becomes difficult to cause the tip portion to emit light. Therefore, when the value (L / D) obtained by dividing the length L of the rod-shaped semiconductor 121 by the thickness D is 10 or more, the advantage of the low resistance and high emission intensity of this embodiment is particularly remarkable. The value obtained by dividing the length L of the rod-shaped semiconductor by the thickness D (L / D) is difficult to be 50 or more with the current technology, and the resistance of the n-type rod-shaped semiconductor 121 of the first conductivity type is difficult. Can no longer be ignored. In addition, the light emitting area (the total area of the active layer 122 in this embodiment) is preferably three times or more than the area of the n-type semiconductor layer 113 as the semiconductor base. Here, the area of the n-type semiconductor layer (semiconductor base) 113 refers to the n-type GaN rod-shaped semiconductor 121 and structures thereon (active layer 122, p-type GaN semiconductor layer 123, transparent electrode layer 124, etc.). The area of the flat semiconductor layer 113 in a state where is removed. In such a case, the amount of emitted light per substrate 111 is large, and a sufficient cost reduction effect can be obtained.

さらに、上記製造方法では、上記半導体コア形成工程と上記半導体シェル形成工程の間にn型のGaNからなる棒状半導体121の表面を覆うようにInGaNからなる活性層122を形成している。これにより発光効率を上げることができる。なお、この活性層122は形成しなくてもよい。   Furthermore, in the manufacturing method, the active layer 122 made of InGaN is formed so as to cover the surface of the rod-shaped semiconductor 121 made of n-type GaN between the semiconductor core forming step and the semiconductor shell forming step. Thereby, luminous efficiency can be raised. Note that the active layer 122 may not be formed.

さらに、上記製造方法では、上記半導体シェル形成工程の後にp型のGaN半導体層123を覆うように透明電極層124を形成する。この透明電極層124により、活性層122から放射された光を透過しつつ、p型のGaN半導体層123で電圧降下を起こすことを防ぐことができる。したがって、棒状半導体121の全体にわたって一様に発光させることができる。   Furthermore, in the manufacturing method, the transparent electrode layer 124 is formed so as to cover the p-type GaN semiconductor layer 123 after the semiconductor shell formation step. The transparent electrode layer 124 can prevent the voltage drop in the p-type GaN semiconductor layer 123 while transmitting the light emitted from the active layer 122. Therefore, light can be emitted uniformly over the entire rod-shaped semiconductor 121.

さらに、上記製造方法では、p型のGaN半導体層123上に透明電極層124を形成するが、複数のn型の棒状半導体121間の隙間の全てを透明電極層124で埋めるのではなく、p型のGaN半導体層123上に透明電極層124を薄く形成した上で、残った隙間(透明電極層124同士が対向する対向隙間)を透明部材131で埋めている。これは、一般的に透明電極は電流を流すためのキャリアが存在するために、透明度が悪いためである。したがって、第1導電型の棒状半導体121がなす隙間をシリコン酸化膜や透明樹脂などで充填することにより、発光素子の発光効率を向上することができる。   Further, in the above manufacturing method, the transparent electrode layer 124 is formed on the p-type GaN semiconductor layer 123. However, not all the gaps between the plurality of n-type rod-shaped semiconductors 121 are filled with the transparent electrode layer 124. The transparent electrode layer 124 is thinly formed on the type GaN semiconductor layer 123, and the remaining gap (opposing gap where the transparent electrode layers 124 face each other) is filled with the transparent member 131. This is because the transparent electrode generally has poor transparency because of the presence of carriers for flowing current. Therefore, the luminous efficiency of the light emitting element can be improved by filling the gap formed by the first conductivity type rod-shaped semiconductor 121 with a silicon oxide film, a transparent resin, or the like.

(第2の実施の形態)
次に、この発明の発光素子の第2実施形態を、図7A〜図7Cを用いて説明する。図7Aは、この第2実施形態の発光素子の断面図であり、図7Bは、この第2実施形態の発光素子を上から見た平面図であって専ら板状半導体の位置を示す図であり、図7Cは、この第2実施形態の発光素子の製造方法を説明する平面図である。
(Second embodiment)
Next, 2nd Embodiment of the light emitting element of this invention is described using FIG. 7A-FIG. 7C. FIG. 7A is a cross-sectional view of the light emitting device of the second embodiment, and FIG. 7B is a plan view of the light emitting device of the second embodiment as viewed from above, and is a diagram exclusively showing the position of the plate-like semiconductor. FIG. 7C is a plan view for explaining the method for manufacturing the light emitting element of the second embodiment.

この第2実施形態の発光素子1100は、前述の第1実施形態の発光素子100における複数の第1導電型(n型)の棒状(突起状)半導体121に替えて、板状の半導体1121を備えた点が前述の第1実施形態と異なる。したがって、この第2実施形態では前述の第1実施形態と共通する部分の詳細は説明は省略する。   In the light emitting device 1100 of the second embodiment, a plate-shaped semiconductor 1121 is used instead of the plurality of first conductivity type (n-type) rod-shaped (projecting) semiconductors 121 in the light emitting device 100 of the first embodiment. The point provided is different from the first embodiment. Therefore, in the second embodiment, the details of the parts common to the first embodiment are not described.

図7Aおよび図7Bにおいて、1100は発光素子、1111は基板、1113はn型の半導体層、1121は板状(突起状)半導体、1122は活性層、1123はp型の半導体層、1124は透明電極層、1131は透明部材、1141は上部電極である。なお、上記基板1111,n型の半導体層1113,板状半導体1121,活性層1122,p型の半導体層1123,透明電極層1124,透明部材1131,上部電極1141は、それぞれ、前述の第1実施形態で述べた基板111,n型の半導体層113,棒状半導体121,活性層122,p型の半導体層123,透明電極層124,透明部材131,上部電極141と同様の材料で作製される。   7A and 7B, 1100 is a light emitting element, 1111 is a substrate, 1113 is an n-type semiconductor layer, 1121 is a plate (projection) semiconductor, 1122 is an active layer, 1123 is a p-type semiconductor layer, and 1124 is transparent. An electrode layer, 1311, a transparent member, and 1141, an upper electrode. The substrate 1111, the n-type semiconductor layer 1113, the plate-like semiconductor 1121, the active layer 1122, the p-type semiconductor layer 1123, the transparent electrode layer 1124, the transparent member 1131, and the upper electrode 1141 are each in the first embodiment described above. The substrate 111, the n-type semiconductor layer 113, the rod-shaped semiconductor 121, the active layer 122, the p-type semiconductor layer 123, the transparent electrode layer 124, the transparent member 131, and the upper electrode 141 described in the embodiment are manufactured using the same materials.

また、各部分の膜厚等は、例えば、半導体基部としてのn型の半導体層1113の膜厚が5μm、n型の板状半導体1121の厚さD1が1μm、幅D2が5μm、高さLが20μm、n型の板状半導体1121間の距離P1、距離P2(図7B参照)を3μm、活性層1122の厚さが10nm、p型の半導体層1123の厚さが150nm、透明電極層1124の厚さが150nmとすることができるが、この限りではない。   The thickness of each part is, for example, that the thickness of the n-type semiconductor layer 1113 as the semiconductor base is 5 μm, the thickness D1 of the n-type semiconductor semiconductor 1121 is 1 μm, the width D2 is 5 μm, and the height L Is 20 μm, the distance P1 between the n-type plate semiconductors 1121, the distance P2 (see FIG. 7B) is 3 μm, the thickness of the active layer 1122 is 10 nm, the thickness of the p-type semiconductor layer 1123 is 150 nm, and the transparent electrode layer 1124 However, this is not restrictive.

この実施形態の発光素子は、n型の半導体層1113が下部電極(カソード)をなしており、この下部電極(カソード)と上部電極(アノード)1141間に電流を流すことにより、発光素子(発光ダイオード)を発光させることができる。   In the light emitting device of this embodiment, an n-type semiconductor layer 1113 forms a lower electrode (cathode), and a current is passed between the lower electrode (cathode) and the upper electrode (anode) 1141, whereby the light emitting device (light emitting device). Diode).

この実施形態の発光素子は、また、n型の板状半導体1121を覆うようにp型の半導体層1123が形成されているので、板状半導体1121のほぼ全側面が発光する。それゆえ、平面状の発光層を持つ発光ダイオードチップに比べて、基板1111の面積当たりの発光量を増大させることができる。   In the light emitting device of this embodiment, since the p-type semiconductor layer 1123 is formed so as to cover the n-type plate semiconductor 1121, almost all the side surfaces of the plate semiconductor 1121 emit light. Therefore, the light emission amount per area of the substrate 1111 can be increased as compared with a light emitting diode chip having a planar light emitting layer.

また、基板1111の単位面積当たりの発光量は、板状半導体1121の高さLを長くするほど増やすことができる。この実施形態の発光素子では、板状半導体1121はn型の半導体からなり、板状半導体1121にn型を与える不純物量を増やすことにより板状半導体1121を容易に低抵抗化できる。それゆえ、板状半導体1121の高さLを長くしても、板状半導体1121の根元部から先端部にわたって一様に発光させることができる。したがって、基板1111の面積当たりの発光量をさらに増やすことが可能となる。   Further, the light emission amount per unit area of the substrate 1111 can be increased as the height L of the plate-like semiconductor 1121 is increased. In the light emitting element of this embodiment, the plate-like semiconductor 1121 is made of an n-type semiconductor, and the resistance of the plate-like semiconductor 1121 can be easily reduced by increasing the amount of impurities that give the plate-like semiconductor 1121 n-type. Therefore, even if the height L of the plate-like semiconductor 1121 is increased, light can be emitted uniformly from the root portion to the tip portion of the plate-like semiconductor 1121. Therefore, it is possible to further increase the light emission amount per area of the substrate 1111.

本実施の形態では、板状半導体1121を用いているが、板状であることの利点は以下のように説明される。一般的に、発光素子の発光効率は発光層の面方位に依存する。例えば、GaN系の発光素子では、無極性面(a面またはm面)を発光面としても用いるのが好ましい。板状半導体とすることにより、その主面(図7Bにおいて、D2の幅を持つ面)を無極性面とすれば、全体としての発光効率を高めることができる。   In this embodiment mode, the plate-like semiconductor 1121 is used, but the advantage of being plate-like is described as follows. In general, the light emission efficiency of a light emitting element depends on the plane orientation of the light emitting layer. For example, in a GaN-based light emitting element, it is preferable to use a nonpolar plane (a-plane or m-plane) as a light-emitting surface. By using a plate-like semiconductor, if the main surface (the surface having the width of D2 in FIG. 7B) is a nonpolar surface, the overall light emission efficiency can be increased.

この実施形態では、n型の板状半導体1121とp型の半導体層1123との間に、活性層1122が形成されているが、これは必須ではない。しかしながら、活性層1122を設けるのが好ましく、これにより発光効率を上げることができる。また、活性層1122は、あくまでn型の板状半導体1121とp型の半導体層1123との間に、例えば10nmの厚さで形成されているので発光効率がよい。活性層は、両極のキャリア(正孔と電子)を狭い範囲に閉じ込めて再結合確率を上げるためにあるからである。   In this embodiment, the active layer 1122 is formed between the n-type plate semiconductor 1121 and the p-type semiconductor layer 1123, but this is not essential. However, it is preferable to provide the active layer 1122, which can increase the light emission efficiency. Further, since the active layer 1122 is formed between the n-type plate semiconductor 1121 and the p-type semiconductor layer 1123 to a thickness of, for example, 10 nm, the light emission efficiency is good. This is because the active layer is provided to increase the recombination probability by confining bipolar carriers (holes and electrons) in a narrow range.

また、p型の半導体層1123上には、透明電極層1124が形成されているが、これは必須ではない。しかしながら、透明電極層1124を設けるのが好ましく、この透明電極層1124の存在により、透明電極層1124が活性層1122から放射された光を透過しつつ、p型の半導体層1123で電圧降下を起こすことを防ぐことができる。したがって、板状半導体1121の全体にわたって一様に発光させることができる。   Further, although the transparent electrode layer 1124 is formed on the p-type semiconductor layer 1123, this is not essential. However, it is preferable to provide the transparent electrode layer 1124, and the presence of the transparent electrode layer 1124 causes the transparent electrode layer 1124 to transmit light emitted from the active layer 1122 while causing a voltage drop in the p-type semiconductor layer 1123. Can be prevented. Therefore, light can be emitted uniformly over the entire plate-like semiconductor 1121.

さらには、p型の半導体層1123上に透明電極層1124を形成する場合であっても、複数のn型の板状半導体1121の間の隙間の全てを透明電極層1124で埋めてしまわないことが好ましい。すなわち、p型の半導体層1123上に透明電極層1124を薄く形成した上で、複数のn型の板状半導体1121の間に残った隙間で上記透明電極層1124が対向している対向間隙を上記透明電極層1124よりも透明性の高い材料で作製された透明部材1131で埋めることが好ましい。その理由は、一般的に透明電極層1124には電流を流すためのキャリアが存在するので、透明性が悪いためである。したがって、複数のn型の板状半導体1121間の隙間にシリコン酸化膜や透明樹脂などで作製された透明部材1131を充填することにより、発光素子の発光効率を向上できる。   Furthermore, even when the transparent electrode layer 1124 is formed on the p-type semiconductor layer 1123, all the gaps between the plurality of n-type plate-like semiconductors 1121 are not filled with the transparent electrode layer 1124. Is preferred. That is, after forming the thin transparent electrode layer 1124 on the p-type semiconductor layer 1123, a gap between the transparent electrode layers 1124 facing each other is formed in a gap remaining between the plurality of n-type plate-like semiconductors 1121. It is preferable to fill with a transparent member 1131 made of a material having higher transparency than the transparent electrode layer 1124. The reason for this is that the transparent electrode layer 1124 generally has poor transparency due to the presence of carriers for flowing current. Therefore, the light emitting efficiency of the light emitting element can be improved by filling the gaps between the plurality of n-type plate-like semiconductors 1121 with the transparent member 1131 made of a silicon oxide film or a transparent resin.

なお、この実施形態の発光素子1100では、活性層1122、p型の半導体層1123および透明電極層1124は、n型の板状半導体1121とn型の半導体層1113表面の全面を覆っているが、必ずしも全面を覆っていなくてもよい。すなわち、活性層1122,p型の半導体層1123および透明電極層1124は、少なくともn型の板状半導体1121を覆っていればよい。活性層1122,p型の半導体層1123,透明電極層1124がn型の板状半導体1121を覆うことにより、基板1111の面積当たりの発光量を増やすことができるからである。   In the light emitting device 1100 of this embodiment, the active layer 1122, the p-type semiconductor layer 1123, and the transparent electrode layer 1124 cover the entire surfaces of the n-type plate semiconductor 1121 and the n-type semiconductor layer 1113. It is not always necessary to cover the entire surface. That is, the active layer 1122, the p-type semiconductor layer 1123, and the transparent electrode layer 1124 only need to cover at least the n-type plate-like semiconductor 1121. This is because the active layer 1122, the p-type semiconductor layer 1123, and the transparent electrode layer 1124 cover the n-type plate semiconductor 1121, so that the light emission amount per area of the substrate 1111 can be increased.

次に、この第2実施形態の発光素子1100の製造方法を、図7Cを用いて説明する。この第2実施形態の発光素子1100の製造方法は、前述の第1実施形態で図2〜図6を用いて説明した発光素子100の製造方法とほぼ同じである。この第2実施形態の発光素子1100の製造方法が発光素子100の製造方法と異なる唯一の点は、前述の第1実施形態で図3Aで説明した工程に替えて、図7Cに示すように、n型のGaNからなる半導体層1112上に、フォトリソグラフィ工程によってフォトレジスト1151をパターニングする際、フォトレジスト1151のパターンを長方形にすることのみである。   Next, a method for manufacturing the light emitting device 1100 of the second embodiment will be described with reference to FIG. 7C. The manufacturing method of the light emitting device 1100 of the second embodiment is substantially the same as the manufacturing method of the light emitting device 100 described in the first embodiment with reference to FIGS. The only difference between the method of manufacturing the light emitting device 1100 of the second embodiment and the method of manufacturing the light emitting device 100 is that, instead of the process described in FIG. 3A in the first embodiment, as shown in FIG. When the photoresist 1151 is patterned on the semiconductor layer 1112 made of n-type GaN by a photolithography process, the pattern of the photoresist 1151 is only made rectangular.

この第2実施形態での製造方法により、n型のGaNからなる板状半導体1121を覆うようにp型の半導体層1123が形成されるので、板状半導体1121のほぼ全側面が発光する。それゆえ、平面の発光層を持つ発光ダイオードチップに比べて、基板1111の面積当たりの発光量を増大することができる。また、この製造方法によれば、板状半導体1121はn型の半導体からなり、n型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、板状半導体1121の高さLを長くしても、板状半導体1121の根元部から先端部にわたって一様に発光させることができる。したがって、基板1111の面積当たりの発光量をさらに増やすことが可能となる。さらに、この製造方法によれば、板状半導体1121をフォトリソグラフィ工程と非等方的なエッチングにより形成しているので、狙い通りの良好な形状の板状半導体1121を得ることができて歩留まりを向上させることができる。   Since the p-type semiconductor layer 1123 is formed so as to cover the plate-like semiconductor 1121 made of n-type GaN by the manufacturing method according to the second embodiment, almost all side surfaces of the plate-like semiconductor 1121 emit light. Therefore, the light emission amount per area of the substrate 1111 can be increased as compared with a light emitting diode chip having a planar light emitting layer. Further, according to this manufacturing method, the plate-like semiconductor 1121 is made of an n-type semiconductor, and the resistance can be easily reduced by increasing the amount of impurities that give the n-type. Therefore, even if the height L of the plate-like semiconductor 1121 is increased, light can be emitted uniformly from the root portion to the tip portion of the plate-like semiconductor 1121. Therefore, it is possible to further increase the light emission amount per area of the substrate 1111. Furthermore, according to this manufacturing method, since the plate-like semiconductor 1121 is formed by anisotropic etching with the photolithography process, the plate-like semiconductor 1121 having a good shape as intended can be obtained and the yield can be increased. Can be improved.

さらに、上記製造方法では、上記半導体コア形成工程と上記半導体シェル形成工程の間にn型のGaNからなる板状半導体1121の表面を覆うようにInGaNからなる活性層122を形成している。これにより発光効率を上げることができる。なお、この活性層1122は形成しなくてもよい。   Further, in the manufacturing method, the active layer 122 made of InGaN is formed so as to cover the surface of the plate-like semiconductor 1121 made of n-type GaN between the semiconductor core forming step and the semiconductor shell forming step. Thereby, luminous efficiency can be raised. Note that the active layer 1122 may not be formed.

さらに、上記製造方法では、上記半導体シェル形成工程の後にp型のGaN半導体層1123を覆うように透明電極層1124を形成する。この透明電極層1124により、活性層1122から放射された光を透過しつつ、p型のGaN半導体層1123で電圧降下を起こすことを防ぐことができる。したがって、板状半導体1121の全体にわたって一様に発光させることができる。   Furthermore, in the manufacturing method, the transparent electrode layer 1124 is formed so as to cover the p-type GaN semiconductor layer 1123 after the semiconductor shell formation step. The transparent electrode layer 1124 can prevent a voltage drop in the p-type GaN semiconductor layer 1123 while transmitting light emitted from the active layer 1122. Therefore, light can be emitted uniformly over the entire plate-like semiconductor 1121.

さらに、上記製造方法では、p型のGaN半導体層1123上に透明電極層1124を形成するが、複数のn型の板状半導体1121間の隙間の全てを透明電極層1124で埋めるのではなく、p型のGaN半導体層1123上に透明電極層1124を薄く形成した上で、残った隙間(透明電極層1124同士が対向する対向隙間)を透明部材1131で埋めている。これは、一般的に透明電極は電流を流すためのキャリアが存在するために、透明度が悪いためである。したがって、第1導電型の板状半導体1121がなす隙間をシリコン酸化膜や透明樹脂などで充填することにより、発光素子の発光効率を向上することができる。   Further, in the above manufacturing method, the transparent electrode layer 1124 is formed on the p-type GaN semiconductor layer 1123. Instead of filling all the gaps between the plurality of n-type plate-like semiconductors 1121 with the transparent electrode layer 1124, The transparent electrode layer 1124 is thinly formed on the p-type GaN semiconductor layer 1123, and the remaining gap (opposing gap where the transparent electrode layers 1124 face each other) is filled with the transparent member 1131. This is because the transparent electrode generally has poor transparency because of the presence of carriers for flowing current. Therefore, the light emitting efficiency of the light emitting element can be improved by filling the gap formed by the first conductive type plate-like semiconductor 1121 with a silicon oxide film or a transparent resin.

この第2実施形態および前述の第1実施形態では、棒状半導体121や板状半導体1121を用いたが、これら半導体の形状はこの限りではない。半導体基部となる第1導電型の半導体層上に、第1導電型の突起状半導体が形成されており、この第1導電型の突起状半導体が第2導電型で覆われていることが本質的に重要である。したがって、この第1導電型の突起状半導体は、上記棒状、板状に限らず、曲がった板状でもよく、板状半導体が閉じた円環状(管状)でもよい。さらには、本発明の突起状半導体は、2方向に配列する板状半導体が互いに交差部分でつながって1つの格子状の突起状半導体を形成していてもよく、さらにまた、円柱形状,楕円柱形状,多角柱形状や円錐形状,多角錐形状,半球形状,球形状等でもよい。   In the second embodiment and the first embodiment described above, the rod-shaped semiconductor 121 and the plate-shaped semiconductor 1121 are used, but the shape of these semiconductors is not limited to this. It is essential that a first conductive type protruding semiconductor is formed on a first conductive type semiconductor layer serving as a semiconductor base, and that the first conductive type protruding semiconductor is covered with the second conductive type. Important. Therefore, the protruding semiconductor of the first conductivity type is not limited to the rod shape or the plate shape, but may be a bent plate shape or an annular shape (tubular shape) in which the plate semiconductor is closed. Further, in the protruding semiconductor of the present invention, the plate-shaped semiconductors arranged in two directions may be connected to each other at the intersection to form one lattice-shaped protruding semiconductor. It may be a shape, a polygonal column shape, a conical shape, a polygonal pyramid shape, a hemispherical shape, a spherical shape, or the like.

(第3の実施の形態)
次に、この発明の第3実施形態としての発光素子および発光装置の製造方法を、図8〜図17を用いて説明する。図8〜図17は、この第3実施形態で発光素子および発光装置を形成する工程を示す図である。
(Third embodiment)
Next, a method for manufacturing a light emitting element and a light emitting device as a third embodiment of the present invention will be described with reference to FIGS. 8-17 is a figure which shows the process of forming a light emitting element and a light-emitting device by this 3rd Embodiment.

この第3実施形態の製造方法は、その前半の工程は、前述した第1実施形態で図2〜図5を順に参照して説明した製造工程と同一である。したがって、ここでは、前述の図2から図5までの製造工程については、再度の説明を行わずに、図2から図5までの工程に引き続いて行なわれる工程を説明する。なお、この第3実施形態の製造方法の前半の工程は、上記第1実施形態の図2〜図5の工程のうちの図3Aで説明した工程を、前述の第2実施形態で図7Cを用いて説明した工程と置き換えて、第1導電型の突起状半導体を板状半導体としてもよい。   In the manufacturing method of the third embodiment, the first half of the process is the same as the manufacturing process described with reference to FIGS. 2 to 5 in the first embodiment. Therefore, here, the manufacturing process from FIG. 2 to FIG. 5 described above will be described following the process from FIG. 2 to FIG. The first half of the manufacturing method according to the third embodiment is the same as the process described with reference to FIG. 3A in the steps of FIGS. Instead of the steps described above, the first conductive type protruding semiconductor may be a plate semiconductor.

図5を参照して前述した工程でもって、n型GaN棒状半導体121の表面に、順に、InGaNからなる活性層122、p型GaNからなる第2導電型の半導体層123およびITOからなる透明電極層124の成膜が行なわれる。その後、非等方性なドライエッチングを行う。この非等方性なドライエッチングにより、図8に示すように、ITOからなる透明電極層124、p型GaNからなる第2導電型の半導体層123、InGaNからなる活性層122、GaNからなる第1導電型の棒状半導体121およびn型のGaNからなる第1導電型の半導体層113のそれぞれの一部を除去して、シリコンからなる基板111の一部を露出させる。これにより、n型GaNからなる棒状半導体121の残された部分の側壁には、InGaN活性層122、p型GaN半導体層123およびITO透明電極層124が残される。また、n型のGaNからなる半導体層113は、シリコン基板111上で互いに間隙を隔てた複数のn型GaN半導体層125となる。そして、各n型GaN半導体層125上に1つのn型GaN棒状半導体121が立設された状態となり、このn型GaN半導体層125,n型GaN棒状半導体121,InGaN活性層122,p型GaN半導体層123およびITO透明電極層124からなる部分Zが、シリコン基板111上に間隔を隔てて複数立設された状態となる。   In the process described above with reference to FIG. 5, the active layer 122 made of InGaN, the second conductive type semiconductor layer 123 made of p-type GaN, and the transparent electrode made of ITO are sequentially formed on the surface of the n-type GaN rod-shaped semiconductor 121. Layer 124 is deposited. Thereafter, anisotropic dry etching is performed. By this anisotropic dry etching, as shown in FIG. 8, the transparent electrode layer 124 made of ITO, the second conductive type semiconductor layer 123 made of p-type GaN, the active layer 122 made of InGaN, and the first layer made of GaN. Part of each of the one-conductivity-type rod-shaped semiconductor 121 and the first-conductivity-type semiconductor layer 113 made of n-type GaN is removed to expose part of the substrate 111 made of silicon. As a result, the InGaN active layer 122, the p-type GaN semiconductor layer 123, and the ITO transparent electrode layer 124 are left on the side wall of the remaining portion of the rod-shaped semiconductor 121 made of n-type GaN. The semiconductor layer 113 made of n-type GaN becomes a plurality of n-type GaN semiconductor layers 125 spaced from each other on the silicon substrate 111. Then, one n-type GaN rod-shaped semiconductor 121 is erected on each n-type GaN semiconductor layer 125, and this n-type GaN semiconductor layer 125, n-type GaN rod-shaped semiconductor 121, InGaN active layer 122, p-type GaN. A plurality of portions Z each including the semiconductor layer 123 and the ITO transparent electrode layer 124 are erected on the silicon substrate 111 at intervals.

次に、図9に示すように、シリコン基板111の表面上に突出した複数の部分Zを、シリコン基板111から切り離す(発光素子切り離し工程)。この時点では、前記した図2において、第1の基板110の一部をなしていたn型のGaN半導体層112は、すべて上部構造(n型GaN棒状半導体121,n型GaN半導体層125)の形成に使われている。したがって、上記シリコン基板111は、第1の基板110と同義である。   Next, as shown in FIG. 9, the plurality of portions Z protruding on the surface of the silicon substrate 111 are separated from the silicon substrate 111 (light emitting element separation step). At this time, in FIG. 2, the n-type GaN semiconductor layer 112 forming a part of the first substrate 110 has an upper structure (n-type GaN rod-shaped semiconductor 121, n-type GaN semiconductor layer 125). Used for formation. Therefore, the silicon substrate 111 is synonymous with the first substrate 110.

図9に示すように、切り離された複数の部分Zは、それぞれが発光素子200となる。この発光素子200のうちのシリコン基板111に接していた側ではn型GaN半導体層125が露出しており、シリコン基板111から離隔していた側では、p型GaN半導体層123と電気的に接しているITOからなる透明電極層124が露出している。上記n型GaN半導体層125がカソード電極Kとなり、上記透明電極層124がアノード電極Aとなる。この切り離し工程では、例えば、溶液中で超音波を照射して棒状の部分Zを振動させることによって、棒状の部分Zをシリコン基板111から切断する。なお、第1導電型の突起状半導体を板状半導体とした場合は、このようにして切り離された発光素子も板状となる。しかしながら、板状の発光素子も以下の工程は同様であるため、以下では専ら発光素子は棒状であるとして説明を行う。   As shown in FIG. 9, each of the plurality of separated portions Z becomes a light emitting element 200. The n-type GaN semiconductor layer 125 is exposed on the side of the light emitting element 200 that is in contact with the silicon substrate 111, and the side that is separated from the silicon substrate 111 is in electrical contact with the p-type GaN semiconductor layer 123. The transparent electrode layer 124 made of ITO is exposed. The n-type GaN semiconductor layer 125 becomes the cathode electrode K, and the transparent electrode layer 124 becomes the anode electrode A. In this separation step, for example, the rod-shaped portion Z is cut from the silicon substrate 111 by irradiating ultrasonic waves in the solution to vibrate the rod-shaped portion Z. When the first conductive type protruding semiconductor is a plate-like semiconductor, the light-emitting element separated in this way is also plate-like. However, since the following steps are the same for the plate-like light emitting element, the following description will be made assuming that the light emitting element is rod-shaped exclusively.

この第3実施形態の製造方法は、前述した図2〜図5で説明した、第1の基板110の一部をなすn型の半導体層112の表面にフォトレジスト151でマスク層をパターニングする工程と、このマスク層をマスクとしてこのn型半導体層112を非等方的にエッチングして複数のn型の棒状半導体121を形成する半導体コア形成工程と、このn型の棒状半導体121の表面を覆うようにp型の半導体層123を形成する半導体シェル形成工程とを備える。なお、上記第1の基板110の全部をn型の半導体層112で構成してもよい。   The manufacturing method of the third embodiment is a process of patterning a mask layer with a photoresist 151 on the surface of the n-type semiconductor layer 112 forming a part of the first substrate 110 described with reference to FIGS. A step of forming a semiconductor core by anisotropically etching the n-type semiconductor layer 112 using the mask layer as a mask to form a plurality of n-type rod-shaped semiconductors 121; and a surface of the n-type rod-shaped semiconductor 121 A semiconductor shell forming step of forming a p-type semiconductor layer 123 so as to cover it. Note that the entire first substrate 110 may be formed of the n-type semiconductor layer 112.

これに加えて、この第3実施形態の製造方法は、図8,図9で説明した、p型の半導体層123で覆われたn型の棒状半導体121を第1の基板110から切り離す発光素子切り離し工程を備える。これらの工程によれば、n型のGaN半導体層112を加工して形成された棒状の発光素子200は、最終的にはそれぞれが独立した発光素子となる。   In addition to this, the manufacturing method of the third embodiment is a light emitting device that separates the n-type rod-shaped semiconductor 121 covered with the p-type semiconductor layer 123 from the first substrate 110, as described in FIGS. A separation process is provided. According to these steps, the rod-like light emitting element 200 formed by processing the n-type GaN semiconductor layer 112 finally becomes an independent light emitting element.

したがって、それぞれの発光素子200を個別自在に利用可能という点で、発光素子の利用方法を多様化し、利用価値を高めることができる。例えば、切り離した発光素子200を所望の密度で所望の個数だけ配置することが可能となる。この場合、例えば、微細な発光素子200を大面積の基板上に多数再配列して面発光装置を構成することができる。また、熱の発生密度を低くして高い信頼性や長寿命を実現することもできる。また、この製造方法によって、n型の棒状半導体121を覆うようにp型の半導体層123が形成されるので、棒状半導体121のほぼ全側面が発光する。それゆえ、小面積の基板111(第1の基板110)から総発光量が大きな多数の発光素子200を得ることができる。また、この製造方法によれば、棒状半導体121はn型の半導体からなり、n型を与える不純物量を増やすことにより容易に低抵抗化できる。   Therefore, the light emitting element utilization methods can be diversified and the utility value can be increased in that each light emitting element 200 can be used individually. For example, a desired number of separated light emitting elements 200 can be arranged at a desired density. In this case, for example, a surface light-emitting device can be configured by rearranging a large number of fine light-emitting elements 200 on a large-area substrate. In addition, the heat generation density can be lowered to achieve high reliability and long life. In addition, since the p-type semiconductor layer 123 is formed so as to cover the n-type rod-shaped semiconductor 121 by this manufacturing method, almost all side surfaces of the rod-shaped semiconductor 121 emit light. Therefore, a large number of light emitting elements 200 having a large total light emission amount can be obtained from the substrate 111 (first substrate 110) having a small area. Further, according to this manufacturing method, the rod-shaped semiconductor 121 is made of an n-type semiconductor, and the resistance can be easily reduced by increasing the amount of impurities giving the n-type.

それゆえ、棒状半導体121の長さLを長くしても、棒状半導体121の根元部から先端部にわたって一様に発光させることができる。さらに、この製造方法によれば、棒状半導体121をフォトリソグラフィ工程と非等方的なエッチングにより形成しているので、狙い通りの所望の良好な形状の棒状半導体121を得て、ひいては所望の良好な形状の発光素子200を得ることができる。よって、発光素子200の歩留まりを向上できる。   Therefore, even if the length L of the rod-shaped semiconductor 121 is increased, light can be emitted uniformly from the root portion to the tip portion of the rod-shaped semiconductor 121. Furthermore, according to this manufacturing method, since the rod-shaped semiconductor 121 is formed by anisotropic etching with the photolithography process, a desired-shaped rod-shaped semiconductor 121 is obtained as intended, and thus desired good A light-emitting element 200 having a simple shape can be obtained. Therefore, the yield of the light emitting element 200 can be improved.

さらに、上記製造方法では、上記半導体コア形成工程と上記半導体シェル形成工程の間にn型の棒状半導体121の表面を覆うように活性層122を形成したので、発光効率を上げることができる。なお、この活性層122は形成しなくてもよい。   Furthermore, in the manufacturing method, since the active layer 122 is formed so as to cover the surface of the n-type rod-shaped semiconductor 121 between the semiconductor core forming step and the semiconductor shell forming step, the luminous efficiency can be increased. Note that the active layer 122 may not be formed.

さらに、上記製造方法では、上記半導体シェル形成工程の後にp型の半導体層123を覆うように透明電極層124を形成したので、活性層122から放射された光を透過しつつ、p型の半導体層123で電圧降下を起こすことを防ぐことができる。したがって、棒状半導体121の全体にわたって一様に発光させることができる。   Furthermore, in the manufacturing method, since the transparent electrode layer 124 is formed so as to cover the p-type semiconductor layer 123 after the semiconductor shell forming step, the p-type semiconductor is transmitted while transmitting the light emitted from the active layer 122. It is possible to prevent a voltage drop from occurring in the layer 123. Therefore, light can be emitted uniformly over the entire rod-shaped semiconductor 121.

次に、図10〜図17を順に参照して、シリコン基板111(第1の基板110)から切り離された発光素子200を、第2の基板210上に配置し配線を行なう工程を説明する。   Next, with reference to FIGS. 10 to 17 in sequence, a process of arranging and wiring the light emitting element 200 separated from the silicon substrate 111 (first substrate 110) on the second substrate 210 will be described.

まず、図10に示すような、表面に第1の電極211と第2の電極212が形成された第2の基板210を用意する。この第2の基板210は絶縁基板とし、第1、第2の電極211、212は、金属電極とする。一例として、印刷技術を利用して、第2の基板210の表面に所望の電極形状の金属電極を、上記第1,第2の電極211,212として形成することができる。また、第2の基板210の表面に金属膜および感光体膜を一様に堆積し、この感光体膜を所望の電極パターンに露光・現像し、パターニングされた感光体膜をマスクとして金属膜をエッチングして第1,第2の電極211,212を形成することができる。   First, as shown in FIG. 10, a second substrate 210 having a surface on which a first electrode 211 and a second electrode 212 are formed is prepared. The second substrate 210 is an insulating substrate, and the first and second electrodes 211 and 212 are metal electrodes. As an example, a metal electrode having a desired electrode shape can be formed on the surface of the second substrate 210 as the first and second electrodes 211 and 212 using a printing technique. Further, a metal film and a photoreceptor film are uniformly deposited on the surface of the second substrate 210, the photoreceptor film is exposed and developed to a desired electrode pattern, and the metal film is formed using the patterned photoreceptor film as a mask. The first and second electrodes 211 and 212 can be formed by etching.

なお、上記第1,第2の電極211,212を作成する金属の材料としては、金、銀、銅、タングステン、アルミニウム、タンタルやそれらの合金などを用いることができる。また、第2の基板210は、ガラス、セラミック、アルミナ、樹脂のような絶縁体、またはシリコンのような半導体表面にシリコン酸化膜を形成し、表面が絶縁性を有するような基板である。第2の基板210としてガラス基板を用いる場合は、表面にシリコン酸化膜、シリコン窒化膜のような下地絶縁膜を形成するのが好ましい。   As the metal material for forming the first and second electrodes 211 and 212, gold, silver, copper, tungsten, aluminum, tantalum, or an alloy thereof can be used. The second substrate 210 is an insulating material such as glass, ceramic, alumina, or resin, or a silicon oxide film formed on a semiconductor surface such as silicon, and the surface is insulative. In the case where a glass substrate is used as the second substrate 210, a base insulating film such as a silicon oxide film or a silicon nitride film is preferably formed on the surface.

また、上記第1,第2の電極211,212の表面は、図示しない絶縁膜で覆われていてもよい。この場合、以下の効果を奏する。後の微細物体配置工程では、第2の基板210上に液体が導入された状態で第1の電極211と第2の電極212との間に電圧が印加されるが、このときに電極間に電流が流れるのを防ぐことができる。このような電流は、電極内で電圧降下を引き起こして配列不良の原因となることがあり、または電気化学的効果により電極が溶解する原因となりうる。第1,第2の電極211,212を覆う絶縁膜は、例えばシリコン酸化膜やシリコン窒化膜を用いることができる。一方、このような絶縁膜で覆わない場合、第1,第2の電極211,212と発光素子200とを容易に電気的に接続できるので、第1,第2の電極211,212を配線として利用するのが容易になる。   The surfaces of the first and second electrodes 211 and 212 may be covered with an insulating film (not shown). In this case, the following effects are produced. In the subsequent fine object arranging step, a voltage is applied between the first electrode 211 and the second electrode 212 in a state where the liquid is introduced onto the second substrate 210. Current can be prevented from flowing. Such a current can cause a voltage drop in the electrode and cause alignment failure, or can cause the electrode to dissolve due to electrochemical effects. As the insulating film covering the first and second electrodes 211 and 212, for example, a silicon oxide film or a silicon nitride film can be used. On the other hand, when not covered with such an insulating film, the first and second electrodes 211 and 212 and the light emitting element 200 can be easily electrically connected, so that the first and second electrodes 211 and 212 are used as wirings. Easy to use.

第1の電極211の対向部分211Aと第2の電極212の対向部分212Aとが対向する場所Sにより、発光素子200が配置される場所が規定される。すなわち、後に説明する発光素子配置工程において、発光素子200は第1,第2の電極211,212が対向する場所Sに、第1,第2の電極211,212を架橋するように配置される。このため、第1,第2の電極211,212の対向部分211A,212Aが対向する場所Sにおける第1の電極211と第2の電極212の距離は、発光素子200の長さよりもやや短いことが望ましい。一例として、発光素子200が細長い短冊状であり、この発光素子200の長さが20μmのとき、第1の電極211の対向部分211Aと第2の電極212の対向部分212Aとの間の距離は12μm〜18μmとすることが望ましい。すなわち、上記距離は、発光素子200の長さの60〜90%程度、より好ましくは上記発光素子200の長さの80〜90%程度とすることが望ましい。   The place where the light emitting element 200 is disposed is defined by the place S where the facing portion 211A of the first electrode 211 and the facing portion 212A of the second electrode 212 face each other. That is, in the light emitting element disposition process described later, the light emitting element 200 is disposed at a location S where the first and second electrodes 211 and 212 face each other so as to bridge the first and second electrodes 211 and 212. . For this reason, the distance between the first electrode 211 and the second electrode 212 in the place S where the facing portions 211A and 212A of the first and second electrodes 211 and 212 face each other is slightly shorter than the length of the light emitting element 200. Is desirable. As an example, when the light emitting element 200 has a long and narrow strip shape, and the length of the light emitting element 200 is 20 μm, the distance between the facing portion 211A of the first electrode 211 and the facing portion 212A of the second electrode 212 is It is desirable to set it as 12 micrometers-18 micrometers. That is, the distance is preferably about 60 to 90% of the length of the light emitting element 200, more preferably about 80 to 90% of the length of the light emitting element 200.

次に、図11に示すように、複数の発光素子200を含んだ流体221を、第2の基板210上に導入する。上記複数の発光素子200は、流体221内に分散している。なお、図11では、図9のV−V線からみた第2の基板210の断面を示している。   Next, as illustrated in FIG. 11, a fluid 221 including a plurality of light emitting elements 200 is introduced onto the second substrate 210. The plurality of light emitting elements 200 are dispersed in the fluid 221. Note that FIG. 11 shows a cross section of the second substrate 210 taken along line VV in FIG.

上記流体221は、IPA(イソプロピルアルコール)、エタノール、メタノール、エチレングリコール、プロピレングリコール、アセトン、水などの液体、またはそれらの混合物を用いることができるが、この限りではない。ただし、流体221が持つべき好ましい性質として、発光素子の配列を妨げないよう粘性が低いこと、イオン濃度が著しく高くないこと、発光素子の配列後に基板を乾燥できるようにするため揮発性を有することである。なお、イオン濃度が著しく高い液体を用いた場合、第1,第2の電極211,212に電圧を印加した際に電極上に速やかに電気二重層が形成されて電界が液体中に浸透するのを妨害するため、発光素子の配列を阻害することとなる。   The fluid 221 may be a liquid such as IPA (isopropyl alcohol), ethanol, methanol, ethylene glycol, propylene glycol, acetone, water, or a mixture thereof, but is not limited thereto. However, as preferable properties that the fluid 221 should have, the viscosity is low so as not to disturb the arrangement of the light-emitting elements, the ion concentration is not extremely high, and the substrate is volatile so that the substrate can be dried after the arrangement of the light-emitting elements. It is. When a liquid having a remarkably high ion concentration is used, when a voltage is applied to the first and second electrodes 211 and 212, an electric double layer is quickly formed on the electrodes and the electric field penetrates into the liquid. Therefore, the arrangement of the light emitting elements is hindered.

なお、図示していないが、第2の基板210上に第2の基板210と対向してカバーを設けるのが好ましい。このカバーは、第2の基板210と平行に設置され、第2の基板210とカバーの間には一様な隙間(例えば500μm)が設けられる。この隙間に発光素子200を含んだ流体221を満たす。こうすることにより、次に述べる微細物体配置工程で、上記隙間によるチャネル中に一様な速度で流体を流すことが可能となり、第2の基板210上に複数の発光素子200を一様に配置することが可能となる。また、次の微細物体配置工程で、流体221が蒸発して対流を引き起こし、発光素子200の配置を乱すことを防ぐことができる。   Although not shown, it is preferable to provide a cover on the second substrate 210 so as to face the second substrate 210. The cover is installed in parallel with the second substrate 210, and a uniform gap (for example, 500 μm) is provided between the second substrate 210 and the cover. A fluid 221 including the light emitting element 200 is filled in the gap. By doing so, it becomes possible to flow a fluid at a uniform speed in the channel due to the gap in the fine object arranging step described below, and a plurality of light emitting elements 200 are arranged uniformly on the second substrate 210. It becomes possible to do. Further, it is possible to prevent the fluid 221 from evaporating and causing convection and disturbing the arrangement of the light emitting elements 200 in the next fine object arranging step.

次に、第1の電極211と第2の電極212の間に、図12に示すような波形の電圧を印加し、その結果として、図13の平面図および図14の断面図に示すように、発光素子200が第2の基板210上の所定の位置に配置される(発光素子配置工程)。なお、図14は、図13のV−V線からみた断面図を示している。   Next, a voltage having a waveform as shown in FIG. 12 is applied between the first electrode 211 and the second electrode 212. As a result, as shown in the plan view of FIG. 13 and the cross-sectional view of FIG. The light emitting element 200 is arranged at a predetermined position on the second substrate 210 (light emitting element arrangement step). FIG. 14 is a cross-sectional view taken along line VV in FIG.

発光素子200が第2の基板210上の所定の位置に配置される原理は、以下のように説明される。第1の電極211と第2の電極212の間に、図12で示すような交流電圧を印加する。第2の電極212に図12に示す基準電位Vを印加し、第1の電極211には振幅VPPL/2の交流電圧を印加する。第1の電極211と第2の電極212との間に電圧が印加されると、流体221内に電界が発生する。この電界により、発光素子220に分極が発生し、または電荷が誘起され、発光素子220の表面には電荷が誘起される。この誘起された電荷により、第1,第2の電極211,212と発光素子200との間に引力が働く。実際は、誘電泳動が起こるためには物体のまわりに電界勾配が存在する必要があり、無限に大きな平行平板中に存在する物体には誘電泳動は働かないが、図11に示すような電極配置では電極に近いほど電界が強いから、誘電泳動が発生する。 The principle that the light emitting element 200 is arranged at a predetermined position on the second substrate 210 will be described as follows. An alternating voltage as shown in FIG. 12 is applied between the first electrode 211 and the second electrode 212. The reference potential V R shown in Figure 12 to the second electrode 212 is applied, the first electrode 211 applies an AC voltage of amplitude VPPL / 2. When a voltage is applied between the first electrode 211 and the second electrode 212, an electric field is generated in the fluid 221. By this electric field, polarization occurs in the light emitting element 220 or charges are induced, and charges are induced on the surface of the light emitting element 220. Due to the induced electric charge, an attractive force acts between the first and second electrodes 211 and 212 and the light emitting element 200. Actually, in order for dielectrophoresis to occur, an electric field gradient needs to exist around the object, and dielectrophoresis does not work on an object that exists in an infinitely large parallel plate, but with an electrode arrangement as shown in FIG. Since the electric field is stronger as it is closer to the electrode, dielectrophoresis occurs.

なお、上記方法により発光素子配置工程を行なった場合には、図13に示すように、発光素子200の向き(極性)はランダムになることに注意すべきである。ここで、上記発光素子200の向き(極性)とは、図13において、上記発光素子200のアノードAがカソードKの右側である向きと、上記発光素子200のアノードAがカソードKの左側である向きとのいずれの向きであるのかを言う。また、このようにして、複数の発光素子200の向きがランダムに配置された発光装置の適切な動作方法は後述する。   Note that when the light emitting element arranging step is performed by the above method, the direction (polarity) of the light emitting element 200 is random as shown in FIG. Here, the direction (polarity) of the light emitting element 200 is the direction in which the anode A of the light emitting element 200 is on the right side of the cathode K and the anode A of the light emitting element 200 is on the left side of the cathode K in FIG. Say which direction it is. In addition, an appropriate operation method of the light emitting device in which the directions of the plurality of light emitting elements 200 are randomly arranged will be described later.

上記流体221としてIPAを用いた場合、第1の電極211に与える交流電圧の周波数は、10Hz〜1MHzとするのが好ましく、50Hz〜1kHzとするのが最も配列が安定し、より好ましい。さらに、第1の電極211と第2の電極212の間に印加するAC電圧は、正弦波に限らず、矩形波、三角波、ノコギリ波など、周期的に変動するものであればよい。第1の電極211に与える交流電圧の振幅の2倍VPPLは、0.1〜10Vとすることができるが、0.1V以下では発光素子200の配列が悪くなり、10V以上では発光素子200が直ちに基板110上に固着して配置の歩留りが悪化する。したがって、上記VPPLは、1〜5Vが好ましく、さらには1V程度とするのが好ましかった。   When IPA is used as the fluid 221, the frequency of the AC voltage applied to the first electrode 211 is preferably 10 Hz to 1 MHz, and more preferably 50 Hz to 1 kHz because the arrangement is most stable. Furthermore, the AC voltage applied between the first electrode 211 and the second electrode 212 is not limited to a sine wave, but may be any one that periodically varies, such as a rectangular wave, a triangular wave, and a sawtooth wave. The VPPL, which is twice the amplitude of the AC voltage applied to the first electrode 211, can be set to 0.1 to 10 V. However, when the voltage is 0.1 V or less, the arrangement of the light emitting elements 200 is deteriorated. Immediately fixed on the substrate 110, the yield of the arrangement deteriorates. Therefore, the VPPL is preferably 1 to 5V, and more preferably about 1V.

次に、図15に示すように、第2の基板210上への発光素子200の配置が完了した後、上記交流電圧を上記第1の電極211と第2の電極212の間に印加したままで、第2の基板210を加熱することにより、上記流体221の液体を蒸発させて乾燥させ、発光素子200を第2の基板210上に固着させる。もしくは、上記第2の基板210上への発光素子200の配置が完了した後、第1の電極211および第2の電極212に十分な高電圧(10〜100V)を印加して発光素子200を第2の基板210上に固着させ、上記高電圧の印加を停止してから上記第2の基板210を乾燥させる。   Next, as shown in FIG. 15, after the arrangement of the light emitting element 200 on the second substrate 210 is completed, the AC voltage is applied between the first electrode 211 and the second electrode 212. Thus, by heating the second substrate 210, the liquid of the fluid 221 is evaporated and dried, and the light emitting element 200 is fixed onto the second substrate 210. Alternatively, after the arrangement of the light emitting element 200 on the second substrate 210 is completed, a sufficiently high voltage (10 to 100 V) is applied to the first electrode 211 and the second electrode 212 to thereby form the light emitting element 200. The second substrate 210 is dried after being fixed on the second substrate 210 and the application of the high voltage is stopped.

次に、図16に示すように、シリコン酸化膜からなる層間絶縁膜213を第2の基板全面に堆積する。   Next, as shown in FIG. 16, an interlayer insulating film 213 made of a silicon oxide film is deposited on the entire surface of the second substrate.

次に、図17に示すように、一般的なフォトリソグラフィ工程およびドライエッチング工程を適用することにより層間絶縁膜213にコンタクト孔217を形成し、さらにメタル堆積工程、フォトリソグラフィ工程、エッチング工程によりメタルをパターニングしてメタル配線214,215を形成する(発光素子配線工程)。これにより、発光素子200のアノードAとカソードKをそれぞれ配線することができる。以上で発光装置250が完成した。   Next, as shown in FIG. 17, a contact hole 217 is formed in the interlayer insulating film 213 by applying a general photolithography process and a dry etching process, and further a metal is deposited by a metal deposition process, a photolithography process, and an etching process. Are patterned to form metal wirings 214 and 215 (light emitting element wiring step). Thereby, the anode A and the cathode K of the light emitting element 200 can be wired respectively. Thus, the light emitting device 250 is completed.

このように、この第3実施形態の製造方法は、前述した図2〜図5で説明した、第1の基板110の一部もしくは全部をなすn型の半導体層112の表面にフォトレジスト151でマスク層をパターニングする工程と、このマスク層をマスクとしてこのn型半導体層112を非等方的にエッチングして複数のn型の棒状半導体121を形成する半導体コア形成工程と、このn型の棒状半導体121の表面を覆うようにp型の半導体層123を形成する半導体シェル形成工程とを備える。さらに、この第3実施形態の製造方法は、図8,図9を参照して説明した、p型の半導体層123で覆われたn型の棒状半導体121を第1の基板110から切り離す発光素子切り離し工程を備える。これに加えて、上記第1の基板110のシリコン基板111から切り離されたp型の半導体層123で覆われたn型の棒状半導体121を第2の基板210上に配置する発光素子配置工程と、上記第2の基板210上に配置されたp型の半導体層123で覆われたn型の棒状半導体121に通電するための配線214,215を行なう発光素子配線工程とを備える。   As described above, in the manufacturing method of the third embodiment, the photoresist 151 is formed on the surface of the n-type semiconductor layer 112 constituting part or all of the first substrate 110 described with reference to FIGS. A step of patterning the mask layer, a step of forming a semiconductor core in which the n-type semiconductor layer 112 is anisotropically etched using the mask layer as a mask to form a plurality of n-type rod-shaped semiconductors 121; A semiconductor shell forming step of forming a p-type semiconductor layer 123 so as to cover the surface of the rod-shaped semiconductor 121. Furthermore, in the manufacturing method of the third embodiment, the light emitting element that separates the n-type rod-shaped semiconductor 121 covered with the p-type semiconductor layer 123 from the first substrate 110 described with reference to FIGS. A separation process is provided. In addition to this, a light emitting element arrangement step of arranging an n-type rod-shaped semiconductor 121 covered with a p-type semiconductor layer 123 separated from the silicon substrate 111 of the first substrate 110 on the second substrate 210; And a light emitting element wiring step of performing wirings 214 and 215 for energizing the n-type rod-shaped semiconductor 121 covered with the p-type semiconductor layer 123 disposed on the second substrate 210.

このような製造工程によれば、上記切り離した発光素子200を、第2の基板210上に所望の密度で所望の個数配置することができる。したがって、例えば、微細な発光素子200を大面積の第2の基板210上に多数再配列して面発光装置を構成することができる。また、熱の発生密度を低くして高い信頼性や長寿命を実現することもできる。   According to such a manufacturing process, a desired number of the separated light emitting elements 200 can be arranged on the second substrate 210 at a desired density. Therefore, for example, a surface light emitting device can be configured by rearranging a number of fine light emitting elements 200 on the second substrate 210 having a large area. In addition, the heat generation density can be lowered to achieve high reliability and long life.

なお、前述したように、上記発光素子配置工程を行なった場合、図13に示すように、発光素子200の向き(つまり図13においてアノードAがカソードKの右側に位置しているか左側に位置しているか)がランダムになっていた。このような場合、無論、2つのメタル配線214、215間に直流電圧を印加してもよいが、この場合、約半数の発光素子200には逆方向電圧が印加されて発光しない。そこで、2つのメタル配線214,215間に交流電圧を印加するのが好ましい。このようにすれば、全ての発光素子200を発光させることが可能となる。   As described above, when the light emitting element arranging step is performed, as shown in FIG. 13, the direction of the light emitting element 200 (that is, the anode A is located on the right side or the left side of the cathode K in FIG. 13). Was random). In such a case, of course, a DC voltage may be applied between the two metal wirings 214 and 215. In this case, however, a reverse voltage is applied to about half of the light emitting elements 200 and no light is emitted. Therefore, it is preferable to apply an AC voltage between the two metal wirings 214 and 215. In this way, all the light emitting elements 200 can emit light.

(第4の実施の形態)
次に、図18〜図21を参照して、この発明の第3実施形態として、本発明の発光装置の製造方法を用いて形成した発光装置を備えた照明装置を説明する。
(Fourth embodiment)
Next, with reference to FIGS. 18-21, the illuminating device provided with the light-emitting device formed using the manufacturing method of the light-emitting device of this invention is demonstrated as 3rd Embodiment of this invention.

図18は、この第4実施形態の照明装置であるLED電球300の側面図である。このLED電球300は、外部のソケットに嵌めて商用電源に接続するための電源接続部としての口金301と、その口金301に一端が接続され、他端が徐々に拡径する円錐形状の放熱部302と、放熱部302の他端側を覆う透光部303とを備えている。上記放熱部302内に、発光部304を配置している。   FIG. 18 is a side view of an LED bulb 300 that is the illumination device of the fourth embodiment. This LED bulb 300 has a base 301 as a power supply connection part that is fitted in an external socket and connected to a commercial power supply, and a conical heat dissipation part that has one end connected to the base 301 and the other end gradually expanding in diameter. 302 and a translucent part 303 that covers the other end of the heat dissipating part 302. A light emitting unit 304 is disposed in the heat radiating unit 302.

発光部304は、図19の側面図および図20の上面図に示すように、正方形状の放熱板305上に、多数の発光素子が配置された発光装置306が実装されている。この発光装置306は、図21に示すように、基板310と、基板310上に形成された第1の電極311および第2の電極312と、多数の発光素子320からなっている。基板310上に微細な発光素子(発光ダイオード)320を配置する方法および配線をする方法は、前述した第3実施形態に記載した方法を用いればよい。すなわち、発光装置306は、前述の第3実施形態に記載した方法で製造される。   As shown in the side view of FIG. 19 and the top view of FIG. 20, the light emitting unit 304 has a light emitting device 306 in which a large number of light emitting elements are arranged on a square heat sink 305. As shown in FIG. 21, the light emitting device 306 includes a substrate 310, a first electrode 311 and a second electrode 312 formed on the substrate 310, and a large number of light emitting elements 320. The method described in the third embodiment described above may be used as a method for arranging a fine light emitting element (light emitting diode) 320 on the substrate 310 and a method for wiring. That is, the light emitting device 306 is manufactured by the method described in the third embodiment.

図21では、27個の発光素子320が描かれているが、より多数の発光素子を配置することができる。例えば、1つの発光素子320の大きさが、前述の第2実施形態で例示したように、長さが20μmで直径が1μmとし、1つの発光素子320が発する光束を5ミリルーメンとし、50,000個の発光素子320を基板310上に配置して全体で250ルーメンの光束を発する発光基板とすることができる。   In FIG. 21, although 27 light emitting elements 320 are illustrated, a larger number of light emitting elements can be arranged. For example, the size of one light emitting element 320 is 20 μm in length and 1 μm in diameter as exemplified in the second embodiment, and the luminous flux emitted from one light emitting element 320 is 5 millimeters. Thousand light-emitting elements 320 can be arranged on the substrate 310 to form a light-emitting substrate that emits a total of 250 lumens.

このように、多数の発光素子320を基板310上に配置した発光装置306を用いれば、1つまたは数個の発光素子を配置した発光装置を用いる場合に比べて以下の効果を得ることができる。まず、1つ1つの発光素子320の発光面積が小さく、かつそれらが基板310上に分散しているので、発光に伴う熱の発生密度が小さく、かつ、均等にすることができる。一方、通常の発光素子(発光ダイオード)は発光面積が大きい(1mmに達することもある)ので、発光に伴う熱の発生密度が大きく、発光層が高温となって発光効率や信頼性に影響を与えている。この第3実施形態のように、多数の微細な発光素子320を発光装置306の基板310上に配置することにより、発光効率を向上して信頼性を向上させることができる。 As described above, when the light emitting device 306 in which a large number of light emitting elements 320 are arranged on the substrate 310 is used, the following effects can be obtained as compared with the case of using a light emitting device in which one or several light emitting elements are arranged. . First, since the light emitting area of each light emitting element 320 is small and they are dispersed on the substrate 310, the heat generation density associated with light emission is small and uniform. On the other hand, since a normal light emitting element (light emitting diode) has a large light emitting area (may reach 1 mm 2 ), the heat generation density associated with light emission is large, and the light emitting layer becomes hot, affecting the light emission efficiency and reliability. Is given. As in the third embodiment, by arranging a large number of fine light emitting elements 320 on the substrate 310 of the light emitting device 306, the light emission efficiency can be improved and the reliability can be improved.

(第5の実施の形態)
図22は、本発明の第5実施形態としてのバックライトを示す平面図である。この第5実施形態は、前述の第3実施形態で説明したような本発明の発光装置の製造方法で製造される発光装置を備える。
(Fifth embodiment)
FIG. 22 is a plan view showing a backlight as a fifth embodiment of the present invention. The fifth embodiment includes a light emitting device manufactured by the method for manufacturing a light emitting device of the present invention as described in the above third embodiment.

この第5実施形態のバックライト400は、図22に示すように、放熱板の一例としての長方形状の支持基板401上に、複数の発光装置402が互いに所定の間隔をあけて格子状に実装されている。ここで、発光装置402は、前述の第2実施形態の発光装置の製造方法を用いて製造された発光装置である。この発光装置402では、基板(図示せず)上に100個以上の発光素子が配置されている。   In the backlight 400 of the fifth embodiment, as shown in FIG. 22, a plurality of light emitting devices 402 are mounted in a grid pattern at predetermined intervals on a rectangular support substrate 401 as an example of a heat sink. Has been. Here, the light emitting device 402 is a light emitting device manufactured using the method for manufacturing a light emitting device of the second embodiment described above. In the light emitting device 402, 100 or more light emitting elements are arranged on a substrate (not shown).

上記構成のバックライトによれば、発光装置402を用いることにより、明るさのばらつきが少なくかつ長寿命化と高効率化が図れるバックライトを実現することができる。また、上記発光装置402を支持基板401上に取り付けることによって、さらに放熱効果が向上する。   According to the backlight having the above structure, by using the light-emitting device 402, it is possible to realize a backlight that has little variation in brightness and can achieve long life and high efficiency. Further, by attaching the light emitting device 402 on the support substrate 401, the heat dissipation effect is further improved.

(第6の実施の形態)
次に、図23を参照して、この発明の第6実施形態としてのLEDディスプレイを説明する。この第6実施形態は、本発明の発光装置の製造方法と同様な方法を用いて製造される表示装置に関する。
(Sixth embodiment)
Next, with reference to FIG. 23, the LED display as 6th Embodiment of this invention is demonstrated. The sixth embodiment relates to a display device manufactured using a method similar to the method for manufacturing a light emitting device of the present invention.

図23は、この第6実施形態としてのLEDディスプレイの1画素の回路を示している。このLEDディスプレイは、本発明の発光素子または発光装置の製造方法を用いて製造されたものである。このLEDディスプレイが備える発光素子としては、前述の第3実施形態で説明した発光素子200を用いることができる。   FIG. 23 shows a circuit of one pixel of the LED display as the sixth embodiment. This LED display is manufactured using the manufacturing method of the light emitting element or the light emitting device of the present invention. As the light emitting element included in the LED display, the light emitting element 200 described in the third embodiment can be used.

このLEDディスプレイは、アクティブマトリックスアドレス方式であり、選択電圧パルスが行アドレス線X1に供給され、データ信号が列アドレス線Y1に送られる。上記選択電圧パルスがトランジスタT1のゲートに入力されて、トランジスタT1がオンすると、上記データ信号は、トランジスタT1のソースからドレインに伝達され、データ信号はキャパシタCに電圧として記憶される。トランジスタT2は画素LED520の駆動用であり、この画素LED20は、前述の第3実施形態で説明した発光素子200を用いることができる。   This LED display is of an active matrix address system, a selection voltage pulse is supplied to the row address line X1, and a data signal is sent to the column address line Y1. When the selection voltage pulse is input to the gate of the transistor T1 and the transistor T1 is turned on, the data signal is transmitted from the source to the drain of the transistor T1, and the data signal is stored as a voltage in the capacitor C. The transistor T2 is for driving the pixel LED 520, and the light emitting element 200 described in the third embodiment can be used for the pixel LED 20.

上記画素LED520は上記トランジスタT2を経て電源Vsに接続されている。よって、トランジスタT1からのデータ信号でトランジスタT2がオンすることにより、画素LED520は上記電源Vsによって駆動される。   The pixel LED 520 is connected to the power source Vs through the transistor T2. Therefore, when the transistor T2 is turned on by the data signal from the transistor T1, the pixel LED 520 is driven by the power source Vs.

この実施形態のLEDディスプレイは、図23に示す1画素がマトリックス状に配列されている。このマトリックス状に配列された各画素の画素LED520とトランジスタT1,T2が基板上に形成されている。   In the LED display of this embodiment, one pixel shown in FIG. 23 is arranged in a matrix. A pixel LED 520 and transistors T1 and T2 of each pixel arranged in a matrix are formed on the substrate.

この実施形態のLEDディスプレイを作製するためには、例えば、以下のような工程を行なえばよい。   In order to produce the LED display of this embodiment, for example, the following steps may be performed.

まず、前述の第3実施形態の製造方法で図2〜図5、図8および図9を参照して説明した半導体コア形成工程、半導体シェル形成工程、発光素子切り離し工程によって、発光素子200を形成する。次に、トランジスタT1、T2をガラス等の基板上に、通常のTFT形成方法を用いて形成する。次に、TFTを形成した基板上に、画素LED520となる微小な発光素子を配置するための、第1の電極および第2の電極を形成する。次に、前述の第3実施形態で図10〜図16を参照して説明した方法を用いて、上記基板上の所定の位置に微小な発光素子200を配置する(発光素子配置工程)。その後、上部配線工程を行ない、上記微小な発光素子200をトランジスタT2のドレインとアース線とに接続する(発光素子配線工程)。   First, the light emitting device 200 is formed by the semiconductor core forming step, the semiconductor shell forming step, and the light emitting device separating step described with reference to FIGS. 2 to 5, 8, and 9 in the manufacturing method of the third embodiment. To do. Next, the transistors T1 and T2 are formed on a substrate such as glass using a normal TFT forming method. Next, a first electrode and a second electrode for arranging minute light-emitting elements to be the pixel LEDs 520 are formed on the substrate on which the TFT is formed. Next, by using the method described with reference to FIGS. 10 to 16 in the third embodiment, a minute light emitting element 200 is disposed at a predetermined position on the substrate (light emitting element arranging step). Thereafter, an upper wiring process is performed to connect the minute light emitting element 200 to the drain of the transistor T2 and the ground line (light emitting element wiring process).

すなわち、上記製造工程は、前述の第3実施形態で図2〜図5を参照して説明したように、第1の基板110の一部もしくは全部をなすn型の半導体層112の表面にフォトレジスト151でマスク層をパターニングする工程と、このマスク層をマスクとしてこのn型半導体層112を非等方的にエッチングして複数のn型の棒状半導体121を形成する半導体コア形成工程と、このn型の棒状半導体121の表面を覆うようにp型の半導体層123を形成する半導体シェル形成工程とを備える。さらに、上記製造工程は、前述の第3実施形態で図8,図9を参照して説明した、p型の半導体層123で覆われたn型の棒状半導体121を第1の基板110から切り離す発光素子切り離し工程を備える。これに加えて、上記製造工程は、上記第1の基板110のシリコン基板111から切り離されたp型の半導体層123で覆われたn型の棒状半導体121を第2の基板上の画素位置に対応して配置する発光素子配置工程と、上記第2の基板上の画素位置に対応して配置されたp型の半導体層123で覆われたn型の棒状半導体121に通電するための配線を行なう発光素子配線工程とを備える。   That is, the above manufacturing process is performed on the surface of the n-type semiconductor layer 112 constituting a part or the whole of the first substrate 110 as described in the third embodiment with reference to FIGS. A step of patterning a mask layer with a resist 151; a step of forming a semiconductor core in which the n-type semiconductor layer 112 is anisotropically etched using the mask layer as a mask to form a plurality of n-type rod-shaped semiconductors 121; a semiconductor shell forming step of forming a p-type semiconductor layer 123 so as to cover the surface of the n-type rod-shaped semiconductor 121. Further, in the manufacturing process, the n-type rod-shaped semiconductor 121 covered with the p-type semiconductor layer 123 described in the third embodiment with reference to FIGS. 8 and 9 is separated from the first substrate 110. A light emitting element separating step; In addition, in the manufacturing process, the n-type rod-shaped semiconductor 121 covered with the p-type semiconductor layer 123 separated from the silicon substrate 111 of the first substrate 110 is placed at the pixel position on the second substrate. Corresponding light emitting element arranging steps and wiring for energizing the n-type rod-shaped semiconductor 121 covered with the p-type semiconductor layer 123 arranged corresponding to the pixel position on the second substrate. And a light emitting element wiring step to be performed.

上記製造工程によれば、n型の棒状半導体121の表面を覆うようにp型の半導体層123が形成されているので、第1の基板110の単位面積当たりの発光面積が非常に大きく、例えば、平面的なエピタキシャル成長の場合の10倍とすることができる。同じ発光量を得るために基板の枚数を、例えば、10分の1として、製造コストを大幅に低減することができる。すなわち、発光素子として機能するp型の半導体層123で覆われたn型の棒状半導体121の製造コストを大きく低減することができる。そして、p型の半導体層123で覆われたn型の棒状半導体121は第1の基板110のシリコン基板111から切り離され、この実施形態の表示装置のパネルとなる第2の基板上に配置され、さらに配線されて表示装置が製造される。この実施形態の表示装置の画素数は、例えば約600万となるので、その画素毎に発光素子を使用する場合は、発光素子のコストは極めて重要である。したがって、上記工程によって表示装置を製造することにより、表示装置の製造コストを低減できる。   According to the manufacturing process described above, since the p-type semiconductor layer 123 is formed so as to cover the surface of the n-type rod-shaped semiconductor 121, the light emission area per unit area of the first substrate 110 is very large. , And 10 times that in the case of planar epitaxial growth. In order to obtain the same light emission amount, the number of substrates can be reduced to, for example, 1/10, and the manufacturing cost can be greatly reduced. That is, the manufacturing cost of the n-type rod-shaped semiconductor 121 covered with the p-type semiconductor layer 123 functioning as a light-emitting element can be greatly reduced. Then, the n-type rod-shaped semiconductor 121 covered with the p-type semiconductor layer 123 is separated from the silicon substrate 111 of the first substrate 110, and is disposed on the second substrate that becomes the panel of the display device of this embodiment. Further, the display device is manufactured by wiring. Since the number of pixels of the display device of this embodiment is about 6 million, for example, when a light emitting element is used for each pixel, the cost of the light emitting element is extremely important. Therefore, manufacturing the display device through the above steps can reduce the manufacturing cost of the display device.

なお、この実施形態における画素LED520としての発光素子200の第2の基板上への配置方法(図10〜図16参照)では、画素LED520のアノードとカソードの向きがランダムになるため、この画素LED520は交流駆動する。   In the method of arranging the light emitting element 200 as the pixel LED 520 in this embodiment on the second substrate (see FIGS. 10 to 16), the orientation of the anode and the cathode of the pixel LED 520 is random. Is AC driven.

また、上記説明では、一例として、第1導電型の半導体基部としての半導体層113と第1導電型の棒状半導体121をn型とし、第2導電型の半導体層123をp型とした場合を説明したが、第1導電型の半導体基部としての半導体層113と第1導電型の棒状半導体121をp型とし、第2導電型の半導体層123をn型としてもよい。   In the above description, as an example, the case where the semiconductor layer 113 as the first conductivity type semiconductor base and the first conductivity type rod-shaped semiconductor 121 are n-type and the second conductivity type semiconductor layer 123 is p-type. As described above, the semiconductor layer 113 as the first conductivity type semiconductor base and the first conductivity type rod-shaped semiconductor 121 may be p-type, and the second conductivity type semiconductor layer 123 may be n-type.

100 発光素子
110 第1の基板
111 シリコン基板
112 n型GaN半導体層
113 n型GaN半導体層
121 n型GaN棒状半導体
122 活性層
123 p型GaN半導体層
124 透明電極層
125 n型GaN半導体層
131 透明部材
141 上部電極
151 フォトレジスト
A アノード
K カソード
200 棒状の発光素子
210 第2の基板
211 第1の電極
211A 対向部分
212 第2の電極
212A 対向部分
213 層間絶縁膜
214,215 メタル配線
221 流体
300 LED電球
301 口金
302 放熱部
304 発光部
305 放熱板
306 発光装置
310 基板
311 第1の電極
312 第2の電極
320 発光素子
400 バックライト
401 支持基板
402 発光装置
520 画素LED
X1 行アドレス線
Y1 列アドレス線
1100 発光素子
1111 基板
1113 n型の半導体層
1121 板状(突起状)半導体
1122 活性層
1123 p型の半導体層
1124 透明電極層
1131 透明部材
1141 上部電極
1151 フォトレジスト
100 light emitting element 110 first substrate 111 silicon substrate 112 n-type GaN semiconductor layer 113 n-type GaN semiconductor layer 121 n-type GaN rod-shaped semiconductor 122 active layer 123 p-type GaN semiconductor layer 124 transparent electrode layer 125 n-type GaN semiconductor layer 131 transparent Member 141 Upper electrode 151 Photoresist A Anode K Cathode 200 Rod-like light emitting element 210 Second substrate 211 First electrode 211A Opposing portion 212 Second electrode 212A Opposing portion 213 Interlayer insulating films 214 and 215 Metal wiring 221 Fluid 300 LED Light bulb 301 Base 302 Heat radiating part 304 Light emitting part 305 Heat radiating plate 306 Light emitting device 310 Substrate 311 First electrode 312 Second electrode 320 Light emitting element 400 Back light 401 Support substrate 402 Light emitting device 520 Pixel LED
X1 row address line Y1 column address line 1100 light emitting element 1111 substrate 1113 n-type semiconductor layer 1121 plate-like (projection-like) semiconductor 1122 active layer 1123 p-type semiconductor layer 1124 transparent electrode layer 1131 transparent member 1141 upper electrode 1151 photoresist

Claims (15)

第1導電型の半導体基部と、
上記第1導電型の半導体基部上に突出して延在するように形成された複数の第1導電型の突起状化合物半導体と、
上記突起状化合物半導体の少なくとも側面を覆うシェルとなる第2導電型の化合物半導体層と
を備えて、
上記第1導電型の突起状化合物半導体の側面と上記第2導電型の化合物半導体層との間で発光させるようにすると共に、
上記第1導電型の突起状化合物半導体の側面を覆う上記シェルとなる上記第2導電型の化合物半導体層の側面を覆う透明電極層
を備え、
上記第1導電型の突起状化合物半導体は第1導電型の板状化合物半導体であり、
上記第1導電型の板状化合物半導体は、断面矩形であり、この断面矩形の板状化合物半導体の長辺側の側面が無極性面である発光面であることを特徴とする発光素子。
A first conductivity type semiconductor base;
A plurality of first-conductivity-type protruding compound semiconductors formed to project and extend on the first-conductivity-type semiconductor base;
A second conductive type compound semiconductor layer serving as a shell covering at least the side surface of the protruding compound semiconductor;
While light is emitted between the side surface of the first conductive type protruding compound semiconductor and the second conductive type compound semiconductor layer,
E Bei transparent electrode layer <br/> covering the side surface of the shell to become the second conductive type compound semiconductor layer which covers the protruding compound semiconductor side surface of the first conductivity type,
The first conductive type protruding compound semiconductor is a first conductive type plate compound semiconductor;
The plate compound semiconductor of the first conductivity type has a rectangular cross section, and a light emitting surface in which a side surface on the long side of the plate compound semiconductor having a rectangular cross section is a nonpolar surface .
請求項1に記載の発光素子において、
上記第1導電型の突起状化合物半導体と第2導電型の化合物半導体層との間に活性層が形成されていることを特徴とする発光素子。
The light emitting device according to claim 1,
An active layer is formed between the first conductive type protruding compound semiconductor and the second conductive type compound semiconductor layer.
請求項1または2に記載の発光素子において、The light emitting device according to claim 1 or 2,
上記第1導電型の突起状化合物半導体は、n型の突起状化合物半導体であり、The protruding compound semiconductor of the first conductivity type is an n-type protruding compound semiconductor,
上記第2導電型の化合物半導体層は、p型の化合物半導体層であることを特徴とする発光素子。The light emitting element, wherein the second conductive type compound semiconductor layer is a p-type compound semiconductor layer.
請求項1から3のいずれか1つに記載の発光素子において、
上記複数の第1導電型の突起状化合物半導体の間で上記透明電極層が対向している対向間隙に上記透明電極層よりも透明性が高い材料で作製された透明部材が充填されていることを特徴とする発光素子。
In the light emitting element as described in any one of Claim 1 to 3,
A transparent member made of a material having higher transparency than the transparent electrode layer is filled in a facing gap where the transparent electrode layer is opposed between the plurality of first conductive type protruding compound semiconductors. A light emitting device characterized by the above.
第1の基板の一部または全部をなす第1導電型の化合物半導体層の表面にマスク層をパターニングする工程と、
上記マスク層をマスクとして上記化合物半導体層を非等方的にドライエッチングして側面が上記ドライエッチングによるエッチング面となる複数の第1導電型の突出して延在する突起状化合物半導体を形成する半導体コア形成工程と、
上記第1導電型の突起状化合物半導体の側面の全部を覆うようにシェルとなる第2導電型の化合物半導体層を形成する半導体シェル形成工程と
を備え、
上記半導体コア形成工程の後であって、上記半導体シェル形成工程の前に、上記第1導電型の突起状化合物半導体をアニールする結晶欠陥回復工程を行い、
上記第1導電型の突出して延在する突起状化合物半導体の側面とこの側面を覆うシェルとなる上記第2導電型の化合物半導体層との間で発光させる発光素子を作製することを特徴とする発光素子の製造方法。
Patterning a mask layer on the surface of the first conductive type compound semiconductor layer forming part or all of the first substrate;
Semiconductor forming the protruding compound semiconductor side surface of the mask layer and anisotropically dry etching the compound semiconductor layer as a mask to extending protrusion of the first conductivity type of a plurality of the etched surface by the dry etching A core forming step;
E Bei a semiconductor shell formation step for forming a compound semiconductor layer of a second conductivity type comprising a shell so as to cover the whole of the protruding compound semiconductor side surface of the first conductivity type,
After the semiconductor core forming step and before the semiconductor shell forming step, a crystal defect recovery step of annealing the first conductive type protruding compound semiconductor is performed,
Producing a light emitting element that emits light between the side surface of the protruding conductive compound semiconductor of the first conductive type and the second conductive type compound semiconductor layer serving as a shell covering the side surface. Manufacturing method of light emitting element.
第1の基板の一部または全部をなす第1導電型の化合物半導体層の表面にマスク層をパターニングする工程と、
上記マスク層をマスクとして上記化合物半導体層を非等方的にドライエッチングして側面が上記ドライエッチングによるエッチング面となる複数の第1導電型の突出して延在する突起状化合物半導体を形成する半導体コア形成工程と、
上記第1導電型の突起状化合物半導体の側面の全部を覆うようにシェルとなる第2導電型の化合物半導体層を形成する半導体シェル形成工程と
を備え、
上記半導体コア形成工程の後であって、上記シェル形成工程の前に、ウェットエッチングにより上記第1導電型の突出して延在する突起状化合物半導体の側面をエッチングする結晶欠陥除去工程を行い、
上記第1導電型の突出して延在する突起状化合物半導体の側面とこの側面を覆うシェルとなる上記第2導電型の化合物半導体層との間で発光させる発光素子を作製することを特徴とする発光素子の製造方法。
Patterning a mask layer on the surface of the first conductive type compound semiconductor layer forming part or all of the first substrate;
Semiconductor forming the protruding compound semiconductor side surface of the mask layer and anisotropically dry etching the compound semiconductor layer as a mask to extending protrusion of the first conductivity type of a plurality of the etched surface by the dry etching A core forming step;
E Bei a semiconductor shell formation step for forming a compound semiconductor layer of a second conductivity type comprising a shell so as to cover the whole of the protruding compound semiconductor side surface of the first conductivity type,
After the semiconductor core formation step and before the shell formation step, a crystal defect removal step is performed to etch the side surfaces of the protruding compound semiconductors protruding and extending of the first conductivity type by wet etching,
Producing a light emitting element that emits light between the side surface of the protruding conductive compound semiconductor of the first conductive type and the second conductive type compound semiconductor layer serving as a shell covering the side surface. Manufacturing method of light emitting element.
第1の基板の一部または全部をなす第1導電型の化合物半導体層の表面にマスク層をパターニングする工程と、
上記マスク層をマスクとして上記化合物半導体層を非等方的にドライエッチングして側面が上記ドライエッチングによるエッチング面となる複数の第1導電型の突出して延在する突起状化合物半導体を形成する半導体コア形成工程と、
上記第1導電型の突起状化合物半導体の側面の全部を覆うようにシェルとなる第2導電型の化合物半導体層を形成する半導体シェル形成工程と
を備え、
上記半導体コア形成工程の後であって、上記シェル形成工程の前に、ウェットエッチングにより上記第1導電型の突出して延在する突起状化合物半導体の側面をエッチングする結晶欠陥除去工程と、
上記半導体コア形成工程の後であって、上記半導体シェル形成工程の前に、上記第1導電型の突起状化合物半導体をアニールする結晶欠陥回復工程
を、上記結晶欠陥除去工程、上記結晶欠陥回復工程の順に行ない、
上記第1導電型の突出して延在する突起状化合物半導体の側面とこの側面を覆うシェルとなる上記第2導電型の化合物半導体層との間で発光させる発光素子を作製することを特徴とする発光素子の製造方法。
Patterning a mask layer on the surface of the first conductive type compound semiconductor layer forming part or all of the first substrate;
Semiconductor forming the protruding compound semiconductor side surface of the mask layer and anisotropically dry etching the compound semiconductor layer as a mask to extending protrusion of the first conductivity type of a plurality of the etched surface by the dry etching A core forming step;
E Bei a semiconductor shell formation step for forming a compound semiconductor layer of a second conductivity type comprising a shell so as to cover the whole of the protruding compound semiconductor side surface of the first conductivity type,
A crystal defect removing step of etching a side surface of the protruding compound semiconductor extending and extending of the first conductivity type by wet etching after the semiconductor core forming step and before the shell forming step;
A crystal defect recovery step of annealing the first conductive type protruding compound semiconductor after the semiconductor core formation step and before the semiconductor shell formation step ;
In the order of the crystal defect removal step, the crystal defect recovery step,
Producing a light emitting element that emits light between the side surface of the protruding conductive compound semiconductor of the first conductive type and the second conductive type compound semiconductor layer serving as a shell covering the side surface. Manufacturing method of light emitting element.
請求項5から7のいずれか1つに記載の発光素子の製造方法において、
さらに、上記第2導電型のシェルとなる化合物半導体層で覆われた上記第1導電型の突起状化合物半導体を上記第1の基板から切り離す発光素子切り離し工程
を備えることを特徴とする発光素子の製造方法。
In the manufacturing method of the light emitting element as described in any one of Claim 5 to 7,
A light emitting element separating step of separating the first conductive type protruding compound semiconductor covered with the compound semiconductor layer serving as the second conductive type shell from the first substrate; Production method.
請求項5から8のいずれか1つに記載の発光素子の製造方法であって、
上記半導体コア形成工程と上記半導体シェル形成工程との間で、上記第1導電型の突出して延在する突起状化合物半導体の表面を覆うように活性層を形成することを特徴とする発光素子の製造方法。
A method for manufacturing a light emitting device according to any one of claims 5 to 8 ,
An active layer is formed between the semiconductor core formation step and the semiconductor shell formation step so as to cover the surface of the protruding compound semiconductor that protrudes and extends of the first conductivity type. Production method.
請求項5から9のいずれか1つに記載の発光素子の製造方法であって、
上記半導体シェル形成工程の後に、上記第2導電型の化合物半導体層の側面を覆うように透明電極層を形成することを特徴とする発光素子の製造方法。
A method for manufacturing a light emitting device according to any one of claims 5 to 9 ,
After the semiconductor shell formation step, a transparent electrode layer is formed so as to cover the side surface of the second conductivity type compound semiconductor layer.
請求項8に記載の発光素子の製造方法によって、上記シェルとなる第2導電型の化合物半導体層で覆われた上記第1導電型の突起状化合物半導体を上記第1の基板から切り離し上記第1導電型の突起状化合物半導体の側面とこの側面を覆う上記第2導電型の化合物半導体層との間で発光させる発光素子を得て、
上記発光素子を第2の基板上に配置する発光素子配置工程と、
上記第2の基板上に配置された発光素子に通電するための配線を行なう発光素子配線工程と
を備えたことを特徴とする発光装置の製造方法。
By the manufacturing method of a light emitting device according to claim 8, the second conductive type compound semiconductor layer covered with the first conductive protruding compound semiconductor formed with the shell separately from the first substrate, the Obtaining a light emitting element that emits light between the side surface of the first conductive type protruding compound semiconductor and the second conductive type compound semiconductor layer covering the side surface ,
A light emitting element disposing step of disposing the light emitting element on the second substrate;
A light-emitting device manufacturing method comprising: a light-emitting element wiring step for performing wiring for energizing the light-emitting elements disposed on the second substrate.
請求項11に記載の発光装置の製造方法により製造された発光装置を備えたことを特徴とする照明装置。 An illumination device comprising the light emitting device manufactured by the method for manufacturing a light emitting device according to claim 11 . 請求項11に記載の発光装置の製造方法により製造された発光装置を備えたことを特徴とする液晶バックライト。 A liquid crystal backlight comprising the light emitting device manufactured by the method for manufacturing a light emitting device according to claim 11 . 請求項8に記載の発光素子の製造方法によって、上記シェルとなる第2導電型の化合物半導体層で覆われた上記第1導電型の突起状化合物半導体を上記第1の基板から切り離し上記第1導電型の突起状化合物半導体の側面とこの側面を覆う上記第2導電型の化合物半導体層との間で発光させる発光素子を得て、
上記発光素子を第2の基板上の画素位置に対応して配置する発光素子配置工程と、
上記第2の基板上の画素位置に対応して配置された発光素子に通電するための配線を行なう発光素子配線工程と
を備えたことを特徴とする表示装置の製造方法。
By the manufacturing method of a light emitting device according to claim 8, the second conductive type compound semiconductor layer covered with the first conductive protruding compound semiconductor formed with the shell separately from the first substrate, the Obtaining a light emitting element that emits light between the side surface of the first conductive type protruding compound semiconductor and the second conductive type compound semiconductor layer covering the side surface ,
A light emitting element arranging step of arranging the light emitting element corresponding to a pixel position on the second substrate;
A method of manufacturing a display device, comprising: a light emitting element wiring step for performing wiring for energizing light emitting elements arranged corresponding to pixel positions on the second substrate.
請求項14に記載の表示装置の製造方法により製造された表示装置。 A display device manufactured by the method for manufacturing a display device according to claim 14 .
JP2011122176A 2010-09-01 2011-05-31 LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD, LIGHT EMITTING DEVICE MANUFACTURING METHOD, LIGHTING DEVICE, BACKLIGHT AND DISPLAY DEVICE Active JP4927223B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011122176A JP4927223B2 (en) 2010-09-01 2011-05-31 LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD, LIGHT EMITTING DEVICE MANUFACTURING METHOD, LIGHTING DEVICE, BACKLIGHT AND DISPLAY DEVICE
KR1020137007755A KR20130093115A (en) 2010-09-01 2011-06-22 Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
CN201180052596.4A CN103190004B (en) 2010-09-01 2011-06-22 The manufacture method of luminous element and manufacture method thereof, light-emitting device, means of illumination, backlight, display unit and diode
PCT/JP2011/064231 WO2012029381A1 (en) 2010-09-01 2011-06-22 Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
KR1020157021465A KR20150098246A (en) 2010-09-01 2011-06-22 Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
US13/820,081 US9190590B2 (en) 2010-09-01 2011-06-22 Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
TW100124821A TWI593136B (en) 2010-09-01 2011-07-13 Light-emitting element and method of manufacturing the same, method of manufacturing light-emitting device, lighting device, backlight, display device and diode

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010195788 2010-09-01
JP2010195788 2010-09-01
JP2011122176A JP4927223B2 (en) 2010-09-01 2011-05-31 LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD, LIGHT EMITTING DEVICE MANUFACTURING METHOD, LIGHTING DEVICE, BACKLIGHT AND DISPLAY DEVICE

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012025282A Division JP2012089900A (en) 2010-09-01 2012-02-08 Light-emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2012074673A JP2012074673A (en) 2012-04-12
JP4927223B2 true JP4927223B2 (en) 2012-05-09

Family

ID=46170521

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011122176A Active JP4927223B2 (en) 2010-09-01 2011-05-31 LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD, LIGHT EMITTING DEVICE MANUFACTURING METHOD, LIGHTING DEVICE, BACKLIGHT AND DISPLAY DEVICE
JP2012025282A Pending JP2012089900A (en) 2010-09-01 2012-02-08 Light-emitting device and method of manufacturing the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012025282A Pending JP2012089900A (en) 2010-09-01 2012-02-08 Light-emitting device and method of manufacturing the same

Country Status (1)

Country Link
JP (2) JP4927223B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537049B2 (en) 2014-11-03 2017-01-03 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
US11784285B2 (en) 2020-02-04 2023-10-10 Samsung Electronics Co., Ltd. Three dimensionally structured semiconductor light emitting diode and display apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101338148B1 (en) * 2012-05-01 2014-01-06 주식회사 칩테크놀러지 Semiconductor Light Emitting Chip and Method for Manufacturing thereof
KR101338149B1 (en) * 2012-05-01 2013-12-06 주식회사 칩테크놀러지 Semiconductor Light Emitting Chip and Method for Manufacturing thereof
JP2014075550A (en) * 2012-10-05 2014-04-24 Sharp Corp Light irradiation device
KR102075985B1 (en) 2013-10-14 2020-02-11 삼성전자주식회사 Nano sturucture semiconductor light emitting device
KR102137745B1 (en) * 2013-12-23 2020-07-24 엘지이노텍 주식회사 Light emittng device and light emitting device package including the same
US9379281B2 (en) * 2014-04-29 2016-06-28 Raymond SARKISSIAN Fabrication of thin, flexible, and efficient light emitting diodes
KR102188499B1 (en) 2014-07-11 2020-12-09 삼성전자주식회사 Nano structure semiconductor light emitting device
JP7227463B2 (en) * 2018-12-27 2023-02-22 日亜化学工業株式会社 Light emitting device and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192533B2 (en) * 2002-03-28 2007-03-20 Koninklijke Philips Electronics N.V. Method of manufacturing nanowires and electronic device
JP4160000B2 (en) * 2004-02-13 2008-10-01 ドンゴク ユニバーシティ インダストリー アカデミック コーポレイション ファウンデイション Light emitting diode and manufacturing method thereof
EP1727216B1 (en) * 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
CA2609042A1 (en) * 2005-06-02 2006-12-07 Nanosys, Inc. Light emitting nanowires for macroelectronics
CA2643439C (en) * 2006-03-10 2015-09-08 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
US7968474B2 (en) * 2006-11-09 2011-06-28 Nanosys, Inc. Methods for nanowire alignment and deposition
US8426224B2 (en) * 2006-12-18 2013-04-23 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
JP4965294B2 (en) * 2007-03-19 2012-07-04 パナソニック株式会社 Semiconductor light emitting device, illumination device using the same, and method for manufacturing semiconductor light emitting device
JP2009147140A (en) * 2007-12-14 2009-07-02 Panasonic Corp Light emitting element, and manufacturing method of light emitting element
JP5836122B2 (en) * 2008-07-07 2015-12-24 グロ アーベーGlo Ab Nanostructured LED
US8895958B2 (en) * 2009-12-01 2014-11-25 National University Corporation Hokkaido University Light emitting element and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537049B2 (en) 2014-11-03 2017-01-03 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
US11784285B2 (en) 2020-02-04 2023-10-10 Samsung Electronics Co., Ltd. Three dimensionally structured semiconductor light emitting diode and display apparatus

Also Published As

Publication number Publication date
JP2012089900A (en) 2012-05-10
JP2012074673A (en) 2012-04-12

Similar Documents

Publication Publication Date Title
JP4927223B2 (en) LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD, LIGHT EMITTING DEVICE MANUFACTURING METHOD, LIGHTING DEVICE, BACKLIGHT AND DISPLAY DEVICE
TWI593136B (en) Light-emitting element and method of manufacturing the same, method of manufacturing light-emitting device, lighting device, backlight, display device and diode
KR102538882B1 (en) Display device
JP6639451B2 (en) Display with surface mounted light emitting device
WO2012029381A1 (en) Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
US9287242B2 (en) Light emitting device, method for manufacturing light emitting device, illuminating device, and backlight
CN102782892B (en) Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
KR101150861B1 (en) Light emitting diode having multi-cell structure and its manufacturing method
US20110089850A1 (en) Light emitting device and manufacturing method therefor
JP6896863B2 (en) Surface mountable semiconductor lasers, devices equipped with such semiconductor lasers and methods of operation thereof
JP2004006582A (en) Light emitting device
WO2004023568A1 (en) Light-emitting device having light-emitting elements
JP2011103435A (en) Light-emitting device and method of manufacturing the same
JP2013004792A (en) Light-emitting device and self-luminous display device, as well as luminaire and backlight incorporating light-emitting device
TW201249250A (en) Light emitting device, method for manufacturing light emitting device, lighting device, backlight, and display device
JP5492822B2 (en) LIGHT EMITTING DEVICE, LIGHTING DEVICE, AND BACKLIGHT
JP2011119612A (en) Semiconductor device manufacturing method, and semiconductor device
WO2016084672A1 (en) Display device and production method for display device
US8574936B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP4848464B2 (en) Method for manufacturing light emitting device
JP5422628B2 (en) Method for manufacturing light emitting device
KR101171326B1 (en) Luminescence device and Method of manufacturing the same
JP2011198697A (en) Light-emitting device, manufacturing method of light-emitting device, illumination device, and backlight
JP2011091201A (en) Light emitting device and method of manufacturing the same
JP2021132092A (en) Semiconductor light-emitting device array

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4927223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250