JP4926618B2 - 電源装置及びこれを備えた電子機器 - Google Patents

Description

本発明は、入力電圧から所望の出力電圧を生成する電源装置、及び、これを備えた電子機器に関するものである。

特許文献１には、図５に示すように、入力電圧Ｖｉｎを所定の出力電圧Ｖｏｕｔに変換して負荷（発光ダイオード列ＬＥＤ１）に供給する出力回路（トランジスタＱ１、インダクタＬ１、ダイオードＤ１、コンデンサＣ１、及び、出力制御回路ＣＴＲＬ）と、前記負荷に直列接続されて調整可能な駆動電流Ｉｏを流す定電流源Ｉ１と、を備えて成り、前記出力回路によって、発光ダイオード列ＬＥＤ１と定電流源Ｉ１との接続点の端子電圧ＶＬ１が一定電圧となるように、出力電圧Ｖｏｕｔを制御することを特徴とする負荷駆動装置が本願出願人により開示・提案されている。
特開２００５−０３３８５３号公報

確かに、特許文献１に記載の従来技術であれば、負荷を駆動する負荷電流を所定範囲に変化させるとともに、負荷電流の増加に伴う損失の増大を避けて効率よく負荷を駆動することが可能である。

しかしながら、特許文献１に記載の従来技術において、発光ダイオード列ＬＥＤ１の駆動を停止する際には、パワーオン時とパワーオフ時との間で生じる発光ダイオードの順方向降下電圧Ｖｆの差違に起因して、端子電圧ＶＬ１が高電位側に持ち上がるため、出力制御回路ＣＴＲＬや定電流源Ｉ１を半導体集積回路装置に内蔵する場合には、端子電圧ＶＬ１が印加される全ての素子の耐圧を高めておかねばならなかった。

上記の課題について、具体例を挙げて詳細に説明する。

まず、以下で行う説明の前提として、発光ダイオード列ＬＥＤ１は、１０灯の発光ダイオードを直列に接続して成るものとする。また、発光ダイオード列ＬＥＤ１を構成する各発光ダイオードについては、パワーオン時（例えば、駆動電流Ｉｏが２０［ｍＡ］であるとき）に、その順方向降下電圧Ｖｆが３．０［Ｖ］となり、パワーオフ時（例えば、駆動電流Ｉｏが１［μＡ］（定電流源Ｉ１のリーク電流など）であるとき）に、その順方向降下電圧Ｖｆが２．０［Ｖ］となるものとする。

上記条件下において、例えば、出力制御回路ＣＴＲＬが端子電圧ＶＬ１を１．０［Ｖ］に維持するようにトランジスタＱ１のスイッチング制御を行う場合、パワーオン時の出力電圧Ｖｏｕｔとしては、１．０［Ｖ］＋３．０［Ｖ］×１０［灯］＝３１．０［Ｖ］が出力されることになる。

この状態で回路全体がパワーオフされると、出力制御回路ＣＴＲＬの駆動が停止され、出力電圧Ｖｏｕｔの昇圧動作が停止される。ただし、コンデンサＣ１の充電電荷を引き抜く手段は設けられていないので、出力電圧Ｖｏｕｔはほぼ３１．０［Ｖ］に維持される。一方、回路全体のパワーオフによって、定電流源Ｉ１の駆動が停止されると、端子電圧ＶＬ１を１．０［Ｖ］に維持する制御が効かなる。そのため、端子電圧ＶＬ１は、３１．０［Ｖ］−２．０［Ｖ］×１０［灯］＝１１．０［Ｖ］まで上昇する。

従って、出力制御回路ＣＴＲＬや定電流源Ｉ１を半導体集積回路装置に内蔵する場合には、端子電圧ＶＬ１が印加される全ての素子の耐圧を上記した高電圧の印加に耐え得るレベルにまで高めておかねばならなかった。

また、上記の発光ダイオード列を複数並列接続して使用する場合には、各列を構成する発光ダイオードの直列数に応じて、帰還入力される端子電圧が各々異なる値となる。

例えば、第１の発光ダイオード列が１０灯、第２の発光ダイオード列が９灯である場合について考える。なお、各発光ダイオード列を構成する発光ダイオードの順方向降下電圧は、先述と同様の特性を有するものとする。

この場合、灯数の少ない第２の発光ダイオード列のみを駆動するのであれば、その駆動に必要な出力電圧Ｖｏｕｔは、１．０［Ｖ］＋３．０［Ｖ］×９［灯］＝２８．０［Ｖ］で足りるので、昇圧動作の駆動停止に際しても、その端子電圧は、２８．０［Ｖ］−２．０［Ｖ］×９［灯］＝１０．０［Ｖ］まで上昇するに留まる。

しかしながら、第１の発光ダイオード列を駆動するためには、２８．０［Ｖ］の出力電圧Ｖｏｕｔでは足りず、先述の通り、３１．０［Ｖ］の出力電圧Ｖｏｕｔが必要となる。そのため、第１、第２の発光ダイオード列を並列に駆動する場合、出力回路では、出力電圧Ｖｏｕｔとして、より高い３１．０［Ｖ］が生成される。その結果、第２の発光ダイオード列の端子電圧は、パワーオン時には４．０［Ｖ］となり、パワーオフ時には１３．０［Ｖ］となる。すなわち、第２の発光ダイオード列の端子電圧は、これを単独駆動する場合に比べて３．０［Ｖ］だけ高電位となる。

このように、異なる灯数の発光ダイオード列を並列に駆動する場合には、最も灯数の多い発光ダイオード列に合わせて出力電圧Ｖｏｕｔの電圧値が設定され、より灯数の少ない発光ダイオード列の端子電圧が引き上げられる形となるので、これに接続される素子の耐圧を必要以上に高めておかねばならなかった。

なお、上記では、異なる灯数の発光ダイオード列を並列に駆動する場合を例に挙げて、従来の課題を説明したが、発光ダイオードの製造ばらつきによっても、上記と同様の課題が生じ得る。

すなわち、第１、第２の発光ダイオード列が同数の発光ダイオードを直列接続して成るものであったとしても、発光ダイオードの製造ばらつきに起因して、双方の順方向降下電圧が異なっていた場合には、各々を駆動するために必要な出力電圧Ｖｏｕｔも互いに異なる電圧値となる。

このように、互いの順方向降下電圧が異なる発光ダイオード列を並列に駆動する場合には、最も順方向降下電圧の大きい発光ダイオード列に合わせて出力電圧Ｖｏｕｔの電圧値が設定され、より順方向降下電圧の小さい発光ダイオード列の端子電圧が引き上げられる形となるので、これに接続される素子の耐圧を必要以上に高めておかねばならなかった。

上記したように、従来構成では、回路の破壊を防止するために、素子の耐圧を高める必要があるが、電界効果トランジスタのゲート・ソース間電圧（Ｖｔｈ）は、その耐圧を高めるほど大きくなるため、電源電圧（延いてはトランジスタの駆動電圧）を低減する際の阻害要因となっていた。一方、高耐圧素子に通常耐圧素子と同等の能力を持たせようとすると、素子数を増やす必要があるため、チップサイズの巨大化につながっていた。

本発明は、上記の問題点に鑑み、パワーオフ時における負荷の端子電圧を引き下げて、電源電圧の低減やチップサイズの縮小に貢献することが可能な電源装置及びこれを用いた電子機器を提供することを目的とする。

上記目的を達成するために、本発明に係る電源装置は、入力電圧を所定の出力電圧に変換して負荷に供給する出力回路と、前記負荷に所定の駆動電流を供給する定電流ドライバと、を有して成り、前記出力回路によって、前記負荷と前記定電流ドライバとの接続ノードにおける端子電圧が所定の参照電圧と一致するように前記出力電圧を制御する電源装置であって、前記負荷の駆動を停止する際、前記出力回路の駆動を停止した後、所定期間が経過してから、前記定電流ドライバの駆動を停止するパワーオフコントローラを有して成る構成（第１の構成）とされている。

なお、上記第１の構成から成る電源装置において、前記パワーオフコントローラは、前記出力回路の駆動を停止した後、前記端子電圧が所定の閾値電圧まで引き下げられたときに、前記定電流ドライバの駆動を停止する構成（第２の構成）にするとよい。

また、上記第１の構成から成る電源装置において、前記出力回路は、複数並列接続される負荷から帰還入力される端子電圧のうち、最も低い端子電圧が所定の参照電圧と一致するように前記出力電圧を制御するものであり、前記パワーオフコントローラは、前記出力回路の駆動を停止した後、全ての端子電圧が所定の閾値電圧まで引き下げられたときに、前記定電流ドライバの駆動を停止する構成（第３の構成）としてもよい。

また、上記第２または第３の構成から成る電源装置において、前記定電流ドライバは、前記駆動電流の電流値を設定する駆動トランジスタの制御電圧に基づいて、前記端子電圧が所定の閾値電圧まで引き下げられたか否かを検出する端子電圧モニタ部を有して成る構成（第４の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成る電源装置において、前記出力回路は、出力トランジスタと；前記端子電圧と前記参照電圧との差分を増幅して誤差電圧を生成する誤差増幅器と；前記誤差電圧と所定のスロープ電圧とを比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成するＰＷＭコンパレータと；前記ＰＷＭ信号を用いて前記出力トランジスタのオン／オフ制御を行うスイッチング制御回路と；一端が前記入力電圧の印加端に接続され、他端が前記出力トランジスタの一端に接続されるインダクタと；アノードが前記出力トランジスタの一端に接続され、カソードが前記出力電圧の引出端に接続されるダイオードと；一端が前記出力電圧の引出端に接続され、他端が基準電圧の印加端に接続されるコンデンサと；を有して成り、前記入力電圧を昇圧して前記出力電圧を生成する構成（第５の構成）にするとよい。

また、本発明に係る電子機器は、直流電圧源と、前記直流電圧源の出力変換手段である電源装置と、前記電源装置により駆動される負荷と、を有して成る電子機器であって、前記電源装置として、上記第１〜第５いずれかの構成から成る電源装置を備えた構成（第６の構成）とされている。

なお、上記第６の構成から成る電子機器において、前記負荷は、発光ダイオード、若しくは、複数の発光ダイオードを直列接続して成る発光ダイオード列である構成（第７の構成）にするとよい。

本発明によれば、パワーオフ時における負荷の端子電圧を引き下げて、電源電圧の低減やチップサイズの縮小に貢献することが可能となる。

以下では、ノートパソコンなどの電子機器に搭載され、電源電圧を変換して液晶ディスプレイ用バックライトの駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行う。

図１は、本発明に係る電子機器の一実施形態を示すブロック図（特に、液晶ディスプレイ用バックライトへの電源系部分）である。

本図に示すように、本実施形態の電子機器は、バッテリなどの直流電圧源１０と、直流電圧源１０の出力変換手段であるＤＣ／ＤＣコンバータ２０と、電子機器の表示手段である液晶ディスプレイ３０と、を有して成る。

ＤＣ／ＤＣコンバータ２０は、直流電圧源１０から印加される入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成し、該出力電圧Ｖｏｕｔを液晶ディスプレイ３０（特に、そのバックライト）に供給する。

図２は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図（一部にブロックを含む）である。

本図に示すように、本実施形態のＤＣ／ＤＣコンバータ２０は、スイッチング電源ＩＣ２１のほか、外付けのインダクタＬｅｘ、ダイオードＤｅｘ（ショットキーバリアダイオード）、容量Ｃｅｘ、出力トランジスタＱｅｘ（Ｎチャネル型電界効果トランジスタ）、及び、抵抗Ｒｅｘを有して成る昇圧型スイッチングレギュレータ（チョッパ型レギュレータ）であり、液晶ディスプレイ３０のバックライトを構成する４列の発光ダイオード列ＬＥＤ１〜ＬＥＤ４の駆動電圧として、出力電圧Ｖｏｕｔを供給する手段である。

スイッチング電源ＩＣ２１は、パワーオフコントローラ２１１と、レギュレータ２１２と、出力制御回路２１３と、定電流ドライバ２１４と、を有して成る。なお、スイッチング電源ＩＣ２１には、上記した回路ブロックのほか、保護回路ブロック（低入力誤動作防止回路や温度保護回路など）などを適宜組み込んでも構わない。

パワーオフコントローラ２１１は、パワーオン信号ＥＮのイネーブル／ディセーブルに応じて、第１制御信号ＥＮａ（出力制御回路２１３の駆動制御信号）、第２制御信号ＥＮｂ（定電流ドライバ２１４の駆動制御信号）、及び、第３制御信号ＥＮｃ（レギュレータ２１２の駆動制御信号）を生成し、スイッチング電源ＩＣ２１の駆動可否を制御する手段である。なお、パワーオフコントローラ２１１の動作については、後ほど詳述する。

レギュレータ２１２は、入力電圧Ｖｉｎから所望の定電圧Ｖｒｅｇ（例えば５［Ｖ］）を生成し、スイッチング電源ＩＣ２１の各部に供給する手段である。

出力制御回路２１３は、出力トランジスタＱｅｘのオン／オフ制御を行う手段であり、誤差増幅器ＥＲＲと、ＰＷＭ［Pulse Width Modulation］コンパレータＰＣＭＰと、増幅器ＡＭＰと、発振器ＯＳＣと、加算器ＡＤＤと、スイッチング制御回路ＳＷＣと、リセット優先型ＲＳフリップフロップＦＦと、バッファＢＵＦと、を有して成る。すなわち、出力制御回路２１３は、先述のインダクタＬｅｘ、ダイオードＤｅｘ、容量Ｃｅｘ、出力トランジスタＱｅｘ、及び、抵抗Ｒｅｘと共に、入力電圧Ｖｉｎを所定の出力電圧Ｖｏｕｔに変換して発光ダイオード列ＬＥＤ１〜ＬＥＤ４に供給する出力回路を構成するものであり、発光ダイオード列ＬＥＤ１〜ＬＥＤ４と定電流ドライバ２１４との接続ノードにおける端子電圧ＶＬ１〜ＶＬ４のうち、最も低い端子電圧が所定の参照電圧Ｖｒｅｆと一致するように出力電圧Ｖｏｕｔを制御する手段として機能する。なお、出力制御回路２１３の動作については、後ほど詳細な説明を行う。

定電流ドライバ２１４は、発光ダイオード列ＬＥＤ１〜ＬＥＤ４に所定の駆動電流を供給する手段である。また、本実施形態の定電流ドライバ２１４には、端子電圧ＶＬ１〜ＶＬ４が所定の閾値電圧まで引き下げられたか否かを検出する端子電圧モニタ部２１４ａが設けられている。なお、定電流ドライバ２１４の動作や端子電圧モニタ部２１４ａの構成については、後ほど詳細な説明を行う。

次に、上記した各回路要素間の接続関係について説明する。

スイッチング電源ＩＣ２１の外部において、トランジスタＱｅｘのドレインは、インダクタＬｅｘ（数十［μＨ］）を介して、直流電圧源１０の出力端（入力電圧Ｖｉｎの印加端）に接続される一方、ダイオードＤｅｘのアノードにも接続されている。ダイオードＤｅｘのカソードは、容量Ｃｅｘ（数［μＦ］）を介して接地される一方、出力電圧Ｖｏｕｔの引出端として、液晶ディスプレイ３０のバックライトを構成する発光ダイオード列ＬＥＤ１〜ＬＥＤ４の各アノードにも接続されている。トランジスタＱｅｘのソースは、抵抗Ｒｅｘ（数十［ｍΩ］）を介して接地端に接続されている。

一方、出力制御回路２１３において、増幅器ＡＭＰの入力端は、トランジスタＱｅｘのソース（抵抗Ｒｅｘの高電位端）に接続されている。加算器ＡＤＤの一入力端は、増幅器ＡＭＰの出力端に接続されている。加算器ＡＤＤの他入力端は、発振器ＯＳＣの第１出力端（三角波電圧出力端）に接続されている。ＰＷＭコンパレータＰＣＭＰの非反転入力端（＋）は、加算器ＡＤＤの出力端に接続されている。ＰＷＭコンパレータＰＣＭＰの反転入力端（−）は、誤差増幅器ＥＲＲの出力端に接続されている。誤差増幅器ＥＲＲの非反転入力端（＋）は、参照電圧Ｖｒｅｆの印加端（例えば、周囲温度の変化に依らないバンドギャップ電源回路の出力端）に接続されている。誤差増幅器ＥＲＲの第１〜第４反転入力端（−）は、それぞれ、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のカソードに接続されている。スイッチング制御回路ＳＷＣには、パワーオフコントローラ２１１からの第１制御信号ＥＮａ、ＰＭＷコンパレータＰＣＭＰからのＰＷＭ信号、及び、発振器ＯＳＣの第２出力端からのクロック信号が入力されている。ＲＳフリップフロップＦＦのセット入力端（Ｓ）は、スイッチング制御回路ＳＷＣのクロック信号出力端に接続されている。ＲＳフリップフロップＦＦのリセット入力端（Ｒ）は、スイッチング制御回路ＳＷＣのＰＷＭ信号出力端に接続されている。ＲＳフリップフロップＦＦの出力端（Ｑ）は、バッファＢＵＦを介して、トランジスタＱｅｘのゲートに接続されている。

上記構成から成るＤＣ／ＤＣコンバータ２０の基本動作（直流／直流変換動作）について、詳細な説明を行う。

トランジスタＱｅｘは、ＲＳフリップフロップＦＦの出力信号（ゲート信号Ｓｇ）に応じてオン／オフ制御される出力パワートランジスタである。

トランジスタＱｅｘがオン状態にされると、インダクタＬｅｘにはトランジスタＱｅｘを介して接地端に向けたスイッチ電流Ｉｓｗが流れ、その電気エネルギが蓄えられる。なお、トランジスタＱｅｘのオン期間において、すでに容量Ｃｅｘに電荷が蓄積されていた場合、負荷である発光ダイオード列ＬＥＤ１〜ＬＥＤ４には、容量Ｃｅｘからの電流が流れることになる。また、このとき、ダイオードＤｅｘのアノード電位は、トランジスタＱｅｘを介して、ほぼ接地電位まで低下するため、ダイオードＤｅｘは逆バイアス状態となり、容量ＣｅｘからトランジスタＱｅｘに向けて電流が流れ込むことはない。

一方、トランジスタＱｅｘがオフ状態にされると、インダクタＬｅｘに生じた逆起電圧によって、そこに蓄積されていた電気エネルギが放出される。このとき、ダイオードＤｅｘは順バイアス状態となるため、ダイオードＤｅｘを介して流れる電流は、負荷である発光ダイオード列ＬＥＤ１〜ＬＥＤ４に流れ込むとともに、容量Ｃｅｘを介して接地端にも流れ込み、容量Ｃｅｘを充電することになる。上記の動作が繰り返されることによって、負荷である発光ダイオード列ＬＥＤ１〜ＬＥＤ４には、容量Ｃｅｘによって昇圧され、かつ、平滑された直流出力電圧Ｖｏｕｔが供給される。

このように、本実施形態のスイッチング電源ＩＣ２１は、トランジスタＱｅｘのオン／オフ制御によってエネルギ貯蔵素子であるインダクタＬｅｘを駆動することにより、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを生成するチョッパ型昇圧回路の一構成要素として機能するものである。

次に、上記構成から成るＤＣ／ＤＣコンバータ２０の出力帰還制御について、詳細な説明を行う。

出力制御回路２１３において、誤差増幅器ＥＲＲは、発光ダイオード列ＬＥＤ１〜ＬＥＤ４のカソード端から各々引き出される端子電圧ＶＬ１〜ＶＬ４の最低値と、所定の参照電圧Ｖｒｅｆとの差分を増幅して誤差電圧Ｖｅｒｒを生成する。すなわち、誤差電圧Ｖｅｒｒの電圧値は、出力電圧Ｖｏｕｔがその目標設定値よりも低いほど高レベルとなる。

一方、ＰＷＭコンパレータＰＣＭＰは、反転入力端（−）に印加される誤差電圧Ｖｅｒｒと、非反転入力端子（＋）に印加されるスロープ電圧Ｖｓｌｐ（発振器ＯＳＣの基準三角波電圧（三角波或いはランプ波）と増幅器ＡＭＰの出力電圧とを足し合わせた加算器ＡＤＤの出力電圧）と、を比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成する。すなわち、ＰＷＭ信号の論理は、誤差電圧Ｖｅｒｒがスロープ電圧Ｖｓｌｐよりも高ければローレベルとなり、低ければハイレベルとなる。

なお、ＰＷＭ信号のオンデューティ（単位期間に占めるトランジスタＱｅｘのオン期間の比）は、誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｐの相対的な高低に応じて変動する。

上記のＰＷＭ信号（延いてはＲＳフリップフロップＦＦのリセット信号）がローレベルとされている間、トランジスタＱｅｘのゲート信号Ｓｇは、ＲＳフリップフロップＦＦのセット端子（Ｓ）に印加されるクロック信号ＣＬＫ（数百［ｋＨｚ］〜数［ＭＨｚ］）の立上がりでハイレベルに保持される。従って、トランジスタＱｅｘはオン状態とされる。一方、ＰＷＭ信号がハイレベルとされている間は、クロック信号ＣＬＫに関係なくゲート信号Ｓｇがローレベルに保持される。従って、トランジスタＱｅｘはオフ状態とされる。

このように、ピークカレントモード制御方式のＤＣ／ＤＣコンバータ２０では、出力電圧Ｖｏｕｔのモニタ結果だけでなく、トランジスタＱｅｘに流れるスイッチ電流Ｉｓｗのモニタ結果に基づいて、トランジスタＱｅｘの駆動制御が行われる。従って、本実施形態のＤＣ／ＤＣコンバータ２０であれば、急峻な負荷変動に誤差電圧Ｖｅｒｒが追従できなくても、トランジスタＱｅｘに流れるスイッチ電流Ｉｓｗのモニタ結果に応じてトランジスタＱｅｘを直接駆動制御することができるので、出力電圧Ｖｏｕｔの変動を効果的に抑えることが可能となる。すなわち、本実施形態のＤＣ／ＤＣコンバータ２０であれば、容量Ｃｅｘを大容量化する必要がないので、不要なコストアップや容量Ｃｅｘの大型化を回避することもできる。

次に、上記構成から成るＤＣ／ＤＣコンバータ２０のパワーオフ制御について、図３を参照しながら、詳細な説明を行う。

図３は、ＤＣ／ＤＣコンバータ２０のパワーオフ制御について説明するためのタイミングチャートである。なお、本図上段には、パワーオン信号ＥＮ、並びに、第１制御信号ＥＮａ、第２制御信号ＥＮｂ、及び、第３制御信号ＥＮｃの電圧波形が各々示されている。一方、本図下段には、出力電圧Ｖｏｕｔ、端子電圧ＶＬ１〜ＶＬ３、及び、端子電圧ＶＬ４の挙動（細い破線は従来挙動）が各々示されている。

なお、以下で行う説明の前提として、発光ダイオード列ＬＥＤ１〜ＬＥＤ３は、いずれも、１０灯の発光ダイオードを直列接続して成るものとし、発光ダイオード列ＬＥＤ４についてのみ、９灯の発光ダイオードを直列接続して成るものとする。

また、発光ダイオード列ＬＥＤ１〜ＬＥＤ４を構成する各発光ダイオードについては、パワーオン時（例えば、駆動電流が２０［ｍＡ］であるとき）に、その順方向降下電圧Ｖｆが３．０［Ｖ］となり、パワーオフ時（例えば、駆動電流が１［μＡ］（定電流ドライバ２１４のリーク電流など）であるとき）に、その順方向降下電圧Ｖｆが２．０［Ｖ］となるものとする。

上記条件下において、例えば、出力制御回路２１３が端子電圧ＶＬ１〜ＶＬ３をいずれも１．０［Ｖ］に維持するようにトランジスタＱｅｘのスイッチング制御を行う場合、パワーオン時の出力電圧Ｖｏｕｔとしては、１．０［Ｖ］＋３．０［Ｖ］×１０［灯］＝３１．０［Ｖ］が出力されることになる。このとき、端子電圧ＶＬ４は、３１．０［Ｖ］−３．０［Ｖ］×９［灯］＝４．０［Ｖ］となる。

この状態で、パワーオン信号ＥＮがイネーブル（ハイレベル）からディセーブル（ローレベル）に変遷されると、パワーオフコントローラ２１１は、時刻ｔ１にて、第１制御信号ＥＮａをディセーブル（ローレベル）とする。このような制御により、スイッチング制御回路ＳＷＣは、ＰＷＭ信号に依ることなく、トランジスタＱｅｘの駆動を停止させ、出力電圧Ｖｏｕｔの昇圧動作を停止する。

一方、パワーオフコントローラ２１１は、時刻ｔ１にて昇圧動作を停止した後も、第２制御信号ＥＮｂ及び第３制御信号ＥＮｃをイネーブル（ハイレベル）に維持する。このような制御により、レギュレータ２１２と定電流ドライバ２１４の駆動は継続されるので、コンデンサＣｅｘの充電電荷が発光ダイオード列ＬＥＤ１〜ＬＥＤ４を介して引き抜かれる形となる。従って、時刻ｔ１以降、出力電圧Ｖｏｕｔ、並びに、端子電圧ＶＬ１〜ＶＬ４は低下していく。

時刻ｔ１にて昇圧動作が停止された後、全ての端子電圧ＶＬ１〜ＶＬ４が所定の閾値電圧（例えば０［Ｖ］）まで引き下げられたとき、すなわち、最も高い端子電圧ＶＬ４が所定の閾値電圧まで引き下げられたとき、端子電圧モニタ部２１４ａは、その旨を示す報知信号Ｓｍをパワーオフコントローラ２１１に送出する。

パワーオフコントローラ２１１は、上記の報知信号Ｓｍに基づき、時刻ｔ２にて、第２制御信号ＥＮｂをディセーブル（ローレベル）とし、続く時刻ｔ３にて、第３制御信号ＥＮｃをディセーブル（ローレベル）とする。このような制御により、定電流ドライバ２１４及びレギュレータ２１２の駆動は相次いで停止され、端子電圧ＶＬ１〜ＶＬ４の維持制御が終了される。

このとき、時刻ｔ１〜ｔ２における端子電圧ＶＬ１〜ＶＬ４の引き下げ制御に伴い、出力電圧Ｖｏｕｔは３．０［Ｖ］×９［灯］＝２７．０［Ｖ］付近まで低下しているので、時刻ｔ２以後についても、端子電圧ＶＬ４は、２７．０［Ｖ］−２．０［Ｖ］×９［灯］＝９．０［Ｖ］までしか上昇せず、また、端子電圧ＶＬ１〜ＶＬ３は、２７．０［Ｖ］−２．０［Ｖ］×１０［灯］＝７．０［Ｖ］まで上昇するに留まる。

すなわち、端子電圧ＶＬ１〜ＶＬ４の上昇度合いは、それぞれ、パワーオン時とパワーオフ時との間で生じる発光ダイオード列ＬＥＤ１〜ＬＥＤ４の順方向降下電圧Ｖｆの差違に起因する上昇分のみとなる。

このように、昇圧動作を先に停止した後、端子電圧ＶＬ１〜ＶＬ４がいずれも０［Ｖ］となるのを待ってから定電流ドライバ２１４の駆動を停止すると本実施形態のＤＣ／ＤＣコンバータ２０であれば、回路全体を同時にパワーオフさせる従来構成に比べて、昇圧停止後における端子電圧ＶＬ１〜ＶＬ４の上昇を抑えることができるので、発光ダイオード列ＬＥＤ１〜ＬＥＤ４の灯数差や順方向降下電圧Ｖｆの製造ばらつき等に依ることなく、端子電圧ＶＬ１〜ＶＬ４が印加される素子の耐圧を不要に高めずに済み、延いては、電源電圧の低減やチップサイズの縮小に貢献することが可能となる。

なお、時刻ｔ１〜ｔ２においては、定電流ドライバ２１４でそれまでの駆動電流を引き続ける設定にするとよい。このような構成とすることにより、輝度等が変化しないので、見た目にも違和感を与えることのないパワーオフを実現することが可能となる。

また、上記のパワーオフシーケンスは、スイッチング電源ＩＣ２１の内部で行われており、外部操作は不要である。

次に、定電流ドライバ２１４に設けられた端子電圧モニタ部２１４ａについて、図４を参照しながら詳細に説明する。

図４は、端子電圧モニタ部２１４ａの一構成例を示す回路図である。

本図に示す通り、本実施形態の定電流ドライバ２１４は、発光ダイオード列ＬＥＤ１の駆動電流設定手段として、Ｎチャネル型電界効果トランジスタＮ１と、抵抗Ｒ１と、増幅器ＡＭＰ１と、を有するほか、端子電圧モニタ部２１４ａとして、Ｎチャネル型電界効果トランジスタＮ２、Ｎ３と、抵抗Ｒ２と、インバータＩＮＶ１と、を有して成る。

トランジスタＮ１のドレインは、発光ダイオード列ＬＥＤ１のカソードに接続されている。トランジスタＮ１のソースは、抵抗Ｒ１を介して接地されている。増幅器ＡＭＰ１の非反転入力端（＋）は、駆動電流設定端（制御電圧印加端）に接続されている。増幅器ＡＭＰ１の反転入力端（−）は、トランジスタＮ１のソースに接続されている。増幅器ＡＭＰ１の出力端は、トランジスタＮ１のゲートに接続されている。

トランジスタＮ２のドレインは、抵抗Ｒ２を介して電源端に接続される一方、インバータＩＮＶ１を介して報知信号出力端にも接続されている。トランジスタＮ２のソースは、トランジスタＮ３のドレインに接続される一方、トランジスタＮ３のゲートにも接続されている。トランジスタＮ２のゲートは、トランジスタＮ１のゲートに接続されている。トランジスタＮ３のソースは、接地されている。

また、発光ダイオード列ＬＥＤ２〜ＬＥＤ４についても、上記と同様の回路が設けられているものとする。

上記したように、本実施形態の端子電圧モニタ部２１４ａは、駆動電流の電流値を設定する駆動トランジスタＮ１のゲート電圧に基づいて、端子電圧ＶＬ１が所定の閾値電圧まで引き下げられたか否かを検出する構成とされている。例えば、出力制御回路２１３を用いてパワーオン時の端子電圧ＶＬ１を比較的低い電圧値（０．２〜０．５［Ｖ］程度）に維持する場合、当該端子電圧ＶＬ１が０［Ｖ］となることを直接的に検出することは、精度的に少々難がある。これに対して、駆動トランジスタＮ１のゲート電圧をモニタする本実施形態の構成であれば、端子電圧ＶＬ１が０［Ｖ］に近付くにつれて、通常０〜１．３［Ｖ］程度までしか上がらないゲート電圧が２〜３［Ｖ］まで上昇していくことになるので、これをモニタすれば、端子電圧が０［Ｖ］付近まで引き下げられたか否かを容易に検出することが可能となる。

なお、上記の実施形態では、ノートパソコンなどの電子機器に搭載され、直流電圧源の出力電圧を変換して液晶ディスプレイを構成するバックライトの駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、入力電圧から所望の出力電圧を生成する電源装置、及び、これを備えた電子機器全般に広く適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、上記の実施形態では、出力回路の駆動を停止した後、端子電圧ＶＬ１〜ＶＬ４が所定の閾値電圧まで低下してから、定電流ドライバ２１４の駆動を停止する構成（言い換えれば、時刻ｔ１〜ｔ２の期間を端子電圧ＶＬ１〜ＶＬ４のモニタ結果に応じて決定する構成）を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、タイマを用いて昇圧停止後の経過時間を測定し、所定期間が経過してから定電流ドライバ２１４の駆動を停止する構成としても構わない。このような構成とすることにより、出力電圧Ｖｏｕｔをより低い電圧レベルまで引き落としてから、定電流ドライバ２１４の駆動を停止することができるので、端子電圧ＶＬ１〜ＶＬ４の上昇をより効果的に抑えることが可能となる。

また、上記の実施形態では、パワーオン信号ＥＮに応じて、発光ダイオード列ＬＥＤ１〜ＬＥＤ４を一律にオン／オフする構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、発光ダイオード列ＬＥＤ１〜ＬＥＤ４の駆動可否を個別に制御し得る構成としても構わない。この場合、非駆動状態とされる発光ダイオード列の端子電圧は、出力制御回路２１３でのフィードバック制御に支障を来さないように、他の端子電圧よりも高い電圧値に設定する必要があるので、パワーオフ時には、これを端子電圧モニタ部２１４ａの監視対象から除外すべく、予め接地電位にプルダウンすればよい。

本発明は、電源装置を搭載する電子機器の電源電圧低減やチップサイズ縮小を図る上で有用な技術であり、特に、発光ダイオードの駆動装置に好適な技術である。

は、本発明に係る電子機器の一実施形態を示すブロック図である。 は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図である。 は、ＤＣ／ＤＣコンバータ２０のパワーオフ制御について説明するためのタイミングチャートである。 は、端子電圧モニタ部２１４ａの一構成例を示す回路図である。 は、負荷駆動装置の一従来例を示す回路図である。

符号の説明

１０ 直流電圧源（バッテリ）
２０ ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）
２１ スイッチング電源ＩＣ
２１１ パワーオフコントローラ
２１２ レギュレータ
２１３ 出力制御回路
２１４ 定電流ドライバ
２１４ａ 端子電圧モニタ部
３０ 液晶ディスプレイ（バックライト）
ＥＲＲ 誤差増幅器
ＰＣＭＰ ＰＷＭコンパレータ
ＡＭＰ 増幅器
ＯＳＣ 発振器
ＡＤＤ 加算器
ＳＷＣ スイッチング制御回路
ＦＦ リセット優先型ＲＳフリップフロップ
ＢＵＦ バッファ
Ｌｅｘ インダクタ（外付け）
Ｄｅｘ ダイオード（外付け）
Ｃｅｘ コンデンサ（外付け）
Ｑｅｘ 出力トランジスタ（外付け）
Ｒｅｘ 抵抗（外付け）
ＬＥＤ１〜ＬＥＤ４ 発光ダイオード列
Ｎ１、Ｎ２、Ｎ３ Ｎチャネル型電界効果トランジスタ
Ｒ１、Ｒ２ 抵抗
ＡＭＰ１ 増幅器
ＩＮＶ１ インバータ

Claims (6)

1. 入力電圧を所定の出力電圧に変換して負荷に供給する出力回路と、前記負荷に所定の駆動電流を供給する定電流ドライバと、を有して成り、前記出力回路によって、前記負荷と前記定電流ドライバとの接続ノードにおける端子電圧が所定の参照電圧と一致するように前記出力電圧を制御する電源装置であって、
   前記出力回路の出力端子に前記負荷の一端が接続され、前記負荷の他端と接地との間に前記定電流ドライバが接続され、
   前記出力回路の出力端子と接地との間に、前記出力回路の駆動が停止されても、ある時間、電圧を保持するコンデンサが接続されており、
   前記負荷が、パワーオン時とパワーオフ時との間で降下電圧に差違が生じる、発光ダイオード、或いは、複数の発光ダイオードを直列接続して成る発光ダイオード列であり、
   前記負荷の駆動を停止する際、前記出力回路の駆動を停止した後、所定期間が経過してから、前記定電流ドライバの駆動を停止するパワーオフコントローラを有して成ることを特徴とする電源装置。
2. 前記パワーオフコントローラは、前記出力回路の駆動を停止した後、前記端子電圧が所定の閾値電圧まで引き下げられたときに、前記定電流ドライバの駆動を停止することを特徴とする請求項１に記載の電源装置。
3. 前記出力回路は、複数並列接続される負荷から帰還入力される端子電圧のうち、最も低い端子電圧が所定の参照電圧と一致するように前記出力電圧を制御するものであり、前記パワーオフコントローラは、前記出力回路の駆動を停止した後、全ての端子電圧が所定の閾値電圧まで引き下げられたときに、前記定電流ドライバの駆動を停止することを特徴とする請求項１に記載の電源装置。
4. 前記定電流ドライバは、前記駆動電流の電流値を設定する駆動トランジスタの制御電圧に基づいて、前記端子電圧が所定の閾値電圧まで引き下げられたか否かを検出する端子電圧モニタ部を有して成ることを特徴とする請求項２または請求項３に記載の電源装置。
5. 前記出力回路は、出力トランジスタと；前記端子電圧と前記参照電圧との差分を増幅して誤差電圧を生成する誤差増幅器と；前記誤差電圧と所定のスロープ電圧とを比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成するＰＷＭコンパレータと；前記ＰＷＭ信号を用いて前記出力トランジスタのオン／オフ制御を行うスイッチング制御回路と；一端が前記入力電圧の印加端に接続され、他端が前記出力トランジスタの一端に接続されるインダクタと；アノードが前記出力トランジスタの一端に接続され、カソードが前記出力電圧の引出端に接続されるダイオードと；を有して成り、前記入力電圧を昇圧して前記出力電圧を生成することを特徴とする請求項１〜請求項４のいずれかに記載の電源装置。
6. 直流電圧源と、前記直流電圧源の出力変換手段である電源装置と、前記電源装置により駆動される負荷と、を有して成る電子機器であって、前記電源装置として、請求項１〜請求項５のいずれかに記載の電源装置を備えて成ることを特徴とする電子機器。

Images