JP4922666B2 - Printed wiring board manufacturing method and printed wiring board inspection pattern unit - Google Patents

Printed wiring board manufacturing method and printed wiring board inspection pattern unit

Info

Publication number
JP4922666B2
JP4922666B2 JP2006145657A JP2006145657A JP4922666B2 JP 4922666 B2 JP4922666 B2 JP 4922666B2 JP 2006145657 A JP2006145657 A JP 2006145657A JP 2006145657 A JP2006145657 A JP 2006145657A JP 4922666 B2 JP4922666 B2 JP 4922666B2
Authority
JP
Japan
Prior art keywords
pattern
inspection
interval
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006145657A
Other languages
Japanese (ja)
Other versions
JP2007317873A (en
Inventor
仁司 樫尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006145657A priority Critical patent/JP4922666B2/en
Publication of JP2007317873A publication Critical patent/JP2007317873A/en
Application granted granted Critical
Publication of JP4922666B2 publication Critical patent/JP4922666B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、フィルムカバーレイを貼り合わせたプリント配線基板の製造方法に関し、特にフィルムカバーレイを貼り合わせたプリント配線基板の良否判定に用いる検査パターンを備えたプリント配線基板の製造方法と、この製造方法に用いられる検査用パターンユニットに関する。   The present invention relates to a method for manufacturing a printed wiring board having a film cover lay bonded thereto, and more particularly, to a method for manufacturing a printed wiring board having an inspection pattern used for quality determination of a printed wiring board having a film cover lay bonded thereto, and the manufacturing thereof. The present invention relates to an inspection pattern unit used in the method.

近年、電子機器の小型化、軽量化、薄型化および高密度化に伴い、フレキシブルプリント配線基板(以下、FPCと言う)にフィルムカバーレイを被覆したFPCが多用されている。フィルムカバーレイは、導電パターンを基板フィルムとの間に挟むことにより、導電パターンと基板フィルムの密着性を強固にし、かつFPCが繰り返し屈曲や変位を受けたときの導電パターンの剥離や切断を防止するものである。またFPCが他の部品や筐体と接触したときの電気絶縁を確保し、さらに湿気の侵入や錆びの発生を防止するものである。   In recent years, FPCs in which a flexible printed wiring board (hereinafter referred to as FPC) is covered with a film cover lay are frequently used in accordance with downsizing, lightening, thinning, and high density of electronic devices. Film coverlays have a conductive pattern sandwiched between substrate films to strengthen the adhesion between the conductive pattern and the substrate film, and prevent peeling and cutting of the conductive pattern when the FPC is repeatedly bent or displaced. To do. It also ensures electrical insulation when the FPC comes into contact with other parts and housings, and prevents moisture from entering and rusting.

FPCにフィルムカバーレイを接着する製造工程において、熱プレスにより、フィルムカバーレイに予め形成された接着材を軟化させ、これを導電パターン間に流動させ、気泡を発生しないように接着する。しかし、接着工程においては、FPCとフィルムカバーレイの間に気泡やしわのような異常が発生しやすい。
例えば、図6にFPCの一部分を示すように、導電パターン21の間に気泡22が発生する。図6は気泡22が非常に多く発生した場合を示しているが、気泡22は導電パターンの間隔の大きさによってその大きさが変化する。また導電パターンの間隔の形状によって気泡の発生場所が異なる。
このように、気泡あるいはしわが発生すると、フィルムカバーレイの接着力低下、導電パターン間の電気絶縁性の低下、銅マイグレーションの発生など、フィルムカバーレイの作用効果が十分に発揮されない。
In the manufacturing process in which the film cover lay is bonded to the FPC, the adhesive formed in advance on the film cover lay is softened by hot pressing, and this is caused to flow between the conductive patterns so as not to generate bubbles. However, in the bonding process, abnormalities such as bubbles and wrinkles are likely to occur between the FPC and the film coverlay.
For example, as shown in a part of the FPC in FIG. 6, bubbles 22 are generated between the conductive patterns 21. FIG. 6 shows a case where a large number of bubbles 22 are generated. The size of the bubbles 22 varies depending on the interval between the conductive patterns. Further, the location where bubbles are generated varies depending on the shape of the interval between the conductive patterns.
As described above, when bubbles or wrinkles are generated, the film cover lay does not sufficiently exert its effects such as a decrease in the adhesive strength of the film cover lay, a decrease in electrical insulation between the conductive patterns, and the occurrence of copper migration.

これを解消するために、特許文献1は気泡の発生を抑制する方法を開示している。
特許文献1は、ベース基材の表面に配線を形成した配線基板に、接着層を有するフィルムカバーレイを積層した後、配線基板とフィルムカバーレイとを仮貼りし、次に加熱プレスにより本貼りする製造方法において、気泡の押し出しを阻害しない場所に複数箇所スポット融着してフィルムカバーレイを仮貼りすることによって、本貼り工程の加熱プレス時に気泡の押し出し阻害を防止する技術である。
特開2004-319686号公報
In order to solve this problem, Patent Document 1 discloses a method for suppressing the generation of bubbles.
In Patent Document 1, after a film cover lay having an adhesive layer is laminated on a wiring board having wiring formed on the surface of a base substrate, the wiring board and the film cover lay are temporarily attached, and then the main bonding is performed by a heating press. In this manufacturing method, the film coverlay is temporarily bonded to a place where air bubble extrusion is not hindered, and a film cover lay is temporarily attached, thereby preventing air bubble extrusion inhibition during the hot pressing in the main attaching step.
JP 2004-319686 A

特許文献1に記載の製造方法により、気泡の少ない、または気泡のないFPCを製造することができる。
しかし、FPCの良否判定のために気泡やしわのような異常がないかどうかを検査する必要がある。気泡やしわはFPCのどの場所に、どのような形状で発生するか分からないので、FPCの全面積部分を目視またはカメラを用いてパターン認識により、気泡やしわの有無を検査しなければならない。更にFPCは様々な複雑な形状のものが存在するので、FPCおよびワーク全体を確認するのに手間を要する。
By the manufacturing method described in Patent Document 1, an FPC with few or no bubbles can be manufactured.
However, it is necessary to inspect whether there is any abnormality such as bubbles or wrinkles in order to determine whether the FPC is good or bad. Since it is not known where and in what shape the bubbles and wrinkles are generated in the FPC, the presence or absence of bubbles and wrinkles must be inspected by visual recognition of the entire area of the FPC or pattern recognition using a camera. Furthermore, since FPCs having various complicated shapes exist, it takes time to confirm the FPC and the entire workpiece.

また従来の検査では、気泡やしわの有無を検査しているが、気泡やしわの分布、形状、大きさなどの現象を分析できないので、加工条件を最適化する際の指標を得ることができなかった。またフィルムカバーレイの接着材層の厚さは、導電パターンがプリント基板とフィルムカバーレイの間の中心位置になるように、また接着材がプリント基板とフィルムカバーレイからはみ出ないようにするために、なるべく薄いほうが望ましい。例えばフィルムカバーレイの接着材層の厚さは、FPCの導電パターン層の厚さ以下にすることが望ましい。しかしフィルムカバーレイの接着材層の厚さがこのように薄い場合は、導電パターン間隔の大きい場所では気泡が発生しやすく、気泡発生を防止するために課題が多かった。
また通常、フィルムカバーレイの接着材の有効期限は数ヶ月(3ヶ月)程度であり、フィルムカバーレイの使用時期により接着材の埋め込みに差が生じるため、接着材の厚さだけで製造条件を設定することができなかった。
更に、両面型PPCの場合、スルーホール鍍金が施されるが、ワークの中央部と周辺部では鍍金の厚さが異なるので、フィルムカバーレイの貼り合わせ条件はそれに合わせる必要がある。
In addition, in the conventional inspection, the presence or absence of bubbles and wrinkles is inspected. However, since the phenomenon such as the distribution, shape and size of bubbles and wrinkles cannot be analyzed, an index for optimizing the processing conditions can be obtained. There wasn't. Also, the thickness of the adhesive layer of the film coverlay should be set so that the conductive pattern is at the center position between the printed circuit board and the film coverlay, and that the adhesive does not protrude from the printed circuit board and the film coverlay. It is desirable to make it as thin as possible. For example, it is desirable that the thickness of the adhesive layer of the film cover lay be equal to or less than the thickness of the conductive pattern layer of the FPC. However, when the thickness of the adhesive layer of the film cover lay is so thin, bubbles are likely to be generated at a place where the conductive pattern interval is large, and there are many problems to prevent the bubbles from being generated.
Also, the expiration date of the adhesive material for the film cover lay is usually several months (three months), and there is a difference in the embedding of the adhesive material depending on the usage period of the film cover lay. Could not set.
Furthermore, in the case of double-sided PPC, through-hole plating is performed, but since the thickness of the plating is different between the central portion and the peripheral portion of the workpiece, the film coverlay bonding conditions must be adjusted accordingly.

本発明は上述の問題を解決するため、製品全体またはワーク全体を代表して容易に良否判定することができ、作業工程を簡略化することができるプリント配線基板の製造方法を提供するものである。また気泡やしわのような異常の分布、形状、大きさのような現象の傾向を把握することができ、工程の最適化の指標を得ることができるプリント配線基板の製造方法と、この製造方法に用いられるプリント配線基板の検査用パターンを提供するものである。   In order to solve the above-described problems, the present invention provides a method for manufacturing a printed wiring board that can easily determine the quality of a product or workpiece as a whole and can simplify the work process. . Also, a method of manufacturing a printed wiring board that can grasp the tendency of phenomena such as bubbles, wrinkles, and distributions, shapes, and sizes, and can obtain an index of process optimization, and this manufacturing method The present invention provides a test pattern for a printed wiring board used in the manufacturing process.

本発明のプリント配線基板の製造方法は、上記課題を解決するために、導電パターンを有する基板パターンと、前記基板パターンの近傍に、前記導電パターンよりパターン幅およびパターン間隔が小さい検査パターンから、前記導電パターンよりパターン幅およびパターン間隔が大きい検査パターンまで、漸次変化させた検査用パターンユニットを形成したワークを用意する工程と、前記ワークに予め接着材層を形成したフィルムカバーレイを貼り合わせる工程と、前記貼り合せによって、前記検査用パターンユニット中に生じた異常の有無を検査する工程とを備える。
ここで、プリント基板は、プリント基板の片面に導電パターンを形成した、いわゆる片面FPCであるが、プリント基板の両面に導電パターンを形成した、両面FPCであってもよい。また基板パターンの近傍は、導電パターンが施された基板パターンの外周囲が好ましいが、基板パターン中に導電パターンが形成されていないの空き領域に形成してもかまわない。
上記構成を有することにより、本発明によれば、検査用パターンユニットが基板パターン中の導電パターン全体を代表しており、検査面積を小さくすることができるので、作業工程を簡略化することができる。また気泡やしわのような異常の分布、形状、大きさのような現象の傾向を把握することができ、工程の最適化の指標を得ることができる。
In order to solve the above problems, the printed wiring board manufacturing method of the present invention includes a substrate pattern having a conductive pattern, and an inspection pattern having a pattern width and pattern interval smaller than the conductive pattern in the vicinity of the substrate pattern, A step of preparing a work in which an inspection pattern unit that is gradually changed to an inspection pattern having a pattern width and a pattern interval larger than the conductive pattern, and a step of attaching a film coverlay in which an adhesive layer is previously formed to the work; And a step of inspecting whether or not there is an abnormality occurring in the inspection pattern unit by the bonding.
Here, the printed board is a so-called single-sided FPC in which a conductive pattern is formed on one side of the printed board, but may be a double-sided FPC in which a conductive pattern is formed on both sides of the printed board. The vicinity of the substrate pattern is preferably the outer periphery of the substrate pattern to which the conductive pattern is applied. However, it may be formed in an empty area where the conductive pattern is not formed in the substrate pattern.
By having the above configuration, according to the present invention, the inspection pattern unit represents the entire conductive pattern in the substrate pattern, and the inspection area can be reduced, so that the work process can be simplified. . In addition, the tendency of phenomena such as the distribution, shape, and size of abnormalities such as bubbles and wrinkles can be grasped, and an index for optimizing the process can be obtained.

また前記検査用パターンユニットは、パターン幅が一定で、パターン間隔を漸次変化させた検査パターンと、パターン間隔が一定で、パターン幅を漸次変化させた検査パターンを組み合わせて形成するとよい。このように検査パターンを組み合わせることにより、導電パターンよりパターン幅およびパターン間隔が小さい検査パターンから、導電パターンよりパターン幅およびパターン間隔が大きい検査パターンまで、漸次変化させた検査パターンを網羅的に形成し、配置することができる。そのためパターン幅、パターン間隔が異なる種々の導電パターンを全て検査することができる。さらに上記のように組み合わせられた検査パターンをマトリックス状に配置すれば、気泡やしわのような異常検査を容易にし、かつ異常の発生箇所を容易に分析することができる。   The inspection pattern unit may be formed by combining an inspection pattern having a constant pattern width and a gradual change in pattern interval and an inspection pattern having a constant pattern interval and a gradual change in pattern width. By combining the inspection patterns in this way, an inspection pattern that is gradually changed from an inspection pattern having a pattern width and pattern interval smaller than the conductive pattern to an inspection pattern having a pattern width and pattern interval larger than the conductive pattern is comprehensively formed. Can be arranged. Therefore, all the various conductive patterns having different pattern widths and pattern intervals can be inspected. Furthermore, if the inspection patterns combined as described above are arranged in a matrix, abnormal inspection such as bubbles and wrinkles can be easily performed, and the location where the abnormality has occurred can be easily analyzed.

また前記検査用パターンユニットは、前記導電パターンの内、最もパターン幅が小さく、最もパターン間隔が小さい導電パターンより、パターン幅およびパターン間隔が小さい検査パターンからパターン幅およびパターン間隔が大きい検査パターンまで変化させて形成とよい。これにより、検査対象の中心値を最も貼り合わせ条件が厳しい導電パターンとすることができ、製品検査をすることができる。
また前記検査用パターンユニットを、前記基板パターンの外周囲に前記ワークの捨て板部分に形成するとよい。これにより基板パターンを大きくすることがない。
また前記検査用パターンユニットに隣接して前記導電パターンを一部分形成した部分パターンを配置するとよい。これにより部分パターンと検査用パターンユニットを見比べて製品検査することができる。
また本発明のプリント配線基板は、前記フィルムカバーレイに形成された接着材層の厚さが前記導電パターンの厚さ以下であるとよい。これにより、接着材のはみ出しがなくなり、かつ導電パターンをプリント基板2とフィルム6の間のほぼ中心位置にすることができる。
The pattern unit for inspection changes from an inspection pattern having a smaller pattern width and pattern interval to an inspection pattern having a larger pattern width and pattern interval than the conductive pattern having the smallest pattern width and the smallest pattern interval among the conductive patterns. It is good to form. As a result, the center value of the inspection object can be set to a conductive pattern with the strictest bonding conditions, and product inspection can be performed.
In addition, the inspection pattern unit may be formed on the discard plate portion of the workpiece around the outer periphery of the substrate pattern. Thereby, the substrate pattern is not enlarged.
A partial pattern in which the conductive pattern is partially formed may be disposed adjacent to the inspection pattern unit. Thereby, the product can be inspected by comparing the partial pattern and the inspection pattern unit.
In the printed wiring board of the present invention, the thickness of the adhesive layer formed on the film coverlay is preferably equal to or less than the thickness of the conductive pattern. As a result, the sticking out of the adhesive material is eliminated, and the conductive pattern can be set at a substantially central position between the printed board 2 and the film 6.

また本発明のプリント配線基板は、前記異常が存在する境界を検出して、その検出結果に基づいてフィルムカバーレイの貼り合わせ条件を設定するものである。これにより、本発明よれば気泡やしわのような異常の分布、形状、大きさのような現象の傾向を把握することができるので、工程の最適化の指標を得ることができる。そして、その指標に合わせることによって、貼り合わせ工程の最適化を図ることができる。   Moreover, the printed wiring board of this invention detects the boundary where the said abnormality exists, and sets the bonding conditions of a film coverlay based on the detection result. As a result, according to the present invention, the tendency of phenomena such as the distribution, shape, and size of abnormalities such as bubbles and wrinkles can be grasped, so that an index for optimizing the process can be obtained. Then, the bonding process can be optimized by matching the index.

また別の観点によれば、本発明はプリント配線基板の検査用パターンであり、導電パターンを有する複数の基板パターンを形成したワークに、予め接着材層を形成したフィルムカバーレイを貼り合わせた際に、検査パターン中に生じる異常の有無を検査するために用いる検査パターンを、前記基板パターンの周囲に前記導電パターンよりパターン幅およびパターン間隔が小さい検査パターンから、前記導電パターンよりパターン幅およびパターン間隔が大きい検査パターンまで、漸次変化させて形成したものである。この発明によれば、気泡やしわのような異常が存在する場所により、製品の良否を判定し、また最適条件からの許容値を認識することができる。   According to another aspect, the present invention is an inspection pattern for a printed wiring board. When a film coverlay having an adhesive layer formed thereon is pasted on a work on which a plurality of substrate patterns having conductive patterns are formed. Further, an inspection pattern used for inspecting the presence or absence of an abnormality occurring in the inspection pattern is changed from an inspection pattern having a pattern width and pattern interval smaller than the conductive pattern around the substrate pattern to a pattern width and pattern interval smaller than the conductive pattern. The inspection pattern is formed by gradually changing to a large inspection pattern. According to the present invention, it is possible to determine the quality of a product based on the location where an abnormality such as bubbles or wrinkles exists, and to recognize an allowable value from an optimum condition.

本発明によれば、検査用パターンユニットが製品全体またはワーク全体を代表しているので、検査用パターンユニットによって、容易に良否判定することができ、作業工程を簡略化することができる。また気泡やしわのような異常の分布、形状、大きさのような現象の傾向を把握することができ、工程の最適化の指標を得ることができる。   According to the present invention, since the inspection pattern unit represents the entire product or the entire workpiece, the inspection pattern unit can easily determine pass / fail and simplify the work process. In addition, the tendency of phenomena such as the distribution, shape, and size of abnormalities such as bubbles and wrinkles can be grasped, and an index for optimizing the process can be obtained.

以下、図面に基づいて本発明のプリント配線基板について詳細に説明する。
図1は、本発明の実施形態であるプリント配線基板の断面図を示す。フレキシブルプリント配線基板(FPC)1は、プリント基板2上に接着材3を介して導電パターン4を形成した基板パターンを備える。一方、フィルムカバーレイ5は、フィルム6に予め接着材7が塗布されたものである。
プリント基板2およびフィルム6は、例えばポリイミドフィルムのように同種類の材質を使用し、接着材3および7は、例えばアクリル樹脂、エポキシ樹脂など同種類の材質を使用する。
プリント基板2は、例えば25μm厚さを有し、導電パターン4は例えば18μm厚さを有する。フィルム6は、例えば、厚さ12.5μmのものが使用され、フィルムカバーレイ5に形成される接着材7の厚さは、例えば、15μmに形成される。
本発明においては、接着材7は、導電パターン4の厚さよりも薄くなるように形成される。このように接着材3および7として、同種類の材質を使用し、フィルムカバーレイの接着材層の厚さを導電パターンの厚さ以下にすることにより、導電パターンをプリント基板2とフィルム6の間のほぼ中心に位置させることができる。
Hereinafter, the printed wiring board of the present invention will be described in detail with reference to the drawings.
FIG. 1 shows a cross-sectional view of a printed wiring board according to an embodiment of the present invention. A flexible printed circuit board (FPC) 1 includes a board pattern in which a conductive pattern 4 is formed on a printed board 2 via an adhesive 3. On the other hand, the film coverlay 5 is obtained by applying an adhesive 7 to the film 6 in advance.
The printed board 2 and the film 6 are made of the same type of material, for example, a polyimide film, and the adhesives 3 and 7 are made of the same type of material, for example, an acrylic resin or an epoxy resin.
The printed circuit board 2 has a thickness of 25 μm, for example, and the conductive pattern 4 has a thickness of 18 μm, for example. For example, the film 6 having a thickness of 12.5 μm is used, and the thickness of the adhesive 7 formed on the film cover lay 5 is, for example, 15 μm.
In the present invention, the adhesive 7 is formed to be thinner than the thickness of the conductive pattern 4. In this way, the same kind of material is used as the adhesives 3 and 7, and the thickness of the adhesive layer of the film coverlay is made equal to or less than the thickness of the conductive pattern, so that the conductive pattern is formed between the printed circuit board 2 and the film 6. It can be positioned approximately in the middle.

図2は、本発明のプリント配線基板を製造するためのワーク11の平面図を示す。この図2では、フィルムカバーレイ5を透視し、ワーク11の表面図を示す。
図2に示すように、ワーク11は、導電パターン4を有する基板パターン12を6つのブロックに分けて形成している。各基板パターン12の近傍に検査用パターンユニット13を形成する。図2では、検査用パターンユニット13は、捨て板部分14に各基板パターン12の隅にそれぞれ形成され、計12個形成している。また検査用パターンユニット13に隣接して、捨て板部分14に基板パターンに形成された導電パターンを代表する部分パターン15を形成する。部分パターン15は導電パターン4を形成する代表的なパターン幅、パターン間隔を有するように形成し、検査用パターンユニット13と見比べるために備えられたものであり、回路を形成する必要はない。
ワーク11に形成する基板パターン12の数は図2に限定するものではなく、ワーク11の大きさ、基板パターン12の大きさに応じて適宜設定すればよく、1つのワークに1つの基板パターンであってもかまわない。また検査用パターンユニット13および部分パターン15の数も図2に限定されるものでなく、これより多くても、少なくてもよい。更に、図示しないが、検査用パターンユニット13および部分パターン15は、基板パターン12の空き領域に形成してもかまわない。また検査用パターンユニット13と部分パターン15は必ずしも対に形成する必要はなく、それぞれ単独に形成してもよい。
FIG. 2 shows a plan view of a work 11 for manufacturing the printed wiring board of the present invention. In FIG. 2, the film coverlay 5 is seen through and a surface view of the work 11 is shown.
As shown in FIG. 2, the workpiece 11 is formed by dividing a substrate pattern 12 having a conductive pattern 4 into six blocks. An inspection pattern unit 13 is formed in the vicinity of each substrate pattern 12. In FIG. 2, a total of 12 inspection pattern units 13 are formed in the corners of each substrate pattern 12 on the discard plate portion 14. Further, a partial pattern 15 representing the conductive pattern formed in the substrate pattern is formed on the discard plate portion 14 adjacent to the inspection pattern unit 13. The partial pattern 15 is formed to have a typical pattern width and pattern interval for forming the conductive pattern 4 and is provided for comparison with the inspection pattern unit 13, and it is not necessary to form a circuit.
The number of substrate patterns 12 formed on the workpiece 11 is not limited to that shown in FIG. 2, and may be set as appropriate according to the size of the workpiece 11 and the size of the substrate pattern 12. It does not matter. Further, the number of the pattern units for inspection 13 and the partial patterns 15 is not limited to that shown in FIG. 2, and may be larger or smaller. Further, although not shown, the inspection pattern unit 13 and the partial pattern 15 may be formed in an empty area of the substrate pattern 12. Further, the inspection pattern unit 13 and the partial pattern 15 are not necessarily formed in pairs, and may be formed independently.

図3は、検査用パターンユニット13の詳細を説明する図である。この検査用パターンユニット13は、導電パターン4のパターン形成と同時に形成されるものであって、図3に示す検査用パターンユニット13が、図2に示すように1つのワークに12個形成される。
図3に示すように、検査用パターンユニット13は、パターン間隔が一定で、パターン幅が漸次変化する4つの検査パターン21a〜21dをx軸方向に形成し、パターン幅が一定で、パターン間隔が漸次変化する4つ検査パターン22a〜22dをy軸方向に形成し、さらにx軸、y軸面内にこれらをマトリックス状に規則的に組み合わせて形成する。
FIG. 3 is a diagram for explaining the details of the inspection pattern unit 13. The test pattern units 13 are formed simultaneously with the pattern formation of the conductive pattern 4, and 12 test pattern units 13 shown in FIG. 3 are formed on one work as shown in FIG. .
As shown in FIG. 3, the test pattern unit 13 forms four test patterns 21a to 21d having a constant pattern interval and a gradually changing pattern width in the x-axis direction, the pattern width is constant, and the pattern interval is Four test patterns 22a to 22d that gradually change are formed in the y-axis direction, and are further formed by regularly combining them in a matrix in the x-axis and y-axis planes.

図3の検査パターン21a〜21dは、パターン間隔が20μmであり、パターン幅が20μm〜50μmまで10μmごとに変化する。また検査パターン22a〜22dは、パターン幅が20μで、パターン間隔が20μm〜50μmまで10μmごとに変化する。従って、図3の右上がり方向にパターンピッチ(パターン幅とパターン間隔の計)が漸次変化する検査パターンを形成している。
図3には各検査パターンに、パターン幅とパターン間隔を数値で示す指標23を表示している。また検査用パターン群13の外側に縦方向に検査パターンの位置を表示する番号(L1〜L4)を表示し、上側横方向にパターンピッチを示す番号(P5〜P7)を表示している。そして、下側横方向に検査パターンに位置を表示する番号(S1〜S4)と、パターンピッチを示す番号をそれぞれ表示している。
このように各部分に番号を表示することにより、気泡やしわのような異常が生じた場所を数値データとして特定することが可能になる。
図3の検査用パターンユニット13は、パターンピッチが40μm〜100μmまで変化する検査パターンを形成している。図3の点線で示した補助線が10μmごとのパターンピッチの分類線を示している。
In the inspection patterns 21a to 21d in FIG. 3, the pattern interval is 20 μm, and the pattern width changes every 10 μm from 20 μm to 50 μm. The inspection patterns 22a to 22d have a pattern width of 20 [mu] m and a pattern interval that changes every 10 [mu] m from 20 [mu] m to 50 [mu] m. Therefore, an inspection pattern is formed in which the pattern pitch (total of pattern width and pattern interval) gradually changes in the upward direction in FIG.
In FIG. 3, an index 23 indicating the pattern width and the pattern interval with numerical values is displayed for each inspection pattern. In addition, numbers (L1 to L4) indicating the position of the inspection pattern are displayed in the vertical direction outside the inspection pattern group 13, and numbers (P5 to P7) indicating the pattern pitch are displayed in the upper horizontal direction. And the number (S1-S4) which displays a position in a test | inspection pattern and the number which shows a pattern pitch are respectively displayed in the lower horizontal direction.
Thus, by displaying the numbers in the respective parts, it is possible to specify as numerical data the location where an abnormality such as a bubble or wrinkle has occurred.
The inspection pattern unit 13 in FIG. 3 forms an inspection pattern whose pattern pitch changes from 40 μm to 100 μm. The auxiliary lines indicated by the dotted lines in FIG. 3 indicate the pattern pitch classification lines every 10 μm.

図3に示した検査用パターンユニット13は例示であり、これに限定されるものではなく、検査パターンの数、パターン幅、パターン間隔は任意に設定することができる。しかし、検査用パターンユニット13の中心値は、導電パターンの内、最も小さい導電パターン幅、パターン間隔に一致させるのが望ましい。
例えば、図3の例では、導電パターンは、最も小さいパターン幅が40μm、パターン間隔が40μmであり、従ってパターンピッチは80μmであり、指標(L40/S40)で示した検査パターン(21c、22b)がこれに相当する。この検査対象パターンには特別な目印、例えば検査パターンを囲む枠、色を付与すると、検査工程にとき、より検査が容易になる。これにより、最も小さい導電パターン幅、パターン間隔を持つ導電パターンに対して、それより小さい方に3段階、それより大きい方に2段階を検査することが可能になる。
The inspection pattern unit 13 shown in FIG. 3 is merely an example, and the present invention is not limited to this. The number of inspection patterns, the pattern width, and the pattern interval can be arbitrarily set. However, it is desirable that the center value of the pattern unit for inspection 13 is matched with the smallest conductive pattern width and pattern interval among the conductive patterns.
For example, in the example of FIG. 3, the conductive pattern has the smallest pattern width of 40 μm and the pattern interval of 40 μm, and therefore the pattern pitch is 80 μm, and the inspection pattern (21c, 22b) indicated by the index (L40 / S40). Corresponds to this. If a special mark, for example, a frame or color surrounding the inspection pattern, is added to the inspection target pattern, the inspection becomes easier at the time of the inspection process. As a result, the conductive pattern having the smallest conductive pattern width and pattern interval can be inspected in three steps smaller than that and in two steps larger than that.

次に本発明のプリント配線基板の製造方法を工程順に説明する。
図4は、本発明によるプリント配線基板の製造方法を工程順に説明する工程図を示す。先ず、ステップS1ではプリント基板2の素材として、ポリイミドフィルムを用意し、ステップS2では、その片面に圧延銅箔を接着材により積層し、ステップS3では所定の大きさに切断して、ワーク11を形成する。次にステップS4では、スルーホール用の穴あけを行い、ステップS5でスルーホールにメッキ処理する。
この後、ステップS6では、ワーク11の片面にドライフィルムを貼り付け、ステップS7で、所定の導電パターン4を有する基板パターン12および図3の検査用パターンユニット13、部分パターン15で露光、現像してレジスト膜を形成する。次にステップS8で、エッチングを実施し、その後レジスト膜を除去する。これにより基板パターン12を形成すると同時に検査用パターンユニット13と部分パターン15を形成する。
Next, the manufacturing method of the printed wiring board of this invention is demonstrated in order of a process.
FIG. 4 is a process diagram for explaining the method of manufacturing a printed wiring board according to the present invention in the order of steps. First, in step S1, a polyimide film is prepared as a material for the printed circuit board 2. In step S2, a rolled copper foil is laminated on one side with an adhesive, and in step S3, the workpiece 11 is cut into a predetermined size. Form. Next, in step S4, a through hole is drilled, and in step S5, the through hole is plated.
Thereafter, in step S6, a dry film is attached to one side of the work 11, and in step S7, exposure and development are performed with the substrate pattern 12 having the predetermined conductive pattern 4, the inspection pattern unit 13 and the partial pattern 15 in FIG. To form a resist film. Next, in step S8, etching is performed, and then the resist film is removed. As a result, the test pattern unit 13 and the partial pattern 15 are formed simultaneously with the formation of the substrate pattern 12.

次に、ステップS9では、上記のようにして基板パターン12、検査用パターンユニット13と部分パターン15が形成されたワーク11を用意し、このワーク11に接着材付きフィルムカバーレイ5を重ね合わせて、ステップS10で、熱プレスする。この後、ステップS11で、検査用パターンユニット13中の気泡やしわのような異常の有無を検査する。プリント基板2およびフィルム6に使用されるポリイミドフィルムは通常透明または半透明であるので、目視により気泡やしわのような異常の有無を確認することができる。
この検査工程を自動化する場合は、カメラでワーク表面を撮影し、それを画像認識することにより、異常の検査装置を構成することが可能である。
検査の結果、気泡やしわのような異常が存在する検査パターンが検査対象パターンよりパターン幅およびパターン間隔の小さい方にのみ存在する場合は、導電パターンが形成された基板パターンは合格品と判定され、ステップS12でその基板パターンを打ち抜いて、ステップS13で完成品を得る。
Next, in step S9, a work 11 on which the substrate pattern 12, the inspection pattern unit 13 and the partial pattern 15 are formed as described above is prepared, and the film coverlay 5 with an adhesive is superimposed on the work 11. In step S10, hot pressing is performed. Thereafter, in step S11, the presence or absence of abnormality such as bubbles or wrinkles in the inspection pattern unit 13 is inspected. Since the polyimide film used for the printed circuit board 2 and the film 6 is usually transparent or translucent, the presence or absence of abnormalities such as bubbles and wrinkles can be confirmed by visual observation.
When automating this inspection process, it is possible to configure an abnormal inspection apparatus by photographing the work surface with a camera and recognizing the image.
As a result of the inspection, if the inspection pattern that has abnormalities such as bubbles or wrinkles exists only in the pattern width and pattern interval smaller than the inspection target pattern, the substrate pattern on which the conductive pattern is formed is determined to be an acceptable product. Then, the substrate pattern is punched out in step S12, and a finished product is obtained in step S13.

図5は、異常の有無の検査結果を示し、一重丸および二重丸は気泡の発生がなかった検査パターン、×印は気泡の発生があった検査パターンを表す。図5に示すように、導電パターンを有する基板パターンを形成したワークにフィルムカバーレイを圧着すると、導電パターンのパターン幅が広く、パターン間隔が狭いところは、フィルムカバーレイからの接着材の流動量が多く、パターン間隔が狭いため接着材が十分に行き渡り、そのため気泡やしわの発生が少ない。一方、パターン幅が狭く、パターン間隔が広いところは、フィルムカバーレイからの接着材の流動量が少なく、かつパターン間隔が広いため気泡やしわが発生しやすい。   FIG. 5 shows the test results for the presence / absence of abnormality, where single circles and double circles indicate test patterns in which no bubbles are generated, and x marks indicate test patterns in which bubbles are generated. As shown in FIG. 5, when a film cover lay is pressure-bonded to a work on which a substrate pattern having a conductive pattern is formed, where the pattern width of the conductive pattern is wide and the pattern interval is narrow, the flow amount of the adhesive from the film cover lay In many cases, since the pattern interval is narrow, the adhesive is sufficiently distributed, so that bubbles and wrinkles are less generated. On the other hand, where the pattern width is narrow and the pattern interval is wide, bubbles and wrinkles are likely to occur because the amount of adhesive flowing from the film coverlay is small and the pattern interval is wide.

この結果、ステップS14では、ラインAおよびBに示すように、合否判定ラインを確認することができる。なお、ラインAは合格ラインを示し、ラインBは許容値を含む合格ラインを示す。即ちラインAは、パターン間隔に依存せず、パターン幅が40μm以上であればよいことが分かる。なお、パターン幅が30μmで、パターン間隔が20μmのものは合格であった。ラインBは、パターン間隔に依存せず、パターン幅が50μm以上であればよいことが分かる。   As a result, in step S14, as shown by lines A and B, the pass / fail judgment line can be confirmed. Line A indicates a pass line, and line B indicates a pass line including an allowable value. That is, it can be seen that the line A does not depend on the pattern interval and the pattern width may be 40 μm or more. A pattern having a pattern width of 30 μm and a pattern interval of 20 μm was acceptable. It can be seen that the line B does not depend on the pattern interval and the pattern width may be 50 μm or more.

上記合格ラインAまたはBに基づき、ステップS15では、熱プレス条件の設定を行なう。例えば、熱プレスの圧着時間、加熱温度、加圧力を変更する。もしくはフィルムカバーレイの接着材の有効期限に対応させる。
あるいはフィルムカバーレイの接着材の厚さ、未硬化粘度、接着材の材質を変更する。または導電パターンの設計を変更し、パターン幅、パターン間隔を合格ラインAまたはBに一致するように変更する。あるいは導電パターンの厚さを変更する。その他任意の条件を変更して、合格ラインAまたはBに合わせることができる。若しくは合格ラインAまたはBが図5の上下方向または左右方向に移動する条件に変更する。
もし、基板パターン12に形成される導電パターンの内、最も小さいパターン幅およびパターン間隔の検査対象パターン(21c、22b)が、ラインAまたはBより左側領域に含まれている場合は、基板パターン12は不良と判断できる。しかし、検査対象パターン(21c、22b)が、ラインAまたはBより右側領域に含まれている場合は、基板パターン12は良品と判断できる。
図5に示す場合は、基板パターン12に該当する検査対象パターン(21c、22b)は、ラインAの右側領域にあり、良品と判断される。
Based on the pass line A or B, in step S15, hot press conditions are set. For example, the press bonding time, heating temperature, and pressurizing force of the hot press are changed. Or it is made to correspond to the expiration date of the adhesive material of a film coverlay.
Alternatively, the thickness, uncured viscosity, and adhesive material of the film coverlay are changed. Alternatively, the design of the conductive pattern is changed, and the pattern width and pattern interval are changed so as to coincide with the pass line A or B. Alternatively, the thickness of the conductive pattern is changed. Any other conditions can be changed to match the passing line A or B. Alternatively, the pass line A or B is changed to a condition for moving in the vertical direction or the horizontal direction in FIG.
If the inspection target pattern (21c, 22b) having the smallest pattern width and pattern interval among the conductive patterns formed on the substrate pattern 12 is included in the left side area of the line A or B, the substrate pattern 12 Can be judged as bad. However, if the inspection target pattern (21c, 22b) is included in the region on the right side of the line A or B, the substrate pattern 12 can be determined as a non-defective product.
In the case illustrated in FIG. 5, the inspection target patterns (21c, 22b) corresponding to the substrate pattern 12 are in the right region of the line A and are determined to be non-defective products.

上記のように、製造条件の1つまたは複数を新たに設定した後、図4のステップに戻り、異常の有無を確認することにより、新たに設定した条件が適切であるか否か判定する。もし適切な製造条件に設定されておれば、その新たな製造条件にて製造することにより、良品率を向上させることができる。しかし適切な製造条件でなければ、別の製造条件を設定して、その製造条件の適否を判定する。
このような操作を繰り返すことにより、良品率の高い製造条件にて製造することができる。
As described above, after one or more of the manufacturing conditions are newly set, the process returns to the step of FIG. 4 to check whether or not the newly set condition is appropriate by checking whether there is an abnormality. If appropriate manufacturing conditions are set, the yield rate can be improved by manufacturing under the new manufacturing conditions. However, if the manufacturing condition is not appropriate, another manufacturing condition is set, and the suitability of the manufacturing condition is determined.
By repeating such an operation, it can be manufactured under a manufacturing condition with a high yield rate.

プリント配線基板の断面図を示す。Sectional drawing of a printed wiring board is shown. プリント配線基板の平面図を示す。The top view of a printed wiring board is shown. 検査用パターンユニットの平面図を示す。The top view of the pattern unit for a test | inspection is shown. プリント配線基板の製造工程図を示す。The manufacturing process figure of a printed wiring board is shown. 検査用パターンユニットの検査後の平面図を示す。The top view after the test | inspection of the pattern unit for a test | inspection is shown. 導電パターン間に気泡が発生する様子を説明する図を示す。The figure explaining a mode that a bubble generate | occur | produces between conductive patterns is shown.

符号の説明Explanation of symbols

1 フレキシブルプリント基板
2 プリント基板
3 接着材層
4 導電パターン
5 フィルムカバーレイ
6 フィルム
7 接着材層
11 ワーク
12 基板パターン
13 検査用パターンユニット
14 捨て板部分
15 部分パターン
21、22 検査パターン
DESCRIPTION OF SYMBOLS 1 Flexible printed circuit board 2 Printed circuit board 3 Adhesive material layer 4 Conductive pattern 5 Film coverlay 6 Film 7 Adhesive material layer 11 Work 12 Substrate pattern 13 Inspection pattern unit 14 Discarding plate part 15 Partial pattern 21, 22 Inspection pattern

Claims (6)

導電パターンを有する基板パターンと、前記基板パターンの近傍に、前記導電パターンよりパターン幅およびパターン間隔が小さい検査パターンから、前記導電パターンよりパターン幅およびパターン間隔が大きい検査パターンまで、漸次変化させた検査用パターンユニットを形成したワークを用意する工程と、
前記ワークに予め接着材層を形成したフィルムカバーレイを貼り合わせる工程と、
前記貼り合せによって、前記検査用パターンユニット中に生じた異常の有無を検査する工程と
を備え、
前記検査用パターンユニットの検査パターンを、前記導電パターンの内、最もパターン幅が小さく、最もパターン間隔が小さい導電パターンよりパターン幅およびパターン間隔が小さい検査パターンからパターン幅およびパターン間隔が大きい検査パターンまで変化させて形成し、パターン間隔が一定で、パターンを漸次変化させた複数個の第1の検査パターンをx軸方向に配置し、パターンが一定で、パターン間隔を漸次変化させた複数個の第2の検査パターンをy軸方向に配置し、さらに前記x軸方向、y軸方向内にマトリックス状に組み合わせ形成し、前記x軸方向にパターンピッチ番号を表示し、前記y軸方向にパターン位置番号を表示したことを特徴とするプリント配線基板の製造方法。
Inspection in which a substrate pattern having a conductive pattern and an inspection pattern having a pattern width and pattern interval smaller than the conductive pattern in the vicinity of the substrate pattern are gradually changed from an inspection pattern having a pattern width and pattern interval larger than the conductive pattern. Preparing a workpiece on which a pattern unit is formed;
Bonding the film coverlay having an adhesive layer previously formed on the workpiece;
A step of inspecting the presence or absence of an abnormality occurring in the inspection pattern unit by the bonding,
The inspection pattern of the inspection pattern unit is from the inspection pattern having the smallest pattern width and the smallest pattern interval to the inspection pattern having the smallest pattern width and the smallest pattern interval to the inspection pattern having the larger pattern width and the pattern interval. A plurality of first inspection patterns which are formed by changing the pattern interval and the pattern width is gradually changed are arranged in the x-axis direction, the pattern width is constant and the pattern interval is gradually changed. Are arranged in a matrix in the x-axis direction and the y-axis direction, a pattern pitch number is displayed in the x-axis direction, and a pattern is formed in the y-axis direction. A printed wiring board manufacturing method characterized by displaying a position number.
前記検査用パターンユニットを、前記基板パターンの外周囲に前記ワークの捨て板部分に形成したことを特徴とする請求項1に記載のプリント配線基板の製造方法。   2. The method for manufacturing a printed wiring board according to claim 1, wherein the pattern unit for inspection is formed in a discarded plate portion of the work around the outer periphery of the substrate pattern. 前記検査用パターンユニットに隣接して前記導電パターンを一部分形成した部分パターンを配置したことを特徴とする請求項1または2に記載のプリント配線基板の製造方法。   3. The method of manufacturing a printed wiring board according to claim 1, wherein a partial pattern in which the conductive pattern is partially formed is disposed adjacent to the inspection pattern unit. 前記フィルムカバーレイに形成された接着材層の厚さが前記導電パターンの厚さ以下であることを特徴とする請求項1乃至3のいずれか1項に記載のプリント配線基板の製造方法。   The method for manufacturing a printed wiring board according to claim 1, wherein a thickness of the adhesive layer formed on the film cover lay is equal to or less than a thickness of the conductive pattern. 前記異常が存在する境界を検出して、その検出結果に基づいてフィルムカバーレイの貼り合わせ条件を設定することを特徴とする請求項1乃至4のいずれか1項に記載のプリント配線基板の製造方法。   The printed wiring board manufacturing method according to any one of claims 1 to 4, wherein a boundary where the abnormality exists is detected, and a film coverlay bonding condition is set based on the detection result. Method. 導電パターンを有する複数の基板パターンを形成したワークに、予め接着材層を形成したフィルムカバーレイを貼り合わせた際に、検査パターン中に生じる異常の有無を検査するために用いる検査パターンを、前記導電パターンの内、最もパターン幅が小さく、最もパターン間隔が小さい導電パターンよりパターン幅およびパターン間隔が小さい検査パターンからパターン幅およびパターン間隔が大きい検査パターンまで変化させて形成し、パターン間隔が一定で、パターンを漸次変化させた複数個の第1の検査パターンをx軸方向に配置し、パターンが一定で、パターン間隔を漸次変化させた複数個の第2の検査パターンをy軸方向に配置し、さらに前記x軸方向、y軸方向内にマトリックス状に組み合わせ形成し、前記x軸方向にパターンピッチ番号を表示し、前記y軸方向にパターン位置番号を表示したことを特徴とするプリント配線基板の検査用パターンユニット。 The inspection pattern used for inspecting the presence or absence of an abnormality occurring in the inspection pattern when the film coverlay having the adhesive layer formed in advance is bonded to the work on which the plurality of substrate patterns having the conductive pattern are formed, Among conductive patterns, the pattern width is the smallest and the pattern interval is smaller than the conductive pattern with the smallest pattern interval . A plurality of first inspection patterns whose pattern width is gradually changed are arranged in the x-axis direction, and a plurality of second inspection patterns whose pattern width is constant and whose pattern interval is gradually changed are arranged in the y-axis direction. Are further combined and formed in a matrix in the x-axis direction and y-axis direction. Display Npitchi number, test pattern unit of the printed wiring board, characterized in that displaying the pattern position number in the y-axis direction.
JP2006145657A 2006-05-25 2006-05-25 Printed wiring board manufacturing method and printed wiring board inspection pattern unit Expired - Fee Related JP4922666B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006145657A JP4922666B2 (en) 2006-05-25 2006-05-25 Printed wiring board manufacturing method and printed wiring board inspection pattern unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006145657A JP4922666B2 (en) 2006-05-25 2006-05-25 Printed wiring board manufacturing method and printed wiring board inspection pattern unit

Publications (2)

Publication Number Publication Date
JP2007317873A JP2007317873A (en) 2007-12-06
JP4922666B2 true JP4922666B2 (en) 2012-04-25

Family

ID=38851472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145657A Expired - Fee Related JP4922666B2 (en) 2006-05-25 2006-05-25 Printed wiring board manufacturing method and printed wiring board inspection pattern unit

Country Status (1)

Country Link
JP (1) JP4922666B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102396000B1 (en) 2015-09-24 2022-05-10 삼성전자주식회사 Memory module solid state drive having the same
JP7109379B2 (en) * 2016-05-18 2022-07-29 ハッチンソン テクノロジー インコーポレイテッド Process coupons used for flexure manufacturing
CN112547548A (en) * 2020-11-11 2021-03-26 奥士康科技股份有限公司 Method for detecting PCB forming dimension out of tolerance through appearance

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343392A (en) * 1986-08-08 1988-02-24 セイコーエプソン株式会社 Manufacture of circuit board
JPH07120851B2 (en) * 1987-08-12 1995-12-20 住友電気工業株式会社 Flexible double-sided wiring board manufacturing method
JP3614896B2 (en) * 1994-10-20 2005-01-26 日立化成工業株式会社 Photosensitive film
JPH0951164A (en) * 1995-08-08 1997-02-18 Nitsukan Kogyo Kk Flexible printed wiring board and cover lay film
JP3268184B2 (en) * 1995-12-11 2002-03-25 シャープ株式会社 Printed wiring board manufacturing equipment
JPH11163518A (en) * 1997-11-27 1999-06-18 Hitachi Ltd Thin film multilayer wiring board and its manufacture
JP2000223840A (en) * 1999-02-04 2000-08-11 Sharp Corp Manufacture of buildup multilayer wiring board
JP2002057439A (en) * 2000-08-07 2002-02-22 Sumitomo Bakelite Co Ltd Method of manufacturing flexible printed wiring board, and flexible printed wiring board
JP2002076583A (en) * 2000-09-01 2002-03-15 Toray Ind Inc Coverlay film
JP2002190674A (en) * 2000-12-21 2002-07-05 Sony Chem Corp Method for manufacturing multilayer flexible circuit board
JP2002217503A (en) * 2001-01-19 2002-08-02 Olympus Optical Co Ltd Printed board
WO2002067638A1 (en) * 2001-02-19 2002-08-29 Sony Corporation Printed wiring board, multilayer printed wiring board, and, method of detecting foreign matter and voids in inner layer of multilayer printed wiring board
JP3513660B2 (en) * 2001-07-30 2004-03-31 日立化成工業株式会社 Photosensitive resin composition laminate
JP4360769B2 (en) * 2001-12-21 2009-11-11 旭化成イーマテリアルズ株式会社 Photosensitive resin laminate
JP2004235459A (en) * 2003-01-30 2004-08-19 Fujikura Ltd Method of manufacturing flexible printed wiring board
JP2004319686A (en) * 2003-04-15 2004-11-11 Fujikura Ltd Method for manufacturing printed wiring board
JP2005197556A (en) * 2004-01-09 2005-07-21 Matsushita Electric Ind Co Ltd Test coupon for measuring characteristic impedance
JP2005340376A (en) * 2004-05-25 2005-12-08 Matsushita Electric Works Ltd Multi-layered printed wiring board

Also Published As

Publication number Publication date
JP2007317873A (en) 2007-12-06

Similar Documents

Publication Publication Date Title
CN105228371B (en) A kind of method for making ladder golden finger circuit board
JP4640815B2 (en) Wiring circuit board assembly sheet and manufacturing method thereof
CN111901968B (en) Micro LED flexible circuit board manufacturing method
EP1786247A2 (en) Wired circuit board and method for manufacturing wired circuit board and mounting electronic component thereon
CN110839316B (en) Three-layer layered soft board and manufacturing method thereof
US20070045790A1 (en) Tape Carrier For TAB And Method Of Manufacturing The Same
CN106973514A (en) PAD preparation method in a kind of PCB
CN112272454A (en) Method for preventing PCB (printed circuit board) from laminating, fusing and glue flowing
JP4922666B2 (en) Printed wiring board manufacturing method and printed wiring board inspection pattern unit
CN103163737B (en) Monitoring method for developing effect of PCB solder mask layer
KR101572089B1 (en) Method of defect inspection for printed circuit board
JP3027256B2 (en) Printed wiring board
US20140110152A1 (en) Printed circuit board and method for manufacturing same
CN112040657A (en) Manufacturing method of special-shaped step plate
CN111669905A (en) Core board, manufacturing method thereof and method for preventing bent board of laminated board from warping
US5528826A (en) Method of constructing high yield, fine line, multilayer printed wiring board panel
CN108650795B (en) Coding method and processing method of packaging substrate and packaging substrate
CN114760778A (en) Partition alignment method based on multilayer PCB and partition alignment device for multilayer PCB
JP2000223840A (en) Manufacture of buildup multilayer wiring board
CN111315156A (en) Fool-proof method for high multi-layer board classification detection
KR20050055991A (en) Printed circuit board where the test coupon of the micro-via is had and the manufacturing method
CN212413708U (en) Treatment tool for comprehensive detection of PCB (printed circuit board) processing capacity
JP7292455B1 (en) Aggregate substrate and manufacturing method
CN114615830B (en) Method for improving lamination glue overflow of copper-embedded circuit board
TWI391065B (en) Method for manufacturing printed circuit board and copper-clad laminate suitable for the method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees