JP4915172B2 - 調停回路 - Google Patents

調停回路 Download PDF

Info

Publication number
JP4915172B2
JP4915172B2 JP2006222335A JP2006222335A JP4915172B2 JP 4915172 B2 JP4915172 B2 JP 4915172B2 JP 2006222335 A JP2006222335 A JP 2006222335A JP 2006222335 A JP2006222335 A JP 2006222335A JP 4915172 B2 JP4915172 B2 JP 4915172B2
Authority
JP
Japan
Prior art keywords
request
arbitration
priority coefficient
priority
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006222335A
Other languages
English (en)
Other versions
JP2008046892A (ja
Inventor
哲生 宮本
康弘 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006222335A priority Critical patent/JP4915172B2/ja
Priority to US11/790,337 priority patent/US7650451B2/en
Priority to CNB2007100973449A priority patent/CN100565488C/zh
Publication of JP2008046892A publication Critical patent/JP2008046892A/ja
Application granted granted Critical
Publication of JP4915172B2 publication Critical patent/JP4915172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

この発明は、電子計算機において複数のリードリクエストやライトリクエストに対する調停を行う調停回路に関する。
従来、電子計算機において、データ処理を行うブロックやデータを記憶するブロックなどの複数のリクエスト要求元からのリードやライトのリクエストに対して、予め設定されている優先度でリクエストを受け付けたり、バス使用権を付与するように、調停が行われる。調停の優先度は、例えば、各リクエスト要求元のリクエスト受け付け回数ができるだけ均等になるように設定される。
それに対して、バスに接続された複数の装置からのバス獲得要求の回数に応じて調停を行うアービトレーション制御回路が公知である。このアービトレーション制御回路は、複数の装置のそれぞれから出力されるバス獲得要求の回数をカウントするアービトレーションカウンタ手段と、複数の装置のそれぞれに対する優先度を予め設定するための優先度設定レジスタ手段と、バスに接続された装置からバス獲得要求があった場合に、アービトレーションカウンタ手段によってカウントされているカウンタ値と優先度設定レジスタ手段に設定された優先度に基づいて、バス使用権を与える装置を判定する優先度判定手段とを具備する(例えば、特許文献1参照。)。
特開2000−201161号公報
しかしながら、予め設定されている優先度で調停を行う場合、ある期間では、各リクエスト要求元のリクエスト受け付け回数ができるだけ均等になり、別の期間では、特定のリクエスト要求元のリクエスト受け付け回数が多くなるように、優先度を自由に変更することができないという問題点がある。また、上記特許文献1に開示された制御回路では、バス獲得要求の回数に応じた制御が可能であるが、リクエスト要求元が自ら調停の優先度を変更することはできない。
この発明は、上述した従来技術による問題点を解消するため、複数のリクエストに対する調停の優先度を外部から任意に変更することができる調停回路を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明にかかる調停回路は、優先度係数算出手段、優先度係数比較手段、受付判定手段および優先順位判定手段を備えている。優先度係数算出手段は、リクエストごとに外部(リクエスト要求元)から設定された優先度に基づいて各リクエストの調停優先度係数を算出する。優先度係数比較手段は、優先度係数算出手段により算出された各リクエストの調停優先度係数を比較する。受付判定手段は、優先度係数比較手段による比較結果に基づいて各リクエストの受け付けを判定する。優先順位判定手段は、優先度係数算出手段により算出された2つ以上のリクエストについて調停優先度係数が同じである場合のリクエスト受け付けの優先順位を判定する。
この発明によれば、優先度係数算出手段により、リクエストごとに外部から設定された優先度に基づいて各リクエストの調停優先度係数が算出される。そして、優先度係数比較手段により、各リクエストの調停優先度係数が比較され、その比較結果に基づいて、受付判定手段により、各リクエストの受け付けの可否が判定される。その際、2つ以上のリクエストについて調停優先度係数が同じである場合には、優先順位判定手段により、リクエスト受け付けの優先順位が判定される。
本発明にかかる調停回路によれば、複数のリクエストに対する調停の優先度を外部から任意に変更することにより、柔軟な調停を行い、システム全体での処理効率を向上することができる。
以下に添付図面を参照して、この発明にかかる調停回路の好適な実施の形態を詳細に説明する。
(調停回路の構成)
まず、この発明の実施の形態にかかる調停回路の構成について説明する。図1は、この発明の実施の形態にかかる調停回路を備えた装置の要部の構成を示すブロック図である。図1に示すように、調停回路1は、初期値設定レジスタ10、優先度係数算出部11、優先度係数レジスタ12、優先度係数比較部13、優先順位判定部14、受付判定部15、非受付回数カウント部16、非受付回数レジスタ17、閾値レジスタ18および非受付回数比較部19を備えている。
調停回路1は、CPU(中央処理装置)2、データバス3aおよび複数のリクエスト要求元4,5,6,7に接続されている。説明の便宜上、必要がある場合には、複数のリクエスト要求元を、A、B、CおよびDとして区別し、それぞれの符号を4、5、6および7とする。各リクエスト要求元A4、リクエスト要求元B5、リクエスト要求元C6およびリクエスト要求元D7は、データバス3a,3b,3c,3d,3eを介して相互に接続されている。なお、リクエスト要求元の数は、3個以下でもよいし、5個以上でもよい。
初期値設定レジスタ10は、リクエスト要求元ごとに、CPU2からの書き込みによって設定された初期値を記憶する。初期値は、乗算係数a(n)、スコア初期値W0(n)およびリクエスト非受付時のインクリメント値(以下、インクリメント値とする)W1(n)である。ここで、「(n)」のnは、リクエスト要求元を識別する0、1、2または3の値であり、それぞれ、リクエスト要求元A4、リクエスト要求元B5、リクエスト要求元C6またはリクエスト要求元D7に対応する。
乗算係数a(n)は、リクエスト要求元からのリクエストに対して重み付けを行うための係数であり、例えば、0.5、1、1.5、2などの値である。スコア初期値W0(n)は、調停回路1がリセットされた直後、またはリクエストが受け付けられた直後のスコア値W(n)の設定値であり、例えば、0〜63の整数である。
インクリメント値W1(n)は、リクエストが受け付けられなかったときにスコア値W(n)に加算される値であり、例えば、0〜3の整数である。スコア値W(n)は、次の(1)式で表され、値が大きいほど優先度が高いことを表す。スコア初期値W0(n)は、例えば、0〜63の整数であり、63でフリーズする。
W(n)=W0(n)+W1(n) ・・・(1)
優先度係数算出部11は、初期値設定レジスタ10に記憶されている初期値に基づいて、リクエスト要求元ごとに、リクエストに対する調停優先度係数S(n)を計算する。調停優先度係数S(n)は、次の(2)式で求められる。
S(n)=a(n)×P(n)+W(n) ・・・(2)
ただし、P(n)は、リクエスト要求元からリクエストとともに通知される優先度であり、例えば、0〜10の整数である。つまり、リクエスト要求元は、リクエスト信号REQ(n)とともに、そのリクエストの優先度P(n)を優先度係数算出部11に通知する機能を有する。優先度係数算出部11は、リクエスト要求元から通知された優先度P(n)を受け取る機能を有する。
優先度係数レジスタ12は、リクエスト要求元ごとに、優先度係数算出部11により算出された調停優先度係数S(n)を記憶する。優先度係数比較部13は、複数のリクエスト要求元からのリクエストが競合する場合、優先度係数レジスタ12に記憶されている各リクエスト要求元の調停優先度係数S(n)を比較し、最も大きい調停優先度係数S(n)を選択する。優先度係数比較部13は、複数のリクエスト要求元について調停優先度係数S(n)が同じである場合、優先順位判定部14の判定に基づいて、最優先となる調停優先度係数S(n)を選択する。
優先順位判定部14は、予め、すべてのリクエスト要求元について決められた優先順位を記憶している。優先順位判定部14は、その優先順位に従って、優先度係数比較部13において調停優先度係数S(n)が同じであるために優先順位の判定対象とされた複数のリクエスト要求元について、優先順位を判定する。受付判定部15は、すべてのリクエスト要求元からリクエスト信号REQ(n)が供給される。受付判定部15は、優先度係数比較部13により選択されたリクエスト要求元からのリクエストを受け付け、そのリクエスト要求元にバス権を付与する。
非受付回数カウント部16は、リクエスト要求元ごとに、受付判定部15でリクエストが受け付けられない回数(非受付回数)を計数する。非受付回数レジスタ17は、リクエスト要求元ごとに、非受付回数カウント部16により計数された非受付回数の値Wcnt_reg(n)を記憶する。閾値レジスタ18は、リクエスト要求元ごとに、CPU2からの書き込みによって設定された非受付回数の閾値Wth_reg(n)を記憶する。
非受付回数比較部19は、リクエスト要求元ごとに、非受付回数レジスタ17に記憶されている非受付回数の値Wcnt_reg(n)と、閾値レジスタ18に記憶されている非受付回数の閾値Wth_reg(n)を比較する。非受付回数比較部19は、非受付回数の値Wcnt_reg(n)が非受付回数の閾値Wth_reg(n)に等しくなると、CPU2に、割り込みを通知する。
例えば、CPU2は、非受付回数比較部19から割り込みが通知されると、非受付回数レジスタ17を参照する。そして、CPU2は、非受付回数の値Wcnt_reg(n)が、先に閾値レジスタ18に設定した非受付回数の閾値Wth_reg(n)に等しくなったリクエスト要求元を特定し、そのリクエスト要求元が想定以上に待ち回数の多い状態にあると判断する。CPU2は、想定以上に待ち回数の多い状態にあると判断したリクエスト要求元について、乗算係数a(n)、スコア初期値W0(n)およびインクリメント値W1(n)のうちの1つ以上を大きな値に変更したり、非受付回数の閾値Wth_reg(n)を小さな値に変更する。
(調停処理の手順)
次に、この発明の実施の形態にかかる調停回路による処理手順について説明する。図2は、この発明の実施の形態にかかる調停回路による処理手順を示すフローチャートである。図2に示すように、調停処理が開始されると、まず、CPU2が、乗算係数a(n)、スコア初期値W0(n)、インクリメント値W1(n)および非受付回数の閾値Wth_reg(n)を設定する(ステップS1)。乗算係数a(n)、スコア初期値W0(n)およびインクリメント値W1(n)は、初期値設定レジスタ10に格納される。非受付回数の閾値Wth_reg(n)は、閾値レジスタ18に格納される。
次いで、優先度係数算出部11は、乗算係数a(n)、スコア初期値W0(n)およびインクリメント値W1(n)、並びにリクエスト要求元より出力された優先度P(n)に基づいて、調停優先度係数S(n)を算出し、優先度係数レジスタ12に格納する(ステップS2)。次いで、受付判定部15は、リクエスト要求元からリクエスト信号REQ(n)を受信する(ステップS3)。次いで、優先度係数比較部13は、優先度係数レジスタ12に格納された調停優先度係数S(n)の大小判定を実行する(ステップS4)。
判定の結果、最大となる調停優先度係数S(n)が1つのみである場合(ステップS5:Yes)には、受付判定部15は、その最大となる調停優先度係数S(n)に対応するリクエスト要求元に対して、リクエスト受付を実行し、バス権を付与する(ステップS7)。一方、ステップS5での判定の結果、最大となる調停優先度係数S(n)が1つでない場合(ステップS5:No)には、同じ値となった調停優先度係数S(n)について、予め設定されている調停優先度係数S(n)が同値時の優先順位にしたがって、最優先となる調停優先度係数S(n)を決定する(ステップS6)。そして、受付判定部15は、その最優先となる調停優先度係数S(n)に対応するリクエスト要求元に対して、リクエスト受付を実行し、バス権を付与する(ステップS7)。
次いで、リクエストが受け付けられたリクエスト要求元に対して、[S(n)=W0(n)]および[Wcnt_reg(n)=0]に設定する(ステップS8)。また、リクエストが受け付けられなかったリクエスト要求元に対して、[Wcnt_reg(n)=Wcnt_reg(n)+1]とする(ステップS9)。つまり、非受付回数の値Wcnt_reg(n)に1を加算する。
次いで、非受付回数の閾値Wth_reg(n)と非受付回数の値Wcnt_reg(n)を比較する(ステップS10)。その結果、[Wth_reg(n)=Wcnt_reg(n)]となるリクエスト要求元がある場合(ステップS11:Yes)には、CPU2に対する割り込みを発生させる(ステップS12)。そして、ステップS11で[Wth_reg(n)=Wcnt_reg(n)]となったリクエスト要求元について、ステップS1に戻り、乗算係数a(n)、スコア値W(n)、インクリメント値W1(n)および非受付回数の閾値Wth_reg(n)のいずれか1つ以上の値を変更する。変更後、ステップS2以降の処理を繰り返す。
一方、ステップS11で[Wth_reg(n)=Wcnt_reg(n)]とならなかったリクエスト要求元については(ステップS11:No)、リクエストが受け付けられなかったリクエスト要求元に対応する調停優先度係数S(n)に対して、スコア値W(n)を加算する。また、リクエスト要求元より出力された優先度P(n)に基づいて、調停優先度係数S(n)を算出し、優先度係数レジスタ12に格納する(ステップS13)。そして、ステップS3へ進み、ステップS3以降の処理を繰り返す。ステップS11では、リクエスト要求元ごとに、ステップS11でのYesまたはNoに応じて処理が分岐する。
(調停処理の具体例)
次に、リクエスト要求元がA、B、CおよびDの4つある場合を例にして、具体的な数値を挙げて説明する。まず、システムリセット後、予めCPU2側から初期値設定レジスタ10に、リクエスト要求元A4、リクエスト要求元B5、リクエスト要求元C6およびリクエスト要求元D7にそれぞれ対応する乗算係数a(n)、スコア初期値W0(n)およびインクリメント値W1(n)が設定される。ここでは、一例として、[a(0)=a(1)=a(2)=a(3)=1]、[W0(0)=W0(1)=2]、[W0(2)=W0(3)=3]、[W1(0)=3]、[W1(1)=W1(2)=1]および[W1(3)=2]とする。また、CPU2側から閾値レジスタ18に、非受付回数の閾値Wth_reg(n)として、[Wth_reg(0)=Wth_reg(1)=Wth_reg(2)=31]および[Wth_reg(3)=2]が設定される。
各値の設定終了後、受付判定部15は、周期的に、リクエスト要求元A4からのリクエスト信号REQ(0)、リクエスト要求元B5からのリクエスト信号REQ(1)、リクエスト要求元C6からのリクエスト信号REQ(2)およびリクエスト要求元D7からのリクエスト信号REQ(3)がH(ハイ)レベルになっているか否か、すなわちリクエストがあるか否かを判定する。以下、このリクエストの受け付けを判定するタイミングをリクエスト受付判定サイクルとする。
特に限定しないが、ここでは、初回にすべてのリクエスト要求元からリクエストがあるとする。このときの各リクエスト要求元からの優先度P(n)は、[P(0)=P(1)=P(2)=P(3)=0]であるとする。この場合、初回のリクエスト受付判定サイクルでは、リクエスト要求元A4、リクエスト要求元B5、リクエスト要求元C6およびリクエスト要求元D7のいずれについても、調停優先度係数S(n)に対するW1(n)のインクリメントがないので、優先度係数算出部11により、[S(0)=S(1)=2]および[S(2)=S(3)=3]となる。
次いで、優先度係数比較部13は、調停優先度係数S(n)の比較を行う。ここでは、上述したように、S(2)とS(3)が同じであるので、優先度係数比較部13は、優先順位判定部14を参照し、S(2)とS(3)のいずれを受け付けるかを判定する。例えば、優先順位判定部14には、調停優先度係数S(n)が同じである場合に、S(3)、S(2)、S(1)およびS(0)の順番でリクエストの受け付けを行うように予め決められているとする。従って、この例では、受付判定部15は、S(3)に対応するリクエスト信号REQ(3)を受け付け、このリクエスト信号REQ(3)の発信元であるリクエスト要求元D7にバス権を付与する。
リクエストが受け付けられたリクエスト要求元D7については、調停優先度係数S(3)にインクリメント値W1(3)が加算されないので、調停優先度係数S(3)は、3のままである。また、リクエスト要求元D7に対する非受付回数の値Wcnt_reg(3)は、0となる。一方、リクエストが受け付けられなかったA4、B5およびC6の各リクエスト要求元については、調停優先度係数S(0)、S(1)およびS(2)にそれぞれインクリメント値W1(0)、W1(1)およびW1(2)が加算されるので、[S(0)=5]、[S(1)=3]および[S(2)=4]となる。また、[Wcnt_reg(0)=Wcnt_reg(1)=Wcnt_reg(2)=1]となる。
次のリクエスト受付判定サイクルでは、すべてのリクエスト要求元からリクエストがあるとする。このときの各リクエスト要求元からの優先度P(n)は、[P(0)=P(1)=P(2)=P(3)=0]であるとする。この場合、S(0)が最も大きいので、受付判定部15は、S(0)に対応するリクエスト信号REQ(0)を受け付け、このリクエスト信号REQ(0)の発信元であるリクエスト要求元A4にバス権を付与する。
リクエストが受け付けられたリクエスト要求元A4については、これまでに調停優先度係数S(0)に加算されていたインクリメント値W1(0)による増分3が0になるので、調停優先度係数S(0)は、2となる。また、リクエスト要求元A4に対する非受付回数の値Wcnt_reg(0)は、0となる。一方、リクエストが受け付けられなかったB5、C6およびD7の各リクエスト要求元については、調停優先度係数S(1)、S(2)およびS(3)にそれぞれインクリメント値W1(1)、W1(2)およびW1(3)が加算されるので、[S(1)=4]および[S(2)=S(3)=5]となる。また、[Wcnt_reg(1)=Wcnt_reg(2)=2]および[Wcnt_reg(3)=1]となる。
このように、初回のリクエスト受付判定サイクルでの優先順位に対して、2回目のリクエスト受付判定サイクルでは、初回のリクエスト受付判定サイクルで選ばれなかったリクエスト要求元に対する優先順位が上がる。従って、複数のリクエスト要求元からのリクエストが競合する場合に、リクエストの受け付け頻度が平準化される。
さらに次のリクエスト受付判定サイクルにおいて、すべてのリクエスト要求元からリクエストがあるとする。その際、リクエスト要求元C6において、リクエスト要求元の判断で優先順位の高いリクエストが発生したため、優先度P(2)が10であるとする。それ以外の各リクエスト要求元からの優先度P(n)は、[P(0)=P(1)=P(3)=0]であるとする。このときの各リクエスト要求元の調停優先度係数S(n)は、[S(0)=2]、[S(1)=4]、[S(2)=15]および[S(3)=5]となる。従って、受付判定部15は、S(2)に対応するリクエスト信号REQ(2)を受け付け、このリクエスト信号REQ(2)の発信元であるリクエスト要求元C6にバス権を付与する。
リクエストが受け付けられたリクエスト要求元C6については、これまでに調停優先度係数S(2)に加算されていたインクリメント値W1(2)による増分2が0になり、かつ[a(2)×P(2)]による増分10が0になるので、調停優先度係数S(2)は、3となる。また、リクエスト要求元C6に対する非受付回数の値Wcnt_reg(2)は、0となる。一方、リクエストが受け付けられなかったA4、B5およびD7の各リクエスト要求元については、調停優先度係数S(0)、S(1)およびS(3)にそれぞれインクリメント値W1(0)、W1(1)およびW1(3)が加算されるので、[S(0)=S(1)=5]および[S(3)=7]となる。また、[Wcnt_reg(0)=1]、[Wcnt_reg(1)=3]および[Wcnt_reg(3)=2]となる。
このように、各リクエスト要求元から通知される優先度P(n)を考慮して調停優先度係数S(n)を求め、その大小比較によってリクエストの受け付け可否を判定するので、単にリクエストの受け付け頻度が平準化されるだけでなく、リクエストの重みや緊急性を考慮した調停が可能となる。つまり、リクエスト要求元が自ら調停の優先度を任意に変更することが可能となる。
ここまでの例では、非受付回数の値Wcnt_reg(n)が非受付回数の閾値Wth_reg(n)に等しくなることはなかったが、例えば、あるリクエスト受付判定サイクルにおいて、[Wcnt_reg(3)=Wth_reg(3)]になるとする。この場合、非受付回数比較部19は、CPU2に割り込みを通知する。CPU2は、この割り込みを通知されると、リクエスト要求元D7の待ち回数が想定以上に多いと判断する。そして、CPU2は、必要に応じて、リクエスト要求元D7のスコア初期値W0(3)やインクリメント値W1(3)などをより大きな値に変更することができる。
このように、調停回路1がCPU2への割り込み通知機能を有し、かつCPU2が任意のリクエスト要求元に対して設定値を変更する機能を有することによって、特定のリクエスト要求元からのリクエストが受け付けられない回数を想定回数以下に下げることができる。つまり、すべてのリクエスト要求元からのリクエストを、想定する待ち回数以下で受け付けるようにすることができる。以上により、様々な状況に応じて柔軟な調停を実現することができる。
本発明にかかる調停回路は、複数の機能ブロックが共通のバスを使用する場合の調停に適している。
この発明の実施の形態にかかる調停回路を備えた装置の要部の構成を示すブロック図である。 この発明の実施の形態にかかる調停回路による処理手順を示すフローチャートである。
符号の説明
a(n) 乗算係数
P(n) 優先度
REQ(n) リクエスト信号
S(n) 調停優先度係数
Wcnt_reg(n) 非受付回数の値
Wth_reg(n) 非受付回数の閾値
1 調停回路
4,5,6,7 リクエスト要求元
11 優先度係数算出部
13 優先度係数比較部
14 優先順位判定部
15 受付判定部
16 非受付回数カウント部
19 非受付回数比較部



Claims (6)

  1. 複数のリクエスト要求元からの各リクエストの調停優先度係数を比較する優先度係数比較手段と、
    前記複数のリクエストの存在を周期的に確認し、前記複数のリクエストのうち少なくともいずれか一つのリクエストの存在が確認される都度、前記優先度係数比較手段による比較結果に基づいて各リクエストの受け付けを判定する受付判定手段と
    リクエストごとに外部から設定された優先度および増加量に基づいて前記各リクエストの調停優先度係数を算出するとともに、前記受付判定手段によって受け付けられなかったリクエストについては、当該リクエストの増加量を前回の調停優先度係数に加算することで調停優先度係数を再算出する優先度係数算出手段と、
    リクエスト要求元ごとに、リクエストが受け付けられない回数を計数する非受付回数カウント手段と、
    リクエスト要求元ごとに、前記非受付回数カウント手段により計数された非受付回数の計数値と、外部から設定された非受付回数の閾値を比較する非受付回数比較手段と、を備え、
    前記非受付回数比較手段は、前記非受付回数の計数値が前記非受付回数の閾値に等しくなると、割り込みを発生して前記外部へ通知し、
    前記外部からの制御により、割り込みを発生されたリクエストの要求元についての前記増加量の増加または前記非受付回数の閾値の低下のうち何れか一方を実行することを特徴とする調停回路。
  2. 前記優先度係数算出手段により算出された2つ以上のリクエストについて調停優先度係数が同じである場合のリクエスト受け付けの優先順位を判定する優先順位判定手段、をさらに備えることを特徴とする請求項1に記載の調停回路。
  3. 前記非受付回数カウント手段は、前回のリクエストの受け付け判定によりリクエストが受け付けられたリクエスト要求元の非受付回数の計数値をリセットすることを特徴とする請求項1または2に記載の調停回路。
  4. 前記優先度係数算出手段は、前記受付判定手段によって受け付けられたリクエストについては、当該リクエストの増加量を前回の調停優先度係数に加算せずに前回の調停優先度係数を維持することを特徴とする請求項1〜のいずれか一つに記載の調停回路。
  5. 前記優先度係数算出手段は、リクエスト要求元ごとに外部から設定された係数を用いて各リクエスト要求元の調停優先度係数に重み付けを行うことを特徴とする請求項1〜のいずれか一つに記載の調停回路。
  6. 複数のリクエスト要求元からの各リクエストの調停優先度係数を比較する優先度係数比較部と、
    前記優先度係数比較部に機能的に接続され、前記複数のリクエストの存在を周期的に確認し、前記複数のリクエストのうち少なくともいずれか一つのリクエストの存在が確認される都度、前記優先度係数比較部による比較結果に基づいて各リクエストの受け付けを判定する受付判定部と
    前記受付判定部に機能的に接続され、リクエストごとに外部から設定された優先度および増加量に基づいて前記各リクエストの調停優先度係数を算出するとともに、前記受付判定部によって受け付けられなかったリクエストについては、当該リクエストの増加量を前回の調停優先度係数に加算することで調停優先度係数を再算出する優先度係数算出部と、
    リクエスト要求元ごとに、リクエストが受け付けられない回数を計数する非受付回数カウント部と、
    リクエスト要求元ごとに、前記非受付回数カウント部により計数された非受付回数の計数値と、外部から設定された非受付回数の閾値を比較する非受付回数比較部と、を備え、
    前記非受付回数比較部は、前記非受付回数の計数値が前記非受付回数の閾値に等しくなると、割り込みを発生して前記外部へ通知し、
    前記外部からの制御により、割り込みを発生されたリクエストの要求元についての前記増加量の増加または前記非受付回数の閾値の低下のうち何れか一方を実行することを特徴とする調停回路。
JP2006222335A 2006-08-17 2006-08-17 調停回路 Expired - Fee Related JP4915172B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006222335A JP4915172B2 (ja) 2006-08-17 2006-08-17 調停回路
US11/790,337 US7650451B2 (en) 2006-08-17 2007-04-25 Arbiter circuit
CNB2007100973449A CN100565488C (zh) 2006-08-17 2007-05-11 仲裁器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006222335A JP4915172B2 (ja) 2006-08-17 2006-08-17 調停回路

Publications (2)

Publication Number Publication Date
JP2008046892A JP2008046892A (ja) 2008-02-28
JP4915172B2 true JP4915172B2 (ja) 2012-04-11

Family

ID=39095057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006222335A Expired - Fee Related JP4915172B2 (ja) 2006-08-17 2006-08-17 調停回路

Country Status (3)

Country Link
US (1) US7650451B2 (ja)
JP (1) JP4915172B2 (ja)
CN (1) CN100565488C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4983160B2 (ja) * 2006-09-04 2012-07-25 富士通株式会社 動画像処理装置
US20090106058A1 (en) * 2007-10-17 2009-04-23 Yahoo! Inc. Assessing ad value
US7983171B2 (en) * 2008-09-30 2011-07-19 International Business Machines Corporation Method to manage path failure thresholds
US8027263B2 (en) 2008-09-30 2011-09-27 International Business Machines Corporation Method to manage path failure threshold consensus
CN101930417B (zh) * 2010-08-13 2012-10-10 北京飞利信科技股份有限公司 用于基于串行数据总线的流媒体传输系统终端设备中的仲裁器
CN110515871B (zh) * 2019-08-09 2021-05-25 苏州浪潮智能科技有限公司 一种中断方法、装置及fpga和存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313917A (ja) * 1992-05-06 1993-11-26 Nec Ibaraki Ltd 割込み制御回路
JPH0713923A (ja) * 1993-06-24 1995-01-17 Ricoh Co Ltd バス制御方法
US5778200A (en) * 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
US5956493A (en) * 1996-03-08 1999-09-21 Advanced Micro Devices, Inc. Bus arbiter including programmable request latency counters for varying arbitration priority
US6393505B1 (en) * 1999-01-06 2002-05-21 Dvdo, Inc. Methods and apparatus for data bus arbitration
JP2000201161A (ja) * 1999-01-08 2000-07-18 Nec Eng Ltd ア―ビトレ―ション制御回路
JP3407200B2 (ja) * 2000-08-08 2003-05-19 松下電器産業株式会社 アービトレーション装置および方法
JP2004126873A (ja) * 2002-10-01 2004-04-22 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム
US7062582B1 (en) * 2003-03-14 2006-06-13 Marvell International Ltd. Method and apparatus for bus arbitration dynamic priority based on waiting period
US7284080B2 (en) * 2003-07-07 2007-10-16 Sigmatel, Inc. Memory bus assignment for functional devices in an audio/video signal processing system

Also Published As

Publication number Publication date
CN100565488C (zh) 2009-12-02
US20080046611A1 (en) 2008-02-21
JP2008046892A (ja) 2008-02-28
US7650451B2 (en) 2010-01-19
CN101127021A (zh) 2008-02-20

Similar Documents

Publication Publication Date Title
JP4915172B2 (ja) 調停回路
KR100784385B1 (ko) 공유 자원에 대한 접근 요청을 중재하는 시스템 및 방법
US20070016709A1 (en) Bus control system and a method thereof
JP2003157227A (ja) バスアクセス調停装置及びバスアクセス調停方法
EP0454605A2 (en) Bus request device in a direct memory access (DMA) system
CN115129645A (zh) 一种基于总线的事务处理方法、系统、存储介质及设备
JP2004005677A (ja) 集積回路装置のバスアービター
US20120290745A1 (en) Dma transfer control device
JP2004078508A (ja) バス調停回路、バス調停方法およびそのプログラム
JPH0713923A (ja) バス制御方法
US7254661B2 (en) Methods, circuits, and computer program products for variable bus arbitration
JP2003006139A (ja) Dma転送装置
JP2000066995A (ja) バス調停方法および装置とその利用装置およびシステム
JP3082838B2 (ja) データ転送方法および装置、閾値調整方法および装置
US11842071B2 (en) Data transfer device and data transfer method
JP4601657B2 (ja) トラヒックシェーピング装置および方法
JP3407200B2 (ja) アービトレーション装置および方法
JP2005004563A (ja) Dma転送制御装置
JP3072168B2 (ja) メモリ動作調停回路
JP4282297B2 (ja) バス調停機能を備える装置及び数値制御装置
JP3151810B2 (ja) Dmaアービタ及びその調停方法
JPH10334042A (ja) バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体
JP2007026284A (ja) データ処理装置
CN113711192A (zh) 信息处理装置
JPS62264349A (ja) バス優先判定方式

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4915172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees