JP4906199B2 - 画像フォーマット変換前処理装置及び画像表示装置 - Google Patents
画像フォーマット変換前処理装置及び画像表示装置 Download PDFInfo
- Publication number
- JP4906199B2 JP4906199B2 JP2001247424A JP2001247424A JP4906199B2 JP 4906199 B2 JP4906199 B2 JP 4906199B2 JP 2001247424 A JP2001247424 A JP 2001247424A JP 2001247424 A JP2001247424 A JP 2001247424A JP 4906199 B2 JP4906199 B2 JP 4906199B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- signal
- image format
- image
- format conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル画像信号の画像フォーマットをディスプレイに適応した表示フォーマットに変換する画像フォーマット変換装置の前処理装置及び画像表示装置に関する。
【０００２】
【従来の技術】
液晶モニタ（ＬＣＤモニタ）、プラズマディスプレイ等のディスプレイを備えた画像表示装置には、ディスプレイの表示フォーマットと異なる画像信号が入力された場合に、その画像信号の画像フォーマットをディスプレイの表示フォーマットに変換するようにしたものがある。
【０００３】
ここで、画像フォーマットとは、画像信号が準拠している一画面あたりの水平ライン、垂直ライン数である。一方、ディスプレイの表示フォーマットとは、ディスプレイの画面の水平画素数、全水平ライン数をいう。
上記した画像表示装置は、画像信号の画像フォーマットをディスプレイの表示フォーマットに適応するように変換する画像フォーマット変換装置の前処理装置として、画像フォーマットを検出するための画像フォーマット検出装置を備えている。
【０００４】
入力される画像信号がアナログ信号の場合における従来の画像フォーマット変換前処理装置は、図１０に示すように、水平周波数検出部３１、垂直周波数検出部３２、ＰＬＬ部３３、分周部３４、全水平ライン数算出部３５及び信号判別部３６を備え、画像信号の水平同期信号ＨＤと垂直同期信号ＶＤとから水平画素数Ｎと全水平ライン数Ｍとを検出する。
【０００５】
以下、従来の画像フォーマット検出装置の検出動作について説明する。まず、水平周波数検出部３１で水平同期信号ＨＤの水平周波数を、また垂直周波数検出部３２で垂直同期信号ＶＤの垂直周波数を夫々検出して信号判別部３６に出力する。信号判別部３６では、水平周波数と垂直周波数とに対応する水平画素数Ｎが予めテーブルとして登録されており、このテーブルを参照しながら入力された水平周波数と垂直周波数に基づき水平画素数Ｎを特定する。
【０００６】
一方、分周部３４では、ＰＬＬ部３３から入力された信号を上記水平画素数Ｎを基に分周させる。ＰＬＬ部３３では、分周部３４で分周された信号と水平同期信号ＨＤとが同期するように、クロック信号を生成して分周部３４に出力する。そして、このクロック信号を水平基準信号として全水平ライン数算出部３５に出力する。
【０００７】
全水平ライン数算出部３５では、垂直同期信号ＶＤ間の水平基準信号の計数により算出され、この算出値を全水平ライン数Ｍとして信号判別部３６に出力し、信号判別部３６から全水平ライン数Ｍと水平画素数Ｎとが画像フォーマット変換装置に出力され、画像フォーマット変換に用いられる。
【０００８】
【発明が解決しようとする課題】
従来の画像フォーマット変換前処理装置、つまり画像フォーマット検出装置では、信号判別部３６に入力された水平周波数及び垂直周波数に基づき予め登録しておいたテーブルから水平画素数Ｎを特定するため、検出できる画像フォーマットの種類が限られ、テーブルに登録されていない画像信号が入力されると、その画像フォーマットを検出できないという問題がある。
【０００９】
特に、近年のデジタル放送の商業化に伴い、４８０インターレース、４８０プログレッシブ、１０８０インターレース等の多様な画像フォーマットを有する画像信号が現出したり、またコンピュータに接続されて各種の画像フォーマットを有するコンピュータ信号が入力されたりしている。
このように、デジタル画像信号の画像フォーマットが多様化する傾向が強く、従来の画像フォーマット検出装置ではデジタルの画像信号の画像フォーマットは検出できない。このため、多様化するデジタル画像信号の画像フォーマットを検出できる画像フォーマット検出装置の開発が急務となっている。
【００１０】
本発明は、上記のような問題点に鑑みてなされたものであり、デジタル画像信号の画像フォーマット変換装置の前処理装置であって、デジタルの画像信号がどのような画像フォーマットであっても、その画像フォーマットを正確に検出できる画像フォーマット変換前処理装置及びこれを用いた画像表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る画像フォーマット変換前処理装置は、デジタル画像信号の画像フォーマットをディスプレイに適応した表示フォーマットに変換する画像フォーマット変換装置の前処理装置であって、デジタル画像信号から水平同期信号とドットクロック信号とを抽出し、両信号から１水平ラインにおける水平画素数を算出する水平画素数算出手段と、前記ドットクロック信号を計数してその計数値が前記水平画素数になったときに、水平基準信号を発生させ、その水平基準信号と前記デジタル画像信号から抽出される垂直同期信号とから、１画面における全水平ライン数を算出する全水平ライン数算出手段と、前記水平画素数と前記全水平ライン数とを前記デジタル画像信号の画像フォーマットとして画像フォーマット変換装置に出力する画像フォーマット出力手段とを備えたことを特徴としている。
【００１２】
この構成によれば、画像信号の画像フォーマットの種類に拘わらず、前記デジタル画像信号のドットクロック信号と水平同期信号とから水平画素数を算出でき、この水平画素数とドットクロック信号とから水平基準信号を発生させ、この水平基準信号と垂直同期信号とから全水平ライン数を算出できる。
【００１３】
【発明の実施の形態】
以下、本発明に係る画像フォーマット変換前処理装置の実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
図１は本発明に係る画像フォーマット変換前処理装置が適用されたデジタル画像信号用の画像表示装置１、例えばカラーテレビジョン受像器であり、信号受信部２、音声信号増幅部３、スピーカ４、画像信号増幅部５、画像フォーマット検出部６、画像フォーマット変換部７、表示駆動部８及びディスプレイ９を備え、ディスプレイ９の表示フォーマットと異なる画像信号が入力されると、その画像フォーマットが表示フォーマットに適応するように画像フォーマット変換部７で変換される。
【００１４】
信号受信部２は、搬送波で変調された信号をアンテナ等により受信し、所定のチャンネルを選局し復調した後に、音声信号と画像信号とに分離する。分離された音声信号は、音声信号増幅部３で増幅され、スピーカ４により再生される。他方、画像信号は、画像信号増幅部５により増幅されて画像フォーマット検出部６に出力される。このとき、画像信号から、水平同期信号ＨＤ、ドットクロック信号ＣＬＫ、垂直同期信号ＶＤ及び画像データ信号が抽出される。
【００１５】
画像フォーマット検出部６は、画像フォーマット変換前処理部であって、画像フォーマット変換部７と対で設けられており、デジタル画像信号の画像フォーマット、つまり水平画素数Ｎと全水平ライン数Ｍとを検出する。
ディスプレイ９は、例えば液晶表示パネルで、その表示フォーマットが、例えば、１０８０Ｐ（全水平ライン数：１０８０、水平画素数：１９２０）である。画像フォーマット変換部７では、画像フォーマット検出部６で検出された画像フォーマットに基づいて、画像データ信号を補間したり、間引きしたりする画像処理を施して、１０８０Ｐの表示フォーマットに変換し、表示駆動部８に出力する。
【００１６】
表示駆動部８では、画像フォーマット変換部７で変換された画像データ信号に基づき、ＬＣＤ駆動してディスプレイ９に画像を表示するようになっている。なお、ディスプレイ９は液晶表示パネル以外、例えばＰＤＰ（プラズマディスプレイ）を使用しても良い。
（画像フォーマット検出部の構成）
画像フォーマット検出部６は、デジタルの画像信号のドットクロック信号ＣＬＫ、水平同期信号ＨＤ及び垂直同期信号ＶＤから水平画素数Ｎ及び全水平ライン数Ｍを常時検出する。
【００１７】
図２は、画像フォーマット検出部６の構成を示すブロック図である。この画像フォーマット検出部６は、水平画素数算出部１１、水平基準パルス発生部１２、全水平ライン数算出部１３、画素数保持部１４、ライン数保持部１５及びフォーマット出力部１６を備えている。
水平画素数算出部１１は、水平同期信号ＨＤとドットクロック信号ＣＬＫとから水平画素数Ｎを算出して、画素数保持部１４に出力する。具体的には、水平画素数算出部１１は、水平同期信号ＨＤを検出すると、リセットして後続するドットクロック信号ＣＬＫの計数を行うドットクロックカウンタ部１７と、次の水平同期信号ＨＤを検出する直前のドットクロックカウンタ部１７の計数値を水平画素数Ｎとして出力する水平画素数取得部１８とを備えている。
【００１８】
画素数保持部１４では、水平画素数取得部１８から出力された水平画素数Ｎを保持し、またフォーマット出力部１６は、画素数保持部１４に保持された水平画素数Ｎを水平基準パルス発生部１２に出力する。
水平基準パルス発生部１２では、ドットクロック信号ＣＬＫと、フォーマット出力部１６から出力された水平画素数Ｎとにより、全水平ライン数を求めるための基準となる水平基準信号を連続して発生させて、全水平ライン数算出部１３に出力する。具体的には、水平基準パルス発生部１２は、ドットクロック信号ＣＬＫを計数してその計数値が水平画素数Ｎになる毎に、水平基準パルスＰＳを発生する。
【００１９】
全水平ライン数算出部１３は、水平基準パルスＰＳと垂直同期信号ＶＤとから全水平ライン数Ｍを算出して、ライン数保持部１５に出力する。具体的には、全水平ライン数算出部１３は、垂直同期信号ＶＤを検出すると、リセットして後続する水平基準パルスＰＳの計数を行う基準パルスカウンタ部１９と、次の垂直同期信号ＶＤを検出する直前の基準パルスカウンタ部１９の計数値を全水平ライン数Ｍとして出力する全水平ライン数取得部２０とを備えている。
【００２０】
ライン数保持部１５では、全水平ライン数取得部２０から出力された全水平ライン数Ｍを保持する。フォーマット出力部１６は、画素数保持部１４内に保持された水平画素数Ｎと、ライン数保持部１５内に保持された全水平ライン数Ｍとを取り出して画像フォーマット変換部７に出力する。
なお、水平画素数Ｎ及び全水平ライン数Ｍとがフォーマット出力部１６から画像フォーマット変換部７に出力されると、フォーマット出力部１６からクリア信号が画素数保持部１４及びライン数保持部１５に出力され、各保持部１４，１５に保持されている水平画素数Ｎ及び全水平ライン数Ｍがクリアされる。
【００２１】
（画像フォーマット検出部の動作説明）
上記画像フォーマット検出部６の検出動作について、入力された画像信号の画像フォーマットが、例えば７２０Ｐ（全水平ライン数：７５０、水平画素数：１６５０、ブログレッシブ方式）として以下に説明する。図３は画像フォーマットの検出時のタイムチャートである。まず、ドットクロックカウンタ部１７では、水平同期信号ＨＤの検出によりカウンタをリセットした後、次の水平同期信号ＨＤが検出されるまで、後続するドットクロック信号ＣＬＫを順次計数する。
【００２２】
水平画素数取得部１８では、次の水平同期信号ＨＤを検出する直前に、ドットクロックカウンタ部１７が計数したドットクロック数「１６５０」を取得する。この取得したドットクロック数は、水平同期信号ＨＤの１周期Ｔ１に計数されたドットクロック数であり、１水平ラインの水平画素数Ｎに対応し、画素数保持部１４に保持される。
【００２３】
フォーマット出力部１６では，画素数保持部１４に保持されている水平画素数Ｎを水平基準パルス発生部１２に出力する。水平基準パルス発生部１２では、ドットクロック信号ＣＬＫを計数した計数値が、フォーマット出力部１６から出力された水平画素数Ｎと一致する毎に、水平基準パルスＰＳを発生させて全水平ライン数算出部１３の基準パルスカウンタ部１９に出力する。
【００２４】
基準パルスカウンタ部１９では、垂直同期信号ＶＤの検出によりカウンタをリセットした後、次の垂直同期信号ＶＤが検出されるまで、後続する水平基準パルスＰＳを順次計数する。
全水平ライン数取得部２０では、次の垂直同期信号ＶＤを検出する直前に、基準パルスカウンタ部１９が計数している水平基準パルス数「７５０」を取得する。この取得した水平基準パルス数は、垂直同期信号ＶＤの１周期Ｔ２に計数された水平基準パルス数であり、１画面における全水平ライン数Ｍに対応し、ライン数保持部１５に保持される。
【００２５】
フォーマット出力部１６では、画素数保持部１４から水平画素数Ｎを、ライン数保持部１５から全水平ライン数Ｍを夫々取り出して画像フォーマットとして画像フォーマット変換部７に出力する。
上記構成の画像フォーマット変換部７の前処理部としての画像フォーマット検出部６は、ドットクロック信号ＣＬＫ、水平同期信号ＨＤ及び垂直同期信号ＶＤにより、水平画素数Ｎと全水平ライン数Ｍを算出するので、画像信号がどのような画像フォーマットであってもその画像フォーマットを検出できる。
【００２６】
また、水平画素数算出部１１は、水平同期信号ＨＤを検出すると、リセットして後続するドットクロック信号ＣＬＫの計数を行うドットクロックカウンタ部１７を備え、次の水平同期信号ＨＤを検出する直前のドットクロックカウンタ部１７の計数値を水平画素数Ｎとして出力するので、正確な水平画素数Ｎを取得できる。
【００２７】
さらに、全水平ライン数算出部１３は、垂直同期信号ＶＤを検出すると、リセットして後続する水平基準パルスＰＳの計数を行う基準パルスカウンタ部１９を備え、次の垂直同期信号ＶＤを検出する直前の基準パルスカウンタ部１９の計数値を全水平ライン数Ｍとして出力するので、正確な全水平ライン数Ｍを取得できる。
また、画像フォーマット検出部６は、画像信号から画像フォーマットを常時検出しているので、画像信号が、他の画像フォーマットに切り替わっても、新しい画像フォーマットを直ちに検出することができる。
【００２８】
（第２の実施の形態）
図４は第２の実施の形態を例示するブロック図であり、図５は、第２の実施の形態における各信号のタイムチャートを示す図である。本実施の形態は、上記第１の実施の形態に、垂直同期信号ＶＤに対して遅延させた遅延信号ＤＣを発生させる遅延信号発生部２１を設け、この遅延信号ＤＣを画素数保持部１４に出力するようにしたものである。
【００２９】
遅延信号発生部２１は、図５に示すように、垂直同期信号ＶＤに対して、１水平ラインを走査する期間以上、つまり、垂直同期信号ＶＤを検出した後の、少なくとも水平同期信号ＨＤの１周期分の期間をおいて遅延信号ＤＣを発生させる。画素数保持部１４では、遅延信号発生部２１の発生する遅延信号ＤＣを受信した後に、期間Ｔ１に水平画素数算出部１１から出力される水平画素数Ｎを保持する。即ち、画素数保持部１４では、遅延信号発生部２１からの遅延信号ＤＣを受信するまで、水平画素数算出部１１から出力された水平画素数Ｎを保持しないようになっている。
【００３０】
特に、画面上の画素の走査位置が、画面の最下位の水平ラインから最上位の水平ラインに戻る（帰線）期間、所謂、垂直ブランキング期間では、画像信号が、画像データ信号を含んでいない非標準信号となっており、画像信号によっては、水平同期信号ＨＤが２倍の周波数になったり、また水平同期信号ＨＤがなかったりする場合があり、垂直同期信号ＶＤ直後の水平同期信号ＨＤが不安定となることがある。
【００３１】
しかし、上記構成において、例えば垂直同期信号ＶＤ直後を除くように遅延信号ＤＣを発生させれば、例えば、水平同期信号ＨＤが垂直同期信号ＶＤ直後で不安定になったとしても、画素数保持部１４は、遅延信号ＤＣの受信後に入力された水平画素数Ｎを保持するので、正確な水平画素数Ｎを得ることができる。
また、水平基準パルス発生部１２では、遅延信号ＤＣ発生後に画素数保持部１４で保持された水平画素数Ｎを用いて水平基準パルスＰＳを発生させている。このため、この水平基準パルスＰＳと垂直同期信号ＶＤとを利用して全水平ライン数算出部２０で全水平ライン数Ｍが算出されるので、例えば、遅延信号ＤＣの発生前に水平同期信号ＨＤが不安定になっても、正確な全水平ライン数Ｍを取得できる。
【００３２】
（第３の実施の形態）
図６は第３の実施の形態を例示するブロック図であり、図７は第３の実施の形態における各信号のタイムチャートを示す図である。本実施の形態は、上記第１の実施の形態に、垂直同期信号ＶＤの１周期期間（以下、「１垂直期間」という。）を検出する垂直期間検出部２２と、この垂直期間検出部２２で検出された１垂直期間に対応する期間Ｔ１に水平画素数取得部１８から出力された水平画素数Ｎを平均化して画素数保持部１４に出力する平均値算出部２３とを備えたものである。
【００３３】
このように構成することにより、例えばドットクロック信号ＣＬＫ及び／又は水平同期信号ＨＤが不安定になった場合でも、１垂直期間に算出した水平画素数Ｎを平均化しているので、精度の高い水平画素数Ｎを取得することができる。
しかも、水平基準パルス発生部１２では、上記の水平画素数Ｎを用いて水平基準パルスＰＳを発生させ、この水平基準パルスＰＳと垂直同期信号ＶＤとを利用して全水平ライン数算出部２０から全水平ライン数Ｍが算出されるので、正確な全水平ライン数Ｍを取得できる。なお、平均値算出部２３の算出結果が整数でなく小数の場合は、例えば四捨五入している。
【００３４】
（第４の実施の形態）
図８は第４の実施の形態を例示するブロック図であり、図９は第４の実施の形態における各信号のタイムチャートを示す図である。本実施の形態では、水平同期信号ＨＤ及び垂直同期信号ＶＤに基づいて垂直ゲートパルスＧＳを発生させる垂直ゲートパルス発生部２４を備え、平均値算出部２３は垂直ゲートパルスＧＳの期間に検出された水平画素数Ｎを平均化するものである。
【００３５】
垂直ゲートパルス発生部２４では、垂直同期信号ＶＤの１周期分の期間内であって、少なくとも水平同期信号ＨＤの２周期分の期間を含み且つ垂直ブランキング期間を除くように、垂直ゲートパルスＧＳを発生させる。
垂直ゲートパルス発生部２４は、例えば、垂直同期信号ＶＤを検出すると水平同期信号ＨＤを計数して、その計数値が「２」になるとオン状態にし、計数値が「２０」になるとオフ状態にして垂直ゲートパルスＧＳを発生させている。
【００３６】
このように構成することにより、水平画素数Ｎは、垂直ブランキング期間を外した期間、つまり垂直ゲートパルスＧＳに対応する期間Ｔ１に水平画素数算出部１１で算出されるので、垂直ブランキング期間の水平同期信号ＨＤが不安定になっても、影響を受けることは無く、さらに、この期間中に算出された水平画素数Ｎを平均値算出部２３で平均化しているので、より精度の高い水平画素数Ｎを取得することができる。
【００３７】
なお、上記の各実施の形態における画像フォーマット検出部６では、画素数保持部１４で保持された水平画素数Ｎをフォーマット出力部１６から取り出して水平基準パルス発生部１２に出力しているが、水平基準パルス発生部１２が直接画素数保持部１４から水平画素数Ｎを取り出しても良い。
また、各実施の形態における画像フォーマット検出部６は、カラーテレビジョン受像器に適用し手いるが、例えば、コンピュータ用のモニタ、ビデオテープ再生装置、ビデオテープ再生用の画像表示装置に提供しても良い。
【００３８】
【発明の効果】
以上のように、本発明に係る画像フォーマット変換前処理装置は、デジタル画像信号の画像フォーマットをディスプレイに適応した表示フォーマットに変換する画像フォーマット変換装置の前処理装置であって、デジタル画像信号から水平同期信号とドットクロック信号とを抽出し、両信号から１水平ラインにおける水平画素数を算出する水平画素数算出手段と、前記ドットクロック信号を計数してその計数値が前記水平画素数になったときに、水平基準信号を発生させ、その水平基準信号と前記デジタル画像信号から抽出される垂直同期信号とから、１画面における全水平ライン数を算出する全水平ライン数算出手段と、前記水平画素数と前記全水平ライン数とを前記デジタル画像信号の画像フォーマットとして画像フォーマット変換装置に出力する画像フォーマット出力手段とを備えているので、デジタルの画像信号から水平画素数と全水平ライン数とを算出でき、デジタルの画像信号がどのような画像フォーマットであっても、その画像フォーマットを正確に検出できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における画像表示装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態における画像フォーマット検出部の構成を示すブロック図である。
【図３】本発明の第１の実施の形態におけるタイムチャートを示す図である。
【図４】本発明の第２の実施の形態における画像フォーマット検出部の構成を示すブロック図である。
【図５】本発明の第２の実施の形態におけるタイムチャートを示す図である。
【図６】本発明の第３の実施の形態における画像フォーマット検出部の構成を示すブロック図である。
【図７】本発明の第３の実施の形態におけるタイムチャートを示す図である。
【図８】本発明の第４の実施の形態における画像フォーマット検出部の構成を示すブロック図である。
【図９】本発明の第４の実施の形態におけるタイムチャートを示す図である。
【図１０】従来技術における画像フォーマット検出部の構成を示すブロック図である。
【符号の説明】
１ 画像表示装置
６ 画像フォーマット検出部
７ 画像フォーマット変換部
８ 表示駆動部
９ ディスプレイ
１１ 水平画素数算出部
１２ 水平基準パルス発生部
１３ 全水平ライン数算出部
１４ 画素数保持部
１５ ライン数保持部
１６ フォーマット出力部
１７ ドットクロックカウンタ部
１８ 水平画素数取得部
１９ 基準パルスカウンタ部
２０ 全水平ライン数取得部
２１ 遅延信号発生部
２２ 垂直期間検出部
２３ 平均値算出部
２４ 垂直ゲートパルス発生部
【発明の属する技術分野】
本発明は、デジタル画像信号の画像フォーマットをディスプレイに適応した表示フォーマットに変換する画像フォーマット変換装置の前処理装置及び画像表示装置に関する。
【０００２】
【従来の技術】
液晶モニタ（ＬＣＤモニタ）、プラズマディスプレイ等のディスプレイを備えた画像表示装置には、ディスプレイの表示フォーマットと異なる画像信号が入力された場合に、その画像信号の画像フォーマットをディスプレイの表示フォーマットに変換するようにしたものがある。
【０００３】
ここで、画像フォーマットとは、画像信号が準拠している一画面あたりの水平ライン、垂直ライン数である。一方、ディスプレイの表示フォーマットとは、ディスプレイの画面の水平画素数、全水平ライン数をいう。
上記した画像表示装置は、画像信号の画像フォーマットをディスプレイの表示フォーマットに適応するように変換する画像フォーマット変換装置の前処理装置として、画像フォーマットを検出するための画像フォーマット検出装置を備えている。
【０００４】
入力される画像信号がアナログ信号の場合における従来の画像フォーマット変換前処理装置は、図１０に示すように、水平周波数検出部３１、垂直周波数検出部３２、ＰＬＬ部３３、分周部３４、全水平ライン数算出部３５及び信号判別部３６を備え、画像信号の水平同期信号ＨＤと垂直同期信号ＶＤとから水平画素数Ｎと全水平ライン数Ｍとを検出する。
【０００５】
以下、従来の画像フォーマット検出装置の検出動作について説明する。まず、水平周波数検出部３１で水平同期信号ＨＤの水平周波数を、また垂直周波数検出部３２で垂直同期信号ＶＤの垂直周波数を夫々検出して信号判別部３６に出力する。信号判別部３６では、水平周波数と垂直周波数とに対応する水平画素数Ｎが予めテーブルとして登録されており、このテーブルを参照しながら入力された水平周波数と垂直周波数に基づき水平画素数Ｎを特定する。
【０００６】
一方、分周部３４では、ＰＬＬ部３３から入力された信号を上記水平画素数Ｎを基に分周させる。ＰＬＬ部３３では、分周部３４で分周された信号と水平同期信号ＨＤとが同期するように、クロック信号を生成して分周部３４に出力する。そして、このクロック信号を水平基準信号として全水平ライン数算出部３５に出力する。
【０００７】
全水平ライン数算出部３５では、垂直同期信号ＶＤ間の水平基準信号の計数により算出され、この算出値を全水平ライン数Ｍとして信号判別部３６に出力し、信号判別部３６から全水平ライン数Ｍと水平画素数Ｎとが画像フォーマット変換装置に出力され、画像フォーマット変換に用いられる。
【０００８】
【発明が解決しようとする課題】
従来の画像フォーマット変換前処理装置、つまり画像フォーマット検出装置では、信号判別部３６に入力された水平周波数及び垂直周波数に基づき予め登録しておいたテーブルから水平画素数Ｎを特定するため、検出できる画像フォーマットの種類が限られ、テーブルに登録されていない画像信号が入力されると、その画像フォーマットを検出できないという問題がある。
【０００９】
特に、近年のデジタル放送の商業化に伴い、４８０インターレース、４８０プログレッシブ、１０８０インターレース等の多様な画像フォーマットを有する画像信号が現出したり、またコンピュータに接続されて各種の画像フォーマットを有するコンピュータ信号が入力されたりしている。
このように、デジタル画像信号の画像フォーマットが多様化する傾向が強く、従来の画像フォーマット検出装置ではデジタルの画像信号の画像フォーマットは検出できない。このため、多様化するデジタル画像信号の画像フォーマットを検出できる画像フォーマット検出装置の開発が急務となっている。
【００１０】
本発明は、上記のような問題点に鑑みてなされたものであり、デジタル画像信号の画像フォーマット変換装置の前処理装置であって、デジタルの画像信号がどのような画像フォーマットであっても、その画像フォーマットを正確に検出できる画像フォーマット変換前処理装置及びこれを用いた画像表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る画像フォーマット変換前処理装置は、デジタル画像信号の画像フォーマットをディスプレイに適応した表示フォーマットに変換する画像フォーマット変換装置の前処理装置であって、デジタル画像信号から水平同期信号とドットクロック信号とを抽出し、両信号から１水平ラインにおける水平画素数を算出する水平画素数算出手段と、前記ドットクロック信号を計数してその計数値が前記水平画素数になったときに、水平基準信号を発生させ、その水平基準信号と前記デジタル画像信号から抽出される垂直同期信号とから、１画面における全水平ライン数を算出する全水平ライン数算出手段と、前記水平画素数と前記全水平ライン数とを前記デジタル画像信号の画像フォーマットとして画像フォーマット変換装置に出力する画像フォーマット出力手段とを備えたことを特徴としている。
【００１２】
この構成によれば、画像信号の画像フォーマットの種類に拘わらず、前記デジタル画像信号のドットクロック信号と水平同期信号とから水平画素数を算出でき、この水平画素数とドットクロック信号とから水平基準信号を発生させ、この水平基準信号と垂直同期信号とから全水平ライン数を算出できる。
【００１３】
【発明の実施の形態】
以下、本発明に係る画像フォーマット変換前処理装置の実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
図１は本発明に係る画像フォーマット変換前処理装置が適用されたデジタル画像信号用の画像表示装置１、例えばカラーテレビジョン受像器であり、信号受信部２、音声信号増幅部３、スピーカ４、画像信号増幅部５、画像フォーマット検出部６、画像フォーマット変換部７、表示駆動部８及びディスプレイ９を備え、ディスプレイ９の表示フォーマットと異なる画像信号が入力されると、その画像フォーマットが表示フォーマットに適応するように画像フォーマット変換部７で変換される。
【００１４】
信号受信部２は、搬送波で変調された信号をアンテナ等により受信し、所定のチャンネルを選局し復調した後に、音声信号と画像信号とに分離する。分離された音声信号は、音声信号増幅部３で増幅され、スピーカ４により再生される。他方、画像信号は、画像信号増幅部５により増幅されて画像フォーマット検出部６に出力される。このとき、画像信号から、水平同期信号ＨＤ、ドットクロック信号ＣＬＫ、垂直同期信号ＶＤ及び画像データ信号が抽出される。
【００１５】
画像フォーマット検出部６は、画像フォーマット変換前処理部であって、画像フォーマット変換部７と対で設けられており、デジタル画像信号の画像フォーマット、つまり水平画素数Ｎと全水平ライン数Ｍとを検出する。
ディスプレイ９は、例えば液晶表示パネルで、その表示フォーマットが、例えば、１０８０Ｐ（全水平ライン数：１０８０、水平画素数：１９２０）である。画像フォーマット変換部７では、画像フォーマット検出部６で検出された画像フォーマットに基づいて、画像データ信号を補間したり、間引きしたりする画像処理を施して、１０８０Ｐの表示フォーマットに変換し、表示駆動部８に出力する。
【００１６】
表示駆動部８では、画像フォーマット変換部７で変換された画像データ信号に基づき、ＬＣＤ駆動してディスプレイ９に画像を表示するようになっている。なお、ディスプレイ９は液晶表示パネル以外、例えばＰＤＰ（プラズマディスプレイ）を使用しても良い。
（画像フォーマット検出部の構成）
画像フォーマット検出部６は、デジタルの画像信号のドットクロック信号ＣＬＫ、水平同期信号ＨＤ及び垂直同期信号ＶＤから水平画素数Ｎ及び全水平ライン数Ｍを常時検出する。
【００１７】
図２は、画像フォーマット検出部６の構成を示すブロック図である。この画像フォーマット検出部６は、水平画素数算出部１１、水平基準パルス発生部１２、全水平ライン数算出部１３、画素数保持部１４、ライン数保持部１５及びフォーマット出力部１６を備えている。
水平画素数算出部１１は、水平同期信号ＨＤとドットクロック信号ＣＬＫとから水平画素数Ｎを算出して、画素数保持部１４に出力する。具体的には、水平画素数算出部１１は、水平同期信号ＨＤを検出すると、リセットして後続するドットクロック信号ＣＬＫの計数を行うドットクロックカウンタ部１７と、次の水平同期信号ＨＤを検出する直前のドットクロックカウンタ部１７の計数値を水平画素数Ｎとして出力する水平画素数取得部１８とを備えている。
【００１８】
画素数保持部１４では、水平画素数取得部１８から出力された水平画素数Ｎを保持し、またフォーマット出力部１６は、画素数保持部１４に保持された水平画素数Ｎを水平基準パルス発生部１２に出力する。
水平基準パルス発生部１２では、ドットクロック信号ＣＬＫと、フォーマット出力部１６から出力された水平画素数Ｎとにより、全水平ライン数を求めるための基準となる水平基準信号を連続して発生させて、全水平ライン数算出部１３に出力する。具体的には、水平基準パルス発生部１２は、ドットクロック信号ＣＬＫを計数してその計数値が水平画素数Ｎになる毎に、水平基準パルスＰＳを発生する。
【００１９】
全水平ライン数算出部１３は、水平基準パルスＰＳと垂直同期信号ＶＤとから全水平ライン数Ｍを算出して、ライン数保持部１５に出力する。具体的には、全水平ライン数算出部１３は、垂直同期信号ＶＤを検出すると、リセットして後続する水平基準パルスＰＳの計数を行う基準パルスカウンタ部１９と、次の垂直同期信号ＶＤを検出する直前の基準パルスカウンタ部１９の計数値を全水平ライン数Ｍとして出力する全水平ライン数取得部２０とを備えている。
【００２０】
ライン数保持部１５では、全水平ライン数取得部２０から出力された全水平ライン数Ｍを保持する。フォーマット出力部１６は、画素数保持部１４内に保持された水平画素数Ｎと、ライン数保持部１５内に保持された全水平ライン数Ｍとを取り出して画像フォーマット変換部７に出力する。
なお、水平画素数Ｎ及び全水平ライン数Ｍとがフォーマット出力部１６から画像フォーマット変換部７に出力されると、フォーマット出力部１６からクリア信号が画素数保持部１４及びライン数保持部１５に出力され、各保持部１４，１５に保持されている水平画素数Ｎ及び全水平ライン数Ｍがクリアされる。
【００２１】
（画像フォーマット検出部の動作説明）
上記画像フォーマット検出部６の検出動作について、入力された画像信号の画像フォーマットが、例えば７２０Ｐ（全水平ライン数：７５０、水平画素数：１６５０、ブログレッシブ方式）として以下に説明する。図３は画像フォーマットの検出時のタイムチャートである。まず、ドットクロックカウンタ部１７では、水平同期信号ＨＤの検出によりカウンタをリセットした後、次の水平同期信号ＨＤが検出されるまで、後続するドットクロック信号ＣＬＫを順次計数する。
【００２２】
水平画素数取得部１８では、次の水平同期信号ＨＤを検出する直前に、ドットクロックカウンタ部１７が計数したドットクロック数「１６５０」を取得する。この取得したドットクロック数は、水平同期信号ＨＤの１周期Ｔ１に計数されたドットクロック数であり、１水平ラインの水平画素数Ｎに対応し、画素数保持部１４に保持される。
【００２３】
フォーマット出力部１６では，画素数保持部１４に保持されている水平画素数Ｎを水平基準パルス発生部１２に出力する。水平基準パルス発生部１２では、ドットクロック信号ＣＬＫを計数した計数値が、フォーマット出力部１６から出力された水平画素数Ｎと一致する毎に、水平基準パルスＰＳを発生させて全水平ライン数算出部１３の基準パルスカウンタ部１９に出力する。
【００２４】
基準パルスカウンタ部１９では、垂直同期信号ＶＤの検出によりカウンタをリセットした後、次の垂直同期信号ＶＤが検出されるまで、後続する水平基準パルスＰＳを順次計数する。
全水平ライン数取得部２０では、次の垂直同期信号ＶＤを検出する直前に、基準パルスカウンタ部１９が計数している水平基準パルス数「７５０」を取得する。この取得した水平基準パルス数は、垂直同期信号ＶＤの１周期Ｔ２に計数された水平基準パルス数であり、１画面における全水平ライン数Ｍに対応し、ライン数保持部１５に保持される。
【００２５】
フォーマット出力部１６では、画素数保持部１４から水平画素数Ｎを、ライン数保持部１５から全水平ライン数Ｍを夫々取り出して画像フォーマットとして画像フォーマット変換部７に出力する。
上記構成の画像フォーマット変換部７の前処理部としての画像フォーマット検出部６は、ドットクロック信号ＣＬＫ、水平同期信号ＨＤ及び垂直同期信号ＶＤにより、水平画素数Ｎと全水平ライン数Ｍを算出するので、画像信号がどのような画像フォーマットであってもその画像フォーマットを検出できる。
【００２６】
また、水平画素数算出部１１は、水平同期信号ＨＤを検出すると、リセットして後続するドットクロック信号ＣＬＫの計数を行うドットクロックカウンタ部１７を備え、次の水平同期信号ＨＤを検出する直前のドットクロックカウンタ部１７の計数値を水平画素数Ｎとして出力するので、正確な水平画素数Ｎを取得できる。
【００２７】
さらに、全水平ライン数算出部１３は、垂直同期信号ＶＤを検出すると、リセットして後続する水平基準パルスＰＳの計数を行う基準パルスカウンタ部１９を備え、次の垂直同期信号ＶＤを検出する直前の基準パルスカウンタ部１９の計数値を全水平ライン数Ｍとして出力するので、正確な全水平ライン数Ｍを取得できる。
また、画像フォーマット検出部６は、画像信号から画像フォーマットを常時検出しているので、画像信号が、他の画像フォーマットに切り替わっても、新しい画像フォーマットを直ちに検出することができる。
【００２８】
（第２の実施の形態）
図４は第２の実施の形態を例示するブロック図であり、図５は、第２の実施の形態における各信号のタイムチャートを示す図である。本実施の形態は、上記第１の実施の形態に、垂直同期信号ＶＤに対して遅延させた遅延信号ＤＣを発生させる遅延信号発生部２１を設け、この遅延信号ＤＣを画素数保持部１４に出力するようにしたものである。
【００２９】
遅延信号発生部２１は、図５に示すように、垂直同期信号ＶＤに対して、１水平ラインを走査する期間以上、つまり、垂直同期信号ＶＤを検出した後の、少なくとも水平同期信号ＨＤの１周期分の期間をおいて遅延信号ＤＣを発生させる。画素数保持部１４では、遅延信号発生部２１の発生する遅延信号ＤＣを受信した後に、期間Ｔ１に水平画素数算出部１１から出力される水平画素数Ｎを保持する。即ち、画素数保持部１４では、遅延信号発生部２１からの遅延信号ＤＣを受信するまで、水平画素数算出部１１から出力された水平画素数Ｎを保持しないようになっている。
【００３０】
特に、画面上の画素の走査位置が、画面の最下位の水平ラインから最上位の水平ラインに戻る（帰線）期間、所謂、垂直ブランキング期間では、画像信号が、画像データ信号を含んでいない非標準信号となっており、画像信号によっては、水平同期信号ＨＤが２倍の周波数になったり、また水平同期信号ＨＤがなかったりする場合があり、垂直同期信号ＶＤ直後の水平同期信号ＨＤが不安定となることがある。
【００３１】
しかし、上記構成において、例えば垂直同期信号ＶＤ直後を除くように遅延信号ＤＣを発生させれば、例えば、水平同期信号ＨＤが垂直同期信号ＶＤ直後で不安定になったとしても、画素数保持部１４は、遅延信号ＤＣの受信後に入力された水平画素数Ｎを保持するので、正確な水平画素数Ｎを得ることができる。
また、水平基準パルス発生部１２では、遅延信号ＤＣ発生後に画素数保持部１４で保持された水平画素数Ｎを用いて水平基準パルスＰＳを発生させている。このため、この水平基準パルスＰＳと垂直同期信号ＶＤとを利用して全水平ライン数算出部２０で全水平ライン数Ｍが算出されるので、例えば、遅延信号ＤＣの発生前に水平同期信号ＨＤが不安定になっても、正確な全水平ライン数Ｍを取得できる。
【００３２】
（第３の実施の形態）
図６は第３の実施の形態を例示するブロック図であり、図７は第３の実施の形態における各信号のタイムチャートを示す図である。本実施の形態は、上記第１の実施の形態に、垂直同期信号ＶＤの１周期期間（以下、「１垂直期間」という。）を検出する垂直期間検出部２２と、この垂直期間検出部２２で検出された１垂直期間に対応する期間Ｔ１に水平画素数取得部１８から出力された水平画素数Ｎを平均化して画素数保持部１４に出力する平均値算出部２３とを備えたものである。
【００３３】
このように構成することにより、例えばドットクロック信号ＣＬＫ及び／又は水平同期信号ＨＤが不安定になった場合でも、１垂直期間に算出した水平画素数Ｎを平均化しているので、精度の高い水平画素数Ｎを取得することができる。
しかも、水平基準パルス発生部１２では、上記の水平画素数Ｎを用いて水平基準パルスＰＳを発生させ、この水平基準パルスＰＳと垂直同期信号ＶＤとを利用して全水平ライン数算出部２０から全水平ライン数Ｍが算出されるので、正確な全水平ライン数Ｍを取得できる。なお、平均値算出部２３の算出結果が整数でなく小数の場合は、例えば四捨五入している。
【００３４】
（第４の実施の形態）
図８は第４の実施の形態を例示するブロック図であり、図９は第４の実施の形態における各信号のタイムチャートを示す図である。本実施の形態では、水平同期信号ＨＤ及び垂直同期信号ＶＤに基づいて垂直ゲートパルスＧＳを発生させる垂直ゲートパルス発生部２４を備え、平均値算出部２３は垂直ゲートパルスＧＳの期間に検出された水平画素数Ｎを平均化するものである。
【００３５】
垂直ゲートパルス発生部２４では、垂直同期信号ＶＤの１周期分の期間内であって、少なくとも水平同期信号ＨＤの２周期分の期間を含み且つ垂直ブランキング期間を除くように、垂直ゲートパルスＧＳを発生させる。
垂直ゲートパルス発生部２４は、例えば、垂直同期信号ＶＤを検出すると水平同期信号ＨＤを計数して、その計数値が「２」になるとオン状態にし、計数値が「２０」になるとオフ状態にして垂直ゲートパルスＧＳを発生させている。
【００３６】
このように構成することにより、水平画素数Ｎは、垂直ブランキング期間を外した期間、つまり垂直ゲートパルスＧＳに対応する期間Ｔ１に水平画素数算出部１１で算出されるので、垂直ブランキング期間の水平同期信号ＨＤが不安定になっても、影響を受けることは無く、さらに、この期間中に算出された水平画素数Ｎを平均値算出部２３で平均化しているので、より精度の高い水平画素数Ｎを取得することができる。
【００３７】
なお、上記の各実施の形態における画像フォーマット検出部６では、画素数保持部１４で保持された水平画素数Ｎをフォーマット出力部１６から取り出して水平基準パルス発生部１２に出力しているが、水平基準パルス発生部１２が直接画素数保持部１４から水平画素数Ｎを取り出しても良い。
また、各実施の形態における画像フォーマット検出部６は、カラーテレビジョン受像器に適用し手いるが、例えば、コンピュータ用のモニタ、ビデオテープ再生装置、ビデオテープ再生用の画像表示装置に提供しても良い。
【００３８】
【発明の効果】
以上のように、本発明に係る画像フォーマット変換前処理装置は、デジタル画像信号の画像フォーマットをディスプレイに適応した表示フォーマットに変換する画像フォーマット変換装置の前処理装置であって、デジタル画像信号から水平同期信号とドットクロック信号とを抽出し、両信号から１水平ラインにおける水平画素数を算出する水平画素数算出手段と、前記ドットクロック信号を計数してその計数値が前記水平画素数になったときに、水平基準信号を発生させ、その水平基準信号と前記デジタル画像信号から抽出される垂直同期信号とから、１画面における全水平ライン数を算出する全水平ライン数算出手段と、前記水平画素数と前記全水平ライン数とを前記デジタル画像信号の画像フォーマットとして画像フォーマット変換装置に出力する画像フォーマット出力手段とを備えているので、デジタルの画像信号から水平画素数と全水平ライン数とを算出でき、デジタルの画像信号がどのような画像フォーマットであっても、その画像フォーマットを正確に検出できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における画像表示装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態における画像フォーマット検出部の構成を示すブロック図である。
【図３】本発明の第１の実施の形態におけるタイムチャートを示す図である。
【図４】本発明の第２の実施の形態における画像フォーマット検出部の構成を示すブロック図である。
【図５】本発明の第２の実施の形態におけるタイムチャートを示す図である。
【図６】本発明の第３の実施の形態における画像フォーマット検出部の構成を示すブロック図である。
【図７】本発明の第３の実施の形態におけるタイムチャートを示す図である。
【図８】本発明の第４の実施の形態における画像フォーマット検出部の構成を示すブロック図である。
【図９】本発明の第４の実施の形態におけるタイムチャートを示す図である。
【図１０】従来技術における画像フォーマット検出部の構成を示すブロック図である。
【符号の説明】
１ 画像表示装置
６ 画像フォーマット検出部
７ 画像フォーマット変換部
８ 表示駆動部
９ ディスプレイ
１１ 水平画素数算出部
１２ 水平基準パルス発生部
１３ 全水平ライン数算出部
１４ 画素数保持部
１５ ライン数保持部
１６ フォーマット出力部
１７ ドットクロックカウンタ部
１８ 水平画素数取得部
１９ 基準パルスカウンタ部
２０ 全水平ライン数取得部
２１ 遅延信号発生部
２２ 垂直期間検出部
２３ 平均値算出部
２４ 垂直ゲートパルス発生部
Claims (8)
- デジタル画像信号の画像フォーマットをディスプレイに適応した表示フォーマットに変換する画像フォーマット変換装置の前処理装置であって、
デジタル画像信号から水平同期信号とドットクロック信号とを抽出し、両信号から１水平ラインにおける水平画素数を算出する水平画素数算出手段と、
前記ドットクロック信号を計数してその計数値が前記水平画素数になったときに発生する水平基準信号と前記デジタル画像信号から抽出される垂直同期信号とから、１画面における全水平ライン数を算出する全水平ライン数算出手段と、
前記水平画素数と前記全水平ライン数とを前記デジタル画像信号の画像フォーマットとして画像フォーマット変換装置に出力する画像フォーマット出力手段とを備えたことを特徴とする画像フォーマット変換前処理装置。 - 前記水平画素数算出手段は、前記水平同期信号を検出すると、リセットして後続するドットクロック信号の計数を行うドットクロックカウンタ部を備え、
次の水平同期信号を検出する直前の前記ドットクロックカウンタ部の計数値を水平画素数として出力することを特徴とする請求項１に記載の画像フォーマット変換前処理装置。 - 前記全水平ライン数算出手段は、前記垂直同期信号を検出すると、リセットして後続する水平基準信号の計数を行う水平基準信号カウンタ部を備え、
次の垂直同期信号を検出する直前の前記水平基準信号カウンタ部の計数値を全水平ライン数として出力することを特徴とする請求項１又は２に記載の画像フォーマット変換前処理装置。 - 垂直同期信号に対して所定期間以上遅延させた遅延信号を発生させる遅延信号発生手段と、
前記遅延信号の受信後に、前記水平画素数算出手段から出力される水平画素数を保持するデータ保持手段とを備え、
前記水平基準信号は、水平基準信号発生手段より発生され、当該水平基準信号発生手段は、前記ドットクロック信号の計数値が前記データ保持手段に保持された水平画素数になったときに、水平基準信号を発生することを特徴とする請求項１から３の何れかに記載の画像フォーマット変換前処理装置。 - 前記水平画素数算出手段は、前記水平同期信号を検出するたびに、水平画素数を算出するように構成されており、所定期間内に前記水平画素数算出手段で算出された水平画素数の平均値を求める平均値算出手段を備え、
前記水平基準信号は、水平基準信号発生手段より発生され、当該水平基準信号発生手段は、前記ドットクロック信号の計数値が前記平均値算出手段で算出された水平画素数になったときに、水平基準信号を発生することを特徴とする請求項１から３の何れかに記載の画像フォーマット変換前処理装置。 - 前記所定期間が、前記垂直同期信号の１周期分の期間であることを特徴とする請求項５に記載の画像フォーマット変換前処理装置。
- 前記所定期間が、前記垂直同期信号の１周期分の期間内であって、少なくとも前記水平同期信号の２周期分の期間を含み且つ垂直ブランキング期間を除いた期間であることを特徴とする請求項５に記載の画像フォーマット変換前処理装置。
- 画像を表示するディスプレイと、デジタル画像信号の画像フォーマットを前記ディスプレイに適応した表示フォーマットに変換する画像フォーマット変換手段と、前記画像フォーマット変換手段の前処理装置である画像フォーマット変換前処理装置と、前記画像フォーマット変換手段により画像フォーマットが変換された画像信号を前記ディスプレイに表示させる表示駆動手段とを備えた画像表示装置であって、前記画像フォーマット変換前処理手段として、請求項１から７の何れかに記載の画像フォーマット変換前処理装置が用いられていることを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001247424A JP4906199B2 (ja) | 2001-08-16 | 2001-08-16 | 画像フォーマット変換前処理装置及び画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001247424A JP4906199B2 (ja) | 2001-08-16 | 2001-08-16 | 画像フォーマット変換前処理装置及び画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003058136A JP2003058136A (ja) | 2003-02-28 |
| JP4906199B2 true JP4906199B2 (ja) | 2012-03-28 |
Family
ID=19076770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001247424A Expired - Lifetime JP4906199B2 (ja) | 2001-08-16 | 2001-08-16 | 画像フォーマット変換前処理装置及び画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4906199B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7359007B2 (en) * | 2004-10-12 | 2008-04-15 | Mediatek Inc. | System for format conversion using clock adjuster and method of the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3474120B2 (ja) * | 1999-01-11 | 2003-12-08 | 株式会社メガチップス | スキャンコンバータ及びスキャンコンバート方法 |
| JP2000305555A (ja) * | 1999-04-19 | 2000-11-02 | Sony Corp | 画像表示装置 |
| JP3647338B2 (ja) * | 1999-11-11 | 2005-05-11 | 富士通株式会社 | 画像信号解像度変換方法及び装置 |
-
2001
- 2001-08-16 JP JP2001247424A patent/JP4906199B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003058136A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268061B1 (ko) | 비디오 포맷 모드 검출기 | |
| EP1158481B1 (en) | A video display apparatus and display method | |
| US20120026156A1 (en) | Display Timing Control Circuit and Method Thereof | |
| CN104754272B (zh) | 一种vga全分辨率锁定显示系统及方法 | |
| JPH11289500A (ja) | アナログ画像信号の信号処理方法 | |
| WO2004107746A1 (ja) | デジタルインターフェイスデコード受信装置 | |
| US6297850B1 (en) | Sync signal generating apparatus and method for a video signal processor | |
| JP2002290767A (ja) | 映像及び音声の時間合わせ装置及び時間合わせ方法 | |
| JP4906199B2 (ja) | 画像フォーマット変換前処理装置及び画像表示装置 | |
| JP3442322B2 (ja) | ディスプレイ装置及びその駆動方法 | |
| JP2974301B2 (ja) | トリガ生成回路及び波形表示装置 | |
| EP1326429A2 (en) | Automatic detection of synchronisation signal polarity in video timing and generation of blanking period signal indicator from sync information | |
| US8587722B1 (en) | System and method for automatically controlling the phase of a clock signal for sampling an HDTV signal | |
| US7382413B2 (en) | Apparatus and method of extracting sync signal from analog composite video signal | |
| KR100705835B1 (ko) | 해상도 판단 장치 및 해상도 판단 방법 | |
| JPH11219157A (ja) | サンプリングクロック制御装置 | |
| US7321397B2 (en) | Composite color frame identifier system and method | |
| US7010214B2 (en) | Apparatus and method for detecting video cassette recorder signals | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| CN111277725B (zh) | 视讯自动侦测相位同步系统及方法 | |
| JP2002218278A (ja) | 同期分離回路および方法、表示装置および方法、ならびに、信号処理装置および方法 | |
| KR100362156B1 (ko) | 디지털 티브이의 영상 모드 검출 장치 및 방법 | |
| JP3748223B2 (ja) | 同期信号変換回路及び画像表示装置並びにそれらの方法 | |
| KR20050062676A (ko) | 디지털 텔레비전의 영상모드판별장치 및 그 방법 | |
| JP2000165775A (ja) | 波形整形装置及びこれを具備した表示装置、並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4906199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| EXPY | Cancellation because of completion of term |