JP4905186B2 - プリント基板の設計方法、設計プログラム及び設計装置 - Google Patents
プリント基板の設計方法、設計プログラム及び設計装置 Download PDFInfo
- Publication number
- JP4905186B2 JP4905186B2 JP2007058558A JP2007058558A JP4905186B2 JP 4905186 B2 JP4905186 B2 JP 4905186B2 JP 2007058558 A JP2007058558 A JP 2007058558A JP 2007058558 A JP2007058558 A JP 2007058558A JP 4905186 B2 JP4905186 B2 JP 4905186B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- input
- circuit
- unit gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
前記入力手段により入力された情報と前記データベースに蓄積された情報とを用いて情報処理を行う処理手段と、を備えたプリント基板の設計装置の設計方法であって、
前記処理手段は、
入力された前記電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択し、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出し、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出し、
前記算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成する、ことを特徴とする。
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
前記入力手段により入力された情報と前記データベースに蓄積された情報とを用いて情報処理を行う処理手段と、を備えたプリント基板の設計装置の設計方法であって、
前記処理手段は、
入力された電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択し、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出し、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出し、
前記算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出し、
集積回路電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより集積回路電源端子の電源電流スペクトラムを計算し、計算された前記集積回路電源端子の電源電流スペクトラムの最大値と、前記集積回路電源端子の電源電流スペクトラムが最大値となるときの周波数での、入力された測定電源電流スペクトラムの電流値と、から補正係数を算出し、
前記算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する、ことを特徴とする。
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
前記入力手段により入力された情報と前記データベースに蓄積された情報とを用いて情報処理を行う処理手段とを備えたコンピュータに、
入力された前記電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択する処理と、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出する処理と、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出する処理と、
前記算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成する処理とを実行させるための、プリント基板の設計プログラムである。
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
前記入力手段により入力された情報と前記データベースに蓄積された情報とを用いて情報処理を行う処理手段とを備えたコンピュータに、
入力された前記電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択する処理と、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出する処理と、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出する処理と、
前記算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出する処理と、
集積回路電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより集積回路電源端子の電源電流スペクトラムを計算し、計算された前記集積回路電源端子の電源電流スペクトラムの最大値と、前記集積回路電源端子の電源電流スペクトラムが最大値となるときの周波数での、入力された測定電源電流スペクトラムの電流値と、から補正係数を算出する処理と、
前記算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する処理とを実行させるための、プリント基板の設計プログラムである。
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
入力された前記電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択する手段と、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出する手段と、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出する手段と、
前記算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成する手段とを有することを特徴とする。
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
入力された前記電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択する手段と、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出する手段と、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出する手段と、
前記算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出する手段と、
集積回路電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより集積回路電源端子の電源電流スペクトラムを計算し、計算された前記集積回路電源端子の電源電流スペクトラムの最大値と、前記集積回路電源端子の電源電流スペクトラムが最大値となるときの周波数での、入力された測定電源電流スペクトラムの電流値と、から補正係数を算出する手段と、
前記算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する手段とを有することを特徴とする。
図2は、本発明の第1の実施形態の概略を示す図である。本実施の形態のLSI電源モデル作成処理を実現する手段の構成、処理の順序及び関連情報を説明するブロック図である。
本実施の形態は、LSIの電源電流スペクトラム情報が得られた場合の最良形態である。
次に、具体的な実施例を用いて本発明を実施するための最良の形態の動作を説明する。
0.1ns 0.0mA
0.5ns 7.5mA
0.7ns 20.5mA
0.9ns 0.0mA
iGfall(t)=0.0ns 0.0mA
0.2ns 0.0mA
0.5ns 10.5mA
0.6ns 20.5mA
0.8ns 0.0mA
次に、平均電流値計算手段302において、入力情報のクロック周波数24MHzと電流波形iG(t)の時間積分値から単位ゲート回路の平均電流IGaveを計算する。
=(6.350e−12 + 5.175e−12)×2.4e+7
=0.2766mA
電流比算出、モデル導出手段303において、前記IGaveと入力情報のLSI平均電流値187mAから電流比RLが
RL=187÷0.2766=676
と計算され、単位ゲートの電源電流波形iG(t)と電流比RLからLSI電源モデルの電流モデルiL(t)が以下のように導出される。
0.1ns 0.00A
0.5ns 5.07A
0.7ns 13.86A
0.9ns 0.00A
20.8ns 0.00A
21.0ns 0.00A
21.3ns 7.10A
21.4ns 13.86A
21.6ns 0.00A
41.6ns 0.00A
図5は、本発明の第2の実施形態に対応するLSI電源モデル作成処理手順を示す図である。
iL(t)= 0.0ns 0.00A
0.1ns 0.00A
0.5ns 4.06A
0.7ns 11.09A
0.9ns 0.00A
20.8ns 0.00A
21.0ns 0.00A
21.3ns 5.68A
21.4ns 11.09A
21.6ns 0.00A
41.6ns 0.00A
102、202 LSIデータベース
103、203 電流比算出手段
104、205 モデル導出手段
105、206 LSI電源モデル
204 補正係数算出手段
301 電源電流波形選択手段
302 平均電流値算出手段
303 LSI電源モデル導出手段
401 LSI電源電流スペクトラム計算手段
402 LSI電源電流スペクトラム測定データ
403 補正係数算出手段
404 モデル導出手段
11 電流記述モデル
12 並列アドミタンス
13 LSIチップ電源モデル
14 電源分配回路
15 電源端子
16 グラウンド端子
Claims (6)
- 集積回路の入力情報として、電源電圧、クロック周波数、及び前記集積回路の平均電流値を入力するための入力手段と、
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
前記入力手段により入力された情報と前記データベースに蓄積された情報とを用いて情報処理を行う処理手段と、を備えたプリント基板の設計装置の設計方法であって、
前記処理手段は、
入力された前記電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択し、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出し、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出し、
前記算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成する、プリント基板の設計装置の設計方法。 - 集積回路の入力情報として、電源電圧、クロック周波数、前記集積回路の平均電流値、及び測定電源電流スペクトラムを入力するための入力手段と、
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
前記入力手段により入力された情報と前記データベースに蓄積された情報とを用いて情報処理を行う処理手段と、を備えたプリント基板の設計装置の設計方法であって、
前記処理手段は、
入力された電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択し、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出し、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出し、
前記算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出し、
集積回路電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより集積回路電源端子の電源電流スペクトラムを計算し、計算された前記集積回路電源端子の電源電流スペクトラムの最大値と、前記集積回路電源端子の電源電流スペクトラムが最大値となるときの周波数での、入力された測定電源電流スペクトラムの電流値と、から補正係数を算出し、
前記算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する、プリント基板の設計装置の設計方法。 - 集積回路の入力情報として、電源電圧、クロック周波数、及び前記集積回路の平均電流値を入力するための入力手段と、
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
前記入力手段により入力された情報と前記データベースに蓄積された情報とを用いて情報処理を行う処理手段とを備えたコンピュータに、
入力された前記電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択する処理と、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出する処理と、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出する処理と、
前記算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成する処理とを実行させるための、プリント基板の設計プログラム。 - 集積回路の入力情報として、電源電圧、クロック周波数、前記集積回路の平均電流値、及び測定電源電流スペクトラムを入力するための入力手段と、
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
前記入力手段により入力された情報と前記データベースに蓄積された情報とを用いて情報処理を行う処理手段とを備えたコンピュータに、
入力された前記電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択する処理と、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出する処理と、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出する処理と、
前記算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出する処理と、
集積回路電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより集積回路電源端子の電源電流スペクトラムを計算し、計算された前記集積回路電源端子の電源電流スペクトラムの最大値と、前記集積回路電源端子の電源電流スペクトラムが最大値となるときの周波数での、入力された測定電源電流スペクトラムの電流値と、から補正係数を算出する処理と、
前記算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する処理とを実行させるための、プリント基板の設計プログラム。 - 集積回路の入力情報として、電源電圧、クロック周波数、及び前記集積回路の平均電流値を入力するための入力手段と、
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
入力された前記電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択する手段と、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出する手段と、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出する手段と、
前記算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成する手段とを有することを特徴とするプリント基板の設計装置。 - 集積回路の入力情報として、電源電圧、クロック周波数、前記集積回路の平均電流値、及び測定電源電流スペクトラムを入力するための入力手段と、
電源電圧ごとの単位ゲート回路の電流波形を蓄積するデータベースと、
入力された前記電源電圧に基づいて前記データベースから前記単位ゲート回路の電流波形を選択する手段と、
選択された前記電流波形と入力された前記クロック周波数とから単位ゲート回路の平均電流値を算出する手段と、
前記算出された単位ゲート回路の平均電流値に対する、入力された前記集積回路の平均電流値の比を算出する手段と、
前記算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出する手段と、
集積回路電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより集積回路電源端子の電源電流スペクトラムを計算し、計算された前記集積回路電源端子の電源電流スペクトラムの最大値と、前記集積回路電源端子の電源電流スペクトラムが最大値となるときの周波数での、入力された測定電源電流スペクトラムの電流値と、から補正係数を算出する手段と、
前記算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する手段とを有することを特徴とするプリント基板の設計装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058558A JP4905186B2 (ja) | 2007-03-08 | 2007-03-08 | プリント基板の設計方法、設計プログラム及び設計装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058558A JP4905186B2 (ja) | 2007-03-08 | 2007-03-08 | プリント基板の設計方法、設計プログラム及び設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008225542A JP2008225542A (ja) | 2008-09-25 |
JP4905186B2 true JP4905186B2 (ja) | 2012-03-28 |
Family
ID=39844140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007058558A Expired - Fee Related JP4905186B2 (ja) | 2007-03-08 | 2007-03-08 | プリント基板の設計方法、設計プログラム及び設計装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4905186B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4355930B2 (ja) * | 2004-03-18 | 2009-11-04 | 日本電気株式会社 | 半導体集積回路電源モデル作成方法、プログラムおよび情報処理装置 |
JP4237133B2 (ja) * | 2004-12-02 | 2009-03-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法および半導体装置の設計プログラム |
-
2007
- 2007-03-08 JP JP2007058558A patent/JP4905186B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008225542A (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7689944B2 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
US20060048081A1 (en) | System and method for modeling an integrated circuit system | |
US20060218514A1 (en) | Power supply analysis method and program product for executing the same | |
CN101533426A (zh) | 电子电路基板的电源杂音解析方法、系统以及程序 | |
KR100398850B1 (ko) | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 | |
US9507906B2 (en) | Metal interconnect modeling | |
CN109214023B (zh) | 一种工艺设计工具包的测试方法及装置 | |
JP2008112383A (ja) | 半導体集積回路設計方法、および設計プログラム | |
JP4320220B2 (ja) | 電源ノイズ解析方法 | |
JP4905186B2 (ja) | プリント基板の設計方法、設計プログラム及び設計装置 | |
JP2009140265A (ja) | 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム | |
US7882468B2 (en) | Integrated circuit device evaluation device, evaluation method, and evaluation program | |
US6959250B1 (en) | Method of analyzing electromagnetic interference | |
JP4539376B2 (ja) | 伝送信号波形解析方法及びプログラム | |
Badaroglu et al. | Clock-skew-optimization methodology for substrate-noise reduction with supply-current folding | |
US7107198B2 (en) | Automatic generation of reduced-size circuit models including inductive interaction | |
US20060190859A1 (en) | Negative bias temperature instability modeling | |
JP2009042905A (ja) | 集積回路装置のノイズ解析方法、集積回路装置のノイズ解析システム、集積回路装置、電子機器、集積回路装置のノイズ解析プログラム及び情報記憶媒体 | |
US8302055B2 (en) | Semiconductor device design support apparatus and semiconductor device design support method | |
Li et al. | Development and validation of a microcontroller model for EMC | |
Fizeşan et al. | Pre-layout power integrity analysis in the design flow of a PCB | |
Guerra-Gómez et al. | Sensitivity analysis in the optimal sizing of analog ICs by evolutionary algorithms | |
JP2013190937A (ja) | 半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法 | |
Zhou et al. | On chip circuit model for accurate mid-frequency simultaneous switching noise prediction | |
JP2009251755A (ja) | 電源ノイズモデル生成方法、電源ノイズモデル生成プログラム、及び電源ノイズモデル生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080620 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100907 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |