JP2008225542A - プリント基板の設計方法、設計プログラム及び設計装置 - Google Patents
プリント基板の設計方法、設計プログラム及び設計装置 Download PDFInfo
- Publication number
- JP2008225542A JP2008225542A JP2007058558A JP2007058558A JP2008225542A JP 2008225542 A JP2008225542 A JP 2008225542A JP 2007058558 A JP2007058558 A JP 2007058558A JP 2007058558 A JP2007058558 A JP 2007058558A JP 2008225542 A JP2008225542 A JP 2008225542A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- gate circuit
- model
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 43
- 238000013461 design Methods 0.000 claims abstract description 27
- 238000001228 spectrum Methods 0.000 claims description 25
- 238000012937 correction Methods 0.000 claims description 21
- 238000004088 simulation Methods 0.000 claims description 14
- 238000009826 distribution Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 6
- 238000011161 development Methods 0.000 abstract description 2
- 238000004364 calculation method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 4
- 238000009795 derivation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Abstract
【課題】ＰＣＢの開発初期段階において、設計概略情報を用いてＬＳＩ電源モデルを作成できるようにすることを目的とする。
【解決手段】電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択し、電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出し、集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出し、算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成することを特徴とする。
【選択図】図１
【解決手段】電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択し、電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出し、集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出し、算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成することを特徴とする。
【選択図】図１
Description
本発明は、プリント基板の設計方法、設計プログラム及び設計装置に関し、特に、入手困難なＬＳＩ個別の詳細設計情報である全回路接続情報を必要としないプリント基板の設計方法、設計プログラム及び設計装置に関する。
電子機器に搭載されるＰＣＢ（Printed Circuit Board）の設計段階において、ＥＭＩ（不要電磁放射）やＰＣＢ電源系の電圧変動などの電源ノイズシミュレーション（回路解析）にＬＳＩ（Large Scale Integration）電源モデルが用いられる。
このＬＳＩ電源モデルは、図６(ａ)のように、ＬＳＩ電源端子間にアクティブな素子である動作部１１（図６(ｂ)においては電流源の記述）に、パッシブな素子である等価アドミタンス１２が並列に接続されている構造が一般的である。回路解析においては、図６(ｂ)のように、ＬＳＩ電源モデル１３を異なる二つの電源端子（図６(ｂ)における１５、１６）間の電源分配回路１４に接続して使用する。
この電源分配回路には、ＰＣＢ上の配線、パッケージ（以下、ＰＫＧと表記する）、デカップリングコンデンサ、ヴィア、ＬＳＩチップ内電源配線等が含まれる。
従来のＬＳＩ電源モデル作成方法の一例が、特許文献１に記載されている。
図７に示すように、この従来のＬＳＩ電源モデル作成方法は、ＬＳＩの全回路接続情報から、モデル等価回路の容量値、トランジスタ寸法などの各パラメータを導出する手段から構成される。この等価回路を用いて、図６(ａ)に示すようなＬＳＩ電源モデルのスイッチング電流を表すモデルを作成することができる。
また、特許文献２には、シミュレーションの実行によってＬＳＩの電源電流の波形を解析し、ノイズ量が多いブロックまたはインスタンスを抽出し、ブロックまたはインスタンスに対して、設計段階に応じて、電源ノイズ削減処理を行い、再度解析を行い、ノイズ量が所定の値より小さくなるまで解析し、インスタンスの抽出と電源ノイズ削減処理を繰り返すＬＳＩの設計支援方法が開示されている。
特許文献３には、基本回路ブロックの等価回路となる電源モデル、電源モデルの素子のパラメータ値を算出するために予めパラメータ値が設定された基本ゲート回路、基本回路ブロックと基本ゲート回路の対応表、および基本回路ブロックの種類毎に異なる素子構成の情報を格納し、半導体集積回路に含まれる基本回路ブロックの種類の情報を含む回路情報が入力されると、基本回路ブロックに対応する基本ゲート回路を対応表から選択し、基本回路ブロックの電流波形である実電流波形と基本ゲート回路の電流波形であるモデル電流波形を求め、実電流波形とモデル電流波形との比の値を算出し、基本ゲート回路の素子のパラメータ値と比の値とに応じて電源モデルの素子のパラメータ値を求める技術が開示されている。
特開２００１−２２２５７３号公報
特開２００５−１９６８０２号公報
特開２００５−２６７１９１号公報
しかしながら、上記の技術では、ＰＣＢの設計段階では入手困難なＬＳＩ個別の詳細設計情報である全回路接続情報を必要としていた。
そこで、本発明は、ＰＣＢの開発初期段階において、設計概略情報を用いてＬＳＩ電源モデルを作成できるようにすることを目的とする。
本発明は、上記課題を解決するための手段として、電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択し、該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出し、集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出し、該算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成することを特徴とする。
また、本発明は、電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択し、該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出し、集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出し、該算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出し、ＬＳＩ電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより計算されるＬＳＩ電源端子の電源電流スペクトラムと、測定電源電流スペクトラムの値が最大になる周波数の電流値と、前記ＬＳＩ電源端子の電源電流スペクトラムの最大値と、から補正係数を算出し、該算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成することを特徴とする。
また、本発明は、電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択する処理と、該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出する処理と、集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出する処理と、該算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成する処理とを有することを特徴とする。
また、本発明は、電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択する処理と、該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出する処理と、集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出する処理と、該算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出する処理と、ＬＳＩ電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより計算されるＬＳＩ電源端子の電源電流スペクトラムと、測定電源電流スペクトラムの値が最大になる周波数の電流値と、前記ＬＳＩ電源端子の電源電流スペクトラムの最大値と、から補正係数を算出する処理と、該算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する処理とを有することを特徴とする。
また、本発明は、電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択する手段と、該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出する手段と、集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出する手段と、該算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成する手段とを有することを特徴とする。
また、本発明は、電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択する手段と、該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出する手段と、集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出する手段と、該算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出する手段と、ＬＳＩ電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより計算されるＬＳＩ電源端子の電源電流スペクトラムと、測定電源電流スペクトラムの値が最大になる周波数の電流値と、前記ＬＳＩ電源端子の電源電流スペクトラムの最大値と、から補正係数を算出する手段と、
該算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する手段とを有することを特徴とする。
該算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する手段とを有することを特徴とする。
本発明によれば、ＰＣＢの設計段階において、ＬＳＩ個別の電源電圧、見積平均電流値、動作クロック周波数といった設計概略情報とＬＳＩ共通のデータベースとしての単位ゲート回路のスイッチング動作電源電流波形とから電源ノイズシミュレーションに用いるＬＳＩ電源モデルが作成できる。
その理由は、ＰＣＢの設計情報であるＬＳＩ個別の設計概略情報とＬＳＩ共通のデータベースとからＬＳＩ電源モデルのスイッチング電流モデルを作成できるためである。
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
図１は、本発明の実施形態において利用されるＬＳＩ電源モデル作成装置の構成を示すブロック図である。
ＬＳＩ電源モデル作成装置７０は、設計対象となるＬＳＩの概略設計情報を入力する入力装置７０１と、ＬＳＩ単位ゲートの電源電流波形情報を蓄積しているＬＳＩデータベース７０２と、後記するＬＳＩ電源モデル作成処理を実行するＬＳＩ電源モデル作成処理プログラムが格納されている記憶装置７０３と、入力装置７０１から入力されたＬＳＩの概略設計情報及びＬＳＩデータベース７０２に蓄積されている情報に基づいて、記憶装置７０３からＬＳＩ電源モデル作成処理プログラムを読み出してＬＳＩ電源モデル作成処理を実行する処理装置７００と、作成したＬＳＩ電源モデル情報を出力する出力装置７０４とを有している。
［第１の実施形態］
図２は、本発明の第１の実施形態の概略を示す図である。本実施の形態のＬＳＩ電源モデル作成処理を実現する手段の構成、処理の順序及び関連情報を説明するブロック図である。
図２は、本発明の第１の実施形態の概略を示す図である。本実施の形態のＬＳＩ電源モデル作成処理を実現する手段の構成、処理の順序及び関連情報を説明するブロック図である。
本実施の形態では、ＬＳＩ電源モデル作成処理を実現するために、ＬＳＩ入力情報１０１として、ＰＣＢ設計におけるＬＳＩ概略情報である電源電圧ＶＬ、消費電力又は平均電流Ｉａｖｅ、クロック周波数Ｆｃとがある（入力情報１０１）。また、ＬＳＩデータベース１０２として、電源電圧毎の単位ゲート回路のスイッチング動作時の電源電流波形ｉＧ（ｔ）がある（ＬＳＩデータベース１０２）。
ＬＳＩ入力情報とＬＳＩデータベースを用いて、電源電圧に基づいて、データベースから電流波形ｉＧ（ｔ）を選択する。そして、選択された電流波形ｉＧ（ｔ）とクロック周波数とから単位ゲート回路の平均電流値ＩＧａｖｅを算出し、ＬＳＩの平均電流値ＩＬａｖｅのＩＧａｖｅに対する電流比ＲＬを算出する（電流比算出手段１０３）。
電流比ＲＬと単位ゲート回路の電流波形ｉＧ（ｔ）から電源モデルｉＬ（ｔ）を導出し、ＬＳＩ電源モデルのスイッチング電流モデル１０５が作成できる（電源モデル導出手段１０４）。
［第２の実施形態］
本実施の形態は、ＬＳＩの電源電流スペクトラム情報が得られた場合の最良形態である。
本実施の形態は、ＬＳＩの電源電流スペクトラム情報が得られた場合の最良形態である。
図３は、本発明の第２の実施形態の概略を示す図である。本実施の形態のＬＳＩ電源モデル作成処理を実現する手段の構成、処理の順序及び関連情報を説明するブロック図である。
本実施の形態では、ＬＳＩ電源モデル作成処理を実現するために、第１の実施形態と同様に、入力情報２０１と、ＬＳＩデータベース２０２から電流波形ｉＧ（ｔ）を選択し、単位ゲート回路の平均電流値ＩＧａｖｅを算出し、ＬＳＩの平均電流値ＩＬａｖｅのＩＧａｖｅに対する電流比ＲＬを算出する（電流比算出手段２０３）。
電流比ＲＬと単位ゲート回路の電流波形ｉＧ（ｔ）から１次電源モデルとして電源モデルｉＬ１（ｔ）を導出する。そして、ＬＳＩ電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより計算されるＬＳＩ電源端子の電源電流スペクトラムｉＬ１（ｆ）と入力情報の測定電源電流スペクトラムｉＬｍ（ｆ）の値が最大になる周波数の電流値ｉＬｍ（ｆｍａｘ）とｉＬ１（ｆｍａｘ）から補正係数Ｒｍを算出する（補正係数算出手段２０４）。
補正係数Ｒｍと１次電源モデルｉＬ１（ｔ）とから電源モデルｉＬ（ｔ）を導出し、ＬＳＩ電源モデルのスイッチング電流モデル２０６が作成できる（電源モデル導出手段２０５）。
［実施例］
次に、具体的な実施例を用いて本発明を実施するための最良の形態の動作を説明する。
次に、具体的な実施例を用いて本発明を実施するための最良の形態の動作を説明する。
図４は、本発明の第１の実施形態に対応するＬＳＩ電源モデル作成処理手順を示す図である。
電源電流波形選択手段３０１において、入力情報の電源電圧２．５Ｖに基づき、データベースより対応する単位ゲート回路の電源電流波形ｉＧ（ｔ）を選択する。ｉＧ（ｔ）は、入力信号（クロック信号）の立ち上がり側の波形ｉＧｒｉｓｅ（ｔ）とたち下がり側の波形ｉＧｆａｌｌ（ｔ）から構成されている。
ｉＧｒｉｓｅ（ｔ）＝０．０ｎｓ ０．０ｍＡ
０．１ｎｓ ０．０ｍＡ
０．５ｎｓ ７．５ｍＡ
０．７ｎｓ ２０．５ｍＡ
０．９ｎｓ ０．０ｍＡ
ｉＧｆａｌｌ（ｔ）＝０．０ｎｓ ０．０ｍＡ
０．２ｎｓ ０．０ｍＡ
０．５ｎｓ １０．５ｍＡ
０．６ｎｓ ２０．５ｍＡ
０．８ｎｓ ０．０ｍＡ
次に、平均電流値計算手段３０２において、入力情報のクロック周波数２４ＭＨｚと電流波形ｉＧ（ｔ）の時間積分値から単位ゲート回路の平均電流ＩＧａｖｅを計算する。
０．１ｎｓ ０．０ｍＡ
０．５ｎｓ ７．５ｍＡ
０．７ｎｓ ２０．５ｍＡ
０．９ｎｓ ０．０ｍＡ
ｉＧｆａｌｌ（ｔ）＝０．０ｎｓ ０．０ｍＡ
０．２ｎｓ ０．０ｍＡ
０．５ｎｓ １０．５ｍＡ
０．６ｎｓ ２０．５ｍＡ
０．８ｎｓ ０．０ｍＡ
次に、平均電流値計算手段３０２において、入力情報のクロック周波数２４ＭＨｚと電流波形ｉＧ（ｔ）の時間積分値から単位ゲート回路の平均電流ＩＧａｖｅを計算する。
ＩＧａｖｅ＝（ｉＧｒｉｓｅ（ｔ）の積分値＋ｉＧｆａｌｌ（ｔ）の積分値）×２４ｅ＋６
＝（６．３５０ｅ−１２ ＋ ５．１７５ｅ−１２）×２．４ｅ＋７
＝０．２７６６ｍＡ
電流比算出、モデル導出手段３０３において、前記ＩＧａｖｅと入力情報のＬＳＩ平均電流値１８７ｍＡから電流比ＲＬが
ＲＬ＝１８７÷０．２７６６＝６７６
と計算され、単位ゲートの電源電流波形ｉＧ（ｔ）と電流比ＲＬからＬＳＩ電源モデルの電流モデルｉＬ（ｔ）が以下のように導出される。
＝（６．３５０ｅ−１２ ＋ ５．１７５ｅ−１２）×２．４ｅ＋７
＝０．２７６６ｍＡ
電流比算出、モデル導出手段３０３において、前記ＩＧａｖｅと入力情報のＬＳＩ平均電流値１８７ｍＡから電流比ＲＬが
ＲＬ＝１８７÷０．２７６６＝６７６
と計算され、単位ゲートの電源電流波形ｉＧ（ｔ）と電流比ＲＬからＬＳＩ電源モデルの電流モデルｉＬ（ｔ）が以下のように導出される。
ｉＬ（ｔ）＝ ０．０ｎｓ ０．００Ａ
０．１ｎｓ ０．００Ａ
０．５ｎｓ ５．０７Ａ
０．７ｎｓ １３．８６Ａ
０．９ｎｓ ０．００Ａ
２０．８ｎｓ ０．００Ａ
２１．０ｎｓ ０．００Ａ
２１．３ｎｓ ７．１０Ａ
２１．４ｎｓ １３．８６Ａ
２１．６ｎｓ ０．００Ａ
４１．６ｎｓ ０．００Ａ
図５は、本発明の第２の実施形態に対応するＬＳＩ電源モデル作成処理手順を示す図である。
０．１ｎｓ ０．００Ａ
０．５ｎｓ ５．０７Ａ
０．７ｎｓ １３．８６Ａ
０．９ｎｓ ０．００Ａ
２０．８ｎｓ ０．００Ａ
２１．０ｎｓ ０．００Ａ
２１．３ｎｓ ７．１０Ａ
２１．４ｎｓ １３．８６Ａ
２１．６ｎｓ ０．００Ａ
４１．６ｎｓ ０．００Ａ
図５は、本発明の第２の実施形態に対応するＬＳＩ電源モデル作成処理手順を示す図である。
電源モデルを用いた回路シミュレーション手段４０１において、１次モデルによる電源電流スペクトラム計算結果ｉＬ１（ｆ）が得られ、測定電源電流スペクトラム４０２では、４８ＭＨｚにおいて電流値が最大になっている。
次に、補正係数算出手段４０３において、４８ＭＨｚにおける測定値ｉＬｍ（４８ＭＨｚ）４ｍＡとシミュレーション値ｉＬ１（４８ＭＨｚ）３．２ｍＡから補正係数Ｒｍ＝０．８と計算される。
最後に、単位ゲートの電源電流波形ｉＧ（ｔ）と前記補正係数と１次電源モデルからＬＳＩ電源モデルの電流モデルｉＬ（ｔ）が以下のように導出される
ｉＬ（ｔ）＝ ０．０ｎｓ ０．００Ａ
０．１ｎｓ ０．００Ａ
０．５ｎｓ ４．０６Ａ
０．７ｎｓ １１．０９Ａ
０．９ｎｓ ０．００Ａ
２０．８ｎｓ ０．００Ａ
２１．０ｎｓ ０．００Ａ
２１．３ｎｓ ５．６８Ａ
２１．４ｎｓ １１．０９Ａ
２１．６ｎｓ ０．００Ａ
４１．６ｎｓ ０．００Ａ
ｉＬ（ｔ）＝ ０．０ｎｓ ０．００Ａ
０．１ｎｓ ０．００Ａ
０．５ｎｓ ４．０６Ａ
０．７ｎｓ １１．０９Ａ
０．９ｎｓ ０．００Ａ
２０．８ｎｓ ０．００Ａ
２１．０ｎｓ ０．００Ａ
２１．３ｎｓ ５．６８Ａ
２１．４ｎｓ １１．０９Ａ
２１．６ｎｓ ０．００Ａ
４１．６ｎｓ ０．００Ａ
本発明は、ＰＣＢ設計の初期段階におけるＬＳＩ電源モデルを用いた電源ノイズシミュレーションといった用途に適用できる。また、ＰＣＢの設計が進んだ段階では、測定データを用いて補正した高精度なＬＳＩ電源モデルを用いた電源ノイズシミュレーションといった用途にも適用可能である。
１０１、２０１ ＬＳＩ入力情報
１０２、２０２ ＬＳＩデータベース
１０３、２０３ 電流比算出手段
１０４、２０５ モデル導出手段
１０５、２０６ ＬＳＩ電源モデル
２０４ 補正係数算出手段
３０１ 電源電流波形選択手段
３０２ 平均電流値算出手段
３０３ ＬＳＩ電源モデル導出手段
４０１ ＬＳＩ電源電流スペクトラム計算手段
４０２ ＬＳＩ電源電流スペクトラム測定データ
４０３ 補正係数算出手段
４０４ モデル導出手段
１１ 電流記述モデル
１２ 並列アドミタンス
１３ ＬＳＩチップ電源モデル
１４ 電源分配回路
１５ 電源端子
１６ グラウンド端子
１０２、２０２ ＬＳＩデータベース
１０３、２０３ 電流比算出手段
１０４、２０５ モデル導出手段
１０５、２０６ ＬＳＩ電源モデル
２０４ 補正係数算出手段
３０１ 電源電流波形選択手段
３０２ 平均電流値算出手段
３０３ ＬＳＩ電源モデル導出手段
４０１ ＬＳＩ電源電流スペクトラム計算手段
４０２ ＬＳＩ電源電流スペクトラム測定データ
４０３ 補正係数算出手段
４０４ モデル導出手段
１１ 電流記述モデル
１２ 並列アドミタンス
１３ ＬＳＩチップ電源モデル
１４ 電源分配回路
１５ 電源端子
１６ グラウンド端子
Claims (6)
- プリント基板の設計方法において、
電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択し、
該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出し、
集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出し、
該算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成することを特徴とするプリント基板の設計方法。 - プリント基板の設計方法において、
電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択し、
該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出し、
集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出し、
該算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出し、
ＬＳＩ電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより計算されるＬＳＩ電源端子の電源電流スペクトラムと、測定電源電流スペクトラムの値が最大になる周波数の電流値と、前記ＬＳＩ電源端子の電源電流スペクトラムの最大値と、から補正係数を算出し、
該算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成することを特徴とするプリント基板の設計方法。 - 電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択する処理と、
該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出する処理と、
集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出する処理と、
該算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成する処理とを有することを特徴とするプリント基板の設計プログラム。 - 電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択する処理と、
該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出する処理と、
集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出する処理と、
該算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出する処理と、
ＬＳＩ電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより計算されるＬＳＩ電源端子の電源電流スペクトラムと、測定電源電流スペクトラムの値が最大になる周波数の電流値と、前記ＬＳＩ電源端子の電源電流スペクトラムの最大値と、から補正係数を算出する処理と、
該算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する処理とを有することを特徴とするプリント基板の設計プログラム。 - 電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択する手段と、
該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出する手段と、
集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出する手段と、
該算出された比と前記単位ゲート回路の電流波形とからスイッチング電流モデルを作成する手段とを有することを特徴とするプリント基板の設計装置。 - 電源電圧に基づいてデータベースから単位ゲート回路の電流波形を選択する手段と、
該電流波形とクロック周波数とから単位ゲート回路の平均電流値を算出する手段と、
集積回路の平均電流値の前記算出されたゲート回路の平均電流値に対する比を算出する手段と、
該算出された比と前記単位ゲート回路の電流波形とから一次スイッチング電流モデルを導出する手段と、
ＬＳＩ電源モデルの等価アドミタンスと電源分配回路のモデルを用いた回路シミュレーションにより計算されるＬＳＩ電源端子の電源電流スペクトラムと、測定電源電流スペクトラムの値が最大になる周波数の電流値と、前記ＬＳＩ電源端子の電源電流スペクトラムの最大値と、から補正係数を算出する手段と、
該算出された補正係数と、前記一次スイッチング電流モデルとからスイッチング電流モデルを作成する手段とを有することを特徴とするプリント基板の設計装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007058558A JP4905186B2 (ja) | 2007-03-08 | 2007-03-08 | プリント基板の設計方法、設計プログラム及び設計装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007058558A JP4905186B2 (ja) | 2007-03-08 | 2007-03-08 | プリント基板の設計方法、設計プログラム及び設計装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008225542A true JP2008225542A (ja) | 2008-09-25 |
| JP4905186B2 JP4905186B2 (ja) | 2012-03-28 |
Family
ID=39844140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007058558A Expired - Fee Related JP4905186B2 (ja) | 2007-03-08 | 2007-03-08 | プリント基板の設計方法、設計プログラム及び設計装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4905186B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005267191A (ja) * | 2004-03-18 | 2005-09-29 | Nec Corp | 半導体集積回路電源モデル作成方法、プログラムおよび情報処理装置 |
| JP2006163494A (ja) * | 2004-12-02 | 2006-06-22 | Fujitsu Ltd | 半導体装置の設計方法および半導体装置の設計プログラム |
-
2007
- 2007-03-08 JP JP2007058558A patent/JP4905186B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005267191A (ja) * | 2004-03-18 | 2005-09-29 | Nec Corp | 半導体集積回路電源モデル作成方法、プログラムおよび情報処理装置 |
| JP2006163494A (ja) * | 2004-12-02 | 2006-06-22 | Fujitsu Ltd | 半導体装置の設計方法および半導体装置の設計プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4905186B2 (ja) | 2012-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6775818B2 (en) | Device parameter and gate performance simulation based on wafer image prediction | |
| US7281223B2 (en) | System and method for modeling an integrated circuit system | |
| JP2011022822A (ja) | パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム | |
| JP2008112383A (ja) | 半導体集積回路設計方法、および設計プログラム | |
| JP4320220B2 (ja) | 電源ノイズ解析方法 | |
| JP2009042905A (ja) | 集積回路装置のノイズ解析方法、集積回路装置のノイズ解析システム、集積回路装置、電子機器、集積回路装置のノイズ解析プログラム及び情報記憶媒体 | |
| JP4905186B2 (ja) | プリント基板の設計方法、設計プログラム及び設計装置 | |
| US6959250B1 (en) | Method of analyzing electromagnetic interference | |
| US7882468B2 (en) | Integrated circuit device evaluation device, evaluation method, and evaluation program | |
| Badaroglu et al. | Clock-skew-optimization methodology for substrate-noise reduction with supply-current folding | |
| JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
| US7107198B2 (en) | Automatic generation of reduced-size circuit models including inductive interaction | |
| JP2010108187A (ja) | 半導体集積回路の設計装置、設計方法およびプログラム | |
| US8302055B2 (en) | Semiconductor device design support apparatus and semiconductor device design support method | |
| Bairamkulov et al. | Versatile framework for power delivery exploration | |
| JP2001222573A (ja) | Ｅｍｉシミュレーション用半導体集積回路の電源モデル及びその設計方法 | |
| US8060850B2 (en) | Method for designing semiconductor integrated circuit | |
| Li et al. | Development and validation of a microcontroller model for EMC | |
| JPWO2015133052A1 (ja) | 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 | |
| Fizeşan et al. | Pre-layout power integrity analysis in the design flow of a PCB | |
| JP5332972B2 (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム | |
| JP4539376B2 (ja) | 伝送信号波形解析方法及びプログラム | |
| Guerra-Gómez et al. | Sensitivity analysis in the optimal sizing of analog ICs by evolutionary algorithms | |
| CN118690720B (zh) | 一种基于产化运算的芯片建模组件稳定性测试方法及系统 | |
| CN103164565A (zh) | 一种自动生成天线规则测试向量的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080620 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100907 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |