JPWO2015133052A1 - 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 - Google Patents
情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 Download PDFInfo
- Publication number
- JPWO2015133052A1 JPWO2015133052A1 JP2016506102A JP2016506102A JPWO2015133052A1 JP WO2015133052 A1 JPWO2015133052 A1 JP WO2015133052A1 JP 2016506102 A JP2016506102 A JP 2016506102A JP 2016506102 A JP2016506102 A JP 2016506102A JP WO2015133052 A1 JPWO2015133052 A1 JP WO2015133052A1
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- circuit
- information
- processing circuit
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 124
- 238000003860 storage Methods 0.000 title claims description 9
- 238000003672 processing method Methods 0.000 title claims description 4
- 230000005855 radiation Effects 0.000 claims abstract description 111
- 238000004891 communication Methods 0.000 claims abstract description 35
- 230000008859 change Effects 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 7
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 22
- 230000006870 function Effects 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000003542 behavioural effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
［課題］ノイズの結合による通信性能の劣化をあらかじめ抑制した回路構成をデザインすること。［解決手段］情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定手段と、情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更手段と、情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定手段と、配線情報変更手段によって変更された回路情報に応じて、前記ノイズ推定手段によるノイズ推定処理と前記放射方向判定手段の判定とを繰り返すことにより、前記通信回路に対して放射ノイズが及ぼす影響が小さい、適切な回路情報を生成して出力する適正回路情報出力手段と、を備えた。
Description
本発明は、情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体に関する。
非特許文献１に記されているように、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）から放射される放射ノイズを予測するためのノイズ源モデル、およびそのノイズ源モデルを用いたＩＣ設計支援システムが存在する。非特許文献１には、電気ダイポールまたは磁気ダイポールを用いて、ＩＣをモデル化し、そのモデルに基づいてＩＣから放射される放射電磁界を計算することが開示されている。
IEC New Work Item Proposal, 47A/927/NP, IEC 62433-3 : EMC IC modeling - Part 3: Models of Integrated Circuits for EMI behavioural simulation - Radiated emissions modeling (ICEM-RE) （http://standardsproposals.bsigroup.com/Home/Proposal/2911）
しかしながら、上記非特許文献１には、回路の配線の詳細なモデル化手法、および設計方法に関しての記述が無く、デジタル回路とＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路とが１チップ上に混載されたＩＣに非特許文献１の記載されている技術を適用するという考え方はなかった。
本発明の目的は、放射電磁界の計算結果を反映させて回路設計を行う技術を提供することにある。
上記目的を達成するため、本発明に係る装置は、
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定手段と、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更手段と、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定手段と、
前記配線情報変更手段によって変更された回路情報に応じて、前記ノイズ推定手段によるノイズ推定処理と前記放射方向判定手段の判定とを繰り返すことにより、前記通信回路に対して放射ノイズが及ぼす影響が小さい、適切な回路情報を生成して出力する適正回路情報出力手段と、
を備えた。
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定手段と、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更手段と、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定手段と、
前記配線情報変更手段によって変更された回路情報に応じて、前記ノイズ推定手段によるノイズ推定処理と前記放射方向判定手段の判定とを繰り返すことにより、前記通信回路に対して放射ノイズが及ぼす影響が小さい、適切な回路情報を生成して出力する適正回路情報出力手段と、
を備えた。
上記目的を達成するため、本発明に係る方法は、
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定ステップと、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更ステップと、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定ステップと、
前記配線情報変更ステップによって変更された回路情報に応じて、前記ノイズ推定ステップによるノイズ推定処理と前記放射方向判定ステップの判定とを繰り返すことにより、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射ノイズが放射される適切な回路情報を生成して出力する適正回路情報出力ステップと、
を含む。
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定ステップと、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更ステップと、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定ステップと、
前記配線情報変更ステップによって変更された回路情報に応じて、前記ノイズ推定ステップによるノイズ推定処理と前記放射方向判定ステップの判定とを繰り返すことにより、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射ノイズが放射される適切な回路情報を生成して出力する適正回路情報出力ステップと、
を含む。
上記目的を達成するため、本発明に係る記憶媒体に記憶されたプログラムは、
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定ステップと、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更ステップと、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定ステップと、
前記配線情報変更ステップによって変更された回路情報に応じて、前記ノイズ推定ステップによるノイズ推定処理と前記放射方向判定ステップの判定とを繰り返すことにより、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射ノイズが放射される適切な回路情報を生成して出力する適正回路情報出力ステップと、
をコンピュータに実行させる。
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定ステップと、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更ステップと、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定ステップと、
前記配線情報変更ステップによって変更された回路情報に応じて、前記ノイズ推定ステップによるノイズ推定処理と前記放射方向判定ステップの判定とを繰り返すことにより、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射ノイズが放射される適切な回路情報を生成して出力する適正回路情報出力ステップと、
をコンピュータに実行させる。
本発明によれば、ノイズの結合による通信性能の劣化をあらかじめ抑制した回路構成を設計することができる。
以下に、図面を参照して、本発明の実施の形態について例示的に詳しく説明する。ただし、以下の実施の形態に記載されている構成要素はあくまで例示であり、本発明の技術範囲をそれらのみに限定する趣旨のものではない。
［第１実施形態］
本発明の第１実施形態としての情報処理装置１００について、図１を用いて説明する。
図１に示すように情報処理装置１００は、ノイズ推定部１０１と配線情報変更部１０２と放射方向判定部１０３と出力部１０４とを含む。ノイズ推定部１０１は、情報処理回路の配線レイアウトに基づいて情報処理回路から放射される放射ノイズを推定する。配線情報変更部１０２は、情報処理回路の配線レイアウトを決定するための回路情報を変更する。放射方向判定部１０３は、情報処理回路から放射される放射ノイズが、情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する。配線情報変更部１０２によって変更された回路情報に応じて、ノイズ推定部１０１によるノイズ推定処理と放射方向判定部１０３による判定とを繰り返すことにより、通信回路に対して放射ノイズの及ぼす影響が小さい、適切な回路情報を生成し出力する。
本発明の第１実施形態としての情報処理装置１００について、図１を用いて説明する。
図１に示すように情報処理装置１００は、ノイズ推定部１０１と配線情報変更部１０２と放射方向判定部１０３と出力部１０４とを含む。ノイズ推定部１０１は、情報処理回路の配線レイアウトに基づいて情報処理回路から放射される放射ノイズを推定する。配線情報変更部１０２は、情報処理回路の配線レイアウトを決定するための回路情報を変更する。放射方向判定部１０３は、情報処理回路から放射される放射ノイズが、情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する。配線情報変更部１０２によって変更された回路情報に応じて、ノイズ推定部１０１によるノイズ推定処理と放射方向判定部１０３による判定とを繰り返すことにより、通信回路に対して放射ノイズの及ぼす影響が小さい、適切な回路情報を生成し出力する。
以上のように、集積回路における様々な配線レイアウトのそれぞれについて、放射ノイズが放射される方向を判定し、通信回路に対して放射ノイズが及ぼす影響が小さい、適切な配線レイアウトを導き出すことで、通信性能の劣化をあらかじめ抑制することができる。
［第２実施形態］
次に本発明の第２実施形態に係る情報処理装置について、図２〜図１２を用いて説明する。図２は、本実施形態の情報処理装置が設計する対象とする集積回路、つまりＩＣチップ２００の概略構成を説明するための図である。
次に本発明の第２実施形態に係る情報処理装置について、図２〜図１２を用いて説明する。図２は、本実施形態の情報処理装置が設計する対象とする集積回路、つまりＩＣチップ２００の概略構成を説明するための図である。
ＩＣチップ２００には、ロジックデータ処理を行うデジタル回路２０１と通信信号の処理を行うＲＦ回路２０２とが混載されている。このように１チップ上に異なる機能を持つ回路ブロックが混載された構造を採用することにより、一層の小型、薄型化が実現されている。
具体的にはプリント回路基板２０３上に、半田ボール２０４とインターポーザ２０５とを介してシリコン基板２０６が接続固定されている。各回路２０１、２０２とインターポーザ２０５とは、ボンディングワイヤ２０７を介して接続されている。各回路２０１、２０２の周囲は樹脂製のモールド２０８で固められている。また、プリント回路基板２０３には，電源装置２２０が接続されており、電源装置２２０とデジタル回路２０１との間は、ボンディングワイヤ２０７、インターポーザ２０５、半田ボール２０４および基板配線２１０を介して電気的に接続されている。
このようなＩＣチップ２００においては、動作高速化、高機能化の要求に応じて、デジタル回路２０１の処理がますます高速になり、デジタル回路２０１の動作に伴って高周波の電磁ノイズが発生する。この種の高周波電磁ノイズは、回路上空の空間を介してＲＦ回路２０２に結合する可能性がある。そして、そのようなノイズの結合が通信信号処理に悪影響を及ぼし、通信スピードの低下や機器の誤動作を引き起こす可能性がある。このような状況を鑑み、本実施形態の情報処理装置は、集積回路の設計段階で放射ノイズを的確に推定し、さらにその放射ノイズによる悪影響を抑えた回路設計、回路レイアウトを導き出すものである。
図３は、電源装置２２０からＩＣチップ２００中のデジタル回路２０１まで繋がる電源／グラウンド配線の模式図（ａ）と、その等価回路図（ｂ）を示す。等価回路図（ｂ）において、Ｖｐはデジタル回路２０１中のノイズ電圧発生源を表し、Ｚｇはノイズに応じた内部インピーダンスを表わす。また、Ｒ１、Ｌ１はそれぞれＩＣチップ２００内においてデジタル回路２０１に接続された電源配線の抵抗およびインダクタンスを表し、Ｒ２、Ｌ２はそれぞれＩＣチップ２００内においてデジタル回路２０１に接続されたグラウンド配線の抵抗およびインダクタンスを表す。ＺＬはデジタル回路２０１の電源／グラウンド配線終端部の負荷インピーダンスであり、ＩＣチップ２００側から電源装置２２０側を見た場合の入力インピーダンスに相当する。なお、ここでは、一対の電源配線とグラウンド配線とが含まれる回路を例に説明しているが、本願発明はこれに限定されるものではなく、二対以上の電源配線とグラウンド配線とが含まれるＩＣチップであっても適用できる。
図４は、デジタル回路２０１の電源／グラウンド配線をノイズ放射源としての電気／磁気ダイポールＺとみなし、図３における等価回路をダイポールＺの等価回路に変換した図である。ここで、Ｚは以下の式１で表され、ダイポールＺを流れる電流Ｉは対象とする周波数のノイズ電圧Ｖを用いて式２から求まる。
Ｚ ＝ Ｚｇ ＋ Ｒ１ ＋ ｊωＬ１ ＋ ＺＬ ＋ Ｒ２ ＋ ｊωＬ２ （式１）
Ｉ ＝ Ｖ／Ｚ （式２）
Ｚ ＝ Ｚｇ ＋ Ｒ１ ＋ ｊωＬ１ ＋ ＺＬ ＋ Ｒ２ ＋ ｊωＬ２ （式１）
Ｉ ＝ Ｖ／Ｚ （式２）
電流Ｉの値に基づいて、電気／磁気ダイポールから放射される放射電磁界を求めることが可能である。なお、ＺＬが開放状態に相当するような値の場合は、ＺＬは配線における放射抵抗と等価であり、図４は電気ダイポールの等価回路（電気ダイポールモデル）になる。ＺＬが開放状態に相当するような値でない場合は、図４は磁気ダイポールの等価回路（磁気ダイポールモデル）になる。
図５は、ダイポールを放射ノイズ源モデルとして用い、デジタル回路の電源／グラウンド配線から放射されるノイズをＲＦ回路方向に指向させないように設計支援するための情報処理装置５００の機能構成図である。情報処理装置５００は、回路情報入力部５０１、ノイズ指向性最適化部５０２、適正回路情報出力部５０３、および記憶部５０４を含む。ノイズ指向性最適化部５０２は、構造モデル要素抽出部５２１、簡易ノイズ源モデル生成部５２２、放射ノイズ推定部５２３、放射方向判定部５２４、配線情報変更部５２５を含む。
図６は、構造モデル要素抽出部５２１の動作を示すフローチャートである。図６に示すように、構造モデル要素抽出部５２１は、ステップＳ６０１において、回路情報入力部５０１から、ＩＣチップ２００内部およびその周辺の配線レイアウト情報（例えば配線長さを示す情報）を取得する。構造モデル要素抽出部５２１は、次にステップＳ６０２において、取得した配線レイアウト情報を基に、構造モデル要素の抽出を行う。構造モデル要素とは、シリコン基板サイズ、シリコン基板の誘電率、デジタル回路に繋がる電源／グラウンド配線のペア数、およびその配線長を含む。
図７は、簡易ノイズ源モデル生成部５２２の動作を示すフローチャートである。簡易ノイズ源モデル生成部５２２は、ステップＳ７０１において、回路情報の読み込みを行なうと、構造モデル要素抽出部５２１が抽出したデータである構造モデル要素に基づいて、各電源／グラウンド配線ペアについてノイズ源モデル化（簡易ノイズ源モデル要素の抽出）を行う。簡易ノイズ源モデル要素とは、デジタル回路の動作タイミング、デジタル回路電源系の内部インピーダンス、電源／グラウンド配線のインピーダンス、およびその負荷インピーダンスを含む。その後、簡易ノイズ源モデル生成部５２２は、ステップＳ７０２において、簡易ノイズ源モデル要素から電気／磁気ダイポールへの置換を行う。
図８は、放射ノイズ推定部５２３の動作を示すフローチャートである。放射ノイズ推定部５２３は簡易ノイズ源モデル生成部５２２が生成した電気／磁気ダイポールを用いて、ステップＳ８０１に示すように、ノイズ源モデルとしての電気／磁気ダイポールから放射される放射ノイズの３６０度に亘る平面方向のパターン解析を行う。
図９は、放射方向判定部５２４および配線情報変更部５２５の動作を示すフローチャートである。ステップＳ９０１において、放射方向判定部５２４は、放射ノイズ推定部５２３による解析の結果、放射ノイズの支配的方向（例えば、放射ノイズが最も強く放射される方向）がＲＦ回路２０２を指向しているか否かを判定する。放射ノイズの支配的方向がＲＦ回路２０２を指向していない場合は、ステップＳ９０２に進み、そのときの回路情報を記憶部５０４に記憶させて処理を終了する。一方、放射ノイズの支配的方向がＲＦ回路２０２を指向している場合には、ステップＳ９０３に進み、回路情報における電源／グラウンド配線長、またはその負荷インピーダンスを変更する。そして、変更した要素データを再度、簡易ノイズ源モデル生成部５２２に入力し、ステップＳ７０１の処理に戻って、簡易ノイズ源モデルの生成を再度実行する。そして、放射の支配的方向がＲＦ回路２０２を指向しない状態になるまで動作を繰り返す。適正回路情報出力部５０３は、放射方向判定部５２４により記憶部５０４に回路情報として記憶されたデータから、ＲＦ回路２０２との干渉レベルが低い配線レイアウト（回路情報）を読み出し、デジタル回路２０１の電源／グラウンド配線設計データとして出力する。
図１０は、デジタル回路とＲＦ回路とが混載されたＩＣチップ２００の平面模式図１００１と、情報処理装置５００における放射ノイズ推定部５２３が解析した放射パターン模式図１００２とを含む説明図である。この例では、平面模式図１００１において、デジタル回路２０１に接続される電源／グラウンド配線１０１１〜１０１４は２ペア（二対：１０１１および１０１２、ならびに１０１３および１０１４）存在し、各ペアの配線長は互いに異なっている。また、ＲＦ回路２０２は図１０に示すＩＣチップ２００においてデジタル回路２０１の右上方向に配置されている。放射パターン模式図１００２を参照すると、ノイズ放射１０２１はＲＦ回路２０２の方向１０２２に比較的強く放射されていることが分かる。つまり、平面模式図１００１に示す配線では、放射ノイズのＲＦ回路２０２への結合が危惧される。このような場合、配線情報変更部５２５は、電源／グラウンド配線長、もしくはその負荷インピーダンスを変更する。
図１１は、図１０に例示した配線レイアウトに対して、電源／グラウンド配線１１０１〜１１０４の長さが変更されたデジタル回路とＲＦ回路とが混載されたＩＣチップ２００の平面模式図１１０１と放射パターン模式図１１０２とを含む説明図である。放射パターン模式図１１０２には、電源／グラウンド配線長が変更されたＩＣチップ２００について、再度、放射ノイズ推定部５２３によって解析された結果が示されている。この放射パターン模式図１１０２を参照すると、ＲＦ回路２０２を指向するノイズ放射１１２１が弱いことが分かる。したがって、放射方向判定部５２４は、放射方向がＲＦ回路とは逆の方向であると判定し、適正回路情報出力部５０３は、その場合の配線レイアウトが求められているレイアウトだと判断する。
図１０、図１１には、２つの電源／グラウンド配線ペアの配線長の比を変更して、放射ノイズの方向を変更することを例示したが、本発明はこれに限定されるものではない。例えば、ＩＣチップ２００において３つの電源／グラウンド配線ペアＡ、Ｂ、Ｃがある場合には、各配線ペアをダイポールにモデル化して、それぞれのダイポールによる放射パターンの重ね合わせ（足し合わせ）を行なうことにより、全体としての放射パターンを推定できる。そして、３つの電源／グラウンド配線ペアＡ、Ｂ、Ｃの配線長の比ＬＡ：ＬＢ：ＬＣを様々に変更することにより、放射ノイズの量（例えば、強度）と指向性とを変えることができる。
図１２は、記憶部５０４に記憶された配線レイアウト毎の適正度（ＲＦ回路との干渉レベル）を示す図である。図１２に示すように、各配線レイアウトについて、ノイズ放射パターンを推定し、ＲＦ回路との干渉レベルを記憶させて比較することにより、より適切な配線パターンを導き出すことができる。
本実施形態では、上記のように放射方向判定部５２４が電源／グラウンド配線長を変更し、適正回路情報出力部５０３がデジタル回路の電源／グラウンド配線設計データを出力することを述べた。しかし放射方向判定部５２４がＲＦ回路を指向するノイズ放射があると判断した場合に、電源／グラウンド配線長を変更して再度判断することに限定されるものではない。例えば、ＩＣチップ２００の負荷インピーダンスを変更してもよい。負荷インピーダンスの変更によっても放射パターンを変えることができるため、電源／グラウンド配線長の変更が困難な場合、負荷インピーダンスを変更して適正回路情報出力部５０３が電源／グラウンド配線設計データを出力してもよい。
本実施形態の情報処理装置５００の適用により、デジタル回路とＲＦ回路とが混載されたＩＣにおいてデジタル回路の電源／グラウンド配線から空間に放射するノイズの方向を制御することができる。その結果、放射ノイズのＲＦ回路への結合を抑えたＩＣを提供することが可能であり、またそのＩＣをプリント回路基板上に実装し無線機器を製造することにより、このようなノイズ結合による通信品質劣化が生じることのない機器を提供することができる。
本実施形態では、情報処理装置５００が、デジタル回路とＲＦ回路とが混載されたＩＣにおいて、デジタル回路中のノイズ発生源、ノイズが受ける内部インピーダンス、デジタル回路に接続される電源／グラウンド配線、及びその負荷インピーダンスを含む等価回路を生成する。そして、ノイズ放射源モデルを、等価的な電気ダイポールまたは磁気ダイポールで表す。さらに、電源／グラウンド配線の長さ、およびその付加インピーダンスの値の少なくとも一方を様々に変えつつ、等価モデルを用いたノイズ放射パターンの生成を行ない、デジタル回路から空間に放射されるノイズがＲＦ回路方向を指向しない電源グラウンド配線の長さを求める。
つまり、デジタル回路の電源／グラウンド配線から発生する放射ノイズを推定した上で、ノイズが回路上空の空間を介してＲＦ回路に結合しないように回路レイアウトを設計することが可能である。すなわち、回路における通信性能の劣化を未然に抑制することが可能となる。
［他の実施形態］
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。また、それぞれの実施形態に含まれる別々の特徴を如何様に組み合わせたシステムまたは装置も、本発明の範疇に含まれる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。また、それぞれの実施形態に含まれる別々の特徴を如何様に組み合わせたシステムまたは装置も、本発明の範疇に含まれる。
また、本発明は、複数の機器から構成されるシステムに適用されてもよいし、単体の装置に適用されてもよい。さらに、本発明は、実施形態の機能を実現する情報処理プログラムが、システムあるいは装置に直接あるいは遠隔から供給される場合にも適用可能である。したがって、本発明の機能をコンピュータで実現するために、コンピュータにインストールされるプログラム、あるいはそのプログラムを含む信号、そのプログラムを格納した媒体、そのプログラムをダウンロードさせるＷＷＷ（World Wide Web）サーバも、本発明の範疇に含まれる。特に、少なくとも、上述した実施形態に含まれる処理ステップをコンピュータに実行させるプログラムを格納した非一時的コンピュータ可読媒体(non-transitory computer readable medium)は本発明の範疇に含まれる。
［実施形態の他の表現］
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定手段と、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更手段と、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定手段と、
前記配線情報変更手段によって変更された回路情報に応じて、前記ノイズ推定手段によるノイズ推定処理と前記放射方向判定手段の判定とを繰り返すことにより、前記通信回路に対して放射ノイズが及ぼす影響が小さい、適切な回路情報を生成して出力する適正回路情報出力手段と、
を備えた情報処理装置。
（付記２）
前記情報処理回路と前記通信回路とが１チップ上に混載された集積回路において、放射ノイズを推定することにより適正回路情報を出力する付記１に記載の情報処理装置。
（付記３）
前記ノイズ推定手段は、
前記集積回路の構造モデルの要素を抽出する構造モデル要素抽出手段と、
前記情報処理回路の電源／グラウンド配線をノイズ源モデル化するノイズ源モデル生成手段と、
前記ノイズ源モデルから放射される放射ノイズの３６０度に亘る平面方向の解析を行う不要放射解析手段と、
を含むことを特徴とする付記１または２に記載の情報処理装置。
（付記４）
前記構造モデル要素抽出手段における構造モデル要素は、シリコン基板サイズ、シリコン基板の誘電率、前記情報処理回路に繋がる電源およびグラウンド配線のペア数、およびその配線長の少なくともいずれか１つを含む付記３に記載の情報処理装置。
（付記５）
前記ノイズ源モデル生成手段は、前記情報処理回路の電源／グラウンド配線をノイズ源モデル化する際に、前記情報処理回路の動作タイミング、前記情報処理回路の電源系の内部インピーダンス、前記情報処理回路の電源／グラウンド配線のインピーダンス、および前記情報処理回路の負荷インピーダンスの少なくともいずれか１つの要素から、電気ダイポールモデルまたは磁気ダイポールモデルを生成する付記３または４に記載の情報処理装置。
（付記６）
前記配線情報変更手段は、前記放射ノイズの支配的方向が前記通信回路を指向している場合に、前記情報処理回路の電源／グラウンド配線長、または前記情報処理回路の負荷インピーダンスを変更することを特徴とする付記１乃至５のいずれか１項に記載の情報処理装置。
（付記７）
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定ステップと、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更ステップと、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定ステップと、
前記配線情報変更ステップによって変更された回路情報に応じて、前記ノイズ推定ステップによるノイズ推定処理と前記放射方向判定ステップの判定とを繰り返すことにより、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射ノイズが放射される適切な回路情報を生成して出力する適正回路情報出力ステップと、
を含む情報処理方法。
（付記８）
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定ステップと、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更ステップと、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定ステップと、
前記配線情報変更ステップによって変更された回路情報に応じて、前記ノイズ推定ステップによるノイズ推定処理と前記放射方向判定ステップの判定とを繰り返すことにより、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射ノイズが放射される適切な回路情報を生成して出力する適正回路情報出力ステップと、
をコンピュータに実行させる情報処理プログラム。
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定手段と、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更手段と、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定手段と、
前記配線情報変更手段によって変更された回路情報に応じて、前記ノイズ推定手段によるノイズ推定処理と前記放射方向判定手段の判定とを繰り返すことにより、前記通信回路に対して放射ノイズが及ぼす影響が小さい、適切な回路情報を生成して出力する適正回路情報出力手段と、
を備えた情報処理装置。
（付記２）
前記情報処理回路と前記通信回路とが１チップ上に混載された集積回路において、放射ノイズを推定することにより適正回路情報を出力する付記１に記載の情報処理装置。
（付記３）
前記ノイズ推定手段は、
前記集積回路の構造モデルの要素を抽出する構造モデル要素抽出手段と、
前記情報処理回路の電源／グラウンド配線をノイズ源モデル化するノイズ源モデル生成手段と、
前記ノイズ源モデルから放射される放射ノイズの３６０度に亘る平面方向の解析を行う不要放射解析手段と、
を含むことを特徴とする付記１または２に記載の情報処理装置。
（付記４）
前記構造モデル要素抽出手段における構造モデル要素は、シリコン基板サイズ、シリコン基板の誘電率、前記情報処理回路に繋がる電源およびグラウンド配線のペア数、およびその配線長の少なくともいずれか１つを含む付記３に記載の情報処理装置。
（付記５）
前記ノイズ源モデル生成手段は、前記情報処理回路の電源／グラウンド配線をノイズ源モデル化する際に、前記情報処理回路の動作タイミング、前記情報処理回路の電源系の内部インピーダンス、前記情報処理回路の電源／グラウンド配線のインピーダンス、および前記情報処理回路の負荷インピーダンスの少なくともいずれか１つの要素から、電気ダイポールモデルまたは磁気ダイポールモデルを生成する付記３または４に記載の情報処理装置。
（付記６）
前記配線情報変更手段は、前記放射ノイズの支配的方向が前記通信回路を指向している場合に、前記情報処理回路の電源／グラウンド配線長、または前記情報処理回路の負荷インピーダンスを変更することを特徴とする付記１乃至５のいずれか１項に記載の情報処理装置。
（付記７）
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定ステップと、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更ステップと、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定ステップと、
前記配線情報変更ステップによって変更された回路情報に応じて、前記ノイズ推定ステップによるノイズ推定処理と前記放射方向判定ステップの判定とを繰り返すことにより、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射ノイズが放射される適切な回路情報を生成して出力する適正回路情報出力ステップと、
を含む情報処理方法。
（付記８）
情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定ステップと、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更ステップと、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定ステップと、
前記配線情報変更ステップによって変更された回路情報に応じて、前記ノイズ推定ステップによるノイズ推定処理と前記放射方向判定ステップの判定とを繰り返すことにより、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射ノイズが放射される適切な回路情報を生成して出力する適正回路情報出力ステップと、
をコンピュータに実行させる情報処理プログラム。
この出願は、２０１４年３月３日に出願された日本出願特願２０１４−０４０２９４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
Claims (8)
- 情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定するノイズ推定手段と、
前記情報処理回路の配線レイアウトを決定する回路情報を変更する配線情報変更手段と、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定する放射方向判定手段と、
前記配線情報変更手段によって変更された回路情報に応じて、前記ノイズ推定手段によるノイズ推定処理と前記放射方向判定手段の判定とを繰り返すことにより、前記通信回路に対して放射ノイズが及ぼす影響が小さい、適切な回路情報を生成して出力する適正回路情報出力手段と、
を備えた情報処理装置。 - 前記情報処理回路と前記通信回路とが１チップ上に混載された集積回路において、放射ノイズを推定することにより適正回路情報を出力する請求項１に記載の情報処理装置。
- 前記ノイズ推定手段は、
前記情報処理回路の構造モデルの要素を抽出する構造モデル要素抽出手段と、
前記情報処理回路の電源／グラウンド配線をノイズ源モデル化するノイズ源モデル生成手段と、
を含み、
前記ノイズ源モデルからから放射される放射ノイズの３６０度に亘る平面方向の解析を行う請求項１または２に記載の情報処理装置。 - 前記構造モデル要素抽出手段における構造モデル要素は、シリコン基板サイズ、シリコン基板の誘電率、前記情報処理回路に繋がる電源およびグラウンド配線のペア数、およびその配線長の少なくともいずれか１つを含む請求項３に記載の情報処理装置。
- 前記ノイズ源モデル生成手段は、前記情報処理回路の電源／グラウンド配線をノイズ源モデル化する際に、前記情報処理回路の動作タイミング、前記情報処理回路の電源系の内部インピーダンス、前記情報処理回路の電源／グラウンド配線のインピーダンス、および前記情報処理回路の負荷インピーダンスの少なくともいずれか１つの要素から、電気ダイポールモデルまたは磁気ダイポールモデルを生成する請求項３または４に記載の情報処理装置。
- 前記配線情報変更手段は、前記放射ノイズの支配的方向が前記通信回路を指向している場合に、前記情報処理回路の電源／グラウンド配線長、または前記情報処理回路の負荷インピーダンスを変更する請求項１乃至５のいずれか１項に記載の情報処理装置。
- 情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定し、
前記情報処理回路の配線レイアウトを決定する回路情報を変更し、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定し、
変更された回路情報に応じて、前記放射ノイズの推定と前記判定とを繰り返すことにより、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射ノイズが放射される適切な回路情報を生成して出力する
情報処理方法。 - 情報処理回路の配線レイアウトに基づいて前記情報処理回路から放射される放射ノイズを推定し、
前記情報処理回路の配線レイアウトを決定する回路情報を変更し、
前記情報処理回路から放射される放射ノイズが、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射されるか否かを判定し、
変更された回路情報に応じて、前記放射ノイズの推定と前記判定とを繰り返すことにより、前記情報処理回路に近接する通信回路に対して及ぼす影響が小さい方向に放射ノイズが放射される適切な回路情報を生成して出力する処理、
をコンピュータに実行させる情報処理プログラムが記憶された記憶媒体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014040294 | 2014-03-03 | ||
| JP2014040294 | 2014-03-03 | ||
| PCT/JP2015/000224 WO2015133052A1 (ja) | 2014-03-03 | 2015-01-20 | 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2015133052A1 true JPWO2015133052A1 (ja) | 2017-04-06 |
| JP6528761B2 JP6528761B2 (ja) | 2019-06-12 |
Family
ID=54054874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016506102A Active JP6528761B2 (ja) | 2014-03-03 | 2015-01-20 | 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20170076027A1 (ja) |
| JP (1) | JP6528761B2 (ja) |
| WO (1) | WO2015133052A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10796585B2 (en) * | 2017-06-12 | 2020-10-06 | United States Of America As Represented By The Administrator Of Nasa | Device for providing real-time rotorcraft noise abatement information |
| WO2024171655A1 (ja) * | 2023-02-13 | 2024-08-22 | ソニーセミコンダクタソリューションズ株式会社 | 電子機器、および、電子機器の制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007066243A (ja) * | 2005-09-02 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 回路基板の設計支援装置、回路基板の設計方法、及びノイズ解析プログラム |
| JP2009015678A (ja) * | 2007-07-06 | 2009-01-22 | Nec Corp | 差動線路ｅｍｉ解析システム、差動線路ｅｍｉ解析方法およびプログラム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3894535B2 (ja) * | 2001-07-13 | 2007-03-22 | 松下電器産業株式会社 | 不要輻射解析方法および不要輻射解析装置 |
| US20050031016A1 (en) * | 2003-08-04 | 2005-02-10 | Lowell Rosen | Epoch-variant holographic communications apparatus and methods |
| JP4574529B2 (ja) * | 2004-12-22 | 2010-11-04 | パナソニック株式会社 | 電磁波解析装置、設計支援装置、電磁波解析プログラムおよび設計支援プログラム |
-
2015
- 2015-01-20 US US15/122,706 patent/US20170076027A1/en not_active Abandoned
- 2015-01-20 WO PCT/JP2015/000224 patent/WO2015133052A1/ja active Application Filing
- 2015-01-20 JP JP2016506102A patent/JP6528761B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007066243A (ja) * | 2005-09-02 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 回路基板の設計支援装置、回路基板の設計方法、及びノイズ解析プログラム |
| JP2009015678A (ja) * | 2007-07-06 | 2009-01-22 | Nec Corp | 差動線路ｅｍｉ解析システム、差動線路ｅｍｉ解析方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015133052A1 (ja) | 2015-09-11 |
| JP6528761B2 (ja) | 2019-06-12 |
| US20170076027A1 (en) | 2017-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wu et al. | Overview of signal integrity and EMC design technologies on PCB: Fundamentals and latest progress | |
| US7643980B2 (en) | Electromagnetic field analysis apparatus, method and computer program | |
| KR101610724B1 (ko) | 반도체 레벨의 emi 허용 레벨 추정을 위한 시뮬레이션 장치 및 방법 | |
| US20090234605A1 (en) | Power supply noise analysis method, system and program for electronic circuit board | |
| JP2009238130A (ja) | プリント基板設計装置およびプリント基板設計方法 | |
| JP2017502579A (ja) | 重畳を使用したクロストーク分析方法 | |
| JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
| US9507906B2 (en) | Metal interconnect modeling | |
| JP2006293726A (ja) | 電子部品の設計方法 | |
| JP6528761B2 (ja) | 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 | |
| EP3341964B1 (en) | Halbleiterpaket mit programmierbarer entkopplungskondensatoranordnung | |
| JP2005031850A (ja) | 電源ノイズ解析方法 | |
| US20160378900A1 (en) | Non-transitory computer-readable storage medium, circuit design support method, and information processing device | |
| JP2009163451A (ja) | 半導体装置に対する同時動作信号ノイズに基づいてジッタを見積る方法、その見積りに使用する同時動作信号ノイズ量対ジッタ量相関関係を算出する方法、それらを実現するプログラム、及び半導体装置及びそれが搭載されたプリント回路基板の設計方法 | |
| JP2009042905A (ja) | 集積回路装置のノイズ解析方法、集積回路装置のノイズ解析システム、集積回路装置、電子機器、集積回路装置のノイズ解析プログラム及び情報記憶媒体 | |
| JP6287853B2 (ja) | 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム | |
| US20150106042A1 (en) | Computer-readable medium storing analysis-support program, analysis support method, and analysis supporting device | |
| JP2011204142A (ja) | モデル生成装置、生成方法、プログラムおよびシミュレーションシステム | |
| US20150286758A1 (en) | Circuit simulation device, circuit simulation method, and program | |
| JP2008276612A (ja) | 回路設計装置及び方法並びにプログラム | |
| US20240202412A1 (en) | Manufacturing method of an electronic device | |
| Pan et al. | Diagnosis and optimization of a power distribution network by extracting its parasitic inductances and building a lumped circuit model | |
| JP2009099047A (ja) | プリント回路基板設計システム、プリント回路基板設計方法及びプログラム | |
| Werner et al. | Spice model generation from EM simulation data using integer coded genetic algorithms | |
| Fizesan et al. | 2D and 3D representations of the noise in a PCB using analytical methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190429 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6528761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |