JP4904916B2 - Power module substrate, power module substrate manufacturing method, and power module - Google Patents

Power module substrate, power module substrate manufacturing method, and power module Download PDF

Info

Publication number
JP4904916B2
JP4904916B2 JP2006138658A JP2006138658A JP4904916B2 JP 4904916 B2 JP4904916 B2 JP 4904916B2 JP 2006138658 A JP2006138658 A JP 2006138658A JP 2006138658 A JP2006138658 A JP 2006138658A JP 4904916 B2 JP4904916 B2 JP 4904916B2
Authority
JP
Japan
Prior art keywords
conductor pattern
power module
ceramic plate
brazing material
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006138658A
Other languages
Japanese (ja)
Other versions
JP2007311527A (en
Inventor
慎介 青木
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2006138658A priority Critical patent/JP4904916B2/en
Publication of JP2007311527A publication Critical patent/JP2007311527A/en
Application granted granted Critical
Publication of JP4904916B2 publication Critical patent/JP4904916B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュールに関するものである。   The present invention relates to a power module substrate used in a semiconductor device that controls a large current and a high voltage, a method for manufacturing the power module substrate, and a power module.

この種のパワーモジュールは一般に、セラミックス板の表面に、導体パターンがろう材により接合されたパワーモジュール用基板と、導体パターンの表面に接合された半導体チップと、セラミックス板の裏面側に接合されたヒートシンクとを備えている。このうち導体パターンは、従来では、例えば下記特許文献１に示されるように、セラミックス板の表面に導体パターンを形成するための回路板をろう付けした後に、この回路板にエッチング処理を施すことにより形成されている。
しかしながら、このようにエッチング処理により導体パターンを形成すると、この導体パターンの側面は、その表面（半導体チップ側）から裏面（セラミックス板側）に向かうに従い漸次、その導体パターンの外側に向けて拡がるような末広がり形状になるため、近年のパワーモジュールに対するさらなるコンパクト化、すなわち導体パターンを構成する導体の幅を狭くして、隣合う導体同士の間隔を狭くすることについての要求に応えることが困難であるという問題があった。
そこで、本発明者等は、母材から打ち抜いた導体パターン部材、若しくは鋳造により形成した導体パターン部材を、セラミックス板にろう付けすることによって、側面がセラミックス板の表面から略垂直に立上がった導体パターンを形成することについて検討している。
特開平１０−２４２３３０号公報 This type of power module is generally bonded to the surface of a ceramic plate, a power module substrate having a conductor pattern bonded with a brazing material, a semiconductor chip bonded to the surface of the conductor pattern, and the back side of the ceramic plate. It has a heat sink. Of these, conventionally, as shown in, for example, Patent Document 1 below, after a circuit board for forming a conductor pattern is brazed on the surface of a ceramic board, the circuit board is etched. Is formed.
However, when the conductor pattern is formed by etching in this way, the side surface of the conductor pattern gradually expands toward the outside of the conductor pattern from the front surface (semiconductor chip side) to the back surface (ceramic plate side). Because of the divergent shape, it is difficult to meet the demands for further downsizing of power modules in recent years, that is, reducing the width of conductors constituting the conductor pattern and narrowing the distance between adjacent conductors. There was a problem.
Accordingly, the present inventors have found that a conductor pattern member punched from a base material or a conductor pattern member formed by casting is brazed to a ceramic plate so that the side surface rises substantially vertically from the surface of the ceramic plate. We are considering forming a pattern.
JP-A-10-242330

しかしながら、このようなパワーモジュール用基板の製造方法では、エッチング工程を経ないので、導体パターンの細線化は実現できるものの、この導体パターンの側面がセラミックス板の表面から略垂直に立上がっているので、エッチング処理して形成した導体パターンの側面と比べてその立上がる方向の長さが短いため、導体パターン部材をセラミックス板の表面にろう付けする際に、導体パターン部材とセラミックス板との間から溢れ出たろう材の余剰分が、その表面張力により凝集することによって、導体パターン部材の側面を伝ってこの表面に乗り上がり易くなっている。
そして、このように表面に乗り上げたろう材上にさらに半導体チップを接合すると、この接合時にろう材の組成成分の一部が溶融することがあり、半導体チップと導体パターンの表面との接合部にボイドが発生し、半導体チップと導体パターンとの接合信頼性を低下させるおそれがある。
特に、例えばろう材がＡｌ−Ｓｉ系とされてＳｉを含有し、導体パターンが純Ａｌ若しくはＡｌ合金により形成されている場合には、導体パターンの表面に乗り上げたろう材は、この導体パターンよりも硬いうえに、パワーモジュールを使用する過程での熱サイクルによりさらに加工硬化させられることによって、導体パターンに対してその表面および側面から大きな外力を作用させ、導体パターンとセラミックス板との接合界面に大きな応力が作用し、導体パターンがセラミックス板の表面から剥離し易くなり、パワーモジュールの熱サイクル寿命を低下させるおそれがある。
また、導体パターンの表面においてろう材が乗り上げた部分に、ワイヤボンディングが施されると、ろう材は前記のように導体パターンと比べて硬いので、この部分とワイヤボンディングとの接合部における熱サイクル寿命を低下させるおそれがある。
さらに、導体パターンの表面に前記のように乗り上げたろう材は、視認することができ、外観品質を低減させるおそれもある。 However, in such a power module substrate manufacturing method, since the etching process is not performed, the conductor pattern can be thinned, but the side surface of the conductor pattern rises substantially vertically from the surface of the ceramic plate. Because the length of the rising direction of the conductor pattern is shorter than the side surface of the conductor pattern formed by etching treatment, when the conductor pattern member is brazed to the surface of the ceramic plate, the gap is between the conductor pattern member and the ceramic plate. The surplus brazing material that overflows agglomerates due to its surface tension, so that it easily reaches the surface along the side surface of the conductor pattern member.
When a semiconductor chip is further bonded onto the brazing material that has been placed on the surface in this manner, a part of the composition component of the brazing material may be melted during the bonding, and a void is formed at the bonding portion between the semiconductor chip and the surface of the conductor pattern. May occur and the bonding reliability between the semiconductor chip and the conductor pattern may be reduced.
In particular, for example, when the brazing material is Al-Si based and contains Si, and the conductor pattern is formed of pure Al or an Al alloy, the brazing material that runs on the surface of the conductor pattern is more than the conductor pattern. In addition to being hard, it can be further hardened by thermal cycles in the process of using the power module, so that a large external force is applied to the conductor pattern from its surface and side surfaces, and a large interface is applied to the bonding interface between the conductor pattern and the ceramic plate. The stress acts and the conductor pattern is easily peeled off from the surface of the ceramic plate, which may reduce the thermal cycle life of the power module.
In addition, when wire bonding is performed on the portion of the surface of the conductor pattern where the brazing material has run, since the brazing material is harder than the conductor pattern as described above, the thermal cycle at the joint between this portion and wire bonding May reduce life.
Furthermore, the brazing material that has run on the surface of the conductor pattern as described above can be visually recognized, and there is a risk of reducing the appearance quality.

本発明はこのような事情を考慮してなされたもので、半導体チップと導体パターンとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化を図ることができるパワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュールを提供することを目的とする。   The present invention has been made in consideration of such circumstances, and reduces the bonding reliability between the semiconductor chip and the conductor pattern, reduces the thermal cycle life of the power module, and further provides a power module substrate. It is an object of the present invention to provide a power module substrate, a power module substrate manufacturing method, and a power module that can reduce the size of the power module without deteriorating appearance quality.

このような課題を解決して、前記目的を達成するために、本発明のパワーモジュール用基板は、セラミックス板の表面に、導体パターンがろう材により接合され、この導体パターンの表面に半導体チップが設けられるパワーモジュール用基板であって、前記導体パターンは、半導体チップが接合される導体パターンの表面と、前記セラミックス板の表面に接合される導体パターンの裏面と、前記セラミックス板の表面から立上がる導体パターンの側面とを有しており、ろう付け時の溶融したろう材を溜め込み可能な切欠き部が前記導体パターンの側面及び前記導体パターンの裏面の双方に開口するよう形成されており、かつ、前記切欠き部の断面が矩形であることを特徴とする。
In order to solve such problems and achieve the above object, the power module substrate of the present invention has a conductive pattern bonded to the surface of a ceramic plate by a brazing material, and a semiconductor chip is mounted on the surface of the conductive pattern. A power module substrate provided, wherein the conductor pattern rises from the surface of the conductor pattern to which a semiconductor chip is bonded, the back surface of the conductor pattern to be bonded to the surface of the ceramic plate, and the surface of the ceramic plate. A cutout portion capable of storing a molten brazing material at the time of brazing is formed so as to open on both the side surface of the conductor pattern and the back surface of the conductor pattern, and The notch has a rectangular cross section .

また、本発明のパワーモジュール用基板の製造方法は、母材から打ち抜いた導体パターン部材、または鋳造により形成した導体パターン部材を形成する導体パターン部材形成工程と、セラミックス板の表面にろう材箔を介して導体パターン部材を配置して積層体を形成する配置工程と、積層体をこの積層方向に加圧して加熱することによりろう材箔を溶融し、セラミックス板の表面に導体パターンをろう材により接合する接合工程とを有するパワーモジュール用基板の製造方法であって、前記導体パターン形成工程は、前記導体パターンの側面及び前記導体パターン部材の裏面の双方に開口する前記切欠き部を形成し、前記配置工程は、前記切欠き部がセラミックス板の表面に向けて開口するように、導体パターン部材の裏面をろう材箔を介してセラミックス板の表面に載置し、その後、前記接合工程を経ることにより、請求項１又は２に記載のパワージュール用基板を形成することを特徴とする。 Further, the method for manufacturing a power module substrate of the present invention comprises a conductor pattern member punched from a base material or a conductor pattern member forming step for forming a conductor pattern member formed by casting, and a brazing material foil on the surface of the ceramic plate. An arrangement step of forming a laminated body by arranging conductor pattern members, and a brazing material foil is melted by pressurizing and heating the laminated body in the laminating direction, and the conductive pattern is formed on the surface of the ceramic plate by the brazing material. A method of manufacturing a power module substrate having a joining step of joining, wherein the conductor pattern forming step forms the notch that opens on both a side surface of the conductor pattern and a back surface of the conductor pattern member , the arrangement step, the so notch is open toward the surface of the ceramic plate, via a brazing filler metal foil backside of the conductive pattern member Te was placed on the surface of the ceramic plate, then, by passing through the bonding process, thereby forming a power module substrate according to claim 1 or 2.

この発明では、導体パターンに前記ろう溜め凹部が形成されているので、母材から打ち抜かれた導体パターン部材、または鋳造により形成した導体パターン部材をセラミックス板の表面にろう付けする際に、溶融したろう材のうち、導体パターン部材とセラミックス板との間から溢れ出た余剰分を、前記ろう溜め凹部に収納することが可能になり、導体パターン部材の側面を伝って表面に乗り上がるろう材の量を低減させることができる。したがって、導体パターンと半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりするのを防ぐことができる。
また、ろう溜め凹部がセラミックス板の表面に向けて開口し、セラミックス板の表面との間に形成される空間に、前記余剰のろう材が収納されるようになっているので、ろう溜め凹部を導体パターンに形成したことにより、この導体パターンが広幅になりパワーモジュールのコンパクト化が実現できなくなるのを防ぐことが可能になる。すなわち、例えば、エッチングにより形成された導体パターンにおいて、その側面が、表面側（半導体チップ側）から裏面側（セラミックス板側）に向かうに従い漸次、導体パターンの外側に向けて拡がるような末広がり形状とされてその長さを大きく確保した上で、この側面に凹部を形成することにより、余剰のろう材を収納できるようにすると、セラミックス板の表面に占める導体パターンの占有面積が大きくなりパワーモジュールのコンパクト化を図ることができない。 In this invention, since the brazing recess is formed in the conductor pattern, the conductor pattern member punched from the base material or the conductor pattern member formed by casting was melted when brazed to the surface of the ceramic plate. Of the brazing material, it is possible to store the surplus overflowing from between the conductive pattern member and the ceramic plate in the brazing reservoir recess, and the brazing material that rides on the surface along the side surface of the conductive pattern member. The amount can be reduced. Therefore, it is possible to prevent the bonding reliability between the conductor pattern and the semiconductor chip from being lowered, the thermal cycle life of the power module to be reduced, and further the appearance quality of the power module substrate from being lowered.
Further, the brazing recess is opened toward the surface of the ceramic plate, and the surplus brazing material is accommodated in a space formed between the surface of the ceramic plate. By forming the conductor pattern, it is possible to prevent the conductor pattern from becoming wide and preventing the power module from being made compact. That is, for example, in a conductor pattern formed by etching, the side surface of the conductor pattern gradually expands toward the outside of the conductor pattern from the front surface side (semiconductor chip side) to the back surface side (ceramic plate side). In addition, by securing a large length and forming a recess on this side surface, it is possible to store surplus brazing material, so that the area occupied by the conductor pattern on the surface of the ceramic plate increases and the power module It cannot be made compact.

ここで、前記ろう溜め凹部は、導体パターンの、セラミックス板の表面から立上がる側面、および前記裏面に開口する切欠き部を備えてもよい。
この場合、セラミックス板の表面から前記切欠き部に到達したろう材を、このろう材に作用する自重によって、セラミックス板の表面上に落下させ易くすることが可能になる。しかも、ろう溜め凹部が導体パターンの側面および裏面の双方に開口しているので、このろう溜め凹部の、ろう材の収納量を十分に確保することが可能になり、導体パターンの表面に乗り上げるろう材の量を確実に低減させることができる。 Here, the brazing reservoir concave portion may include a side surface of the conductor pattern rising from the surface of the ceramic plate and a notch opening in the back surface.
In this case, the brazing material reaching the notch from the surface of the ceramic plate can be easily dropped onto the surface of the ceramic plate by its own weight acting on the brazing material. In addition, since the brazing recess is open on both the side surface and the back surface of the conductor pattern, it is possible to secure a sufficient amount of brazing material in the brazing recess, and ride on the surface of the conductor pattern. The amount of material can be reliably reduced.

また、前記ろう溜め凹部は、導体パターンの裏面の平面視における外周縁よりも内側に配置された溝部を備えてもよい。   The brazing recess may include a groove disposed on the inner side of the outer peripheral edge in plan view of the back surface of the conductor pattern.

さらに、前記ろう材はＡｌ−Ｓｉ系とされるとともに、前記導体パターンは純Ａｌ若しくはＡｌ合金により形成されてもよい。
この場合、前記のパワーモジュール用基板を容易かつ確実に形成することができる。 Further, the brazing material may be Al—Si, and the conductor pattern may be formed of pure Al or an Al alloy.
In this case, the power module substrate can be easily and reliably formed.

また、本発明のパワーモジュールは、セラミックス板の表面に、導体パターンがろう材により接合されたパワーモジュール用基板と、導体パターンの表面に接合された半導体チップと、セラミックス板の裏面側に接合されたヒートシンクとを備えたパワーモジュールであって、前記パワーモジュール用基板が、本発明のパワーモジュール用基板であることを特徴とする。   Further, the power module of the present invention is bonded to the power module substrate in which the conductor pattern is bonded to the surface of the ceramic plate with the brazing material, the semiconductor chip bonded to the surface of the conductor pattern, and the back side of the ceramic plate. A power module including a heat sink, wherein the power module substrate is the power module substrate of the present invention.

この発明によれば、半導体チップと導体パターンとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化を図ることができる。   According to this invention, without reducing the bonding reliability between the semiconductor chip and the conductor pattern, reducing the thermal cycle life of the power module, and further, without reducing the appearance quality of the power module substrate, The power module can be made compact.

以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の第１実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。
このパワーモジュール１０は、セラミックス板１１の表面に、例えば、純Ａｌ若しくはＡｌ合金により形成された導体パターン１２がＡｌ−Ｓｉ系のろう材１３により接合されたパワーモジュール用基板１４と、導体パターン１２の表面１２ｃに第１はんだ層１７を介してはんだ接合された半導体チップ１５と、セラミックス板１１の裏面側に接合されたヒートシンク１６とを備えている。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an overall view showing a power module to which a power module substrate according to a first embodiment of the present invention is applied.
The power module 10 includes a power module substrate 14 in which a conductor pattern 12 formed of, for example, pure Al or an Al alloy is bonded to the surface of a ceramic plate 11 with an Al—Si brazing material 13, and the conductor pattern 12. The semiconductor chip 15 is solder-bonded to the front surface 12c via the first solder layer 17, and the heat sink 16 is bonded to the back surface side of the ceramic plate 11.

図示の例では、パワーモジュール用基板１４は、セラミックス板１１の裏面に導体パターン１２と同じ材質により形成された金属板１８が前記ろう材１３により接合され、この金属板１８の裏面にヒートシンク１６が第２はんだ層１９を介してはんだ接合、若しくはろう付けや拡散接合により接合された構成とされている。   In the illustrated example, the power module substrate 14 has a metal plate 18 formed of the same material as the conductor pattern 12 joined to the back surface of the ceramic plate 11 by the brazing material 13, and a heat sink 16 is attached to the back surface of the metal plate 18. The second solder layer 19 is joined by solder bonding, brazing, or diffusion bonding.

セラミックス板１１は、例えばＡｌＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣ等により形成され、ヒートシンク１６は、純Ａｌ、純Ｃｕ、Ａｌ合金若しくはＣｕ合金により形成され、第１、第２はんだ層１７、１９は、例えばＳｎ−Ａｇ−Ｃｕ系若しくはＺｎ−Ａｌ系のはんだ材により形成されている。また、導体パターン１２は、例えば、純Ａｌ若しくはＡｌ合金により形成された母材から打ち抜いた導体パターン部材、または鋳造により形成した導体パターン部材を、セラミックス板１１にろう付けすることにより形成されている。 The ceramic plate 11 is formed of, for example, AlN, Al 2 O 3 , Si 3 N 4 , SiC, or the like, and the heat sink 16 is formed of pure Al, pure Cu, Al alloy, or Cu alloy, and the first and second solder layers. 17 and 19 are made of, for example, a Sn—Ag—Cu-based or Zn—Al-based solder material. The conductor pattern 12 is formed, for example, by brazing a conductor pattern member punched from a base material formed of pure Al or an Al alloy or a conductor pattern member formed by casting to the ceramic plate 11. .

さらに、本実施形態では、導体パターン１２の外表面のうち、セラミックス板１１の表面に接合された裏面１２ｂに、セラミックス板１１の表面に向けて開口して、セラミックス板１１の表面との間に、ろう付け時の溶融したろう材１３を溜め込み可能なろう溜め凹部１２ｄが形成されている。図示の例では、導体パターン１２の側面１２ａは、その表面１２ｃから裏面１２ｂに向かうに従い漸次この導体パターン１２の内方に向けて凹むような傾斜面とされ、この側面１２ａの厚さ方向全域が、ろう溜め凹部１２ｄとされている。言い換えると、このろう溜め凹部１２ｄは、導体パターン１２の、セラミックス板１１の表面から立上がる側面１２ａ、および裏面１２ｂに開口する切欠き部とされている。   Furthermore, in this embodiment, it opens toward the surface of the ceramic board 11 in the back surface 12b joined to the surface of the ceramic board 11 among the outer surfaces of the conductor pattern 12, and between the surface of the ceramic board 11 A brazing recess 12d is formed in which the molten brazing material 13 can be stored during brazing. In the illustrated example, the side surface 12a of the conductor pattern 12 is an inclined surface that is gradually recessed toward the inside of the conductor pattern 12 from the front surface 12c toward the back surface 12b. , A wax reservoir recess 12d. In other words, the brazing recess 12d is a notch that opens to the side surface 12a and the back surface 12b of the conductor pattern 12 rising from the surface of the ceramic plate 11.

また、本実施形態では、導体パターン１２の表面１２ｃはその全域にわたって平坦面とされている。
以上の構成において、導体パターン１２の表面１２ｃの外周縁からセラミックス板１１の表面に向けて略垂下させた仮想線１２ｅと、ろう溜め凹部１２ｄ（側面１２ａ）と、セラミックス板１１の表面とがなす空間１２ｆに、導体パターン１２の裏面１２ｂとセラミックス板１１の表面との間に介在しているろう材１３が一体的に満たされている。 In the present embodiment, the surface 12c of the conductor pattern 12 is a flat surface over the entire area.
In the above configuration, the imaginary line 12e substantially suspended from the outer peripheral edge of the surface 12c of the conductor pattern 12 toward the surface of the ceramic plate 11, the brazing recess 12d (side surface 12a), and the surface of the ceramic plate 11 are formed. The brazing material 13 interposed between the back surface 12b of the conductor pattern 12 and the surface of the ceramic plate 11 is integrally filled in the space 12f.

次に、以上のように構成されたパワーモジュール用基板１４の製造方法について説明する。
まず、純Ａｌ若しくはＡｌ合金からなる母材を打ち抜いて導体パターン１２と同形同大の導体パターン部材を形成する。この際、導体パターン部材の側面（導体パターン１２の側面１２ａ）、および裏面（導体パターン１２の裏面１２ｂ）の双方に開口する切欠き部としてのろう溜め凹部１２ｄを形成しておく。 Next, a method for manufacturing the power module substrate 14 configured as described above will be described.
First, a base material made of pure Al or an Al alloy is punched to form a conductor pattern member having the same shape and size as the conductor pattern 12. At this time, a brazing recess 12d is formed as a notch opening on both the side surface (side surface 12a of the conductor pattern 12) and the back surface (back surface 12b of the conductor pattern 12) of the conductor pattern member.

すなわち、本実施形態では、母材の表裏面のうち、形成される導体パターン部材の裏面を有する裏面にろう材箔を配置しておき、この母材における導体パターン部材の形成予定部をその裏面側から押圧し、この導体パターン部材の形成予定部の外周縁部に圧縮力を作用させてろう溜め凹部１２ｄを形成するとともに、この導体パターン部材の形成予定部の外周縁にせん断力を作用させてその厚さ方向途中まで切断し、この導体パターン部材の形成予定部の外周縁に位置する前記ろう材箔を切断した後に、この導体パターン部材の形成予定部をその表面側から押圧して押し戻す。   That is, in this embodiment, among the front and back surfaces of the base material, a brazing material foil is disposed on the back surface having the back surface of the conductor pattern member to be formed, and the portion on which the conductor pattern member is to be formed in the base material is defined as the back surface. Pressing from the side, compressing force is applied to the outer peripheral edge portion of the conductor pattern member formation planned portion to form the brazing reservoir recess 12d, and shear force is applied to the outer peripheral edge of the conductor pattern member formation scheduled portion. After cutting the brazing material foil located at the outer peripheral edge of the portion where the conductor pattern member is to be formed, the portion to be formed of the conductor pattern member is pressed from the surface side and pushed back. .

その後、この母材の裏面とセラミックス板１１の表面とをテンプレートを挟んで対向させた状態で、導体パターン部材の形成予定部の表面をセラミックス板１１の表面に向けて押圧して母材から分離し導体パターン部材を形成するとともに、この導体パターン部材をその裏面側からテンプレートのガイド孔に挿入することにより、セラミックス板１１の表面にろう材箔と導体パターン部材とをこの順に配置する。   Thereafter, in a state where the back surface of the base material and the surface of the ceramic plate 11 are opposed to each other with the template interposed therebetween, the surface of the portion where the conductor pattern member is to be formed is pressed toward the surface of the ceramic plate 11 and separated from the base material. The conductive pattern member is formed, and the conductive pattern member is inserted into the guide hole of the template from the back side thereof, thereby arranging the brazing material foil and the conductive pattern member on the surface of the ceramic plate 11 in this order.

これにより、ろう溜め凹部１２ｄがセラミックス板１１の表面に向けて開口するように、導体パターン部材の裏面がろう材箔を介してセラミックス板１１の表面に載置される。
一方、セラミックス板１１の裏面にろう材箔を介して金属板１８を配置する。以上より、セラミックス板１１の表面に、ろう材箔と導体パターン部材とがこの順に配置され、裏面にろう材箔と金属板１８とがこの順に配置された積層体を形成する。 As a result, the back surface of the conductor pattern member is placed on the surface of the ceramic plate 11 via the brazing material foil so that the brazing recess 12 d opens toward the surface of the ceramic plate 11.
On the other hand, a metal plate 18 is disposed on the back surface of the ceramic plate 11 via a brazing material foil. As described above, a laminated body is formed in which the brazing material foil and the conductive pattern member are arranged in this order on the surface of the ceramic plate 11 and the brazing material foil and the metal plate 18 are arranged in this order on the back surface.

そして、この積層体を積層方向に加圧した状態で加熱し、ろう材箔を溶融後硬化させることによって、セラミックス板１１の表面に導体パターン部材をろう付けにより接合して導体パターン１２を形成し、セラミックス板１１の裏面と金属板１８とをろう付けにより接合してパワーモジュール用基板１４を形成する。   Then, the laminated body is heated in a state of being pressed in the laminating direction, and the brazing material foil is melted and cured to join the conductive pattern member to the surface of the ceramic plate 11 by brazing to form the conductive pattern 12. The power module substrate 14 is formed by joining the back surface of the ceramic plate 11 and the metal plate 18 by brazing.

ここで、この製造方法についての具体的な実施例について説明する。
まず、材質については、導体パターン１２および金属板１８を純度９９．９８％の純Ａｌ、ろう材１３をＡｌ−Ｓｉ系（Ａｌが９３ｗｔ％、Ｓｉが７ｗｔ％）、セラミックス板１１をＡｌＮによりそれぞれ形成した。厚さについては、導体パターン１２および金属板１８を約０．４ｍｍ、ろう材箔を約１３μｍ、セラミックス板１１を約０．６３５ｍｍとした。なお、導体パターン１２は平面視四角形とされ、縦および横の寸法はそれぞれ、約２８ｍｍおよび約７０ｍｍとした。また、導体パターン部材および金属板１８と、ろう材箔とは、揮発性有機媒体（オクタンジオール）により仮固定した。
そして、前記積層体を６００℃〜６５０℃の真空中に置いた状態で、約１時間、積層方向に０．２３ＭＰａ〜０．３５ＭＰａで加圧して、パワーモジュール用基板１４を形成した。 Here, specific examples of the manufacturing method will be described.
First, regarding the material, the conductor pattern 12 and the metal plate 18 are made of pure Al having a purity of 99.98%, the brazing material 13 is made of Al—Si (Al is 93 wt%, Si is 7 wt%), and the ceramic plate 11 is made of AlN. Formed. Regarding the thickness, the conductive pattern 12 and the metal plate 18 were about 0.4 mm, the brazing material foil was about 13 μm, and the ceramic plate 11 was about 0.635 mm. The conductor pattern 12 was a square in plan view, and the vertical and horizontal dimensions were about 28 mm and about 70 mm, respectively. The conductive pattern member and metal plate 18 and the brazing material foil were temporarily fixed with a volatile organic medium (octanediol).
And in the state which put the said laminated body in the vacuum of 600 to 650 degreeC, it pressed by 0.23 MPa-0.35 MPa in the lamination direction for about 1 hour, and the board | substrate 14 for power modules was formed.

以上説明したように、本実施形態によるパワーモジュール用基板によれば、導体パターン１２にろう溜め凹部１２ｄが形成されているので、母材から打ち抜かれた導体パターン部材、または鋳造により形成された導体パターン部材をセラミックス板１１の表面にろう付けする際に、溶融したろう材１３のうち、導体パターン部材とセラミックス板１１との間から溢れ出た余剰分を、ろう溜め凹部１２ｄに収納することが可能になり、導体パターン部材の側面（導体パターン１２の側面１２ａ）を伝って表面１２ｃに乗り上がるろう材の量を低減させることができる。
したがって、導体パターン１２と半導体チップ１５との接合信頼性を低下させたり、パワーモジュール１０の熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板１４の外観品質を低下させたりするのを防ぐことができる。 As described above, according to the power module substrate according to the present embodiment, since the brazing reservoir recess 12d is formed in the conductor pattern 12, the conductor pattern member punched from the base material or the conductor formed by casting is used. When the pattern member is brazed to the surface of the ceramic plate 11, an excess portion of the molten brazing material 13 overflowing from between the conductor pattern member and the ceramic plate 11 can be stored in the brazing reservoir recess 12 d. Thus, the amount of the brazing material that rides on the surface 12c along the side surface of the conductor pattern member (side surface 12a of the conductor pattern 12) can be reduced.
Therefore, it is possible to prevent the bonding reliability between the conductor pattern 12 and the semiconductor chip 15 from being lowered, the thermal cycle life of the power module 10 from being reduced, and further the appearance quality of the power module substrate 14 from being lowered. be able to.

また、ろう溜め凹部１２ｄがセラミックス板１１の表面に向けて開口し、セラミックス板１１の表面との間に形成される空間１２ｆに、前記余剰のろう材１３が収納されるようになっているので、ろう溜め凹部１２ｄを導体パターン１２に形成したことにより、この導体パターン１２が広幅になりパワーモジュール１０のコンパクト化が実現できなくなるのを防ぐことが可能になる。   Further, the brazing recess 12 d opens toward the surface of the ceramic plate 11, and the surplus brazing material 13 is accommodated in a space 12 f formed between the surface of the ceramic plate 11. By forming the solder reservoir recess 12d in the conductor pattern 12, it is possible to prevent the conductor pattern 12 from becoming wide and preventing the power module 10 from being made compact.

さらに、本実施形態では、導体パターン１２の表面１２ｃはその全域にわたって平坦面とされ、ろう溜め凹部１２ｄは、この導体パターン１２の平面視において導体パターン１２の表面１２ｃの外周縁よりも内方に位置されているので、導体パターン１２の表面１２ｃにおいて、半導体チップ１５を設けたり、ワイヤボンディングを施すことができる有効使用面積を小さくさせることなく、この導体パターン１２の側面１２ａにろう溜め凹部１２ｄを形成することが可能になる。   Furthermore, in this embodiment, the surface 12c of the conductor pattern 12 is a flat surface over the entire region, and the brazing reservoir recess 12d is inward of the outer peripheral edge of the surface 12c of the conductor pattern 12 in a plan view of the conductor pattern 12. Therefore, the brazing recess 12d is formed on the side surface 12a of the conductor pattern 12 without reducing the effective use area where the semiconductor chip 15 is provided or the wire bonding can be performed on the surface 12c of the conductor pattern 12. It becomes possible to form.

さらにまた、前記空間１２ｆに、セラミックス板１１の表面と導体パターン１２の裏面１２ｂとの間に介在しているろう材１３が一体的に満たされているので、導体パターン１２とセラミックス板１１との接合強度を向上させることが可能になり、この接合信頼性をより一層向上させることができる。   Furthermore, since the brazing material 13 interposed between the surface of the ceramic plate 11 and the back surface 12b of the conductor pattern 12 is integrally filled in the space 12f, the conductor pattern 12 and the ceramic plate 11 It becomes possible to improve the joining strength, and this joining reliability can be further improved.

また、ろう溜め凹部１２ｄが、導体パターン１２の側面１２ａおよび裏面１２ｂの双方に開口する切欠き部とされているので、セラミックス板１１の表面から前記切欠き部としてのろう溜め凹部１２ｄに到達したろう材を、このろう材に作用する自重によって、セラミックス板１１の表面上に落下させ易くすることが可能になるとともに、このろう溜め凹部１２ｄの、ろう材の収納量を十分に確保することが可能になり、導体パターン１２の表面１２ｃに乗り上げるろう材の量を確実に低減させることができる。   Moreover, since the brazing recess 12d is a notch opening in both the side surface 12a and the back surface 12b of the conductor pattern 12, the brazing recess 12d as the notch is reached from the surface of the ceramic plate 11. The brazing material can be easily dropped on the surface of the ceramic plate 11 by its own weight acting on the brazing material, and a sufficient amount of brazing material can be secured in the brazing recess 12d. As a result, the amount of brazing material riding on the surface 12c of the conductor pattern 12 can be reliably reduced.

なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前記実施形態では、導体パターン部材を母材から打ち抜いて形成したが、これに代えて、鋳造により形成してもよい。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above-described embodiment, the conductor pattern member is formed by punching from the base material. However, instead of this, it may be formed by casting.

また、ろう溜め凹部１２ｄは、前記実施形態に限られるものではなく、例えば、図２に示されるように、導体パターン１２の裏面１２ｂに、この裏面１２ｂの平面視における外周縁よりも内側に配置させて形成した溝部を採用してもよい。さらに、この場合、導体パターン１２の側面１２ａは、セラミックス板１１の表面に沿った方向に対して略直交する方向に延在させるようにしてもよい。   Further, the brazing reservoir recess 12d is not limited to the above-described embodiment. For example, as shown in FIG. 2, the brazing reservoir recess 12d is disposed on the back surface 12b of the conductor pattern 12 on the inner side of the outer peripheral edge in a plan view of the back surface 12b. You may employ | adopt the groove part formed. Furthermore, in this case, the side surface 12 a of the conductor pattern 12 may extend in a direction substantially orthogonal to the direction along the surface of the ceramic plate 11.

さらに、図３に示されるように、ろう溜め凹部１２ｄとして、導体パターン１２の側面１２ａにおいて裏面１２ｂ側の部分に、この側面１２ａおよび裏面１２ｂの双方に開口する切欠き部を形成し、導体パターン１２の側面１２ａにおいて表面１２ｃ側の部分からセラミックス板１１の表面に向けて略垂下させた仮想線１２ｅと、ろう溜め凹部１２ｄと、セラミックス板１１の表面とがなす空間１２ｆに、導体パターン１２の裏面１２ｂとセラミックス板１１の表面との間に介在しているろう材１３を一体的に満たすことができるようにしてもよい。この場合、導体パターン１２の表面１２ｃはその全域にわたって平坦面とすることができる。
なお、図５に示されるように、導体パターン１２の側面１２ａにおいて表面１２ｃ側の部分にも、裏面１２ｂ側の部分に形成した前記切欠き部と同形同大の切欠き部を形成してもよい。 Further, as shown in FIG. 3, a notch portion that opens to both the side surface 12a and the back surface 12b is formed in the side surface 12a of the conductor pattern 12 on the back surface 12b side as the brazing recess 12d. 12 in the space 12f formed by a virtual line 12e substantially suspended from a portion on the surface 12c side toward the surface of the ceramic plate 11, a brazing recess 12d, and the surface of the ceramic plate 11. The brazing material 13 interposed between the back surface 12b and the surface of the ceramic plate 11 may be filled together. In this case, the surface 12c of the conductor pattern 12 can be a flat surface over the entire region.
As shown in FIG. 5, a cutout portion having the same shape and size as the cutout portion formed in the portion on the back surface 12b side is also formed on the side surface 12c side portion of the side surface 12a of the conductor pattern 12. Also good.

また、図４に示されるように、導体パターン１２の側面１２ａにおいて、表面１２ｃ側の部分に、この側面１２ａおよび表面１２ｃの双方に開口する切欠き部を形成し、この側面１２ａの厚さ方向中央部から表面１２ｃに向かうに従い漸次導体パターン１２の内側に向けて延びる第１傾斜面２１を形成するとともに、裏面１２ｂ側の部分に、側面１２ａおよび裏面１２ｂの双方に開口する切欠き部を形成し、前記厚さ方向中央部から裏面１２ｂに向かうに従い漸次導体パターン１２の内側に向けて延びる第２傾斜面２２を形成して、前記厚さ方向中央部からセラミックス板１１の表面に向けて略垂下させた仮想線２３と、第２傾斜面２２と、セラミックス板１１の表面とがなす空間２４に、導体パターン１２の裏面１２ｂとセラミックス板１１の表面との間に介在しているろう材１３を一体的に満たすことができるようにしてもよい。すなわち、前記裏面１２ｂ側の部分に形成した切欠き部により、ろう溜め凹部１２ｄを構成するようにしてもよい。   Further, as shown in FIG. 4, in the side surface 12a of the conductor pattern 12, a notch that opens to both the side surface 12a and the surface 12c is formed in the portion on the surface 12c side, and the thickness direction of the side surface 12a is formed. A first inclined surface 21 that gradually extends toward the inside of the conductor pattern 12 from the center toward the front surface 12c is formed, and a notch that opens on both the side surface 12a and the back surface 12b is formed on the back surface 12b side. Then, a second inclined surface 22 that gradually extends inward of the conductor pattern 12 is formed from the central portion in the thickness direction toward the back surface 12b, and is approximately directed from the central portion in the thickness direction toward the surface of the ceramic plate 11. A back surface 12b of the conductor pattern 12 and the ceramic plate 1 are formed in a space 24 formed by the virtual line 23 that is suspended, the second inclined surface 22, and the surface of the ceramic plate 11. Brazing material 13 interposed between the surface of the may be able to meet integrally with. That is, the brazing recess 12d may be constituted by a notch formed in the portion on the back surface 12b side.

また、母材を打ち抜いて導体パターン部材を形成する方法として、前記実施形態に代えて、例えば、裏面にろう材箔が配置された母材における導体パターン部材の形成予定部に向けて打ち抜きパンチを前進移動し、この母材における導体パターン部材の形成予定部をその裏面側から押圧して、このパンチの前進移動を、導体パターン部材の形成予定部の外周縁を母材の厚さ方向全域でせん断変形させて破断するまで継続することにより母材から打ち抜いて形成してもよい。   In addition, as a method of punching the base material to form the conductor pattern member, instead of the above embodiment, for example, a punching punch is performed toward the portion where the conductor pattern member is to be formed in the base material in which the brazing material foil is disposed on the back surface. It moves forward, presses the formation part of the conductor pattern member in this base material from its back side, and advances the forward movement of this punch. It may be formed by punching from the base material by continuing shear deformation and breaking.

さらに、ろう溜め凹部１２ｄとして、図１に示す切欠き部、および図３から図５に示す前記裏面１２ｂ側の部分に形成した切欠き部のいずれか１つと、図２に示す溝部との双方を導体パターン１２に形成するようにしてもよい。   Further, as the brazing recess 12d, both the notch shown in FIG. 1 and the notch formed on the back surface 12b side shown in FIGS. 3 to 5 and the groove shown in FIG. May be formed on the conductor pattern 12.

半導体チップと導体パターンとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化を図る。   The power module can be made compact without reducing the bonding reliability between the semiconductor chip and the conductor pattern, reducing the thermal cycle life of the power module, and reducing the appearance quality of the power module substrate. Plan.

この発明の第１実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。1 is an overall view showing a power module to which a power module substrate according to a first embodiment of the present invention is applied. この発明の第２実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。It is a general view which shows the power module to which the board | substrate for power modules which concerns on 2nd Embodiment of this invention is applied. この発明の第３実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。It is a general view which shows the power module to which the board | substrate for power modules which concerns on 3rd Embodiment of this invention is applied. この発明の第４実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。It is a general view which shows the power module to which the board | substrate for power modules which concerns on 4th Embodiment of this invention is applied. この発明の第５実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。It is a general view which shows the power module to which the board | substrate for power modules which concerns on 5th Embodiment of this invention is applied.

符号の説明Explanation of symbols

１０ パワーモジュール
１１ セラミックス板
１２ 導体パターン
１２ａ 導体パターンの側面
１２ｂ 導体パターンの裏面
１２ｃ 導体パターンの表面
１２ｄ ろう溜め凹部
１３ ろう材
１４ パワーモジュール用基板
１５ 半導体チップ
１６ ヒートシンク
DESCRIPTION OF SYMBOLS 10 Power module 11 Ceramic board 12 Conductor pattern 12a Side surface of conductor pattern 12b Back surface of conductor pattern 12c Surface of conductor pattern 12d Brazing recess 13 Brazing material 14 Power module substrate 15 Semiconductor chip 16 Heat sink

Claims (4)

セラミックス板の表面に、導体パターンがろう材により接合され、この導体パターンの表面に半導体チップが設けられるパワーモジュール用基板であって、
前記導体パターンは、半導体チップが接合される導体パターンの表面と、前記セラミックス板の表面に接合される導体パターンの裏面と、前記セラミックス板の表面から立上がる導体パターンの側面とを有しており、
ろう付け時の溶融したろう材を溜め込み可能な切欠き部が前記導体パターンの側面及び前記導体パターンの裏面の双方に開口するよう形成されており、かつ、前記切欠き部の断面が矩形であることを特徴とするパワーモジュール用基板。 A power module substrate in which a conductor pattern is joined to a surface of a ceramic plate by a brazing material, and a semiconductor chip is provided on the surface of the conductor pattern,
The conductor pattern has a surface of a conductor pattern to which a semiconductor chip is bonded, a back surface of the conductor pattern to be bonded to the surface of the ceramic plate, and a side surface of the conductor pattern rising from the surface of the ceramic plate. ,
A notch part capable of storing the molten brazing material at the time of brazing is formed so as to open on both the side surface of the conductor pattern and the back surface of the conductor pattern, and the section of the notch part is rectangular. A power module substrate. 請求項１に記載のパワーモジュール用基板において、
前記ろう材はＡｌ−Ｓｉ系とされるとともに、前記導体パターンは純Ａｌ若しくはＡｌ合金により形成されていることを特徴とするパワーモジュール用基板。 The power module substrate according to claim 1,
The brazing material is made of Al-Si, and the conductor pattern is made of pure Al or an Al alloy. 母材から打ち抜いた導体パターン部材、または鋳造により形成した導体パターン部材を形成する導体パターン部材形成工程と、セラミックス板の表面にろう材箔を介して導体パターン部材を配置して積層体を形成する配置工程と、積層体をこの積層方向に加圧して加熱することによりろう材箔を溶融し、セラミックス板の表面に導体パターンをろう材により接合する接合工程とを有するパワーモジュール用基板の製造方法であって、
前記導体パターン形成工程は、前記導体パターンの側面及び前記導体パターン部材の裏面の双方に開口する前記切欠き部を形成し、前記配置工程は、前記切欠き部がセラミックス板の表面に向けて開口するように、導体パターン部材の裏面をろう材箔を介してセラミックス板の表面に載置し、その後、前記接合工程を経ることにより、請求項１又は２に記載のパワージュール用基板を形成することを特徴とするパワーモジュール用基板の製造方法。 A conductor pattern member formed by punching from a base material or a conductor pattern member formed by casting, and a conductor pattern member is disposed on the surface of the ceramic plate via a brazing material foil to form a laminate. A method for manufacturing a power module substrate, comprising: an arranging step; and a joining step of melting the brazing material foil by pressing and heating the laminated body in the laminating direction and joining the conductor pattern to the surface of the ceramic plate with the brazing material Because
The conductor pattern forming step, the opening to both the rear surface side and the conductor pattern member of the conductive pattern forming said notch, said disposing step, the cutout portion toward the surface of the ceramic plate opening The power joule substrate according to claim 1 or 2 is formed by placing the back surface of the conductor pattern member on the surface of the ceramic plate via the brazing material foil, and then performing the joining step. A method for manufacturing a power module substrate. セラミックス板の表面に、導体パターンがろう材により接合されたパワーモジュール用基板と、導体パターンの表面に接合された半導体チップと、セラミックス板の裏面側に接合されたヒートシンクとを備えたパワーモジュールであって、
前記パワーモジュール用基板が、請求項１又は２に記載のパワーモジュール用基板であることを特徴とするパワーモジュール。 A power module comprising a power module substrate in which a conductor pattern is bonded to a surface of a ceramic plate with a brazing material, a semiconductor chip bonded to the surface of the conductor pattern, and a heat sink bonded to the back side of the ceramic plate. There,
The power module substrate according to claim 1 , wherein the power module substrate is the power module substrate according to claim 1 .
JP2006138658A 2006-05-18 2006-05-18 Power module substrate, power module substrate manufacturing method, and power module Active JP4904916B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006138658A JP4904916B2 (en) 2006-05-18 2006-05-18 Power module substrate, power module substrate manufacturing method, and power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006138658A JP4904916B2 (en) 2006-05-18 2006-05-18 Power module substrate, power module substrate manufacturing method, and power module

Publications (2)

Publication Number Publication Date
JP2007311527A JP2007311527A (en) 2007-11-29
JP4904916B2 true JP4904916B2 (en) 2012-03-28

Family

ID=38844119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138658A Active JP4904916B2 (en) 2006-05-18 2006-05-18 Power module substrate, power module substrate manufacturing method, and power module

Country Status (1)

Country Link
JP (1) JP4904916B2 (en)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101679818A (en) 2007-04-05 2010-03-24 艾利丹尼森公司 Pressure sensitive shrink label
US8282754B2 (en) 2007-04-05 2012-10-09 Avery Dennison Corporation Pressure sensitive shrink label
KR101463075B1 (en) 2008-02-04 2014-11-20 페어차일드코리아반도체 주식회사 Heat sink package
JP2010206090A (en) * 2009-03-05 2010-09-16 Nec Corp Semiconductor device
JP5251772B2 (en) * 2009-07-23 2013-07-31 三菱マテリアル株式会社 Power module substrate manufacturing method and manufacturing intermediate
JP5056811B2 (en) * 2009-07-23 2012-10-24 三菱マテリアル株式会社 Power module substrate manufacturing method, manufacturing apparatus, and manufacturing intermediate
JP5552803B2 (en) * 2009-12-07 2014-07-16 三菱マテリアル株式会社 Power module substrate manufacturing method
MX2012008762A (en) 2010-01-28 2012-08-31 Avery Dennison Corp Label applicator belt system.
JP5452345B2 (en) * 2010-04-28 2014-03-26 昭和電工株式会社 Insulated circuit board and manufacturing method thereof, power module base and manufacturing method thereof
JP5423591B2 (en) * 2010-06-17 2014-02-19 三菱マテリアル株式会社 Power module substrate and manufacturing method thereof
JP5764342B2 (en) * 2011-02-10 2015-08-19 昭和電工株式会社 Insulated circuit board, power module base and manufacturing method thereof
JP5860599B2 (en) * 2011-03-01 2016-02-16 昭和電工株式会社 Insulated circuit board, power module base and method of manufacturing the same
JP5614423B2 (en) 2012-03-29 2014-10-29 三菱マテリアル株式会社 Power module substrate and manufacturing method thereof
JP6367701B2 (en) * 2013-12-26 2018-08-01 京セラ株式会社 Circuit board and manufacturing method thereof
JP6682403B2 (en) * 2016-08-31 2020-04-15 昭和電工株式会社 Insulating substrate manufacturing method and insulating substrate
WO2019163941A1 (en) * 2018-02-22 2019-08-29 京セラ株式会社 Substrate for power modules, and power module
CN114303237A (en) * 2019-08-29 2022-04-08 京瓷株式会社 Circuit board and power module
JP7208439B2 (en) * 2020-03-30 2023-01-18 デンカ株式会社 Ceramic circuit board, electronic device, metal member, and method for manufacturing ceramic circuit board
WO2021234852A1 (en) * 2020-05-20 2021-11-25 ナルックス株式会社 Optical element and method for producing composite component which comprises electronic component and optical element on substrate
JP7446430B2 (en) 2020-07-22 2024-03-08 京セラ株式会社 circuit board
WO2023095507A1 (en) * 2021-11-25 2023-06-01 株式会社プロテリアル Circuit board and semiconductor power module using the circuit board
JPWO2023190253A1 (en) * 2022-03-31 2023-10-05
WO2023190255A1 (en) * 2022-03-31 2023-10-05 デンカ株式会社 Circuit board, manufacturing method for same, and power module
JPWO2023188670A1 (en) * 2022-03-31 2023-10-05

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136290A (en) * 1991-11-11 1993-06-01 Toshiba Corp Ceramics circuit substrate
JP3180622B2 (en) * 1995-06-09 2001-06-25 三菱マテリアル株式会社 Power module substrate and method of manufacturing the same
JP2001332854A (en) * 2000-05-24 2001-11-30 Toshiba Corp Ceramic circuit board
JP2002057280A (en) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp Semiconductor device
JP2004311691A (en) * 2003-04-07 2004-11-04 Hitachi Metals Ltd Metal board for circuit and ceramic circuit board
JP2004327737A (en) * 2003-04-24 2004-11-18 Kyocera Corp Compound substrate and manufacturing method therefor
JP2005142581A (en) * 2004-12-22 2005-06-02 Denki Kagaku Kogyo Kk Substrate

Also Published As

Publication number Publication date
JP2007311527A (en) 2007-11-29

Similar Documents

Publication Publication Date Title
JP4904916B2 (en) Power module substrate, power module substrate manufacturing method, and power module
KR101032961B1 (en) Manufacture method of LED heat dissipation board and its structure
JP5125241B2 (en) Power module substrate manufacturing method
JP5954371B2 (en) Power module substrate and manufacturing method thereof
CN109755208B (en) Bonding material, semiconductor device and manufacturing method thereof
CN104025287A (en) Semiconductor device
CN104835746A (en) Semiconductor Modules with Semiconductor Dies Bonded to Metal Foil
JP4904915B2 (en) Power module substrate manufacturing method, power module substrate and power module
JP2010098059A (en) Substrate for power module with heat sink, power module with heat sink, substrate for power module with buffer layer, and method of manufacturing substrate for power module with heat sink
JP2010098057A (en) Substrate for power module with heat sink, power module with heat sink and substrate for power module with buffer layer
JP6923614B2 (en) Semiconductor device
JP4682889B2 (en) Power module substrate, power module, and method of manufacturing power module substrate
JP4725412B2 (en) Power module substrate manufacturing method
JP2010097963A (en) Circuit board and method for manufacturing the same, and electronic component module
JP7238985B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010103206A (en) Semiconductor device and method of manufacturing the same
JP6980029B2 (en) Solder preforms for forming diffuse solder joints and methods for forming solder preforms
JP2008205253A (en) Circuit device and method of manufacturing the same
JP2010098058A (en) Substrate for power module with heat sink, power module with heat sink and method of manufacturing substrate for power module with heat sink
JP5648705B2 (en) Power module substrate with heat sink, power module with heat sink and power module substrate with buffer layer
JP6201297B2 (en) Power module substrate with copper plate and method for manufacturing power module substrate with copper plate
JP2004296901A (en) Thermoelectric module
JP2008021716A (en) Power module substrate and method of manufacturing the same, and power module
JP5131205B2 (en) Power module substrate manufacturing method
JP6757006B2 (en) Semiconductor devices and their manufacturing methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4904916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150