JP4725412B2 - Power module substrate manufacturing method - Google Patents

Power module substrate manufacturing method Download PDF

Info

Publication number
JP4725412B2
JP4725412B2 JP2006138659A JP2006138659A JP4725412B2 JP 4725412 B2 JP4725412 B2 JP 4725412B2 JP 2006138659 A JP2006138659 A JP 2006138659A JP 2006138659 A JP2006138659 A JP 2006138659A JP 4725412 B2 JP4725412 B2 JP 4725412B2
Authority
JP
Japan
Prior art keywords
circuit layer
outer peripheral
ceramic plate
power module
peripheral edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006138659A
Other languages
Japanese (ja)
Other versions
JP2007311528A (en
Inventor
慎介 青木
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2006138659A priority Critical patent/JP4725412B2/en
Publication of JP2007311528A publication Critical patent/JP2007311528A/en
Application granted granted Critical
Publication of JP4725412B2 publication Critical patent/JP4725412B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板の製造方法に関するものである。
The present invention relates to a high current, method of manufacturing a power module substrate used in a semiconductor device for controlling the high voltage.

この種のパワーモジュールは、例えば下記特許文献１に示されるように、セラミックス板の表面に回路層がろう付けされたパワーモジュール用基板と、回路層の表面に接合された半導体チップと、セラミックス板の裏面側に接合されたヒートシンクとを備えている。
特開平１０−２４２３３０号公報 This type of power module includes, for example, a power module substrate in which a circuit layer is brazed to the surface of a ceramic plate, a semiconductor chip bonded to the surface of the circuit layer, and a ceramic plate as disclosed in Patent Document 1 below. And a heat sink joined to the back side of the.
JP-A-10-242330

しかしながら、従来のパワーモジュールでは、このパワーモジュールを形成した後これを冷却する際、あるいはこのパワーモジュールを熱サイクル下で使用する過程において、パワーモジュール全体に反りが発生したり、回路層がセラミックス板の表面に沿った方向に伸縮したりすることによって、この回路層とセラミックス板との接合界面に応力が発生し、回路層がセラミックス板から剥離するおそれがあり、近年の熱サイクル寿命の向上に対する要望に応えることが困難であるという問題があった。   However, in the conventional power module, when the power module is formed and then cooled, or in the process of using the power module under a thermal cycle, the entire power module is warped or the circuit layer is formed of a ceramic plate. By expanding or contracting in the direction along the surface of the substrate, stress may be generated at the interface between the circuit layer and the ceramic plate, and the circuit layer may be peeled off from the ceramic plate. There was a problem that it was difficult to meet the demand.

本発明はこのような事情を考慮してなされたもので、熱サイクル寿命を向上させることができるパワーモジュール用基板の製造方法を提供することを目的とする。
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a method for manufacturing a power module substrate capable of improving the thermal cycle life.

本発明のパワーモジュール用基板の製造方法は、セラミックス板の表面に回路層がろう付けされてなり、回路層に半導体チップがはんだ接合されるとともに、セラミックス板の裏面側にヒートシンクが接合されるパワーモジュール用基板の製造方法であって、回路層の平面視形状と略同形同大の平面視形状とされたろう材箔を、セラミックス板の表面と回路層との間に挟み込み、これらを積層方向に加圧した状態で加熱する構成とされており、前記回路層は、純Ａｌ若しくはＡｌ合金からなる母材の表裏面のうち、形成される回路層の裏面にろう材箔を配置しておき、この母材における回路層形成予定部をその裏面側から押圧し、前記回路層形成予定部の外周縁にせん断力を作用させてその厚さ方向途中まで切断するとともに、前記ろう材箔のうち前記回路層形成予定部の外周縁に位置する部分を切断した後に、前記回路層形成予定部をその表面側から押圧して前記母材から分離することで形成されており、前記母材の裏面に配置されたろう材箔において、前記回路層形成予定部上に位置する部分の外周部には、この外周縁を含む外周縁部よりも内方に、その全周にわたって切り欠き部が形成されており、前記回路層とセラミックス板との接合界面の外周部において、その外周縁を含む外周縁部よりも内方に位置する部分は全周にわたって非接合とされたパワーモジュール用基板を形成することを特徴とする。
この発明によれば、本発明のパワーモジュール用基板を容易かつ高効率に形成することができる。
さらに、ろう材箔に切り欠き部が形成されていることから、回路層をセラミックス板の表面にろう付けする際に、溶融したろう材がこれらの接合界面に沿った方向に拡がろうとしたときに、その一部が前記切り欠き部を埋めるように拡がることになり、回路層とセラミックス板との間から溢れ出る溶融ろう材の量を抑え、このろう材がその表面張力により凝集することによって回路層の側面を伝ってこの表面に乗り上がるのを防ぐことができる。
しかも、前記切り欠き部は、ろう材箔の外周部においてその外周縁を含む外周縁部よりも内方に形成され、回路層の接合面における外周縁部はセラミックス板にろう付けされているので、回路層とセラミックス板との接合強度は十分に確保することができる。
以上より、回路層とセラミックス板との接合不良を生じさせることなく、溶融ろう材の回路層の表面への乗り上げをも防ぐことができる。
なお、前記ろう材箔に代えて、その外周部に、側方に開口する切り欠き部が周方向に間隔をあけて複数形成されたろう材箔を採用してもよい。
The method for manufacturing a power module substrate according to the present invention is such that a circuit layer is brazed to the surface of a ceramic plate, a semiconductor chip is soldered to the circuit layer, and a heat sink is joined to the back side of the ceramic plate. A method for manufacturing a module substrate, wherein a brazing material foil having a planar view shape substantially the same shape and size as a planar view of a circuit layer is sandwiched between a surface of a ceramic plate and a circuit layer, and these are laminated. The circuit layer has a brazing material foil disposed on the back surface of the circuit layer to be formed among the front and back surfaces of the base material made of pure Al or Al alloy. In addition, the circuit layer formation planned portion in the base material is pressed from the back surface side, and a shearing force is applied to the outer peripheral edge of the circuit layer formation planned portion to cut halfway in the thickness direction, and the brazing material foil Of these, after cutting the portion located at the outer peripheral edge of the circuit layer formation planned portion, it is formed by pressing the circuit layer formation planned portion from its surface side and separating from the base material, In the brazing material foil disposed on the back surface, a cutout portion is formed on the outer peripheral portion of the portion located on the circuit layer formation planned portion inwardly of the outer peripheral portion including the outer peripheral portion over the entire periphery. In the outer peripheral portion of the bonding interface between the circuit layer and the ceramic plate, a portion positioned inward of the outer peripheral portion including the outer peripheral portion forms a power module substrate that is not bonded over the entire periphery. It is characterized by that.
According to the present invention, the power module substrate of the present invention can be formed easily and with high efficiency.
Furthermore, since the notched part is formed in the brazing material foil, when the circuit layer is brazed to the surface of the ceramic plate, the molten brazing material tries to spread in the direction along these joint interfaces. In addition, a part of the brazing material expands so as to fill the notch, and the amount of the molten brazing material overflowing from between the circuit layer and the ceramic plate is suppressed, and the brazing material is agglomerated by the surface tension. It is possible to prevent climbing on this surface along the side of the circuit layer.
In addition, the notch is formed in the outer peripheral portion of the brazing material foil inward than the outer peripheral portion including the outer peripheral edge, and the outer peripheral portion on the joining surface of the circuit layer is brazed to the ceramic plate. The bonding strength between the circuit layer and the ceramic plate can be sufficiently ensured.
From the above, it is possible to prevent the molten brazing material from climbing onto the surface of the circuit layer without causing a bonding failure between the circuit layer and the ceramic plate.
Instead of the brazing material foil, a brazing material foil in which a plurality of cutout portions that are open to the side are formed at intervals in the circumferential direction may be employed on the outer periphery thereof.

この発明によれば、パワーモジュールの熱サイクル寿命を向上させることができる。   According to this invention, the thermal cycle life of the power module can be improved.

以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。
このパワーモジュール１０は、セラミックス板１１の表面に、例えば、純Ａｌ若しくはＡｌ合金からなる回路層１２がＡｌ−Ｓｉ系のろう材により接合されたパワーモジュール用基板１４と、回路層１２の表面に第１はんだ層１５を介してはんだ接合された半導体チップ１６と、セラミックス板１１の裏面側に接合されたヒートシンク１７とを備えている。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an overall view showing a power module to which a power module substrate according to an embodiment of the present invention is applied.
The power module 10 includes a power module substrate 14 in which a circuit layer 12 made of, for example, pure Al or an Al alloy is bonded to the surface of a ceramic plate 11 with an Al—Si brazing material, and the surface of the circuit layer 12. A semiconductor chip 16 soldered via a first solder layer 15 and a heat sink 17 bonded to the back side of the ceramic plate 11 are provided.

図示の例では、パワーモジュール用基板１４には、回路層１２と同じ材質により形成されるとともに、セラミックス板１１の裏面にろう付けされた金属層１３が備えられている。そして、ヒートシンク１７は、金属層１３の表面に、第２はんだ層１８を介してはんだ接合、若しくはろう付けや拡散接合により接合されている。   In the illustrated example, the power module substrate 14 includes a metal layer 13 that is formed of the same material as the circuit layer 12 and brazed to the back surface of the ceramic plate 11. The heat sink 17 is bonded to the surface of the metal layer 13 via the second solder layer 18 by solder bonding, brazing or diffusion bonding.

セラミックス板１１は、例えばＡｌＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣ等により形成され、ヒートシンク１７は、純Ａｌ、純Ｃｕ、Ａｌ合金若しくはＣｕ合金により形成され、第１、第２はんだ層１５、１８は、例えばＳｎ−Ａｇ−Ｃｕ系等のはんだ材により形成されている。また、回路層１２および金属層１３はそれぞれ、例えば、純Ａｌ若しくはＡｌ合金からなる母材を打ち抜いたり、または純Ａｌ若しくはＡｌ合金からなる溶湯を用いた鋳造により形成されることによって、パワーモジュール用基板１４において、回路層１２および金属層１３それぞれの側面は、セラミックス板１１の表裏面からそれぞれ略垂直に立上がっている。 The ceramic plate 11 is formed of, for example, AlN, Al 2 O 3 , Si 3 N 4 , SiC, or the like, and the heat sink 17 is formed of pure Al, pure Cu, Al alloy, or Cu alloy, and the first and second solder layers. 15 and 18 are formed of a solder material such as Sn—Ag—Cu. Further, each of the circuit layer 12 and the metal layer 13 is formed by, for example, punching a base material made of pure Al or Al alloy or casting by using a molten metal made of pure Al or Al alloy. In the substrate 14, the side surfaces of the circuit layer 12 and the metal layer 13 rise substantially vertically from the front and back surfaces of the ceramic plate 11, respectively.

ここで、本実施形態では、回路層１２とセラミックス板１１との接合界面の外周部において、その外周縁を含む外周縁部よりも内方に位置する部分は全周にわたって非接合とされている。図２に示す例では、この非接合とされた部分（以下、「非接合部１９」という）は前記接合界面に複数設けられ、各非接合部１９は、回路層１２におけるセラミックス板１１との接合面１２ａの外周部、つまり前記接合界面の外周部において、その外周縁から内方に間隔Ａをあけた状態で、この接合界面の全周にわたって点在している。
また、本実施形態では、金属層１３とセラミックス板１１との接合界面にも、回路層１２とセラミックス板１１との接合界面と同様に非接合部１９が設けられている。 Here, in the present embodiment, in the outer peripheral portion of the bonding interface between the circuit layer 12 and the ceramic plate 11, the portion located inward from the outer peripheral portion including the outer peripheral edge is not bonded over the entire periphery. . In the example shown in FIG. 2, a plurality of non-bonded portions (hereinafter referred to as “non-bonded portions 19”) are provided at the bonding interface, and each non-bonded portion 19 is connected to the ceramic plate 11 in the circuit layer 12. In the outer peripheral part of the joint surface 12a, that is, the outer peripheral part of the joint interface, the joint surface 12 is scattered over the entire circumference of the joint interface with an interval A inward from the outer peripheral edge.
In the present embodiment, a non-joining portion 19 is also provided at the joint interface between the metal layer 13 and the ceramic plate 11, as in the joint interface between the circuit layer 12 and the ceramic plate 11.

次に、以上のように構成されたパワーモジュール用基板１４の製造方法について説明する。
まず、純Ａｌ若しくはＡｌ合金からなる母材を打ち抜いて回路層１２を形成する。
すなわち、本実施形態では、母材の表裏面のうち、形成される回路層１２の接合面１２ａを有する裏面にろう材箔を配置しておき、この母材における回路層１２の形成予定部をその裏面側から押圧し、この回路層１２の形成予定部の外周縁にせん断力を作用させてその厚さ方向途中まで切断するとともに、ろう材箔のうちこの回路層１２の形成予定部の外周縁に位置する部分を切断した後に、この回路層１２の形成予定部をその表面側から押圧して押し戻す。 Next, a method for manufacturing the power module substrate 14 configured as described above will be described.
First, a circuit layer 12 is formed by punching a base material made of pure Al or an Al alloy.
That is, in this embodiment, the brazing material foil is arranged on the back surface having the joint surface 12a of the circuit layer 12 to be formed among the front and back surfaces of the base material. It is pressed from the back side, and a shear force is applied to the outer peripheral edge of the portion where the circuit layer 12 is to be formed to cut it halfway in the thickness direction. After cutting the portion located at the periphery, the formation portion of the circuit layer 12 is pressed from the surface side and pushed back.

ここで、母材の裏面に配置されたろう材箔において、回路層１２の形成予定部上に位置する部分の外周部には、この外周縁を含む外周縁部よりも内方に、その全周にわたって切り欠き部２０が形成されている。本実施形態では、前述のように切断されたろう材箔２１には、図３に示されるように、その外周縁から内方に間隔Ｂをあけた状態でこの外周縁に沿って延びる切り欠き部２０が、ろう材箔２１の全周にわたってその周方向に間隔Ｃをあけて複数形成されている。なお、切り欠き部２０の大きさは、前記切断されたろう材箔２１の平面積の５％以下とされている。   Here, in the brazing material foil disposed on the back surface of the base material, the outer periphery of the portion located on the portion where the circuit layer 12 is to be formed has its entire periphery inwardly of the outer periphery including the outer periphery. A notch 20 is formed over the entire area. In the present embodiment, the brazing material foil 21 cut as described above has a notch portion extending along the outer peripheral edge with a space B inward from the outer peripheral edge, as shown in FIG. A plurality of 20 are formed at intervals in the circumferential direction over the entire circumference of the brazing material foil 21. In addition, the size of the notch 20 is set to 5% or less of the plane area of the cut brazing foil 21.

その後、この母材の裏面とセラミックス板１１の表面とをテンプレートを挟んで対向させた状態で、回路層１２の形成予定部の表面をセラミックス板１１の表面に向けて押圧して母材から分離し回路層１２を形成するとともに、この回路層１２をその接合面１２ａ側からテンプレートのガイド孔に挿入することにより、セラミックス板１１の表面にろう材箔と回路層１２とをこの順に配置する。   Thereafter, in a state where the back surface of the base material and the surface of the ceramic plate 11 are opposed to each other with the template interposed therebetween, the surface of the portion where the circuit layer 12 is to be formed is pressed toward the surface of the ceramic plate 11 and separated from the base material. The circuit layer 12 is formed, and the circuit layer 12 is inserted into the guide hole of the template from the joint surface 12a side, whereby the brazing material foil and the circuit layer 12 are arranged in this order on the surface of the ceramic plate 11.

これにより、回路層１２の接合面１２ａがろう材箔を介してセラミックス板１１の表面に載置される。一方、セラミックス板１１の裏面に、回路層１２と同様にしてろう材箔を介して金属層１３を配置する。
以上より、セラミックス板１１の表面に、ろう材箔と回路層１２とがこの順に配置され、裏面にろう材箔と金属層１３とがこの順に配置された積層体を形成する。 Thereby, the joint surface 12a of the circuit layer 12 is mounted on the surface of the ceramic plate 11 via the brazing material foil. On the other hand, the metal layer 13 is disposed on the back surface of the ceramic plate 11 through the brazing material foil in the same manner as the circuit layer 12.
From the above, a laminated body in which the brazing material foil and the circuit layer 12 are arranged in this order on the surface of the ceramic plate 11 and the brazing material foil and the metal layer 13 are arranged in this order on the back surface is formed.

そして、この積層体を積層方向に加圧した状態で加熱し、ろう材箔を溶融させることによって、セラミックス板１１の表面に回路層１２をろう付けするとともに、セラミックス板１１の裏面に金属層１３をろう付けしてパワーモジュール用基板１４を形成する。   Then, the laminated body is heated while being pressed in the laminating direction to melt the brazing material foil, thereby brazing the circuit layer 12 to the surface of the ceramic plate 11 and the metal layer 13 on the back surface of the ceramic plate 11. The power module substrate 14 is formed by brazing.

ここで、ろう材箔が溶融してセラミックス板１１の表裏面に沿った方向に拡がると、その一部が切り欠き部２０を埋めるように拡がることになるが、この際、各切り欠き部２０において、その周方向の全域で幅方向に一部を残すように拡がったり、あるいは、その周方向の複数個所で幅方向全域に拡がったりすることにより、前記各接合界面の外周部において、その外周縁を含む外周縁部よりも内方に位置する部分が全周にわたって非接合部１９になる。
すなわち、前者の場合、前記各接合界面の平面視において、その外周縁から内方に間隔Ａをあけた状態でこの外周縁に沿って延びる非接合部が、それぞれの接合界面の全周にわたってその周方向に間隔をあけて複数形成されることになり、後者の場合、図２に示されるように、前記各接合界面の平面視において、その外周縁から内方に間隔Ａをあけた状態で、その全周にわたって非接合部１９が点在することになる。 Here, when the brazing material foil is melted and spreads in the direction along the front and back surfaces of the ceramic plate 11, a part of the brazing material foil spreads so as to fill the cutout portion 20. In the outer circumferential portion of each of the joint interfaces, the outer circumferential portion of each joint interface may be expanded so as to leave a part in the width direction in the entire circumferential direction, or may be spread in the entire width direction at a plurality of locations in the circumferential direction. A portion located inward from the outer peripheral edge including the peripheral edge becomes the non-joining portion 19 over the entire periphery.
That is, in the former case, in the plan view of each joint interface, a non-joint portion extending along the outer periphery with an interval A inward from the outer periphery is formed over the entire circumference of each joint interface. In the latter case, as shown in FIG. 2, in the plan view of each of the bonding interfaces, with a space A inward from the outer periphery, as shown in FIG. The non-joining portions 19 are scattered over the entire circumference.

ここで、この製造方法についての具体的な実施例について説明する。
まず、材質については、回路層１２および金属層１３を純度９９．９８％の純Ａｌ、ろう材箔２１をＡｌ−Ｓｉ系（Ａｌが９３ｗｔ％、Ｓｉが７ｗｔ％）、セラミックス板１１をＡｌＮによりそれぞれ形成した。厚さについては、回路層１２および金属層１３を約０．４ｍｍ、ろう材箔２１を約１３μｍ、セラミックス板１１を約０．６３５ｍｍとした。なお、回路層１２、金属層１３およびろう材箔２１は平面視四角形とされ、縦および横の寸法はそれぞれ、約２８ｍｍおよび約７０ｍｍとした。また、前記積層体を構成するセラミックス板１１、回路層１２、金属層１３およびろう材箔２１は、揮発性有機媒体（オクタンジオール）により仮固定した。また、ろう材箔２１において、前記間隔Ｂは約１ｍｍ、切り欠き部２０の幅は約０．５ｍｍ、前記間隔Ｃは約１ｍｍとした。
そして、前記積層体を６００℃〜６５０℃の真空中に置いた状態で、約１時間、積層方向に０．２３ＭＰａ〜０．３５ＭＰａで加圧して、パワーモジュール用基板１４を形成した。 Here, specific examples of the manufacturing method will be described.
First, regarding the material, the circuit layer 12 and the metal layer 13 are made of pure Al having a purity of 99.98%, the brazing material foil 21 is made of Al—Si (Al is 93 wt%, Si is 7 wt%), and the ceramic plate 11 is made of AlN. Each was formed. Regarding the thickness, the circuit layer 12 and the metal layer 13 were about 0.4 mm, the brazing material foil 21 was about 13 μm, and the ceramic plate 11 was about 0.635 mm. The circuit layer 12, the metal layer 13, and the brazing material foil 21 were square in plan view, and the vertical and horizontal dimensions were about 28 mm and about 70 mm, respectively. Further, the ceramic plate 11, the circuit layer 12, the metal layer 13, and the brazing filler metal foil 21 constituting the laminate were temporarily fixed with a volatile organic medium (octanediol). In the brazing foil 21, the interval B was about 1 mm, the width of the notch 20 was about 0.5 mm, and the interval C was about 1 mm.
And in the state which put the said laminated body in the vacuum of 600 to 650 degreeC, it pressed by 0.23 MPa-0.35 MPa in the lamination direction for about 1 hour, and the board | substrate 14 for power modules was formed.

以上説明したように、本実施形態によるパワーモジュール用基板によれば、回路層１２とセラミックス板１１との接合界面の外周部において、その外周縁を含む外周縁部よりも内方に位置する部分は全周にわたって非接合とされているので、パワーモジュール１０を形成した後これを冷却する際、あるいはこのパワーモジュール１０を熱サイクル下で使用する過程において、パワーモジュール１０全体に反りが発生したり、回路層１２がセラミックス板１１の表面に沿った方向に伸縮したりすることによって、この回路層１２とセラミックス板１１との接合界面に応力が発生しようとした場合においても、回路層１２の接合面１２ａで生ずる熱ひずみを非接合部１９で吸収することが可能になり、この接合界面に発生する応力を緩和させることができる。したがって、回路層１２がセラミックス板１１から剥離するのを抑えパワーモジュール１０の熱サイクル寿命を向上させることができる。さらに本実施形態では、金属層１３とセラミックス板１１との接合界面にも非接合部１９が設けられているので、金属層１３がセラミックス板１１から剥離するのも抑えることが可能になり、パワーモジュール１０の熱サイクル寿命を確実に向上させることができる。   As described above, according to the power module substrate according to the present embodiment, the outer peripheral portion of the joint interface between the circuit layer 12 and the ceramic plate 11 is located more inward than the outer peripheral portion including the outer peripheral edge. Since the power module 10 is not joined over the entire circumference, when the power module 10 is formed and then cooled, or when the power module 10 is used under a thermal cycle, the entire power module 10 is warped. Even when the circuit layer 12 expands or contracts in the direction along the surface of the ceramic plate 11 and a stress is generated at the bonding interface between the circuit layer 12 and the ceramic plate 11, the circuit layer 12 is bonded. It is possible to absorb the thermal strain generated on the surface 12a by the non-joining portion 19 and relieve the stress generated at the joining interface. Can. Therefore, the circuit layer 12 can be prevented from peeling from the ceramic plate 11 and the thermal cycle life of the power module 10 can be improved. Furthermore, in this embodiment, since the non-joining part 19 is provided also in the joining interface of the metal layer 13 and the ceramic board 11, it becomes possible to suppress that the metal layer 13 peels from the ceramic board 11, and power The thermal cycle life of the module 10 can be reliably improved.

また、ろう材箔２１の外周部においてその外周縁を含む外周縁部よりも内方に、その全周にわたって切り欠き部２０が形成されているので、本実施形態のパワーモジュール用基板１４を容易かつ高効率に形成することができる。
さらに、ろう材箔２１に切り欠き部２０が形成されていることから、回路層１２をセラミックス板１１の表面にろう付けする際に、溶融したろう材がこれらの接合界面に沿った方向に拡がろうとしたときに、その一部が切り欠き部２０を埋めるように拡がることになり、回路層１２とセラミックス板１１との間から溢れ出る溶融ろう材の量を抑え、このろう材がその表面張力により凝集することによって回路層１２の側面を伝ってこの表面に乗り上がるのを防ぐことができる。 Moreover, since the notch part 20 is formed in the outer peripheral part of the brazing material foil 21 in the inner periphery rather than the outer peripheral part including the outer peripheral edge, the power module substrate 14 of the present embodiment can be easily formed. In addition, it can be formed with high efficiency.
Further, since the notched portion 20 is formed in the brazing material foil 21, when the circuit layer 12 is brazed to the surface of the ceramic plate 11, the molten brazing material spreads in a direction along the joining interface. When the soldering is attempted, a part thereof expands so as to fill the notch 20, and the amount of the molten brazing material overflowing from between the circuit layer 12 and the ceramic plate 11 is suppressed. By agglomerating due to the tension, it is possible to prevent the circuit layer 12 from getting on the surface along the side surface.

特に、本実施形態では、回路層１２が母材から打ち抜かれて形成されて、その側面がセラミックス板１１の表面から略垂直に立上がっているので、エッチング処理で形成された回路層よりも側面の立上がり方向の長さが小さくされて、この表面への溶融ろう材の乗り上がりが生じ易くなっているが、この乗り上がりを確実に防ぐことができる。
さらに本実施形態では、金属層１３についてもこのような作用効果が奏効されることになる。 In particular, in the present embodiment, the circuit layer 12 is formed by being punched from the base material, and the side surface thereof stands up substantially perpendicularly from the surface of the ceramic plate 11, so that the side surface is more than the circuit layer formed by the etching process. The length in the rising direction of the steel sheet is reduced, and it is easy for the molten brazing material to climb onto this surface, but this climbing can be reliably prevented.
Furthermore, in this embodiment, such an effect is also exerted on the metal layer 13.

なお、例えば、回路層１２の表面にろう材が乗り上がると、この乗り上げたろう材上にさらに半導体チップ１６を接合したときに、このろう材の組成成分の一部が溶融することがあり、半導体チップ１６と回路層１２の表面との接合部にボイドが発生し、半導体チップ１６と回路層１２との接合信頼性を低下させるおそれがある。特に、ろう材がＡｌ−Ｓｉ系とされてＳｉを含有し、回路層１２が純Ａｌ若しくはＡｌ合金により形成されている場合には、回路層１２の表面に乗り上げたろう材は、この回路層１２よりも硬い上に、パワーモジュール１０を使用する過程での熱サイクルによりさらに加工硬化させられることによって、回路層１２に対してその表面および側面から大きな外力を作用させ、回路層１２とセラミックス板１１との接合界面に大きな応力が作用し、回路層１２がセラミックス板１１の表面から剥離し易くなり、パワーモジュール１０の熱サイクル寿命を低下させるおそれがある。
また、回路層１２の表面においてろう材が乗り上げた部分に、ワイヤボンディングが施されると、ろう材は前記のように回路層１２と比べて硬いので、この部分とワイヤボンディングとの接合部における熱サイクル寿命を低下させるおそれがある。
さらに、回路層１２の表面に前記のように乗り上げたろう材は、視認することができ、外観品質を低減させるおそれもある。
さらにまた、金属層１３については、ヒートシンク１７が剥離し易くなり、パワーモジュール１０の熱サイクル寿命を低下させるおそれがある。 For example, when a brazing material rides on the surface of the circuit layer 12, when a semiconductor chip 16 is further joined onto the brazing material thus climbed, a part of the composition component of the brazing material may melt. There is a possibility that a void is generated at the joint portion between the chip 16 and the surface of the circuit layer 12, and the joint reliability between the semiconductor chip 16 and the circuit layer 12 is lowered. In particular, when the brazing material is made of Al—Si and contains Si, and the circuit layer 12 is made of pure Al or an Al alloy, the brazing material that runs on the surface of the circuit layer 12 is the circuit layer 12. In addition to being harder and further hardened by thermal cycling in the process of using the power module 10, a large external force is applied to the circuit layer 12 from the surface and side surfaces thereof, and the circuit layer 12 and the ceramic plate 11. As a result, a large stress acts on the bonding interface between the power supply module 10 and the circuit layer 12 easily peels from the surface of the ceramic plate 11, which may reduce the thermal cycle life of the power module 10.
Further, when wire bonding is performed on the portion of the surface of the circuit layer 12 where the brazing material has run, the brazing material is harder than the circuit layer 12 as described above. May reduce thermal cycle life.
Furthermore, the brazing material that has run on the surface of the circuit layer 12 as described above can be visually recognized, and the appearance quality may be reduced.
Furthermore, with respect to the metal layer 13, the heat sink 17 is easily peeled off, which may reduce the thermal cycle life of the power module 10.

以上より、半導体チップ１６と回路層１２との接合信頼性や、ヒートシンク１７と金属層１３との接合信頼性を低下させたり、パワーモジュール１０の熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板１４の外観品質を低下させたりするのを防ぐことができる。   As described above, the bonding reliability between the semiconductor chip 16 and the circuit layer 12, the bonding reliability between the heat sink 17 and the metal layer 13, and the thermal cycle life of the power module 10 are reduced. It is possible to prevent the appearance quality of the substrate 14 from being deteriorated.

なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前記実施形態では、回路層１２および金属層１３を母材から打ち抜いて形成したが、これに代えて、鋳造により形成してもよいし、あるいはセラミックス板１１にろう付けした後に、エッチング処理を施して形成するようにしてもよい。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above embodiment, the circuit layer 12 and the metal layer 13 are formed by punching from the base material, but instead of this, the circuit layer 12 and the metal layer 13 may be formed by casting. May be formed.

また、非接合部１９を、前記各接合界面の全周にわたって点在させたが、これに代えて、例えば、各接合界面の全周にわたって周方向に連続的に延在させるようにしてもよい。さらに、これらに代えて、前記各接合界面の外周縁に沿って延びる非接合部を、それぞれの接合界面の全周にわたってその周方向に間隔をあけて複数形成するようにしてもよい。   Further, although the non-joining portions 19 are scattered over the entire circumference of each joint interface, instead, for example, the non-joint portions 19 may be continuously extended in the circumferential direction over the entire circumference of each joint interface. . Further, instead of these, a plurality of non-joining portions extending along the outer peripheral edge of each joining interface may be formed at intervals in the circumferential direction over the entire circumference of each joining interface.

また、母材を打ち抜いて回路層１２を形成する方法として、前記実施形態に代えて、例えば、裏面にろう材箔が配置された母材における回路層１２の形成予定部に向けて打ち抜きパンチを前進移動し、この母材における回路層１２の形成予定部をその裏面側から押圧して、このパンチの前進移動を、回路層１２の形成予定部の外周縁を母材の厚さ方向全域でせん断変形させて破断するまで継続することにより母材から打ち抜いて形成してもよい。さらにまた、金属層１３もこのような方法で形成してもよい。
さらに、ろう材箔２１は、回路層１２および金属層１３を母材から打ち抜く際同時に切断して形成するのに代えて、例えば予め形成しておいてもよい。 Further, as a method of punching the base material to form the circuit layer 12, instead of the above-described embodiment, for example, a punching punch is performed toward the formation planned portion of the circuit layer 12 in the base material in which the brazing material foil is arranged on the back surface. It moves forward, presses the formation portion of the circuit layer 12 in the base material from the back surface side, and advances the forward movement of the punch, the outer peripheral edge of the formation portion of the circuit layer 12 in the entire thickness direction of the base material. It may be formed by punching from the base material by continuing shear deformation and breaking. Furthermore, the metal layer 13 may also be formed by such a method.
Furthermore, the brazing material foil 21 may be formed in advance, for example, instead of being cut at the same time when the circuit layer 12 and the metal layer 13 are punched from the base material.

さらに、図３で示した切り欠き部２０に代えて、例えば、図４に示されるように、前記切断されたろう材箔２１の外周部において、この外周縁から内方に間隔Ｂをあけた状態で、複数の切り欠き部２０をろう材箔２１の全周にわたって点在させてもよい。
さらにこれに代えて、例えば図５に示されるように、前記切断されたろう材箔２１の外周縁から内方に向けて延びる切り欠き部２０を、このろう材箔２１の全周にわたってその周方向に間隔をあけて複数形成してもよい。すなわち、ろう材箔２１の外周部に、側方に開口する切り欠き部２０を周方向に間隔をあけて複数形成してもよい。 Further, in place of the notch portion 20 shown in FIG. 3, for example, as shown in FIG. 4, the outer peripheral portion of the cut brazing filler metal foil 21 is spaced from the outer peripheral edge by a distance B. Thus, the plurality of notches 20 may be scattered over the entire circumference of the brazing foil 21.
Furthermore, instead of this, for example, as shown in FIG. 5, the notch 20 extending inward from the outer peripheral edge of the cut brazing filler metal foil 21 is arranged in the circumferential direction over the entire circumference of the brazing filler metal foil 21. A plurality may be formed at intervals. That is, a plurality of cutout portions 20 that are open to the side may be formed on the outer peripheral portion of the brazing filler metal foil 21 with an interval in the circumferential direction.

パワーモジュールの熱サイクル寿命を向上させることができる。   The thermal cycle life of the power module can be improved.

この発明の一実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。1 is an overall view showing a power module to which a power module substrate according to an embodiment of the present invention is applied. 図１に示すパワーモジュール用基板の上面図または底面図である。It is a top view or bottom view of the power module substrate shown in FIG. この発明の第１実施形態に係るパワーモジュール用基板の製造方法に用いるろう材箔の平面図である。It is a top view of the brazing material foil used for the manufacturing method of the board | substrate for power modules which concerns on 1st Embodiment of this invention. この発明の第２実施形態に係るパワーモジュール用基板の製造方法に用いるろう材箔の平面図である。It is a top view of the brazing material foil used for the manufacturing method of the board | substrate for power modules which concerns on 2nd Embodiment of this invention. この発明の第３実施形態に係るパワーモジュール用基板の製造方法に用いるろう材箔の平面図である。It is a top view of the brazing material foil used for the manufacturing method of the board | substrate for power modules which concerns on 3rd Embodiment of this invention.

符号の説明Explanation of symbols

１０ パワーモジュール
１１ セラミックス板
１２ 回路層
１３ 金属層
１４ パワーモジュール用基板
１６ 半導体チップ
１７ ヒートシンク
２０ 切り欠き部
２１ ろう材箔
DESCRIPTION OF SYMBOLS 10 Power module 11 Ceramic board 12 Circuit layer 13 Metal layer 14 Power module substrate 16 Semiconductor chip 17 Heat sink 20 Notch 21 Brazing material foil

Claims (2)

セラミックス板の表面に回路層がろう付けされてなり、回路層に半導体チップがはんだ接合されるとともに、セラミックス板の裏面側にヒートシンクが接合されるパワーモジュール用基板の製造方法であって、
回路層の平面視形状と略同形同大の平面視形状とされたろう材箔を、セラミックス板の表面と回路層との間に挟み込み、これらを積層方向に加圧した状態で加熱する構成とされており、
前記回路層は、純Ａｌ若しくはＡｌ合金からなる母材の表裏面のうち、形成される回路層の裏面にろう材箔を配置しておき、この母材における回路層形成予定部をその裏面側から押圧し、前記回路層形成予定部の外周縁にせん断力を作用させてその厚さ方向途中まで切断するとともに、前記ろう材箔のうち前記回路層形成予定部の外周縁に位置する部分を切断した後に、前記回路層形成予定部をその表面側から押圧して前記母材から分離することで形成されており、
前記母材の裏面に配置されたろう材箔において、前記回路層形成予定部上に位置する部分の外周部には、この外周縁を含む外周縁部よりも内方に、その全周にわたって切り欠き部が形成されており、
前記回路層とセラミックス板との接合界面の外周部において、その外周縁を含む外周縁部よりも内方に位置する部分は全周にわたって非接合とされたパワーモジュール用基板を形成することを特徴とするパワーモジュール用基板の製造方法。 A method for producing a power module substrate, wherein a circuit layer is brazed to the surface of a ceramic plate, a semiconductor chip is soldered to the circuit layer, and a heat sink is joined to the back side of the ceramic plate ,
A structure in which a brazing material foil having a planar view shape that is substantially the same size and the same size as the planar view of the circuit layer is sandwiched between the surface of the ceramic plate and the circuit layer, and heated in a state where they are pressed in the laminating direction ; Has been
The circuit layer has a brazing material foil disposed on the back surface of the circuit layer to be formed among the front and back surfaces of the base material made of pure Al or Al alloy, and the circuit layer formation planned portion in the base material is the back side And pressing the outer peripheral edge of the circuit layer formation scheduled portion to cut partway in the thickness direction, and a portion of the brazing foil positioned at the outer peripheral edge of the circuit layer formation planned portion. After cutting, it is formed by pressing the circuit layer formation scheduled part from its surface side and separating from the base material,
In the brazing material foil disposed on the back surface of the base material, the outer peripheral portion of the portion located on the circuit layer formation scheduled portion is notched over the entire periphery, inward from the outer peripheral portion including the outer peripheral edge. Part is formed,
The outer peripheral portion of the bonding interface between the circuit layer and the ceramic plate forms a power module substrate in which the portion located inward of the outer peripheral edge portion including the outer peripheral edge is not bonded over the entire periphery. A method for manufacturing a power module substrate. セラミックス板の表面に回路層がろう付けされてなり、回路層に半導体チップがはんだ接合されるとともに、セラミックス板の裏面側にヒートシンクが接合されるパワーモジュール用基板の製造方法であって、
回路層の平面視形状と略同形同大の平面視形状とされたろう材箔を、セラミックス板の表面と回路層との間に挟み込み、これらを積層方向に加圧した状態で加熱する構成とされており、
前記回路層は、純Ａｌ若しくはＡｌ合金からなる母材の表裏面のうち、形成される回路層の裏面にろう材箔を配置しておき、この母材における回路層形成予定部をその裏面側から押圧し、前記回路層形成予定部の外周縁にせん断力を作用させてその厚さ方向途中まで切断するとともに、前記ろう材箔のうち前記回路層形成予定部の外周縁に位置する部分を切断した後に、前記回路層形成予定部をその表面側から押圧して前記母材から分離することで形成されており、
前記母材の裏面に配置されたろう材箔において、前記回路層形成予定部上に位置する部分の外周部には、側方に開口する切り欠き部が周方向に間隔をあけて複数形成されており、
前記回路層とセラミックス板との接合界面の外周部において、その外周縁を含む外周縁部よりも内方に位置する部分は全周にわたって非接合とされたパワーモジュール用基板を形成することを特徴とするパワーモジュール用基板の製造方法。
 A method for producing a power module substrate, wherein a circuit layer is brazed to the surface of a ceramic plate, a semiconductor chip is soldered to the circuit layer, and a heat sink is joined to the back side of the ceramic plate ,
A structure in which a brazing material foil having a planar view shape that is substantially the same size and the same size as the planar view of the circuit layer is sandwiched between the surface of the ceramic plate and the circuit layer, and heated in a state where they are pressed in the laminating direction ; Has been
The circuit layer has a brazing material foil disposed on the back surface of the circuit layer to be formed among the front and back surfaces of the base material made of pure Al or Al alloy, and the circuit layer formation planned portion in the base material is the back side And pressing the outer peripheral edge of the circuit layer formation scheduled portion to cut partway in the thickness direction, and a portion of the brazing foil positioned at the outer peripheral edge of the circuit layer formation planned portion. After cutting, it is formed by pressing the circuit layer formation scheduled part from its surface side and separating from the base material,
In the brazing material foil disposed on the back surface of the base material, a plurality of cutout portions opened laterally are formed at intervals in the circumferential direction on the outer peripheral portion of the portion located on the circuit layer formation scheduled portion. And
The outer peripheral portion of the bonding interface between the circuit layer and the ceramic plate forms a power module substrate in which the portion located inward of the outer peripheral edge portion including the outer peripheral edge is not bonded over the entire periphery. A method for manufacturing a power module substrate.
JP2006138659A 2006-05-18 2006-05-18 Power module substrate manufacturing method Active JP4725412B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006138659A JP4725412B2 (en) 2006-05-18 2006-05-18 Power module substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006138659A JP4725412B2 (en) 2006-05-18 2006-05-18 Power module substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2007311528A JP2007311528A (en) 2007-11-29
JP4725412B2 true JP4725412B2 (en) 2011-07-13

Family

ID=38844120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138659A Active JP4725412B2 (en) 2006-05-18 2006-05-18 Power module substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP4725412B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038123A (en) * 2011-08-04 2013-02-21 Showa Denko Kk Method for manufacturing insulation circuit board
JP5699882B2 (en) * 2011-09-22 2015-04-15 三菱マテリアル株式会社 Power module substrate, power module substrate manufacturing method, power module substrate with heat sink, and power module
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
JP2013135199A (en) * 2011-12-27 2013-07-08 Toyota Industries Corp Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0451583A (en) * 1990-06-20 1992-02-20 Kawasaki Steel Corp Metal-sheet bonded ceramic board
JPH05319946A (en) * 1992-05-22 1993-12-03 Ibiden Co Ltd Ceramic substrate joined to metallic plate
JPH1084059A (en) * 1996-09-09 1998-03-31 Toshiba Corp Silicon nitride circuit board
JP2005268824A (en) * 2005-05-30 2005-09-29 Toshiba Corp Ceramic circuit substrate
JP2006282417A (en) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd Metal/ceramic joined substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4311303B2 (en) * 2004-08-17 2009-08-12 三菱マテリアル株式会社 Power module substrate manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0451583A (en) * 1990-06-20 1992-02-20 Kawasaki Steel Corp Metal-sheet bonded ceramic board
JPH05319946A (en) * 1992-05-22 1993-12-03 Ibiden Co Ltd Ceramic substrate joined to metallic plate
JPH1084059A (en) * 1996-09-09 1998-03-31 Toshiba Corp Silicon nitride circuit board
JP2006282417A (en) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd Metal/ceramic joined substrate
JP2005268824A (en) * 2005-05-30 2005-09-29 Toshiba Corp Ceramic circuit substrate

Also Published As

Publication number Publication date
JP2007311528A (en) 2007-11-29

Similar Documents

Publication Publication Date Title
JP4904916B2 (en) Power module substrate, power module substrate manufacturing method, and power module
JP5954371B2 (en) Power module substrate and manufacturing method thereof
JP5664679B2 (en) Power module substrate manufacturing method
JP2008311294A (en) Method of manufacturing substrate for power module
JP6189015B2 (en) Radiator and method of manufacturing radiator
JP4725412B2 (en) Power module substrate manufacturing method
JP4904915B2 (en) Power module substrate manufacturing method, power module substrate and power module
JP2010097963A (en) Circuit board and method for manufacturing the same, and electronic component module
JP6201490B2 (en) Semiconductor device
JP5056186B2 (en) Power module substrate manufacturing method
JP5914968B2 (en) Power module substrate with heat sink and manufacturing method thereof
JP4682889B2 (en) Power module substrate, power module, and method of manufacturing power module substrate
JP4311303B2 (en) Power module substrate manufacturing method
JP2016152385A (en) Substrate for power module and power module
JP5552803B2 (en) Power module substrate manufacturing method
JP4649172B2 (en) Manufacturing method of stem for semiconductor package
WO2019003880A1 (en) Method for manufacturing ceramic-metal layer assembly, method for manufacturing ceramic circuit board, and metal plate-joined ceramic base material plate
JP5887939B2 (en) Manufacturing method and manufacturing apparatus for power module substrate with heat sink
JP5131205B2 (en) Power module substrate manufacturing method
JP2008021716A (en) Power module substrate and method of manufacturing the same, and power module
JP6439489B2 (en) Power module substrate manufacturing method and power module manufacturing method
JP4345590B2 (en) Structure, power module substrate, power module using the substrate, and manufacturing method thereof
JP5887907B2 (en) Power module substrate manufacturing method and manufacturing apparatus
JP4957649B2 (en) Solder joint and manufacturing method thereof
JP2018067681A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

R150 Certificate of patent or registration of utility model

Ref document number: 4725412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3