JP4888174B2 - 光伝送装置 - Google Patents

光伝送装置 Download PDF

Info

Publication number
JP4888174B2
JP4888174B2 JP2007069511A JP2007069511A JP4888174B2 JP 4888174 B2 JP4888174 B2 JP 4888174B2 JP 2007069511 A JP2007069511 A JP 2007069511A JP 2007069511 A JP2007069511 A JP 2007069511A JP 4888174 B2 JP4888174 B2 JP 4888174B2
Authority
JP
Japan
Prior art keywords
cpu
hardware
master
port
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007069511A
Other languages
English (en)
Other versions
JP2008236070A (ja
Inventor
善行 前田
博智 門田
卓 吉田
由暢 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007069511A priority Critical patent/JP4888174B2/ja
Priority to US12/034,691 priority patent/US7991286B2/en
Priority to CN200810081789.2A priority patent/CN101267273B/zh
Publication of JP2008236070A publication Critical patent/JP2008236070A/ja
Application granted granted Critical
Publication of JP4888174B2 publication Critical patent/JP4888174B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H04J3/085—Intermediate station arrangements, e.g. for branching, for tapping-off for ring networks, e.g. SDH/SONET rings, self-healing rings, meashed SDH/SONET networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Description

この発明は、光伝送装置に関する。
従来より、光伝送技術の規格であるＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）やＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）に基づいて構築される冗長構成のネットワークにおいては、二つの光伝送装置間に現用回線と予備回線とを設定し、現用回線において障害が発生した際に、予備回線に切替を行なうことで、回線障害に対する迅速な対応を可能にするＡＰＳ（Ａｕｔｏｍａｔｉｃ Ｐｒｏｔｅｃｔｉｏｎ Ｓｗｉｔｃｈ）機能を備える。
ＡＰＳ機能を実現するネットワーク構成には、例えば、図７に示す「１＋１ ＡＰＳ」と呼ばれるネットワーク構成がある。図７は、１＋１ ＡＰＳを説明するための図である。
図７に示すように、「１＋１ ＡＰＳ」においては、二つの光伝送装置間に冗長構成される回線を設け、それぞれを現用回線あるいは予備回線として設定する。通常運用状態では、図７の（Ａ）に示すように、左側の光伝送装置からの光信号は、現用回線および予備回線の両方から右側の光伝送装置に送信されるが、光信号を受信する右側の光伝送装置におけるセレクタ（図７の（Ａ）の「ＳＥＬ」参照）によって、現用回線からの光信号のみを受信するようにスイッチの切替制御が行なわれている。なお、右側の光伝送装置からの光信号も、現用回線および予備回線の両方から左側の光伝送装置に送信され、光信号を受信する左側の光伝送装置におけるセレクタによって、現用回線からの光信号のみを受信するようにスイッチの切替制御が行なわれている。
そして、「１＋１ ＡＰＳ」においては、現用回線において通信障害が発生すると、光伝送装置のセレクタは、対向する光伝送装置からの光信号を予備回線から受信するようにスイッチの切替制御を行なう。すなわち、図７の（Ｂ）に示すように、受信側にてスイッチの切替を行なうことで、予備回線にも送信されていた光信号を受信する。これにより、受信側にてスイッチの切替制御を行なうだけで、回線障害に対する迅速な対応が可能になる。
通信障害復旧後は、図７の（Ｃ）に示すように、予備回線を現用回線とし、復旧した現用回線を予備回線として通常の運用を行なってもよいし、図７の（Ｄ）に示すように、再びスイッチを切り戻す切替制御を行なってもよい。
さらに、ＡＰＳ機能を実現するネットワーク構成には、上述した「１＋１ ＡＰＳ」の切替制御を、図８に示すようなリングネットワークにて実現する、「ＢＬＳＲ（Ｂｉｄｉｒｅｃｔｉｏｎａｌ Ｌｉｎｅ Ｓｗｉｔｃｈ Ｒｉｎｇ）」と呼ばれるネットワーク構成がある。図８は、ＢＬＳＲを説明するための図である。
「ＢＬＳＲ」は、通常運用の状態においては、光信号の通信経路として片方向のみの経路を現用として使用しており、通信障害が発生すると、通常運用において使用されていた経路とは反対側（予備側）の経路に切替ることで回線障害に対する迅速な対応を行なうものである。例えば、図８の（Ａ）に示すように、Ｎｏｄｅ１〜Ｎｏｄｅ４の４つの光伝送装置が設置されるリングネットワークにおいて、通常運用の状態では、Ｎｏｄｅ４からＮｏｄｅ２への光信号が、Ｎｏｄｅ３を経由する経路を使用して送信されているとする。
この状態において、図８の（Ｂ）に示すように、Ｎｏｄｅ４とＮｏｄｅ３との間の回線に通信障害が発生すると、Ｎｏｄｅ３は、障害発生の情報をＮｏｄｅ２とＮｏｄｅ１とを経由してＮｏｄｅ４に送信し、障害発生の情報を受信したＮｏｄｅ４は、Ｎｏｄｅ２に対する光信号を、これまで使用していた経路とは反対側（予備側）の経路に切替て送信する。具体的には、Ｎｏｄｅ４からの光信号は、Ｎｏｄｅ１、Ｎｏｄｅ２を経由してＮｏｄｅ３に届き、さらにＮｏｄｅ３を折り返してＮｏｄｅ２に送信される。
なお、「１＋１ ＡＰＳ」や「ＢＬＳＲ」においては、光伝送装置は、対向の光伝送装置との間で、ＳＤＨ／ＳＯＮＥＴの光信号のオーバヘッドに格納されるＡＰＳバイト(Ｋ１／Ｋ２バイト)を交換することで、ＡＰＳ機能における切替制御を実現している。例えば、障害として受信側の信号断（ＳＦ：ｓｉｇｎａｌ ｆａｉｌ）や信号劣化（ＳＤ：ｓｉｇｎａｌ ｄｅｇｒａｄｅ）を検出した際には、これらの情報を格納したＡＰＳバイトを用いて、対向装置へ自装置の情報を通知して、切替制御を実施する。
また、上記した切替処理は、ＧＲ２５３の規定により、５０ｍｓ（ミリ秒）以内で実施することが要求されている。
「ＢＬＳＲ」を実現する装置構成としては、図９に示すような集中ＣＰＵ型装置構成がある。図９は、集中ＣＰＵ型装置構成を説明するための図である。
図９に示すように、集中ＣＰＵ型装置構成においては、光伝送装置全体の監視制御を行うＣＰＵ部と、現用回線および予備回線に対する外部回線インタフェース機能を備えるＬｉｎｅ Ｉｎｔｅｒｆａｃｅ ＵｎｉｔであるＷＥＳＴ ＬＩＵおよびＥＡＳＴ ＬＩＵとから冗長構成される。
また、ＷＥＳＴ ＬＩＵおよびＥＡＳＴ ＬＩＵにはそれぞれハードウェアが備えられ、当該ハードウェアにおいて、現用回線および予備回線からＡＰＳバイトを受信してＳＦやＳＤの情報をＣＰＵ部に通知したり、ＣＰＵ部からの指示に従って、スイッチの切替をしたりする。なお、ＷＥＳＴ ＬＩＵおよびＥＡＳＴ ＬＩＵには、現用回線および予備回線に対応する複数のポートが備えられる。
ここで、集中ＣＰＵ型装置構成においては、ＣＰＵ部のＣＰＵ内で動作するファームウェアにて、ＡＰＳバイトの情報をＷＥＳＴ ＬＩＵおよびＥＡＳＴ ＬＩＵから集約してスイッチの切替制御を行なう。
例えば、現用回線のインタフェースであるＷＥＳＴ ＬＩＵのハードウェアにおいて切替要因としてＳＦが検出されると、当該ハードウェアは、ＣＰＵ部のファームウェアにＳＦが発生したことの通知を行なう（図９の（１）参照）。そして、ＣＰＵ部のファームウェアは、受信したＳＦの情報と第二ＬＩＵからのＡＰＳバイトの情報とに基づいて、ＡＰＳ判定処理（切替判定処理）を行い（図９の（２）参照）、ＷＥＳＴ ＬＩＵおよびＥＡＳＴ ＬＩＵのハードウェアに対してスイッチの切替制御を行なう（図９の（３）参照）。これにより、図８の（Ｂ）に示すようなスイッチの切替が実施される。
しかしながら、集中ＣＰＵ型装置構成においては、ＬＩＵに収容されるポート数が増加した場合や、複数の切替要因が同時に発生した場合は、ＣＰＵ部のファームウェアにおけるＡＰＳ判定処理が輻輳するため、回線障害に対する迅速な切替が行なえないという問題点があった。
上記の問題点に対応した「ＢＬＳＲ」を実現する装置構成としては、図１０に示すような分散ＣＰＵ型装置構成がある。図１０は、分散ＣＰＵ型装置構成を説明するための図である。
図１０に示すように、分散ＣＰＵ型装置構成においては、集中ＣＰＵ型装置構成と同様に、ＣＰＵ部と、現用回線および予備回線に対する外部回線インタフェース機能を備えるＷＥＳＴ ＬＩＵおよびＥＡＳＴ ＬＩＵとから構成されるが、ＷＥＳＴ ＬＩＵおよびＥＡＳＴ ＬＩＵにそれぞれＣＰＵを分散して搭載する。そして、ＡＰＳバイトの情報を、ＬＩＵにあるＣＰＵ内で動作するファームウェアにてそれぞれ集約するとともに、ファームウェア間で通信を行なうことにより、お互いの情報を共有してスイッチの切替制御を行なう。
ここで、冗長構成されるＬＩＵのどちらかのＬＩＵにおいて、現用回線および予備回線の両方のＡＰＳバイトの情報を参照して、切替判定を実施する必要がある。例えば、光伝送装置の保守者は、ＣＰＵ部に対して、ＥＡＳＴ ＬＩＵにて切替判定を実施するとする設定を行なう。ＥＡＳＴ ＬＩＵは、ＣＰＵ部のＣＰＵ内ファームウェア（ユーザＩ／Ｆ部）を介して設定情報を受信すると、自身のＣＰＵがマスタＣＰＵとして、ハードウェアにおける切替処理を主導して実施する。
このような分散ＣＰＵ型装置構成において、例えば、現用回線のインタフェースであるＷＥＳＴ ＬＩＵのハードウェアにおいて切替要因としてＳＦが検出されると、当該ハードウェアは、自身のＣＰＵ内のファームウェアにＳＦが発生したことの通知を行なう（図１０の（１）参照）。そして、ＷＥＳＴ ＬＩＵのファームウェアは、ファームウェア間通信により、ＥＡＳＴ ＬＩＵのＣＰＵ（マスタＣＰＵ）にあるファームウェアに切替要因発生通知を行なう（図１０の（２）参照）。ＥＡＳＴ ＬＩＵのファームウェアは、ＷＥＳＴ ＬＩＵから受信した切替要因（ＳＦ）とＥＡＳＴ ＬＩＵのＡＰＳバイトの情報とに基づいて、ＡＰＳ判定処理（切替判定処理）を行う（図１０の（３）参照）。
そして、ＥＡＳＴ ＬＩＵのファームウェアは、ファームウェア間通信により、ＡＰＳ判定処理の結果である切替通知をＷＥＳＴ ＬＩＵのファームウェアに対して行い（図１０の（４）参照）、ＷＥＳＴ ＬＩＵのファームウェアおよびＥＡＳＴ ＬＩＵのファームウェアは、ＥＡＳＴ ＬＩＵのファームウェアの判定結果に基づいて、それぞれ自身のハードウェアに対して切替制御を行なう（図１０の（５）参照）。このように、マスタＣＰＵとして機能するＥＡＳＴ ＬＩＵのＣＰＵの判定処理に基づいて切替制御が実施され、例えば、図８の（Ｂ）に示すようなスイッチの切替が実施される。
ここで、特許文献１では、主ＣＰＵ側のメモリからＤＭＡ（ｄｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ）により従ＣＰＵ側のメモリにデータを転送することで、ＣＰＵ間で情報を共有することが可能になるプログラマブルコントローラが開示されている。
また、特許文献２では、ＣＰＵとメモリとからなるプロセッサユニット間（一つのマスタユニットと複数のスレーブユニットとの間）において、マスタプロセッサユニットからＶＭＥバス(ＶＥＲＳＡｍｏｄｕｌｅ Ｅｕｒｏｃａｒｄ ｂｕｓ)を介して複数のスレーブユニットにデータを転送することで、ＣＰＵ間で情報を共有することが可能になる分散型マルチプロセッシングシステムが開示されている。
特公平６−３０００２号公報 特開平８−２０２６７２号公報
ところで、上記した従来の技術は、複数のポートが収容されるＬＩＵにおいて、当該複数のポートに同時に障害が発生して切替制御を行なう場合は、マスタＣＰＵの処理の負荷が高くなり、迅速な切替処理が実施できないという問題点があった。
すなわち、図１１に示す構成において、片側のＬＩＵにおけるマスタＣＰＵのみで「ＢＬＳＲ」の切替制御を行なう場合には、ＧＲ２５３の規定である５０ｍｓ（ミリ秒）以内での迅速な切替処理が実施できないという問題点があった。なお、図１１は、従来技術における課題を説明するための図である。
例えば、図１１の（Ａ）に示すように、「ＢＬＳＲ」を実現する光伝送装置（分散ＣＰＵ型装置構成）のＬＩＵがそれぞれ５つの物理ポートを収容して冗長構成される場合、５つすべての物理ポートの組合せにおけるＡＰＳ情報に基づく切替制御を、片側のＬＩＵにおけるマスタＣＰＵのみで行なう必要がある。
また、図１１の（Ｂ）に示すように、１６個のｎｏｄｅ（光伝送装置）から構成されるリングネットワークで「ＢＬＳＲ」を実現する場合、例えば、ｎｏｄｅ１６からの光信号のＳＦ（信号断）の情報を検出したｎｏｄｅ１のＬＩＵに搭載されるマスタＣＰＵが切替制御を完了するまでには、自身の切替制御を行なうとともに、ｎｏｄｅ２〜ｎｏｄｅ１６に対して切替要求を行い、さらに、ｎｏｄｅ２〜ｎｏｄｅ１６からの切替応答を受信するという複数の工程があり、マスタＣＰＵに高い処理能力が要求される。
ここで、上記した従来の技術は、例えば、４つ以下の物理ポートの同時障害に対しては、片側のＬＩＵにおけるマスタＣＰＵのみで５０ｍｓ（ミリ秒）以内での切替処理を実現できる場合があるが、図１１の（Ａ）に示すように、５つの物理ポート、もしくはそれ以上の物理ポートを収容するＬＩＵにおいて、すべての物理ポートの同時障害に対しては、マスタＣＰＵのみで５０ｍｓ（ミリ秒）以内での切替処理が実施できないという問題点があった。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能になる光伝送装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１に係る発明は、複数のポートを収容する冗長構成の回線カードに搭載されるハードウェアが、現用回線と予備回線からなる冗長回線における障害情報を前記複数のポートごとに取得し、前記冗長構成の回線カードに搭載されるＣＰＵが、取得された前記障害情報に基づいて前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ハードウェアが前記ＣＰＵの判定した切替制御に基づいて前記冗長回線の切替を前記複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する光伝送装置であって、前記冗長構成の回線カードに搭載されるＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定手段を備えたことを特徴とする。
また、請求項２に係る発明は、上記の発明において、前記主従ＣＰＵ分散設定手段は、前記マスタＣＰＵとして設定されたＣＰＵが担当するポートからの前記障害情報に基づく切替制御を優先して判定するように設定することを特徴とする。
また、請求項３に係る発明は、上記の発明において、前記冗長構成の回線カードに搭載されるハードウェア間で、前記冗長構成の回線カードに搭載されるハードウェアそれぞれが取得した前記障害情報を、対向側の回線カードに搭載されるハードウェアに通信するハード間通信手段をさらに備えたことを特徴とする。
また、請求項４に係る発明は、上記の発明において、前記冗長構成の回線カードに搭載されるハードウェアそれぞれにおいて、取得した前記障害情報を記憶する取得障害情報記憶手段をさらに備え、前記ハード間通信手段は、前記対向側の回線カードに搭載されるハードウェアから受信した前記障害情報を、前記取得障害情報記憶手段にさらに格納することを特徴とする。
また、請求項５に係る発明は、上記の発明において、前記主従ＣＰＵ分散設定手段によって前記所定のポートのマスタＣＰＵとして設定されたＣＰＵは、当該マスタＣＰＵの配下にある前記ハードウェアを、当該所定のポートのマスタハードウェアとして設定し、当該所定のポートのスレーブＣＰＵと判定されたＣＰＵの配下にある前記ハードウェアを、当該所定のポートのスレーブハードウェアとして設定するハードウェア主従設定手段と、前記主従ＣＰＵ分散設定手段によって所定のポートのマスタＣＰＵとして設定されたＣＰＵが、前記ハードウェア主従設定手段によって前記マスタハードウェアとして設定されたハードウェアに対して前記冗長回線の切替実施を制御する切替制御手段と、を備えたことを特徴とする。
請求項１の発明によれば、冗長構成の回線カードに搭載されるＣＰＵにて冗長回線の切替制御を判定するマスタＣＰＵを、複数のポートごとに分散して設定するとともに、所定のポートのマスタＣＰＵとして設定されたＣＰＵを搭載する回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定するので、例えば、ＡＰＳバイトに格納された障害情報をすべてのポートから受信した場合でも、ポートごとにマスタＣＰＵを分散しているので、冗長構成の回線カードのどちらか一方のみに切替制御が集中することを回避でき、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能になる。
また、請求項２の発明によれば、マスタＣＰＵとして設定されたＣＰＵが担当するポートからの障害情報に基づく切替制御を優先して判定するように設定するので、例えば、マスタＣＰＵは、自身が担当するポートの切替制御を完了後、対向側回線カードにあるマスタＣＰＵが担当するポートの切替制御が未完了ならば、引き続き、スレーブＣＰＵとして、切替制御未完了であるポートの切替制御を実施するなどの効率的な処理設定をすることができ、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能になる。
また、請求項３の発明によれば、冗長構成の回線カードに搭載されるハードウェア間で、冗長構成の回線カードに搭載されるハードウェアそれぞれが取得した障害情報を、対向側の回線カードに搭載されるハードウェアに通信するので、ＡＰＳバイトに格納された障害情報を冗長構成の回線カードに搭載されるＣＰＵ（ファームウェア）間通信で送信する場合に比べて高速で送信でき、複数ポートの同時障害発生に対するより迅速な切替処理を実施することが可能になる。
また、請求項４の発明によれば、冗長構成の回線カードに搭載されるハードウェアそれぞれにおいて、取得した障害情報を記憶し、対向側の回線カードに搭載されるハードウェアから受信した障害情報をさらに格納するので、対向側の回線カードが保持するＡＰＳバイトに格納された障害情報を共有するとともに、新たな障害情報をより高速なハードウェア間通信によって更新でき、複数ポートの同時障害発生に対する迅速かつ適切な切替処理を実施することが可能になる。
また、請求項５の発明によれば、所定のポートのマスタＣＰＵとして設定されたＣＰＵは、当該マスタＣＰＵの配下にあるハードウェアを、当該所定のポートのマスタハードウェアとして設定し、当該所定のポートのスレーブＣＰＵと判定されたＣＰＵの配下にあるハードウェアを、当該所定のポートのスレーブハードウェアとして設定し、所定のポートのマスタＣＰＵとして設定されたＣＰＵが、マスタハードウェアとして設定されたハードウェアに対して冗長回線の切替実施を制御するので、切替制御の処理をマスタＣＰＵ主導のもと実施することができ、複数ポートの同時障害発生に対する迅速かつ適切な切替処理を実施することが可能になる。
以下に添付図面を参照して、この発明に係る光伝送装置の実施例を詳細に説明する。なお、以下では、実施例１における光伝送装置の概要および特徴、実施例１における光伝送装置の構成および処理の手順、実施例１の効果を順に説明し、最後に、他の実施例について説明する。
［実施例１における光伝送装置の概要および特徴］
まず最初に、図１−１および図１−２を用いて、実施例１における光伝送装置の主たる特徴を具体的に説明する。図１−１および図１−２は、実施例１における光伝送装置の概要および特徴を説明するための図である。
実施例１における光伝送装置は、複数のポートを収容する冗長構成のＬＩＵ（Ｌｉｎｅ Ｉｎｔｅｒｆａｃｅ Ｕｎｉｔ）に搭載されるハードウェアが、現用回線と予備回線からなる冗長回線における障害情報を複数のポートごとに取得し、冗長構成のＬＩＵに搭載されるＣＰＵが、取得された障害情報に基づいて冗長回線の切替制御を複数のポートごとに判定し、ハードウェアがＣＰＵの判定した切替制御に基づいて冗長回線の切替を複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送することを概要とする。ここで、「ＬＩＵ」は、特許請求の範囲に記載の「回線カード」に対応する。
すなわち、図１２で説明した分散ＣＰＵ型装置構成からなる光伝送装置において、例えば、図１−１の（Ａ）に示すように、冗長構成の第一ＬＩＵと第二ＬＩＵが、第一ポート〜第八ポートからなる８つの物理ポートを収容して、対向する光伝送装置に光信号をリングネットワークにて伝送することを概要とする。
そして、実施例１における光伝送装置は、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能になることに主たる特徴がある。この主たる特徴について簡単に説明すると、実施例１における光伝送装置は、冗長構成のＬＩＵに搭載されるＣＰＵにて冗長回線の切替制御を判定するマスタＣＰＵを、複数のポートごとに分散して設定するとともに、所定のポートのマスタＣＰＵとして設定されたＣＰＵを搭載するＬＩＵの対向側ＬＩＵが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する。
すなわち、図１−１の（Ｂ）に示すように、例えば、第一ポート〜第四ポートにおいては、第一ＬＩＵが搭載するＣＰＵがマスタＣＰＵとなって切替制御を行い、第五ポート〜第八ポートにおいては、第二ＬＩＵが搭載するＣＰＵがマスタＣＰＵとなって切替制御を行うように設定を行う。また、第五ポート〜第八ポートにおいては、第一ＬＩＵが搭載するＣＰＵがスレーブＣＰＵとなり、第一ポート〜第四ポートにおいては、第二ＬＩＵが搭載するＣＰＵがスレーブＣＰＵとなる。
そして、実施例１における光伝送装置は、マスタＣＰＵとして設定されたＣＰＵが担当するポートからの障害情報に基づく切替制御を優先して判定するように設定する。例えば、図１−１の（Ｃ）に示すように、第一ポート〜第八ポートのすべてで、同時に障害が発生した場合、第一ポート〜第四ポートにおいては、第一ＬＩＵに搭載されるＣＰＵがマスタＣＰＵとして切替制御を優先して行い、第五ポート〜第八ポートにおいては、第二ＬＩＵに搭載されるＣＰＵがマスタＣＰＵとして切替制御を優先して行う。なお、例えば、第一ＬＩＵに搭載されるＣＰＵがマスタＣＰＵとして、第一ポート〜第四ポートにおける切替制御を完了した後、第二ＬＩＵに搭載されるＣＰＵが、第五ポート〜第八ポートの処理が未完了であった場合は、第一ＬＩＵに搭載されるＣＰＵがスレーブＣＰＵとして、引き続き切替制御の処理を行ってもよい。
そして、実施例１における光伝送装置は、冗長構成のＬＩＵに搭載されるハードウェア間で、冗長構成のＬＩＵに搭載されるハードウェアそれぞれが取得した障害情報を、対向側の回線カードに搭載されるハードウェアに通信する。
すなわち、第一ＬＩＵのハードウェアが取得したＡＰＳバイトに格納される障害情報を、第二ＬＩＵのハードウェアに通信し、第二ハードウェアが取得したＡＰＳバイトに格納される障害情報を、第一ＬＩＵのハードウェアに通信するハードウェア間通信を行なう（図１−２の（１）参照）。
また、実施例１における光伝送装置は、冗長構成のＬＩＵに搭載されるハードウェアそれぞれにおいて、取得した障害情報を記憶し、対向側のＬＩＵに搭載されるハードウェアから受信した障害情報を、さらに記憶する。
すなわち、第一ＬＩＵのハードウェアおよび第二ＬＩＵのハードウェアにおいて、ハードウェアが取得した障害情報を記憶する障害モニタ部を設置し、ハードウェア間通信によって、お互いが取得した障害情報を更新して共有する（図１−２の（２）参照）。
また、実施例１における光伝送装置は、所定のポートのマスタＣＰＵとして設定されたＣＰＵは、当該マスタＣＰＵの配下にあるハードウェアを、当該所定のポートのマスタハードウェアとして設定し、当該所定のポートのスレーブＣＰＵと判定されたＣＰＵの配下にあるハードウェアを、当該所定のポートのスレーブハードウェアとして設定する。
すなわち、第一ポート〜第四ポートにおいては、マスタＣＰＵとして設定された第一ＬＩＵに搭載されるＣＰＵが、自身の配下にあるハードウェアを、第一ポート〜第四ポートのマスタハードウェアとして設定し、スレーブＣＰＵとして設定された第二ＬＩＵに搭載されるＣＰＵの配下にあるハードウェアを、第一ポート〜第四ポートのスレーブハードウェアとして設定する（図１−２の（３）参照）。
また、第五ポート〜第八ポートにおいては、マスタＣＰＵとして設定された第二ＬＩＵに搭載されるＣＰＵが、自身の配下にあるハードウェアを、第五ポート〜第八ポートのマスタハードウェアとして設定し、スレーブＣＰＵとして設定された第一ＬＩＵに搭載されるＣＰＵの配下にあるハードウェアを、第五ポート〜第八ポートのスレーブハードウェアとして設定する（図１−２の（４）参照）。
そして、実施例１における光伝送装置において、マスタＣＰＵとして判定されたＣＰＵが、マスタハードウェアとして設定されたハードウェアに対して冗長回線の切替実施を制御する。すなわち、第一ポート〜第四ポートにおいては、図１−１の（５）に示すように、マスタＣＰＵとして設定された第一ＬＩＵのＣＰＵ内で動作するファームウェアが主導して切替制御を行ない、配下のマスタハードウェアは、当該ファームウェアの切替制御に従って、現用回線と予備回線の切替を実施する。また、第五ポート〜第六ポートにおいては、図１−１の（６）に示すように、マスタＣＰＵとして設定された第二ＬＩＵのＣＰＵ内で動作するファームウェアが主導して切替制御を行ない、配下のマスタハードウェアは、当該ファームウェアの切替制御に従って、現用回線と予備回線の切替を実施する。
このようなことから、実施例１における光伝送装置は、例えば、ＡＰＳバイトに格納された障害情報をすべてのポートから受信した場合でも、ポートごとにマスタＣＰＵを分散しているので、冗長構成のＬＩＵのどちらか一方のみに切替制御が集中することを回避でき、上記した主たる特徴の通り、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能になる。
［実施例１における光伝送装置の構成］
次に、図２および図３を用いて、実施例１における光伝送装置の構成を説明する。図２は、実施例１における光伝送装置の構成を示すブロック図であり、図３は、実施例１における主従管理記憶部を説明するための図である。
図２に示すように、実施例１における光伝送装置１００は、ＣＰＵ１と、冗長構成のＬＩＵである第一ＬＩＵ３および第二ＬＩＵ２０とから構成される。なお、本実施例では、第一ＬＩＵ３をＥＡＳＴ側ＬＩＵ、第二ＬＩＵをＷＥＳＴ側ＬＩＵとする。
ＣＰＵ１は、ユーザＩ／Ｆ部２を備える。ユーザＩ／Ｆ部２は、例えば、光伝送装置１００の保守者から「第一ＬＩＵ３の第一ポートをＢＬＳＲ有効とする設定」や「第二ＬＩＵ２０の第五ポートをＢＬＳＲ有効とする設定」などの設定情報を、第一ＬＩＵ３や第二ＬＩＵ２０に転送制御する。
第一ＬＩＵ３は、ファームウェア４とハードウェア１４とから構成される。ファームウェア４は、第一ＬＩＵ３に搭載されるＣＰＵ内で動作を行なうファームウェアであり、回線の切替制御を行ない、ハードウェア１４は、第一ＬＩＵ３に搭載され、回線からの障害情報をＥＡＳＴ側ポート群２００から検出したり、ファームウェア４からの切替制御に従って、スイッチの切替を実施したりする。なお、ＥＡＳＴ側ポート群２００およびＷＥＳＴ側ポート群３００は、例えば、図１−１で示すように、第一ポート〜第八ポートの８つの物理ポートから構成されている。
ファームウェア４は、第一Ｉ／Ｆ部５、装置監視部６、制御部９および割り込み受信部１３から構成される。
第一Ｉ／Ｆ部５は、ユーザＩ／Ｆ部２から転送された情報を後述する設定制御受信部１１に転送する。
装置監視部６は、ファーム間通信部７とＣＰＵ主従判定部８と主従管理記憶部８０から構成される。ファーム間通信部７は、第二ＬＩＵ２０のファームウェア２１との間で種々に情報（例えば、ＢＬＳＲ有効設定情報など）の通信を行い、ＣＰＵ主従判定部８は、後述する設定制御受信部１１からの情報と、後述する主従管理記憶部８０が記憶する情報とに基づいて、ファームウェア４を格納するＣＰＵを、ポートごとに、マスタＣＰＵもしくはスレーブＣＰＵと判定する。なお、ＣＰＵ主従判定部８は、特許請求の範囲に記載の「主従ＣＰＵ分散設定手段」に対応する。
主従管理記憶部８０は、ファームウェア４を格納するＣＰＵがマスタＣＰＵとして切替制御するポートを記憶する。例えば、図３の（Ａ）に示すように、ファームウェア４を格納するＣＰＵは、第一ポート〜第四ポートにおいては、マスタＣＰＵ（Ｍ）として機能し、第五ポート〜第八ポートにおいては、スレーブＣＰＵ（Ｓ）として機能するとする設定を記憶する。
なお、第二ＬＩＵ２０における主従管理記憶部２５０は、ファームウェア２１を格納するＣＰＵがマスタＣＰＵとして切替制御するポートを記憶する。例えば、図３の（Ｂ）に示すように、ファームウェア２１を格納するＣＰＵは、第一ポート〜第四ポートにおいては、スレーブＣＰＵ（Ｓ）として機能し、第五ポート〜第八ポートにおいては、マスタＣＰＵ（Ｍ）として機能するとする設定を記憶する。
制御部９は、切替制御部１０と設定制御受信部１１とトリガ検出部１２とから構成される。
設定制御受信部１１は、第一Ｉ／Ｆ部５から転送された設定情報を受信して記憶したり、ファーム間通信部７やＣＰＵ主従判定部８に記憶した設定情報を転送したり、ファーム間通信部７から転送された設定情報を受信して記憶したりする。
トリガ検出部１２は、後述する割り込み受信部１３が収集した障害情報を受信して切替判定を行ない、当該切替判定を後述する切替制御部１０に通知する。
切替制御部１０は、トリガ検出部１２が判定した切替判定結果を受信して、後述する切替制御レジスタ１５に切替制御の指示を行なう。なお、切替制御部１０は、特許請求の範囲に記載の「切替制御手段」に対応する。
割り込み受信部１３は、後述する割り込みトリガ検出部１８からの割り込み通知を受信すると、主従管理記憶部８０を参照して、第一ＬＩＵのＣＰＵがマスタＣＰＵとして設定されているポート（第一ポート〜第四ポート）における障害情報を、後述する障害モニタ部１９から収集する。例えば、第一ポート〜第四ポートにおける、ＳＦ（信号断）やＳＤ（信号劣化）などの情報を収集する。
ハードウェア１４は、切替制御レジスタ１５と、ハード主従切替部１６と、ハード間通信部１７と、割り込みトリガ検出部１８と、障害モニタ部１９とから構成される。
障害モニタ部１９は、ＥＡＳＴ側ポート群２００からＡＰＳバイトに格納される障害情報を受信して記憶する。また、第二ＬＩＵ２０のハードウェア３１を構成する障害モニタ部３６がＷＥＳＴ側ポート群３００から受信した障害情報を、後述するハード間通信部１７から受信して記憶する。なお、障害モニタ部１９および障害モニタ部３６は、特許請求の範囲に記載の「取得障害情報記憶手段」に対応する。
ハード間通信部１７は、冗長構成のＬＩＵに搭載されるハードウェアそれぞれが取得した障害情報を、対向側の回線カードに搭載されるハードウェアに通信する。なお、ハード間通信部１７は、特許請求の範囲に記載の「ハード間通信手段」に対応する。
すなわち、ハード間通信部１７は、障害モニタ１９が記憶する障害情報および後述する割り込みトリガ検出部１８が検出した割り込み通知を、第二ＬＩＵ２０のハード間通信部３４に送信したり、第二ＬＩＵ２０の障害モニタ３６が記憶する障害情報および後述する割り込みトリガ検出部３５が検出した割り込み通知を、ハード間通信部３４から受信したりする。
割り込みトリガ検出部１８は、障害モニタ部１９と同様に、ＥＡＳＴ側ポート群２００からＡＰＳバイトに格納される障害情報を受信して当該障害情報を割り込み通知として検出し、割り込み受信部１３に、当該割り込み通知を送信する。また、割り込みトリガ検出部１８は、検出した割り込み通知を、ハード間通信部１７を用いて第二ＬＩＵ２０に送信する。
ハード主従切替部１６は、ＣＰＵ主従判定部８が判定した結果に基づいて、ハードウェア１４を、マスタハードウェアもしくはスレーブハードウェアに設定する。なお、ハード主従切替部１６は、特許請求の範囲に記載の「ハードウェア主従設定手段」に対応する。
切替制御レジスタ１５は、切替制御部１０の指示に従って、切替を実施する。例えば、切替制御レジスタ１５は、切替制御部１０の指示に従って、スイッチを切替えて、光信号を現用回線ではなく、予備回線にて受信するようにする。
対向側にあるＬＩＵの第二ＬＩＵ２０は、図２に示すように、第一ＬＩＵ３と同様の構成であり、構成各部の機能は、第一ＬＩＵ３の構成各部の機能と同じなので説明を省略する。
なお、上記した構成各部の動作内容については、以下の実施例１における光伝送装置による処理の手順にて詳述する。
［実施例１における光伝送装置による処理の手順］
次に、図４〜６を用いて、実施例１における光伝送装置による処理を説明する。図４および図５は、実施例１における光伝送装置の設定から通常運用にいたる処理を説明するための図であり、図６は、実施例１における光伝送装置の複数ポートの同時障害発生から切替制御実施にいたる処理を説明するための図である。
［実施例１における光伝送装置の設定から通常運用にいたる処理の手順］
まず、実施例１における光伝送装置１００の保守者が、第一ＬＩＵ３の第一ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ４０１）、ユーザＩ／Ｆ部２は、受信した設定情報を第一ＬＩＵ３に転送し（ステップＳ４０２）、さらに、第一ＬＩＵ３の第一Ｉ／Ｆ部５は、当該設定情報を設定制御受信部１１に転送する（ステップＳ４０３）。
そして、設定制御受信部１１は、設定情報を受信すると（ステップＳ４０４）、受信した設定情報を記憶するとともに（ステップＳ４０５）、受信した設定情報を第二ＬＩＵ２０に通知する指示をファーム間通信部７に行い（ステップＳ４０６）、ファーム間通信部７は、ファーム間通信部２４に対して当該設定情報を通知する（ステップＳ４０７）。
続いて、ファーム間通信部２４は、ファーム間通信部７から設定情報を受信すると、当該設定情報を設定制御受信部２８に転送し（ステップＳ４０８）、設定制御受信部２８は、設定情報を受信すると（ステップＳ４０９）、受信した設定情報を記憶する（ステップＳ４１０）。
これにより、第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、ファームウェア間通信によって、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録されたことを受信して記憶する。
また、実施例１における光伝送装置１００の保守者が第二ＬＩＵ２０の第一ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ４１１）、ユーザＩ／Ｆ部２は、受信した設定情報を第二ＬＩＵ２０に転送し（ステップＳ４１２）、さらに、第二ＬＩＵ２０の第二Ｉ／Ｆ部２２は、当該設定情報を設定制御受信部２８に転送する（ステップＳ４１３）。
そして、設定制御受信部２８は、設定情報を受信すると（ステップＳ４１４）、受信した設定情報を記憶するとともに（ステップＳ４１５）、受信した設定情報を第一ＬＩＵ３に通知する指示をファーム間通信部２４に行い（ステップＳ４１６）、ファーム間通信部２４は、ファーム間通信部７に対して当該設定情報を通知する（ステップＳ４１７）。
続いて、ファーム間通信部７は、ファーム間通信部２４から設定情報を受信すると、当該設定情報を設定制御受信部１１に転送し（ステップＳ４１８）、設定制御受信部１１は、設定情報を受信すると（ステップＳ４１９）、受信した設定情報を記憶する（ステップＳ４２０）。
これにより、第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、ファームウェア間通信によって、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録されたことを記憶する。
そして、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部２８は、当該設定情報を、ＣＰＵ主従判定部２５に送信し（ステップＳ４２１）、ＣＰＵ主従判定部２５は、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ４２２）、主従管理記憶部２５０を参照して、ファームウェア２１を格納するＣＰＵの第一ポートにおける主従関係を判定し、切替を行なう（ステップＳ４２３）。
すなわち、ＣＰＵ主従判定部２５は、図３の（Ｂ）に示す主従管理記憶部２５０を参照して、第一ポートにおいては、ファームウェア２１を格納するＣＰＵをスレーブＣＰＵとして判定する。
これと同時に、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部１１は、当該設定情報を、ＣＰＵ主従判定部８に送信し（ステップＳ４２４）、ＣＰＵ主従判定部８は、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ４２５）、主従管理記憶部８０を参照して、ファームウェア４を格納するＣＰＵの第一ポートにおける主従関係を判定し、切替を行なう（ステップＳ４２６）。
すなわち、ＣＰＵ主従判定部８は、図３の（Ａ）に示す主従管理記憶部８０を参照して、第一ポートにおいては、ファームウェア４を格納するＣＰＵをマスタＣＰＵとして判定する。
さらに、ＣＰＵ主従判定部８は、判定結果をハード主従切替部１６に送信し（ステップＳ４２７）、判定結果を受信したハード主従切替部１６は、ハードウェア１４の切替を行なう（ステップＳ４２８）。
すなわち、ハード主従切替部１６は、ファームウェア４を格納するＣＰＵがマスタＣＰＵとして判定されたので、自身が収容されるハードウェア１４を第一ポートにおけるマスタハードウェアとして切替える。
また、ファームウェア４を格納するＣＰＵを第一ポートにおけるマスタＣＰＵとして判定したＣＰＵ主従判定部８は、第二ＬＩＵ２０に対して主従関係の切替通知を行なう指示をファーム間通信部７に行い（ステップＳ４２９）、ファーム間通信部７は、切替通知をファーム間通信部２４に送信し（ステップＳ４３０）、ファーム間通信部２４は、受信した切替通知をＣＰＵ主従判定部２５に転送し（ステップＳ４３１）、さらに、ＣＰＵ主従判定部２５は、切替通知をハード主従切替部３３に転送する（ステップＳ４３２）。
そして、ハード主従切替部３３は、切替通知をＣＰＵ主従判定部２５から受信すると、ハードウェア３１の切替を行なう（ステップＳ４３３）。すなわち、ハード主従切替部３３は、自身が収容されるハードウェア３１を第一ポートにおけるスレーブハードウェアとして切替える。
なお、第二ポートから第四ポートにおけるＢＬＳＲ有効設定においても、上記のステップＳ４０１〜ステップＳ４３３の処理が行われる。
引き続いて、実施例１における光伝送装置１００の保守者が、第一ＬＩＵ３の第五ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ５０１）、ユーザＩ／Ｆ部２は、受信した設定情報を第一ＬＩＵ３に転送し（ステップＳ５０２）、さらに、第一ＬＩＵ３の第一Ｉ／Ｆ部５は、当該設定情報を設定制御受信部１１に転送する（ステップＳ５０３）。
そして、設定制御受信部１１は、設定情報を受信すると（ステップＳ５０４）、受信した設定情報を記憶するとともに（ステップＳ５０５）、受信した設定情報を第二ＬＩＵ２０に通知する指示をファーム間通信部７に行い（ステップＳ５０６）、ファーム間通信部７は、ファーム間通信部２４に対して当該設定情報を通知する（ステップＳ５０７）。
続いて、ファーム間通信部２４は、ファーム間通信部７から設定情報を受信すると、当該設定情報を設定制御受信部２８に転送し（ステップＳ５０８）、設定制御受信部２８は、設定情報を受信すると（ステップＳ５０９）、受信した設定情報を記憶する（ステップＳ５１０）。
これにより、第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、ファームウェア間通信によって、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録されたことを受信して記憶する。
また、実施例１における光伝送装置１００の保守者が第二ＬＩＵ２０の第五ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ５１１）、ユーザＩ／Ｆ部２は、受信した設定情報を第二ＬＩＵ２０に転送し（ステップＳ５１２）、さらに、第二ＬＩＵ２０の第二Ｉ／Ｆ部２２は、当該設定情報を設定制御受信部２８に転送する（ステップＳ５１３）。
そして、設定制御受信部２８は、設定情報を受信すると（ステップＳ５１４）、受信した設定情報を記憶するとともに（ステップＳ５１５）、受信した設定情報を第一ＬＩＵ３に通知する指示をファーム間通信部２４に行い（ステップＳ５１６）、ファーム間通信部２４は、ファーム間通信部７に対して当該設定情報を通知する（ステップＳ５１７）。
続いて、ファーム間通信部７は、ファーム間通信部２４から設定情報を受信すると、当該設定情報を設定制御受信部１１に転送し（ステップＳ５１８）、設定制御受信部１１は、設定情報を受信すると（ステップＳ５１９）、受信した設定情報を記憶する（ステップＳ５２０）。
これにより、第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、ファームウェア間通信によって、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録されたことを記憶する。
そして、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部１１は、当該設定情報を、ＣＰＵ主従判定部８に送信し（ステップＳ５２１）、ＣＰＵ主従判定部８は、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ５２２）、主従管理記憶部８０を参照して、ファームウェア４を格納するＣＰＵの第五ポートにおける主従関係を判定し、切替を行なう（ステップＳ５２３）。
すなわち、ＣＰＵ主従判定部８は、図３の（Ａ）に示す主従管理記憶部８０を参照して、第五ポートにおいては、ファームウェア４を格納するＣＰＵをスレーブＣＰＵとして判定する。
これと同時に、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部２８は、当該設定情報を、ＣＰＵ主従判定部２５に送信し（ステップＳ５２４）、ＣＰＵ主従判定部２５は、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ５２５）、主従管理記憶部２５０を参照して、ファームウェア２１を格納するＣＰＵの第五ポートにおける主従関係を判定し、切替を行なう（ステップＳ５２６）。
すなわち、ＣＰＵ主従判定部２５は、図３の（Ｂ）に示す主従管理記憶部２５０を参照して、第五ポートにおいては、ファームウェア２１を格納するＣＰＵをマスタＣＰＵとして判定する。
さらに、ＣＰＵ主従判定部２５は、判定結果をハード主従切替部３３に送信し（ステップＳ５２７）、判定結果を受信したハード主従切替部３３は、ハードウェア３１の切替を行なう（ステップＳ５２８）。
すなわち、ハード主従切替部３３は、ファームウェア２１を格納するＣＰＵがマスタＣＰＵとして判定されたので、自身が収容されるハードウェア３１を、第五ポートにおけるマスタハードウェアとして切替える。
また、ファームウェア２１を格納するＣＰＵを第五ポートにおけるマスタＣＰＵとして判定したＣＰＵ主従判定部２５は、第一ＬＩＵ３に対して主従関係の切替通知を行なう指示をファーム間通信部２４に行い（ステップＳ５２９）、ファーム間通信部２４は、切替通知をファーム間通信部７に送信し（ステップＳ５３０）、ファーム間通信部７は、受信した切替通知をＣＰＵ主従判定部８に転送し（ステップＳ５３１）、さらに、ＣＰＵ主従判定部８は、切替通知をハード主従切替部１６に転送する（ステップＳ５３２）。
そして、ハード主従切替部１６は、切替通知をＣＰＵ主従判定部８から受信すると、ハードウェア１４の切替を行なう（ステップＳ５３３）。すなわち、ハード主従切替部１６は、自身が収容されるハードウェア１４を、第五ポートにおけるスレーブハードウェアとして切替える。
なお、第六ポートから第八ポートにおけるＢＬＳＲ有効設定においても、上記のステップＳ５０１〜ステップＳ５３３の処理が行われる。
これにより、すべてのポートのＢＳＬＲ有効設定と、ポートごとの切替制御を行うＣＰＵを第一ＬＩＵ３および第二ＬＩＵ２０に分散する設定が完了し、通常の運用状態となる。
［実施例１における光伝送装置の複数ポートの同時障害発生から切替制御実施にいたる処理の手順］
まず、図５に示すステップＳ５３３の処理が第八ポートにおいても完了し、通常の運用状態となった実施例１における光伝送装置１００において、第一ＬＩＵ３の障害モニタ部１９が、ＥＡＳＴ側ポート群２００における第一ポート〜第八ポートのすべてから障害情報を受信して格納すると（ステップＳ６０１）、障害モニタ部１９は、ハード間通信部１７に対して、受信した障害情報を第二ＬＩＵ２０に転送する指示を行い（ステップＳ６０２）、ハード間通信部１７は、ハード間通信部３４に対し、受信した障害情報を転送する（ステップＳ６０３）。
そして、ハード間通信部３４は、ハード間通信部１７から転送された障害情報を受信すると（ステップＳ６０４）、障害モニタ部３６に、障害情報を転送し（ステップＳ６０５）、障害モニタ部３６は、第一ＬＩＵ３から受信した障害情報を格納する（ステップＳ６０６）。
例えば、第一ＬＩＵ３の障害モニタ部１９にて、ＥＡＳＴ側ポート群２００における第一ポート〜第八ポートすべてから信号断（ＳＦ：ｓｉｇｎａｌ ｆａｉｌ）のＡＰＳ情報を受信すると、障害モニタ部１９は、ＳＦ情報を格納するとともに、ハードウェア間通信を用いて、ＳＦ情報を第二ＬＩＵ２０の障害モニタ部３６に送信し、第二ＬＩＵ２０は、第一ＬＩＵ３が受信した障害情報を、障害モニタ部３６に格納して更新する。これにより、障害モニタ部１９と障害モニタ部３６とは、同じ障害情報を記憶することになる。
ここで、ステップＳ６０１において、第一ＬＩＵ３の障害モニタ部１９にて障害情報を受信すると同時に、第一ＬＩＵ３の割り込みトリガ検出部１８は、障害モニタ部１９が受信して格納した同じ障害情報をポートから検出して、割り込み受信部１３およびハード間通信部１７に障害情報が割り込まれたことを通知する割り込み通知を送信する（ステップＳ６０７）。
そして、ハード間通信部１７は、受信した割り込み通知を、マスタＣＰＵを搭載する第二ＬＩＵ２０のハード間通信部３４に転送し（ステップＳ６０８）、ハード間通信部３４は、割り込み通知を受信して（ステップＳ６０９）、当該割り込み通知を割り込みトリガ検出部３５に転送する（ステップＳ６１０）。
さらに、割り込みトリガ検出部３５は、ハード間通信部３４からの割り込み通知を検出して、当該割り込み通知を割り込み受信部３０に送信し（ステップＳ６１１）、割り込み受信部３０は、割り込み通知を受信すると、主従管理記憶部２５０を参照して、第五ポート〜第八ポートの障害情報を障害モニタ部３６から障害情報を収集し（ステップＳ６１２）、さらに、収集した障害情報をトリガ検出部２９に通知して、切替処理の要求を行なう（ステップＳ６１３）。
そして、トリガ検出部２９は、割り込み受信部３０が収集した障害情報を受信して、受信した障害情報に基づいて、切替判定を行なう（ステップＳ６１４）。具体的には、現用回線から予備回線に切替えるとする判定を行なう。
続いて、トリガ検出部２９は、切替判定結果を切替制御部２７に通知し（ステップＳ６１５）、切替制御部２７は、切替判定結果を受信すると（ステップＳ６１６）、切替制御レジスタ３２に切替制御の指示を行ない（ステップＳ６１７）、切替制御レジスタ３２は、切替制御部２７の指示に従って、切替を実施する（ステップＳ６１８）。すなわち、切替制御レジスタ３２は、切替制御部２７の指示に従って、第五ポート〜第八ポートにおけるスイッチを切替えて、光信号を予備回線にて受信するようにする。
また、割り込み受信部１３は、割り込みトリガ検出部１８から割り込み通知を受信すると、主従管理記憶部８０を参照して、第一ポート〜第四ポートの障害情報を障害モニタ部１９から収集し（ステップＳ６１９）、収集した障害情報をトリガ検出部１２に通知して、切替処理の要求を行なう（ステップＳ６２０）。
そして、トリガ検出部１２は、割り込み受信部１３が収集した障害情報を受信して、受信した障害情報に基づいて、切替判定を行ない（ステップＳ６２１）、切替判定結果を切替制御部１０に通知し（ステップＳ６２２）、切替制御部１０は、切替判定結果を受信すると（ステップＳ６２３）、切替制御レジスタ１５に切替制御の指示を行ない（ステップＳ６２４）、切替制御レジスタ１５は、切替制御部１０の指示に従って、切替を実施する（ステップＳ６２５）。すなわち、切替制御レジスタ１５は、切替制御部１０の指示に従って、第一ポート〜第四ポートにおけるスイッチを切替えて、光信号を予備回線にて受信するようにする。
なお、第一ＬＩＵ３のファームウェア４は、第一ポート〜第四ポートの切替制御を行った後に、第二ＬＩＵ２０のファームウェア２１の第五ポート〜第八ポートの切替制御が未完了の場合は、引き続き、第五ポート〜第八ポートの切替制御を行う。また、第二ＬＩＵ２０のファームウェア２１は、第五ポート〜第八ポートの切替制御を行った後に、第一ＬＩＵ３のファームウェア４の第一ポート〜第四ポートの切替制御が未完了の場合は、引き続き、第一ポート〜第四ポートの切替制御を行う。
［実施例１の効果］
上記したように、実施例１によれば、冗長構成のＬＩＵに搭載されるＣＰＵにて冗長回線の切替制御を判定するマスタＣＰＵを、複数のポートごとに分散して設定するとともに、所定のポートのマスタＣＰＵとして設定されたＣＰＵを搭載する回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定するので、例えば、ＡＰＳバイトに格納された障害情報をすべてのポートから受信した場合でも、ポートごとにマスタＣＰＵを分散しているので、冗長構成のＬＩＵのどちらか一方のみに切替制御が集中することを回避でき、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能になる。
また、実施例１によれば、マスタＣＰＵとして設定されたＣＰＵが担当するポートからの障害情報に基づく切替制御を優先して判定するように設定するので、例えば、マスタＣＰＵは、自身が担当するポートの切替制御を完了後、対向側回線カードにあるマスタＣＰＵが担当するポートの切替制御が未完了ならば、引き続き、スレーブＣＰＵとして、切替制御未完了であるポートの切替制御を実施するなどの効率的な処理設定をすることができ、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能になる。
また、実施例１によれば、冗長構成のＬＩＵに搭載されるハードウェア間で、冗長構成のＬＩＵに搭載されるハードウェアそれぞれが取得した障害情報を、対向側の回線カードに搭載されるハードウェアに通信するので、ＡＰＳバイトに格納された障害情報を冗長構成のＬＩＵに搭載されるＣＰＵ（ファームウェア）間通信で送信する場合に比べて高速で送信でき、複数ポートの同時障害発生に対するより迅速な切替処理を実施することが可能になる。
また、実施例１によれば、冗長構成のＬＩＵに搭載されるハードウェアそれぞれにおいて、取得した障害情報を記憶し、対向側のＬＩＵに搭載されるハードウェアから受信した障害情報をさらに記憶するので、対向側のＬＩＵが保持するＡＰＳバイトに格納された障害情報を共有するとともに、新たな障害情報をより高速なハードウェア間通信によって更新でき、複数ポートの同時障害発生に対する迅速かつ適切な切替処理を実施することが可能になる。
また、実施例１によれば、所定のポートのマスタＣＰＵとして設定されたＣＰＵは、当該マスタＣＰＵの配下にあるハードウェアを、当該所定のポートのマスタハードウェアとして設定し、当該所定のポートのスレーブＣＰＵと判定されたＣＰＵの配下にあるハードウェアを、当該所定のポートのスレーブハードウェアとして設定し、所定のポートのマスタＣＰＵとして設定されたＣＰＵが、マスタハードウェアとして設定されたハードウェアに対して冗長回線の切替実施を制御するので、切替制御の処理をマスタＣＰＵ主導のもと実施することができ、複数ポートの同時障害発生に対する迅速かつ適切な切替処理を実施することが可能になる。
なお、図６に示した、実施例１における光伝送装置の現用回線の故障発生から切替制御実施にいたる処理時間は、図１０に示す従来の分散ＣＰＵ型装置構成における光伝送装置の現用回線の故障発生から切替制御実施にいたる処理時間と比較して、ハードウェア間通信を用いることによって、約半分に減少することが可能になる。
さて、これまで本発明の実施例１における光伝送装置について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、実施例２における光伝送装置としての異なる実施例を（１）および（２）に区分けして説明する。
（１）ＬＩＵ間通信
上記の実施例１では、ハードウェア間通信を用いて冗長構成のＬＩＵ間で障害情報を共有および更新する場合について説明したが、本発明はこれに限定されるものではなく、ファームウェア間通信を用いて冗長構成のＬＩＵ間で障害情報を共有および更新する場合であってもよい。
（２）システム構成等
上記の実施例１において説明した各処理のうち、自動的に行われるとして説明した処理の全部または一部を手動で行うこともでき（主従管理記憶部８０を参照してＣＰＵの主従関係を設定するのではなく、保守者から主従関係の設定をうけつけるなど）、あるいは、手動的におこなうものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。例えば、この他、上記文章中や図面中で示した処理手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各処理部および各記憶部の分散・統合の具体的形態（例えば、図２の形態など）は図示のものに限られず、例えば、割り込みトリガ検出部１８と障害モニタ部１９とを統合するなど、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
なお、本実施例で説明した光伝送装置は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスク、フレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。
（付記１）複数のポートを収容する冗長構成の回線カードに搭載されるハードウェアが、現用回線と予備回線からなる冗長回線における障害情報を前記複数のポートごとに取得し、前記冗長構成の回線カードに搭載されるＣＰＵが、取得された前記障害情報に基づいて前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ハードウェアが前記ＣＰＵの判定した切替制御に基づいて前記冗長回線の切替を前記複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する光伝送装置であって、
前記冗長構成の回線カードに搭載されるＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定手段を備えたことを特徴とする光伝送装置。
（付記２）前記主従ＣＰＵ分散設定手段は、前記マスタＣＰＵとして設定されたＣＰＵが担当するポートからの前記障害情報に基づく切替制御を優先して判定するように設定することを特徴とする付記１に記載の光伝送装置。
(付記３) 前記冗長構成の回線カードに搭載されるハードウェア間で、前記冗長構成の回線カードに搭載されるハードウェアそれぞれが取得した前記障害情報を、対向側の回線カードに搭載されるハードウェアに通信するハード間通信手段をさらに備えたことを特徴とする付記２に記載の光伝送装置。
(付記４) 前記冗長構成の回線カードに搭載されるハードウェアそれぞれにおいて、取得した前記障害情報を記憶する取得障害情報記憶手段をさらに備え、
前記ハード間通信手段は、前記対向側の回線カードに搭載されるハードウェアから受信した前記障害情報を、前記取得障害情報記憶手段にさらに格納することを特徴とする付記３に記載の光伝送装置。
（付記５）前記主従ＣＰＵ分散設定手段によって前記所定のポートのマスタＣＰＵとして設定されたＣＰＵは、当該マスタＣＰＵの配下にある前記ハードウェアを、当該所定のポートのマスタハードウェアとして設定し、当該所定のポートのスレーブＣＰＵと判定されたＣＰＵの配下にある前記ハードウェアを、当該所定のポートのスレーブハードウェアとして設定するハードウェア主従設定手段と、
前記主従ＣＰＵ分散設定手段によって所定のポートのマスタＣＰＵとして設定されたＣＰＵが、前記ハードウェア主従設定手段によって前記マスタハードウェアとして設定されたハードウェアに対して前記冗長回線の切替実施を制御する切替制御手段と、
を備えたことを特徴とする付記４に記載の光伝送装置。
以上のように、本発明に係る光伝送装置は、複数のポートを収容する冗長構成の回線カードに搭載されるハードウェアが、冗長回線における障害情報を複数のポートごとに取得し、冗長構成の回線カードに搭載されるＣＰＵが、取得された障害情報に基づいて冗長回線の切替制御を複数のポートごとに判定し、ハードウェアがＣＰＵの判定した切替制御に基づいて冗長回線の切替を複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する場合に有用であり、特に、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能になることに適する。
実施例１における光伝送装置の概要および特徴を説明するための図である。 実施例１における光伝送装置の概要および特徴を説明するための図である。 実施例１における光伝送装置の構成を示すブロック図である。 実施例１における主従管理記憶部を説明するための図である。 実施例１における光伝送装置の設定から通常運用にいたる処理を説明するための図である。 実施例１における光伝送装置の設定から通常運用にいたる処理を説明するための図である。 実施例１における光伝送装置の複数ポートの同時障害発生から切替制御実施にいたる処理を説明するための図である。 １＋１ ＡＰＳを説明するための図である。 ＢＬＳＲを説明するための図である。 集中ＣＰＵ型装置構成を説明するための図である。 分散ＣＰＵ型装置構成を説明するための図である。 従来技術における課題を説明するための図である。
符号の説明
１００ 光伝送装置
１ ＣＰＵ
２ ユーザＩ／Ｆ部
３ 第一ＬＩＵ
２０ 第二ＬＩＵ
４、２１ ファームウェア
５ 第一Ｉ／Ｆ部
２２ 第二Ｉ／Ｆ部
６、２３ 装置監視部
７、２４ ファーム間通信部
８、２５ ＣＰＵ主従判定部
８０、２５０ 主従管理記憶部
９、２６ 制御部
１０、２７ 切替制御部
１１、２８ 設定制御受信部
１２、２９ トリガ検出部
１３、３０ 割り込み受信部
１４、３１ ハードウェア
１５、３２ 切替制御レジスタ
１６、３３ ハード主従切替部
１７、３４ ハード間通信部
１８、３５ 割り込みトリガ検出部
１９、３６ 障害モニタ部
２００ ＥＡＳＴ側ポート群
３００ ＷＥＳＴ側ポート群

Claims (5)

  1. 複数のポートを収容する冗長構成の回線カードに搭載されるハードウェアが、現用回線と予備回線からなる冗長回線における障害情報を前記複数のポートごとに取得し、前記冗長構成の回線カードに搭載されるＣＰＵが、取得された前記障害情報に基づいて前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ハードウェアが前記ＣＰＵの判定した切替制御に基づいて前記冗長回線の切替を前記複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する光伝送装置であって、
    前記冗長構成の回線カードに搭載されるＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定手段を備えたことを特徴とする光伝送装置。
  2. 前記主従ＣＰＵ分散設定手段は、前記マスタＣＰＵとして設定されたＣＰＵが担当するポートからの前記障害情報に基づく切替制御を優先して判定するように設定することを特徴とする請求項１に記載の光伝送装置。
  3. 前記冗長構成の回線カードに搭載されるハードウェア間で、前記冗長構成の回線カードに搭載されるハードウェアそれぞれが取得した前記障害情報を、対向側の回線カードに搭載されるハードウェアに通信するハード間通信手段をさらに備えたことを特徴とする請求項２に記載の光伝送装置。
  4. 前記冗長構成の回線カードに搭載されるハードウェアそれぞれにおいて、取得した前記障害情報を記憶する取得障害情報記憶手段をさらに備え、
    前記ハード間通信手段は、前記対向側の回線カードに搭載されるハードウェアから受信した前記障害情報を、前記取得障害情報記憶手段にさらに格納することを特徴とする請求項３に記載の光伝送装置。
  5. 前記主従ＣＰＵ分散設定手段によって前記所定のポートのマスタＣＰＵとして設定されたＣＰＵは、当該マスタＣＰＵの配下にある前記ハードウェアを、当該所定のポートのマスタハードウェアとして設定し、当該所定のポートのスレーブＣＰＵと判定されたＣＰＵの配下にある前記ハードウェアを、当該所定のポートのスレーブハードウェアとして設定するハードウェア主従設定手段と、
    前記主従ＣＰＵ分散設定手段によって所定のポートのマスタＣＰＵとして設定されたＣＰＵが、前記ハードウェア主従設定手段によって前記マスタハードウェアとして設定されたハードウェアに対して前記冗長回線の切替実施を制御する切替制御手段と、
    を備えたことを特徴とする請求項４に記載の光伝送装置。
JP2007069511A 2007-03-16 2007-03-16 光伝送装置 Expired - Fee Related JP4888174B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007069511A JP4888174B2 (ja) 2007-03-16 2007-03-16 光伝送装置
US12/034,691 US7991286B2 (en) 2007-03-16 2008-02-21 Optical transmission apparatus
CN200810081789.2A CN101267273B (zh) 2007-03-16 2008-03-13 光传输装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007069511A JP4888174B2 (ja) 2007-03-16 2007-03-16 光伝送装置

Publications (2)

Publication Number Publication Date
JP2008236070A JP2008236070A (ja) 2008-10-02
JP4888174B2 true JP4888174B2 (ja) 2012-02-29

Family

ID=39762816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007069511A Expired - Fee Related JP4888174B2 (ja) 2007-03-16 2007-03-16 光伝送装置

Country Status (3)

Country Link
US (1) US7991286B2 (ja)
JP (1) JP4888174B2 (ja)
CN (1) CN101267273B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895972B2 (ja) * 2007-10-22 2012-03-14 アラクサラネットワークス株式会社 リングプロトコル高速切替方法およびその装置
JP4957806B2 (ja) * 2007-11-13 2012-06-20 富士通株式会社 伝送装置、切替処理方法および切替処理プログラム
JP5176772B2 (ja) * 2008-08-18 2013-04-03 富士通株式会社 予備回線切替プロトコル処理ｃｐｕの負荷分散構成を持つ伝送装置およびｃｐｕ負荷分散制御方法
JP5239715B2 (ja) * 2008-10-03 2013-07-17 富士通株式会社 伝送装置、伝送方法および伝送システム
JP5703949B2 (ja) * 2011-05-12 2015-04-22 富士通株式会社 Ｗｄｍ光伝送システムおよび波長分散補償方法
CN102412973B (zh) * 2011-11-22 2014-04-02 北京星网锐捷网络技术有限公司 一种引擎模块、线卡、通信设备及其优雅重启的方法
JP5849911B2 (ja) * 2012-09-11 2016-02-03 日立金属株式会社 通信システムおよび光伝送装置
JP7089211B2 (ja) * 2019-04-23 2022-06-22 日本電信電話株式会社 配線情報作成システム及び配線情報作成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630002B2 (ja) 1984-11-28 1994-04-20 オムロン株式会社 プログラマブル・コントロ−ラ
JPH08202672A (ja) 1995-01-23 1996-08-09 Nissin Electric Co Ltd 分散型マルチプロセッシングシステム
US7310333B1 (en) * 2002-06-28 2007-12-18 Ciena Corporation Switching control mechanism for supporting reconfiguaration without invoking a rearrangement algorithm
CN100461645C (zh) * 2003-04-08 2009-02-11 中兴通讯股份有限公司 一种主备板倒换装置
US8379509B2 (en) * 2004-04-29 2013-02-19 Alcatel Lucent Electronic device protection systems and methods
CN100502253C (zh) * 2006-03-24 2009-06-17 华为技术有限公司 通信设备及主控板和业务板主备倒换的实现方法
JP2008131395A (ja) * 2006-11-21 2008-06-05 Nec Corp Ｒｐｒネットワークシステム、ｒｐｒノード装置、その冗長化方法、プログラム、記録媒体

Also Published As

Publication number Publication date
CN101267273A (zh) 2008-09-17
CN101267273B (zh) 2011-08-17
JP2008236070A (ja) 2008-10-02
US7991286B2 (en) 2011-08-02
US20080226299A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
JP4888174B2 (ja) 光伝送装置
EP2487591B1 (en) Computer system, and maintenance method of computer system
US8005357B2 (en) Optical transmission apparatus
JP4410921B2 (ja) 回線再配置方法およびそのための回路
US7398018B2 (en) Optical transmission equipment
US8462652B2 (en) Transmission device and switchover processing method
JP2011000977A (ja) 入出力部一体型２重系ｃｐｕにおける入出力管理方式
JP7041356B2 (ja) 伝送装置、伝送システム及び遅延調整方法
KR101544592B1 (ko) 능동적 큐 할당 방식의 고가용성 분산임베디드 네트워크 송수신 방법 및 장치
US10530602B2 (en) Operating a highly available automation system
JP5239715B2 (ja) 伝送装置、伝送方法および伝送システム
JP4175168B2 (ja) 経路冗長システム、ノード装置及びそれらに用いるライン／パス切替方法
JP2006042165A (ja) 光伝送システム
JP7299530B2 (ja) 伝送装置及び伝送方法
JP2021150693A (ja) 冗長化経路の管理方式、冗長化経路の管理方法
JP2013115584A (ja) 無瞬断切替装置
JP2003218892A (ja) 無瞬断切替えリングシステム及びそのノード
JP2000092016A (ja) 同期伝送システム、この同期伝送システムで使用される伝送装置、監視制御装置および網同期管理方法
JP2019068190A (ja) ネットワーク機器
JPH08139692A (ja) 伝送路終端装置
JPH04271628A (ja) 多重化伝送装置
JP2016137862A (ja) データ同期方式
JP2000049842A (ja) ループ網従属同期方法及び従属同期ループ網システム
JP2014064250A (ja) 同期伝送システム
JP2001111585A (ja) 情報処理装置、情報処理方法及びネットワークシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees