JP4887585B2 - Display panel and information display device using the same - Google Patents

Display panel and information display device using the same Download PDF

Info

Publication number
JP4887585B2
JP4887585B2 JP2001254300A JP2001254300A JP4887585B2 JP 4887585 B2 JP4887585 B2 JP 4887585B2 JP 2001254300 A JP2001254300 A JP 2001254300A JP 2001254300 A JP2001254300 A JP 2001254300A JP 4887585 B2 JP4887585 B2 JP 4887585B2
Authority
JP
Japan
Prior art keywords
gate
tft
thin film
pixel
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001254300A
Other languages
Japanese (ja)
Other versions
JP2003066868A (en
JP2003066868A5 (en
Inventor
博司 高原
克己 足達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001254300A priority Critical patent/JP4887585B2/en
Publication of JP2003066868A publication Critical patent/JP2003066868A/en
Publication of JP2003066868A5 publication Critical patent/JP2003066868A5/ja
Application granted granted Critical
Publication of JP4887585B2 publication Critical patent/JP4887585B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は主として自発光で画像を表示するＥＬ表示パネルおよびこれらのＥＬ表示パネルを用いた携帯電話等の情報表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示パネルは、薄型で低消費電力という利点から、携帯用機器等に多く採用されており、またワードプロセッサやパーソナルコンピュータ、テレビ等の機器や、ビデオカメラのビューファインダ、モニター等にも広く用いられている。
【０００３】
【発明が解決しようとする課題】
しかし、液晶表示パネルは、自発光デバイスではないため、バックライトを用いないと画像を表示できないという問題点がある。そのバックライトを構成するためには所定の厚みが必要であるため、表示モジュールの厚みが大きくならざるを得なかった。また、液晶表示パネルでカラー表示を行うためには、カラーフィルタを使用する必要がある。そのため、光利用効率が低くなるという問題点があった。
【０００４】
【課題を解決するための手段】
この課題を解決するために、本発明はＥＬ表示パネルに、反射型の画素電極と、透明電極と、前記画素電極に接続された薄膜トランジスタと、前記画素電極と前記透明電極間に形成されたＥＬ膜と、前記画素電極間に位置し、前記透明電極と積層された金属薄膜からなる薄膜パターンとを具備している。
【０００５】
また、第２に本発明はＥＬ表示パネルに、マトリックス状に配置されたＥＬ素子を有する画素と、前記ＥＬ素子の薄膜トランジスタのゲート信号線に接続されたゲートドライバと、前記ＥＬ素子に流す電流をプログラムする電流を出力するソースドライバとを具備し、前記ゲートドライバのシフトレジスタの出力と前記ゲート信号線間に複数のインバータ回路が直列に形成され、前記インバータ回路のＰチャンネルのチャンネル幅をＷ、チャンネル長をＬとし、インバータの段数をｎとした時、２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）≦０．７５の関係を満たし、１つの画素は、少なくとも、ＥＬ膜に流す電流を制御する駆動薄膜トランジスタと、ドライバから出力した電流を前記駆動薄膜トランジスタに流す経路を構成する第１のスイッチング薄膜トランジスタと、前記駆動薄膜トランジスタからの電流を前記ＥＬ膜に流す経路を構成する第２のスイッチング薄膜トランジスタから構成されている。
【０００６】
また、第３に本発明はＥＬ表示パネルに、マトリックス状にＥＬ素子が形成されたアレイ基板と、封止基板とを具備し、前記アレイ基板の表示領域の外周部に第１の凹凸が形成され、前記封止基板において、前記第１の凹凸に対応する位置に第２の凹凸が形成され、前記第１の凹凸と前記第２の凹凸の周期が略一致し、前記第１の凹凸と前記第２の凹凸間にシール樹脂が配置されている。
【０００７】
また、第４に本発明はＥＬ表示パネルに、第１の色で発光する第１のＥＬ素子と、第２の色で発光する第２のＥＬ素子がマトリックス状に形成されたアレイ基板を具備し、前記第１のＥＬ素子のカソード電極と前記第２のＥＬ素子のカソード電極には異なる電圧が印加できるように構成されている。
【０００８】
また、第５に本発明はＥＬ表示パネルに、マトリックス状に配置されたＥＬ素子を有する画素と、前記ＥＬ素子の薄膜トランジスタのゲート信号線に接続されたゲートドライバと、前記ＥＬ素子に流す電流をプログラムする電流を出力するソースドライバとを具備し、前記ゲートドライバは前記画素を構成する薄膜トランジスタ素子の形成プロセスと同時に形成され、前記ゲートドライバ上にＥＬ膜が形成され、前記ＥＬ膜上にカソード電極が形成されている。
【０００９】
また、第６に本発明はＥＬ表示パネルに、１つの画素は、少なくとも、ＥＬ膜に流す電流を制御する駆動薄膜トランジスタと、ドライバから出力した電流を前記駆動薄膜トランジスタに流す経路を構成する第１のスイッチング薄膜トランジスタと、前記駆動薄膜トランジスタからの電流を前記ＥＬ膜に流す経路を構成する第２のスイッチング薄膜トランジスタから構成されている。
【００１０】
また、第７に本発明は情報表示装置に、マトリックス状に配置されたＥＬ素子を有する画素と、前記ＥＬ素子の薄膜トランジスタのゲート信号線に接続されたゲートドライバと、前記ＥＬ素子に流す電流をプログラムする電流を出力するソースドライバと、電源発生回路と、画像メモリを有するコントロール回路とを具備し、前記ゲートドライバは前記画素を構成する薄膜トランジスタ素子の形成プロセスと同時に形成され、前記ゲートドライバの制御信号は前記電源発生回路が出力し、映像信号は前記コントロール回路から前記ソースドライバに印加される。
【００１１】
また、第８に本発明は情報表示装置に、マトリックス状に配置されたＥＬ素子を有する画素と、前記ＥＬ素子の薄膜トランジスタのゲート信号線に接続されたゲートドライバと、前記ＥＬ素子に流す電流をプログラムする電流を出力するソースドライバと、電源発生回路と、画像メモリを有するコントロール回路とを具備し、前記ゲートドライバは前記画素を構成する薄膜トランジスタ素子の形成プロセスと同時に形成され、前記ゲートドライバの制御信号は前記コントロール回路が発生し、前記コントロール回路が発生した信号は前記ソースドライバでレベルシフトした後、前記ゲートドライバに印加されている。
【００１２】
また、第９に本発明は情報表示装置に、ＥＬ表示パネルと、ダウンコンバータと、アップコンバータと、受話器と、スピーカとを具備している。
【００１３】
【発明の実施の形態】
本明細書において各図面は理解を容易にまたは作図を容易にするため、省略や拡大縮小した箇所がある。例えば、図３の表示パネルの断面図では封止膜７３等を十分厚く図示している。また、図５等では画素電極に信号を印加する薄膜トランジスタ（ＴＦＴ）等を省略している。また、本発明の表示パネル等では、位相補償のための位相フィルム等を省略しているが、適時付加することが望ましい。以上のことは他の図面に対しても同様である。
【００１４】
また、同一番号または記号を付した箇所は同一の材料あるいは機能もしくは動作を有するものである。
【００１５】
なお、各図面等で説明した内容は特に断りがなくとも、他の実施例と組み合わせることができる。例えば、図５の表示パネルにタッチパネル等を付加し、情報表示装置とすることができる。また、拡大レンズを取り付け、ビデオカメラ等のビューファインダを構成することもできる。また、本発明は各画素にＴＦＴが形成されたアクティブマトリックス型表示パネルを主として説明するがこれに限定されるものではなく、単純マトリックス型にも適用できるということはいうまでもない。このように、明細書、図面で説明した事項、内容、仕様は、特に例示されていなくとも、互いに組み合わせて適用させることができる。
【００１６】
（実施の形態１）
現在、低消費電力でかつ高表示品質であり、更に薄型化が可能な表示パネルとして、複数の有機エレクトロルミネッセンス（ＥＬ）素子をマトリックス状に配列して構成される有機ＥＬ表示パネルが注目されている。
【００１７】
有機ＥＬ表示パネルは、図２に示すように、画素電極としての透明電極４８が形成されたアレイ基板４９上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも１層の有機ＥＬ層４７、及び反射膜４６（金属電極）が積層されたものである。透明電極４８（陽極（アノード））にプラス、反射膜４６（陰極（カソード））にマイナスの電圧を加え、両者間に直流電流を印加させることにより、有機ＥＬ層４７が発光する。
【００１８】
このように、良好な発光特性を期待することのできる有機化合物を有機ＥＬ層に使用することによって、ＥＬ表示パネルが実用に耐え得るものになっている。
【００１９】
なお、カソード電極あるいは反射膜はＩＴＯ電極に誘電体多層膜からなる光学的干渉膜を形成したものでもよい。誘電体多層膜とは低屈折率の誘電体膜と高屈折率の誘電体膜とを交互に多層形成したもの、つまり誘電体ミラーと呼ばれるものである。この誘電体多層膜は有機ＥＬ構造から放射される光の色調を良好なものにする機能（フィルタ効果）を有する。
【００２０】
反射膜４６（金属電極）には、アルミニウム、マグネシウム、インジウム、銅または各々の合金等の仕事関数が小さいもの、特にＡｌ−Ｌｉ合金を用いることが好ましい。
【００２１】
また、透明電極４８には、ＩＴＯ（錫ドープ酸化インジウム）等の仕事関数が大きい導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。
【００２２】
なお、画素電極４６などに薄膜を蒸着する際は、アルゴン雰囲気中で有機ＥＬ膜を成膜するとよい。また、画素電極４６としてのＩＴＯ上にカーボン膜２０〜５０ｎｍを成膜した場合、界面の安定性が向上し、発光輝度および発光効率も良好なものとなる。
【００２３】
（実施の形態２）
以下、本発明のＥＬ表示パネル構造の理解を容易とするため、まず、本発明の有機ＥＬ表示パネルの製造方法について説明をする。
【００２４】
放熱性を良くするため、アレイ基板４９はサファイアガラスで形成してもよい。
【００２５】
または熱伝導性のよい薄膜あるいは厚膜を形成したりしてもよい。例えば、ダイヤモンド薄膜を形成した基板を使用することが例示される。もちろん、石英ガラス基板、ソーダガラス基板を用いてもよい。その他、アルミナ等のセラミック基板や銅等からなる金属板を使用したり、絶縁膜に金属膜を蒸着あるいは塗布等、コーティングしたものを用いてもよい。画素電極を反射型とする場合は、基板材料としては基板の表面方向より光が出射されるので、ガラス、石英や樹脂等の透明ないし半透明材料の他、ステンレス等の非透過材料を用いることもできる。この構成を図３に図示する。図３ではカソード電極をＩＴＯ等の透明電極７２で形成している。
【００２６】
また、アレイ基板にはプラスチック基板を用いてもよい。プラスチック基板は割れにくく、また、軽量のため携帯電話の表示パネル用基板として最適である。プラスチック基板は、芯材となるベース基板の一方の面に補助の基板を接着剤で貼り合わせて積層基板として用いることが好ましい。もちろん、これらの基板は板に限定するものではなく、厚さ０．０５ｍｍ以上０．３ｍｍ以下のフィルムでもよい。
【００２７】
ベース基板の材料として、脂環式ポリオレフィン樹脂を用いることが好ましい。このような脂環式ポリオレフィン樹脂として日本合成ゴム社製のＡＲＴＯＮ（厚さ２００μｍの１枚板）が例示される。ベース基板の一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持つハードコート層、および耐透気性機能を持つガスバリア層が形成されたポリエステル樹脂、ポリエチレン樹脂あるいはポリエーテルスルホン樹脂等からなる補助の基板（あるいはフィルムもしくは膜）を配置する。
【００２８】
１画素には複数のスイッチング素子あるいは電流制御素子としての薄膜トランジスタ（ＴＦＴ）を形成する。形成するＴＦＴは、同じ種類のＴＦＴであってもよいし、Ｐチャンネル型とＮチャンネル型のＴＦＴというように、違う種類のＴＦＴであってもよいが望ましくはスイッチング薄膜トランジスタ、駆動用薄膜トランジスタとも同極性のものが望ましい。またＴＦＴの構造は、プレーナー型のＴＦＴに限定されるものではなく、スタガー型でも逆スタガー型でもよく、また、セルフアライン方式を用いて不純物領域（ソース、ドレイン）が形成されたものでも、非セルフアライン方式によるものでもよい。
【００２９】
本発明のＥＬ表示素子は、アレイ基板上に、ホール注入電極（画素電極）となるＩＴＯと、１種以上の有機層と、電子注入電極とが順次積層されたＥＬ構造体を有し、前記アレイ基板にはＴＦＴが設けられている。
【００３０】
本発明のＥＬ表示素子を製造するには、まず、基板上にＴＦＴのアレイを所望の形状に形成する。そして、平滑化膜上の画素電極として透明電極であるＩＴＯをスパッタ法で成膜、パターニングする。その後、有機ＥＬ層、電子注入電極等を積層する。
【００３１】
ＴＦＴとしては、通常の多結晶シリコンＴＦＴを用いればよい。ＴＦＴは、ＥＬ構造体の各画素の端部に設けられ、その大きさは１０〜３０μｍ程度である。なお、画素の大きさは２０μｍ×２０μｍ〜３００μｍ×３００μｍ程度である。
【００３２】
アレイ基板上には、ＴＦＴの配線電極が設けられる。配線電極は抵抗が低く、しかもホール注入電極を電気的に接続して抵抗値を低く抑える機能があり、一般的にその配線電極は、Ａｌ、Ａｌおよび遷移金属（ただしＴｉを除く）、Ｔｉまたは窒化チタン（ＴｉＮ）のいずれか１種または２種以上を含有するものが使われるが、本発明においてはこの材料に限られるものではない。ＥＬ構造体の下地となるホール注入電極とＴＦＴの配線電極とを併せた全体の厚さとしては、特に制限はないが、通常１００〜１０００ｎｍ程度とすればよい。
【００３３】
ＴＦＴの配線電極とＥＬ構造体の有機層との間には絶縁層を設ける。絶縁層は、ＳｉＯ2等の酸化ケイ素、窒化ケイ素等の無機系材料をスパッタや真空蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラス）で形成した酸化ケイ素層、フォトレジスト、ポリイミド、アクリル樹脂等の樹脂系材料の塗膜等、絶縁性を有するものであればいずれであってもよいが、この中ではポリイミドが好ましい。また、絶縁層は、配線電極を水分や腐食から守る耐食・耐水膜の役割も果たす。
【００３４】
ＥＬ構造体の発光ピークは２つ以上であってもかまわない。例えば、本発明のＥＬ表示素子における緑および青色発光部は、青緑色発光のＥＬ構造体と、緑色透過層または青色透過層との組み合わせにより得られる。赤色発光部は、青緑色発光のＥＬ構造体と、このＥＬ構造体の青緑発光を赤色に近い波長に変換する蛍光変換層により得ることができる。
【００３５】
次に、本発明のＥＬ表示素子を構成するＥＬ構造体について説明する。本発明のＥＬ構造体は、透明電極である電子注入電極と、１種以上の有機層と、ホール注入電極とを有する。有機層は、それぞれ少なくとも１層のホール輸送層および発光層を有し、例えば、電子注入輸送層、発光層、正孔輸送層、正孔注入層を順次有する。もしくは、ホール輸送層はなくてもよい。本発明のＥＬ構造体の有機層は、種々の構成とすることができ、電子注入輸送層を省略したり、あるいは発光層と一体としたり、正孔注入輸送層と発光層とを混合してもよい。
【００３６】
ホール注入電極は、ホール注入電極側から発光した光を取り出す構造であるため、ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ2、Ｉｎ2Ｏ3等が例として挙げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホール注入電極の厚さは、ホール注入を十分行える一定以上の厚さを有すれば良く、通常１０〜５００ｎｍ程度とすることが好ましい。また、ホール注入電極は素子の信頼性を向上させるために駆動電圧が低いことが必要であるが、好ましいものとして、１０〜３０Ω／□（膜厚５０〜３００ｎｍ）のＩＴＯが挙げられる。実際に使用する場合には、ＩＴＯ等のホール注入電極界面での反射による干渉効果が、光取り出し効率や色純度を十分に満たすように、電極の膜厚や光学定数を設定すればよい。このホール注入電極は、蒸着法等によっても形成できるが、スパッタ法により形成されることが好ましい。スパッタガスとしては、特に限定されるものはなく、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あるいはこれらの混合ガスを用いればよい。
【００３７】
電子注入電極は、スパッタ法等や好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金を用いた材料で構成される。例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚｎ、Ｚｒ等の金属元素単体、または安定性を向上させるためにそれらを含む２成分、または３成分の合金系を用いることが好ましい。合金系としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃａ：５〜２０ａｔ％）等が好ましい。電子注入電極薄膜の厚さは、電子注入を十分行える一定以上の厚さとすれば良く、０．１ｎｍ以上、好ましくは１ｎｍ以上とすればよい。また、その上限値に特に制限はないが、通常、膜厚は１００〜５００ｎｍ程度とすればよい。
【００３８】
正孔注入層は、ホール注入電極からの正孔の注入を容易にする機能を有し、正孔輸送層は、正孔を輸送する機能および電子を妨げる機能を有し、電荷注入層、電荷輸送層とも称される。
【００３９】
電子注入輸送層は、発光層に用いる化合物の電子注入輸送機能がさほど高くないとき等に設けられ、電子注入電極からの電子の注入を容易にする機能、電子を輸送する機能および正孔を妨げる機能を有する。
【００４０】
これらの正孔注入層、正孔輸送層および電子注入輸送層は、発光層へ注入される正孔や電子を増大・封止し、再結合領域を最適化させ、発光効率を改善する。なお、電子注入輸送層は、注入機能を持つ層と輸送機能を持つ層とに別個に設けてもよい。
【００４１】
発光層の厚さ、正孔注入層と正孔輸送層とを併せた厚さおよび電子注入輸送層の厚さは特に限定されず、形成方法によっても異なるが、通常５〜１００ｎｍ程度とすることが好ましい。
【００４２】
正孔注入層、正孔輸送層の厚さおよび電子注入輸送層の厚さは、再結合・発光領域の設計によるが、発光層の厚さと同程度もしくは１／１０〜１０倍程度とすればよい。また、正孔注入層、正孔輸送層の厚さ、および電子注入層と電子輸送層とを分ける場合のそれぞれの厚さは、注入層は１ｎｍ以上、輸送層は２０ｎｍ以上とするのが好ましい。このときの注入層、輸送層の厚さの上限は、通常、注入層で１００ｎｍ程度、輸送層で１００ｎｍ程度である。このような膜厚については注入輸送層を２層設けるときも同じである。
【００４３】
また、組み合わせる発光層や電子注入輸送層や正孔注入輸送層のキャリア移動度やキャリア密度（イオン化ポテンシャル・電子親和力により決まる）を考慮しながら膜厚をコントロールすることで、再結合領域・発光領域を自由に設計することが可能であり、発光色の設計や、両電極の干渉効果による発光輝度・発光スペクトルの制御や、発光の空間分布の制御を可能にできる。
【００４４】
本発明のＥＬ素子の発光層には、発光機能を有する化合物である蛍光性物質を含有させる。この蛍光性物質としては、例えば、特開昭６３−２６４６９２号公報等に開示されているようなトリス（８−キノリノラト）アルミニウム（Ａｌｑ３）等の金属錯体色素、特開平６−１１０５６９号公報（フェニルアントラセン誘導体）、特開平６−１１４４５６号公報（テトラアリールエテン誘導体）、特開平６−１００８５７号公報、特開平２−２４７２７８号公報等に開示されているような青緑色発光材料が挙げられる。
【００４５】
また、正孔注入層・正孔輸送層には、例えば、特開昭６３−２９５６９５号公報、特開平２−１９１６９４号公報、特開平３−７９２号公報、特開平５−２３４６８１号公報、特開平５−２３９４５５号公報、特開平５−２９９１７４号公報、特開平７−１２６２２５号公報、特開平７−１２６２２６号公報、特開平８−１００１７２号公報、ＥＰ０６５０９５５Ａ１等に記載されている各種有機化合物を用いることができる。
【００４６】
また、上記これらの正孔注入輸送層、発光層および電子注入輸送層の形成には、均質な薄膜が形成できることから真空蒸着法を用いることが好ましい。
【００４７】
（実施の形態３）
以下、本発明のＥＬ表示パネルの製造方法および構造についてさらに詳しく説明する。先にも説明したように、まず、アレイ基板４９に画素を駆動するＴＦＴ１１を形成する。１つの画素は４個または５個のＴＦＴで構成される。また、画素は電流プログラムされ、そのプログラムされた電流がＥＬ素子に供給される。このＴＦＴ１１の組合せ等画素構成については後に説明をする。次に、ＴＦＴ１１に正孔注入電極としての画素電極（透明電極）を形成する。透明電極４８はフォトリソグラフィーによりパターン化する。
【００４８】
フォトリソグラフィー後の基板処理は市販のレジスト剥離液（ジメチルスルホキシドとｎメチル２ピロリドンとの混合溶液）に浸漬して剥離を行った後、アセトンでリンスし、さらに発煙硝酸中に１分間浸漬して完全にレジストを除去する。透明電極４８であるＩＴＯ表面の洗浄は、基板の表裏両面に対して十分に行い、テトラメチルアンモニウムハイドロオキサイドの０．２３８％水溶液を十分に供給しながら、ナイロンブラシによる機械的な擦り洗浄を行うとよい。その後、純水で十分にすすぎ、スピン乾燥を行う。また有機薄膜ＥＬ素子の蒸着前には、市販のプラズマリアクター（ヤマト科学株式会社製、ＰＲ４１型）中で、酸素流量２０ｓｃｃｍ、圧力０．２Ｔｏｒｒ（２６．６Ｐａ）、高周波出力３００Ｗの条件で１分間の酸素プラズマ処理を行ってから、ＥＬ蒸着槽内に配置するとよい。
【００４９】
しかし、洗浄時に酸素プラズマ、Ｏ2アッシャーを使用すると、透明電極４８の周辺部の平滑化膜７１も同時にアッシングされ、透明電極４８の周辺部がえぐられてしまう。この課題を解決するために、本発明では図４で示すように透明電極４８周辺部にアクリル樹脂からなるエッジ保護膜８１を形成している。エッジ保護膜８１の構成材料としては、平滑化膜７１を構成するアクリル系樹脂、ポリイミド樹脂等の有機材料と同一の材料が例示され、その他、ＳｉＯ2、ＳｉＮｘ等の無機材料やＡｌ2Ｏ3等も例示される。
【００５０】
エッジ保護膜８１は透明電極４８のパターニング後、透明電極４８間を埋めるように形成される。もちろん、このエッジ保護膜８１を２μｍ以上４μｍ以下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタルマスクの土手（メタルマスクが透明電極４８と直接接しないようにするスペーサ）としてもよいことは言うまでもない。
【００５１】
真空蒸着装置は市販の高真空蒸着装置（日本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した装置を用いる。主たる排気装置は排気速度１５００リットル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ-6Ｔｏｒｒ（１３３．３２２×１０ｅ−６Ｐａ）以下であり、全ての蒸着は２〜３×１０ｅ-6Ｔｏｒｒ（２６６．６〜３９９．９×１０−６Ｐａ）の範囲で行う。また、全ての蒸着はタングステン製の抵抗加熱式蒸着ボートに直流電源（菊水電子株式会社製、ＰＡＫ１０−７０Ａ）を接続して行うとよい。
【００５２】
このようにして真空層中に配置したアレイ基板上に、カーボン膜２０〜５０ｎｍを成膜する。次に、正孔注入層として４−（Ｎ，Ｎ−ビス（ｐ−メチルフェニル）アミノ）−α−フェニルスチルベンを０．３ｎｍ／ｓの蒸着速度で膜厚約５ｎｍに形成する。
【００５３】
正孔輸送層として、Ｎ，Ｎ’−ビス（４’−ジフェニルアミノ−４−ビフェニリル）−Ｎ，Ｎ’−ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、４−Ｎ，Ｎ−ジフェニルアミノ−α−フェニルスチルベンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓの蒸着速度で共蒸着して膜厚約８０ｎｍに形成する。
【００５４】
発光層（電子輸送層）としてトリス（８−キノリノラト）アルミニウム（同仁化学株式会社製）を０．３ｎｍ／ｓの蒸着速度で膜厚約４０ｎｍに形成する。
【００５５】
次に、電子注入電極として、ＡｌＬｉ合金（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／１）から低温でＬｉのみを、約０．１ｎｍ／ｓの蒸着速度で膜厚約１ｎｍに形成し、続いてそのＡｌＬｉ合金をさらに昇温し、Ｌｉが出尽くした状態から、Ａｌのみを約１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに形成し、積層型の電子注入電極とした。
【００５６】
このようにして作成した有機薄膜ＥＬ素子は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲気下で、コーニング７０５９ガラス製の封止フタ４１をシール剤４５（アネルバ株式会社製、商品名スーパーバックシール９５３−７０００）で貼り付けて表示パネルとした。なお、封止フタ４１とアレイ基板４９との空間には乾燥剤５５を配置する。これは、有機ＥＬ膜が湿度に弱いため、乾燥剤５５によりシール剤４５を浸透する水分を吸収し有機ＥＬ膜４７の劣化を防止している。
【００５７】
シール剤４５からの水分の浸透を抑制するためには外部からの経路（パス）を長くすることが良好な対策である。このため、本発明の表示パネルでは、表示領域の周辺部に微細な凹部４３、凸部４４を形成している。アレイ基板４９の周辺部に形成した凸部４４は少なくとも２重に形成する。凸と凸との間隔（形成ピッチ）は１００μｍ以上５００μｍ以下に、また、凸の高さは３０μｍ以上３００μｍ以下に形成することが好ましい。この凸部はスタンパ技術で形成する。
【００５８】
一方、封止フタ４１にも凹部４３を形成する。凹部４３の形成ピッチは凸部４４の形成ピッチと同一にする。このようにすることで、凹部４３に凸部４４がちょうどはまり込むので、表示パネルの製造時に封止フタ４１とアレイ基板４９との位置ずれが発生しない。凹部４３と凸部４４間にはシール剤４５を配置する。シール剤４５は封止フタ４１とアレイ基板４９とを接着するとともに、外部からの水分の浸入を防止する。
【００５９】
シール剤４５としてはＵＶ（紫外線）硬化型でアクリル系の樹脂からなるものを用いることが好ましい。また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は１．４７以上１．５４以下のものを用いることが好ましい。特にシール接着剤は酸化チタンの微粉末、酸化シリコン等の微粉末を重量比で６５％以上９５％以下の割合で添加し、この微粉末の粒子径を平均直径２０μｍ以上１００μｍ以下とすることが好ましい。これは微粉末の重量比が多くなるほど外部からの湿度の進入を抑制する効果が高くなるからである。しかし、あまりに多いと気泡等が入りやすく、かえって空間が大きくなりシール効果が低下してしまう。
【００６０】
乾燥剤の重量はシールの長さ１０ｍｍあたり０．０４ｇ以上０．２ｇ以下、できれば０．０６ｇ以上０．１５ｇ以下とすることが望ましい。これは乾燥剤の量が少なすぎると水分防止効果が薄れ、すぐに有機ＥＬ層が劣化するためである。逆に多すぎると乾燥剤がシールをする際に障害となり、良好なシールを行うことができない。
【００６１】
図２ではガラスのフタ４１を用いて封止する構成であるが、図３のようにフィルムを用いた封止であってもよい。例えば、封止フィルムとしては電解コンデンサのフィルムにＤＬＣ（ダイヤモンド ライク カーボン）を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い（防湿）ので、封止膜７３として使用可能である。また、ＤＬＣ膜を透明電極７２の表面に直接蒸着する構成でも可能である。
【００６２】
有機ＥＬ層４７から発生した光の半分は、反射膜４６で反射され、アレイ基板４９を透過して出射される。しかし、反射膜４６は外光を反射するため写り込みが発生し、表示コントラストを低下させる。この対策のために、アレイ基板４９にλ／４板５０および偏光板５４を配置している。なお、画素が反射電極の場合は有機ＥＬ層４７から発生した光は上方向に出射される。したがって、λ／４板５０および偏光板５４は光出射側に配置されなければならない。なお、反射型画素は、透明電極４８を、アルミニウム、クロム、銀等で構成されている。また、透明電極４８の表面に、凸部（もしくは凹凸部）を設けることで有機ＥＬ層との界面が広くなって発光面積が大きくなり、発光効率が向上する。
【００６３】
アレイ基板４９と偏光板（偏光フィルム）５４間には１枚あるいは複数の位相フィルム（位相板、位相回転手段、位相差板、位相差フィルム）が配置される。位相フィルムとしてはポリカーボネートを使用することが好ましい。この位相フィルムは入射光を出射光に対して位相差を発生させ、効率よく光変調を行うのに寄与する。
【００６４】
その他、位相フィルムとして、ポリエステル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン樹脂等の有機樹脂板あるいは有機樹脂フィルム等を用いてもよい。その他、水晶等の結晶を用いてもよい。１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０ｎｍ以下、できれば８０ｎｍ以上２２０ｎｍ以下とすることが好ましい。
【００６５】
なお、図３に図示するように位相フィルムと偏光板とを一体化した円偏光板７４（円偏光フィルム）を用いてもよい。
【００６６】
λ／４板（位相フィルム）５０は染料あるいは顔料で着色し、カラーフィルタとしての機能をもたせることが好ましい。特に有機ＥＬ層は赤（Ｒ）の純度が悪いので、着色したλ／４板５０で一定の波長範囲をカットして色温度を調整する。カラーフィルタは、染色フィルタとして顔料分散タイプの樹脂で設けられるのが一般的であり、この顔料が特定の波長帯域の光を吸収し、吸収されなかった波長帯域の光を透過する。
【００６７】
以上のように、位相フィルムの一部もしくは全体を着色したり、一部もしくは全体に拡散機能をもたせてもよい。また、表面をエンボス加工したり、反射防止のために反射防止膜を形成してもよい。また、画像表示に有効でない箇所もしくは支障のない箇所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒レベルをひきしめたり、ハレーション防止によるコントラスト向上効果を発揮させたりすることが好ましい。また、位相フィルムの表面に凹凸を形成することによりかまぼこ状あるいはマトリックス状にマイクロレンズを形成してもよい。マイクロレンズは１つの画素電極あるいは３原色の画素にそれぞれ対応するように配置しておく。
【００６８】
先にも記述したが、カラーフィルタの形成時に圧延、もしくは光重合により一定の方向に位相差を発生させることができるので、位相フィルムの機能はカラーフィルタに持たせてもよい。その他、図３の平滑化膜７１を光重合させることにより位相差を持たせてもよい。このように構成すれば位相フィルムを基板外に構成あるいは配置する必要がなくなり、表示パネルの構成も簡易になり低コスト化が望める。なお、以上の事項は偏光板にも適用できる。
【００６９】
偏光板（偏光フィルム）５４を構成する主たる材料としてはＴＡＣフィルム（トリアセチルセルロースフィルム）が最適である。ＴＡＣフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。ＴＡＣフィルムの製造については、溶液流延製膜技術で作製することが最適である。
【００７０】
偏光板はヨウ素等をポリビニールアルコール（ＰＶＡ）樹脂に添加した樹脂フィルムのものが例示される。一対の偏光分離手段の偏光板は入射光のうち特定の偏光軸方向と異なる方向の偏光成分を吸収することにより偏光分離を行うので、光の利用効率が比較的悪い。そこで、入射光のうち特定の偏光軸方向と異なる方向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ ｐｏｌａｒｉｚｅｒ：リフレクティブ・ポラライザー）を反射することにより偏光分離を行う反射偏光子を用いてもよい。このように構成すれば、反射偏光子により光の利用効率が高まって、偏光板を用いた上述の例よりもより明るい表示が可能となる。
【００７１】
また、このような偏光板や反射偏光子以外にも、本発明の偏光分離手段としては、コレステリック液晶層と（１／４）λ板を組み合わせたもの、ブリュースターの角度を利用して反射偏光と透過偏光とに分離するもの、ホログラムを利用するもの、偏光ビームスプリッタ（ＰＢＳ）等を用いることも可能である。
【００７２】
図２では図示していないが、偏光板５４の表面にはＡＩＲコートを施している。ＡＩＲコートは誘電体単層膜もしくは多層膜で形成する構成が例示される。その他、１．３５〜１．４５の低屈折率の樹脂を塗布してもよい。例えば、フッ素系のアクリル樹脂等が例示される。特に屈折率が１．３７以上１．４２以下のものが良好である。
【００７３】
また、ＡＩＲコートには３層構成あるいは２層構成がある。３層構成は広い可視光の波長帯域での反射を防止するために用いられ、これをマルチコートと呼ぶ。２層構成は特定の可視光の波長帯域での反射を防止するために用いられ、これをＶコートと呼ぶ。マルチコートとＶコートは表示パネルの用途に応じて使い分ける。なお、ＡＩＲコートは２層構成以上のものと限定されるものではなく、１層構成でもよい。
【００７４】
マルチコートの場合は酸化アルミニウム（Ａｌ2Ｏ3）を光学的膜厚ｎｄ＝λ／４、ジルコニウム（ＺｒＯ2）をｎｄ１＝λ／２、フッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。通常、薄膜はλ＝５２０ｎｍもしくはその近傍の値として形成される。Ｖコートの場合は一酸化シリコン（ＳｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４、もしくは酸化イットリウム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。ＳｉＯは青色側に吸収帯域があるため青色光を変調する場合は物質の安定性から見てもＹ2Ｏ3を用いた方がよい。また、ＳｉＯ2薄膜を使用してもよい。もちろん、低屈折率の樹脂等を用いてＡＩＲコートとしてもよい。例えば、フッ素等のアクリル樹脂が例示される。これらは紫外線硬化タイプを用いることが好ましい。
【００７５】
なお、表示パネルに静電気がチャージされることを防止するため、表示パネル等の表面に親水性の樹脂を塗布しておくことが好ましい。その他、表面反射を防止するため、偏光板５４の表面等にエンボス加工を行ってもよい。
【００７６】
また、透明電極４８にはＴＦＴが接続されるとしたがこれに限定されるものではない。アクティブマトリックスは、スイッチング素子として薄膜トランジスタ（ＴＦＴ）の他、ダイオード方式（ＴＦＤ）、バリスタ、サイリスタ、リングダイオード、ＰＬＺＴ素子等でも可能である。また、ＴＦＴはＬＤＤ（ロー ドーピング ドレイン）構造を採用することが好ましい。なお、ＴＦＴとは、ＦＥＴなどスイッチング等のトランジスタ動作をするすべての素子一般を意味する。また、ＥＬ膜の構成、パネル構造等は単純マトリックス型表示パネルにも適用できる。また、本明細書ではＥＬ素子として有機ＥＬ素子を例にあげて説明したがこれに限定されるものではなく、無機ＥＬ素子でも適用できる。
【００７７】
有機ＥＬパネルに用いられるアクティブマトリックス方式は、（１）特定の画素を選択し、必要な表示情報を与えられること、（２）１フレーム期間を通じてＥＬ素子に電流を流すことができることという２つの条件を満たさせなければならない。この２つの条件を満たすため、図２２に示す従来の有機ＥＬの素子構成において、第１のＴＦＴ１１ａは画素を選択するためのスイッチング用薄膜トランジスタ、第２のＴＦＴ１１ｂはＥＬ素子１５に電流を供給するための駆動用薄膜トランジスタとする。ここで液晶に用いられるアクティブマトリックス方式と比較すると、スイッチング用ＴＦＴ１１ａは液晶用にも必要であるが、駆動用ＴＦＴ１１ｂはＥＬ素子１５を点灯させるために必要である。この理由として、液晶の場合は、電圧を印加することでオン状態を保持することができるが、ＥＬ素子１５の場合は、電流を流し続けなければ画素１６の点灯状態を維持できないからである。
【００７８】
したがって、有機ＥＬパネルでは電流を流し続けるために駆動用ＴＦＴ１１ｂをオンさせ続けなければならない。走査線、データ線が両方ともオンになると、スイッチング用ＴＦＴ１１ａを通してキャパシタ１９に電荷が蓄積される。このキャパシタ１９が駆動用ＴＦＴ１１ｂのゲートに電圧を加え続けるため、スイッチング用ＴＦＴ１１ａがオフになっても、電流供給線２０から電流が流れ続け、１フレーム期間にわたり画素１６をオンできる。
【００７９】
この構成を用いて階調を表示させる場合、駆動用ＴＦＴ１１ｂのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、駆動用ＴＦＴ１１ｂのオン電流のばらつきがそのまま表示に現れる。
【００８０】
トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる、形成温度が４５０度以下の低温ポリシリコン技術で形成した低温多結晶トランジスタでは、±０．２Ｖ〜０．５Ｖの範囲でその閾値のばらつきを持つため、駆動用ＴＦＴ１１ｂを流れるオン電流がこれに対応してばらつき、表示ムラが発生する。これらのムラは、閾値電圧のばらつきのみならず、ＴＦＴの移動度、ゲート絶縁膜の厚み等でも発生する。
【００８１】
したがって、アナログ的に階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要があり、現状の低温多結晶ポリシリコンＴＦＴではこのばらつきを所定範囲以内に抑えるというスペックを満たせない。この問題を解決するために、１画素内に４つのトランジスタを設けて、閾値電圧のばらつきをコンデンサにより補償させて均一な電流を得る方法や、定電流回路を１画素ごとに形成し電流の均一化を図る方法等が考えられる。
【００８２】
しかしながら、これらの方法は、プログラムされる電流がＥＬ素子１５を通じてなされるため、電流経路が変化した場合に電源ラインに接続されるスイッチングトランジスタに対し駆動電流を制御するトランジスタがソースフォロワとなり駆動マージンが狭くなる。そのため、駆動電圧が高くなるという課題を有することになる。
【００８３】
また、電源に接続するスイッチングトランジスタをインピーダンスの低い領域で使用する必要があり、この動作範囲がＥＬ素子１５の特性変動により影響を受けるという課題もある。その上、飽和領域における電圧電流特性にキンク電流が発生した場合、またはトランジスタの閾値電圧の変動が発生した場合、記憶された電流値が変動するとう課題もある。
【００８４】
本発明のＥＬ素子構造は、上記課題に対して、ＥＬ素子１５に流れる電流を制御するトランジスタが、ソースフォロワ構成とならず、かつそのトランジスタにキンク電流があっても、キンク電流の影響を最小限に抑えることができ、記憶される電流値の変動をも小さくすることができる構成である。
【００８５】
本発明のＥＬ素子構造は、具体的には図５（ａ）に示すように単位画素が最低４つからなる複数のＴＦＴ１１ならびにＥＬ素子により形成される。なお、画素電極はソース信号線と重なるように構成する。つまり、ソース信号線１８上に絶縁膜あるいはアクリル材料からなる平滑化膜を形成して絶縁し、この絶縁膜上に画素電極を形成する。このようにソース信号線１８上に画素電極を重ねる構成をハイアパーチャ（ＨＡ）構造と呼ぶ。
【００８６】
第１のゲート信号線（第１の走査線）１７ａをアクティブ（ＯＮ電圧を印加）とすることにより第１のＴＦＴ（あるいはスイッチング素子）１１ａおよび第３のＴＦＴ（あるいはスイッチング素子）１１ｃを通して、前記ＥＬ素子１５に流すべき電流値を流し、第１のＴＦＴのゲートとドレイン間を短絡するように第２のＴＦＴ１１ｂが第1のゲート信号線１７ａをアクティブ（ＯＮ電圧を印加）とすることで開くと共に、第１のＴＦＴ１１ａのゲートとソース間に接続されたキャパシタ１９に、前記電流値を流すように第１のＴＦＴ１１ａのゲート電圧（あるいはドレイン電圧）を記憶させる。
【００８７】
なお、第１のＴＦＴ１１ａのソース−ゲート間容量であるキャパシタ１９は０．２ｐＦ以上の容量とすることが好ましい。他の構成として、別途キャパシタを形成する例もある。これはキャパシタ電極レイヤーとゲート絶縁膜およびゲートメタルから蓄積容量を形成する構成例である。Ｍ３トランジスタ１１ｃのリークによる輝度低下を防止する観点、表示動作を安定化させるための観点からはこのように別途キャパシタを構成する方が好ましい。
【００８８】
なお、キャパシタ１９は隣接する画素間の非表示領域に形成されることが好ましい。一般的に、フルカラー有機ＥＬ層を作成する場合、有機ＥＬ層をメタルマスクによるマスク蒸着で形成するため、ＥＬ層の形成位置に位置ずれが発生し、各色の有機ＥＬ層が重なる危険性がある。そのため、各色の隣接する画素間の非表示領域は１０μｍ以上離れていなければならず、またこの部分は発光に寄与しない部分となる。したがって、キャパシタ１９をこの領域に形成することは開口率向上のために有効な手段となる。
【００８９】
次に、第１のゲート信号線１７ａを非アクティブ（ＯＦＦ電圧を印加）、第２のゲート信号線１７ｂをアクティブとして、電流の流れる経路を前記第１のＴＦＴ１１ａならびにＥＬ素子１５に接続された第４のＴＦＴ１１ｄならびに前記ＥＬ素子１５を含む経路に切り替えて、記憶した電流を前記ＥＬ素子１５に流すように動作する。
【００９０】
この回路は１画素内に４つのＴＦＴ１１を有しており、第１のトランジスタＭ１のゲートは第２のトランジスタＭ２のソースに接続されており、第２のトランジスタＭ２および第３のトランジスタＭ３のゲートは第1のゲート信号線１７ａに、第２のトランジスタＭ２のドレインは第３のトランジスタＭ３のソースならびに第４のトランジスタＭ４のソースに接続され、第３のトランジスタＭ３のドレインはソース信号線１８に接続されている。第４のトランジスタＭ４のゲートは第２のゲート信号線１７ｂに接続され、第４のトランジスタＭ４のドレインはＥＬ素子１５のアノード電極に接続されている。
【００９１】
なお、図５ではすべてのＴＦＴはＰチャンネルで構成している。Ｐチャンネルは多少ＮチャンネルのＴＦＴに比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はＥＬ素子構成をＰチャンネルで構成することのみに限定するものではない。Ｎチャンネルのみで構成してもよく、また、ＮチャンネルとＰチャンネルの両方を用いて構成してもよい。
【００９２】
なお、第３および第４のトランジスタは同一の極性、かつＮチャンネルで構成し、第1および第２のトランジスタはＰチャンネルで構成することが好ましい。一般的にＰチャンネルトランジスタはＮチャンネルトランジスタと比較して、信頼性が高い、キンク電流が少ない等の特長があり、電流を制御することによって目的とする発光強度を得るＥＬ素子に対しては、第１のＴＦＴ１１ａをＰチャンネルにすると効果が大きくなる。
【００９３】
以下、本発明のＥＬ素子構成について図６を用いて説明する。本発明のＥＬ素子構成は２つのタイミングにより制御される。第１のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでＴＦＴ１１ｂならびにＴＦＴ１１ｃがＯＮすることにより、等価回路として図６（ａ）となる。ここで、信号線より所定の電流Ｉ１が書き込まれる。これによりＴＦＴ１１ａはゲートとドレインが接続された状態となり、このＴＦＴ１１ａとＴＦＴ１１ｃを通じて電流Ｉ１が流れる。従って、ＴＦＴ１１ａのソース−ゲート間の電圧は電流Ｉ１が流れるようにＶ１となる。
【００９４】
第２のタイミングはＴＦＴ１１ａとＴＦＴ１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであり、そのときの等価回路は図６（ｂ）となる。この場合、Ｍ１のＴＦＴ１１ａは常に飽和領域で動作するため、電流Ｉ１は一定となり、ＴＦＴ１１ａのソース−ゲート間の電圧Ｖ１は保持されたままとなる。
【００９５】
なお、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲートは同一のゲート信号線１１ａに接続している。しかし、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲートとを異なるゲート信号線１１に接続してもよい（ＳＡ１とＳＡ２とを個別に制御できるようにする）。つまり、１画素のゲート信号線は３本となってもよい（図５の構成は２本である）。ＴＦＴ１１ａのゲートのＯＮ／ＯＦＦタイミングとＴＦＴ１１ｃのゲートのＯＮ／ＯＦＦタイミングを個別に制御することにより、ＴＦＴ１１のばらつきによるＥＬ素子１５の電流値ばらつきをさらに低減することができる。
【００９６】
第1のゲート信号線１７ａと第２のゲート信号線１７ｂとを共通にし、第３および第４のトランジスタを異なった導電型（ＮチャンネルとＰチャンネル）とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることが出来る。このように構成すれば、本発明の動作タイミングとしては信号線からの書き込み経路がオフになる。すなわち所定の電流が記憶される際に、電流の流れる経路に分岐があると正確な電流値がＭ１のソース−ゲート間容量（コンデンサ）に記憶されない。ＴＦＴＭ３とＴＦＴＭ４を異なった導電形とし、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずＭ３がオフした後にＭ４がオンすることが可能になる。ただしこの場合、お互いの閾値を正確にコントロールするため、プロセスの注意が必要である。
【００９７】
なお、以上述べた回路は最低４つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにＴＦＴ１１ｅ（Ｍ５）を図５（ｂ）に示すようにカスケード接続してトランジスタの総数が４以上になっても動作原理は同じである。このようにＴＦＴ１１ｅを加えた構成とすることにより、トランジスタＭ３を介してプログラムした電流をより精度よくＥＬ素子１５に流すことができるようになる。
【００９８】
図５の構成において、第１のＴＦＴ１１ａの飽和領域における電流値Ｉｄｓが下式の条件を満たすことがさらに好ましい。なお、下式においてλの値は、隣接する画素間において０．０１以上０．０６以下の条件を満たすものである。
【００９９】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ）
本発明では、ＴＦＴ１１ａの動作範囲を飽和領域に限定するが、一般的に飽和領域におけるトランジスタ特性は、理想的な特性より外れ、ソース−ドレイン間電圧の影響を受ける（ミラー効果）。
【０１００】
隣接する画素におけるそれぞれのＴＦＴ１１ａにΔＶｔなる閾値のシフトが発生した場合を考える。この場合、記憶される電流値は同じである。閾値のシフトをΔＬとすれば、約ΔＶ×λはＴＦＴ１１ａの閾値が変動することによるＥＬ素子１５の電流値のずれに相当する。したがって、電流のずれをｘ（％）以下に抑えるためには、閾値のシフトの許容量を隣接する画素間でｙ（Ｖ）として、λは０．０１×ｘ／ｙ以下でなければならないことが判る。この許容値はアプリケーションの輝度により変化する。輝度が１００ｃｄ／ｍ2から１０００ｃｄ／ｍ2までの輝度領域においては、変動量が２％以上あれば人間は変動した境界線を認識する。したがって、輝度（電流量）の変動量が２％以内であることが必要である。輝度が１００ｃｄ／ｃｍ2より高い場合は隣接する画素の輝度変動量は２％以上となる。本発明のＥＬ表示素子を携帯端末用ディスプレイとして用いる場合、その要求輝度は１００ｃｄ／ｍ2程度である。実際に図５の画素構成を試作し、閾値の変動を測定すると、隣接する画素のＴＦＴ１１ａにおいては閾値の変動の最大値は０．３Ｖであることが判った。したがって、輝度の変動を２％以内に抑えるためにλは０．０６以下でなければならない。しかし、人間が変化を認識することができないので、０．０１以下にする必要はない。また、この閾値のばらつきを達成するためにはトランジスタサイズを十分大きくする必要があり、非現実的である。
【０１０１】
また、第１のＴＦＴ１１ａの飽和領域における電流値Ｉｄｓが下式を満たすように構成されることが好ましい。なお、λの変動が隣接する画素間において１％以上５％以下とする。
【０１０２】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ）
隣接する画素間において、たとえ閾値の変動が存在しない場合でも上記式のλに変動があれば、ＥＬ素子を流れる電流値が変動する。変動を±２％以内に抑えるためには、λの変動を±５％に抑えなければならない。しかし、人間が変化を認識することができないので、１％以下にする必要はない。また、１％以下を達成するためにはトランジスタサイズを相当に大きくする必要があり、非現実的である。
【０１０３】
また、実験、アレイ試作および検討によれば第１のＴＦＴ１１ａのチャンネル長を１０μｍ以上２００μｍ以下とすることが好ましい。さらに好ましくは、第１のＴＦＴ１１ａのチャンネル長を１５μｍ以上１５０μｍ以下とすることが好ましい。これは、チャンネル長Ｌを長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和され、キンク効果が低く抑えられるためであると考えられる。
【０１０４】
また、画素を構成するＴＦＴ１１が、レーザ再結晶化方法（レーザアニ−ル）により形成されたポリシリコンＴＦＴで形成され、すべてのトランジスタにおけるチャンネルの方向がレーザの照射方向に対して同一の方向であることが好ましい。
【０１０５】
本発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのために４トランジスタ以上が必要となる。これらのトランジスタ特性により、回路定数を決定する場合、４つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザ照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。なお、どちらの場合もばらつきの程度は同じである。水平方向と垂直方向では、移動度、閾値の平均値が異なる。
したがって、画素を構成するすべてのトランジスタのチャンネル方向は同一である方が望ましい。
【０１０６】
また、キャパシタ１９の容量値をＣｓ、第２のＴＦＴ１１ｂのオフ電流値をＩｏｆｆとした場合、次式を満たすことが好ましい。
【０１０７】
３＜Ｃｓ／Ｉｏｆｆ＜２４
さらに好ましくは、次式を満たすことが好ましい。
【０１０８】
６＜Ｃｓ／Ｉｏｆｆ＜１８
ＴＦＴ１１ｂのオフ電流を５ｐＡ以下とすることにより、ＥＬ素子を流れる電流値の変化を２％以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲート−ソース間（コンデンサの両端）に貯えられた電荷を１フィールド間保持できないためである。したがって、キャパシタ１９の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を２％以下に抑えることができる。
【０１０９】
また、アクティブマトリックスを構成するトランジスタがｐ−ｃｈポリシリコン薄膜トランジスタによって構成され、ＴＦＴ１１ｂがデュアルゲート以上であるマルチゲート構造とされることが好ましい。ＴＦＴ１１ｂは、ＴＦＴ１１ａのソース−ドレイン間のスイッチとして作用するため、できるだけＯＮ／ＯＦＦ比の高い特性が要求される。ＴＦＴ１１ｂのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりＯＮ／ＯＦＦ比の高い特性を実現できる。
【０１１０】
また、アクティブマトリックスを構成するトランジスタがポリシリコン薄膜トランジスタで構成されており、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下とすることが好ましい。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトランジスタ特性のばらつきとは相関がある。トランジスタ特性におけるばらつきの原因は、レーザの照射によるエネルギーのばらつき等に起因するものが多く、これを吸収するためには、できるだけレーザの照射ピッチ（一般的には１０数μｍ）をチャンネル内により多く含む構造が望ましい。そこで、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下とすると、レーザ照射に起因するばらつきがなく、特性のそろった薄膜トランジスタを得ることができる。なお、あまりにもトランジスタサイズが小さくなると面積による特性ばらつきが発生するので、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）は９μｍ2以上、さらに好ましくは、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）は１６μｍ2以上４５μｍ2以下となるようにする。
【０１１１】
また、隣接する単位画素での第１のＴＦＴ１１ａの移動度変動を２０％以下にすることが好ましい。なぜなら、移動度が不足することによりスイッチングトランジスタの充電能力が劣化し、時間内に必要な電流値を流すまでに、Ｍ１のゲート−ソース間の容量を充電できないからである。したがって、移動のばらつきを２０％以内に抑えることで画素間の輝度のばらつきを認知限以下にすることができる。
【０１１２】
以上、図５を画素構成として説明したが、図７、図８に図示する構成にも適用することができる。以下、図７等の画素構成について説明をする。
【０１１３】
ＥＬ素子１５に流す電流を設定する時、ＴＦＴ１１ａに流す信号電流をＩｗ、その結果ＴＦＴ１１ａに生ずるゲート−ソース間電圧をＶｇｓとする。書き込み時はＴＦＴ１１ｄによってＴＦＴ１１ａのゲート−ドレイン間が短絡されているので、ＴＦＴ１１ａは飽和領域で動作する。よって、信号電流Ｉｗは、以下の数式で与えられる。
【０１１４】
（数１）
Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）2
ここでのＣｏｘは単位面積当たりのゲート容量であり、Ｃｏｘ＝ε０・εｒ／ｄで与えられる。ＶｔｈはＴＦＴの閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌはチャンネル長、ε０は真空の移動度、εｒはゲート絶縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みである。
【０１１５】
ＥＬ素子１５に流れる電流をＩｄｄとすると、Ｉｄｄは、ＥＬ素子１５と直列に接続されるＴＦＴ１１ｂによって電流レベルが制御される。本発明では、そのゲート−ソース間電圧が（数１）のＶｇｓに一致するので、ＴＦＴ１１ｂが飽和領域で動作すると仮定すれば、以下の数式が成り立つ。
【０１１６】
（数２）
Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）2
絶縁ゲート電界効果型の薄膜トランジスタ（ＴＦＴ）が飽和領域で動作するための条件は、Ｖｄｓをドレイン−ソース間電圧として、一般に以下の数式で与えられる。
【０１１７】
（数３）
｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜
ここでのＴＦＴ１１ａとＴＦＴ１１ｂは、小さな画素内部に近接して形成されるため、大略μ１＝μ２及びＣｏｘ１＝Ｃｏｘ２であり、特に工夫を凝らさない限り、Ｖｔｈ１＝Ｖｔｈ２と考えられる。すると、このとき（数１）及び（数２）から容易に以下の数式が導かれる。
【０１１８】
（数４）
Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）
ここで注意すべき点は、（数１）及び（数２）において、μ、Ｃｏｘ、Ｖｔｈの値自体は、画素毎、製品毎、あるいは製造ロット毎にばらつくのが普通であるが、（数４）はこれらのパラメータを含まないので、Ｉｄｒｖ／Ｉｗの値はこれらのばらつきに依存しないということである。仮にＷ１＝Ｗ２、Ｌ１＝Ｌ２と設計すれば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖが同一の値となり、ＥＬ素子１５に流れる駆動電流Ｉｄｄは、ＴＦＴの特性ばらつきによらず、正確に信号電流Ｉｗと同一になるので、結果としてＥＬ素子１５の発光輝度を正確に制御できる。
【０１１９】
以上のように、変換用ＴＦＴ１１ａのＶｔｈ１と駆動用ＴＦＴ１１ｂのＶｔｈ２は基本的に同一である為、両ＴＦＴにおける共通電位が存在するゲートに対してカットオフレベルの信号電圧が印加されると、ＴＦＴ１１ａ及びＴＦＴ１１ｂは共に非導通状態になるはずである。ところが、実際には画素内でもパラメータのばらつき等の要因により、Ｖｔｈ１よりもＶｔｈ２が低くなってしまうことがある。この時、駆動用ＴＦＴ１１ｂにはサブスレッショルドレベルのリーク電流が流れる為、ＥＬ素子１５が微発光を呈する。この微発光により画面のコントラストが低下し表示特性が損なわれる。
【０１２０】
本発明では特に、駆動用ＴＦＴ１１ｂの閾電圧Ｖｔｈ２が画素内で対応する変換用ＴＦＴ１１ａの閾電圧Ｖｔｈ１より低くならないように設定している。例えば、ＴＦＴ１１ｂのゲート長Ｌ２をＴＦＴ１１ａのゲート長Ｌ１よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Ｖｔｈ２がＶｔｈ１よりも低くならないようにしており、微少な電流リークを抑制することが可能となっている。以上の事項は図５のＴＦＴ１１ａとＴＦＴ１１ｄの関係にも適用される。
【０１２１】
図８に示すように、本発明の駆動回路は、信号電流が流れる変換用ＴＦＴ１１ａ、ＥＬ素子１５等からなる発光素子に流れる駆動電流を制御する駆動用ＴＦＴ１１ｂの他、第１の走査線ｓｃａｎＡ（ＳＡ）の制御によって画素回路とデータ線ｄａｔａとを接続もしくは遮断する取込用ＴＦＴ１１ｃ、第２の走査線ｓｃａｎＢ（ＳＢ）の制御によって書き込み期間中にＴＦＴ１１ａのゲート−ドレインを短絡するスイッチ用ＴＦＴ１１ｄ、ＴＦＴ１１ａのゲート−ソース間電圧を書き込み終了後も保持するためのキャパシタ１９および発光素子としてのＥＬ素子１５等から構成される。このように、ゲート信号線は各画素２本であることから、前述した図５、図１０、図１１等に基づく本発明の明細書全体の構成、機能、動作等を適用することができる。
【０１２２】
図８でＴＦＴ１１ｃはＮチャンネルＭＯＳ（ＮＭＯＳ）、その他のトランジスタはＰチャンネルＭＯＳ（ＰＭＯＳ）で構成しているが、これは一例であって、必ずしもこの通りである必要はない。キャパシタ１９は、その一方の端子をＴＦＴ１１ａのゲートに接続され、他方の端子はＶｄｄ（電源電位）に接続されているが、Ｖｄｄに限らず任意の一定電位でも良い。ＥＬ素子１５のカソード（陰極）は接地電位に接続されている。したがって、以上の事項は図５等にも適用されることは言うまでもない。
【０１２３】
図８の構成は、走査線ｓｃａｎＡ及びｓｃａｎＢを順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流Ｉｗを生成して逐次データ線ｄａｔａに供給する電流源ＣＳを含むデータ線駆動回路と、各走査線ｓｃａｎＡ、ｓｃａｎＢ及び各データ線ｄａｔａの交差部に配されて、駆動電流の供給を受けて発光する電流駆動型のＥＬ素子１５を含む複数の画素とを備えている。
【０１２４】
特徴事項として、図８に示した画素構成は、当該走査線ｓｃａｎＡが選択された時、当該データ線ｄａｔａから信号電流Ｉｗを取り込む受入部と、取り込んだ信号電流Ｉｗの電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子ＯＬＥＤに流す駆動部とからなる。具体的には、前記受入部は取込用ＴＦＴ１１ｃから構成されている。
【０１２５】
前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用ＴＦＴ１１ａと、そのゲートに接続したキャパシタとを含んでいる。変換用ＴＦＴ１１ａ、受入部によって取り込まれた信号電流Ｉｗをチャネルに流して変換された電圧レベルをゲートに発生させ、キャパシタ１９に生じた電圧レベルを保持する。
【０１２６】
更に前記変換部は、変換用ＴＦＴ１１ａドレインとゲートとの間に挿入されたスイッチング用ＴＦＴ１１ｄを含んでいる。スイッチング用ＴＦＴ１１ｄは、信号電流Ｉｗの電流レベルを電圧レベルに変換する時に導通し、変換用ＴＦＴ１１ａのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをＴＦＴ１１ａのゲートに生ぜしめる。又、スイッチング用ＴＦＴ１１ｄは、電圧レベルをキャパシタ１９に保持する時に遮断され、変換用ＴＦＴ１１ａのゲート及びこれに接続したキャパシタ１９を変換用ＴＦＴ１１ａのドレインから切り離す。
【０１２７】
また、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用ＴＦＴ１１ｂを含んでいる。駆動用ＴＦＴ１１ｂは、キャパシタ１９に保持された電圧レベルをゲートに受け入れ、それに応じた電流レベルを有する駆動電流をチャネルを介してＥＬ素子１５に流す。変換用ＴＦＴ１１ａのゲートと駆動用ＴＦＴ１１ｂのゲートとが直接接続されてカレントミラー回路を構成し、信号電流Ｉｗの電流レベルと駆動電流の電流レベルとが比例関係となるようにしている。
【０１２８】
駆動用ＴＦＴ１１ｂは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流をＥＬ素子１５に流す。
【０１２９】
駆動用ＴＦＴ１１ｂは、その閾電圧が画素内で対応する変換用ＴＦＴ１１ａの閾電圧より低くならないように設定されている。具体的には、駆動用ＴＦＴ１１ｂは、そのゲート長が変換用ＴＦＴ１１ａのゲート長より短くならないように設定されている。あるいは、駆動用ＴＦＴ１１ｂは、そのゲート絶縁膜が画素内で対応する変換用ＴＦＴ１１ａのゲート絶縁膜より薄くならないように設定されても良い。
【０１３０】
また、駆動用ＴＦＴ１１ｂは、そのチャネルに注入される不純物濃度を調整して、閾電圧が画素内で対応する変換用ＴＦＴ１１ａの閾電圧より低くならないように設定されてもよい。仮に、変換用ＴＦＴ１１ａと駆動用ＴＦＴ１１ｂの閾電圧が同一となるように設定した場合、共通接続された両薄膜トランジスタのゲートにカットオフレベルの信号電圧が印加されると、変換用ＴＦＴ１１ａ及び駆動用ＴＦＴ１１ｂは両方共オフ状態になるはずである。ところが、実際には画素内にも僅かながらプロセスパラメータのばらつきがあり、変換用ＴＦＴ１１ａの閾電圧より駆動用ＴＦＴ１１ｂの閾電圧が低くなる場合がある。
【０１３１】
この時には、カットオフレベル以下の信号電圧でもサブスレッショルドレベルの微弱電流が駆動用ＴＦＴ１１ｂに流れる為、ＥＬ素子１５は微発光し画面のコントラスト低下が現れる。そこで、駆動用ＴＦＴ１１ｂのゲート長を変換用ＴＦＴ１１ａのゲート長よりも長くしている。これにより、薄膜トランジスタのプロセスパラメータが画素内で変動しても、駆動用ＴＦＴ１１ｂの閾電圧が変換用ＴＦＴ１１ａの閾電圧よりも低くならない。
【０１３２】
ゲート長Ｌが比較的短い短チャネル効果領域Ａでは、ゲート長Ｌの増加に伴いＴＦＴの閾値Ｖｔｈが上昇する。一方、ゲート長Ｌが比較的大きな抑制領域Ｂではゲート長Ｌに関わらずＴＦＴの閾値Ｖｔｈはほぼ一定である。この特性を利用して、駆動用ＴＦＴ１１ｂのゲート長を変換用ＴＦＴ１１ａのゲート長よりも長くしている。例えば、変換用ＴＦＴ１１ａのゲート長が７μｍの場合、駆動用ＴＦＴ１１ｂのゲート長を１０μｍ程度にする。
【０１３３】
変換用ＴＦＴ１１ａのゲート長が短チャネル効果領域Ａに属する一方、駆動用ＴＦＴ１１ｂのゲート長が抑制領域Ｂに属するようにしても良い。これにより、駆動用ＴＦＴ１１ｂにおける短チャネル効果を抑制することができるとともに、プロセスパラメータの変動による閾電圧低減を抑制することが可能となる。
【０１３４】
以上により、駆動用ＴＦＴ１１ｂに流れるサブスレッショルドレベルのリーク電流を抑制してＥＬ素子１５の微発光を抑え、コントラスト改善に寄与可能である。
【０１３５】
図８に示した画素回路の駆動方法を簡潔に説明する。先ず、書き込み時には第１の走査線ｓｃａｎＡ、第２の走査線ｓｃａｎＢを選択状態とする。両走査線が選択された状態でデータ線ｄａｔａに電流源ＣＳを接続することにより、変換用ＴＦＴ１１ａに輝度情報に応じた信号電流Ｉｗが流れる。電流源ＣＳは輝度情報に応じて制御される可変電流源である。このとき、変換用ＴＦＴ１１ａのゲート−ドレイン間はＴＦＴ１１ｄによって電気的に短絡されているので（数３）が成立し、変換用ＴＦＴ１１ａは飽和領域で動作する。従って、そのゲート−ソース間には（数１）で与えられる電圧Ｖｇｓが生ずる。
【０１３６】
次に、ｓｃａｎＡ、ｓｃａｎＢを非選択状態とする。詳しく述べると、まずｓｃａｎＢを低レベルとしてＴＦＴ１１ｄをｏｆｆ状態とする。これによって電圧Ｖｇｓがキャパシタ１９によって保持される。次にｓｃａｎＡを高レベルにしてｏｆｆ状態とすることにより、画素回路とデータ線ｄａｔａとが電気的に遮断されるので、その後はデータ線ｄａｔａを介して別の画素への書き込みを行うことができる。ここで、電流源ＣＳが信号電流の電流レベルとして出力するデータは、ｓｃａｎＢが非選択となる時点では有効である必要があるが、その後は任意のレベル（例えば次の画素の書き込みデータ）とされて良い。
【０１３７】
駆動用ＴＦＴ１１ｂは変換用ＴＦＴ１１ａとゲート及びソースが共通接続されており、かつ共に小さな画素内部に近接して形成されているので、駆動用ＴＦＴ１１ｂが飽和領域で動作していれば、駆動用ＴＦＴ１１ｂを流れる電流は（数２）で与えられ、これがすなわちＥＬ素子１５に流れる駆動電流Ｉｄｄとなる。駆動用ＴＦＴ１１ｂを飽和領域で動作させるには、ＥＬ素子１５での電圧降下を考慮してもなお（数３）が成立するよう、十分な電源電位をアノード電圧Ｖｄｄに与えれば良い。
【０１３８】
なお、図５（ｂ）等と同様に、インピーダンスを増大させること等を目的として、図９に図示するように、ＴＦＴ１１ｅ、１１ｆを付加しても良く、これによりより良好な電流駆動を実現できる。他の事項は図５で説明しているので省略する。
【０１３９】
このようにして作製した図５、図８等で説明したＥＬ表示素子に直流電圧を印加し、１０ｍＡ／ｃｍ2の一定電流密度でＥＬ表示素子を連続駆動させた。ＥＬ構造体においては、７．０Ｖ、２００ｃｄ／ｃｍ2の緑色（発光極大波長λｍａｘ＝４６０ｎｍ）の発光が確認できた。青色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標がｘ＝０．１２９、ｙ＝０．１０５、緑色発光部では、輝度２００ｃｄ／ｃｍ2で、色座標がｘ＝０．３４０、ｙ＝０．６２５、赤色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標がｘ＝０．６４９、ｙ＝０．３３８の発光色が得られた。
【０１４０】
（実施の形態４）
以下、図５、図８、図９等を用いた表示装置、表示モジュール、情報表示装置およびその駆動回路と駆動方法等について説明をする。
【０１４１】
フルカラー有機ＥＬパネルでは、開口率の向上が重要な開発課題になる。開口率を高めると光の利用効率が上がり、高輝度化や長寿命化につながるためである。開口率を高めるためには、有機ＥＬ層からの光を遮るＴＦＴの面積を小さくすればよい。低温多結晶Ｓｉ−ＴＦＴはアモルファスシリコンと比較して１０〜１００倍の性能を持ち、その上、電流の供給能力が高いため、ＴＦＴのサイズを非常に小さくできる。したがって、有機ＥＬパネルでは、画素トランジスタ、周辺駆動回路を低温ポリシリコン技術で作製することが好ましい。もちろん、アモルファスシリコン技術で形成してもよいが画素開口率はかなり小さくなってしまう。
【０１４２】
ゲートドライバ１２あるいはソースドライバ１４等の駆動回路をアレイ基板４９上に形成することにより、電流駆動の有機ＥＬパネルで特に問題になる抵抗を下げることができる。ＴＣＰの接続抵抗がなくなるうえに、ＴＣＰ接続の場合に比べて電極からの引き出し線が２〜３ｍｍ短くなり配線抵抗が小さくなるからである。さらに、ＴＣＰ接続のための工程がなくなる、材料コストが下がるという利点もある。
【０１４３】
次に、本発明のＥＬ表示パネルあるいはＥＬ表示装置について説明をする。図１０はＥＬ表示装置の回路を中心とした説明図である。画素１６がマトリックス状に配置または形成されている。各画素１６には各画素の電流プログラムを行う電流を出力するソースドライバ１４が接続されている。ソースドライバ１４の出力段には映像信号のビット数に対応したカレントミラー回路が形成されている。例えば、６４階調であれば、６３個のカレントミラー回路が各ソース信号線ごとに形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線１８に印加できるように構成されている。なお、カレントミラー回路の最小出力電流は２ｎＡ以上１０ｎＡ以下にしている。また、ソース信号線１８の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を内蔵する。
【０１４４】
有機ＥＬ素子には大きな温度依存性特性（温特）があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタ等の非直線素子を付加し、温特による変化を前記サーミスタ等で調整することによりアナログ的に基準電流を作成する。この場合は、選択するＥＬ材料で一義的に決定されるから、ソフト制御するマイコン等を必要としない場合が多い。つまり、液晶材料により、一定のシフト量等に固定しておいてもよいということである。重要なのは発光色材料により温特が異なっている点であり、発光色ごとに最適な温特補償を行う必要がある点である。
【０１４５】
また、温特補償はマイコンで行ってもよい。温度センサでＥＬ表示パネルの温度を測定し、測定した温度によりマイコン（図示せず）等で変化させる。また、切り替え時に基準電流などをマイコン制御等により自動的に切り替えてもよいし、特定のメニューを表示できるように制御してもよい。また、マウス等を用いて切り替えたり、ＥＬ表示装置の表示画面をタッチパネルにし、かつメニューを表示して特定箇所を押さえることにより切り替えできるように構成してもよい。
【０１４６】
本発明において、ソースドライバは半導体シリコンチップで形成され、ガラスオンチップ（ＣＯＧ）技術でアレイ基板４９のソース信号線１８の端子と接続されている。ソース信号線１８等の信号線の配線はクロム、アルミニウム、銀等の金属配線が用いられる。これは細い配線幅で低抵抗の配線が得られるからである。金属配線は画素が反射型の場合は工程が簡略できるので、画素の反射膜を構成する材料で、反射膜と同時に形成することが好ましい。
【０１４７】
本発明はＣＯＧ技術に限定されるものではなく、チップオンフィルム（ＣＯＦ）技術に前述のソースドライバ１４等を積載し、表示パネルの信号線と接続した構成としてもよい。また、ソースドライバ１４は電源ＩＣ１０２と別途作製し、３チップ構成としてもよい。
【０１４８】
また、ＴＣＦテープを用いてもよい。ＴＣＦテープ向けフィルムは、ポリイミド・フィルムと銅（Ｃｕ）箔を、接着剤を使わずに熱圧着することができる。また、ＴＣＰテープ向けフィルムにはこの他、Ｃｕ箔の上に溶解したポリイミドを重ねてキャスト成型する方法と、ポリイミド・フィルム上にスパッタリングで形成した金属膜の上にＣｕをメッキや蒸着で付ける方法がある。これらのいずれでもよいが、接着剤を使わずにポリイミド・フィルムにＣｕを付けるＴＣＰテープを用いる方法が最も好ましい。３０μｍ以下のリード・ピッチには、接着剤を使わないＣｕ張り積層板で対応する。接着剤を使わないＣｕ張り積層板のうち、Ｃｕ層をメッキや蒸着で形成する方法はＣｕ層の薄型化に適しているため、リード・ピッチの微細化に有利である。
【０１４９】
一方、ゲートドライバ１２は低温ポリシリコン技術で、画素のＴＦＴと同一のプロセスで形成されている。これは、ソースドライバ１４と比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリコン技術でも容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ１２をシリコンチップで形成し、ＣＯＧ技術等を用いてアレイ基板４９上に実装してもよい。また、画素ＴＦＴ、ゲートドライバ等は高温ポリシリコン技術で形成してもよく、有機材料で形成（有機ＴＦＴ）してもよい。
【０１５０】
ゲートドライバ１２はゲート信号線１７ａ用のシフトレジスタ２２ａと、ゲート信号線１７ｂ用のシフトレジスタ２２ｂとを内蔵する。各シフトレジスタ２２は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫｘＮ）と、スタートパルス（ＳＴｘ）で制御される。その他、ゲート信号線の出力、非出力を制御するイネーブル（ＥＮＡＢＬ）信号、シフト方向を上下逆転させるアップダウン（ＵＰＤＷＭ）信号を付加することが好ましい。他に、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子等を設けることが好ましい。なお、シフトレジスタのシフトタイミングはコントロールＩＣ（図示せず）からの信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路と検査回路を内蔵する。
【０１５１】
シフトレジスタ２２のバッファ容量は小さいため直接、ゲート信号線１７を駆動することができない。そのため、シフトレジスタ２２の出力とゲート信号線１７を駆動する出力ゲート２４間には少なくとも２つ以上のインバータ回路２３が形成されている。
【０１５２】
ソースドライバ１４を低温ポリシリコン等のポリシリコン技術でアレイ基板４９上に直接形成する場合も同様であり、ソース信号線を駆動するトランスファーゲート等のアナログスイッチのゲートとソースドライバのシフトレジスタ間には複数のインバータ回路が形成される。以下の事項（シフトレジスタの出力と、信号線を駆動する出力段（出力ゲートあるいはトランスファーゲート等の出力段間に配置されるインバータ回路に関する事項）は、ソースドライバおよびゲートドライバ回路に共通の事項である。例えば、図１０ではソースドライバ１４の出力が直接、ソース信号線１８に接続されているように図示したが、実際には、ソースドライバのシフトレジスタの出力は多段のインバータ回路が接続されて、インバータの出力がトランスファーゲート等のアナログスイッチのゲートに接続されている。
【０１５３】
インバータ回路２３はＰチャンネルのＭＯＳトランジスタとＮチャンネルのＭＯＳトランジスタから構成される。先にも説明したように、ゲートドライバ１２のシフトレジスタ２２の出力端にはインバータ回路２３が多段に接続されており、その最終出力が出力ゲート２４に接続されている。なお、インバータ回路２３はＰチャンネルのみで構成してもよい。ただし、この場合は、インバータではなく単なるゲート回路として構成してもよい。
【０１５４】
各インバータ回路２３を構成するＰチャンネルまたはＮチャンネルのＴＦＴのチャンネル幅をＷ、チャンネル長をＬ（ダブルゲート以上の場合は構成するチャンネルの幅もしくはチャンネル長を加算する）とし、シストレジスタに近いインバータの次数を１、表示側に近いインバータの次数をＮ（Ｎ段目）とする。
【０１５５】
インバータ回路２３の接続段数が多いと接続されているインバータ回路２３の特性差が多重（積み重なり）され、シフトレジスタ２２から出力ゲート２４までの伝達時間に差が生じる（遅延時間ばらつき）。例えば、極端な場合では、図１０において出力ゲート２４ａは１．０μｓｅｃ後（シフトレジスタからパルスが出力されてから起算して）にオンしている（出力電圧が切リ替わっている）のに、出力ゲート２４ｂは１．５μｓｅｃ後（シフトレジスタからパルスが出力されてから起算して）にオンしている（出力電圧が切リ替わっている）という状態が生じる。
【０１５６】
したがって、シフトレジスタ２２と出力ゲート２４間に作製するインバータ回路２３の数は少ない方がよいが、出力ゲート２４を構成するＴＦＴのチャンネルのゲート幅Ｗは非常に大きい方がよい。また、シストレジスタ２２の出力段のゲート駆動能力は小さいので、シフトレジスタを構成するゲート回路（ＮＡＮＤ回路等）で直接、出力ゲート２４を駆動することは不可能である。そのため、インバータを多段接続する必要があるが、例えば、図１０のインバータ回路２３ｄのＷ４／Ｌ４（Ｐチャンネルのチャンネル幅／Ｐチャンネルのチャンネル長）の大きさと、インバータ回路２３ｃのＷ３／Ｌ３のサイズ比が大きいと遅延時間が長くなり、また、インバータの特性がばらつきをも大きくする。
【０１５７】
図１１に遅延時間ばらつき（点線）と遅延時間比（実線）の関係を示す。横軸は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）で示す。例えば、図１０でインバータ回路２３ｄとインバータ回路２３ｃのＬが同一で２Ｗ３＝Ｗ４であれば（Ｗ３／Ｌ３）／（Ｗ４／Ｌ４）＝０．５である。図１１のグラフにおいて遅延時間比は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）＝０．５のときを１とし、遅延同様に時間ばらつきも１としている。
【０１５８】
図１１では（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が大きくなるほどインバータ回路２３の接続段数が多くなり、遅延時間ばらつきも大きくなることを示している。また、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が小さくなるほどインバータ回路２３から次段へのインバータ回路２３への遅延時間が長くなることを示している。このグラフから遅延時間比および遅延時間ばらつきを２以内にすることが設計上有利であることがわかる。したがって、次式の条件を満たせればよい。
【０１５９】
０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）≦０．７５
また、各インバータ回路２３のＰチャンネルのＷ／Ｌ比（Ｗｐ／Ｌｐ）とｎチャンネルのＷ／Ｌ比（Ｗｓ／Ｌｓ）とは以下の関係を満たす必要がある。
【０１６０】
０．４≦（Ｗｓ／Ｌｓ）／（Ｗｐ／Ｌｐ）≦０．８
さらに、シフトレジスタの出力端から出力ゲート（あるいはトランスファーゲート）間に形成するインバータ回路２３の段数ｎは次式を満たすと遅延時間のばらつきも少なく良好である。
【０１６１】
３≦ｎ≦８
モビリティμにも課題がある。ｎチャンネルトランジスタのモビリティμｎが小さいとＴＧおよびインバータのサイズが大きくなり、消費電力等も大きくなる。また、ドライバの形成面積が大きくなり、そのため、パネルサイズも大きくなってしまう。一方、モビリティμｎが大きいとトランジスタの特性劣化を引き起こしやすので、モビリティμｎは以下の範囲がよい。
【０１６２】
５０≦μｎ≦１５０
また、シフトレジスタ２２内のクロック信号のスルーレートは、５００Ｖ／μｓｅｃ以下にする。スルーレートが高いとｎチャンネルトランジスタの劣化が激しくなるからである。
【０１６３】
なお、図１０でシフトレジスタの出力にはインバータ回路２３を多段に接続するとしたが、ＮＡＮＤ回路でもよい。ＮＡＮＤ回路でもインバータを構成することができるからである。つまり、インバータ回路２３の接続段数とはゲートの接続段数と考えればよい。この場合も今まで説明したＷ／Ｌ比等の関係が適用される。
【０１６４】
図５で図示した構成ではＥＬ素子１５のカソードはＶｓ１電位に接続されている。しかし、各色を構成する有機ＥＬの駆動電圧が異なるという問題がある。例えば、単位平方センチメートルあたり０．０１Ａの電流を流した場合、青（Ｂ）ではＥＬ素子の端子電圧は５Ｖであるが、緑（Ｇ）および赤（Ｒ）では９Ｖである。つまり、端子電圧が、Ｂ、ＧとＲで異なる。したがって、Ｂ、ＧとＲでは保持するＴＦＴ１１ｃ、１１ｄのソース−ドレイン電圧（ＳＤ電圧）が異なり、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオフリーク電流も異なることになる。オフリーク電流が発生し、かつオフリーク特性が各色で異なると、色バランスのずれた状態でフリッカが発生する、発光色に相関してガンマ特性がずれるという複雑な表示状態となる。
【０１６５】
この課題に対応するため、本発明では図１に図示するように、少なくともＲ、Ｇ、Ｂ色のうち、１つのカソード電極の電位を他色のカソード電極の電位と異ならせるように構成している。具体的には図１では、Ｂをカソード電極５３ａとし、ＧとＲをカソード電極５３ｂとしている。
【０１６６】
カソード電極５３ａは、各色の有機ＥＬを塗り分けたメタルマスク技術を用いて形成する。メタルマスクを用いるのは、有機ＥＬが水に弱くエッチング等を行うことができないからである。メタルマスク（図示せず）を用いて、カソード電極５３ａを蒸着し、同時にコンタクトホール５２ａで接続する。コンタクトホール５２ａによりＢカソード配線５１ａと電気的接続を取ることができる。
【０１６７】
カソード電極５３ｂも同様に、各色の有機ＥＬを塗り分けたメタルマスク技術を用いて形成する。メタルマスク（図示せず）を用いて、カソード電極５３ｂを蒸着し、同時にコンタクトホール５２ｂで接続する。コンタクトホール５２ｂによりＲＧカソード配線５１ｂと電気的接続を取ることができる。なお、カソード電極のアルミ膜厚は７０ｎｍ以上２００ｎｍ以下となるように形成するとよい。
【０１６８】
以上の構成により、カソード電極５３ａと５３ｂには異なる電圧を印加することができるから、図５のアノード電圧Ｖｄｄが各色共通であっても、ＲＧＢのうち、少なくとも１色のＥＬ素子に印加する電圧を変化させることができる。なお、図１においてＲ、Ｇは同一のカソード電極５３ｂとしたがこれに限定されるものではなく、ＲとＧで異なるカソード電極となるように構成してもよい。
【０１６９】
以上のように構成することにより、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオフリーク電流の発生、キンク現象を防止することができる。したがって、フリッカが発生せず、発光色に相関してガンマ特性がずれるということもなく、良好な画像表示を実現できる。
【０１７０】
また、図５のＶｓ１をカソード電圧とし、このカソード電圧を各色で異なるようにするとしたがこれに限定されるものではなく、アノード電圧Ｖｄｄを各色で異なるように構成してもよい。例えば、Ｒ画素のアノード電圧Ｖｄｄを電圧８Ｖにし、Ｇを６Ｖ、Ｂを１０Ｖとする構成でもよい。これらのアノード電圧、カソード電圧は±１Ｖの範囲で調整できるように構成されることが好ましい。
【０１７１】
パネルサイズが２インチ程度であっても、Ｖｄｄと接続されるアノードからは１００ｍＡ近くの電流が出力される。そのため、アノード配線（電流供給線）２０の低抵抗化は必須である。この課題に対応するため、本発明では図１２で図示するようにアノード配線６３を表示領域の上側と下側から供給している（両端給電）。以上のように両端給電することにより画面の上下での輝度傾斜の発生がなくなる。
【０１７２】
発光輝度を高めるためには透明電極４８を粗面化するとよい。この構成を図３に示す。まず、透明電極４８を形成する箇所にスタンパ技術を用いて微細な凹凸を形成する。画素が反射型の場合は、スパッタリング法で約２００ｎｍのアルミニウムの金属薄膜を形成して透明電極４８を形成する。透明電極４８が有機ＥＬと接する箇所には凸部が設けられ、粗面化される。なお、単純マトリックス型表示パネルの場合は、透明電極４８はストライプ状電極とする。また、凸部は凸状だけに限定するものではなく、凹状でもよい。また、凹と凸とを同時に形成してもよい。
【０１７３】
突起の大きさは直径４μｍ程度、隣接間距離の平均値は１０μｍ、２０μｍ、４０μｍにして、それぞれ突起の単位面積密度を１０００〜１２００個／ｍｍ2、１００〜１２０個／ｍｍ2、６００〜８００個／ｍｍ2として輝度測定を行ったところ、突起の単位面積密度が大きくなるほど発光輝度が強くなることがわかった。したがって、透明電極４８上の突起の単位面積密度を変えることで、透明電極の表面状態を変えて発光輝度を調整できることがわかった。検討によれば、突起の単位面積密度を１００個／ｍｍ2以上８００個／ｍｍ2以下とすることで良好な結果を得ることができた。
【０１７４】
有機ＥＬは自己発光素子である。この発光による光がスイッチング素子としてのＴＦＴに入射するとホトコンダクタ現象（ホトコン）が発生する。ホトコンとは、光励起によりＴＦＴ等のスイッチング素子のオフ時でのリーク（オフリーク）が増える現象を言う。
【０１７５】
この課題に対処するため、本発明では図１３に示すようにゲートドライバ１２（場合によってはソースドライバ１４）の下層、ＴＦＴ１１の下層の遮光膜９１を形成している。遮光膜９１はクロム等の金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎｍ以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のＴＦＴ１１のパターニングが困難になるからである。
【０１７６】
遮光膜９１上に２０ｎｍ以上１００ｎｍ以下の無機材料からなる平滑化膜７１ａを形成する。この遮光膜９１のレイヤーを用いてキャパシタ１９の一方の電極を形成してもよい。この場合、平滑化膜７１ａは極力薄く作りキャパシタの容量値を大きくすることが好ましい。また、遮光膜９１をアルミで形成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜９１の表面に形成し、この酸化シリコン膜をキャパシタ１９の誘電体膜として用いてもよい。平滑化膜７１ｂ上にはＨＡ構造の画素電極が形成される。
【０１７７】
ゲートドライバ１２等は裏面だけでなく、表面からの光の進入も抑制するべきである。これはホトコンの影響により誤動作するからである。したがって、本発明では、カソード電極が金属膜の場合は、ゲートドライバ１２等の表面にもカソード電極を形成し、この電極を遮光膜として用いている。
【０１７８】
しかし、ゲートドライバ１２の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作あるいはカソード電極とドライバ回路の電気的接触が発生する可能性がある。この課題に対処するため、本発明ではゲートドライバ１２等の上に少なくとも１層、好ましくは複数層の有機ＥＬ膜を画素電極上の有機ＥＬ膜形成と同時に形成する。基本的に有機ＥＬ膜は絶縁物であるから、ゲートドライバ上に有機ＥＬ膜を形成することにより、カソードとゲートドライバ間が隔離される。したがって、前述の課題を解消することができる。
【０１７９】
一方、カソード電極が透明電極の場合は、透明電極のシート抵抗値が問題となる。透明電極は高抵抗であるが、有機ＥＬのカソードには高い電流密度で電流を流す必要がある。したがって、ＩＴＯ膜の単層でカソード電極を形成すると発熱により加熱状態となったり、表示画面に極度の輝度傾斜が発生したりする。
【０１８０】
この課題に対応するため、カソード電極の表面に金属薄膜からなる低抵抗化配線９２を形成している。低抵抗化配線９２は液晶表示パネルのブラックマトリックス（ＢＭ）と同様の構成（クロムまたはアルミ材料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置（画素電極間、ゲートドライバ１２の上等）である。しかし、有機ＥＬではＢＭを形成する必要はないから機能は全く異なる。なお、低抵抗化配線９２は透明電極７２の表面に限定するものではなく、裏面（有機ＥＬ膜と接する面）に形成してもよい。
【０１８１】
図１４は有機ＥＬモジュールの構成図である。プリント基板１０３にはコントロールＩＣ１０１と電源ＩＣ１０２が実装されている。プリント基板１０３とアレイ基板４９とはフレキシブル基板１０４で電気的に接続される。このフレキシブル基板１０４を介して電源電圧、電流、制御信号、映像データがアレイ基板４９のソースドライバ１４およびゲートドライバ１２に供給される。
【０１８２】
この時問題となるのは、ゲートドライバ１２の制御信号である。ゲートドライバ１２には少なくとも５Ｖ以上の振幅の制御信号を印加する必要がある。しかし、コントロールＩＣ１０１の電源電圧は２．５Ｖあるいは３．３Ｖであるため、コントロールＩＣ１０１から直接、ゲートドライバ１２に制御信号を印加することができない。
【０１８３】
この課題に対して、本発明は高い電圧で駆動される電源ＩＣ１０２からゲートドライバ１２の制御信号を印加する。電源ＩＣ１０２はゲートドライバ１２の動作電圧も発生させるので、当然ながらゲートドライバ１２に最適な振幅の制御信号を発生させることができる。
【０１８４】
図１５ではゲートドライバ１２の制御信号はコントロールＩＣ１０１で発生させ、ソースドライバ１４で一旦レベルシフトを行った後、ゲートドライバ１２に印加している。ソースドライバ１４の駆動電圧は５〜８Ｖであるから、コントロールＩＣ１０１から出力された３．３Ｖ振幅の制御信号を、ゲートドライバ１２が受け取れる５Ｖ振幅に変換することができる。
【０１８５】
図１６、図１７は本発明の表示モジュール装置の説明図である。図１７はソースドライバ１４内に内蔵表示メモリ１５１を持たせた構成である。内蔵表示メモリ１５１は８色表示（各色１ビット）、２５６色表示（ＲＧは３ビット、Ｂは２ビット）、４０９６色表示（ＲＧＢは各４ビット）の容量を有する。この８色、２５６色または４０９６色表示で、かつ静止画の時は、ソースドライバ１４内に配置されたドライバコントローラはこの内蔵表示メモリ１５１の画像データを読み出すので、超低消費電力化を実現できる。もちろん、内蔵表示メモリ１５１は２６万色以上の多色の表示メモリであってもよい。また、動画の時も内蔵表示メモリ１５１の画像データを用いてもよい。
【０１８６】
内蔵表示メモリ１５１の画像データは誤差拡散処理あるいはディザ処理を行った後のデータをメモリしてもよい。誤差拡散処理、ディザ処理等を行うことにより、２６万色表示データを４０９６色等に変換することができ、内蔵表示メモリ１５１の容量を小さくすることができる。誤差拡散処理等は誤差拡散コントローラ１４１で行うことができる。
【０１８７】
なお、図１６等において１４をソースドライバと記載したが、単なるドライバだけでなく、電源ＩＣ１０２、バッファ回路１５４（シフトレジスタ等の回路を含む）、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、内蔵表示メモリ１５１からの入力を処理してソース信号線に電圧あるいは電流を出力する様々な機能あるいは回路が構成されたものである。これらの事項は、本発明の他の実施例でも同様である。
【０１８８】
フレームレートはパネルモジュールの消費電力と関係する。つまり、フレ−ムレートを高くすればほぼ比例して消費電力は増大する。携帯電話等は待ち受け時間を長くする等の観点から消費電力の低減を図る必要がある。一方、表示色を多くする（階調数を多くする）ためにはソースドライバ１４等の駆動周波数を高くしなければならない。しかし、消費電力の問題から消費電力を増大させることは困難である。
【０１８９】
一般的に、携帯電話等の情報表示装置では、表示色数よりも低消費電力化が優先される。表示色数を増加させる回路の動作周波数が高くなる、あるいはＥＬ素子に印加する電圧（電流）波形の変化が多くなる等の理由から、消費電力が増加する。したがって、あまり表示色数を多くすることはできない。この課題に対して、本発明は画像データを誤差拡散処理あるいはディザ処理を行って画像を表示するものである。
【０１９０】
図１８で説明した本発明の携帯電話では図示していないが、筐体の裏側にＣＣＤカメラを備えている。ＣＣＤカメラで撮影した画像およびデータは即時に表示パネルの表示画面２１に表示できる。ＣＣＤカメラの画像データは２４ビット（１６７０万色）、１８ビット（２６万色）、１６ビット（６．５万色）、１２ビット（４０９６色）、８ビット（２５６色）をキー入力で切り替えることができる。
【０１９１】
表示データが１２ビット以上の時は、誤差拡散処理を行って表示する。つまり、ＣＣＤカメラからの画像データが内蔵表示メモリ１５１の容量以上の時は、誤差拡散処理等を実施し、表示色数を内蔵表示メモリ１５１の容量以下となるように画像処理を行う。
【０１９２】
今、ソースドライバ１４には４０９６色（ＲＧＢ各４ビット）で１画面の内蔵表示メモリ１５１を具備しているとして説明する。モジュール外部から送られてくる画像データが４０９６色の場合は、直接ソースドライバ１４の内蔵表示メモリ１５１に格納され、この内蔵表示メモリ１５１から画像データを読み出し、表示画面２１に画像を表示する。
【０１９３】
画像データが２６万色（Ｇ：６ビット、Ｒ，Ｂ：５ビットの計１６ビット）の場合は、図１６および図１７に示すように誤差拡散コントローラ１４１の演算メモリ１５２に一旦格納され、かつ同時に演算回路１５３で誤差拡散あるいはディザ処理が行われる。この誤差拡散処理等により１６ビットの画像データは内蔵表示メモリ１５１のビット数である１２ビットに変換されてソースドライバ１４に転送される。ソースドライバ１４はＲＧＢ各４ビット（４０９６色）の画像データを出力し、表示画面２１に画像を表示する。
【０１９４】
また、図１７の構成において、垂直同期信号ＶＤを用いて（垂直同期信号ＶＤで処理方法を変化させて）、フィールドあるいはフレームごとに誤差拡散処理あるいはディザ処理方法を変化させてもよい。例えば、ディザ処理では、第１フレームでＢａｙｅｒ型を用い、次の第２フレームではハーフトーン型を用いる。このようにフレームごとにディザ処理を変化させ、切り替えるようにすることにより誤差拡散処理等に伴うドットむらが目立ちにくくなるという効果が発揮される。
【０１９５】
また、第１フレームと第２フレームで誤差拡散処理等の処理係数を変化させてもよい。また、第１フレームで誤差拡散処理をし、第２フレームでディザ処理をし、さらに第３フレームで誤差拡散処理をする等処理を組み合わせても良い。また、乱数発生回路を具備し、乱数の値でフレームごとに処理を実施する処理方法を選択してもよい。
【０１９６】
フレームレート等の情報を伝送されるようフォーマットに記載するようにしておけば、この記載されたデータをデコードあるいは検出することにより、自動でフレームレート等が変更できるようになる。特に、伝送されてくる画像が動画か静止画かを記載しておくこと、さらに動画の場合は、動画の１秒あたりのコマ数を記載しておくことが好ましい。また、伝送パケットに携帯電話の機種番号を記載しておくことが好ましい。なお、本明細書では伝送パケットとして説明するがパケットである必要はない。つまり、送信あるいは発信するデータ中に図２１等で説明する情報（表示色数、フレームレート等）が記載されたものであればいずれでもよい。
【０１９７】
図１９は本発明の携帯電話等に送られてくる伝送フォーマットである。伝送とは受信するデータと、送信するデータの双方を含む。つまり、携帯電話は受話器からの音声あるいは携帯電話に付属のＣＣＤカメラで撮影した画像を他の携帯電話等に送信する場合もあるからである。したがって、図２１等で説明する伝送フォーマット等に関連する事項は送信、受信の双方に適用される。
【０１９８】
本発明の携帯電話等において、データはデジタル化されてパケット形式で伝送される。図１９および図２０で記載しているように、フレームの中は、フラグ部（Ｆ）、アドレス部（Ａ）、コントロール部（Ｃ）、情報部（Ｉ）、及びフレームチェックシーケンス（ＦＣＳ）からなる。コントロール部（Ｃ）のフォーマットは図２０のように情報転送（Ｉフレーム）、監視（Ｓフレーム）、及び非番号制（Ｕフレーム）の３つの形式をとる。
【０１９９】
まず、情報転送形式は情報（データ）を転送する時に使用するコントロールフィールドの形式で、非番号性形式の一部を除けば、情報転送形式がデータフィールドを有する唯一の形式である。この形式によるフレームを情報フレーム（Ｉフレーム）という。
【０２００】
また、監視形式は、データリンクの監視制御機能、すなわち情報フレームの受信確認、情報フレームの再送要求等を行うために使用する形式である。この形式によるフレームを、監視フレーム（Ｓフレーム）という。
【０２０１】
次に非番号制形式は、その他のデータリング制御機能を遂行するために使用するコントロールフィールドの形式で、この形式によるフレームを非番号制フレーム（Ｕフレーム）という。
【０２０２】
端末及び網は送受信する情報フレームを送信シーケンス番号（Ｓ）と受信シーケンスＮ（Ｒ）で管理する。Ｎ（Ｓ）、Ｎ（Ｒ）とも３ビットで構成され、０〜７までの８個を循環番号として使い、７の次は０となるモジュラス構成をとっている。したがって、この場合のモジュラスは８、連続送信できるフレーム数は７であり、応答フレームは受信しない。
【０２０３】
データ領域には色数データを示す８ビットのデータとフレームレートを示す８ビットのデータが記載される。これらの例を図２１（ａ）、（ｂ）に示す。また、表示色の色数には静止画と動画の区別を記載しておくことが好ましい。また、携帯電話の機種名、送受信する画像データの内容（人物等の自然画、メニュー画面）等を図１９のパケットに記載しておくことが望ましい。データを受け取った機種はデータをデコードし、それが自身（該当機種番号）のデータであると認識したとき、記載された内容によって、表示色、フレームレート等に自動的に変更する。また、記載された内容を表示装置の表示画面２１に表示するように構成してもよい。ユーザーは表示画面２１の記載内容（表示色、推奨フレームレート）を見て、キー等を操作し、最適な表示状態にマニュアルで変更すればよい。
【０２０４】
なお、一例として、図２１（ｂ）では数値の３はフレームレート８０Ｈｚと一例をあげて記載しているがこれに限定されるものではなく、４０〜６０Ｈｚ等の一定範囲を示すものであってもよい。また、データ領域に携帯電話の機種等を記載しておいてもよい。機種により性能等が異なり、フレームレートを変化させる必要性も発生するからである。また、画像が漫画であるとか、宣伝（ＣＭ）であるとかの情報を記載しておくことも好ましい。また、パケットに視聴料金や、パケット長等の情報を記載しておいてもよい。ユーザーが視聴料金を確認して情報を受信するか否かを判断できるからである。また、画像データが誤差拡散処理をされているか否かのデータも記載しておくことが好ましい。
【０２０５】
また、画像処理方法（誤差拡散処理、ディザ処理等の種別、重み付け関数の種類とそのデータ、ガンマの係数等）、機種番号等の情報が伝送されるフォーマットに記載しておけばよい。また、画像データがＣＣＤで撮影されたデータか、ＪＰＥＧデータか、またその解像度、ＭＰＥＧデータか、ＢＩＴＭＡＰデータか等の情報を記載しておくとこれを基に、データをデコードあるいは検出し、自動受信した携帯電話等を最適な状態に変更できるようになる。
【０２０６】
もちろん、伝送されてくる画像が動画か静止画かを記載しておくこと、さらに動画の場合は、動画の１秒あたりのコマ数を記載しておくことが好ましい。また、受信端末で推奨する再生コマ数／秒等の情報も記載しておくことが好ましい。
【０２０７】
以上の事項は、伝送パケットが送信の場合でも同様である。また、本明細書では伝送パケットとして説明しているがパケットである必要はない。つまり、送信あるいは発信するデータ中に図２１等で説明する情報が記載されたものであればいずれでもよい。
【０２０８】
誤差拡散処理コントローラ１４１には、誤差処理されて送られてきたデータに対して逆誤差拡散処理を行い、元データに戻してから再度、誤差拡散処理を行う機能を付加することが好ましい。誤差拡散処理の有無は図１９のパケットデータに載せておく。また、誤差拡散（ディザ等の方式も含む）の処理方法、形式など逆誤差拡散処理に必要なデータも載せておく。
【０２０９】
逆誤差拡散処理を実施するのは、誤差拡散処理の過程において、ガンマカーブの補正も実現できるからである。データを受けたＥＬ表示装置等のガンマカーブと、送られてきたガンマカーブとが適応しない場合や、送信されてきたデータが誤差拡散等の処理をすでに実施した画像データである場合がある。この事態に対応するために、逆誤差拡散処理を実施し、元データに変換してガンマカーブ補正の影響が出ないようにする。その後、受信したＥＬ表示装置等で誤差拡散処理を行い、受信表示パネルに最適なガンマカーブになり、かつ最適な誤差拡散処理となるように誤差拡散処理等を実施する。
【０２１０】
また、表示色により、フレームレートを切り替えたい場合は、携帯電話等の装置にユーザボタンを配置し、ボタン等を用いて表示色等を切り替えられるようにすればよい。
【０２１１】
図１８は情報端末装置の一例としての携帯電話の平面図である。筐体１９３にアンテナ１９１、テンキー１９２等が取り付けられている。１９４は表示色切り替えキーあるいは電源オンオフ、フレームレート切り替えキーである。
【０２１２】
携帯電話等の内部回路ブロックを図７に示す。回路は主としてアップコンバータ２０５とダウンコンバータ２０４のブロック、デェプレクサ２０１のブロック、ＬＯバッファ２０３等のブロックから構成される。
【０２１３】
キー１９４を１度押さえると表示色は８色モードに、続いて同一キー１９４を押さえると表示色は２５６色モード、さらに同一キー１９４を押さえると表示色は４０９６色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー１９４は３つ（以上）となる。
【０２１４】
キー１９４はプッシュスイッチの他、スライドスイッチ等の他のメカニカルなスイッチでもよく、また、音声認識等により切り替えるものでもよい。例えば、４０９６色を受話器に音声入力することや、「高品位表示」、「２５６色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面２１に表示される色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。
【０２１５】
また、表示色の切り替えは電気的に切り替わるスイッチでもよく、表示パネルの表示画面２１に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切り替える、あるいはクリックボールのように回転あるいは方向により切り替えるように構成してもよい。
【０２１６】
１９４は表示色切り替えキーとしたが、フレームレートを切り替えるキー等としてもよい。また、動画と静止画とを切り換えるキー等としてもよい。また、動画と静止画とフレームレート等の複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に（連続的に）フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサＣ、抵抗Ｒのうち、抵抗Ｒを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、１つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。
【０２１７】
なお、表示色等によりフレームレートを切り替えるという技術的思想は携帯電話に限定されるものではなく、パームトップコンピュータや、ノートパソコン、デスクトップパソコン、携帯時計など表示画面を有する機器に広く適用することができる。また、液晶表示装置に限定されるものではなく、液晶表示パネル、有機ＥＬパネルや、ＴＦＴパネル、ＰＬＺＴパネルや、ＣＲＴにも適用することができる。
【０２１８】
本発明の実施例で説明した技術的思想はビデオカメラ、液晶プロジェクター、立体テレビ、プロジェクションテレビ等に適用できる。また、ビューファインダ、携帯電話のモニター、ＰＨＳ、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチールカメラにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、液晶腕時計およびその表示装置にも適用できる。さらに、家庭電器機器の液晶表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライト等にも適用あるいは応用展開できることは言うまでもない。
【０２１９】
【発明の効果】
以上のように、本発明により、開口率ならびに歩留まりをおとす要因である電流供給線を不要とすることで、開口率を大きくすると共に、層間ショート、層内ショートによる線欠陥の発生を防止し高い歩留まりを得ることができる。その上、製造が容易で、ＥＬ構造体の破壊がなく、信頼性が高く、低コストのアクティブマトリックス駆動タイプのＥＬ表示素子を提供できる。
【０２２０】
また、本発明の表示パネル、表示装置等は、高画質、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。
【０２２１】
なお、本発明を用いれば、低消費電力の情報表示装置を構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。したがって、地球環境、宇宙環境に優しいこととなる。
【図面の簡単な説明】
【図１】本発明の表示装置の説明図
【図２】本発明の表示装置の断面図
【図３】本発明の表示装置の断面図
【図４】本発明の表示装置の断面図
【図５】本発明の表示パネルの回路構成図
【図６】本発明の表示パネルの説明図
【図７】本発明の情報表示装置の説明図
【図８】本発明の表示パネルの説明図
【図９】本発明の表示パネルの説明図
【図１０】本発明の表示装置の回路構成図
【図１１】本発明の表示装置の説明図
【図１２】本発明の表示装置の説明図
【図１３】本発明の表示装置の断面図
【図１４】本発明の表示装置の構成図
【図１５】本発明の表示装置の構成図
【図１６】本発明の表示装置の説明図
【図１７】本発明の表示装置の説明図
【図１８】本発明の情報表示装置の平面図
【図１９】本発明の表示装置のデータ伝送方法の説明図
【図２０】本発明の表示装置のデータ伝送方法の説明図
【図２１】本発明の表示装置のデータ伝送方法の説明図
【図２２】従来の表示パネルの回路構成図
【符号の説明】
１１ ＴＦＴ
１２ ゲートドライバ
１４ ソースドライバ
１５ ＥＬ素子
１６ 画素
１７ ゲート信号線
１８ ソース信号線
１９ キャパシタ
２０ 電流供給線
２１ 表示画面
４１ 封止フタ
４３ 凹部
４４ 凸部
４５ シール剤
４６ 反射膜
４７ 有機ＥＬ層
４８ 透明電極
４９ アレイ基板
５０ λ／４板
５１ カソード配線
５２ コンタクトホール
５３ カソード電極
５４ 偏光板
５５ 乾燥剤
６１，６２ 接続端子
６３ アノード配線
７１ 平滑化膜
７２ 透明電極
７３ 封止膜
７４ 円偏光板
８１ エッジ保護膜
９１ 遮光膜
９２ 低抵抗化配線
１０１ コントロールＩＣ
１０２ 電源ＩＣ
１０３ プリント基板
１０４ フレキシブル基板
１０５ データ信号
１４１ 誤差拡散コントローラ
１５１ 内蔵表示メモリ
１５２ 演算メモリ
１５３ 演算回路
１５４ バッファ回路
１９１ アンテナ
１９２ テンキー
１９３ 筐体
１９４ キー
２０１ デェプレクサ
２０２ ＬＮＡ
２０３ ＬＯバッファ
２０４ ダウンコンバータ
２０５ アップコンバータ
２０６ ＰＡプリドライバ
２０７ ＰＡ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an EL display panel that displays images by self-light emission and an information display device such as a mobile phone using these EL display panels.
[0002]
[Prior art]
Liquid crystal display panels are widely used in portable devices because they are thin and have low power consumption. They are also widely used in word processors, personal computers, televisions, video camera viewfinders, and monitors. ing.
[0003]
[Problems to be solved by the invention]
However, since the liquid crystal display panel is not a self-luminous device, there is a problem that an image cannot be displayed unless a backlight is used. Since a predetermined thickness is required to construct the backlight, the thickness of the display module has to be increased. In order to perform color display on the liquid crystal display panel, it is necessary to use a color filter. Therefore, there is a problem that the light utilization efficiency is lowered.
[0004]
[Means for Solving the Problems]
In order to solve this problem, the present invention provides an EL display panel, a reflective pixel electrode, a transparent electrode, a thin film transistor connected to the pixel electrode, and an EL formed between the pixel electrode and the transparent electrode. A film and a thin film pattern formed of a metal thin film positioned between the transparent electrodes and positioned between the pixel electrodes.
[0005]
Second, the present invention relates to a pixel having EL elements arranged in a matrix, an EL display panel, a gate driver connected to a gate signal line of a thin film transistor of the EL element, and a current flowing through the EL element. A source driver for outputting a current to be programmed, wherein a plurality of inverter circuits are formed in series between the output of the shift register of the gate driver and the gate signal line, and the channel width of the P channel of the inverter circuit is W, When the channel length is L and the number of inverter stages is n, the relationship of 25 ≦ (Wn−1 / Ln−1) / (Wn / Ln) ≦ 0.75 is satisfied, and one pixel is at least an EL film. A driving thin film transistor that controls a current flowing through the driving thin film transistor, and a first path that forms a path through which the current output from the driver flows through the driving thin film transistor And switching thin film transistor, and a current from the driving TFT from a second switching thin film transistor included in the path to flow in the EL layer.
[0006]
According to a third aspect of the present invention, an EL display panel includes an array substrate on which EL elements are formed in a matrix, and a sealing substrate, and first irregularities are formed in an outer peripheral portion of a display area of the array substrate. In the sealing substrate, a second unevenness is formed at a position corresponding to the first unevenness, and the period of the first unevenness and the second unevenness substantially coincides with each other. A sealing resin is disposed between the second irregularities.
[0007]
According to a fourth aspect of the present invention, an EL display panel includes an array substrate in which a first EL element that emits light of a first color and a second EL element that emits light of a second color are formed in a matrix. In addition, different voltages can be applied to the cathode electrode of the first EL element and the cathode electrode of the second EL element.
[0008]
According to a fifth aspect of the present invention, an EL display panel includes a pixel having EL elements arranged in a matrix, a gate driver connected to a gate signal line of a thin film transistor of the EL element, and a current flowing through the EL element. A source driver that outputs a current to be programmed, and the gate driver is formed simultaneously with a formation process of a thin film transistor element constituting the pixel, an EL film is formed on the gate driver, and a cathode electrode is formed on the EL film Is formed.
[0009]
According to a sixth aspect of the present invention, in the EL display panel, at least one pixel configures a driving thin film transistor that controls a current flowing through the EL film and a path through which the current output from the driver flows through the driving thin film transistor. The switching thin film transistor includes a switching thin film transistor and a second switching thin film transistor that forms a path through which current from the driving thin film transistor flows through the EL film.
[0010]
In addition, according to a seventh aspect of the present invention, an information display device includes a pixel having EL elements arranged in a matrix, a gate driver connected to a gate signal line of a thin film transistor of the EL element, and a current flowing through the EL element. A source driver for outputting a current to be programmed; a power supply generation circuit; and a control circuit having an image memory, wherein the gate driver is formed simultaneously with a formation process of a thin film transistor element constituting the pixel, and controls the gate driver The signal is output from the power generation circuit, and the video signal is applied from the control circuit to the source driver.
[0011]
Eighth, the present invention relates to an information display device in which a pixel having EL elements arranged in a matrix, a gate driver connected to a gate signal line of a thin film transistor of the EL element, and a current flowing through the EL element are supplied. A source driver for outputting a current to be programmed; a power supply generation circuit; and a control circuit having an image memory, wherein the gate driver is formed simultaneously with a formation process of a thin film transistor element constituting the pixel, and controls the gate driver The signal is generated by the control circuit, and the signal generated by the control circuit is level-shifted by the source driver and then applied to the gate driver.
[0012]
Ninthly, according to the present invention, an information display device includes an EL display panel, a down converter, an up converter, a receiver, and a speaker.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
In the present specification, each drawing includes parts omitted or enlarged or reduced for easy understanding or drawing. For example, in the cross-sectional view of the display panel in FIG. 3, the sealing film 73 and the like are shown to be sufficiently thick. In FIG. 5 and the like, a thin film transistor (TFT) for applying a signal to the pixel electrode is omitted. Further, in the display panel or the like of the present invention, a phase film for phase compensation or the like is omitted, but it is desirable to add it timely. The same applies to the other drawings.
[0014]
Moreover, the part which attached | subjected the same number or code | symbol has the same material, function, or operation | movement.
[0015]
Note that the contents described in the drawings and the like can be combined with other embodiments without particular notice. For example, an information display device can be obtained by adding a touch panel or the like to the display panel of FIG. A viewfinder such as a video camera can also be configured by attaching a magnifying lens. In addition, the present invention will be mainly described with respect to an active matrix display panel in which a TFT is formed in each pixel. However, the present invention is not limited to this and can be applied to a simple matrix display panel. As described above, the matters, contents, and specifications described in the specification and the drawings can be applied in combination with each other even if not particularly exemplified.
[0016]
(Embodiment 1)
Currently, organic EL display panels configured by arranging a plurality of organic electroluminescence (EL) elements in a matrix form are attracting attention as display panels that have low power consumption and high display quality and can be made thinner. Yes.
[0017]
As shown in FIG. 2, the organic EL display panel has at least one organic EL layer composed of an electron transport layer, a light emitting layer, a hole transport layer, and the like on an array substrate 49 on which a transparent electrode 48 as a pixel electrode is formed. The layer 47 and the reflective film 46 (metal electrode) are laminated. The organic EL layer 47 emits light by applying a positive voltage to the transparent electrode 48 (anode (anode)) and a negative voltage to the reflective film 46 (cathode (cathode)) and applying a direct current therebetween.
[0018]
Thus, by using an organic compound that can be expected to have good light emission characteristics for the organic EL layer, the EL display panel can withstand practical use.
[0019]
The cathode electrode or the reflection film may be an ITO electrode formed with an optical interference film made of a dielectric multilayer film. The dielectric multilayer film is a multilayer film in which a low refractive index dielectric film and a high refractive index dielectric film are alternately formed, that is, a dielectric mirror. This dielectric multilayer film has a function (filter effect) for improving the color tone of light emitted from the organic EL structure.
[0020]
For the reflective film 46 (metal electrode), it is preferable to use a material having a low work function such as aluminum, magnesium, indium, copper, or an alloy thereof, particularly an Al—Li alloy.
[0021]
The transparent electrode 48 can be made of a conductive material having a high work function such as ITO (tin-doped indium oxide) or gold. In addition, when gold is used as an electrode material, the electrode is in a translucent state.
[0022]
Note that when a thin film is deposited on the pixel electrode 46 or the like, an organic EL film may be formed in an argon atmosphere. Further, when a carbon film having a thickness of 20 to 50 nm is formed on ITO as the pixel electrode 46, the stability of the interface is improved, and the light emission luminance and light emission efficiency are also improved.
[0023]
(Embodiment 2)
Hereinafter, in order to facilitate understanding of the EL display panel structure of the present invention, a method for manufacturing the organic EL display panel of the present invention will be described first.
[0024]
In order to improve heat dissipation, the array substrate 49 may be formed of sapphire glass.
[0025]
Alternatively, a thin film or a thick film with good thermal conductivity may be formed. For example, the use of a substrate on which a diamond thin film is formed is exemplified. Of course, a quartz glass substrate or a soda glass substrate may be used. In addition, a ceramic substrate such as alumina or a metal plate made of copper or the like may be used, or an insulating film coated with a metal film such as vapor deposition or coating may be used. When the pixel electrode is a reflection type, light is emitted from the surface direction of the substrate as the substrate material. Therefore, a transparent or translucent material such as glass, quartz or resin, or a non-transparent material such as stainless steel should be used. You can also. This configuration is illustrated in FIG. In FIG. 3, the cathode electrode is formed of a transparent electrode 72 such as ITO.
[0026]
Further, a plastic substrate may be used as the array substrate. Plastic substrates are difficult to break and are lightweight, making them ideal as display panel substrates for mobile phones. The plastic substrate is preferably used as a laminated substrate by attaching an auxiliary substrate to one surface of a base substrate serving as a core material with an adhesive. Of course, these substrates are not limited to plates, and may be films having a thickness of 0.05 mm to 0.3 mm.
[0027]
As a material for the base substrate, an alicyclic polyolefin resin is preferably used. An example of such an alicyclic polyolefin resin is ARTON (single plate having a thickness of 200 μm) manufactured by Nippon Synthetic Rubber. From polyester resin, polyethylene resin or polyethersulfone resin, etc., on which one side of the base substrate is formed with a hard coat layer having heat resistance, solvent resistance or moisture permeability function and a gas barrier layer having air permeability resistance function An auxiliary substrate (or film or membrane) is placed.
[0028]
In each pixel, a plurality of switching elements or thin film transistors (TFTs) as current control elements are formed. The TFTs to be formed may be the same type of TFT, or may be different types of TFTs, such as P-channel type and N-channel type TFTs. Is desirable. The structure of the TFT is not limited to a planar type TFT, and may be a staggered type or an inverted staggered type, or a structure in which impurity regions (source, drain) are formed using a self-alignment method. A self-alignment method may be used.
[0029]
The EL display element of the present invention has an EL structure in which an ITO serving as a hole injection electrode (pixel electrode), one or more organic layers, and an electron injection electrode are sequentially stacked on an array substrate, The array substrate is provided with TFTs.
[0030]
In order to manufacture the EL display element of the present invention, first, an array of TFTs is formed in a desired shape on a substrate. Then, ITO, which is a transparent electrode, is formed and patterned as a pixel electrode on the smoothing film by sputtering. Thereafter, an organic EL layer, an electron injection electrode, and the like are stacked.
[0031]
A normal polycrystalline silicon TFT may be used as the TFT. The TFT is provided at the end of each pixel of the EL structure, and its size is about 10 to 30 μm. The size of the pixel is about 20 μm × 20 μm to 300 μm × 300 μm.
[0032]
A TFT wiring electrode is provided on the array substrate. The wiring electrode has a low resistance, and also has a function of suppressing the resistance value by electrically connecting the hole injection electrode. Generally, the wiring electrode includes Al, Al and transition metals (except for Ti), Ti or A material containing one or more of titanium nitride (TiN) is used, but the present invention is not limited to this material. The total thickness of the hole injection electrode serving as the base of the EL structure and the wiring electrode of the TFT is not particularly limited, but is usually about 100 to 1000 nm.
[0033]
An insulating layer is provided between the wiring electrode of the TFT and the organic layer of the EL structure. Insulating layer is made of SiO2Inorganic materials such as silicon oxide, silicon nitride, etc. formed by sputtering or vacuum deposition, silicon oxide layer formed by SOG (spin on glass), photoresist, polyimide, acrylic resin, etc. Any coating material may be used as long as it has insulating properties, among which polyimide is preferred. The insulating layer also serves as a corrosion / water resistant film that protects the wiring electrode from moisture and corrosion.
[0034]
There may be two or more emission peaks of the EL structure. For example, the green and blue light emitting portions in the EL display element of the present invention can be obtained by a combination of a blue-green light emitting EL structure and a green transmission layer or a blue transmission layer. The red light-emitting portion can be obtained by an EL structure that emits blue-green light and a fluorescence conversion layer that converts blue-green light emitted from the EL structure to a wavelength close to red.
[0035]
Next, the EL structure constituting the EL display element of the present invention will be described. The EL structure of the present invention includes an electron injection electrode that is a transparent electrode, one or more organic layers, and a hole injection electrode. Each of the organic layers has at least one hole transport layer and a light emitting layer. For example, the organic layer sequentially includes an electron injection transport layer, a light emitting layer, a hole transport layer, and a hole injection layer. Alternatively, the hole transport layer may not be provided. The organic layer of the EL structure of the present invention can have various configurations, and the electron injecting and transporting layer can be omitted, integrated with the light emitting layer, or the hole injecting and transporting layer and the light emitting layer can be mixed. Also good.
[0036]
Since the hole injection electrode has a structure for extracting light emitted from the hole injection electrode side, ITO (tin-doped indium oxide), IZO (zinc-doped indium oxide), ZnO, SnO2, In2OThreeEtc. are mentioned as examples, but ITO and IZO are particularly preferable. The thickness of the hole injection electrode only needs to have a certain thickness or more that can sufficiently inject holes, and is preferably about 10 to 500 nm. In addition, the hole injection electrode needs to have a low driving voltage in order to improve the reliability of the element, and a preferable example is ITO of 10 to 30Ω / □ (film thickness of 50 to 300 nm). In actual use, the film thickness and optical constant of the electrode may be set so that the interference effect due to reflection at the hole injection electrode interface such as ITO sufficiently satisfies the light extraction efficiency and color purity. The hole injection electrode can be formed by vapor deposition or the like, but is preferably formed by sputtering. The sputtering gas is not particularly limited, and an inert gas such as Ar, He, Ne, Kr, Xe, or a mixed gas thereof may be used.
[0037]
The electron injection electrode is made of a material using a metal, a compound or an alloy having a low work function formed by sputtering or the like, preferably by vapor deposition. For example, K, Li, Na, Mg, La, Ce, Ca, Sr, Ba, Al, Ag, In, Sn, Zn, Zr and other metal elements alone, or two components containing them to improve stability It is preferable to use a three-component alloy system. Examples of alloy systems include Ag · Mg (Ag: 1 to 20 at%), Al·Li (Li: 0.3 to 14 at%), In · Mg (Mg: 50 to 80 at%), Al · Ca (Ca: 5 to 20 at%) and the like are preferable. The thickness of the electron injection electrode thin film may be a certain thickness that can sufficiently inject electrons, and may be 0.1 nm or more, preferably 1 nm or more. Moreover, although there is no restriction | limiting in particular in the upper limit, Usually, a film thickness should just be about 100-500 nm.
[0038]
The hole injection layer has a function of facilitating injection of holes from the hole injection electrode, and the hole transport layer has a function of transporting holes and a function of blocking electrons. Also called transport layer.
[0039]
The electron injecting and transporting layer is provided when the electron injecting and transporting function of the compound used for the light emitting layer is not so high, and functions to facilitate the injection of electrons from the electron injecting electrode, the function of transporting electrons and the holes. It has a function.
[0040]
These hole injection layer, hole transport layer, and electron injection transport layer increase and seal the holes and electrons injected into the light emitting layer, optimize the recombination region, and improve the light emission efficiency. Note that the electron injecting and transporting layer may be provided separately for the layer having an injection function and the layer having a transport function.
[0041]
The thickness of the light emitting layer, the combined thickness of the hole injecting layer and the hole transporting layer, and the thickness of the electron injecting and transporting layer are not particularly limited and vary depending on the forming method, but are usually about 5 to 100 nm. Is preferred.
[0042]
The thickness of the hole injection layer, the hole transport layer, and the thickness of the electron injection / transport layer depends on the design of the recombination / light emitting region, but if it is about the same as the thickness of the light emitting layer or about 1/10 to 10 times Good. The thickness of the hole injection layer, the hole transport layer, and the thickness of the electron injection layer and the electron transport layer are preferably 1 nm or more for the injection layer and 20 nm or more for the transport layer. . At this time, the upper limit of the thickness of the injection layer and the transport layer is usually about 100 nm for the injection layer and about 100 nm for the transport layer. Such a film thickness is the same when two injection transport layers are provided.
[0043]
In addition, by controlling the film thickness while considering the carrier mobility and carrier density (determined by the ionization potential and electron affinity) of the combined light-emitting layer, electron injection transport layer, and hole injection transport layer, the recombination region and light emission region Can be designed freely, and it is possible to design the emission color, control the emission luminance and emission spectrum by the interference effect of both electrodes, and control the spatial distribution of emission.
[0044]
The light emitting layer of the EL device of the present invention contains a fluorescent material which is a compound having a light emitting function. Examples of the fluorescent substance include metal complex dyes such as tris (8-quinolinolato) aluminum (Alq3) as disclosed in Japanese Patent Laid-Open No. 63-264692, and Japanese Patent Laid-Open No. 6-11069 (phenyl). Anthracene derivatives), JP-A-6-114456 (tetraarylethene derivatives), JP-A-6-1000085, JP-A-2-247278, and the like are listed.
[0045]
Examples of the hole injection layer / hole transport layer include, for example, JP-A 63-295695, JP-A 2-191694, JP-A 3-792 and JP-A-5-234681. Various organic compounds described in Kaihei 5-239455, JP-A-5-299174, JP-A-7-126225, JP-A-7-126226, JP-A-8-100192, EP0650955A1, etc. Can be used.
[0046]
Moreover, it is preferable to use a vacuum evaporation method for forming these hole injection transport layer, light emitting layer, and electron injection transport layer because a homogeneous thin film can be formed.
[0047]
(Embodiment 3)
Hereinafter, the manufacturing method and structure of the EL display panel of the present invention will be described in more detail. As described above, first, the TFT 11 for driving the pixels is formed on the array substrate 49. One pixel is composed of 4 or 5 TFTs. Further, the pixel is current-programmed, and the programmed current is supplied to the EL element. The pixel configuration such as the combination of the TFTs 11 will be described later. Next, a pixel electrode (transparent electrode) as a hole injection electrode is formed on the TFT 11. The transparent electrode 48 is patterned by photolithography.
[0048]
Substrate treatment after photolithography is performed by immersing in a commercially available resist stripping solution (mixed solution of dimethyl sulfoxide and n-methyl 2-pyrrolidone), rinsing with acetone, and further immersing in fuming nitric acid for 1 minute. Remove the resist completely. The surface of the ITO, which is the transparent electrode 48, is sufficiently cleaned on both the front and back surfaces of the substrate, and mechanical rubbing with a nylon brush is performed while sufficiently supplying a 0.238% aqueous solution of tetramethylammonium hydroxide. Good. Thereafter, it is sufficiently rinsed with pure water and spin-dried. Further, before vapor deposition of the organic thin film EL element, in a commercially available plasma reactor (manufactured by Yamato Kagaku Co., Ltd., PR41 type), oxygen flow rate 20 sccm, pressure 0.2 Torr (26.6 Pa), high frequency output 300 W for 1 minute. After performing the oxygen plasma treatment, it may be arranged in an EL vapor deposition tank.
[0049]
However, during cleaning, oxygen plasma, O2When the asher is used, the smoothing film 71 on the periphery of the transparent electrode 48 is also ashed simultaneously, and the periphery of the transparent electrode 48 is removed. In order to solve this problem, in the present invention, an edge protection film 81 made of acrylic resin is formed around the transparent electrode 48 as shown in FIG. Examples of the constituent material of the edge protective film 81 include the same materials as organic materials such as acrylic resin and polyimide resin that constitute the smoothing film 71, and other materials such as SiO.2Inorganic materials such as SiNx and Al2OThreeEtc. are also exemplified.
[0050]
The edge protection film 81 is formed so as to fill the space between the transparent electrodes 48 after the patterning of the transparent electrodes 48. Of course, the edge protection film 81 may be formed to a height of 2 μm or more and 4 μm or less to serve as a bank of a metal mask (a spacer that prevents the metal mask from directly contacting the transparent electrode 48) when the organic EL material is applied separately. Needless to say.
[0051]
As the vacuum deposition apparatus, an apparatus obtained by modifying a commercially available high vacuum deposition apparatus (manufactured by Nippon Vacuum Technology Co., Ltd., EBV-6DA type) is used. The main exhaust device is a turbo molecular pump (TC 1500, manufactured by Osaka Vacuum Co., Ltd.) with an exhaust speed of 1500 liter / min, and the ultimate vacuum is about 1 × 10e.-6Torr (133.322 × 10e−6 Pa) or less, and all vapor deposition is 2-3 × 10e.-6It is performed in the range of Torr (266.6 to 399.9 × 10 −6 Pa). All vapor deposition may be performed by connecting a DC power source (manufactured by Kikusui Electronics Co., Ltd., PAK10-70A) to a resistance heating vapor deposition boat made of tungsten.
[0052]
A carbon film of 20 to 50 nm is formed on the array substrate arranged in the vacuum layer in this way. Next, 4- (N, N-bis (p-methylphenyl) amino) -α-phenylstilbene is formed to a thickness of about 5 nm at a deposition rate of 0.3 nm / s as a hole injection layer.
[0053]
As a hole transport layer, N, N′-bis (4′-diphenylamino-4-biphenylyl) -N, N′-diphenylbenzidine (manufactured by Hodogaya Chemical Co., Ltd.) and 4-N, N-diphenylamino-α -Phenylstilbene is co-evaporated at a deposition rate of 0.3 nm / s and 0.01 nm / s, respectively, to form a film thickness of about 80 nm.
[0054]
Tris (8-quinolinolato) aluminum (manufactured by Dojin Chemical Co., Ltd.) is formed as a light emitting layer (electron transport layer) to a film thickness of about 40 nm at a deposition rate of 0.3 nm / s.
[0055]
Next, as an electron injection electrode, only Li is formed at a low temperature from an AlLi alloy (manufactured by High-Purity Chemical Co., Ltd., Al / Li weight ratio 99/1) at a deposition rate of about 0.1 nm / s to a thickness of about 1 nm Subsequently, the temperature of the AlLi alloy was further raised, and from the state where Li was exhausted, only Al was formed to a film thickness of about 100 nm at a deposition rate of about 1.5 nm / s to obtain a stacked electron injection electrode.
[0056]
The organic thin film EL device thus prepared leaks the inside of the vapor deposition tank with dry nitrogen, and then, in a dry nitrogen atmosphere, the sealing lid 41 made of Corning 7059 glass is used as the sealing agent 45 (trade name, manufactured by Anelva Corporation). A display panel was obtained by pasting with a super back seal 953-7000). A desiccant 55 is disposed in the space between the sealing lid 41 and the array substrate 49. This is because the organic EL film is vulnerable to humidity, so that moisture that permeates the sealant 45 is absorbed by the desiccant 55 to prevent the organic EL film 47 from deteriorating.
[0057]
In order to suppress the penetration of moisture from the sealing agent 45, it is a good measure to lengthen the path from the outside. For this reason, in the display panel of the present invention, fine concave portions 43 and convex portions 44 are formed in the peripheral portion of the display area. The convex portions 44 formed on the peripheral portion of the array substrate 49 are formed at least twice. It is preferable that the distance between the protrusions (projection pitch) is 100 μm or more and 500 μm or less, and the height of the protrusions is 30 μm or more and 300 μm or less. This convex portion is formed by a stamper technique.
[0058]
On the other hand, a recess 43 is also formed in the sealing lid 41. The formation pitch of the recesses 43 is the same as the formation pitch of the projections 44. By doing in this way, since the convex part 44 just fits into the concave part 43, the position shift of the sealing lid 41 and the array board | substrate 49 does not generate | occur | produce at the time of manufacture of a display panel. A sealing agent 45 is disposed between the concave portion 43 and the convex portion 44. The sealing agent 45 adheres the sealing lid 41 and the array substrate 49 and prevents moisture from entering from the outside.
[0059]
As the sealing agent 45, it is preferable to use a UV (ultraviolet) curable material made of an acrylic resin. The acrylic resin preferably has a fluorine group. In addition, an epoxy adhesive or pressure-sensitive adhesive may be used. The refractive index of the adhesive or pressure-sensitive adhesive is preferably 1.47 or more and 1.54 or less. In particular, as the sealing adhesive, fine powder of titanium oxide, fine powder of silicon oxide or the like is added at a ratio of 65% to 95% by weight, and the particle diameter of the fine powder is adjusted to an average diameter of 20 μm to 100 μm. preferable. This is because the effect of suppressing the entry of humidity from the outside increases as the weight ratio of the fine powder increases. However, if the amount is too large, bubbles or the like are likely to enter, and the space becomes larger and the sealing effect is lowered.
[0060]
The weight of the desiccant is preferably 0.04 g or more and 0.2 g or less, preferably 0.06 g or more and 0.15 g or less per 10 mm of the seal length. This is because if the amount of the desiccant is too small, the moisture prevention effect is reduced and the organic EL layer is immediately deteriorated. On the other hand, if the amount is too large, the desiccant becomes an obstacle when sealing, and good sealing cannot be performed.
[0061]
Although it is the structure sealed using the glass lid | cover 41 in FIG. 2, the sealing using a film may be sufficient as FIG. For example, as the sealing film, it is exemplified that a film of an electrolytic capacitor on which DLC (diamond-like carbon) is deposited is used. Since this film has extremely poor moisture permeability (moisture-proof), it can be used as the sealing film 73. Further, a configuration in which the DLC film is directly deposited on the surface of the transparent electrode 72 is also possible.
[0062]
Half of the light generated from the organic EL layer 47 is reflected by the reflective film 46 and is transmitted through the array substrate 49 and emitted. However, since the reflective film 46 reflects external light, reflection occurs, and the display contrast is lowered. For this measure, a λ / 4 plate 50 and a polarizing plate 54 are arranged on the array substrate 49. If the pixel is a reflective electrode, the light generated from the organic EL layer 47 is emitted upward. Therefore, the λ / 4 plate 50 and the polarizing plate 54 must be disposed on the light emitting side. In the reflective pixel, the transparent electrode 48 is made of aluminum, chromium, silver, or the like. Further, by providing a convex portion (or a concave-convex portion) on the surface of the transparent electrode 48, the interface with the organic EL layer is widened, the light emitting area is increased, and the luminous efficiency is improved.
[0063]
One or a plurality of phase films (phase plate, phase rotation means, phase difference plate, phase difference film) are disposed between the array substrate 49 and the polarizing plate (polarizing film) 54. Polycarbonate is preferably used as the phase film. This phase film generates a phase difference between incident light and outgoing light, and contributes to efficient light modulation.
[0064]
In addition, as the phase film, an organic resin plate or an organic resin film such as a polyester resin, a PVA resin, a polysulfone resin, a vinyl chloride resin, a ZEONEX resin, an acrylic resin, or a polystyrene resin may be used. In addition, crystals such as quartz may be used. The phase difference of one phase plate is preferably 50 nm or more and 350 nm or less, preferably 80 nm or more and 220 nm or less in a uniaxial direction.
[0065]
In addition, you may use the circularly-polarizing plate 74 (circularly-polarizing film) which integrated the phase film and the polarizing plate as shown in FIG.
[0066]
The λ / 4 plate (phase film) 50 is preferably colored with a dye or a pigment to have a function as a color filter. In particular, since the organic EL layer has poor red (R) purity, the colored λ / 4 plate 50 cuts a certain wavelength range to adjust the color temperature. The color filter is generally provided with a pigment dispersion type resin as a dyeing filter, and the pigment absorbs light in a specific wavelength band and transmits light in a wavelength band not absorbed.
[0067]
As described above, a part or the whole of the phase film may be colored, or a part or the whole may have a diffusion function. Further, the surface may be embossed or an antireflection film may be formed to prevent reflection. In addition, it is preferable to form a light-shielding film or a light absorption film at a location that is not effective or unhindered for image display so as to increase the black level of the display image or to exhibit a contrast enhancement effect by preventing halation. Alternatively, the microlenses may be formed in a kamaboko shape or a matrix shape by forming irregularities on the surface of the phase film. The microlenses are arranged so as to correspond to one pixel electrode or three primary color pixels, respectively.
[0068]
As described above, since the phase difference can be generated in a certain direction by rolling or photopolymerization when forming the color filter, the color filter may have the function of the phase film. In addition, the smoothing film 71 of FIG. 3 may be given a phase difference by photopolymerization. If comprised in this way, it will become unnecessary to comprise or arrange | position a phase film out of a board | substrate, the structure of a display panel will also become simple and cost reduction can be expected. In addition, the above matter is applicable also to a polarizing plate.
[0069]
As the main material constituting the polarizing plate (polarizing film) 54, a TAC film (triacetyl cellulose film) is optimal. This is because the TAC film has excellent optical properties, surface smoothness and processability. As for the production of the TAC film, it is optimal to produce it by a solution casting film forming technique.
[0070]
The polarizing plate is exemplified by a resin film in which iodine or the like is added to polyvinyl alcohol (PVA) resin. The polarizing plates of the pair of polarization separation means perform polarization separation by absorbing a polarized light component in a direction different from a specific polarization axis direction in incident light, so that light use efficiency is relatively poor. Therefore, a reflective polarizer that performs polarization separation by reflecting a polarization component (reflective polarizer) in a direction different from a specific polarization axis direction of incident light may be used. If comprised in this way, the utilization efficiency of light will increase with a reflective polarizer, and a brighter display will be attained rather than the above-mentioned example using a polarizing plate.
[0071]
In addition to such polarizing plates and reflective polarizers, the polarization separation means of the present invention is a combination of a cholesteric liquid crystal layer and a (1/4) λ plate, and reflective polarization using the Brewster angle. It is also possible to use a polarization beam splitter (PBS), etc.
[0072]
Although not shown in FIG. 2, the surface of the polarizing plate 54 is provided with an AIR coat. A configuration in which the AIR coat is formed of a dielectric single layer film or a multilayer film is exemplified. In addition, a resin having a low refractive index of 1.35 to 1.45 may be applied. For example, a fluorine-type acrylic resin etc. are illustrated. Particularly, those having a refractive index of 1.37 or more and 1.42 or less are good.
[0073]
The AIR coat has a three-layer structure or a two-layer structure. The three-layer structure is used to prevent reflection in a wide visible light wavelength band, and this is called multi-coating. The two-layer configuration is used to prevent reflection in a specific visible light wavelength band, and this is called a V coat. Multi-coat and V-coat are used properly according to the use of the display panel. Note that the AIR coat is not limited to a two-layer structure or more, and may have a one-layer structure.
[0074]
Aluminum oxide (Al2OThree) Optical film thickness nd = λ / 4, zirconium (ZrO2) Nd1 = λ / 2, magnesium fluoride (MgF2) Is formed by stacking nd1 = λ / 4. Usually, the thin film is formed as λ = 520 nm or a value in the vicinity thereof. In the case of the V coat, silicon monoxide (SiO) has an optical film thickness of nd1 = λ / 4 and magnesium fluoride (MgF2) Nd1 = λ / 4, or yttrium oxide (Y2OThree) And magnesium fluoride (MgF)2) Is formed by stacking nd1 = λ / 4. Since SiO has an absorption band on the blue side, when modulating blue light, it is Y2OThreeIt is better to use In addition, SiO2A thin film may be used. Of course, a low refractive index resin or the like may be used for the AIR coating. For example, an acrylic resin such as fluorine is exemplified. These are preferably ultraviolet curable types.
[0075]
Note that a hydrophilic resin is preferably applied to the surface of the display panel or the like in order to prevent the display panel from being charged with static electricity. In addition, in order to prevent surface reflection, the surface of the polarizing plate 54 may be embossed.
[0076]
In addition, although the TFT is connected to the transparent electrode 48, the present invention is not limited to this. The active matrix can be a switching element such as a thin film transistor (TFT), a diode system (TFD), a varistor, a thyristor, a ring diode, a PLZT element, or the like. The TFT preferably adopts an LDD (low doping drain) structure. Note that TFT means all elements that perform transistor operations such as switching, such as FETs. In addition, the structure of the EL film, the panel structure, and the like can be applied to a simple matrix display panel. In this specification, an organic EL element is described as an example of an EL element, but the present invention is not limited to this, and an inorganic EL element can also be applied.
[0077]
The active matrix system used for the organic EL panel has two conditions: (1) a specific pixel is selected and necessary display information can be given, and (2) current can flow through the EL element over one frame period. Must be satisfied. In order to satisfy these two conditions, in the conventional organic EL element configuration shown in FIG. 22, the first TFT 11 a supplies a current to the EL element 15 while the first TFT 11 a is a switching thin film transistor for selecting a pixel. Driving thin film transistor. Here, compared with the active matrix system used for the liquid crystal, the switching TFT 11a is necessary for the liquid crystal, but the driving TFT 11b is necessary for lighting the EL element 15. This is because in the case of liquid crystal, the on state can be maintained by applying a voltage, but in the case of the EL element 15, the lighting state of the pixel 16 cannot be maintained unless a current is continuously supplied.
[0078]
Therefore, in the organic EL panel, the driving TFT 11b must be kept on in order to keep the current flowing. When both the scanning line and the data line are turned on, charges are accumulated in the capacitor 19 through the switching TFT 11a. Since the capacitor 19 continues to apply a voltage to the gate of the driving TFT 11b, the current continues to flow from the current supply line 20 even when the switching TFT 11a is turned off, and the pixel 16 can be turned on for one frame period.
[0079]
When displaying gradation using this configuration, it is necessary to apply a voltage corresponding to the gradation as the gate voltage of the driving TFT 11b. Therefore, the variation in the on-current of the driving TFT 11b appears in the display as it is.
[0080]
The transistor's on-state current is extremely uniform if it is a transistor formed of a single crystal, but it can be formed on an inexpensive glass substrate, and it can be formed on a low-temperature polysilicon technology with a formation temperature of 450 degrees or less. Since the transistor has a variation in threshold value in a range of ± 0.2 V to 0.5 V, the on-current flowing through the driving TFT 11 b varies correspondingly, and display unevenness occurs. These irregularities are caused not only by variations in threshold voltage but also by TFT mobility, gate insulating film thickness, and the like.
[0081]
Therefore, in the method of displaying gradation in an analog manner, it is necessary to strictly control the device characteristics in order to obtain a uniform display. In the current low-temperature polycrystalline polysilicon TFT, this variation is suppressed within a predetermined range. I can not meet the specifications. In order to solve this problem, four transistors are provided in one pixel and a uniform current is obtained by compensating for variations in threshold voltage with a capacitor, or a constant current circuit is formed for each pixel to make the current uniform. A method for achieving this can be considered.
[0082]
However, in these methods, since the programmed current is made through the EL element 15, when the current path changes, the transistor for controlling the drive current becomes the source follower for the switching transistor connected to the power supply line, and the drive margin is increased. Narrow. Therefore, there is a problem that the drive voltage becomes high.
[0083]
In addition, it is necessary to use a switching transistor connected to a power source in a low impedance region, and there is a problem that this operation range is affected by fluctuations in characteristics of the EL element 15. In addition, when a kink current occurs in the voltage-current characteristic in the saturation region, or when a threshold voltage variation of the transistor occurs, there is a problem that the stored current value varies.
[0084]
In the EL element structure of the present invention, the transistor that controls the current flowing through the EL element 15 does not have a source follower configuration and the influence of the kink current is minimized even if the transistor has a kink current. In this configuration, the fluctuation of the stored current value can be reduced.
[0085]
Specifically, as shown in FIG. 5A, the EL element structure of the present invention is formed by a plurality of TFTs 11 having at least four unit pixels and EL elements. Note that the pixel electrode is configured to overlap the source signal line. That is, an insulating film or a smoothing film made of an acrylic material is formed on the source signal line 18 for insulation, and a pixel electrode is formed on the insulating film. Such a configuration in which the pixel electrode is overlaid on the source signal line 18 is referred to as a high aperture (HA) structure.
[0086]
By making the first gate signal line (first scanning line) 17a active (applying an ON voltage), the first TFT (or switching element) 11a and the third TFT (or switching element) 11c pass through the first gate signal line (first scanning line) 17a. The second TFT 11b opens the first gate signal line 17a by making the first gate signal line 17a active (applying the ON voltage) so that the current value to be passed through the EL element 15 is passed and the gate and drain of the first TFT are short-circuited. At the same time, the gate voltage (or drain voltage) of the first TFT 11a is stored in the capacitor 19 connected between the gate and source of the first TFT 11a so that the current value flows.
[0087]
Note that the capacitor 19 serving as the source-gate capacitance of the first TFT 11a is preferably set to have a capacitance of 0.2 pF or more. As another configuration, there is an example in which a capacitor is separately formed. This is a configuration example in which a storage capacitor is formed from a capacitor electrode layer, a gate insulating film, and a gate metal. From the standpoint of preventing luminance reduction due to leakage of the M3 transistor 11c and stabilizing the display operation, it is preferable to form a separate capacitor in this way.
[0088]
The capacitor 19 is preferably formed in a non-display area between adjacent pixels. In general, when creating a full color organic EL layer, since the organic EL layer is formed by mask vapor deposition using a metal mask, there is a risk of misalignment in the formation position of the EL layer and the organic EL layers of the respective colors overlap. . For this reason, the non-display area between adjacent pixels of each color must be 10 μm or more apart, and this part does not contribute to light emission. Therefore, forming the capacitor 19 in this region is an effective means for improving the aperture ratio.
[0089]
Next, the first gate signal line 17a is inactive (OFF voltage is applied), the second gate signal line 17b is active, and the current flow path is connected to the first TFT 11a and the EL element 15. 4 is switched to a path including the TFT 11 d and the EL element 15, and the stored current is supplied to the EL element 15.
[0090]
This circuit has four TFTs 11 in one pixel, the gate of the first transistor M1 is connected to the source of the second transistor M2, and the gates of the second transistor M2 and the third transistor M3. Are connected to the first gate signal line 17a, the drain of the second transistor M2 is connected to the source of the third transistor M3 and the source of the fourth transistor M4, and the drain of the third transistor M3 is connected to the source signal line 18. It is connected. The gate of the fourth transistor M4 is connected to the second gate signal line 17b, and the drain of the fourth transistor M4 is connected to the anode electrode of the EL element 15.
[0091]
In FIG. 5, all TFTs are configured by P-channel. The P-channel has a lower mobility than the N-channel TFT, but is preferable because it has a high breakdown voltage and hardly deteriorates. However, the present invention is not limited to the configuration of the EL element with the P channel. You may comprise only N channel, and you may comprise using both N channel and P channel.
[0092]
The third and fourth transistors are preferably configured with the same polarity and N channel, and the first and second transistors are configured with P channel. In general, P-channel transistors have features such as higher reliability and less kink current compared to N-channel transistors. When the first TFT 11a is a P channel, the effect is increased.
[0093]
Hereinafter, the EL element configuration of the present invention will be described with reference to FIG. The EL device configuration of the present invention is controlled by two timings. The first timing is a timing for storing a necessary current value. When the TFT 11b and the TFT 11c are turned on at this timing, an equivalent circuit is shown in FIG. Here, a predetermined current I1 is written from the signal line. As a result, the gate and drain of TFT 11a are connected, and current I1 flows through TFT 11a and TFT 11c. Therefore, the voltage between the source and gate of the TFT 11a becomes V1 so that the current I1 flows.
[0094]
The second timing is a timing at which the TFT 11a and the TFT 11c are closed and the TFT 11d is opened, and the equivalent circuit at that time is shown in FIG. In this case, since the TFT 11a of M1 always operates in the saturation region, the current I1 is constant, and the voltage V1 between the source and gate of the TFT 11a is maintained.
[0095]
The gate of the TFT 11a and the gate of the TFT 11c are connected to the same gate signal line 11a. However, the gate of the TFT 11a and the gate of the TFT 11c may be connected to different gate signal lines 11 (so that SA1 and SA2 can be individually controlled). That is, the gate signal line of one pixel may be three (the configuration in FIG. 5 is two). By individually controlling the ON / OFF timing of the gate of the TFT 11a and the ON / OFF timing of the gate of the TFT 11c, the current value variation of the EL element 15 due to the variation of the TFT 11 can be further reduced.
[0096]
When the first gate signal line 17a and the second gate signal line 17b are made common and the third and fourth transistors have different conductivity types (N channel and P channel), the driving circuit is simplified, and the pixel The aperture ratio can be improved. With this configuration, the write path from the signal line is turned off as the operation timing of the present invention. That is, when a predetermined current is stored, if there is a branch in the current flow path, an accurate current value is not stored in the source-gate capacitance (capacitor) of M1. By making TFTM3 and TFTM4 have different conductivity types and controlling the threshold values of each other, M4 can be turned on after M3 is turned off at the switching timing of the scanning line. However, in this case, care must be taken in the process to accurately control each other's threshold values.
[0097]
Although the circuit described above can be realized with at least four transistors, the TFT 11e (M5) is configured as shown in FIG. 5B to control the timing more accurately or to reduce the mirror effect as described later. The operation principle is the same even if the total number of transistors is 4 or more by cascade connection. By adopting a configuration in which the TFT 11e is added as described above, the current programmed through the transistor M3 can be supplied to the EL element 15 with higher accuracy.
[0098]
In the configuration of FIG. 5, it is more preferable that the current value Ids in the saturation region of the first TFT 11a satisfies the following formula. In the following expression, the value of λ satisfies the condition of 0.01 or more and 0.06 or less between adjacent pixels.
[0099]
Ids = k * (Vgs−Vth)2(1 + Vds * λ)
In the present invention, the operating range of the TFT 11a is limited to the saturation region, but generally the transistor characteristics in the saturation region deviate from the ideal characteristics and are affected by the source-drain voltage (mirror effect).
[0100]
Consider a case where a threshold value shift of ΔVt occurs in each TFT 11a in an adjacent pixel. In this case, the stored current values are the same. If the threshold shift is ΔL, approximately ΔV × λ corresponds to a shift in the current value of the EL element 15 due to the variation of the threshold of the TFT 11a. Therefore, in order to suppress the current deviation to x (%) or less, λ must be 0.01 × x / y or less, where y (V) is the threshold shift allowable amount between adjacent pixels. I understand. This tolerance varies depending on the brightness of the application. Brightness is 100 cd / m2To 1000 cd / m2In the luminance region up to, if the fluctuation amount is 2% or more, the human recognizes the fluctuating boundary line. Therefore, it is necessary that the variation amount of the luminance (current amount) is within 2%. Brightness is 100 cd / cm2If it is higher, the luminance fluctuation amount of adjacent pixels is 2% or more. When the EL display element of the present invention is used as a display for a portable terminal, the required luminance is 100 cd / m.2Degree. When the pixel configuration of FIG. 5 was actually manufactured and the variation in threshold value was measured, it was found that the maximum value of the threshold variation in the TFT 11a of the adjacent pixel was 0.3V. Therefore, λ must be 0.06 or less in order to keep the luminance variation within 2%. However, since humans cannot recognize the change, it is not necessary to make it 0.01 or less. Further, in order to achieve this variation in threshold value, it is necessary to make the transistor size sufficiently large, which is unrealistic.
[0101]
Further, it is preferable that the current value Ids in the saturation region of the first TFT 11a satisfies the following formula. Note that the variation of λ is 1% or more and 5% or less between adjacent pixels.
[0102]
Ids = k * (Vgs−Vth)2(1 + Vds * λ)
Even if there is no change in threshold between adjacent pixels, if there is a change in λ in the above equation, the value of the current flowing through the EL element will change. In order to suppress the fluctuation within ± 2%, the fluctuation of λ must be suppressed to ± 5%. However, since humans cannot recognize changes, it is not necessary to make it 1% or less. In order to achieve 1% or less, the transistor size needs to be considerably increased, which is unrealistic.
[0103]
Further, according to experiments, array trial manufacture, and examination, it is preferable that the channel length of the first TFT 11a is 10 μm or more and 200 μm or less. More preferably, the channel length of the first TFT 11a is preferably 15 μm or more and 150 μm or less. This is considered to be because when the channel length L is increased, the electric field is relaxed by increasing the grain boundaries contained in the channel, and the kink effect is suppressed to a low level.
[0104]
Further, the TFT 11 constituting the pixel is formed of a polysilicon TFT formed by a laser recrystallization method (laser annealing), and the channel direction in all transistors is the same as the laser irradiation direction. It is preferable.
[0105]
An object of the present invention is to propose a circuit configuration in which variations in transistor characteristics do not affect display. For this purpose, four or more transistors are required. When circuit constants are determined based on these transistor characteristics, it is difficult to obtain appropriate circuit constants if the characteristics of the four transistors do not match. When the channel direction is horizontal and vertical with respect to the long axis direction of laser irradiation, the threshold value and mobility of transistor characteristics are different. In both cases, the degree of variation is the same. The average value of the mobility and the threshold value is different between the horizontal direction and the vertical direction.
Therefore, it is desirable that the channel directions of all the transistors constituting the pixel are the same.
[0106]
Further, when the capacitance value of the capacitor 19 is Cs and the off-current value of the second TFT 11b is Ioff, it is preferable that the following equation is satisfied.
[0107]
3 <Cs / Ioff <24
More preferably, it is preferable to satisfy the following formula.
[0108]
6 <Cs / Ioff <18
By setting the off-state current of the TFT 11b to 5 pA or less, it is possible to suppress the change in the current value flowing through the EL element to 2% or less. This is because when the leakage current increases, the electric charge stored between the gate and the source (both ends of the capacitor) cannot be held for one field in the voltage non-writing state. Therefore, if the storage capacity of the capacitor 19 is large, the allowable amount of off-current is also large. By satisfying the above equation, the fluctuation of the current value between adjacent pixels can be suppressed to 2% or less.
[0109]
In addition, it is preferable that the transistors constituting the active matrix are p-ch polysilicon thin film transistors, and the TFT 11b has a multi-gate structure having dual gates or more. Since the TFT 11b functions as a switch between the source and the drain of the TFT 11a, a characteristic having a high ON / OFF ratio is required as much as possible. A high ON / OFF ratio characteristic can be realized by making the gate structure of the TFT 11b a multi-gate structure of a dual gate structure or more.
[0110]
The transistors constituting the active matrix are composed of polysilicon thin film transistors, and the (channel width W) * (channel length L) of each transistor is 54 μm.2The following is preferable. There is a correlation between (channel width W) * (channel length L) and variations in transistor characteristics. The cause of variations in transistor characteristics is often due to variations in energy due to laser irradiation, and in order to absorb this, the laser irradiation pitch (generally a few tens of μm) is increased as much as possible in the channel. A containing structure is desirable. Therefore, the (channel width W) * (channel length L) of each transistor is 54 μm.2If it is as follows, a thin film transistor having uniform characteristics without variation due to laser irradiation can be obtained. If the transistor size is too small, characteristic variation due to area occurs. Therefore, (channel width W) * (channel length L) of each transistor is 9 μm.2More preferably, the (channel width W) * (channel length L) of each transistor is 16 μm.245 μm or more2Make sure that:
[0111]
Further, it is preferable that the mobility variation of the first TFT 11a in adjacent unit pixels is 20% or less. This is because the charging capability of the switching transistor is deteriorated due to insufficient mobility, and the capacity between the gate and the source of M1 cannot be charged until a necessary current value is passed in time. Therefore, by suppressing the variation in movement to within 20%, it is possible to reduce the luminance variation between pixels below the recognition limit.
[0112]
As described above, FIG. 5 is described as a pixel configuration, but the present invention can also be applied to the configurations illustrated in FIGS. 7 and 8. Hereinafter, the pixel configuration in FIG. 7 and the like will be described.
[0113]
When setting a current to flow to the EL element 15, a signal current to flow to the TFT 11a is set to Iw, and a gate-source voltage generated in the TFT 11a as a result is set to Vgs. At the time of writing, since the gate and drain of the TFT 11a are short-circuited by the TFT 11d, the TFT 11a operates in the saturation region. Therefore, the signal current Iw is given by the following formula.
[0114]
(Equation 1)
Iw = μ1 · Cox1 · W1 / L1 / 2 (Vgs−Vth1)2
Here, Cox is a gate capacitance per unit area, and is given by Cox = ε0 · εr / d. Vth is the TFT threshold, μ is the carrier mobility, W is the channel width, L is the channel length, ε0 is the vacuum mobility, εr is the relative dielectric constant of the gate insulating film, and d is the thickness of the gate insulating film. is there.
[0115]
Assuming that the current flowing through the EL element 15 is Idd, the current level of Idd is controlled by the TFT 11 b connected in series with the EL element 15. In the present invention, since the gate-source voltage matches Vgs in (Equation 1), assuming that the TFT 11b operates in the saturation region, the following equation is established.
[0116]
(Equation 2)
Idrv = μ 2 · Cox 2 · W 2 / L 2/2 (Vgs−Vth 2)2
The conditions for an insulated gate field effect thin film transistor (TFT) to operate in the saturation region are generally given by the following equation, where Vds is the drain-source voltage.
[0117]
(Equation 3)
| Vds |> | Vgs−Vth |
Since the TFT 11a and the TFT 11b here are formed close to the inside of a small pixel, they are generally μ1 = μ2 and Cox1 = Cox2, and it is considered that Vth1 = Vth2 unless particularly devised. Then, at this time, the following mathematical expressions are easily derived from (Equation 1) and (Equation 2).
[0118]
(Equation 4)
Idrv / Iw = (W2 / L2) / (W1 / L1)
It should be noted that in (Equation 1) and (Equation 2), the values of μ, Cox, and Vth themselves usually vary from pixel to pixel, from product to product, or from production lot to production. Since 4) does not include these parameters, the value of Idrv / Iw does not depend on these variations. If W1 = W2 and L1 = L2 are designed, Idrv / Iw = 1, that is, Iw and Idrv have the same value, and the drive current Idd flowing through the EL element 15 is an accurate signal regardless of variations in TFT characteristics. Since it becomes the same as the current Iw, the emission luminance of the EL element 15 can be accurately controlled as a result.
[0119]
As described above, since Vth1 of the conversion TFT 11a and Vth2 of the driving TFT 11b are basically the same, when a signal voltage of a cut-off level is applied to the gate having a common potential in both TFTs, the TFT 11a And TFT 11b should both be non-conductive. However, in reality, Vth2 may be lower than Vth1 due to factors such as parameter variations within the pixel. At this time, since a sub-threshold level leakage current flows through the driving TFT 11b, the EL element 15 emits slight light emission. This slight light emission reduces the contrast of the screen and impairs display characteristics.
[0120]
In the present invention, in particular, the threshold voltage Vth2 of the driving TFT 11b is set not to be lower than the threshold voltage Vth1 of the corresponding conversion TFT 11a in the pixel. For example, the gate length L2 of the TFT 11b is made longer than the gate length L1 of the TFT 11a, so that Vth2 does not become lower than Vth1 even if the process parameters of these thin film transistors fluctuate, thereby suppressing minute current leakage. It is possible. The above matters also apply to the relationship between the TFT 11a and the TFT 11d in FIG.
[0121]
As shown in FIG. 8, the drive circuit according to the present invention includes a conversion TFT 11a through which a signal current flows, a drive TFT 11b that controls a drive current flowing through a light emitting element including an EL element 15 and the like, as well as a first scanning line scanA ( A take-in TFT 11c for connecting or blocking the pixel circuit and the data line data under the control of SA), and a switch TFT 11d for short-circuiting the gate-drain of the TFT 11a during the writing period under the control of the second scanning line scanB (SB). It comprises a capacitor 19 for holding the gate-source voltage of the TFT 11a even after the end of writing, an EL element 15 as a light emitting element, and the like. As described above, since the gate signal line is two pixels, the configuration, function, operation, and the like of the entire specification of the present invention based on the above-described FIGS. 5, 10, 11, and the like can be applied.
[0122]
In FIG. 8, the TFT 11c is composed of an N-channel MOS (NMOS) and the other transistors are composed of a P-channel MOS (PMOS). However, this is only an example, and this is not necessarily the case. The capacitor 19 has one terminal connected to the gate of the TFT 11a and the other terminal connected to Vdd (power supply potential). However, the capacitor 19 is not limited to Vdd, and may be any constant potential. The cathode (cathode) of the EL element 15 is connected to the ground potential. Therefore, it goes without saying that the above items also apply to FIG.
[0123]
The configuration of FIG. 8 includes data including a scanning line driving circuit that sequentially selects the scanning lines scanA and scanB, and a current source CS that generates a signal current Iw having a current level corresponding to luminance information and sequentially supplies the signal current Iw to the data line data. A line driving circuit; and a plurality of pixels including current-driven EL elements 15 that are arranged at intersections of the scanning lines scanA and scanB and the data lines data and emit light upon receiving a driving current. .
[0124]
As a feature, the pixel configuration shown in FIG. 8 has a receiving unit that takes in the signal current Iw from the data line data when the scanning line scanA is selected, and the current level of the taken signal current Iw is once set to a voltage level. It comprises a conversion unit that converts and holds, and a drive unit that causes a drive current having a current level corresponding to the held voltage level to flow through the light emitting element OLED. Specifically, the receiving part is constituted by a taking-in TFT 11c.
[0125]
The conversion unit includes a conversion TFT 11a having a gate, a source, a drain, and a channel, and a capacitor connected to the gate. The conversion TFT 11 a and the signal current Iw taken in by the receiving unit are passed through the channel to generate a converted voltage level at the gate, and the voltage level generated in the capacitor 19 is held.
[0126]
The conversion unit further includes a switching TFT 11d inserted between the drain and gate of the conversion TFT 11a. The switching TFT 11d is turned on when the current level of the signal current Iw is converted to a voltage level, and the drain and gate of the conversion TFT 11a are electrically connected to generate a voltage level with reference to the source at the gate of the TFT 11a. Further, the switching TFT 11d is cut off when the voltage level is held in the capacitor 19, and disconnects the gate of the conversion TFT 11a and the capacitor 19 connected thereto from the drain of the conversion TFT 11a.
[0127]
The driving unit includes a driving TFT 11b having a gate, a drain, a source, and a channel. The driving TFT 11b receives the voltage level held in the capacitor 19 at the gate, and passes a driving current having a current level corresponding to the voltage level to the EL element 15 through the channel. The gate of the conversion TFT 11a and the gate of the driving TFT 11b are directly connected to form a current mirror circuit so that the current level of the signal current Iw and the current level of the driving current are in a proportional relationship.
[0128]
The driving TFT 11b operates in a saturation region, and a driving current corresponding to the difference between the voltage level applied to its gate and the threshold voltage is supplied to the EL element 15.
[0129]
The driving TFT 11b is set so that its threshold voltage does not become lower than the threshold voltage of the corresponding conversion TFT 11a in the pixel. Specifically, the driving TFT 11b is set so that its gate length is not shorter than the gate length of the conversion TFT 11a. Alternatively, the driving TFT 11b may be set so that the gate insulating film thereof is not thinner than the gate insulating film of the corresponding conversion TFT 11a in the pixel.
[0130]
Further, the driving TFT 11b may be set so that the threshold voltage does not become lower than the threshold voltage of the corresponding conversion TFT 11a in the pixel by adjusting the concentration of impurities injected into the channel. If the threshold voltages of the conversion TFT 11a and the driving TFT 11b are set to be the same, when the signal voltage of the cut-off level is applied to the gates of both of the commonly connected thin film transistors, the conversion TFT 11a and the driving TFT 11b Should both be off. However, in reality, there are slight variations in process parameters within the pixel, and the threshold voltage of the driving TFT 11b may be lower than the threshold voltage of the conversion TFT 11a.
[0131]
At this time, a weak current of a subthreshold level flows through the driving TFT 11b even with a signal voltage equal to or lower than the cutoff level, so that the EL element 15 emits light and a contrast reduction of the screen appears. Therefore, the gate length of the driving TFT 11b is made longer than the gate length of the conversion TFT 11a. Thereby, even if the process parameter of the thin film transistor varies within the pixel, the threshold voltage of the driving TFT 11b does not become lower than the threshold voltage of the conversion TFT 11a.
[0132]
In the short channel effect region A where the gate length L is relatively short, the TFT threshold Vth increases as the gate length L increases. On the other hand, in the suppression region B where the gate length L is relatively large, the threshold value Vth of the TFT is almost constant regardless of the gate length L. Using this characteristic, the gate length of the driving TFT 11b is made longer than the gate length of the conversion TFT 11a. For example, when the gate length of the conversion TFT 11a is 7 μm, the gate length of the drive TFT 11b is set to about 10 μm.
[0133]
The gate length of the conversion TFT 11a may belong to the short channel effect region A, while the gate length of the drive TFT 11b may belong to the suppression region B. As a result, it is possible to suppress the short channel effect in the driving TFT 11b, and it is possible to suppress the threshold voltage reduction due to the process parameter variation.
[0134]
As described above, the sub-threshold level leakage current flowing through the driving TFT 11b can be suppressed, so that the light emission of the EL element 15 can be suppressed and the contrast can be improved.
[0135]
A method for driving the pixel circuit shown in FIG. 8 will be briefly described. First, at the time of writing, the first scanning line scanA and the second scanning line scanB are selected. By connecting the current source CS to the data line data in a state where both scanning lines are selected, the signal current Iw corresponding to the luminance information flows through the conversion TFT 11a. The current source CS is a variable current source that is controlled according to luminance information. At this time, since the gate and drain of the conversion TFT 11a are electrically short-circuited by the TFT 11d, Equation 3 is established, and the conversion TFT 11a operates in the saturation region. Therefore, a voltage Vgs given by (Equation 1) is generated between the gate and the source.
[0136]
Next, scanA and scanB are brought into a non-selected state. More specifically, first, scanB is set to a low level to turn off the TFT 11d. As a result, the voltage Vgs is held by the capacitor 19. Next, by setting scanA to the high level to turn off, the pixel circuit and the data line data are electrically disconnected, and thereafter, writing to another pixel can be performed via the data line data. . Here, the data that the current source CS outputs as the current level of the signal current needs to be valid at the time when scanB is not selected, but after that, it is at an arbitrary level (for example, write data for the next pixel). Good.
[0137]
The driving TFT 11b has a gate and a source connected in common with the conversion TFT 11a, and is formed close to the inside of a small pixel. Therefore, if the driving TFT 11b operates in the saturation region, the driving TFT 11b The flowing current is given by (Equation 2), which is the drive current Idd flowing through the EL element 15. In order to operate the driving TFT 11b in the saturation region, a sufficient power supply potential may be applied to the anode voltage Vdd so that (Equation 3) still holds even when the voltage drop in the EL element 15 is taken into consideration.
[0138]
As in FIG. 5B and the like, TFTs 11e and 11f may be added as shown in FIG. 9 for the purpose of increasing impedance and the like, thereby realizing better current drive. . Since other matters have been described with reference to FIG.
[0139]
A DC voltage is applied to the EL display device described in FIGS.2The EL display element was continuously driven at a constant current density of. In the EL structure, 7.0 V, 200 cd / cm2Of green light (maximum light emission wavelength λmax = 460 nm) was confirmed. In the blue light emitting part, the luminance is 100 cd / cm.2And the color coordinates are x = 0.129, y = 0.105, and in the green light emitting part, the luminance is 200 cd / cm.2In the case where the color coordinates are x = 0.340, y = 0.625, and the red light emitting part, the luminance is 100 cd / cm.2Thus, an emission color having color coordinates of x = 0.649 and y = 0.338 was obtained.
[0140]
(Embodiment 4)
Hereinafter, a display device, a display module, an information display device, a driving circuit, a driving method, and the like using FIGS. 5, 8, and 9 will be described.
[0141]
In full-color organic EL panels, improvement of the aperture ratio is an important development issue. This is because increasing the aperture ratio increases the light utilization efficiency, leading to higher brightness and longer life. In order to increase the aperture ratio, the area of the TFT that blocks light from the organic EL layer may be reduced. A low-temperature polycrystalline Si-TFT has a performance 10 to 100 times that of amorphous silicon, and further has a high current supply capability, so that the size of the TFT can be very small. Therefore, in the organic EL panel, it is preferable that the pixel transistor and the peripheral drive circuit are manufactured by a low temperature polysilicon technique. Of course, it may be formed by amorphous silicon technology, but the pixel aperture ratio becomes considerably small.
[0142]
By forming a driving circuit such as the gate driver 12 or the source driver 14 on the array substrate 49, it is possible to reduce a resistance that is particularly problematic in a current-driven organic EL panel. This is because the connection resistance of TCP disappears and the lead-out line from the electrode is shortened by 2 to 3 mm compared to the case of TCP connection, and the wiring resistance is reduced. Furthermore, there is an advantage that the process for TCP connection is eliminated and the material cost is reduced.
[0143]
Next, the EL display panel or EL display device of the present invention will be described. FIG. 10 is an explanatory diagram focusing on the circuit of the EL display device. Pixels 16 are arranged or formed in a matrix. Each pixel 16 is connected to a source driver 14 that outputs a current for current programming of each pixel. A current mirror circuit corresponding to the number of bits of the video signal is formed at the output stage of the source driver 14. For example, in the case of 64 gradations, 63 current mirror circuits are formed for each source signal line, and a desired current can be applied to the source signal line 18 by selecting the number of these current mirror circuits. It is configured. The minimum output current of the current mirror circuit is 2 nA or more and 10 nA or less. A precharge or discharge circuit for forcibly releasing or charging the source signal line 18 is incorporated.
[0144]
It is known that an organic EL element has a large temperature dependency characteristic (temperature characteristic). In order to adjust the light emission luminance change due to the temperature characteristics, a non-linear element such as a thermistor or a posistor that changes the output current is added to the current mirror circuit, and the temperature characteristics are adjusted by the thermistor to make an analog reference. Create a current. In this case, since it is uniquely determined by the EL material to be selected, a microcomputer or the like that performs software control is often unnecessary. That is, it may be fixed to a certain shift amount or the like by a liquid crystal material. What is important is that the temperature characteristics differ depending on the luminescent color material, and it is necessary to perform optimum temperature characteristics compensation for each luminescent color.
[0145]
Further, the temperature characteristic compensation may be performed by a microcomputer. The temperature of the EL display panel is measured by a temperature sensor, and is changed by a microcomputer (not shown) or the like according to the measured temperature. Further, the reference current or the like may be automatically switched by microcomputer control or the like at the time of switching, or control may be performed so that a specific menu can be displayed. Further, it may be configured to be switched by using a mouse or the like, or by switching the display screen of the EL display device to a touch panel and displaying a menu and pressing a specific portion.
[0146]
In the present invention, the source driver is formed of a semiconductor silicon chip, and is connected to the terminal of the source signal line 18 of the array substrate 49 by glass-on-chip (COG) technology. The wiring of the signal lines such as the source signal line 18 is a metal wiring such as chrome, aluminum, or silver. This is because a low resistance wiring with a narrow wiring width can be obtained. Since the process can be simplified when the pixel is of a reflective type, the metal wiring is preferably formed simultaneously with the reflective film by using a material constituting the reflective film of the pixel.
[0147]
The present invention is not limited to the COG technology, and the above-described source driver 14 and the like may be mounted on the chip-on-film (COF) technology and connected to the signal lines of the display panel. The source driver 14 may be manufactured separately from the power supply IC 102 and may have a three-chip configuration.
[0148]
A TCF tape may be used. A film for TCF tape can be thermocompression bonded without using an adhesive to a polyimide film and a copper (Cu) foil. In addition to the film for TCP tape, in addition to this, a method of casting a melted polyimide on a Cu foil and a method of casting Cu on a metal film formed by sputtering on a polyimide film by plating or vapor deposition There is. Any of these methods may be used, but a method using a TCP tape for attaching Cu to a polyimide film without using an adhesive is most preferable. A lead pitch of 30 μm or less is supported by a Cu-clad laminate without using an adhesive. Among Cu-clad laminates that do not use an adhesive, the method of forming a Cu layer by plating or vapor deposition is suitable for thinning the Cu layer, and is therefore advantageous for reducing the lead pitch.
[0149]
On the other hand, the gate driver 12 is formed by the same process as the TFT of the pixel by a low temperature polysilicon technology. This is because the internal structure is easier and the operating frequency is lower than that of the source driver 14. Therefore, it can be formed easily even by low-temperature polysilicon technology, and a narrow frame can be realized. Of course, the gate driver 12 may be formed of a silicon chip and mounted on the array substrate 49 using COG technology or the like. Further, the pixel TFT, the gate driver, and the like may be formed by a high-temperature polysilicon technique, or may be formed by an organic material (organic TFT).
[0150]
The gate driver 12 includes a shift register 22a for the gate signal line 17a and a shift register 22b for the gate signal line 17b. Each shift register 22 is controlled by positive and negative phase clock signals (CLKxP, CLKxN) and a start pulse (STx). In addition, it is preferable to add an enable (ENABL) signal for controlling the output and non-output of the gate signal line and an up / down (UPDWM) signal for reversing the shift direction up and down. In addition, it is preferable to provide an output terminal for confirming that the start pulse is shifted to the shift register and output. Note that the shift timing of the shift register is controlled by a signal from a control IC (not shown). A level shift circuit for performing level shift of external data and an inspection circuit are incorporated.
[0151]
Since the buffer capacity of the shift register 22 is small, the gate signal line 17 cannot be driven directly. Therefore, at least two or more inverter circuits 23 are formed between the output of the shift register 22 and the output gate 24 that drives the gate signal line 17.
[0152]
The same applies to the case where the source driver 14 is formed directly on the array substrate 49 by polysilicon technology such as low-temperature polysilicon, and between the gate of an analog switch such as a transfer gate that drives the source signal line and the shift register of the source driver. A plurality of inverter circuits are formed. The following items (the output of the shift register and the output stage for driving the signal line (the matter relating to the inverter circuit arranged between the output stages such as the output gate or the transfer gate)) are common to the source driver and the gate driver circuit. 10, for example, the output of the source driver 14 is shown as being directly connected to the source signal line 18, but in reality, the output of the shift register of the source driver is connected to a multistage inverter circuit. The output of the inverter is connected to the gate of an analog switch such as a transfer gate.
[0153]
The inverter circuit 23 includes a P-channel MOS transistor and an N-channel MOS transistor. As described above, the inverter circuit 23 is connected in multiple stages to the output terminal of the shift register 22 of the gate driver 12, and its final output is connected to the output gate 24. Note that the inverter circuit 23 may be composed of only the P channel. However, in this case, it may be configured as a simple gate circuit instead of an inverter.
[0154]
An inverter close to a cyst register, where the channel width of the P-channel or N-channel TFT constituting each inverter circuit 23 is W and the channel length is L (in the case of a double gate or more, the width or channel length of the constituting channel is added). Is 1 and the order of the inverter near the display side is N (Nth stage).
[0155]
If the number of connected stages of the inverter circuit 23 is large, characteristic differences of the connected inverter circuits 23 are multiplexed (stacked), and a difference occurs in transmission time from the shift register 22 to the output gate 24 (delay time variation). For example, in an extreme case, in FIG. 10, the output gate 24a is turned on after 1.0 μsec (starting from the output of the pulse from the shift register) (the output voltage is switched). The output gate 24b is turned on (output voltage is switched) after 1.5 μsec (starting from the output of the pulse from the shift register).
[0156]
Therefore, it is preferable that the number of inverter circuits 23 formed between the shift register 22 and the output gate 24 is small, but the gate width W of the channel of the TFT constituting the output gate 24 is very large. Further, since the gate drive capability of the output stage of the cyst register 22 is small, it is impossible to drive the output gate 24 directly by a gate circuit (NAND circuit or the like) constituting the shift register. Therefore, it is necessary to connect inverters in multiple stages. For example, the size of W4 / L4 (channel width of P channel / channel length of P channel) of the inverter circuit 23d in FIG. 10 and the size of W3 / L3 of the inverter circuit 23c. If the ratio is large, the delay time becomes long, and the characteristics of the inverter also vary greatly.
[0157]
FIG. 11 shows the relationship between delay time variation (dotted line) and delay time ratio (solid line). The horizontal axis is indicated by (Wn-1 / Ln-1) / (Wn / Ln). For example, in FIG. 10, if L of the inverter circuit 23d and the inverter circuit 23c is the same and 2W3 = W4, (W3 / L3) / (W4 / L4) = 0.5. In the graph of FIG. 11, the delay time ratio is 1 when (Wn−1 / Ln−1) / (Wn / Ln) = 0.5, and the time variation is 1 as well as the delay.
[0158]
FIG. 11 shows that as (Wn−1 / Ln−1) / (Wn / Ln) increases, the number of connection stages of the inverter circuit 23 increases and the delay time variation also increases. Further, it is shown that the delay time from the inverter circuit 23 to the inverter circuit 23 to the next stage becomes longer as (Wn−1 / Ln−1) / (Wn / Ln) becomes smaller. From this graph, it can be seen that it is advantageous in design that the delay time ratio and the delay time variation are within two. Therefore, what is necessary is just to satisfy the conditions of following Formula.
[0159]
0.25 ≦ (Wn−1 / Ln−1) / (Wn / Ln) ≦ 0.75
The P channel W / L ratio (Wp / Lp) and the n channel W / L ratio (Ws / Ls) of each inverter circuit 23 must satisfy the following relationship.
[0160]
0.4 ≦ (Ws / Ls) / (Wp / Lp) ≦ 0.8
Further, if the number n of stages of the inverter circuit 23 formed between the output terminal of the shift register and the output gate (or transfer gate) satisfies the following equation, there is little variation in delay time, which is favorable.
[0161]
3 ≦ n ≦ 8
Mobility μ also has challenges. When the mobility μn of the n-channel transistor is small, the sizes of the TG and the inverter are increased, and the power consumption and the like are also increased. In addition, the area where the driver is formed increases, and the panel size also increases. On the other hand, if the mobility μn is large, the characteristics of the transistor are likely to be deteriorated. Therefore, the mobility μn is preferably in the following range.
[0162]
50 ≦ μn ≦ 150
The slew rate of the clock signal in the shift register 22 is set to 500 V / μsec or less. This is because when the slew rate is high, the degradation of the n-channel transistor becomes severe.
[0163]
In FIG. 10, the inverter circuit 23 is connected in multiple stages to the output of the shift register, but a NAND circuit may be used. This is because an inverter can also be configured with a NAND circuit. That is, the number of connection stages of the inverter circuit 23 may be considered as the number of gate connection stages. Also in this case, the relationship such as the W / L ratio described so far is applied.
[0164]
In the configuration shown in FIG. 5, the cathode of the EL element 15 is connected to the potential Vs1. However, there is a problem that the driving voltage of the organic EL constituting each color is different. For example, when a current of 0.01 A is applied per unit square centimeter, the terminal voltage of the EL element is 5 V in blue (B), but 9 V in green (G) and red (R). That is, the terminal voltage differs between B, G, and R. Therefore, the source / drain voltages (SD voltage) of the TFTs 11c and 11d held by B, G and R are different, and the off-leak current between the source-drain voltages (SD voltage) of the transistors is different for each color. When off-leakage current is generated and the off-leakage characteristic is different for each color, flickering occurs when the color balance is shifted, and the gamma characteristic is shifted in correlation with the emission color.
[0165]
In order to cope with this problem, as shown in FIG. 1, in the present invention, the potential of one cathode electrode of at least R, G, and B colors is made different from the potential of the cathode electrode of the other color. Yes. Specifically, in FIG. 1, B is a cathode electrode 53a, and G and R are cathode electrodes 53b.
[0166]
The cathode electrode 53a is formed using a metal mask technique in which organic EL of each color is separately applied. The metal mask is used because the organic EL is weak against water and cannot be etched. Using a metal mask (not shown), a cathode electrode 53a is deposited and simultaneously connected through a contact hole 52a. The contact hole 52a can be electrically connected to the B cathode wiring 51a.
[0167]
Similarly, the cathode electrode 53b is formed using a metal mask technique in which organic ELs of different colors are separately applied. Using a metal mask (not shown), the cathode electrode 53b is vapor-deposited and simultaneously connected through the contact hole 52b. The contact hole 52b can be electrically connected to the RG cathode wiring 51b. Note that the aluminum film thickness of the cathode electrode is preferably 70 nm to 200 nm.
[0168]
With the above configuration, different voltages can be applied to the cathode electrodes 53a and 53b. Therefore, even when the anode voltage Vdd in FIG. 5 is common to each color, the voltage applied to at least one EL element of RGB. Can be changed. In FIG. 1, R and G are the same cathode electrode 53b. However, the present invention is not limited to this, and different cathode electrodes may be used for R and G.
[0169]
With the configuration as described above, it is possible to prevent the occurrence of an off-leak current between the source and drain voltages (SD voltage) of the transistor and the kink phenomenon in each color. Therefore, no flicker occurs, and a good image display can be realized without a gamma characteristic being shifted in correlation with the emission color.
[0170]
Further, Vs1 in FIG. 5 is set as the cathode voltage, and the cathode voltage is made different for each color. However, the present invention is not limited to this, and the anode voltage Vdd may be made different for each color. For example, the anode voltage Vdd of the R pixel may be 8V, G may be 6V, and B may be 10V. These anode voltage and cathode voltage are preferably configured to be adjustable within a range of ± 1V.
[0171]
Even if the panel size is about 2 inches, a current close to 100 mA is output from the anode connected to Vdd. Therefore, it is essential to reduce the resistance of the anode wiring (current supply line) 20. In order to cope with this problem, in the present invention, the anode wiring 63 is supplied from the upper side and the lower side of the display area as shown in FIG. By supplying power at both ends as described above, the occurrence of a luminance gradient at the top and bottom of the screen is eliminated.
[0172]
In order to increase the light emission luminance, the transparent electrode 48 is preferably roughened. This configuration is shown in FIG. First, fine irregularities are formed at a location where the transparent electrode 48 is to be formed using a stamper technique. When the pixel is a reflection type, a transparent electrode 48 is formed by forming a metal thin film of about 200 nm of aluminum by sputtering. A convex portion is provided at a location where the transparent electrode 48 is in contact with the organic EL, and the surface is roughened. In the case of a simple matrix display panel, the transparent electrode 48 is a striped electrode. Moreover, a convex part is not limited only to convex shape, A concave shape may be sufficient. Moreover, you may form a concave and a convex simultaneously.
[0173]
The size of the protrusions is about 4 μm in diameter, the average distance between adjacent points is 10 μm, 20 μm, and 40 μm, and the unit area density of the protrusions is 1000 to 1200 / mm, respectively.2, 100-120 pieces / mm2600-800 pieces / mm2As a result of the luminance measurement, it has been found that the emission luminance increases as the unit area density of the protrusions increases. Therefore, it was found that by changing the unit area density of the protrusions on the transparent electrode 48, the light emission luminance can be adjusted by changing the surface state of the transparent electrode. According to the study, the unit area density of protrusions is 100 / mm.2800 pieces / mm or more2Good results could be obtained with the following.
[0174]
Organic EL is a self-luminous element. When light emitted by this light emission enters a TFT as a switching element, a photoconductor phenomenon (photoconversion) occurs. “Photocon” refers to a phenomenon in which leakage (off leak) increases when a switching element such as a TFT is turned off by photoexcitation.
[0175]
In order to cope with this problem, in the present invention, as shown in FIG. 13, a light shielding film 91 under the gate driver 12 (or the source driver 14 in some cases) and under the TFT 11 is formed. The light shielding film 91 is formed of a metal thin film such as chromium, and the film thickness is 50 nm or more and 150 nm or less. This is because if the film thickness is thin, the light-shielding effect is poor, and if it is thick, unevenness is generated, making it difficult to pattern the upper TFT 11.
[0176]
A smoothing film 71a made of an inorganic material having a thickness of 20 nm to 100 nm is formed on the light shielding film 91. One electrode of the capacitor 19 may be formed using the layer of the light shielding film 91. In this case, the smoothing film 71a is preferably made as thin as possible to increase the capacitance value of the capacitor. Alternatively, the light shielding film 91 may be formed of aluminum, a silicon oxide film may be formed on the surface of the light shielding film 91 using an anodic oxidation technique, and the silicon oxide film may be used as the dielectric film of the capacitor 19. A pixel electrode having an HA structure is formed on the smoothing film 71b.
[0177]
The gate driver 12 and the like should suppress the entrance of light from the front surface as well as the back surface. This is because malfunction occurs due to the influence of the photocon. Therefore, in the present invention, when the cathode electrode is a metal film, the cathode electrode is also formed on the surface of the gate driver 12 or the like, and this electrode is used as a light shielding film.
[0178]
However, if a cathode electrode is formed on the gate driver 12, a malfunction of the driver due to an electric field from the cathode electrode or an electrical contact between the cathode electrode and the driver circuit may occur. In order to cope with this problem, in the present invention, an organic EL film of at least one layer, preferably a plurality of layers, is formed on the gate driver 12 and the like simultaneously with the formation of the organic EL film on the pixel electrode. Since the organic EL film is basically an insulator, the cathode and the gate driver are isolated from each other by forming the organic EL film on the gate driver. Therefore, the above-described problem can be solved.
[0179]
On the other hand, when the cathode electrode is a transparent electrode, the sheet resistance value of the transparent electrode becomes a problem. The transparent electrode has a high resistance, but it is necessary to pass a current at a high current density to the cathode of the organic EL. Therefore, when the cathode electrode is formed of a single layer of ITO film, it becomes heated due to heat generation, or an extreme luminance gradient occurs on the display screen.
[0180]
In order to cope with this problem, a low resistance wiring 92 made of a metal thin film is formed on the surface of the cathode electrode. The low-resistance wiring 92 has the same configuration as the black matrix (BM) of the liquid crystal display panel (chrome or aluminum material with a thickness of 50 nm to 200 nm) and the same position (between pixel electrodes, above the gate driver 12, etc.) It is. However, the function of the organic EL is completely different because it is not necessary to form a BM. The low resistance wiring 92 is not limited to the surface of the transparent electrode 72 but may be formed on the back surface (surface in contact with the organic EL film).
[0181]
FIG. 14 is a configuration diagram of the organic EL module. A control IC 101 and a power supply IC 102 are mounted on the printed circuit board 103. The printed circuit board 103 and the array substrate 49 are electrically connected by a flexible substrate 104. The power supply voltage, current, control signal, and video data are supplied to the source driver 14 and the gate driver 12 of the array substrate 49 through the flexible substrate 104.
[0182]
At this time, the problem is the control signal of the gate driver 12. It is necessary to apply a control signal having an amplitude of at least 5V to the gate driver 12. However, since the power supply voltage of the control IC 101 is 2.5V or 3.3V, the control signal cannot be directly applied to the gate driver 12 from the control IC 101.
[0183]
In response to this problem, the present invention applies a control signal for the gate driver 12 from the power supply IC 102 driven at a high voltage. Since the power supply IC 102 also generates the operating voltage of the gate driver 12, it is a matter of course that a control signal having an optimum amplitude can be generated for the gate driver 12.
[0184]
In FIG. 15, the control signal of the gate driver 12 is generated by the control IC 101, and after the level shift is once performed by the source driver 14, the control signal is applied to the gate driver 12. Since the drive voltage of the source driver 14 is 5 to 8 V, the 3.3 V amplitude control signal output from the control IC 101 can be converted to 5 V amplitude that the gate driver 12 can receive.
[0185]
16 and 17 are explanatory diagrams of the display module device of the present invention. FIG. 17 shows a configuration in which a built-in display memory 151 is provided in the source driver 14. The built-in display memory 151 has a capacity of 8-color display (each color is 1 bit), 256-color display (RG is 3 bits, B is 2 bits), and 4096 colors (RGB is 4 bits each). When the 8-color, 256-color, or 4096-color display is performed and a still image is displayed, the driver controller disposed in the source driver 14 reads the image data in the built-in display memory 151, so that ultra-low power consumption can be realized. . Of course, the built-in display memory 151 may be a multi-color display memory having 260,000 colors or more. Also, the image data in the built-in display memory 151 may be used for moving images.
[0186]
The image data in the built-in display memory 151 may be stored after the error diffusion process or the dither process. By performing error diffusion processing, dither processing, and the like, 260,000 color display data can be converted into 4096 colors, and the capacity of the built-in display memory 151 can be reduced. Error diffusion processing and the like can be performed by the error diffusion controller 141.
[0187]
Note that although 14 is described as a source driver in FIG. 16 and the like, not only a driver, but also a power supply IC 102, a buffer circuit 154 (including circuits such as a shift register), a data conversion circuit, a latch circuit, a command decoder, a shift circuit, The address conversion circuit and various functions or circuits for processing the input from the built-in display memory 151 and outputting the voltage or current to the source signal line are configured. These matters are the same in other embodiments of the present invention.
[0188]
The frame rate is related to the power consumption of the panel module. That is, if the frame rate is increased, the power consumption increases almost in proportion. For mobile phones and the like, it is necessary to reduce power consumption from the standpoint of extending the standby time. On the other hand, in order to increase the display color (increase the number of gradations), the drive frequency of the source driver 14 and the like must be increased. However, it is difficult to increase power consumption due to power consumption problems.
[0189]
In general, in an information display device such as a mobile phone, lower power consumption is given priority over the number of display colors. The power consumption increases because the operating frequency of the circuit that increases the number of display colors increases or the change in the voltage (current) waveform applied to the EL element increases. Therefore, the number of display colors cannot be increased too much. In order to solve this problem, the present invention displays an image by performing error diffusion processing or dither processing on the image data.
[0190]
Although not shown in the cellular phone of the present invention described in FIG. 18, a CCD camera is provided on the back side of the housing. Images and data captured by the CCD camera can be immediately displayed on the display screen 21 of the display panel. The CCD camera image data can be switched by key input from 24 bits (16.7 million colors), 18 bits (260,000 colors), 16 bits (650,000 colors), 12 bits (4096 colors), and 8 bits (256 colors). be able to.
[0191]
When the display data is 12 bits or more, error diffusion processing is performed for display. That is, when the image data from the CCD camera is greater than or equal to the capacity of the built-in display memory 151, error diffusion processing or the like is performed, and image processing is performed so that the number of display colors is less than or equal to the capacity of the built-in display memory 151.
[0192]
Now, the source driver 14 will be described assuming that it has a built-in display memory 151 of 4096 colors (4 bits for each of RGB) and one screen. When the image data sent from the outside of the module is 4096 colors, it is directly stored in the built-in display memory 151 of the source driver 14, the image data is read from the built-in display memory 151, and the image is displayed on the display screen 21.
[0193]
When the image data is 260,000 colors (G: 6 bits, R, B: 5 bits, 16 bits in total), it is temporarily stored in the arithmetic memory 152 of the error diffusion controller 141 as shown in FIGS. 16 and 17, and At the same time, error diffusion or dither processing is performed in the arithmetic circuit 153. By this error diffusion processing or the like, the 16-bit image data is converted into 12 bits which is the number of bits of the built-in display memory 151 and transferred to the source driver 14. The source driver 14 outputs RGB 4-bit (4096 colors) image data and displays the image on the display screen 21.
[0194]
In the configuration of FIG. 17, the error diffusion processing or dither processing method may be changed for each field or frame by using the vertical synchronization signal VD (by changing the processing method using the vertical synchronization signal VD). For example, in the dither processing, the Bayer type is used in the first frame, and the halftone type is used in the next second frame. Thus, by changing and switching the dither processing for each frame, the effect of making dot unevenness associated with error diffusion processing or the like less noticeable is exhibited.
[0195]
Also, processing coefficients such as error diffusion processing may be changed between the first frame and the second frame. Also, processing such as error diffusion processing in the first frame, dither processing in the second frame, and error diffusion processing in the third frame may be combined. Further, a processing method may be selected in which a random number generation circuit is provided and processing is performed for each frame with a random value.
[0196]
If information such as the frame rate is described in the format to be transmitted, the frame rate can be automatically changed by decoding or detecting the described data. In particular, it is preferable to describe whether the transmitted image is a moving image or a still image, and in the case of a moving image, it is preferable to describe the number of frames per second of the moving image. Further, it is preferable to describe the model number of the mobile phone in the transmission packet. In the present specification, although described as a transmission packet, it is not necessary to be a packet. That is, any information may be used as long as information (number of display colors, frame rate, etc.) described in FIG.
[0197]
FIG. 19 shows a transmission format sent to the mobile phone or the like of the present invention. Transmission includes both data to be received and data to be transmitted. That is, the mobile phone may transmit the voice from the handset or the image taken by the CCD camera attached to the mobile phone to another mobile phone or the like. Therefore, the items related to the transmission format described in FIG. 21 and the like apply to both transmission and reception.
[0198]
In the mobile phone of the present invention, data is digitized and transmitted in a packet format. As described in FIGS. 19 and 20, the frame includes a flag part (F), an address part (A), a control part (C), an information part (I), and a frame check sequence (FCS). Become. As shown in FIG. 20, the control unit (C) has three formats: information transfer (I frame), monitoring (S frame), and unnumbered system (U frame).
[0199]
First, the information transfer format is a control field format used when information (data) is transferred, and the information transfer format is the only format having a data field except for a part of the non-numbered format. A frame in this format is called an information frame (I frame).
[0200]
The monitoring format is a format used to perform a data link monitoring control function, that is, to perform information frame reception confirmation, information frame retransmission request, and the like. A frame in this format is called a monitoring frame (S frame).
[0201]
Next, the unnumbered format is a control field format used for performing other data ring control functions, and a frame in this format is called an unnumbered frame (U frame).
[0202]
The terminal and the network manage information frames to be transmitted / received using a transmission sequence number (S) and a reception sequence N (R). Both N (S) and N (R) are composed of 3 bits, and 8 are used as a circulation number from 0 to 7, and the next to 7 has a modulus structure of 0. Accordingly, the modulus in this case is 8, the number of frames that can be continuously transmitted is 7, and no response frame is received.
[0203]
In the data area, 8-bit data indicating the color number data and 8-bit data indicating the frame rate are described. Examples of these are shown in FIGS. 21 (a) and 21 (b). In addition, it is preferable to describe the distinction between still images and moving images in the number of display colors. Further, it is desirable to describe the model name of the mobile phone, the contents of image data to be transmitted / received (natural images such as persons, menu screens), etc. in the packet of FIG. The model that received the data decodes the data, and when it recognizes that it is its own (corresponding model number) data, it automatically changes the display color, frame rate, etc. according to the described contents. Moreover, you may comprise so that the described content may be displayed on the display screen 21 of a display apparatus. The user can see the description (display color, recommended frame rate) on the display screen 21, operate the keys, etc., and manually change to the optimal display state.
[0204]
As an example, in FIG. 21B, the numerical value 3 is described with an example of a frame rate of 80 Hz, but is not limited thereto, and indicates a certain range such as 40 to 60 Hz. Also good. In addition, a mobile phone model or the like may be described in the data area. This is because the performance and the like vary depending on the model, and the need to change the frame rate also occurs. It is also preferable to describe information such as whether the image is a comic or advertisement (CM). In addition, information such as a viewing fee and a packet length may be described in the packet. This is because the user can check the viewing fee and determine whether to receive information. In addition, it is preferable that data indicating whether or not the image data has been subjected to error diffusion processing is also described.
[0205]
Further, information such as an image processing method (type of error diffusion processing, dither processing, etc., type of weighting function and its data, gamma coefficient, etc.), model number, etc. may be described. In addition, if information such as whether the image data was taken with a CCD, JPEG data, its resolution, MPEG data, or BITMAP data is described, the data is decoded or detected based on this, and automatic The received mobile phone can be changed to an optimum state.
[0206]
Of course, it is preferable to describe whether the transmitted image is a moving image or a still image, and in the case of a moving image, it is preferable to describe the number of frames per second of the moving image. It is also preferable to describe information such as the number of playback frames / second recommended by the receiving terminal.
[0207]
The above matters are the same even when the transmission packet is transmission. Further, although described in this specification as a transmission packet, it need not be a packet. In other words, any data may be used as long as information described in FIG.
[0208]
It is preferable to add a function to the error diffusion processing controller 141 to perform inverse error diffusion processing on the data sent after being subjected to error processing, return to the original data, and then perform error diffusion processing again. The presence / absence of error diffusion processing is placed in the packet data of FIG. Also, data necessary for inverse error diffusion processing such as error diffusion (including dithering) processing method and format is also stored.
[0209]
The reverse error diffusion process is performed because the correction of the gamma curve can be realized in the process of the error diffusion process. There are cases where the gamma curve of the EL display device or the like that has received the data and the transmitted gamma curve are not adapted, or the transmitted data is image data that has already undergone processing such as error diffusion. In order to cope with this situation, reverse error diffusion processing is performed and converted to original data so as not to be affected by gamma curve correction. Thereafter, error diffusion processing is performed by the received EL display device or the like, and error diffusion processing or the like is performed so as to obtain an optimal gamma curve for the reception display panel and an optimal error diffusion processing.
[0210]
In addition, when it is desired to switch the frame rate depending on the display color, a user button may be arranged on a device such as a mobile phone so that the display color can be switched using the button or the like.
[0211]
FIG. 18 is a plan view of a mobile phone as an example of an information terminal device. An antenna 191, a numeric keypad 192, and the like are attached to the housing 193. Reference numeral 194 denotes a display color switching key or a power on / off / frame rate switching key.
[0212]
An internal circuit block of a mobile phone or the like is shown in FIG. The circuit is mainly composed of blocks such as an up-converter 205 and a down-converter 204, a demultiplexer 201, and an LO buffer 203.
[0213]
If the key 194 is pressed once, the display color is set to the 8-color mode, and if the same key 194 is pressed, the display color is set to the 256 color mode, and if the same key 194 is pressed further, the display color is set to the 4096 color mode. But you can. The key is a toggle switch that changes the display color mode each time it is pressed. In addition, you may provide the change key with respect to a display color separately. In this case, there are three (or more) keys 194.
[0214]
The key 194 may be a push switch, a mechanical switch such as a slide switch, or may be switched by voice recognition or the like. For example, the color displayed on the display screen 21 of the display panel by voice input of 4096 colors to the handset, or voice input to the handset as “high quality display”, “256 color mode” or “low display color mode” Is configured to change. This can be easily realized by adopting the current speech recognition technology.
[0215]
The display color may be switched by an electrically switched switch or a touch panel that is selected by touching a menu displayed on the display screen 21 of the display panel. Further, it may be configured to be switched by the number of times the switch is pressed, or to be switched by rotation or direction like a click ball.
[0216]
Although 194 is a display color switching key, it may be a key for switching a frame rate. Moreover, it is good also as a key etc. which switch a moving image and a still image. A plurality of requirements such as a moving image, a still image, and a frame rate may be switched at the same time. Alternatively, the frame rate may be changed gradually (continuously) as long as the pressure is kept pressed. This case can be realized by making the resistor R of the capacitor C and the resistor R constituting the oscillator a variable resistor or an electronic volume. The capacitor can be realized by using a trimmer capacitor. Alternatively, a plurality of capacitors may be formed on the semiconductor chip, one or more capacitors may be selected, and these may be connected in parallel in a circuit.
[0217]
The technical idea of switching the frame rate depending on the display color is not limited to mobile phones, but can be widely applied to devices having display screens such as palmtop computers, laptop computers, desktop computers, and portable watches. it can. Further, the present invention is not limited to a liquid crystal display device, and can be applied to a liquid crystal display panel, an organic EL panel, a TFT panel, a PLZT panel, and a CRT.
[0218]
The technical idea described in the embodiments of the present invention can be applied to a video camera, a liquid crystal projector, a stereoscopic television, a projection television, and the like. The present invention can also be applied to a viewfinder, a mobile phone monitor, a PHS, a portable information terminal and its monitor, a digital camera and its monitor. It can also be applied to electrophotographic systems, head-mounted displays, direct-view monitor displays, notebook personal computers, video cameras, and electronic still cameras. It can also be applied to monitors of automatic cash drawers, public telephones, videophones, personal computers, liquid crystal watches, and display devices thereof. Furthermore, it goes without saying that the present invention can be applied to and applied to liquid crystal display monitors for home appliances, pocket game devices and their monitors, backlights for display panels, and the like.
[0219]
【The invention's effect】
As described above, the present invention eliminates the need for a current supply line, which is a factor in reducing the aperture ratio and yield, thereby increasing the aperture ratio and preventing the occurrence of line defects due to interlayer shorts and shorts in layers. Yield can be obtained. In addition, it is possible to provide an active matrix drive type EL display element that is easy to manufacture, does not break down the EL structure, has high reliability, and is low in cost.
[0220]
In addition, the display panel, the display device, and the like of the present invention exhibit characteristic effects according to their respective configurations such as high image quality, low power consumption, low cost, and high luminance.
[0221]
Note that if the present invention is used, an information display device with low power consumption can be configured, and power is not consumed. Moreover, since it can be reduced in size and weight, resources are not consumed. Therefore, it is friendly to the global environment and space environment.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a display device of the present invention.
FIG. 2 is a cross-sectional view of the display device of the present invention.
FIG. 3 is a cross-sectional view of the display device of the present invention.
FIG. 4 is a cross-sectional view of the display device of the present invention.
FIG. 5 is a circuit configuration diagram of a display panel of the present invention.
FIG. 6 is an explanatory diagram of a display panel according to the present invention.
FIG. 7 is an explanatory diagram of an information display device of the present invention.
FIG. 8 is an explanatory diagram of a display panel according to the present invention.
FIG. 9 is an explanatory diagram of a display panel according to the present invention.
FIG. 10 is a circuit configuration diagram of a display device of the present invention.
FIG. 11 is an explanatory diagram of a display device of the present invention.
FIG. 12 is an explanatory diagram of a display device of the present invention.
FIG. 13 is a cross-sectional view of a display device of the present invention.
FIG. 14 is a configuration diagram of a display device of the present invention.
FIG. 15 is a configuration diagram of a display device of the present invention.
FIG. 16 is an explanatory diagram of a display device of the present invention.
FIG. 17 is an explanatory diagram of a display device of the present invention.
FIG. 18 is a plan view of the information display device of the present invention.
FIG. 19 is an explanatory diagram of a data transmission method of the display device of the present invention.
FIG. 20 is an explanatory diagram of a data transmission method of the display device of the present invention.
FIG. 21 is an explanatory diagram of a data transmission method of the display device of the present invention.
FIG. 22 is a circuit configuration diagram of a conventional display panel.
[Explanation of symbols]
11 TFT
12 Gate driver
14 Source driver
15 EL element
16 pixels
17 Gate signal line
18 Source signal line
19 Capacitor
20 Current supply line
21 Display screen
41 Sealing lid
43 recess
44 Convex
45 Sealant
46 Reflective film
47 Organic EL layer
48 Transparent electrode
49 Array substrate
50 λ / 4 plate
51 Cathode wiring
52 Contact hole
53 Cathode electrode
54 Polarizing plate
55 Desiccant
61,62 connection terminal
63 Anode wiring
71 Smoothing film
72 Transparent electrode
73 Sealing film
74 circularly polarizing plate
81 Edge protection film
91 Shading film
92 Low resistance wiring
101 Control IC
102 Power IC
103 Printed circuit board
104 Flexible substrate
105 Data signal
141 Error diffusion controller
151 Built-in display memory
152 arithmetic memory
153 arithmetic circuit
154 Buffer circuit
191 Antenna
192 numeric keypad
193 housing
194 key
201 Deplexa
202 LNA
203 LO buffer
204 Downconverter
205 Upconverter
206 PA pre-driver
207 PA

Claims (10)

ＥＬ素子を有する画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、
前記画素に印加する映像信号を出力するソースドライバ回路と、
前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
ゲートドライバ回路と、
前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達するゲート信号線とを具備し、
前記表示画面には、第１の色で発光する第１のＥＬ素子と、第２の色で発光する第２のＥＬ素子がマトリックス状に形成され、
前記第１のＥＬ素子のアノード電極と、前記第２のＥＬ素子のアノード電極には異なる電圧が印加できるように構成され、
前記第１のＥＬ素子および前記第２のＥＬ素子のカソード電極は光透過性を有する電極であり、
前記光透過性を有する電極と電気的に接続され、かつ前記画素の形状に対応して形成された金属薄膜を有することを特徴とするＥＬ表示パネル。An active matrix EL display device having a display screen in which pixels having EL elements are arranged in a matrix,
A source driver circuit that outputs a video signal applied to the pixel;
A source signal line for transmitting the video signal output by the source driver circuit;
A gate driver circuit;
A gate signal line for transmitting a selection voltage for selecting the pixel or a non-selection voltage for deselecting the pixel,
On the display screen, a first EL element that emits light of a first color and a second EL element that emits light of a second color are formed in a matrix,
A different voltage can be applied to the anode electrode of the first EL element and the anode electrode of the second EL element,
The cathode electrodes of the first EL element and the second EL element are electrodes having optical transparency,
An EL display panel comprising a metal thin film electrically connected to the light-transmissive electrode and formed corresponding to the shape of the pixel. ＥＬ素子を有する画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、
前記画素に印加する映像信号を出力するソースドライバ回路と、
前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
ゲートドライバ回路と、
前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達するゲート信号線とを具備し、
前記表示画面には、第１の色で発光する第１のＥＬ素子と、第２の色で発光する第２のＥＬ素子と、第３の色で発光する第３のＥＬ素子とが、マトリックス状に形成され、
前記第１のＥＬ素子のアノード電極、前記第２のＥＬ素子のアノード電極、および前記第３のＥＬ素子のアノード電極のうち、少なくとも２色の前記ＥＬ素子の前記アノード電極には同じ電位を印加し、他の１色の前記ＥＬ素子の前記アノード電極には前記電位とは異なる電位が印加できるように構成され、
前記第１のＥＬ素子、前記第２のＥＬ素子および前記第３のＥＬ素子のカソード電極は光透過性を有する電極であり、
前記光透過性を有する電極と電気的に接続され、かつ前記画素の形状に対応して形成された金属薄膜を有することを特徴とするＥＬ表示パネル。An active matrix EL display device having a display screen in which pixels having EL elements are arranged in a matrix,
A source driver circuit that outputs a video signal applied to the pixel;
A source signal line for transmitting the video signal output by the source driver circuit;
A gate driver circuit;
A gate signal line for transmitting a selection voltage for selecting the pixel or a non-selection voltage for deselecting the pixel,
The display screen includes a first EL element that emits light of a first color, a second EL element that emits light of a second color, and a third EL element that emits light of a third color. Formed into a shape,
The same potential is applied to the anode electrode of at least two colors of the anode electrode of the first EL element, the anode electrode of the second EL element, and the anode electrode of the third EL element. And, it is configured such that a potential different from the potential can be applied to the anode electrode of the EL element of the other one color,
The cathode electrodes of the first EL element, the second EL element, and the third EL element are light transmissive electrodes,
An EL display panel comprising a metal thin film electrically connected to the light-transmissive electrode and formed corresponding to the shape of the pixel. 封止基板を更に具備し、
前記ＥＬ素子はアレイ基板に形成され、
前記アレイ基板の表示画面の外周部に第１の凹凸が形成され、
前記封止基板において、前記第１の凹凸に対応する位置に第２の凹凸が形成され、
前記第１の凹凸と前記第２の凹凸の周期が略一致し、
前記第１の凹凸と前記第２の凹凸間にシール樹脂が配置されていることを特徴とする請求項１または請求項２記載のＥＬ表示パネル。Further comprising a sealing substrate,
The EL element is formed on an array substrate,
First irregularities are formed on the outer periphery of the display screen of the array substrate,
In the sealing substrate, second irregularities are formed at positions corresponding to the first irregularities,
The period of the first unevenness and the second unevenness substantially match,
3. The EL display panel according to claim 1, wherein a seal resin is disposed between the first unevenness and the second unevenness. 前記ゲートドライバ回路のシフトレジスタの出力と前記ゲート信号線間に複数のインバータ回路が直列に形成され、
前記シストレジスタに近いインバータ回路の次数を１、前記表示画面に近いインバータ回路の次数をＮ（Ｎ段目）とし、および、
前記インバータ回路を構成するトランジスタのチャンネル幅をＷ、チャンネル長をＬとし、インバータ回路の段数をｎとした時、
０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）≦０．７５
の関係を満たすことを特徴とする請求項１または請求項２記載のＥＬ表示パネル。A plurality of inverter circuits are formed in series between the output of the shift register of the gate driver circuit and the gate signal line,
The order of the inverter circuit close to the cyst register is 1, the order of the inverter circuit close to the display screen is N (Nth stage), and
When the channel width of the transistors constituting the inverter circuit is W, the channel length is L, and the number of stages of the inverter circuit is n,
0.25 ≦ (Wn−1 / Ln−1) / (Wn / Ln) ≦ 0.75
The EL display panel according to claim 1, wherein the relationship is satisfied. 前記ゲートドライバ回路の上層に、前記金属薄膜が形成されていることを特徴とする
請求項１または請求項２記載のＥＬ表示パネル。3. The EL display panel according to claim 1, wherein the metal thin film is formed on an upper layer of the gate driver circuit. 前記画素のそれぞれは、
前記ＥＬ素子に流す電流を制御する駆動薄膜トランジスタと、
前記駆動薄膜トランジスタのゲート端子と他の端子間を短絡する第１のスイッチング薄膜トランジスタと、
前記駆動薄膜トランジスタからの電流を、前記ＥＬ素子に流す経路を構成する第２のスイッチング薄膜トランジスタから構成され、
前記第１のスイッチング薄膜トランジスタは、マルチゲート構造であることを特徴とする請求項１または請求項２記載のＥＬ表示パネル。Each of the pixels
A driving thin film transistor for controlling a current flowing through the EL element;
A first switching thin film transistor that short-circuits between the gate terminal of the driving thin film transistor and another terminal;
A second switching thin film transistor that constitutes a path for flowing current from the driving thin film transistor to the EL element;
3. The EL display panel according to claim 1, wherein the first switching thin film transistor has a multi-gate structure. ＥＬ素子のカソード電極またはアノード電極は、表面が粗面化されていることを特徴とする請求項１または請求項２のいずれかに記載のＥＬ表示パネル。  The EL display panel according to claim 1, wherein a surface of the cathode electrode or the anode electrode of the EL element is roughened. 前記ゲートドライバ回路と、前記画素のうち、少なくとも一方の下層に、遮光膜が形成されていることを特徴とする請求項１または請求項２記載のＥＬ表示パネル。  The EL display panel according to claim 1, wherein a light shielding film is formed in at least one lower layer of the gate driver circuit and the pixel. 前記画素のそれぞれに、
前記ＥＬ素子に流す電流を制御する駆動薄膜トランジスタと、
前記駆動薄膜トランジスタのゲート端子と他の端子間を短絡する第１のスイッチング薄膜トランジスタとが構成され、
前記駆動薄膜トランジスタおよび前記第１のスイッチング薄膜トランジスタは、Ｐチャンネルトランジスタであることを特徴とする請求項１または請求項２記載のＥＬ表示パネル。For each of the pixels,
A driving thin film transistor for controlling a current flowing through the EL element;
A first switching thin film transistor configured to short-circuit between the gate terminal of the driving thin film transistor and another terminal;
3. The EL display panel according to claim 1, wherein the driving thin film transistor and the first switching thin film transistor are P-channel transistors. 前記ゲートドライバ回路への制御信号は、前記ソースドライバ回路でレベルシフトされて、前記ゲートドライバ回路に印加されることを特徴とする請求項１または請求項２記載のＥＬ表示パネル。  3. The EL display panel according to claim 1, wherein the control signal to the gate driver circuit is level-shifted by the source driver circuit and applied to the gate driver circuit.
JP2001254300A 2001-08-24 2001-08-24 Display panel and information display device using the same Expired - Lifetime JP4887585B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001254300A JP4887585B2 (en) 2001-08-24 2001-08-24 Display panel and information display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001254300A JP4887585B2 (en) 2001-08-24 2001-08-24 Display panel and information display device using the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011126968A Division JP5316590B2 (en) 2011-06-07 2011-06-07 EL display device

Publications (3)

Publication Number Publication Date
JP2003066868A JP2003066868A (en) 2003-03-05
JP2003066868A5 JP2003066868A5 (en) 2008-07-17
JP4887585B2 true JP4887585B2 (en) 2012-02-29

Family

ID=19082478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001254300A Expired - Lifetime JP4887585B2 (en) 2001-08-24 2001-08-24 Display panel and information display device using the same

Country Status (1)

Country Link
JP (1) JP4887585B2 (en)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720069B2 (en) 2002-04-18 2011-07-13 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4301217B2 (en) * 2002-06-07 2009-07-22 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4530083B2 (en) * 2002-06-07 2010-08-25 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP3791618B2 (en) * 2003-02-20 2006-06-28 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP3906930B2 (en) * 2003-02-20 2007-04-18 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP4586997B2 (en) * 2003-02-20 2010-11-24 セイコーエプソン株式会社 Electro-optic device
JP3945525B2 (en) * 2003-02-20 2007-07-18 セイコーエプソン株式会社 Electro-optic device
JP4492066B2 (en) * 2003-08-27 2010-06-30 セイコーエプソン株式会社 Electro-optical device and electronic apparatus using the same
JP4492065B2 (en) * 2003-08-27 2010-06-30 セイコーエプソン株式会社 Electro-optical device and electronic apparatus using the same
CA2443206A1 (en) * 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP4148182B2 (en) 2004-05-17 2008-09-10 ソニー株式会社 Display device
US8378930B2 (en) 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
JP2005338592A (en) * 2004-05-28 2005-12-08 Sony Corp Display device
JP2006039039A (en) * 2004-07-23 2006-02-09 Tohoku Pioneer Corp Drive unit and drive method of self-luminous display panel and electronic equipment comprising drive unit
JP2008226859A (en) * 2004-10-22 2008-09-25 Seiko Epson Corp Method of manufacturing organic electroluminescent device and organic electroluminescent device
JP4600084B2 (en) * 2005-02-28 2010-12-15 セイコーエプソン株式会社 ORGANIC ELECTROLUMINESCENT DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP4229075B2 (en) 2005-03-07 2009-02-25 セイコーエプソン株式会社 Organic electroluminescence device and electronic device
KR101424794B1 (en) 2006-01-07 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, and display device and electronic device having the same
JP5116277B2 (en) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 Semiconductor device, display device, liquid crystal display device, display module, and electronic apparatus
KR100886902B1 (en) 2007-12-06 2009-03-05 한국전자통신연구원 Plate lighting device using oled with common pole for each color and method for fabricating the same
JP2009224595A (en) 2008-03-17 2009-10-01 Fujifilm Corp Organic electroluminescent display device and method of producing the same
KR101943589B1 (en) * 2008-11-12 2019-01-30 삼성디스플레이 주식회사 Display device
KR101113451B1 (en) 2009-12-01 2012-02-29 삼성모바일디스플레이주식회사 Organic Light Emitting Display device
KR20110101980A (en) 2010-03-10 2011-09-16 삼성모바일디스플레이주식회사 Organic light emitting display device and manufacturing method thereof
JP6220497B2 (en) * 2011-06-09 2017-10-25 株式会社半導体エネルギー研究所 Light emitting device
DE102012214411B4 (en) 2012-08-14 2022-05-25 Osram Oled Gmbh DEVICE AND METHOD FOR MAKING HERMETICALLY TIGHT CAVITIES
US9824623B2 (en) 2013-06-13 2017-11-21 Konica Minolta, Inc. Method for driving organic electroluminescent element
JP5771724B2 (en) * 2014-05-14 2015-09-02 株式会社半導体エネルギー研究所 Semiconductor device and display device
JP6620260B1 (en) * 2019-07-11 2019-12-11 株式会社半導体エネルギー研究所 Semiconductor device and electronic equipment
CN114265524B (en) * 2021-12-17 2023-08-22 武汉华星光电半导体显示技术有限公司 Display panel
CN115802821B (en) * 2022-12-23 2024-01-12 惠科股份有限公司 Display panel, manufacturing method thereof and repairing method of display panel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333131A (en) * 1996-12-17 1998-12-18 Matsushita Electric Ind Co Ltd Display panel, manufacture of display panel, driving method for display panel, defect correcting method for display panel, and display device using display panel
EP0978114A4 (en) * 1997-04-23 2003-03-19 Sarnoff Corp Active matrix light emitting diode pixel structure and method
JP3755252B2 (en) * 1997-08-21 2006-03-15 三菱化学株式会社 Organic electroluminescent device and manufacturing method thereof
JP3552150B2 (en) * 1998-04-23 2004-08-11 パイオニア株式会社 Color display
JP4126909B2 (en) * 1999-07-14 2008-07-30 ソニー株式会社 Current drive circuit, display device using the same, pixel circuit, and drive method
JP4472073B2 (en) * 1999-09-03 2010-06-02 株式会社半導体エネルギー研究所 Display device and manufacturing method thereof
JP2001143867A (en) * 1999-11-18 2001-05-25 Nec Corp Organic el driving circuit
JP2002304155A (en) * 2001-01-29 2002-10-18 Semiconductor Energy Lab Co Ltd Light-emitting device

Also Published As

Publication number Publication date
JP2003066868A (en) 2003-03-05

Similar Documents

Publication Publication Date Title
JP4887585B2 (en) Display panel and information display device using the same
JP6739508B2 (en) EL display device, personal digital assistant
JP4251801B2 (en) EL display device and driving method of EL display device
US8242683B2 (en) Electronic display including a light-emitting element and a color filter sandwiched between two polarizers
JP2003122303A (en) El display panel and display device using the same, and its driving method
TWI585731B (en) Semiconductor device
JP2019061256A (en) Light-emitting device
US7612753B2 (en) Display device and method for fabricating the same
TWI467541B (en) Display device and driving method of the same
JP5183838B2 (en) Light emitting device
JP2003150109A (en) Method for driving el display device and el display device and its manufacturing method, and information display device
KR101238721B1 (en) Display device and manufacturing method of the same
JP2003150104A (en) Method for driving el display device, and el display device and information display device
JP5764185B2 (en) EL display device
JP2004117921A (en) Electroluminescence display device and method for driving electroluminescence display device
JP5316590B2 (en) EL display device
JP2003066865A (en) Display substrate, and method and device for its inspection
JP4071535B2 (en) EL display device
JP2003330413A (en) El display panel and driver ic
JP2013068964A (en) El display device
JP2008146051A (en) El display device
JP2009151315A (en) El display device
JP2003332910A (en) Driver circuit and el (electro-luminescence) display device using the same
JP2008146093A (en) El display panel and display device using the same, and method of driving the same
JP2006285268A (en) El display panel and display device using the same, and its drive method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080714

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R151 Written notification of patent or utility model registration

Ref document number: 4887585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term