JP4887313B2 - 複雑な非線形データの転送制御システム - Google Patents
複雑な非線形データの転送制御システム Download PDFInfo
- Publication number
- JP4887313B2 JP4887313B2 JP2008034289A JP2008034289A JP4887313B2 JP 4887313 B2 JP4887313 B2 JP 4887313B2 JP 2008034289 A JP2008034289 A JP 2008034289A JP 2008034289 A JP2008034289 A JP 2008034289A JP 4887313 B2 JP4887313 B2 JP 4887313B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory access
- control data
- control
- direct memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 39
- 230000004044 response Effects 0.000 claims description 30
- 230000002093 peripheral effect Effects 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Description
本発明の分野は、データ処理に関するものであって、更に詳細には、ダイレクト・メモリ・アクセス・コントローラを使用したデータ転送の制御に関する。
メモリと周辺機器間のように異なる機能ユニット間で、プロセッサを使用する必要なく、従ってそれをインタラプトすることなしにデータ・アクセスを制御するために、ダイレクト・メモリ・アクセス・コントローラ、すなわちＤＭＡＣを備えることが知られている。
ＤＭＡコントローラは、複数の周辺機器とメモリ間でデータ転送を制御する。特別なデータ転送を制御するために、ダイレクト・メモリ・アクセス・コントローラは、データの初期の発信元アドレス、宛先アドレス、例えば１ワードすなわち３２ビットなど転送幅および例えば３０７２バイトなど転送サイズを必要とする。これらは、ＤＭＡコントローラ自身に記憶させることができる。しかし、ＤＭＡコントローラが非常に多数の周辺機器のメモリ・アクセスを制御する場合、この情報をそれら周辺機器又はチャネルの各々に記憶させる必要がある。このことは、大量の記憶を必要とし、ＤＭＡコントローラのゲート・カウントを増やすことになる。この問題に対処する１つの既存の方法は、各チャネルに関する制御情報をメモリに記憶させて、ＤＭＡコントローラには、それへのポインタだけを記憶させるものである。これは、各チャネルについて１つのポインタであるか、あるいは、ベース・アドレスへのポインタでよく、各種のチャネルに関する制御情報は、このアドレスから既知のオフセットだけ離れた場所に記憶されることになる。これは、データ転送が各チャネルについて連続的な線形転送の場合はよいが、しかし、これがスキャッタ（ｓｃａｔｔｅｒ）／ギャザ（ｇａｔｈｅｒ）転送のように、データがいくつかの宛先に送られたり、いくつかの発信元から取り出されたりする場合のようにバラバラなケースでは、転送と転送の間に制御データを更新する必要が生まれ、これをプロセッサが行わなければならない。
この問題に対処する１つに既存の方法は、リンク・リスト（ｌｉｎｋｅｄ ｌｉｓｔ）を使用するものである（例えば、ＡＲＭによって製造され、ｈｔｔｐ：／／ｗｗｗ．ａｒｍ．ｃｏｍ／ｐｄｆｓ／ＤＤＩ０１９６Ｇ＿ｄｍａｃ＿ｐｌ０８０＿ｒ１ｐ３＿ｔｒｍ．ｐｄｆに見出される出版物に詳細があるＰＬ０８ｘ型ＤＭＡＣを参照）。このような構成では、ＤＭＡＣ内に各チャネルに関するレジスタがあって、それがこのチャネルに対するリンク・リストを指している。各リンク・リストは、データの１ブロックの転送を制御し、次にオプションとして、ＤＡＭオペレーションを継続するために別のリンク・リストをロードするか、あるいは、ＤＭＡストリームを停止させる。このように、第１のリンク・リストのアドレスは、転送すべきデータの第１のブロック、転送すべき次のブロックを定義する次のリンク・リストを記憶するこのデータ・ブロックの最後のアドレス等々を定義し、最後には、次のリンク・リスト・アドレスがデータ転送の停止を意味する００を記憶するアドレスを記憶する。これは、バラバラなデータ転送を実行する効率的なやり方であるが、リンク・リスト・ポインタを記憶するために、ＤＭＡコントローラ内に各チャネルについて１つのレジスタを必要とする。
プロセッサをインタラプトする必要なく、またＤＭＡコントローラに関するゲート・カウントを小さく保ったままでバラバラなデータ転送を実行する柔軟性を有することが望ましい。
本発明の第１の態様は、複数のデータ発信元と複数のデータ宛先との間でデータ転送を制御するダイレクト・メモリ・アクセス・コントローラを提供し、前記複数のデータ発信元およびデータ宛先は、複数のチャネルを介して前記ダイレクト・メモリ・アクセス・コントローラと交信し、前記ダイレクト・メモリ・アクセス・コントローラは、更にメモリおよびプロセッサと交信しており、前記メモリは、前記複数のチャネルの各々および前記プロセッサに対して２組の制御データを記憶するように適応している。前記ダイレクト・メモリ・アクセス・コントローラは、前記複数のチャネルの１つ又は前記プロセッサから受信するデータ転送要求に応答して、前記メモリに記憶された前記対応する制御データの１組にアクセスし、前記ダイレクト・メモリ・アクセスは、前記アクセスされた制御データに依存して、要求される前記データ転送の少なくとも一部を実行する。
ＤＭＡコントローラによって実行されるメモリ・アクセスを制御する制御データをＤＭＡコントローラに付随するメモリ内に記憶された形で提供することは、ＤＭＡコントローラ内に記憶すべきデータ量を減らし、従ってそれのゲート・カウントも減らす。ＤＭＡコントローラがオンであるがまだアクティブでない場合が多いことから、このことは、有利であり、また少数のゲート・カウントを有することは、電力消費も改善する。このように、データ転送要求が受信されると対応する制御データへのアクセスが必要となり、このことによってこのデータがＤＭＡコントローラ自身に記憶される場合よりも大きい電力が消費されるものの、このようなことがそれほど頻繁に発生するわけではないことから、小型のＤＭＡコントローラによって節電する場合と比べて、その支払うべきコストは、一般に小さい。更に、各チャネルおよびプロセッサに対して２組の制御データを備えることは、各々のデータ転送要求に対して実質的に実施できる可能なデータ転送が２つ存在することを意味する。これは、プロセッサ介入の必要なしに複雑な非線形のデータ転送シーケンスを実行することを可能にする。
いくつかの実施の形態で、前記ダイレクト・メモリ・アクセス・コントローラは、前記１組の制御データによって制御される前記データ転送の一部の完了に続いて、前記２組の制御データの他方にアクセスして前記データ転送の別の一部の転送を制御するように適応している。
この２組の制御データは、単一のデータ転送要求の間に使用することができ、メモリ・アクセス・コントローラは、これらの制御データの１組によって制御される部分の完了に続いて、これらの間の切り替えを自動的に実行する。
他の実施の形態で、前記ダイレクト・メモリ・アクセス・コントローラは、前記１組の制御データに依存して前記データ転送のすべてを実行し、また同じチャネル又はプロセッサからの後続のデータ転送要求に応答して前記２組の制御データの他方にアクセスするように適応する。
１組の制御データの制御下でデータ転送全体が実行されることもある。また、別のデータ転送要求が受信されると、他方の制御データ組が使用される。これに関して注意すべきことは、１つのデータ転送は、１つのデータ転送要求に応答して転送されるデータを含むと考えられることである。すなわち、先の実施の形態で、１つのデータ転送は、いくつかの部分に分けて実行され、その各々が異なる制御データによって制御されていたが、この実施の形態では、これが１組の制御データによってデータ転送される。両方のケースで、これは、１つの特別な要求に応答してデータ転送される。
いくつかの実施の形態で、前記ダイレクト・メモリ・アクセス・コントローラは、１つのレジスタを含み、前記レジスタは、前記制御データの記憶に関するベース・アドレスを記憶するように適応して、制御データの各組は、前記ベース・アドレスに依存してアドレス指定できる。
制御データをメモリに記憶させることによって、ダイレクト・メモリ・アクセス・コントローラが必要とするデータ量が減る。特に、制御データのベース・アドレスが１つのレジスタに記憶させれば、制御データの異なる組の各々を記憶させる場所を計算するためにＤＭＡコントローラが必要とするものは、もしそれらが既知の配置で記憶されることになっていれば、これだけでよい。
いくつかの実施の形態で、前記ダイレクト・メモリ・アクセス・コントローラは、前記複数のチャネルの各々およびプロセッサについて１つのインジケータ記憶（ｉｎｄｉｃａｔｏｒ ｓｔｏｒｅ）を含み、前記インジケータ記憶は、前記２組の制御データのどちらにアクセスすべきかを指すインジケータ・ビットを含み、前記ダイレクト・メモリ・アクセス・コントローラは、前記１組の制御データによって制御される前記データ転送の少なくとも一部の完了に続いて、前記インジケータ・ビットをトグルさせるように適応している。
どの制御データを使用するかをＤＭＡコントローラが知る便利な方法は、１ビットを記憶するインジケータ記憶を利用するものである。これは、制御データの１組によって制御されるデータ転送の完了に続いてトグルされ、それによって次のデータ・アクセスでは、制御データの他方が自動的に使用される。次のデータ・アクセスは、データ転送の一部であるか、あるいは、それは、新しいデータ転送である。
いくつかの実施の形態で、前記制御データは、前記データの発信元を指す発信元ポインタ、前記データの宛先を指す宛先ポインタおよび前記データ転送のタイプを示すタイプ・データ（ｔｙｐｅ ｄａｔａ）を含む。
制御データには、複数のものが含まれ、いくつかの実施の形態では、データ転送のタイプを示す情報が含まれる。これは、データ転送要求にコントローラがどのように反応するか、また特別な場合であろうとなかろうと、それが２組の制御データをどのように使用するかを決定する情報である。
いくつかの実施の形態で、前記ダイレクト・メモリ・アクセス・コントローラは、制御データの前記１組によって制御されるデータ転送の完了に応答して、制御データの前記１組を更新するように要求するインタラプトを前記プロセッサに対して発行し、また前記後続のデータ転送要求に応答して、制御データの前記他方の組にアクセスし、また制御データの前記他の組によって制御される別のデータ転送を実行し、また前記別のデータ転送の完了に続いて、制御データの前記他の組を更新するように要求するインタラプトを前記プロセッサに対して発行し、また同じチャネル又はプロセッサからの別のデータ転送要求に応答して、制御データの前記１組に、もしそれが更新されていればアクセスして、制御データの前記１組の制御下で前記別のデータ転送を開始し、またもし制御データの前記１組が更新されていないことが検出されれば、前記別のデータ転送を保留させる。
本発明の実施の形態が取り扱うバラバラなデータ転送の１つの特別なタイプは、ピンポン（ｐｉｎｇ ｐｏｎｇ）データ転送である。このケースで、制御データの１組によって制御されるデータ転送に続いて、ＤＭＡコントローラは、この制御データを更新するように要求するインタラプトをプロセッサに対して発行する。これは、次に、このチャネルを使用して、制御データの他方の組を用いて別のデータ転送要求を実行できる。もしこの転送の間に、プロセッサが制御データの第１の組を更新することができれば、別の転送要求に続いて、新しい更新された制御データを使用できる。このようにして、ＤＭＡコントローラは、多くの異なるデータ転送を連続して制御できる。
いくつかの実施の形態で、前記ダイレクト・メモリ・アクセス・コントローラは、制御データの前記１組によって制御されるデータ転送の完了に応答して、制御データの前記１組を無効であるとマークし、更に無効とマークされた制御データの前記１組を更新し次に有効としてマークするように要求するインタラプトを前記プロセッサに対して発行し、また前記別のデータ転送の完了に続いて、制御データの前記他方の組を無効としてマークし、制御データの前記他方の組を更新して有効としてマークするように要求するインタラプトを前記プロセッサに対して発行し、それが有効又は無効のいずれにマークされるかに依存して、制御データの前記１組が更新されたかどうかを検出する。
制御データを再び使用する前に、それが更新されたかどうかを決定する方法は、多く存在するが、１つの簡単で効率的な方法は、使用後にその制御データを無効としてマークし、一旦それが更新されれば有効としてマークするものである。これは、従って制御データが準備できているかどうかをＤＭＡコントローラが知る直接的な方法である。もし準備ができていなければ、それは、そのデータ転送を保留させる。
いくつかの実施の形態で、制御データの前記１組によって制御される前記データ転送の前記部分には、制御データの前記他方の組の上書きが含まれ、前記データ転送の前記別の部分は、制御データの前記更新された他方の組によって制御され、それによって、前記ダイレクト・メモリ・アクセス・コントローラは、プロセッサ介入を要求することなく、更新された制御データを使用してデータ転送シーケンスを実行するように適応する。
本発明の実施の形態は、またメモリ・スキャッタ・ギャザ（ｍｅｍｏｒｙ ｓｃａｔｔｅｒ ｇａｔｈｅｒ）データ転送に特に適している。これには、制御データの他方の組を更新するために、制御データの１組を使用するメモリ・アクセス・コントローラが関与する。このように、プロセッサ介入の必要なしに、複数の異なるアドレスに対して複数のデータ転送を行うことができる。すなわち、プロセッサをインタラプトする必要なしに、バラバラなデータ転送が行われる。
いくつかの実施の形態で、制御データの前記更新された他方の組によって制御される前記データ転送の前記別の部分の１つは、前記１組の制御データの上書きを含み、それによって、前記ダイレクト・メモリ・アクセス・コントローラは、プロセッサ介入なしに、上限のない複数のデータ転送を実行するように適応する。
制御データの組の１つが他方の組を更新すると、その発生回数は、第１のデータ転送のデータ転送サイズによって限定される。しかし、もし制御データの他方の組が、一定数のデータ転送に続いて、制御データの前記１組を上書きすることができれば、これは、チャネル制御データを記憶するために割り当てられたメモリのサイズによってのみ限定される。
いくつかの実施の形態で、前記ダイレクト・メモリ・アクセス・コントローラは、前記プロセッサが前記チャネルをディセーブルするか、前記データ転送が完了するまで、制御データの前記１組および制御データの前記他方の組によって制御される後続のデータ転送を連続して実行するように適応する。
このデータ転送は、それが完了するか、あるいは、プロセッサがチャネルをディセーブルするかのいずれかによって停止される。
いくつかの実施の形態で、前記ダイレクト・メモリ・アクセス・コントローラは、別のデータ要求に応答して、制御データの前記１組にアクセスし、制御データの前記１組の制御下で別のデータ転送の一部を実行し、前記別のデータ転送の前記部分は、制御データの前記他方の組の上書きを含み、前記ダイレクト・メモリ・アクセス・コントローラは、制御データの前記１組によって制御される前記別のデータ転送の前記部分の完了に応答して、制御データの前記更新された他方の組にアクセスし、また前記更新された制御データの制御下で、前記別のデータ転送の別の部分を実行する。
メモリ又は実質的にプロセッサからのソフトウエア・インタラプトによって発行されるデータ要求からのスキャッタ・ギャザ・データ転送のケースでは、データ転送要求は、別の要求が受信されなくても自動的に継続される。しかし、もしこのメモリ・スキャッタ・ギャザを要求したのが周辺機器であれば、データの第２の組が使用されるたびに、ＤＭＡコントローラは、先に進む前に新しいデータ転送要求を待つ。
本発明の別の態様は、複数のデータ発信元／宛先、メモリ、プロセッサおよび発明の第１の態様に従い前記データ発信元／宛先と前記メモリとの間でデータ転送を制御するダイレクト・メモリ・アクセス・コントローラを含むデータ処理装置を提供し、前記データ発信元／宛先は、前記複数のチャネルを介して前記ダイレクト・メモリ・アクセス・コントローラと交信し、前記メモリは、前記複数のチャネルの各々およびプロセッサに対応する制御データの前記２つの組を記憶するように適応する。
前記複数のデータ発信元／宛先は、複数のものでよいが、いくつかの実施の形態では、これらは、周辺機器を含む。ダイレクト・メモリ・アクセス・コントローラは、周辺機器とメモリとの間でデータ転送を制御するのに特に有用である。
発明の更に別の態様は、複数のデータ発信元と複数のデータ宛先との間でデータ転送を制御するダイレクト・メモリ・アクセス制御方法を提供し、前記複数のデータ発信元および複数のデータ宛先は、複数のチャネルを介して前記ダイレクト・メモリ・アクセス・コントローラと交信し、前記ダイレクト・メモリ・アクセス・コントローラは、更にメモリおよびプロセッサと交信しており、前記メモリは、前記複数のチャネルの各々および前記プロセッサに対して２組の制御データを記憶するように適応する。前記ダイレクト・メモリ・アクセス制御方法は、前記複数のチャネルの１つ又は前記プロセッサからデータ転送要求を受信する工程、前記データ転送要求に応答して前記対応するチャネル又はプロセッサに関する前記メモリに記憶された前記制御データの１組にアクセスする工程および前記アクセスされた制御データの制御下で前記データ転送の少なくとも一部を実行する工程を含む。
本発明の上記およびその他の目的、特徴および利点は、例示的実施の形態についての以下の詳細な説明を添付図面と関連付けながら参照することによって明らかとなろう。
図１ａは、本発明の１つの実施の形態に従うダイレクト・メモリ・アクセス・コントローラを含むデータ処理装置５を示す。ダイレクト・メモリ・アクセス（ＤＭＡ）コントローラ１０は、複数の周辺機器２０、メモリ３０およびプロセッサ４０に接続される。
メモリ３０は、ＤＭＡ１０の制御下で転送すべきデータをＤＭＡコントローラ１０を制御する制御データと一緒に記憶する。ＤＭＡコントローラ１０の内部には、レジスタ１２があって、これは、ＤＭＡコントローラ１０の第１のチャネルについての制御情報を保持するメモリ３０内の１つの場所３１のベース・アドレスを保有する。ＤＭＡコントローラ１０は、周辺機器２０をＤＭＡコントローラ１０に接続する複数のチャネル１４を有する。これらのチャネルは、周辺機器からＤＭＡコントローラ１０にデータ・アクセス要求を伝達する。これは、またチャネル１６を有し、それは、プロセッサ４０からのチャネルであって、メモリからＤＭＡコントローラ１０へのデータ転送に関するデータ・アクセス要求を伝達する。これらは、一般的にソフトウエアが発生する要求である。これらのチャネル１４、１６は、すべてデータ・アクセス要求を受信し、これらのデータ・アクセス要求は、メモリ３０に記憶された制御データによって制御される。レジスタ１２は、このデータの記憶場所のベース・アドレス３１を示し、ＤＭＡコントローラ１０は、それに従ってこのベース・アドレスの同定とデータ・アクセス要求に対応するチャネルの知識とによって適切な制御データの組にアクセスできる。
各チャネルに対して２組の制御データ３２があって、これらは、メモリ３０に記憶され、これらの１つは、一次（ｐｒｉｍａｒｙ）制御データであり、もう１つは、代替（ａｌｔｅｒｎａｔｅ）制御データである。この実施の形態で、これらは、各々４つのメモリ場所に記憶される。メモリ場所の１つは、未使用であり、別の１つは、データの発信元アドレスを示す発信元ポインタを記憶し、別の１つは、宛先ポインタであってデータの行き先を示し、別の１つは、制御情報を記憶する。この制御情報は、データ転送サイズとデータ転送が使用するアドレス増分を示す。これは、またデータ転送タイプを示し、データ転送タイプは、一次および代替制御データがどのように使用されるかを決定する。このデータの記憶は、図１ｂに更に詳細に示されている。
ＤＭＡコントローラ１０は、また各チャネルについてトグル・ビット１３を含む。このトグル・ビットは、その要求についての特定の１つのチャネルに対して、一次又は代替制御データのいずれにアクセスすべきかを決定する。
上述のように、制御データは、実行すべきデータ転送のタイプを指示できる。注意すべきことは、すべてのデータ転送タイプについて、コントローラは、２Ｒ個のＤＭＡ転送に続いて、アービトレート（ａｒｂｉｔｒａｔｅ）することである。これは、優先度の低いＤＭＡ転送が長時間にわたってＤＭＡをブロックすることを防止する。Ｒの値は、性能要求に従って選ぶことができる。制御データの一部の値については、図１ｂの３２に示されている。
図１ｂは、メモリ３０中の代替および一次制御データの記憶をより詳細に示している。この実施の形態で、一次制御データおよび代替制御データは、互いの間にオフセットを持たせて一緒に記憶され、それによってこれらの場所を、ＤＭＡコントローラがベース・アドレスから知ることができるようになっている。１つのチャネルに関する１組の制御データは、３２に示されており、４つのメモリ場所が示されているが、１つが未使用で、１つが制御データを含み、１つが宛先エンド・ポインタ（ｅｎｄ ｐｏｉｎｔｅｒ）で、１つが発信元エンド・ポインタである。
図２は、データ転送の１つのタイプである、「ピンポン」モードを示す。このモードで、コントローラは、データ転送要求５０に応答して、制御データ構造の１つを用いてＤＭＡサイクルを実行する。このデータ転送の終わりに、どの制御データを使用するかを指示するビットがトグルされる。すなわち、別のデータ転送要求５０に応答して、このチャネルに関する他方の制御データを用いたＤＭＡサイクルが実行される。コントローラが無効な制御データ構造を読むまで、あるいは、ホスト・プロセッサがチャネルをディセーブルするまで、コントローラがこれらの制御データ構造間を切り替えるごとに、すなわち、一次から代替へ、そして一次へと切り替えるたびに、制御データ・ビットがトグルされる。
データ要求５０に応答して、一次制御データの制御下で、Ｎ個のデータ・ビットのデータ転送が開始される。この転送の終わりに、どの制御データを使用すべきかを指示するこのチャネルに関するトグル・ビット（図１の１３）がトグルされる。後続の要求に続いて、代替制御データ構造を用いてデータが転送され、これが完了すると、チャネルに関するトグル・ビット１３が再びトグルされ、以下同様の操作が続けられる。このように、各々の新しいデータ転送要求に対して、制御データが、一次と代替との間をトグルする。
図３は、「メモリ・スキャッタ・ギャザ」と呼ばれる別のタイプのデータ転送を示す。メモリ・スキャッタ・ギャザ・モードでは、データが複数の異なる場所に転送される。このことは、制御データの１つを使用して、他方の制御データの更新を制御することによって実現される。この更新された制御データを使用して、データ転送が制御され、そうすることで、複数の異なる場所へのデータ転送を実行できる。
本発明の１つの実施の形態に従うメモリ・スキャッタ・ギャザにおいて、コントローラは、イニシャル要求を受信し、これに応答してこのチャネルに関する一次制御データ構造を用いたＤＭＡ転送を実行する。一次制御データは、代替制御データ記憶場所へのデータの転送を制御する。すなわち、これは、代替制御データを更新する。これが完了すると、すなわち、４個の転送に続いて、トグル・ビットがトグルされ、ＤＭＡコントローラは、次に代替制御データ構造の使用へ自動的に切り替わり、そこにおいて、Ｎ個のデータ・アイテムのデータ転送が実行される。注意すべきことは、この実施の形態で、制御データを記憶するために３つの場所が必要であるところ、４つのメモリ場所が使用されることであって、それは、データ転送が２のべき乗でのみ実行できるためであり、そのために４つの場所が使用されていることである。これに続いて、このチャネルに関するトグル・ビットは、もう一度トグルされて、一次制御データの制御下で再びデータ転送が開始され、それによって代替制御データがもう一度更新される。代替制御データ構造を更新するために、ＤＭＡコントローラが一次制御データを使用するので、単一のデータ転送要求に応答して、プロセッサ介入なしで複数のデータ転送を実行できる。単一の要求の制御下でデータ・アイテムを転送できる先の異なる場所の数に対する唯一の上限は、代替データ転送を更新するために実行できる一次データ転送の数である。これは、一次データ転送の全長によって支配される。しかし、この制限は、代替データ構造によって制御された最後のデータ転送を使用して一次制御データを更新すれば克服できる。これは、全く新しいデータ転送の組みを開始することを許容する。このように、実質的に上限のない数のデータ転送を実行できる。
図３は、上述のプロセスを示す。最初に、メモリ・スキャッタ・ギャザをスタートすべきことを示すソフトウエア要求６０がプロセッサ６０からＤＭＡコントローラに受信される。次に一次制御データの制御下で２Ｒ個のデータ転送が実行され、次に制御データを示すトグル・ビットがトグルされる。次に、代替制御データが次のＮ個のデータ転送のために用いられ、そこでトグル・ビットが再びトグルされる。この実施の形態で、一次データ転送が代替制御データを含むメモリ内の４つのメモリ場所の上書きを含むため、２Ｒは、４である。Ｎが１６にセットされ、従って、一次制御データの制御下で実行できる４個の転送のタスクは、４つあり、このことは、この制御データの制御下で代替データを４回更新できることを意味する。もし一次制御データの更新を代替制御データが制御するのであれば、新しい一次制御データで４個の転送を超えてこれを続けることができることは、明らかである。
図４は、代替的実施の形態を示し、そこには、周辺機器スキャッタ・ギャザ（ｐｅｒｉｐｈｅｒａｌ ｓｃａｔｔｅｒ ｇａｔｈｅｒ）が示されている。これは、メモリ・スキャッタ・ギャザに似ているが、転送が一次の制御下で実行され、次に自動的に代替制御データの制御下で実行されるが、自動的に切り替わって再び一次制御データの制御下で別のデータを転送することはなく、むしろ別のデータ転送要求７０が受信されるまで別のデータ転送はない。この時点で、データは、一次制御データの制御下で、次に代替制御データの制御下で転送される。言い換えれば、メモリ・スキャッタ・ギャザの場合のように、一次から代替へ、そして代替から一次へと自動的に切り替わって転送が続くことがない。
すなわち、周辺機器からのデータ転送要求７０がＤＭＡコントローラに受信される。この要求に応答して一次制御データの制御下でデータ転送が実行される。これは、代替制御データの更新を制御する。これが完了すると、トグル・ビットがトグルされて、データ転送の制御は、代替制御データに切り替わる。次にこの更新された代替制御データの制御下でデータ転送が実行される。次にデータ転送が完了する。同じ周辺機器からの、すなわち同じチャネル上の別のデータ転送要求に応答して、一次制御データを再び使用して代替制御データが更新される。
本発明の更に別の実施の形態は、以下のページに、より詳細に提示される。
異なるタイプのデータ転送は、ｃｙｃｌ＿ｃｔｒｌビットによって決まる。ここに述べた実施の形態で、次の表は、異なる可能なｃｙｃｌ＿ｃｔｒｌビットを示す。
すべてのタイプのサイクルに対して、コントローラは、２Ｒ個のＤＭＡ転送に続いてアービトレートする。もし優先度の低いチャネルに大きい２Ｒの値をセットすれば、優先度の低いＤＭＡ転送が完了するまで、これは、すべての他のチャネルがＤＭＡ転送を実行することを阻止する。従って、Ｒのべき乗を設定する場合、優先度の高いチャネルの待ち時間を大幅に増やすことのないように気を配る必要がある。
次のセクションでは、サイクル・タイプについて説明する。
・無効
・ベーシック
・自動要求 段落００５４、００５５
・ピンポン 段落００５６
・メモリ・スキャッタ−ギャザ 段落００７３
・周辺機器スキャッタ−ギャザ 段落００８６
・無効
・ベーシック
・自動要求 段落００５４、００５５
・ピンポン 段落００５６
・メモリ・スキャッタ−ギャザ 段落００７３
・周辺機器スキャッタ−ギャザ 段落００８６
無効
コントローラがＤＭＡサイクルを完了したあと、それは、このサイクル・タイプを無効にセットする。これは、コントローラがＤＭＡサイクルを繰り返すことを防止するためである。
コントローラがＤＭＡサイクルを完了したあと、それは、このサイクル・タイプを無効にセットする。これは、コントローラがＤＭＡサイクルを繰り返すことを防止するためである。
ベーシック
このモードで、コントローラは、一次又は代替のいずれかのデータ構造を使用するように構成される。このチャネルがイネーブルされたあと、コントローラが要求を受信し、そのあとの、このＤＭＡサイクルに対するフローは、次のようになる。
１．コントローラは、２Ｒ個の転送を実行する。もし残りの転送数がゼロであれば、フローは、工程３に続く。
２．コントローラがアービトレートする。
・もし優先度の高いチャネルがサービス要求すれば、コントローラは、そのチャネルにサービス提供する。
・もし周辺機器又はソフトウエアがコントローラに要求を発行すれば、これは、工程１に続く。
３．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットする。これは、このＤＭＡサイクルが完了したことをホスト・プロセッサに示す。
このモードで、コントローラは、一次又は代替のいずれかのデータ構造を使用するように構成される。このチャネルがイネーブルされたあと、コントローラが要求を受信し、そのあとの、このＤＭＡサイクルに対するフローは、次のようになる。
１．コントローラは、２Ｒ個の転送を実行する。もし残りの転送数がゼロであれば、フローは、工程３に続く。
２．コントローラがアービトレートする。
・もし優先度の高いチャネルがサービス要求すれば、コントローラは、そのチャネルにサービス提供する。
・もし周辺機器又はソフトウエアがコントローラに要求を発行すれば、これは、工程１に続く。
３．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットする。これは、このＤＭＡサイクルが完了したことをホスト・プロセッサに示す。
自動要求
コントローラがこのモードで動作するとき、これに要求されることは、単一の要求を受信して、このＤＭＡサイクル全体を完了させることである。
コントローラがこのモードで動作するとき、これに要求されることは、単一の要求を受信して、このＤＭＡサイクル全体を完了させることである。
コントローラは、一次又は代替のいずれかのデータ構造を使用するように構成できる。チャネルがイネーブルされたあと、そしてこのチャネルに対する要求をコントローラが受信したあとの、このＤＭＡサイクルに関するフローは、次のようになる。
１．コントローラは、チャネルＣ＜ｘ＞に関する２Ｒ個の転送を実行する。もし残りの転送数がゼロであれば、フローは、工程３に続く。
２．コントローラは、アービトレートする。チャネルＣ＜ｘ＞が最も高い優先度を有する場合、ＤＭＡサイクルは、工程１に続く。
３．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットする。これは、このＤＭＡサイクルが完了したことをホスト・プロセッサに示す。
１．コントローラは、チャネルＣ＜ｘ＞に関する２Ｒ個の転送を実行する。もし残りの転送数がゼロであれば、フローは、工程３に続く。
２．コントローラは、アービトレートする。チャネルＣ＜ｘ＞が最も高い優先度を有する場合、ＤＭＡサイクルは、工程１に続く。
３．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットする。これは、このＤＭＡサイクルが完了したことをホスト・プロセッサに示す。
ピンポン
ピンポン・モードで、コントローラは、チャネル・データ構造の１つを使用してＤＭＡサイクルを実行し、次に他方のチャネル・データ構造を使用してＤＡＭサイクルを実行する。コントローラは、それが無効なチャネル制御データ構造を読むまで、あるいは、ホスト・プロセッサがこのチャネルをディセーブルするまで、一次から代替へ、更に一次へと切り替えを続ける。
ピンポン・モードで、コントローラは、チャネル・データ構造の１つを使用してＤＭＡサイクルを実行し、次に他方のチャネル・データ構造を使用してＤＡＭサイクルを実行する。コントローラは、それが無効なチャネル制御データ構造を読むまで、あるいは、ホスト・プロセッサがこのチャネルをディセーブルするまで、一次から代替へ、更に一次へと切り替えを続ける。
図５は、ピンポンＤＭＡトランザクションの一例を示す。
図５で
タスクＡ
１．ホスト・プロセッサは、一次チャネル・データ構造をタスクＡ用に構成する。
２．ホスト・プロセッサは、代替チャネル・データ構造をタスクＢ用に構成する。これは、より高い優先度のチャネルがサービス要求しないかぎり、タスクＡが完了したあとコントローラがタスクＢに直ちに切り替えることをイネーブルする。
３．コントローラは、要求を受信して、４個のＤＭＡ転送を実行する。
４．コントローラは、アービトレートする。コントローラがこのチャネルに対する要求を受信したあと、もしチャネルが最も高い優先度を有していれば、フローが続く。
５．コントローラは、残る２個のＤＭＡ転送を実行する。
６．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットし、アービトレート・プロセスに入る。
タスクＡ
１．ホスト・プロセッサは、一次チャネル・データ構造をタスクＡ用に構成する。
２．ホスト・プロセッサは、代替チャネル・データ構造をタスクＢ用に構成する。これは、より高い優先度のチャネルがサービス要求しないかぎり、タスクＡが完了したあとコントローラがタスクＢに直ちに切り替えることをイネーブルする。
３．コントローラは、要求を受信して、４個のＤＭＡ転送を実行する。
４．コントローラは、アービトレートする。コントローラがこのチャネルに対する要求を受信したあと、もしチャネルが最も高い優先度を有していれば、フローが続く。
５．コントローラは、残る２個のＤＭＡ転送を実行する。
６．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットし、アービトレート・プロセスに入る。
タスクＡが完了したあと、ホスト・プロセッサは、一次チャネル・データ構造をタスクＣ用に構成できる。これは、より高い優先度のチャネルがサービス要求しないかぎり、タスクＢが完了したあとコントローラがタスクＣに直ちに切り替えることをイネーブルする。
コントローラがこのチャネルに対する新しい要求を受信したあと、これが最も高い優先度を有していれば、タスクＢが開始される。
タスクＢ
７．コントローラは、４個のＤＭＡ転送を実行する。
８．コントローラは、アービトレートする。コントローラがこのチャネルに対する要求を受信したあと、もしチャネルが最も高い優先度を有していれば、フローが続く。
９．コントローラは、４個のＤＭＡ転送を実行する。
１０．コントローラは、アービトレートする。コントローラがこのチャネルに対する要求を受信したあと、もしチャネルが最も高い優先度を有していれば、フローが続く。
１１．コントローラは、残る４個のＤＭＡ転送を実行する。
１２．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットし、アービトレート・プロセスに入る。
７．コントローラは、４個のＤＭＡ転送を実行する。
８．コントローラは、アービトレートする。コントローラがこのチャネルに対する要求を受信したあと、もしチャネルが最も高い優先度を有していれば、フローが続く。
９．コントローラは、４個のＤＭＡ転送を実行する。
１０．コントローラは、アービトレートする。コントローラがこのチャネルに対する要求を受信したあと、もしチャネルが最も高い優先度を有していれば、フローが続く。
１１．コントローラは、残る４個のＤＭＡ転送を実行する。
１２．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットし、アービトレート・プロセスに入る。
タスクＢが完了したあと、ホスト・プロセッサは、代替チャネル・データ構造をタスクＤ用に構成できる。
コントローラがこのチャネルに対する新しい要求を受信したあと、これが最も高い優先度を有していれば、タスクＣが開始される。
タスクＣ
１３．コントローラは、２個のＤＭＡ転送を実行する。
１４．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットし、アービトレート・プロセスに入る。
１３．コントローラは、２個のＤＭＡ転送を実行する。
１４．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットし、アービトレート・プロセスに入る。
タスクＣが完了したあと、ホスト・プロセッサは、一次チャネル・データ構造をタスクＥ用に構成できる。
コントローラがこのチャネルに対する新しい要求を受信したあと、これが最も高い優先度を有していれば、タスクＤが開始される。
タスクＤ
１５．コントローラは、４個のＤＭＡ転送を実行する。
１６．コントローラは、アービトレートする。コントローラがこのチャネルに対する要求を受信したあと、もしチャネルが最も高い優先度を有していれば、フローが続く。
１７．コントローラは、残るＤＭＡ転送を実行する。
１８．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットし、アービトレート・プロセスに入る。
１５．コントローラは、４個のＤＭＡ転送を実行する。
１６．コントローラは、アービトレートする。コントローラがこのチャネルに対する要求を受信したあと、もしチャネルが最も高い優先度を有していれば、フローが続く。
１７．コントローラは、残るＤＭＡ転送を実行する。
１８．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットし、アービトレート・プロセスに入る。
コントローラがこのチャネルに対する新しい要求を受信したあと、これが最も高い優先度を有していれば、タスクＥが開始される。
タスクＥ
１９．コントローラは、４個のＤＭＡ転送を実行する。
２０．コントローラは、アービトレートする。コントローラがこのチャネルに対する要求を受信したあと、もしチャネルが最も高い優先度を有していれば、フローが続く。
２１．コントローラは、残る３個のＤＭＡ転送を実行する。
２２．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットし、アービトレート・プロセスに入る。
１９．コントローラは、４個のＤＭＡ転送を実行する。
２０．コントローラは、アービトレートする。コントローラがこのチャネルに対する要求を受信したあと、もしチャネルが最も高い優先度を有していれば、フローが続く。
２１．コントローラは、残る３個のＤＭＡ転送を実行する。
２２．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットし、アービトレート・プロセスに入る。
コントローラがこのチャネルに対する新しい要求を受信して、これが最も高い優先度を有していれば、次のタスクを開始しようとする。しかし、ホスト・プロセッサが代替チャネル・データ構造を構成していないため、タスクＤの完了とともに、コントローラは、ｃｙｃｌｅ＿ｃｔｒｌビットをｂ０００にセットし、ピンポンＤＭＡトランザクションが完了する。
メモリ・スキャッタ−ギャザ
メモリ・スキャッタ−ギャザ・モードで、コントローラは、イニシャル要求を受信し、そのあと一次チャネル・データ構造を使用して４個のＤＭＡ転送を実行する。この転送が完了したあと、それは、代替チャネル制御データ構造を使用してＤＭＡサイクルをスタートさせる。このサイクルが完了したあと、コントローラは、一次データ構造を使用して別の４個のＤＭＡ転送を実行する。コントローラは、次のいずれかが成立するまで一次から代替へ、更に一次へと切り替えを続ける。
・それが無効なチャネル制御データ構造を読む。
・ホスト・プロセッサが代替データ構造をベーシック・サイクル用に構成する。
メモリ・スキャッタ−ギャザ・モードで、コントローラは、イニシャル要求を受信し、そのあと一次チャネル・データ構造を使用して４個のＤＭＡ転送を実行する。この転送が完了したあと、それは、代替チャネル制御データ構造を使用してＤＭＡサイクルをスタートさせる。このサイクルが完了したあと、コントローラは、一次データ構造を使用して別の４個のＤＭＡ転送を実行する。コントローラは、次のいずれかが成立するまで一次から代替へ、更に一次へと切り替えを続ける。
・それが無効なチャネル制御データ構造を読む。
・ホスト・プロセッサが代替データ構造をベーシック・サイクル用に構成する。
ベーシック・サイクルを使用したスキャッタ−ギャザ・トランザクションが完了すると、コントローラは、ｄｍａ＿ｄｏｎｅをアサートする。
スキャッタ−ギャザ・モードで、コントローラは、一次チャネル・データ構造を使用して代替チャネル制御データ構造をプログラムする。従って、常に表２にリスト・アップされた値で一次チャネル・データ構造のフィールドをプログラムする必要がある。
図６は、メモリ・スキャッタ−ギャザの一例を示す
図６で
初期化
１．ホスト・プロセッサは、ｃｙｃｌｅ＿ｃｔｒｌをｂ１００にセットすることによって、一次チャネル・データ構造をメモリ・スキャッタ−ギャザ・モードで動作するように構成する。チャネル・データ構造が４ワードを含むので、２Ｒは、常に４にセットされる。この例で、４つのタスクがあり、従ってＮは、１６にセットされる。
２．ホスト・プロセッサは、タスクＡ、Ｂ、ＣおよびＤに関するチャネル・データ構造を保持するメモリ場所に情報を書き込む。
３．ホスト・プロセッサは、このチャネルをイネーブルする。
初期化
１．ホスト・プロセッサは、ｃｙｃｌｅ＿ｃｔｒｌをｂ１００にセットすることによって、一次チャネル・データ構造をメモリ・スキャッタ−ギャザ・モードで動作するように構成する。チャネル・データ構造が４ワードを含むので、２Ｒは、常に４にセットされる。この例で、４つのタスクがあり、従ってＮは、１６にセットされる。
２．ホスト・プロセッサは、タスクＡ、Ｂ、ＣおよびＤに関するチャネル・データ構造を保持するメモリ場所に情報を書き込む。
３．ホスト・プロセッサは、このチャネルをイネーブルする。
コントローラがｄｍａ＿ｒｅｑ［］に対する要求を受信するか、あるいは、ホスト・プロセッサから手動要求を受信すると、メモリ・スキャッタ−ギャザ・トランザクションが開始される。トランザクションは、次のように続く。
一次、コピーＡ
１．要求を受信したあと、コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＡ用の代替チャネル・データ構造を書き込む。
２．コントローラは、このチャネルに対する自動要求を生成し、次にアービトレートする。
１．要求を受信したあと、コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＡ用の代替チャネル・データ構造を書き込む。
２．コントローラは、このチャネルに対する自動要求を生成し、次にアービトレートする。
タスクＡ
３．コントローラは、タスクＡを実行する。このタスクを完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
３．コントローラは、タスクＡを実行する。このタスクを完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
一次、コピーＢ
４．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＢ用の代替チャネル・データ構造を書き込む。
５．コントローラは、このチャネルに対する自動要求を生成し、次にアービトレートする。
４．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＢ用の代替チャネル・データ構造を書き込む。
５．コントローラは、このチャネルに対する自動要求を生成し、次にアービトレートする。
タスクＢ
６．コントローラは、タスクＢを実行する。このタスクを完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
６．コントローラは、タスクＢを実行する。このタスクを完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
一次、コピーＣ
７．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＣ用の代替チャネル・データ構造を書き込む。
８．コントローラは、このチャネルに対する自動要求を生成し、次にアービトレートする。
７．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＣ用の代替チャネル・データ構造を書き込む。
８．コントローラは、このチャネルに対する自動要求を生成し、次にアービトレートする。
タスクＣ
９．コントローラは、タスクＣを実行する。このタスクを完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
９．コントローラは、タスクＣを実行する。このタスクを完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
一次、コピーＤ
１０．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＤ用の代替チャネル・データ構造を書き込む。
１１．コントローラは、一次チャネル制御データ構造のｃｙｃｌｅ＿ｃｔｒｌビットをｂ０００にセットして、このデータ構造が今や無効であることを示す。
１２．コントローラは、このチャネルに対する自動要求を生成し、次にアービトレートする。
１０．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＤ用の代替チャネル・データ構造を書き込む。
１１．コントローラは、一次チャネル制御データ構造のｃｙｃｌｅ＿ｃｔｒｌビットをｂ０００にセットして、このデータ構造が今や無効であることを示す。
１２．コントローラは、このチャネルに対する自動要求を生成し、次にアービトレートする。
タスクＤ
１３．コントローラは、ベーシック・サイクルを使用してタスクＤを実行する。
１４．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットして、アービトレート・プロセスに入る。
１３．コントローラは、ベーシック・サイクルを使用してタスクＤを実行する。
１４．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットして、アービトレート・プロセスに入る。
周辺機器スキャッタ−ギャザ
周辺機器スキャッタ−ギャザ・モードで、コントローラは、イニシャル要求を受信し、次に一次チャネル・データ構造を使用して４個のＤＭＡ転送を実行する。このサイクルが完了して、別の要求が受信されると、それは、代替チャネル制御データ構造を使用してＤＭＡサイクルをスタートさせる。このサイクルが完了したあと、コントローラは、一次データ構造を使用して別の４個のＤＭＡ転送を実行する。コントローラは、次のいずれかが成立するまで一次から代替へ、更に一次へと切り替えを続ける。
・それが無効なチャネル制御データ構造を読む。
・ホスト・プロセッサが代替データ構造をベーシック・サイクル用に構成する。
周辺機器スキャッタ−ギャザ・モードで、コントローラは、イニシャル要求を受信し、次に一次チャネル・データ構造を使用して４個のＤＭＡ転送を実行する。このサイクルが完了して、別の要求が受信されると、それは、代替チャネル制御データ構造を使用してＤＭＡサイクルをスタートさせる。このサイクルが完了したあと、コントローラは、一次データ構造を使用して別の４個のＤＭＡ転送を実行する。コントローラは、次のいずれかが成立するまで一次から代替へ、更に一次へと切り替えを続ける。
・それが無効なチャネル制御データ構造を読む。
・ホスト・プロセッサが代替データ構造をベーシック・サイクル用に構成する。
ベーシック・サイクルを使用したスキャッタ−ギャザ・トランザクションが完了すると、コントローラは、ｄｍａ＿ｄｏｎｅをアサートする。
スキャッタ−ギャザ・モードで、コントローラは、一次チャネル・データ構造を使用して代替チャネル制御データ構造をプログラムする。従って、常に表２−１０にリスト・アップされた値で一次チャネル・データ構造のフィールドをプログラムする必要がある。
より詳しくは、段落０１２７の制御データ構成を参照
より詳しくは、段落０１２７の制御データ構成を参照
図７は、周辺機器スキャッタ−ギャザの一例を示す。
図７で
初期化
１．ホスト・プロセッサは、ｃｙｃｌｅ＿ｃｔｒｌをｂ１１０にセットすることによって、一次チャネル・データ構造を周辺機器スキャッタ−ギャザ・モードで動作するように構成する。１つのチャネル・データ構造が４ワードを含むので、２Ｒは、常に４にセットされる。この例で、４つのタスクがあり、従ってＮは、１６にセットされる。
２．ホスト・プロセッサは、タスクＡ、Ｂ、ＣおよびＤに関するチャネル・データ構造を保持するメモリ場所に情報を書き込む。
３．ホスト・プロセッサは、チャネルをイネーブルする。
初期化
１．ホスト・プロセッサは、ｃｙｃｌｅ＿ｃｔｒｌをｂ１１０にセットすることによって、一次チャネル・データ構造を周辺機器スキャッタ−ギャザ・モードで動作するように構成する。１つのチャネル・データ構造が４ワードを含むので、２Ｒは、常に４にセットされる。この例で、４つのタスクがあり、従ってＮは、１６にセットされる。
２．ホスト・プロセッサは、タスクＡ、Ｂ、ＣおよびＤに関するチャネル・データ構造を保持するメモリ場所に情報を書き込む。
３．ホスト・プロセッサは、チャネルをイネーブルする。
コントローラがｄｍａ＿ｒｅｑ［］に対する要求を受信するか、あるいは、ホスト・プロセッサから手動要求を受信すると、周辺機器スキャッタ−ギャザ・トランザクションが開始される。トランザクションは、次のように続く。
一次、コピーＡ
１．要求を受信したあと、コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＡ用の代替チャネル・データ構造を書き込む。
２．コントローラは、アービトレート・プロセスに入る。
１．要求を受信したあと、コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＡ用の代替チャネル・データ構造を書き込む。
２．コントローラは、アービトレート・プロセスに入る。
周辺機器が新しい要求を発行したあと、それが最も高い優先度を有していれば、プロセスは、次のように続く。
タスクＡ
３．コントローラは、タスクＡを実行する。このタスクを完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
３．コントローラは、タスクＡを実行する。このタスクを完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
一次、コピーＢ
４．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＢ用の代替チャネル・データ構造を書き込む。
５．コントローラは、アービトレート・プロセスに入る。
４．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＢ用の代替チャネル・データ構造を書き込む。
５．コントローラは、アービトレート・プロセスに入る。
周辺機器が新しい要求を発行したあと、それが最も高い優先度を有していれば、プロセスは、次のように続く。
タスクＢ
６．コントローラは、タスクＢを実行する。タスクを完了させるために、周辺機器は、別の３つの要求を発行しなければならない。このタスクが完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
６．コントローラは、タスクＢを実行する。タスクを完了させるために、周辺機器は、別の３つの要求を発行しなければならない。このタスクが完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
一次、コピーＣ
７．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＣ用の代替チャネル・データ構造を書き込む。
８．コントローラは、アービトレート・プロセスに入る。
７．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＣ用の代替チャネル・データ構造を書き込む。
８．コントローラは、アービトレート・プロセスに入る。
周辺機器が新しい要求を発行したあと、それが最も高い優先度を有していれば、プロセスは、次のように続く。
タスクＣ
９．コントローラは、タスクＣを実行する。このタスクが完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
９．コントローラは、タスクＣを実行する。このタスクが完了したあと、それは、このチャネル用の自動要求を生成し、次にアービトレートする。
一次、コピーＤ
１０．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＤ用の代替チャネル・データ構造を書き込む。
１１．コントローラは、一次チャネル制御データ構造のｃｙｃｌｅ＿ｃｔｒｌビットをｂ０００にセットして、このデータ構造が今や無効であることを示す。
１２．コントローラは、アービトレート・プロセスに入る。
１０．コントローラは、４個のＤＭＡ転送を実行する。これらの転送は、タスクＤ用の代替チャネル・データ構造を書き込む。
１１．コントローラは、一次チャネル制御データ構造のｃｙｃｌｅ＿ｃｔｒｌビットをｂ０００にセットして、このデータ構造が今や無効であることを示す。
１２．コントローラは、アービトレート・プロセスに入る。
周辺機器が新しい要求を発行したあと、それが最も高い優先度を有していれば、プロセスは、次のように続く。
タスクＤ
１３．コントローラは、ベーシック・サイクルを使用してタスクＤを実行する。
１４．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットして、アービトレート・プロセスに入る。
１３．コントローラは、ベーシック・サイクルを使用してタスクＤを実行する。
１４．コントローラは、１つのｈｃｌｋサイクルに対してｄｍａ＿ｄｏｎｅ［Ｃ］をＨＩＧＨにセットして、アービトレート・プロセスに入る。
エラー通知
もしコントローラがＡＨＢ−Ｌｉｔｅマスタ・インタフェース上でＥＲＲＯＲ応答を検出すると、それは、
・ＥＲＲＯＲに対応するチャネルをディセーブルする
・ｄｍａ＿ｅｒｒをＨＩＧＨにセットする
もしコントローラがＡＨＢ−Ｌｉｔｅマスタ・インタフェース上でＥＲＲＯＲ応答を検出すると、それは、
・ＥＲＲＯＲに対応するチャネルをディセーブルする
・ｄｍａ＿ｅｒｒをＨＩＧＨにセットする
ｄｍａ＿ｅｒｒがＨＩＧＨであることをホスト・プロセッサが検出したあと、それは、ＥＲＲＯＲが発生したときにどのチャネルがアクティブであったかをチェックしなければならない。それは、次によってこのことを行うことができる。
１．ｃｈｎｌ＿ｅｎａｂｌｅ＿ｓｅｔレジスタを読んで、ディセーブルされたチャネルのリストを生成する。
１．ｃｈｎｌ＿ｅｎａｂｌｅ＿ｓｅｔレジスタを読んで、ディセーブルされたチャネルのリストを生成する。
チャネルがｄｍａ＿ｄｏｎｅ［］をアサートすると、コントローラは、そのチャネルをディセーブルする。ホスト・プロセッサ上で走っているプログラムは、最新のｄｍａ＿ｄｏｎｅ［］出力をアサートしたチャネルがどれであるかを常に記録に残しておかなければならない。
２．これは、工程１でディセーブルされたチャネルのリストを、最近ｄｍａ＿ｄｏｎｅ出力をセットしたチャネルの記録と比較しなければならない。ｄｍａ＿ｄｏｎｅがセットされた記録を持たないチャネルは、ＥＲＲＯＲが発生したチャネルである。
必要とされるシステム・メモリの量は、次に依存する。
・コントローラが使用するように構成されるＤＭＡチャネルの数
・１つのＤＭＡチャネルが代替チャネル制御データを使用するように構成されたかどうか
・コントローラが使用するように構成されるＤＭＡチャネルの数
・１つのＤＭＡチャネルが代替チャネル制御データを使用するように構成されたかどうか
表３は、コントローラがチャネル制御データ構造の要素にアクセスするときにそれが使用するアドレス・ビットを、コントローラが含むチャネル数に依存して、リスト・アップする。
２．２．４ チャネル制御データ構造
チャネル制御データ構造を含めるためのシステム・メモリの領域を設けなければならない。このシステム・メモリは、次のようになっていなければならない。
・コントローラおよびホスト・プロセッサがアクセスできるように、システム・メモリの連続した領域を設けなければならない。
・チャネル制御データ構造の合計サイズの倍数となる整数値を取るベース・アドレスを有する。
チャネル制御データ構造を含めるためのシステム・メモリの領域を設けなければならない。このシステム・メモリは、次のようになっていなければならない。
・コントローラおよびホスト・プロセッサがアクセスできるように、システム・メモリの連続した領域を設けなければならない。
・チャネル制御データ構造の合計サイズの倍数となる整数値を取るベース・アドレスを有する。
図８は、コントローラが３２個のチャネルすべてとオプションの代替チャネルを使用するとき、それがチャネル制御データ構造用に必要とするメモリを示す。
図８の構造例は、１ＫＢのシステム・メモリを使用する。この例で、コントローラは、それが構造中の要素すべてにアクセスすることをイネーブルするために下位の１０個のアドレス・ビットを使用するため、ベース・アドレスは、０ｘ×××××０００、０ｘ×××××４００、０ｘ×××××８００又は０ｘ×××××Ｃ００でなければならない。
チャネル制御データ構造用のベース・アドレスは、ｃｔｒｌ ｂａｓｅ＿ｐｔｒレジスタに適当な値を書き込むことで構成できる。
注記
ａｌｔ＿ｃｔｒｌ＿ｂａｓｅ＿ｐｔｒレジスタが代替チャネル制御データのベース・アドレスを提供するので、これを計算する必要はない。
注記
ａｌｔ＿ｃｔｒｌ＿ｂａｓｅ＿ｐｔｒレジスタが代替チャネル制御データのベース・アドレスを提供するので、これを計算する必要はない。
図９は、コントローラが３個のＤＭＡチャネルと代替チャネル制御データ構造とを使用する実施例を示す。
図９の構造例は、１２８バイトのシステム・メモリを使用する。この例で、コントローラは、それが構造中の要素すべてにアクセスするのをイネーブルするために下位６個のアドレス・ビットを使用しており、従ってベース・アドレスは、０ｘ××××××００又０ｘ××××××８０でなければならない。
表４は、チャネル制御データ構造にアサイン（ａｓｓｉｇｎ）できる許可されたベース・アドレス値を、コントローラが含むチャネル数に依存して示す。
コントローラは、システム・メモリを使用して、それが２つのポインタと、それが各チャネルについて必要とする制御情報とにアクセスすることをイネーブルする。次のサブセクションで、これらの３２ビットのメモリ場所と、コントローラがＤＭＡ転送アドレスをどのように計算するかについて説明する。
・発信元データ・エンド・ポインタ
・宛先データ・エンド・ポインタ 段落０１２４
・制御データ構成 段落０１２７
・アドレス計算 段落０１４１
・発信元データ・エンド・ポインタ
・宛先データ・エンド・ポインタ 段落０１２４
・制御データ構成 段落０１２７
・アドレス計算 段落０１４１
発信元データ・エンド・ポインタ
ｓｒｃ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒメモリ場所は、発信元データのエンド・アドレスへのポインタを含む。表５は、このメモリ場所に対するビット・アサインメントをリスト・アップする。
ｓｒｃ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒメモリ場所は、発信元データのエンド・アドレスへのポインタを含む。表５は、このメモリ場所に対するビット・アサインメントをリスト・アップする。
コントローラがＤＭＡ転送を実行できる前に、このメモリ場所を発信元データのエンド・アドレスでプログラムしなければならない。コントローラは、それが２Ｒ個のＤＭＡ転送をスタートさせるときに、このメモリ場所を読み出す。
注記
コントローラは、このメモリ場所に書込みしない。
注記
コントローラは、このメモリ場所に書込みしない。
宛先データ・エンド・ポインタ
ｄｓｔ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒメモリ場所は、宛先データのエンド・アドレスへのポインタを含む。表６は、このメモリ場所に対するビット・アサインメントをリスト・アップする。
ｄｓｔ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒメモリ場所は、宛先データのエンド・アドレスへのポインタを含む。表６は、このメモリ場所に対するビット・アサインメントをリスト・アップする。
コントローラがＤＭＡ転送を実行できる前に、このメモリ場所を宛先データのエンド・アドレスでプログラムしなければならない。コントローラは、それが２Ｒ個のＤＭＡ転送をスタートさせるときに、このメモリ場所を読み出す。
注記
コントローラは、このメモリ場所に書込みしない。
注記
コントローラは、このメモリ場所に書込みしない。
制御データ構成
各ＤＭＡ転送に対して、ｃｈａｎｎｅｌ＿ｃｆｇメモリ場所は、コントローラのための制御情報を提供する。図１０は、このメモリ場所に対するビット・アサインメントを示す。
各ＤＭＡ転送に対して、ｃｈａｎｎｅｌ＿ｃｆｇメモリ場所は、コントローラのための制御情報を提供する。図１０は、このメモリ場所に対するビット・アサインメントを示す。
表７は、このメモリ場所に対するビット・アサインメントをリスト・アップする。
１個のＤＭＡサイクル又は２Ｒ個のＤＭＡ転送の開始時点で、コントローラは、システム・メモリからｃｈａｎｎｅｌ＿ｃｆｇをフェッチする。それが２Ｒ個又はＮ個の転送を実行したあと、それは、更新されたｃｈａｎｎｅｌ＿ｃｆｇをシステム・メモリに記憶させる。
コントローラは、ｓｒｃ＿ｓｉｚｅ値と異なるｄｓｔ＿ｓｉｚｅ値をサポートしない。もしこれらの値の間に不一致が検出されると、それは、ｓｒｃ＿ｓｉｚｅ値を発信元および宛先のために使用し、それが次にｎ＿ｍｉｎｕｓ＿１フィールドを更新するときに、それは、ｄｓｔ＿ｓｉｚｅフィールドをｓｒｃ＿ｓｉｚｅフィールドと同じ値にセットする。
コントローラがＮ個の転送を完了したあと、それは、ｃｙｃｌｅ＿ｃｔｒｌフィールドをゼロにセットし、ｃｈａｎｎｅｌ＿ｃｆｇデータが無効であることを示す。これは、同じＤＭＡ転送をコントローラが繰り返すことを防止する。
アドレス計算
ＤＭＡ転送の発信元アドレスを計算するために、コントローラは、ｓｒｃ＿ｉｎｃが指定するシフト量だけの左シフトをｎ＿ｍｉｎｕｓ＿１値に対して実行し、次に結果の値を発信元エンド・ポインタから差し引く。同様に、ＤＭＡ転送の宛先アドレスを計算するために、それは、ｄｓｔ＿ｉｎｃが指定するシフト量だけの左シフトをｎ＿ｍｉｎｕｓ＿１値に対して実行し、次に結果の値を宛先エンド・ポインタから差し引く。
ＤＭＡ転送の発信元アドレスを計算するために、コントローラは、ｓｒｃ＿ｉｎｃが指定するシフト量だけの左シフトをｎ＿ｍｉｎｕｓ＿１値に対して実行し、次に結果の値を発信元エンド・ポインタから差し引く。同様に、ＤＭＡ転送の宛先アドレスを計算するために、それは、ｄｓｔ＿ｉｎｃが指定するシフト量だけの左シフトをｎ＿ｍｉｎｕｓ＿１値に対して実行し、次に結果の値を宛先エンド・ポインタから差し引く。
ｓｒｃ＿ｉｎｃおよびｄｓｔ＿ｉｎｃの値に依存して、発信元アドレスおよび宛先アドレスは、次式を用いて計算できる。
ｓｒｃ＿ｉｎｃ＝ｂ００およびｄｓｔ＿ｉｎｃ＝ｂ００
＊ 発信元アドレス＝ｓｒｃ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−ｎ＿ｍｉｎｕｓ＿１
＊ 宛先アドレス＝ｄｓｔ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−ｎ＿ｍｉｎｕｓ＿１
＊ 発信元アドレス＝ｓｒｃ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−ｎ＿ｍｉｎｕｓ＿１
＊ 宛先アドレス＝ｄｓｔ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−ｎ＿ｍｉｎｕｓ＿１
ｓｒｃ＿ｉｎｃ＝ｂ０１およびｄｓｔ＿ｉｎｃ＝ｂ０１
＊ 発信元アドレス＝ｓｒｃ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−（ｎ＿ｍｉｎｕｓ＿１＜＜１）
＊ 宛先アドレス＝ｄｓｔ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−（ｎ＿ｍｉｎｕｓ＿１＜＜１）
＊ 発信元アドレス＝ｓｒｃ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−（ｎ＿ｍｉｎｕｓ＿１＜＜１）
＊ 宛先アドレス＝ｄｓｔ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−（ｎ＿ｍｉｎｕｓ＿１＜＜１）
ｓｒｃ＿ｉｎｃ＝ｂ１０およびｄｓｔ＿ｉｎｃ＝ｂ１０
＊ 発信元アドレス＝ｓｒｃ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−（ｎ＿ｍｉｎｕｓ＿１＜＜２）
＊ 宛先アドレス＝ｄｓｔ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−（ｎ＿ｍｉｎｕｓ＿１＜＜２）
＊ 発信元アドレス＝ｓｒｃ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−（ｎ＿ｍｉｎｕｓ＿１＜＜２）
＊ 宛先アドレス＝ｄｓｔ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ−（ｎ＿ｍｉｎｕｓ＿１＜＜２）
ｓｒｃ＿ｉｎｃ＝ｂ１１およびｄｓｔ＿ｉｎｃ＝ｂ１１
＊ 発信元アドレス＝ｓｒｃ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ
＊ 宛先アドレス＝ｄｓｔ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ
＊ 発信元アドレス＝ｓｒｃ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ
＊ 宛先アドレス＝ｄｓｔ＿ｄａｔａ＿ｅｎｄ＿ｐｔｒ
表９は、６ワードのＤＭＡサイクルに関する宛先アドレスをリスト・アップする。
表１０は、ハーフ・ワード増分を用いた１２バイトのＤＭＡ転送に関する宛先アドレスをリスト・アップする。
本発明の例示的実施の形態について添付図面を参照しながらここに詳細に説明してきたが、本発明がこれらの実施の形態に正確には限定されないこと、また添付された請求の範囲に定義された発明の範囲および精神から外れることなしに、各種の変更および修正を当業者が実施できることを理解されるべきである。
５ データ処理装置
１０ ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡコントローラ）
１２ レジスタ
１３ トグル・ビット
１４，１６ チャネル
２０ 周辺機器
３０ メモリ
３１ 記憶場所
３２ 制御データ
４０ プロセッサ
５０ データ転送要求
６０ ソフトウエア要求
７０ データ転送要求
１０ ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡコントローラ）
１２ レジスタ
１３ トグル・ビット
１４，１６ チャネル
２０ 周辺機器
３０ メモリ
３１ 記憶場所
３２ 制御データ
４０ プロセッサ
５０ データ転送要求
６０ ソフトウエア要求
７０ データ転送要求
Claims (21)
- 複数のデータ発信元と複数のデータ宛先との間でデータ転送を制御するダイレクト・メモリ・アクセス・コントローラであって、前記複数のデータ発信元およびデータ宛先は、複数のチャネルを介して前記ダイレクト・メモリ・アクセス・コントローラと交信しており、前記ダイレクト・メモリ・アクセス・コントローラは、更にメモリおよびプロセッサと交信し、前記メモリは、前記複数のチャネルの各々および前記プロセッサに対して２組の制御データを記憶するように適応しており、
前記ダイレクト・メモリ・アクセス・コントローラは、前記複数のチャネルの１つ又は前記プロセッサから受信するデータ転送要求に応答して、前記メモリに記憶された前記対応する制御データの１組にアクセスし、前記ダイレクト・メモリ・アクセスは、前記アクセスされた制御データに依存して、要求される前記データ転送の少なくとも一部を実行し、
前記ダイレクト・メモリ・アクセス・コントローラは、前記複数のチャネルの各々およびプロセッサについて１つのインジケータ記憶を含み、前記インジケータ記憶は、前記２組の制御データのどちらにアクセスすべきかを指すインジケータ・ビットを含み、前記ダイレクト・メモリ・アクセス・コントローラは、前記１組の制御データによって制御される前記データ転送の少なくとも一部の完了に続いて、前記インジケータ・ビットをトグルさせるように適応した、ダイレクト・メモリ・アクセス・コントローラ。 - 請求項１記載のダイレクト・メモリ・アクセス・コントローラであって、前記ダイレクト・メモリ・アクセス・コントローラは、前記１組の制御データによって制御される前記データ転送の一部の完了に続いて、前記２組の制御データの他方にアクセスして前記データ転送の別の一部の転送を制御するように適応した前記ダイレクト・メモリ・アクセス・コントローラ。
- 請求項１記載のダイレクト・メモリ・アクセス・コントローラであって、前記ダイレクト・メモリ・アクセス・コントローラは、前記１組の制御データに依存して前記データ転送のすべてを実行し、また同じチャネル又はプロセッサからの後続のデータ転送要求に応答して前記２組の制御データの他方にアクセスするように適応した前記ダイレクト・メモリ・アクセス・コントローラ。
- 請求項１記載のダイレクト・メモリ・アクセス・コントローラであって、前記ダイレクト・メモリ・アクセス・コントローラは、１つのレジスタを含み、前記レジスタは、前記制御データの記憶場所に関するベース・アドレスを記憶するように適応しており、それによって前記ベース・アドレスに依存して制御データの各組にアクセスできる前記ダイレクト・メモリ・アクセス・コントローラ。
- 請求項１記載のダイレクト・メモリ・アクセス・コントローラであって、前記制御データは、前記データの発信元を指す発信元ポインタ、前記データの宛先を指す宛先ポインタおよび前記データ転送のタイプを示すタイプ・データを含む前記ダイレクト・メモリ・アクセス・コントローラ。
- 請求項３記載のダイレクト・メモリ・アクセス・コントローラであって、前記ダイレクト・メモリ・アクセス・コントローラは、制御データの前記１組によって制御されるデータ転送の完了に応答して、制御データの前記１組を更新するように要求するインタラプトを前記プロセッサに対して発行し、また前記後続のデータ転送要求に応答して、制御データの前記他方の組にアクセスし、また制御データの前記他の組によって制御される別のデータ転送を実行し、また前記別のデータ転送の完了に続いて、制御データの前記他の組を更新するように要求するインタラプトを前記プロセッサに対して発行し、また同じチャネル又はプロセッサからの別のデータ転送要求に応答して、制御データの前記１組に、もしそれが更新されていればアクセスし、制御データの前記１組の制御下で前記別のデータ転送を開始し、またもし制御データの前記１組が更新されていないことが検出されれば、前記別のデータ転送を保留させる前記ダイレクト・メモリ・アクセス・コントローラ。
- 請求項６記載のダイレクト・メモリ・アクセス・コントローラであって、前記ダイレクト・メモリ・アクセス・コントローラは、制御データの前記１組によって制御されるデータ転送の完了に応答して、制御データの前記１組を無効としてマークし、更に無効とマークされた制御データの前記１組を更新し、次に有効とマークするように要求するインタラプトを前記プロセッサに対して発行し、また前記別のデータ転送の完了に続いて、制御データの前記他方の組を無効としてマークし、制御データの前記他方の組を更新して有効とマークするように要求するインタラプトを前記プロセッサに対して発行し、それが有効又は無効のいずれにマークされるかに依存して、制御データの前記１組が更新されたかどうかを検出する前記ダイレクト・メモリ・アクセス・コントローラ。
- 請求項２記載のダイレクト・メモリ・アクセス・コントローラであって、制御データの前記１組によって制御される前記データ転送の前記部分には、制御データの前記他方の組の上書きが含まれ、前記データ転送の前記別の部分は、制御データの前記更新された他方の組によって制御され、それによって、前記ダイレクト・メモリ・アクセス・コントローラは、プロセッサ介入を要求することなく、更新された制御データを使用してデータ転送シーケンスを実行するように適応した前記ダイレクト・メモリ・アクセス・コントローラ。
- 請求項８記載のダイレクト・メモリ・アクセス・コントローラであって、制御データの前記更新された他方の組によって制御される前記データ転送の前記別の部分の１つは、前記１組の制御データの上書きを含み、それによって、前記ダイレクト・メモリ・アクセス・コントローラは、プロセッサ介入なしに、上限のない複数のデータ転送を実行するように適応した前記ダイレクト・メモリ・アクセス・コントローラ。
- 請求項７記載のダイレクト・メモリ・アクセス・コントローラであって、前記ダイレクト・メモリ・アクセス・コントローラは、前記プロセッサが前記チャネルをディセーブルするか、前記データ転送が完了するまで、制御データの前記１組および制御データの前記他方の組によって制御される後続のデータ転送を連続して実行するように適応した前記ダイレクト・メモリ・アクセス・コントローラ。
- 請求項８記載のダイレクト・メモリ・アクセス・コントローラであって、前記ダイレクト・メモリ・アクセス・コントローラは、別のデータ要求に応答して、制御データの前記１組にアクセスし、制御データの前記１組の制御下で別のデータ転送の一部を実行し、前記別のデータ転送の前記部分は、制御データの前記他方の組の上書きを含み、前記ダイレクト・メモリ・アクセス・コントローラは、制御データの前記１組によって制御される前記別のデータ転送の前記部分の完了に応答して、制御データの前記更新された他方の組にアクセスし、また前記更新された制御データの制御下で、前記別のデータ転送の別の一部を実行する前記ダイレクト・メモリ・アクセス・コントローラ。
- 複数のデータ発信元／宛先、メモリ、プロセッサおよび前記データ発信元／宛先と前記メモリとの間でデータ転送を制御する請求項１に記載のダイレクト・メモリ・アクセス・コントローラを含むデータ処理装置であって、前記データ発信元／宛先は、前記複数のチャネルを介して前記ダイレクト・メモリ・アクセス・コントローラと交信し、前記メモリは、前記複数のチャネルの各々およびプロセッサに対応して制御データの前記２つの組を記憶するように適応したデータ処理装置。
- 請求項１２記載のデータ処理装置であって、前記複数のデータ発信元／宛先が周辺機器を含む前記データ処理装置。
- 複数のデータ発信元と複数のデータ宛先との間でデータ転送を制御するダイレクト・メモリ・アクセス制御方法であって、前記複数のデータ発信元および複数のデータ宛先は、複数のチャネルを介して前記ダイレクト・メモリ・アクセス・コントローラと交信しており、前記ダイレクト・メモリ・アクセス・コントローラは、更にメモリおよびプロセッサと交信し、前記メモリは、前記複数のチャネルの各々および前記プロセッサに対して２組の制御データを記憶するように適応しており、
前記ダイレクト・メモリ・アクセス制御方法は、
前記複数のチャネルの１つ又は前記プロセッサからデータ転送要求を受信する工程と、
前記データ転送要求に応答して、前記対応するチャネル又はプロセッサに関する前記メモリに記憶された前記制御データの１つの組にアクセスする工程と、
前記アクセスされた制御データの制御下で、前記データ転送の少なくとも一部を実行する工程と、
を含み、
前記ダイレクト・メモリ・アクセス・コントローラは、前記複数のチャネルの各々およびプロセッサについて１つのインジケータ記憶を含み、前記インジケータ記憶は、前記複数のチャネルの各々およびプロセッサに対して前記２組の制御データのどちらにアクセスすべきかを指示するインジケータ・ビットを含み、前記アクセス工程においてアクセスされる制御データの前記１組は、前記インジケータ・ビットの値に依存した、ダイレクト・メモリ・アクセス制御方法。 - 請求項１４記載のダイレクト・メモリ・アクセス制御方法であって、更に、
制御データの前記１組によって制御される前記データ転送の前記部分の完了に続いて、前記２組の前記制御データの他方にアクセスして、前記データ転送の別の部分を制御する工程と、
前記別の部分のデータ転送を実行する工程と、
を含む前記ダイレクト・メモリ・アクセス制御方法。 - 請求項１４記載のダイレクト・メモリ・アクセス制御方法であって、更に、
前記複数のチャネルの前記１つ又はプロセッサからの後続のデータ転送要求に応答して、前記２組の制御データの前記他方にアクセスする工程と、
前記他方の制御データの制御下で、前記後続のデータ転送を実行する工程と、
を含む前記ダイレクト・メモリ・アクセス制御方法。 - 請求項１４記載のダイレクト・メモリ・アクセス制御方法であって、制御データの前記１組によって制御されるデータ転送の完了に続いて、
前記１組の制御データを無効としてマークする工程と、
前記プロセッサに対して、制御データの前記１組を更新して有効としてマークするように要求するインタラプトを発行する工程と、
更に別のデータ転送を実行するようにとの要求の受信に応答して、
制御データの前記他方の組にアクセスする工程と、
制御データの前記他方の組によって制御される前記別のデータ転送を実行する工程と、
前記別のデータ転送の完了に続いて、前記他方の制御データを無効としてマークする工程と、
前記プロセッサに対して、制御データの前記他方の組を更新して有効としてマークするように要求するインタラプトを発行する工程と、
更に別のデータ転送を実行するようにとの要求の受信に応答して、
制御データの前記１組にアクセスして、制御データの前記１組が有効としてマークされていることを検出すると、それに応答して、
制御データの前記１組によって制御される前記更に別のデータ転送を実行する工程、
の前記更なる工程を含む前記ダイレクト・メモリ・アクセス制御方法。 - 請求項１５記載のダイレクト・メモリ・アクセス制御方法であって、制御データの前記１組によって制御される前記データ転送の前記部分は、制御データの前記他方の組を上書きする工程を含み、前記方法は、制御データの前記１組によって制御される前記データ転送の完了に続いて、
制御データの前記他方の組にアクセスして、前記データ転送の別の部分を制御する工程と、
制御データの前記上書きされた他方の組の制御下で、前記データ転送の前記別の部分を実行する工程、
の前記更なる工程を含む前記ダイレクト・メモリ・アクセス制御方法。 - 請求項１８記載のダイレクト・メモリ・アクセス制御方法であって、プロセッサからチャネル・ディセーブル信号を受信するか、あるいは、前記データ転送が完了するまで、前記方法の前記工程の実行を繰り返し含む前記ダイレクト・メモリ・アクセス制御方法。
- 請求項１９記載のダイレクト・メモリ・アクセス制御方法であって、制御データの前記更新された他方の組の制御下で前記データ転送の前記更なる部分を実行する前記工程の反復されるシーケンスにおける前記工程の１つは、制御データの前記１組を上書きする工程を含む前記ダイレクト・メモリ・アクセス制御方法。
- 請求項１８記載のダイレクト・メモリ・アクセス制御方法であって、前記方法は、
別のデータ要求に応答して、
制御データの前記１組にアクセスする工程と、
制御データの前記１組の制御下で別のデータ転送の一部を実行する工程であって、前記更なるデータ転送の前記部分が制御データの前記他方の組を上書きする工程を含む前記工程と、
制御データの前記更新された他方の組にアクセスする工程と、
前記更新された制御データの制御下で前記別のデータ転送の別の部分を実行する工程、
の更なる工程を含む前記ダイレクト・メモリ・アクセス制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/707,275 US7873757B2 (en) | 2007-02-16 | 2007-02-16 | Controlling complex non-linear data transfers |
| US11/707,275 | 2007-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008204456A JP2008204456A (ja) | 2008-09-04 |
| JP4887313B2 true JP4887313B2 (ja) | 2012-02-29 |
Family
ID=39204452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008034289A Active JP4887313B2 (ja) | 2007-02-16 | 2008-02-15 | 複雑な非線形データの転送制御システム |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7873757B2 (ja) |
| JP (1) | JP4887313B2 (ja) |
| CN (1) | CN101271437B (ja) |
| GB (1) | GB2446701B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009151487A (ja) * | 2007-12-19 | 2009-07-09 | Panasonic Corp | Ｄｍａ転送制御装置及びデータ転送装置 |
| US9063561B2 (en) * | 2009-05-06 | 2015-06-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Direct memory access for loopback transfers in a media controller architecture |
| US8516264B2 (en) * | 2009-10-09 | 2013-08-20 | Lsi Corporation | Interlocking plain text passwords to data encryption keys |
| US8555141B2 (en) * | 2009-06-04 | 2013-10-08 | Lsi Corporation | Flash memory organization |
| US8245112B2 (en) | 2009-06-04 | 2012-08-14 | Lsi Corporation | Flash memory organization |
| US8321639B2 (en) * | 2009-12-30 | 2012-11-27 | Lsi Corporation | Command tracking for direct access block storage devices |
| US8219776B2 (en) * | 2009-09-23 | 2012-07-10 | Lsi Corporation | Logical-to-physical address translation for solid state disks |
| US20100306451A1 (en) * | 2009-06-01 | 2010-12-02 | Joshua Johnson | Architecture for nand flash constraint enforcement |
| US8166258B2 (en) * | 2009-07-24 | 2012-04-24 | Lsi Corporation | Skip operations for solid state disks |
| GB2495959A (en) | 2011-10-26 | 2013-05-01 | Imagination Tech Ltd | Multi-threaded memory access processor |
| CN104123252A (zh) * | 2013-04-26 | 2014-10-29 | 韩国科亚电子股份有限公司 | 多通道直接存储器存取控制器及其控制方法 |
| US9558528B2 (en) * | 2015-03-25 | 2017-01-31 | Xilinx, Inc. | Adaptive video direct memory access module |
| US10346419B1 (en) * | 2015-08-11 | 2019-07-09 | Workday, Inc. | On-the-fly structure change data conversion |
| US10503566B2 (en) * | 2018-04-16 | 2019-12-10 | Chicago Mercantile Exchange Inc. | Conservation of electronic communications resources and computing resources via selective processing of substantially continuously updated data |
| CN108454258B (zh) * | 2018-05-09 | 2023-06-30 | 北京印刷学院 | 一种配页检测方法 |
| FR3094507A1 (fr) * | 2019-03-29 | 2020-10-02 | Stmicroelectronics (Grenoble 2) Sas | Accès direct en mémoire |
| CN110096461A (zh) * | 2019-04-16 | 2019-08-06 | 中国科学院国家空间科学中心 | 一种基于usb3.0辅助协议的实时高速数据传输方法及系统 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450154A (en) * | 1987-08-20 | 1989-02-27 | Fujitsu Ltd | Dma control system |
| JPH01302457A (ja) | 1988-05-30 | 1989-12-06 | Nec Corp | データ転送方式 |
| US5121390A (en) * | 1990-03-15 | 1992-06-09 | International Business Machines Corporation | Integrated data link controller with synchronous link interface and asynchronous host processor interface |
| US5390299A (en) * | 1991-12-27 | 1995-02-14 | Digital Equipment Corporation | System for using three different methods to report buffer memory occupancy information regarding fullness-related and/or packet discard-related information |
| JPH05189357A (ja) * | 1992-01-17 | 1993-07-30 | Hitachi Ltd | デ−タチェイニング制御方法および装置 |
| US5613162A (en) * | 1995-01-04 | 1997-03-18 | Ast Research, Inc. | Method and apparatus for performing efficient direct memory access data transfers |
| JPH08202648A (ja) | 1995-01-24 | 1996-08-09 | Casio Comput Co Ltd | ダイレクトメモリアクセス転送方式及び方法 |
| US6128728A (en) * | 1997-08-01 | 2000-10-03 | Micron Technology, Inc. | Virtual shadow registers and virtual register windows |
| US6898646B1 (en) | 2000-05-03 | 2005-05-24 | Hewlett-Packard Development Company, L.P. | Highly concurrent DMA controller with programmable DMA channels |
| US20020144027A1 (en) * | 2001-03-27 | 2002-10-03 | Schmisseur Mark A. | Multi-use data access descriptor |
| JP2004118300A (ja) * | 2002-09-24 | 2004-04-15 | Rohm Co Ltd | Ｄｍａコントローラ |
| JP4220845B2 (ja) | 2003-07-01 | 2009-02-04 | 三菱重工業株式会社 | 原子炉の炉内構造 |
| JP2005157717A (ja) * | 2003-11-26 | 2005-06-16 | Nec Micro Systems Ltd | データ転送方法及びその装置 |
| JP2006268753A (ja) | 2005-03-25 | 2006-10-05 | Fujitsu Ltd | Ｄｍａ回路及びコンピュータシステム |
| US7660916B2 (en) * | 2005-06-16 | 2010-02-09 | Agere Systems Inc. | Emulation of independent active DMA channels with a single DMA capable bus master hardware and firmware |
| DE602005015632D1 (de) * | 2005-06-30 | 2009-09-03 | Freescale Semiconductor Inc | Einrichtung und verfahren zur steuerung mehrerer dma-tasks |
| GB2433611A (en) | 2005-12-21 | 2007-06-27 | Advanced Risc Mach Ltd | DMA controller with virtual channels |
| EP1801700B1 (en) * | 2005-12-23 | 2013-06-26 | Texas Instruments Inc. | Method and systems to restrict usage of a DMA channel |
-
2007
- 2007-02-16 US US11/707,275 patent/US7873757B2/en active Active
-
2008
- 2008-02-07 GB GB0802329A patent/GB2446701B/en active Active
- 2008-02-15 CN CN200810100342.5A patent/CN101271437B/zh active Active
- 2008-02-15 JP JP2008034289A patent/JP4887313B2/ja active Active
-
2010
- 2010-08-24 US US12/805,913 patent/US8112560B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8112560B2 (en) | 2012-02-07 |
| CN101271437A (zh) | 2008-09-24 |
| US7873757B2 (en) | 2011-01-18 |
| GB0802329D0 (en) | 2008-03-12 |
| GB2446701B (en) | 2011-04-27 |
| GB2446701A (en) | 2008-08-20 |
| CN101271437B (zh) | 2016-01-13 |
| JP2008204456A (ja) | 2008-09-04 |
| US20080201494A1 (en) | 2008-08-21 |
| US20100325317A1 (en) | 2010-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4887313B2 (ja) | 複雑な非線形データの転送制御システム | |
| US5644784A (en) | Linear list based DMA control structure | |
| JP3433386B2 (ja) | 入出力記憶装置への直接メモリアクセスを行う装置及び方法 | |
| JP5185289B2 (ja) | 内容終了型ｄｍａ | |
| US9442873B2 (en) | Direct memory access controller | |
| US10540096B2 (en) | Method and design for dynamic management of descriptors for SGL operation | |
| US10108565B2 (en) | Method for on-demand fetching of SGL pointers based buffer, traffic and command requirements | |
| EP1103889B1 (en) | Flexible general-purpose input/output system | |
| WO2006012196A2 (en) | An apparatus and method for high performance volatile disk drive memory access using an integrated dma engine | |
| US8190794B2 (en) | Control function for memory based buffers | |
| JP4219106B2 (ja) | 動的優先順位外部トランザクション・システム | |
| US6728797B2 (en) | DMA controller | |
| US20080126600A1 (en) | Direct memory access device and methods | |
| JPS6375955A (ja) | プログラムモ−ド・アクセス制御方式 | |
| US20060149940A1 (en) | Implementation to save and restore processor registers on a context switch | |
| US6230215B1 (en) | On-demand transfer engine | |
| US7096307B2 (en) | Shared write buffer in a peripheral interface and method of operating | |
| US10789001B1 (en) | Posted operation data control | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| JP4363431B2 (ja) | データ転送方式 | |
| JP2001056793A (ja) | 情報処理装置 | |
| JPH02173846A (ja) | 循環バツフア制御装置及び制御方法 | |
| GB2624385A (en) | Apparatus comprising interrupt tracking circuitry | |
| JPH04195563A (ja) | メモリシステムの制御装置 | |
| KR19980016507A (ko) | 입출력프로세서의 고성능 디엠에이(dma) 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4887313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |