JP4875568B2 - リソグラフィプロセスのための計測システムおよび計測方法 - Google Patents
リソグラフィプロセスのための計測システムおよび計測方法 Download PDFInfo
- Publication number
- JP4875568B2 JP4875568B2 JP2007211402A JP2007211402A JP4875568B2 JP 4875568 B2 JP4875568 B2 JP 4875568B2 JP 2007211402 A JP2007211402 A JP 2007211402A JP 2007211402 A JP2007211402 A JP 2007211402A JP 4875568 B2 JP4875568 B2 JP 4875568B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- corner rounding
- corner
- mask
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本発明は、概して半導体デバイスの製造に係り、特に、半導体デバイスの製造に用いられるリソグラフィプロセスのための計測システムおよび計測方法に関するものである。
一般に、半導体デバイスは、コンピュータ、携帯電話、パーソナルコンピューティングデバイスや、その他の多くのアプリケーションといった、様々な電子アプリケーションに用いられる。半導体デバイスは、半導体ワークピース上や半導体基板上に多種類の材料層を堆積し、リソグラフィを用いてその様々な材料層をパターニングすることによって製造される。上記材料層は、大抵は、集積回路(IC)を形成するためにパターン化およびエッチングされる、導電性や、半導電性、絶縁性の材料からなる薄膜を含んでいる。例えば、単一のダイやチップの上に、多数のトランジスタ、メモリデバイス、スイッチ、導体配線、ダイオード、キャパシタ、論理回路、およびその他の電子素子が形成される。
これらの課題およびその他の課題は、コーナ・ラウンディングを測定するための新規な方法、システム、およびリソグラフィマスクを提供する本発明の好ましい実施形態により、広く解決あるいは回避され、また、上記実施形態により技術的利点が幅広く得られる。
本発明とその利点とをより完全に理解するために、添付の図面に関連する以下の記載をここで参照する。
本発明の好ましい実施形態の構成および使用について以下に詳述するが、本発明の実施形態は、特定した状況を様々に変化させた実施形態にも適用可能な発明概念であると解釈されるべきである。以下で述べる実施形態は、本発明を構成および使用する特定の方法を単に例示しているに過ぎず、発明の範囲を制限するものではない。
式1: d4=(d3−x)/2;
ここで、d4は計算されるコーナ・ラウンディング量である。
Claims (25)
- アングルを含むパターンを少なくとも2つ含むように形成された複数のコーナ・ラウンディングのテストパターンを含むマスクを準備する、マスク準備工程と、
感光材料層が設けられた第1の半導体デバイスを準備する、第1の半導体デバイス準備工程と、
上記第1の半導体デバイスの上記感光材料層を、上記マスクおよびリソグラフィプロセスを用いて、上記複数のコーナ・ラウンディングの上記テストパターンに対応する複数のコーナ・ラウンディングのテストフィーチャにパターン化する、パターン化工程と、
上記第1の半導体デバイスの上記感光材料層に形成された、上記複数のコーナ・ラウンディングの上記テストフィーチャのうちの少なくとも1つを、上記複数のコーナ・ラウンディングの上記テストフィーチャのうちの他のものと比較して解析することにより、上記リソグラフィプロセスのコーナ・ラウンディング量を測定する、コーナ・ラウンディング量測定工程と、
測定された上記コーナ・ラウンディング量に応じて、上記リソグラフィプロセスあるいは上記マスクのパラメータを変更するパラメータ変更工程と、
第2の半導体デバイスを準備する第2の半導体デバイス準備工程と、
変更された上記リソグラフィプロセスおよび変更された上記マスクを用いて、上記第2の半導体デバイスを加工する第2の半導体デバイス加工工程と、
を含む、半導体デバイスを製造する方法であって、
上記マスク準備工程は、複数の正方形の上記テストパターンの中に上記複数の正方形の上記テストパターンのうちの他のものと寸法の異なるものを少なくとも含むように形成された上記複数の正方形の上記テストパターンを含むマスクを準備することを含んでおり、
上記第1の半導体デバイスの上記感光材料層の上記パターン化工程は、上記複数の正方形の上記テストパターンに対応する複数の上記テストフィーチャを形成することを含んでおり、
上記コーナ・ラウンディング量測定工程は、上記テストフィーチャとしての第1のテストフィーチャの、第1のコーナから上記第1のコーナに対向する第2のコーナまでの第1の距離を測定することと、上記第1のテストフィーチャの、第1の側から上記第1の側に対向する第2の側までの第2の距離を測定することと、上記第2の距離を上記第1の距離と比較して、上記第1の距離が上記第2の距離にほぼ等しいならば、上記第1の距離の半分あるいは上記第2の距離の半分を、上記コーナ・ラウンディング量として決定することとを含んでおり、
上記コーナ・ラウンディング量測定工程は、さらに、
上記第1の距離が上記第2の距離にほぼ等しくならないならば、
上記テストフィーチャとしての少なくとも1つの第2のテストフィーチャの、上記第1のコーナから上記第1のコーナに対向する上記第2のコーナまでの第3の距離を測定することと、
上記少なくとも1つの第2のテストフィーチャの、第1の側から上記第1の側に対向する第2の側までの第4の距離を測定することと、
上記第4の距離を上記第3の距離と比較することとを、
上記第1のテストフィーチャの次に大きい上記第2のテストフィーチャから始めて上記第2のテストフィーチャの大きい順に行って、上記第3の距離が上記第4の距離に等しい上記第2のテストフィーチャが見つかるまで繰り返し、
上記第3の距離が上記第4の距離に等しい上記第2のテストフィーチャにおける上記第3の距離の半分あるいは上記第4の距離の半分を、上記コーナ・ラウンディング量として決定することを含んでいる、半導体デバイスを製造する方法。 - アングルを含むパターンを少なくとも2つ含むように形成された複数のコーナ・ラウンディングのテストパターンを含むマスクを準備する、マスク準備工程と、
感光材料層が設けられた第1の半導体デバイスを準備する、第1の半導体デバイス準備工程と、
上記第1の半導体デバイスの上記感光材料層を、上記マスクおよびリソグラフィプロセスを用いて、上記複数のコーナ・ラウンディングの上記テストパターンに対応する複数のコーナ・ラウンディングのテストフィーチャにパターン化する、パターン化工程と、
上記第1の半導体デバイスの上記感光材料層に形成された、上記複数のコーナ・ラウンディングの上記テストフィーチャのうちの少なくとも1つを、上記複数のコーナ・ラウンディングの上記テストフィーチャのうちの他のものと比較して解析することにより、上記リソグラフィプロセスのコーナ・ラウンディング量を測定する、コーナ・ラウンディング量測定工程と、
測定された上記コーナ・ラウンディング量に応じて、上記リソグラフィプロセスあるいは上記マスクのパラメータを変更するパラメータ変更工程と、
第2の半導体デバイスを準備する第2の半導体デバイス準備工程と、
変更された上記リソグラフィプロセスおよび変更された上記マスクを用いて、上記第2の半導体デバイスを加工する第2の半導体デバイス加工工程と、
を含む、半導体デバイスを製造する方法であって、
上記マスク準備工程は、第1のアングルを有する上記テストパターンとしての少なくとも1つの第1のテストパターンと、第2のアングルを有する上記テストパターンとしての少なくとも1つの第2のテストパターンとを含むマスクであって、上記第1のテストパターンの上記第1のアングルの外側のコーナが、上記第2のテストパターンの上記第2のアングルの外側のコーナに対して上記マスク上で第1の距離だけスペースを介して隔てられるように近接している上記マスクを準備することを含んでおり、
上記リソグラフィプロセスの上記コーナ・ラウンディング量測定工程は、上記第1の半導体デバイスの上記感光材料層に形成された、上記第1のテストパターンに対応する上記テストフィーチャとしての第1のテストフィーチャの第1のアングルの外側のコーナと、上記第2のテストパターンに対応する上記テストフィーチャとしての第2のテストフィーチャの第2のアングルの外側のコーナとの間の第2の距離を測定し、上記コーナ・ラウンディング量としての、(上記第2の距離−上記第1の距離)/2を計算することを含んでいる、半導体デバイスを製造する方法。 - アングルを含むパターンを少なくとも2つ含むように形成された複数のコーナ・ラウンディングのテストパターンを含むマスクを準備する、マスク準備工程と、
感光材料層が設けられた第1の半導体デバイスを準備する、第1の半導体デバイス準備工程と、
上記第1の半導体デバイスの上記感光材料層を、上記マスクおよびリソグラフィプロセスを用いて、上記複数のコーナ・ラウンディングのテストパターンに対応する複数のコーナ・ラウンディングのテストフィーチャにパターン化する、パターン化工程と、
上記第1の半導体デバイスの上記感光材料層に形成された、上記複数のコーナ・ラウンディングの上記テストフィーチャのうちの少なくとも1つを、上記複数のコーナ・ラウンディングの上記テストフィーチャのうちの他のものと比較して解析することにより、上記リソグラフィプロセスのコーナ・ラウンディング量を測定する、コーナ・ラウンディング量測定工程と、
測定された上記コーナ・ラウンディング量に応じて、上記リソグラフィプロセスあるいは上記マスクのパラメータを変更するパラメータ変更工程と、
第2の半導体デバイスを準備する第2の半導体デバイス準備工程と、
変更された上記リソグラフィプロセスおよび変更された上記マスクを用いて、上記第2の半導体デバイスを加工する第2の半導体デバイス加工工程と、
を含む、半導体デバイスを製造する方法であって、
上記マスク準備工程は、複数のアングルからなる上記テストパターンが形成されたマスクであって、上記複数のアングルからなる上記テストパターンの中に少なくとも上記複数のアングルからなる上記テストパターンのうちの他のものと寸法の異なるものが含まれているマスクを準備することを含んでおり、
上記コーナ・ラウンディング量測定工程は、
複数のアングルからなる上記テストフィーチャの形状を解析して、上記複数のアングルからなる上記テストフィーチャの各部分が、直線を含んでいるかどうかを決定することと、
上記複数のコーナ・ラウンディングの上記テストフィーチャのいずれが、直線を含まないコーナが丸められた上記テストフィーチャが形成される最も大きな、アングルからなる上記テストパターンを含んでいるかを決定することと、
上記コーナ・ラウンディング量を、直線部分を含まない上記コーナが丸められた上記テストフィーチャに対応する上記最も大きな、アングルからなる上記テストパターンの辺の長さとして決定することとを含んでいる、半導体デバイスを製造する方法。 - リソグラフィマスクを準備するリソグラフィマスク準備工程であって、上記リソグラフィマスクは、遮光性または光吸収性の材料、上記遮光性または光吸収性の材料に結合された透光性または光反射性の材料、および、上記遮光性または光吸収性の材料または上記透光性または光反射性の材料の上に形成された複数のコーナ・ラウンディングのテストパターンを含んでおり、上記複数のコーナ・ラウンディングのテストパターンは少なくとも2つのアングルを含むパターンを含んでおり、リソグラフィプロセスのコーナ・ラウンディング量は、半導体デバイスの材料層に上記リソグラフィマスクを用いて形成された複数のコーナ・ラウンディングのテストフィーチャの少なくとも1つを、上記複数のコーナ・ラウンディングの上記テストフィーチャのうちの他のものと比較して解析することにより決定される、リソグラフィマスク準備工程と、
感光材料層が設けられた半導体のウェハを準備するウェハ準備工程と、
上記リソグラフィマスクを通して上記感光材料層を露光する露光工程と、
上記感光材料層の一部分を除去して上記ウェハの一部分を露出させる除去工程であって、除去された一部は上記リソグラフィマスクのパターンに基づいている、除去工程と、
上記ウェハの露出した上記一部分に変化を加える変化工程と、を含んでいる、
半導体デバイスの製造方法であって、
上記リソグラフィマスクを通した上記感光材料層の上記露光工程と、上記感光材料層の上記一部分の上記除去工程とは、上記感光材料層に少なくとも2つの、アングルを含むパターンを形成することを含んでおり、
上記アングルを含むパターンのうちの少なくとも1つを上記アングルを含むパターンのうちの他の1つと比較して解析することにより、上記リソグラフィプロセスの上記コーナ・ラウンディング量を決定することをさらに含んでおり、
上記コーナ・ラウンディング量を決定することに、
上記アングルを含むパターンである複数の正方形の上記テストパターンの中に上記複数の正方形の上記テストパターンのうちの他のものと寸法の異なるものを少なくとも含むように形成された上記複数の正方形の上記テストパターンを含むマスクを準備することと、
上記複数の正方形の上記テストパターンに対応する複数の上記テストフィーチャを形成することと、
上記テストフィーチャとしての第1のテストフィーチャの、第1のコーナから上記第1のコーナに対向する第2のコーナまでの第1の距離を測定することと、上記第1のテストフィーチャの、第1の側から上記第1の側に対向する第2の側までの第2の距離を測定することと、上記第2の距離を上記第1の距離と比較して、上記第1の距離が上記第2の距離にほぼ等しいならば、上記第1の距離の半分あるいは上記第2の距離の半分を、上記コーナ・ラウンディング量として決定することとを含んでおり、
上記コーナ・ラウンディング量を決定することに、さらに、
上記第1の距離が上記第2の距離にほぼ等しくならないならば、
上記テストフィーチャとしての少なくとも1つの第2のテストフィーチャの、上記第1のコーナから上記第1のコーナに対向する上記第2のコーナまでの第3の距離を測定することと、
上記少なくとも1つの第2のテストフィーチャの、第1の側から上記第1の側に対向する第2の側までの第4の距離を測定することと、
上記第4の距離を上記第3の距離と比較することとを、
上記第1のテストフィーチャの次に大きい上記第2のテストフィーチャから始めて上記第2のテストフィーチャの大きい順に行って、上記第3の距離が上記第4の距離に等しい上記第2のテストフィーチャが見つかるまで繰り返し、
上記第3の距離が上記第4の距離に等しい上記第2のテストフィーチャにおける上記第3の距離の半分あるいは上記第4の距離の半分を、上記コーナ・ラウンディング量として決定することを含んでおり、
決定された上記コーナ・ラウンディング量に基づいて、上記リソグラフィマスクの設計パラメータを変化させること、あるいは、リソグラフィプロセスのパラメータを変化させることをさらに含んでいる、半導体デバイスの製造方法。 - リソグラフィマスクを準備するリソグラフィマスク準備工程であって、上記リソグラフィマスクは、遮光性または光吸収性の材料、上記遮光性または光吸収性の材料に結合された透光性または光反射性の材料、および、上記遮光性または光吸収性の材料または上記透光性または光反射性の材料の上に形成された複数のコーナ・ラウンディングのテストパターンを含んでおり、上記複数のコーナ・ラウンディングのテストパターンは少なくとも2つのアングルを含むパターンを含んでおり、リソグラフィプロセスのコーナ・ラウンディング量は、半導体デバイスの材料層に上記リソグラフィマスクを用いて形成された複数のコーナ・ラウンディングのテストフィーチャの少なくとも1つを、上記複数のコーナ・ラウンディングの上記テストフィーチャのうちの他のものと比較して解析することにより決定される、リソグラフィマスク準備工程と、
感光材料層が設けられた半導体のウェハを準備するウェハ準備工程と、
上記リソグラフィマスクを通して上記感光材料層を露光する露光工程と、
上記感光材料層の一部分を除去して上記ウェハの一部分を露出させる除去工程であって、除去された一部は上記リソグラフィマスクのパターンに基づいている、除去工程と、
上記ウェハの露出した上記一部分に変化を加える変化工程と、を含んでいる、
半導体デバイスの製造方法であって、
上記リソグラフィマスクを通した上記感光材料層の上記露光工程と、上記感光材料層の上記一部分の上記除去工程とは、上記感光材料層に少なくとも2つの、アングルを含むパターンを形成することを含んでおり、
上記アングルを含むパターンのうちの少なくとも1つを上記アングルを含むパターンのうちの他の1つと比較して解析することにより、上記リソグラフィプロセスの上記コーナ・ラウンディング量を決定することをさらに含んでおり、
上記コーナ・ラウンディング量を決定することに、
上記アングルを含むパターンである第1のアングルを有する上記テストパターンとしての少なくとも1つの第1のテストパターンと、上記アングルを含むパターンである第2のアングルを有する上記テストパターンとしての少なくとも1つの第2のテストパターンとを含むマスクであって、上記第1のテストパターンの上記第1のアングルの外側のコーナが、上記第2のテストパターンの上記第2のアングルの外側のコーナに対して上記マスク上で第1の距離だけスペースを介して隔てられるように近接している上記マスクを準備することと、
上記半導体デバイスの上記感光材料層に形成された、上記第1のテストパターンに対応する上記テストフィーチャとしての第1のテストフィーチャの第1のアングルの外側のコーナと、上記第2のテストパターンに対応する上記テストフィーチャとしての第2のテストフィーチャの第2のアングルの外側のコーナとの間の第2の距離を測定し、上記コーナ・ラウンディング量としての、(上記第2の距離−上記第1の距離)/2を計算することとを含んでおり、
決定された上記コーナ・ラウンディング量に基づいて、上記リソグラフィマスクの設計パラメータを変化させること、あるいは、リソグラフィプロセスのパラメータを変化させることをさらに含んでいる、半導体デバイスの製造方法。 - リソグラフィマスクを準備するリソグラフィマスク準備工程であって、上記リソグラフィマスクは、遮光性または光吸収性の材料、上記遮光性または光吸収性の材料に結合された透光性または光反射性の材料、および、上記遮光性または光吸収性の材料または上記透光性または光反射性の材料の上に形成された複数のコーナ・ラウンディングのテストパターンを含んでおり、上記複数のコーナ・ラウンディングのテストパターンは少なくとも2つのアングルを含むパターンを含んでおり、リソグラフィプロセスのコーナ・ラウンディング量は、半導体デバイスの材料層に上記リソグラフィマスクを用いて形成された複数のコーナ・ラウンディングのテストフィーチャの少なくとも1つを、上記複数のコーナ・ラウンディングの上記テストフィーチャのうちの他のものと比較して解析することにより決定される、リソグラフィマスク準備工程と、
感光材料層が設けられた半導体のウェハを準備するウェハ準備工程と、
上記リソグラフィマスクを通して上記感光材料層を露光する露光工程と、
上記感光材料層の一部分を除去して上記ウェハの一部分を露出させる除去工程であって、除去された一部は上記リソグラフィマスクのパターンに基づいている、除去工程と、
上記ウェハの露出した上記一部分に変化を加える変化工程と、を含んでいる、
半導体デバイスの製造方法であって、
上記リソグラフィマスクを通した上記感光材料層の上記露光工程と、上記感光材料層の上記一部分の上記除去工程とは、上記感光材料層に少なくとも2つの、アングルを含むパターンを形成することを含んでおり、
上記アングルを含むパターンのうちの少なくとも1つを上記アングルを含むパターンのうちの他の1つと比較して解析することにより、上記リソグラフィプロセスの上記コーナ・ラウンディング量を決定することをさらに含んでおり、
上記コーナ・ラウンディング量を決定することに、
上記アングルを含むパターンである複数の上記アングルからなる上記テストパターンが形成されたマスクであって、上記複数の上記アングルからなる上記テストパターンの中に少なくとも上記複数の上記アングルからなる上記テストパターンのうちの他のものと寸法の異なるものが含まれているマスクを準備することと、
複数の上記アングルからなる上記テストフィーチャの形状を解析して、上記複数の上記アングルからなる上記テストフィーチャの各部分が、直線を含んでいるかどうかを決定することと、
上記複数のコーナ・ラウンディングの上記テストフィーチャのいずれが、直線を含まないコーナが丸められた上記テストフィーチャが形成される最も大きな、上記アングルからなる上記テストパターンを含んでいるかを決定することと、
上記コーナ・ラウンディング量を、直線部分を含まない上記コーナが丸められた上記テストフィーチャに対応する上記最も大きな、上記アングルからなる上記テストパターンの辺の長さとして決定することとを含んでおり、
決定された上記コーナ・ラウンディング量に基づいて、上記リソグラフィマスクの設計パラメータを変化させること、あるいは、リソグラフィプロセスのパラメータを変化させることをさらに含んでいる、半導体デバイスの製造方法。 - 上記設計パラメータを変化させることが、上記リソグラフィマスクのレイアウトを変更すること、上記リソグラフィマスクの光近接効果補正(OPC)のデザインを変更すること、あるいは、半導体デバイス設計の許容公差を変更することを含んでいる、
あるいは、
上記リソグラフィプロセスのパラメータを変化させることが、上記感光材料層として使用するフォトレジストの種類を変えること、上記感光材料層をパターン化するときに用いられるエネルギーを有する波長を変えること、あるいは、上記感光材料層をパターン化するときに用いられる露光量を変えることを含んでいる、
請求項4から6のいずれか1項に記載の半導体デバイスの製造方法。 - 上記半導体のウェハを準備する上記ウェハ準備工程は、第1の半導体デバイスを準備することを含んでおり、
変更された上記リソグラフィマスクあるいは変更された上記リソグラフィプロセスを用いて少なくとも1つの第2の半導体デバイスを作製することをさらに含んでいる、
請求項4から6のいずれか1項に記載の半導体デバイスの製造方法。 - 上記複数のコーナ・ラウンディングのテストパターンは、複数のL字形状のパターンを、上記複数のL字形状のパターンの中に少なくとも上記複数のL字形状のパターンのうちの他のものと寸法の異なるものが形成されるように含んでいる、
請求項6に記載の半導体デバイスの製造方法。 - リソグラフィシステムであって、
感光材料層が設けられたデバイスの支持台と、
上記デバイスの上記支持台に近接して設けられた投影レンズシステムと、
上記投影レンズシステムに近接して設けられた照明と、
上記投影レンズシステムと上記照明との間に配置されたリソグラフィマスクとを含んでおり、
上記リソグラフィマスクは複数のコーナ・ラウンディングのテストパターンを含み、上記複数のコーナ・ラウンディングのテストパターンは少なくとも2つの、アングルを含むパターンを含んでおり、上記リソグラフィシステムのリソグラフィプロセスのコーナ・ラウンディング量が、上記デバイスの上記感光材料層に形成された複数のコーナ・ラウンディングのテストフィーチャを上記複数のコーナ・ラウンディングのテストフィーチャのうちの他のものと比較して解析することにより決定され、
上記リソグラフィマスクは、上記アングルを含むパターンである複数の正方形の上記テストパターンの中に上記複数の正方形の上記テストパターンのうちの他のものと寸法の異なるものを少なくとも含むように形成された上記複数の正方形の上記テストパターンを含むマスクであり、
自動測定装置をさらに含んでおり、
上記リソグラフィプロセスの上記コーナ・ラウンディング量が、上記自動測定装置によって決定可能であり、
上記自動測定装置によって上記コーナ・ラウンディング量を決定することに、
上記複数の正方形の上記テストパターンに対応するように形成された複数の上記テストフィーチャに対して、上記テストフィーチャとしての第1のテストフィーチャの、第1のコーナから上記第1のコーナに対向する第2のコーナまでの第1の距離を測定することと、上記第1のテストフィーチャの、第1の側から上記第1の側に対向する第2の側までの第2の距離を測定することと、上記第2の距離を上記第1の距離と比較して、上記第1の距離が上記第2の距離にほぼ等しいならば、上記第1の距離の半分あるいは上記第2の距離の半分を、上記コーナ・ラウンディング量として決定することとを含んでおり、
上記コーナ・ラウンディング量を決定することに、さらに、
上記第1の距離が上記第2の距離にほぼ等しくならないならば、
上記テストフィーチャとしての少なくとも1つの第2のテストフィーチャの、上記第1のコーナから上記第1のコーナに対向する上記第2のコーナまでの第3の距離を測定することと、
上記少なくとも1つの第2のテストフィーチャの、第1の側から上記第1の側に対向する第2の側までの第4の距離を測定することと、
上記第4の距離を上記第3の距離と比較することとを、
上記第1のテストフィーチャの次に大きい上記第2のテストフィーチャから始めて上記第2のテストフィーチャの大きい順に行って、上記第3の距離が上記第4の距離に等しい上記第2のテストフィーチャが見つかるまで繰り返し、
上記第3の距離が上記第4の距離に等しい上記第2のテストフィーチャにおける上記第3の距離の半分あるいは上記第4の距離の半分を、上記コーナ・ラウンディング量として決定することを含んでいる、リソグラフィシステム。 - リソグラフィシステムであって、
感光材料層が設けられたデバイスの支持台と、
上記デバイスの上記支持台に近接して設けられた投影レンズシステムと、
上記投影レンズシステムに近接して設けられた照明と、
上記投影レンズシステムと上記照明との間に配置されたリソグラフィマスクとを含んでおり、
上記リソグラフィマスクは複数のコーナ・ラウンディングのテストパターンを含み、上記複数のコーナ・ラウンディングのテストパターンは少なくとも2つの、アングルを含むパターンを含んでおり、上記リソグラフィシステムのリソグラフィプロセスのコーナ・ラウンディング量が、上記デバイスの上記感光材料層に形成された複数のコーナ・ラウンディングのテストフィーチャを上記複数のコーナ・ラウンディングのテストフィーチャのうちの他のものと比較して解析することにより決定され、
上記リソグラフィマスクは、上記アングルを含むパターンである第1のアングルを有する上記テストパターンとしての少なくとも1つの第1のテストパターンと、上記アングルを含むパターンである第2のアングルを有する上記テストパターンとしての少なくとも1つの第2のテストパターンとを含むマスクであって、上記第1のテストパターンの上記第1のアングルの外側のコーナが、上記第2のテストパターンの上記第2のアングルの外側のコーナに対して上記マスク上で第1の距離だけスペースを介して隔てられるように近接している上記マスクであり、
自動測定装置をさらに含んでおり、
上記リソグラフィプロセスの上記コーナ・ラウンディング量が、上記自動測定装置によって決定可能であり、
上記自動測定装置によって上記コーナ・ラウンディング量を決定することに、
上記感光材料層に形成された、上記第1のテストパターンに対応する上記テストフィーチャとしての第1のテストフィーチャの第1のアングルの外側のコーナと、上記第2のテストパターンに対応する上記テストフィーチャとしての第2のテストフィーチャの第2のアングルの外側のコーナとの間の第2の距離を測定し、上記コーナ・ラウンディング量としての、(上記第2の距離−上記第1の距離)/2を計算することとを含んでいる、リソグラフィシステム。 - リソグラフィシステムであって、
感光材料層が設けられたデバイスの支持台と、
上記デバイスの上記支持台に近接して設けられた投影レンズシステムと、
上記投影レンズシステムに近接して設けられた照明と、
上記投影レンズシステムと上記照明との間に配置されたリソグラフィマスクとを含んでおり、
上記リソグラフィマスクは複数のコーナ・ラウンディングのテストパターンを含み、上記複数のコーナ・ラウンディングのテストパターンは少なくとも2つの、アングルを含むパターンを含んでおり、上記リソグラフィシステムのリソグラフィプロセスのコーナ・ラウンディング量が、上記デバイスの上記感光材料層に形成された複数のコーナ・ラウンディングのテストフィーチャを上記複数のコーナ・ラウンディングのテストフィーチャのうちの他のものと比較して解析することにより決定され、
上記リソグラフィマスクは、上記アングルを含むパターンである複数の上記アングルからなる上記テストパターンが形成されたマスクであって、上記複数の上記アングルからなる上記テストパターンの中に少なくとも上記複数の上記アングルからなる上記テストパターンのうちの他のものと寸法の異なるものが含まれているマスクであり、
自動測定装置をさらに含んでおり、
上記リソグラフィプロセスの上記コーナ・ラウンディング量が、上記自動測定装置によって決定可能であり、
上記自動測定装置によって上記コーナ・ラウンディング量を決定することに、
複数の上記アングルからなる上記テストフィーチャの形状を解析して、上記複数の上記アングルからなる上記テストフィーチャの各部分が、直線を含んでいるかどうかを決定することと、
上記複数のコーナ・ラウンディングの上記テストフィーチャのいずれが、直線を含まないコーナが丸められた上記テストフィーチャが形成される最も大きな、上記アングルからなる上記テストパターンを含んでいるかを決定することと、
上記コーナ・ラウンディング量を、直線部分を含まない上記コーナが丸められた上記テストフィーチャに対応する上記最も大きな、上記アングルからなる上記テストパターンの辺の長さとして決定することとを含んでいる、リソグラフィシステム。 - 上記自動測定装置は、走査型電子顕微鏡(SEM)あるいは散乱計を含んでいる、
請求項10から12までのいずれか1項に記載のリソグラフィシステム。 - 上記リソグラフィシステムとして、光学的なリソグラフィシステム、非光学的なリソグラフィシステム、X線リソグラフィシステム、干渉リソグラフィシステム、短波長リソグラフィシステム、有限角拡散投射電子ビームリソグラフィ(SCALPEL)システム、液浸リソグラフィ、可視または紫外(UV)または極紫外(EUV)の光を用いるリソグラフィシステム、あるいは、以上の選択肢の任意の組み合わせを含む、
請求項10から12までのいずれか1項に記載のリソグラフィシステム。 - ワークピースと、
上記ワークピース上に設けられた材料層に設けられた、複数のコーナ・ラウンディングのテストフィーチャとを含んでおり、
上記複数のコーナ・ラウンディングのテストフィーチャは、互いにアングルの外側が隣接するように配置された少なくとも2つの、アングルからなるテストフィーチャを含んでいる、半導体デバイス。 - 上記材料層として、感光材料層、導電材料層、絶縁材料層、あるいは、半導体材料層を含む、
請求項15に記載の半導体デバイス。 - 複数のダイを含んでおり、
上記複数のコーナ・ラウンディングのテストフィーチャは、上記ダイに割り当てられた領域、上記ダイの未使用領域、上記ダイのテスト領域、上記ダイのスクライブ領域、上記ワークピースの切り溝領域、あるいは、以上の選択肢の任意の組み合わせ、に形成されている、請求項16に記載の半導体デバイス。 - 上記複数のコーナ・ラウンディングのテストフィーチャは、L字形状をなすもの、T字形状をなすもの、Z字形状をなすもの、U字形状をなすもの、W字形状をなすもの、V字形状をなすもの、正方形、あるいは、以上の選択肢の任意の組み合わせを含んでいる、請求項16に記載の半導体デバイス。
- コーナ・ラウンディングの測定データを取得する取得工程であって、複数のコーナ・ラウンディングのテストパターンが形成されたマスクとリソグラフィプロセスとを用いてパターン化された半導体デバイスの材料層の、第1のコーナ・ラウンディングのテストフィーチャを、上記材料層の、少なくとも1つの第2のコーナ・ラウンディングのテストフィーチャと比較して測定することを含んでいる、取得工程と、
上記コーナ・ラウンディングの測定データを解析することにより、上記リソグラフィプロセスのコーナ・ラウンディング量を計算する計算工程とを含んでいる、コーナ・ラウンディング量を求める方法であって、
上記マスクは、複数の正方形の上記テストパターンの中に上記複数の正方形の上記テストパターンのうちの他のものと寸法の異なるものを少なくとも含むように形成された上記複数の正方形の上記テストパターンを含むマスクであり、
上記取得工程は、
上記複数の正方形の上記テストパターンに対応するように形成された複数の上記テストフィーチャに対して、上記第1のコーナ・ラウンディングの上記テストフィーチャとしての第1のテストフィーチャの、第1のコーナから上記第1のコーナに対向する第2のコーナまでの第1の距離を測定することと、上記第1のテストフィーチャの、第1の側から上記第1の側に対向する第2の側までの第2の距離を測定することと、上記第2の距離を上記第1の距離と比較して、上記第1の距離が上記第2の距離にほぼ等しいならば、上記第1の距離の半分あるいは上記第2の距離の半分を、上記コーナ・ラウンディング量として決定することとを含んでおり、
さらに、
上記第1の距離が上記第2の距離にほぼ等しくならないならば、
上記第2のコーナ・ラウンディングの上記テストフィーチャとしての少なくとも1つの第2のテストフィーチャの、上記第1のコーナから上記第1のコーナに対向する上記第2のコーナまでの第3の距離を測定することと、
上記少なくとも1つの第2のテストフィーチャの、第1の側から上記第1の側に対向する第2の側までの第4の距離を測定することと、
上記第4の距離を上記第3の距離と比較することとを、
上記第1のテストフィーチャの次に大きい上記第2のテストフィーチャから始めて上記第2のテストフィーチャの大きい順に行って、上記第3の距離が上記第4の距離に等しい上記第2のテストフィーチャが見つかるまで繰り返し、
上記計算工程は、
上記第3の距離が上記第4の距離に等しい上記第2のテストフィーチャにおける上記第3の距離の半分あるいは上記第4の距離の半分を、上記コーナ・ラウンディング量として計算することを含んでいる、コーナ・ラウンディング量を求める方法。 - コーナ・ラウンディングの測定データを取得する取得工程であって、複数のコーナ・ラウンディングのテストパターンが形成されたマスクとリソグラフィプロセスとを用いてパターン化された半導体デバイスの材料層の、第1のコーナ・ラウンディングのテストフィーチャを、上記材料層の、少なくとも1つの第2のコーナ・ラウンディングのテストフィーチャと比較して測定することを含んでいる、取得工程と、
上記コーナ・ラウンディングの測定データを解析することにより、上記リソグラフィプロセスのコーナ・ラウンディング量を計算する計算工程とを含んでいる、コーナ・ラウンディング量を求める方法であって、
上記マスクは、第1のアングルを有する上記テストパターンとしての少なくとも1つの第1のテストパターンと、第2のアングルを有する上記テストパターンとしての少なくとも1つの第2のテストパターンとを含む上記マスクであって、上記第1のテストパターンの上記第1のアングルの外側のコーナが、上記第2のテストパターンの上記第2のアングルの外側のコーナに対して上記マスク上で第1の距離だけスペースを介して隔てられるように近接している上記マスクであり、
上記取得工程は、
上記材料層に形成された、上記第1のテストパターンに対応する上記第1のコーナ・ラウンディングの上記テストフィーチャとしての第1のテストフィーチャの第1のアングルの外側のコーナと、上記第2のテストパターンに対応する上記第2のコーナ・ラウンディングの上記テストフィーチャとしての第2のテストフィーチャの第2のアングルの外側のコーナとの間の第2の距離を測定することを含んでおり、
上記計算工程は、
上記コーナ・ラウンディング量としての、(上記第2の距離−上記第1の距離)/2を計算することとを含んでいる、コーナ・ラウンディング量を求める方法。 - コーナ・ラウンディングの測定データを取得する取得工程であって、複数のコーナ・ラウンディングのテストパターンが形成されたマスクとリソグラフィプロセスとを用いてパターン化された半導体デバイスの材料層の、第1のコーナ・ラウンディングのテストフィーチャを、上記材料層の、少なくとも1つの第2のコーナ・ラウンディングのテストフィーチャと比較して測定することを含んでいる、取得工程と、
上記コーナ・ラウンディングの測定データを解析することにより、上記リソグラフィプロセスのコーナ・ラウンディング量を計算する計算工程とを含んでいる、コーナ・ラウンディング量を求める方法であって、
上記マスクは、複数のアングルからなる上記テストパターンが形成された上記マスクであって、上記複数のアングルからなる上記テストパターンの中に、少なくとも上記複数のアングルからなる上記テストパターンのうちの他のものと寸法の異なる上記第1のコーナ・ラウンディングのテストフィーチャに対応する上記テストパターンと、上記他のものとしての上記第2のコーナ・ラウンディングのテストフィーチャに対応する少なくとも1つのテストパターンとが含まれている上記マスクであり、
上記取得工程は、
上記第1のコーナ・ラウンディングのテストフィーチャおよび上記第2のコーナ・ラウンディングのテストフィーチャからなる複数のテストフィーチャの各部分が、直線を含んでいるかどうかを決定することと、
上記複数のテストフィーチャのいずれが、直線を含まないコーナが丸められた上記テストフィーチャが形成される最も大きな、上記アングルからなる上記テストパターンを含んでいるかを決定することとを含んでおり、
上記計算工程は、
上記コーナ・ラウンディング量を、直線部分を含まない上記コーナが丸められたテストフィーチャに対応する上記最も大きな、上記アングルからなる上記テストパターンの辺の長さとして決定することとを含んでいる、コーナ・ラウンディング量を求める方法。 - 上記コーナ・ラウンディングの測定データは上記コーナ・ラウンディング量を決定する指標を含んでおり、
上記コーナ・ラウンディング量の決定が終了したことを示す指示に基づいて、上記第1のコーナ・ラウンディングのテストフィーチャを少なくとも1つの上記第2のコーナ・ラウンディングのテストフィーチャと比較して測定することを中止することをさらに含んでいる、請求項19から21までのいずれか1項に記載のコーナ・ラウンディング量を求める方法。 - リソグラフィマスクであって、
遮光性または光吸収性の材料と、
透光性または光反射性の材料と、
上記遮光性または光吸収性の材料、あるいは、上記透光性または光反射性の材料に形成された複数のコーナ・ラウンディングのテストパターンであって、少なくとも2つの、アングルを含むパターンを含んでいる複数のコーナ・ラウンディングのテストパターンとを含んでおり、
上記複数のコーナ・ラウンディングのテストパターンが、第1のアングルを有する少なくとも1つの第1のテストパターンと、第2のアングルを有する少なくとも1つの第2のテストパターンとを含んでおり、上記第1のテストパターンの上記第1のアングルの外側のコーナが、上記第2のテストパターンの上記第2のアングルの外側のコーナに対して上記リソグラフィマスク上で予め定められた距離だけスペースを介して隔てられるように近接している、リソグラフィマスク。 - 上記複数のコーナ・ラウンディングのテストパターンは、正方形状のもの、長方形状のもの、アルファベットの文字形状のもの、あるいは、以上の選択肢の任意の組み合わせを含む、
請求項23に記載のリソグラフィマスク。 - 上記リソグラフィマスクとして、バイナリマスク、位相シフトマスク、レベンソン型位相シフトマスク、ハーフトーン型位相シフトマスク、明視野マスク、クロムレスマスク、暗視野マスク、反射型マスク、透過型マスク、あるいは、以上の選択肢の任意の組み合わせを含む、
請求項23に記載のリソグラフィマスク。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/504,388 US7794903B2 (en) | 2006-08-15 | 2006-08-15 | Metrology systems and methods for lithography processes |
US11/504,388 | 2006-08-15 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008096973A JP2008096973A (ja) | 2008-04-24 |
JP2008096973A5 JP2008096973A5 (ja) | 2011-04-07 |
JP4875568B2 true JP4875568B2 (ja) | 2012-02-15 |
Family
ID=38668808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007211402A Active JP4875568B2 (ja) | 2006-08-15 | 2007-08-14 | リソグラフィプロセスのための計測システムおよび計測方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US7794903B2 (ja) |
EP (1) | EP1890192B1 (ja) |
JP (1) | JP4875568B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013104992A (ja) * | 2011-11-14 | 2013-05-30 | Seiko Epson Corp | 偏光素子、偏光素子の製造方法、プロジェクター、液晶装置、および電子機器 |
JP6140954B2 (ja) | 2012-09-06 | 2017-06-07 | キヤノン株式会社 | マスクデータ作成方法、それを実行するプログラムおよび情報処理装置 |
JP6338929B2 (ja) * | 2014-05-23 | 2018-06-06 | 東芝メモリ株式会社 | レチクルマーク配置方法およびレチクルマーク配置プログラム |
CN104241157B (zh) * | 2014-09-01 | 2017-02-22 | 上海华力微电子有限公司 | 一种对图形结构刻蚀能力的检测方法 |
EP3221897A1 (en) | 2014-09-08 | 2017-09-27 | The Research Foundation Of State University Of New York | Metallic gratings and measurement methods thereof |
US10546095B2 (en) | 2017-06-13 | 2020-01-28 | International Business Machines Corporation | Parameter collapsing and corner reduction in an integrated circuit |
US10274836B2 (en) * | 2017-06-23 | 2019-04-30 | International Business Machines Corporation | Determination of lithography effective dose uniformity |
CN109634070B (zh) * | 2019-02-01 | 2020-09-01 | 墨研计算科学(南京)有限公司 | 一种基于掩模版拐角圆化的计算光刻方法及装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4419013A (en) | 1981-03-30 | 1983-12-06 | Tre Semiconductor Equipment Corporation | Phase contrast alignment system for a semiconductor manufacturing apparatus |
JPS5960439A (ja) | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | フオト・マスク |
JP2995061B2 (ja) | 1988-10-27 | 1999-12-27 | ソニー株式会社 | フォトマスク |
US5475766A (en) * | 1991-09-05 | 1995-12-12 | Kabushiki Kaisha Toshiba | Pattern inspection apparatus with corner rounding of reference pattern data |
JPH06138645A (ja) | 1992-10-26 | 1994-05-20 | Fujitsu Ltd | レチクル精度確認パターン,レチクル及びその製造方法 |
JPH0815854A (ja) | 1994-06-30 | 1996-01-19 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH08248620A (ja) | 1995-03-15 | 1996-09-27 | Nippon Precision Circuits Kk | レチクルおよびこれを用いたデフォーカスレベル判定方法 |
JPH09160217A (ja) | 1995-12-08 | 1997-06-20 | Nikon Corp | フォトマスク及びフォトマスクの形成方法 |
IL123473A (en) | 1997-02-28 | 2001-08-08 | Fiekowsky Peter J | High accuracy particle dimension measurement system |
US6368516B1 (en) * | 1999-06-24 | 2002-04-09 | Infineon Technologies North America Corp. | Semiconductor manufacturing methods |
US6379848B1 (en) * | 1999-12-20 | 2002-04-30 | Philips Electronics No. America Corp. | Reticle for use in photolithography and methods for inspecting and making same |
US6873720B2 (en) | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
AU2002245560A1 (en) * | 2001-03-20 | 2002-10-03 | Numerial Technologies, Inc. | System and method of providing mask defect printability analysis |
US6581193B1 (en) * | 2001-06-13 | 2003-06-17 | Kla-Tencor | Apparatus and methods for modeling process effects and imaging effects in scanning electron microscopy |
US7403572B2 (en) | 2004-11-02 | 2008-07-22 | Topseed Technology Corp. | Method of preventing interferring signal transmission of electronic products |
JP5044095B2 (ja) * | 2004-11-02 | 2012-10-10 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
EP2093614A1 (en) * | 2008-02-22 | 2009-08-26 | Imec | Split and design guidelines for double patterning |
-
2006
- 2006-08-15 US US11/504,388 patent/US7794903B2/en active Active
-
2007
- 2007-08-03 EP EP07113754A patent/EP1890192B1/en not_active Expired - Fee Related
- 2007-08-14 JP JP2007211402A patent/JP4875568B2/ja active Active
-
2010
- 2010-07-23 US US12/842,630 patent/US8067135B2/en not_active Expired - Fee Related
-
2011
- 2011-09-27 US US13/246,396 patent/US8394574B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8394574B2 (en) | 2013-03-12 |
EP1890192A1 (en) | 2008-02-20 |
US8067135B2 (en) | 2011-11-29 |
EP1890192B1 (en) | 2012-02-22 |
US20100283052A1 (en) | 2010-11-11 |
US20080044741A1 (en) | 2008-02-21 |
US7794903B2 (en) | 2010-09-14 |
US20120013884A1 (en) | 2012-01-19 |
JP2008096973A (ja) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4875568B2 (ja) | リソグラフィプロセスのための計測システムおよび計測方法 | |
US6753954B2 (en) | Method and apparatus for detecting aberrations in a projection lens utilized for projection optics | |
KR100714480B1 (ko) | 포토마스크의 테스트 패턴 이미지로부터 인쇄된 테스트피쳐들을 이용하는 포토리소그래피 공정에 있어서 초점변화를 측정하는 시스템 및 방법 | |
US7327436B2 (en) | Method for evaluating a local flare, correction method for a mask pattern, manufacturing method for a semiconductor device and a computer program product | |
KR100763222B1 (ko) | 향상된 포토리소그래피 공정 윈도우를 제공하는 포토마스크구조 및 그 제조 방법 | |
KR20020085840A (ko) | 리소그래피장치의 교정방법, 리소그래피장치의 교정에사용하는 마스크, 리소그래피장치, 디바이스제조방법,이것에 의해 제조된 디바이스 | |
US8786833B2 (en) | Lithographic method and arrangement for manufacturing a spacer | |
US7859645B2 (en) | Masks and methods of manufacture thereof | |
JP2008096973A5 (ja) | ||
US20080171291A1 (en) | Manufacturing method for semiconductor device | |
EP1526406B1 (en) | Photomask | |
US7393613B2 (en) | Set of at least two masks for the projection of structure patterns | |
US7279258B2 (en) | Method and arrangement for controlling focus parameters of an exposure tool | |
KR20030036124A (ko) | 위상 변이 마스크 제작에서 위상변이 영역 형성시얼라인먼트를 결정하는 방법 | |
US6555274B1 (en) | Pupil filtering for a lithographic tool | |
US7824827B2 (en) | Method and system for improved lithographic processing | |
KR100552559B1 (ko) | 레티클과, 반도체 노광장치 및 방법과, 반도체 디바이스제조방법 | |
TWI715971B (zh) | 光罩及其形成方法 | |
US20060001858A1 (en) | Method for adapting structure dimensions during the photolithographic projection of a pattern of structure elements onto a semiconductor wafer | |
JP2008192834A (ja) | 露光装置のフレア測定方法と露光装置の管理方法 | |
KR20120065886A (ko) | 반도체 소자의 마스크 및 그 제조 방법 | |
KR20080045467A (ko) | 보조 패턴을 갖는 포토 마스크 및 이를 구비한 노광장비 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20110222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4875568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |