JP4857240B2 - 半導体ウェーハ検査装置 - Google Patents

Description

本発明は、回路パターンを有する検査対象物の欠陥を電子線を利用して検査する半導体ウェーハ検査装置に関する。

従来の電子線式パターン検査装置の一例は、特許文献１に開示されている。この電子線式パターン検査装置は、検査対象の半導体ウェーハに電子線を照射し、半導体ウェーハの表面で発生する二次電子を検出している。また、この電子線式パターン検査装置は、電子線を走査することで、半導体ウェーハ上の回路パターンの二次電子画像を得るようにしている。そして、電子線式パターン検査装置は、検出した検査画像を同一の回路パターンである参照画像と比較し、差が大きい場所を欠陥として判定するものである。
特開平５−２５８７０３号公報

回路パターンを形成する材質や構成は多様化、複雑化し、これに応じて欠陥の種類も増大している。欠陥の種類に応じて適切な電子光学系の条件は異なり、例えば、穴工程の非導通検査には、プリチャージ機能と負電位の電位コントラスト高感度検出機能が必要であり、また、ショート欠陥の検出には正帯電の電位コントラスト高感度検出機能が必要である。

また、最近ではデバイスの微細化に伴い、微細欠陥の検出機能が求められるようになってきた。微細欠陥を検出するためには、高解像度の電子光学系が求められる。しかし、一般的に、電子線の電流量を小さくすると高解像度になるが、一方でＳ／Ｎ比が低下してしまう傾向がある。Ｓ／Ｎ比が低下すると欠陥とノイズとの識別が困難となるために、複数回画像を検出し、検出した画像を加算平均してＳ／Ｎ比を向上させることが行われる。
しかしながら、二次電子又は反射電子の強度が時間的に変化することがある。この場合には、回路パターンを複数回走査しても、必ずしも同等の画像が検出されるわけではなく、これらの点については従来の検査装置では配慮されていなかった。

そこで、本発明は、二次電子又は反射電子の強度が時間的に変化しても適切な条件で検査を行うことの可能な半導体ウェーハ検査装置を提供することを課題とする。

前記課題を解決するため、本発明の半導体ウェーハ検査装置は、検査対象物上の同一箇所に電子線を複数回走査し、各走査で得られる画像信号を加算して画像を形成する機能を備え、当該加算により形成された検出画像と所定の参照画像とを比較することにより欠陥を検出する半導体ウェーハ検査装置において、前記電子線を検査対象物に照射する照射光学系と、前記検査対象物上の電子線照射位置をＸ方向及びＹ方向に走査する走査部と、前記電子線が照射されることにより前記検査対象物で発生した二次電子又は反射電子を制御する帯電制御電極と、当該帯電制御電極を介して二次電子又は反射電子を検出するセンサと、当該センサの出力信号を前記電子線の照射開始時刻からディジタル画像信号に逐次変換するＡ／Ｄ変換器と、前記ディジタル画像信号を第１の設定時刻から第２の設定時刻までの期間、画素毎に加算して検出画像信号を生成する加算回路と、前記期間として、前記検査対象物上の欠陥部と正常部とで前記出力信号の値に差があり欠陥を識別できる過渡画像が取得できる期間を前記加算回路に設定する全体制御部とを備えたことを特徴とする。

本発明によれば、二次電子又は反射電子の強度が時間的に変化しても適切な条件で検査を行うことができる。

［第一実施形態］
（検査対象物）
まず、本発明の一実施形態である半導体ウェーハ検査装置の検査対象物について図１を参照して説明する。図１（ａ）は検査対象物である半導体ウェーハの上面図であり、図１（ｂ）はその断面図である。なお、半導体ウェーハは、直径３００ｍｍ、厚さ１ｍｍ程度の円盤形状であり、１ｃｍ角程度の寸法のダイが数百個並んで形成されたものである。ダイは同一の回路パターンを備え、最終的には切り離されて同一の型番を持った製品になる単位である。ダイの内部にはメモリ部分などの一定の繰り返しを持ったパターンと、繰り返し性の乏しい回路で構成されている。このような回路パターンの検査では一般に、パターン比較検査が用いられる。比較検査は、検出画像を設計情報から生成された参照画像、又は予め検出した別のダイ又は繰り返し部では繰り返しピッチ分離れた場所の参照画像と比較し、差がある部分を欠陥と判定する。

図１（ａ）において、検査対象物６は、絶縁層の表面に複数の直線状の回路パターンが形成された半導体ウェーハであり、この回路パターンは対向する面に形成される他の回路パターンと接続されるものである。すなわち、図１（ｂ）のように、検査対象物６は、例えば、ＳｉＯ２からなる絶縁層６ａに回路パターン６ｂが形成され、対向する面まで貫通するように、断面が円形のＰｏｌｙ＿Ｓｉからなる接続層６ｃが複数形成されている。

ここで、接続層６ｃの端面に電荷量ｅの電子が入射すると、この端面から二次電子が発生し、あるいは反射電子として反射するが、徐々に接続層６ｃに電荷が蓄えられるので、図２に示されるように、二次電子又は反射電子の強度（電荷量）は徐々に減少する。ここで、図２は、二次電子あるいは反射電子の電荷量と時間との関係である過渡特性を示した図である。縦軸は電荷量に対応する信号量を示し、横軸が時間を示している。

また、図１の正常部８１においては、図１（ｂ）のように、回路パターン６ｂから電子が供給され、定常的には電荷量が、たとえば入射電荷ｅの１．２倍に増加する。また、図１の欠陥部８０においては、図１（ｂ）のように回路パターン６ｂと接続層６ｃとの境界の全面に膜が形成されている。このため、回路パターン６ｂからの電子が接続層６ｃに供給されなくなり、２次電子又は反射電子の電荷量が相対的に少なくなる。また、欠陥部８０及び回路パターン６ｂと接続層６ｃとの境界の一部に絶縁膜が形成された部分（暗い正常部８２）では、中間量の二次電子あるいは反射電子が発生する。

図２に示すように、正常部８１、欠陥部８０、及び暗い正常部８２は、共に徐々に信号量が低下し、正常部８１、暗い正常部８２、欠陥部８０の順で定常値が低下している。信号量が徐々に低下している期間Ｔ１は、絶縁層６ａに電荷が蓄積されない期間であり、表面状態の識別が可能な期間であり、正常部８１、暗い正常部８２、欠陥部８０の信号量が異なる期間Ｔ２が欠陥の識別が可能な期間である。本発明の一実施形態である半導体ウェーハ検査装置は、この期間Ｔ２の信号量の差を用いて欠陥を検出する。なお、電子線照射開始時刻から期間Ｔ２の開始時刻に至るまでを期間Ｔ３とする。

欠陥部８０は正常部８１に比べて信号量の減少速度が速い。しかし、初期状態では欠陥部８０とは無関係の表面の二次電子発生効率の影響が支配的で正常部８１の中にも暗いものがある。すべての時間の信号を画素毎に加算し、又は欠陥の識別可能な期間Ｔ２の信号を画素毎に加算することで、欠陥部８０と正常部８１とは識別可能である。また、２個の期間を設け、表面状態の識別可能な期間Ｔ１と欠陥部８０の識別可能な期間Ｔ２とする。
欠陥の識別可能な期間Ｔ２の信号の加算結果から表面状態の識別可能な期間Ｔ１の信号の加算結果を減算することでより高い識別率を得ることができる。

（欠陥検査装置）
欠陥検査装置である半導体ウェーハ検査装置について、図面を参照しながら詳細に説明する。図３において、半導体ウェーハ検査装置１００は、電子線２を放射する電子源１、電子線２を偏向するための偏向器３、電子線２を絞る対物レンズ４、電界強度を制御して、電子線２の照射により発生した二次電子又は反射電子１０を制御する帯電制御電極５、検査対象物６をＸＹ方向に移動させるＸＹステージ７、検査対象物６の高さを計測するＺセンサ８、検査対象物６を保持する試料台９、二次電子又は反射電子１０を収束させて反射板１１上で収束させる収束光学系１２、二次電子や反射電子１０で受けて再度二次電子を発生させる反射板１１、反射板からの二次電子を検出するセンサ１３、センサ１３で検出したアナログ信号をディジタル画像信号に変換するＡ／Ｄ変換器１４、ディジタル画像信号を加算処理する加算回路１５、加算回路１５からの画像を処理して欠陥を判定する画像処理回路１６、判定欠陥情報を保存し全体を制御する全体制御部１７、ユーザの指示を全体制御部１７に伝達するコンソール１８、検査対象物６の光学像を撮像する光学顕微鏡１９、及び検査対象物６と同一の高さに設定した電子光学条件の詳細調整をする為の標準試料片２０を備えている。

また、対物レンズ４は接地され、電子源１には交流電源Ｅ１が接続され、ＸＹステージ７には交流電源Ｅ２が接続され、ＸＹステージ７と帯電制御電極５との間には交流電源Ｅ３が接続されている。なお、電子源１、及び、対物レンズ４を照射光学系といい、偏向器３及びＸＹステージ７を走査部という。また、全体制御部１７からの制御信号線は一部は記載しているが、図が煩雑になるため、他の信号線を省略している。また、電子線２と検査対象物６で発生した二次電子又は反射電子１０の軌道を変えて二次電子又は反射電子１０を曲げるためのＥｘＢ、検査対象物６を保管するウェーハカセット、及びカセットのウェーハをロード・アンロードするローダは図が煩雑になるため記入や説明を省略している。

次に、図４のブロック図を用いて、信号の流れを説明する。
全体制御部１７は、偏向器３及びＸＹステージ７からなる走査部２１を制御して電子線２をスキャンしつつ、センサ１３が出力したアナログ信号をＡ／Ｄ変換器１４でディジタル画像信号に変換する。このとき、全体制御部１７は、電子線２の照射開始から所定の期間Ｔ３（図２参照）経過してから期間Ｔ２の間、加算回路１５を用いて複数画像の信号を画素毎に加算する。すなわち、全体制御部１７は、期間Ｔ３はＡ／Ｄ変換器１４の出力信号を読み捨て、期間Ｔ２の出力信号を加算する。そして、この加算画像は、画像処理回路１６に入力され、除算回路１６ａによって期間Ｔ２に対応する値で除算され、検出画像が生成される。さらに、比較回路１６ｂによって、この検出画像は事前に作成された参照画像と比較され、欠陥画像が抽出される。

この欠陥画像は、全体制御部１７の検査結果保持部１７ａに記憶され、コンソール１８の表示手段１８ａに表示される。また、全体制御部１７は、走査部２１、Ａ／Ｄ変換器１４、加算回路１５、画像処理回路１６及びコンソール１８を制御するものであり、ＣＰＵ１７ｂ、メモリ１７ｃ、ＨＤＤ（Hard Disc Drive）１７ｄを備え、ＨＤＤ１７ｄには、ＯＳ，アプリケーションプログラムが格納され、これらはメモリ１７ｃに展開されて実行される。なお、表示手段１８ａは、検査画像あるいは参照画像も適宜表示するように構成されている。

検査を行うには、予め図５に示したレシピ作成手順でレシピ作成をし、次にそのレシピに従って図９に示す手順で欠陥検査を行う。まず、レシピ作成手順を図５を参照して説明する。オペレータがコンソール１８を用いて全体制御部１７に指令することで、全体制御部１７は、標準レシピを読み込み（Ｓ１０）、さらにウェーハカセット(非表示)をローダ(非表示)でウェハロードし（Ｓ１０）、ウェーハカセットを試料台９に搭載する。

全体制御部１７は、電子源１と偏向器３と対物レンズ４と帯電制御電極５と反射板１１と収束光学系１２とセンサ１３とＡ／Ｄ変換器１４との各種の光学系条件を設定する（Ｓ１２）。次に、画像処理回路１６は、標準試料片２０の画像を検出し、適正値に補正する（Ｓ１４）。次に、全体制御部１７は、検査対象物６のパターンレイアウトを設定し、一部のパターンとその座標を登録し、アライメント条件を設定する（Ｓ１６）。次に、全体制御部１７は、メモリセル領域とダイ領域とを含む検査領域情報を設定する（Ｓ１８）。
全体制御部１７は、キャリブレーションに適切な画像を取得する座標点を選択し、初期ゲインとキャリブレーション座標点を設定する（Ｓ２０）。

次に、全体制御部１７は設定条件で欠陥判定を行う（Ｓ２２）。すなわち、オペレータがコンソール１８（図３）で検査領域、画素寸法、及び加算回数を選択・指定し、全体制御部１７はこれらの条件を設定する。設定条件に基づき、全体制御部１７はＸＹステージ７を移動し、移動に同期して偏向器３を走査し、対物レンズ４で検査対象物６の表面に照射した電子線２により発生する二次電子又は反射電子１０をセンサ１３で検出する。このとき、Ｚセンサ８で検出した検査対象物６の高さを基に、全体制御部１７は対物レンズ４の励磁電流値を制御することで焦点位置を補正する。センサ１３で検出したアナログ信号を、全体制御部１７はＡ／Ｄ変換器１４を用いてディジタル画像信号に変換する。

加算回路１５が加算を行う場合には、１本の走査領域について考えると、図６のタイミングチャートとなる。このタイミングチャートは、縦軸が偏向量ｘを示し、横軸が時間ｔを示している。偏向器３の偏向量ｘは、ディジタル画像ｆ（ｘ，ｙ，ｓ）を検出する三角波状に挿引する画素有効期間Ｔ５と、帰線期間Ｔ４とを含み、この期間がｓ＝０，１，２，…と繰り返されている。検出した画像を加算回路１５で加算するが、同一箇所の加算回数をｓｍとすると、検出したディジタル画像ｆを式（１）で加算平均したＦ（ｘ，ｙ）を演算する。なお、（ｓｂ−ｓａ＋１）は期間Ｔ２（図２）に対応する値である。

加算平均した画像Ｆ（ｘ，ｙ）を用いて、画像Ｆを同一のパターンを持つはずの場所（位置）の画像と比較して、画像の異なる領域を欠陥と判定する（図５のＳ２２）。

欠陥と判定した座標を、コンソール１８上にマップ表示する。マップ表示の例を図７に示す。図７はコンソール１８の画面上に表示されるレシピ作成のＧＵＩ（Graphical User Interface）を示したものである。マップ３０上に、検査領域３１と欠陥３２が表示され、欠陥３２をマウスクリックなどの手法で選択することで、画像表示３３に検査時に取得した欠陥近傍の検査画像３４を表示する。

図５に戻り、オペレータは条件設定に適切な欠陥点を選択し、試し検査動作をする（Ｓ２４）。試し検査動作では、加算回路１５をスルーに設定しその他は通常の検査と同様に設定する。すなわち、設定条件に基づき、全体制御部１７は、ＸＹステージ７を移動し、移動に同期して偏向器３を走査し、対物レンズ４で検査対象物６の表面に照射した電子線２により発生する二次電子又は反射電子１０をセンサ１３で検出する。このとき、全体制御部１７は、Ｚセンサ８で検出した検査対象物６の高さを基に対物レンズ４の励磁電流値を制御することで焦点位置を補正する。また、全体制御部１７は、センサ１３が出力するアナログ信号をＡ／Ｄ変換器１４でディジタル信号に変換する。画像処理回路１６は、ディジタル信号ｆ（ｘ，ｙ，ｓ）を加算回路１５をスルーして直接内部のメモリに記憶する。メモリの記憶動作終了後に、画像処理回路１６の内部の動作で、式（１）の加算動作を行い、欠陥判定動作を行い、着目した欠陥を判定できることを確認する。次に、加算動作をしない、検出回数ｓ回目の検出画像は式（２）で定義される。

図８にコンソール１８に表示される過渡特性画像を例示する。図８はｓ毎の検出画像とその差分画像を表示している。過渡特性画像４０−１，４０−２はｓ＝１，２の検出回数での画像であることを示し、時間スクロールバー４１を操作して表示する過渡画像を選定することができる。これら画像群より、オペレータは、単にＳ／Ｎが不足し、同等の画像が検出できているが、加算によりＳ／Ｎを高くしないと欠陥判定ができないものであるか、欠陥が顕在化できるのは一定時間が経過してからであるのか、若しくは欠陥が顕在化できるのは一定の時間帯だけで、その他の時間帯では識別が困難であるかを目視で判定することができる。このようにして、欠陥を識別できる過渡画像が特定される。オペレータは複数の欠陥について安定であることを確認した上で、特定した過渡画像のみを選択加算するように加算回路１５を設定し、過渡特性設定を行う（Ｓ２４）。加算条件の設定を式（３）に示す。加算回路１５は、すべてのｓについて加算するのではなく、期間Ｔ２に対応するｓａからｓｂまでの一定の画像取得回数目の画像のみを加算する、又は画像取得回数目の画像のみに重み関数Ｃ（ｓ）をかけて加算する。

次に、全体制御部１７は新たに設定された加算条件で再度欠陥判定を行って、欠陥判定条件を確認し（Ｓ２６）、加算回路１５の加算条件を充足しているか否かを判定する（Ｓ２８）。加算条件を充足していれば（Ｓ２８でＹｅｓ）、加算条件を含むレシピをメモリに格納し、レシピ作成を終了し、ウェーハをアンロードする（Ｓ３０）。一方、加算条件を充足していなければ（Ｓ２８でＮｏ）、Ｓ２２に戻る。

次に、欠陥検査手順を図９のフローチャートを用いて説明する。オペレータがコンソール１８を用いて指令することで、検査対象物６に適切なレシピが全体制御部１７に読み込まれ（Ｓ４０）、全体制御部１７はウェーハカセット(図示せず)をローダ(図示せず)でウェーハロードし（Ｓ４２）、このウェーハカセットを試料台９に搭載する。全体制御部１７は電子源１と偏向器３と対物レンズ４と帯電制御電極５と反射板１１と収束光学系１２とセンサ１３との光学系条件を設定し（Ｓ４４）、Ａ／Ｄ変換器１４の条件も設定する。
そして、全体制御部１７は標準試料片２０の画像を検出し、適正値に補正する。全体制御部１７は、設定された条件でアライメントを行い（Ｓ４６）、キャリブレーション用の画像を取得し（Ｓ４８）、光量不足や光量過多などの発生しない適切な光量になるようにセンサ１３のゲインなどの画像取得条件を設定する。

次に、予め設定された検査領域を画像検出・欠陥判定する（Ｓ５０）。この画像検出・欠陥判定は設定条件に基づき、ＸＹステージ７を移動し、移動に同期して偏向器３を走査し、対物レンズ４で検査対象物６上に照射した電子線２により発生する二次電子又は反射電子１０をセンサ１３で検出する。このとき、Ｚセンサ８で検出した検査対象物６の高さを基に対物レンズ４の励磁電流値を制御することで焦点位置を補正する。センサ１３で検出したアナログ信号をＡ／Ｄ変換器１４でディジタル画像信号に変換する。加算回路１５では加算条件に従って加算し、式（３）で示す加算画像を取得する。取得画像を基に欠陥判定する。欠陥判定結果と検査条件などを含む結果を格納し（Ｓ５２）、検査対象物６をアンロードし（Ｓ５４）、欠陥検査を終了する。

次に、本実施形態の第１の変形例を示す。第１の変形例の過渡特性表示画面を図１０に示す。この画面は選択した欠陥の検査画像３４と、その過渡特性波形５０を設定する表示ライン設定５１と、縦軸に時間、横軸に場所をとった過渡特性波形５０とが含まれる。本変形例によると、差画像、原画像の時間変化を直感的に把握でき、加算に適切な期間をより容易に設定可能である。

次に、本実施形態の第２の変形例について説明する。第２の変形例のＧＵＩ画面を図１１に示す。この画面には、加算条件設定６０、加算条件に従って部分的に加算を行った部分加算画像６１の表示、及びマップ３０に表示している欠陥を更新する更新ボタン６２が含まれる。次に、この変形例の動作を説明する。加算条件設定６０の開始タイミング、終了タイミングを変更することで、加算範囲を設定し、欠陥を選択した場合に表示される部分加算画像６１は開始タイミングから終了タイミングまでを加算した画像となる。また、更新ボタン６２のクリックにより、画像処理回路１６に記憶されている画像データに基づき、欠陥判定を行い、マップ３０に表示される欠陥３２を更新する。本変形例によると、加算条件を変更したときの画像を短期間で判断でき、欠陥判定も再度行うことができるので、加算に適切な期間をより容易に設定・確認可能である。

次に、本実施形態の第３の変形例を示す。本実施形態では同一ラインを複数回走査してから次のラインに移動して、また同一ラインを複数回走査する方式を説明している。しかしながら、順次ラインを走査する必要はなく、電子線のビーム偏向方法を図１２に示す方式とすることができる。すなわち、本変形例は、ライン走査順に示す番号順にラインの走査を行うため、同一のラインを４回走査することになる。この場合においても、加算に関する議論は同一で、例えば、ライン［１］は、走査順の４，７，１０，１３番の走査になる。これらの走査を１，２，３，４番とすれば、前記したものと同一の議論が成り立つ。
図１２の方式では、同一ラインを複数回走査する方式と比較して４倍の長い時間の過渡特性を得ることになる。本変形例によれば、異なる走査方式に対しても加算の制御が可能で、各種時定数の過渡特性に対応できる特徴がある。

本実施形態によれば、オペレータが欠陥を識別できる過渡画像のみを選択加算するように加算回路１５を設定することができ、半導体ウェーハ検査装置１００はこの設定に基づいて検査対象物６の欠陥を検出することができる。例えば、半導体ウェーハ検査装置１００は回路パターン６ｂと接続層６ｃとの間に膜が形成されることによって、期間Ｔ２（図２）において電子の供給量が低減する欠陥を検出することができる。また、図１１に示したグラフを表示するＧＵＩ機能、及び表示を元に過渡特性に対して演算機能を設定し、設定に基づき、欠陥判定を行う。各種工程や欠陥種類に適切な検査条件で検査可能な検査装置及びその検査方法を提供できる。また、本実施形態の画像処理回路１６は加算した画像をリアルタイムで処理する能力があれば十分であり、小規模な画像処理回路で対応することができる。また、実際の欠陥に対して加算条件を試し、その結果を可視化できるため、適切な条件設定が可能な特徴がある。

［第二実施形態］
本発明の第二実施形態である半導体ウェハ検査装置は、基本的には第一実施形態で示した半導体ウェーハ検査装置１００と同様の構成を備えている。ただし、図１３における半導体ウェーハ検査装置１５０は、Ａ／Ｄ変換器１４の出力と画像処理回路１６との間に設けられた画像記憶手段７０と、欠陥と判定した点の近傍の時系列欠陥情報を記憶する時系列欠陥メモリ７１とを備えている点で、第一実施形態の半導体ウェーハ検査装置１００と異なっている。また、図１４のブロック図においても、画像記憶手段７０が設けられ、画像処理回路１６内部に除算回路１６ａ及び加算回路１６ｃが設けられ、さらに、除算回路１６ａの出力信号と画像記憶手段７０に記憶されている画像信号とを減算する減算器１６ｄとを備えている点で図４と相違している。

欠陥検査を行うには、第１実施形態と同様に、予め図５に示したフローチャートにしたがってレシピ作成を行い、次に図９に示したフローチャートにしたがって欠陥検査を行う。図５において、標準レシピの読込み・ウェーハロード（Ｓ１０）、光学系の条件設定（Ｓ１２）、適正値補正（Ｓ１４）、アライメント条件設定（Ｓ１６）、検査領域情報設定（Ｓ１８）、キャリブレーション座標点設定（Ｓ２０）は第１実施形態と同一である。

次に、設定条件で欠陥判定を行う（Ｓ２２）が、以下の点で第一実施形態と異なる。すなわち、偏向器３で偏向量ｘを三角波状に挿引してそのときのディジタル画像ｆ（ｘ，ｙ，ｓ）を検出し、同一箇所の繰り返し検出回数をｓｍとし、検出した画像を画像記憶手段７０に記憶する。また、時系列で検出した画像ｆ（ｘ，ｙ，ｓ）を用いて、画像ｆを同一のパターンを持つはずの場所の画像と比較して、画像の異なる領域を欠陥と判定する。欠陥判定は、初期状態では、画像処理内部で式（１）の加算処理を行い、加算処理した画像を用いて行い、欠陥近傍の時系列で検出した画像を時系列欠陥メモリ７１に記憶する。同時に、欠陥と判定した座標と、画像表示３３（図７）に検査時に取得した時系列欠陥メモリ７１に記憶した欠陥画像を式（１）で加算平均した検査画像３４とをコンソール１８上にマップ表示する。

次に、オペレータは条件設定に適切な欠陥点を選択し、試し検査動作を行う（Ｓ２４）。ここでも、全体制御部１７が、ディジタル信号ｆ（ｘ，ｙ，ｓ）を画像記憶手段７０に記憶する点で第一実施形態と異なる。そして、欠陥判定条件確認（Ｓ２６）、加算条件充足判定（Ｓ２８）、レシピ格納・ウェーハアンロード（Ｓ３０）が実行され、処理が終了する。

次に、本実施形態の第１の変形例について説明する。レシピ設定時に対象となる欠陥を特定した後に、試し検査を行ったが、欠陥部の過渡特性は既に時系列欠陥メモリ７１に格納されている。図１１に示した更新ボタン６２は使用しないが、その他の機能は再度検査することなく適用可能である。ＧＵＩにそれら機能を組み込む。本変形例によると、検査を繰り返すことなく、加算条件の設定が可能である。

次に、第２の変形例について説明する。試し検査において欠陥部以外の過渡応答データは記憶機構に格納されている。図８，図１０，図１１に示した表示は欠陥部についてであるが、欠陥部以外についても同様な表示が可能である。ＧＵＩにそれら機能を組み込む。
本変形例によると、欠陥部位以外の過渡特性を把握できるので欠陥部との対比を用いて、より正確に加算条件の設定が可能である。

次に、第３の変形例について説明する。図２を用いて説明したように、欠陥の識別可能な期間Ｔ２の信号の加算結果から表面状態の識別可能な期間Ｔ１の信号の加算結果を減算することができる。言い換えれば、同一箇所を複数回走査して得た画像群を複数の期間毎に分割し、分割した期間内の画像群の信号を画素毎に各々加算し、加算した画像同士で画素毎に減算することにより、高い識別率を得ることができる。

検査対象物である半導体ウェーハの平面図及び断面図である。 二次電子又は反射電子の過渡特性を示す図である。 本発明の一実施形態である半導体ウェーハの検査装置の構成図である。 本発明の一実施形態である半導体ウェーハの検査装置のブロック図である。 レシピ作成手順を示すフローチャートである。 電子線の偏向量を示すタイミングチャートである。 検査結果表示画面を示すＧＵＩの説明図である。 過渡特性画像表示画面を示すＧＵＩの説明図である。 欠陥検査手順を示すフローチャートである。 第一実施形態の第１の変形例の過渡特性表示画面を示すＧＵＩの説明図である。 第一実施形態の第２の変形例の試し検査を示すＧＵＩの説明図である。 第一実施形態の第３の変形例のビーム偏向方法を説明するための図である。 本発明の他の実施形態である半導体ウェーハ検査装置の構成図である。 本発明の他の実施形態である半導体ウェーハ検査装置のブロック図である。

符号の説明

１ 電子源
２ 電子線
３ 偏向器
４ 対物レンズ
５ 帯電制御電極
６ 検査対象物（半導体ウェーハ）
６ａ 絶縁層（ＳｉＯ２）
６ｂ 回路パターン
６ｃ 接続層（Ｐｏｌｙ＿Ｓｉ）
７ ＸＹステージ
８ Ｚセンサ
９ 試料台
１０ 二次電子又は反射電子
１１ 反射板
１２ 収束光学系
１３ センサ
１４ Ａ／Ｄ変換器
１５ 加算回路
１６ 画像処理回路
１６ａ 除算回路
１６ｂ 比較回路
１６ｃ 加算回路
１７ 全体制御部
１７ａ 検査結果保持部
１７ｂ ＣＰＵ
１７ｃ メモリ
１７ｄ ＨＤＤ
１８ コンソール
１８ａ 表示手段
１８ｂ 入力手段
１９ 光学顕微鏡
２０ 標準試料片
２１ 走査部
３０ マップ
３１ 検査領域
３２ 欠陥
３３ 画像表示
３４ 検査画像
４０ 過渡特性画像
４１ 時間スクロールバー
５０ 過渡特性波形
５１ 表示ライン設定
６０ 加算条件設定
６１ 部分加算画像
６２ 更新ボタン
７０ 画像記憶手段
７１ 時系列欠陥メモリ
１００，１５０ 半導体ウェーハ検査装置

Claims (1)

1. 検査対象物上の同一箇所に電子線を複数回走査し、各走査で得られる画像信号を加算して画像を形成する機能を備え、当該加算により形成された検出画像と所定の参照画像とを比較することにより欠陥を検出する半導体ウェーハ検査装置において、
   前記電子線を検査対象物に照射する照射光学系と、
   前記検査対象物上の電子線照射位置をＸ方向及びＹ方向に走査する走査部と、
   前記電子線が照射されることにより前記検査対象物で発生した二次電子又は反射電子を制御する帯電制御電極と、
   当該帯電制御電極を介して二次電子又は反射電子を検出するセンサと、
   当該センサの出力信号を前記電子線の照射開始時刻からディジタル画像信号に逐次変換するＡ／Ｄ変換器と、
   前記ディジタル画像信号を第１の設定時刻から第２の設定時刻までの期間、画素毎に加算して検出画像信号を生成する加算回路と、
   前記期間として、前記検査対象物上の欠陥部と正常部とで前記出力信号の値に差があり、この差から欠陥を識別できる過渡画像を取得できる期間を前記加算回路に設定する全体制御部とを備えたことを特徴とする半導体ウェーハ検査装置。

Images