JP4856769B2 - 遊技台 - Google Patents

Description

本発明は、パチンコ機等に代表される遊技台に関する。

従来、ＣＰＵが備える専用インタフェースにＲＯＭやＳＤＲＡＭ等が接続された電気回路を有する遊技台がある。
また、従来、ＣＰＵに入力するクロック信号をＶＤＰに入力するクロック信号と兼用させた電気回路を有する遊技台がある。

特開２００８−２００３０２号公報 特開２００３−３２５８７１号公報

しかしながら、専用インタフェースを有するＣＰＵは高コストであるという問題がある。また、専用インタフェースを有さないＣＰＵは低コストではあるものの、このようなＣＰＵを用いる場合には、ＣＰＵバスにＲＯＭやＳＤＲＡＭ等を接続することになる。このため、ＣＰＵとＳＤＲＡＭ等との間でのデータの送受信を確実に行うためには、ＣＰＵとＳＤＲＡＭ等とを同期させるための同期用回路が必要になる。
また、ＶＤＰに入力されたクロック信号から表示装置の仕様に十分対応するドットクロック信号を生成する場合には、ドットクロック信号生成用回路が必要になる。
いずれの場合も、遊技台に用いられる電気回路が高コスト化して遊技台が高コスト化してしまうという問題が生じる場合がある。

本発明の目的は、低コスト化を図ることができる遊技台を提供することにある。

上記目的は、所定の遊技データが記憶された所定の記憶装置と、前記遊技データに基づいて遊技制御を行うマイクロコンピュータと、前記マイクロコンピュータと前記所定の記憶装置を接続するとともに、前記遊技データを送信するためのデータ線と、前記マイクロコンピュータと前記所定の記憶装置が同期を取るための第１のクロック信号を出力する第１のクロック出力回路と、前記データ線より長さが短く配線され、前記第１のクロック出力回路と前記所定の記憶装置を接続するとともに、前記第１のクロック信号が送信されるクロック線とを備えていることを特徴とする遊技台によって達成される。
また、上記目的は、遊技に関する情報を表示する画像表示装置と、前記画像表示装置に表示させる画像に対応する画像データを生成する画像データ生成回路と、前記画像データ生成回路が生成した前記画像データを前記画像表示装置の画素数に基づいて決定される特定の回数に分けて、前記画像表示装置に特定の周期で送信する画像データ送信回路と、を１チップのパッケージ内に収容した画像制御装置と、前記特定の回数および前記画像表示装置の１秒間に表示するフレーム数の両方で特定される周波数である第１のクロック信号を出力するクロック出力回路とを備えた遊技台であって、前記画像制御装置は、入力されたクロック信号の周波数から所定の整数倍の周波数を生成する逓倍回路と、前記画像データ生成回路に電気的に接続される第１の端子と、前記画像データ送信回路に電気的に接続される第２の端子と、を備え、前記第１の端子および前記クロック出力回路は、第１の信号線で接続されており、前記第２の端子および前記クロック出力回路は、前記第１の信号線より長い長さを有する第２の信号線で接続されており、前記逓倍回路は、前記第１の端子を介して前記クロック出力回路が出力する前記第１のクロック信号を入力し、前記画像データ生成回路が動作可能な最大周波数より低い周波数であって前記第１のクロック信号の周波数を整数倍した第２のクロック信号を生成し、当該第２のクロック信号を前記画像データ生成回路に出力し、前記画像データ生成回路は、入力する前記第２のクロック信号に基づいて前記画像データを生成し、前記画像データ送信回路は、入力された前記第１のクロック信号に基づいて画像データを送信する、ことを特徴とする遊技台によって達成される。

本発明によれば、遊技台の低コスト化を図ることができる。

本発明の一実施の形態によるパチンコ機１００を正面側（遊技者側）から見た外観斜視図である。 本発明の一実施の形態によるパチンコ機１００を背面側から見た外観図である。 本発明の一実施の形態によるパチンコ機１００の遊技盤２００を正面から見た略示正面図である。 本発明の一実施の形態によるパチンコ機１００の制御部の回路ブロック図である。 本発明の一実施の形態によるパチンコ機１００であって、図４に示す第１副制御部４００の構成要素の一部を抜き出して示す第１副基板１６０の回路レイアウトを模式的に示す図である。 本発明の一実施の形態によるパチンコ機１００であって、図５に示す第１副基板１６０の実基板の回路レイアウトを示す図である。 本発明の一実施の形態によるパチンコ機１００に備えられたＳＤＲＡＭ４０８のライトサイクルにおける動作のタイミングチャート等を示す図である。 本発明の一実施の形態によるパチンコ機１００に備えられたＳＤＲＡＭ４０８のリードサイクルにおける動作のタイミングチャート等を示す図である。 本発明の一実施の形態によるパチンコ機１００に備えられたＳＤＲＡＭ４０８に入力されるクロック信号ＳＤＣＬＫと所定データ信号との動作タイミングのタイミングチャート等を示す図である。 本発明の一実施の形態によるパチンコ機１００であって、ＣＰＵ４０４およびＳＤＲＡＭ４０８の配置位置とＳＤＲＡＭ４０８に入力されるクロック信号ＳＤＣＬＫの入力端子におけるクロック信号の波形の一例を示す図である。 本発明の一実施の形態によるパチンコ機１００であって、装飾図柄表示装置２０８の画素数、当該画素数に基づいて決定されるドットクロック周波数、ＶＤＰ４３４の動作可能最大周波数およびドットクロックの最大出力周波数を示す図である。 本発明の一実施の形態によるパチンコ機１００に備えられたＶＤＰ４３４において生成されるシステムクロック信号およびドットクロック信号のそれぞれの周波数を説明する図である 本発明の一実施の形態によるパチンコ機１００であって、図６に示す第１副基板１６０のＶＤＰ４３４の実装領域近傍を拡大して示す図である。 本発明の一実施の形態によるパチンコ機１００であって、図１２（ａ）に示すハードウェア設定回路４６０の回路構成例等を示す図である。 本発明の一実施の形態によるパチンコ機１００であって、装飾図柄表示装置２０８の画素数、当該画素数に基づいて決定されるドットクロック周波数、ＶＤＰ４３４の動作可能最大周波数およびドットクロックの最大出力周波数のそれぞれの他の例を示す図である。 本発明の一実施の形態によるパチンコ機１００であって、ＶＤＰ４３４およびＣＧＲＯＭ４０６ａに代えて、音源回路４１６がバス配線４４２に接続されている例を示す図である。 本発明の一実施の形態の変形例による遊技台としてのスロットマシンを正面から見た略示正面図である。 本発明の一実施の形態の変形例による遊技台を示す図であり、（ａ）はカジノマシン２０００を示し、（ｂ）は本発明を実現する電子データを記憶する記憶部を備えている携帯電話機３０００を示し、（ｃ）は本発明を実現する電子データを記憶する記憶部を備えているポータブルゲーム機４０００を示し、（ｄ）は本発明を実現する電子データを記憶する記憶部を備えている家庭用テレビゲーム機５０００を示し、（ｅ）は本発明を実現する電子データを記憶したデータサーバ６０００を示している。

以下、図面を用いて、本発明の一実施の形態に係る遊技台（例えば、パチンコ機１００等の弾球遊技機やスロット機等の回胴遊技機）について詳細に説明する。まず、図１を用いて、本実施の形態に係るパチンコ機１００の全体構成について説明する。なお、同図はパチンコ機１００を正面側（遊技者側）から見た外観斜視図である。パチンコ機１００は、外部的構造として、外枠１０２と、本体１０４と、前面枠扉１０６と、球貯留皿付扉１０８と、発射装置１１０と、遊技盤２００と、をその前面に備える。

外枠１０２は、遊技機設置営業店に設けられた設置場所（島設備等）へと固定させるための縦長方形状からなる木製の枠部材である。本体１０４は、内枠と呼ばれ、外枠１０２の内部に備えられ、ヒンジ部１１２を介して外枠１０２に回動自在に装着された縦長方形状の遊技機基軸体となる部材である。また、本体１０４は、枠状に形成され、内側に空間部１１４を有している。また、本体１０４が開放された場合、本体１０４の開放を検出する不図示の内枠開放センサを備える。

前面枠扉１０６は、ロック機能付きで且つ開閉自在となるようにパチンコ機１００の前面側となる本体１０４の前面に対しヒンジ部１１２を介して装着され、枠状に構成されることでその内側を開口部とした扉部材である。なお、前面枠扉１０６には、開口部にガラス製又は樹脂製の透明板部材１１８が設けられ、前面側には、スピーカ１２０や枠ランプ１２２が取り付けられている。前面枠扉１０６の後面と遊技盤２００の前面とで遊技領域１２４を区画形成する。また、前面枠扉１０６が開放された場合、前面枠扉１０６の開放を検出する不図示の前面枠扉開放センサを備える。

球貯留皿付扉１０８は、パチンコ機１００の前面において本体１０４の下側に対して、ロック機能付きで且つ開閉自在となるように装着された扉部材である。球貯留皿付扉１０８は、複数の遊技球（以下、単に「球」と称する場合がある）が貯留可能で且つ発射装置１１０へと遊技球を案内させる通路が設けられている上皿１２６と、上皿１２６に貯留しきれない遊技球を貯留する下皿１２８と、遊技者の操作によって上皿１２６に貯留された遊技球を下皿１２８へと排出させる球抜ボタン１３０と、遊技者の操作によって下皿１２８に貯留された遊技球を遊技球収集容器（俗称、ドル箱）へと排出させる球排出レバー１３２と、遊技者の操作によって発射装置１１０へと案内された遊技球を遊技盤２００の遊技領域１２４へと打ち出す球発射ハンドル１３４と、遊技者の操作によって各種演出装置２０６の演出態様に変化を与えるチャンスボタン１３６と、チャンスボタン１３６を発光させるチャンスボタンランプ１３８と、遊技店に設置されたカードユニット（ＣＲユニット）に対して球貸し指示を行う球貸操作ボタン１４０と、カードユニットに対して遊技者の残高の返却指示を行う返却操作ボタン１４２と、遊技者の残高やカードユニットの状態を表示する球貸表示部１４４と、を備える。また、下皿１２８が満タンであることを検出する不図示の下皿満タンセンサを備える。

発射装置１１０は、本体１０４の下方に取り付けられ、球発射ハンドル１３４が遊技者に操作されることによって回動する発射杆１４６と、遊技球を発射杆１４６の先端で打突する発射槌１４８と、を備える。

遊技盤２００は、前面に遊技領域１２４を有し、本体１０４の空間部１１４に臨むように、所定の固定部材を用いて本体１０４に着脱自在に装着されている。なお、遊技領域１２４は、遊技盤２００を本体１０４に装着した後、開口部から観察することができる。

図２は、図１のパチンコ機１００を背面側から見た外観図である。パチンコ機１００の背面上部には、上方に開口した開口部を有し、遊技球を一時的に貯留するための球タンク１５０と、球タンク１５０の下方に位置し、球タンク１５０の底部に形成した連通孔を通過して落下する球を背面右側に位置する払出装置１５２に導くためのタンクレール１５４とを配設している。

払出装置１５２は、筒状の部材からなり、その内部には、不図示の払出モータとスプロケットと払出センサとを備えている。スプロケットは、払出モータによって回転可能に構成されており、タンクレール１５４を通過して払出装置１５２内に流下した遊技球を一時的に滞留させると共に、払出モータを駆動して所定角度だけ回転することにより、一時的に滞留した遊技球を払出装置１５２の下方へ１個ずつ送り出すように構成している。

払出センサは、スプロケットが送り出した遊技球の通過を検知するためのセンサであり、遊技球が通過しているときにハイまたはローの何れか一方の信号を、遊技球が通過していないときはハイまたはローの何れか他方の信号を払出制御部６００へ出力する。なお、この払出センサを通過した遊技球は、不図示の球レールを通過してパチンコ機１００の表側に配設した上皿１２６に到達するように構成しており、パチンコ機１００は、この構成により遊技者に対して球の払い出しを行う。

払出装置１５２の図中左側には、遊技全般の制御処理を行う主制御部３００を構成する主基板１５６を収納する主基板ケース１５８、主制御部３００が生成した処理情報に基づいて演出に関する制御処理を行う第１副制御部４００を構成する第１副基板１６０を収納する第１副基板ケース１６２、第１副制御部４００が生成した処理情報に基づいて演出に関する制御処理を行う第２副制御部５００を構成する第２副基板１６４を収納する第２副基板ケース１６６、遊技球の払出に関する制御処理を行う払出制御部６００を構成するとともに遊技店員の操作によってエラーを解除するエラー解除スイッチ１６８を備える払出基板１７０を収納する払出基板ケース１７２、遊技球の発射に関する制御処理を行う発射制御部６３０を構成する発射基板１７４を収納する発射基板ケース１７６、各種電気的遊技機器に電源を供給する電源制御部６６０を構成するとともに遊技店員の操作によって電源をオンオフする電源スイッチ１７８と電源投入時に操作されることによってＲＷＭクリア信号を主制御部３００に出力するＲＷＭクリアスイッチ１８０とを備える電源基板１８２を収納する電源基板ケース１８４、および払出制御部６００とカードユニットとの信号の送受信を行うＣＲインタフェース部１８６を配設している。

図３は、遊技盤２００を正面から見た略示正面図である。遊技盤２００には、外レール２０２と内レール２０４とを配設し、遊技球が転動可能な遊技領域１２４を区画形成している。遊技領域１２４の略中央には、演出装置２０６を配設している。演出装置２０６には、略中央に装飾図柄表示装置２０８を配設し、その周囲に、普通図柄表示装置２１０と、第１特別図柄表示装置２１２と、第２特別図柄表示装置２１４と、普通図柄保留ランプ２１６と、第１特別図柄保留ランプ２１８と、第２特別図柄保留ランプ２２０と、高確中ランプ２２２を配設している。演出装置２０６は、演出可動体２２４を動作して演出を行うものであり、詳細については後述する。なお、以下、普通図柄を「普図」、特別図柄を「特図」、第１特別図柄を「特図１」、第２特別図柄を「特図２」と称する場合がある。

装飾図柄表示装置２０８は、装飾図柄ならびに演出に用いる様々な表示を行うための表示装置であり、本実施の形態では液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）によって構成する。装飾図柄表示装置２０８は、左図柄表示領域２０８ａ、中図柄表示領域２０８ｂ、右図柄表示領域２０８ｃおよび演出表示領域２０８ｄの４つの表示領域に分割し、左図柄表示領域２０８ａ、中図柄表示領域２０８ｂおよび右図柄表示領域２０８ｃはそれぞれ異なった装飾図柄を表示し、演出表示領域２０８ｄは演出に用いる画像を表示する。さらに、各表示領域２０８ａ、２０８ｂ、２０８ｃ、２０８ｄの位置や大きさは、装飾図柄表示装置２０８の表示画面内で自由に変更することを可能としている。また、装飾図柄表示装置２０８は、１個の小さな例えば円形の図柄を表示可能な表示範囲を有し、演出表示領域２０８ｄの例えば左下角部に設けられた第４図柄表示領域（図３では不図示）を有している。なお、装飾図柄表示装置２０８として液晶表示装置を採用しているが、液晶表示装置でなくとも、種々の演出や種々の遊技情報を表示可能に構成されていればよく、例えば、ドットマトリクス表示装置、７セグメント表示装置、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）表示装置、リール（ドラム）式表示装置、リーフ式表示装置、プラズマディスプレイ、プロジェクタを含む他の表示デバイスを採用してもよい。

普図表示装置２１０は、普図の表示を行うための表示装置であり、本実施形態では７セグメントＬＥＤによって構成する。特図１表示装置２１２および特図２表示装置２１４は、特図の表示を行うための表示装置であり、本実施形態では７セグメントＬＥＤによって構成する。

普図保留ランプ２１６は、保留している普図変動遊技（詳細は後述）の数を示すためのランプであり、本実施形態では、普図変動遊技を所定数（例えば、２つ）まで保留することを可能としている。特図１保留ランプ２１８および特図２保留ランプ２２０は、保留している特図変動遊技（詳細は後述）の数を示すためのランプであり、本実施形態では、特図変動遊技を所定数（例えば、４つ）まで保留することを可能としている。高確中ランプ２２２は、遊技状態が大当りが発生し易い高確率状態であること、または高確率状態になることを示すためのランプであり、遊技状態を大当りが発生し難い低確率状態から高確率状態にする場合に点灯し、高確率状態から低確率状態にする場合に消灯する。

また、演出装置２０６の周囲には、所定の球進入口、例えば、一般入賞口２２６と、普図始動口２２８と、特図１始動口２３０と、特図２始動口２３２と、可変入賞口２３４を配設している。

一般入賞口２２６は、本実施形態では遊技盤２００に複数配設しており、一般入賞口２２６への入球を所定の球検出センサ（図示省略）が検出した場合（一般入賞口２２６に入賞した場合）、払出装置１５２を駆動し、所定の個数（例えば、１０個）の球を賞球として上皿１２６に排出する。上皿１２６に排出した球は遊技者が自由に取り出すことが可能であり、これらの構成により、入賞に基づいて賞球を遊技者に払い出すようにしている。なお、一般入賞口２２６に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。本実施形態では、入賞の対価として遊技者に払い出す球を「賞球」、遊技者に貸し出す球を「貸球」と区別して呼ぶ場合があり、「賞球」と「貸球」を総称して「球（遊技球）」と呼ぶ。

普図始動口２２８は、ゲートやスルーチャッカーと呼ばれる、遊技領域１２４の所定の領域を球が通過したか否かを判定するための装置で構成しており、本実施形態では遊技盤２００の左側に１つ配設している。普図始動口２２８を通過した球は一般入賞口２２６に入球した球と違って、遊技島側に排出することはない。球が普図始動口２２８を通過したことを所定の球検出センサが検出した場合、パチンコ機１００は、普図表示装置２１０による普図変動遊技を開始する。

特図１始動口２３０は、本実施形態では遊技盤２００の中央に１つだけ配設している。特図１始動口２３０への入球を所定の球検出センサが検出した場合、後述する払出装置１５２を駆動し、所定の個数（例えば、３個）の球を賞球として上皿１２６に排出するとともに、特図１表示装置２１２による特図変動遊技を開始する。なお、特図１始動口２３０に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。

特図２始動口２３２は、電動チューリップ（電チュー）と呼ばれ、本実施形態では特図１始動口２３０の真下に１つだけ配設している。特図２始動口２３２は、左右に開閉自在な羽根部材２３２ａを備え、羽根部材２３２ａの閉鎖中は球の入球が不可能であり、普図変動遊技に当選し、普図表示装置２１０が当り図柄を停止表示した場合に羽根部材２３２ａが所定の時間間隔、所定の回数で開閉する。特図２始動口２３２への入球を所定の球検出センサが検出した場合、払出装置１５２を駆動し、所定の個数（例えば、４個）の球を賞球として上皿１２６に排出するとともに、特図２表示装置２１４による特図変動遊技を開始する。なお、特図２始動口２３２に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。

可変入賞口２３４は、大入賞口またはアタッカと呼ばれ、本実施形態では遊技盤２００の中央部下方に１つだけ配設している。可変入賞口２３４は、開閉自在な扉部材２３４ａを備え、扉部材２３４ａの閉鎖中は球の入球が不可能であり、特図変動遊技に当選して特図表示装置が大当り図柄を停止表示した場合に扉部材２３４ａが所定の時間間隔（例えば、開放時間２９秒、閉鎖時間１．５秒）、所定の回数（例えば１５回）で開閉する。可変入賞口２３４への入球を所定の球検出センサが検出した場合、払出装置１５２を駆動し、所定の個数（例えば、１５個）の球を賞球として上皿１２６に排出する。なお、可変入賞口２３４に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。

さらに、これらの入賞口や始動口の近傍には、風車と呼ばれる円盤状の打球方向変換部材２３６や、遊技釘２３８を複数個、配設していると共に、内レール２０４の最下部には、いずれの入賞口や始動口にも入賞しなかった球をパチンコ機１００の裏側に誘導した後、遊技島側に排出するためのアウト口２４０を設けている。

パチンコ機１００は、遊技者が上皿１２６に貯留している球を発射レールの発射位置に供給し、遊技者の操作ハンドルの操作量に応じた強度で発射モータを駆動し、発射杆１４６および発射槌１４８によって外レール２０２、内レール２０４を通過させて遊技領域１２４に打ち出す。そして、遊技領域１２４の上部に到達した球は、打球方向変換部材２３６や遊技釘２３８等によって進行方向を変えながら下方に落下し、入賞口（一般入賞口２２６、可変入賞口２３４）や始動口（特図１始動口２３０、特図２始動口２３２）に入賞するか、いずれの入賞口や始動口にも入賞することなく、または普図始動口２２８を通過するのみでアウト口２４０に到達する。

次に、パチンコ機１００の演出装置２０６について説明する。演出装置２０６の前面側には、遊技球の転動可能な領域にワープ装置２４２およびステージ２４４を配設し、遊技球の転動不可能な領域に演出可動体２２４を配設している。また、演出装置２０６の背面側には、装飾図柄表示装置２０８および遮蔽装置２４６（以下、扉あるいはシャッタと称する場合がある）を配設している。すなわち、演出装置２０６において、装飾図柄表示装置２０８および遮蔽手段は、ワープ装置２４２、ステージ２４４、および演出可動体２２４の後方に位置することとなる。ワープ装置２４２は、演出装置２０６の左上方に設けたワープ入口２４２ａに入った遊技球を演出装置２０６の前面下方のステージ２４４にワープ出口２４２ｂから排出する。ステージ２４４は、ワープ出口２４２ｂから排出された球や遊技盤２００の釘などによって乗り上げた球などが転動可能であり、ステージ２４４の中央部には、通過した球が特図１始動口２３０へ入球し易くなるスペシャルルート２４４ａを設けている。

演出可動体２２４は、本実施形態では人間の右腕の上腕と前腕を模した上腕部２２４ａと前腕部２２４ｂとからなり、肩の位置に上腕部２２４ａを回動させる不図示の上腕モータと肘の位置に前腕部２２４ｂを回動させる不図示の前腕モータを備える。演出可動体２２４は、上腕モータと前腕モータによって装飾図柄表示装置２０８の前方を移動する。

遮蔽装置２４６は、格子状の左扉２４６ａおよび右扉２４６ｂからなり、装飾図柄表示装置２０８および前面ステージ２４４の間に配設する。左扉２４６ａおよび右扉２４６ｂの上部には、不図示の２つのプーリに巻き回したベルトをそれぞれ固定している。すなわち、左扉２４６ａおよび右扉２４６ｂは、モータによりプーリを介して駆動するベルトの動作に伴って左右にそれぞれ移動する。遮蔽手段は、左扉２４６ａおよび右扉２４６ｂを閉じた状態ではそれぞれの内側端部が重なり、遊技者が装飾図柄表示装置２０８を視認し難いように遮蔽する。左扉２４６ａおよび右扉２４６ｂを開いた状態ではそれぞれの内側端部が装飾図柄表示装置２０８の表示画面の外側端部と若干重なるが、遊技者は装飾図柄表示装置２０８の表示の全てを視認可能である。また、左扉２４６ａおよび右扉２４６ｂは、それぞれ任意の位置で停止可能であり、例えば、表示した装飾図柄がどの装飾図柄であるかを遊技者が識別可能な程度に、装飾図柄の一部だけを遮蔽するようなことができる。なお、左扉２４６ａおよび右扉２４６ｂは、格子の孔から後方の装飾図柄表示装置２０８の一部を視認可能にしてもよいし、格子の孔の障子部分を半透明のレンズ体で塞ぎ、後方の装飾図柄表示装置２０８による表示を漠然と遊技者に視認させるようにしてもよいし、格子の孔の障子部分を完全に塞ぎ（遮蔽し）、後方の装飾図柄表示装置２０８を全く視認不可にしてもよい。

次に、図４を用いて、パチンコ機１００の制御部の回路構成について詳細に説明する。なお、同図は制御部の回路ブロック図を示したものである。パチンコ機１００の制御部は、大別すると、遊技の中枢部分を制御する主制御部３００と、主制御部３００が送信するコマンド信号（以下、単に「コマンド」と呼ぶ）に応じて主に演出の制御を行う第１副制御部４００と、第１副制御部４００より送信されたコマンドに基づいて各種機器を制御する第２副制御部５００と、主制御部３００が送信するコマンドに応じて主に遊技球の払い出しに関する制御を行う払出制御部６００と、遊技球の発射制御を行う発射制御部６３０と、パチンコ機１００に供給される電源を制御する電源制御部６６０と、によって構成している。

まず、パチンコ機１００の主制御部３００について説明する。主制御部３００は、主制御部３００の全体を制御する基本回路３０２を備えており、基本回路３０２には、ＣＰＵ３０４と、制御プログラムや各種データを記憶するためのＲＯＭ３０６と、一時的にデータを記憶するためのＲＡＭ３０８と、各種デバイスの入出力を制御するためのＩ／Ｏ３１０と、時間や回数等を計測するためのカウンタタイマ３１２と、プログラム処理の異常を監視するＷＤＴ３１４を搭載している。なお、ＲＯＭ３０６やＲＡＭ３０８については他の記憶装置を用いてもよく、この点は後述する第１副制御部４００についても同様である。基本回路３０２のＣＰＵ３０４は、水晶発振器３１６ｂが出力する所定周期のクロック信号をシステムクロックとして入力して動作する。

また、基本回路３０２には、水晶発振器３１６ａが出力するクロック信号を受信する度に０〜６５５３５の範囲で数値を変動させるハードウェア乱数カウンタとして使用しているカウンタ回路３１８（この回路には２つのカウンタを内蔵しているものとする）と、所定の球検出センサ、例えば各始動口、入賞口、可変入賞口を通過する遊技球を検出するセンサや、前面枠扉開放センサや内枠開放センサや下皿満タンセンサを含む各種センサ３２０が出力する信号を受信し、増幅結果や基準電圧との比較結果をカウンタ回路３１８および基本回路３０２に出力するためのセンサ回路３２２と、所定の図柄表示装置、例えば特図１表示装置２１２や特図２表示装置２１４の表示制御を行うための駆動回路３２４と、所定の図柄表示装置、例えば普図表示装置２１０の表示制御を行うための駆動回路３２６と、各種状態表示部３２８（例えば、普図保留ランプ２１６、特図１保留ランプ２１８、特図２保留ランプ２２０、高確中ランプ２２２等）の表示制御を行うための駆動回路３３０と、所定の可動部材、例えば特図２始動口２３２の羽根部材２３２ａや可変入賞口２３４の扉部材２３４ａ等を開閉駆動する各種ソレノイド３３２を制御するための駆動回路３３４を接続している。

なお、特図１始動口２３０に球が入賞したことを球検出センサ３２０が検出した場合には、センサ回路３２２は球を検出したことを示す信号をカウンタ回路３１８に出力する。この信号を受信したカウンタ回路３１８は、特図１始動口２３０に対応するカウンタのそのタイミングにおける値をラッチし、ラッチした値を、特図１始動口２３０に対応する内蔵のカウンタ値記憶用レジスタに記憶する。また、カウンタ回路３１８は、特図２始動口２３２に球が入賞したことを示す信号を受信した場合も同様に、特図２始動口２３２に対応するカウンタのそのタイミングにおける値をラッチし、ラッチした値を、特図２始動口２３２に対応する内蔵のカウンタ値記憶用レジスタに記憶する。

さらに、基本回路３０２には、情報出力回路３３６を接続しており、主制御部３００は、情報出力回路３３６を介して、外部のホールコンピュータ（図示省略）等が備える情報入力回路３５０にパチンコ機１００の遊技情報（例えば、遊技状態）を出力する。

また、主制御部３００には、電源制御部６６０から主制御部３００に供給している電源の電圧値を監視する電圧監視回路３３８を設けており、電圧監視回路３３８は、電源の電圧値が所定の値（本実施例では９Ｖ）未満である場合に電圧が低下したことを示す低電圧信号を基本回路３０２に出力する。

また、主制御部３００には、電源が投入されると起動信号（リセット信号）を出力する起動信号出力回路（リセット信号出力回路）３４０を設けており、ＣＰＵ３０４は、起動信号出力回路３４０から起動信号を入力した場合に、遊技制御を開始する（後述する主制御部メイン処理を開始する）。

また、主制御部３００は、第１副制御部４００にコマンドを送信するための出力インタフェースと、払出制御部６００にコマンドを送信するための出力インタフェースをそれぞれ備えており、この構成により、第１副制御部４００および払出制御部６００との通信を可能としている。なお、主制御部３００と第１副制御部４００および払出制御部６００との情報通信は一方向の通信であり、主制御部３００は第１副制御部４００および払出制御部６００にコマンド等の信号を送信できるように構成しているが、第１副制御部４００および払出制御部６００からは主制御部３００にコマンド等の信号を送信できないように構成している。

次に、パチンコ機１００の第１副制御部４００について説明する。第１副制御部４００は、主に主制御部３００が送信したコマンド等に基づいて第１副制御部４００の全体を制御する基本回路４０２を備えており、基本回路４０２には、ＣＰＵ４０４と、一時的にデータを記憶するためのＳＤＲＡＭ４０８と、各種デバイスの入出力を制御するためのＩ／Ｏ４１０と、時間や回数等を計測するためのカウンタタイマ４１２を搭載している。基本回路４０２のＣＰＵ４０４は、水晶発振器４１４が出力する所定周期のクロック信号をシステムクロックとして入力して動作する。

また、基本回路４０２には、制御プログラムや各種演出データを記憶するためのＲＯＭ４０６と、スピーカ１２０（およびアンプ）の制御を行うための音源回路４１６と、各種ランプ４１８（例えば、チャンスボタンランプ１３８）の制御を行うための駆動回路４２０と、遮蔽装置２４６の駆動制御を行うための駆動回路４３２と、遮蔽装置２４６の現在位置を検出する遮蔽装置センサ４３０と、チャンスボタン１３６の押下を検出するチャンスボタン検出センサ４２６と、遮蔽装置センサ４３０やチャンスボタン検出センサ４２６からの検出信号を基本回路４０２に出力するセンサ回路４２８と、ＣＰＵ４０４からの信号に基づいてＣＧＲＯＭ４０６ａに記憶された画像データ等を読み出してＶＲＡＭ４３６のワークエリアを使用して表示画像を生成して装飾図柄表示装置２０８に画像を表示するＶＤＰ（ビデオ・ディスプレイ・プロセッサー）４３４と、を接続している。ＶＤＰ４３４は、水晶発振器４３８が出力する所定周期のクロック信号を入力して動作する。なお、ＲＯＭ４０６は、各種演出データを記憶したＣＧＲＯＭ４０６ａと、制御プログラムを記憶したＲＯＭ４０６ｂとを有している（図５参照）が、制御プログラムと各種演出データとを同じＲＯＭに記憶させてもよい。

次に、パチンコ機１００の第２副制御部５００について説明する。第２副制御部５００は、第１副制御部４００が送信した制御コマンドを入力インタフェースを介して受信し、この制御コマンドに基づいて第２副制御部５００の全体を制御する基本回路５０２を備えており、基本回路５０２は、ＣＰＵ５０４と、一時的にデータを記憶するためのＲＡＭ５０８と、各種デバイスの入出力を制御するためのＩ／Ｏ５１０と、時間や回数等を計測するためのカウンタタイマ５１２を搭載している。基本回路５０２のＣＰＵ５０４は、水晶発振器５１４が出力する所定周期のクロック信号をシステムクロックとして入力して動作し、第２副制御部５００の全体を制御するための制御プログラム及びデータ、画像表示用のデータ等が記憶されたＲＯＭ５０６が設けられている。

また、基本回路５０２には、演出可動体２２４の駆動制御を行うための駆動回路５１６と、演出可動体２２４の現在位置を検出する演出可動体センサ４２４と、演出可動体センサ４２４からの検出信号を基本回路５０２に出力するセンサ回路５１８と、遊技盤用ランプ５３２の制御を行うための遊技盤用ランプ駆動回路５３０と、遊技台枠用ランプ５４２の制御を行うための遊技台枠用ランプ駆動回路５４０と、遊技盤用ランプ駆動回路５３０と遊技台枠用ランプ駆動回路５４０との間でシリアル通信による点灯制御を行うシリアル通信制御回路５２０と、を接続している。

次に、パチンコ機１００の払出制御部６００、発射制御部６３０、電源制御部６６０について説明する。払出制御部６００は、主に主制御部３００が送信したコマンド等の信号に基づいて払出装置１５２の払出モータ６０２を制御すると共に、払出センサ６０４が出力する制御信号に基づいて賞球または貸球の払い出しが完了したか否かを検出すると共に、インタフェース部６０６を介して、パチンコ機１００とは別体で設けられたカードユニット６０８との通信を行う。

発射制御部６３０は、払出制御部６００が出力する、発射許可または停止を指示する制御信号や、球発射ハンドル１３４内に設けた発射強度出力回路が出力する、遊技者による球発射ハンドル１３４の操作量に応じた発射強度を指示する制御信号に基づいて、発射杆１４６および発射槌１４８を駆動する発射モータ６３２の制御や、上皿１２６から発射装置１１０に球を供給する球送り装置６３４の制御を行う。

電源制御部６６０は、パチンコ機１００に外部から供給される交流電源を直流化し、所定の電圧に変換して主制御部３００、第１副制御部４００等の各制御部や払出装置１５２等の各装置に供給する。さらに、電源制御部６６０は、外部からの電源が断たれた後も所定の部品（例えば主制御部３００のＲＡＭ３０８等）に所定の期間（例えば１０日間）電源を供給するための蓄電回路（例えば、コンデンサ）を備えている。なお、本実施形態では、電源制御部６６０から払出制御部６００と第２副制御部５００に所定電圧を供給し、払出制御部６００から主制御部３００と第２副制御部５００と発射制御部６３０に所定電圧を供給しているが、各制御部や各装置に他の電源経路で所定電圧を供給してもよい。

次に、本実施の形態によるパチンコ機１００に備えられた第１副制御部４００の構成について図５乃至図１６を用いて説明する。図５は、図４に示す第１副制御部４００の構成要素の一部を抜き出して示す第１副基板１６０の回路レイアウトを模式的に示す図である。図６は、図５に示す第１副基板１６０の実基板の回路レイアウトであって、図５に示す構成要素の配置位置を示している。

図５および図６に示すように、第１副基板１６０は、ほぼ中央から基板角部近傍に延びて配線されたバス配線４４２を有している。例えば、第１副基板１６０は多層（例えば、６層）のプリント回路基板を有している。バス配線４４２は、例えばこのプリント回路基板の内層に配線されている。第１副基板１６０は、プリント回路基板の実装面に実装された水晶発振器４１４、ＣＰＵ４０４、水晶発振器４３８、ＶＤＰ４３４、ＣＧＲＯＭ４０６ａ、ＲＯＭ４０６ｂおよびＳＤＲＡＭ４０８を有している。ＣＰＵ４０４、ＶＤＰ４３４、ＲＯＭ４０６ｂおよびＳＤＲＡＭ４０８は、例えばバス配線４４２の配線領域上に実装され、第１副基板１６０に形成されたビアホール（不図示）を介してバス配線４４２にそれぞれ電気的に接続（以下、「電気的に接続」を「接続」と略称する）されている。

また、ＣＰＵ４０４、ＲＯＭ４０６ｂおよびＳＤＲＡＭ４０８は、バス配線４４２を横切って実装されている。バス配線４４２は、例えば両端部近傍にＣＰＵ４０４およびＳＤＲＡＭ４０８が配置されるように１枚の内層基板上に一筆書き配線の形状に形成されている。ＶＤＰ４３４は、例えばこの一筆書き配線の途中に形成されたビアホールを介して他の内層基板に形成された配線に接続されている。

図５に示すように、水晶発振器４１４は、例えばＣＰＵ４０４の外部クロック信号入力端子ＥＸＴＡＬに接続されている。水晶発振器４１４は、例えば周波数が３０．０ＭＨｚのクロック信号をＣＰＵ４０４に出力するようになっている。ＣＰＵ４０４は、ＣＰＵ４０４を制御部として有するマイクロコンピュータとＳＤＲＡＭ４０８とが同期を取るためのクロック信号ＳＤＣＬＫを出力するクロック出力回路４０５を有している。クロック出力回路４０５は、水晶発振器４１４が出力したクロック信号に基づいてクロック信号ＳＤＣＬＫを生成して出力するようになっている。ＣＰＵ４０４は、水晶発振器４１４が出力したクロック信号またはクロック出力回路４０５が出力したクロック信号と遊技データとに基づいて遊技制御を行うようになっている。例えば遊技データには、抽選結果の情報、遊技時間計測用カウンタ（４．１ｓタイマ用、図柄変動時間用）の情報、実行中の演出を特定するための情報、再生中の画像・音、発光態様を特定するための情報、画像情報、サウンド情報、ＬＥＤ発光態様に関する情報等が含まれる。ＣＰＵ４０４とＳＤＲＡＭ４０８とは、クロック信号ＳＤＣＬＫにより同期動作が可能になっている。ＣＰＵ４０４はＳＤＲＡＭ４０８とクロック線４４０を介して接続されている。クロック線４４０はＣＰＵ４０４等の実装面であるプリント回路基板の表層に配線されている。これにより、クロック線４４０は内層に配線するためのビアホール部を有さなくなるので、当該ビアホール部での抵抗分による誤差が生じるのを防止できる場合がある。クロック信号ＳＤＣＬＫは、クロック線４４０を介してＣＰＵ４０４からＳＤＲＡＭ４０８に入力される。

ＶＤＰ４３４は、例えば２つのクロック信号入力端子ＤＣＬＫＩ、ＰＬＬＲＥＦと、ＲＡＭ４３５と、ＣＧＲＯＭ４０６ａに接続される入出力端子（不図示）とを有している。クロック信号入力端子ＤＣＬＫＩ、ＰＬＬＲＥＦには、水晶発振器４３８のクロック信号出力端子（不図示）が接続されている。水晶発振器４３８は、例えば周波数が３３．２６４ＭＨｚのクロック信号をＶＤＰ４３４に出力するようになっている。なお、水晶発振器４３８の出力するクロック信号の周波数とＶＤＰ４３４の動作周波数との関係については、後述する。

ＶＤＰ４３４には、ＣＧＲＯＭ４０６ａが接続されている。ＣＧＲＯＭ４０６ａには、装飾図柄表示装置２０８に表示される画像に対応する元画像データが記憶されている。ＣＧＲＯＭ４０６ａはＮＯＲ型の記憶装置である。

ところで、画像データを記憶した画像用ＲＯＭを搭載した遊技台が特開２００９−１０６３０８号公報に開示されている。当該公報に開示された遊技台は高速動作が可能なＮＡＮＤ型の画像用ＲＯＭを使用している。一方、画像用ＲＯＭには、例えばランダムアクセスを実行するためにＮＯＲ型のＲＯＭが使用されることがある。ＮＯＲ型のＲＯＭは読み出し速度がＮＡＮＤ型に比して遅い場合がある。この場合には、高速処理が可能なＶＤＰを動作可能最大周波数で動作させていても、画像の読み出しにおける遅延時間によって全体の処理時間が遅くなってしまう。その結果、画像処理全体の処理速度が低下する上に、ＶＤＰが動作可能最大周波数で動作していることによる電力消費が多くなるという問題が生じる。このように、パチンコ機に用いられている回路基板には、電力消費の多いデバイスが存在する。

そこで、本実施の形態によるパチンコ機１００では、ＶＤＰ４３４が適切な電力消費となるように、動作可能最大周波数より低い周波数でＶＤＰ４３４が動作する。これにより、パチンコ機１００は画像制御に必要な電力を減らすとともに、発熱量を低減できる場合がある。さらに、ＶＤＰ４３４の消費電力を抑えることにより、電源系に小電力型の小型のデバイスを使用することが可能となり、ひいては、コンパクトな回路基板を設計することが可能になる。

次に、ＣＰＵ４０４とＳＤＲＡＭ４０８とを接続するクロック線４４０およびバス配線４４２の関係について図７乃至図９を用いて説明する。本実施の形態によるパチンコ機１００は、例えばＣＰＵ４０４とＳＤＲＡＭ４０８との間を接続するクロック線４４０の配線長が例えばＣＰＵ４０４とＳＤＲＡＭ４０８との間を接続するバス配線４４２の配線長より短く配線されている点に特徴を有している。これにより、本実施の形態によるパチンコ機１００は、ＣＰＵ４０４とＳＤＲＡＭ４０８との間で確実にデータの送受信ができる場合がある。また、ＣＰＵ４０４とＳＤＲＡＭ４０８とを同期させる同期用回路を備えていなくてもＳＤＲＡＭ４０８に接続するための専用インタフェースを有さないＣＰＵを用いることができるので、パチンコ機１００の低コスト化を図ることができる場合がある。以下、クロック線４４０の配線長とバス配線４４２の配線長との差異について具体的に説明する。

従来の遊技台に備えられたＣＰＵはＳＤＲＡＭ（外部クロックに同期して動作する不揮発性の記憶装置）と接続するための専用インタフェースを有し、ＣＰＵとＳＤＲＡＭ等が互いに直接データの送受信を行っている（例えば、特開２００８−１６７８４０号公報）。しかしながら、当該インタフェースを有するＣＰＵは高価であるという問題を有している。これに対し、本実施の形態によるパチンコ機１００に備えらたＣＰＵ４０４は、ＳＤＲＡＭと接続するための専用インタフェースを有していないものの、ＳＤＲＡＭ４０８との同期動作を確実に行うことができ、且つ、安価であるという利点を有している。

図７は、ＳＤＲＡＭ４０８のライトサイクル（データ書込み動作）における動作のタイミングチャート等示している。図７（ａ）乃至図７（ｃ）は、当該タイミングチャートを示している。図７（ａ）はＳＤＲＡＭ４０８のクロック信号の入力端子で観測されるクロック信号ＳＤＣＬＫの一例を示し、図中波線で示すクロック信号ＳＤＣＬＫ１はＣＰＵ４０４とＳＤＲＡＭ４０８との間を接続するクロック線４４０の配線長（図７および図８の説明において、以下、「クロック線４４０の配線長Ｃｃｓ」と称する）がＣＰＵ４０４とＳＤＲＡＭ４０８との間を接続するバス配線４４２の配線長（図７および図８の説明において、以下、「バス配線４４２の配線長Ｂｃｓ」と称する）に等しい場合にＳＤＲＡＭ４０８のクロック信号の入力端子で観測されるクロック信号ＳＤＣＬＫの一例を表し、図中実線で示すクロック信号ＳＤＣＬＫ２はクロック線４４０の配線長Ｃｃｓがバス配線４４２の配線長Ｂｃｓより短い場合にＳＤＣＬＫ４０８のクロック信号の入力端子で観測されるクロック信号ＳＤＣＬＫの一例を表している。図７（ｂ）は、クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい場合にＳＤＲＡＭ４０８のデータ信号の入力端子で観測される、ＣＰＵ４０４から出力されたデータ信号１の一例を模式的に示し、図７（ｃ）はクロック線４４０の配線長Ｃｃｓがバス配線４４２の配線長Ｂｃｓより短い場合にＳＤＲＡＭ４０８のデータ信号の入力端子で観測される、ＣＰＵ４０４から出力されたデータ信号２の一例を模式的に示している。また、図７（ａ）乃至図７（ｃ）の左から右に時間経過を表している。図７（ｄ）は、図７（ａ）乃至図７（ｃ）の図中に示す記号の一部を説明する一覧表である。なお、データ信号１、２には、例えば遊技データ、ＳＤＲＡＭ４０８を制御する制御用コマンドデータ等が含まれる。

ＣＰＵ４０４は、クロック信号ＳＤＣＬＫの例えば立ち上がりエッジに同期してデータ出力遅延時間ＣｄＴ経過後にデータ信号を出力し、次の立ち上がりエッジに同期してデータ出力ホールド時間ＣＴｈ経過後にデータ信号の出力を終了する。ＳＤＲＡＭ４０８は、入力されたクロック信号ＳＤＣＬＫの例えば立ち上がりエッジでデータ信号をラッチして所定の記憶領域にデータを書き込む。ＳＤＲＡＭ４０８がデータ信号を確実にラッチするためには、データ信号１がＳＤＲＡＭ４０８の入力セットアップ時間（クロック信号の立ち上がり（または立ち下り）に先立って予めデータ信号の出力側がデータ信号を保持しておかなければならない時間）ＳＴｓと入力ホールド時間（クロック信号が発行された後にデータ信号の出力側がデータ信号を保持しておかなければならない時間）ＳＴｈとを満たすようにＳＤＲＡＭ４０８に入力される必要がある。

例えばクロック線４４０の配線遅延がバス配線４４２の配線遅延と等しいと仮定すると、クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい場合には、両配線４４０、４４２の配線遅延は考慮しなくてよいので、図７（ａ）および図７（ｂ）に示すように、時刻ｔｅ１のタイミングでＣＰＵ４０４がデータ信号１の出力動作を開始するとデータ信号１は、データ出力遅延時間ＣｄＴ（例えば、最大遅延時間１３ｎｓ（ナノ秒））の経過後の時刻ｔｅ２のタイミングでＳＤＲＡＭ４０８に入力され、時刻ｔｅ３でのクロック信号ＳＤＣＬＫ１の立ち上がりエッジに同期してデータ出力ホールド時間ＣＴｈ（例えば、最小ホールド時間１ｎｓ）の経過後の時刻ｔｅ４に出力が終了される。ＳＤＲＡＭ４０８に入力されたデータ信号１は、時刻ｔｅ３のタイミングにおけるクロック信号ＳＤＣＬＫ１の立ち上がりエッジでラッチされてＳＤＲＡＭ４０８の所定の記憶領域に書き込まれる。

ＳＤＲＡＭ４０８のライトサイクルにおける入力セットアップ時間のマージンは、クロック信号ＳＤＣＬＫ１の周期（本例では、１６．６６ｎｓ）からＣＰＵ４０４の出力遅延時間ＣｄＴおよびＳＤＲＡＭ４０８の入力セットアップ時間ＳＴｓ（最小値は、例えば１．５ｎｓ）を減算して求めることができる。クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい場合には、ライトサイクルにおけるセットアップ時間のマージンｗＴｓｍ１は、２．１６ｎｓ（＝１６．６６ｎｓ−（１３ｎｓ＋１．５ｎｓ））となる。また、ＳＤＲＡＭ４０８のライトサイクルにおけるホールド時間のマージンは、ＣＰＵ４０４の出力ホールド時間ＣＴｈからＳＤＲＡＭ４０８の入力ホールド時間ＳＴｈ（最小値は、例えば０．８ｎｓ）を減算して求めることができる。クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい場合には、ライトサイクルにおけるホールド時間のマージンｗＴｈｍ１は、０．２ｎｓ（＝１．０ｎｓ−０．８ｎｓ）となる。

このように、クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい場合には、ＳＤＲＡＭ４０８のライトサイクルにおける入力ホールド時間のマージンｗＴｈｍ１は、入力セットアップ時間のマージンｗＴｓｍ１と比較して非常に小さくなる。

入力ホールド時間のマージンｗＴｈｍ１を大きくするには、ＳＤＲＡＭ４０８へのデータ信号１の入力タイミングを図７（ｂ）に示すタイミングより遅らせる必要がある。ＳＤＲＡＭ４０８へのデータ信号１の入力タイミングを遅らせるためには、バス配線４４２の配線長Ｂｃｓを長くして配線遅延を増加させるとよい。しかしながら、バス配線４４２の配線数は多いため、バス配線４４２を長くするために必要な配線領域が広くなり、第１副基板１６０が大型化してしまう。そこで、本実施の形態によるパチンコ機１００では、クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい従来のパチンコ機に対して、バス配線４４２の配線長Ｂｃｓを変えずにクロック線４４０の配線長Ｃｃｓが短くなっている。これにより、本実施の形態によるパチンコ機１００は従来のパチンコ機１００と比較して、ＳＤＲＡＭ４０８に入力されるクロック信号ＳＤＣＬＫの立ち上がりタイミングがＳＤＲＡＭ４０８にデータ信号が入力されるタイミングに対して早くなり、データ信号の入力タイミングを遅らせたのと同様の効果が得られる。

クロック線４４０の配線長Ｃｃｓをバス配線４４２の配線長Ｂｃｓより短くした場合におけるデータ信号２のＳＤＲＡＭ４０８への入力タイミングをデータ信号１の入力タイミングに一致させると、図７（ａ）乃至図７（ｃ）に示すように、本実施の形態によるパチンコ機１００のクロック信号ＳＤＣＬＫ２は従来のパチンコ機のクロック信号ＳＤＣＬＫ１と比べてΔｔだけ早く立ち上がる。これにより、本実施の形態における入力ホールド時間のマージンｗＴｈｍ２は従来の入力ホールド時間のマージンｗＴｈｍ１よりΔｔだけ大きくなる。これにより、ＣＰＵ４０４から出力されたデータ信号をＳＤＲＡＭ４０８へ確実に送信することができるようになる場合がある。なお、本実施の形態の入力セットアップ時間のマージンｗＴｓｍ２は従来の入力セットアップ時間のマージンｍＴｈｓ１よりΔｔだけ小さくなる。しかしながら、上記の通り、セットアップ時間のマージンｗＴｓｍ１は２．１６ｎｓと相対的に大きい。このため、入力ホールド時間のマージンがΔｔだけ小さくなっても、ＣＰＵ４０４からＳＤＲＡＭ４０８へのデータ信号の送信を確実に行うことができる。

図８は、ＳＤＲＡＭ４０８のリードサイクル（データ読出し動作）における動作のタイミングチャート等示している。図８（ａ）乃至図８（ｃ）は、当該タイミングチャートを示している。図８（ａ）はＣＰＵ４０４のクロック信号の出力端子で観測されるクロック信号ＳＤＣＬＫの一例を示し、図中波線で示すクロック信号ＳＤＣＬＫ１はクロック線４４０の配線長Ｃｃｓがバス配線４４２の配線長Ｂｃｓに等しい場合にＣＰＵ４０４のクロック信号の出力端子で観測されるクロック信号ＳＤＣＬＫの一例を表し、図中実線で示すクロック信号ＳＤＣＬＫ２はクロック線４４０の配線長Ｃｃｓがバス配線４４２の配線長Ｂｃｓより短い場合にＣＰＵ４０４のクロック信号の出力端子で観測されるクロック信号ＳＤＣＬＫの一例を表している。図８（ｂ）は、クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい場合にＣＰＵ４０４のデータ信号の入力端子で観測される、ＳＤＲＡＭ４０８から読み出されたデータ信号１の一例を模式的に示し、図８（ｃ）はクロック線４４０の配線長Ｃｃｓがバス配線４４２の配線長Ｂｃｓより短い場合にＣＰＵ４０４のデータ信号の入力端子で観測される、ＳＤＲＡＭ４０８から読み出されたデータ信号２の一例を模式的に示している。また、図８（ａ）乃至図８（ｃ）の左から右に時間経過を表している。図８（ｄ）は、図８（ａ）乃至図８（ｃ）の図中に示す記号の一部を説明する一覧表である。なお、データ信号１、２には、例えば遊技データ等が含まれる。

ＳＤＲＡＭ４０８はクロック信号ＳＤＣＬＫの例えば立ち上がりエッジに同期してリードデータ出力遅延時間ＳｄＴ経過後にデータ信号を読出し、次の立ち上がりエッジに同期してリードデータ出力ホールド時間ＳＴｈ経過後に読出しデータ信号の読出しを終了する。ＣＰＵ４０４は、クロック信号ＳＤＣＬＫの例えば立ち上がりエッジでＳＤＲＡＭ４０８から読み出されたデータ信号をラッチして所定の記憶領域にデータを書き込む。ＣＰＵ４０４がデータ信号を確実にラッチするためには、データ信号がＣＰＵ４０４の入力セットアップ時間ＣＴｓと入力ホールド時間ＣＴｈとを満たすようにＣＰＵ４０４に入力される必要がある。

例えばクロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい場合において、図８（ａ）および図８（ｂ）に示すように、時刻ｔｅ１のタイミングでＳＤＲＡＭ４０８がデータ信号１の読出し動作を開始すると、データ信号１はリードデータ出力遅延時間ＳｄＴ（例えば、最大遅延時間５．４ｎｓ）の経過後の時刻ｔｅ２のタイミングでＣＰＵ４０４に入力され、時刻ｔｅ３でクロック信号ＳＤＣＬＫ１が立ち上がってからリードデータ出力ホールド時間ＳＴｈ（例えば、最小ホールド時間２．７ｎｓ）の経過後の時刻ｔｅ４に出力が終了される。ＣＰＵ４０４に入力されたデータ信号１は、時刻ｔｅ３のタイミングにおけるクロック信号ＳＤＣＬＫ１の立ち上がりエッジでラッチされてＣＰＵ４０４の所定の記憶領域に記憶される。

ＳＤＲＡＭ４０８のリードサイクルにおける入力セットアップ時間のマージンは、クロック信号ＳＤＣＬＫ１の周期（本例では、１６．６６ｎｓ）からＳＤＲＡＭ４０８のリードデータ出力遅延時間ＳｄＴおよびＣＰＵ４０４の入力セットアップ時間ＣＴｓ（最小値は、例えば８．０ｎｓ）を減算して求めることができる。クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい場合には、リードサイクルにおけるセットアップ時間のマージンｒＴｓｍ１は、３．２６ｎｓ（＝１６．６６ｎｓ−（５．４ｎｓ＋８．０ｎｓ））となる。また、ＳＤＲＡＭ４０８のリードサイクルにおけるリードデータホールド時間のマージンは、ＳＤＲＡＭ４０８のリードデータホールド時間ＣＴｈからＣＰＵ４０４の入力ホールド時間ＣＴｈ（最小値は、例えば２．０ｎｓ）を減算して求めることができる。クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい場合には、リードサイクルにおけるリードデータホールド時間のマージンｒＴｈｍ１は、０．７ｎｓ（＝２．７ｎｓ−２．０ｎｓ）となる。

このように、クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい場合には、ＳＤＲＡＭ４０８のリードサイクルにおける入力ホールド時間のマージンｒＴｈｍ１は、入力セットアップ時間のマージンｒＴｓｍ１と比較して非常に小さくなる。

上記の通り、本実施の形態によるパチンコ機１００では、ライトサイクルにおける入力ホールド時間のマージンを大きくするために、クロック線４４０の配線長Ｃｃｓとバス配線４４２の配線長Ｂｃｓとが等しい従来のパチンコ機に対して、バス配線４４２の配線長Ｂｃｓを変えずにクロック線４４０の配線長Ｃｃｓが短く配線される。バス配線４４２の配線長Ｂｃｓに対してクロック線４４０の配線長Ｃｃｓを短くすると、ライトサイクルと同様にリードサイクルにおいても、バス配線４４２の配線長Ｂｃｓを長く配線したのと同様の効果が得られる。すわわち、ＣＰＵ４０４へのデータ信号１の入力タイミングを図８（ｂ）に示すタイミングより遅らせることができる。

クロック線４４０の配線長Ｃｃｓをバス配線４４２の配線長Ｂｃｓより短くした場合におけるデータ信号２のＣＰＵ４０４への入力タイミングをデータ信号１の入力タイミングに一致させると、図８（ａ）乃至図８（ｃ）に示すように、本実施の形態によるパチンコ機１００は従来のパチンコ機と比較して、ＣＰＵ４０４から出力されるクロック信号ＳＤＣＬＫの立ち上がりタイミングがＣＰＵ４０４に入力されるデータ信号の入力タイミングに対して早くなり、データ信号の入力タイミングを遅らせたのと同様の効果が得られる。このため、本実施の形態におけるリードデータホールド時間のマージンｒＴｈｍ２は従来のリードデータホールド時間のマージンｒＴｈｍ１よりΔｔだけ大きくなる。これにより、ＳＤＲＡＭ４０８から読み出されたデータ信号をＣＰＵ４０４に確実に送信することができるようになる場合がある。なお、本実施の形態におけるリードデータセットアップ時間のマージンｒＴｓｍ２は従来のリードデータセットアップ時間のマージンｒＴｈｓ１よりΔｔだけ小さくなる。しかしながら、上記の通り、リードデータセットアップ時間のマージンｒＴｓｍ１は３．２６ｎｓと相対的に大きい。このため、リードデータホールド時間のマージンがΔｔだけ小さくなっても、ＳＤＲＡＭ４０８からＣＰＵ４０４へのデータ信号の送信を確実に行うことができる。

次に、ＣＰＵ４０４とＳＤＲＡＭ４０８とを接続するクロック線４４０の配線長と、ＣＰＵ４０４とＳＤＲＡＭ４０８とを接続するバス配線４４２の配線長との差異について説明する。電気の速度をＶとし、真空中の高速をＣとし、データ線およびクロック線を覆う絶縁体の比誘電率をε_０とし、当該絶縁体の比透磁率をμ_０とすると、電気の速度Ｖは以下の式（１）で示される。
Ｖ＝Ｃ／√（ε_０×μ_０） ・・・（１）
また、データホールド時間の増加時間、すなわちクロック信号のタイミングが速くなる時間（例えば、図７や図８に示すΔｔ）をＡとすると、当該クロック線と当該データ線との長さの差異ＤｉｆｆＬは、以下の式（２）で示される。
ＤｉｆｆＬ＝Ａ×Ｖ
＝Ａ×Ｃ／√（ε_０×μ_０） ・・・（２）

図７に示すΔｔを１００ｐｓ（ピコ秒）増加させる場合、すなわち、増加時間Ａ＝１００ｐｓの場合を例にとって、クロック線（例えば、クロック線４４０）とデータ線（例えば、バス配線４４２）との長さの差異の値ＤｉｆｆＬについて説明する。第１副基板１６０は６層構造のガラスエポキシ基板（ＦＲ−４）で形成されているとすると、絶縁体の比誘電率ε_０は４．７であり、比透磁率μ_０は１である。また、真空中の光速は約３０万キロメートル／秒である。このため、クロック線４４０やバス配線４４２の電気の速度Ｖは、式（１）より、０．１３８ｍｍ／ｐｓとなる。増加時間Ａ＝１００ｐｓの場合、クロック線４４０とバス配線４４２との長さの差異の値ＤｉｆｆＬは、式（２）より、１３．８ｍｍとなる。従って、クロック線４４０の配線長をバス配線４４２の配線長より１３．８ｍｍ短くすることにより、両配線長が等しい場合と比較して、ＳＤＲＡＭ４０８の入力ホールド時間のマージンを１００ｐｓ増加させることができる場合がある。

次に、クロック線４４０とバス配線４４２との長さの差異の最大値ｍａｘＤｉｆｆＬについて図９を用いて説明する。図９は、ＳＤＲＡＭ４０８に入力されるクロック信号ＳＤＣＬＫと所定データ信号との動作タイミングを示すタイミングチャート等を示している。図９（ａ）は、当該タイミングチャートを示し、図中上段にはクロック信号ＳＤＣＬＫが示され、下段には所定データが示されている。図９（ｂ）は、図９（ａ）の図中に示す記号の説明の一覧表である。

図９（ａ）に示すように、ＳＤＲＡＭ４０８では、例えば所定データがクロック信号ＳＤＣＬＫの立ち上がりエッジでラッチされる。例えば所定データには、遊技データやＳＤＲＡＭ４０８を制御する制御用コマンドデータ等が含まれる。図９（ａ）および図９（ｂ）に示すように、クロック信号ＳＤＣＬＫのクロック周期は「Ｆ」で表され、ＳＤＲＡＭ４０８の入力セットアップ時間は「Ｔｓ」で表され、ＳＤＲＡＭ４０８の入力ホールド時間は「Ｔｈ」で表され、ＳＤＲＡＭ４０８の入力セットアップ時間のマージン（余裕）は「Ｔｓｍ」で表され、ＳＤＲＡＭ４０８の入力ホールド時間のマージン（余裕）は「Ｔｈｍ」で表されている。例えば、ＳＤＲＡＭ４０８の入力セットアップ時間Ｔｓの最小値は１．５ｎｓであり、入力ホールド時間Ｔｃの最小値は０．８ｎｓである。

ところで、ＣＰＵ４０４とＳＤＲＡＭ４０８との間で最も安定してデータを送受信するためには、セットアップ時間およびホールド時間の両方がＣＰＵ４０４やＳＤＲＡＭ４０８の仕様を十分に満たしていることを要する。すなわち、セットアップ時間およびホールド時間のいずれか一方のタイミングマージンのみを確保しても、他方のタイミングマージンが不十分であると、ＣＰＵ４０４やＳＤＲＡＭ４０８は受信したデータをラッチできない。従って、クロック線とデータ線との長さの差異の最大値ｍａｘＤｉｆｆＬは、入力セットアップ時間のマージンと入力ホールド時間のマージンとが等しくなるように設定されたデータホールド時間の増加時間Ａの場合に得られる。クロック信号の周期をＦとし、セットアップ時間をＴｓとし、ホールド時間をＴｈとすると、クロック線とデータ線との長さの差異の最大値ｍａｘＤｉｆｆＬは、以下の式（３）で示される。
ｍａｘＤｉｆｆＬ＝０．５×（Ｆ−（Ｔｓ＋Ｔｈ））×Ｖ ・・・（３）

クロック線４４０をバス配線４４２より短くしてクロック信号ＳＤＣＬＫのタイミングが速くなる時間Δｔを長くし過ぎると、ＳＤＲＡＭ４０８の入力セットアップ時間ＳＴｓやＣＰＵ４０４のリードデータ入力セットアップ時間ＣＴｓを確保できなくなる。図７（ｄ）および図８（ｄ）に示すように、ＳＤＲＡＭ４０８の入力セットアップ時間ＳＴｓはＣＰＵ４０４の入力セットアップ時間ＣＴｓより短いため、クロック信号ＳＤＣＬＫのタイミングが速くなる時間に対して余裕がある。このため、クロック線４４０とバス配線４４２との長さの差異の最大値ｍａｘＤｉｆｆＬは、ＣＰＵ４０４のリードデータ入力セットアップ時間ＣＴｓを確保できるように設定する必要がある。

例えば、クロック信号ＳＤＣＬＫの周期Ｆを１６．６６ｎｓとし、式（３）のＴｓをＣＰＵ４０４の入力セットアップ時間ＣＴｓ＝８．０ｎｓとし、式（３）のＴｈをＣＰＵ４０４の入力ホールド時間ＣＴｈ＝２．０ｎｓとすると、クロック線４４０とバス配線４４２との長さの差異の最大値ｍａｘＤｉｆｆＬは、式（３）より、４５９ｍｍとなる。なお、この場合にクロック信号ＳＤＣＬＫが速くなる時間Δｔ（増加時間Ａ）は、式（２）より、３３２６ｐｓとなり、ＳＤＲＡＭ４０８の入力ホールド時間のマージンが３．３２６ｎｓ増加する。

このように、ＳＤＲＡＭ４０８のリードおよびライトサイクルにおいて入力データホールド時間のマージンを大きくすることができる。これにより、クロック信号等の立ち上がり（または立ち下り）時間のばらつきや反射等によるクロック信号等の品質劣化、あるいは設計値に対する配線幅や配線長等の誤差が生じても、ＣＰＵ４０４とＳＤＲＡＭ４０８との通信の安定化を図ることができる場合がある。

次に、ＣＰＵ４０４およびＳＤＲＡＭ４０８の配置位置について図１０を用いて説明する。図１０は、ＣＰＵ４０４およびＳＤＲＡＭ４０８の配置位置とＳＤＲＡＭ４０８のクロック信号ＳＤＣＬＫのクロック信号の入力端子におけるクロック信号の電圧波形を例示している。図１０（ａ）は配置例１を示し、図１０（ｂ）は配置例２を示し、図１０（ｃ）の上段に配置例１でのクロック信号波形の一例を示し、下段に配置例２でのクロック信号波形の一例を示している。図１０（ｃ）において、縦軸は電圧を表し、左から右に時間経過を表している。

図１０（ａ）に示すように、配置例１では、例えばバス配線４４２の一端部またはその近傍にＣＰＵ４０４が接続され、他端部またはその近傍にＲＯＭ４０６ｂが接続されている。ＳＤＲＡＭ４０８は、ＣＰＵ４０４およびＲＯＭ４０６ｂのそれぞれがバス配線４４２に接続された接続点の間でバス配線４４２に接続されている。図１０（ｂ）に示すように、配置例２では、例えばバス配線４４２の一端部近傍にＣＰＵ４０４が接続され、他端部近傍にＳＤＲＡＭ４０８が接続されている。ＲＯＭ４０６ｂは、ＣＰＵ４０４およびＳＤＲＡＭ４０８のそれぞれがバス配線４４２に接続された接続点の間でバス配線４４２に接続されている。

配置例２は配置例１と比較してクロック信号ＳＤＣＬＫの反射の影響が生じ難く、図１０（ｃ）および図１０（ｂ）に示すように、ＳＤＲＡＭ４０８のクロック信号ＳＤＣＬＫの入力端子での電圧波形の乱れが少ない。このため、配置例２は配置例１と比較して、クロック信号ＳＤＣＬＫの電圧レベルがＳＤＲＡＭ４０８のハイレベル入力電圧ＶＩＨに到達する時間がΔｔだけ速くなる。これにより、例えばＳＤＲＡＭ４０８の入力ホールド時間のマージンを大きくすることができる場合がある。

本実施の形態では、例えばバス配線４４２は、ＣＰＵ４０４を制御部として有するマイクロコンピュータとＳＤＲＡＭ４０８とを接続する第１の信号線と、ＲＯＭ４０６ｂとバス配線４４２とを接続するバス配線４４２上の接続点とＲＯＭ４０６ｂとを接続する第２の信号線（例えば、バス配線４４２上の当該接続点とＲＯＭ４０６ｂとを接続する配線）とを含んでいる。図５および図６に示すように、ＣＰＵ４０４とＳＤＲＡＭ４０８とがバス配線４４２の両端部近傍に配置されることにより、ＣＰＵ４０４からバス配線４４２とＲＯＭ４０６ｂとの当該接続点までの配線と前記第２の信号線とを足し合わせた長さは、前記第１の信号線の長さより長くなる。これにより、クロック信号等の反射の影響を低減できる場合がある。

図５および図６に示すように、バス配線４２２の一端部側からＣＰＵ４０４→ＶＤＰ４３４→ＲＯＭ４０６ｂ→ＳＤＲＡＭ４０８の順に接続されていると、クロック信号等の反射の影響が低減されて、ＳＤＲＡＭ４０８を安定して使用することが可能になり、ＶＤＰ４３４への画像処理の指示を安定して行える場合がある。

本実施の形態では、バス配線４２２を一筆書き配線の形状とすることで、スター配線の形状と比較して、ＳＤＲＡＭ４０８はクロック信号等の反射の影響を受け難くなっている。さらに、一筆書き配線形状のバス配線４２２の一端部にＣＰＵ４０４を配置し且つ他端部にＳＤＲＡＭ４０８を配置することにより、ＳＤＲＡＭ４０８は当該反射の影響をより一層受け難くなっている。

次に、水晶発振器４３８の出力するクロック信号の周波数とＶＤＰ４３４の動作周波数との関係について図１１乃至図１５を用いて説明する。
ＶＤＰには、動作用のクロック信号の入力が必要になる。遊技台に備えられた電気部品に入力されるクロック信号は目的に応じて種々の共通化が図られている。例えば、特開２００３−３２５８７１号公報には、ＣＰＵのシステムクロック信号およびドットクロック信号に基準クロック信号を利用することやＣＰＵに入力するクロック信号をＶＤＰに入力するクロック信号と兼用させることが開示されている。

しかしながら、近年、遊技台に備えられた装飾図柄表示装置として用いられる液晶表示装置の仕様は、遊技台の規制内で搭載可能な、ほぼ最大仕様の解像度等から変更されることは少ない。液晶表示装置の仕様の変更と比較して３Ｄ（三次元）対応化等によるＶＤＰの仕様の方が変更の頻度が多い。さらに、特開２００３−３２５８７１号公報に記載された遊技台では、ドットクロック信号は逓倍・分周回路により周波数が設定されて生成されているが、表示装置の表示画素数と単一時間内の描画処理数とに基づいて決定されるドットクロック信号の周波数にほぼ一致する周波数を生成することは困難であるという問題がある。

一般にＶＤＰには、システム用のリファレンスクロック信号と表示用のドットクロック信号とが入力される。ＹＧＶ６２９（ヤマハ社製ＶＤＰ）の仕様書には、リファレンスクロックのみを供給し、リファレンスクロックからドットクロックを生成することも可能、と記載されている。しかしながら、リファレンスクロック信号を逓倍・分周してＶＤＰで使用する構成では、ドットクロック信号の周波数を少数単位まで液晶表示装置の仕様に合うように生成することは極めて困難である。

特開２００３−３２５８７１号公報にはＶＤＰのシステムクロック信号に関する記載はなく、加えて、ドットクロック信号の周波数は液晶表示装置の仕様に基づいて決定されるので、当該ドットクロック信号を逓倍することによりＶＤＰのシステムクロック信号を生成することは想到し得ない。

そこで、本実施の形態によるパチンコ機１００は、電気部品の共通化を図りつつ回路基板に実装される部品数を少なくして回路基板のコストを低下し、且つ、少ない部品数であっても液晶表示装置やＶＤＰの仕様に十分に対応する設定を容易にできるという特徴を有している。また、本実施の形態によるパチンコ機１００は、遊技に関する情報を表示する装飾図柄表示装置２０８の左図柄表示領域２０８ａ、中図柄表示領域２０８ｂ、右図柄表示領域２０８ｃおよび演出表示領域２０８ｄによって構成される表示領域の画素数に基づいて決定されるドットクロック周波数に設定された１つのクロック信号をＶＤＰ４３４のシステムクロック入力端子およびドットクロック入力端子に入力する点に特徴を有している。

図１１（ａ）は、装飾図柄表示装置２０８の画素数と、当該画素数に基づいて決定されるドットクロック周波数とを示し、図１１（ｂ）は、ＶＤＰ４３４の動作可能最大周波数およびドットクロックの最大出力周波数とを示している。図１１（ａ）に示すように、装飾図柄表示装置２０８は、例えば横方向に１０５６個の画素を有し、縦方向に５２５個の画素を有し、表示領域全体で５５４，４００個の画素を有している。以下、例えば１画素は、赤色画素、緑色画素および青色画素で構成されているものとする。例えば装飾図柄表示装置２０８の１秒間に表示するフレーム数を６０ｆｐｓ（Ｆｒａｍｅ Ｐｅｒ Ｓｅｃｏｎｄ））とすると、ドットクロック周波数は、３３．２６４ＭＨｚ（＝５５４，４００×６０）と決定される。図１１（ｂ）に示すように、ＶＤＰ４３４は、例えば動作可能最大周波数が２００ＭＨｚであり、出力するドットクロック信号の最大周波数が１１０ＭＨｚである。ドットクロック信号の周波数はＶＤＰ４３４のシステムクロック信号の周波数より低いのが一般的である。

図１２は、ＶＤＰ４３４において生成されるシステムクロック信号およびドットクロック信号を説明する図である。図１２（ａ）は、ＶＤＰ４３４におけるシステムクロック信号およびドットクロック信号の生成回路等の回路ブロック図を示し、図１２（ｂ）は、システムクロック信号およびドットクロック信号の初期設定値を示し、図１２（ｃ）は、システムクロック信号の周波数の設定値を示している。図１３は、図６に示す第１副基板１６０のＶＤＰ４３４の実装領域近傍を拡大して示している。

図１２（ａ）に示すように、水晶発振器４３８は、装飾図柄表示装置２０８の画素数に基づいて設定された３３．２６４ＭＨｚの周波数のクロック信号をＶＤＰ４３４に出力するようになっている。水晶発振器４３８の出力するクロック信号の周波数は、図１２（ａ）で示すように、装飾図柄表示装置２０８に表示させる画像に対応する画像データを特定の回数および特定の周期で送信する際の当該特定の回数および特定の周期の両方で特定される時間ごとに、前記画像データに対応する画像を装飾図柄表示装置２０８に表示させるための、装飾図柄表示装置２０８の画素数に基づいて決定されている。

ＶＤＰ４３４は、例えば装飾図柄表示装置２０８に表示させる画像に対応する画像データを生成する画像データ生成回路４５２と、画像データ生成回路４５２が生成した前記画像データを特定の回数に分けて、装飾図柄表示装置２０８に特定の周期（例えば、３０．０６ｍｓ＝１／３３．２６４ＭＨｚ）で送信する画像データ送信回路４５４とを１チップのパッケージ内に収容している。ＶＤＰ４３４は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期回路）４５６を介して画像データ生成回路４５２に接続され、システムクロック信号入力用のクロック信号入力端子ＰＬＬＲＥＦと、分周器４５８を介して画像データ送信回路４５４に接続され、ドットクロック信号入力用のクロック信号入力端子ＤＣＬＫＩとを有している。また、図１３に示すように、水晶発振器４３８は、クロック信号入力端子ＤＣＬＫＩよりクロック信号入力端子ＰＬＬＲＥＦに近接して配置されている。ＶＤＰ４３４は、クロック信号入力端子ＰＬＬＲＥＦおよび水晶発振器４３８を接続する第１の信号線４６１と、第１の信号線４６１より長い長さを有し、クロック信号入力端子ＤＣＬＫＩおよび水晶発振器４３８を接続する第２の信号線４６２とを備えている。システムクロック信号の周波数は、ドットクロック信号の周波数より高いのでノイズの影響を受け易い。このため、水晶発振器４３８をクロック信号入力端子ＰＬＬＲＥＦの近傍に配置することにより、システムクロック信号が受けるノイズの影響を小さくできる場合がある。

また、クロック信号の反射対策のために、第１の信号線４６１には、ダンピング抵抗Ｒ１が設けられており、第２の信号線４６２には、ダンピング抵抗Ｒ２が設けられている。ダンピング抵抗Ｒ１、Ｒ２を設けることでシステムの安定化が図られ画像制御処理を確実に動作させることができる場合がある。

図１２（ａ）に示すように、ＶＤＰ４３４は、システムクロック信号の周波数を設定するための信号が入力される４ビットの設定端子ＰＬＬＭＤ３〜０を有している。設定端子ＰＬＬＭＤ３〜０には、ハードウェア設定回路４６０が接続されている。設定端子ＰＬＬＭＤ３〜０およびクロック信号入力端子ＰＬＬＲＥＦには、ＶＤＰ４３４内に備えられたＰＬＬ４５６が接続されている。ＰＬＬ４５６は、設定端子ＰＬＬＭＤ３〜０に入力された信号電圧の高低の組み合わせに基づいて、クロック信号入力端子ＰＬＬＲＥＦから入力されたクロック信号の周波数を１〜１４の整数倍に逓倍して、入力されたクロック信号の周波数より高い周波数のシステムクロック信号として画像データ生成回路４５２に出力するようになっている。なお、ＰＬＬ４５６はＶＤＰ４３４と別個独立に備えられていてもよい。また、ＰＬＬ４５６は、分周回路４５８を含んでいてもよい。

また、ＶＤＰ４３４は、クロック信号入力端子ＤＣＬＫＩに接続された分周器４５８を有している。分周器４５８は、クロック信号入力端子ＤＣＬＫＩから入力されたクロック信号を分周し、ドットクロック信号としてクロック信号出力端子ＤＣＬＫＯおよび画像データ送信回路４５４に出力するようになっている。なお、クロック信号入力端子ＤＣＬＫＩから入力されたクロック信号は通信用のクロック信号の生成にも用いられる。

次に、システムクロック信号およびドットクロック信号の周波数設定について説明する。図１２（ｂ）に示すように、ＶＤＰ４３４に備えられたレジスタＤＯＶには、設定端子ＰＬＬＭＤおよびドットクロック信号の分周比のそれぞれの設定値が記憶されている。設定端子ＰＬＬＭＤの初期値は「００００ｂ」（「ｂ」は２進数であることを示している）に設定され、ドットクロック信号の分周比の初期値は「０００ｂ」に設定されている。レジスタＤＯＶに記憶された設定値は、図１２（ｂ）の最右欄の項目「Ｒ／Ｗ」に“Ｒ／Ｗ”と示されているように、ライト動作およびリード動作のいずれにも有効である。

設定端子ＰＬＬＭＤ３〜０は４ビットで構成され、設定端子ＰＬＬＭＤ０が最下位ビットであり、設定端子ＰＬＬＭＤ３が最上位ビットである。図１２（ｃ）に示すように、設定端子ＰＬＬＭＤ３〜０を「００００ｂ」に設定すると、ＰＬＬ４５６は、クロック信号入力端子ＰＬＬＲＥＦから入力されたクロック信号の周波数と同じ周波数（１倍）のシステムクロック信号を出力する。また、設定端子ＰＬＬＭＤ３〜０を「０００１ｂ」に設定すると、ＰＬＬ４５６は、クロック信号入力端子ＰＬＬＲＥＦから入力されたクロック信号の周波数に対して２倍の周波数のシステムクロック信号を出力する。以下同様に、設定端子ＰＬＬＭＤ３〜０を「００１０ｂ」〜「１１０１ｂ」にそれぞれ設定すると、ＰＬＬ４５６は、クロック信号入力端子ＰＬＬＲＥＦから入力されたクロック信号の周波数に対して３〜１４倍の周波数のシステムクロック信号をそれぞれ出力する。なお、設定端子ＰＬＬＭＤ３〜０を「１１１０ｂ」および「１１１１ｂ」に設定することは禁止されている。

図１４は、図１２（ａ）に示すハードウェア設定回路４６０の構成例を示している。図１４（ａ）は、ハードウェア設定回路４６０の回路構成例を示し、図１４（ｂ）は、設定端子ＰＬＬＭＤ３〜０の設定値を示している。

図１４（ａ）に示すように、ハードウェア設定回路４６０は、ハイレベル入力電圧とロウレベル入力電圧のいずれかの電圧レベルの信号を設定端子ＰＬＬＭＤ３〜０に入力できるように構成されている。例えば、ハードウェア設定回路４６０は、３．３Ｖの電源電圧をハイレベル入力電圧として設定端子ＰＬＬＭＤ３〜０に入力でき、０Ｖ（グランドレベル）をロウレベル入力電圧として設定端子ＰＬＬＭＤ３〜０に入力できるように構成されている。ＰＬＬ４５６の逓倍率の設定はハードウェアにより設定が可能であり、ソフトウェアでの対応は不要である。

本実施の形態では、システムクロック信号の周波数をクロック信号入力端子ＰＬＬＲＥＦに入力されるクロック信号の周波数の６倍とするために、設定端子ＰＬＬ０、２は電源電圧が供給される電源端子４６４に抵抗４６０ａ、４６０ｂを介してそれぞれ接続され、設定端子ＰＬＬ１、３はグランド端子４６６にそれぞれ接続されている。これにより、図１４（ｂ）に示すように、設定端子ＰＬＬＭＤ３〜０の設定値は「１０１０ｂ」となり、ＰＬＬ４５６は、図１２（ｃ）に示すように、クロック信号入力端子ＰＬＬＲＥＦに入力されたクロック信号の６倍の周波数のシステムクロック信号を生成して画像データ生成回路４５２に出力する。クロック信号入力端子ＰＬＬＲＥＦに入力されるクロック信号の周波数は、３３．２６４ＭＨｚであるため、システムクロック信号の周波数は１９９．５８４ＭＨｚとなる。このように、システムクロック信号の周波数はＶＤＰの動作可能最大周波数より低くなる。

図１２（ａ）に戻って、画像データ生成回路４５２は、ＶＤＰ４３４の動作可能最大周波数に基づいて、装飾図柄表示装置２０８に表示する画像に対応する画像データを生成することが可能である。本実施の形態では、画像データ生成回路４５２は、水晶発振器４３８が出力するクロック信号から生成され、ＶＤＰ４３４の動作可能最大周波数より低い周波数のシステムクロック信号を用いて画像データを生成する。画像データ生成回路４５２は、ＣＰＵ４０４からの命令に基づいて画像データをＣＧＲＯＭ４０６ａからＶＲＡＭ４３６（図４参照）に転送し、ＶＲＡＭ４３６の所定の表示領域に表示画像を形成する。さらに、画像データ生成回路４５２は当該表示画像に対応する画像データを画像データ送信回路４５４に出力する。画像データ生成回路４５２は、例えば１９９．５８４ＭＨｚのシステムクロック信号を用いてこれらの処理を実行する。

画像データ送信回路４５４は、画像データ生成回路４５２から入力された画像データを分周器４５８から出力されたドットクロック信号の例えば立ち上がりエッジに同期させて装飾図柄表示装置２０８に出力する。水晶発振器４３８が出力するクロック信号の周波数は、装飾図柄表示装置２０８に画像を表示するために必要なドットクロック信号の周波数に一致するように設定されている。このため、分周器４５８の分周比は、初期設定値の１／１倍に設定されている。分周器４５８は、クロック信号入力端子ＤＣＬＫＩから入力されたクロック信号を分周せずに、周波数が３３．２６４ＭＨｚのドットクロック信号を画像データ送信回路４５４とクロック信号出力端子ＤＣＬＫＯとに出力する。

本実施の形態によるパチンコ機１００では、水晶発振器４３８の出力するクロック信号の周波数はドットクロック信号の周波数と同一に設定されているので、分周器４５８を有していなくても、装飾図柄表示装置２０８を駆動するために必要なドットクロック信号を生成することができる。また、ＶＤＰ４３４は動作可能最大周波数を超えない範囲内の周波数であれば、動作可能最大周波数のシステムクロック信号で動作させなくても問題なく動作する。本実施の形態によるパチンコ機１００は、水晶発振器４３８の出力するクロック信号を入力してＶＤＰ４３４のシステムクロック信号を生成するので、上記特開２００３−３２５８７１号公報に記載の遊技台と異なり、逓倍・分周による各クロック信号の周波数の設定が容易となる。さらに、本実施の形態では、水晶発振器４３８から出力されたクロック信号は分岐されてＶＤＰ４３４に備えられたクロック信号入力端子ＰＬＬＲＥＦ、ＤＣＬＫＩに入力され、且つ、クロック信号の反射対策としてダンピング抵抗Ｒ１、Ｒ２が設けられている。

ＣＰＵ４０４が搭載された第１副制御部４００のメイン処理には、Ｖシンク割り込み待ち処理およびＷＤＴクリア処理がある。Ｖシンク割り込み待ち処理では、システムクロック信号から生成されるＶシンク信号がＣＰＵ４０４に送信されているか否かを監視する。ＶＤＰ４３４からＣＰＵ４０４にＶシンク信号が長時間送信されないとパチンコ機１００はリセットされる。これにより、ＶＤＰ４３４用のクロック信号に異常が生じたことがわかる。

次に、水晶発振器４３８およびＶＤＰ４３４の各クロック信号の周波数の他の設定例について図１５を用いて説明する。図１５（ａ）に示す設定例では、装飾図柄表示装置２０８は、例えば横方向に８００個の画素を有し、縦方向に４００個の画素を有し、表示領域全体で３２０，０００個の画素を有している。例えば装飾図柄表示装置２０８の１秒間に表示するフレーム数を６０ｆｐｓとすると、ドットクロック周波数（水晶発振器４３８が出力するクロック信号の周波数）は、１９．２００ＭＨｚ（＝３２０，０００×６０）と決定される。ＶＤＰ４３４の逓倍率は１０倍（設定端子ＰＬＬＭＤ３〜０の設定値は「１００１ｂ」）に設定され、システムクロック信号の周波数は、動作可能最大周波数（２００ＭＨｚ）より低い１９２．００ＭＨｚに設定される。水晶発振器４３８が出力するクロック信号の周波数は、装飾図柄表示装置２０８に画像を表示するために必要なドットクロック信号の周波数に一致するように設定されている。このため、分周器４５８の分周比は、初期設定値の１／１倍に設定される。

図１５（ｂ）に示す設定例では、装飾図柄表示装置２０８は、例えば横方向に１２８０個の画素を有し、縦方向に８００個の画素を有し、表示領域全体で１，０２４，０００個の画素を有している。例えば装飾図柄表示装置２０８の１秒間に表示するフレーム数を３０ｆｐｓとすると、ドットクロック周波数（水晶発振器４３８が出力するクロック信号の周波数）は、３０．７２０ＭＨｚ（＝１，０２４，０００×３０）と決定される。ＶＤＰ４３４の逓倍率は６倍（設定端子ＰＬＬＭＤ３〜０の設定値は「０１０１ｂ」）に設定され、システムクロック信号の周波数は、動作可能最大周波数（２００ＭＨｚ）より低い１８４．３０ＭＨｚに設定される。水晶発振器４３８が出力するクロック信号の周波数は、装飾図柄表示装置２０８に画像を表示するために必要なドットクロック信号の周波数に一致するように設定されている。このため、分周器４５８の分周比は、初期設定値の１／１倍に設定されている。

図１６は、ＶＤＰ４３４およびＣＧＲＯＭ４０６ａに代えて、音源回路４１６がバス配線４４２に接続されている例を示している。音源回路４１６は、音源ＩＣ４１６ａ、サウンドＲＯＭ４１６ｂおよびＲＡＭ４１６ｃを有している。音源回路４１６がバス配線４４２に接続されている場合であっても、クロック線４４０の配線長をバス配線４４２の配線長より短く配線することにより、ＶＤＰ４３４およびＣＧＲＯＭ４０６ａがバス配線４４２に接続されている場合と同様の効果が得られる。

また、ＶＤＰ４３４およびＣＧＲＯＭ４０６ａおよび音源回路４１６がバス配線４４２に接続されている場合であっても、クロック線４４０の配線長をバス配線４４２の配線長より短く配線することにより、ＶＤＰ４３４およびＣＧＲＯＭ４０６ａがバス配線４４２に接続されている場合と同様の効果が得られる。

次に、以上説明した本実施の形態によるパチンコ機１００の特徴的構成について再度図１乃至図１６を参照しつつ説明する。
（１）本実施の形態によるパチンコ機１００は、所定の遊技データ（例えば、抽選結果の情報、遊技時間計測用カウンタ（４．１ｓタイマ用、図柄変動時間用）の情報、実行中の演出を特定するための情報、再生中の画像・音、発光態様を特定するための情報、画像情報、サウンド情報、ＬＥＤ発光態様に関する情報）が記憶された所定の記憶装置（例えば、ＳＤＲＡＭ４０８）と、前記遊技データに基づいて遊技制御を行うマイクロコンピュータ（例えば、ＣＰＵ４０４を制御部に有する回路）と、前記マイクロコンピュータと前記所定の記憶装置を接続するとともに、前記遊技データを送信するためのデータ線（例えば、バス配線４４２）と、前記マイクロコンピュータと前記所定の記憶装置が同期を取るための第１のクロック信号（例えば、クロック信号ＳＤＣＬＫ）を出力する第１のクロック出力回路（例えば、クロック出力回路４０５）と、前記データ線より長さが短く配線され、前記第１のクロック出力回路と前記所定の記憶装置を接続するとともに、前記第１のクロック信号が送信されるクロック線（例えば、クロック線４４０）とを備えていることを特徴とする。

このように、第１のクロック信号が送信されるクロック線の長さをデータ線の長さより短く配線しているので、入力ホールド時間のマージンが大きくなり、確実にデータの送受信ができる場合がある。また、遊技台が確実にデータの送受信を行うことができる使用環境（例えば、使用温度）の条件の幅を大きくすることができる場合がある。さらに、遊技台の製造誤差などの個体差による不良率の低下を図ることができる場合がある。さらに、ＳＤＲＡＭ等との接続に用いる専用インタフェースを有していないＣＰＵであっても、ＣＰＵとＳＤＲＡＭ等とを同期させるための同期用回路が不要となる。このため、電気回路に実装される部品点数を減らすことができ、電気回路の小型化も図ることができる。これにより、電気回路が低コスト化して遊技台の低コスト化を図ることができる。

（２）また、上記パチンコ機１００において、第２のクロック信号を出力する第２のクロック出力回路（例えば、水晶発振器４１４）を備え、前記マイクロコンピュータは、前記第１のクロック出力回路と、前記第２のクロック出力回路が出力した前記第２のクロック信号に基づいて前記遊技制御を行う制御回路（例えば、ＣＰＵ４０４）と、を含み、前記第１のクロック出力回路は、前記第２のクロック出力回路が出力した前記第２のクロック信号に基づいて前記第１のクロック信号を出力することを特徴とする。これにより、確実にデータの送受信ができる場合がある。

（３）上記パチンコ機１００において、電気の速度をＶとし、真空中の高速をＣとし、前記データ線および前記クロック線を覆う絶縁体（例えば、ガラスエポキシ基板（ＦＲ−４））の比誘電率をε_０とし、前記絶縁体の比透磁率をμ_０とし、データホールド時間の増加時間をＡとすると、前記クロック線と前記データ線との長さの差異ＤｉｆｆＬは、ＤｉｆｆＬ＝Ａ×Ｖ＝Ａ×Ｃ／√（ε_０×μ_０）の関係式を満足することを特徴とする。これにより、確実にデータの送受信ができる場合がある。

（４）上記パチンコ機１００において、前記第１のクロック信号の周期をＦとし、入力セットアップ時間をＴｓとし、入力ホールド時間をＴｈとすると、前記第１のクロック線と前記データ線との長さの差異の最大値ｍａｘＤｉｆｆＬは、ｍａｘＤｉｆｆＬ＝０．５×（Ｆ−（Ｔｓ＋Ｔｈ））×Ｖの関係式を満足することを特徴とする。これにより、セットアップ時間およびホールド時間の両方の余裕を大きくすることができるので、より確実にデータの送受信ができる場合がある。

（５）上記パチンコ機１００において、前記データ線は、前記マイクロコンピュータと前記所定の記憶装置とを接続するとともに、所定の信号が送信される第１の信号線と、該第１の信号線における所定の分岐点と所定の電気部品（例えば、ＲＯＭ４０６ｂ、ＶＤＰ４３４、音源ＩＣ４１６ａ）とを接続するとともに、所定の信号が送信される第２の信号線と、を含み、前記マイクロコンピュータと前記所定の分岐点までの長さおよび前記第２の信号線を足し合わせた長さより、前記第１の信号線の長さの方が長いことを特徴とする。これにより、クロック信号等の反射の影響を低減できる場合がある。

（６）本実施の形態によるパチンコ機１００は、遊技に関する情報を表示する画像表示装置（例えば、装飾図柄表示装置２０８）と、前記画像表示装置に表示させる画像に対応する画像データを生成する画像データ生成回路（例えば、画像データ生成回路４５２）と、前記画像データ生成回路が生成した前記画像データを特定の回数に分けて、前記画像表示装置に特定の周期（例えば、ドットクロック信号の周期）で送信する画像データ送信回路（例えば、画像データ送信回路４５４）と、前記特定の回数および前記特定の周期の両方で特定される時間ごとに、前記画像データ生成回路が生成した画像データに対応する画像を前記画像表示装置に表示させるための、前記画像表示装置の画素数に基づいて決定される周波数である第１のクロック信号を出力する第１のクロック出力回路（例えば、水晶発振器４３８）とを備え、前記画像データ生成回路は、前記第１のクロック出力回路が出力する前記第１のクロック信号から生成される第２のクロック信号（例えば、システムクロック信号）に基づいて前記画像データを生成することを特徴とする。

このように、第１のクロック出力回路が出力する第１のクロック信号からドットクロック信号や画像データ生成回路が使用するシステムクロック信号を生成できるので、基板の小型化および電気部品数を減らすことができる場合がある。

（７）また、上記パチンコ機１００において、前記画像データ生成回路は、特定の周波数（例えば、ＶＤＰ４３４の動作可能最大周波数）に基づいて前記画像データを生成することが可能であり、前記第２のクロック信号の周波数は、前記特定の周波数よりも低いことを特徴とする。これにより、画像データ生成回路は画像制御に必要な電力と、発熱量とを低減できる場合がある。

（８）また、上記パチンコ機１００において、前記画像データ生成回路および前記画像データ送信回路を１チップのパッケージ内に収容した画像制御装置（例えば、ＶＤＰ４３４）を備え、前記画像制御装置は、前記画像データ生成回路に電気的に接続される第１の端子（例えば、クロック信号入力端子ＰＬＬＲＥＦ）と、前記画像データ送信回路に電気的に接続される第２の端子（例えば、クロック信号入力端子ＤＣＫＬＩ）と、前記第１の端子および前記第１のクロック出力回路を接続する第１の信号線（例えば、第１の信号線４６１）と、前記第１の信号線より長い長さを有し、前記第２の端子および前記第１のクロック出力回路を接続する第２の信号線（例えば、第２の信号線４６２）とを備えていることを特徴とする。これにより、画像制御を確実に動作させることができる場合がある。

（９）上記パチンコ機１００において、前記第１の信号線および前記第２の信号線の両方にダンピング抵抗（例えば、抵抗Ｒ１、Ｒ２）を設けたことを特徴とする。これにより、画像制御を確実に動作させることができる場合がある。

（１０）上記パチンコ機１００において、前記画像制御装置に電気的に接続されたＮＯＲ型のＲＯＭ（例えば、ＣＧＲＯＭ４０６ａ）を備え、前記ＲＯＭは、前記画像データ生成回路が使用する元画像データを記憶していることを特徴とする。周辺部品の性能に合わせた周波数で画像制御装置を動作させることにより、使用電力の節約や発熱量の低減などに加え、周辺部品とのデータ送受信待ち時間の減少により、周辺部品とのデータ送受信時間を短縮できる場合がある。

上記実施の形態では、第１副制御部４００のＣＰＵ４０４を例にとって説明したが、本発明はこれに限られない。例えば、ＣＰＵを制御部に有するマイクロコンピュータは、主制御部３００または第２副制御部５００に備えられ、ＣＰＵ３０４またはＣＰＵ５０４を制御部に有するマイクロコンピュータのいずれであっても、上記実施の形態と同様の効果が得られる場合がある。

上記実施の形態では、クロック出力回路４０５はＣＰＵ４０４に備えられているが、本発明はこれに限られない。例えば、クロック出力回路４０５は、ＣＰＵ４０４とは別個独立に設けられていても、上記実施の形態と同様の効果が得られる場合がある。

上記実施の形態では、シングル・データ・レートのＳＤＲＡＭ４０８を例にとって説明したが、本発明はこれに限られない。例えば、ダブル・データ・レートのＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）およびその他外部クロック信号や所定の信号に同期して動作する電気回路であっても、上記実施の形態と同様の効果が得られる場合がある。

上記実施の形態では、バス配線４２２の一端部近傍にＣＰＵ４０４が配置されて他端部近傍にＳＤＲＡＭ４０８が配置されているが、本発明はこれに限られない。例えば、パチンコ機１００がＳＤＲＡＭ４０８よりクロック信号等の反射の影響を受けやすい電気部品を有している場合には、当該電気部品をバス配線４２２の他端部近傍に配置しても、上記実施の形態と同様の効果が得られる場合がある。

上記実施の形態では、１個のＳＤＲＡＭ４０８がバス配線４２２に接続されているが、本発明はこれに限られない。例えば、２個以上のＳＤＲＡＭがバス配線４２２に接続されている場合や、ＳＤＲＡＭ４０８がプリント回路基板の表面および裏面のそれぞれにバス配線４２２の終端側で接続されていても、上記実施の形態と同様の効果が得られる場合がある。

上記実施の形態では、画像データ生成回路４５２および画像データ送信回路４５４がＶＤＰ４３４に備えられているが、本発明はこれに限られない。例えば、画像データ生成回路４５２および画像データ送信回路４５４は、ＶＤＰ４３４とは別個独立に設けられていても、上記実施の形態と同様の効果が得られる場合がある。

上記実施の形態では、水晶発振器４３８が出力するクロック信号の周波数はドットクロック信号の周波数と一致しているが、本発明はこれに限られない。例えば、水晶発振器４３８が出力するクロック信号の周波数は、ドットクロック信号の周波数の整数倍であっても、上記実施の形態と同様の効果が得られる場合がある。

上記実施の形態では、遊技台の例としてパチンコ機を用いたが本発明はこれに限られない。本発明は、クロック信号や所定の信号に同期して動作する電気部品とマイクロコンピュータとの間でデータの送受信を行う所定の回路を備えた種々の装置や、画像処理部および表示部を備えた装置にも適用できる。

例えば本発明は、図１７に示すようなスロットマシン１０００にも適用可能である。
本発明に係る遊技台は、図１７に示す「複数種類の図柄が施され、回転駆動される複数のリール１００２と、リールの回転を指示するためのスタートレバー１００４と、各々のリールに対応して設けられ、リールの回転を個別に停止させるための停止ボタン１００６と、複数種類の役の内部当選の当否を抽選により判定する抽選手段（入賞役内部抽選）と、抽選手段の抽選結果に基づいてリールの回転の停止に関する停止制御を行うリール停止制御手段（リール停止制御処理）と、抽選手段の抽選結果に基づいて停止されたリールによって表示される図柄組合せが、内部当選した役に対応して予め定めた図柄組合せであるか否かの判定をする判定手段（入賞判定処理）と、図柄の停止態様が所定の入賞態様である場合、所定の入賞態様に対応する遊技媒体を払出す遊技媒体払出処理を行う払出制御手段（メダル払出処理１００８）と、に加え、抽選手段の抽選結果に基づいて演出を実行する演出手段１０１０を備え、この演出手段が、所定の遊技領域１０１２に球を発射する発射装置１０１４と、発射装置から発射された球を入球可能に構成された入賞口１０１６と、入賞口１０１６に入球した球を検知する検知手段１０１８と、検知手段１０１８が球を検知した場合に球を払出す払出手段１０２０と、所定の図柄(識別情報)を変動表示する可変表示装置１０２２と、可変表示装置１０２２を遮蔽する位置に移動可能なシャッタ１０２４と、所定動作態様で動作する可動体１０２６と、を備え、入賞口に遊技球が入って入賞することを契機として、可変表示装置１０２２が図柄を変動させた後に停止表示させて、遊技を演出するような演出装置１０１０、であるスロットマシン１０００」にも好適である。

上述の遊技台（例えば、パチンコ機１００やスロットマシン１０００）は、所定の当否判定条件が成立した場合（例えば、予め定めた領域に遊技球が進入したことを検出した場合や、所定の操作部を遊技者が操作したことを検出した場合など）に当否判定を行う当否判定手段（例えば、所定の確率や所定の乱数抽選により行われる所定の抽選処理（例えば、可変入賞口を開放させるかどうかを決定するための大当り抽選処理、電動チューリップを開放させるかどうかを決定するための当り抽選処理、遊技者に有利なボーナス状態とするかどうかを決定するためのボーナス抽選処理、遊技者がタイミングよく図柄停止操作を行った場合に予め定めた小役（ベルなど）の停止図柄態様を表示させることとなる小役抽選処理）、１００％の確率で当選または不当選と判定する処理など）と、前記当否判定手段による当否判定の結果が特定の当否判定結果（例えば、大当りに当選、当りに当選、ビッグボーナス役に当選、レギュラーボーナス役に当選、小役当選、リプレイ当選など）である場合に、遊技者に対する有利度が第１の有利度（例えば、不利）である第１の制御状態（例えば、通常状態、上述の所定の抽選処理を低い確率で行う所定の状態）から該第１の有利度と有利度が異なる第２の有利度（例えば、上述不利よりも有利）である第２の制御状態（例えば、上述の通常状態や所定の状態よりも有利な状態であり、例えば大当り状態、確変状態、電サポ状態、時短状態、ビッグボーナス状態、レギュラーボーナス状態、ボーナス状態など）に制御状態を移行させる制御状態移行手段（例えば、遊技制御手段、主制御部３００）と、を備えたものであってもよい。

上述の遊技台（例えば、パチンコ機１００やスロットマシン１０００）は、所定の図柄表示装置に予め定めた図柄態様が確定表示した場合に、遊技者に有利な状態（例えば、大当り状態、ビッグボーナス状態、レギュラーボーナス状態、ボーナス状態など）に制御状態を移行させる制御状態移行手段（例えば、遊技制御手段、主制御部３００）を備えたものであってもよい。

本発明に係る遊技台は図１８（ａ）に示す、「紙幣投入口２００２に紙幣を投入し、ベット２００４およびスタート２００６操作に基づいて抽選を実行し、抽選結果を抽選結果表示装置２００８で表示し、当選時には特典コイン数を残クレジット数に加算し、キャッシュアウト２００９が選択された場合には、レシート発行機２０１０から残クレジット数に対応するコードが記載されたレシートを発行するカジノマシン２０００」であってもよい。

さらには、同図（ｂ）に示すように、本発明を実現する電子データを記憶する記憶部を備えている携帯電話機３０００、同図（ｃ）に示すように、本発明を実現する電子データを記憶する記憶部を備えているポータブルゲーム機４０００、本発明を実現する電子データを記憶する記憶部を備えている家庭用テレビゲーム機５０００、に適用してもよい。

より具体的には、同図（ｂ）における携帯電話機３０００は、遊技者によって操作される操作部と、ゲームに関するデータを携帯電話回線を通じで取得するデータ取得部と、取得したゲームに関するデータ（本発明を実現する電子データ）を記憶する記憶部と、記憶部に記憶したデータと操作部の操作とに基づいてゲームの制御を行う制御部を備えている。

同図（ｃ）におけるポータブルゲーム機４０００は、遊技者によって操作される操作部と、ゲームに関するデータを所定の記憶媒体（ＤＶＤ等）から取得するデータ取得部と、取得したゲームに関するデータ（本発明を実現する電子データ）を記憶する記憶部と、記憶部に記憶したデータと操作部の操作とに基づいてゲームの制御を行う制御部を備えている。同図（ｄ）における家庭用テレビゲーム機５０００は、遊技者によって操作される操作部と、ゲームに関するデータを所定の記憶媒体（ＤＶＤ等）から取得するデータ取得部と、取得したゲームに関するデータ（本発明を実現する電子データ）を記憶する記憶部と、記憶部に記憶したデータと操作部の操作とに基づいてゲームの制御を行う制御部を備えている。

さらには、同図（ｅ）に示すように、本発明を実現する電子データを記憶したデータサーバ６０００に適用してもよい。このデータサーバ６０００からインタネット回線を介して同図（ｄ）に示す家庭用テレビゲーム機５０００に本発明を実現する電子データをダウンロードするような場合がある。

また、パチンコ機等の実機の動作を家庭用ゲーム機用として擬似的に実行するようなゲームプログラムにおいても、本発明を適用してゲームを実行することができる。その場合、ゲームプログラムを記録する記録媒体は、ＤＶＤ−ＲＯＭ、ＣＤ−ＲＯＭ、ＦＤ（フレキシブルディスク）、その他任意の記録媒体を利用できる。

さらに、本発明は、遊技台としてパチンコ機およびスロットマシンを例にあげたが、これに限るものではなく、アレンジボール遊技機や、じゃん球遊技機、スマートボール等に適用してもよい。
上記実施の形態の遊技台は、例えば以下のように表現される。
（付記１）遊技に関する情報を表示する画像表示装置と、前記画像表示装置に表示させる画像に対応する画像データを生成する画像データ生成回路と、前記画像データ生成回路が生成した前記画像データを特定の回数に分けて、前記画像表示装置に特定の周期で送信する画像データ送信回路と、前記特定の回数および前記特定の周期の両方で特定される時間ごとに、前記画像データ生成回路が生成した画像データに対応する画像を前記画像表示装置に表示させるための、前記画像表示装置の画素数に基づいて決定される周波数である第１のクロック信号を出力する第１のクロック出力回路とを備え、前記画像データ生成回路は、前記第１のクロック出力回路が出力する前記第１のクロック信号から生成される第２のクロック信号に基づいて前記画像データを生成することを特徴とする遊技台。
（付記２）付記１に記載の遊技台において、前記画像データ生成回路は、特定の周波数に基づいて前記画像データを生成することが可能であり、前記第２のクロック信号の周波数は、前記特定の周波数よりも低いことを特徴とする遊技台。
（付記３）付記１または２に記載の遊技台において、前記画像データ生成回路および前記画像データ送信回路を１チップのパッケージ内に収容した画像制御装置を備え、前記画像制御装置は、前記画像データ生成回路に電気的に接続される第１の端子と、前記画像データ送信回路に電気的に接続される第２の端子と、前記第１の端子および前記第１のクロック出力回路を接続する第１の信号線と、前記第１の信号線より長い長さを有し、前記第２の端子および前記第１のクロック出力回路を接続する第２の信号線とを備えていることを特徴とする遊技台。
（付記４）付記１乃至３のいずれかに記載の遊技台において、前記第１の信号線および前記第２の信号線の両方にダンピング抵抗を設けたことを特徴とする遊技台。
（付記５）付記３又は４のいずれかに記載の遊技台において、前記画像制御装置に電気的に接続されたＮＯＲ型のＲＯＭを備え、前記ＲＯＭは、前記画像データ生成回路が使用する元画像データを記憶していることを特徴とする遊技台。

１００ パチンコ機
１３６ チャンスボタン
１６０ 第１副基板
２０８ 装飾図柄表示装置
２０８ａ 左図柄表示領域
２０８ｂ 中図柄表示領域
２０８ｃ 右図柄表示領域
２０８ｄ 演出表示領域
２２６ 一般入賞口
２２８ 普図始動口
２３０ 特図１始動口
２３２ 特図２始動口
２３４ 可変入賞口
３００ 主制御部
４００ 第１副制御部
４０４ ＣＰＵ
４０５ クロック出力回路
４０８ ＳＤＲＡＭ
４１４、４３８ 水晶発振器
４３４ ＶＤＰ
４４０ クロック配線
４４２ バス配線
４５２ 画像データ生成回路
４５４ 画像データ送信回路
４５６ ＰＬＬ
４５８ 分周器
４６０ ハードウェア設定回路
５００ 第２副制御部

Claims (3)

1. 遊技に関する情報を表示する画像表示装置と、
   前記画像表示装置に表示させる画像に対応する画像データを生成する画像データ生成回路と、前記画像データ生成回路が生成した前記画像データを前記画像表示装置の画素数に基づいて決定される特定の回数に分けて、前記画像表示装置に特定の周期で送信する画像データ送信回路と、を１チップのパッケージ内に収容した画像制御装置と、
   前記特定の回数および前記画像表示装置の１秒間に表示するフレーム数の両方で特定される周波数である第１のクロック信号を出力するクロック出力回路と
   を備えた遊技台であって、
   前記画像制御装置は、
   入力されたクロック信号の周波数から所定の整数倍の周波数を生成する逓倍回路と、
   前記画像データ生成回路に電気的に接続される第１の端子と、
   前記画像データ送信回路に電気的に接続される第２の端子と、
   を備え、
   前記第１の端子および前記クロック出力回路は、第１の信号線で接続されており、
   前記第２の端子および前記クロック出力回路は、前記第１の信号線より長い長さを有する第２の信号線で接続されており、
   前記逓倍回路は、
   前記第１の端子を介して前記クロック出力回路が出力する前記第１のクロック信号を入力し、前記画像データ生成回路が動作可能な最大周波数より低い周波数であって前記第１のクロック信号の周波数を整数倍した第２のクロック信号を生成し、当該第２のクロック信号を前記画像データ生成回路に出力し、
   前記画像データ生成回路は、
   入力する前記第２のクロック信号に基づいて前記画像データを生成し、
   前記画像データ送信回路は、
   入力された前記第１のクロック信号に基づいて画像データを送信する、
   ことを特徴とする遊技台。
2. 請求項１記載の遊技台において、
   前記第１の信号線および前記第２の信号線の両方にダンピング抵抗を設けたこと
   を特徴とする遊技台。
3. 請求項１又は２のいずれかに記載の遊技台において、
   前記画像制御装置に電気的に接続されたＮＯＲ型のＲＯＭを備え、
   前記ＲＯＭは、前記画像データ生成回路が使用する元画像データを記憶していること
   を特徴とする遊技台。

Images