JP4856567B2 - Printed wiring board and electronic component mounting board - Google Patents
Printed wiring board and electronic component mounting board Download PDFInfo
- Publication number
- JP4856567B2 JP4856567B2 JP2007049116A JP2007049116A JP4856567B2 JP 4856567 B2 JP4856567 B2 JP 4856567B2 JP 2007049116 A JP2007049116 A JP 2007049116A JP 2007049116 A JP2007049116 A JP 2007049116A JP 4856567 B2 JP4856567 B2 JP 4856567B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- wiring board
- diameter
- insulating layer
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、プリント配線板及び電子部品実装基板に係り、特に小径ランドを有するプリント配線板及び電子部品実装基板に関する。 The present invention relates to a printed wiring board and an electronic component mounting board, and more particularly to a printed wiring board and an electronic component mounting board having a small-diameter land.
近年、電子機器の高性能化及び小型化に対応するために、電子部品が実装されるプリント配線板の高密度化及び薄型化が強く求められている。
プリント配線板の高密度化及び薄型化の一手段として、ビアフィリング(Via filling)法がある。
ビアフィリング法は、絶縁層の表面とこの絶縁層に形成された有底穴の内面とに銅めっき処理を施すことによって、めっき銅で、絶縁層の表面全体を覆うと共に有底穴全体を埋めるものである。
その後、めっき銅を部分的にエッチングすることにより、有底穴全体を埋めるランドを形成する。ランドの表面は略平坦な面なので、このランド上に電子部品を実装することが可能になるため、電子部品の実装密度を向上させることができる。
このようなビアフィリング法を用いて製造されたプリント配線板の一例が特許文献1に記載されている。
There is a via filling method as one means for increasing the density and thickness of a printed wiring board.
In the via filling method, copper plating is applied to the surface of the insulating layer and the inner surface of the bottomed hole formed in the insulating layer, thereby covering the entire surface of the insulating layer and filling the entire bottomed hole with plated copper. Is.
Thereafter, the plated copper is partially etched to form a land that fills the entire bottomed hole. Since the surface of the land is a substantially flat surface, it is possible to mount an electronic component on the land, so that the mounting density of the electronic component can be improved.
An example of a printed wiring board manufactured using such a via filling method is described in
ここで、本発明が解決しようとする課題を、図8を用いて説明する。
図8は本発明が解決しようとする課題を説明するための模式的断面図であり、図8中の(a)は第1の課題を、(b)は第2の課題をそれぞれ説明するための図である。
Here, the problem to be solved by the present invention will be described with reference to FIG.
FIG. 8 is a schematic cross-sectional view for explaining the problem to be solved by the present invention. In FIG. 8, (a) is for explaining the first problem, and (b) is for explaining the second problem. FIG.
まず、第1の課題について、図8(a)を用いて説明する。
電子部品の実装密度をさらに向上させる手段として、ランドの小径化がある。
ところで、特許文献1に記載されているようなプリント配線板100は、有底穴101の形状が、開口側{図8(a)における上側}の穴径R101aが底面側{図8(a)における下側}の穴径R101bよりも大きい逆円錐台形状となっている。
これは、絶縁層102をレーザ加工して有底穴101を形成する際に、照射されるレーザ光のエネルギー量が、絶縁層102の内部に比べて表面近傍の方が大きいため、上記逆円錐台形状となるものと推察される。
First, the first problem will be described with reference to FIG.
As a means for further improving the mounting density of electronic parts, there is a land diameter reduction.
By the way, in the printed
This is because when the
また、有底穴101全体を埋めるように形成されたランド103と下層の配線層104との接続部における直径、即ち、有底穴101の底面側の穴径R101bを小さくしすぎると、この接続部における導通抵抗値が大きくなったり、ランド103と下層の配線層104との密着性が悪化するため、有底穴101の底面側の穴径R101bを適切な値に設定しなければならない。
従って、特許文献1に記載されているようなプリント配線板では、有底穴101の開口側の穴径R101aが底面側の穴径R101bよりも大きいので、この開口側に形成されるランド103の直径R103、即ち、電子部品が実装される実装面の直径R103は、開口側の穴径R101aよりもさらに大きくなってしまうため、ランドの小径化が難しく、その改善が望まれている。
If the diameter of the connecting portion between the
Therefore, in the printed wiring board described in
次に、第2の課題について、図8(b)を用いて説明する。
電子部品が実装されるランドの表面は、その平坦性が重要である。
ランドの表面が平坦でないと、このランドに電子部品を実装した際に電子部品の位置ずれが発生したり、ランドと電子部品との接合強度が設計値よりも低い値となる場合がある。
しかしながら、特許文献1に記載されているようなプリント配線板、即ちビアフィリング法を用いて製造されたプリント配線板は、初期のめっき条件設定が最適でなかったりランニングによるめっき液等の経時的な変化によって、めっき銅の有底穴への埋め込み性が悪化する場合がある。
Next, the second problem will be described with reference to FIG.
The flatness of the land surface on which electronic components are mounted is important.
If the surface of the land is not flat, the electronic component may be misaligned when the electronic component is mounted on the land, or the bonding strength between the land and the electronic component may be lower than the design value.
However, a printed wiring board as described in
そのため、図8(b)に示すように、プリント配線板100を製造するにあたり、絶縁層102にレーザ加工で有底穴101を形成し、有底穴101を埋めるようにランド103を形成した際に、ランド103の表面は部分的に窪んだ凹み部110を有する面となる。
特に、ランド103を小径化した場合には、ランド103の表面に対する凹み部110の占める領域の比率が大きくなるため、このランドに電子部品を実装した際に、電子部品の位置ずれが発生したり、ランドと電子部品との接合強度が設計値よりも低い値となる可能性がさらに高くなる。
Therefore, as shown in FIG. 8B, when the printed
Particularly, when the diameter of the
そこで、本発明が解決しようとする課題は、ランドの小径化が可能になると共に、ランドと下層の配線層との接続抵抗を大きくすることなく、ランドに電子部品を実装した際の電子部品の位置ずれの発生を防止して、ランドと電子部品との所望の接合強度が得られるプリント配線板及び電子部品実装基板を提供することにある。 Accordingly, the problem to be solved by the present invention is that the land can be reduced in diameter, and the electronic component is mounted on the land without increasing the connection resistance between the land and the lower wiring layer. An object of the present invention is to provide a printed wiring board and an electronic component mounting board that can prevent occurrence of displacement and obtain a desired bonding strength between a land and an electronic component.
上記の課題を解決するために、本願各発明は次の手段を有する。
1)第1の配線板及び第2の配線板が、これらの間に中央絶縁層を介在させて積層されてなるプリント配線板において、前記第1の配線板及び前記第2の配線板は、前記中央絶縁層に対向する内面及び前記中央絶縁層とは反対側に位置する外面を有するエンド絶縁層と、前記エンド絶縁層の内面に形成されたインナー配線層と、前記エンド絶縁層の外面に形成されたアウター配線層と、前記プリント配線板に対して垂直な軸線と同心にして前記エンド絶縁層を貫通し、前記インナー配線層と前記アウター配線層とを電気的に接続するエンド導電体であって、前記インナー配線層側の内端部から前記アウター配線層側の外端部に向かって先細状の略円錐台形状をなすエンド導電体と、前記エンド導電体と一体にして前記内端部から延長部分を形成し、前記内端部の直径よりも大きい直径を有するとともに前記エンド絶縁層の内面に接する外周部を有するインナーランドと、前記エンド絶縁層の外面に設けられ、前記エンド導電体の前記外端部に電気的に接続されている一方、前記外端部の直径よりも大きく且つ前記インナーランドの直径よりも小さい直径を有するアウターランドとをそれぞれ含み、前記中央絶縁層は、前記軸線と同心にして設けられたインナー貫通孔と、前記インナー貫通孔に充填された導電性材料からなるセンター導電体であって、前記第1の配線板のインナーランドと前記第2の配線板のインナーランドとを電気的に接続し、且つ、前記インナーランド間に亘って同一の外径を有するセンター導電体とを有し、前記インナーランドの直径をRi、前記センター導電体の直径をRc、前記エンド導電体の外端部の直径をReとしたとき、Ri>Rc>Reで示される関係を満たすことを特徴とするプリント配線板である。
2)1)項記載のプリント配線板に電子部品が実装された電子部品実装基板であって、前記電子部品は、実装側の前記アウターランドと電気的に接続されてなることを特徴とする電子部品実装基板である。
In order to solve the above problems, each invention of the present application has the following means.
1) In a printed wiring board in which a first wiring board and a second wiring board are laminated with a central insulating layer interposed therebetween, the first wiring board and the second wiring board are: An end insulating layer having an inner surface facing the central insulating layer and an outer surface positioned opposite to the central insulating layer; an inner wiring layer formed on the inner surface of the end insulating layer; and an outer surface of the end insulating layer An end conductor that penetrates the end insulating layer concentrically with the formed outer wiring layer and an axis perpendicular to the printed wiring board and electrically connects the inner wiring layer and the outer wiring layer; An end conductor having a tapered truncated cone shape from an inner end on the inner wiring layer side toward an outer end on the outer wiring layer side; and the inner end integrated with the end conductor Form an extension from the part And, an inner land having an outer peripheral portion in contact with the inner surface of the end insulating layer and having a diameter greater than the diameter of the inner end portion, provided on an outer surface of the end insulating layer, the outer end portion of the end conductors An outer land having a diameter larger than the diameter of the outer end and smaller than the diameter of the inner land, and the central insulating layer is concentric with the axis. an inner through hole provided, the a center conductor of a conductive material filled in the inner through hole ing, the inner lands of the first wiring board inner land and the second wiring board electrically connected, and having a center conductor having the same outer diameter over between said inner lands, the diameter of the inner land Ri, the center conductor When the diameter was Rc, the diameter of the outer end portion of said end conductor and Re, a printed wiring board and satisfies the relationship represented by Ri>Rc> Re.
2) An electronic component mounting board in which an electronic component is mounted on the printed wiring board according to 1), wherein the electronic component is electrically connected to the outer land on the mounting side. This is a component mounting board.
本発明によれば、プリント配線板及び電子部品実装基板において、ランドの小径化が可能になると共に、ランドの接続抵抗を大きくすることなく、ランドに電子部品を実装した際の電子部品の位置ずれの発生を防止して、ランドと電子部品との所望の接合強度が得られるという効果を奏する。 According to the present invention, in the printed wiring board and the electronic component mounting substrate, the land can be reduced in diameter, and the electronic component is displaced when the electronic component is mounted on the land without increasing the connection resistance of the land. Thus, the desired bonding strength between the land and the electronic component can be obtained.
本発明の実施の形態を、好ましい実施例により図1〜図6を用いて説明する。
ここでは、実施例を第1工程〜第5工程として、工程毎に順次説明する。
図1〜図5は、本発明のプリント配線板の実施例における第1工程〜第5工程をそれぞれ説明するための模式的断面図である。
また、図5中の(a),(b)は第5工程における各過程をそれぞれ説明するための図である。
The preferred embodiments of the present invention will be described with reference to FIGS.
Here, examples will be sequentially described for each process as a first process to a fifth process.
FIGS. 1-5 is typical sectional drawing for demonstrating each of the 1st process-5th process in the Example of the printed wiring board of this invention.
Moreover, (a), (b) in FIG. 5 is a figure for demonstrating each process in a 5th process, respectively.
<実施例>
[第1工程](図1参照)
まず、絶縁層2と銅箔3とが貼り合わされた基板1を準備する。
絶縁層2及び銅箔3の表面は、それぞれ平坦な面である。
基板1は市販のものを用いることができる。
絶縁層2は、絶縁性樹脂、または、ガラスクロス等に絶縁性樹脂を含浸させて硬化させたものである。
実施例では、絶縁層2の厚さt2を60μmとし、銅箔3の厚さt3を18μmとした。
<Example>
[First step] (See Fig. 1)
First, the board |
The surfaces of the
A commercially
The
In the example, the thickness t2 of the
次に、絶縁層2にレーザ加工を行って、有底穴4を形成する。
通常、レーザ加工で有底穴を形成する場合、照射されるレーザ光のエネルギー量が、絶縁層の内部に比べて表面近傍の方が大きいため、図1に示すように、有底穴4の形状は、開口側(図1における上側)の穴径R4aが底面側(図1における下側)の穴径R4bよりも大きい逆円錐台形状となる。換言すれば、有底穴4の形状は、開口側(図1における上側)の断面積が底面側(図1における下側)の断面積よりも大きい逆円錐台形状となる。
また、有底穴4の底面側の穴径R4bは、後述する第2のランド11と下層の第1配線層10との接続部における直径に相当し、有底穴4の底面側の断面積は、後述する第2のランド11と下層の第1配線層10との接続部における接続面積に相当する。この接続部における直径、即ち、接続面積を小さくしすぎると、この接続部における導通抵抗値が大きくなったり、第2のランド11と下層の第1配線層10との密着性が悪化するため、実施例では有底穴4の底面側の穴径R4bを60μmとした。このときの有底穴4の開口側の穴径R4aは100μm、有底穴4の底面側の断面積は900π、開口側の断面積は2500πである。
なお、πは円周率である。
Next, laser processing is performed on the
Usually, when a bottomed hole is formed by laser processing, the amount of energy of the irradiated laser light is larger in the vicinity of the surface than in the insulating layer, and therefore, as shown in FIG. The shape is an inverted truncated cone shape in which the hole diameter R4a on the opening side (upper side in FIG. 1) is larger than the hole diameter R4b on the bottom side (lower side in FIG. 1). In other words, the shape of the
Further, a hole diameter R4b on the bottom surface side of the
Note that π is the circumference ratio.
[第2工程](図2参照)
絶縁層2の表面及び有底穴4の内面に、周知の方法により、デスミア処理を含む粗面化処理、無電解銅めっき処理、及びビアフィリング(Via filling)法による電気銅めっき処理を行って、絶縁層2の表面全体を覆うと共に有底穴4全体を埋めるように導電層6を形成する。
実施例では、絶縁層2の表面上の導電層6の厚さt6を30μmとした。
[Second step] (See Fig. 2)
The surface of the
In the example, the thickness t6 of the
また、導電層6を形成する際、例えば、初期のめっき条件設定が最適でなかったりランニングによるめっき液等の経時的な変化によって、めっき銅の有底穴への埋め込み性が悪化した場合に、形成された導電層6における有底穴4が設けられた領域に、部分的に窪んだ凹み部7が形成されることがあるが、本実施例では、凹み部7が形成されていても構わない。
その理由については後述する。
Further, when forming the
The reason will be described later.
[第3工程](図3参照)
フォトリソ法を用いて、導電層6を部分的にエッチングすることによって、第1のランド9を有する第1配線層10を形成し、同様に、銅箔3を部分的にエッチングすることによって、第2のランド11を有する第2配線層12を形成する。
また、第1のランド9の直径R9(または断面積)は有底穴4の開口側の穴径R4a(または断面積)に応じて、第2のランド11の直径R11(または断面積)は有底穴4の底面側の穴径R4b(または断面積)に応じて、それぞれ設定される。
従って、第2のランド11側の穴径(または断面積)、即ち、底面側(図3における下側)の穴径R4b(または断面積)は、第1のランド9側の穴径(または断面積)、即ち、開口側(図3における上側)の穴径R4a(または断面積)よりも小さいので、第2のランド11の直径R11(または断面積)を、第1のランド9の直径R9(または断面積)よりも小さくすることができる。
この第2のランド11は電子部品を実装するためのランドとなる。
実施例では、第1のランド9の直径R9を250μmとし、第2のランド11の直径R11を200μmとした。
[Third step] (See Fig. 3)
The
In addition, the diameter R9 (or cross-sectional area) of the
Therefore, the hole diameter (or cross-sectional area) on the
The
In the embodiment, the diameter R9 of the
上述した第1工程〜第3工程により、第1配線層10及び第2配線層12の2層の配線層を有する第1の配線板15を得る。
The
[第4工程](図4参照)
上述した第1工程〜第3工程と同様に工程により、一面側に、第3のランド29を有する第3配線層30を備え、他面側に、第4のランド31を有する第4配線層32を備えた、第2の配線板35を得る。
[Fourth step] (see FIG. 4)
The fourth wiring layer having the
実施例では、第1の配線板15と同様に、基板21における絶縁層22の厚さt22を60μm、銅箔23の厚さt23を18μmとし、有底穴24における開口側の穴径R24aを100μm、底面側の穴径R24bを60μmとし、絶縁層22の表面上の導電層26の厚さt26を30μmとした。
絶縁層22及び銅箔23の表面は、それぞれ平坦な面である。
また、導電層6と同様に、導電層26における有底穴24が設けられた領域に、部分的に窪んだ凹み部27が形成されていても構わない。
その理由については後述する。
In the embodiment, similarly to the
The surfaces of the insulating
Similarly to the
The reason will be described later.
また、第3のランド29の直径R29(または断面積)は有底穴24の開口側の穴径R24a(または断面積)に応じて、第4のランド31の直径R31(または断面積)は有底穴24の底面側の穴径R24b(または断面積)に応じて、それぞれ設定される。
従って、第2の配線板35の有底穴24は、第1の配線板15の有底穴4と同様に、第4のランド31側の穴径(または断面積)、即ち、底面側(図4における下側)の穴径R24b(または断面積)が、第3のランド29側の穴径(または断面積)、即ち、開口側(図4における上側)の穴径R24a(または断面積)よりも小さいので、第4のランド31の直径R31(または断面積)を、第3のランド29の直径R29(または断面積)よりも小さくすることができる。
この第4のランド31は電子部品を実装するためのランドとなる。
実施例では、第3のランド29の直径R29を250μmとし、第4のランド31の直径R31を200μmとした。
Further, the diameter R29 (or cross-sectional area) of the
Accordingly, the bottomed
The
In the embodiment, the diameter R29 of the
[第5工程](図5参照)
図5(a)に示すように、プリプレグ40に貫通孔41を形成し、この貫通孔41に導電性材料42を充填する。
プリプレグ40は、ガラスクロス等の不織布に未硬化状態の絶縁性樹脂を含浸させたものであり、市販のものを用いることができる。
貫通孔41は、レーザ加工,ドリル加工,及びパンチング加工等により形成することができる。
導電性材料42として、市販の半田ペーストや銅ペーストを用いることができる。半田ペーストは半田粒子をフラックスに練り込んだものであり、銅ペーストは銅粒子を未硬化状態の樹脂に練り込んだものである。
また、導電性材料42を貫通孔41に充填する方法として、スクリーン印刷法やロールコート法等の周知の方法を用いることができる。
[Fifth step] (see FIG. 5)
As shown in FIG. 5A, a through
The
The through
As the
In addition, as a method for filling the through
実施例では、プリプレグ40の厚さt40を60μm、貫通孔41の孔径R41を200μmとし、導電性材料42として市販の半田ペーストを用いた。
In the embodiment, the thickness t40 of the
次に、プリプレグ40の一面側{図5(a)における上側}に、この一面と第1配線層10とが互いに向き合うように第1の配線板15を配置し、プリプレグ40の他面側{図5(a)における下側}に、この他面と第3配線層30とが互いに向き合うように第2の配線板35を配置する。
さらに、第1の配線板15における第1のランド9、及び、第2の配線板35における第3のランド29を、プリプレグ40の貫通孔41にそれぞれ位置合わせした後、第1の配線板15と第2の配線板35とをプリプレグ40を介して熱圧着することにより、図5(b)に示す、第1配線層10,第2配線層12,第3配線層30,及び第4配線層32の4層の配線層を有するプリント配線板50を得る。
Next, the
Further, the
熱圧着の際、プリプレグ40は未硬化状態の絶縁性樹脂が硬化して絶縁層44となり、導電性材料42である半田ペーストは溶融して半田45となる。
At the time of thermocompression bonding, the uncured insulating resin is cured in the
また、第1のランド9及び第3のランド29の少なくともいずれかに凹み部7,27が形成されていても、上記熱圧着によって、これら凹み部7,27に導電性材料42(半田45)が充填されるため、第1のランド9と第3のランド29とは半田45を介して電気的に接続されると共に、第1のランド9及び第3のランド29と半田45とを良好な密着性を有して接合することができる。
Even if the
また、第2のランド11及び第4のランド31は電子部品を実装するランドであり、第2のランド11の表面(実装面ともいう)及び第4のランド31の表面(実装面ともいう)は、それぞれ平坦な面である。
The
次に、上述したプリント配線板50に後述する電子部品70を実装した電子部品実装基板80について、図6を用いて説明する。
図6は、本発明の電子部品実装基板を説明するための模式的断面図である。
Next, an electronic component mounting board 80 in which an
FIG. 6 is a schematic cross-sectional view for explaining the electronic component mounting board of the present invention.
図6に示すように、電子部品実装基板80は、プリント配線板50に電子部品70が半田72を介して実装されたものである。
電子部品70は、長手形状を有しその長手方向の各端部に電極71をそれぞれ備えている。
また、電子部品70の電極71とプリント配線板50の第2のランド11とは、半田72によってそれぞれ電気的に接続されている。
この電子部品実装基板80は、例えば、半田印刷法を用いてプリント配線板50にクリーム半田を塗布し、その後、電子部品70をプリント配線板50にクリーム半田を介して載置し、さらに、このプリント配線板50をリフロー炉等を用いて半田72の融点よりも高い温度で熱処理することにより得られる。
As shown in FIG. 6, an electronic component mounting board 80 is obtained by mounting an
The
Further, the
The electronic component mounting substrate 80 is applied with, for example, cream solder on the printed
前述したように、電子部品70が実装されるプリント配線板50の第2のランド11表面は平坦な面なので、この第2のランド11に電子部品70を実装した際に、電子部品の位置ずれの発生を防止して、第2のランド11と電子部品70との所望の接合強度を得ることが可能になる。
As described above, the surface of the
以上、詳述したように、本発明のプリント配線板及び電子部品実装基板によれば、有底穴の穴径の小さい側に電子部品を実装するランドを設けたので、ランドと下層の配線層との接続抵抗を大きくすることなく、ランドの小径化が可能になる。
また、本発明のプリント配線板及び電子部品実装基板によれば、電子部品を実装するランドを、ビアフィリング(Via filling)法によって形成された導電層を用いずに、平坦な面を有する銅箔を用いて形成するため、例えば、初期のめっき条件設定やランニングによるめっき液等の経時的な変化の影響を受けることなく、上記ランド表面(実装面ともいう)を平坦な面とすることができる。
従って、従来発生していた、ランドに電子部品を実装した際の電子部品の位置ずれを防止すると共に、ランドと電子部品との所望の接合強度を得ることができる。
As described above in detail, according to the printed wiring board and the electronic component mounting board of the present invention, the land for mounting the electronic component is provided on the side having the small hole diameter of the bottomed hole. The diameter of the land can be reduced without increasing the connection resistance.
Moreover, according to the printed wiring board and the electronic component mounting board of the present invention, the land on which the electronic component is mounted is a copper foil having a flat surface without using a conductive layer formed by a via filling method. Therefore, for example, the land surface (also referred to as a mounting surface) can be made flat without being affected by changes over time in the initial plating condition setting or plating solution due to running, etc. .
Accordingly, it is possible to prevent the positional deviation of the electronic component when the electronic component is mounted on the land, which has been generated conventionally, and to obtain a desired bonding strength between the land and the electronic component.
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。 The embodiment of the present invention is not limited to the configuration and procedure described above, and it goes without saying that modifications may be made without departing from the scope of the present invention.
例えば、実施例では、電子部品70を、プリント配線板50の第2のランド11に実装したが、これに限定されるものではなく、プリント配線板50の第4のランド31に実装しても、実施例と同様の効果が得られる。
For example, in the embodiment, the
また、実施例の第1工程では、絶縁層2と銅箔3とが貼り合わされた基板1を用い、第4工程では、絶縁層22と銅箔23とが貼り合わされた基板21を用いたがこれに限定されるものではない。
In the first step of the embodiment, the
ここで、実施例に対する変形例、詳しくは、実施例の第1工程〜第2工程に対する変形例を、図7を用いて説明する。
図7は、本発明のプリント配線板の実施例に対する変形例を説明するための模式的断面図であり、図7中の(a),(b)は変形例のプリント配線板を製造する各過程をそれぞれ説明するための図である。
Here, a modification example of the embodiment, specifically, a modification example of the first process to the second process of the embodiment will be described with reference to FIG.
FIG. 7 is a schematic cross-sectional view for explaining a modification example of the embodiment of the printed wiring board of the present invention. (A) and (b) in FIG. It is a figure for demonstrating each process.
まず、図7(a)に示すように、実施例の基板1,21に替えて、絶縁層62の両側に銅箔63a,63bが貼り合わされた、所謂、両面銅張り基板61を準備する。
次に、一方の銅箔63aに、フォトリソ法により、絶縁層62が露出するように開口部S63aを形成し、銅箔63aをマスクとしてこの露出した絶縁層62にレーザ加工を行うことによって、有底穴64を形成する。
その後、図7(b)に示すように、銅箔63aの表面全体を覆うと共に有底穴64全体を埋めるように導電層66を形成する。
以降の工程は実施例と同様である。
First, as shown in FIG. 7A, instead of the
Next, an opening S63a is formed in one
Thereafter, as shown in FIG. 7B, a
The subsequent steps are the same as in the example.
また、銅箔63aの厚さが例えば2μm程度と薄い場合には、開口部S63aを形成せずに、銅箔3a及び絶縁層2を一括してレーザ加工を行い、有底穴64を形成してもよいし、また、有底穴64を形成した後に、薄い銅箔3aをエッチングし、露出した絶縁層2の表面を覆うと共に有底穴64全体を埋めるように導電層66を形成してもよい。
Further, when the thickness of the
1,21 基板、2,22,44 絶縁層、 3,23 銅箔、 4,24 有底穴、 6,26 導電層、 7,27 凹み部、 9,11,29,31 ランド、 10,12,30,32 配線層、 15,35 配線板、 40 プリプレグ、 41 貫通孔、 42 導電性材料、 45 半田、 50 プリント配線板、 t2,t3,t6,t22,t23,t26,t40 厚さ、 R4a,R4b,R9,R11,R24a,R24b,R29,R31,R41 直径(穴径,孔径) 1,21 substrate, 2,22,44 insulating layer, 3,23 copper foil, 4,24 bottomed hole, 6,26 conductive layer, 7,27 recess, 9,11,29,31 land, 10,12 , 30, 32 wiring layer, 15, 35 wiring board, 40 prepreg, 41 through hole, 42 conductive material, 45 solder, 50 printed wiring board, t2, t3, t6, t22, t23, t26, t40 thickness, R4a , R4b, R9, R11, R24a, R24b, R29, R31, R41 Diameter (hole diameter, hole diameter)
Claims (2)
前記第1の配線板及び前記第2の配線板は、
前記中央絶縁層に対向する内面及び前記中央絶縁層とは反対側に位置する外面を有するエンド絶縁層と、
前記エンド絶縁層の内面に形成されたインナー配線層と、
前記エンド絶縁層の外面に形成されたアウター配線層と、
前記プリント配線板に対して垂直な軸線と同心にして前記エンド絶縁層を貫通し、前記インナー配線層と前記アウター配線層とを電気的に接続するエンド導電体であって、前記インナー配線層側の内端部から前記アウター配線層側の外端部に向かって先細状の略円錐台形状をなすエンド導電体と、
前記エンド導電体と一体にして前記内端部から延長部分を形成し、前記内端部の直径よりも大きい直径を有するとともに前記エンド絶縁層の内面に接する外周部を有するインナーランドと、
前記エンド絶縁層の外面に設けられ、前記エンド導電体の前記外端部に電気的に接続されている一方、前記外端部の直径よりも大きく且つ前記インナーランドの直径よりも小さい直径を有するアウターランドと
をそれぞれ含み、
前記中央絶縁層は、
前記軸線と同心にして設けられたインナー貫通孔と、
前記インナー貫通孔に充填された導電性材料からなるセンター導電体であって、前記第1の配線板のインナーランドと前記第2の配線板のインナーランドとを電気的に接続し、且つ、前記インナーランド間に亘って同一の外径を有するセンター導電体と
を有し、
前記インナーランドの直径をRi、前記センター導電体の直径をRc、前記エンド導電体の外端部の直径をReとしたとき、Ri>Rc>Reで示される関係を満たすことを特徴とするプリント配線板。 In the printed wiring board in which the first wiring board and the second wiring board are laminated with a central insulating layer interposed therebetween,
The first wiring board and the second wiring board are:
An end insulating layer having an inner surface facing the central insulating layer and an outer surface located on the opposite side of the central insulating layer;
An inner wiring layer formed on the inner surface of the end insulating layer;
An outer wiring layer formed on the outer surface of the end insulating layer;
An end conductor that penetrates the end insulating layer concentrically with an axis perpendicular to the printed wiring board and electrically connects the inner wiring layer and the outer wiring layer, the inner wiring layer side An end conductor having a substantially truncated cone shape tapered from the inner end portion toward the outer end portion on the outer wiring layer side;
An inner land formed integrally with the end conductor and extending from the inner end, having a diameter larger than the diameter of the inner end and an outer peripheral portion in contact with the inner surface of the end insulating layer ;
Provided on the outer surface of the end insulating layer and electrically connected to the outer end portion of the end conductor, and having a diameter larger than the diameter of the outer end portion and smaller than the diameter of the inner land. Each including outer land,
The central insulating layer is
An inner through hole provided concentrically with the axis;
Wherein a center conductor ing a conductive material filled in the inner through-hole, and electrically connecting the inner lands of the first wiring board inner land and the second wiring board, and, A center conductor having the same outer diameter across the inner lands ,
The print satisfies the relationship of Ri>Rc> Re, where Ri is the inner land diameter, Rc is the center conductor diameter, and Re is the outer end diameter of the end conductor. Wiring board.
前記電子部品は、実装側の前記アウターランドと電気的に接続されてなることを特徴とする電子部品実装基板。 An electronic component mounting board in which an electronic component is mounted on the printed wiring board according to claim 1,
The electronic component mounting board, wherein the electronic component is electrically connected to the outer land on the mounting side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049116A JP4856567B2 (en) | 2007-02-28 | 2007-02-28 | Printed wiring board and electronic component mounting board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049116A JP4856567B2 (en) | 2007-02-28 | 2007-02-28 | Printed wiring board and electronic component mounting board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211152A JP2008211152A (en) | 2008-09-11 |
JP4856567B2 true JP4856567B2 (en) | 2012-01-18 |
Family
ID=39787171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007049116A Expired - Fee Related JP4856567B2 (en) | 2007-02-28 | 2007-02-28 | Printed wiring board and electronic component mounting board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4856567B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6027372B2 (en) * | 2012-08-29 | 2016-11-16 | 住友電工プリントサーキット株式会社 | Double-sided printed wiring board and manufacturing method thereof |
JP2014220307A (en) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | Multilayer board, electronic device using the same and method of manufacturing multilayer board |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116174A (en) * | 1994-08-25 | 1996-05-07 | Matsushita Electric Ind Co Ltd | Circuit formation board and manufacture thereof |
JP3989974B2 (en) * | 1995-01-13 | 2007-10-10 | 株式会社東芝 | Multilayer printed wiring board and manufacturing method thereof |
JPH09326565A (en) * | 1996-06-04 | 1997-12-16 | Multi:Kk | Multilayer printed wiring board and manufacture thereof |
JP2001015920A (en) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | Multilayer printed wiring board and its manufacture |
JP2001111190A (en) * | 1999-10-14 | 2001-04-20 | Jsr Corp | Interconnection board and manufacturing method thereof |
JP2002368364A (en) * | 2000-06-14 | 2002-12-20 | Matsushita Electric Ind Co Ltd | Printed wiring board and its manufacturing method |
JP2002043752A (en) * | 2000-07-27 | 2002-02-08 | Nec Kansai Ltd | Wiring board, multilayer wiring board, and their manufacturing method |
JPWO2004103039A1 (en) * | 2003-05-19 | 2006-07-20 | 大日本印刷株式会社 | Double-sided wiring board and method for manufacturing double-sided wiring board |
JP2005026491A (en) * | 2003-07-03 | 2005-01-27 | Yamaichi Electronics Co Ltd | Method for manufacturing wiring board |
JP4711757B2 (en) * | 2005-07-01 | 2011-06-29 | 日本特殊陶業株式会社 | Wiring board |
-
2007
- 2007-02-28 JP JP2007049116A patent/JP4856567B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008211152A (en) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9713267B2 (en) | Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post | |
JPH1174651A (en) | Printed wiring board and its manufacture | |
JPWO2007046459A1 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2006294725A (en) | Wiring board, multilayered wiring board, and manufacturing method of these | |
JP2005142178A (en) | Multilayer printed wiring board with built-in electronic component | |
JP2004063583A (en) | Semiconductor device and manufacturing method therefor | |
JP2009147026A (en) | Circuit board and manufacturing method thereof | |
JP5141084B2 (en) | Electronic component mounting wiring board and method for preventing peeling of electronic component in electronic component mounting wiring board | |
JP2013073989A (en) | Surface mounting passive element component, component carrier tape, wiring board with built-in component | |
JP4856567B2 (en) | Printed wiring board and electronic component mounting board | |
JP2019021863A (en) | Multilayer substrate | |
JP2009010266A (en) | Printed circuit board and method of manufacturing same | |
JP4593599B2 (en) | Manufacturing method of wiring board with built-in electronic components | |
JP4961180B2 (en) | Printed wiring board | |
JP4899409B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP4892924B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JPH11289165A (en) | Multilayer wiring board and method for manufacturing the same | |
JP2003198138A (en) | Method of manufacturing printed wiring board | |
JP4978709B2 (en) | Electronic component built-in wiring board | |
JP5779908B2 (en) | Component built-in wiring board | |
JP2006049457A (en) | Wiring board with built-in parts and manufacturing method thereof | |
JP2007134509A (en) | Multilayer printed wiring board and method of manufacturing same | |
JP5949978B2 (en) | Electronic component built-in wiring board | |
KR20160105092A (en) | Loop antenna and manufacturing method of the same | |
JP5761405B2 (en) | Electronic component built-in wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171104 Year of fee payment: 6 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |