JP4856567B2 - Printed wiring board and electronic component mounting board - Google Patents

Printed wiring board and electronic component mounting board Download PDF

Info

Publication number
JP4856567B2
JP4856567B2 JP2007049116A JP2007049116A JP4856567B2 JP 4856567 B2 JP4856567 B2 JP 4856567B2 JP 2007049116 A JP2007049116 A JP 2007049116A JP 2007049116 A JP2007049116 A JP 2007049116A JP 4856567 B2 JP4856567 B2 JP 4856567B2
Authority
JP
Japan
Prior art keywords
land
wiring board
diameter
insulating layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007049116A
Other languages
Japanese (ja)
Other versions
JP2008211152A (en
Inventor
敏信 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Priority to JP2007049116A priority Critical patent/JP4856567B2/en
Publication of JP2008211152A publication Critical patent/JP2008211152A/en
Application granted granted Critical
Publication of JP4856567B2 publication Critical patent/JP4856567B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、プリント配線板及び電子部品実装基板に係り、特に小径ランドを有するプリント配線板及び電子部品実装基板に関する。   The present invention relates to a printed wiring board and an electronic component mounting board, and more particularly to a printed wiring board and an electronic component mounting board having a small-diameter land.

近年、電子機器の高性能化及び小型化に対応するために、電子部品が実装されるプリント配線板の高密度化及び薄型化が強く求められている。
プリント配線板の高密度化及び薄型化の一手段として、ビアフィリング（Via filling）法がある。
ビアフィリング法は、絶縁層の表面とこの絶縁層に形成された有底穴の内面とに銅めっき処理を施すことによって、めっき銅で、絶縁層の表面全体を覆うと共に有底穴全体を埋めるものである。
その後、めっき銅を部分的にエッチングすることにより、有底穴全体を埋めるランドを形成する。ランドの表面は略平坦な面なので、このランド上に電子部品を実装することが可能になるため、電子部品の実装密度を向上させることができる。
このようなビアフィリング法を用いて製造されたプリント配線板の一例が特許文献１に記載されている。
特開平１１−２５１７５４号公報 In recent years, there has been a strong demand for higher density and thinner printed wiring boards on which electronic components are mounted in order to cope with higher performance and smaller size of electronic devices.
There is a via filling method as one means for increasing the density and thickness of a printed wiring board.
In the via filling method, copper plating is applied to the surface of the insulating layer and the inner surface of the bottomed hole formed in the insulating layer, thereby covering the entire surface of the insulating layer and filling the entire bottomed hole with plated copper. Is.
Thereafter, the plated copper is partially etched to form a land that fills the entire bottomed hole. Since the surface of the land is a substantially flat surface, it is possible to mount an electronic component on the land, so that the mounting density of the electronic component can be improved.
An example of a printed wiring board manufactured using such a via filling method is described in Patent Document 1.
JP-A-11-251754

ここで、本発明が解決しようとする課題を、図８を用いて説明する。
図８は本発明が解決しようとする課題を説明するための模式的断面図であり、図８中の（ａ）は第１の課題を、（ｂ）は第２の課題をそれぞれ説明するための図である。 Here, the problem to be solved by the present invention will be described with reference to FIG.
FIG. 8 is a schematic cross-sectional view for explaining the problem to be solved by the present invention. In FIG. 8, (a) is for explaining the first problem, and (b) is for explaining the second problem. FIG.

まず、第１の課題について、図８（ａ）を用いて説明する。
電子部品の実装密度をさらに向上させる手段として、ランドの小径化がある。
ところで、特許文献１に記載されているようなプリント配線板１００は、有底穴１０１の形状が、開口側｛図８（ａ）における上側｝の穴径Ｒ１０１ａが底面側｛図８（ａ）における下側｝の穴径Ｒ１０１ｂよりも大きい逆円錐台形状となっている。
これは、絶縁層１０２をレーザ加工して有底穴１０１を形成する際に、照射されるレーザ光のエネルギー量が、絶縁層１０２の内部に比べて表面近傍の方が大きいため、上記逆円錐台形状となるものと推察される。 First, the first problem will be described with reference to FIG.
As a means for further improving the mounting density of electronic parts, there is a land diameter reduction.
By the way, in the printed wiring board 100 described in Patent Document 1, the shape of the bottomed hole 101 is such that the hole diameter R101a on the opening side {upper side in FIG. 8 (a)} is the bottom side {FIG. 8 (a). It is an inverted truncated cone shape that is larger than the hole diameter R101b on the lower side.
This is because when the insulating layer 102 is laser processed to form the bottomed hole 101, the amount of energy of the irradiated laser light is larger in the vicinity of the surface than in the insulating layer 102. Presumed to be trapezoidal.

また、有底穴１０１全体を埋めるように形成されたランド１０３と下層の配線層１０４との接続部における直径、即ち、有底穴１０１の底面側の穴径Ｒ１０１ｂを小さくしすぎると、この接続部における導通抵抗値が大きくなったり、ランド１０３と下層の配線層１０４との密着性が悪化するため、有底穴１０１の底面側の穴径Ｒ１０１ｂを適切な値に設定しなければならない。
従って、特許文献１に記載されているようなプリント配線板では、有底穴１０１の開口側の穴径Ｒ１０１ａが底面側の穴径Ｒ１０１ｂよりも大きいので、この開口側に形成されるランド１０３の直径Ｒ１０３、即ち、電子部品が実装される実装面の直径Ｒ１０３は、開口側の穴径Ｒ１０１ａよりもさらに大きくなってしまうため、ランドの小径化が難しく、その改善が望まれている。 If the diameter of the connecting portion between the land 103 formed so as to fill the entire bottomed hole 101 and the lower wiring layer 104, that is, the hole diameter R101b on the bottom side of the bottomed hole 101 is too small, this connection Therefore, the hole diameter R101b on the bottom surface side of the bottomed hole 101 must be set to an appropriate value because the conduction resistance value at the portion increases and the adhesion between the land 103 and the lower wiring layer 104 deteriorates.
Therefore, in the printed wiring board described in Patent Document 1, the hole diameter R101a on the opening side of the bottomed hole 101 is larger than the hole diameter R101b on the bottom surface side. Since the diameter R103, that is, the diameter R103 of the mounting surface on which the electronic component is mounted, is further larger than the hole diameter R101a on the opening side, it is difficult to reduce the land diameter, and improvement thereof is desired.

次に、第２の課題について、図８（ｂ）を用いて説明する。
電子部品が実装されるランドの表面は、その平坦性が重要である。
ランドの表面が平坦でないと、このランドに電子部品を実装した際に電子部品の位置ずれが発生したり、ランドと電子部品との接合強度が設計値よりも低い値となる場合がある。
しかしながら、特許文献１に記載されているようなプリント配線板、即ちビアフィリング法を用いて製造されたプリント配線板は、初期のめっき条件設定が最適でなかったりランニングによるめっき液等の経時的な変化によって、めっき銅の有底穴への埋め込み性が悪化する場合がある。 Next, the second problem will be described with reference to FIG.
The flatness of the land surface on which electronic components are mounted is important.
If the surface of the land is not flat, the electronic component may be misaligned when the electronic component is mounted on the land, or the bonding strength between the land and the electronic component may be lower than the design value.
However, a printed wiring board as described in Patent Document 1, that is, a printed wiring board manufactured by using the via filling method, is not optimal in initial plating condition setting, or the time passes such as a plating solution due to running. Due to the change, the embedding property of the plated copper in the bottomed hole may be deteriorated.

そのため、図８（ｂ）に示すように、プリント配線板１００を製造するにあたり、絶縁層１０２にレーザ加工で有底穴１０１を形成し、有底穴１０１を埋めるようにランド１０３を形成した際に、ランド１０３の表面は部分的に窪んだ凹み部１１０を有する面となる。
特に、ランド１０３を小径化した場合には、ランド１０３の表面に対する凹み部１１０の占める領域の比率が大きくなるため、このランドに電子部品を実装した際に、電子部品の位置ずれが発生したり、ランドと電子部品との接合強度が設計値よりも低い値となる可能性がさらに高くなる。 Therefore, as shown in FIG. 8B, when the printed wiring board 100 is manufactured, the bottomed hole 101 is formed in the insulating layer 102 by laser processing, and the land 103 is formed so as to fill the bottomed hole 101. In addition, the surface of the land 103 is a surface having a recessed portion 110 that is partially recessed.
Particularly, when the diameter of the land 103 is reduced, the ratio of the area occupied by the recessed portion 110 to the surface of the land 103 is increased. Therefore, when the electronic component is mounted on the land, the electronic component is misaligned. The possibility that the bonding strength between the land and the electronic component becomes lower than the design value is further increased.

そこで、本発明が解決しようとする課題は、ランドの小径化が可能になると共に、ランドと下層の配線層との接続抵抗を大きくすることなく、ランドに電子部品を実装した際の電子部品の位置ずれの発生を防止して、ランドと電子部品との所望の接合強度が得られるプリント配線板及び電子部品実装基板を提供することにある。   Accordingly, the problem to be solved by the present invention is that the land can be reduced in diameter, and the electronic component is mounted on the land without increasing the connection resistance between the land and the lower wiring layer. An object of the present invention is to provide a printed wiring board and an electronic component mounting board that can prevent occurrence of displacement and obtain a desired bonding strength between a land and an electronic component.

上記の課題を解決するために、本願各発明は次の手段を有する。
１）第１の配線板及び第２の配線板が、これらの間に中央絶縁層を介在させて積層されてなるプリント配線板において、前記第１の配線板及び前記第２の配線板は、前記中央絶縁層に対向する内面及び前記中央絶縁層とは反対側に位置する外面を有するエンド絶縁層と、前記エンド絶縁層の内面に形成されたインナー配線層と、前記エンド絶縁層の外面に形成されたアウター配線層と、前記プリント配線板に対して垂直な軸線と同心にして前記エンド絶縁層を貫通し、前記インナー配線層と前記アウター配線層とを電気的に接続するエンド導電体であって、前記インナー配線層側の内端部から前記アウター配線層側の外端部に向かって先細状の略円錐台形状をなすエンド導電体と、前記エンド導電体と一体にして前記内端部から延長部分を形成し、前記内端部の直径よりも大きい直径を有するとともに前記エンド絶縁層の内面に接する外周部を有するインナーランドと、前記エンド絶縁層の外面に設けられ、前記エンド導電体の前記外端部に電気的に接続されている一方、前記外端部の直径よりも大きく且つ前記インナーランドの直径よりも小さい直径を有するアウターランドとをそれぞれ含み、前記中央絶縁層は、前記軸線と同心にして設けられたインナー貫通孔と、前記インナー貫通孔に充填された導電性材料からなるセンター導電体であって、前記第１の配線板のインナーランドと前記第２の配線板のインナーランドとを電気的に接続し、且つ、前記インナーランド間に亘って同一の外径を有するセンター導電体とを有し、前記インナーランドの直径をＲi、前記センター導電体の直径をＲc、前記エンド導電体の外端部の直径をＲeとしたとき、Ｒi＞Ｒc＞Ｒeで示される関係を満たすことを特徴とするプリント配線板である。
２）１）項記載のプリント配線板に電子部品が実装された電子部品実装基板であって、前記電子部品は、実装側の前記アウターランドと電気的に接続されてなることを特徴とする電子部品実装基板である。 In order to solve the above problems, each invention of the present application has the following means.
1) In a printed wiring board in which a first wiring board and a second wiring board are laminated with a central insulating layer interposed therebetween, the first wiring board and the second wiring board are: An end insulating layer having an inner surface facing the central insulating layer and an outer surface positioned opposite to the central insulating layer; an inner wiring layer formed on the inner surface of the end insulating layer; and an outer surface of the end insulating layer An end conductor that penetrates the end insulating layer concentrically with the formed outer wiring layer and an axis perpendicular to the printed wiring board and electrically connects the inner wiring layer and the outer wiring layer; An end conductor having a tapered truncated cone shape from an inner end on the inner wiring layer side toward an outer end on the outer wiring layer side; and the inner end integrated with the end conductor Form an extension from the part And, an inner land having an outer peripheral portion in contact with the inner surface of the end insulating layer and having a diameter greater than the diameter of the inner end portion, provided on an outer surface of the end insulating layer, the outer end portion of the end conductors An outer land having a diameter larger than the diameter of the outer end and smaller than the diameter of the inner land, and the central insulating layer is concentric with the axis. an inner through hole provided, the a center conductor of a conductive material filled in the inner through hole ing, the inner lands of the first wiring board inner land and the second wiring board electrically connected, and having a center conductor having the same outer diameter over between said inner lands, the diameter of the inner land Ri, the center conductor When the diameter was Rc, the diameter of the outer end portion of said end conductor and Re, a printed wiring board and satisfies the relationship represented by Ri>Rc> Re.
2) An electronic component mounting board in which an electronic component is mounted on the printed wiring board according to 1), wherein the electronic component is electrically connected to the outer land on the mounting side. This is a component mounting board.

本発明によれば、プリント配線板及び電子部品実装基板において、ランドの小径化が可能になると共に、ランドの接続抵抗を大きくすることなく、ランドに電子部品を実装した際の電子部品の位置ずれの発生を防止して、ランドと電子部品との所望の接合強度が得られるという効果を奏する。   According to the present invention, in the printed wiring board and the electronic component mounting substrate, the land can be reduced in diameter, and the electronic component is displaced when the electronic component is mounted on the land without increasing the connection resistance of the land. Thus, the desired bonding strength between the land and the electronic component can be obtained.

本発明の実施の形態を、好ましい実施例により図１〜図６を用いて説明する。
ここでは、実施例を第１工程〜第５工程として、工程毎に順次説明する。
図１〜図５は、本発明のプリント配線板の実施例における第１工程〜第５工程をそれぞれ説明するための模式的断面図である。
また、図５中の（ａ），（ｂ）は第５工程における各過程をそれぞれ説明するための図である。 The preferred embodiments of the present invention will be described with reference to FIGS.
Here, examples will be sequentially described for each process as a first process to a fifth process.
FIGS. 1-5 is typical sectional drawing for demonstrating each of the 1st process-5th process in the Example of the printed wiring board of this invention.
Moreover, (a), (b) in FIG. 5 is a figure for demonstrating each process in a 5th process, respectively.

＜実施例＞
［第１工程］(図１参照)
まず、絶縁層２と銅箔３とが貼り合わされた基板１を準備する。
絶縁層２及び銅箔３の表面は、それぞれ平坦な面である。
基板１は市販のものを用いることができる。
絶縁層２は、絶縁性樹脂、または、ガラスクロス等に絶縁性樹脂を含浸させて硬化させたものである。
実施例では、絶縁層２の厚さｔ２を６０μｍとし、銅箔３の厚さｔ３を１８μｍとした。 <Example>
[First step] (See Fig. 1)
First, the board | substrate 1 with which the insulating layer 2 and the copper foil 3 were bonded together is prepared.
The surfaces of the insulating layer 2 and the copper foil 3 are flat surfaces.
A commercially available substrate 1 can be used.
The insulating layer 2 is obtained by impregnating an insulating resin or glass cloth with an insulating resin and curing it.
In the example, the thickness t2 of the insulating layer 2 was 60 μm, and the thickness t3 of the copper foil 3 was 18 μm.

次に、絶縁層２にレーザ加工を行って、有底穴４を形成する。
通常、レーザ加工で有底穴を形成する場合、照射されるレーザ光のエネルギー量が、絶縁層の内部に比べて表面近傍の方が大きいため、図１に示すように、有底穴４の形状は、開口側（図１における上側）の穴径Ｒ４ａが底面側（図１における下側）の穴径Ｒ４ｂよりも大きい逆円錐台形状となる。換言すれば、有底穴４の形状は、開口側（図１における上側）の断面積が底面側（図１における下側）の断面積よりも大きい逆円錐台形状となる。
また、有底穴４の底面側の穴径Ｒ４ｂは、後述する第２のランド１１と下層の第１配線層１０との接続部における直径に相当し、有底穴４の底面側の断面積は、後述する第２のランド１１と下層の第１配線層１０との接続部における接続面積に相当する。この接続部における直径、即ち、接続面積を小さくしすぎると、この接続部における導通抵抗値が大きくなったり、第２のランド１１と下層の第１配線層１０との密着性が悪化するため、実施例では有底穴４の底面側の穴径Ｒ４ｂを６０μｍとした。このときの有底穴４の開口側の穴径Ｒ４ａは１００μｍ、有底穴４の底面側の断面積は９００π、開口側の断面積は２５００πである。
なお、πは円周率である。 Next, laser processing is performed on the insulating layer 2 to form the bottomed hole 4.
Usually, when a bottomed hole is formed by laser processing, the amount of energy of the irradiated laser light is larger in the vicinity of the surface than in the insulating layer, and therefore, as shown in FIG. The shape is an inverted truncated cone shape in which the hole diameter R4a on the opening side (upper side in FIG. 1) is larger than the hole diameter R4b on the bottom side (lower side in FIG. 1). In other words, the shape of the bottomed hole 4 is an inverted truncated cone shape in which the sectional area on the opening side (upper side in FIG. 1) is larger than the sectional area on the bottom side (lower side in FIG. 1).
Further, a hole diameter R4b on the bottom surface side of the bottomed hole 4 corresponds to a diameter at a connecting portion between a second land 11 and a first wiring layer 10 below, and a cross-sectional area on the bottom surface side of the bottomed hole 4 is. Corresponds to a connection area at a connection portion between a second land 11 and a first wiring layer 10 below. If the diameter at this connection portion, that is, the connection area is too small, the conduction resistance value at this connection portion becomes large, or the adhesion between the second land 11 and the first wiring layer 10 below becomes worse. In the example, the hole diameter R4b on the bottom side of the bottomed hole 4 was set to 60 μm. The hole diameter R4a on the opening side of the bottomed hole 4 at this time is 100 μm, the cross-sectional area on the bottom surface side of the bottomed hole 4 is 900π, and the cross-sectional area on the opening side is 2500π.
Note that π is the circumference ratio.

［第２工程］(図２参照)
絶縁層２の表面及び有底穴４の内面に、周知の方法により、デスミア処理を含む粗面化処理、無電解銅めっき処理、及びビアフィリング（Via filling）法による電気銅めっき処理を行って、絶縁層２の表面全体を覆うと共に有底穴４全体を埋めるように導電層６を形成する。
実施例では、絶縁層２の表面上の導電層６の厚さｔ６を３０μｍとした。 [Second step] (See Fig. 2)
The surface of the insulating layer 2 and the inner surface of the bottomed hole 4 are subjected to a roughening process including a desmear process, an electroless copper plating process, and an electrolytic copper plating process using a via filling method by a known method. The conductive layer 6 is formed so as to cover the entire surface of the insulating layer 2 and fill the entire bottomed hole 4.
In the example, the thickness t6 of the conductive layer 6 on the surface of the insulating layer 2 was set to 30 μm.

また、導電層６を形成する際、例えば、初期のめっき条件設定が最適でなかったりランニングによるめっき液等の経時的な変化によって、めっき銅の有底穴への埋め込み性が悪化した場合に、形成された導電層６における有底穴４が設けられた領域に、部分的に窪んだ凹み部７が形成されることがあるが、本実施例では、凹み部７が形成されていても構わない。
その理由については後述する。 Further, when forming the conductive layer 6, for example, when the initial plating condition setting is not optimal or the embeddability of the plated copper into the bottomed hole is deteriorated due to a change over time of the plating solution due to running, A recessed portion 7 that is partially depressed may be formed in the region of the formed conductive layer 6 where the bottomed hole 4 is provided. However, in this embodiment, the recessed portion 7 may be formed. Absent.
The reason will be described later.

［第３工程］(図３参照)
フォトリソ法を用いて、導電層６を部分的にエッチングすることによって、第１のランド９を有する第１配線層１０を形成し、同様に、銅箔３を部分的にエッチングすることによって、第２のランド１１を有する第２配線層１２を形成する。
また、第１のランド９の直径Ｒ９（または断面積）は有底穴４の開口側の穴径Ｒ４ａ（または断面積）に応じて、第２のランド１１の直径Ｒ１１（または断面積）は有底穴４の底面側の穴径Ｒ４ｂ（または断面積）に応じて、それぞれ設定される。
従って、第２のランド１１側の穴径（または断面積）、即ち、底面側（図３における下側）の穴径Ｒ４ｂ（または断面積）は、第１のランド９側の穴径（または断面積）、即ち、開口側（図３における上側）の穴径Ｒ４ａ（または断面積）よりも小さいので、第２のランド１１の直径Ｒ１１（または断面積）を、第１のランド９の直径Ｒ９（または断面積）よりも小さくすることができる。
この第２のランド１１は電子部品を実装するためのランドとなる。
実施例では、第１のランド９の直径Ｒ９を２５０μｍとし、第２のランド１１の直径Ｒ１１を２００μｍとした。 [Third step] (See Fig. 3)
The first wiring layer 10 having the first lands 9 is formed by partially etching the conductive layer 6 by using the photolithography method. Similarly, the first etching is performed by partially etching the copper foil 3. A second wiring layer 12 having two lands 11 is formed.
In addition, the diameter R9 (or cross-sectional area) of the first land 9 depends on the hole diameter R4a (or cross-sectional area) on the opening side of the bottomed hole 4, and the diameter R11 (or cross-sectional area) of the second land 11 is It is set according to the hole diameter R4b (or cross-sectional area) on the bottom surface side of the bottomed hole 4, respectively.
Therefore, the hole diameter (or cross-sectional area) on the second land 11 side, that is, the hole diameter R4b (or cross-sectional area) on the bottom surface side (lower side in FIG. 3) is the hole diameter (or cross-sectional area) on the first land 9 side (or Cross-sectional area), that is, smaller than the hole diameter R4a (or cross-sectional area) on the opening side (upper side in FIG. 3), the diameter R11 (or cross-sectional area) of the second land 11 is set to the diameter of the first land 9. It can be made smaller than R9 (or cross-sectional area).
The second land 11 is a land for mounting an electronic component.
In the embodiment, the diameter R9 of the first land 9 is 250 μm, and the diameter R11 of the second land 11 is 200 μm.

上述した第１工程〜第３工程により、第１配線層１０及び第２配線層１２の２層の配線層を有する第１の配線板１５を得る。   The first wiring board 15 having two wiring layers of the first wiring layer 10 and the second wiring layer 12 is obtained by the first to third steps described above.

［第４工程］(図４参照)
上述した第１工程〜第３工程と同様に工程により、一面側に、第３のランド２９を有する第３配線層３０を備え、他面側に、第４のランド３１を有する第４配線層３２を備えた、第２の配線板３５を得る。 [Fourth step] (see FIG. 4)
The fourth wiring layer having the third wiring layer 30 having the third land 29 on the one surface side and the fourth land 31 on the other surface side in the same manner as the first to third steps described above. A second wiring board 35 having 32 is obtained.

実施例では、第１の配線板１５と同様に、基板２１における絶縁層２２の厚さｔ２２を６０μｍ、銅箔２３の厚さｔ２３を１８μｍとし、有底穴２４における開口側の穴径Ｒ２４ａを１００μｍ、底面側の穴径Ｒ２４ｂを６０μｍとし、絶縁層２２の表面上の導電層２６の厚さｔ２６を３０μｍとした。
絶縁層２２及び銅箔２３の表面は、それぞれ平坦な面である。
また、導電層６と同様に、導電層２６における有底穴２４が設けられた領域に、部分的に窪んだ凹み部２７が形成されていても構わない。
その理由については後述する。 In the embodiment, similarly to the first wiring board 15, the thickness t 22 of the insulating layer 22 in the substrate 21 is 60 μm, the thickness t 23 of the copper foil 23 is 18 μm, and the hole diameter R 24 a on the opening side of the bottomed hole 24 is The bottom surface side hole diameter R24b was 60 μm, and the thickness t26 of the conductive layer 26 on the surface of the insulating layer 22 was 30 μm.
The surfaces of the insulating layer 22 and the copper foil 23 are flat surfaces.
Similarly to the conductive layer 6, a recessed portion 27 that is partially recessed may be formed in a region where the bottomed hole 24 is provided in the conductive layer 26.
The reason will be described later.

また、第３のランド２９の直径Ｒ２９（または断面積）は有底穴２４の開口側の穴径Ｒ２４ａ（または断面積）に応じて、第４のランド３１の直径Ｒ３１（または断面積）は有底穴２４の底面側の穴径Ｒ２４ｂ（または断面積）に応じて、それぞれ設定される。
従って、第２の配線板３５の有底穴２４は、第１の配線板１５の有底穴４と同様に、第４のランド３１側の穴径（または断面積）、即ち、底面側（図４における下側）の穴径Ｒ２４ｂ（または断面積）が、第３のランド２９側の穴径（または断面積）、即ち、開口側（図４における上側）の穴径Ｒ２４ａ（または断面積）よりも小さいので、第４のランド３１の直径Ｒ３１（または断面積）を、第３のランド２９の直径Ｒ２９（または断面積）よりも小さくすることができる。
この第４のランド３１は電子部品を実装するためのランドとなる。
実施例では、第３のランド２９の直径Ｒ２９を２５０μｍとし、第４のランド３１の直径Ｒ３１を２００μｍとした。 Further, the diameter R29 (or cross-sectional area) of the third land 29 corresponds to the hole diameter R24a (or cross-sectional area) on the opening side of the bottomed hole 24, and the diameter R31 (or cross-sectional area) of the fourth land 31 is It is set according to the hole diameter R24b (or cross-sectional area) on the bottom surface side of the bottomed hole 24, respectively.
Accordingly, the bottomed hole 24 of the second wiring board 35 is the same as the bottomed hole 4 of the first wiring board 15, the hole diameter (or cross-sectional area) on the fourth land 31 side, that is, the bottom side ( The hole diameter R24b (or cross-sectional area) on the lower side in FIG. 4 is the hole diameter (or cross-sectional area) on the third land 29 side, that is, the hole diameter R24a (or cross-sectional area) on the opening side (upper side in FIG. 4). Therefore, the diameter R31 (or cross-sectional area) of the fourth land 31 can be made smaller than the diameter R29 (or cross-sectional area) of the third land 29.
The fourth land 31 is a land for mounting an electronic component.
In the embodiment, the diameter R29 of the third land 29 is 250 μm, and the diameter R31 of the fourth land 31 is 200 μm.

［第５工程］(図５参照)
図５（ａ）に示すように、プリプレグ４０に貫通孔４１を形成し、この貫通孔４１に導電性材料４２を充填する。
プリプレグ４０は、ガラスクロス等の不織布に未硬化状態の絶縁性樹脂を含浸させたものであり、市販のものを用いることができる。
貫通孔４１は、レーザ加工，ドリル加工，及びパンチング加工等により形成することができる。
導電性材料４２として、市販の半田ペーストや銅ペーストを用いることができる。半田ペーストは半田粒子をフラックスに練り込んだものであり、銅ペーストは銅粒子を未硬化状態の樹脂に練り込んだものである。
また、導電性材料４２を貫通孔４１に充填する方法として、スクリーン印刷法やロールコート法等の周知の方法を用いることができる。 [Fifth step] (see FIG. 5)
As shown in FIG. 5A, a through hole 41 is formed in the prepreg 40, and the conductive material 42 is filled in the through hole 41.
The prepreg 40 is obtained by impregnating an uncured insulating resin into a nonwoven fabric such as glass cloth, and a commercially available product can be used.
The through hole 41 can be formed by laser processing, drilling, punching, or the like.
As the conductive material 42, a commercially available solder paste or copper paste can be used. The solder paste is obtained by kneading solder particles in a flux, and the copper paste is obtained by kneading copper particles in an uncured resin.
In addition, as a method for filling the through hole 41 with the conductive material 42, a known method such as a screen printing method or a roll coating method can be used.

実施例では、プリプレグ４０の厚さｔ４０を６０μｍ、貫通孔４１の孔径Ｒ４１を２００μｍとし、導電性材料４２として市販の半田ペーストを用いた。   In the embodiment, the thickness t40 of the prepreg 40 is set to 60 μm, the hole diameter R41 of the through hole 41 is set to 200 μm, and a commercially available solder paste is used as the conductive material 42.

次に、プリプレグ４０の一面側{図５（ａ）における上側}に、この一面と第１配線層１０とが互いに向き合うように第１の配線板１５を配置し、プリプレグ４０の他面側{図５（ａ）における下側}に、この他面と第３配線層３０とが互いに向き合うように第２の配線板３５を配置する。
さらに、第１の配線板１５における第１のランド９、及び、第２の配線板３５における第３のランド２９を、プリプレグ４０の貫通孔４１にそれぞれ位置合わせした後、第１の配線板１５と第２の配線板３５とをプリプレグ４０を介して熱圧着することにより、図５（ｂ）に示す、第１配線層１０，第２配線層１２，第３配線層３０，及び第４配線層３２の４層の配線層を有するプリント配線板５０を得る。 Next, the first wiring board 15 is arranged on one side of the prepreg 40 {upper side in FIG. 5 (a)} so that this one side and the first wiring layer 10 face each other, and the other side of the prepreg 40 { On the lower side in FIG. 5A, the second wiring board 35 is disposed so that the other surface and the third wiring layer 30 face each other.
Further, the first land 9 in the first wiring board 15 and the third land 29 in the second wiring board 35 are aligned with the through holes 41 of the prepreg 40, respectively, and then the first wiring board 15. And the second wiring board 35 are thermocompression-bonded via the prepreg 40, whereby the first wiring layer 10, the second wiring layer 12, the third wiring layer 30, and the fourth wiring shown in FIG. A printed wiring board 50 having four wiring layers of the layer 32 is obtained.

熱圧着の際、プリプレグ４０は未硬化状態の絶縁性樹脂が硬化して絶縁層４４となり、導電性材料４２である半田ペーストは溶融して半田４５となる。   At the time of thermocompression bonding, the uncured insulating resin is cured in the prepreg 40 to become the insulating layer 44, and the solder paste as the conductive material 42 is melted to become the solder 45.

また、第１のランド９及び第３のランド２９の少なくともいずれかに凹み部７，２７が形成されていても、上記熱圧着によって、これら凹み部７，２７に導電性材料４２（半田４５）が充填されるため、第１のランド９と第３のランド２９とは半田４５を介して電気的に接続されると共に、第１のランド９及び第３のランド２９と半田４５とを良好な密着性を有して接合することができる。   Even if the recesses 7 and 27 are formed in at least one of the first land 9 and the third land 29, the conductive material 42 (solder 45) is formed in the recesses 7 and 27 by the thermocompression bonding. Therefore, the first land 9 and the third land 29 are electrically connected via the solder 45, and the first land 9 and the third land 29 and the solder 45 are well connected. It can be joined with adhesiveness.

また、第２のランド１１及び第４のランド３１は電子部品を実装するランドであり、第２のランド１１の表面(実装面ともいう)及び第４のランド３１の表面(実装面ともいう)は、それぞれ平坦な面である。   The second land 11 and the fourth land 31 are lands on which electronic components are mounted. The surface of the second land 11 (also referred to as a mounting surface) and the surface of the fourth land 31 (also referred to as a mounting surface). Are flat surfaces.

次に、上述したプリント配線板５０に後述する電子部品７０を実装した電子部品実装基板８０について、図６を用いて説明する。
図６は、本発明の電子部品実装基板を説明するための模式的断面図である。 Next, an electronic component mounting board 80 in which an electronic component 70 described later is mounted on the above-described printed wiring board 50 will be described with reference to FIG.
FIG. 6 is a schematic cross-sectional view for explaining the electronic component mounting board of the present invention.

図６に示すように、電子部品実装基板８０は、プリント配線板５０に電子部品７０が半田７２を介して実装されたものである。
電子部品７０は、長手形状を有しその長手方向の各端部に電極７１をそれぞれ備えている。
また、電子部品７０の電極７１とプリント配線板５０の第２のランド１１とは、半田７２によってそれぞれ電気的に接続されている。
この電子部品実装基板８０は、例えば、半田印刷法を用いてプリント配線板５０にクリーム半田を塗布し、その後、電子部品７０をプリント配線板５０にクリーム半田を介して載置し、さらに、このプリント配線板５０をリフロー炉等を用いて半田７２の融点よりも高い温度で熱処理することにより得られる。 As shown in FIG. 6, an electronic component mounting board 80 is obtained by mounting an electronic component 70 on a printed wiring board 50 via solder 72.
The electronic component 70 has a longitudinal shape and is provided with electrodes 71 at each end in the longitudinal direction.
Further, the electrode 71 of the electronic component 70 and the second land 11 of the printed wiring board 50 are electrically connected by solder 72, respectively.
The electronic component mounting substrate 80 is applied with, for example, cream solder on the printed wiring board 50 using a solder printing method, and then the electronic component 70 is placed on the printed wiring board 50 via the cream solder. It can be obtained by heat-treating the printed wiring board 50 at a temperature higher than the melting point of the solder 72 using a reflow furnace or the like.

前述したように、電子部品７０が実装されるプリント配線板５０の第２のランド１１表面は平坦な面なので、この第２のランド１１に電子部品７０を実装した際に、電子部品の位置ずれの発生を防止して、第２のランド１１と電子部品７０との所望の接合強度を得ることが可能になる。   As described above, the surface of the second land 11 of the printed wiring board 50 on which the electronic component 70 is mounted is a flat surface. Therefore, when the electronic component 70 is mounted on the second land 11, the position of the electronic component is shifted. Thus, it is possible to obtain a desired bonding strength between the second land 11 and the electronic component 70.

以上、詳述したように、本発明のプリント配線板及び電子部品実装基板によれば、有底穴の穴径の小さい側に電子部品を実装するランドを設けたので、ランドと下層の配線層との接続抵抗を大きくすることなく、ランドの小径化が可能になる。
また、本発明のプリント配線板及び電子部品実装基板によれば、電子部品を実装するランドを、ビアフィリング（Via filling）法によって形成された導電層を用いずに、平坦な面を有する銅箔を用いて形成するため、例えば、初期のめっき条件設定やランニングによるめっき液等の経時的な変化の影響を受けることなく、上記ランド表面(実装面ともいう)を平坦な面とすることができる。
従って、従来発生していた、ランドに電子部品を実装した際の電子部品の位置ずれを防止すると共に、ランドと電子部品との所望の接合強度を得ることができる。 As described above in detail, according to the printed wiring board and the electronic component mounting board of the present invention, the land for mounting the electronic component is provided on the side having the small hole diameter of the bottomed hole. The diameter of the land can be reduced without increasing the connection resistance.
Moreover, according to the printed wiring board and the electronic component mounting board of the present invention, the land on which the electronic component is mounted is a copper foil having a flat surface without using a conductive layer formed by a via filling method. Therefore, for example, the land surface (also referred to as a mounting surface) can be made flat without being affected by changes over time in the initial plating condition setting or plating solution due to running, etc. .
Accordingly, it is possible to prevent the positional deviation of the electronic component when the electronic component is mounted on the land, which has been generated conventionally, and to obtain a desired bonding strength between the land and the electronic component.

本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。   The embodiment of the present invention is not limited to the configuration and procedure described above, and it goes without saying that modifications may be made without departing from the scope of the present invention.

例えば、実施例では、電子部品７０を、プリント配線板５０の第２のランド１１に実装したが、これに限定されるものではなく、プリント配線板５０の第４のランド３１に実装しても、実施例と同様の効果が得られる。   For example, in the embodiment, the electronic component 70 is mounted on the second land 11 of the printed wiring board 50. However, the present invention is not limited to this, and the electronic component 70 may be mounted on the fourth land 31 of the printed wiring board 50. The same effects as in the embodiment can be obtained.

また、実施例の第１工程では、絶縁層２と銅箔３とが貼り合わされた基板１を用い、第４工程では、絶縁層２２と銅箔２３とが貼り合わされた基板２１を用いたがこれに限定されるものではない。   In the first step of the embodiment, the substrate 1 on which the insulating layer 2 and the copper foil 3 are bonded is used. In the fourth step, the substrate 21 on which the insulating layer 22 and the copper foil 23 are bonded is used. It is not limited to this.

ここで、実施例に対する変形例、詳しくは、実施例の第１工程〜第２工程に対する変形例を、図７を用いて説明する。
図７は、本発明のプリント配線板の実施例に対する変形例を説明するための模式的断面図であり、図７中の（ａ），（ｂ）は変形例のプリント配線板を製造する各過程をそれぞれ説明するための図である。 Here, a modification example of the embodiment, specifically, a modification example of the first process to the second process of the embodiment will be described with reference to FIG.
FIG. 7 is a schematic cross-sectional view for explaining a modification example of the embodiment of the printed wiring board of the present invention. (A) and (b) in FIG. It is a figure for demonstrating each process.

まず、図７（ａ）に示すように、実施例の基板１，２１に替えて、絶縁層６２の両側に銅箔６３ａ，６３ｂが貼り合わされた、所謂、両面銅張り基板６１を準備する。
次に、一方の銅箔６３ａに、フォトリソ法により、絶縁層６２が露出するように開口部Ｓ６３ａを形成し、銅箔６３ａをマスクとしてこの露出した絶縁層６２にレーザ加工を行うことによって、有底穴６４を形成する。
その後、図７（ｂ）に示すように、銅箔６３ａの表面全体を覆うと共に有底穴６４全体を埋めるように導電層６６を形成する。
以降の工程は実施例と同様である。 First, as shown in FIG. 7A, instead of the substrates 1 and 21 of the embodiment, a so-called double-sided copper-clad substrate 61 in which copper foils 63a and 63b are bonded to both sides of an insulating layer 62 is prepared.
Next, an opening S63a is formed in one copper foil 63a by photolithography so that the insulating layer 62 is exposed, and laser processing is performed on the exposed insulating layer 62 using the copper foil 63a as a mask. A bottom hole 64 is formed.
Thereafter, as shown in FIG. 7B, a conductive layer 66 is formed so as to cover the entire surface of the copper foil 63a and fill the entire bottomed hole 64.
The subsequent steps are the same as in the example.

また、銅箔６３ａの厚さが例えば２μｍ程度と薄い場合には、開口部Ｓ６３ａを形成せずに、銅箔３ａ及び絶縁層２を一括してレーザ加工を行い、有底穴６４を形成してもよいし、また、有底穴６４を形成した後に、薄い銅箔３ａをエッチングし、露出した絶縁層２の表面を覆うと共に有底穴６４全体を埋めるように導電層６６を形成してもよい。   Further, when the thickness of the copper foil 63a is as thin as about 2 μm, for example, the bottomed hole 64 is formed by laser processing the copper foil 3a and the insulating layer 2 collectively without forming the opening S63a. Alternatively, after forming the bottomed hole 64, the thin copper foil 3a is etched to cover the exposed surface of the insulating layer 2 and form the conductive layer 66 so as to fill the entire bottomed hole 64. Also good.

本発明のプリント配線板の実施例における第１工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 1st process in the Example of the printed wiring board of this invention. 本発明のプリント配線板の実施例における第２工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 2nd process in the Example of the printed wiring board of this invention. 本発明のプリント配線板の実施例における第３工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 3rd process in the Example of the printed wiring board of this invention. 本発明のプリント配線板の実施例における第４工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 4th process in the Example of the printed wiring board of this invention. 本発明のプリント配線板の実施例における第５工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 5th process in the Example of the printed wiring board of this invention. 本発明の電子部品実装基板を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the electronic component mounting board | substrate of this invention. 本発明のプリント配線板の実施例に対する変形例を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the modification with respect to the Example of the printed wiring board of this invention. 本発明が解決しようとする課題を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the subject which this invention tends to solve.

符号の説明Explanation of symbols

１，２１ 基板、２，２２，４４ 絶縁層、 ３，２３ 銅箔、 ４，２４ 有底穴、 ６，２６ 導電層、 ７，２７ 凹み部、 ９，１１，２９，３１ ランド、 １０，１２，３０，３２ 配線層、 １５，３５ 配線板、 ４０ プリプレグ、 ４１ 貫通孔、 ４２ 導電性材料、 ４５ 半田、 ５０ プリント配線板、 ｔ２，ｔ３，ｔ６，ｔ２２，ｔ２３，ｔ２６，ｔ４０ 厚さ、 Ｒ４ａ，Ｒ４ｂ，Ｒ９，Ｒ１１，Ｒ２４ａ，Ｒ２４ｂ，Ｒ２９，Ｒ３１，Ｒ４１ 直径(穴径，孔径) 1,21 substrate, 2,22,44 insulating layer, 3,23 copper foil, 4,24 bottomed hole, 6,26 conductive layer, 7,27 recess, 9,11,29,31 land, 10,12 , 30, 32 wiring layer, 15, 35 wiring board, 40 prepreg, 41 through hole, 42 conductive material, 45 solder, 50 printed wiring board, t2, t3, t6, t22, t23, t26, t40 thickness, R4a , R4b, R9, R11, R24a, R24b, R29, R31, R41 Diameter (hole diameter, hole diameter)

Claims (2)

第１の配線板及び第２の配線板が、これらの間に中央絶縁層を介在させて積層されてなるプリント配線板において、
前記第１の配線板及び前記第２の配線板は、
前記中央絶縁層に対向する内面及び前記中央絶縁層とは反対側に位置する外面を有するエンド絶縁層と、
前記エンド絶縁層の内面に形成されたインナー配線層と、
前記エンド絶縁層の外面に形成されたアウター配線層と、
前記プリント配線板に対して垂直な軸線と同心にして前記エンド絶縁層を貫通し、前記インナー配線層と前記アウター配線層とを電気的に接続するエンド導電体であって、前記インナー配線層側の内端部から前記アウター配線層側の外端部に向かって先細状の略円錐台形状をなすエンド導電体と、
前記エンド導電体と一体にして前記内端部から延長部分を形成し、前記内端部の直径よりも大きい直径を有するとともに前記エンド絶縁層の内面に接する外周部を有するインナーランドと、
前記エンド絶縁層の外面に設けられ、前記エンド導電体の前記外端部に電気的に接続されている一方、前記外端部の直径よりも大きく且つ前記インナーランドの直径よりも小さい直径を有するアウターランドと
をそれぞれ含み、
前記中央絶縁層は、
前記軸線と同心にして設けられたインナー貫通孔と、
前記インナー貫通孔に充填された導電性材料からなるセンター導電体であって、前記第１の配線板のインナーランドと前記第２の配線板のインナーランドとを電気的に接続し、且つ、前記インナーランド間に亘って同一の外径を有するセンター導電体と
を有し、
前記インナーランドの直径をＲi、前記センター導電体の直径をＲc、前記エンド導電体の外端部の直径をＲeとしたとき、Ｒi＞Ｒc＞Ｒeで示される関係を満たすことを特徴とするプリント配線板。 In the printed wiring board in which the first wiring board and the second wiring board are laminated with a central insulating layer interposed therebetween,
The first wiring board and the second wiring board are:
An end insulating layer having an inner surface facing the central insulating layer and an outer surface located on the opposite side of the central insulating layer;
An inner wiring layer formed on the inner surface of the end insulating layer;
An outer wiring layer formed on the outer surface of the end insulating layer;
An end conductor that penetrates the end insulating layer concentrically with an axis perpendicular to the printed wiring board and electrically connects the inner wiring layer and the outer wiring layer, the inner wiring layer side An end conductor having a substantially truncated cone shape tapered from the inner end portion toward the outer end portion on the outer wiring layer side;
An inner land formed integrally with the end conductor and extending from the inner end, having a diameter larger than the diameter of the inner end and an outer peripheral portion in contact with the inner surface of the end insulating layer ;
Provided on the outer surface of the end insulating layer and electrically connected to the outer end portion of the end conductor, and having a diameter larger than the diameter of the outer end portion and smaller than the diameter of the inner land. Each including outer land,
The central insulating layer is
An inner through hole provided concentrically with the axis;
Wherein a center conductor ing a conductive material filled in the inner through-hole, and electrically connecting the inner lands of the first wiring board inner land and the second wiring board, and, A center conductor having the same outer diameter across the inner lands ,
The print satisfies the relationship of Ri>Rc> Re, where Ri is the inner land diameter, Rc is the center conductor diameter, and Re is the outer end diameter of the end conductor. Wiring board. 前記請求項１に記載のプリント配線板に電子部品が実装された電子部品実装基板であって、
前記電子部品は、実装側の前記アウターランドと電気的に接続されてなることを特徴とする電子部品実装基板。 An electronic component mounting board in which an electronic component is mounted on the printed wiring board according to claim 1,
The electronic component mounting board, wherein the electronic component is electrically connected to the outer land on the mounting side.
JP2007049116A 2007-02-28 2007-02-28 Printed wiring board and electronic component mounting board Expired - Fee Related JP4856567B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007049116A JP4856567B2 (en) 2007-02-28 2007-02-28 Printed wiring board and electronic component mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007049116A JP4856567B2 (en) 2007-02-28 2007-02-28 Printed wiring board and electronic component mounting board

Publications (2)

Publication Number Publication Date
JP2008211152A JP2008211152A (en) 2008-09-11
JP4856567B2 true JP4856567B2 (en) 2012-01-18

Family

ID=39787171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007049116A Expired - Fee Related JP4856567B2 (en) 2007-02-28 2007-02-28 Printed wiring board and electronic component mounting board

Country Status (1)

Country Link
JP (1) JP4856567B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6027372B2 (en) * 2012-08-29 2016-11-16 住友電工プリントサーキット株式会社 Double-sided printed wiring board and manufacturing method thereof
JP2014220307A (en) * 2013-05-06 2014-11-20 株式会社デンソー Multilayer board, electronic device using the same and method of manufacturing multilayer board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116174A (en) * 1994-08-25 1996-05-07 Matsushita Electric Ind Co Ltd Circuit formation board and manufacture thereof
JP3989974B2 (en) * 1995-01-13 2007-10-10 株式会社東芝 Multilayer printed wiring board and manufacturing method thereof
JPH09326565A (en) * 1996-06-04 1997-12-16 Multi:Kk Multilayer printed wiring board and manufacture thereof
JP2001015920A (en) * 1999-06-30 2001-01-19 Toshiba Corp Multilayer printed wiring board and its manufacture
JP2001111190A (en) * 1999-10-14 2001-04-20 Jsr Corp Interconnection board and manufacturing method thereof
JP2002368364A (en) * 2000-06-14 2002-12-20 Matsushita Electric Ind Co Ltd Printed wiring board and its manufacturing method
JP2002043752A (en) * 2000-07-27 2002-02-08 Nec Kansai Ltd Wiring board, multilayer wiring board, and their manufacturing method
KR100834591B1 (en) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 Double sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board
JP2005026491A (en) * 2003-07-03 2005-01-27 Yamaichi Electronics Co Ltd Method for manufacturing wiring board
JP4711757B2 (en) * 2005-07-01 2011-06-29 日本特殊陶業株式会社 Wiring board

Also Published As

Publication number Publication date
JP2008211152A (en) 2008-09-11

Similar Documents

Publication Publication Date Title
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
JPH1174651A (en) Printed wiring board and its manufacture
JPWO2007046459A1 (en) Multilayer printed wiring board and manufacturing method thereof
JP2006294725A (en) Wiring board, multilayered wiring board, and manufacturing method of these
JP2005142178A (en) Multilayer printed wiring board with built-in electronic component
JP2004063583A (en) Semiconductor device and manufacturing method therefor
JP2009147026A (en) Circuit board and manufacturing method thereof
JP5141084B2 (en) Electronic component mounting wiring board and method for preventing peeling of electronic component in electronic component mounting wiring board
JP2013073989A (en) Surface mounting passive element component, component carrier tape, wiring board with built-in component
JP4856567B2 (en) Printed wiring board and electronic component mounting board
JP2019021863A (en) Multilayer substrate
JP2009010266A (en) Printed circuit board and method of manufacturing same
JP4593599B2 (en) Manufacturing method of wiring board with built-in electronic components
JP4961180B2 (en) Printed wiring board
JP4899409B2 (en) Multilayer printed wiring board and manufacturing method thereof
JPH11289165A (en) Multilayer wiring board and method for manufacturing the same
JP4892924B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2003198138A (en) Method of manufacturing printed wiring board
JP4978709B2 (en) Electronic component built-in wiring board
JP5779908B2 (en) Component built-in wiring board
JP2007134509A (en) Multilayer printed wiring board and method of manufacturing same
JP5949978B2 (en) Electronic component built-in wiring board
JP2006049457A (en) Wiring board with built-in parts and manufacturing method thereof
KR20160105092A (en) Loop antenna and manufacturing method of the same
JP5761405B2 (en) Electronic component built-in wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20171104

Year of fee payment: 6

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees