JP4849219B2 - Surface hydrophobizing composition, surface hydrophobizing method, and semiconductor device - Google Patents

Surface hydrophobizing composition, surface hydrophobizing method, and semiconductor device Download PDF

Info

Publication number
JP4849219B2
JP4849219B2 JP2006080990A JP2006080990A JP4849219B2 JP 4849219 B2 JP4849219 B2 JP 4849219B2 JP 2006080990 A JP2006080990 A JP 2006080990A JP 2006080990 A JP2006080990 A JP 2006080990A JP 4849219 B2 JP4849219 B2 JP 4849219B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
recess
semiconductor device
hydrophobizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006080990A
Other languages
Japanese (ja)
Other versions
JP2007254594A (en
Inventor
清太郎 服部
恭志 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP2006080990A priority Critical patent/JP4849219B2/en
Publication of JP2007254594A publication Critical patent/JP2007254594A/en
Application granted granted Critical
Publication of JP4849219B2 publication Critical patent/JP4849219B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Materials Applied To Surfaces To Minimize Adherence Of Mist Or Water (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置等の電子デバイスに用いられる層の表面疎水化用組成物、表面疎水化方法、および半導体装置に関する。   The present invention relates to a composition for hydrophobizing a surface of a layer used in an electronic device such as a semiconductor device, a method for hydrophobizing a surface, and a semiconductor device.

現在、大規模集積回路（ＬＳＩ）などにおける半導体装置の層間絶縁層として、ＣＶＤ法などの真空プロセスにより形成されたシリカ（ＳｉＯ２）膜が多用されている。また、近年、より均一な膜厚を有する絶縁層を形成することを目的として、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）膜と呼ばれるアルコキシランの加水分解生成物を主成分とする塗布型の絶縁層も使用されるようになっている。 Currently, a silica (SiO 2 ) film formed by a vacuum process such as a CVD method is frequently used as an interlayer insulating layer of a semiconductor device in a large scale integrated circuit (LSI) or the like. In recent years, for the purpose of forming an insulating layer having a more uniform film thickness, a coating type insulating layer called an SOG (Spin on Glass) film mainly composed of a hydrolysis product of alkoxysilane has also been used. It has become so.

半導体装置の製造工程においては、一般に、絶縁層に対して様々な処理が行なわれる。例えば、絶縁層のエッチングや、アッシングによるレジストの除去が行なわれる。その際に使用される酸化性もしくは還元性の反応性ガスにより、ケイ素原子を主成分とする絶縁層においては、シラノール基(−Ｓｉ−ＯＨ)が生成することがある。シラノール基は親水性基であるため、膜の吸湿性が上がり、吸収された水分によって様々なデバイス信頼性が低下することがある。   In the manufacturing process of a semiconductor device, various processes are generally performed on an insulating layer. For example, the resist is removed by etching of the insulating layer or ashing. A silanol group (—Si—OH) may be generated in the insulating layer containing silicon atoms as a main component by the oxidizing or reducing reactive gas used at that time. Since the silanol group is a hydrophilic group, the hygroscopicity of the film is increased, and various device reliability may be lowered due to absorbed moisture.

また、ＬＳＩの高集積化に伴い、例えば、ＳｉＯＣやＳｉＯＣＨを主成分とするＬｏｗ−ｋ膜のデバイスへの適応が切望されている。しかしながら、上述したように、Ｌｏｗ−ｋ膜のエッチング工程やアッシング工程において、使用される酸化性もしくは還元性の反応性ガスにより、Ｌｏｗ−ｋ膜中の炭素原子（および場合によってはさらに水素原子）が脱離してシラノール基が生成すると、膜の吸湿性が上がり、吸収された水分により様々なデバイス信頼性上の問題が発生することがあるだけでなく、誘電率が上昇して、Ｌｏｗ−ｋ膜が低誘電性を喪失するという本質的な問題が生じるおそれがある。
米国特許第６，３８３，４６６号明細書 米国特許第５，５０４，０４２号明細書 米国特許第６，５４８，１１３号明細書 米国特許第６，７００，２００号明細書 特許公表公報第２００４−５１１８９６号明細書 フィリップ ジー クラーク（Philip G. Clerk）、外２名，多孔性ＭＳＱフィルムの洗浄およびｋ値の回復（Cleaning and Restoring k Value of PorousMSQ Films），セミコンダクターインターナショナル（Semiconductor International），２００３年８月，４６−５２頁 アニル バナップ（Anil Bhanap）、外３名，プロセスにより誘導された多孔性絶縁層間絶縁層のダメージをアッシング後の処理により修復すること（Repairing Process-Induced Damage to Porous Low-k ILDs by Post-Ash Treatment）, Conference proceedings Advanced Metalization, Conference XIX, pp519, ２００３年) Further, with the high integration of LSI, for example, it is desired to adapt to a low-k film device mainly composed of SiOC or SiOCH. However, as described above, in the etching process or ashing process of the Low-k film, carbon atoms (and possibly further hydrogen atoms) in the Low-k film due to the oxidizing or reducing reactive gas used. When silanol groups are generated due to the elimination of moisture, the hygroscopicity of the film increases, and not only various device reliability problems may occur due to the absorbed moisture, but also the dielectric constant increases and Low-k There can be an inherent problem that the film loses low dielectric properties.
US Pat. No. 6,383,466 US Pat. No. 5,504,042 US Pat. No. 6,548,113 US Pat. No. 6,700,200 Patent Publication No. 2004-511896 Specification Philip G. Clerk, 2 others, Cleaning and Restoring k Value of Porous MSQ Films, Semiconductor International, August 2003, 46- 52 pages Anil Bhanap, 3 others, Repairing Process-Induced Damage to Porous Low-k ILDs by Post-Ash Treatment ), Conference proceedings Advanced Metalization, Conference XIX, pp519, 2003)

本発明の目的は、その後の加工プロセスとの整合性を有し、層の表面をより簡便にかつ効果的に疎水化することができ、かつ、層のより深い領域を疎水化することができる表面疎水化用組成物を提供することである。   It is an object of the present invention to have consistency with subsequent processing processes, to easily and effectively hydrophobize the surface of the layer, and to hydrophobize deeper regions of the layer It is to provide a surface hydrophobizing composition.

また、本発明の他の目的は、前記表面疎水化用組成物を用いた表面疎水化方法を提供することである。   Another object of the present invention is to provide a surface hydrophobizing method using the surface hydrophobizing composition.

さらに、本発明の他の目的は、前記表面疎水化方法によって表面疎水化処理が施された層を含む半導体装置を提供することである。   Furthermore, another object of the present invention is to provide a semiconductor device including a layer subjected to a surface hydrophobizing treatment by the surface hydrophobizing method.

本発明の第１の態様の表面疎水化用組成物は、
（Ａ）下記一般式（１）で表される化合物および下記一般式（２）で表される化合物の群から選ばれた少なくとも１種の化合物と、（Ｂ）沸点が３０〜３５０℃である溶媒とを含む。
・・・・・（１）
〔式中、Ｒ１〜Ｒ３は同一または異なり、アルキル基、ビニル基、またはフェニル基を示し、Ｘ１〜Ｘ３は同一または異なり、−ＯＨ，−ＯＲ４，−ＯＣ（＝Ｏ）Ｒ５（ここで、Ｒ４，Ｒ５は同一または異なり、アルキル基、ベンジル基、またはフェニル基を示す。）を示し、ｍは１または２を示す。〕
・・・・・（２）
〔式中、Ｒ６〜Ｒ９は同一または異なり、アルキル基、ビニル基、またはフェニル基を示し、Ｘ４，Ｘ５は同一または異なり、−ＯＨ，−ＯＲ１０，−ＯＣ（＝Ｏ）Ｒ１１（ここで、Ｒ１０，Ｒ１１は同一または異なり、アルキル基、ベンジル基、またはフェニル基を示す。）を示し、ｎは１または２を示す。〕 The surface hydrophobizing composition according to the first aspect of the present invention comprises:
(A) at least one compound selected from the group of compounds represented by the following general formula (1) and the following general formula (2), and (B) a boiling point of 30 to 350 ° C. And a solvent.
(1)
[Wherein, R 1 to R 3 are the same or different and each represents an alkyl group, a vinyl group, or a phenyl group, X 1 to X 3 are the same or different, and —OH, —OR 4 , —OC (═O) R 5 (wherein R 4 and R 5 are the same or different and each represents an alkyl group, a benzyl group, or a phenyl group), and m represents 1 or 2. ]
(2)
[Wherein, R 6 to R 9 are the same or different and each represents an alkyl group, a vinyl group, or a phenyl group, X 4 and X 5 are the same or different, and —OH, —OR 10 , —OC (═O) R 11 (wherein R 10 and R 11 are the same or different and each represents an alkyl group, a benzyl group, or a phenyl group), and n represents 1 or 2. ]

前記表面疎水化用組成物において、層の表面に接触させた状態で、該層を加熱するために使用されることができる。   In the surface hydrophobizing composition, the composition can be used to heat the layer while being in contact with the surface of the layer.

前記表面疎水化用組成物において、前記表面はエッチングおよび／またはアッシングにより得られたものであることができる。   In the surface hydrophobizing composition, the surface may be obtained by etching and / or ashing.

前記表面疎水化用組成物において、前記層は、ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも１種の元素を構成元素として含むことができる。   In the surface hydrophobizing composition, the layer may contain a silicon atom and contain at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element.

前記表面疎水化用組成物において、前記層は絶縁層であることができる。   In the surface hydrophobizing composition, the layer may be an insulating layer.

本発明の第２の態様の表面疎水化方法は、
前記表面疎水化用組成物を層の表面に接触させた状態で、該層を加熱する工程を含む。 The surface hydrophobization method according to the second aspect of the present invention comprises:
Heating the layer in a state where the surface hydrophobizing composition is in contact with the surface of the layer.

前記表面疎水化方法において、
前記加熱する工程は、
第１の温度で前記層を加熱する工程と、
前記第１の温度よりも高い第２の温度で前記層を加熱する工程と、をさらに含むことができる。 In the surface hydrophobization method,
The heating step includes
Heating the layer at a first temperature;
Heating the layer at a second temperature higher than the first temperature.

前記表面疎水化方法において、前記加熱する工程は、
第１の温度で前記層を加熱する工程と、
前記第１の温度よりも高い第２の温度で前記層を加熱する工程と、
前記第２の温度よりも高い第３の温度で前記層を加熱する工程と、をさらに含むことができる。 In the surface hydrophobization method, the heating step includes
Heating the layer at a first temperature;
Heating the layer at a second temperature higher than the first temperature;
Heating the layer at a third temperature higher than the second temperature.

前記表面疎水化方法において、前記層は、ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも１種の元素を構成元素として含むことができる。   In the surface hydrophobization method, the layer may contain a silicon atom and may contain at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element.

前記表面疎水化方法において、前記層は絶縁層であることができる。   In the surface hydrophobization method, the layer may be an insulating layer.

本発明の第３の態様の半導体装置は、
基板の上方に配置された絶縁層を含む半導体装置であって、
前記絶縁層には凹部が設けられ、
前記凹部の内壁には、前記表面疎水化方法によって形成された疎水性膜が形成された。 The semiconductor device according to the third aspect of the present invention includes:
A semiconductor device including an insulating layer disposed above a substrate,
The insulating layer is provided with a recess,
A hydrophobic film formed by the surface hydrophobization method was formed on the inner wall of the recess.

本発明の第４の態様の半導体装置は、
基板の上方に配置された配線構造体を含む半導体装置であって、
前記配線構造体は、
第１の凹部に設けられたビア層と、
前記ビア層の上に配置され、かつ第２の凹部に設けられた配線層と、
を含み、
前記第１の凹部は、前記基板の上方に配置された第１の絶縁層に設けられ、
前記第２の凹部は、前記第１の絶縁層の上方に配置された第２の絶縁層に設けられ、
前記第１の凹部の内壁には、前記表面疎水化方法によって形成された疎水性膜が形成された。 A semiconductor device according to a fourth aspect of the present invention includes:
A semiconductor device including a wiring structure disposed above a substrate,
The wiring structure is
A via layer provided in the first recess;
A wiring layer disposed on the via layer and provided in the second recess;
Including
The first recess is provided in a first insulating layer disposed above the substrate,
The second recess is provided in a second insulating layer disposed above the first insulating layer,
A hydrophobic film formed by the surface hydrophobization method was formed on the inner wall of the first recess.

本発明の第５の態様の半導体装置は、
基板の上方に配置された配線構造体を含む半導体装置であって、
前記配線構造体は、
第１の凹部に設けられたビア層と、
前記ビア層の上に配置され、かつ第２の凹部に設けられた配線層と、
を含み、
前記第１の凹部は、前記基板の上方に配置された第１の絶縁層に設けられ、
前記第２の凹部は、前記第１の絶縁層の上方に配置された第２の絶縁層に設けられ、
前記第１の凹部の内壁には、前記表面疎水化方法によって形成された第１の疎水性膜が形成され、
前記第２の凹部の内壁には、前記表面疎水化方法によって形成された第２の疎水性膜が形成された。 The semiconductor device of the fifth aspect of the present invention is
A semiconductor device including a wiring structure disposed above a substrate,
The wiring structure is
A via layer provided in the first recess;
A wiring layer disposed on the via layer and provided in the second recess;
Including
The first recess is provided in a first insulating layer disposed above the substrate,
The second recess is provided in a second insulating layer disposed above the first insulating layer,
A first hydrophobic film formed by the surface hydrophobization method is formed on the inner wall of the first recess,
A second hydrophobic film formed by the surface hydrophobization method was formed on the inner wall of the second recess.

前記半導体装置において、前記ビア層および前記配線層は一体化して形成されていることができる。   In the semiconductor device, the via layer and the wiring layer may be integrally formed.

前記表面疎水化用組成物によれば、（Ａ）上記一般式（１）で表される化合物および上記一般式（２）で表される化合物の群から選ばれた少なくとも１種の化合物を含む。前記化合物は、高い疎水性を有するトリアルキルシリルアルケニル基を有し、かつ、反応効率が高い反応性置換基を複数有する。すなわち、上記一般式（１）で表される化合物は、上記一般式（１）においてＸ１〜Ｘ３で示される基を有し、上記一般式（２）で表される化合物は、上記一般式（２）においてＸ４，Ｘ５で示される基を有し、ここで、Ｘ１〜Ｘ５は反応性置換基である。 The surface hydrophobizing composition includes (A) at least one compound selected from the group consisting of the compound represented by the general formula (1) and the compound represented by the general formula (2). . The compound has a trialkylsilylalkenyl group having high hydrophobicity and a plurality of reactive substituents having high reaction efficiency. That is, the compound represented by the general formula (1) has a group represented by X 1 to X 3 in the general formula (1), and the compound represented by the general formula (2) In the formula (2), it has groups represented by X 4 and X 5 , wherein X 1 to X 5 are reactive substituents.

前記表面疎水化用組成物を層の表面に接触させた状態で加熱した場合、前記化合物は、反応効率が高い反応性置換基を複数有することにより、反応性置換基を１つのみ有する化合物と比較して、反応性置換基と結合するケイ素周辺の立体障害が小さい。このため、層中の活性基（例えばシラノール基）と前記反応性置換基とが速やかに反応した後、該反応性置換基が速やかに脱離することができる。その結果、層表面の疎水化を速やかに達成することができる。   When the surface hydrophobizing composition is heated while being in contact with the surface of the layer, the compound has a plurality of reactive substituents having high reaction efficiency, so that a compound having only one reactive substituent and In comparison, the steric hindrance around the silicon bonded to the reactive substituent is small. For this reason, after the active group (for example, silanol group) in a layer and the said reactive substituent react rapidly, this reactive substituent can detach | desorb rapidly. As a result, the hydrophobicity of the layer surface can be achieved quickly.

また、前記化合物中のトリアルキルシリルアルケニル基は、例えばＨＭＤＳと比較して分子量が小さいため、層のより深い領域まで拡散して、確実にかつ速やかに疎水化を達成することができる。   Further, since the trialkylsilylalkenyl group in the compound has a molecular weight smaller than that of HMDS, for example, it can be diffused to a deeper region of the layer to achieve hydrophobicity reliably and promptly.

また、前記表面疎水化方法によれば、層の表面および内部を効果的に疎水化することができ、これにより層の吸湿性の増加を防止することができるため、吸収された水分によるデバイス信頼性の低下を防ぐことができ、かつ、層の誘電率の上昇を防止することができる。   In addition, according to the surface hydrophobization method, the surface and the inside of the layer can be effectively hydrophobized, thereby preventing an increase in the hygroscopicity of the layer. And the increase of the dielectric constant of the layer can be prevented.

さらに、前記半導体装置によれば、前記表面疎水化方法によって得られた疎水性膜を含む。この疎水性膜が形成された層においては、該疎水性膜によって誘電率の増加が防止されるため、デバイス信頼性の低下が防止された装置にすることができる。   Furthermore, the semiconductor device includes a hydrophobic film obtained by the surface hydrophobization method. In the layer on which the hydrophobic film is formed, the increase in the dielectric constant is prevented by the hydrophobic film, so that the device in which the device reliability is prevented from being lowered can be obtained.

以下、本発明の一実施形態に係る表面疎水化用組成物、表面疎水化方法、および半導体装置について具体的に説明する。   Hereinafter, a surface hydrophobizing composition, a surface hydrophobizing method, and a semiconductor device according to an embodiment of the present invention will be specifically described.

１．第１実施形態（表面疎水化用組成物）
本発明の第１実施形態に係る表面疎水化用組成物は、後述する（Ａ）成分および（Ｂ）成分を含む。前記表面疎水化用組成物は、層の表面に接触させた状態で、該層を加熱するために使用することができ、このように使用することにより、層の表面を効果的に疎水化することができる。前記表面疎水化用組成物を用いた詳しい表面疎水化方法については、後述する。 1. First embodiment (surface hydrophobizing composition)
The composition for surface hydrophobization according to the first embodiment of the present invention includes a component (A) and a component (B) described later. The composition for hydrophobizing a surface can be used to heat the layer in contact with the surface of the layer, and by using this composition, the surface of the layer is effectively hydrophobized. be able to. A detailed surface hydrophobization method using the surface hydrophobizing composition will be described later.

前記表面疎水用組成物は、スピンオン組成物に適している。以下、前記表面疎水化用組成物の各成分について説明する。   The surface hydrophobic composition is suitable for a spin-on composition. Hereinafter, each component of the composition for surface hydrophobization will be described.

１．１．（Ａ）成分
（Ａ）成分は、（Ａ）下記一般式（１）で表される化合物（以下、「化合物１」ともいう。）および下記一般式（２）で表される化合物（以下、「化合物２」ともいう。）の群から選ばれた少なくとも１種の化合物である。
・・・・・（１）
〔式中、Ｒ１〜Ｒ３は同一または異なり、アルキル基、ビニル基、またはフェニル基を示し、Ｘ１〜Ｘ３は同一または異なり、−ＯＨ，−ＯＲ４，−ＯＣ（＝Ｏ）Ｒ５（ここで、Ｒ４，Ｒ５は同一または異なり、アルキル基、ベンジル基、またはフェニル基を示す。）を示し、ｍは１または２を示す。〕
・・・・・（２）
〔式中、Ｒ６〜Ｒ９は同一または異なり、アルキル基、ビニル基、またはフェニル基を示し、Ｘ４，Ｘ５は同一または異なり、−ＯＨ，−ＯＲ１０，−ＯＣ（＝Ｏ）Ｒ１１（ここで、Ｒ１０，Ｒ１１は同一または異なり、アルキル基、ベンジル基、またはフェニル基を示す。）を示し、ｎは１または２を示す。〕 1.1. Component (A) Component (A) is composed of (A) a compound represented by the following general formula (1) (hereinafter also referred to as “compound 1”) and a compound represented by the following general formula (2) (hereinafter referred to as “compound 1”). Or at least one compound selected from the group of “Compound 2”.
(1)
[Wherein, R 1 to R 3 are the same or different and each represents an alkyl group, a vinyl group, or a phenyl group, X 1 to X 3 are the same or different, and —OH, —OR 4 , —OC (═O) R 5 (wherein R 4 and R 5 are the same or different and each represents an alkyl group, a benzyl group, or a phenyl group), and m represents 1 or 2. ]
(2)
[Wherein, R 6 to R 9 are the same or different and each represents an alkyl group, a vinyl group, or a phenyl group, X 4 and X 5 are the same or different, and —OH, —OR 10 , —OC (═O) R 11 (wherein R 10 and R 11 are the same or different and each represents an alkyl group, a benzyl group, or a phenyl group), and n represents 1 or 2. ]

上記一般式（１）および（２）において、Ｒ１〜Ｒ１１で表されるアルキル基としては、炭素数１〜６のアルキル基が好ましく、例えば、メチル基、エチル基、ｉｓｏ−プロピル基、ｎ−プロピル基等の炭素数１〜３のアルキル基がより好ましい。 In the general formulas (1) and (2), the alkyl group represented by R 1 to R 11 is preferably an alkyl group having 1 to 6 carbon atoms, such as a methyl group, an ethyl group, an iso-propyl group, An alkyl group having 1 to 3 carbon atoms such as an n-propyl group is more preferable.

前記表面疎水化用組成物においては、（Ａ）成分として、上記化合物を単独であるいは２種以上を組み合わせて使用することができる。   In the surface hydrophobizing composition, as the component (A), the above compounds can be used alone or in combination of two or more.

前記表面疎水化用組成物における（Ａ）成分の含有量は、０．０１〜７０質量％であることが好ましく、０．０５〜６０質量％であることがより好ましく、０．１〜５０質量％であることがさらに好ましい。前記表面疎水化用組成物における（Ａ）成分の含有量が０．０１質量％未満であると、疎水化が十分に進行しないことがあり、一方、（Ａ）成分の含有量が７０質量％を超えると、組成物の貯蔵安定性が悪くなることがある。   The content of the component (A) in the surface hydrophobizing composition is preferably 0.01 to 70% by mass, more preferably 0.05 to 60% by mass, and 0.1 to 50% by mass. % Is more preferable. When the content of the component (A) in the surface hydrophobizing composition is less than 0.01% by mass, the hydrophobization may not sufficiently proceed, while the content of the component (A) is 70% by mass. If it exceeds 1, the storage stability of the composition may deteriorate.

化合物１の具体例としては、例えば、（トリメチルシリルメチル）トリアセトキシシラン、（トリメチルシリルメチル）トリメトキシシラン、（トリメチルシリルメチル）トリエトキシシシラン、（トリメチルシリルメチル）トリヒドロキシシシラン、（トリエチルシリルメチル）トリアセトキシシラン、（トリエチルシリルメチル）トリメトキシシラン、（トリエチルシリルメチル）トリエトキシシラン、（トリエチルシリルメチル）トリヒドロキシシシラン、（トリメチルシリルエチル）トリアセトキシシラン、（トリメチルシリルエチル）トリメトキシシラン、（トリメチルシリルエチル）トリエトキシシラン、（トリメチルシリルエチル）トリヒドロキシシシラン、（トリエチルシリルエチル）トリアセトキシシラン、（トリエチルシリルエチル）トリメトキシシラン、（トリエチルシリルエチル）トリエトキシシラン、（トリエチルシリルエチル）トリヒドロキシシシラン、（ジメチルフェニルシリルメチル）トリアセトキシシラン、（ジメチルフェニルシリルメチル）トリメトキシシランが挙げられる。   Specific examples of compound 1 include, for example, (trimethylsilylmethyl) triacetoxysilane, (trimethylsilylmethyl) trimethoxysilane, (trimethylsilylmethyl) triethoxysilane, (trimethylsilylmethyl) trihydroxysilane, (triethylsilylmethyl) tri Acetoxysilane, (triethylsilylmethyl) trimethoxysilane, (triethylsilylmethyl) triethoxysilane, (triethylsilylmethyl) trihydroxysilane, (trimethylsilylethyl) triacetoxysilane, (trimethylsilylethyl) trimethoxysilane, (trimethylsilylethyl) ) Triethoxysilane, (Trimethylsilylethyl) trihydroxysilane, (Triethylsilylethyl) triacetoxysilane, (Triethyl) Riruechiru) trimethoxysilane, (triethylsilyl ethyl) triethoxysilane, (triethylsilyl ethyl) trihydroxy silane, (dimethylphenylsilyl methyl) triacetoxy silane, and (dimethylphenylsilyl methyl) silane.

化合物２の具体例としては、例えば、（トリメチルシリルメチル）メチルジアセトキシシラン、（トリメチルシリルメチル）メチルジエトキシシシラン、（トリメチルシリルメチル）メチルジヒドロキシシシラン、（トリエチルシリルメチル）メチルジアセトキシシラン、（トリエチルシリルメチル）メチルジメトキシシラン、（トリエチルシリルメチル）メチルジエトキシシラン、（トリエチルシリルメチル）メチルジヒドロキシシシラン、（トリメチルシリルエチル）メチルジアセトキシシラン、（トリメチルシリルエチル）メチルジメトキシシラン、（トリメチルシリルエチル）メチルジエトキシシラン、（トリメチルシリルエチル）メチルジヒドロキシシシラン、（トリエチルシリルエチル）メチルジアセトキシシラン、（トリエチルシリルエチル）メチルジメトキシシラン、（トリエチルシリルエチル）メチルジエトキシシラン、（トリエチルシリルエチル）メチルジヒドロキシシシラン、（ジメチルフェニルシリルメチル）メチルジアセトキシシラン、（ジメチルフェニルシリルメチル）トリメトキシシランが挙げられる。   Specific examples of the compound 2 include, for example, (trimethylsilylmethyl) methyldiacetoxysilane, (trimethylsilylmethyl) methyldiethoxysilane, (trimethylsilylmethyl) methyldihydroxysilane, (triethylsilylmethyl) methyldiacetoxysilane, (triethyl) (Silylmethyl) methyldimethoxysilane, (triethylsilylmethyl) methyldiethoxysilane, (triethylsilylmethyl) methyldihydroxysilane, (trimethylsilylethyl) methyldiacetoxysilane, (trimethylsilylethyl) methyldimethoxysilane, (trimethylsilylethyl) methyldi Ethoxysilane, (trimethylsilylethyl) methyldihydroxysilane, (triethylsilylethyl) methyldiacetoxysilane, (triethyl Silylethyl) methyldimethoxysilane, (triethylsilyl) methyl diethoxy silane, (triethylsilyl) methyl-dihydroxy silane, (dimethylphenylsilyl) methyl diacetoxy silane, and (dimethylphenylsilyl methyl) silane.

１．２．（Ｂ）成分
（Ｂ）成分は、沸点が３０〜３５０℃である溶媒である。 1.2. (B) component (B) component is a solvent whose boiling point is 30-350 degreeC.

（Ａ）成分がアシルオキシ基を有する化合物である場合（例えば、上記一般式（１）において、Ｘ１〜Ｘ３の少なくとも１つが−ＯＣ（＝Ｏ）Ｒ５である場合や、上記一般式（２）において、Ｘ４，Ｘ５の少なくとも一方が−ＯＣ（＝Ｏ）Ｒ１１である場合）には、溶媒との反応を避けるため、（Ｂ）成分として、非プロトン性溶媒を用いる。 When the component (A) is a compound having an acyloxy group (for example, in the general formula (1), at least one of X 1 to X 3 is —OC (═O) R 5 , In 2), when at least one of X 4 and X 5 is —OC (═O) R 11 ), an aprotic solvent is used as the component (B) in order to avoid reaction with the solvent.

また、（Ａ）成分がアシルオキシ基を有さない場合、（Ｂ）溶媒として、非プロトン性溶媒およびプロトン系溶媒のいずれも用いることができる。   Moreover, when (A) component does not have an acyloxy group, both an aprotic solvent and a proton-type solvent can be used as (B) solvent.

（Ｂ）成分は、下記に例示する溶媒を１種または２種以上組み合わせて使用することができる。より具体的には、（Ｂ）成分として、プロトン性溶媒および非プロトン性溶媒が挙げられる。プロトン性溶媒としては、アルコール系溶媒が挙げられる。非プロトン性溶媒としては、ケトン系溶媒、エステル系溶媒、エーテル系溶媒、アミド系溶媒または後述するその他の非プロトン性溶媒が挙げられる。   As the component (B), the solvents exemplified below can be used alone or in combination of two or more. More specifically, examples of the component (B) include a protic solvent and an aprotic solvent. Examples of the protic solvent include alcohol solvents. Examples of the aprotic solvent include ketone solvents, ester solvents, ether solvents, amide solvents, and other aprotic solvents described later.

アルコール系溶媒としては、ｎ−プロパノール、ｉ−プロパノール、ｎ−ブタノール、ｉ−ブタノール、ｓｅｃ−ブタノール、ｔｅｒｔ−ブタノール、ｎ−ペンタノール、ｉ−ペンタノール、２−メチルブタノール、ｓｅｃ−ペンタノール、ｔｅｒｔ−ペンタノール、３−メトキシブタノール、ｎ−ヘキサノール、２−メチルペンタノール、ｓｅｃ−ヘキサノール、２−エチルブタノール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、プロピレングリコールモノブチルエーテル、エチレングリコール、１，２−プロパンジオール、１，３−プロパンジオール、１，３−ブタンジオール、１，４−ブタンジオール、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノ−ｎ−ブチルエーテル、エチレングリコールモノ−ｎ−ヘキシルエーテル、エチレングリコールモノフェニルエーテル、エチレングリコールモノ−２−エチルブチルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールモノ−ｎ−ブチルエーテル、ジエチレングリコールモノ−ｎ−ヘキシルエーテル、エトキシトリグリコール、トリプロピレングリコールモノメチルエーテルなどが例示できる。   Examples of alcohol solvents include n-propanol, i-propanol, n-butanol, i-butanol, sec-butanol, tert-butanol, n-pentanol, i-pentanol, 2-methylbutanol, sec-pentanol, tert-pentanol, 3-methoxybutanol, n-hexanol, 2-methylpentanol, sec-hexanol, 2-ethylbutanol, propylene glycol monomethyl ether, propylene glycol monoethyl ether, propylene glycol monopropyl ether, propylene glycol monobutyl ether , Ethylene glycol, 1,2-propanediol, 1,3-propanediol, 1,3-butanediol, 1,4-butanediol, ethylene glycol monomethyl ether , Ethylene glycol monoethyl ether, ethylene glycol mono-n-butyl ether, ethylene glycol mono-n-hexyl ether, ethylene glycol monophenyl ether, ethylene glycol mono-2-ethylbutyl ether, diethylene glycol monomethyl ether, diethylene glycol monoethyl ether, diethylene glycol mono Examples include -n-butyl ether, diethylene glycol mono-n-hexyl ether, ethoxy triglycol, and tripropylene glycol monomethyl ether.

ケトン系溶媒としては、アセトン、メチルエチルケトン、メチル−ｎ−プロピルケトン、メチル−ｎ−ブチルケトン、ジエチルケトン、メチル−ｉ−ブチルケトン、メチル−ｎ−ペンチルケトン、エチル−ｎ−ブチルケトン、メチル−ｎ−ヘキシルケトン、ジ−ｉ−ブチルケトン、トリメチルノナノン、シクロヘキサノン、２−ヘキサノン、メチルシクロヘキサノン、２，４−ペンタンジオン、アセトニルアセトン、アセトフェノン、フェンチョンなどのほか、アセチルアセトン、２，４−ヘキサンジオン、２，４−ヘプタンジオン、３，５−ヘプタンジオン、２，４−オクタンジオン、３，５−オクタンジオン、２，４−ノナンジオン、３，５−ノナンジオン、５−メチル−２，４−ヘキサンジオン、２，２，６，６−テトラメチル−３，５−ヘプタンジオン、１，１，１，５，５，５−ヘキサフルオロ−２，４−ヘプタンジオンなどのβ−ジケトン類などが挙げられる。   Examples of ketone solvents include acetone, methyl ethyl ketone, methyl-n-propyl ketone, methyl-n-butyl ketone, diethyl ketone, methyl-i-butyl ketone, methyl-n-pentyl ketone, ethyl-n-butyl ketone, and methyl-n-hexyl. In addition to ketones, di-i-butyl ketone, trimethylnonanone, cyclohexanone, 2-hexanone, methylcyclohexanone, 2,4-pentanedione, acetonylacetone, acetophenone, fenchon, acetylacetone, 2,4-hexanedione, 2 , 4-heptanedione, 3,5-heptanedione, 2,4-octanedione, 3,5-octanedione, 2,4-nonanedione, 3,5-nonanedione, 5-methyl-2,4-hexanedione, 2,2,6,6-tetramethyl-3, - heptanedione, 1,1,1,5,5,5 beta-diketones such as hexafluoro-2,4-heptane dione and the like.

エステル系溶媒としては、ジエチルカーボネート、炭酸エチレン、炭酸プロピレン、炭酸ジエチル、酢酸メチル、酢酸エチル、γ−ブチロラクトン、γ−バレロラクトン、酢酸ｎ−プロピル、酢酸ｉ−プロピル、酢酸ｎ−ブチル、酢酸ｉ−ブチル、酢酸ｓｅｃ−ブチル、酢酸ｎ−ペンチル、酢酸ｓｅｃ−ペンチル、酢酸３−メトキシブチル、酢酸メチルペンチル、酢酸２−エチルブチル、酢酸２−エチルヘキシル、酢酸ベンジル、酢酸シクロヘキシル、酢酸メチルシクロヘキシル、酢酸ｎ−ノニル、アセト酢酸メチル、アセト酢酸エチル、酢酸エチレングリコールモノメチルエーテル、酢酸エチレングリコールモノエチルエーテル、酢酸ジエチレングリコールモノメチルエーテル、酢酸ジエチレングリコールモノエチルエーテル、酢酸ジエチレングリコールモノ−ｎ−ブチルエーテル、酢酸プロピレングリコールモノメチルエーテル、酢酸プロピレングリコールモノエチルエーテル、酢酸プロピレングリコールモノプロピルエーテル、酢酸プロピレングリコールモノブチルエーテル、酢酸ジプロピレングリコールモノメチルエーテル、酢酸ジプロピレングリコールモノエチルエーテル、ジ酢酸グリコール、酢酸メトキシトリグリコール、プロピオン酸エチル、プロピオン酸ｎ−ブチル、プロピオン酸ｉ−アミル、シュウ酸ジエチル、シュウ酸ジ−ｎ−ブチル、乳酸メチル、乳酸エチル、乳酸ｎ−ブチル、乳酸ｎ−アミル、マロン酸ジエチル、フタル酸ジメチル、フタル酸ジエチルなどが挙げられる。   Examples of ester solvents include diethyl carbonate, ethylene carbonate, propylene carbonate, diethyl carbonate, methyl acetate, ethyl acetate, γ-butyrolactone, γ-valerolactone, n-propyl acetate, i-propyl acetate, n-butyl acetate, and i-acetate. -Butyl, sec-butyl acetate, n-pentyl acetate, sec-pentyl acetate, 3-methoxybutyl acetate, methyl pentyl acetate, 2-ethylbutyl acetate, 2-ethylhexyl acetate, benzyl acetate, cyclohexyl acetate, methylcyclohexyl acetate, n-acetate -Nonyl, methyl acetoacetate, ethyl acetoacetate, ethylene glycol monomethyl ether, ethylene glycol monoethyl ether acetate, diethylene glycol monomethyl ether acetate, diethylene glycol monoethyl ether acetate, ethyl acetate Glycol mono-n-butyl ether, propylene glycol monomethyl ether acetate, propylene glycol monoethyl ether acetate, propylene glycol monopropyl ether acetate, propylene glycol monobutyl ether acetate, dipropylene glycol monomethyl ether acetate, dipropylene glycol monoethyl ether acetate, dipropylene Glycol acetate, methoxytriglycol acetate, ethyl propionate, n-butyl propionate, i-amyl propionate, diethyl oxalate, di-n-butyl oxalate, methyl lactate, ethyl lactate, n-butyl lactate, n-lactate Examples include amyl, diethyl malonate, dimethyl phthalate, and diethyl phthalate.

エーテル系溶媒としては、エチルエーテル、ｉ−プロピルエーテル、ｎ−ブチルエーテル、ｎ−ヘキシルエーテル、２−エチルヘキシルエーテル、エチレンオキシド、１，２−プロピレンオキシド、ジオキソラン、４−メチルジオキソラン、ジオキサン、ジメチルジオキサン、エチレングリコールジエチルエーテル、エチレングリコールジブチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールジ−ｎ−ブチルエーテル、テトラエチレングリコールジ−ｎ−ブチルエーテル、テトラヒドロフラン、２−メチルテトラヒドロフラン、プロピレングリコールジメチルエーテル、プロピレングリコールジエチルエーテル、プロピレングリコールジプロピルエーテルなどが挙げられる。   As ether solvents, ethyl ether, i-propyl ether, n-butyl ether, n-hexyl ether, 2-ethylhexyl ether, ethylene oxide, 1,2-propylene oxide, dioxolane, 4-methyldioxolane, dioxane, dimethyldioxane, ethylene Glycol diethyl ether, ethylene glycol dibutyl ether, diethylene glycol diethyl ether, diethylene glycol di-n-butyl ether, tetraethylene glycol di-n-butyl ether, tetrahydrofuran, 2-methyltetrahydrofuran, propylene glycol dimethyl ether, propylene glycol diethyl ether, propylene glycol dipropyl ether Etc.

アミド系溶媒としては、アセトアミド、Ｎ−メチルアセトアミド、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ−エチルアセトアミド、Ｎ，Ｎ−ジエチルアセトアミド、Ｎ−メチルプロピオンアミド、Ｎ−メチルピロリドン、Ｎ−ホルミルモルホリン、Ｎ−ホルミルピペリジン、Ｎ−ホルミルピロリジン、Ｎ−アセチルモルホリン、Ｎ−アセチルピペリジン、Ｎ−アセチルピロリジンなどが挙げられる。   Examples of amide solvents include acetamide, N-methylacetamide, N, N-dimethylacetamide, N-ethylacetamide, N, N-diethylacetamide, N-methylpropionamide, N-methylpyrrolidone, N-formylmorpholine, N- Examples include formylpiperidine, N-formylpyrrolidine, N-acetylmorpholine, N-acetylpiperidine, N-acetylpyrrolidine and the like.

他の非プロトン性溶媒としては、脂肪族炭化水素系溶媒（例えば、ｎ−ペンタン、ｉ−ペンタン、ｎ−ヘキサン、ｉ−ヘキサン、ｎ−ヘプタン、ｉ−ヘプタン、２，２，４−トリメチルペンタン、ｎ−オクタン、ｉ−オクタン、シクロヘキサン、メチルシクロヘキサン）、芳香族炭化水素系溶媒（例えば、ベンゼン、トルエン、メシチレン、キシレン、エチルベンゼン、トリメチルベンゼン、メチルエチルベンゼン、ｎ−プロピルベンセン、ｉ−プロピルベンセン、ジエチルベンゼン、ｉ−ブチルベンゼン、トリエチルベンゼン、ジ−ｉ−プロピルベンセン、ｎ−アミルナフタレン、トリメチルベンゼン）、含硫黄系溶媒（例えば、硫化ジメチル、硫化ジエチル、チオフェン、テトラヒドロチオフェン、ジメチルスルホキシド、スルホラン、１，３−プロパンスルトン）、アセトニトリル、ジメチルスルホキシド、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラエチルスルファミド、ヘキサメチルリン酸トリアミド、Ｎ−メチルモルホロン、Ｎ−メチルピロール、Ｎ−エチルピロール、Ｎ−メチル−３−ピロリン、Ｎ−メチルピペリジン、Ｎ−エチルピペリジン、Ｎ，Ｎ−ジメチルピペラジン、Ｎ−メチルイミダゾール、Ｎ−メチル−４−ピペリドン、Ｎ−メチル−２−ピペリドン、Ｎ−メチル−２−ピロリドン、１，３−ジメチル−２−イミダゾリジノン、１，３−ジメチルテトラヒドロ−２（１Ｈ）−ピリミジノンなどが挙げられる。   Other aprotic solvents include aliphatic hydrocarbon solvents such as n-pentane, i-pentane, n-hexane, i-hexane, n-heptane, i-heptane, 2,2,4-trimethylpentane. , N-octane, i-octane, cyclohexane, methylcyclohexane), aromatic hydrocarbon solvents (for example, benzene, toluene, mesitylene, xylene, ethylbenzene, trimethylbenzene, methylethylbenzene, n-propyl benzene, i-propyl benzene, Diethylbenzene, i-butylbenzene, triethylbenzene, di-i-propylbenzene, n-amylnaphthalene, trimethylbenzene), sulfur-containing solvents (eg, dimethyl sulfide, diethyl sulfide, thiophene, tetrahydrothiophene, dimethyl sulfoxide, sulfolane, , 3-propane sultone), acetonitrile, dimethyl sulfoxide, N, N, N ′, N′-tetraethylsulfamide, hexamethylphosphoric triamide, N-methylmorpholone, N-methylpyrrole, N-ethylpyrrole, N -Methyl-3-pyrroline, N-methylpiperidine, N-ethylpiperidine, N, N-dimethylpiperazine, N-methylimidazole, N-methyl-4-piperidone, N-methyl-2-piperidone, N-methyl-2 -Pyrrolidone, 1,3-dimethyl-2-imidazolidinone, 1,3-dimethyltetrahydro-2 (1H) -pyrimidinone and the like.

非プロトン系溶媒の中では、酢酸ブチル、ジエチルケトン、シクロヘキサノンなどのケトン系溶剤およびメシチレンが好ましく、アルコール系溶剤としては、プロピレングリコールモノプロピルエーテルなどが好ましい。   Among the aprotic solvents, ketone solvents such as butyl acetate, diethyl ketone and cyclohexanone and mesitylene are preferable, and propylene glycol monopropyl ether and the like are preferable as the alcohol solvent.

前記表面疎水化用組成物における（Ｂ）成分の含有量は、３０〜９９．９９質量％であることが好ましく、４０〜９９．９５質量％であることがより好ましく、５０〜９９．９質量％であることがさらに好ましい。前記表面疎水化用組成物における（Ｂ）成分の含有量が３０質量％未満であると、均一な塗布を行なうことが難しく、一方、（Ｂ）成分の含有量が９９．９９質量％を超えると、スピンコーティング後に膜上に組成物が残りにくくなる。   The content of the component (B) in the surface hydrophobizing composition is preferably 30 to 99.99% by mass, more preferably 40 to 99.95% by mass, and 50 to 99.9% by mass. % Is more preferable. When the content of the component (B) in the surface hydrophobizing composition is less than 30% by mass, it is difficult to perform uniform coating, while the content of the component (B) exceeds 99.99% by mass. Then, the composition hardly remains on the film after spin coating.

２．第２実施形態（表面疎水化方法）
２．１．表面疎水化方法
本発明の第２実施形態に係る表面疎水化方法は、上記第１実施形態に係る表面疎水化用組成物を層の表面に接触させた状態で、該層を加熱する工程を含む。 2. Second embodiment (surface hydrophobization method)
2.1. Surface hydrophobization method The surface hydrophobization method according to the second embodiment of the present invention comprises a step of heating the layer in a state where the surface hydrophobizing composition according to the first embodiment is in contact with the surface of the layer. Including.

ここで、前記加熱は１００℃以上３００℃未満の温度範囲で行なうことが好ましい。加熱の温度範囲が１００℃未満であると、十分な脱水効果が得られないことがあり、一方、加熱処理の温度範囲が３００℃以上であると、層内部でシラノール基同士の縮合が起こり、前記表面疎水化用組成物中の（Ａ）成分と反応可能なシラノール基が減少するため、疎水性膜が十分に形成されないことがある。   Here, the heating is preferably performed in a temperature range of 100 ° C. or more and less than 300 ° C. If the heating temperature range is less than 100 ° C, a sufficient dehydration effect may not be obtained. On the other hand, if the heating temperature range is 300 ° C or more, condensation of silanol groups occurs inside the layer, Since silanol groups capable of reacting with the component (A) in the surface hydrophobizing composition are reduced, the hydrophobic film may not be sufficiently formed.

また、本実施形態に係る表面疎水化方法を施す層の表面は、エッチングおよび／またはアッシングにより得られたものであってもよい。さらに、前記層は例えば絶縁層であることができ、シリカ系膜であることが好ましい。   Further, the surface of the layer subjected to the surface hydrophobizing method according to the present embodiment may be obtained by etching and / or ashing. Furthermore, the layer can be an insulating layer, for example, and is preferably a silica-based film.

前記層がシリカ系膜である場合、ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも１種の元素を構成元素として含むことができる。この場合、前記層の表面にシラノール基が存在することがある。この場合において、前記表面疎水化用組成物を前記層の表面に接触させることにより、前記表面疎水化用組成物中の（Ａ）成分がダメージ部位に浸透してシラノールと反応することにより、層の表面および内部をより効果的に疎水化することができる。なお、層を加熱する工程については後述する。   When the layer is a silica-based film, it can contain a silicon atom and at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element. In this case, silanol groups may be present on the surface of the layer. In this case, by bringing the surface hydrophobizing composition into contact with the surface of the layer, the component (A) in the surface hydrophobizing composition penetrates into the damaged site and reacts with silanol, The surface and the inside of can be hydrophobized more effectively. In addition, the process of heating a layer is mentioned later.

２．２．表面疎水化方法の対象となる層
前記表面疎水化方法の対象となる層としては、例えばケイ素原子を主構成元素とする層が挙げられる。ケイ素原子を主構成要素とする層は、半導体装置や液晶表示装置、有機ＥＬ装置などの電子デバイスに広く用いられている。また、ケイ素原子を主構成元素とする層は電子産業のみならず、例えば、自動車産業、光学産業、バイオ産業等の分野で使用されている。 2.2. Layer that is the target of the surface hydrophobizing method Examples of the layer that is the target of the surface hydrophobizing method include a layer containing silicon atoms as a main constituent element. Layers mainly composed of silicon atoms are widely used in electronic devices such as semiconductor devices, liquid crystal display devices, and organic EL devices. In addition, layers containing silicon atoms as main constituent elements are used not only in the electronics industry but also in fields such as the automobile industry, the optical industry, and the bio industry.

例えば、半導体装置の絶縁層として用いられるケイ素原子を主構成元素とする層は、ケイ素原子のほかに、酸素原子、窒素原子、炭素原子、水素原子、フッ素原子、ホウ素原子、リン原子等を構成元素として含むことができ、このような層としては、より具体的には、例えば、酸化シリコン、酸化窒化シリコン、窒化シリコン、炭化シリコン、および後述する絶縁層が例示できる。これらの層は、半導体装置用層間絶縁層、半導体装置の表面コート膜などの保護層、多層レジストを用いた半導体作製工程の中間層、多層配線基板の層間絶縁層、液晶表示装置用の保護層や絶縁層などの用途に有用である。   For example, a layer containing silicon atoms as the main constituent element used as an insulating layer in semiconductor devices comprises oxygen atoms, nitrogen atoms, carbon atoms, hydrogen atoms, fluorine atoms, boron atoms, phosphorus atoms, etc. in addition to silicon atoms. More specifically, examples of such a layer include silicon oxide, silicon oxynitride, silicon nitride, silicon carbide, and an insulating layer described later. These layers are an interlayer insulating layer for semiconductor devices, a protective layer such as a surface coat film of a semiconductor device, an intermediate layer of a semiconductor manufacturing process using a multilayer resist, an interlayer insulating layer of a multilayer wiring board, and a protective layer for a liquid crystal display device It is useful for applications such as insulating layers.

ケイ素原子を主構成要素とする層の製造方法は特に限定されないが、代表的なものとして、ＣＶＤ法（例えば、プラズマＣＶＤ法）およびＳＯＧ法（Spin on Glass）が挙げられる。なかでも、ＳＯＧ法により製造される絶縁層は、より微細化された半導体装置の層間絶縁層として用いられるようになってきている。この絶縁層は例えば、ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも１種の元素を構成元素として含むことができる。特に、本実施形態に係る表面疎水化方法を、ケイ素原子、酸素原子、炭素原子、および水素原子を主成分とするＬｏｗ−ｋ膜に施すことにより、誘電率の上昇を防止でき、かつ、膜の脱ガス特性および電気的特性を維持することができる。   A method for producing a layer containing silicon atoms as a main component is not particularly limited, but representative examples include a CVD method (for example, plasma CVD method) and an SOG method (Spin on Glass). In particular, an insulating layer manufactured by the SOG method has been used as an interlayer insulating layer of a more miniaturized semiconductor device. This insulating layer contains, for example, a silicon atom and can contain at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element. In particular, by applying the surface hydrophobizing method according to the present embodiment to a low-k film containing silicon atoms, oxygen atoms, carbon atoms, and hydrogen atoms as main components, an increase in dielectric constant can be prevented, and the film It is possible to maintain the degassing characteristics and electrical characteristics.

２．３．表面疎水化方法の具体例
次に、本実施形態に係る表面疎水化方法について、図１〜図５を参照して具体的に説明する。図１は、本実施形態に係る表面疎水化方法を用いて製造された半導体装置を模式的に示す図であり、図２〜図５は、図１に示す半導体装置の一製造工程（本実施の形態に係る表面疎水化方法）を模式的に示す断面図である。 2.3. Specific Example of Surface Hydrophobizing Method Next, the surface hydrophobizing method according to this embodiment will be specifically described with reference to FIGS. FIG. 1 is a view schematically showing a semiconductor device manufactured by using the surface hydrophobizing method according to the present embodiment, and FIGS. 2 to 5 show one manufacturing process (this embodiment) of the semiconductor device shown in FIG. It is sectional drawing which shows typically the surface hydrophobization method which concerns on this form.

本実施形態に係る表面疎水化方法が施される層は、耐吸湿性に優れ、かつ低い比誘電率を示すことから、ＬＳＩ、システムＬＳＩ、ＤＲＡＭ、ＳＤＲＡＭ、ＲＤＲＡＭ、Ｄ−ＲＤＲＡＭなどの半導体装置用層間絶縁層、半導体装置の表面コート膜などの保護層、多層レジストを用いた半導体作製工程の中間層、多層配線基板の層間絶縁層、液晶表示装置用の保護層や絶縁層などの用途に有用である。   The layer subjected to the surface hydrophobization method according to the present embodiment is excellent in moisture absorption resistance and exhibits a low relative dielectric constant. Therefore, semiconductor devices such as LSI, system LSI, DRAM, SDRAM, RDRAM, and D-RDRAM are used. Interlayer insulation layers for semiconductors, protective layers such as surface coating films for semiconductor devices, intermediate layers for semiconductor fabrication processes using multilayer resists, interlayer insulation layers for multilayer wiring boards, protective layers and insulation layers for liquid crystal display devices Useful.

なお、ここでは半導体装置に含まれる絶縁層について、本実施形態に係る表面疎水化方法を施す場合について説明するが、本実施形態に係る表面疎水化方法を施す層は半導体装置の絶縁層に限定されるわけではなく、半導体装置以外のデバイスに含まれる層にも同様に適用することができる。   Here, the case where the surface hydrophobizing method according to the present embodiment is applied to the insulating layer included in the semiconductor device will be described, but the layer subjected to the surface hydrophobizing method according to the present embodiment is limited to the insulating layer of the semiconductor device. However, the present invention can be similarly applied to layers included in devices other than semiconductor devices.

図１に示す半導体装置は、基板（半導体基板）１０の上方に配置された絶縁層２０を含む。この絶縁層２０には凹部２２が設けられ、凹部２２の内壁２２ａには疎水性膜２４が形成されている。この疎水性膜２４は、上述の本実施形態に係る表面疎水化方法にしたがって、（Ａ）成分および（Ｂ）成分を含む表面疎水化用組成物を凹部２２の内壁２２ａに接触させて得られる。絶縁層２０はシリカ系膜であり、換言すれば、ケイ素原子および酸素原子を構成元素として含む層である。   The semiconductor device shown in FIG. 1 includes an insulating layer 20 disposed above a substrate (semiconductor substrate) 10. The insulating layer 20 is provided with a recess 22, and a hydrophobic film 24 is formed on the inner wall 22 a of the recess 22. The hydrophobic membrane 24 is obtained by bringing the surface hydrophobizing composition containing the component (A) and the component (B) into contact with the inner wall 22a of the recess 22 in accordance with the surface hydrophobizing method according to the present embodiment described above. . The insulating layer 20 is a silica-based film, in other words, a layer containing silicon atoms and oxygen atoms as constituent elements.

図１に示す半導体装置は以下の工程により製造することができる。まず、基板１０の上方に絶縁層２０を形成する（図２参照）。絶縁層２０の形成方法は、上述の方法を用いることができる。   The semiconductor device shown in FIG. 1 can be manufactured by the following steps. First, the insulating layer 20 is formed above the substrate 10 (see FIG. 2). As a method for forming the insulating layer 20, the above-described method can be used.

次に、公知のフォトリソグラフィ法により、所定のパターンのレジスト層Ｒ１を絶縁層２０上に形成した後、このレジスト層Ｒ１をマスクとして、絶縁層２０をエッチングする（図３参照）。エッチングとしては、公知の方法（ＲＩＥ（反応性イオンエッチング）などのドライエッチングまたはウエットエッチング）を用いることができる。この際、凹部２２の内壁２２ａはエッチングにより表面にダメージが生じる。より具体的には、エッチング時に使用されるエッチャントにより、凹部２２の内壁２２ａの表面がダメージを受けて、絶縁層２０の表面にシラノール基(−ＳｉＯＨ)が形成される。特に、反応性イオンエッチングを行なう場合、エッチャントとして使用される反応性イオンによって、凹部２２の内壁２２ａの表面にシラノール基が形成されやすい。   Next, after a resist layer R1 having a predetermined pattern is formed on the insulating layer 20 by a known photolithography method, the insulating layer 20 is etched using the resist layer R1 as a mask (see FIG. 3). As the etching, a known method (dry etching or wet etching such as RIE (reactive ion etching)) can be used. At this time, the inner wall 22a of the recess 22 is damaged on the surface by etching. More specifically, the surface of the inner wall 22a of the recess 22 is damaged by the etchant used during etching, and silanol groups (—SiOH) are formed on the surface of the insulating layer 20. In particular, when reactive ion etching is performed, silanol groups are easily formed on the surface of the inner wall 22a of the recess 22 by the reactive ions used as the etchant.

次いで、アッシングによりレジスト層Ｒ１を除去する（図４参照）。アッシング方法としては例えば、酸素プラズマを用いたプラズマアッシング、オゾンを用いたオゾンアッシング、ウエットアッシングが使用可能である。このアッシング工程によっても、凹部２２の内壁２２ａの表面がダメージを受けて、この表面にシラノール基が形成される。   Next, the resist layer R1 is removed by ashing (see FIG. 4). As the ashing method, for example, plasma ashing using oxygen plasma, ozone ashing using ozone, or wet ashing can be used. Also by this ashing process, the surface of the inner wall 22a of the recess 22 is damaged, and silanol groups are formed on this surface.

次いで、上述の第１実施形態に係る表面疎水化用組成物を層の表面に接触させた状態で、該層を加熱する工程を行なうことにより、凹部２２の内壁２２ａに疎水性膜２４が形成される（図５参照）。   Next, a step of heating the layer with the surface hydrophobizing composition according to the first embodiment described above in contact with the surface of the layer forms a hydrophobic film 24 on the inner wall 22a of the recess 22. (See FIG. 5).

より具体的には、まず、前記表面疎水化用組成物を絶縁層２０に接触させて、凹部２２の内壁２２ａの表面に形成されたシラノール基と、前記表面疎水化用組成物中の（Ａ）成分とを反応させることにより、シラノール基の水酸基（−ＯＨ）が疎水性基で置換される。以上により、疎水性膜２４が形成される。この疎水性膜２４が形成されることにより、凹部２２の内壁２２ａの表面が疎水化される。   More specifically, first, the surface hydrophobizing composition is brought into contact with the insulating layer 20 to form silanol groups formed on the surface of the inner wall 22a of the recess 22 and (A in the surface hydrophobizing composition). ) By reacting with the component, the hydroxyl group (—OH) of the silanol group is substituted with a hydrophobic group. Thus, the hydrophobic film 24 is formed. By forming this hydrophobic film 24, the surface of the inner wall 22a of the recess 22 is hydrophobized.

前記表面疎水化用組成物を表面に接触させる方法としては特に限定されないが、例えば、スピンコートによる塗布、スプレーによる噴霧、気化による蒸着、ディッピングが挙げられる。   The method for bringing the surface hydrophobizing composition into contact with the surface is not particularly limited, and examples thereof include spin coating, spraying, vapor deposition, and dipping.

さらに、凹部２２に導電層２６が形成されることにより、図１に示す半導体装置が得られる。   Further, by forming the conductive layer 26 in the recess 22, the semiconductor device shown in FIG. 1 is obtained.

図５に示す工程において疎水性膜２４が形成されることにより、凹部２２の内壁２２ａの表面から水分が絶縁層２０に吸収されるのを防止することができる。これにより、絶縁層２０中の水分の増加を防止することができるため、半導体装置の信頼性を維持することができる。特に、絶縁層２０が絶縁層である場合、絶縁層２０中の水分が増加すると誘電率が上昇するため、低誘電膜としての機能を発揮しえなくなることがある。これに対して、疎水性膜２４が形成されることにより、絶縁層２０中の水分の増加を防止することができるため、低誘電膜としての機能を維持することができる。   By forming the hydrophobic film 24 in the process shown in FIG. 5, it is possible to prevent moisture from being absorbed into the insulating layer 20 from the surface of the inner wall 22 a of the recess 22. Thereby, since the increase in the moisture in the insulating layer 20 can be prevented, the reliability of the semiconductor device can be maintained. In particular, when the insulating layer 20 is an insulating layer, the dielectric constant increases when the moisture in the insulating layer 20 increases, so that the function as a low dielectric film may not be exhibited. On the other hand, the formation of the hydrophobic film 24 can prevent the moisture in the insulating layer 20 from increasing, so that the function as a low dielectric film can be maintained.

ここで、疎水性膜２４を形成する際に、上記第１および第２の表面疎水化用組成物を前記表面に接触させた後、絶縁層２０を加熱する工程をさらに含むことができる。この工程によれば、（Ａ）成分と、凹部２２の内壁２２ａの表面のシラノール基との反応をさらに促進させることができるため、疎水成膜２４をより容易に形成することができる。この場合、前記加熱する工程は、１〜３段階の温度で加熱する工程を含むことができる。   Here, when forming the hydrophobic film | membrane 24, after making the said 1st and 2nd surface hydrophobizing composition contact the said surface, the process of heating the insulating layer 20 can be further included. According to this step, since the reaction between the component (A) and the silanol group on the surface of the inner wall 22a of the recess 22 can be further promoted, the hydrophobic film 24 can be formed more easily. In this case, the heating step may include a step of heating at a temperature of 1 to 3 steps.

加熱工程が１段階の場合、例えば、１５０〜３５０℃にて１５分間以内の加熱を行なうことができる。   When the heating process is one stage, for example, the heating can be performed at 150 to 350 ° C. within 15 minutes.

加熱工程が２段階である場合、前記加熱する工程は、第１の温度で前記層（絶縁層２０）を加熱する工程と、第１の温度よりも高い第２の温度で前記層を加熱する工程とを含むことができる。例えば、１段階目の加熱反応を第１の温度（５０〜２５０℃のいずれかの温度）にて５分間以内の加熱を行ない、２段階目の加熱反応を第２の温度（１５０〜３５０℃のいずれかの温度）にて１０分間以内の加熱を行なうことができる。   When the heating process is in two stages, the heating process includes heating the layer (insulating layer 20) at a first temperature and heating the layer at a second temperature higher than the first temperature. Process. For example, the heating reaction at the first stage is performed at the first temperature (any temperature of 50 to 250 ° C.) for 5 minutes or less, and the heating reaction at the second stage is performed at the second temperature (150 to 350 ° C.). The heating can be performed within 10 minutes at any one of the above temperatures.

加熱工程が３段階である場合、前記加熱する工程は、第１の温度で前記層（絶縁層２０）を加熱する工程と、第１の温度よりも高い第２の温度で前記層を加熱する工程と、第２の温度よりも高い第３の温度で前記層を加熱する工程とを含むことができる。例えば、１段階目の加熱反応を第１の温度（５０〜２５０℃のいずれかの温度）にて５分間以内の加熱を行ない、２段階目の加熱反応を第２の温度（１５０〜３００℃のいずれかの温度）にて５分間以内の加熱を行ない、３段階目の加熱反応を第３の温度（２５０〜３５０℃のいずれかの温度）にて５分間以内の加熱を行なうことができる。   When the heating process is in three stages, the heating process includes heating the layer (insulating layer 20) at a first temperature and heating the layer at a second temperature higher than the first temperature. And a step of heating the layer at a third temperature higher than the second temperature. For example, the heating reaction at the first stage is performed at the first temperature (any temperature of 50 to 250 ° C.) for 5 minutes or less, and the heating reaction at the second stage is performed at the second temperature (150 to 300 ° C.). The heating reaction in the third stage can be performed at the third temperature (any temperature of 250 to 350 ° C.) for 5 minutes or less. .

本実施形態に係る表面疎水化方法においては、上記１〜３段階の加熱工程を行なうことが好ましい。１段階の加熱工程では、（Ａ）成分とシラノール基との反応と、未反応の（Ａ）成分の蒸発（あるいは分解）とが同時に起こる温度に設定するのがより好ましい。一方、２段階の加熱工程では、１段階目の加熱工程で（Ａ）成分とシラノール基との反応、２段階目の加熱工程で未反応の（Ａ）成分の蒸発（あるいは分解）が起こる温度に設定するのがより好ましい。一方、３段階の加熱工程では、１段階目の加熱工程で（Ａ）成分とシラノール基との反応、２段階目の加熱工程では、（Ａ）成分とシラノール基との反応、ならびに、（Ａ）成分とシラノール基との反応生成物と、シラノール基との反応、３段階目の加熱工程では、未反応の（Ａ）成分の蒸発（あるいは分解）が起こる温度に設定するのがより好ましい。以上のように加熱工程を設定することにより、層の表面および内部をより効果的に疎水化することができる。本実施形態においては、上記３段階の加熱工程を行なうことがより好ましい。   In the surface hydrophobization method according to the present embodiment, it is preferable to perform the above-described 1 to 3 heating steps. In the one-step heating process, it is more preferable to set the temperature so that the reaction between the component (A) and the silanol group and the evaporation (or decomposition) of the unreacted component (A) occur simultaneously. On the other hand, in the two-stage heating process, the temperature at which the reaction between the component (A) and the silanol group occurs in the first-stage heating process and the evaporation (or decomposition) of the unreacted component (A) occurs in the second-stage heating process. It is more preferable to set to. On the other hand, in the three-stage heating process, the reaction between the component (A) and the silanol group in the first-stage heating process, and in the second stage heating process, the reaction between the component (A) and the silanol group, and (A It is more preferable to set the temperature at which evaporation (or decomposition) of the unreacted component (A) occurs in the third step of the reaction between the reaction product of the component and the silanol group and the silanol group. By setting the heating step as described above, the surface and the inside of the layer can be more effectively hydrophobized. In the present embodiment, it is more preferable to perform the three-step heating process.

加熱方法としては、ホットプレート、オーブン、ファーネスなどを使用することができ、加熱雰囲気としては、大気下、窒素雰囲気、アルゴン雰囲気、真空下、酸素濃度をコントロールした減圧下などで行なうことができるが、特に窒素雰囲気が好ましい。   As a heating method, a hot plate, an oven, a furnace, or the like can be used. As a heating atmosphere, it can be performed in the air, a nitrogen atmosphere, an argon atmosphere, a vacuum, a reduced pressure with a controlled oxygen concentration, or the like. In particular, a nitrogen atmosphere is preferable.

なお、ここでは、絶縁層２０の表面がエッチングおよびアッシングの両方に曝された場合について説明したが、エッチングおよびアッシングのいずれか一方に曝された表面についても、本実施形態に係る表面疎水化方法を適用できるのはいうまでもない。また、エッチングやアッシング以外の工程であっても、何らかの工程（例えばプラズマを用いた加工プロセス）によって、絶縁層の表面が化学的および物理的ダメージを受けた場合に、本実施形態に係る表面疎水化方法によって、前記表面疎水化用組成物を該表面に適用することができる。   Although the case where the surface of the insulating layer 20 is exposed to both etching and ashing has been described here, the surface hydrophobization method according to the present embodiment is also applied to the surface exposed to either etching or ashing. It goes without saying that can be applied. Further, even in a process other than etching or ashing, when the surface of the insulating layer is chemically and physically damaged by some process (for example, processing process using plasma), the surface hydrophobicity according to the present embodiment The composition for hydrophobizing a surface can be applied to the surface by a method for forming a surface.

上記のプラズマを用いた加工プロセスとしては、特に限定されるわけではないが、例えばプラズマエッチング、プラズマアッシング、プラズマＣＶＤ法、プラズマドーピング、プラズマを用いた表面処理、プラズマアニール、プラズマ酸化等が挙げられる。本実施形態に係る表面疎水化方法によれば、このような処理によりダメージを受けた表面を疎水化することができる。   The processing process using the plasma is not particularly limited, and examples thereof include plasma etching, plasma ashing, plasma CVD, plasma doping, surface treatment using plasma, plasma annealing, and plasma oxidation. . According to the surface hydrophobizing method according to the present embodiment, the surface damaged by such treatment can be hydrophobized.

本実施形態に係る表面疎水化方法によれば、（Ａ）成分および（Ｂ）成分を含む表面疎水化用組成物を絶縁層２０（凹部２２の内壁２２ａ）の表面に接触させて、絶縁層２０を加熱する工程を含むことにより、（Ａ）成分が凹部２２の内壁２２ａの表面近傍においてシラノール基が存在する部位に速やかに浸透し、シラノール基と速やかに反応して、シラノール基を疎水性基で置換することができる。これにより、絶縁層２０の表面を確実に疎水化することができる。   According to the surface hydrophobizing method according to the present embodiment, the surface hydrophobizing composition containing the component (A) and the component (B) is brought into contact with the surface of the insulating layer 20 (the inner wall 22a of the recess 22), thereby By including the step of heating 20, the component (A) quickly penetrates into the site where the silanol group exists in the vicinity of the surface of the inner wall 22a of the recess 22 and reacts quickly with the silanol group to make the silanol group hydrophobic. It can be substituted with a group. Thereby, the surface of the insulating layer 20 can be reliably hydrophobized.

なお、（Ａ）成分は、（Ａ）成分が絶縁層２０の表面に接触する前に蒸発せず、あるいは接触した後でも反応する前に蒸発するということがない。また、絶縁層２０から除去することも容易である。   The component (A) does not evaporate before the component (A) contacts the surface of the insulating layer 20, or does not evaporate before reacting even after contacting. It is also easy to remove from the insulating layer 20.

３．第３実施形態（半導体装置）
次に、上記第２実施形態に係る表面疎水化方法を適用した、本発明の第３実施形態に係る半導体装置の一具体例について説明する。 3. Third Embodiment (Semiconductor Device)
Next, a specific example of the semiconductor device according to the third embodiment of the present invention to which the surface hydrophobizing method according to the second embodiment is applied will be described.

３．１．第１の具体例の半導体装置
図６は、本実施形態に係る半導体装置の第１の具体例に係る配線構造体１００を模式的に示す断面図である。この配線構造体１００は半導体装置の配線層およびビア層として機能する。 3.1. Semiconductor Device of First Specific Example FIG. 6 is a cross-sectional view schematically showing a wiring structure 100 according to a first specific example of the semiconductor device according to the present embodiment. The wiring structure 100 functions as a wiring layer and a via layer of the semiconductor device.

より具体的には、この配線構造体１００は、デュアルダマシン法によって形成された導電層９０を有する。より具体的には、この導電層９０は、ビア層９２と、ビア層９２の上に連続して設けられた配線層９４とを含む。ビア層９２は、絶縁層（第１の絶縁層）１２０に設けられた第１の凹部７２に埋め込まれており、配線層９４は、有機系絶縁層（第２の絶縁層）２２０に設けられた第２の凹部７４に埋め込まれている。なお、この配線層９４の設置位置は特に限定されず、第１層目の配線層または第２層目以上の配線層であってもよい。また、ここでは、上記第２実施形態に係る表面疎水化方法が、ダマシン法によって形成される配線構造体中の絶縁層の形成に適用される例について示したが、上記第２実施形態に係る表面疎水化方法は、ダマシン法によって形成される配線構造体の製造方法にのみ適用されるわけではなく、半導体装置中のあらゆる層の製造方法に適用可能である。   More specifically, the wiring structure 100 includes a conductive layer 90 formed by a dual damascene method. More specifically, the conductive layer 90 includes a via layer 92 and a wiring layer 94 provided continuously on the via layer 92. The via layer 92 is embedded in the first recess 72 provided in the insulating layer (first insulating layer) 120, and the wiring layer 94 is provided in the organic insulating layer (second insulating layer) 220. Embedded in the second recess 74. The installation position of the wiring layer 94 is not particularly limited, and may be a first wiring layer or a second or higher wiring layer. In addition, here, an example in which the surface hydrophobizing method according to the second embodiment is applied to the formation of an insulating layer in a wiring structure formed by a damascene method has been described, but according to the second embodiment. The surface hydrophobizing method is not only applied to the manufacturing method of the wiring structure formed by the damascene method, but can be applied to the manufacturing method of every layer in the semiconductor device.

図６に示す半導体装置において、配線構造体１００は、半導体基板１１０の上方に配置され、第１の凹部７２に設けられたビア層９２と、ビア層９２の上に配置され、かつ第２の凹部７４に設けられた配線層９４とを含む。第１の凹部７２は、基板１０の上方に配置された絶縁層（第１の絶縁層）１２０に設けられている。また、第２の凹部７４は、第１の絶縁層１２０の上方に配置された絶縁層（第２の絶縁層）２２０に設けられている。第１の凹部７２の内壁７２ａには疎水性膜１２４が形成されている。この疎水性膜１２４は、上記第２実施形態に係る表面疎水化方法にしたがって、上記第１実施形態に係る表面疎水化用組成物を第１の凹部７２の内壁７２ａに接触させる工程、および第１の絶縁層１２０を加熱する工程により得ることができる。   In the semiconductor device shown in FIG. 6, the wiring structure 100 is disposed above the semiconductor substrate 110, disposed on the via layer 92 provided in the first recess 72, disposed on the via layer 92, and second And a wiring layer 94 provided in the recess 74. The first recess 72 is provided in an insulating layer (first insulating layer) 120 disposed above the substrate 10. The second recess 74 is provided in an insulating layer (second insulating layer) 220 disposed above the first insulating layer 120. A hydrophobic film 124 is formed on the inner wall 72 a of the first recess 72. The hydrophobic membrane 124 is formed by contacting the surface hydrophobizing composition according to the first embodiment with the inner wall 72a of the first recess 72 according to the surface hydrophobizing method according to the second embodiment, It can be obtained by a process of heating one insulating layer 120.

第１の絶縁層１２０は例えば、ＭＳＱ（methylsilsesquioxane）絶縁層であり、第２絶縁層２２０は例えば、有機系絶縁層である。半導体基板１１０の材質は特に限定されないが、例えばシリコン基板、サファイア基板、ＧａＡｓなどの化合物半導体基板である。第１の絶縁層１２０の上には、キャップ層４０を介して第２の絶縁層２２０が積層されている。また、半導体基板１１０上には拡散防止層８２が設けられている。また、第１の凹部７２の底面において、拡散防止層８２と導電層９０とが接している。なお、図１に示すように、第１の凹部７２および第２の凹部７４の内壁はバリア層８０で覆われていてもよい。すなわち、この場合、第１の絶縁層１２０とビア層９２は、疎水性膜１２４およびバリア層８０を介して隣り合っている。また、第２の絶縁層２２０と配線層９４はバリア層８０を介して隣り合っている。第２の絶縁層２２０の上にキャップ層４２を設けることができる。   The first insulating layer 120 is, for example, an MSQ (methylsilsesquioxane) insulating layer, and the second insulating layer 220 is, for example, an organic insulating layer. The material of the semiconductor substrate 110 is not particularly limited, but is a compound semiconductor substrate such as a silicon substrate, a sapphire substrate, or GaAs. A second insulating layer 220 is laminated on the first insulating layer 120 with a cap layer 40 interposed therebetween. A diffusion prevention layer 82 is provided on the semiconductor substrate 110. Further, the diffusion prevention layer 82 and the conductive layer 90 are in contact with each other at the bottom surface of the first recess 72. As shown in FIG. 1, the inner walls of the first recess 72 and the second recess 74 may be covered with a barrier layer 80. That is, in this case, the first insulating layer 120 and the via layer 92 are adjacent to each other via the hydrophobic film 124 and the barrier layer 80. The second insulating layer 220 and the wiring layer 94 are adjacent to each other through the barrier layer 80. A cap layer 42 can be provided on the second insulating layer 220.

第１の絶縁層１２０に用いられるＭＳＱ絶縁層としては、例えば、ケイ素原子、酸素原子、炭素原子を構成元素とするＳＯＧ膜が挙げられる。   Examples of the MSQ insulating layer used for the first insulating layer 120 include an SOG film having silicon atoms, oxygen atoms, and carbon atoms as constituent elements.

第２の絶縁層２２０に用いられる有機系絶縁層としては、例えば、ポリアリーレン、ポリアリーレンエーテル、ポリイミド、ポリベンゾオキサゾール、ポリベンゾビスオキサゾール，ポリトリアゾール、ポリフェニルキノキサリン、ポリキノリン，ポリキノキサリンなどより選ばれた有機ポリマーが挙げられ、特にポリアリーレン、ポリアリーレンエーテルからなる有機絶縁層が好ましい。また、第２の絶縁層２２０として、上記有機ポリマーを１種あるいは２種以上組み合わせて用いてもよい。   The organic insulating layer used for the second insulating layer 220 is selected from, for example, polyarylene, polyarylene ether, polyimide, polybenzoxazole, polybenzobisoxazole, polytriazole, polyphenylquinoxaline, polyquinoline, polyquinoxaline, and the like. An organic insulating layer made of polyarylene or polyarylene ether is particularly preferable. In addition, as the second insulating layer 220, one or a combination of two or more of the above organic polymers may be used.

この配線構造体１００は例えば以下の方法により形成することができる。図６〜図１１はそれぞれ、配線構造体１００の一製造工程を模式的に示す断面図である。   This wiring structure 100 can be formed, for example, by the following method. 6 to 11 are cross-sectional views schematically showing one manufacturing process of the wiring structure 100.

まず、半導体基板１１０の上方に拡散防止層８２を形成した後、この拡散防止層８２の上に例えばＳＯＧ法により第１の絶縁層１２０を形成する（図７参照）。次に、第１の絶縁層１２０上にストッパ層４０、第２の絶縁層２２０、およびキャップ層４２を順に形成する（図７参照）。なお、第２の絶縁層２２０は例えば、第１の絶縁層１００と同様に塗布により形成することができる。この場合、一台の装置（スピンオンプロセス装置）のみで積層構造を形成することができるため、半導体製造時のスループット向上に大きく寄与する。   First, after forming the diffusion prevention layer 82 above the semiconductor substrate 110, the first insulating layer 120 is formed on the diffusion prevention layer 82 by, for example, the SOG method (see FIG. 7). Next, the stopper layer 40, the second insulating layer 220, and the cap layer 42 are sequentially formed on the first insulating layer 120 (see FIG. 7). Note that the second insulating layer 220 can be formed by coating, for example, in the same manner as the first insulating layer 100. In this case, since a laminated structure can be formed with only one device (spin-on process device), it greatly contributes to an improvement in throughput during semiconductor manufacturing.

次に、第１の絶縁層１２０、ストッパ層４０、第２の絶縁層２２０、およびキャップ層４２を貫通する開口部（スルーホール）７０を形成する（図８参照）。具体的には、まず、キャップ層４２上にレジスト層（図示せず）を成膜した後、公知のフォトリソグラフィ工程によって、所定のパターンのレジスト層Ｒ１０を形成する。このレジスト層Ｒ１０は、開口部７０（図８参照）を形成するためのパターンを有する。次いで、このレジスト層Ｒ１０をマスクとして、第１の絶縁層１２０、ストッパ層４０、第２の絶縁層２２０、およびキャップ層４２をエッチングすることにより、開口部７０を形成する（図８参照）。第１の絶縁層１２０はＭＳＱ絶縁層からなるため、このエッチング工程によって、図８に示すように、開口部７０の内壁の表面はダメージを受けて、シラノール基が生成する。次いで、アッシングによってレジスト層Ｒ１０を除去する。上述のように、このアッシング工程によって、開口部７０の内壁の表面はさらにダメージを受けて、シラノール基がさらに生成する。   Next, an opening (through hole) 70 that penetrates the first insulating layer 120, the stopper layer 40, the second insulating layer 220, and the cap layer 42 is formed (see FIG. 8). Specifically, first, after forming a resist layer (not shown) on the cap layer 42, a resist layer R10 having a predetermined pattern is formed by a known photolithography process. The resist layer R10 has a pattern for forming the opening 70 (see FIG. 8). Next, using the resist layer R10 as a mask, the first insulating layer 120, the stopper layer 40, the second insulating layer 220, and the cap layer 42 are etched to form an opening 70 (see FIG. 8). Since the first insulating layer 120 is made of an MSQ insulating layer, the etching process damages the surface of the inner wall of the opening 70 as shown in FIG. 8 to generate silanol groups. Next, the resist layer R10 is removed by ashing. As described above, the ashing process further damages the surface of the inner wall of the opening 70 to further generate silanol groups.

次いで、第１の絶縁層１２０に第１の凹部７２を、第２の絶縁層２２０に第２の凹部７４をそれぞれ形成する（図９参照）。具体的には、まず、キャップ層４２上にレジスト層（図示せず）を成膜した後、公知のフォトリソグラフィ工程によって、所定のパターンのレジスト層Ｒ１１を形成する。このレジスト層Ｒ１１は、第２の凹部７４を形成するためのパターンを有する。次いで、このレジスト層Ｒ１１をマスクとして、プラズマを用いたエッチングによりキャップ層４２および有機系絶縁層２２０をパターニングして、第１の凹部７２および第２の凹部７４を形成する。その後、アッシングなどによりレジスト層Ｒ１１を除去する。なお、まず第２の絶縁層２２０をパターニングして第２の凹部７４を形成した後、ストッパ層４０および第１の絶縁層１２０をパターニングして第１の凹部７２を形成してもよい。   Next, a first recess 72 is formed in the first insulating layer 120, and a second recess 74 is formed in the second insulating layer 220 (see FIG. 9). Specifically, first, after forming a resist layer (not shown) on the cap layer 42, a resist layer R11 having a predetermined pattern is formed by a known photolithography process. The resist layer R11 has a pattern for forming the second recess 74. Next, using the resist layer R11 as a mask, the cap layer 42 and the organic insulating layer 220 are patterned by etching using plasma to form the first recess 72 and the second recess 74. Thereafter, the resist layer R11 is removed by ashing or the like. Alternatively, the second insulating layer 220 may be patterned first to form the second recess 74, and then the stopper layer 40 and the first insulating layer 120 may be patterned to form the first recess 72.

キャップ層４２および第１の絶縁層１２０のエッチング方法としては、各種のプラズマを用いたエッチング方法（例えば、異方性プラズマエッチング、反応性プラズマエッチング，誘導結合型プラズマエッチング，ＥＣＲプラズマエッチング）などを用いることができる。また、第２の絶縁層２２０のエッチング方法およびレジスト層Ｒ１０，Ｒ１１のアッシング方法としては、酸素プラズマ処理、アンモニアプラズマ処理、水素／窒素混合ガスプラズマ処理、および窒素／酸素混合ガスを主成分とするドライエッチングプロセスが例示できる。   As an etching method of the cap layer 42 and the first insulating layer 120, an etching method using various plasmas (for example, anisotropic plasma etching, reactive plasma etching, inductively coupled plasma etching, ECR plasma etching) or the like is used. Can be used. The etching method for the second insulating layer 220 and the ashing method for the resist layers R10 and R11 are mainly composed of oxygen plasma treatment, ammonia plasma treatment, hydrogen / nitrogen mixed gas plasma treatment, and nitrogen / oxygen mixed gas. A dry etching process can be exemplified.

次に、第１の凹部７２の内壁７２ａの表面に、上記第２実施形態に係る表面疎水化方法にしたがって、上記第１実施形態に係る表面疎水化用組成物を用いて、第１の凹部７２の内壁７２ａに疎水性膜１２４を形成する（図１０参照）。この工程における手順は例えば、上述の「２．３．表面疎水化方法の具体例」の欄に記載された方法を用いることができる。   Next, on the surface of the inner wall 72a of the first recess 72, according to the surface hydrophobizing method according to the second embodiment, the surface hydrophobizing composition according to the first embodiment is used to form the first recess. A hydrophobic membrane 124 is formed on the inner wall 72a of 72 (see FIG. 10). As the procedure in this step, for example, the method described in the above-mentioned section “2.3. Specific example of surface hydrophobization method” can be used.

次いで、例えばＣＶＤ法やスパッタリング法を用いて、第１の凹部７２および第２の凹部７４の内壁にバリア層８０を形成する（図１１参照）。続いて、第１の凹部７２および第２の凹部７４に導電層９０（図６参照）を形成する。具体的には、例えばＰＶＤ法にて銅シード層（図示せず）を形成した後、メッキ法によって第１の凹部７２および第２の凹部７４に導電性材料９０ａを埋め込む（図１１参照）。次いで、ＣＭＰによりこの導電性材料９０ａを平坦化する。これにより、導電性材料９０ａのうちキャップ層４２より上に形成された部分が除去されて、導電層９０が得られる（図６参照）。すなわち、第１の凹部７２にはビア層９２が形成され、第２の凹部７４には配線層９４が形成される。次いで、必要に応じて、導電層９０およびキャップ層４２の上にストッパ層８４を形成する。以上の工程により、配線構造体１００が得られる（図６参照）。   Next, the barrier layer 80 is formed on the inner walls of the first recess 72 and the second recess 74 by using, for example, a CVD method or a sputtering method (see FIG. 11). Subsequently, a conductive layer 90 (see FIG. 6) is formed in the first recess 72 and the second recess 74. Specifically, for example, after a copper seed layer (not shown) is formed by a PVD method, a conductive material 90a is embedded in the first recess 72 and the second recess 74 by a plating method (see FIG. 11). Next, the conductive material 90a is planarized by CMP. As a result, the portion of the conductive material 90a formed above the cap layer 42 is removed, and the conductive layer 90 is obtained (see FIG. 6). That is, the via layer 92 is formed in the first recess 72, and the wiring layer 94 is formed in the second recess 74. Next, a stopper layer 84 is formed on the conductive layer 90 and the cap layer 42 as necessary. Through the above steps, the wiring structure 100 is obtained (see FIG. 6).

この配線構造体１００では、第１の絶縁層１２０に設けられた第１の凹部７２の内壁７２ａに疎水性膜１２４が形成されているため、第１の凹部７２の内壁７２ａから水分が第１の絶縁層１２０に入り込むことにより、第１の絶縁層１２０の吸湿性が上がるのを防止することができる。これにより、第１の絶縁層１２０の低誘電性を保持することができるため、信頼性に優れた半導体装置を得ることができる。   In this wiring structure 100, since the hydrophobic film 124 is formed on the inner wall 72 a of the first recess 72 provided in the first insulating layer 120, moisture is first supplied from the inner wall 72 a of the first recess 72. By entering the insulating layer 120, the hygroscopicity of the first insulating layer 120 can be prevented from increasing. Accordingly, the low dielectric property of the first insulating layer 120 can be maintained, so that a semiconductor device with excellent reliability can be obtained.

また、第１の絶縁層１２０中のＨ２Ｏを除去した後、上記表面疎水化用組成物を第１の絶縁層１２０に接触させることにより、第１の絶縁層１２０の誘電率を回復することができ、かつ、バリア層８０の成膜する際に、第１の絶縁層１２０に残存したＨ２Ｏが脱ガスすることにより生じる成膜不良を防止することができる。 In addition, after removing H 2 O from the first insulating layer 120, the dielectric constant of the first insulating layer 120 is recovered by bringing the composition for surface hydrophobization into contact with the first insulating layer 120. In addition, when the barrier layer 80 is formed, it is possible to prevent a film formation failure caused by degassing of H 2 O remaining in the first insulating layer 120.

３．２．第２の具体例の半導体装置
次に、上記第２実施形態に係る表面疎水化方法を適用した本実施形態に係る半導体装置の別の一具体例について説明する。 3.2. Second Specific Example Semiconductor Device Next, another specific example of the semiconductor device according to the present embodiment to which the surface hydrophobizing method according to the second embodiment is applied will be described.

図１２は、本実施形態に係る半導体装置の第２の具体例に係る配線構造体２００を模式的に示す断面図である。この配線構造体２００は、半導体装置の配線層およびビア層として機能する。なお、図１２に示す半導体装置は、上述の第１の具体例に係る半導体装置（図６参照）と比較して、有機系絶縁層である第２の絶縁層２２０のかわりに無機系の第２の絶縁層３２０が設けられている点、ならびに、第１の絶縁層１２０と第２の絶縁層３２０との間にキャップ層４４が設けられている点が異なる。   FIG. 12 is a cross-sectional view schematically showing a wiring structure 200 according to a second specific example of the semiconductor device according to the present embodiment. The wiring structure 200 functions as a wiring layer and a via layer of the semiconductor device. Note that the semiconductor device illustrated in FIG. 12 is more inorganic than the second insulating layer 220 which is an organic insulating layer, as compared with the semiconductor device according to the first specific example described above (see FIG. 6). The difference is that two insulating layers 320 are provided, and that a cap layer 44 is provided between the first insulating layer 120 and the second insulating layer 320.

より具体的には、図１２に示す半導体装置は、基板１１０の上方に配置された配線構造体２００を含み、配線構造体２００は、第１の凹部７２に設けられたビア層９２と、ビア層９２の上に配置され、かつ第２の凹部７４に設けられた配線層９４とを含む。第１の凹部７２は、基板１１０の上方に配置された第１の絶縁層１２０に設けられている。第２の凹部７４は、第１の絶縁層１２０の上方に配置された第２の絶縁層３２０に設けられている。また、第１の凹部７２の内壁７２ａには疎水性膜（第１の疎水性膜）１２４が形成され、第２の凹部７４の内壁７４ａには疎水性膜（第２の疎水性膜）２２４が形成されている。第１の疎水性膜１２４は、上記第２実施形態に係る表面疎水化方法にしたがって、上記第１実施形態に係る表面疎水化用組成物を第１の凹部７２の内壁７２ａに接触させた状態で、第１の絶縁層１２０を加熱する工程により得ることができる。また、第２の疎水性膜２２４は、上記第１実施形態に係る表面疎水化用組成物を第２の凹部７２の内壁７２ａに接触させた状態で、第２の絶縁層３２０を加熱する工程により得ることができる。   More specifically, the semiconductor device shown in FIG. 12 includes a wiring structure 200 disposed above the substrate 110. The wiring structure 200 includes a via layer 92 provided in the first recess 72, a via And a wiring layer 94 disposed on the layer 92 and provided in the second recess 74. The first recess 72 is provided in the first insulating layer 120 disposed above the substrate 110. The second recess 74 is provided in the second insulating layer 320 disposed above the first insulating layer 120. Further, a hydrophobic film (first hydrophobic film) 124 is formed on the inner wall 72 a of the first recess 72, and a hydrophobic film (second hydrophobic film) 224 is formed on the inner wall 74 a of the second recess 74. Is formed. The first hydrophobic film 124 is in a state in which the surface hydrophobizing composition according to the first embodiment is brought into contact with the inner wall 72a of the first recess 72 according to the surface hydrophobizing method according to the second embodiment. Thus, the first insulating layer 120 can be obtained by a heating step. The second hydrophobic film 224 is a step of heating the second insulating layer 320 in a state where the surface hydrophobizing composition according to the first embodiment is in contact with the inner wall 72a of the second recess 72. Can be obtained.

第２の絶縁層３２０は例えば、第１の絶縁層１２０と同様に、ＭＳＱ絶縁層からなることができる。この場合、第２の絶縁層３２０は第１の絶縁層１２０と同様の工程にて製造することができる。   The second insulating layer 320 can be made of an MSQ insulating layer, for example, like the first insulating layer 120. In this case, the second insulating layer 320 can be manufactured in the same process as the first insulating layer 120.

図１２に示す半導体装置は、第２の凹部７４の内壁７４ａに疎水性膜２２４が形成される点以外は、上述の第１の具体例に係る半導体装置１２０と同様の製造工程により製造することができる。以下、上述の第１の具体例に係る半導体装置と同様の製造工程については説明を省略し、疎水性膜２２４の形成工程についてのみ説明する。   The semiconductor device shown in FIG. 12 is manufactured by the same manufacturing process as that of the semiconductor device 120 according to the first specific example described above, except that the hydrophobic film 224 is formed on the inner wall 74a of the second recess 74. Can do. Hereinafter, the description of the manufacturing process similar to that of the semiconductor device according to the first specific example described above will be omitted, and only the process of forming the hydrophobic film 224 will be described.

第２の凹部７４を形成するために行なわれるエッチング工程およびアッシング工程によって、第２の絶縁層３２０に設けられた第２の凹部７４の内壁７４ａの表面は、第１の絶縁層１２０に設けられた第１の凹部７２の内壁７２ａの表面と同様にダメージを受けて、シラノール基が生成する（図１３参照）。   The surface of the inner wall 74a of the second recess 74 provided in the second insulating layer 320 is provided in the first insulating layer 120 by the etching process and the ashing process performed to form the second recess 74. In addition, the silanol group is generated by being damaged in the same manner as the surface of the inner wall 72a of the first recess 72 (see FIG. 13).

次いで、上記第１実施形態に係る表面疎水化用組成物を用いて、第２の凹部７４の内壁７４ａの表面に対して、上記第２実施形態に係る表面疎水化方法を適用するとともに、第２の凹部７４の内壁７４ａの表面に対しても、上記第２実施形態に係る表面疎水化方法を適用する。これにより、第１の凹部７２の内壁７２ａに疎水性膜１２４が形成されるとともに、第２の凹部７４の内壁７４ａに疎水性膜２２４が形成される（図１４参照）。この工程によって、第２の凹部７４の内壁７４ａからの水分が吸収されるのを防止することができるため、第２の絶縁層３２０の吸湿性の増加を防止することができる。よって、第２の絶縁層３２０の低誘電性を保持することができるため、信頼性に優れた半導体装置を得ることができる。また、第１の凹部７２の内壁７２ａの表面と、第２の凹部７４の内壁７４ａの表面とを同一工程にて疎水化処理することができるため、疎水化処理を効率よく行なうことができる。   Next, the surface hydrophobizing method according to the second embodiment is applied to the surface of the inner wall 74a of the second recess 74 using the surface hydrophobizing composition according to the first embodiment, The surface hydrophobization method according to the second embodiment is also applied to the surface of the inner wall 74a of the second recess 74. Thereby, the hydrophobic film 124 is formed on the inner wall 72a of the first recess 72, and the hydrophobic film 224 is formed on the inner wall 74a of the second recess 74 (see FIG. 14). By this step, it is possible to prevent moisture from being absorbed from the inner wall 74a of the second recess 74, and thus it is possible to prevent an increase in hygroscopicity of the second insulating layer 320. Therefore, since the low dielectric property of the second insulating layer 320 can be maintained, a semiconductor device with excellent reliability can be obtained. Further, since the surface of the inner wall 72a of the first recess 72 and the surface of the inner wall 74a of the second recess 74 can be hydrophobized in the same process, the hydrophobizing process can be performed efficiently.

４．本発明の特徴
本発明の特徴を、層の表面の改質に関する公知の技術と比較しながら説明する。層の表面を改質する技術は、例えば、上述した特許文献１〜５および非特許文献１，２に開示されている。 4). Features of the present invention The features of the present invention will be described in comparison with known techniques for modifying the surface of a layer. Techniques for modifying the surface of the layer are disclosed in, for example, Patent Documents 1 to 5 and Non-Patent Documents 1 and 2 described above.

（ｉ）このうち、特許文献２（米国特許第５，５０４，０４２号）の明細書には、フッ化アンモニウムガスを使用して多孔性構造を改善する方法が開示されている。また、特許文献４（米国特許第６，７００，２００号）の明細書には、フッ化アンモニウムガスを使用してＳＯＧ法により得られた層の表面を処理する方法が開示されている。しかしながら、フッ化アンモニウム自身もしくは副生成物による容器や配管の腐食に細心の注意を払う必要があり、必要に応じて容器や配管を交換しなければならないため、製造コストが増加する可能性が高い。また、フッ素化された表面は、例えばその後の工程で、例えばバリアメタルにより前記表面を被覆する場合、バリアメタルとの接着性に問題が生じる可能性が高い。   (I) Among these, the specification of Patent Document 2 (US Pat. No. 5,504,042) discloses a method for improving the porous structure using ammonium fluoride gas. Patent Document 4 (US Pat. No. 6,700,200) discloses a method for treating the surface of a layer obtained by the SOG method using ammonium fluoride gas. However, it is necessary to pay close attention to the corrosion of containers and pipes by ammonium fluoride itself or by-products, and the containers and pipes must be replaced as necessary, which is likely to increase manufacturing costs. . Further, when the surface of the fluorinated surface is covered with, for example, a barrier metal in a subsequent process, for example, there is a high possibility that a problem occurs in the adhesion with the barrier metal.

これに対して、上記第１実施形態に係る表面疎水化用組成物を用いて層の表面を疎水化する場合、副生成物が発生しないので、容器等に注意を払う必要がない。このため、簡便に前記表面を疎水化することができる。また、その後の工程でバリアメタルにより前記表面を被覆する場合、予期せぬ副反応が生じることがない。したがって、例えばダマシンプロセスのように、バリアメタルを成膜する工程を含む場合、上記第１実施形態に係る表面疎水化用組成物を用いて表面を疎水化することにより、バリアメタルと前記表面との接着性を良好に保つことができる。   On the other hand, when the surface of the layer is hydrophobized using the composition for hydrophobizing a surface according to the first embodiment, no by-product is generated, so there is no need to pay attention to the container or the like. For this reason, the surface can be easily hydrophobized. Moreover, when the said surface is coat | covered with a barrier metal at a subsequent process, an unexpected side reaction does not arise. Therefore, for example, in the case of including a step of forming a barrier metal film as in the damascene process, the surface is hydrophobized by using the surface hydrophobizing composition according to the first embodiment, whereby the barrier metal and the surface are formed. Can maintain good adhesion.

（ii）また、特許文献３（米国特許第６，５４８，１１３号）の明細書には、ハロゲン化有機シラン（例えばＴＭＳＩ）を使用して、多孔性シリカ膜を脱水素化およびアルキル化する方法が開示されている。ハロゲン化有機シランを用いる場合、反応後にハロゲン化水素が発生する。このハロゲン化水素は反応性が高いため、他の物質と反応してハロゲン化物が生じることがある。例えば、半導体装置の製造プロセス中に銅配線を形成する工程を含む場合、特許文献３に記載された方法を用いて脱水素化およびアルキル化する際には、ビアの底部に銅を露出させた後にプロセスを行なう可能性が高く、この場合、発生したハロゲン化物のように金属腐食性のある反応生成物が銅配線に付着する可能性がある。   (Ii) Also, in the specification of Patent Document 3 (US Pat. No. 6,548,113), a halogenated organosilane (for example, TMSI) is used to dehydrogenate and alkylate a porous silica membrane. A method is disclosed. When halogenated organosilane is used, hydrogen halide is generated after the reaction. Since this hydrogen halide is highly reactive, it may react with other substances to form a halide. For example, when a process for forming a copper wiring is included in the manufacturing process of a semiconductor device, copper is exposed at the bottom of the via when dehydrogenating and alkylating using the method described in Patent Document 3. There is a high possibility that the process will be performed later. In this case, there is a possibility that a reaction product having a metal corrosive property such as a generated halide adheres to the copper wiring.

これに対して、上記第１実施形態に係る表面疎水化方法を用いて表面を疎水化する場合、ハロゲン化水素が発生しないので、予期せぬ副反応が生じることがない。したがって、例えばダマシンプロセスのように、銅配線を形成する工程を含む場合、上記第１実施形態に係る表面疎水化用組成物を用いて表面を疎水化することにより、金属腐食性のある反応生成物が銅配線に付着することがないため、配線の電気的接続を良好に保つことができる。   On the other hand, when the surface is hydrophobized using the surface hydrophobizing method according to the first embodiment, since no hydrogen halide is generated, an unexpected side reaction does not occur. Therefore, for example, in the case of including a step of forming a copper wiring as in the damascene process, the surface is hydrophobized using the surface hydrophobizing composition according to the first embodiment, thereby generating a metal corrosive reaction product. Since the object does not adhere to the copper wiring, the electrical connection of the wiring can be kept good.

（iii）さらに、非特許文献１（フィリップ ジー クラーク（Philip G. Clerk）、外２名，多孔性ＭＳＱフィルムの洗浄およびｋ値の回復（Cleaning and Restoring k Valueof Porous MSQ Films），セミコンダクターインターナショナル（Semiconductor International），２００３年８月，４６−５２頁）および特許文献１，３（米国特許第６，３８３，４６６号，米国特許第６，５４８，１１３号）の明細書では、ＨＭＤＳ（hexamethyldisilazane）を用いた処理方法が開示されている。しかしながら、後述する比較例１に示されるように、本発明者が行なった実験では、層の表面におけるＨＤＭＳのシラノール基との反応性はそれほど高くないことが明らかになった。その理由として、ＨＭＤＳは非常に疎水性に富んでおり、かつ、分子サイズが比較的大きいため、親水性のシラノール基を有する部位に拡散しにくいことが考えられる。   (Iii) Further, Non-Patent Document 1 (Philip G. Clerk, two others, Cleaning and Restoring k Value of Porous MSQ Films), Semiconductor International (Semiconductor International), August 2003, pp. 46-52) and Patent Documents 1 and 3 (US Pat. No. 6,383,466, US Pat. No. 6,548,113) include HMDS (hexamethyldisilazane). The processing method used is disclosed. However, as shown in Comparative Example 1 described later, the experiment conducted by the present inventor revealed that the reactivity of HDMS with silanol groups on the surface of the layer was not so high. The reason is that HMDS is very hydrophobic and has a relatively large molecular size, so that it is difficult for HMDS to diffuse to a site having a hydrophilic silanol group.

これに対して、上記第１実施形態に係る表面疎水化用組成物において使用する（Ａ）成分は比較的低分子であり、かつ、ＨＤＭＳと比較して疎水性が低いことから、親水性のシラノール基を有する部分にスムーズに拡散することができる。これにより、（Ａ）成分が層の表面から深部まで拡散し、かつ、効率良くシラノール基と反応することができる。したがって、（Ａ）成分は、層の内壁のような微細な領域へもスムーズに拡散することができるため、層の内壁のような微細な領域においても、表面の疎水性を高めることができる。   In contrast, the component (A) used in the surface hydrophobizing composition according to the first embodiment has a relatively low molecular weight and low hydrophobicity compared with HDMS. It can diffuse smoothly into the part having a silanol group. Thereby, (A) component can diffuse from the surface of a layer to a deep part, and can react with a silanol group efficiently. Therefore, since the component (A) can be smoothly diffused into a fine region such as the inner wall of the layer, the hydrophobicity of the surface can be increased even in the fine region such as the inner wall of the layer.

（iv）また、特許文献５（特許公表公報第２００４−５１１８９６号）の明細書では、アセトキシトリメチルシランを用いた表面疎水化方法が開示されている。しかしながら、この方法で使用されるアセトキシトリメチルシランは層の内部まで浸透できず、シラノール基との反応は層の表面に留まるため、十分な疎水化を達成することができない。その理由としては、アセトキシトリメチルシランは、立体的に嵩高いアルキル基を３つ有するため、アセトキシトリメチルシランのアセトキシ基が膜中のシラノール基と反応しにくいうえに、アセトキシトリメチルシランは１分子中に反応性置換基（アセトキシ基）を１つのみ有することが挙げられる。   (Iv) The specification of Patent Document 5 (Patent Publication No. 2004-511896) discloses a surface hydrophobization method using acetoxytrimethylsilane. However, the acetoxytrimethylsilane used in this method cannot penetrate into the inside of the layer and the reaction with silanol groups remains on the surface of the layer, so that sufficient hydrophobization cannot be achieved. The reason for this is that acetoxytrimethylsilane has three sterically bulky alkyl groups, so that the acetoxy group of acetoxytrimethylsilane is difficult to react with the silanol group in the film, and acetoxytrimethylsilane is in one molecule. It is mentioned that it has only one reactive substituent (acetoxy group).

これに対して、上記第１実施形態に係る表面疎水化用組成物において使用する（Ａ）成分は、高い疎水性を有するトリアルキルシリルアルケニル基を有し、かつ、反応効率が高い反応性置換基を複数有する。すなわち、化合物１は、上記一般式（１）においてＸ１〜Ｘ３で示される基を有し、化合物２は、上記一般式（２）においてＸ４，Ｘ５で示される基を有し、ここで、Ｘ１〜Ｘ５が反応性置換基である。 On the other hand, the component (A) used in the composition for surface hydrophobization according to the first embodiment has a trialkylsilylalkenyl group having high hydrophobicity and has high reaction efficiency. It has a plurality of groups. That is, the compound 1 has a group represented by X 1 to X 3 in the general formula (1), and the compound 2 has a group represented by X 4 and X 5 in the general formula (2). Here, X 1 to X 5 are reactive substituents.

前記表面疎水化用組成物を層の表面に接触させた状態で加熱した場合、（Ａ）成分は、反応効率が高い反応性置換基を複数有することにより、反応性置換基を１つのみ有するアセトキシトリメチルシランと比較して、反応性置換基と結合するケイ素周辺の立体障害が小さい。このため、層中の活性基（例えばシラノール基）と前記反応性置換基とが速やかに反応した後、該反応性置換基が速やかに脱離することができる。その結果、層表面の疎水化を速やかに達成することができる。また、（Ａ）成分は、特許文献５に記載のアセトキシトリメチルシランと同様にトリアルキルシリル部位を有するため、アセトキシトリメチルシランと同等以上の疎水性を維持しつつ、かつ、（Ａ）成分の反応性置換基の数は、アセトキシトリメチルシランの反応性置換基の数よりも多いため、Ｓｉ−Ｏ−Ｓｉ結合が切れにくく、疎水化処理後の半導体プロセスにおいて、アセトキシトリメチルシランと比較して疎水性の維持がより容易である。   When heating the surface hydrophobizing composition in contact with the surface of the layer, the component (A) has only one reactive substituent by having a plurality of reactive substituents with high reaction efficiency. Compared to acetoxytrimethylsilane, the steric hindrance around the silicon bonded to the reactive substituent is small. For this reason, after the active group (for example, silanol group) in a layer and the said reactive substituent react rapidly, this reactive substituent can detach | desorb rapidly. As a result, the hydrophobicity of the layer surface can be achieved quickly. In addition, since the component (A) has a trialkylsilyl moiety similarly to the acetoxytrimethylsilane described in Patent Document 5, the reaction of the component (A) is maintained while maintaining a hydrophobicity equal to or higher than that of acetoxytrimethylsilane. Since the number of reactive substituents is larger than the number of reactive substituents of acetoxytrimethylsilane, the Si-O-Si bond is difficult to break, and in the semiconductor process after hydrophobic treatment, the hydrophobicity is higher than that of acetoxytrimethylsilane. Is easier to maintain.

したがって、上記第１実施形態に係る表面疎水化用組成物を用いて層の表面を疎水化することにより、（Ａ）成分が、層の表面近傍に存在するダメージ部位だけでなく、層のより深い領域（例えば、層中のポア近傍）に存在するダメージ部位へと速やかに浸透して、ダメージ部位に存在するシラノール基と速やかに反応することができる。その結果、層の表面および内部を効果的に疎水化することができる。さらに、層の吸湿性の増加を防止することができるため、吸収された水分によるデバイス信頼性の低下を防ぐことができ、かつ、層の誘電率の上昇を防止することができる。   Therefore, by hydrophobizing the surface of the layer using the composition for hydrophobizing a surface according to the first embodiment, the component (A) can be used not only for the damaged site existing near the surface of the layer but also for the layer. It can quickly penetrate into a damaged site existing in a deep region (for example, in the vicinity of a pore in the layer), and can quickly react with a silanol group present in the damaged site. As a result, the surface and the inside of the layer can be effectively hydrophobized. Furthermore, since it is possible to prevent an increase in hygroscopicity of the layer, it is possible to prevent a decrease in device reliability due to absorbed moisture, and it is possible to prevent an increase in the dielectric constant of the layer.

（ｖ）したがって、上記第１実施形態に係る表面疎水化用組成物を用いて層の表面を疎水化することにより、シラノール基の生成に起因する問題（例えば、脱ガス量の増加、誘電率の上昇、リーク電流等の電気的特性の低下）の発生を防止することができる。このため、例えば、上記第２実施形態に係る表面疎水化方法を絶縁層に適用することにより、絶縁層の低誘電率および電気的特性を維持することができ、かつ、絶縁層の脱ガス特性を高めることができる。よって、上記第１実施形態に係る表面疎水化用組成物は、低誘電率が求められる絶縁層（Ｌｏｗ−ｋ膜）の表面の疎水化に有用であり、特に、Ｌｏｗ−ｋ膜中のポア近傍において、誘電率の維持、ならびにリーク電流および脱ガス量の低減を図ることができる点で有用である。   (V) Therefore, problems caused by generation of silanol groups (for example, increased degassing amount, dielectric constant, etc.) by hydrophobizing the surface of the layer using the surface hydrophobizing composition according to the first embodiment. And the occurrence of a decrease in electrical characteristics such as leakage current) can be prevented. For this reason, for example, by applying the surface hydrophobization method according to the second embodiment to the insulating layer, the low dielectric constant and electrical characteristics of the insulating layer can be maintained, and the degassing characteristics of the insulating layer can be maintained. Can be increased. Therefore, the surface hydrophobizing composition according to the first embodiment is useful for hydrophobizing the surface of an insulating layer (Low-k film) that requires a low dielectric constant, and in particular, pores in the Low-k film. In the vicinity, it is useful in that the dielectric constant can be maintained and the leakage current and degassing amount can be reduced.

５．実施例
次に、本発明を、実施例を挙げてさらに具体的に説明する。ただし、以下の記載は、本発明の態様を概括的に示すものであり、特に理由なく、かかる記載により本発明は限定されるものではない。また、実施例中における各評価は、次のようにして測定された。 5). EXAMPLES Next, the present invention will be described more specifically with reference to examples. However, the following description shows the aspect of this invention generally, and this invention is not limited by this description without a particular reason. Moreover, each evaluation in an Example was measured as follows.

５．１．評価方法
５．１，１．ブランケットフィルム評価
シリコン基板（図１５の８インチシリコンウエハ３１０）上に、スピンコート法により膜厚１００〜５００［ｎｍ］で成膜した後焼成して得られた絶縁層（膜１；図１５の絶縁層（Ｌｏｗ−ｋ膜）４２０）に対して、エッチングガスとしてＮＨ３ガスを用いた反応性イオンエッチング(ＲＩＥ)を行ない、絶縁層の表面にダメージを与えて膜２（図１６参照）を作製した。次いで、後述する方法により得られた実験例１〜３および比較例１，２の組成物をそれぞれ膜２上にスピンコートした後、ホットプレートにて加熱処理を行ない、疎水性膜４２４を有する絶縁層（膜３；図１７参照）を作製した。 5.1. Evaluation method 5.1, 1. Blanket Film Evaluation An insulating layer (film 1; FIG. 15) obtained by baking on a silicon substrate (8-inch silicon wafer 310 in FIG. 15) with a film thickness of 100 to 500 [nm] by spin coating. Reactive ion etching (RIE) using NH 3 gas as an etching gas is performed on the insulating layer (low-k film) 420) to damage the surface of the insulating layer and thereby form the film 2 (see FIG. 16). Produced. Next, the compositions of Experimental Examples 1 to 3 and Comparative Examples 1 and 2 obtained by the method to be described later are spin-coated on the film 2, respectively, and then subjected to heat treatment on a hot plate to have an insulating film having a hydrophobic film 424. A layer (membrane 3; see FIG. 17) was prepared.

ＲＩＥ処理後の絶縁層（膜２）の比誘電率（＝ｋ）、ならびに組成物接触後の絶縁層（膜３）の比誘電率（＝ｋ）および脱ガス量を評価した。脱ガス量は、昇温脱離ガス分析装置で４５０℃まで加熱したときに脱離した水分量を測定した。   The relative dielectric constant (= k) of the insulating layer (film 2) after RIE treatment, the relative dielectric constant (= k) of the insulating layer (film 3) after contact with the composition, and the degassing amount were evaluated. The amount of degassing was determined by measuring the amount of water desorbed when heated to 450 ° C. with a temperature-programmed desorption gas analyzer.

脱ガス量評価は下記の基準で行った。
Ａ： 脱離水分量がＲＩＥ処理後の絶縁層（膜２）の３０％以下
Ｂ： 脱離水分量がＲＩＥ処理後の絶縁層（膜２）の３０％以上 The degassing amount was evaluated according to the following criteria.
A: Desorption moisture amount is 30% or less of insulating layer (film 2) after RIE treatment B: Desorption moisture amount is 30% or more of insulation layer (film 2) after RIE treatment

また、誘電率は、横川・ヒューレットパッカード（株）製のＨＰ１６４５１Ｂ電極およびＨＰ４２８４ＡプレシジョンＬＣＲメータを用いて、１０ｋＨｚにおける容量値から算出した。   Further, the dielectric constant was calculated from the capacitance value at 10 kHz using an HP16451B electrode and HP4284A Precision LCR meter manufactured by Yokogawa-Hewlett-Packard Co., Ltd.

５．１．２．パターンウエハ評価
ＳＯＧ法により膜厚１３０［ｎｍ］の絶縁層（ポーラスＳｉＯＣＨ）をシリコンウエハ（基板）上に成膜した後、パターンレジストをフォトリソグラフィ法により、銅シングルダマシン構造のパターンウエハ（図１８参照）を作成した。図１８において、配線層１９０は銅配線層、絶縁層５２０はケイ素原子，酸素原子，炭素原子を構成元素として含む層、基板３１０はシリコンウエハをそれぞれ示す。また、図１８において、凹部１７０は、上記２．１．１．で行なった方法と同様に、エッチング（ＲＩＥ）によるパターニングにより形成した後、アッシングにより使用したレジストを除去した。得られたパターンウエハについて、後述する方法により得られた実験例１〜３および比較例１，２の組成物を塗布した。図１９に、組成物塗布後のパターンウエハに形成された銅シングルダマシン構造の配線構造体を模式的に示す断面図を示す。また、組成物塗布後のパターンウエハのリーク電流特性を測定した。 5.1.2. Pattern Wafer Evaluation After an insulating layer (porous SiOCH) having a thickness of 130 [nm] is formed on a silicon wafer (substrate) by the SOG method, a pattern resist is formed by a photolithography method on a pattern wafer having a copper single damascene structure (FIG. 18). Reference) was created. In FIG. 18, a wiring layer 190 is a copper wiring layer, an insulating layer 520 is a layer containing silicon atoms, oxygen atoms, and carbon atoms as constituent elements, and a substrate 310 is a silicon wafer. Moreover, in FIG. In the same manner as in the above method, after forming by patterning by etching (RIE), the resist used by ashing was removed. About the obtained pattern wafer, the composition of Experimental Examples 1-3 obtained by the method mentioned later and Comparative Examples 1 and 2 was apply | coated. FIG. 19 is a cross-sectional view schematically showing a copper single damascene wiring structure formed on a patterned wafer after application of the composition. Moreover, the leakage current characteristic of the pattern wafer after coating the composition was measured.

リーク電流評価は下記の基準で行った。
Ａ： ２ｍＶ／ｃｍにおける電流値がＲＩＥ処理後の絶縁層未満
Ｂ： ２ｍＶ／ｃｍにおける電流値がＲＩＥ処理後の絶縁層以上 The leakage current was evaluated according to the following criteria.
A: Current value at 2 mV / cm is less than insulating layer after RIE treatment B: Current value at 2 mV / cm is more than insulating layer after RIE processing

５．２．実験例および比較例
５．２．１．実験例１
（トリメチルシリルメチル）トリアセトキシシラン０．２ｇをシクロヘキサノン９．８ｇに溶解させて、２質量％の（トリメチルシリルメチル）トリアセトキシシランのシクロヘキサノン溶液（組成物１）を調製した。 5.2. Experimental example and comparative example 5.2.1. Experimental example 1
0.2 g of (trimethylsilylmethyl) triacetoxysilane was dissolved in 9.8 g of cyclohexanone to prepare a cyclohexanone solution of 2 mass% (trimethylsilylmethyl) triacetoxysilane (Composition 1).

次に、エッチング処理を施した後のブランケットフィルム評価用の絶縁層と、エッチング処理およびアッシング処理を施した後のパターンウエハ評価用の絶縁層とにそれぞれ、組成物１をスピンコート法にて塗布した。   Next, the composition 1 is applied by spin coating to the insulating layer for blanket film evaluation after the etching treatment and the insulating layer for pattern wafer evaluation after the etching treatment and the ashing treatment, respectively. did.

次いで、窒素雰囲気下において、これらの絶縁層をホットプレート上で３００℃にて１分間加熱処理した。上記工程により得られた実験例１の絶縁層の評価結果を表１に示す。   Subsequently, these insulating layers were heat-treated at 300 ° C. for 1 minute on a hot plate in a nitrogen atmosphere. Table 1 shows the evaluation results of the insulating layer of Experimental Example 1 obtained by the above process.

５．２．２．実験例２
（トリメチルシリルメチル）トリメトキシシラン１ｇをメシチレン９ｇに溶解させて、１０質量％の（トリメチルシリルメチル）トリメトキシシランのメシチレン溶液（組成物２）を調製した。 5.2.2. Experimental example 2
1 g of (trimethylsilylmethyl) trimethoxysilane was dissolved in 9 g of mesitylene to prepare a 10% by mass (trimethylsilylmethyl) trimethoxysilane mesitylene solution (Composition 2).

次に、エッチング処理を施した後のブランケットフィルム評価用の絶縁層と、エッチング処理およびアッシング処理を施した後のパターンウエハ評価用の絶縁層とにそれぞれ、組成物２をスピンコート法にて塗布した。   Next, the composition 2 is applied by spin coating to the insulating layer for blanket film evaluation after the etching treatment and the insulating layer for pattern wafer evaluation after the etching treatment and the ashing treatment, respectively. did.

次いで、窒素雰囲気下において、これらの絶縁層をホットプレート上で８０℃にて１分間、次いで２５０℃にて１分間加熱処理した。上記工程により得られた実験例２の絶縁層の評価結果を表１に示す。   Next, in a nitrogen atmosphere, these insulating layers were heat-treated on a hot plate at 80 ° C. for 1 minute and then at 250 ° C. for 1 minute. Table 1 shows the evaluation results of the insulating layer of Experimental Example 2 obtained by the above process.

５．２．３．実験例３
（ジメチルフェニルシリルメチル）メチルジアセトキシシラン２ｇを酢酸ブチル８ｇに溶解させて、２０質量％の（ジメチルフェニルシリルメチル）メチルジアセトキシシランの酢酸ブチル溶液（組成物３）を調製した。 5.2.3. Experimental example 3
2 g of (dimethylphenylsilylmethyl) methyldiacetoxysilane was dissolved in 8 g of butyl acetate to prepare a 20% by weight (dimethylphenylsilylmethyl) methyldiacetoxysilane butyl acetate solution (Composition 3).

次に、エッチング処理を施した後のブランケットフィルム評価用の絶縁層と、エッチング処理およびアッシング処理を施した後のパターンウエハ評価用の絶縁層とにそれぞれ、組成物３をスピンコート法にて塗布した。   Next, the composition 3 is applied by spin coating to the insulating layer for blanket film evaluation after the etching treatment and the insulating layer for pattern wafer evaluation after the etching treatment and the ashing treatment, respectively. did.

次いで、窒素雰囲気下において、これらの絶縁層をホットプレート上で６０℃にて５分間、次いで２５０℃にて１分間加熱処理した。上記工程により得られた実験例３の絶縁層の評価結果を表１に示す。   Next, in a nitrogen atmosphere, these insulating layers were heat-treated on a hot plate at 60 ° C. for 5 minutes and then at 250 ° C. for 1 minute. Table 1 shows the evaluation results of the insulating layer of Experimental Example 3 obtained by the above process.

５．２．４．比較例１
ＨＭＤＳ４．５ｇ(沸点１２６℃)をトルエン２５．５ｇ(沸点１１１℃)に溶解させて、ＨＭＤＳの濃度が１５質量％の組成物４を調製した。この組成物４をスピンコート法にて、エッチング処理を施した後のブランケットフィルム評価用の絶縁層上と、エッチング処理およびアッシング処理を施した後のパターンウエハ評価用の絶縁層上とにそれぞれキャストした。次に、これらの絶縁層をホットプレート上にて８０℃で４分間、続いて窒素雰囲気下で２５０℃にて２分間加熱処理した。上記工程により得られた比較例１の膜の評価結果を表１に示す。 5.2.4. Comparative Example 1
HMDS 4.5 g (boiling point 126 ° C.) was dissolved in toluene 25.5 g (boiling point 111 ° C.) to prepare a composition 4 having a HMDS concentration of 15 mass%. This composition 4 was cast by spin coating on the insulating layer for blanket film evaluation after etching and on the insulating layer for pattern wafer evaluation after etching and ashing. did. Next, these insulating layers were heat-treated on a hot plate at 80 ° C. for 4 minutes, and then at 250 ° C. for 2 minutes in a nitrogen atmosphere. Table 1 shows the evaluation results of the film of Comparative Example 1 obtained by the above process.

５．２．５．比較例２
ジメチルクロロシラン６ｇ(沸点３６℃)をトルエン２４ｇ(沸点１１１℃)に溶解させて、ジメチルクロロシランの濃度が２０質量％の組成物５を調製した。この組成物５をスピンコート法にて、エッチング処理を施した後のブランケットフィルム評価用の絶縁層上と、エッチング処理およびアッシング処理を施した後のパターンウエハ評価用の絶縁層上とにそれぞれキャストした。次に、これらの絶縁層をホットプレート上にて５０℃で５分間、続いて窒素雰囲気下で２００℃にて２分間加熱処理した。上記工程により得られた比較例２の膜の評価結果を表１に示す。
表１において、「dk」＝(組成物塗布前の比誘電率)−(組成物塗布後の比誘電率)を示す。 5.2.5. Comparative Example 2
6 g of dimethylchlorosilane (boiling point 36 ° C.) was dissolved in 24 g of toluene (boiling point 111 ° C.) to prepare a composition 5 having a dimethylchlorosilane concentration of 20% by mass. The composition 5 was cast on the insulating layer for blanket film evaluation after the etching process and the insulating layer for pattern wafer evaluation after the etching process and the ashing process by spin coating. did. Next, these insulating layers were heat-treated on a hot plate at 50 ° C. for 5 minutes, and then at 200 ° C. for 2 minutes in a nitrogen atmosphere. Table 1 shows the evaluation results of the film of Comparative Example 2 obtained by the above process.
In Table 1, “dk” = (relative permittivity before applying the composition) − (relative permittivity after applying the composition) is shown.

実験例１〜３の絶縁層によれば、比誘電率、脱ガス量評価、およびリーク電流特性がいずれも良好であり、かつ、組成物塗布前の膜と組成物塗布後の膜とを比較すると、比誘電率が大幅に低下した。これに対して、比較例１，２で得られた膜は脱ガス量評価およびリーク電流特性がいずれも悪く、組成物塗布前の膜と組成物塗布後の膜とを比較すると、比誘電率の変化が少なかった。この結果により、実験例１〜３で得られた絶縁層は低誘電率でかつ耐吸湿性が高いこと、ならびに実験例１〜３で得られた表面疎水化用組成物を用いて絶縁層の表面を接触して加熱することにより、絶縁層の比誘電率を低下させることなく、絶縁層の表面を疎水化できることが確認された。   According to the insulating layers of Experimental Examples 1 to 3, the dielectric constant, degassing amount evaluation, and leakage current characteristics are all good, and the film before composition coating and the film after composition coating are compared. As a result, the relative dielectric constant significantly decreased. On the other hand, the films obtained in Comparative Examples 1 and 2 have both poor degassing amount evaluation and leakage current characteristics, and the relative dielectric constant is compared between the film before coating the composition and the film after coating the composition. There was little change. As a result, the insulating layers obtained in Experimental Examples 1 to 3 have a low dielectric constant and high moisture absorption resistance, and the surface hydrophobizing compositions obtained in Experimental Examples 1 to 3 It was confirmed that the surface of the insulating layer can be hydrophobized without lowering the relative dielectric constant of the insulating layer by contacting and heating the surface.

本実施の一実施形態に係る半導体装置を模式的に示す断面図である。1 is a cross-sectional view schematically showing a semiconductor device according to an embodiment of the present invention. 図１に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図１に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図１に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図１に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 本実施の一実施の形態の半導体装置を模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor device of one embodiment of this invention. 図６に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 6. 図６に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 6. 図６に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 6. 図６に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 6. 図６に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 6. 本実施の一実施形態に係る半導体装置を模式的に示す断面図である。1 is a cross-sectional view schematically showing a semiconductor device according to an embodiment of the present invention. 図１２に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 13 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 12. 図１２に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 13 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 12. 本発明の一実施例において、ブランケットフィルム評価にて作成された成膜および焼成後の絶縁層（膜１）を模式的に示す断面図である。In one Example of this invention, it is sectional drawing which shows typically the insulating layer (film | membrane 1) after the film-forming and baking produced by blanket film evaluation. 本発明の一実施例において、ブランケットフィルム評価にて作成されたＲＩＥ後の絶縁層（膜２）を模式的に示す断面図である。In one Example of this invention, it is sectional drawing which shows typically the insulating layer (film | membrane 2) after RIE created by blanket film evaluation. 本発明の一実施例において、ブランケットフィルム評価にて作成されたＲＩＥ後の絶縁層（膜３）を模式的に示す断面図である。In one Example of this invention, it is sectional drawing which shows typically the insulating layer (film | membrane 3) after RIE created by blanket film evaluation. 本発明の一実施例において、パターンウエハ評価にて作成された疎水性膜形成前の銅シングルダマシン構造の配線構造体を模式的に示す断面図である。In one Example of this invention, it is sectional drawing which shows typically the wiring structure body of the copper single damascene structure before the hydrophobic film | membrane formation produced by pattern wafer evaluation. 本発明の一実施例において、パターンウエハ評価にて作成された疎水性膜形成後の銅シングルダマシン構造の配線構造体を模式的に示す断面図である。In one Example of this invention, it is sectional drawing which shows typically the wiring structure body of the copper single damascene structure after the hydrophobic film | membrane formation produced by pattern wafer evaluation.

符号の説明Explanation of symbols

１０，１１０，２１０，３１０ 基板
２０，４２０，５２０ 絶縁層
２２，７０，１７０ 凹部
２２ａ，７２ａ，７４ａ，１７０ａ 凹部の内壁
２４，１２４，４２４，５２４ 疎水性膜
２６，９０ 導電層
４０ ストッパ層
４２，４４ キャップ層
７２ 凹部（第１の凹部）
７４ 凹部（第２の凹部）
８０ バリア層
８２ 拡散防止層
８４ ストッパ層
９０ａ 導電性材料
９２ ビア層
９４ 配線層
１００，２００ 配線構造体
１２０ 絶縁層（第１の絶縁層）
１２４ 疎水性膜（第１の疎水性膜）
１９０ 配線層
２２０，３２０ 絶縁層（第２の絶縁層）
２２４ 疎水性膜（第２の疎水性膜）
Ｒ１，Ｒ１０，Ｒ１１ レジスト層 10, 110, 210, 310 Substrate 20, 420, 520 Insulating layer 22, 70, 170 Recess 22a, 72a, 74a, 170a Recess inner wall 24, 124, 424, 524 Hydrophobic film 26, 90 Conductive layer 40 Stopper layer 42 44 cap layer 72 recess (first recess)
74 Concave portion (second concave portion)
80 Barrier layer 82 Diffusion prevention layer 84 Stopper layer 90a Conductive material 92 Via layer 94 Wiring layer 100, 200 Wiring structure 120 Insulating layer (first insulating layer)
124 Hydrophobic membrane (first hydrophobic membrane)
190 Wiring layer 220, 320 Insulating layer (second insulating layer)
224 Hydrophobic membrane (second hydrophobic membrane)
R1, R10, R11 resist layer

Claims (14)

（Ａ）下記一般式（１）で表される化合物および下記一般式（２）で表される化合物の群から選ばれた少なくとも１種の化合物と、（Ｂ）沸点が３０〜３５０℃である溶媒とを含む、表面疎水化用組成物。
・・・・・（１）
〔式中、Ｒ１〜Ｒ３は同一または異なり、アルキル基、ビニル基、またはフェニル基を示し、Ｘ１〜Ｘ３は同一または異なり、−ＯＨ，−ＯＲ４，−ＯＣ（＝Ｏ）Ｒ５（ここで、Ｒ４，Ｒ５は同一または異なり、アルキル基、ベンジル基、またはフェニル基を示す。）を示し、ｍは１または２を示す。〕
・・・・・（２）
〔式中、Ｒ６〜Ｒ９は同一または異なり、アルキル基、ビニル基、またはフェニル基を示し、Ｘ４，Ｘ５は同一または異なり、−ＯＨ，−ＯＲ１０，−ＯＣ（＝Ｏ）Ｒ１１（ここで、Ｒ１０，Ｒ１１は同一または異なり、アルキル基、ベンジル基、またはフェニル基を示す。）を示し、ｎは１または２を示す。〕 (A) at least one compound selected from the group of compounds represented by the following general formula (1) and the following general formula (2), and (B) a boiling point of 30 to 350 ° C. A composition for hydrophobizing a surface, comprising a solvent.
(1)
[Wherein, R 1 to R 3 are the same or different and each represents an alkyl group, a vinyl group, or a phenyl group, X 1 to X 3 are the same or different, and —OH, —OR 4 , —OC (═O) R 5 (wherein R 4 and R 5 are the same or different and each represents an alkyl group, a benzyl group, or a phenyl group), and m represents 1 or 2. ]
(2)
[Wherein, R 6 to R 9 are the same or different and each represents an alkyl group, a vinyl group, or a phenyl group, X 4 and X 5 are the same or different, and —OH, —OR 10 , —OC (═O) R 11 (wherein R 10 and R 11 are the same or different and each represents an alkyl group, a benzyl group, or a phenyl group), and n represents 1 or 2. ] 請求項１において、
層の表面に接触させた状態で、該層を加熱するために使用される、表面疎水化用組成物。 In claim 1,
A composition for hydrophobizing a surface, which is used for heating the layer in contact with the surface of the layer. 請求項２において、
前記表面はエッチングおよび／またはアッシングにより得られた、表面疎水化用組成物。 In claim 2,
The surface hydrophobizing composition obtained by etching and / or ashing the surface. 請求項２または３において、
前記層は、ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも１種の元素を構成元素として含む、表面疎水化用組成物。 In claim 2 or 3,
The layer is a surface hydrophobizing composition containing a silicon atom and containing at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element. 請求項２ないし４のいずれかにおいて、
前記層は絶縁層である、表面疎水化用組成物。 In any of claims 2 to 4,
The composition for surface hydrophobization, wherein the layer is an insulating layer. 請求項１ないし５のいずれかに記載の表面疎水化用組成物を層の表面に接触させた状態で、該層を加熱する工程を含む、表面疎水化方法。   A method for hydrophobizing a surface, comprising the step of heating the surface hydrophobizing composition according to any one of claims 1 to 5 in a state where the composition is brought into contact with the surface of the layer. 請求項６において、
前記加熱する工程は、
第１の温度で前記層を加熱する工程と、
前記第１の温度よりも高い第２の温度で前記層を加熱する工程と、をさらに含む、表面疎水化方法。 In claim 6,
The heating step includes
Heating the layer at a first temperature;
Heating the layer at a second temperature that is higher than the first temperature. 請求項６において、
前記加熱する工程は、
第１の温度で前記層を加熱する工程と、
前記第１の温度よりも高い第２の温度で前記層を加熱する工程と、
前記第２の温度よりも高い第３の温度で前記層を加熱する工程と、をさらに含む、表面疎水化方法。 In claim 6,
The heating step includes
Heating the layer at a first temperature;
Heating the layer at a second temperature higher than the first temperature;
Heating the layer at a third temperature that is higher than the second temperature. 請求項６ないし８のいずれかにおいて、
前記層は、ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも１種の元素を構成元素として含む、表面疎水化方法。 In any of claims 6 to 8,
The surface hydrophobization method, wherein the layer contains a silicon atom and contains at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element. 請求項６ないし９のいずれかにおいて、
前記層は絶縁層である、表面疎水化方法。 In any of claims 6 to 9,
The surface hydrophobization method, wherein the layer is an insulating layer. 基板の上方に配置された絶縁層を含む半導体装置であって、
前記絶縁層には凹部が設けられ、
前記凹部の内壁には、請求項６ないし１０のいずれかに記載の表面疎水化方法によって形成された疎水性膜が形成された、半導体装置。 A semiconductor device including an insulating layer disposed above a substrate,
The insulating layer is provided with a recess,
11. A semiconductor device, wherein a hydrophobic film formed by the surface hydrophobizing method according to claim 6 is formed on an inner wall of the recess. 基板の上方に配置された配線構造体を含む半導体装置であって、
前記配線構造体は、
第１の凹部に設けられたビア層と、
前記ビア層の上に配置され、かつ第２の凹部に設けられた配線層と、
を含み、
前記第１の凹部は、前記基板の上方に配置された第１の絶縁層に設けられ、
前記第２の凹部は、前記第１の絶縁層の上方に配置された第２の絶縁層に設けられ、
前記第１の凹部の内壁には、請求項６ないし１０のいずれかに記載の表面疎水化方法によって形成された疎水性膜が形成された、半導体装置。 A semiconductor device including a wiring structure disposed above a substrate,
The wiring structure is
A via layer provided in the first recess;
A wiring layer disposed on the via layer and provided in the second recess;
Including
The first recess is provided in a first insulating layer disposed above the substrate,
The second recess is provided in a second insulating layer disposed above the first insulating layer,
11. A semiconductor device, wherein a hydrophobic film formed by the surface hydrophobizing method according to claim 6 is formed on an inner wall of the first recess. 基板の上方に配置された配線構造体を含む半導体装置であって、
前記配線構造体は、
第１の凹部に設けられたビア層と、
前記ビア層の上に配置され、かつ第２の凹部に設けられた配線層と、
を含み、
前記第１の凹部は、前記基板の上方に配置された第１の絶縁層に設けられ、
前記第２の凹部は、前記第１の絶縁層の上方に配置された第２の絶縁層に設けられ、
前記第１の凹部の内壁には、請求項６ないし１０のいずれかに記載の表面疎水化方法によって形成された第１の疎水性膜が形成され、
前記第２の凹部の内壁には、請求項６ないし１０のいずれかに記載の表面疎水化方法によって形成された第２の疎水性膜が形成された、半導体装置。 A semiconductor device including a wiring structure disposed above a substrate,
The wiring structure is
A via layer provided in the first recess;
A wiring layer disposed on the via layer and provided in the second recess;
Including
The first recess is provided in a first insulating layer disposed above the substrate,
The second recess is provided in a second insulating layer disposed above the first insulating layer,
A first hydrophobic film formed by the surface hydrophobizing method according to any one of claims 6 to 10 is formed on the inner wall of the first recess,
11. A semiconductor device, wherein a second hydrophobic film formed by the surface hydrophobizing method according to claim 6 is formed on an inner wall of the second recess. 請求項１２または１３において、
前記ビア層および前記配線層は一体化して形成されている、半導体装置。 In claim 12 or 13,
The semiconductor device, wherein the via layer and the wiring layer are integrally formed.
JP2006080990A 2006-03-23 2006-03-23 Surface hydrophobizing composition, surface hydrophobizing method, and semiconductor device Expired - Fee Related JP4849219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006080990A JP4849219B2 (en) 2006-03-23 2006-03-23 Surface hydrophobizing composition, surface hydrophobizing method, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080990A JP4849219B2 (en) 2006-03-23 2006-03-23 Surface hydrophobizing composition, surface hydrophobizing method, and semiconductor device

Publications (2)

Publication Number Publication Date
JP2007254594A JP2007254594A (en) 2007-10-04
JP4849219B2 true JP4849219B2 (en) 2012-01-11

Family

ID=38629149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080990A Expired - Fee Related JP4849219B2 (en) 2006-03-23 2006-03-23 Surface hydrophobizing composition, surface hydrophobizing method, and semiconductor device

Country Status (1)

Country Link
JP (1) JP4849219B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5423937B2 (en) * 2006-03-23 2014-02-19 Ｊｓｒ株式会社 Insulating film forming composition manufacturing method, polymer manufacturing method
US7446058B2 (en) * 2006-05-25 2008-11-04 International Business Machines Corporation Adhesion enhancement for metal/dielectric interface
JPWO2008020592A1 (en) * 2006-08-15 2010-01-07 Jsr株式会社 Film-forming material, silicon-containing insulating film and method for forming the same
JP5316743B2 (en) * 2007-11-01 2013-10-16 Ｊｓｒ株式会社 Composition for forming silicon-containing film and method for forming silicon-containing insulating film
JP5251156B2 (en) * 2008-02-12 2013-07-31 Ｊｓｒ株式会社 Silicon-containing film and method for forming the same
JP6206096B2 (en) * 2013-10-31 2017-10-04 富士通株式会社 Manufacturing method of semiconductor device
US11417566B2 (en) * 2018-07-31 2022-08-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device structure with interconnect structure and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0791308B2 (en) * 1989-06-20 1995-10-04 信越化学工業株式会社 Trialkylsilylmethyl group-containing silane compound
JPH07335758A (en) * 1994-04-15 1995-12-22 Matsushita Electric Ind Co Ltd Forming method of multilayer metallic interconnection
JP2002028090A (en) * 2000-07-18 2002-01-29 Yutaka Maeda Inversely held cooking tool
KR100797202B1 (en) * 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 A method of imparting hydrophobic properties to a damaged silica dielectric film and a method of treating a damaged silica dielectric film
JP2002363286A (en) * 2001-06-11 2002-12-18 Jsr Corp Method for forming silica membrane, silica membrane, insulating membrane and semiconductor device
JP2006111738A (en) * 2004-10-15 2006-04-27 Jsr Corp Composition for surface hydrophobizing, surface hydrophobizing method, semiconductor device and its manufacturing method
JP2006198552A (en) * 2005-01-21 2006-08-03 Jsr Corp Method for making surface hydrophobic, and semiconductor device and its manufacturing method
JP2006203060A (en) * 2005-01-21 2006-08-03 Jsr Corp Surface hydrophobing method, semiconductor device and its manufacturing method
JP4877454B2 (en) * 2005-03-18 2012-02-15 Ｊｓｒ株式会社 Surface hydrophobization method, semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2007254594A (en) 2007-10-04

Similar Documents

Publication Publication Date Title
JP4849219B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, and semiconductor device
JP3888794B2 (en) Method for forming porous film, wiring structure and method for forming the same
JP5592327B2 (en) Active chemical methods for enhancing the material properties of dielectric films
EP1058274A1 (en) Composition for film formation and material for insulating film formation
KR20040086209A (en) Method for forming porous film
JP4142643B2 (en) Organosilicate polymer and insulating film containing the same
JP2007035705A (en) Surface hydrophobing method, surface hydrophobing composite, and semiconductor device and its manufacturing method
JP4877454B2 (en) Surface hydrophobization method, semiconductor device and method for manufacturing the same
JP4883256B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP4877452B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
EP2012349A1 (en) Method of remedying damage on insulating film
JP4780277B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP2006516363A (en) Fluorine-free plasma curing method for porous low-k materials
JP2006114719A (en) Composition for surface hydrophobing, method of hydrophobing surface, semiconductor device and its manufacturing method
JP2006198552A (en) Method for making surface hydrophobic, and semiconductor device and its manufacturing method
US20040198068A1 (en) Method for manufacturing semiconductor device
JP4150922B2 (en) Method for forming laminate
JP5184737B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP2006111738A (en) Composition for surface hydrophobizing, surface hydrophobizing method, semiconductor device and its manufacturing method
JP2000309751A (en) Composition for forming film and material for forming insulation film
JP4798334B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP2006203060A (en) Surface hydrophobing method, semiconductor device and its manufacturing method
JP3877472B2 (en) Method for forming interlayer insulating film
JP4513249B2 (en) Manufacturing method of copper damascene structure
JP4780276B2 (en) Surface hydrophobization method and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111004

R150 Certificate of patent or registration of utility model

Ref document number: 4849219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees