JP4877452B2 - Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof - Google Patents

Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4877452B2
JP4877452B2 JP2005045792A JP2005045792A JP4877452B2 JP 4877452 B2 JP4877452 B2 JP 4877452B2 JP 2005045792 A JP2005045792 A JP 2005045792A JP 2005045792 A JP2005045792 A JP 2005045792A JP 4877452 B2 JP4877452 B2 JP 4877452B2
Authority
JP
Japan
Prior art keywords
layer
recess
semiconductor device
insulating layer
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005045792A
Other languages
Japanese (ja)
Other versions
JP2006237072A (en
Inventor
清太郎 服部
学 関口
輝一 小久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP2005045792A priority Critical patent/JP4877452B2/en
Publication of JP2006237072A publication Critical patent/JP2006237072A/en
Application granted granted Critical
Publication of JP4877452B2 publication Critical patent/JP4877452B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a composition for surface hydrophobing and a surface hydrophobing method which can easily and efficiently restore damage on a surface without increasing the density of a layer including a front surface, and generates no corrosive by-product, and to provide a semiconductor device and a manufacturing method thereof. <P>SOLUTION: The composition for surface hydrophobing contains (A) a diacetoxymethylsilane of 0.1-10 wt% and (B) an aprotic solvent. The method of surface hydrophobing includes a process in which the composition for surface hydrophobing contacts the surface of a layer and the layer is heated in this state to form a hydrophobing film 24. <P>COPYRIGHT: (C)2006,JPO&amp;NCIPI

Description

本発明は、半導体装置等の電子デバイスに用いられる層の表面疎水化用組成物、表面疎水化方法、ならびに半導体装置およびその製造方法に関する。   The present invention relates to a composition for hydrophobizing a surface of a layer used in an electronic device such as a semiconductor device, a method for hydrophobizing a surface, a semiconductor device, and a method for manufacturing the same.

現在、大規模集積回路(LSI)などにおける半導体装置の層間絶縁層として、CVD法などの真空プロセスにより形成されたシリカ(SiO)膜が多用されている。また、近年、より均一な膜厚を有する絶縁層を形成することを目的として、SOG(Spin on Glass)膜と呼ばれるアルコキシランの加水分解生成物を主成分とする塗布型の絶縁層も使用されるようになっている。 Currently, a silica (SiO 2 ) film formed by a vacuum process such as a CVD method is frequently used as an interlayer insulating layer of a semiconductor device in a large scale integrated circuit (LSI) or the like. In recent years, for the purpose of forming an insulating layer having a more uniform film thickness, a coating type insulating layer called an SOG (Spin on Glass) film mainly composed of a hydrolysis product of alkoxysilane has also been used. It has become so.

半導体装置の製造工程においては、一般に、絶縁層に対して様々な処理が行なわれる。例えば、絶縁層に対してエッチングによるパターニングや、アッシングによるレジストの除去が行なわれる。その際に使用される酸化性もしくは還元性の反応性ガスにより、絶縁層中の炭素原子および水素原子が脱離して、親水性のシラノール基(Si−OH)が生成することがある。これにより、膜の吸湿性が上がり、吸着された水分によって様々なデバイス信頼性が低下することがある。   In the manufacturing process of a semiconductor device, various processes are generally performed on an insulating layer. For example, the insulating layer is patterned by etching or the resist is removed by ashing. In some cases, the oxidizing or reducing reactive gas used at that time may cause carbon atoms and hydrogen atoms in the insulating layer to be eliminated to generate hydrophilic silanol groups (Si—OH). As a result, the hygroscopicity of the film is increased, and various device reliability may be lowered by the adsorbed moisture.

特に、絶縁層が絶縁膜の場合、シラノール基の生成は誘電率の上昇を意味し、ダメージが著しい場合には、絶縁膜が低誘電性を喪失するという本質的な問題にもつながるおそれがある。
米国特許第US6383466号明細書 米国特許第US5504042号明細書 米国特許第US6548113号明細書 米国特許第US6700200号明細書 フィリップ ジー クラーク(Philip G. Clerk)、外2名,多孔性MSQフィルムの洗浄およびk値の回復(Cleaning and Restoring k Value of Porous MSQ Films),セミコンダクターインターナショナル(Semiconductor International),2003年8月,46−52頁 アニル バナップ(Anil Bhanap)、外3名,プロセスにより誘導された多孔性絶縁層間絶縁層のダメージをアッシング後の処理により修復すること(Repairing Process-Induced Damage to Porous 絶縁 ILDs by Post-Ash Treatment)Conference proceedings Advanced Metalization, Conference XIX, pp519,2003年)
In particular, when the insulating layer is an insulating film, the generation of silanol groups means an increase in the dielectric constant, and when the damage is significant, the insulating film may lose its low dielectric constant. .
US Pat. No. 6,383,466 US Patent No. US5504042 US Pat. No. 6,548,113 US Pat. No. 6,700,200 specification Philip G. Clerk, 2 others, Cleaning and Restoring k Value of Porous MSQ Films, Semiconductor International, August 2003, 46 -Page 52 Anil Bhanap, 3 others, Repairing Process-Induced Damage to Porous Insulation ILDs by Post-Ash Treatment proceedings Advanced Metalization, Conference XIX, pp519, 2003)

本発明の目的は、その後の加工プロセスとの整合性を有し、かつ、表面を含む層の誘電率を上昇させることなく表面のダメージをより簡便にかつ効率良く修復することができる表面疎水化方法、ならびに表面のダメージの修復に使用可能な表面疎水化用組成物を提供することにある。   The object of the present invention is to make the surface hydrophobic so that it is compatible with the subsequent processing process and can repair surface damage more easily and efficiently without increasing the dielectric constant of the layer including the surface. It is an object of the present invention to provide a method and a surface hydrophobizing composition that can be used to repair surface damage.

また、本発明の他の目的は、前記表面疎水化方法によって、表面疎水化処理が施された層を含む半導体装置およびその製造方法を提供することにある。   Another object of the present invention is to provide a semiconductor device including a layer subjected to surface hydrophobization treatment by the surface hydrophobizing method and a method for manufacturing the same.

1.本発明の表面疎水化用組成物は、
(A)ジアセトキシメチルシラン0.1〜10重量%と、(B)非プロトン性溶媒とを含む。
1. The composition for hydrophobizing a surface of the present invention comprises
(A) 0.1 to 10% by weight of diacetoxymethylsilane and (B) an aprotic solvent.

ここで、上記組成物は層の表面に接触させて使用可能である。この場合、前記表面をエッチングおよび/またはアッシングにより得ることができる。また、この場合、前記層は、ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも1種の元素を構成元素として含むことができる。さらに、この場合、前記層は絶縁膜であることができる。ここで、絶縁膜は例えば、比誘電率が3.0以下の膜であることができる。   Here, the composition can be used in contact with the surface of the layer. In this case, the surface can be obtained by etching and / or ashing. In this case, the layer may contain a silicon atom and contain at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element. Furthermore, in this case, the layer may be an insulating film. Here, the insulating film can be, for example, a film having a relative dielectric constant of 3.0 or less.

2.本発明の表面疎水化方法は、上記表面疎水化用組成物を層の表面に接触させた状態で、該層を加熱する工程を含む。   2. The surface hydrophobizing method of the present invention includes a step of heating the layer in a state where the surface hydrophobizing composition is in contact with the surface of the layer.

この場合、前記加熱する工程は、第1の温度で前記層を加熱する工程と、前記第1の温度よりも高い第2の温度で前記層を加熱する工程と、を含むことができる。または、この場合、前記加熱する工程は、第1の温度で前記層を加熱する工程と、前記第1の温度よりも高い第2の温度で前記層を加熱する工程と、前記第2の温度よりも高い第3の温度で前記層を加熱する工程と、を含むことができる。   In this case, the heating step can include a step of heating the layer at a first temperature and a step of heating the layer at a second temperature higher than the first temperature. Alternatively, in this case, the heating step includes the step of heating the layer at a first temperature, the step of heating the layer at a second temperature higher than the first temperature, and the second temperature. Heating the layer at a higher third temperature.

3.本発明の半導体装置は、上記表面疎水化方法によって得られた疎水性膜を含む。   3. The semiconductor device of the present invention includes a hydrophobic film obtained by the surface hydrophobization method.

4.本発明の半導体装置は、
基板の上方に配置された絶縁層を含む半導体装置であって、
前記絶縁層には凹部が設けられ、
前記凹部の内壁には疎水性膜が形成され、
前記疎水性膜は、上記表面疎水化用組成物を前記凹部の内壁に接触させて得られた。
4). The semiconductor device of the present invention is
A semiconductor device including an insulating layer disposed above a substrate,
The insulating layer is provided with a recess,
A hydrophobic film is formed on the inner wall of the recess,
The hydrophobic membrane was obtained by bringing the surface hydrophobizing composition into contact with the inner wall of the recess.

5.本発明の半導体装置は、
基板の上方に配置された配線構造体を含む半導体装置であって、
前記配線構造体は、
第1の凹部に設けられたビア層と、
前記ビア層の上に配置され、かつ第2の凹部に設けられた配線層と
を含み、
前記第1の凹部は、前記基板の上方に配置された第1の絶縁層に設けられ、
前記第2の凹部は、前記第1の絶縁層の上方に配置された第2の絶縁層に設けられ、
前記第1の凹部の内壁には疎水性膜が形成され、
前記疎水性膜は、上記表面疎水化用組成物を前記第1の凹部の内壁に接触させて得られた。
5. The semiconductor device of the present invention is
A semiconductor device including a wiring structure disposed above a substrate,
The wiring structure is
A via layer provided in the first recess;
A wiring layer disposed on the via layer and provided in the second recess,
The first recess is provided in a first insulating layer disposed above the substrate,
The second recess is provided in a second insulating layer disposed above the first insulating layer,
A hydrophobic film is formed on the inner wall of the first recess,
The hydrophobic membrane was obtained by bringing the surface hydrophobizing composition into contact with the inner wall of the first recess.

6.本発明の半導体装置は、
基板の上方に配置された配線構造体を含む半導体装置であって、
前記配線構造体は、
第1の凹部に設けられたビア層と、
前記ビア層の上に配置され、かつ第2の凹部に設けられた配線層と
を含み、
前記第1の凹部は、前記基板の上方に配置された第1の絶縁層に設けられ、
前記第2の凹部は、前記第1の絶縁層の上方に配置された第2の絶縁層に設けられ、
前記第1の凹部の内壁には第1の疎水性膜が形成され、
前記第2の凹部の内壁には第2の疎水性膜が形成され、
前記第1の疎水性膜は、上記表面疎水化用組成物を前記第1の凹部の内壁に接触させて得られ、
前記第2の疎水性膜は、上記表面疎水化用組成物を前記第2の凹部の内壁に接触させて得られた。
6). The semiconductor device of the present invention is
A semiconductor device including a wiring structure disposed above a substrate,
The wiring structure is
A via layer provided in the first recess;
A wiring layer disposed on the via layer and provided in the second recess,
The first recess is provided in a first insulating layer disposed above the substrate,
The second recess is provided in a second insulating layer disposed above the first insulating layer,
A first hydrophobic film is formed on the inner wall of the first recess,
A second hydrophobic film is formed on the inner wall of the second recess,
The first hydrophobic film is obtained by bringing the surface hydrophobizing composition into contact with the inner wall of the first recess,
The second hydrophobic film was obtained by bringing the surface hydrophobizing composition into contact with the inner wall of the second recess.

ここで、上記半導体装置において、前記ビア層および前記配線層は一体化して形成されていることができる。   Here, in the semiconductor device, the via layer and the wiring layer can be integrally formed.

7.本発明の半導体装置の製造方法は、上記表面疎水化方法によって、疎水性膜を形成する工程を含む。   7). The method for manufacturing a semiconductor device of the present invention includes a step of forming a hydrophobic film by the surface hydrophobization method.

本発明の表面疎水化方法によれば、(A)ジアセトキシメチルシラン0.1〜10重量%と、(B)非プロトン性溶媒とを含む本発明の表面疎水化用組成物を使用することにより、表面を含む層の密度を上昇させることなく、表面のダメージをより簡便にかつ効率良く修復することができ、かつ、腐食性の副生成物が発生することがない。また、本発明の表面疎水化方法は、その後の加工プロセスとの整合性を有する。すなわち、本発明の表面疎水化用組成物は、表面を疎水化することにより、表面のダメージを修復するのに有用である。   According to the surface hydrophobizing method of the present invention, the surface hydrophobizing composition of the present invention comprising (A) 0.1 to 10% by weight of diacetoxymethylsilane and (B) an aprotic solvent is used. Thus, the surface damage can be repaired more easily and efficiently without increasing the density of the layer including the surface, and no corrosive by-product is generated. Further, the surface hydrophobizing method of the present invention has consistency with the subsequent processing process. That is, the surface hydrophobizing composition of the present invention is useful for repairing surface damage by hydrophobizing the surface.

本発明の半導体装置は、上記表面疎水化方法によって、表面の疎水化処理が施された層を含むため、信頼性に優れている。   Since the semiconductor device of the present invention includes a layer having a surface hydrophobized by the surface hydrophobizing method, the semiconductor device is excellent in reliability.

本発明の半導体装置の製造方法は、上記表面疎水化方法によって、表面の疎水化処理が施された層を形成する工程を含むため、信頼性に優れた半導体装置を製造することができる。   Since the semiconductor device manufacturing method of the present invention includes a step of forming a surface hydrophobized layer by the surface hydrophobizing method, a semiconductor device having excellent reliability can be manufactured.

以下、本発明の表面疎水化用組成物、表面疎水化方法、ならびに半導体装置およびその製造方法について具体的に説明する。   Hereinafter, the surface hydrophobizing composition, the surface hydrophobizing method, the semiconductor device and the manufacturing method thereof according to the present invention will be specifically described.

1.表面疎水化用組成物および表面疎水化方法
1−1.表面疎水化用組成物
1−1−1.(A)ジアセトキシメチルシラン
本発明の表面疎水化用組成物においては、(A)ジアセトキシメチルシランを0.1〜10重量%含む。本発明の表面疎水用組成物は、スピンオン組成物として、より適している。
1. 1. Surface hydrophobizing composition and surface hydrophobizing method 1-1. Surface hydrophobizing composition 1-1-1. (A) Diacetoxymethylsilane The surface hydrophobizing composition of the present invention contains (A) 0.1 to 10% by weight of diacetoxymethylsilane. The surface hydrophobic composition of the present invention is more suitable as a spin-on composition.

本発明の表面疎水化用組成物における(A)ジアセトキシメチルシランの含有割合は、0.3〜9重量%であることがより好ましく、0.5〜8重量%であることがさらに好ましい。本発明の表面疎水化用組成物における(A)ジアセトキシメチルシランの含有割合が0.1重量%未満であると、疎水化が十分に進行しない。一方、(A)ジアセトキシメチルシランの含有割合が10重量%を超えると、組成物の貯蔵安定性が悪くなるだけでなく、本発明の表面疎水化用組成物を表面に接触させた後、表面を含む層内に過剰に存在する(A)ジアセトキシメチルシラン同士が加水分解縮合を起こして、前記層の空隙を塞いでしまう。その結果、前記層の200℃における誘電率が上昇する。すなわち、前記層の密度が上昇する。   The content ratio of (A) diacetoxymethylsilane in the surface hydrophobizing composition of the present invention is more preferably 0.3 to 9% by weight, and further preferably 0.5 to 8% by weight. When the content ratio of (A) diacetoxymethylsilane in the surface hydrophobizing composition of the present invention is less than 0.1% by weight, the hydrophobization does not proceed sufficiently. On the other hand, when the content ratio of (A) diacetoxymethylsilane exceeds 10% by weight, not only the storage stability of the composition is deteriorated, but also after contacting the surface hydrophobizing composition of the present invention with the surface, Excessive presence of (A) diacetoxymethylsilane in the layer including the surface causes hydrolysis and condensation to block the voids in the layer. As a result, the dielectric constant at 200 ° C. of the layer increases. That is, the density of the layer increases.

1−1−2.(B)非プロトン性溶媒
本発明の表面疎水化用組成物においては、(B)非プロトン性溶媒を含む。これにより、(A)ジアセトキシメチルシランと溶媒との反応を避けることができる。また、(B)非プロトン性溶媒の沸点は50〜350℃であるのが好ましい。
1-1-2. (B) Aprotic solvent The surface hydrophobizing composition of the present invention contains (B) an aprotic solvent. Thereby, reaction of (A) diacetoxymethylsilane and a solvent can be avoided. Moreover, it is preferable that the boiling point of (B) aprotic solvent is 50-350 degreeC.

(B)非プロトン性溶媒は、下記に例示するものを1種または2種以上組み合わせて使用することができる。より具体的には、(B)非プロトン性溶媒としては、ケトン系溶媒、エステル系溶媒、エーテル系溶媒、アミド系溶媒または後述するその他の非プロトン性溶媒が挙げられる。   (B) As the aprotic solvent, those exemplified below may be used alone or in combination of two or more. More specifically, examples of the (B) aprotic solvent include ketone solvents, ester solvents, ether solvents, amide solvents, and other aprotic solvents described below.

ケトン系溶媒としては、アセトン、メチルエチルケトン、メチル−n−プロピルケトン、メチル−n−ブチルケトン、ジエチルケトン、メチル−i−ブチルケトン、メチル−n−ペンチルケトン、エチル−n−ブチルケトン、メチル−n−ヘキシルケトン、ジ−i−ブチルケトン、トリメチルノナノン、シクロヘキサノン、2−ヘキサノン、メチルシクロヘキサノン、2,4−ペンタンジオン、アセトニルアセトン、アセトフェノン、フェンチョンなどのほか、アセチルアセトン、2,4−ヘキサンジオン、2,4−ヘプタンジオン、3,5−ヘプタンジオン、2,4−オクタンジオン、3,5−オクタンジオン、2,4−ノナンジオン、3,5−ノナンジオン、5−メチル−2,4−ヘキサンジオン、2,2,6,6−テトラメチル−3,5−ヘプタンジオン、1,1,1,5,5,5−ヘキサフルオロ−2,4−ヘプタンジオンなどのβ−ジケトン類などが挙げられる。   Examples of ketone solvents include acetone, methyl ethyl ketone, methyl-n-propyl ketone, methyl-n-butyl ketone, diethyl ketone, methyl-i-butyl ketone, methyl-n-pentyl ketone, ethyl-n-butyl ketone, and methyl-n-hexyl. In addition to ketones, di-i-butyl ketone, trimethylnonanone, cyclohexanone, 2-hexanone, methylcyclohexanone, 2,4-pentanedione, acetonylacetone, acetophenone, fenchon, acetylacetone, 2,4-hexanedione, 2 , 4-heptanedione, 3,5-heptanedione, 2,4-octanedione, 3,5-octanedione, 2,4-nonanedione, 3,5-nonanedione, 5-methyl-2,4-hexanedione, 2,2,6,6-tetramethyl-3, - heptanedione, 1,1,1,5,5,5 beta-diketones such as hexafluoro-2,4-heptane dione and the like.

エステル系溶媒としては、ジエチルカーボネート、炭酸エチレン、炭酸プロピレン、炭酸ジエチル、酢酸メチル、酢酸エチル、γ−ブチロラクトン、γ−バレロラクトン、酢酸n−プロピル、酢酸i−プロピル、酢酸n−ブチル、酢酸i−ブチル、酢酸sec−ブチル、酢酸n−ペンチル、酢酸sec−ペンチル、酢酸3−メトキシブチル、酢酸メチルペンチル、酢酸2−エチルブチル、酢酸2−エチルヘキシル、酢酸ベンジル、酢酸シクロヘキシル、酢酸メチルシクロヘキシル、酢酸n−ノニル、アセト酢酸メチル、アセト酢酸エチル、酢酸エチレングリコールモノメチルエーテル、酢酸エチレングリコールモノエチルエーテル、酢酸ジエチレングリコールモノメチルエーテル、酢酸ジエチレングリコールモノエチルエーテル、酢酸ジエチレングリコールモノ−n−ブチルエーテル、酢酸プロピレングリコールモノメチルエーテル、酢酸プロピレングリコールモノエチルエーテル、酢酸プロピレングリコールモノプロピルエーテル、酢酸プロピレングリコールモノブチルエーテル、酢酸ジプロピレングリコールモノメチルエーテル、酢酸ジプロピレングリコールモノエチルエーテル、ジ酢酸グリコール、酢酸メトキシトリグリコール、プロピオン酸エチル、プロピオン酸n−ブチル、プロピオン酸i−アミル、シュウ酸ジエチル、シュウ酸ジ−n−ブチル、乳酸メチル、乳酸エチル、乳酸n−ブチル、乳酸n−アミル、マロン酸ジエチル、フタル酸ジメチル、フタル酸ジエチルなどが挙げられる。   Examples of ester solvents include diethyl carbonate, ethylene carbonate, propylene carbonate, diethyl carbonate, methyl acetate, ethyl acetate, γ-butyrolactone, γ-valerolactone, n-propyl acetate, i-propyl acetate, n-butyl acetate, and i-acetate. -Butyl, sec-butyl acetate, n-pentyl acetate, sec-pentyl acetate, 3-methoxybutyl acetate, methyl pentyl acetate, 2-ethylbutyl acetate, 2-ethylhexyl acetate, benzyl acetate, cyclohexyl acetate, methylcyclohexyl acetate, n-acetate -Nonyl, methyl acetoacetate, ethyl acetoacetate, ethylene glycol monomethyl ether, ethylene glycol monoethyl ether acetate, diethylene glycol monomethyl ether acetate, diethylene glycol monoethyl ether acetate, ethyl acetate Glycol mono-n-butyl ether, propylene glycol monomethyl ether acetate, propylene glycol monoethyl ether acetate, propylene glycol monopropyl ether acetate, propylene glycol monobutyl ether acetate, dipropylene glycol monomethyl ether acetate, dipropylene glycol monoethyl ether acetate, dipropylene Glycol acetate, methoxytriglycol acetate, ethyl propionate, n-butyl propionate, i-amyl propionate, diethyl oxalate, di-n-butyl oxalate, methyl lactate, ethyl lactate, n-butyl lactate, n-lactate Examples include amyl, diethyl malonate, dimethyl phthalate, and diethyl phthalate.

エーテル系溶媒としては、エチルエーテル、i−プロピルエーテル、n−ブチルエーテル、n−ヘキシルエーテル、2−エチルヘキシルエーテル、エチレンオキシド、1,2−プロピレンオキシド、ジオキソラン、4−メチルジオキソラン、ジオキサン、ジメチルジオキサン、エチレングリコールジエチルエーテル、エチレングリコールジブチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールジ−n−ブチルエーテル、テトラエチレングリコールジ−n−ブチルエーテル、テトラヒドロフラン、2−メチルテトラヒドロフラン、プロピレングリコールジメチルエーテル、プロピレングリコールジエチルエーテル、プロピレングリコールジプロピルエーテルなどが挙げられる。   As ether solvents, ethyl ether, i-propyl ether, n-butyl ether, n-hexyl ether, 2-ethylhexyl ether, ethylene oxide, 1,2-propylene oxide, dioxolane, 4-methyldioxolane, dioxane, dimethyldioxane, ethylene Glycol diethyl ether, ethylene glycol dibutyl ether, diethylene glycol diethyl ether, diethylene glycol di-n-butyl ether, tetraethylene glycol di-n-butyl ether, tetrahydrofuran, 2-methyltetrahydrofuran, propylene glycol dimethyl ether, propylene glycol diethyl ether, propylene glycol dipropyl ether Etc.

アミド系溶媒としては、アセトアミド、N−メチルアセトアミド、N,N−ジメチルアセトアミド、N−エチルアセトアミド、N,N−ジエチルアセトアミド、N−メチルプロピオンアミド、N−メチルピロリドン、N−ホルミルモルホリン、N−ホルミルピペリジン、N−ホルミルピロリジン、N−アセチルモルホリン、N−アセチルピペリジン、N−アセチルピロリジンなどが挙げられる。   Examples of amide solvents include acetamide, N-methylacetamide, N, N-dimethylacetamide, N-ethylacetamide, N, N-diethylacetamide, N-methylpropionamide, N-methylpyrrolidone, N-formylmorpholine, N- Examples include formylpiperidine, N-formylpyrrolidine, N-acetylmorpholine, N-acetylpiperidine, N-acetylpyrrolidine and the like.

他の非プロトン性溶媒としては、脂肪族炭化水素系溶媒(例えば、n−ペンタン、i−ペンタン、n−ヘキサン、i−ヘキサン、n−ヘプタン、i−ヘプタン、2,2,4−トリメチルペンタン、n−オクタン、i−オクタン、シクロヘキサン、メチルシクロヘキサン)、芳香族炭化水素系溶媒(例えば、ベンゼン、トルエン、キシレン、エチルベンゼン、トリメチルベンゼン、メチルエチルベンゼン、n−プロピルベンセン、i−プロピルベンセン、ジエチルベンゼン、i−ブチルベンゼン、トリエチルベンゼン、ジ−i−プロピルベンセン、n−アミルナフタレン、トリメチルベンゼン)、含硫黄系溶媒(例えば、硫化ジメチル、硫化ジエチル、チオフェン、テトラヒドロチオフェン、ジメチルスルホキシド、スルホラン、1,3−プロパンスルトン)、アセトニトリル、ジメチルスルホキシド、N,N,N´,N´−テトラエチルスルファミド、ヘキサメチルリン酸トリアミド、N−メチルモルホロン、N−メチルピロール、N−エチルピロール、N−メチル−3−ピロリン、N−メチルピペリジン、N−エチルピペリジン、N,N−ジメチルピペラジン、N−メチルイミダゾール、N−メチル−4−ピペリドン、N−メチル−2−ピペリドン、N−メチル−2−ピロリドン、1,3−ジメチル−2−イミダゾリジノン、1,3−ジメチルテトラヒドロ−2(1H)−ピリミジノンなどが挙げられる。   Other aprotic solvents include aliphatic hydrocarbon solvents such as n-pentane, i-pentane, n-hexane, i-hexane, n-heptane, i-heptane, 2,2,4-trimethylpentane. , N-octane, i-octane, cyclohexane, methylcyclohexane), aromatic hydrocarbon solvents (for example, benzene, toluene, xylene, ethylbenzene, trimethylbenzene, methylethylbenzene, n-propyl benzene, i-propyl benzene, diethylbenzene, i-butylbenzene, triethylbenzene, di-i-propylbenzene, n-amylnaphthalene, trimethylbenzene), sulfur-containing solvents (for example, dimethyl sulfide, diethyl sulfide, thiophene, tetrahydrothiophene, dimethyl sulfoxide, sulfolane, 1,3 -Pro Sultone), acetonitrile, dimethyl sulfoxide, N, N, N ′, N′-tetraethylsulfamide, hexamethylphosphoric triamide, N-methylmorpholone, N-methylpyrrole, N-ethylpyrrole, N-methyl-3 -Pyrroline, N-methylpiperidine, N-ethylpiperidine, N, N-dimethylpiperazine, N-methylimidazole, N-methyl-4-piperidone, N-methyl-2-piperidone, N-methyl-2-pyrrolidone, 1 , 3-dimethyl-2-imidazolidinone, 1,3-dimethyltetrahydro-2 (1H) -pyrimidinone, and the like.

(B)非プロトン系溶媒としては、酢酸ブチル、ジエチルケトン、シクロヘキサノン、メチル−i−ブチルケトンなどのケトン系溶剤、もしくはトリメチルベンゼン、キシレンなどの芳香族炭化水素系溶媒がより好ましい。   (B) As the aprotic solvent, ketone solvents such as butyl acetate, diethyl ketone, cyclohexanone, and methyl-i-butyl ketone, or aromatic hydrocarbon solvents such as trimethylbenzene and xylene are more preferable.

本発明の表面疎水化用組成物における(B)非プロトン性溶媒の質量は、90〜99.9重量%であることが好ましく、91〜99.7重量%であることがより好ましく、92〜99.5重量%であることがさらに好ましい。本発明の表面疎水化用組成物における(B)非プロトン系溶媒の質量が90重量%未満であると、均一な塗布を行なうことが難しく、一方、(B)非プロトン系溶媒の質量が99.9重量%を超えると、スピンコーティング後に膜上に組成物が残りにくくなる。   The mass of the (B) aprotic solvent in the surface hydrophobizing composition of the present invention is preferably 90 to 99.9% by weight, more preferably 91 to 99.7% by weight, More preferably, it is 99.5% by weight. When the mass of the (B) aprotic solvent in the surface hydrophobizing composition of the present invention is less than 90% by weight, it is difficult to perform uniform coating, while the mass of the (B) aprotic solvent is 99. If it exceeds .9% by weight, the composition hardly remains on the film after spin coating.

1−2.表面疎水化用組成物の使用方法
本発明の表面疎水化用組成物は、層の表面に接触させて使用することができる。このような層としては、例えばケイ素原子を主構成元素とする層が挙げられる。ケイ素原子を主構成要素とする層は、半導体装置や液晶表示装置、有機EL装置などの電子デバイスに広く用いられている。また、ケイ素原子を主構成元素とする層は電子産業のみならず、例えば、自動車産業、光学産業、バイオ産業等の分野で使用されている。
1-2. Method for Using Surface Hydrophobizing Composition The surface hydrophobizing composition of the present invention can be used in contact with the surface of the layer. An example of such a layer is a layer containing silicon atoms as a main constituent element. Layers mainly composed of silicon atoms are widely used in electronic devices such as semiconductor devices, liquid crystal display devices, and organic EL devices. In addition, layers containing silicon atoms as main constituent elements are used not only in the electronics industry but also in fields such as the automobile industry, the optical industry, and the bio industry.

例えば、半導体装置の絶縁層として用いられるケイ素原子を主構成元素とする層は、ケイ素原子のほかに、酸素原子、窒素原子、炭素原子、水素原子、フッ素原子、ホウ素原子、リン原子等を構成元素として含むことができ、このような層としては、より具体的には、例えば、酸化シリコン、酸化窒化シリコン、窒化シリコン、炭化シリコン、および後述する絶縁膜が例示できる。これらの層は、半導体装置用層間絶縁層、半導体装置の表面コート膜などの保護層、多層レジストを用いた半導体作製工程の中間層、多層配線基板の層間絶縁層、液晶表示装置用の保護層や絶縁層などの用途に有用である。   For example, a layer containing silicon atoms as the main constituent element used as an insulating layer in semiconductor devices comprises oxygen atoms, nitrogen atoms, carbon atoms, hydrogen atoms, fluorine atoms, boron atoms, phosphorus atoms, etc. in addition to silicon atoms. More specifically, examples of such a layer include silicon oxide, silicon oxynitride, silicon nitride, silicon carbide, and an insulating film described later. These layers are an interlayer insulating layer for semiconductor devices, a protective layer such as a surface coat film of a semiconductor device, an intermediate layer of a semiconductor manufacturing process using a multilayer resist, an interlayer insulating layer of a multilayer wiring board, and a protective layer for a liquid crystal display device It is useful for applications such as insulating layers.

ケイ素原子を主構成要素とする層の製造方法は特に限定されないが、代表的なものとして、CVD法(例えば、プラズマCVD法)およびSOG法(Spin on Glass)が挙げられる。なかでも、SOG法により製造される絶縁膜は、より微細化された半導体装置の層間絶縁層として用いられるようになってきている。この絶縁膜は例えば、ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも1種の元素を構成元素として含むことができる。   A method for producing a layer containing silicon atoms as a main component is not particularly limited, but representative examples include a CVD method (for example, plasma CVD method) and an SOG method (Spin on Glass). In particular, an insulating film manufactured by the SOG method has been used as an interlayer insulating layer of a more miniaturized semiconductor device. For example, the insulating film contains a silicon atom and can contain at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element.

特に、半導体装置の絶縁膜であって、ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも1種の元素を構成元素として含む層は、半導体装置の製造工程(例えば、エッチング工程やフォトレジストを除去するために行なわれるアッシング工程)によって、層がダメージを受けることがある。より具体的には、エッチング工程、アッシング工程、およびその他の工程で使用される酸化性または還元性の反応性ガスによって層中の炭素原子および水素原子が脱離し、膜中にシラノール基(−SiOH)が生成することにより、層中に水分が吸収されやすくなる。その結果、層中の水分が増加し、吸収された水分によって、半導体装置の信頼性が低下することがある。   In particular, an insulating film of a semiconductor device, which includes a silicon atom and includes at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element, The layer may be damaged by a manufacturing process (for example, an etching process or an ashing process performed to remove the photoresist). More specifically, carbon atoms and hydrogen atoms in the layer are desorbed by an oxidizing or reducing reactive gas used in the etching process, ashing process, and other processes, and silanol groups (-SiOH ) Is formed, moisture is easily absorbed in the layer. As a result, moisture in the layer increases, and the absorbed moisture may reduce the reliability of the semiconductor device.

また、絶縁膜の場合、シラノール基(Si−OH)の生成によって層中の水分が増加することにより、誘電率が上昇して、低誘電性を喪失することがある。   In the case of an insulating film, the moisture content in the layer increases due to the generation of silanol groups (Si—OH), which may increase the dielectric constant and lose low dielectric properties.

これに対して、本発明の表面疎水化方法を絶縁膜について適用することにより、本発明の表面疎水化用組成物がシラノール基と反応する結果、絶縁膜の表面を疎水化させることができる。これにより、絶縁膜の表面から水分が吸収されるのを防止することができるため、絶縁膜の低誘電率を保持することができる。これにより、信頼性に優れた半導体装置を得ることができる。   On the other hand, by applying the surface hydrophobizing method of the present invention to the insulating film, the surface hydrophobizing composition of the present invention reacts with silanol groups, so that the surface of the insulating film can be hydrophobized. Thereby, since moisture can be prevented from being absorbed from the surface of the insulating film, the low dielectric constant of the insulating film can be maintained. Thereby, a semiconductor device having excellent reliability can be obtained.

次に、本発明の表面疎水化用組成物を用いた表面疎水化方法について、図1〜図5を参照して具体的に説明する。図1は、本発明の一実施の形態の表面疎水化方法を用いて製造された半導体装置を模式的に示す図であり、図2〜図5は、図1に示す半導体装置の一製造工程(本発明の一実施の形態の表面疎水化方法)を模式的に示す断面図である。   Next, the surface hydrophobization method using the surface hydrophobizing composition of the present invention will be specifically described with reference to FIGS. FIG. 1 is a view schematically showing a semiconductor device manufactured by using the surface hydrophobizing method according to one embodiment of the present invention, and FIGS. 2 to 5 are steps for manufacturing the semiconductor device shown in FIG. It is sectional drawing which shows typically (the surface hydrophobization method of one embodiment of this invention).

本発明の表面疎水化方法が施された層は、耐吸湿性に優れ、かつ低い比誘電率を示すことから、LSI、システムLSI、DRAM、SDRAM、RDRAM、D−RDRAMなどの半導体装置用層間絶縁層、半導体装置の表面コート膜などの保護層、多層レジストを用いた半導体作製工程の中間層、多層配線基板の層間絶縁層、液晶表示装置用の保護層や絶縁層などの用途に有用である。   The layer subjected to the surface hydrophobization method of the present invention is excellent in moisture absorption resistance and exhibits a low relative dielectric constant. Therefore, the interlayer for semiconductor devices such as LSI, system LSI, DRAM, SDRAM, RDRAM, and D-RDRAM is used. Useful for applications such as insulating layers, protective layers such as surface coating films for semiconductor devices, intermediate layers in semiconductor manufacturing processes using multilayer resists, interlayer insulating layers for multilayer wiring boards, protective layers and insulating layers for liquid crystal display devices, etc. is there.

なお、ここでは半導体装置に含まれる絶縁層について本発明の表面疎水化方法を施す場合について説明するが、本発明の表面疎水化方法を施す層は半導体装置の絶縁層に限定されるわけではなく、半導体装置以外のデバイスに含まれる層に同様に適用することができる。   Here, the case where the surface hydrophobizing method of the present invention is applied to the insulating layer included in the semiconductor device will be described, but the layer to which the surface hydrophobizing method of the present invention is applied is not limited to the insulating layer of the semiconductor device. The present invention can be similarly applied to layers included in devices other than semiconductor devices.

図1に示す半導体装置は、基板(半導体基板)10の上方に配置された絶縁層20を含む。この絶縁層20には凹部22が設けられ、凹部22の内壁22aには疎水性膜24が形成されている。この疎水性膜24は、本発明の表面疎水化用組成物を凹部22の内壁22aに接触させて得られる。絶縁層20は例えば、ケイ素原子および酸素原子を構成元素として含む層である。   The semiconductor device shown in FIG. 1 includes an insulating layer 20 disposed above a substrate (semiconductor substrate) 10. The insulating layer 20 is provided with a recess 22, and a hydrophobic film 24 is formed on the inner wall 22 a of the recess 22. The hydrophobic film 24 is obtained by bringing the surface hydrophobizing composition of the present invention into contact with the inner wall 22 a of the recess 22. The insulating layer 20 is a layer containing, for example, silicon atoms and oxygen atoms as constituent elements.

図1に示す半導体装置は以下の工程により製造することができる。まず、基板10の上方に絶縁層20を形成する(図2参照)。絶縁層20の形成方法は、上述の方法を用いることができる。   The semiconductor device shown in FIG. 1 can be manufactured by the following steps. First, the insulating layer 20 is formed above the substrate 10 (see FIG. 2). As a method for forming the insulating layer 20, the above-described method can be used.

次に、公知のフォトリソグラフィ法により、所定のパターンのレジスト層R1を絶縁層20上に形成した後、このレジスト層R1をマスクとして、絶縁層20をエッチングする(図3参照)。エッチングとしては、公知の方法(RIE(反応性イオンエッチング)などのドライエッチングまたはウエットエッチング)を用いることができる。この際、凹部22の内壁22aはエッチングにより表面にダメージが生じる。より具体的には、エッチング時に使用されるエッチャントにより、凹部22の内壁22aの表面がダメージを受ける。これにより、絶縁層20の表面にシラノール基(Si−OH)が形成される。特に、反応性イオンエッチングを行なう場合、エッチャントとして使用される反応性イオンによって、凹部22の内壁22aの表面にシラノール基が形成されやすい。   Next, after a resist layer R1 having a predetermined pattern is formed on the insulating layer 20 by a known photolithography method, the insulating layer 20 is etched using the resist layer R1 as a mask (see FIG. 3). As the etching, a known method (dry etching or wet etching such as RIE (reactive ion etching)) can be used. At this time, the inner wall 22a of the recess 22 is damaged on the surface by etching. More specifically, the surface of the inner wall 22a of the recess 22 is damaged by the etchant used during etching. Thereby, silanol groups (Si—OH) are formed on the surface of the insulating layer 20. In particular, when reactive ion etching is performed, silanol groups are easily formed on the surface of the inner wall 22a of the recess 22 by the reactive ions used as the etchant.

次いで、アッシングによりレジスト層R1を除去する(図4参照)。アッシング方法としては例えば、酸素プラズマを用いたプラズマアッシング、オゾンを用いたオゾンアッシング、ウエットアッシングが使用可能である。このアッシング工程によっても、凹部22の内壁22aの表面がダメージを受けて、この表面にシラノール基が形成される。   Next, the resist layer R1 is removed by ashing (see FIG. 4). As the ashing method, for example, plasma ashing using oxygen plasma, ozone ashing using ozone, or wet ashing can be used. Also by this ashing process, the surface of the inner wall 22a of the recess 22 is damaged, and silanol groups are formed on this surface.

次いで、上述の本発明の表面疎水化用組成物を層の表面(凹部22の内壁22aの表面)に接触させることにより、凹部22の内壁22aに疎水性膜24が形成される(図5参照)。より具体的には、凹部22の内壁22aの表面に形成されたシラノール基と、本発明の表面疎水化用組成物に含まれる(A)ジアセトキシメチルシランとが反応することにより、シラノール基の水酸基(−OH)が疎水性基で置換されて、疎水性膜24が形成される。すなわち、この疎水性膜24は、(A)ジアセトキシメチルシランと、凹部22の内壁22aの表面のシラノール基との反応により得られる。この疎水性膜24が形成されることにより、凹部22の内壁22aの表面が疎水化される。   Next, the hydrophobic film 24 is formed on the inner wall 22a of the recess 22 by bringing the surface hydrophobizing composition of the present invention into contact with the surface of the layer (the surface of the inner wall 22a of the recess 22) (see FIG. 5). ). More specifically, the silanol group formed on the surface of the inner wall 22a of the recess 22 reacts with (A) diacetoxymethylsilane contained in the surface hydrophobizing composition of the present invention, so that the silanol group Hydroxyl group (—OH) is substituted with a hydrophobic group to form hydrophobic film 24. That is, the hydrophobic film 24 is obtained by a reaction between (A) diacetoxymethylsilane and a silanol group on the surface of the inner wall 22 a of the recess 22. By forming this hydrophobic film 24, the surface of the inner wall 22a of the recess 22 is hydrophobized.

本発明の表面疎水化用組成物を表面に接触させる方法としては特に限定されないが、例えば、スピンコートによる塗布、スプレーによる噴霧、気化による蒸着、ディッピングが挙げられる。   The method for bringing the surface hydrophobizing composition of the present invention into contact with the surface is not particularly limited, and examples thereof include spin coating, spraying, vapor deposition, and dipping.

さらに、凹部22に導電層26が形成されることにより、図1に示す半導体装置が得られる。   Further, by forming the conductive layer 26 in the recess 22, the semiconductor device shown in FIG. 1 is obtained.

図5に示す工程において疎水性膜24が形成されることにより、凹部22の内壁22aの表面から水分が絶縁層20に吸収されるのを防止することができる。これにより、絶縁層20中の水分の増加を防止することができるため、半導体装置の信頼性を維持することができる。特に、絶縁層20が絶縁膜である場合、絶縁層20中の水分が増加すると誘電率が上昇するため、低誘電膜としての機能を発揮しえなくなることがある。これに対して、疎水性膜24が形成されることにより、絶縁層20中の水分の増加を防止することができるため、低誘電膜としての機能を維持することができる。   By forming the hydrophobic film 24 in the process shown in FIG. 5, it is possible to prevent moisture from being absorbed into the insulating layer 20 from the surface of the inner wall 22 a of the recess 22. Thereby, since the increase in the moisture in the insulating layer 20 can be prevented, the reliability of the semiconductor device can be maintained. In particular, when the insulating layer 20 is an insulating film, when the moisture in the insulating layer 20 increases, the dielectric constant increases, so that the function as a low dielectric film may not be exhibited. On the other hand, the formation of the hydrophobic film 24 can prevent the moisture in the insulating layer 20 from increasing, so that the function as a low dielectric film can be maintained.

ここで、疎水性膜24を形成する際に、本発明の表面疎水化用組成物を前記表面に接触させた状態で、絶縁層20を加熱する工程をさらに含むことができる。この工程によれば、(A)ジアセトキシメチルシランと、凹部22の内壁22aの表面のシラノール基との反応をさらに促進させることができるため、疎水成膜24をより容易に形成することができる。この場合、前記加熱する工程は、1〜3段階の温度で加熱する工程を含むことができる。   Here, when forming the hydrophobic film | membrane 24, the process of heating the insulating layer 20 can be further included in the state which contacted the said surface hydrophobization composition of this invention. According to this process, since the reaction between (A) diacetoxymethylsilane and the silanol group on the surface of the inner wall 22a of the recess 22 can be further promoted, the hydrophobic film 24 can be formed more easily. . In this case, the heating step may include a step of heating at a temperature of 1 to 3 steps.

加熱工程が1段階の場合、例えば、150〜350℃にて15分間以内の加熱を行なうことができる。   When the heating process is one stage, for example, the heating can be performed at 150 to 350 ° C. within 15 minutes.

加熱工程が2段階である場合、前記加熱する工程は、第1の温度で前記層(絶縁層20)を加熱する工程と、第1の温度よりも高い第2の温度で前記層を加熱する工程とを含むことができる。例えば、1段階目の加熱反応を第1の温度(50〜250℃のいずれかの温度)にて5分間以内の加熱を行ない、2段階目の加熱反応を第2の温度(150〜350℃のいずれかの温度)にて10分間以内の加熱を行なうことができる。   When the heating process is in two stages, the heating process includes heating the layer (insulating layer 20) at a first temperature and heating the layer at a second temperature higher than the first temperature. Process. For example, the heating reaction at the first stage is performed at the first temperature (any temperature of 50 to 250 ° C.) for 5 minutes or less, and the heating reaction at the second stage is performed at the second temperature (150 to 350 ° C.). The heating can be performed within 10 minutes at any one of the above temperatures.

加熱工程が3段階である場合、前記加熱する工程は、第1の温度で前記層(絶縁層20)を加熱する工程と、第1の温度よりも高い第2の温度で前記層を加熱する工程と、第2の温度よりも高い第3の温度で前記層を加熱する工程とを含むことができる。例えば、1段階目の加熱反応を第1の温度(50〜250℃のいずれかの温度)にて5分間以内の加熱を行ない、2段階目の加熱反応を第2の温度(150〜300℃のいずれかの温度)にて5分間以内の加熱を行ない、3段階目の加熱反応を第3の温度(250〜350℃のいずれかの温度)にて5分間以内の加熱を行なうことができる。   When the heating process is in three stages, the heating process includes heating the layer (insulating layer 20) at a first temperature and heating the layer at a second temperature higher than the first temperature. And a step of heating the layer at a third temperature higher than the second temperature. For example, the heating reaction at the first stage is performed at the first temperature (any temperature of 50 to 250 ° C.) for 5 minutes or less, and the heating reaction at the second stage is performed at the second temperature (150 to 300 ° C.). The heating reaction in the third stage can be performed at the third temperature (any temperature of 250 to 350 ° C.) for 5 minutes or less. .

本発明においては、上記1〜3段階の加熱工程を行なうことが好ましい。1段階の加熱工程では、(A)ジアセトキシメチルシランとシラノール基との反応と、未反応の(A)ジアセトキシメチルシランの蒸発(あるいは分解)とが同時に起こる温度に設定するのがより好ましい。一方、2段階の加熱工程では、1段階目の加熱工程で(A)ジアセトキシメチルシランとシラノール基との反応、2段階目の加熱工程で未反応の(A)ジアセトキシメチルシランの蒸発(あるいは分解)が起こる温度に設定するのがより好ましい。一方、3段階の加熱工程では、1段階目の加熱工程で(A)ジアセトキシメチルシランとシラノール基との反応、2段階目の加熱工程では、(A)ジアセトキシメチルシランとシラノール基との反応、3段階目の加熱工程では、未反応の(A)ジアセトキシメチルシランの蒸発(あるいは分解)が起こる温度に設定するのがより好ましい。以上のように加熱工程を設定することにより、表面をより効率的に疎水化することができる。本発明においては、上記3段階の加熱工程を行なうことがより好ましい。   In this invention, it is preferable to perform the said 1-3 steps of heating processes. In the one-step heating process, it is more preferable to set the temperature so that (A) the reaction between diacetoxymethylsilane and silanol groups and the unreacted (A) evaporation (or decomposition) of diacetoxymethylsilane occur simultaneously. . On the other hand, in the two-stage heating process, the reaction of (A) diacetoxymethylsilane and silanol groups in the first-stage heating process, the evaporation of unreacted (A) diacetoxymethylsilane in the second-stage heating process ( It is more preferable to set the temperature at which decomposition occurs. On the other hand, in the three-stage heating process, the reaction between (A) diacetoxymethylsilane and silanol groups in the first-stage heating process, and in the second stage heating process, (A) diacetoxymethylsilane and silanol groups In the third heating step of the reaction, it is more preferable to set the temperature at which evaporation (or decomposition) of unreacted (A) diacetoxymethylsilane occurs. By setting the heating step as described above, the surface can be made more hydrophobic. In the present invention, it is more preferable to perform the three-step heating process.

加熱方法としては、ホットプレート、オーブン、ファーネスなどを使用することができ、加熱雰囲気としては、大気下、窒素雰囲気、アルゴン雰囲気、真空下、酸素濃度をコントロールした減圧下などで行なうことができるが、特に窒素雰囲気が好ましい。   As a heating method, a hot plate, an oven, a furnace, or the like can be used. As a heating atmosphere, it can be performed in the air, a nitrogen atmosphere, an argon atmosphere, a vacuum, a reduced pressure with a controlled oxygen concentration, or the like. In particular, a nitrogen atmosphere is preferable.

なお、ここでは、絶縁層20の表面がエッチングおよびアッシングの両方に曝された場合について説明したが、エッチングおよびアッシングのいずれか一方に曝された表面についても、本発明の表面疎水化方法を適用できるのはいうまでもない。また、エッチングやアッシング以外の工程であっても、何らかの工程(例えばプラズマを用いた加工プロセス)によって、絶縁層の表面が化学的および物理的ダメージを受けた場合に、本発明の表面疎水化方法によって、本発明の表面疎水化用組成物を該表面に適用することができる。   Although the case where the surface of the insulating layer 20 is exposed to both etching and ashing has been described here, the surface hydrophobizing method of the present invention is applied to the surface exposed to either etching or ashing. Needless to say, you can. In addition, even if the process is other than etching and ashing, the surface hydrophobization method of the present invention is used when the surface of the insulating layer is chemically and physically damaged by some process (for example, a processing process using plasma). By this, the surface hydrophobizing composition of the present invention can be applied to the surface.

上記のプラズマを用いた加工プロセスとしては、特に限定されるわけではないが、例えばプラズマエッチング、プラズマアッシング、プラズマCVD法、プラズマドーピング、プラズマを用いた表面処理、プラズマアニール、プラズマ酸化等が挙げられる。本発明の表面疎水化方法によれば、このような処理によりダメージを受けた表面を疎水化することができる。   The processing process using the plasma is not particularly limited, and examples thereof include plasma etching, plasma ashing, plasma CVD, plasma doping, surface treatment using plasma, plasma annealing, and plasma oxidation. . According to the surface hydrophobizing method of the present invention, the surface damaged by such treatment can be hydrophobized.

本発明の表面疎水化方法によれば、本発明の表面疎水化用組成物を表面に接触させることにより、この組成物中の(A)ジアセトキシメチルシランが表面のシラノール基と直接反応(縮合)する。このため、表面を確実に疎水化することができる。   According to the surface hydrophobizing method of the present invention, the surface hydrophobizing composition of the present invention is brought into contact with the surface, whereby (A) diacetoxymethylsilane in this composition reacts directly with the surface silanol groups (condensation). ) For this reason, the surface can be reliably hydrophobized.

また、本発明の表面疎水化用組成物に使用される(A)ジアセトキシメチルシランは分子中に疎水基としてメチル基の他に水素原子(Si−H)を有するため、比較的分子サイズが小さく、層の表面に侵入しやすい。これにより、(A)ジアセトキシメチルシランと表面近傍のシラノール基とが速やかに反応するため、表面を効率良く疎水化することができる。   In addition, (A) diacetoxymethylsilane used in the surface hydrophobizing composition of the present invention has a hydrogen atom (Si-H) in addition to a methyl group as a hydrophobic group in the molecule. Small and easy to penetrate the surface of the layer. Thereby, since (A) diacetoxymethylsilane and the silanol group of the surface vicinity react rapidly, the surface can be hydrophobized efficiently.

(A)ジアセトキシメチルシランは表面に接触する前に蒸発せず、あるいは接触した後でも反応する前に蒸発するということがない。また、層から除去することも容易である。   (A) Diacetoxymethylsilane does not evaporate before contacting the surface, or even after contacting, does not evaporate before reacting. It is also easy to remove from the layer.

1−3.第1の半導体装置
次に、本発明の表面疎水化方法を適用した本実施の形態の半導体装置の一態様について説明する。図6は、配線構造体100を模式的に示す断面図である。この配線構造体100は半導体装置の配線層およびビア層として機能する。
1-3. First Semiconductor Device Next, one aspect of the semiconductor device of the present embodiment to which the surface hydrophobizing method of the present invention is applied will be described. FIG. 6 is a cross-sectional view schematically showing the wiring structure 100. The wiring structure 100 functions as a wiring layer and a via layer of the semiconductor device.

より具体的には、この配線構造体100は、デュアルダマシン法によって形成された導電層90を有する。より具体的には、この導電層90は、ビア層92と、ビア層92の上に連続して設けられた配線層94とを含む。ビア層92は、絶縁層(第1の絶縁層)120に設けられた第1の凹部72に埋め込まれており、配線層94は、有機系絶縁層(第2の絶縁層)220に設けられた第2の凹部74に埋め込まれている。なお、この配線層94の設置位置は特に限定されず、第1層目の配線層または第2層目以上の配線層であってもよい。また、ここでは、本発明の表面疎水化方法が、ダマシン法によって形成される配線構造体中の絶縁層の形成に適用される例について示したが、本発明の表面疎水化方法は、ダマシン法によって形成される配線構造体の製造方法にのみ適用されるわけではなく、半導体装置中のあらゆる層の製造方法に適用可能である。   More specifically, the wiring structure 100 includes a conductive layer 90 formed by a dual damascene method. More specifically, the conductive layer 90 includes a via layer 92 and a wiring layer 94 provided continuously on the via layer 92. The via layer 92 is embedded in the first recess 72 provided in the insulating layer (first insulating layer) 120, and the wiring layer 94 is provided in the organic insulating layer (second insulating layer) 220. Embedded in the second recess 74. The installation position of the wiring layer 94 is not particularly limited, and may be a first wiring layer or a second or higher wiring layer. In addition, here, an example in which the surface hydrophobizing method of the present invention is applied to the formation of an insulating layer in a wiring structure formed by a damascene method has been shown. However, the surface hydrophobizing method of the present invention is a damascene method. The present invention is not only applied to a method for manufacturing a wiring structure formed by the above method, but can be applied to a method for manufacturing any layer in a semiconductor device.

図6に示す半導体装置において、配線構造体100は、半導体基板110の上方に配置され、第1の凹部72に設けられたビア層92と、ビア層92の上に配置され、かつ第2の凹部74に設けられた配線層94とを含む。第1の凹部72は、基板10の上方に配置された絶縁層(第1の絶縁層)120に設けられている。また、第2の凹部74は、第1の絶縁層120の上方に配置された絶縁層(第2の絶縁層)220に設けられている。第1の凹部72の内壁72aには疎水性膜124が形成されている。この疎水性膜124は、上述の本発明の表面疎水化用組成物を第1の凹部72の内壁72aに接触させて得られたものである。   In the semiconductor device shown in FIG. 6, the wiring structure 100 is disposed above the semiconductor substrate 110, disposed on the via layer 92 provided in the first recess 72, disposed on the via layer 92, and second And a wiring layer 94 provided in the recess 74. The first recess 72 is provided in an insulating layer (first insulating layer) 120 disposed above the substrate 10. The second recess 74 is provided in an insulating layer (second insulating layer) 220 disposed above the first insulating layer 120. A hydrophobic film 124 is formed on the inner wall 72 a of the first recess 72. This hydrophobic film 124 is obtained by bringing the above-described composition for hydrophobizing a surface of the present invention into contact with the inner wall 72 a of the first recess 72.

第1の絶縁層120は例えば、MSQ(methylsilsesquioxane)絶縁膜であり、第2絶縁層220は例えば、有機系絶縁層である。半導体基板110の材質は特に限定されないが、例えばシリコン基板、サファイア基板、GaAsなどの化合物半導体基板である。第1の絶縁層120の上には、キャップ層40を介して第2の絶縁層220が積層されている。また、半導体基板110上には拡散防止層82が設けられている。また、第1の凹部72の底面において、拡散防止層82と導電層90とが接している。なお、図1に示すように、第1の凹部72および第2の凹部74の内壁はバリア層80で覆われていてもよい。すなわち、この場合、第1の絶縁層120とビア層92は、疎水性膜124およびバリア層80を介して隣り合っている。また、第2の絶縁層220と配線層94はバリア層80を介して隣り合っている。第2の絶縁層220の上にキャップ層42を設けることができる。   The first insulating layer 120 is, for example, an MSQ (methylsilsesquioxane) insulating film, and the second insulating layer 220 is, for example, an organic insulating layer. The material of the semiconductor substrate 110 is not particularly limited, but is a compound semiconductor substrate such as a silicon substrate, a sapphire substrate, or GaAs. A second insulating layer 220 is laminated on the first insulating layer 120 with a cap layer 40 interposed therebetween. A diffusion prevention layer 82 is provided on the semiconductor substrate 110. Further, the diffusion prevention layer 82 and the conductive layer 90 are in contact with each other at the bottom surface of the first recess 72. As shown in FIG. 1, the inner walls of the first recess 72 and the second recess 74 may be covered with a barrier layer 80. That is, in this case, the first insulating layer 120 and the via layer 92 are adjacent to each other via the hydrophobic film 124 and the barrier layer 80. The second insulating layer 220 and the wiring layer 94 are adjacent to each other through the barrier layer 80. A cap layer 42 can be provided on the second insulating layer 220.

第1の絶縁層120に用いられるMSQ絶縁膜としては、例えば、ケイ素原子、酸素原子、炭素原子を構成元素とするSOG膜が挙げられる。   Examples of the MSQ insulating film used for the first insulating layer 120 include an SOG film having silicon atoms, oxygen atoms, and carbon atoms as constituent elements.

第2の絶縁層220に用いられる有機系絶縁層としては、例えば、ポリアリーレン、ポリアリーレンエーテル、ポリイミド、ポリベンゾオキサゾール、ポリベンゾビスオキサゾール,ポリトリアゾール、ポリフェニルキノキサリン、ポリキノリン,ポリキノキサリンなどより選ばれた有機ポリマーが挙げられ、特にポリアリーレン、ポリアリーレンエーテルからなる有機絶縁膜が好ましい。また、第2の絶縁層220として、上記有機ポリマーを1種あるいは2種以上組み合わせて用いてもよい。   The organic insulating layer used for the second insulating layer 220 is selected from, for example, polyarylene, polyarylene ether, polyimide, polybenzoxazole, polybenzobisoxazole, polytriazole, polyphenylquinoxaline, polyquinoline, polyquinoxaline, and the like. An organic insulating film made of polyarylene or polyarylene ether is particularly preferable. In addition, as the second insulating layer 220, one or a combination of two or more of the above organic polymers may be used.

この配線構造体100は例えば以下の方法により形成することができる。図6〜図11はそれぞれ、配線構造体100の一製造工程を模式的に示す断面図である。   This wiring structure 100 can be formed, for example, by the following method. 6 to 11 are cross-sectional views schematically showing one manufacturing process of the wiring structure 100.

まず、半導体基板110の上方に拡散防止層82を形成した後、この拡散防止層82の上に例えばSOG法により第1の絶縁層120を形成する(図7参照)。次に、第1の絶縁層120上にストッパ層40、第2の絶縁層220、およびキャップ層42を順に形成する(図7参照)。なお、第2の絶縁層220は例えば、第1の絶縁層100と同様に塗布により形成することができる。この場合、一台の装置(スピンオンプロセス装置)のみで積層構造を形成することができるため、半導体製造時のスループット向上に大きく寄与する。   First, after forming the diffusion prevention layer 82 above the semiconductor substrate 110, the first insulating layer 120 is formed on the diffusion prevention layer 82 by, for example, the SOG method (see FIG. 7). Next, the stopper layer 40, the second insulating layer 220, and the cap layer 42 are sequentially formed on the first insulating layer 120 (see FIG. 7). Note that the second insulating layer 220 can be formed by coating, for example, in the same manner as the first insulating layer 100. In this case, since a laminated structure can be formed with only one device (spin-on process device), it greatly contributes to an improvement in throughput during semiconductor manufacturing.

次に、第1の絶縁層120、ストッパ層40、第2の絶縁層220、およびキャップ層42を貫通する開口部(スルーホール)70を形成する(図8参照)。具体的には、まず、キャップ層42上にレジスト層(図示せず)を成膜した後、公知のフォトリソグラフィ工程によって、所定のパターンのレジスト層R10を形成する。このレジスト層R10は、開口部70(図8参照)を形成するためのパターンを有する。次いで、このレジスト層R10をマスクとして、第1の絶縁層120、ストッパ層40、第2の絶縁層220、およびキャップ層42をエッチングすることにより、開口部70を形成する(図8参照)。第1の絶縁層120はMSQ絶縁膜からなるため、このエッチング工程によって、図8に示すように、開口部70の内壁の表面はダメージを受けてシラノール基が生成する。次いで、アッシングによってレジスト層R10を除去する。上述のように、このアッシング工程によって、開口部70の内壁の表面はさらにダメージを受ける。   Next, an opening (through hole) 70 that penetrates the first insulating layer 120, the stopper layer 40, the second insulating layer 220, and the cap layer 42 is formed (see FIG. 8). Specifically, first, after forming a resist layer (not shown) on the cap layer 42, a resist layer R10 having a predetermined pattern is formed by a known photolithography process. The resist layer R10 has a pattern for forming the opening 70 (see FIG. 8). Next, using the resist layer R10 as a mask, the first insulating layer 120, the stopper layer 40, the second insulating layer 220, and the cap layer 42 are etched to form an opening 70 (see FIG. 8). Since the first insulating layer 120 is made of an MSQ insulating film, the etching process causes damage to the surface of the inner wall of the opening 70 to generate silanol groups, as shown in FIG. Next, the resist layer R10 is removed by ashing. As described above, the surface of the inner wall of the opening 70 is further damaged by this ashing process.

次いで、第1の絶縁層120に第1の凹部72を、第2の絶縁層220に第2の凹部74をそれぞれ形成する(図9参照)。具体的には、まず、キャップ層42上にレジスト層(図示せず)を成膜した後、公知のフォトリソグラフィ工程によって、所定のパターンのレジスト層R11を形成する。このレジスト層R11は、第2の凹部74を形成するためのパターンを有する。次いで、このレジスト層R11をマスクとして、プラズマを用いたエッチングによりキャップ層42および有機系絶縁層220をパターニングして、第1の凹部72および第2の凹部74を形成する。その後、アッシングなどによりレジスト層R11を除去する。なお、まず第2の絶縁層220をパターニングして第2の凹部74を形成した後、ストッパ層40および第1の絶縁層120をパターニングして第1の凹部72を形成してもよい。   Next, a first recess 72 is formed in the first insulating layer 120, and a second recess 74 is formed in the second insulating layer 220 (see FIG. 9). Specifically, first, after forming a resist layer (not shown) on the cap layer 42, a resist layer R11 having a predetermined pattern is formed by a known photolithography process. The resist layer R11 has a pattern for forming the second recess 74. Next, using the resist layer R11 as a mask, the cap layer 42 and the organic insulating layer 220 are patterned by etching using plasma to form the first recess 72 and the second recess 74. Thereafter, the resist layer R11 is removed by ashing or the like. Alternatively, the second insulating layer 220 may be patterned first to form the second recess 74, and then the stopper layer 40 and the first insulating layer 120 may be patterned to form the first recess 72.

キャップ層42および第1の絶縁層120のエッチング方法としては、各種のプラズマを用いたエッチング方法(例えば、異方性プラズマエッチング、反応性プラズマエッチング,誘導結合型プラズマエッチング,ECRプラズマエッチング)などを用いることができる。また、第2の絶縁層220のエッチング方法およびレジスト層R10,R11のアッシング方法としては、酸素プラズマ処理、アンモニアプラズマ処理、水素/窒素混合ガスプラズマ処理、および窒素/酸素混合ガスを主成分とするドライエッチングプロセスが例示できる。   As an etching method of the cap layer 42 and the first insulating layer 120, an etching method using various plasmas (for example, anisotropic plasma etching, reactive plasma etching, inductively coupled plasma etching, ECR plasma etching) or the like is used. Can be used. The etching method for the second insulating layer 220 and the ashing method for the resist layers R10 and R11 are mainly composed of oxygen plasma treatment, ammonia plasma treatment, hydrogen / nitrogen mixed gas plasma treatment, and nitrogen / oxygen mixed gas. A dry etching process can be exemplified.

次に、第1の凹部72の内壁72aの表面に、上述の本発明の表面疎水化用組成物を接触させることにより、第1の凹部72の内壁72aに疎水性膜124を形成する(図10参照)。この工程における手順は、上述の本発明の表面疎水化方法を用いることができる。   Next, the hydrophobic membrane 124 is formed on the inner wall 72a of the first recess 72 by bringing the surface hydrophobizing composition of the present invention into contact with the surface of the inner wall 72a of the first recess 72 (FIG. 10). The procedure in this step can use the surface hydrophobization method of the present invention described above.

次いで、例えばCVD法やスパッタリング法を用いて、第1の凹部72および第2の凹部74の内壁にバリア層80を形成する(図11参照)。続いて、第1の凹部72および第2の凹部74に導電層90(図6参照)を形成する。具体的には、例えばPVD法にて銅シード層(図示せず)を形成した後、メッキ法によって第1の凹部72および第2の凹部74に導電性材料90aを埋め込む(図11参照)。次いで、CMPによりこの導電性材料90aを平坦化する。これにより、導電性材料90aのうちキャップ層42より上に形成された部分が除去されて、導電層90が得られる(図6参照)。すなわち、第1の凹部72にはビア層92が形成され、第2の凹部74には配線層94が形成される。次いで、必要に応じて、導電層90およびキャップ層42の上にストッパ層84を形成する。以上の工程により、配線構造体100が得られる(図6参照)。   Next, the barrier layer 80 is formed on the inner walls of the first recess 72 and the second recess 74 by using, for example, a CVD method or a sputtering method (see FIG. 11). Subsequently, a conductive layer 90 (see FIG. 6) is formed in the first recess 72 and the second recess 74. Specifically, for example, after a copper seed layer (not shown) is formed by a PVD method, a conductive material 90a is embedded in the first recess 72 and the second recess 74 by a plating method (see FIG. 11). Next, the conductive material 90a is planarized by CMP. As a result, the portion of the conductive material 90a formed above the cap layer 42 is removed, and the conductive layer 90 is obtained (see FIG. 6). That is, the via layer 92 is formed in the first recess 72, and the wiring layer 94 is formed in the second recess 74. Next, a stopper layer 84 is formed on the conductive layer 90 and the cap layer 42 as necessary. Through the above steps, the wiring structure 100 is obtained (see FIG. 6).

この配線構造体100では、第1の絶縁層120に設けられた第1の凹部72の内壁72aに疎水性膜124が形成されているため、第1の凹部72の内壁72aから水分が第1の絶縁層120に入り込むことにより、第1の絶縁層120の吸湿性が上がるのを防止することができる。これにより、第1の絶縁層120の低誘電性を保持することができるため、信頼性に優れた半導体装置を得ることができる。   In this wiring structure 100, since the hydrophobic film 124 is formed on the inner wall 72 a of the first recess 72 provided in the first insulating layer 120, moisture is first supplied from the inner wall 72 a of the first recess 72. By entering the insulating layer 120, the hygroscopicity of the first insulating layer 120 can be prevented from increasing. Accordingly, the low dielectric property of the first insulating layer 120 can be maintained, so that a semiconductor device with excellent reliability can be obtained.

1−4.第2の半導体装置
次に、本発明の表面疎水化方法を適用した本実施の形態の半導体装置の一態様について説明する。図12は、第2の半導体装置に含まれる配線構造体200を模式的に示す断面図である。この配線構造体200は半導体装置の配線層およびビア層として機能する。なお、図12に示す半導体装置は、上述の第1の半導体装置(図6参照)と比較して、有機系絶縁層である第2の絶縁層220のかわりに無機系の第2の絶縁層320が設けられている点、および第1の絶縁層120と第2の絶縁層320との間にキャップ層44が設けられている点が異なる。
1-4. Second Semiconductor Device Next, an aspect of the semiconductor device of the present embodiment to which the surface hydrophobizing method of the present invention is applied will be described. FIG. 12 is a cross-sectional view schematically showing a wiring structure 200 included in the second semiconductor device. The wiring structure 200 functions as a wiring layer and a via layer of the semiconductor device. Note that the semiconductor device illustrated in FIG. 12 is an inorganic second insulating layer instead of the second insulating layer 220 which is an organic insulating layer, as compared with the above-described first semiconductor device (see FIG. 6). The difference is that 320 is provided and the cap layer 44 is provided between the first insulating layer 120 and the second insulating layer 320.

より具体的には、図12に示す半導体装置は、基板110の上方に配置された配線構造体200を含み、配線構造体200は、第1の凹部72に設けられたビア層92と、ビア層92の上に配置され、かつ第2の凹部74に設けられた配線層94とを含む。第1の凹部72は、基板110の上方に配置された第1の絶縁層120に設けられている。第2の凹部74は、第1の絶縁層120の上方に配置された第2の絶縁層320に設けられている。また、第1の凹部72の内壁72aには疎水性膜(第1の疎水性膜)124が形成され、第2の凹部74の内壁74aには疎水性膜(第2の疎水性膜)224が形成されている。第1の疎水性膜124は、上述の本発明の表面疎水化用組成物を第1の凹部72の内壁72aに接触させて得られたものであり、第2の疎水性膜224は、上述の本発明の表面疎水化用組成物を第2の凹部72の内壁72aに接触させて得られたものである。   More specifically, the semiconductor device shown in FIG. 12 includes a wiring structure 200 disposed above the substrate 110. The wiring structure 200 includes a via layer 92 provided in the first recess 72, a via And a wiring layer 94 disposed on the layer 92 and provided in the second recess 74. The first recess 72 is provided in the first insulating layer 120 disposed above the substrate 110. The second recess 74 is provided in the second insulating layer 320 disposed above the first insulating layer 120. Further, a hydrophobic film (first hydrophobic film) 124 is formed on the inner wall 72 a of the first recess 72, and a hydrophobic film (second hydrophobic film) 224 is formed on the inner wall 74 a of the second recess 74. Is formed. The first hydrophobic film 124 is obtained by bringing the above-described surface hydrophobizing composition of the present invention into contact with the inner wall 72a of the first recess 72, and the second hydrophobic film 224 is the above-described one. The surface hydrophobizing composition of the present invention was obtained by contacting the inner wall 72a of the second recess 72.

第2の絶縁層320は例えば、第1の絶縁層120と同様に、MSQ絶縁膜からなることができる。この場合、第2の絶縁層320は第1の絶縁層120と同様の工程にて製造することができる。   The second insulating layer 320 can be made of an MSQ insulating film, for example, like the first insulating layer 120. In this case, the second insulating layer 320 can be manufactured in the same process as the first insulating layer 120.

図12に示す半導体装置は、第2の凹部74の内壁74aに疎水性膜224が形成される点以外は、上述の第1の半導体装置120と同様の製造工程により製造することができる。以下、上述の第1の半導体装置と同様の製造工程については説明を省略し、疎水性膜224の形成工程についてのみ説明する。   The semiconductor device shown in FIG. 12 can be manufactured by the same manufacturing process as the first semiconductor device 120 described above except that the hydrophobic film 224 is formed on the inner wall 74 a of the second recess 74. Hereinafter, the description of the manufacturing process similar to that of the above-described first semiconductor device will be omitted, and only the forming process of the hydrophobic film 224 will be described.

第2の凹部74を形成するために行なわれるエッチング工程およびアッシング工程によって、第2の絶縁層320に設けられた第2の凹部74の内壁74aの表面は、第1の絶縁層120に設けられた第1の凹部72の内壁72aの表面と同様にダメージを受けて、シラノール基が生成する(図13参照)。   The surface of the inner wall 74a of the second recess 74 provided in the second insulating layer 320 is provided in the first insulating layer 120 by the etching process and the ashing process performed to form the second recess 74. In addition, the silanol group is generated by being damaged in the same manner as the surface of the inner wall 72a of the first recess 72 (see FIG. 13).

次いで、上述の本発明の表面疎水化方法を、第2の凹部74の内壁74aの表面に対して適用するとともに、第2の凹部74の内壁74aの表面に対しても適用する。これにより、第1の凹部72の内壁72aに疎水性膜124が形成されるとともに、第2の凹部74の内壁74aに疎水性膜224が形成される(図14参照)。この工程によって、第2の凹部74の内壁74aからの水分が吸収されるのを防止することができるため、第2の絶縁層320の吸湿性の増加を防止することができる。よって、第2の絶縁層320の低誘電性を保持することができるため、信頼性に優れた半導体装置を得ることができる。また、第1の凹部72の内壁72aの表面と、第2の凹部74の内壁74aの表面とを同一工程にて処理することができるため、疎水化処理を効率よく行なうことができる。   Next, the surface hydrophobization method of the present invention described above is applied to the surface of the inner wall 74 a of the second recess 74 and also to the surface of the inner wall 74 a of the second recess 74. Thereby, the hydrophobic film 124 is formed on the inner wall 72a of the first recess 72, and the hydrophobic film 224 is formed on the inner wall 74a of the second recess 74 (see FIG. 14). By this step, it is possible to prevent moisture from being absorbed from the inner wall 74a of the second recess 74, and thus it is possible to prevent an increase in hygroscopicity of the second insulating layer 320. Therefore, since the low dielectric property of the second insulating layer 320 can be maintained, a semiconductor device with excellent reliability can be obtained. Moreover, since the surface of the inner wall 72a of the 1st recessed part 72 and the surface of the inner wall 74a of the 2nd recessed part 74 can be processed in the same process, a hydrophobization process can be performed efficiently.

1−5.本発明の特徴
本発明の特徴を説明するにあたり、層の表面の改質に関する公知の技術と比較しながら説明する。層の表面を改質する技術は、例えば、上述した特許文献1〜4および非特許文献1,2に開示されている。
1-5. Features of the Present Invention The features of the present invention will be described in comparison with known techniques relating to the modification of the surface of the layer. Techniques for modifying the surface of the layer are disclosed in, for example, Patent Documents 1 to 4 and Non-Patent Documents 1 and 2 described above.

このうち、特許文献2(米国特許第US5504042号)の明細書には、フッ化アンモニウムガスを使用して多孔性構造を改善する方法が開示されている。また、特許文献4(米国特許第US6700200号)の明細書には、フッ化アンモニウムガスを使用してSOG法により得られた層の表面を処理する方法が開示されている。しかしながら、フッ化アンモニウム自身もしくは副生成物による容器や配管の腐食には細心の注意を払う必要があり、必要に応じて容器や配管を交換しなければならないため、製造コストが増加する可能性が高い。また、フッ素化された表面は、例えばその後の工程で、例えばバリアメタルにより前記表面を被覆する場合、バリアメタルとの接着性に問題が生じる可能性が高い。これに対して、本発明の表面疎水化用組成物を用いて表面を疎水化する場合、副生成物が発生しないので、容器等に注意を払う必要がない。このため、簡便に表面を疎水化することができる。また、その後の工程でバリアメタルにより前記表面を被覆する場合、予期せぬ副反応が生じることがない。したがって、例えばダマシンプロセスのように、バリアメタルを成膜する工程を含む場合、本発明の表面疎水化用組成物を用いて表面を疎水化することにより、バリアメタルと前記表面との接着性を良好に保つことができる。   Among these, the specification of Patent Document 2 (US Pat. No. 5,550,402) discloses a method for improving the porous structure using ammonium fluoride gas. Further, the specification of Patent Document 4 (US Pat. No. 6,700,200) discloses a method of treating the surface of a layer obtained by the SOG method using ammonium fluoride gas. However, it is necessary to pay close attention to corrosion of containers and pipes by ammonium fluoride itself or by-products, and containers and pipes must be replaced as necessary, which may increase manufacturing costs. high. Further, when the surface of the fluorinated surface is covered with, for example, a barrier metal in a subsequent process, for example, there is a high possibility that a problem occurs in the adhesion with the barrier metal. On the other hand, when the surface is hydrophobized using the composition for hydrophobizing a surface of the present invention, no by-product is generated, so that it is not necessary to pay attention to the container or the like. For this reason, the surface can be easily hydrophobized. Moreover, when the said surface is coat | covered with a barrier metal at a subsequent process, an unexpected side reaction does not arise. Therefore, for example, in the case of including a step of forming a barrier metal film as in the damascene process, the surface hydrophobizing using the surface hydrophobizing composition of the present invention can improve the adhesion between the barrier metal and the surface. Can keep good.

また、特許文献3(米国特許第US6548113号)の明細書には、ハロゲン化有機シラン(例えばTMSI)を使用して、多孔性シリカ膜を脱水素化およびアルキル化する方法が開示されている。ハロゲン化有機シランを用いる場合、反応後にハロゲン化水素が発生する。このハロゲン化水素は反応性が高いため、他の物質と反応してハロゲン化物が生じることがある。半導体装置の製造プロセス中に銅配線を形成する工程を含む場合、特許文献3に記載された方法を用いて脱水素化およびアルキル化する際には、ビアの底部に銅を露出させた後にプロセスを行なう可能性が高く、この場合、発生したハロゲン化物のように金属腐食性のある反応生成物が銅配線に付着する可能性がある。これに対して、本発明の表面疎水化用組成物を用いて表面を疎水化する場合、ハロゲン化水素が発生しないので、予期せぬ副反応が生じることがない。したがって、例えばダマシンプロセスのように、銅配線を形成する工程を含む場合、本発明の表面疎水化用組成物を用いて表面を疎水化することにより、金属腐食性のある反応生成物が銅配線に付着することがないため、配線の電気的接続を良好に保つことができる。   Patent Document 3 (US Pat. No. 6,654,113) discloses a method for dehydrogenating and alkylating a porous silica film using a halogenated organosilane (for example, TMSI). When halogenated organosilane is used, hydrogen halide is generated after the reaction. Since this hydrogen halide is highly reactive, it may react with other substances to form a halide. When including a step of forming a copper wiring in the manufacturing process of a semiconductor device, when dehydrogenating and alkylating using the method described in Patent Document 3, the process is performed after exposing copper to the bottom of the via. In this case, there is a possibility that a reaction product having a metal corrosive property such as a generated halide adheres to the copper wiring. On the other hand, when the surface is hydrophobized using the composition for hydrophobizing a surface of the present invention, no hydrogen halide is generated, and therefore no unexpected side reaction occurs. Therefore, for example, in the case of including a step of forming a copper wiring as in the damascene process, a reaction product having a metal corrosive property can be obtained by hydrophobizing the surface using the surface hydrophobizing composition of the present invention. Therefore, the electrical connection of the wiring can be kept good.

さらに、非特許文献1(フィリップ ジー クラーク(Philip G. Clerk)、外2名,多孔性MSQフィルムの洗浄およびk値の回復(Cleaning and Restoring k Value of Porous MSQ Films),セミコンダクターインターナショナル(Semiconductor International),2003年8月,46−52頁)および特許文献1,3(米国特許第US6383466号,米国特許第US6548113号)の明細書では、HMDS(hexamethyldisilazane)を用いた処理方法が開示されている。しかしながら、HMDSは非常に疎水性に富んでおり、比較的分子サイズが大きいため、親水性のシラノール基を有する部分に拡散しにくい。これに対して、本発明の表面疎水化用組成物に含まれる(A)ジアセトキシメチルシランは分子中に疎水基としてメチル基の他に水素原子(Si−H)を有するため、比較的低分子であり、且つシラノールとの親和性の高いアセトキシ基を反応性官能基として有するため、親水性のシラノール基を有する部分にスムーズに拡散することができる。これにより、(A)ジアセトキシメチルシランが層の表面から深部まで拡散し、かつ、効率良くシラノール基と反応することができる。したがって、(A)ジアセトキシメチルシランは、層の内壁のような微細な領域へもスムーズに拡散することができるため、層の内壁のような微細な領域においても、表面の疎水性を高めることができる。   Furthermore, Non-Patent Document 1 (Philip G. Clerk, two others, Cleaning and Restoring k Value of Porous MSQ Films, Semiconductor International) , August 2003, pp. 46-52) and Patent Documents 1 and 3 (US Pat. No. 6,383,466, US Pat. No. 6,548,113) disclose a processing method using HMDS (hexamethyldisilazane). However, since HMDS is very hydrophobic and has a relatively large molecular size, it is difficult to diffuse into a portion having a hydrophilic silanol group. On the other hand, (A) diacetoxymethylsilane contained in the surface hydrophobizing composition of the present invention has a hydrogen atom (Si—H) as a hydrophobic group in the molecule in addition to a methyl group, Since it has an acetoxy group which is a molecule and has high affinity with silanol as a reactive functional group, it can diffuse smoothly into a portion having a hydrophilic silanol group. Thereby, (A) diacetoxymethylsilane can diffuse from the surface of the layer to the deep part, and can react with a silanol group efficiently. Therefore, since (A) diacetoxymethylsilane can smoothly diffuse into a fine region such as the inner wall of the layer, the surface hydrophobicity is increased even in a fine region such as the inner wall of the layer. Can do.

一方、表面疎水化用組成物中の(A)ジアセトキシメチルシランの含有量が10重量%より高い条件下では、層内に過剰に存在する(A)ジアセトキシメチルシラン同士が加水分解縮合を起こすことにより、層内の空隙を塞いでしまい、層密度が上昇する。膜密度の上昇は誘電率を上昇させる一因となる。   On the other hand, under the condition that the content of (A) diacetoxymethylsilane in the surface hydrophobizing composition is higher than 10% by weight, (A) diacetoxymethylsilane existing in excess in the layer undergoes hydrolytic condensation. As a result, the voids in the layer are closed, and the layer density increases. An increase in film density contributes to an increase in dielectric constant.

これに対して、本発明の表面疎水化用組成物によれば、(A)ジアセトキシメチルシランを0.1〜10質量%含むことにより、(A)ジアセトキシメチルシランが層内に必要以上に浸透するのを防ぐことができる。これにより、層内において(A)ジアセトキシメチルシラン同士の加水分解縮合を抑制することができるため、層内の空隙が塞がれるのを防止することができ、その結果、層密度の上昇を防ぐことができる。これにより、室温において比誘電率が低く、かつ、層密度が上昇しない層を得ることができる。   On the other hand, according to the surface hydrophobizing composition of the present invention, (A) diacetoxymethylsilane is contained more than necessary in the layer by including 0.1 to 10% by mass of diacetoxymethylsilane. Can be prevented from penetrating. As a result, hydrolysis condensation between (A) diacetoxymethylsilanes in the layer can be suppressed, so that the voids in the layer can be prevented from being blocked, resulting in an increase in layer density. Can be prevented. As a result, a layer having a low relative dielectric constant at room temperature and a layer density that does not increase can be obtained.

本発明においては、層密度の上昇の有無を評価するため、「200℃における層の比誘電率」を一指標として用いる。   In the present invention, the “relative dielectric constant of the layer at 200 ° C.” is used as an index in order to evaluate the presence or absence of an increase in the layer density.

通常、ケイ素原子および酸素原子を主構成要素とする層(例えば、メチルシルセスキオキサンで作られたLow−k膜)は、ダメージを受けていない層であっても層中または層表面にシラノール(Si−OH)が存在するため、室温での層の比誘電率は、吸着水の影響を受けた値となる。しかしながら、200℃に加熱すると、層中の吸着水がほぼ脱離するため、200℃において測定された層の比誘電率は、層本来の比誘電率、すなわち吸着水の影響を受けない層の比誘電率といえる。   Usually, a layer mainly composed of silicon atoms and oxygen atoms (for example, a low-k film made of methylsilsesquioxane) is a silanol in the layer or on the surface of the layer even if the layer is not damaged. Since (Si—OH) exists, the relative dielectric constant of the layer at room temperature is a value affected by the adsorbed water. However, since the adsorbed water in the layer is almost desorbed when heated to 200 ° C., the relative dielectric constant of the layer measured at 200 ° C. is that of the layer not affected by the adsorbed water. It can be said to be a relative dielectric constant.

比誘電率を測定する際の加熱温度が200℃より低いと、吸着水の脱離が十分でない場合があり、一方、加熱温度が200℃より高いと、層中にシラノールが残存する場合、シラノール同士の加水分解縮合が起こり、比誘電率が200℃における測定値よりもさらに下がる可能性があり、この場合、加熱後に室温下で大気暴露しても元の比誘電率に戻らなくなる場合がある。このため、比誘電率を測定する際の温度は200℃が好ましい。「200℃における層の比誘電率」を指標とすることにより、膜における室温での比誘電率と200℃での比誘電率とを可逆的に何度も測定できるという利点を有する。   If the heating temperature at the time of measuring the relative dielectric constant is lower than 200 ° C., desorption of adsorbed water may not be sufficient. On the other hand, if the heating temperature is higher than 200 ° C., silanol remains in the layer. Hydrolysis condensation occurs between them, and the relative dielectric constant may be lower than the measured value at 200 ° C. In this case, the original relative dielectric constant may not be restored even if exposed to the atmosphere at room temperature after heating. . For this reason, 200 degreeC is preferable as the temperature at the time of measuring a dielectric constant. By using “the relative dielectric constant of the layer at 200 ° C.” as an index, there is an advantage that the relative dielectric constant at room temperature and the relative dielectric constant at 200 ° C. of the film can be measured reversibly and repeatedly.

200℃での層の比誘電率の測定方法の一例を以下に示す。まず、試験片をホットプレートにて室温(25℃)に保ち、比誘電率を測定する。次に、ドライエアをフローしながらホットプレートを200℃に昇温して、200℃での比誘電率を測定する。200℃での比誘電率は吸着水の影響を無視できるので、通常、室温での比誘電率の測定値より低い値になる。200℃で比誘電率を測定した後、室温下で大気中に放置すると徐々に比誘電率が増加し、室温における比誘電率の値に戻る。   An example of a method for measuring the relative dielectric constant of the layer at 200 ° C. is shown below. First, the test piece is kept at room temperature (25 ° C.) with a hot plate, and the relative dielectric constant is measured. Next, the hot plate is heated to 200 ° C. while flowing dry air, and the relative dielectric constant at 200 ° C. is measured. Since the relative dielectric constant at 200 ° C. can ignore the influence of adsorbed water, it is usually lower than the measured value of the relative dielectric constant at room temperature. After the relative dielectric constant is measured at 200 ° C. and left in the atmosphere at room temperature, the relative dielectric constant gradually increases and returns to the value of the relative dielectric constant at room temperature.

より具体的には、(1)本発明の表面疎水化用組成物を用いて表面疎水化処理された層における200℃での比誘電率と室温での比誘電率との比較により、吸着水の量を評価することができる。また、(2)本発明の表面疎水化用組成物を用いて表面疎水化処理された層における200℃での比誘電率と表面疎水化処理されていない層における200℃での比誘電率との比較により、層密度の上昇の有無を評価することができる。   More specifically, (1) by comparing the relative dielectric constant at 200 ° C. and the relative dielectric constant at room temperature in the layer hydrophobized using the surface hydrophobizing composition of the present invention, The amount of can be evaluated. Further, (2) a relative dielectric constant at 200 ° C. in a layer hydrophobized using the surface hydrophobizing composition of the present invention and a relative dielectric constant at 200 ° C. in a layer not subjected to surface hydrophobization Thus, it is possible to evaluate whether or not the layer density has increased.

すなわち、(1)の比較では、表面疎水化処理された層において、室温における比誘電率と200℃における比誘電率との差が大きい場合、層中に吸着水が多いことが推測される。   That is, in the comparison of (1), when the surface hydrophobized layer has a large difference between the relative dielectric constant at room temperature and the relative dielectric constant at 200 ° C., it is estimated that the layer has a large amount of adsorbed water.

また、(2)の比較では、上述したように、200℃で測定された層の比誘電率は吸着水の影響を受けない値であるといえるため、表面疎水化処理された層における200℃での比誘電率と、表面疎水化されていない層における200℃での比誘電率との差が大きいほど、加熱により層密度が大きく上昇したことが推測される。層密度が上昇すると、電気特性(リーク電流等)が悪化し、絶縁膜としての性能が低下する。すなわち、(2)の比較において、表面疎水化処理された層における200℃での比誘電率と、表面疎水化されていない層における200℃での比誘電率との差が小さいほど、層密度の上昇が小さく、電気特性が良好な層であるといえる。   Further, in the comparison of (2), as described above, it can be said that the relative dielectric constant of the layer measured at 200 ° C. is a value that is not affected by the adsorbed water. It is presumed that the larger the difference between the relative dielectric constant of the layer and the relative dielectric constant at 200 ° C. of the layer that has not been surface-hydrophobized, the greater the layer density increased by heating. When the layer density increases, the electrical characteristics (leakage current and the like) deteriorate, and the performance as an insulating film decreases. That is, in the comparison of (2), the smaller the difference between the relative dielectric constant at 200 ° C. of the surface hydrophobized layer and the relative dielectric constant at 200 ° C. of the non-surface hydrophobized layer, the smaller the layer density. It can be said that this is a layer with a small increase in the electrical properties.

特に、ダメージを受けた層はシラノール基(Si−OH)が増加して、吸着水が増えるため、室温での比誘電率が高くなる。このため、表面疎水化処理を行った場合、室温での比誘電率が低く、かつ、層密度の上昇が小さいことが好ましい。   In particular, since the silanol group (Si—OH) increases in the damaged layer and the amount of adsorbed water increases, the relative dielectric constant at room temperature increases. For this reason, when the surface hydrophobization treatment is performed, it is preferable that the relative dielectric constant at room temperature is low and the increase in the layer density is small.

2.実施例
次に、本発明を、実施例を挙げてさらに具体的に説明する。ただし、以下の記載は、本発明の態様を概括的に示すものであり、特に理由なく、かかる記載により本発明は限定されるものではない。また、実施例中における各評価は、次のようにして測定された。
2. EXAMPLES Next, the present invention will be described more specifically with reference to examples. However, the following description shows the aspect of this invention generally, and this invention is not limited by this description without a particular reason. Moreover, each evaluation in an Example was measured as follows.

2−1.評価方法
2−1−1.比誘電率および脱ガス量の評価
シリコン基板(図15の8インチシリコンウエハ310)上に膜厚100〜500[nm]で成膜した後焼成された絶縁膜(膜1;図15の絶縁層420)に対して、エッチングガスとしてNHガスを用いた反応性イオンエッチング(RIE)を行ない、絶縁膜の表面にダメージを与えて膜2(図16参照)を作製した。次いで、後述する方法により得られた実施例1および比較例1,2の組成物をそれぞれ膜2上にスピンコートした後、ホットプレートにて加熱処理を行ない、疎水性膜424を有する絶縁膜(膜3;図17参照)を作製した。
2-1. Evaluation method 2-1-1. Evaluation of relative dielectric constant and degassing amount Insulating film (film 1; insulating layer in FIG. 15) formed on a silicon substrate (8-inch silicon wafer 310 in FIG. 15) with a film thickness of 100 to 500 [nm] and baked 420), reactive ion etching (RIE) using NH 3 gas as an etching gas was performed, and the surface of the insulating film was damaged to produce a film 2 (see FIG. 16). Next, the compositions of Example 1 and Comparative Examples 1 and 2 obtained by the method described later were spin-coated on the film 2, respectively, and then subjected to heat treatment on a hot plate, whereby an insulating film having a hydrophobic film 424 ( Membrane 3; see FIG. 17).

成膜および焼成後の絶縁膜(膜1)、RIE処理後の絶縁膜(膜2)および組成物接触後の絶縁膜(膜3)のそれぞれの比誘電率(=k)および脱ガス量を評価した。脱ガス量は昇温脱離ガス分析装置で450℃まで加熱したときに脱離した水分量を測定した。   Respective dielectric constant (= k) and degassing amount of the insulating film (film 1) after film formation and baking, the insulating film (film 2) after RIE treatment, and the insulating film (film 3) after contact with the composition evaluated. The degassing amount was determined by measuring the amount of water desorbed when heated to 450 ° C. with a temperature-programmed desorption gas analyzer.

脱ガス量評価は下記の基準で行った。   The degassing amount was evaluated according to the following criteria.

A: 脱離水分量がRIE処理後の絶縁膜(膜2)の30%以下
B: 脱離水分量がRIE処理後の絶縁膜(膜2)の30%以上
実施例1および比較例1,2における組成物処理後の膜(膜3)と、組成物未処理の膜(膜2)とについてそれぞれ、室温(25℃)における比誘電率と、200℃における比誘電率とを測定した。200℃における比誘電率は、乾燥空気中でホットプレートにて35分間かけて200℃まで昇温した後、200℃で5分間保持した後に測定された。また、誘電率は、横川・ヒューレットパッカード(株)製のHP16451B電極およびHP4284AプレシジョンLCRメータを用いて、10kHzにおける容量値から算出した。
A: Desorption moisture amount is 30% or less of insulating film (film 2) after RIE treatment B: Desorption moisture amount is 30% or more of insulation film (film 2) after RIE treatment In Example 1 and Comparative Examples 1 and 2 The relative dielectric constant at room temperature (25 ° C.) and the relative dielectric constant at 200 ° C. were measured for the film after treatment with the composition (film 3) and the film without treatment with the composition (film 2), respectively. The relative dielectric constant at 200 ° C. was measured after the temperature was raised to 200 ° C. over 35 minutes in a dry plate in dry air and then held at 200 ° C. for 5 minutes. Further, the dielectric constant was calculated from the capacitance value at 10 kHz using an HP16451B electrode and HP4284A Precision LCR meter manufactured by Yokogawa-Hewlett-Packard Co., Ltd.

2−2.実施例および比較例
2−2−1.実施例1
ジアセトキシメチルシラン0.9gを酢酸ブチル29.3gに溶解し、ジアセトキシメチルシランの濃度が3重量%の組成物を作成した。この組成物をスピンコート法にて、エッチング処理を施した後の絶縁膜(膜2)上にキャストした。次に、この絶縁膜をホットプレート上にて80℃で5分間、続いて窒素雰囲気下で300℃にて5分間加熱処理した。上記工程により得られた実施例1の絶縁膜の評価結果を表1に示す。
2-2. Examples and Comparative Examples 2-2-1. Example 1
0.9 g of diacetoxymethylsilane was dissolved in 29.3 g of butyl acetate to prepare a composition having a diacetoxymethylsilane concentration of 3% by weight. This composition was cast on the insulating film (film 2) after the etching treatment by spin coating. Next, this insulating film was heat-treated on a hot plate at 80 ° C. for 5 minutes, and then at 300 ° C. for 5 minutes in a nitrogen atmosphere. Table 1 shows the evaluation results of the insulating film of Example 1 obtained by the above process.

2−2−2.比較例1
HMDS4.5gをトルエン25.5gに溶解し、HMDSの濃度が15重量%の組成物を作成した。この組成物をスピンコート法にて、エッチング処理を施した後の絶縁膜(膜2)上にキャストした。次に、この絶縁膜をホットプレート上にて80℃で4分間、続いて窒素雰囲気下で250℃にて2分間加熱処理した。上記工程により得られた比較例1の膜の評価結果を表1に示す。
2-2-2. Comparative Example 1
4.5 g of HMDS was dissolved in 25.5 g of toluene to prepare a composition having a HMDS concentration of 15% by weight. This composition was cast on the insulating film (film 2) after the etching treatment by spin coating. Next, this insulating film was heat-treated on a hot plate at 80 ° C. for 4 minutes, and then at 250 ° C. for 2 minutes in a nitrogen atmosphere. Table 1 shows the evaluation results of the film of Comparative Example 1 obtained by the above process.

2−2−3.比較例2
ジアセトキシメチルシラン6.0gを酢酸ブチル24.0gに溶解し、ジアセトキシメチルシランの濃度が20重量%の組成物を作成した。この組成物をスピンコート法にて、エッチング処理を施した後の絶縁膜(膜2)上にキャストした。次に、この絶縁膜をホットプレート上にて80℃で5分間、続いて窒素雰囲気下で300℃にて5分間加熱処理した。上記工程により得られた比較例2の絶縁膜の評価結果を表1に示す。
2-2-3. Comparative Example 2
6.0 g of diacetoxymethylsilane was dissolved in 24.0 g of butyl acetate to prepare a composition having a diacetoxymethylsilane concentration of 20% by weight. This composition was cast on the insulating film (film 2) after the etching treatment by spin coating. Next, this insulating film was heat-treated on a hot plate at 80 ° C. for 5 minutes, and then at 300 ° C. for 5 minutes in a nitrogen atmosphere. Table 1 shows the evaluation results of the insulating film of Comparative Example 2 obtained by the above process.

Figure 0004877452
表1において、dk(1)およびdk(1)は以下の値を表す。
dk(1) = (25℃における膜の比誘電率)−(200℃における膜の比誘電率)
dk(2) = (200℃における膜の比誘電率)−(200℃における組成物未処理の膜の比誘電率)
実施例1の絶縁膜によれば、室温(25℃)における膜の比誘電率は、表面疎水化処理前の室温(25℃)における膜の比誘電率よりも大きく低下し(つまりシラノールが大きく減少した。)、一方、200℃における膜の比誘電率は、疎水化処理前の200℃における膜の比誘電率と同じであり(つまり疎水化処理前後で膜密度の変化は見られなかった)、且つ、脱ガス量評価、および電気特性評価がいずれも良好であった。
Figure 0004877452
In Table 1, dk (1) and dk (1) represent the following values.
dk (1) = (relative permittivity of film at 25 ° C.) − (relative permittivity of film at 200 ° C.)
dk (2) = (relative permittivity of film at 200 ° C.) − (relative permittivity of untreated film at 200 ° C.)
According to the insulating film of Example 1, the relative dielectric constant of the film at room temperature (25 ° C.) is significantly lower than the relative dielectric constant of the film at room temperature (25 ° C.) before the surface hydrophobization treatment (that is, silanol is larger). On the other hand, the relative dielectric constant of the film at 200 ° C. is the same as the relative dielectric constant of the film at 200 ° C. before the hydrophobic treatment (that is, no change in film density was observed before and after the hydrophobic treatment). In addition, the evaluation of degassing amount and the evaluation of electrical characteristics were both good.

これに対して、比較例1で得られた膜は脱ガス量評価および電気特性評価がいずれも悪かった。また、比較例2で得られた膜は脱ガス量評価が良好であり、室温(25℃)における膜の比誘電率は、疎水化処理前の室温(25℃)における膜の比誘電率よりも大きく低下したものの、200℃における膜の比誘電率は、表面疎水化処理前の200℃における膜の比誘電率よりも上昇し(つまり表面疎水化処理後に膜密度が上昇した。)、且つ、電気特性評価は悪化した。   On the other hand, the film obtained in Comparative Example 1 was poor in both degassing amount evaluation and electrical property evaluation. Further, the film obtained in Comparative Example 2 has a good degassing amount evaluation, and the relative dielectric constant of the film at room temperature (25 ° C.) is higher than the relative dielectric constant of the film at room temperature (25 ° C.) before the hydrophobic treatment. However, the relative dielectric constant of the film at 200 ° C. was higher than that of the film at 200 ° C. before the surface hydrophobization treatment (that is, the film density increased after the surface hydrophobization treatment). The electrical property evaluation deteriorated.

この結果により、実施例1で得られた絶縁膜は低誘電率でかつ耐吸湿性が高いこと、ならびに表面の疎水化作用を有することが確認された。   From this result, it was confirmed that the insulating film obtained in Example 1 has a low dielectric constant, high moisture absorption resistance, and has a hydrophobic effect on the surface.

本実施の一実施の形態の半導体装置を模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor device of one embodiment of this invention. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 本実施の一実施の形態の半導体装置を模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor device of one embodiment of this invention. 図6に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 6. 図6に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 6. 図6に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 6. 図6に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 6. 図6に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 6. 本実施の一実施の形態の半導体装置を模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor device of one embodiment of this invention. 図12に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 13 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 12. 図12に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 13 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 12. 本発明の一実施例において、比誘電率および脱ガス量の評価にて作成された成膜および焼成後の絶縁膜(膜1)を模式的に示す断面図である。In one Example of this invention, it is sectional drawing which shows typically the insulating film (film | membrane 1) after the film-forming and baking produced by evaluation of the dielectric constant and degassing amount. 本発明の一実施例において、比誘電率および脱ガス量の評価にて作成されたRIE後の絶縁膜(膜2)を模式的に示す断面図である。In one Example of this invention, it is sectional drawing which shows typically the insulating film (film | membrane 2) after RIE created by evaluation of a dielectric constant and degassing amount. 本発明の一実施例において、比誘電率および脱ガス量の評価にて作成されたRIE後の絶縁膜(膜3)を模式的に示す断面図である。In one Example of this invention, it is sectional drawing which shows typically the insulating film (film | membrane 3) after RIE created by evaluation of a dielectric constant and degassing amount.

符号の説明Explanation of symbols

10,110,210,310 基板
20,420 絶縁層
22,70 凹部
22a,72a,74a 凹部の内壁
24,124,424 疎水性膜
26,90 導電層
40 ストッパ層
42,44 キャップ層
72 凹部(第1の凹部)
74 凹部(第2の凹部)
80 バリア層
82 拡散防止層
84 ストッパ層
90a 導電性材料
92 ビア層
94 配線層
100,200 配線構造体
120 絶縁層(第1の絶縁層)
124 疎水性膜(第1の疎水性膜)
220,320 絶縁層(第2の絶縁層)
224 疎水性膜(第2の疎水性膜)
R1,R10,R11 レジスト層
10, 110, 210, 310 Substrate 20, 420 Insulating layer 22, 70 Recess 22a, 72a, 74a Recess inner wall 24, 124, 424 Hydrophobic film 26, 90 Conductive layer 40 Stopper layer 42, 44 Cap layer 72 Recess (first) 1 recess)
74 Concave portion (second concave portion)
80 Barrier layer 82 Diffusion prevention layer 84 Stopper layer 90a Conductive material 92 Via layer 94 Wiring layer 100, 200 Wiring structure 120 Insulating layer (first insulating layer)
124 Hydrophobic membrane (first hydrophobic membrane)
220, 320 Insulating layer (second insulating layer)
224 Hydrophobic membrane (second hydrophobic membrane)
R1, R10, R11 resist layer

Claims (13)

ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも1種の元素を構成元素として含む層に用いる表面疎水化用組成物であって、
(A)ジアセトキシメチルシラン0.1〜10重量%と、(B)非プロトン性溶媒とを含む、表面疎水化用組成物。
A composition for surface hydrophobization used for a layer containing a silicon atom and containing at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element,
(A) A composition for hydrophobizing a surface, comprising 0.1 to 10% by weight of diacetoxymethylsilane and (B) an aprotic solvent.
エッチング、アッシングおよびプラズマを用いた加工プロセスから選択される少なくとも一つの処理によって、表面にシラノール基が形成された層に用いる表面疎水化用組成物であって、  A composition for hydrophobizing a surface used for a layer having a silanol group formed on the surface by at least one treatment selected from a processing process using etching, ashing and plasma,
前記層は、ケイ素原子を含有し、かつ酸素原子、炭素原子、水素原子、および窒素原子から選ばれた少なくとも1種の元素を構成元素として含み、  The layer contains a silicon atom and includes at least one element selected from an oxygen atom, a carbon atom, a hydrogen atom, and a nitrogen atom as a constituent element,
(A)ジアセトキシメチルシラン0.1〜10重量%と、(B)非プロトン性溶媒とを含む、表面疎水化用組成物。  (A) A composition for hydrophobizing a surface, comprising 0.1 to 10% by weight of diacetoxymethylsilane and (B) an aprotic solvent.
請求項1または2において、
層の表面に接触させて使用される、表面疎水化用組成物。
In claim 1 or 2 ,
A composition for hydrophobizing a surface, which is used in contact with the surface of a layer.
請求項1ないしのいずれかにおいて、
前記層は絶縁膜である、表面疎水化用組成物。
In any of claims 1 to 3 ,
The composition for surface hydrophobization, wherein the layer is an insulating film.
請求項1ないしのいずれかに記載の表面疎水化用組成物を層の表面に接触させた状態で、該層を加熱する工程を含む、表面疎水化方法。 A method for hydrophobizing a surface, comprising the step of heating the surface hydrophobizing composition according to any one of claims 1 to 4 in a state of being in contact with the surface of the layer. 請求項において、
前記加熱する工程は、
第1の温度で前記層を加熱する工程と、
前記第1の温度よりも高い第2の温度で前記層を加熱する工程と、を含む、表面疎水化方法。
In claim 5 ,
The heating step includes
Heating the layer at a first temperature;
Heating the layer at a second temperature that is higher than the first temperature.
請求項において、
前記加熱する工程は、
第1の温度で前記層を加熱する工程と、
前記第1の温度よりも高い第2の温度で前記層を加熱する工程と、
前記第2の温度よりも高い第3の温度で前記層を加熱する工程と、を含む、表面疎水化方法。
In claim 5 ,
The heating step includes
Heating the layer at a first temperature;
Heating the layer at a second temperature higher than the first temperature;
Heating the layer at a third temperature higher than the second temperature.
請求項ないしのいずれかに記載の表面疎水化方法によって得られた疎水性膜を含む、半導体装置。 We claim 5 comprises a hydrophobic film obtained by surface-hydrophobicized method according to 7 or a semiconductor device. 請求項ないしのいずれかに記載の表面疎水化方法によって、疎水性膜を形成する工程を含む、半導体装置の製造方法。 The surface-hydrophobicized method according to any one of claims 5 to 7, comprising the step of forming a hydrophobic film, a method of manufacturing a semiconductor device. 基板の上方に配置された絶縁層を含む半導体装置であって、
前記絶縁層には凹部が設けられ、
前記凹部の内壁には疎水性膜が形成され、
前記疎水性膜は、請求項1ないしのいずれかに記載の表面疎水化用組成物を前記凹部の内壁に接触させて得られた、半導体装置。
A semiconductor device including an insulating layer disposed above a substrate,
The insulating layer is provided with a recess,
A hydrophobic film is formed on the inner wall of the recess,
The said hydrophobic film | membrane is a semiconductor device obtained by making the composition for surface hydrophobization in any one of Claim 1 thru | or 4 contact the inner wall of the said recessed part.
基板の上方に配置された配線構造体を含む半導体装置であって、
前記配線構造体は、
第1の凹部に設けられたビア層と、
前記ビア層の上に配置され、かつ第2の凹部に設けられた配線層と
を含み、
前記第1の凹部は、前記基板の上方に配置された第1の絶縁層に設けられ、
前記第2の凹部は、前記第1の絶縁層の上方に配置された第2の絶縁層に設けられ、
前記第1の凹部の内壁には疎水性膜が形成され、
前記疎水性膜は、請求項1ないしのいずれかに記載の表面疎水化用組成物を前記第1の凹部の内壁に接触させて得られた、半導体装置。
A semiconductor device including a wiring structure disposed above a substrate,
The wiring structure is
A via layer provided in the first recess;
A wiring layer disposed on the via layer and provided in the second recess,
The first recess is provided in a first insulating layer disposed above the substrate,
The second recess is provided in a second insulating layer disposed above the first insulating layer,
A hydrophobic film is formed on the inner wall of the first recess,
The said hydrophobic film | membrane is a semiconductor device obtained by making the composition for surface hydrophobization in any one of Claim 1 thru | or 4 contact the inner wall of a said 1st recessed part.
基板の上方に配置された配線構造体を含む半導体装置であって、
前記配線構造体は、
第1の凹部に設けられたビア層と、
前記ビア層の上に配置され、かつ第2の凹部に設けられた配線層と
を含み、
前記第1の凹部は、前記基板の上方に配置された第1の絶縁層に設けられ、
前記第2の凹部は、前記第1の絶縁層の上方に配置された第2の絶縁層に設けられ、
前記第1の凹部の内壁には第1の疎水性膜が形成され、
前記第2の凹部の内壁には第2の疎水性膜が形成され、
前記第1の疎水性膜は、請求項1ないしのいずれかに記載の表面疎水化用組成物を前記第1の凹部の内壁に接触させて得られ、
前記第2の疎水性膜は、請求項1ないしのいずれかに記載の表面疎水化用組成物を前記第2の凹部の内壁に接触させて得られた、半導体装置。
A semiconductor device including a wiring structure disposed above a substrate,
The wiring structure is
A via layer provided in the first recess;
A wiring layer disposed on the via layer and provided in the second recess,
The first recess is provided in a first insulating layer disposed above the substrate,
The second recess is provided in a second insulating layer disposed above the first insulating layer,
A first hydrophobic film is formed on the inner wall of the first recess,
A second hydrophobic film is formed on the inner wall of the second recess,
The first hydrophobic film is obtained by bringing the surface hydrophobizing composition according to any one of claims 1 to 4 into contact with an inner wall of the first recess,
The second hydrophobic film is a semiconductor device obtained by bringing the surface hydrophobizing composition according to any one of claims 1 to 4 into contact with the inner wall of the second recess.
請求項11または12において、
前記ビア層および前記配線層は一体化して形成されている、半導体装置。
In claim 11 or 12 ,
The semiconductor device, wherein the via layer and the wiring layer are integrally formed.
JP2005045792A 2005-02-22 2005-02-22 Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof Active JP4877452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005045792A JP4877452B2 (en) 2005-02-22 2005-02-22 Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005045792A JP4877452B2 (en) 2005-02-22 2005-02-22 Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006237072A JP2006237072A (en) 2006-09-07
JP4877452B2 true JP4877452B2 (en) 2012-02-15

Family

ID=37044428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005045792A Active JP4877452B2 (en) 2005-02-22 2005-02-22 Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4877452B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140933A (en) * 2006-11-30 2008-06-19 Nomura Micro Sci Co Ltd Corrosion preventing method for surface of semiconductor device
JP2014090200A (en) * 2013-12-27 2014-05-15 Fujitsu Semiconductor Ltd Semiconductor device and manufacturing method for the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5757777A (en) * 1980-09-26 1982-04-07 Toagosei Chem Ind Co Ltd Water absorption inhibitor composition
AU2001266998A1 (en) * 2000-06-23 2002-01-08 Honeywell International, Inc. Method to restore hydrophobicity in dielectric films and materials
JP2004096085A (en) * 2002-07-12 2004-03-25 Tokyo Ohka Kogyo Co Ltd Silica-based organic coating film and substrate equipped with it
JP4115360B2 (en) * 2002-07-30 2008-07-09 キヤノン株式会社 Method for manufacturing electron-emitting device and method for manufacturing image display device

Also Published As

Publication number Publication date
JP2006237072A (en) 2006-09-07

Similar Documents

Publication Publication Date Title
US7329601B2 (en) Method of manufacturing semiconductor device
US6583067B2 (en) Method of avoiding dielectric layer deterioration with a low dielectric constant
USRE39273E1 (en) Hard masking method for forming patterned oxygen containing plasma etchable layer
JP2001077196A (en) Manufacture of semiconductor device
JP4849219B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, and semiconductor device
JP2007035705A (en) Surface hydrophobing method, surface hydrophobing composite, and semiconductor device and its manufacturing method
JP4877454B2 (en) Surface hydrophobization method, semiconductor device and method for manufacturing the same
JP4883256B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP4877452B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP4780277B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP2006114719A (en) Composition for surface hydrophobing, method of hydrophobing surface, semiconductor device and its manufacturing method
JP2006198552A (en) Method for making surface hydrophobic, and semiconductor device and its manufacturing method
US20040198068A1 (en) Method for manufacturing semiconductor device
JP4798334B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP2006111738A (en) Composition for surface hydrophobizing, surface hydrophobizing method, semiconductor device and its manufacturing method
JP5184737B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP2006203060A (en) Surface hydrophobing method, semiconductor device and its manufacturing method
JP4780276B2 (en) Surface hydrophobization method and semiconductor device manufacturing method
JP4150922B2 (en) Method for forming laminate
JP2006124407A (en) Surface-hydrophobilizing composition, surface-hydrophobilizing method, semiconductor device and method for producing the same device
JP4591032B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, and semiconductor device manufacturing method
Shieh et al. Characteristics of fluorinated amorphous carbon films and implementation of 0.15 μm Cu/a-C: F damascene interconnection
JP2006124410A (en) Surface-hydrophobilizing composition, surface-hydrophobilizing method, semiconductor device and method for producing the same
JP2005093688A (en) Semiconductor device and manufacturing method therefor
JP2006104418A (en) Surface-hydrophobizing composition, surface hydrophobizing method, semiconductor and method for producing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111115

R150 Certificate of patent or registration of utility model

Ref document number: 4877452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250