JP2005093688A - Semiconductor device and manufacturing method therefor - Google Patents

Semiconductor device and manufacturing method therefor Download PDF

Info

Publication number
JP2005093688A
JP2005093688A JP2003324597A JP2003324597A JP2005093688A JP 2005093688 A JP2005093688 A JP 2005093688A JP 2003324597 A JP2003324597 A JP 2003324597A JP 2003324597 A JP2003324597 A JP 2003324597A JP 2005093688 A JP2005093688 A JP 2005093688A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor device
inorganic insulating
layer
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003324597A
Other languages
Japanese (ja)
Inventor
Michihiro Mita
倫広 三田
Tatsuya Yamanaka
達也 山中
Manabu Sekiguchi
学 関口
Yasushi Nakagawa
恭志 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP2003324597A priority Critical patent/JP2005093688A/en
Publication of JP2005093688A publication Critical patent/JP2005093688A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor device capable of attaining the further simplification of a manufacturing process. <P>SOLUTION: In the manufacturing method for the semiconductor device; an inorganic insulating layer 20 is formed to the upper section of a substrate 10; at least one kind of a treatment selected from an ultraviolet irradiation treatment, an electron-beam irradiation treatment, and a plasma treatment is conducted on the surface 20a of the insulating layer 20; and an organic insulating layer 40 is formed on the insulating layer 20. In the manufacturing method for the semiconductor device, a first opening section 72 is formed to the insulating layer 20, a second opening section 74 connected to the first opening section 72 is formed to the insulating layer 40, and a conductive layer 90 is buried to the first and second opening sections 72 and 74. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置の配線構造およびその製造方法に関する。   The present invention relates to a wiring structure of a semiconductor device and a manufacturing method thereof.

半導体装置の微細化にともない、配線材料を従来のアルミニウムから銅へと転換する動きが進展している。銅は、アルミニウム等の配線材料として通常使用されている他の金属よりも蒸気圧が低く微細加工が難しいことから、銅を配線材料として用いる場合、ダマシン法が用いられることが多い。中でも、デュアルダマシン法は、ビア層と、ビア層上に形成されるトレンチ配線層とを同時に形成できるため、半導体装置の製造プロセスを短縮できる点で好ましい手法である(例えば、特許公報1および特許公報2参照)。現在、絶縁層としてシリカを用いる配線構造において、このデュアルダマシン法を適用した銅配線技術が一般に普及しつつある。   Along with the miniaturization of semiconductor devices, the movement to change the wiring material from conventional aluminum to copper is progressing. Since copper has a lower vapor pressure than other metals normally used as a wiring material such as aluminum and is difficult to be finely processed, a damascene method is often used when copper is used as a wiring material. Among these, the dual damascene method is a preferable method in that the manufacturing process of the semiconductor device can be shortened because the via layer and the trench wiring layer formed on the via layer can be formed simultaneously (for example, Patent Document 1 and Patent). (See publication 2). At present, in a wiring structure using silica as an insulating layer, a copper wiring technique to which this dual damascene method is applied is generally spreading.

また、半導体装置のさらなる微細化を達成するために、配線材料のみならず、絶縁層材料を現行のシリカ(比誘電率4)からより低い比誘電率の材料へと切り替える検討も活発化している。このような低比誘電率の絶縁材料としては、CVD法で成膜された炭素含有シリカ絶縁層、塗布法で成膜された有機系絶縁層、塗布法で成膜されたポリシロキサン系絶縁層などが挙げられる。   In addition, in order to achieve further miniaturization of semiconductor devices, not only the wiring material but also the study of switching the insulating layer material from the current silica (relative dielectric constant 4) to a material having a lower relative dielectric constant has been activated. . Examples of such a low dielectric constant insulating material include a carbon-containing silica insulating layer formed by a CVD method, an organic insulating layer formed by a coating method, and a polysiloxane insulating layer formed by a coating method. Etc.

ところで、現在、このデュアルダマシン法において、製造プロセスのさらなる簡略化、ならびに配線間の寄生容量のさらなる低減が求められている。
特開2002−299441 特開2003−110018
Now, in this dual damascene method, there is a demand for further simplification of the manufacturing process and further reduction of parasitic capacitance between wirings.
JP 2002-299441 JP2003-110018

本発明の目的は、製造プロセスのさらなる簡略化が達成可能である半導体装置の製造方法を提供することにある。   An object of the present invention is to provide a method of manufacturing a semiconductor device that can achieve further simplification of the manufacturing process.

また、本発明の目的は、配線間の寄生容量がさらに低減された半導体装置を提供することにある。   Another object of the present invention is to provide a semiconductor device in which the parasitic capacitance between wirings is further reduced.

(1)本発明の半導体装置の製造方法は、
基板の上方に、無機系絶縁層を形成し、
前記無機系絶縁層の表面に対して、紫外線照射処理、電子線照射処理、およびプラズマ処理から選択される少なくとも1種の処理を行なった後、該無機系絶縁層の上に有機系絶縁層を形成し、
前記無機系絶縁層に、第1の開口部を形成し、
前記有機系絶縁層に、前記第1の開口部と連続する第2の開口部を形成し、
前記第1および第2の開口部に導電層を埋め込むこと、を含む。
(1) A manufacturing method of a semiconductor device of the present invention includes:
An inorganic insulating layer is formed above the substrate,
The surface of the inorganic insulating layer is subjected to at least one treatment selected from ultraviolet irradiation treatment, electron beam irradiation treatment, and plasma treatment, and then an organic insulating layer is formed on the inorganic insulating layer. Forming,
Forming a first opening in the inorganic insulating layer;
Forming a second opening continuous with the first opening in the organic insulating layer;
Embedding a conductive layer in the first and second openings.

ここで、「基板の上方に、無機系絶縁層を形成し」とは、前記基板の上に前記無機系絶縁層が直接形成されている場合のみならず、前記基板の上に他の層(例えば、拡散防止層、配線層、絶縁層)を介して前記無機系絶縁層が形成されている場合も含む。   Here, “form an inorganic insulating layer above the substrate” not only means that the inorganic insulating layer is directly formed on the substrate, but also other layers ( For example, the case where the inorganic insulating layer is formed through a diffusion prevention layer, a wiring layer, and an insulating layer is included.

また、ここで、前記プラズマ処理は、酸素プラズマ処理、窒素プラズマ処理、ヘリウムプラズマ処理、アルゴンプラズマ処理、水素プラズマ処理、およびアンモニアプラズマ処理から選択される少なくとも1種の処理であることができる。   Here, the plasma treatment may be at least one treatment selected from oxygen plasma treatment, nitrogen plasma treatment, helium plasma treatment, argon plasma treatment, hydrogen plasma treatment, and ammonia plasma treatment.

また、ここで、前記無機系絶縁層は、比誘電率1.5〜3.2のポリシロキサン系絶縁層であることができる。この場合、前記ポリシロキサン系絶縁層は、炭化水素基を有することができる。   Here, the inorganic insulating layer may be a polysiloxane insulating layer having a relative dielectric constant of 1.5 to 3.2. In this case, the polysiloxane insulating layer may have a hydrocarbon group.

また、ここで、前記無機系絶縁層は、無機系絶縁層用塗布液を前記基板上に塗布して塗膜を形成し、該塗膜を加熱することにより形成できる。   Here, the inorganic insulating layer can be formed by applying a coating solution for an inorganic insulating layer on the substrate to form a coating film and heating the coating film.

また、ここで、前記有機系絶縁層は、ガラス転移点が400℃以上でかつ熱分解温度が500℃以上の有機ポリマーからなることができる。この場合、前記有機ポリマーは、ポリアリーレン、ポリアリーレンエーテル、ポリイミド、ポリベンゾオキサゾール、ポリベンゾビスオキサゾール、ポリトリアゾール、ポリフェニルキノキサリン、ポリキノリン、およびポリキノキサリンから選択される少なくとも1種のポリマーからなることができる。   The organic insulating layer may be made of an organic polymer having a glass transition point of 400 ° C. or higher and a thermal decomposition temperature of 500 ° C. or higher. In this case, the organic polymer is composed of at least one polymer selected from polyarylene, polyarylene ether, polyimide, polybenzoxazole, polybenzobisoxazole, polytriazole, polyphenylquinoxaline, polyquinoline, and polyquinoxaline. Can do.

また、ここで、前記紫外線照射処理を酸素雰囲気下で行なうことができる。   Here, the ultraviolet irradiation treatment can be performed in an oxygen atmosphere.

(2)本発明の半導体装置は、
基板の上方に設けられた無機系絶縁層と、
前記無機系絶縁層の上に設けられた有機系絶縁層と、
前記無機系絶縁層に設けられた第1の開口部と、
前記有機系絶縁層に設けられ、前記第1の開口部と連続する第2の開口部と、
前記第1および第2の開口部に埋め込まれた導電層と、
を含む。
(2) The semiconductor device of the present invention
An inorganic insulating layer provided above the substrate;
An organic insulating layer provided on the inorganic insulating layer;
A first opening provided in the inorganic insulating layer;
A second opening provided in the organic insulating layer and continuous with the first opening;
A conductive layer embedded in the first and second openings;
including.

ここで、前記無機系絶縁層は、比誘電率1.5〜3.2のポリシロキサン系絶縁層であることができる。この場合、前記ポリシロキサン系絶縁層は、炭化水素基を有することができる。   Here, the inorganic insulating layer may be a polysiloxane insulating layer having a relative dielectric constant of 1.5 to 3.2. In this case, the polysiloxane insulating layer may have a hydrocarbon group.

また、ここで、前記有機系絶縁層は、ガラス転移点が400℃以上でかつ熱分解温度が500℃以上の有機ポリマーからなることができる。この場合、前記有機ポリマーは、ポリアリーレン、ポリアリーレンエーテル、ポリイミド、ポリベンゾオキサゾール、ポリベンゾビスオキサゾール、ポリトリアゾール、ポリフェニルキノキサリン、ポリキノリン、およびポリキノキサリンから選択される少なくとも1種のポリマーからなることができる。   The organic insulating layer may be made of an organic polymer having a glass transition point of 400 ° C. or higher and a thermal decomposition temperature of 500 ° C. or higher. In this case, the organic polymer is composed of at least one polymer selected from polyarylene, polyarylene ether, polyimide, polybenzoxazole, polybenzobisoxazole, polytriazole, polyphenylquinoxaline, polyquinoline, and polyquinoxaline. Can do.

本発明の半導体装置の製造方法によれば、前記無機系絶縁層の表面に対して前述した処理のうち少なくとも1種の処理を行なうことにより、前記無機系絶縁層の表面が改質される。この後に、前記無機系絶縁層の上に前記有機系絶縁層を形成することにより、前記無機系絶縁層と前記有機系絶縁層との密着性を高めることができる。これにより、前記導電層の形成工程においてCMPによる平坦化を行なう際ならびに温度サイクル試験(ヒートサイクル)の際に、前記無機系絶縁層において剥離や亀裂が発生するのを防止することができる。   According to the method for manufacturing a semiconductor device of the present invention, the surface of the inorganic insulating layer is modified by performing at least one of the above-described processes on the surface of the inorganic insulating layer. Thereafter, by forming the organic insulating layer on the inorganic insulating layer, adhesion between the inorganic insulating layer and the organic insulating layer can be enhanced. Thereby, it is possible to prevent the inorganic insulating layer from being peeled off or cracked when performing planarization by CMP in the step of forming the conductive layer and during a temperature cycle test (heat cycle).

また、前記無機系絶縁層の上に、ストッパ層などの他の層を介さずに前記有機系絶縁層を形成することができるため、配線間の寄生容量がさらに低減された半導体装置を得ることができる。   In addition, since the organic insulating layer can be formed on the inorganic insulating layer without any other layer such as a stopper layer, a semiconductor device in which parasitic capacitance between wirings is further reduced can be obtained. Can do.

さらに、前記無機系絶縁層と前記有機系絶縁層とは通常性質が大きく異なるため、前記無機系絶縁層と前記有機系絶縁層との間では通常、高いエッチングレートの選択比を得ることができる。このため、前記無機系絶縁層と前記有機系絶縁層との間にストッパ層が設けられていなくても、前記有機系絶縁層を選択的にエッチングすることができ、これにより前記有機系絶縁層に前記第2の開口部を精度良く形成することができる。この結果、製造プロセスのさらなる簡略化が達成可能である。   Furthermore, since the properties of the inorganic insulating layer and the organic insulating layer are largely different from each other, a high etching rate selection ratio can usually be obtained between the inorganic insulating layer and the organic insulating layer. . For this reason, even if a stopper layer is not provided between the inorganic insulating layer and the organic insulating layer, the organic insulating layer can be selectively etched, whereby the organic insulating layer can be etched. In addition, the second opening can be formed with high accuracy. As a result, further simplification of the manufacturing process can be achieved.

また、本発明の半導体装置は、上述した理由により、製造プロセスの簡略化によって低コスト化され、配線間の寄生容量が低減され、かつ前記無機系絶縁層の剥離や亀裂の発生が防止できるため歩留まりが良好である。   In addition, the semiconductor device of the present invention is reduced in cost by simplifying the manufacturing process, reducing the parasitic capacitance between wirings, and preventing the inorganic insulating layer from peeling or cracking for the reasons described above. Yield is good.

以下、本発明の一実施の形態の半導体装置およびその製造方法について具体的に説明する。   Hereinafter, a semiconductor device and a manufacturing method thereof according to an embodiment of the present invention will be specifically described.

[半導体装置の構造]
図1は、本発明の一実施の形態の半導体装置100を模式的に示す断面図である。
[Structure of semiconductor device]
FIG. 1 is a cross-sectional view schematically showing a semiconductor device 100 according to an embodiment of the present invention.

本実施の形態の半導体装置100は、図1に示すように、デュアルダマシン法によって形成された導電層90を有する。より具体的には、この導電層90は、ビア層92と、ビア層92の上に連続して設けられた配線層94とを含む。ビア層92は、無機系絶縁層20に設けられた第1の開口部72に埋め込まれており、配線層94は、有機系絶縁層40に設けられた第2の開口部74に埋め込まれている。なお、この配線層94は第1層目の配線層に限定されるわけではなく、第2層目以上の配線層であってもよい。   As shown in FIG. 1, the semiconductor device 100 of the present embodiment has a conductive layer 90 formed by a dual damascene method. More specifically, the conductive layer 90 includes a via layer 92 and a wiring layer 94 provided continuously on the via layer 92. The via layer 92 is embedded in the first opening 72 provided in the inorganic insulating layer 20, and the wiring layer 94 is embedded in the second opening 74 provided in the organic insulating layer 40. Yes. Note that the wiring layer 94 is not limited to the first wiring layer, and may be a second or higher wiring layer.

また、無機系絶縁層20は半導体基板10の上方に設けられ、有機系絶縁層40は無機系絶縁層20の上に設けられている。より具体的には、半導体基板10上には拡散防止層82が設けられ、この拡散防止層82の上に無機系絶縁層20が設けられている。また、第1の開口部72の底面において、拡散防止層82と導電層90とが接している。なお、第1の開口部72および第2の開口部74の側面はバリア層80で覆われていてもよい。すなわち、この場合、無機系絶縁層20および有機系絶縁層40と導電層90とは、バリア層80を介して隣り合っている。また、有機系絶縁層40の上にキャップ層42を設けることができる。   The inorganic insulating layer 20 is provided above the semiconductor substrate 10, and the organic insulating layer 40 is provided on the inorganic insulating layer 20. More specifically, a diffusion prevention layer 82 is provided on the semiconductor substrate 10, and the inorganic insulating layer 20 is provided on the diffusion prevention layer 82. Further, the diffusion prevention layer 82 and the conductive layer 90 are in contact with each other at the bottom surface of the first opening 72. The side surfaces of the first opening 72 and the second opening 74 may be covered with the barrier layer 80. That is, in this case, the inorganic insulating layer 20, the organic insulating layer 40, and the conductive layer 90 are adjacent to each other with the barrier layer 80 interposed therebetween. A cap layer 42 can be provided on the organic insulating layer 40.

以下、図1に示す半導体装置100の各構成要素について説明する。   Hereinafter, each component of the semiconductor device 100 illustrated in FIG. 1 will be described.

(無機系絶縁層)
本発明において、無機系絶縁層としては、シリカまたは炭化水素基を有するポリシロキサン系絶縁層からなることができる。シリカまたは炭化水素基を有するポリシロキサン系絶縁層からなる無機系絶縁層は、CVD法で形成することもできるが、塗布液を用いて形成することが好ましい。
(Inorganic insulating layer)
In the present invention, the inorganic insulating layer can be composed of a polysiloxane insulating layer having silica or a hydrocarbon group. The inorganic insulating layer made of a polysiloxane insulating layer having silica or a hydrocarbon group can be formed by a CVD method, but is preferably formed using a coating solution.

無機系絶縁層を形成するために用いる塗布液(無機系絶縁層用塗布液)は、(A)ポリシロキサンおよび(B)有機溶媒を含む。ここで、(A)ポリシロキサンとしては、下記一般式(1)で表される化合物(以下、「化合物(1)」という)、下記一般式(2)で表される化合物(以下、「化合物(2)」という)および下記一般式(3)で表される化合物(以下、「化合物(3)」という)の群から選ばれた少なくとも1種のシラン化合物を加水分解し、縮合した加水分解縮合物を挙げることができる。
Si(OR4−a ・・・・・(1)
〔式中、Rは水素原子、フッ素原子または1価の有機基を示し、Rは1価の有機基を示し、aは1〜2の整数を示す。〕
Si(OR ・・・・・(2)
〔式中、Rは1価の有機基を示す。〕
(RO)3−bSi−(R−Si(OR3−c ・・・(3)
〔式中、R〜Rは同一または異なる1価の有機基を示し、bおよびcは同一または異なる0〜2の数を示し、Rは酸素原子、フェニレン基または−(CH−で表される基(ここで、nは1〜6の整数である)を示し、dは0または1を示す。〕
本発明において、「加水分解物」とは、上記化合物(1)〜(3)から選ばれた少なくとも1種のシラン化合物に含まれるアルコキシ基のすべてが加水分解されている必要はなく、例えば、1個だけが加水分解されているもの、2個以上が加水分解されているもの、あるいはこれらの混合物であってもよい。また、ここで、「縮合物」とは、上記化合物(1)〜(3)の加水分解物のシラノール基が縮合してSi−O−Si結合を形成したものであるが、本発明では、シラノール基がすべて縮合している必要はなく、わずかな一部のシラノール基が縮合したもの、縮合の程度が異なっているものの混合物等をも包含した概念である。
The coating liquid (inorganic insulating layer coating liquid) used for forming the inorganic insulating layer contains (A) polysiloxane and (B) an organic solvent. Here, as (A) polysiloxane, a compound represented by the following general formula (1) (hereinafter referred to as “compound (1)”), a compound represented by the following general formula (2) (hereinafter referred to as “compound”). Hydrolysis obtained by hydrolyzing and condensing at least one silane compound selected from the group of (2) ”) and a compound represented by the following general formula (3) (hereinafter referred to as“ compound (3) ”) Mention may be made of condensates.
R a Si (OR 1 ) 4-a (1)
[Wherein, R represents a hydrogen atom, a fluorine atom or a monovalent organic group, R 1 represents a monovalent organic group, and a represents an integer of 1 to 2. ]
Si (OR 2 ) 4 (2)
[Wherein R 2 represents a monovalent organic group. ]
R 3 b (R 4 O) 3-b Si- (R 7) d -Si (OR 5) 3-c R 6 ··· (3)
[Wherein R 3 to R 6 represent the same or different monovalent organic groups, b and c represent the same or different numbers of 0 to 2, and R 7 represents an oxygen atom, a phenylene group or — (CH 2 ) n represents a group represented by — (wherein n is an integer of 1 to 6), and d represents 0 or 1. ]
In the present invention, the “hydrolyzate” does not need to have all the alkoxy groups contained in at least one silane compound selected from the compounds (1) to (3) hydrolyzed. Only one may be hydrolyzed, two or more may be hydrolyzed, or a mixture thereof. Here, the “condensate” is a product in which the silanol group of the hydrolyzate of the above compounds (1) to (3) is condensed to form a Si—O—Si bond. It is not necessary that all the silanol groups are condensed, and it is a concept that includes a mixture of a small part of the silanol groups, a mixture of those having different degrees of condensation, and the like.

化合物(1);上記一般式(1)において、RおよびRの1価の有機基としては、アルキル基、アリール基、アリル基、グリシジル基などを挙げることができる。なかでも、一般式(1)において、Rは1価の有機基、特にアルキル基またはフェニル基であることが好ましい。ここで、アルキル基としては、メチル基、エチル基、プロピル基、ブチル基などが挙げられ、好ましくは炭素数1〜5であり、これらのアルキル基は鎖状でも、分岐していてもよく、さらに水素原子がフッ素原子などに置換されていてもよい。一般式(1)において、アリール基としては、フェニル基、ナフチル基、メチルフェニル基、エチルフェニル基、クロロフェニル基、ブロモフェニル基、フルオロフェニル基などを挙げることができる。化合物(1)として好ましい化合物は、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリ−n−プロポキシシラン、メチルトリ−iso−プロポキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、ジエチルジメトキシシラン、ジエチルジエトキシシラン、ジフェニルジメトキシシラン、ジフェニルジエトキシシランなどである。これらは、1種あるいは2種以上を同時に使用してもよい。 Compound (1): In the above general formula (1), examples of the monovalent organic group represented by R and R 1 include an alkyl group, an aryl group, an allyl group, and a glycidyl group. Especially, in General formula (1), it is preferable that R is a monovalent organic group, especially an alkyl group or a phenyl group. Here, examples of the alkyl group include a methyl group, an ethyl group, a propyl group, a butyl group, and preferably 1 to 5 carbon atoms. These alkyl groups may be linear or branched, Further, a hydrogen atom may be substituted with a fluorine atom or the like. In the general formula (1), examples of the aryl group include a phenyl group, a naphthyl group, a methylphenyl group, an ethylphenyl group, a chlorophenyl group, a bromophenyl group, and a fluorophenyl group. Preferred compounds as the compound (1) are methyltrimethoxysilane, methyltriethoxysilane, methyltri-n-propoxysilane, methyltri-iso-propoxysilane, ethyltrimethoxysilane, ethyltriethoxysilane, vinyltrimethoxysilane, vinyltri Examples thereof include ethoxysilane, phenyltrimethoxysilane, phenyltriethoxysilane, dimethyldimethoxysilane, dimethyldiethoxysilane, diethyldimethoxysilane, diethyldiethoxysilane, diphenyldimethoxysilane, and diphenyldiethoxysilane. These may be used alone or in combination of two or more.

化合物(2);上記一般式(2)において、Rで表される1価の有機基としては、先の一般式(1)において示したものと同様の有機基を挙げることができる。化合物(2)の具体例としては、テトラメトキシシラン、テトラエトキシシラン、テトラ−n−プロポキシシラン、テトラ−iso−プロポキシシラン、テトラ−n−ブトキシラン、テトラ−sec−ブトキシシラン、テトラ−tert−ブトキシシラン、テトラフェノキシシランなどが挙げられる。 Compound (2): In the general formula (2), examples of the monovalent organic group represented by R 2 include the same organic groups as those shown in the general formula (1). Specific examples of the compound (2) include tetramethoxysilane, tetraethoxysilane, tetra-n-propoxysilane, tetra-iso-propoxysilane, tetra-n-butoxysilane, tetra-sec-butoxysilane, tetra-tert-butoxy. Silane, tetraphenoxysilane, etc. are mentioned.

化合物(3);上記一般式(3)において、R〜Rで表される1価の有機基としては、先の一般式(1)において示したものと同様の有機基を挙げることができる。化合物(3)のうち一般式(3)におけるRが酸素原子の化合物としては、ヘキサメトキシジシロキサン、ヘキサエトキシジシロキサン、1,1,3,3−テトラメトキシ−1,3−ジメチルジシロキサン、1,1,3,3−テトラエトキシ−1,3−ジメチルジシロキサン、1,1,3,3−テトラメトキシ−1,3−ジフェニルジシロキサン、1,3−ジメトキシ−1,1,3,3−テトラメチルジシロキサン、1,3−ジエトキシ−1,1,3,3−テトラメチルジシロキサン、1,3−ジメトキシ−1,1,3,3−テトラフェニルジシロキサン、1,3−ジエトキシ−1,1,3,3−テトラフェニルジシロキサンなどを、好ましい例として挙げることができる。一般式(3)においてd=0の化合物としては、ヘキサメトキシジシラン、ヘキサエトキシジシラン、1,1,2,2−テトラメトキシ−1,2−ジメチルジシラン、1,1,2,2−テトラエトキシ−1,2−ジメチルジシラン、1,1,2,2−テトラメトキシ−1,2−ジフェニルジシラン、1,2−ジメトキシ−1,1,2,2−テトラメチルジシラン、1,2−ジエトキシ−1,1,2,2−テトラメチルジシラン、1,2−ジメトキシ−1,1,2,2−テトラフェニルジシラン、1,2−ジエトキシ−1,1,2,2−テトラフェニルジシランなどを、好ましい例として挙げることができる。 Compound (3): In the general formula (3), examples of the monovalent organic group represented by R 3 to R 6 include the same organic groups as those shown in the general formula (1). it can. Among the compounds (3), compounds in which R 7 in the general formula (3) is an oxygen atom include hexamethoxydisiloxane, hexaethoxydisiloxane, 1,1,3,3-tetramethoxy-1,3-dimethyldisiloxane. 1,1,3,3-tetraethoxy-1,3-dimethyldisiloxane, 1,1,3,3-tetramethoxy-1,3-diphenyldisiloxane, 1,3-dimethoxy-1,1,3 , 3-tetramethyldisiloxane, 1,3-diethoxy-1,1,3,3-tetramethyldisiloxane, 1,3-dimethoxy-1,1,3,3-tetraphenyldisiloxane, 1,3- Preferred examples include diethoxy-1,1,3,3-tetraphenyldisiloxane. In the general formula (3), d = 0 compounds include hexamethoxydisilane, hexaethoxydisilane, 1,1,2,2-tetramethoxy-1,2-dimethyldisilane, 1,1,2,2-tetraethoxy. -1,2-dimethyldisilane, 1,1,2,2-tetramethoxy-1,2-diphenyldisilane, 1,2-dimethoxy-1,1,2,2-tetramethyldisilane, 1,2-diethoxy- 1,1,2,2-tetramethyldisilane, 1,2-dimethoxy-1,1,2,2-tetraphenyldisilane, 1,2-diethoxy-1,1,2,2-tetraphenyldisilane, etc. It can be mentioned as a preferred example.

さらに、一般式(3)において、Rが−(CH−で表される基の化合物としては、ビス(トリメトキシシリル)メタン、ビス(トリエトキシシリル)メタン、1,2−ビス(トリメトキシシリル)エタン、1,2−ビス(トリエトキシシリル)エタン、1−(ジメトキシメチルシリル)−1−(トリメトキシシリル)メタン、1−(ジエトキシメチルシリル)−1−(トリエトキシシリル)メタン、1−(ジメトキシメチルシリル)−2−(トリメトキシシリル)エタン、1−(ジエトキシメチルシリル)−2−(トリエトキシシリル)エタン、ビス(ジメトキシメチルシリル)メタン、ビス(ジエトキシメチルシリル)メタン、1,2−ビス(ジメトキシメチルシリル)エタン、1,2−ビス(ジエトキシメチルシリル)エタン、1,2−ビス(トリメトキシシリル)ベンゼン、1,2−ビス(トリエトキシシリル)ベンゼン、1,3−ビス(トリメトキシシリル)ベンゼン、1,3−ビス(トリエトキシシリル)ベンゼン、1,4−ビス(トリメトキシシリル)ベンゼン、1,4−ビス(トリエトキシシリル)ベンゼンなどを好ましい例として挙げることができる。 Furthermore, in the general formula (3), R 7 is a group represented by — (CH 2 ) n —, and bis (trimethoxysilyl) methane, bis (triethoxysilyl) methane, 1,2-bis (Trimethoxysilyl) ethane, 1,2-bis (triethoxysilyl) ethane, 1- (dimethoxymethylsilyl) -1- (trimethoxysilyl) methane, 1- (diethoxymethylsilyl) -1- (triethoxy Silyl) methane, 1- (dimethoxymethylsilyl) -2- (trimethoxysilyl) ethane, 1- (diethoxymethylsilyl) -2- (triethoxysilyl) ethane, bis (dimethoxymethylsilyl) methane, bis (di Ethoxymethylsilyl) methane, 1,2-bis (dimethoxymethylsilyl) ethane, 1,2-bis (diethoxymethylsilyl) ethane 1,2-bis (trimethoxysilyl) benzene, 1,2-bis (triethoxysilyl) benzene, 1,3-bis (trimethoxysilyl) benzene, 1,3-bis (triethoxysilyl) benzene, Preferred examples include 1,4-bis (trimethoxysilyl) benzene, 1,4-bis (triethoxysilyl) benzene, and the like.

本発明においては、化合物(1)〜(3)としては、上記化合物(1)、(2)および(3)の1種もしくは2種以上を用いることができる。化合物(1)〜(3)を加水分解、縮合させる際には、触媒を使用してもよい。この際に使用する触媒としては、金属キレート化合物、有機酸、無機酸、有機塩基、無機塩基を挙げることができる。   In the present invention, as the compounds (1) to (3), one or more of the above compounds (1), (2) and (3) can be used. A catalyst may be used when hydrolyzing and condensing the compounds (1) to (3). Examples of the catalyst used at this time include metal chelate compounds, organic acids, inorganic acids, organic bases, and inorganic bases.

金属キレート化合物としては、例えば、トリエトキシ・モノ(アセチルアセトナート)チタン、トリ−n−プロポキシ・モノ(アセチルアセトナート)チタン、トリ−iso−プロポキシ・モノ(アセチルアセトナート)チタン、トリ−n−ブトキシ・モノ(アセチルアセトナート)チタン、トリ−sec−ブトキシ・モノ(アセチルアセトナート)チタン、トリ−tert−ブトキシ・モノ(アセチルアセトナート)チタン、ジエトキシ・ビス(アセチルアセトナート)チタン、ジ−n−プロポキシ・ビス(アセチルアセトナート)チタン、ジ−iso−プロポキシ・ビス(アセチルアセトナート)チタン、ジ−n−ブトキシ・ビス(アセチルアセトナート)チタン、ジ−sec−ブトキシ・ビス(アセチルアセトナート)チタン、ジ−tert−ブトキシ・ビス(アセチルアセトナート)チタン、モノエトキシ・トリス(アセチルアセトナート)チタン、モノ−n−プロポキシ・トリス(アセチルアセトナート)チタン、モノ−iso−プロポキシ・トリス(アセチルアセトナート)チタン、モノ−n−ブトキシ・トリス(アセチルアセトナート)チタン、モノ−sec−ブトキシ・トリス(アセチルアセトナート)チタン、モノ−tert−ブトキシ・トリス(アセチルアセトナート)チタン、テトラキス(アセチルアセトナート)チタン、トリエトキシ・モノ(エチルアセトアセテート)チタン、トリ−n−プロポキシ・モノ(エチルアセトアセテート)チタン、トリ−iso−プロポキシ・モノ(エチルアセトアセテート)チタン、トリ−n−ブトキシ・モノ(エチルアセトアセテート)チタン、トリ−sec−ブトキシ・モノ(エチルアセトアセテート)チタン、トリ−tert−ブトキシ・モノ(エチルアセトアセテート)チタン、ジエトキシ・ビス(エチルアセトアセテート)チタン、ジ−n−プロポキシ・ビス(エチルアセトアセテート)チタン、ジ−iso−プロポキシ・ビス(エチルアセトアセテート)チタン、ジ−n−ブトキシ・ビス(エチルアセトアセテート)チタン、ジ−sec−ブトキシ・ビス(エチルアセトアセテート)チタン、ジ−tert−ブトキシ・ビス(エチルアセトアセテート)チタン、モノエトキシ・トリス(エチルアセトアセテート)チタン、モノ−n−プロポキシ・トリス(エチルアセトアセテート)チタン、モノ−iso−プロポキシ・トリス(エチルアセトアセテート)チタン、モノ−n−ブトキシ・トリス(エチルアセトアセテート)チタン、モノ−sec−ブトキシ・トリス(エチルアセトアセテート)チタン、モノ−tert−ブトキシ・トリス(エチルアセトアセテート)チタン、テトラキス(エチルアセトアセテート)チタン、モノ(アセチルアセトナート)トリス(エチルアセトアセテート)チタン、ビス(アセチルアセトナート)ビス(エチルアセトアセテート)チタン、トリス(アセチルアセトナート)モノ(エチルアセトアセテート)チタンなどのチタンキレート化合物;
トリエトキシ・モノ(アセチルアセトナート)ジルコニウム、トリ−n−プロポキシ・モノ(アセチルアセトナート)ジルコニウム、トリ−iso−プロポキシ・モノ(アセチルアセトナート)ジルコニウム、トリ−n−ブトキシ・モノ(アセチルアセトナート)ジルコニウム、トリ−sec−ブトキシ・モノ(アセチルアセトナート)ジルコニウム、トリ−tert−ブトキシ・モノ(アセチルアセトナート)ジルコニウム、ジエトキシ・ビス(アセチルアセトナート)ジルコニウム、ジ−n−プロポキシ・ビス(アセチルアセトナート)ジルコニウム、ジ−iso−プロポキシ・ビス(アセチルアセトナート)ジルコニウム、ジ−n−ブトキシ・ビス(アセチルアセトナート)ジルコニウム、ジ−sec−ブトキシ・ビス(アセチルアセトナート)ジルコニウム、ジ−tert−ブトキシ・ビス(アセチルアセトナート)ジルコニウム、モノエトキシ・トリス(アセチルアセトナート)ジルコニウム、モノ−n−プロポキシ・トリス(アセチルアセトナート)ジルコニウム、モノ−iso−プロポキシ・トリス(アセチルアセトナート)ジルコニウム、モノ−n−ブトキシ・トリス(アセチルアセトナート)ジルコニウム、モノ−sec−ブトキシ・トリス(アセチルアセトナート)ジルコニウム、モノ−tert−ブトキシ・トリス(アセチルアセトナート)ジルコニウム、テトラキス(アセチルアセトナート)ジルコニウム、トリエトキシ・モノ(エチルアセトアセテート)ジルコニウム、トリ−n−プロポキシ・モノ(エチルアセトアセテート)ジルコニウム、トリ−iso−プロポキシ・モノ(エチルアセトアセテート)ジルコニウム、トリ−n−ブトキシ・モノ(エチルアセトアセテート)ジルコニウム、トリ−sec−ブトキシ・モノ(エチルアセトアセテート)ジルコニウム、トリ−tert−ブトキシ・モノ(エチルアセトアセテート)ジルコニウム、ジエトキシ・ビス(エチルアセトアセテート)ジルコニウム、ジ−n−プロポキシ・ビス(エチルアセトアセテート)ジルコニウム、ジ−iso−プロポキシ・ビス(エチルアセトアセテート)ジルコニウム、ジ−n−ブトキシ・ビス(エチルアセトアセテート)ジルコニウム、ジ−sec−ブトキシ・ビス(エチルアセトアセテート)ジルコニウム、ジ−tert−ブトキシ・ビス(エチルアセトアセテート)ジルコニウム、モノエトキシ・トリス(エチルアセトアセテート)ジルコニウム、モノ−n−プロポキシ・トリス(エチルアセトアセテート)ジルコニウム、モノ−iso−プロポキシ・トリス(エチルアセトアセテート)ジルコニウム、モノ−n−ブトキシ・トリス(エチルアセトアセテート)ジルコニウム、モノ−sec−ブトキシ・トリス(エチルアセトアセテート)ジルコニウム、モノ−tert−ブトキシ・トリス(エチルアセトアセテート)ジルコニウム、テトラキス(エチルアセトアセテート)ジルコニウム、モノ(アセチルアセトナート)トリス(エチルアセトアセテート)ジルコニウム、ビス(アセチルアセトナート)ビス(エチルアセトアセテート)ジルコニウム、トリス(アセチルアセトナート)モノ(エチルアセトアセテート)ジルコニウムなどのジルコニウムキレート化合物;
トリス(アセチルアセトナート)アルミニウム、トリス(エチルアセトアセテート)アルミニウムなどのアルミニウムキレート化合物;などを挙げることができる。
Examples of the metal chelate compound include triethoxy mono (acetylacetonato) titanium, tri-n-propoxy mono (acetylacetonato) titanium, tri-iso-propoxy mono (acetylacetonato) titanium, tri-n- Butoxy mono (acetylacetonato) titanium, tri-sec-butoxy mono (acetylacetonato) titanium, tri-tert-butoxy mono (acetylacetonato) titanium, diethoxybis (acetylacetonato) titanium, di- n-propoxy bis (acetylacetonato) titanium, di-iso-propoxy bis (acetylacetonato) titanium, di-n-butoxy bis (acetylacetonato) titanium, di-sec-butoxy bis (acetylacetate) Naruto) titanium, di-t rt-Butoxy bis (acetylacetonato) titanium, monoethoxy tris (acetylacetonato) titanium, mono-n-propoxy tris (acetylacetonato) titanium, mono-iso-propoxy tris (acetylacetonato) titanium , Mono-n-butoxy-tris (acetylacetonato) titanium, mono-sec-butoxy-tris (acetylacetonato) titanium, mono-tert-butoxy-tris (acetylacetonato) titanium, tetrakis (acetylacetonato) titanium , Triethoxy mono (ethyl acetoacetate) titanium, tri-n-propoxy mono (ethyl acetoacetate) titanium, tri-iso-propoxy mono (ethyl acetoacetate) titanium, tri-n-butoxy mono (ethyl acetate) Toacetate) titanium, tri-sec-butoxy mono (ethyl acetoacetate) titanium, tri-tert-butoxy mono (ethyl acetoacetate) titanium, diethoxy bis (ethyl acetoacetate) titanium, di-n-propoxy bis (Ethyl acetoacetate) titanium, di-iso-propoxy bis (ethyl acetoacetate) titanium, di-n-butoxy bis (ethyl acetoacetate) titanium, di-sec-butoxy bis (ethyl acetoacetate) titanium, di -Tert-butoxy bis (ethyl acetoacetate) titanium, monoethoxy tris (ethyl acetoacetate) titanium, mono-n-propoxy tris (ethyl acetoacetate) titanium, mono-iso-propoxy tris (ethyl acetoacetate) G) Titanium, mono-n-butoxy tris (ethyl acetoacetate) titanium, mono-sec-butoxy tris (ethyl acetoacetate) titanium, mono-tert-butoxy tris (ethyl acetoacetate) titanium, tetrakis (ethyl acetoacetate) Titanium chelate compounds such as acetate) titanium, mono (acetylacetonato) tris (ethylacetoacetate) titanium, bis (acetylacetonato) bis (ethylacetoacetate) titanium, tris (acetylacetonato) mono (ethylacetoacetate) titanium ;
Triethoxy mono (acetylacetonato) zirconium, tri-n-propoxy mono (acetylacetonato) zirconium, tri-iso-propoxy mono (acetylacetonato) zirconium, tri-n-butoxy mono (acetylacetonate) Zirconium, tri-sec-butoxy mono (acetylacetonato) zirconium, tri-tert-butoxy mono (acetylacetonato) zirconium, diethoxybis (acetylacetonato) zirconium, di-n-propoxybis (acetylacetate) Natto) zirconium, di-iso-propoxy bis (acetylacetonato) zirconium, di-n-butoxy bis (acetylacetonato) zirconium, di-sec-butoxy bis (acetylacetate) Nato) zirconium, di-tert-butoxy bis (acetylacetonato) zirconium, monoethoxy tris (acetylacetonato) zirconium, mono-n-propoxy tris (acetylacetonato) zirconium, mono-iso-propoxy tris (Acetylacetonato) zirconium, mono-n-butoxy-tris (acetylacetonato) zirconium, mono-sec-butoxy-tris (acetylacetonato) zirconium, mono-tert-butoxy-tris (acetylacetonato) zirconium, tetrakis (Acetylacetonato) zirconium, triethoxy mono (ethylacetoacetate) zirconium, tri-n-propoxy mono (ethylacetoacetate) zirconium, tri-i o-propoxy mono (ethyl acetoacetate) zirconium, tri-n-butoxy mono (ethyl acetoacetate) zirconium, tri-sec-butoxy mono (ethyl acetoacetate) zirconium, tri-tert-butoxy mono (ethyl aceto) Acetate) zirconium, diethoxy bis (ethyl acetoacetate) zirconium, di-n-propoxy bis (ethyl acetoacetate) zirconium, di-iso-propoxy bis (ethyl acetoacetate) zirconium, di-n-butoxy bis ( Ethyl acetoacetate) zirconium, di-sec-butoxy bis (ethyl acetoacetate) zirconium, di-tert-butoxy bis (ethyl acetoacetate) zirconium, monoethoxy tris (Ethyl acetoacetate) zirconium, mono-n-propoxy tris (ethyl acetoacetate) zirconium, mono-iso-propoxy tris (ethyl acetoacetate) zirconium, mono-n-butoxy tris (ethyl acetoacetate) zirconium, mono -Sec-butoxy-tris (ethylacetoacetate) zirconium, mono-tert-butoxy-tris (ethylacetoacetate) zirconium, tetrakis (ethylacetoacetate) zirconium, mono (acetylacetonato) tris (ethylacetoacetate) zirconium, bis Zirconium such as (acetylacetonato) bis (ethylacetoacetate) zirconium, tris (acetylacetonato) mono (ethylacetoacetate) zirconium Hexafluorophosphate chelate compounds;
And aluminum chelate compounds such as tris (acetylacetonate) aluminum and tris (ethylacetoacetate) aluminum.

有機酸としては、例えば、酢酸、プロピオン酸、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、シュウ酸、マレイン酸、メチルマロン酸、アジピン酸、セバシン酸、没食子酸、酪酸、メリット酸、アラキドン酸、シキミ酸、2−エチルヘキサン酸、オレイン酸、ステアリン酸、リノール酸、リノレイン酸、サリチル酸、安息香酸、p−アミノ安息香酸、p−トルエンスルホン酸、ベンゼンスルホン酸、モノクロロ酢酸、ジクロロ酢酸、トリクロロ酢酸、トリフルオロ酢酸、ギ酸、マロン酸、スルホン酸、フタル酸、フマル酸、クエン酸、酒石酸などを挙げることができる。無機酸としては、例えば、塩酸、硝酸、硫酸、フッ酸、リン酸などを挙げることができる。   Examples of organic acids include acetic acid, propionic acid, butanoic acid, pentanoic acid, hexanoic acid, heptanoic acid, octanoic acid, nonanoic acid, decanoic acid, oxalic acid, maleic acid, methylmalonic acid, adipic acid, sebacic acid, gallic acid Acid, butyric acid, meritic acid, arachidonic acid, shikimic acid, 2-ethylhexanoic acid, oleic acid, stearic acid, linoleic acid, linolenic acid, salicylic acid, benzoic acid, p-aminobenzoic acid, p-toluenesulfonic acid, benzenesulfone Examples thereof include acid, monochloroacetic acid, dichloroacetic acid, trichloroacetic acid, trifluoroacetic acid, formic acid, malonic acid, sulfonic acid, phthalic acid, fumaric acid, citric acid, and tartaric acid. Examples of inorganic acids include hydrochloric acid, nitric acid, sulfuric acid, hydrofluoric acid, and phosphoric acid.

有機塩基としては、例えば、ピリジン、ピロール、ピペラジン、ピロリジン、ピペリジン、ピコリン、トリメチルアミン、トリエチルアミン、モノエタノールアミン、ジエタノールアミン、ジメチルモノエタノールアミン、モノメチルジエタノールアミン、トリエタノールアミン、ジアザビシクロオクラン、ジアザビシクロノナン、ジアザビシクロウンデセン、テトラメチルアンモニウムハイドロオキサイド、尿素、クレアチニンなどを挙げることができる。無機塩基としては、例えば、アンモニア、水酸化ナトリウム、水酸化カリウム、水酸化バリウム、水酸化カルシウムなどを挙げることができる。   Examples of the organic base include pyridine, pyrrole, piperazine, pyrrolidine, piperidine, picoline, trimethylamine, triethylamine, monoethanolamine, diethanolamine, dimethylmonoethanolamine, monomethyldiethanolamine, triethanolamine, diazabicycloocrane, diazabicyclo. Nonane, diazabicycloundecene, tetramethylammonium hydroxide, urea, creatinine and the like can be mentioned. Examples of the inorganic base include ammonia, sodium hydroxide, potassium hydroxide, barium hydroxide, calcium hydroxide and the like.

これら触媒のうち、金属キレート化合物、有機酸、無機酸が好ましく、より好ましくは、有機酸を挙げることができる。有機酸としては、特に酢酸、シュウ酸、マレイン酸、マロン酸が好ましい。触媒として有機酸を用いる場合、加水分解および縮合反応中のポリマーの析出やゲル化のおそれが少なく好ましい。これらの触媒は、1種あるいは2種以上を同時に使用してもよい。上記触媒の使用量は、化合物(1)〜(3)中のRO基の総量1モルに対して、通常、0.00001〜0.05モル、好ましくは0.00001〜0.01モルである。(A)成分が化合物(1)〜(3)の縮合物である場合には、その分子量は、ポリスチレン換算の重量平均分子量で、通常、500〜300,000、好ましくは、700〜200,000、さらに好ましくは1,000〜100,000程度である。 Of these catalysts, metal chelate compounds, organic acids, and inorganic acids are preferable, and organic acids can be more preferable. As the organic acid, acetic acid, oxalic acid, maleic acid, and malonic acid are particularly preferable. When using an organic acid as a catalyst, there is little possibility of polymer precipitation or gelation during hydrolysis and condensation reactions. These catalysts may be used alone or in combination of two or more. The amount of the catalyst used is usually 0.00001 to 0.05 mol, preferably 0.00001 to 0.01 mol, relative to 1 mol of the total amount of R 1 O groups in the compounds (1) to (3). It is. When the component (A) is a condensate of the compounds (1) to (3), the molecular weight is a polystyrene-equivalent weight average molecular weight, usually 500 to 300,000, preferably 700 to 200,000. More preferably, it is about 1,000 to 100,000.

各成分を完全加水分解縮合物に換算したときに、化合物(3)が化合物(1)、化合物(2)および化合物(3)の総量に対して5〜60重量%、好ましくは5〜50重量%、さらに好ましくは5〜40重量%であり、かつ〔化合物(1)の重量〕<〔化合物(2)の重量〕である。完全加水分解縮合物に換算した各成分の割合で、化合物(3)が化合物(1)〜化合物(3)の総量の5重量%未満では、得られる塗膜の機械的強度が低下し、一方、60重量%を超えると、吸水性が高くなり電気的特性が低下することがある。また、化合物(1)の重量が化合物(2)の重量以上であると、得られる塗膜の強度が劣ることがある。なお、本発明において、完全加水分解縮合物とは、化合物(1)〜(3)のSiOR基が100%加水分解してSiOH基となり、さらに完全に縮合してシロキサン構造となったものをいう。 When each component is converted into a completely hydrolyzed condensate, the compound (3) is 5 to 60% by weight, preferably 5 to 50% by weight based on the total amount of the compound (1), the compound (2) and the compound (3). %, More preferably 5 to 40% by weight, and [weight of compound (1)] <[weight of compound (2)]. When the compound (3) is less than 5% by weight of the total amount of the compound (1) to the compound (3) in the proportion of each component converted into a complete hydrolysis condensate, the mechanical strength of the resulting coating film is reduced. If it exceeds 60% by weight, the water absorption is increased and the electrical characteristics may be deteriorated. Moreover, the intensity | strength of the coating film obtained as the weight of a compound (1) is more than the weight of a compound (2) may be inferior. In the present invention, the completely hydrolyzed condensate means a compound in which the SiOR 1 group of the compounds (1) to (3) is 100% hydrolyzed to become a SiOH group, and further completely condensed to a siloxane structure. Say.

また、本発明において、無機系絶縁層は、上記シラン化合物の加水分解、縮合物を(B)有機溶媒に溶解させて得られた塗布液を塗布して塗膜を形成し、この塗膜を加熱することにより形成することが好ましい。(B)有機溶媒としては、アルコール系溶媒、ケトン系溶媒、アミド系溶媒、エステル系溶媒および非プロトン系溶媒の群から選ばれた少なくとも1種が挙げられる。ここで、アルコール系溶媒としては、n−プロパノール、iso−プロパノール、n−ブタノール、iso−ブタノール、sec−ブタノール、tert−ブタノール、n−ペンタノール、iso−ペンタノール、2−メチルブタノール、sec−ペンタノール、tert−ペンタノール、3−メトキシブタノール、n−ヘキサノール、2−メチルペンタノール、sec−ヘキサノール、2−エチルブタノール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、プロピレングリコールモノブチルエーテルなどが好ましい。   In the present invention, the inorganic insulating layer is formed by applying a coating solution obtained by dissolving the hydrolysis and condensate of the silane compound in (B) an organic solvent. It is preferable to form by heating. (B) As an organic solvent, at least 1 sort (s) chosen from the group of alcohol solvent, ketone solvent, amide solvent, ester solvent, and aprotic solvent is mentioned. Here, as alcohol solvents, n-propanol, iso-propanol, n-butanol, iso-butanol, sec-butanol, tert-butanol, n-pentanol, iso-pentanol, 2-methylbutanol, sec- Pentanol, tert-pentanol, 3-methoxybutanol, n-hexanol, 2-methylpentanol, sec-hexanol, 2-ethylbutanol, propylene glycol monomethyl ether, propylene glycol monoethyl ether, propylene glycol monopropyl ether, propylene Glycol monobutyl ether and the like are preferable.

ケトン系溶媒としては、アセトン、メチルエチルケトン、メチル−n−プロピルケトン、メチル−n−ブチルケトン、ジエチルケトン、メチル−iso−ブチルケトン、メチル−n−ペンチルケトン、エチル−n−ブチルケトン、メチル−n−ヘキシルケトン、ジ−iso−ブチルケトン、トリメチルノナノン、シクロヘキサノン、2−ヘキサノン、メチルシクロヘキサノン、2,4−ペンタンジオン、アセトニルアセトン、アセトフェノン、フェンチョンなどのほか、アセチルアセトン、2,4−ヘキサンジオン、2,4−ヘプタンジオン、3,5−ヘプタンジオン、2,4−オクタンジオン、3,5−オクタンジオン、2,4−ノナンジオン、3,5−ノナンジオン、5−メチル−2,4−ヘキサンジオン、2,2,6,6−テトラメチル−3,5−ヘプタンジオン、1,1,1,5,5,5−ヘキサフルオロ−2,4−ヘプタンジオンなどのβ−ジケトン類などが挙げられる。これらのケトン系溶媒は、1種あるいは2種以上を同時に使用してもよい。   Examples of ketone solvents include acetone, methyl ethyl ketone, methyl-n-propyl ketone, methyl-n-butyl ketone, diethyl ketone, methyl-iso-butyl ketone, methyl-n-pentyl ketone, ethyl-n-butyl ketone, methyl-n-hexyl. In addition to ketones, di-iso-butyl ketone, trimethylnonanone, cyclohexanone, 2-hexanone, methylcyclohexanone, 2,4-pentanedione, acetonylacetone, acetophenone, fenchon, acetylacetone, 2,4-hexanedione, 2 , 4-heptanedione, 3,5-heptanedione, 2,4-octanedione, 3,5-octanedione, 2,4-nonanedione, 3,5-nonanedione, 5-methyl-2,4-hexanedione, 2,2,6,6-tetramethyl 3,5-heptanedione, 1,1,1,5,5,5 beta-diketones such as hexafluoro-2,4-heptane dione and the like. These ketone solvents may be used alone or in combination of two or more.

アミド系溶媒としては、ホルムアミド、N−メチルホルムアミド、N,N−ジメチルホルムアミド、N−エチルホルムアミド、N,N−ジエチルホルムアミド、アセトアミド、N−メチルアセトアミド、N,N−ジメチルアセトアミド、N−エチルアセトアミド、N,N−ジエチルアセトアミド、N−メチルプロピオンアミド、N−メチルピロリドン、N−ホルミルモルホリン、N−ホルミルピペリジン、N−ホルミルピロリジン、N−アセチルモルホリン、N−アセチルピペリジン、N−アセチルピロリジンなどが挙げられる。これらアミド系溶媒は、1種あるいは2種以上を同時に使用してもよい。   Examples of amide solvents include formamide, N-methylformamide, N, N-dimethylformamide, N-ethylformamide, N, N-diethylformamide, acetamide, N-methylacetamide, N, N-dimethylacetamide, N-ethylacetamide N, N-diethylacetamide, N-methylpropionamide, N-methylpyrrolidone, N-formylmorpholine, N-formylpiperidine, N-formylpyrrolidine, N-acetylmorpholine, N-acetylpiperidine, N-acetylpyrrolidine, etc. Can be mentioned. These amide solvents may be used alone or in combination of two or more.

エステル系溶媒としては、ジエチルカーボネート、炭酸エチレン、炭酸プロピレン、炭酸ジエチル、酢酸メチル、酢酸エチル、γ−ブチロラクトン、γ−バレロラクトン、酢酸n−プロピル、酢酸iso−プロピル、酢酸n−ブチル、酢酸iso−ブチル、酢酸sec−ブチル、酢酸n−ペンチル、酢酸sec−ペンチル、酢酸3−メトキシブチル、酢酸メチルペンチル、酢酸2−エチルブチル、酢酸2−エチルヘキシル、酢酸ベンジル、酢酸シクロヘキシル、酢酸メチルシクロヘキシル、酢酸n−ノニル、アセト酢酸メチル、アセト酢酸エチル、酢酸エチレングリコールモノメチルエーテル、酢酸エチレングリコールモノエチルエーテル、酢酸ジエチレングリコールモノメチルエーテル、酢酸ジエチレングリコールモノエチルエーテル、酢酸ジエチレングリコールモノ−n−ブチルエーテル、酢酸プロピレングリコールモノメチルエーテル、酢酸プロピレングリコールモノエチルエーテル、酢酸プロピレングリコールモノプロピルエーテル、酢酸プロピレングリコールモノブチルエーテル、酢酸ジプロピレングリコールモノメチルエーテル、酢酸ジプロピレングリコールモノエチルエーテル、ジ酢酸グリコール、酢酸メトキシトリグリコール、プロピオン酸エチル、プロピオン酸n−ブチル、プロピオン酸iso−アミル、シュウ酸ジエチル、シュウ酸ジ−n−ブチル、乳酸メチル、乳酸エチル、乳酸n−ブチル、乳酸n−アミル、マロン酸ジエチル、フタル酸ジメチル、フタル酸ジエチルなどが挙げられる。これらエステル系溶媒は、1種あるいは2種以上を同時に使用してもよい。   Examples of ester solvents include diethyl carbonate, ethylene carbonate, propylene carbonate, diethyl carbonate, methyl acetate, ethyl acetate, γ-butyrolactone, γ-valerolactone, n-propyl acetate, iso-propyl acetate, n-butyl acetate, and iso acetate. -Butyl, sec-butyl acetate, n-pentyl acetate, sec-pentyl acetate, 3-methoxybutyl acetate, methyl pentyl acetate, 2-ethylbutyl acetate, 2-ethylhexyl acetate, benzyl acetate, cyclohexyl acetate, methylcyclohexyl acetate, n-acetate -Nonyl, methyl acetoacetate, ethyl acetoacetate, ethylene glycol monomethyl ether acetate, ethylene glycol monoethyl ether acetate, diethylene glycol monomethyl ether acetate, diethylene glycol monoethyl ether acetate, acetic acid Diethylene glycol mono-n-butyl ether, propylene glycol monomethyl ether acetate, propylene glycol monoethyl ether acetate, propylene glycol monopropyl ether acetate, propylene glycol monobutyl ether acetate, dipropylene glycol monomethyl ether acetate, dipropylene glycol monoethyl ether acetate, diacetic acid Glycol, methoxytriglycol acetate, ethyl propionate, n-butyl propionate, iso-amyl propionate, diethyl oxalate, di-n-butyl oxalate, methyl lactate, ethyl lactate, n-butyl lactate, n-amyl lactate , Diethyl malonate, dimethyl phthalate, diethyl phthalate and the like. These ester solvents may be used alone or in combination of two or more.

非プロトン系溶媒としては、アセトニトリル、ジメチルスルホキシド、N,N,N´,N´−テトラエチルスルファミド、ヘキサメチルリン酸トリアミド、N−メチルモルホロン、N−メチルピロール、N−エチルピロール、N−メチル−ト3−ピロリン、N−メチルピペリジン、N−エチルピペリジン、N,N−ジメチルピペラジン、N−メチルイミダゾール、N−メチル−4−ピペリドン、N−メチル−2−ピペリドン、N−メチル−2−ピロリドン、1,3−ジメチル−2−イミダゾリジノン、1,3−ジメチルテトラヒドロ−2(1H)−ピリミジノンなどを挙げることができる。以上の有機溶媒は、1種あるいは2種以上を混合して使用することができる。   As aprotic solvents, acetonitrile, dimethyl sulfoxide, N, N, N ′, N′-tetraethylsulfamide, hexamethylphosphoric triamide, N-methylmorpholone, N-methylpyrrole, N-ethylpyrrole, N -Methyl-to-3-pyrroline, N-methylpiperidine, N-ethylpiperidine, N, N-dimethylpiperazine, N-methylimidazole, N-methyl-4-piperidone, N-methyl-2-piperidone, N-methyl- Examples include 2-pyrrolidone, 1,3-dimethyl-2-imidazolidinone, 1,3-dimethyltetrahydro-2 (1H) -pyrimidinone. The above organic solvents can be used alone or in combination of two or more.

(B)有機溶媒としては、上記の有機溶媒のなかではアルコール系溶媒が好ましい。無機系絶縁層用塗布液の塗布方法としては、スピンコート、ディッピング、ローラーブレード、スプレー法などが挙げられる。この際の膜厚は、乾燥膜厚として、1回塗りで厚さ1nm〜1.5μm程度、2回塗りでは厚さ2nm〜3μm程度の塗膜を形成することができる。無機系絶縁層用塗布液により形成する塗膜の厚さは、通常、10nm〜20μmである。この際の加熱方法としては、ホットプレート、オーブン、ファーネスなどを使用することができ、加熱雰囲気としては、大気下、窒素雰囲気、アルゴン雰囲気、真空下、酸素濃度をコントロールした減圧下などで行なうことができる。また、上記の無機系絶縁層用塗布液の硬化速度を制御するため、必要に応じて、段階的に加熱したり、窒素、空気、酸素、減圧などの雰囲気を選択することができる。このようにして得られるシリカまたはポリシロキサン系絶縁層は、比誘電率が1.5〜3.2であり、膜密度が通常0.35〜1.2g/cm、好ましくは0.4〜1.1g/cm、さらに好ましくは0.5〜1.0g/cmである。膜密度が0.35g/cm未満では、塗膜の機械的強度が低下することがあり、一方、膜密度が1.2g/cmを超えると低い比誘電率が得られないことがある。本発明においては、上記のシラン化合物をCVD法により蒸着することにより、無機系絶縁層を形成することもできる。 (B) As the organic solvent, alcohol solvents are preferable among the above organic solvents. Examples of the coating method for the inorganic insulating layer coating liquid include spin coating, dipping, roller blades, and spraying. In this case, as a dry film thickness, it is possible to form a coating film having a thickness of about 1 nm to 1.5 μm by one coating and a thickness of about 2 nm to 3 μm by two coatings. The thickness of the coating film formed with the inorganic insulating layer coating solution is usually 10 nm to 20 μm. As a heating method at this time, a hot plate, an oven, a furnace, or the like can be used, and a heating atmosphere is performed in the air, a nitrogen atmosphere, an argon atmosphere, a vacuum, a reduced pressure with a controlled oxygen concentration, or the like. Can do. Moreover, in order to control the hardening rate of said coating liquid for inorganic type insulating layers, it can heat in steps or can select atmospheres, such as nitrogen, air, oxygen, and pressure reduction, as needed. The silica or polysiloxane insulating layer thus obtained has a relative dielectric constant of 1.5 to 3.2 and a film density of usually 0.35 to 1.2 g / cm 3 , preferably 0.4 to 1.1 g / cm 3, more preferably from 0.5 to 1.0 g / cm 3. When the film density is less than 0.35 g / cm 3 , the mechanical strength of the coating film may be lowered. On the other hand, when the film density exceeds 1.2 g / cm 3 , a low dielectric constant may not be obtained. . In the present invention, the inorganic insulating layer can also be formed by depositing the above silane compound by a CVD method.

(有機系絶縁層)
本発明において、有機系絶縁層は、無機系絶縁層と導電層との間、および導電層と無機系絶縁層との間にバリア層が設けられている場合無機系絶縁層とバリア層との間の力学的特性のミスマッチを緩衝して、CMP工程や温度サイクル試験などの製造プロセス上の負荷に対する無機系絶縁層の耐性を向上させる役割を果たす。したがって、有機系絶縁層は、無機系絶縁層との十分な接着性、十分な耐熱性、および高い力学靭性値を有することが必要である。
(Organic insulating layer)
In the present invention, the organic insulating layer is formed between the inorganic insulating layer and the conductive layer and when the barrier layer is provided between the conductive layer and the inorganic insulating layer. It plays a role of improving the resistance of the inorganic insulating layer to the load on the manufacturing process such as the CMP process and the temperature cycle test by buffering the mismatch of the mechanical characteristics between them. Therefore, the organic insulating layer needs to have sufficient adhesiveness with the inorganic insulating layer, sufficient heat resistance, and a high mechanical toughness value.

有機系絶縁層は、ガラス転移点が400℃以上でかつ熱分解温度が500℃以上の有機ポリマーからなることが好ましい。本発明では、有機系絶縁層は本発明の半導体装置の製造工程において除去されることなく積層構造の中に残存するので、ガラス転移点が400℃未満であると多層配線形成時に変形を起こし、配線の接続不良や層間剥離を引き起こすことがある。   The organic insulating layer is preferably made of an organic polymer having a glass transition point of 400 ° C. or higher and a thermal decomposition temperature of 500 ° C. or higher. In the present invention, since the organic insulating layer remains in the laminated structure without being removed in the manufacturing process of the semiconductor device of the present invention, if the glass transition point is less than 400 ° C., the multilayer wiring is deformed, Wiring connection failure or delamination may occur.

有機系絶縁層の膜厚は通常1nm〜1μmの範囲であり、好ましくは、5nm〜500nmの範囲である。   The film thickness of the organic insulating layer is usually in the range of 1 nm to 1 μm, and preferably in the range of 5 nm to 500 nm.

また、有機系絶縁層は、力学緩衝効果を発揮するために高い靭性を有するのが望ましい。その具体的指標として、臨界エネルギー放出速度として2.5J/m以上、好ましくは3.5J/m以上の値を有することが好ましい。また、有機系絶縁層は比誘電率が4.0以下であることが好ましく、さらには、比誘電率が3.5以下であることがより好ましい。 The organic insulating layer desirably has high toughness in order to exhibit a mechanical buffer effect. As a specific index, 2.5 J / m 2 or more as the critical energy release rate, preferably have a 3.5 J / m 2 or more. The organic insulating layer preferably has a relative dielectric constant of 4.0 or less, and more preferably has a relative dielectric constant of 3.5 or less.

有機系絶縁層としては、ポリアリーレン、ポリアリーレンエーテル、ポリイミド、ポリベンゾオキサゾール、ポリベンゾビスオキサゾール,ポリトリアゾール、ポリフェニルキノキサリン、ポリキノリン,ポリキノキサリンなどより選択される有機ポリマーが挙げられ、特にポリアリーレン、ポリアリーレンエーテルが好ましい。ここで、有機系絶縁層として、上記有機ポリマーを1種あるいは2種以上組み合わせて用いることができる。   Examples of the organic insulating layer include organic polymers selected from polyarylene, polyarylene ether, polyimide, polybenzoxazole, polybenzobisoxazole, polytriazole, polyphenylquinoxaline, polyquinoline, polyquinoxaline, and particularly polyarylene. Polyarylene ether is preferred. Here, as the organic insulating layer, one or a combination of two or more of the above organic polymers can be used.

これらの有機系絶縁層は、有機ポリマーを有機溶媒に溶解させて得られた有機系絶縁層用塗布液を塗布して塗膜を形成し、この塗膜を加熱することにより形成することができる。この有機系絶縁層用塗布液には、無機系絶縁層との接着性をさらに向上させるためにカップリング剤を含有させることもできる。この場合、有機基を有するシリカ膜用塗布液を塗布して塗膜を形成し、この塗膜を加熱して無機系絶縁層を形成することができる。ここで、カップリング剤は、アルコキシル基またはシラノール基と化学結合を形成する官能基を併せ持つことが好ましい。このアルコキシル基またはシラノール基は、有機系絶縁層の硬化過程において、有機基を有するシリカ膜と化学結合を形成する。また、有機系絶縁層用塗布液の加熱条件は、50〜600℃、好ましくは200〜500℃の温度で焼成することができる。   These organic insulating layers can be formed by applying a coating solution for an organic insulating layer obtained by dissolving an organic polymer in an organic solvent to form a coating film and heating the coating film. . This organic insulating layer coating solution may contain a coupling agent in order to further improve the adhesion to the inorganic insulating layer. In this case, an inorganic insulating layer can be formed by applying a silica film coating solution having an organic group to form a coating film, and heating the coating film. Here, the coupling agent preferably has a functional group that forms a chemical bond with the alkoxyl group or silanol group. This alkoxyl group or silanol group forms a chemical bond with the silica film having an organic group in the curing process of the organic insulating layer. Moreover, the heating conditions of the coating liquid for organic type insulation layers can be baked at the temperature of 50-600 degreeC, Preferably it is 200-500 degreeC.

(拡散防止層)
無機系絶縁層は拡散防止層上に設けることができる。この拡散防止層は導電層中の金属が絶縁層中に拡散するのを防止する機能を有する。特に、導電層が銅を含み、無機系絶縁層が珪素を含む場合、導電層中の銅が無機系絶縁層中に拡散しやすい。したがって、拡散防止層が設けられていることにより、無機系絶縁層への銅の拡散を効果的に防止することができる。
(Diffusion prevention layer)
The inorganic insulating layer can be provided on the diffusion preventing layer. This diffusion prevention layer has a function of preventing the metal in the conductive layer from diffusing into the insulating layer. In particular, when the conductive layer contains copper and the inorganic insulating layer contains silicon, copper in the conductive layer is likely to diffuse into the inorganic insulating layer. Therefore, by providing the diffusion preventing layer, it is possible to effectively prevent copper diffusion into the inorganic insulating layer.

拡散防止層としては、例えば、プラズマCVD法により形成された窒化シリコン系絶縁層や炭化シリコン系絶縁層を用いることができる。炭化シリコン系絶縁層は、構成元素として珪素および炭素だけでなく、窒素、酸素、水素のうちの1種、もしくは複数種を主要構成要素とするものであってもよい。また、窒化シリコン系絶縁層では、構成元素として珪素および窒素以外に水素が含まれるのが一般的である。   As the diffusion preventing layer, for example, a silicon nitride insulating layer or a silicon carbide insulating layer formed by a plasma CVD method can be used. The silicon carbide insulating layer may include not only silicon and carbon as constituent elements but also one or more of nitrogen, oxygen, and hydrogen as main constituent elements. Further, in the silicon nitride insulating layer, hydrogen is generally contained as a constituent element in addition to silicon and nitrogen.

(導電層)
本発明においては、前述したように、導電層はデュアルダマシン法で形成される。この導電層はビア層と、このビア層上に連続して設けられた配線層とからなる。導電層の材質は特に限定されず、例えば銅、銀、アルミニウム、およびこれらの合金などを挙げることができ、特に微細配線を形成する場合、低抵抗である点およびエレクトロマイグレーション耐性に優れている点で銅が好ましい。導電層の形成方法としては、例えばスパッタリング法(例えば反応性スパッタリング法)、CVD法、メッキ法等を挙げることができる。
(Conductive layer)
In the present invention, as described above, the conductive layer is formed by the dual damascene method. The conductive layer includes a via layer and a wiring layer provided continuously on the via layer. The material of the conductive layer is not particularly limited, and examples thereof include copper, silver, aluminum, and alloys thereof. Particularly when forming fine wiring, it has a low resistance and an excellent electromigration resistance. And copper is preferred. Examples of the method for forming the conductive layer include a sputtering method (for example, a reactive sputtering method), a CVD method, and a plating method.

(バリア層およびキャップ層)
バリア層は、導電層と絶縁層(無機系絶縁層または有機系絶縁層)との間の密着性を高める機能を有する。また、バリア層は、導電層と絶縁層(無機系絶縁層または有機系絶縁層)との間で起こる原子の拡散を防止する機能を有する。例えば、珪素を含む無機系絶縁層と、銅を含む導電層との間では、珪素が導電層中に拡散し、銅が無機系絶縁層中に拡散する。バリア層はこのような原子の拡散を防止することができる。
(Barrier layer and cap layer)
The barrier layer has a function of improving adhesion between the conductive layer and the insulating layer (an inorganic insulating layer or an organic insulating layer). In addition, the barrier layer has a function of preventing diffusion of atoms that occurs between the conductive layer and the insulating layer (an inorganic insulating layer or an organic insulating layer). For example, between an inorganic insulating layer containing silicon and a conductive layer containing copper, silicon diffuses into the conductive layer and copper diffuses into the inorganic insulating layer. The barrier layer can prevent such diffusion of atoms.

バリア層としては、例えば、高融点金属またはそれらの化合物を用いることができる。バリア層の具体例としては、チタン、タンタル、またはこれらの窒化物を例示することができる。バリア層の膜厚は、上記機能を達成できる範囲に形成するのが好ましい。   As the barrier layer, for example, a refractory metal or a compound thereof can be used. Specific examples of the barrier layer include titanium, tantalum, and nitrides thereof. The film thickness of the barrier layer is preferably formed in a range where the above functions can be achieved.

キャップ層は、第1の開口部および第2の開口部を形成する際のエッチングストッパとしての機能と、反射防止膜としての機能とを有する。   The cap layer has a function as an etching stopper when forming the first opening and the second opening, and a function as an antireflection film.

キャップ層の具体例としては、窒化シリコン系絶縁層や炭化シリコン系絶縁層を例示することができる。   Specific examples of the cap layer include a silicon nitride insulating layer and a silicon carbide insulating layer.

[半導体装置の製造方法]
次に、図1に示す半導体装置の製造方法について、図3〜図8を参照して説明する。図3〜図8はそれぞれ、図1に示す半導体装置100の一製造工程を模式的に示す断面図であり、図1に示す断面に対応している。
[Method for Manufacturing Semiconductor Device]
Next, a method for manufacturing the semiconductor device shown in FIG. 1 will be described with reference to FIGS. 3 to 8 are sectional views schematically showing one manufacturing process of the semiconductor device 100 shown in FIG. 1, and correspond to the section shown in FIG.

(1)まず、基板10の上方に無機系絶縁層20を形成する(図2参照)。より具体的には、基板10の上方に拡散防止層82を形成した後、この拡散防止層82の上に無機系絶縁層20を形成する。なお、図示しないが、基板10と拡散防止層82との間には、半導体素子(たとえばMOSFET)、配線層、または素子分離領域(いずれも図示せず)が形成されていてもよい。無機系絶縁層20は前述した材質から形成でき、かつ前述した方法を用いて形成できる。   (1) First, the inorganic insulating layer 20 is formed above the substrate 10 (see FIG. 2). More specifically, after forming the diffusion prevention layer 82 above the substrate 10, the inorganic insulating layer 20 is formed on the diffusion prevention layer 82. Although not shown, a semiconductor element (for example, a MOSFET), a wiring layer, or an element isolation region (all not shown) may be formed between the substrate 10 and the diffusion prevention layer 82. The inorganic insulating layer 20 can be formed from the materials described above and can be formed using the method described above.

(2)次いで、無機系絶縁層20の表面20aに対して、紫外線照射処理、電子線照射処理、およびプラズマ処理から選択される少なくとも1種の処理を行なう(図3参照)。図3においては、紫外線13が照射される例が示されている。例えば、172nmの波長の紫外線を酸素雰囲気下で照射する。この場合、紫外線の照射量や照射時間は表面20aの面積や無機系絶縁層20の種類によっても異なるが、照射量は1〜100mV/cmであるのが好ましく、5〜50mV/cmであるのがより好ましい。また、紫外線の照射時間は0.1〜100sであるのが好ましく、0.5〜50sであるのがより好ましい。無機系絶縁層20の表面20aに紫外線を照射することにより、雰囲気中の酸素がオゾンへと変化し、このオゾンが無機系絶縁層20の表面20aを疎水性から親水性へと改質する。この改質された表面20a上に有機系絶縁層40が形成されることにより(後述する工程参照)、無機系絶縁層20と有機系絶縁層40との親和性が強くなる。 (2) Next, the surface 20a of the inorganic insulating layer 20 is subjected to at least one process selected from an ultraviolet irradiation process, an electron beam irradiation process, and a plasma process (see FIG. 3). FIG. 3 shows an example in which ultraviolet rays 13 are irradiated. For example, ultraviolet rays having a wavelength of 172 nm are irradiated in an oxygen atmosphere. In this case, although it varies depending the dose and the area and type of inorganic insulating layer 20 of the irradiation time surface 20a of the ultraviolet, it is preferable irradiation amount is 1~100mV / cm 2, at 5~50mV / cm 2 More preferably. Moreover, it is preferable that the irradiation time of an ultraviolet-ray is 0.1-100 s, and it is more preferable that it is 0.5-50 s. By irradiating the surface 20a of the inorganic insulating layer 20 with ultraviolet rays, oxygen in the atmosphere changes to ozone, and this ozone modifies the surface 20a of the inorganic insulating layer 20 from hydrophobic to hydrophilic. By forming the organic insulating layer 40 on the modified surface 20a (see the process described later), the affinity between the inorganic insulating layer 20 and the organic insulating layer 40 is increased.

電子線照射処理に用いられる電子線としては、例えば、X線、γ線等の電子線が例示できる。また、プラズマ処理の具体例としては、酸素プラズマ処理、窒素プラズマ処理、ヘリウムプラズマ処理、アルゴンプラズマ処理、水素プラズマ処理、およびアンモニアプラズマ処理が例示でき、これらのうち1種または2種以上を組み合わせて用いることができ、特に酸素プラズマ処理が好ましい。なお、酸素プラズマ処理では一般に、酸素を含むガス(例えば、酸素およびアルゴンの混合ガス)を使用してプラズマ処理を行なう。なお、使用するガスはここで示したものに限定されるわけではない。   As an electron beam used for an electron beam irradiation process, electron beams, such as an X-ray and a gamma ray, can be illustrated, for example. Specific examples of plasma treatment include oxygen plasma treatment, nitrogen plasma treatment, helium plasma treatment, argon plasma treatment, hydrogen plasma treatment, and ammonia plasma treatment, and one or a combination of two or more of these may be used. In particular, oxygen plasma treatment is preferable. In the oxygen plasma treatment, generally, a plasma treatment is performed using a gas containing oxygen (for example, a mixed gas of oxygen and argon). Note that the gas used is not limited to those shown here.

(3)次いで、無機系絶縁層20上に有機系絶縁層40を形成する(図4参照)。有機系絶縁層40は前述した材質から形成でき、かつ前述した方法を用いて形成できる。   (3) Next, the organic insulating layer 40 is formed on the inorganic insulating layer 20 (see FIG. 4). The organic insulating layer 40 can be formed from the materials described above and can be formed using the methods described above.

(4)次いで、有機系絶縁層40上にキャップ層42を形成する(図5参照)。   (4) Next, the cap layer 42 is formed on the organic insulating layer 40 (see FIG. 5).

(5)次いで、キャップ層42、有機系絶縁層40および無機系絶縁層20を貫通する開口部(スルーホール)70を形成する(図6参照)。   (5) Next, an opening (through hole) 70 penetrating the cap layer 42, the organic insulating layer 40, and the inorganic insulating layer 20 is formed (see FIG. 6).

具体的には、まず、キャップ層42上にレジスト層(図示せず)を成膜した後、一般的なフォトリソグラフィ工程によって、所定のパターンのレジスト層R1を形成する。このレジスト層R1は、後述する開口部70(図6参照)を形成するためのパターンを有する。次いで、このレジスト層R1をマスクとして、キャップ層42、有機系絶縁層40および無機系絶縁層20をパターニングすることにより、開口部70を形成する。その後、アッシングなどによってレジスト層R1を除去する。   Specifically, first, after forming a resist layer (not shown) on the cap layer 42, a resist layer R1 having a predetermined pattern is formed by a general photolithography process. The resist layer R1 has a pattern for forming an opening 70 (see FIG. 6) described later. Next, the opening 70 is formed by patterning the cap layer 42, the organic insulating layer 40 and the inorganic insulating layer 20 using the resist layer R 1 as a mask. Thereafter, the resist layer R1 is removed by ashing or the like.

(6)次いで、無機系絶縁層20に第1の開口部72を、有機系絶縁層40に第2の開口部74をそれぞれ形成する(図7参照)。   (6) Next, the first opening 72 is formed in the inorganic insulating layer 20, and the second opening 74 is formed in the organic insulating layer 40 (see FIG. 7).

具体的には、まず、キャップ層42上にレジスト層(図示せず)を成膜した後、一般的なフォトリソグラフィ工程によって、所定のパターンのレジスト層R2を形成する。このレジスト層R2は、後述する第2の開口部74(図7参照)を形成するためのパターンを有する。次いで、このレジスト層R2をマスクとして、キャップ層42および有機系絶縁層40をパターニングすることにより、第1の開口部72および第2の開口部74を形成する。その後、アッシングなどによりレジスト層R2を除去する。なお、本実施の形態においては、有機系絶縁層40および無機系絶縁層20を貫通する開口部70を形成してから、第1の開口部72および第2の開口部74を形成する工程を示したが、あるいは、まず有機系絶縁層40をパターニングして第2の開口部74を形成した後、無機系絶縁層20をパターニングして第1の開口部72を形成してもよい。   Specifically, first, after forming a resist layer (not shown) on the cap layer 42, a resist layer R2 having a predetermined pattern is formed by a general photolithography process. The resist layer R2 has a pattern for forming a second opening 74 (see FIG. 7) described later. Next, the first opening 72 and the second opening 74 are formed by patterning the cap layer 42 and the organic insulating layer 40 using the resist layer R2 as a mask. Thereafter, the resist layer R2 is removed by ashing or the like. In the present embodiment, the step of forming the first opening 72 and the second opening 74 after the opening 70 penetrating the organic insulating layer 40 and the inorganic insulating layer 20 is formed. Alternatively, the first opening 72 may be formed by first patterning the organic insulating layer 40 to form the second opening 74 and then patterning the inorganic insulating layer 20.

ここで、キャップ層42および無機系絶縁層20のエッチング方法としては、異方性ドライエッチング、リアクティブイオンエッチング,誘導結合型プラズマエッチング,ECRプラズマエッチングなどを用いることができる。また、有機系絶縁層40のエッチング方法およびレジスト層R1,R2のアッシング方法としては、酸素プラズマ処理、アンモニアプラズマ処理、水素/窒素混合ガスプラズマ処理、および窒素/酸素混合ガスを主成分とするドライエッチングプロセスが例示できる。   Here, as an etching method of the cap layer 42 and the inorganic insulating layer 20, anisotropic dry etching, reactive ion etching, inductively coupled plasma etching, ECR plasma etching, or the like can be used. Also, as an etching method for the organic insulating layer 40 and an ashing method for the resist layers R1 and R2, oxygen plasma treatment, ammonia plasma treatment, hydrogen / nitrogen mixed gas plasma treatment, and dry containing nitrogen / oxygen mixed gas as main components are possible. An etching process can be exemplified.

(7)次いで、必要に応じて第1の開口部72および第2の開口部74の表面にバリア層80を形成する。バリア層80の形成方法としては、その材質に応じて適宜選択できるが、例えば、CVD法やスパッタリング法が適用できる。ここで、エッチングにより、第1の開口部72の底面にあるバリア層80が除去される(図7参照)。   (7) Next, a barrier layer 80 is formed on the surfaces of the first opening 72 and the second opening 74 as necessary. A method for forming the barrier layer 80 can be appropriately selected depending on the material, and for example, a CVD method or a sputtering method can be applied. Here, the barrier layer 80 on the bottom surface of the first opening 72 is removed by etching (see FIG. 7).

(8)次いで、第1の開口部72および第2の開口部74に導電層90を埋め込む(図8参照)。   (8) Next, the conductive layer 90 is embedded in the first opening 72 and the second opening 74 (see FIG. 8).

具体的には、例えばPVD法にて銅シード層(図示せず)を形成した後、メッキ法によって第1の開口部72および第2の開口部74に導電性材料90aを埋め込む。次いで、CMPによりこの導電性材料90aを平坦化する。これにより、導電性材料90aのうちキャップ層42上に形成された部分が除去されて、導電層90が得られる。より具体的には、第1の開口部72にはビア層92が形成され、第2の開口部74には配線層94が形成される(図1参照)。次いで、必要に応じて、導電層90およびキャップ層42の上にストッパ層32を形成する。以上の工程により、半導体装置100が得られる。   Specifically, after forming a copper seed layer (not shown) by, for example, the PVD method, the conductive material 90a is embedded in the first opening 72 and the second opening 74 by plating. Next, the conductive material 90a is planarized by CMP. As a result, a portion of the conductive material 90a formed on the cap layer 42 is removed, and the conductive layer 90 is obtained. More specifically, a via layer 92 is formed in the first opening 72, and a wiring layer 94 is formed in the second opening 74 (see FIG. 1). Next, the stopper layer 32 is formed on the conductive layer 90 and the cap layer 42 as necessary. Through the above steps, the semiconductor device 100 is obtained.

[特徴]
次に、本実施の形態の半導体装置100およびその製造方法の特徴を説明する。まず、比較例として、公知のダマシン構造を有する半導体装置の構造について説明する。
[Characteristic]
Next, features of the semiconductor device 100 and the manufacturing method thereof according to the present embodiment will be described. First, a structure of a semiconductor device having a known damascene structure will be described as a comparative example.

(1)公知の半導体装置
ダマシン法によって形成された導電層を含む公知の半導体装置の一例を図9および図10に示す。この半導体装置900は、デュアルダマシン法によって形成された導電層90を有する。なお、この半導体装置900において、本実施の形態の半導体装置100に含まれる構成要素と同様の構成要素については、同じ符号を付して詳しい説明は省略する。
(1) Known Semiconductor Device FIGS. 9 and 10 show an example of a known semiconductor device including a conductive layer formed by a damascene method. The semiconductor device 900 has a conductive layer 90 formed by a dual damascene method. In this semiconductor device 900, the same components as those included in the semiconductor device 100 of the present embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

この導電層90は、ビア層92と、ビア層92の上に連続して設けられた配線層94とを含む。ビア層92は、無機系絶縁層20に設けられた第1の開口部72に埋め込まれており、配線層92は、無機系絶縁層60に設けられた第2の開口部74に埋め込まれている。また、無機系絶縁層20は半導体基板10の上方(拡散防止層82の上)に設けられ、無機系絶縁層60は、無機系絶縁層20の上にストッパ層30を介して設けられている。   The conductive layer 90 includes a via layer 92 and a wiring layer 94 provided continuously on the via layer 92. The via layer 92 is embedded in the first opening 72 provided in the inorganic insulating layer 20, and the wiring layer 92 is embedded in the second opening 74 provided in the inorganic insulating layer 60. Yes. The inorganic insulating layer 20 is provided above the semiconductor substrate 10 (on the diffusion prevention layer 82), and the inorganic insulating layer 60 is provided on the inorganic insulating layer 20 via the stopper layer 30. .

この半導体装置900は、本実施の形態の半導体装置100と同様に、絶縁層(無機系絶縁層20,60)を積層した後、この絶縁層に第1および第2の開口部72,74を形成し、次いで第1および第2の開口部72,74に導電層90を埋め込むことにより形成できる(図10参照)。ただし、この半導体装置900では、無機系絶縁層20と無機系絶縁層60との間にストッパ層30が設けられている。このストッパ層30は、図10に示すように、ストッパ層30と無機系絶縁層60とのエッチングレートの差を利用して、無機系絶縁層60に第2の開口部74を形成する際のエッチングストッパ層として機能する。   In the semiconductor device 900, as in the semiconductor device 100 of the present embodiment, after an insulating layer (inorganic insulating layers 20 and 60) is stacked, the first and second openings 72 and 74 are formed in the insulating layer. Then, the conductive layer 90 can be embedded in the first and second openings 72 and 74 (see FIG. 10). However, in this semiconductor device 900, the stopper layer 30 is provided between the inorganic insulating layer 20 and the inorganic insulating layer 60. As shown in FIG. 10, the stopper layer 30 uses the difference in etching rate between the stopper layer 30 and the inorganic insulating layer 60 to form the second opening 74 in the inorganic insulating layer 60. It functions as an etching stopper layer.

また、無機系絶縁層20は低比誘電率材料からなる。このため、無機系絶縁層20は、従来絶縁層として用いられているシリカと比較して力学的強度が小さい。例えば、シリカの弾性率が72GPaであるのに対して、低比誘電率材料の弾性率は一般に10GPa以下である。特に、無機系絶縁層20が、低比誘電率材料の中でも比誘電率が2.5以下の超低比誘電率材料(Ultra low−k)からなる場合、その密度は1g/cmもしくはそれ以下であり、従来のシリカと比較して力学的強度が格段に小さい。 The inorganic insulating layer 20 is made of a low relative dielectric constant material. For this reason, the inorganic insulating layer 20 has a lower mechanical strength than silica conventionally used as an insulating layer. For example, the elastic modulus of silica is 72 GPa, whereas the elastic modulus of a low dielectric constant material is generally 10 GPa or less. In particular, when the inorganic insulating layer 20 is made of an ultra-low relative dielectric constant material (Ultra low-k) having a relative dielectric constant of 2.5 or less among low dielectric constant materials, the density is 1 g / cm 3 or more. The mechanical strength is much smaller than that of conventional silica.

一方、ダマシン構造を形成する上で最も過酷なプロセスが、化学的機械的研磨(CMP)工程である。このCMP工程は例えば、前述した導電層90のエッチングに使用される。また、ダマシン構造を有する半導体装置900においては、異種材料間の界面が多く存在する。具体的には、図9および図10に示す半導体装置900においては、無機系絶縁層20とストッパ層30との界面、無機系絶縁層20とバリア層80との界面、ならびに無機系絶縁層20と拡散防止層82との界面が異種材料間の界面である。ここで、無機系絶縁層20を構成する低比誘電率材料と接する材料の多くは、低比誘電率材料とは全く異なる力学的性質および熱的性質を有する。なかでも、力学的特性のミスマッチが、CMP工程において上記界面での応力集中を招く結果、無機系絶縁層20において剥離や亀裂発生などが生じることがあった。   On the other hand, the most severe process for forming a damascene structure is a chemical mechanical polishing (CMP) process. This CMP process is used, for example, for etching the conductive layer 90 described above. In the semiconductor device 900 having a damascene structure, there are many interfaces between different materials. Specifically, in the semiconductor device 900 shown in FIGS. 9 and 10, the interface between the inorganic insulating layer 20 and the stopper layer 30, the interface between the inorganic insulating layer 20 and the barrier layer 80, and the inorganic insulating layer 20. And the diffusion preventing layer 82 is an interface between different materials. Here, many of the materials in contact with the low dielectric constant material constituting the inorganic insulating layer 20 have mechanical and thermal properties that are completely different from those of the low dielectric constant material. In particular, the mismatch of the mechanical characteristics may cause stress concentration at the interface in the CMP process, resulting in peeling or cracking in the inorganic insulating layer 20.

さらに、ストッパ層30が無機系絶縁層20,60よりも比誘電率が高い材質(例えば窒化シリコン系絶縁層)からなる場合、このストッパ層30によって配線間の寄生容量が増加することがあった。   Further, when the stopper layer 30 is made of a material having a higher relative dielectric constant than the inorganic insulating layers 20 and 60 (for example, a silicon nitride insulating layer), the stopper layer 30 may increase the parasitic capacitance between the wirings. .

(2)本実施の形態の半導体装置100
これに対して、本実施の形態の半導体装置100によれば、無機系絶縁層20の表面20aに対して上記の処理を行なった後、有機系絶縁層40を形成する。これにより、無機系絶縁層20と有機系絶縁層40との密着性を高めることができる。これにより、例えば導電層90の形成にて用いられるCMP工程、ならびに温度サイクル試験において、無機系絶縁層20における剥離や亀裂の発生を防止することができる。
(2) Semiconductor device 100 of the present embodiment
On the other hand, according to the semiconductor device 100 of the present embodiment, the organic insulating layer 40 is formed after performing the above-described treatment on the surface 20a of the inorganic insulating layer 20. Thereby, the adhesiveness of the inorganic type insulating layer 20 and the organic type insulating layer 40 can be improved. Thereby, for example, in the CMP process used in the formation of the conductive layer 90 and the temperature cycle test, it is possible to prevent the inorganic insulating layer 20 from being peeled or cracked.

また、本実施の形態の半導体装置100によれば、無機系絶縁層20と有機系絶縁層40とは通常性質が大きくことから、エッチングレートが大きく異なる。このため、ストッパ層を形成しなくても無機系絶縁層20と有機系絶縁層40との間のエッチングレートの選択比をとることができる。したがって、ストッパ層を形成する必要がないため、公知の半導体装置900と比較して製造プロセスを簡略化することができる。また、ストッパ層を介さずに無機系絶縁層20の上に直接有機系絶縁層40が形成されるため、ストッパ層の存在によって配線間の寄生容量が増加するとことはない。これにより、配線間の寄生容量を低減することができる。   In addition, according to the semiconductor device 100 of the present embodiment, the inorganic insulating layer 20 and the organic insulating layer 40 have large properties, so that the etching rates are greatly different. For this reason, the etching rate selection ratio between the inorganic insulating layer 20 and the organic insulating layer 40 can be obtained without forming a stopper layer. Therefore, since it is not necessary to form a stopper layer, the manufacturing process can be simplified as compared with the known semiconductor device 900. Further, since the organic insulating layer 40 is formed directly on the inorganic insulating layer 20 without using the stopper layer, the presence of the stopper layer does not increase the parasitic capacitance between the wirings. Thereby, the parasitic capacitance between wirings can be reduced.

さらに、無機系絶縁層20と有機系絶縁層40との密着性が向上することにより、有機系絶縁層40が、無機系絶縁層20と導電層90との間、ならびに無機系絶縁層20とバリア層80との間の力学的特性のミスマッチを解消する役割を果たすことができる。   Further, the adhesion between the inorganic insulating layer 20 and the organic insulating layer 40 is improved, so that the organic insulating layer 40 is disposed between the inorganic insulating layer 20 and the conductive layer 90 and between the inorganic insulating layer 20 and It can serve to eliminate the mismatch of mechanical properties with the barrier layer 80.

次に、本発明を、実施例を挙げてさらに具体的に説明する。ただし、以下の記載は、本発明の態様を概括的に示すものであり、特に理由なく、かかる記載により本発明は限定されるものではない。また、実施例中における各評価は、次のようにして測定された。   Next, the present invention will be described more specifically with reference to examples. However, the following description shows the aspect of this invention generally, and this invention is not limited by this description without a particular reason. Moreover, each evaluation in an Example was measured as follows.

(4ポイントベンディング法)
まず、測定するサンプルウエハ(各実施例において得られた、無機系絶縁層と有機系絶縁層との積層体が形成されたシリコンウエハ)にスパッタリング装置を用いてSiOを500nm成膜した後3×4cmに切り出し、これをサンプル1とした。次に、未使用のシリコンウエハを3×4cmに切り出し、これをサンプル2とした。次いで、エポキシ樹脂を用いてサンプル1とサンプル2の表面を接合し、オーブンで135℃にて2時間加熱硬化して、サンプル3を得た。次いで、ダイシングソーを用いてサンプル3を3mm×4cmに切断し、それぞれについて一方のウエハ片の中央部分にノッチを入れサンプル4を得た。このサンプル4を4つのピンではさみ、両側から力を加えてノッチから亀裂が発生するまで力を加えた。亀裂が発生するのに要する力(破壊靭性)によって密着性を評価した。
(4-point bending method)
First, a SiO 2 film having a thickness of 500 nm was formed on a sample wafer to be measured (a silicon wafer obtained in each example by which a laminate of an inorganic insulating layer and an organic insulating layer was formed) using a sputtering apparatus. The sample was cut into × 4 cm and used as sample 1. Next, an unused silicon wafer was cut into 3 × 4 cm, and this was used as sample 2. Next, the surfaces of Sample 1 and Sample 2 were joined using an epoxy resin, and heat-cured at 135 ° C. for 2 hours in an oven to obtain Sample 3. Next, the sample 3 was cut into 3 mm × 4 cm using a dicing saw, and a notch was formed in the central portion of one wafer piece for each sample 4 to obtain a sample 4. The sample 4 was sandwiched between four pins, and force was applied from both sides until a crack occurred from the notch. Adhesion was evaluated by the force required for cracking (fracture toughness).

(比誘電率)
硬化膜が形成された基板上にアルミニウムを蒸着し、誘電率評価用基板を作製した。比誘電率は、横川・ヒューレットパッカード(株)製のHP16451B電極およびHP4284AプレシジョンLCRメータを用いて、10kHzにおける容量値から算出した。
(Relative permittivity)
Aluminum was vapor-deposited on the substrate on which the cured film was formed to produce a dielectric constant evaluation substrate. The relative dielectric constant was calculated from the capacitance value at 10 kHz using an HP16451B electrode and an HP4284A Precision LCR meter manufactured by Yokogawa-Hewlett-Packard Co., Ltd.

(1)無機系絶縁層用塗布液の作製
25%アンモニア水溶液5g、超純水320gおよびエタノール600gの混合溶液中にメチルトリメトキシシラン15g(完全加水分解縮合物換算7.4g)およびテトラエトキシシラン20g(完全加水分解縮合物換算5.8g)を加え60℃で3時間反応をさせた後、マレイン酸を添加してこの溶液のpHを2.5とした。次いで、この溶液にプロピレングリコールモノプロピルエーテル150gを加え、その後、減圧下で濃縮して、固形分含有量6%の無機系絶縁層用塗布液(ポリシロキサン系絶縁層用塗布液)を得た。
(1) Preparation of coating solution for inorganic insulating layer 15 g of methyltrimethoxysilane (7.4 g in terms of complete hydrolysis condensate) and tetraethoxysilane in a mixed solution of 5 g of 25% aqueous ammonia, 320 g of ultrapure water and 600 g of ethanol After adding 20 g (5.8 g in terms of complete hydrolysis condensate) and reacting at 60 ° C. for 3 hours, maleic acid was added to adjust the pH of this solution to 2.5. Next, 150 g of propylene glycol monopropyl ether was added to this solution, and then concentrated under reduced pressure to obtain an inorganic insulating layer coating solution (polysiloxane insulating layer coating solution) having a solid content of 6%. .

(2)有機系絶縁層用塗布液の作製
9,9−ビス(4−ヒドロキシ−3−メチルフェニル)フルオレン37.8gおよび炭酸カリウム37.8gをジメチルアセトアミド350gと共にフラスコに入れ、窒素雰囲気下150℃で2時間加熱を行った。この際、発生する水蒸気を系外に除去した。この溶液にビス(4−フルオロフェニル)ケトン21.8gを添加して、165℃で10時間反応を行った。反応液を冷却した後、溶液中の不溶物をろ過で除去して、メタノール中に再沈殿を行った。この沈殿物をイオン交換水で十分洗浄したのち、沈殿物をシクロヘキサノンに溶解させ、不溶物を除去した後、メタノール中に再沈殿させた。この沈殿物を60℃の真空オーブン中で24時間乾燥させることで重合体を得た。この重合体2gをシクロヘキサノン18gに溶解させた後、0.2μm孔径のポリテトラフルオロエチレン(テフロン(登録商標))製フィルタでろ過を行うことにより、有機系絶縁層用塗布液を得た。
(2) Preparation of coating solution for organic insulating layer 37.8 g of 9,9-bis (4-hydroxy-3-methylphenyl) fluorene and 37.8 g of potassium carbonate were placed in a flask together with 350 g of dimethylacetamide, and the nitrogen atmosphere was 150. Heating was performed at 0 ° C. for 2 hours. At this time, the generated water vapor was removed from the system. 21.8 g of bis (4-fluorophenyl) ketone was added to this solution and reacted at 165 ° C. for 10 hours. After cooling the reaction solution, insoluble matters in the solution were removed by filtration, and reprecipitation was performed in methanol. The precipitate was sufficiently washed with ion exchange water, dissolved in cyclohexanone to remove insoluble matters, and then reprecipitated in methanol. The precipitate was dried in a vacuum oven at 60 ° C. for 24 hours to obtain a polymer. 2 g of this polymer was dissolved in 18 g of cyclohexanone, and then filtered through a filter made of polytetrafluoroethylene (Teflon (registered trademark)) having a pore diameter of 0.2 μm to obtain a coating solution for an organic insulating layer.

(3)積層体の作製
8インチシリコンウエハ上に、スピンコート法を用いて(1)で得られた無機系絶縁層用塗布液を塗布して塗膜を形成した後、大気雰囲気下ホットプレート上で80℃で1分間、つづいて200℃で1分間ウエハを乾燥させ、さらに大気雰囲気下400℃で30分間ウエハを焼成することにより、比誘電率2.5の無機系絶縁層(ポリシロキサン系系絶縁層)を得た。次いで、得られた無機系絶縁層の表面に対して紫外線照射処理を3秒間行った後、この無機系絶縁層上に(2)で得られた有機系絶縁層用塗布液を塗布して塗膜を形成した後、大気雰囲気下400℃で30分間焼成することにより、有機系絶縁層を形成した。これにより、無機系絶縁層と有機系絶縁層との積層体が得られた。次いで、4ポイントベンディング法を用いて、得られた積層体における無機系絶縁層と有機系絶縁層との間の破壊靭性を測定したところ、12J/mであった。
(3) Fabrication of Laminate After applying an inorganic insulating layer coating solution obtained in (1) on an 8-inch silicon wafer using a spin coating method to form a coating film, a hot plate in an air atmosphere An inorganic insulating layer (polysiloxane) having a relative dielectric constant of 2.5 is obtained by drying the wafer at 80 ° C. for 1 minute, then drying the wafer at 200 ° C. for 1 minute, and baking the wafer at 400 ° C. for 30 minutes in the air atmosphere. System insulation layer) was obtained. Next, the surface of the obtained inorganic insulating layer was subjected to an ultraviolet irradiation treatment for 3 seconds, and then the organic insulating layer coating solution obtained in (2) was applied onto the inorganic insulating layer. After forming the film, the organic insulating layer was formed by baking at 400 ° C. for 30 minutes in an air atmosphere. Thereby, the laminated body of the inorganic type insulating layer and the organic type insulating layer was obtained. Next, when the fracture toughness between the inorganic insulating layer and the organic insulating layer in the obtained laminate was measured using a 4-point bending method, it was 12 J / m 2 .

実施例1において、比誘電率2.5の無機系絶縁層のかわりに、比誘電率2.9の無機系絶縁層を形成した以外は実施例1と同様にして、無機系絶縁層と有機系絶縁層との積層体を得た。4ポイントベンディング法を用いて、得られた積層体における無機系絶縁層と有機系絶縁層との間の破壊靭性を測定したところ、15J/mであった。 In Example 1, an inorganic insulating layer and an organic layer were formed in the same manner as in Example 1 except that an inorganic insulating layer having a relative dielectric constant of 2.9 was formed instead of the inorganic insulating layer having a relative dielectric constant of 2.5. A laminate with a system insulating layer was obtained. When the fracture toughness between the inorganic insulating layer and the organic insulating layer in the obtained laminate was measured using a 4-point bending method, it was 15 J / m 2 .

実施例1において、比誘電率2.5の無機系絶縁層のかわりに、比誘電率2.2の無機系絶縁層を形成した以外は実施例1と同様にして、無機系絶縁層と有機系絶縁層との積層体を得た。4ポイントベンディング法を用いて、得られた積層体における無機系絶縁層と有機系絶縁層との間の破壊靭性を測定したところ、10J/mであった。 In Example 1, an inorganic insulating layer and an organic layer were formed in the same manner as in Example 1 except that an inorganic insulating layer having a relative dielectric constant of 2.2 was formed instead of the inorganic insulating layer having a relative dielectric constant of 2.5. A laminate with a system insulating layer was obtained. When the fracture toughness between the inorganic insulating layer and the organic insulating layer in the obtained laminate was measured using a 4-point bending method, it was 10 J / m 2 .

実施例1において、紫外線照射処理を3秒間行う代わりに、紫外線照射処理を1秒間行った以外は実施例1と同様にして、無機系絶縁層と有機系絶縁層との積層体を得た。4ポイントベンディング法を用いて、得られた積層体における無機系絶縁層と有機系絶縁層との間の破壊靭性を測定したところ、10J/mであった。 In Example 1, a laminate of an inorganic insulating layer and an organic insulating layer was obtained in the same manner as in Example 1 except that the ultraviolet irradiation treatment was performed for 1 second instead of performing the ultraviolet irradiation treatment for 3 seconds. When the fracture toughness between the inorganic insulating layer and the organic insulating layer in the obtained laminate was measured using a 4-point bending method, it was 10 J / m 2 .

実施例1において、ポリシロキサン系絶縁層用塗布液を塗布し、基板を乾燥した後に大気雰囲気中400℃で30分間基板を焼成しなかった以外は実施例1と同様にして、無機系絶縁層と有機系絶縁層との積層体を得た。4ポイントベンディング法を用いて、得られた積層体における無機系絶縁層と有機系絶縁層との間の破壊靭性を測定したところ、12J/mであった。 Inorganic insulating layer in the same manner as in Example 1, except that the coating liquid for polysiloxane insulating layer was applied in Example 1 and the substrate was dried and then the substrate was not baked at 400 ° C. for 30 minutes in the air atmosphere. And a laminate of the organic insulating layer. When the fracture toughness between the inorganic insulating layer and the organic insulating layer in the obtained laminate was measured using a four-point bending method, it was 12 J / m 2 .

[比較例1]
実施例1において、紫外線照射処理を行わなかった以外は実施例1と同様にして、無機系絶縁層と有機系絶縁層との積層体を得た。4ポイントベンディング法を用いて、得られた積層体における無機系絶縁層と有機系絶縁層との間の破壊靭性を測定したところ、3J/mであった。
[Comparative Example 1]
In Example 1, a laminate of an inorganic insulating layer and an organic insulating layer was obtained in the same manner as in Example 1 except that the ultraviolet irradiation treatment was not performed. When the fracture toughness between the inorganic insulating layer and the organic insulating layer in the obtained laminate was measured using a 4-point bending method, it was 3 J / m 2 .

[比較例2]
実施例5において、紫外線照射処理を行わなかった以外は実施例1と同様にして、無機系絶縁層と有機系絶縁層との積層体を得た。4ポイントベンディング法を用いて、得られた積層体における無機系絶縁層と有機系絶縁層との間の破壊靭性を測定したところ、3J/mであった。
[Comparative Example 2]
In Example 5, a laminate of an inorganic insulating layer and an organic insulating layer was obtained in the same manner as in Example 1 except that the ultraviolet irradiation treatment was not performed. When the fracture toughness between the inorganic insulating layer and the organic insulating layer in the obtained laminate was measured using a 4-point bending method, it was 3 J / m 2 .

以上に示した実施例1〜5および比較例1、2によれば、無機系絶縁層の表面に対して紫外線照射を行なった後に有機系絶縁層を形成した結果、得られた積層体における無機系絶縁層と有機系絶縁層との間の破壊靭性が向上した。これにより、無機系絶縁層の表面に対する紫外線照射処理により、無機系絶縁層と有機系絶縁層との密着性が向上することが確認された。   According to Examples 1 to 5 and Comparative Examples 1 and 2 shown above, as a result of forming the organic insulating layer after irradiating the surface of the inorganic insulating layer with ultraviolet rays, the inorganic material in the obtained laminate was obtained. The fracture toughness between the organic insulating layer and the organic insulating layer was improved. Thereby, it was confirmed by the ultraviolet irradiation process with respect to the surface of an inorganic type insulating layer that the adhesiveness of an inorganic type insulating layer and an organic type insulating layer improves.

本発明の一実施の形態の半導体装置を模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor device of one embodiment of this invention. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 1. 公知の半導体装置を模式的に示す断面図である。It is sectional drawing which shows a well-known semiconductor device typically. 図9に示す半導体装置の一製造工程を模式的に示す断面図である。FIG. 10 is a cross-sectional view schematically showing one manufacturing process of the semiconductor device shown in FIG. 9.

符号の説明Explanation of symbols

10 半導体基板
13 紫外線
20 無機系絶縁層
20a 無機系絶縁層の表面
32 ストッパ層
40 有機系絶縁層
42 キャップ層
70 開口部
72 第1の開口部
74 第2の開口部
80 バリア層
82 拡散防止層
90 導電層
90a 導電性材料
92 ビア層
94 配線層
100 半導体装置
R1,R2 レジスト層
DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 13 Ultraviolet ray 20 Inorganic insulating layer 20a Surface of inorganic insulating layer 32 Stopper layer 40 Organic insulating layer 42 Cap layer 70 Opening portion 72 First opening portion 74 Second opening portion 80 Barrier layer 82 Diffusion prevention layer 90 conductive layer 90a conductive material 92 via layer 94 wiring layer 100 semiconductor device R1, R2 resist layer

Claims (13)

基板の上方に、無機系絶縁層を形成し、
前記無機系絶縁層の表面に対して、紫外線照射処理、電子線照射処理、およびプラズマ処理から選択される少なくとも1種の処理を行なった後、該無機系絶縁層の上に有機系絶縁層を形成し、
前記無機系絶縁層に、第1の開口部を形成し、
前記有機系絶縁層に、前記第1の開口部と連続する第2の開口部を形成し、
前記第1および第2の開口部に導電層を埋め込むこと、を含む、半導体装置の製造方法。
An inorganic insulating layer is formed above the substrate,
The surface of the inorganic insulating layer is subjected to at least one treatment selected from ultraviolet irradiation treatment, electron beam irradiation treatment, and plasma treatment, and then an organic insulating layer is formed on the inorganic insulating layer. Forming,
Forming a first opening in the inorganic insulating layer;
Forming a second opening continuous with the first opening in the organic insulating layer;
A method of manufacturing a semiconductor device, comprising embedding a conductive layer in the first and second openings.
請求項1において、
前記プラズマ処理は、酸素プラズマ処理、窒素プラズマ処理、ヘリウムプラズマ処理、アルゴンプラズマ処理、水素プラズマ処理、およびアンモニアプラズマ処理から選択される少なくとも1種の処理である、半導体装置の製造方法。
In claim 1,
The method for manufacturing a semiconductor device, wherein the plasma treatment is at least one treatment selected from oxygen plasma treatment, nitrogen plasma treatment, helium plasma treatment, argon plasma treatment, hydrogen plasma treatment, and ammonia plasma treatment.
請求項1または2において、
前記無機系絶縁層は、比誘電率1.5〜3.2のポリシロキサン系絶縁層である、半導体装置の製造方法。
In claim 1 or 2,
The method for manufacturing a semiconductor device, wherein the inorganic insulating layer is a polysiloxane insulating layer having a relative dielectric constant of 1.5 to 3.2.
請求項3において、
前記ポリシロキサン系絶縁層は、炭化水素基を有する、半導体装置の製造方法。
In claim 3,
The method for manufacturing a semiconductor device, wherein the polysiloxane insulating layer has a hydrocarbon group.
請求項1ないし4のいずれかにおいて、
前記無機系絶縁層は、無機系絶縁層用塗布液を前記基板上に塗布して塗膜を形成し、該塗膜を加熱することにより形成される、半導体装置の製造方法。
In any of claims 1 to 4,
The said inorganic insulation layer is a manufacturing method of a semiconductor device formed by apply | coating the coating liquid for inorganic insulation layers on the said board | substrate, forming a coating film, and heating this coating film.
請求項1ないし5のいずれかにおいて、
前記有機系絶縁層は、ガラス転移点が400℃以上でかつ熱分解温度が500℃以上の有機ポリマーからなる、半導体装置の製造方法。
In any of claims 1 to 5,
The method for manufacturing a semiconductor device, wherein the organic insulating layer is made of an organic polymer having a glass transition point of 400 ° C. or higher and a thermal decomposition temperature of 500 ° C. or higher.
請求項6において、
前記有機ポリマーは、ポリアリーレン、ポリアリーレンエーテル、ポリイミド、ポリベンゾオキサゾール、ポリベンゾビスオキサゾール、ポリトリアゾール、ポリフェニルキノキサリン、ポリキノリン、およびポリキノキサリンから選択される少なくとも1種のポリマーからなる、半導体装置の製造方法。
In claim 6,
The organic polymer is made of at least one polymer selected from polyarylene, polyarylene ether, polyimide, polybenzoxazole, polybenzobisoxazole, polytriazole, polyphenylquinoxaline, polyquinoline, and polyquinoxaline. Production method.
請求項1において、
前記紫外線照射処理は酸素雰囲気下で行なわれる、半導体装置の製造方法。
In claim 1,
A method of manufacturing a semiconductor device, wherein the ultraviolet irradiation treatment is performed in an oxygen atmosphere.
基板の上方に設けられた無機系絶縁層と、
前記無機系絶縁層の上に設けられた有機系絶縁層と、
前記無機系絶縁層に設けられた第1の開口部と、
前記有機系絶縁層に設けられ、前記第1の開口部と連続する第2の開口部と、
前記第1および第2の開口部に埋め込まれた導電層と、
を含む、半導体装置。
An inorganic insulating layer provided above the substrate;
An organic insulating layer provided on the inorganic insulating layer;
A first opening provided in the inorganic insulating layer;
A second opening provided in the organic insulating layer and continuous with the first opening;
A conductive layer embedded in the first and second openings;
Including a semiconductor device.
請求項9において、
前記無機系絶縁層は、比誘電率1.5〜3.2のポリシロキサン系絶縁層である、半導体装置。
In claim 9,
The inorganic insulating layer is a semiconductor device, which is a polysiloxane insulating layer having a relative dielectric constant of 1.5 to 3.2.
請求項10において、
前記ポリシロキサン系絶縁層は、炭化水素基を有する、半導体装置。
In claim 10,
The polysiloxane insulating layer is a semiconductor device having a hydrocarbon group.
請求項9ないし11のいずれかにおいて、
前記有機系絶縁層は、ガラス転移点が400℃以上でかつ熱分解温度が500℃以上の有機ポリマーからなる、半導体装置。
In any of claims 9 to 11,
The organic insulating layer is a semiconductor device made of an organic polymer having a glass transition point of 400 ° C. or higher and a thermal decomposition temperature of 500 ° C. or higher.
請求項12において、
前記有機ポリマーは、ポリアリーレン、ポリアリーレンエーテル、ポリイミド、ポリベンゾオキサゾール、ポリベンゾビスオキサゾール、ポリトリアゾール、ポリフェニルキノキサリン、ポリキノリン、およびポリキノキサリンから選択される少なくとも1種のポリマーからなる、半導体装置。
In claim 12,
The semiconductor device, wherein the organic polymer is made of at least one polymer selected from polyarylene, polyarylene ether, polyimide, polybenzoxazole, polybenzobisoxazole, polytriazole, polyphenylquinoxaline, polyquinoline, and polyquinoxaline.
JP2003324597A 2003-09-17 2003-09-17 Semiconductor device and manufacturing method therefor Pending JP2005093688A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003324597A JP2005093688A (en) 2003-09-17 2003-09-17 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003324597A JP2005093688A (en) 2003-09-17 2003-09-17 Semiconductor device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2005093688A true JP2005093688A (en) 2005-04-07

Family

ID=34455306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003324597A Pending JP2005093688A (en) 2003-09-17 2003-09-17 Semiconductor device and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2005093688A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005679A (en) * 2005-06-27 2007-01-11 Consortium For Advanced Semiconductor Materials & Related Technologies Semiconductor device and manufacturing method thereof
JP2007036067A (en) * 2005-07-28 2007-02-08 Sony Corp Method for manufacturing semiconductor device
JP2009016575A (en) * 2007-07-04 2009-01-22 Consortium For Advanced Semiconductor Materials & Related Technologies Semiconductor device
CN104576316A (en) * 2013-09-16 2015-04-29 Spts技术有限公司 Pre-cleaning a semiconductor structure
JP2017192082A (en) * 2016-04-15 2017-10-19 三菱電機株式会社 Log collection system and vehicle loaded with the same
CN111433896A (en) * 2017-10-03 2020-07-17 马特森技术有限公司 Surface treatment of silicon or silicon germanium surfaces using organic radicals

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005679A (en) * 2005-06-27 2007-01-11 Consortium For Advanced Semiconductor Materials & Related Technologies Semiconductor device and manufacturing method thereof
JP4716316B2 (en) * 2005-06-27 2011-07-06 次世代半導体材料技術研究組合 Manufacturing method of semiconductor device
JP2007036067A (en) * 2005-07-28 2007-02-08 Sony Corp Method for manufacturing semiconductor device
JP2009016575A (en) * 2007-07-04 2009-01-22 Consortium For Advanced Semiconductor Materials & Related Technologies Semiconductor device
CN104576316A (en) * 2013-09-16 2015-04-29 Spts技术有限公司 Pre-cleaning a semiconductor structure
JP2017192082A (en) * 2016-04-15 2017-10-19 三菱電機株式会社 Log collection system and vehicle loaded with the same
CN111433896A (en) * 2017-10-03 2020-07-17 马特森技术有限公司 Surface treatment of silicon or silicon germanium surfaces using organic radicals
CN111433896B (en) * 2017-10-03 2023-04-21 玛特森技术公司 Surface treatment of silicon or silicon germanium surfaces with organic radicals

Similar Documents

Publication Publication Date Title
EP1246239B1 (en) Method of forming dual damascene structure
EP1296365B1 (en) Method of film formation
EP1746123A1 (en) Method for forming organic silica film, organic silica film, wiring structure, semiconductor device, and composition for film formation
EP1746122A1 (en) Method for forming organic silica film, organic silica film, wiring structure, semiconductor device, and composition for film formation
JP2012510726A (en) Deposition of dielectric barriers using oxygen-containing precursors
JP2005294525A (en) Manufacturing method of semiconductor device
JPWO2005108469A1 (en) Method for forming organic silica film, organic silica film, wiring structure, semiconductor device, and film forming composition
EP1696478A1 (en) Insulating film, method for forming same and composition for forming film
WO2005057646A1 (en) Insulating film, method for forming same and composition for forming film
JP4849219B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, and semiconductor device
JP2005093688A (en) Semiconductor device and manufacturing method therefor
US6749944B2 (en) Stacked film, method for the formation of stacked film, insulating film, and substrate for semiconductor
JP4150922B2 (en) Method for forming laminate
JP4877454B2 (en) Surface hydrophobization method, semiconductor device and method for manufacturing the same
JP4513249B2 (en) Manufacturing method of copper damascene structure
JP4883256B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP2006114719A (en) Composition for surface hydrophobing, method of hydrophobing surface, semiconductor device and its manufacturing method
JP4324786B2 (en) LAMINATE, MANUFACTURING METHOD THEREOF, INSULATING FILM AND SEMICONDUCTOR DEVICE
JPH0570119A (en) Production of semiconductor device
JP2006198552A (en) Method for making surface hydrophobic, and semiconductor device and its manufacturing method
JP4688411B2 (en) Composite insulation coating
JP5184737B2 (en) Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
JP4044759B2 (en) Insulating film forming composition
JP2006111738A (en) Composition for surface hydrophobizing, surface hydrophobizing method, semiconductor device and its manufacturing method
JP2004356582A (en) Laminate

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20051104

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20080124

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090401

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20090722

Free format text: JAPANESE INTERMEDIATE CODE: A02