JP4847407B2 - Data processing apparatus and data processing method - Google Patents
Data processing apparatus and data processing method Download PDFInfo
- Publication number
- JP4847407B2 JP4847407B2 JP2007187817A JP2007187817A JP4847407B2 JP 4847407 B2 JP4847407 B2 JP 4847407B2 JP 2007187817 A JP2007187817 A JP 2007187817A JP 2007187817 A JP2007187817 A JP 2007187817A JP 4847407 B2 JP4847407 B2 JP 4847407B2
- Authority
- JP
- Japan
- Prior art keywords
- descriptor
- information
- module
- data
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
本発明は、データ処理装置及びデータ処理方法に関し、詳細には、ディスクリプタを用いたDMA転送を効率的に行うデータ処理装置及びデータ処理方法に関する。 The present invention relates to a data processing apparatus and a data processing method, and more particularly, to a data processing apparatus and a data processing method that efficiently perform DMA transfer using a descriptor.
複写装置、プリンタ装置、ファクシミリ装置、複合装置等の画像処理装置においては、近年、複合化及びデジタル化に伴って、RAM(Random Access Memory)等の半導体メモリを利用した画像処理が種々行われるようになってきている。このようなメモリ上にあるデータを高速に転送する技術としては、DMA(Direct Memory Access)があり、DMAでは、一般的に、メモリアドレスと転送量を指定することで、CPU(Central Processing Unit )が介在することなく、データ転送を行うが、メモリ上にデータが点在する場合には、ディスクリプタ方式を用いて、メモリ上に点在するデータを接続して連続的に転送を行う。 In recent years, various image processing using a semiconductor memory such as a RAM (Random Access Memory) has been performed in an image processing apparatus such as a copying apparatus, a printer apparatus, a facsimile apparatus, or a composite apparatus in accordance with the combination and digitization. It is becoming. As a technique for transferring data on the memory at high speed, there is DMA (Direct Memory Access). In DMA, generally, a CPU (Central Processing Unit) is specified by specifying a memory address and a transfer amount. However, when data is scattered on the memory, the data is continuously transferred by connecting the data scattered on the memory using the descriptor method.
ディスクリプタ方式では、DMAコントローラ(以下、DMACという。)が、ディスクリプタと呼ばれるメモリ上の識別子を読み込み、ディスクリプタに示されているスタートアドレスや転送量に基づいてデータ転送を行い、また、点在したデータを連続してアクセスできるように、ディスクリプタの中に次のディスクリプタが存在するポインタを格納して、一連の動作が終ると、次のディスクリプタのポインタへアクセスを行い、そのポインタのディスクリプタからディスクリプタ情報を取得して、再び転送を行うという動作を繰り返す。 In the descriptor method, a DMA controller (hereinafter referred to as DMAC) reads an identifier on a memory called a descriptor, performs data transfer based on a start address and a transfer amount indicated in the descriptor, and has scattered data. When a series of operations is completed, the pointer of the next descriptor is accessed and the descriptor information is read from the descriptor of the pointer. The operation of acquiring and transferring again is repeated.
そして、画像処理装置等のようにモジュールでデータに各種画像処理を施す場合には、モジュールにDMACを搭載して、CPUによってメモリ上に格納されている該データ処理のパラメータ(設定値)等のディスクリプタをメモリから読み込んで、モジュールのレジスタに設定し、その後、DMACがメモリ上のデータを読み込むと、モジュールが、先に設定されているパラメータに基づいて該画像データに画像処理を施した後、DMACがメモリに該画像処理後の画像データを転送する。 When various image processing is performed on data by a module as in an image processing apparatus or the like, a DMAC is mounted on the module and parameters (setting values) of the data processing stored in the memory by the CPU are set. When the descriptor is read from the memory and set in the module register, and then the DMAC reads the data on the memory, the module performs image processing on the image data based on the previously set parameters, The DMAC transfers the image data after the image processing to the memory.
このように、ディスクリプタ方式によるDMAにおいては、CPUが1ブロックの転送毎にDMACにコマンドを発行するため、全体のデータ量が多く、1ブロックのサイズが小さいと、DMAにCPUが関与する回数も増え、CPUへの負荷が大きくなる。 As described above, in the descriptor-based DMA, since the CPU issues a command to the DMAC for each transfer of one block, if the entire data amount is large and the size of one block is small, the number of times the CPU is involved in the DMA is also small. The load on the CPU increases.
そして、従来、データ転送用のDMACとコマンド発行用のDMACを設けることで、CPUがデータ転送のためのコマンド発行を無くして、CPUのコマンド発行にかかる負荷を削減する技術が提案されている(特許文献1参照)。 Conventionally, a technique has been proposed in which a CPU for issuing commands for data transfer is eliminated by providing a DMAC for data transfer and a DMAC for issuing commands, thereby reducing the load on the CPU issuing commands. Patent Document 1).
しかしながら、上記従来技術にあっては、データ転送用のDMACとコマンド発行用のDMACを設けることで、CPUのコマンド発行にかかる負荷の軽減を図っているため、ディスクリプタ情報が固定されており、ディスクリプタフォーマットが変わる度にハードウェアの修正が必要となる。その結果、データ転送を効率的に行う上で、改良の必要があった。 However, in the above prior art, by providing a DMAC for data transfer and a DMAC for command issue, the load on the CPU command issue is reduced, so the descriptor information is fixed and the descriptor information is fixed. Every time the format changes, hardware modifications are required. As a result, there is a need to improve the data transfer efficiently.
そこで、本発明は、CPUへの負荷を低減させつつ、データ転送を効率的に行うことのできるデータ処理装置及びデータ処理方法を提供することを目的としている。 Accordingly, an object of the present invention is to provide a data processing apparatus and a data processing method capable of efficiently performing data transfer while reducing the load on the CPU.
請求項1記載の発明のデータ処理装置は、記憶手段上に格納されているディスクリプタ情報に基づいて設定情報やデータをDMA転送するDMAコントローラを搭載し該データに対して所定のデータ処理を行う複数のモジュールと、該記憶手段への該ディスクリプタ情報の設定等を行って該DMAコントローラによる該記憶手段への動作及び該モジュールの動作を制御するとともに、該モジュールに設定する設定値と該設定値を設定する該モジュールのモジュールアドレスを該ディスクリプタ情報として該記憶手段に格納する制御手段と、該ディスクリプタ情報を該記憶手段から読み込んで該各モジュールに渡す設定情報読み込み手段と、を備えたデータ処理装置であって、前記各モジュールは、前記設定情報読み込み手段から渡された該ディスクリプタ情報が自己に設定するディスクリプタ情報であるか否かを前記モジュールアドレスに基づいてチェックし、自己のモジュールに設定すべきディスクリプタ情報であると、該ディスクリプタ情報を自己のモジュールに設定するチェック手段を備え、前記制御手段は、前記ディスクリプタ情報に、該ディスクリプタの全データサイズを示す全ディスクリプタサイズ情報を追加して前記記憶手段に格納し、前記設定情報読み込み手段は、該記憶手段から読み込んだ前記ディスクリプタ情報のデータサイズが該全ディスクリプタサイズ情報の示しているデータサイズであるかを検知するデータサイズ検知手段を備え、該データサイズ検知手段の検知結果に基づいて、該全ディスクリプタサイズ情報の示しているデータサイズのディスクリプタ情報を該記憶手段から読み込むことにより、上記目的を達成している。 The data processing apparatus according to the first aspect of the present invention is equipped with a DMA controller that DMA-transfers setting information and data based on descriptor information stored on the storage means, and performs a plurality of predetermined data processing on the data. And setting the descriptor information in the storage means and controlling the operation to the storage means by the DMA controller and the operation of the module, and setting the setting value and the setting value to be set in the module A data processing apparatus comprising: a control unit that stores the module address of the module to be set as the descriptor information in the storage unit; and a setting information reading unit that reads the descriptor information from the storage unit and passes it to each module. Each module receives the setting information read from the setting information reading means. Checking means for checking whether or not the scripter information is descriptor information to be set in the self based on the module address, and if the descriptor information is to be set in the own module, check means for setting the descriptor information in the own module. And the control means adds to the descriptor information all descriptor size information indicating the total data size of the descriptor and stores it in the storage means, and the setting information read means reads the descriptor read from the storage means Data size detecting means for detecting whether the data size of the information is the data size indicated by the all descriptor size information is provided, and the all descriptor size information indicates based on the detection result of the data size detecting means. Data size description By reading the data information from the storage means, it has achieved the above objects.
また、請求項1の場合、例えば、請求項2に記載するように、前記設定情報読み込み手段は、前記全てのモジュールに起動信号を出力する起動通知手段を備え、前記データサイズ検知手段が前記全ディスクリプタサイズ情報の示しているデータサイズの前記ディスクリプタ情報の読み込みを検知すると、該起動通知手段が該全てのモジュールに該起動信号を出力してもよい。
In the case of
さらに、請求項1または2の場合、例えば、請求項3に記載するように、前記制御手段は、前記設定値を設定する前記モジュールアドレスが連続する場合に、その連続するモジュールアドレス毎に、該モジュールアドレス連続サイズと該連続する設定値を前記ディスクリプタ情報として前記記憶手段に格納し、前記設定情報読み込み手段は、該記憶手段から読み込んだ前記ディスクリプタ情報のアドレスを計算するアドレス計算手段を備え、該アドレス計算手段が、該連続する各設定値のモジュールアドレスを該設定値の先頭のモジュールアドレスから順次計算して、該計算結果のモジュールアドレスを前記各モジュールに渡してもよい。
Further, in the case of
また、請求項1から請求項3の場合、例えば、請求項4に記載するように、前記制御手段は、前記ディスクリプタ情報を所定のブロック毎に分割して異なる前記記憶手段上の異なるディスクリプタアドレスに格納するとともに、該ブロック毎の該ディスクリプタ情報に、次の該ブロックのディスクリプタ情報の該ディスクリプタアドレスを追加して格納し、前記設定情報読み込み手段は、該ブロック毎のディスクリプタ情報を該次の該ディスクリプタアドレスに基づいて順次読み込んでもよい。
Further, in the case of
さらに、請求項1から請求項4の場合、例えば、請求項5に記載するように、前記設定情報読み込み手段は、前記各モジュールに個別に起動信号を出力する個別起動通知手段を備え、前記制御手段は、前記ディスクリプタ情報として、該ディスクリプタ情報の設定先のモジュールを特定するモジュール情報を追加して格納し、前記設定情報読み込み手段は、前記ディスクリプタ情報の読み込みを完了すると、該個別起動通知手段が該モジュール情報に基づいて該設定先のモジュールに該起動信号を出力してもよい。
Further, in the case of
また、請求項1から請求項5の場合、例えば、請求項6に記載するように、前記各モジュールは、前記データ処理が完了すると、前記設定情報読み込み手段にデータ処理終了信号を出力するデータ処理終了通知手段を備え、前記設定情報読み込み手段は、起動させた全てのモジュールの該データ処理終了通知手段から該データ処理終了信号を受信すると、該全てのモジュールの起動が終了したと判断する起動モジュール終了判定手段を備えていてもよい。
Further, in the case of
請求項7記載のデータ処理方法は、DMAコントローラを搭載しデータに対して所定のデータ処理を行う複数のモジュールに設定する設定値と該設定値を設定する該モジュールのモジュールアドレスをディスクリプタ情報として記憶手段に格納するディスクリプタ設定処理ステップと、該ディスクリプタ情報を該記憶手段から読み込んで該各モジュールに渡すディスクリプタ取得処理ステップと、各モジュールが該渡されたディスクリプタ情報が自己に設定するディスクリプタ情報であるか否かを該モジュールアドレスに基づいてチェックし、自己に設定すべきディスクリプタ情報であると、該ディスクリプタ情報を取り込んで設定するディスクリプタ情報判別処理ステップとを有し、前記ディスクリプタ設定処理ステップにおいて、前記ディスクリプタ情報に、該ディスクリプタの全データサイズを示す全ディスクリプタサイズ情報を追加して前記記憶手段に格納し、前記ディスクリプタ取得処理ステップにおいて、前記設定情報読み込み手段は、該記憶手段から読み込んだ前記ディスクリプタ情報のデータサイズが該全ディスクリプタサイズ情報の示しているデータサイズであるかを検知し、該検知結果に基づいて、該全ディスクリプタサイズ情報の示しているデータサイズのディスクリプタ情報を該記憶手段から読み込むことにより、上記目的を達成している。 The data processing method according to claim 7 , wherein a setting value to be set in a plurality of modules mounted with a DMA controller and performing predetermined data processing on data and a module address of the module to set the setting value are stored as descriptor information. Descriptor setting processing step to be stored in the means, descriptor acquisition processing step to read the descriptor information from the storage means and pass to each module, and whether each module is the descriptor information to which the passed descriptor information is set the whether to check based on the module address, if it is the descriptor information to be set to itself possess the descriptor information determination processing step of setting captures the descriptor information, in the descriptor setting processing step, the de All descriptor size information indicating all data sizes of the descriptor is added to the scripter information and stored in the storage means. In the descriptor acquisition processing step, the setting information reading means reads the descriptor information read from the storage means. Is read out from the storage means, based on the detection result, whether the data size is the data size indicated by the total descriptor size information. The above-mentioned purpose is achieved.
本発明によれば、DMAコントローラを搭載しデータに対して所定のデータ処理を行う複数のモジュールに設定する設定値と該設定値を設定するモジュールのモジュールアドレスを、制御手段がディスクリプタ情報として記憶手段に格納し、設定情報読み込み手段が、該ディスクリプタ情報を該記憶手段から読み込んで各モジュールに渡して、各モジュールのチェック手段が、該渡されたディスクリプタ情報が自己に設定するディスクリプタ情報であるか否かをモジュールアドレスに基づいてチェックし、自己のモジュールに設定すべきディスクリプタ情報であると、該ディスクリプタ情報を自己のモジュールに設定しているので、ディスクリプタフォーマットを自由に配置することができ、従来、制御手段が設定値の各モジュールへの設定と該設定値に基づくデータの転送のための設定の双方でDMAデータ転送に介在していたのを、記憶手段へ設定値をディスクリプタ情報として格納するだけで、設定値を各モジュールへ設定して、該設定値に基づくデータの転送を行わせることができ、制御手段への負荷を低減させることができるとともに、データ転送を効率的に行うことができる。 According to the present invention, the control means stores the setting values set in a plurality of modules that are equipped with the DMA controller and perform predetermined data processing on the data and the module addresses of the modules that set the setting values as descriptor information. And the setting information reading means reads the descriptor information from the storage means and passes it to each module, and the checking means of each module determines whether or not the passed descriptor information is the descriptor information set to itself. If it is descriptor information to be set in its own module based on the module address, since the descriptor information is set in its own module, the descriptor format can be freely arranged. The control means sets the set value to each module By simply storing the setting value as descriptor information in the storage means, the setting value is set in each module, which was involved in the DMA data transfer in both the settings for data transfer based on the setting value, Data transfer based on the set value can be performed, the load on the control means can be reduced, and data transfer can be performed efficiently.
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, since the Example described below is a suitable Example of this invention, various technically preferable restrictions are attached | subjected, However, The scope of the present invention limits this invention especially in the following description. As long as there is no description of the effect, it is not restricted to these aspects.
図1〜図6は、本発明のデータ処理装置及びデータ処理方法の第1実施例を示す図であり、図1は、本発明のデータ処理装置及びデータ処理方法の第1実施例を適用した複写装置、複合装置、プリンタ装置等の画像処理装置1の要部ブロック構成図である。
1 to 6 are diagrams showing a first embodiment of the data processing apparatus and data processing method of the present invention, and FIG. 1 applies the first embodiment of the data processing apparatus and data processing method of the present invention. 1 is a block diagram of a main part of an
図1において、データ処理装置としての画像処理装置1は、CPU2、データ処理部3及びメモリ4等を備えており、データ処理部3は、画像処理モジュールとしての回転器11、変倍器12、設定情報読み込み部13、CPU I/F14及びメモリ I/F15等を備えている。
In FIG. 1, an
画像処理装置1は、CPU2の指示情報に応じてデータ処理部3がメモリ4上の画像データの読み込みを行って、該読み込んだ画像データに画像処理を施して、メモリ4に書き戻す処理を行う。
In the
CPU I/F14は、CPU2とのインターフェイスであり、メモリ I/F15は、メモリ4とのインターフェイスである。
The CPU I /
メモリ4は、RAM(Random Access Memory)やハードディスク等が用いられ、画像データ及びディスクリプタ等が書き込まれ、また、読み出される記憶手段である。 The memory 4 is a storage unit that uses a RAM (Random Access Memory), a hard disk, or the like, and in which image data, descriptors, and the like are written and read.
CPU2は、データ処理部3に設定するレジスタ情報(設定情報)やデータ処理部3に入力するデータをメモリ4に書き込み、また、データ処理部3の設定情報読み込み部13に対して、メモリ4の読み込み開始アドレスを設定したり、起動開始の指示を行う。すなわち、CPU2は、複数のモジュールである回転器11、変倍器12に設定する設定値(レジスタ設定値)と該設定値を設定する回転器11、変倍器12のレジスタアドレス(モジュールアドレス)をディスクリプタ情報としてメモリ4に格納するディスクリプタ設定処理を行う制御手段として機能する。
The CPU 2 writes register information (setting information) to be set in the
設定情報読み込み部13は、CPU2によって設定されたメモリ4の読み込み開始アドレスからレジスタアドレス(モジュールアドレス)とレジスタ設定値からなるディスクリプタ情報を読み込み、レジスタアドレスは、レジスタ設定値を設定するデータ処理部3内のモジュールである回転器11、変倍器12のレジスタアドレスである。設定情報読み込み部13は、該読み込んだレジスタアドレスとレジスタ設定値のレジスタ情報(ディスクリプタ情報)をデータ処理部3内の全ての画像処理モジュール、すなわち、回転器11、変倍器12に対して流すディスクリプタ取得処理を実行する。
The setting
回転器11は、メモリ4から読み込んだ画像データに対して画像回転処理を施す画像処理モジュールであり、データDMAC(DATA DMAC)11a及びアドレスチェッカー11b等を備えている。変倍器12は、メモリ4から読み込んだ画像データに対して画像変倍処理を行う画像処理モジュールであり、データDMAC12a及びアドレスチェッカー12b等を備えている。
The rotator 11 is an image processing module that performs image rotation processing on image data read from the memory 4, and includes a data DMAC (DATA DMAC) 11a, an address checker 11b, and the like. The
データDMAC11a、12aは、CPU2を介さずにデータの受け渡しを制御するものであり、メモリ I/F15を介してメモリ4との間で、メモリ4上のディスクリプタ情報に基づいてデータ転送を行う。
The data DMACs 11a and 12a control data transfer without going through the CPU 2, and transfer data to and from the memory 4 via the memory I /
アドレスチェッカー11b、12bは、設定情報読み込み部13から受け取ったレジスタ情報のレジスタアドレスが、該レジスタ情報を自己に設定するアドレスであるか否かチェックし、受け取ったレジスタ情報のレジスタアドレスが自己の回転器11、変倍器12に設定すべきアドレスであると判断すると、内部のレジスタに該受信したレジスタ設定値を保持し、また、アドレスチェッカー11b、12bは、受け取ったレジスタ情報のレジスタアドレスが自己に設定すべきアドレスではないと判断すると、該レジスタ情報を破棄するディスクリプタ情報判別処理を行う。
The address checkers 11b and 12b check whether or not the register address of the register information received from the setting
回転器11、変倍器12は、設定情報読み込み部13から受け取ったレジスタ設定値を内部レジスタに保持すると、データDMAC11a、12aが、該レジスタ設定値に基づいてメモリ4から画像処理パラメータや画像データを読み込み、画像処理パラメータに基づいて画像データに画像回転処理や画像変倍処理を施して、ディスクリプタ情報で指定されているメモリ4上のアドレスに書き込む。
When the rotator 11 and the
次に、本実施例の作用を説明する。本実施例の画像処理装置1は、ディスクリプタのフォーマットを自由に配置して、DMAによるデータ転送のためのCPU2の関与を削減する。
Next, the operation of this embodiment will be described. The
すなわち、図2に示すように、画像処理装置1は、CPU2が、データ処理部2に設定するレジスタ情報(図2では、設定情報と表記している。)をメモリ4上に書き込む(ステップS101)。このレジスタ情報は、データ処理部2に入力する画像データや画像データに施す処理のパラメータや画像データ等のデータの格納されているメモリ4上のメモリアドレスと転送量を示すディスクリプタ情報である。
That is, as shown in FIG. 2, the
CPU2は、次に、設定情報読み込み部13に対して、レジスタ情報のメモリ4上での読み込み開始アドレスを設定して、起動開始を指示する(ステップS102)。
Next, the CPU 2 sets the reading start address of the register information on the memory 4 to the setting
設定情報読み込み部13は、メモリ4上のCPU2によって設定された読み込み開始アドレスからデータ処理部3に取り込む上記レジスタ情報を読み込み(ステップS103)、該メモリ4から読み込んだレジスタアドレスとレジスタ設定値を内部の画像処理モジュールの全てである回転器11と変倍器12に対して流す(ステップS104)。
The setting
回転器11と変倍器12のアドレスチェッカー11b、12bは、レジスタアドレスとレジスタ設定値であるレジスタ情報(ディスクリプタ情報)を設定情報読み込み部13から受け取ると、該受け取ったレジスタ情報のレジスタアドレスが自己に設定すべきアドレスであるか否か判断し(ステップS105)、受け取ったレジスタ情報のレジスタアドレスが自己に設定すべきアドレスであると判断すると、回転器11または変倍器12の内部のレジスタに該受信したレジスタ情報のレジスタ設定値を保持する(ステップS106)。また、アドレスチェッカー11b、12bは、受け取ったレジスタ情報のレジスタアドレスが自己に設定すべきアドレスではないと判断すると、該レジスタ情報を破棄する(ステップS107)。
When the address checkers 11b and 12b of the rotator 11 and the
そして、上記レジスタ情報を内部レジスタに設定した回転器11または変倍器12は、データDMAC11a、12aが、該設定情報であるレジスタ設定値に基づいてメモリ4にアクセスして、メモリ4からデータを読み出し、回転器11または変倍器12は、該データが画像処理の処理パラメータであると、内部レジスタに該処理パラメータの設定を行い、該データが画像データであると、画像データに既に設定されている処理パラメータに基づいて画像回転処理や画像変倍処理を行って、データDMAC11a、12aが該処理後の画像データをメモリ4上に書き戻す。
Then, in the rotator 11 or the
このように、本実施例の画像処理装置1は、複数の画像処理モジュールである回転器11、変倍器12に設定するレジスタ設定値と該レジスタ設定値を設定する該回転器11、変倍器12のモジュールアドレスを、CPU2がディスクリプタ情報としてメモリ4に格納し、設定情報読み込み部13が、該ディスクリプタ情報をメモリ4から読み込んで回転器11及び変倍器12に渡して、回転器11及び変倍器12のアドレスチェッカー11b、12bが、該渡されたディスクリプタ情報が自己に設定するディスクリプタ情報であるか否かをモジュールアドレスに基づいてチェックし、自己に設定すべきディスクリプタ情報であると、該ディスクリプタ情報を自己のレジスタに設定している。
As described above, the
したがって、ディスクリプタフォーマットを自由に配置することができ、従来、レジスタ設定値の各画像処理モジュールである回転器11、変倍器12への設定と該レジスタ設定値に基づくデータの転送のための設定の双方でCPUがDMAデータ転送に介在していたのを、メモリ4へレジスタ設定値をディスクリプタ情報として格納するだけで、レジスタ設定値を回転器11、変倍器12へ設定させて、該レジスタ設定値に基づくデータの転送を行わせることができ、CPU2への負荷を低減することができるとともに、データ転送を効率的に行うことができる。
Therefore, the descriptor format can be freely arranged. Conventionally, the setting of the register setting values to the rotator 11 and the
すなわち、本実施例の画像処理装置1は、ディスクリプタフォーマットを、モジュールアドレスであるレジスタアドレスとレジスタ設定値で構成し、回転器11、変倍器12のアドレスチェッカー11b、12bがレジスタアドレスに基づいて、レジスタデータが自己宛であるかチェックして、レジスタ設定値の取り込みの制御を行っているので、ディスクリプタフォーマットを自由に配置することができる。
In other words, the
なお、通常、ディスクリプタは、メモリアドレスと転送量からなる上記レジスタ設定値(レジスタ値)のみからなるフォーマット構成となっているが、本実施例の画像処理装置1では、CPU2がメモリ4上に書き込むディスクリプタフォーマットは、データ処理部3の画像処理モジュールである回転器11と変倍器12のレジスタのアドレスであるレジスタアドレスとレジスタ設定値(メモリアドレスと転送量)からなっている。
Normally, the descriptor has a format configuration consisting only of the register setting value (register value) consisting of the memory address and the transfer amount. However, in the
そして、回転器11のアドレスチェッカー11bと変倍器12のアドレスチェッカー12bは、該レジスタアドレスに基づいて設定情報読み込み部13から受け取ったレジスタ設定値が自己宛であるか判断している。
Then, the address checker 11b of the rotator 11 and the address checker 12b of the
本実施例で用いるディスクリプタは、上記フォーマット構成に限るものではなく、例えば、図3に示すように、ディスクリプタの先頭に、全ディスクリプタサイズ(全データサイズ)を組み込み、その後に、レジスタアドレスとレジスタ値(レジスタ設定値)の順で格納されていてもよい。すなわち、「全ディスクリプタサイズ、レジスタアドレス、レジスタ値・・・・レジスタアドレス、レジスタ値」の順に格納されたディスクリプタ構成であってもよい。 The descriptor used in this embodiment is not limited to the above format configuration. For example, as shown in FIG. 3, all descriptor sizes (all data sizes) are incorporated at the beginning of the descriptor, and then the register address and register value are included. They may be stored in the order of (register set value). That is, the descriptor configuration may be stored in the order of “all descriptor sizes, register address, register value... Register address, register value”.
このようにディスクリプタに、全ディスクリプタサイズを組み込む場合、設定情報読み込み部13に、データサイズ検知部21(図4参照)を設け、設定情報読み込み部13が、まず、メモリ4の全ディスクリプタサイズ(全データサイズ)を取り込んで、データサイズ検知部21が、該全ディスクリプタサイズを計算しながら、全ディスクリプタサイズ以降のディスクリプタ情報であるレジスタアドレスとレジスタ値(レジスタ設定値)を読み込んで、全画像処理モジュール(回転器11、変倍器12)に対して該レジスタアドレスとデータ値を流す。設定情報読み込み部13は、以下、データサイズ検知部21が読み込んだデータサイズを計算して全ディスクリプタサイズ(全データサイズ)になるまで、メモリ4からレジスタアドレスとレジスタ値を読み込んで、全画像処理モジュールに流す処理を行う。
When the entire descriptor size is incorporated in the descriptor as described above, the setting
このようにすると、ディスクリプタ情報として設定可能なレジスタ設定数を自由に変更することができ、自由度をより一層向上させることができる。 In this way, the number of register settings that can be set as descriptor information can be freely changed, and the degree of freedom can be further improved.
この場合、図4に示すように、設定情報読み込み部13に、上記データサイズ検知部21と起動通知部22を設け、データサイズ検知部21が、全ディスクリプタサイズを計算すると、すなわち、全ディスクリプタサイズのディスクリプタ情報の読み込みを検出すると、データサイズ検知部21が終了信号を起動通知部22に出力し、起動通知部22が、全画像処理モジュールに対して、すなわち、回転器11及び変倍器12に対して、起動信号(スタート信号)を出力して、各画像処理モジュール、すなわち、回転器11及び変倍器12が上記処理を実行するようにしてもよい。
In this case, as shown in FIG. 4, the setting
このようにすると、回転器11及び変倍器12を自動的に起動させることができ、CPU2がわざわざ各画像処理モジュールである回転器11や変倍器12の起動をかける必要がなくなり、CPU2の負荷をより一層削減することができる。
In this way, the rotator 11 and the
また、本実施例で用いるディスクリプタは、上記フォーマット構成に限るものではなく、例えば、レジスタアドレスが連続領域に配置されている場合には、図5に示すように、ディスクリプタ情報にレジスタアドレス連続サイズを設定してもよい。 Further, the descriptor used in the present embodiment is not limited to the above format configuration. For example, when the register address is arranged in the continuous area, the register address continuous size is set in the descriptor information as shown in FIG. It may be set.
この場合、設定情報読み込み部13に、上記データサイズ検知部21とアドレス計算部を設け、設定情報読み込み部13が、まず、メモリ4の全ディスクリプタサイズ(全データサイズ)を取り込んで、データサイズ検知部21が、該全ディスクリプタサイズを計算しながら、次に、レジスタアドレス連続サイズを読み込み、さらに、全ディスクリプタサイズ以降のディスクリプタ情報であるレジスタアドレスとレジスタ値(レジスタ設定値)を読み込んで、アドレス計算部が、最初に読み込んだレジスタアドレスから計算して、全画像処理モジュール(回転器11、変倍器12)に対して該レジスタアドレスとデータ値を流す。設定情報読み込み部13は、以下、アドレス計算部が計算したレジスタアドレス連続サイズ分読み込んで、次のレジスタアドレス連続サイズ及び以下のレジスタアドレスとレジスタ値の読み込みを、データサイズ検知部21が該読み込んだデータのデータサイズを計算して全ディスクリプタサイズ(全データサイズ)になるまで、行って、順次、全画像処理モジュールに流す処理を行う。
In this case, the setting
このようにすると、レジスタアドレスを連続空間で設定する場合に、最初のレジスタアドレスの設定のみで、後のアドレスを自動計算することができ、確保するメモリ空間を削減することができる。 In this way, when register addresses are set in a continuous space, the subsequent addresses can be automatically calculated only by setting the first register address, and the memory space to be secured can be reduced.
さらに、本実施例で用いるディスクリプタは、上記フォーマット構成に限るものではなく、例えば、図6に示すように、ディスクリプタ情報を複数個に分けてメモリ4上に配置してもよい。 Furthermore, the descriptor used in the present embodiment is not limited to the format configuration described above. For example, as shown in FIG. 6, the descriptor information may be divided into a plurality of pieces and arranged on the memory 4.
この場合、上記同様に、設定情報読み込み部13は、起動されると、最初に、最初にディスクリプタ情報の格納されているアドレスに対してディスクリプタ情報(設定情報)の読み込みを行い、まず、全データサイズの取得を行う。データサイズ検知部21で該全データサイズになるまでメモリ4上からディスクリプタ情報であるレジスタアドレスとレジスタ値の読み込みを行うと、最後に設定されているディスクリプタ情報である次のディスクリプタアドレスを判定する。
In this case, as described above, when the setting
設定情報読み込み部13は、次のディスクリプタアドレスが「0」でなければ、そのデータ値を次の設定情報(ディスクリプタ情報)の格納されているアドレスと判断して、上述のように、最初に全データサイズを取得して、上記同様にディスクリプタ情報を読み込む動作を繰り返し行う。
If the next descriptor address is not “0”, the setting
そして、設定情報読み込み部13は、次のディスクリプタアドレスが「0」であると、その設定情報が最後の設定情報であると判断して、読み込み動作を完了する。
When the next descriptor address is “0”, the setting
このようにすると、設定情報が膨大な場合等のようにメモリ連続空間を確保することが難しい場合、ディスクリプタ情報を複数個に分けることができ、レジスタ設定値を複数のディスクリプタ情報に分割することで、より一層自由度を向上させることができる。 In this way, when it is difficult to secure a continuous memory space, such as when the setting information is huge, the descriptor information can be divided into a plurality of pieces, and the register setting value can be divided into a plurality of pieces of descriptor information. The degree of freedom can be further improved.
図7及び図8は、本発明のデータ処理装置及びデータ処理方法の第2実施例を示す図であり、図7は、本発明のデータ処理装置及びデータ処理方法の第2実施例を適用した画像処理装置のデータ処理部の要部ブロック構成図である。 7 and 8 are diagrams showing a second embodiment of the data processing apparatus and data processing method of the present invention, and FIG. 7 applies the second embodiment of the data processing apparatus and data processing method of the present invention. It is a principal block block diagram of the data processing part of an image processing apparatus.
なお、本実施例は、上記第1実施例の画像処理装置1と同様の画像処理装置に適用したものであり、本実施例の説明においては、上記第1実施例の画像処理装置1と同様の構成部分には、同一の符号を付してその詳細な説明を省略するとともに、図示しない部分についても、必要に応じて、第1実施例で用いた符号をそのまま用いて説明する。
The present embodiment is applied to an image processing apparatus similar to the
図7において、画像処理装置1のデータ処理部3は、画像処理モジュールとしての回転器11及び変倍器12及び設定情報読み込み部13等を備えており、設定情報読み込み部13は、モジュール起動判定部31及び各画像処理モジュール毎の起動通知部である回転器起動通知部32と変倍器起動通知部33を備えている。
In FIG. 7, the
そして、CPU2によってメモリ4に設定されるディスクリプタ情報は、そのディスクリプタフォーマットが図8に示すように構成されており、全データサイズ(全ディスクリプタサイズ)、レジスタアドレス、レジスタ値(レジスタ設定値)・・・レジスタアドレス、レジスタ値が設定されて、最後に、モジュール番号データサイズ及びモジュール番号としての回転器番号と変倍器番号が設定されている。 The descriptor information set in the memory 4 by the CPU 2 has a descriptor format as shown in FIG. 8, and includes all data sizes (all descriptor sizes), register addresses, register values (register set values),. A register address and a register value are set, and finally, a module number data size and a rotator number and a variable number as a module number are set.
本実施例の画像処理装置1は、CPU2がメモリ4に上記構成のディスクリプタ情報を書き込んで、読み込み開始アドレスを設定情報読み込み部13に通知すると、設定情報読み込み部13が、メモリ4の該読み込み開始アドレスからディスクリプタ情報のレジスタアドレスとレジスタ設定値(レジスタ値)を全て読み込み、次に、ディスクリプタに設定されているモジュール番号データサイズを読み込んで、該モジュール番号データサイズ分のモジュール番号、すなわち、回転器番号と変倍器番号を読み込む。
In the
モジュール情報読み込み部13は、モジュール番号(回転器番号と変倍器番号)を読み込むと、モジュール起動判定部31が、必要なモジュール起動通知部である回転器起動通知部32と変倍器起動通知部33に対して、通知要求を出し、通知要求を受け取った回転器起動通知部32及び変倍器起動通知部33は、対応する画像処理モジュールである回転器11及び変倍器12に対して起動信号を流す。
When the module
回転器11及び変倍器12は、回転器起動通知部32及び変倍器起動通知部33から起動信号を受け取ると、設定情報読み込み部13から受け取ってレジスタアドレスとレジスタ設定値に基づいて上記レジスタ設定処理を行って、必要な画像データやパラメータの読み込みをメモリ4から行う。
When the rotator 11 and the
このように、本実施例の画像処理装置1は、起動させるモジュールを指定して、様々なモジュールの組み合わせをディスクリプタ設定情報で制御することができ、より一層自由度を向上させることができる。
As described above, the
図9は、本発明のデータ処理装置及びデータ処理方法の第3実施例を適用した画像処理装置のデータ処理部の要部ブロック構成図である。 FIG. 9 is a block diagram of the main part of the data processing unit of the image processing apparatus to which the third embodiment of the data processing apparatus and data processing method of the present invention is applied.
なお、本実施例は、上記第1実施例の画像処理装置1と同様の画像処理装置に適用したものであり、本実施例の説明においては、上記第1実施例の画像処理装置1と同様の構成部分には、同一の符号を付してその詳細な説明を省略するとともに、図示しない部分についても、必要に応じて、第1実施例で用いた符号をそのまま用いて説明する。
The present embodiment is applied to an image processing apparatus similar to the
図9において、画像処理装置1のデータ処理部3は、画像処理モジュールとしての回転器11及び変倍器12及び設定情報読み込み部13等を備えている。
In FIG. 9, the
回転器11及び変倍器12は、それぞれ設定情報読み込み部13に終了信号を出力してデータ処理の終了を通知するデータ処理終了通知部11c、12cを備えており、設定情報読み込み部13は、各画像処理モジュールである回転器11、変倍器12のデータ処理終了通知部11c、12cからの終了信号に基づいて、各画像処理モジュールでのデータ処理の終了を判定する。
Each of the rotator 11 and the
本実施例の画像処理装置1は、各画像処理モジュールである回転器11及び変倍器12でのディスクリプタ情報に基づくメモリ4からのデータ転送やメモリ4から読み込んだデータに対する画像処理等のデータ処理が終了すると、そのデータ処理終了通知部11c、12cが、設定情報読み込み部13に、終了信号を出力して、データ処理が終了したことを通知する。
The
設定情報読み込み部13は、回転器11及び変倍器12からの終了信号を起動モジュール終了判定部41が受け取り、起動モジュール終了判定部41は、起動させたた全ての画像処理モジュールである回転器11、変倍器12から終了信号を受け取った時点でデータ処理部3の処理が終了したと判定する。
The setting
このようにすると、設定情報読み込み部13一箇所でデータ処理部3の全ての動作完了を集中管理して、CPU2は、データ処理部3の終了を各画像処理モジュールである回転器11、変倍器12から通知されるのではなく、設定情報読み込み部13からの通知のみで制御することができ、制御を簡単にして、CPU2の負荷をより一層軽減することができる。
By doing this, the setting
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 The invention made by the present inventor has been specifically described based on the preferred embodiments. However, the present invention is not limited to the above, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明は、プリンタ装置、複合装置等のDMAによってデータ転送するデータ処理装置及びデータ処理方法に適用することができる。 The present invention can be applied to a data processing apparatus and a data processing method for transferring data by DMA such as a printer apparatus or a composite apparatus.
1 画像処理装置
2 CPU
3 データ処理部
4 メモリ
11 回転器
11a データDMAC
11b アドレスチェッカー
12 変倍器
12a データDMAC
12b アドレスチェッカー
13 設定情報読み込み部
14 CPU I/F
15 メモリ I/F
21 データサイズ検知部
22 起動通知部
31 モジュール起動判定部
32 回転器起動通知部
33 変倍器起動通知部
41 起動モジュール終了判定部
11c、12c データ処理終了通知部
1 Image processing device 2 CPU
3 Data processor 4 Memory 11 Rotator 11a Data DMAC
15 Memory I / F
21 Data
Claims (7)
前記制御手段は、前記ディスクリプタ情報に、該ディスクリプタの全データサイズを示す全ディスクリプタサイズ情報を追加して前記記憶手段に格納し、前記設定情報読み込み手段は、該記憶手段から読み込んだ前記ディスクリプタ情報のデータサイズが該全ディスクリプタサイズ情報の示しているデータサイズであるかを検知するデータサイズ検知手段を備え、該データサイズ検知手段の検知結果に基づいて、該全ディスクリプタサイズ情報の示しているデータサイズのディスクリプタ情報を該記憶手段から読み込むことを特徴とするデータ処理装置。 A plurality of modules that are equipped with a DMA controller for performing DMA transfer of setting information and data based on descriptor information stored on the storage means, and that perform predetermined data processing on the data, and the descriptor information to the storage means To control the operation to the storage means by the DMA controller and the operation of the module, and the setting value to be set for the module and the module address of the module to set the setting value as the descriptor information A data processing apparatus comprising: a control unit that stores data in the storage unit; and a setting information reading unit that reads the descriptor information from the storage unit and passes the descriptor information to the modules. The descriptor information passed from the means is set to self. Whether the descriptor information checked based on the module address, if it is the descriptor information to be set in its own module, comprising a check means for setting the descriptor information in its own module,
The control means adds all descriptor size information indicating the total data size of the descriptor to the descriptor information and stores it in the storage means, and the setting information reading means stores the descriptor information read from the storage means. Data size detection means for detecting whether the data size is the data size indicated by the total descriptor size information, and based on the detection result of the data size detection means, the data size indicated by the total descriptor size information The data processing apparatus is characterized in that the descriptor information is read from the storage means .
前記ディスクリプタ設定処理ステップにおいて、前記ディスクリプタ情報に、該ディスクリプタの全データサイズを示す全ディスクリプタサイズ情報を追加して前記記憶手段に格納し、前記ディスクリプタ取得処理ステップにおいて、前記設定情報読み込み手段は、該記憶手段から読み込んだ前記ディスクリプタ情報のデータサイズが該全ディスクリプタサイズ情報の示しているデータサイズであるかを検知し、該検知結果に基づいて、該全ディスクリプタサイズ情報の示しているデータサイズのディスクリプタ情報を該記憶手段から読み込むことを特徴とするデータ処理方法。 A descriptor setting processing step for storing a setting value to be set in a plurality of modules that are equipped with a DMA controller and perform predetermined data processing on data, and a module address of the module to set the setting value in a storage unit as descriptor information; A descriptor acquisition processing step of reading the descriptor information from the storage means and passing it to each module, and checking whether each module is based on the module address whether the passed descriptor information is the descriptor information set to itself If the descriptor information is to be set in itself, the descriptor information determination processing step for fetching and setting the descriptor information is included.
In the descriptor setting processing step, all descriptor size information indicating all data sizes of the descriptor is added to the descriptor information and stored in the storage means. In the descriptor acquisition processing step, the setting information reading means includes the descriptor information It is detected whether the data size of the descriptor information read from the storage means is the data size indicated by the total descriptor size information, and based on the detection result, the descriptor of the data size indicated by the total descriptor size information A data processing method , wherein information is read from the storage means .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187817A JP4847407B2 (en) | 2007-07-19 | 2007-07-19 | Data processing apparatus and data processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187817A JP4847407B2 (en) | 2007-07-19 | 2007-07-19 | Data processing apparatus and data processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009026023A JP2009026023A (en) | 2009-02-05 |
JP4847407B2 true JP4847407B2 (en) | 2011-12-28 |
Family
ID=40397781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007187817A Expired - Fee Related JP4847407B2 (en) | 2007-07-19 | 2007-07-19 | Data processing apparatus and data processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4847407B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH031264A (en) * | 1989-05-30 | 1991-01-07 | Oki Electric Ind Co Ltd | Multi-processor system |
JPH11134287A (en) * | 1997-10-28 | 1999-05-21 | Nec Corp | Input/output bus data transfer device |
JP2006119971A (en) * | 2004-10-22 | 2006-05-11 | Canon Inc | Data transfer device |
JP4456490B2 (en) * | 2005-01-14 | 2010-04-28 | 富士通株式会社 | DMA equipment |
-
2007
- 2007-07-19 JP JP2007187817A patent/JP4847407B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009026023A (en) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5217929B2 (en) | Interrupt detection device and information processing system | |
JP2008022372A (en) | Alteration detection information generating apparatus, imaging apparatus, alteration detection information generating method, program, and storage medium | |
JP2009527820A5 (en) | ||
JP4847407B2 (en) | Data processing apparatus and data processing method | |
JP5651622B2 (en) | Data transmission apparatus, data transmission method, and program | |
JP4446968B2 (en) | Data processing device | |
JP5675278B2 (en) | Data processing apparatus and image processing apparatus | |
US20080005389A1 (en) | Direct memory access controller | |
JP2001157049A5 (en) | ||
JP3747213B1 (en) | NAND flash memory device and controller for sequential ROM interface | |
JP2015187833A (en) | Information processor, information processing method, and program | |
JP2006338533A (en) | Multilayered bus system having ecc circuit | |
JP2020197857A (en) | Image forming apparatus, control method thereof, and program | |
JP6635696B2 (en) | Information processing apparatus and control method | |
JP4560398B2 (en) | Data processing circuit | |
JP2016154001A (en) | Image processor, data transfer control method for image processing, and data transfer control program for image processing | |
JP2008059452A (en) | Image processor and image processing method | |
JP2007087086A (en) | Dma transfer system | |
JP2009245005A (en) | Data processor, data processing method and data processing program | |
JP2007280373A (en) | Data processing device, image processing device, image forming apparatus, and computer program | |
JP2020077246A (en) | Data transfer device, image capturing device, and data transfer method | |
JP2007072910A (en) | Image input device | |
JP2011180653A (en) | Data transfer device and data transfer method | |
JP5392037B2 (en) | Information processing device | |
JP2011150625A (en) | Apparatus and method for processing signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100310 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |