JP4843247B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4843247B2
JP4843247B2 JP2005132178A JP2005132178A JP4843247B2 JP 4843247 B2 JP4843247 B2 JP 4843247B2 JP 2005132178 A JP2005132178 A JP 2005132178A JP 2005132178 A JP2005132178 A JP 2005132178A JP 4843247 B2 JP4843247 B2 JP 4843247B2
Authority
JP
Japan
Prior art keywords
liquid crystal
capacitance
crystal display
display device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005132178A
Other languages
English (en)
Other versions
JP2005309450A (ja
Inventor
裕 ▲高▼藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005132178A priority Critical patent/JP4843247B2/ja
Publication of JP2005309450A publication Critical patent/JP2005309450A/ja
Application granted granted Critical
Publication of JP4843247B2 publication Critical patent/JP4843247B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Description

この発明は、薄膜トランジスタ(TFT)で駆動する所謂アクティブマトリックス駆動型の液晶表示装置に関し、特に小型のプロジェクション用に用いられる液晶表示装置に関する。
従来よりプロジェクション装置に使用されている小型のアクティブマトリックス駆動液晶表示装置における駆動システムの構成例を図13に示す。また、駆動法の一例を図17に模式的に示す。従来のプロジェクション装置に使用される小型のアクティブマトリックス駆動液晶表示装置においては、ドライバLSI(大規模集積回路)の接続ピッチを極めて小さくする必要があるため、一般にはポリシリコンTFTを用いてドライバを一体集積化した所謂ドライバモノリシック型の液晶表示装置が用いられる。
その駆動は、図13に示すように、表示すべきビデオデータ信号がアナログ信号で入力され、一旦A/Dコンバータ1でデジタル信号に変換した後、処理部2によって、表示データ電圧に対し液晶の電気光学応答(すなわち、V‐Tカーブ)に合わせるためにガンマ補正を掛けたり、画面のフォーマット変換のためのスケーリング等の処理を行う。この処理後の信号は、D/Aコンバータ3で再度アナログ信号に変換された後、複数のサンプルホールド回路4によって多相の並列信号に変換される。そうした後、多相化の相数に応じて周波数が「1/相数」に下げられ、線型増幅回路(図示せず)を経て液晶表示パネルのデータ駆動回路に供給される。
これ等のデータ信号は、上記データ駆動回路において、水平走査回路の出力によって制御されるアナログスイッチ(図示せず)の開閉によって、ソースバスラインが有する容量に順次ホールドされる。そして、このソースバスラインにホールドされたデータ信号は、1水平走査期間が終了するまで上記ソースバスラインにTFTを介して接続された各絵素の容量に転送され、1水平走査期間が終了した後は上記絵素の容量にホールドされる。
一方、液晶の駆動においては、電気化学反応による配向膜や液晶の劣化防止あるいは焼き付き残像の防止のために、液晶に印加される電圧を交流にする必要がある。そのため、図17(b)に示すように、1フレーム毎にビデオデータ信号の極性を切り換えて交流駆動を行う。その結果、TFTのオン/オフによって電位の定まる絵素電極とそれ等の中間電位に設定された対向電極との間に、フレーム毎に交互に極性が切り換る信号電圧が印加されるのである。
ところで、液晶は、実効値に対して応答するために、正負交互に印加される電圧波形が完全に対称であれば、光学的な応答はフレームが切り換る周波数(フレーム周波数)で応答する。ところが、波形が少しでも非対称であると、周波数がフレーム周波数の1/2である分周成分が生じる。そして、TFTの特性は正負が完全に対称ではなく、スイッチングによるフィードスルーによる直流電位のオフセットも生じる。そこで、これらの影響を相殺するように対向電極の電位を設定している。しかしながら、仮にあるデータ電圧に対して正負が完全に対称となるように調整したとしても、液晶の容量やTFTの容量の非線型性あるいは線型増幅回路のゲインの正負非対称性やオフセットのために、全てのデータ電圧に対して完全に対称とすることは極めて困難であり、完全に対称にできたとしても経時変化によってずれると非対称になってしまう。
通常、フレーム周波数は60Hz〜85Hzでその1/2の成分は30Hz〜43Hzであり、人間の目にちらつき(フリッカ)として観測されるため表示品位が著しく損なわれる。これを避けるために、従来は、図17(a)に示すように、液晶が点滅する周波数を疑似的に2倍にしてフリッカを見えなくする所謂ライン反転駆動を行っている。
しかしながら、上記従来のプロジェクション装置に使用される小型のアクティブマトリックス駆動液晶表示装置には、以下のような問題がある。すなわち、上記液晶表示装置の駆動法(図17(a)に示す例では水平ライン反転駆動)では、フリッカを避けるために、隣接する絵素電極には逆極性の電圧が印加される。そのために、逆極性の電圧で挟まれる絵素電極の電極端付近では、当該絵素電極と対向電極との間の一様な電界(以下、縦電界と言う)が乱れ、横方向の電界(以下横電界と言う)成分が生じる。したがって、例えば、通常のTN(ツイステッド・ネマティック)モードにおいては、プレティルトに応じて逆のプレティルト領域が生じ、偏光板をクロスニコルに設定したノーマリホワイトモードの場合には、プレティルト領域と逆プレティルト領域との境界およびその近傍において、黒表示時に光漏れする領域、および、表示データ電圧に対する液晶の電気光学応答(V‐Tカーブ)が高電圧側にずれる領域が生じ、コントラストが著しく低下する。また、偏光板をパラレルニコルに設定したノーマリブラックモードの場合には、横電界によって生じる上述の影響によって白レベルの透過率低下を来すのみならず、可視光全域で同じ旋光性が得られないため高コントラストおよび色に偏りの無い中性の黒を実現することが困難である。したがって、TNモードにおける実用的な表示は、偏光板をクロスニコルに設定したノーマリホワイトモードに限られてしまう。
上記ノーマリホワイトモードにおいて十分な表示品位を得るには、上述した光抜けする領域やV‐Tカーブが高電圧側にずれる領域を遮光する必要がある。この光抜けする領域やV‐Tカーブが高電圧側にずれる領域の影響は、絵素端から概ね一定の領域を占めるために、特に絵素サイズが小さい場合に顕著になる。従来のプロジェクション装置に使用される小型のアクティブマトリックス駆動液晶表示装置等においては、駆動上の問題が生じ難いために当初ソースライン反転駆動が行われていた。ところが、絵素サイズが微細化するに連れて、上記遮光すべき領域が相対的に大きくなって開口率が著しく低下するという事態に至った。
表示部では、図12に示すように、縦方向にはソースバスライン5だけが設けられているのに対して、横方向にはゲートバスライン6と絵素補助容量の共通配線7が設けられている。したがって、元々縦方向よりも横方向に光が透過しない領域が大きくなっている。そこで、この元々横方向に光が透過しない領域を上記遮光すべき領域として利用するために、駆動上の間題はあるが水平ライン反転駆動とし、上記遮光すべき領域8をソースバスライン5の延在方向に隣接する絵素9,9間に設けることによって開口率の低下を防止するようになってきている。
しかしながら、従来のプロジェクション装置に使用される小型のアクティブマトリックス駆動液晶表示装置等においては、更に絵素サイズが小さくなった場合には、上記絵素電極の上下端付近でコントラストが著しく低下する領域の更なる遮光が必要になるため、更に開口率を高めるのは極めて困難である。このような反転駆動に関わる問題解決の手段として、図17(b)に示すように、ライン反転駆動等の空間反転表示を無くす駆動(以下、フレーム反転駆動と言う)を行うことで解決できる。
ところが、上記フレーム反転駆動では、光学的な応答はフレームが切り換る周波数(フレーム周波数)で応答する。ところが、波形が少しでも非対称であると、周波数がフレーム周波数の1/2である分周成分が生じる。上述したように、TFTの特性は正負完全に対称ではなく、全てのデータ電圧に対し完全に対称とすることは極めて困難であり、経時変化によってずれが生ずるために、波形は非対称となってしまう。
通常、フレーム周波数は60Hz〜85Hzであり、その1/2の成分は30Hz〜43Hzである。そして、この1/2の成分はフリッカとして観測されるため表示品位が著しく損なわれる。これを避けるため、フレーム周波数を約2倍に上げることによってフリッカを防止する方法が特開平9‐204159号公報(特許文献1)に開示されている。
しかしながら、上記従来のプロジェクション装置に使用される小型のアクティブマトリックス駆動液晶表示装置においては、上述のごとくドライバLSIの接続ピッチを極めて小さくするために、ポリシリコンTFTによるドライバモノリシック構造が採用されている。そして、ポリシリコンTFTは、その特性が単結晶シリコンのトランジスタの特性に対して大幅に劣っているために高速動作に限度がある。そこで、従来のプロジェクション装置に使用される小型のアクティブマトリックス駆動液晶表示装置においては、動作周波数を下げるために、図13に示すごとく、アナログのサンプルホールド回路4で多相の並列信号に変換して液晶表示パネル側のデータ駆動回路に供給している。例えば、XGA(エクステンディット・ビデオ・グラフィックス・アレイ)の表示を行う場合には、ビデオ信号を1液晶表示装置当り12相もの多数に分割し、液晶表示パネル側のデータ駆動回路によってXGAの源データ信号の速度を1/12まで落として動作させている。
従って、この状態においてフレーム周波数を2倍に上げてフリッカを防止する場合には、ビデオ転送レートを通常のレートにするためにビデオ信号を24(=12×2)相に分割する必要がある。したがって、外部回路の規模を増加させてコストアップを招くばかりでなく、上記液晶表示パネルへの入力端子の接続数が増加し、水平駆動回路が複雑化することによって歩留の低下を招くという問題がある。また、フレーム反転駆動を行う場合には、ソースバスラインと表示絵素との間に寄生容量が存在し、開口率を高めるために上記補助容量の面積を小さくすると必然的に上記寄生容量の比率が増加してクロストークの発生が避けられず、画質の著しい低下を招くという問題がある。
一方、データドライバから供給される表示データ(ビデオ信号)の電圧に、上記データドライバのトランジスタの耐圧や消費電力の観点から制限がある。そのため、水平ライン反転駆動を行う場合には、上下に隣接する画素間の容量のために電圧ロスが生じ、より高い駆動電圧が必要となるため、液晶に印加される駆動電圧が不足し、特にノーマリホワイトモードの表示においては高コントラストを実現するのは困難であるという問題がある。
さらに、上記水平ライン反転駆動では、データドライバの構造が、水平走査回路の出力によって制御されるアナログスイッチによって、ビデオ信号を順次ソースバスラインが有する容量にホールドして行く構造である場合であって、ビデオ信号を多相に分割し周波数を落として並列に供給する駆動法を実行する場合においては、次のような問題がある。すなわち、通常、上記分割した多相のビデオ信号を同時にアナログスイッチによってサンプルするのであるが、左右の絵素間に容量結合がある場合には、同時にサンプルされる絵素ブロックと次にサンプルされる絵素ブロックとにおける互いに隣接する絵素のホールド電位が変動することになり、縦縞となって観測されるという問題がある。
特開平9‐204159号公報
そこで、この発明の課題は、高コントラストと高開口率とを両立させ且つ高品位な表示が可能な液晶表示装置を提供することにある。
上記課題を解決するため、この発明は、
駆動回路と表示部とを有すると共に、ノーマリホワイトモードの表示を行うアクティブマトリックス駆動方式の液晶表示装置において、
上記駆動回路は、1フレームの画面全体の全絵素に同一極性のデータを書き込むと共に、時間軸において互いに隣接するフレームには互いに極性が異なるデータを書き込むようになっており、
上記表示部におけるソースバスラインの延在方向に隣接する絵素電極間には、当該隣接絵素電極の電極間容量、あるいは、TFTのドレインに接続されて当該隣接絵素電極の下部に絶縁膜を介して形成された導電性の遮光層と当該隣接絵素電極との重なり部分による容量が、形成されている
ことを特徴としている。
上記構成によれば、ノーマリホワイトモードの表示において、上記フレーム反転駆動を行った場合に、表示部の絵素電極に、駆動回路から供給されるデータの電圧にソースバスラインの延在方向に隣接する絵素電極間の容量に応じた電圧を加算した電圧が印加される。こうして、従来の液晶表示装置よりも低い電圧のデータで同一のコントラストが得られる。あるいは、各絵素の開口率を犠牲にすることなく液晶に十分な駆動電圧が印加されて高コントラストが得られる。
また、この発明の液晶表示装置は、上記ソースバスラインの延在方向に隣接する絵素電極間のスペースを,当該絵素電極におけるソースバスラインの延在方向への長さの概15%以下とすることによって、当該隣接絵素電極の電極間容量を得ることが望ましい。
上記構成によれば、上記ソースバスラインの延在方向に隣接する絵素電極間のスペースがソースバスラインの延在方向への長さの概15%以下であるため、上記絵素電圧への印加電圧に加算するに十分な電圧が得られるだけの結合容量が得られる。こうして、上記絵素電極間のスペースを調整するだけの簡単な方法で、各絵素の開口率を犠牲にすることなく高コントラストが得られる。
また、この発明の液晶表示装置は、上記ソースバスラインの延在方向に隣接する絵素電極間の容量を、寄生容量も含めた当該絵素電極に係る補助容量の0.5%以上且つ10%以下にすることが望ましい。
上記構成によれば、上記ソースバスラインの延在方向に隣接する絵素電極間の容量が補助容量の0.5%以上であるため、上記絵素電圧への印加電圧に加算するに十分な電圧が得られるだけの容量が得られる。また、上記絵素電極間の容量が補助容量の10%以下であるため、上記絵素電極間の容量のばらつきが上記加算電圧に与える影響が少ない。こうして、安定した電圧が上記絵素電圧への印加電圧に加算されて、各絵素の開口率を犠牲にすることなく高コントラストが得られる。
以上より明らかなように、この発明のノーマリホワイトモードの表示を行うアクティブマトリックス駆動方式の液晶表示装置は、駆動回路がフレーム反転駆動を行うようになっており、上下方向に隣接する絵素電極間に、当該隣接絵素電極間の結合容量、または、TFTのドレインに接続されて当該隣接絵素電極の下部に絶縁膜を介して形成された導電性の遮光層と当該隣接絵素電極との重なり部分による容量を形成すれば、上記フレーム反転駆動を行った場合に、表示部の絵素電極に、表示品位を劣化させることなく、上記駆動回路から供給されるデータの電圧に上記隣接絵素電極間の容量に応じた電圧を加算した電圧を印加できる。したがって、従来の液晶表示装置よりも低い電圧のデータで同一のコントラストを得ることができる。あるいは、各絵素の開口率を犠牲にすることなく液晶に十分な駆動電圧を印加して高コントラストを得ることができる。
すなわち、この発明によれば、上記TFTの耐圧や消費電力の観点からデータ信号のレベルに課せられた制限のために液晶に印加される駆動電圧が不足するノーマリホワイトモードの表示において、不足する駆動電圧を補って高コントラストを得ることができる。
また、この発明の液晶表示装置は、上記上下方向に隣接する絵素電極間のスペースを当該絵素電極における上下方向の長さの概15%以下とすることによって当該隣接絵素電極間の結合容量を得るようにすれば、上記絵素電圧への印加電圧に加算するに十分な電圧が得られるだけの結合容量を得ることができる。したがって、上記絵素電極間のスペースを調整するだけの簡単な方法で、各絵素の開口率を犠牲にすることなく高コントラストを得ることができる。
また、この発明の液晶表示装置は、上記上下方向に隣接する絵素電極間の容量を、寄生容量も含めた当該絵素電極に係る補助容量の0.5%以上且つ10%以下にすれば、上記絵素電圧への印加電圧に加算するに十分な電圧が得られるだけの上記容量を得、且つ、上記絵素電極間の容量のばらつきが上記加算電圧の変動(液晶の透過率の変動)に与える影響を少なくできる。したがって、安定し且つ十分な電圧を上記絵素電圧への印加電圧に加算することができる。
以下、この発明を図示の実施の形態により詳細に説明する。
(第1参考例)
上述したように、ポリシリコンTFTは、その特性が単結晶シリコンのトランジスタの特性に対して大幅に劣っているために高速動作に限度がある。そこで、本参考例においては、Ni,Pt,Sn,Pdのうち少なくとも1つをアモルファスシリコン(a‐Si)膜に添加し、結晶生成長を促進して形成したポリシリコンを活性層に持つTFTを形成する。そして、このTFTを用いて駆動回路一体型パネルを構成することによって、従来のポリシリコンTFT用いた駆動回路一体型パネルの2倍以上の動作速度を実現し、フレーム周波数を約2倍に上げてフリッカの防止を図るのである。
図1は、本参考例における液晶表示装置の表示絵素部に用いられるTFTの要部断面図である。このTFTは、以下のような手順によって作成される。
先ず、絶縁基板11上全面にa‐Si膜12を堆積した後、Si表面を親水性としそれをコントロールするために表面に薄い酸化膜を形成し、その上に酢酸Ni水溶液をスピンコートする。次に、600℃で約12時間固相成長を行って、a‐Si膜12を多結晶Siに結晶化し、その多結晶Si層上にSiO2膜を堆積し、デバイスの活性領域を形成する部分以外の上記酸化膜及びSiO2膜を除去する。
次に、残った上記SiO2膜をマスクにして高濃度のP+イオンを注入し(15keV,5×1015cm-2)、600℃で12時間熱処理を行う。その後、上記SiO2膜をマスクとしてP+イオン注入領域の多結晶Si膜を除去し、その後再度多結晶Si膜12上全面にSiO2膜を堆積し、塩酸を含む950℃の酸化雰囲気中で約1時間の酸化処理を行って、多結晶Si膜12中の残留金属原子を除去する。次に、多結晶Si膜12上の上記SiO2膜を除去し、デバイスの活性領域となる部分を残し不要な多結晶Si膜12を除去する。以後、通常のよく知られたポリシリコンTFT形成プロセスと同様のプロセスによって、順次ゲート酸化膜13,ゲート電極14,絵素補助電極容量の共通配線15を形成した後、多結晶Si膜12にP+イオンおよびB+イオンを注入する。そして、さらにSiO2膜およびBPSG(ボロ・ホスホ・シリケートグラス)平坦化膜16,コンタクトホール17,金属(AlSi)配線18,SiNx膜19およびSiO2膜20から成る層間絶縁膜,ビアホール21,遮光膜22,層間絶縁膜23,絵素コンタクトホール24,透明絵素電極25を順次形成する。こうして、本参考例の液晶表示装置における駆動回路および表示部に用いられるTFTが形成される。
こうして得られたTFTは、従来の高温ポリシリコンTFTの移動度が約100cm2/V・secであるのに対して約2倍〜2.5倍の移動度を有している。また、図2に示すように、上述のようにして作成されたTFTをドライバ26,27および液晶表示部28に用いて、駆動回路一体型パネル29を構成した。そして、図3(a)に示すような120Hzのフレームレートのノンインターレース走査において、ビデオ信号を12相の並列信号に変換し、元のビデオ信号の1/6の周波数で駆動回路一体型パネル29を動作させてXGAの表示を行った場合に、安定して動作すると共に、フリッカの無い明るい均一な表示が得られた。
これに対して、従来の高温ポリシリコンTFTを用いて構成した駆動回路一体型パネルの場合には、図3(b)に示すような60Hzのフレームレートのノンインターレース走査において、ビデオ信号を12相の並列信号に変換し、元のビデオ信号の1/12の周波数で当該駆動回路一体型パネルを動作させた場合には、安定した動作が得られた。ところが、図3(a)に示すような120Hzのフレームレートのノンインターレース走査においては、動作しないかあるいは動作しても駆動回路の動作が安定せず、サンプリングのタイミングが狂って正常な表示は得られなかった。
このように、本参考例においては、a‐Si膜12にNiを添加することによって結晶生成長を促進して多結晶Siに結晶化して活性層を形成している。その結果、従来の高温ポリシリコンTFTの約2倍〜2.5倍の移動度を有するTFTを得ることができる。したがって、このTFTを用いて駆動回路一体型パネル29を構成することによって、従来のポリシリコンTFT用いた駆動回路一体型パネルの2倍以上の動作速度を実現することができる。
すなわち、本参考例における駆動回路一体型パネル29によれば、フレーム反転駆動を行うに際して、フレーム周波数を約2倍に上げてフリッカの防止を図って、高品位な表示を得ることができるのである。その場合に、フレーム周波数の倍速化はデータドライバ26の高速化によって行っている。したがって、フレーム周波数の倍速化のために外部回路の規模を増加させたり、水平駆動回路を複雑化することはなく、歩留の低下やコストアップを招くことはないのである。
尚、上記参考例においては、上記多結晶Si膜の結晶生成長を促進するためにa‐Si膜12にNiを添加しているが、この発明はこれに限定されるものではなく、Ni,Pt,Sn,Pdのうち少なくとも1つを添加すれば、多結晶Si膜の結晶生成長を促進できる。また、上記参考例においては、a‐Si膜12を多結晶Siに結晶化した後に高濃度のP+イオンを注入し、熱処理することによってNi原子を除去しているが、他の方法、例えば塩酸酸化によって濃度を低減するようにしても差し支えない。
(第2参考例)
本参考例においては、950℃以上の酸化工程によって、結晶生成長を促進して形成されたポリシリコンから成る活性層を有するTFTを形成する。そして、このTFTを用いて駆動回路一体型パネルを構成することによって、従来のポリシリコンTFTを用いた駆動回路一体型パネルの2倍以上の動作速度を実現し、フレーム周波数を約2倍に上げてフリッカの防止を図るのである。
本参考例における液晶表示装置の表示絵素部に用いられるTFTは、図1と同様の要部断面を有している。このTFTは、以下のような手順によって作成される。尚、以下の説明においては、図1と同じ番号を用いて行う。
先ず、絶縁基板11上全面にa‐Si膜12を堆積した後、600℃で約12時間熱処理を行って多結晶Si膜を固相成長させる。その後、950℃以上の酸化雰囲気中で約30分酸化処理を行って、上記多結晶Si膜の結晶生成長を促進させる。次に、デバイスの活性領域となる部分を残し不要な多結晶Si膜12を除去する。以後、通常のよく知られたポリシリコンTFT形成プロセスと同様のプロセスによって、順次ゲート酸化膜13,ゲート電極14,絵素補助電極容量の共通配線15を形成した後、多結晶Si膜12にP+イオンおよびB+イオンを注入する。そして、さらにSiO2膜およびBPSG平坦化膜16,コンタクトホール17,金属(AlSi)配線18,SiNx膜19およびSiO2膜20から成る層間絶縁膜,ビアホール21,遮光膜22,層間絶縁膜23,絵素コンタクトホール24,透明絵素電極25を順次形成する。こうして、本参考例の液晶表示装置における駆動回路および表示部に用いられるTFTが形成される。
こうして得られたTFTは、従来の高温ポリシリコンTFTの移動度が約100cm2/V・secであるのに対して約2倍〜2.5倍の移動度を有している。また、図2に示すように、上述のようにして作成されたTFTをドライバ26,27および液晶表示部28に用いて、駆動回路一体型パネル29を構成した。そして、図3(a)に示すような120Hzのフレームレートのノンインターレース走査において、ビデオ信号を12相の並列信号に変換し、元のビデオ信号の1/6の周波数で駆動回路一体型パネル29を動作させてXGAの表示を行った場合に、安定して動作すると共に、フリッカの無い明るい均一な表示が得られた。
これに対して、従来の高温ポリシリコンTFTを用いて構成した駆動回路一体型パネルの場合には、図3(b)に示すような60Hzのフレームレートのノンインターレース走査において、ビデオ信号を12相の並列信号に変換し、元のビデオ信号の1/12の周波数で当該駆動回路一体型パネルを動作させた場合には、安定した動作が得られた。ところが、図3(a)に示すような120Hzのフレームレートのノンインターレース走査においては、動作しないかあるいは動作しても駆動回路の動作が安定せず、サンプリングのタイミングが狂って正常な表示は得られなかった。
このように、本参考例においては、上記多結晶Si膜を950℃以上の酸化雰囲気中で約30分酸化処理を行うことによって上記活性層を形成している。その結果、従来の高温ポリシリコンTFTの約2倍〜2.5倍の移動度を有するTFTを得ることができる。したがって、このTFTを用いて駆動回路一体型パネル29を構成することによって、従来のポリシリコンTFT用いた駆動回路一体型パネルの2倍以上の動作速度を実現することができる。
すなわち、本参考例における駆動回路一体型パネル29によれば、フレーム反転駆動を行うに際して、フレーム周波数を約2倍に上げてフリッカの防止を図って、高品位な表示を得ることができるのである。その場合に、フレーム周波数の倍速化はデータドライバ26の高速化によって行っている。したがって、フレーム周波数の倍速化のために外部回路の規模を増加させたり、水平駆動回路を複雑化することはなく、歩留の低下やコストアップを招くことはないのである。
尚、上記参考例においては、上記多結晶Si膜の結晶生成長を促進するために多結晶Si膜を950℃以上で酸化処理を行っているが、この発明はこれに限定されるものではなく、概950℃以上で、より高温であればよい。
(第3参考例)
本参考例においては、5気圧以上のドライO2あるいは水蒸気を含む雰囲気下での高圧酸化工程によって、結晶生成長を促進して形成したポリシリコンから成る活性層を有するTFTを形成する。そして、このTFTを用いて駆動回路一体型パネルを構成することによって、従来のポリシリコンTFTを用いた駆動回路一体型パネルの2倍以上の動作速度を実現し、フレーム周波数を約2倍に上げてフリッカの防止を図るのである。
本参考例における液晶表示装置の表示絵素部に用いられるTFTは、図1と同様の要部断面を有している。このTFTは、以下のような手順によって作成される。尚、以下の説明においては、図1と同じ番号を用いて行う。
先ず、絶縁基板11上全面にa‐Si膜12を堆積した後、600℃で約12時間熱処理を行って多結晶Si膜を固相成長させる。その後、600℃で1×105Pa以上の圧力のドライO2あるいは水蒸気を含む雰囲気下で、約30分高圧酸化処理を行い、上記多結晶Si膜の結晶生成長を促進させる。次に、デバイスの活性領域となる部分を残し不要な多結晶Si膜12を除去する。以後、通常のよく知られたポリシリコンTFT形成プロセスと同様のプロセスによって、順次ゲート酸化膜13,ゲート電極14,絵素補助電極容量の共通配線15を形成した後、多結晶Si膜12にP+イオンおよびB+イオンを注入する。そして、さらにSiO2膜およびBPSG平坦化膜16,コンタクトホール17,金属(AlSi)配線18,SiNx膜19およびSiO2膜20から成る層間絶縁膜,ビアホール21,遮光膜22,層間絶縁膜23,絵素コンタクトホール24,透明絵素電極25を順次形成する。こうして、本参考例の液晶表示装置における駆動回路および表示部に用いられるTFTが形成される。
こうして得られたTFTは、従来の高温ポリシリコンTFTの移動度が約100cm2/V・secであるのに対して約2倍〜2.5倍の移動度を有している。また、図2に示すように、上述のようにして作成されたTFTをドライバ26,27および液晶表示部28に用いて、駆動回路一体型パネル29を構成した。そして、図3(a)に示すような120Hzのフレームレートのノンインターレース走査において、ビデオ信号を12相の並列信号に変換し、元のビデオ信号の1/6の周波数で駆動回路一体型パネル29を動作させてXGAの表示を行った場合に、安定して動作すると共に、フリッカの無い明るい均一な表示が得られた。
これに対して、従来の高温ポリシリコンTFTを用いて構成した駆動回路一体型パネルの場合には、図3(b)に示すような60Hzのフレームレートのノンインターレース走査において、ビデオ信号を12相の並列信号に変換し、元のビデオ信号の1/12の周波数で当該駆動回路一体型パネルを動作させた場合には、安定した動作が得られた。ところが、図3(a)に示すような120Hzのフレームレートのノンインターレース走査においては、動作しないかあるいは動作しても駆動回路の動作が安定せず、サンプリングのタイミングが狂って正常な表示は得られなかった。
このように、本参考例においては、上記多結晶Si膜を1×105Pa以上の圧力のドライO2あるいは水蒸気を含む雰囲気下で酸化処理を行うことによって上記活性層を形成している。その結果、従来の高温ポリシリコンTFTの約2倍〜2.5倍の移動度を有するTFTを得ることができる。したがって、このTFTを用いて駆動回路一体型パネル29を構成することによって、従来のポリシリコンTFT用いた駆動回路一体型パネルの2倍以上の動作速度を実現することができる。
すなわち、本参考例における駆動回路一体型パネル29によれば、フレーム反転駆動を行うに際して、フレーム周波数を約2倍に上げてフリッカの防止を図って、高品位な表示を得ることができるのである。その場合に、フレーム周波数の倍速化はデータドライバ26の高速化によって行っている。したがって、フレーム周波数の倍速化のために外部回路の規模を増加させたり、水平駆動回路を複雑化することはなく、歩留の低下やコストアップを招くことはないのである。
尚、上記参考例においては、上記多結晶Si膜の結晶生成長を促進するために多結晶Si膜を1×105Pa以上の圧力のドライO2または水蒸気を含む雰囲気下で酸化処理を行っているが、この発明はこれに限定されるものではなく、5気圧以上のドライO2あるいは水蒸気を含む雰囲気下であればよい。
(第4参考例)
図4は、本参考例の液晶表示装置における表示絵素部のレイアウトを模式的に示す。本参考例においては、各絵素に用いるTFTを、上記第1〜第3参考例と同様に、活性層に結晶生成長を促進して形成したポリシリコンを用いて従来のポリシリコン膜TFTの倍速を実現するTFTとする。図4では、絵素補助容量の共通配線31とゲートバスライン32との間のスペースに従来形成していた遮光パターンを形成しないで光が透過するようにしている。尚、33はコンタクトホール、35は金属配線、36は絵素コンタクトホール、37は絵素電極である。
上記構成の表示絵素部における絵素のピッチは18μm×18μmであり、開口率は約55%である。これに対して、図12に示す従来の同一サイズの絵素構造を有する液晶表示装置における開口率は約42%である。
本参考例における液晶表示装置は、以下のような駆動方法によって駆動する。すなわち、本参考例における液晶表示装置は、通常のフレーム周波数に対して倍速のフレーム周波数でフレーム反転駆動を行うのである。例えば、XGA表示において、ビデオ信号を12相に分割して並列に供給する場合には、上記ビデオ信号の一つのデータ当りのドットクロックの周波数を、通常の70Hzフレームレートにおける6.25MHz(=75MHz/12)の2倍である12.5MHzとするのである。但し、上記75MHzは、XGA表示における70Hzフレームレート時におけるビデオ転送レートである。
こうして、フレーム反転駆動を行うことによって、隣接する絵素に同極性の電圧が印加されるため横電界が発生することがなく、ノーマリホワイトモードの場合に黒表示において光漏れが生じてコントラストが低下することはない。したがって、コントラスト低下要因を回避でき、高コントラストで均一な表示を行うことができる。
その際に、フレーム周波数は、通常のフレーム周波数である70Hzに対して倍速の140Hzである。したがって、データ電圧の非対称性や、TFT特性の非対称性や、データ電圧の経時変化等に起因して、データ信号の波形が非対称となって1/2の分周成分が生じたとしても、その分周成分の周波数は略70Hzである。したがって、上記分周成分がフリッカとして観測されることはないのである。尚、ここでは140Hzのフレーム周波数で動作させた場合にフリッカは全く観測されなかったのであるが、フレーム周波数を100Hzとしても問題はなかった。更に、フレーム周波数を80Hzに落すと、わずかにフリッカが認められた。しかしながら、これは、表示を実用にならない程損なうものではないが、多少表示品位が損なわれる。
以上のことから、本参考例においては、実用上のフレーム周波数の下限を概100Hzと規定している。尚、100Hzというフレーム周波数は、従来の高温ポリシリコンTFTでは実現できなかった数値であり、且つ、表示品位を損なわないための1つの目安の数値であるが、この100Hzを多少下回ったとしても本参考例に該当しないわけではないので、上述のごとく概100Hzと表現している。以上のことは、本参考例だけではなく、上記第1参考例〜第3参考例と、後に述べる第5参考例および実施の形態についても同様に言えることである。
一方、従来の水平ライン反転駆動を行った場合には、開口部に液晶分子が逆向きに立ち上がる逆ティルトドメインが生じる。また、ソースバスライン方向に隣接する絵素間に存在する強い横電界のため、液晶分子が完全に立ち上がらない領域が生じる。そのために、ノーマリホワイトモードの場合は、黒表示においてドメイン境界と液晶分子が完全に立ち上がらない領域とで光漏れが生じ、コントラストが大幅に低下した。
従来の高温ポリシリコンTFTを用いて構成した駆動回路一体型パネルの場合には、安定に動作する水平ライン反転駆動を行った場合、図中上下(以下、単に上下と言う)に隣接する絵素電極近傍で、ノーマリホワイトモードの黒表示において、液晶のドメイン境界及び横電界によって液晶分子が完全に立ち上がらない領域が生じ、広い範囲で光漏れが生ずる。通常、開口率の低下を避けるために、絵素補助容量共通配線とゲートバスラインとを上記光漏れが生ずる領域に設けるのであるが、それでもそれらの配線近傍の広い範囲を遮光しないとコントラストが低下する。特に、絵素補助容量共通配線とゲートバスラインとの間は光漏れの大きな領域となるために、この間に遮光膜を形成しないとコントラストが大幅に低下してしまうのである。
すなわち、本参考例における駆動回路一体型パネルによれば、活性層に結晶生成長を促進して形成したポリシリコンを用いたTFTを用いている。したがって、通常のフレーム周波数である略60Hzに対して倍速のフレーム反転駆動を行うことができる。その結果、フレーム反転駆動を行うことによってソースバスライン方向に隣接する絵素間に横電界が発生することがなく、ノーマリホワイトモードの場合に黒表示において光漏れが生じてコントラストが低下することはない。したがって、遮光パターンを削除して高開口率を得ることができる。さらに、倍速のフレーム周波数での駆動を行うことによってフリッカを防止できるのである。
尚、上述の説明においては、70HzフレームレートによるXGA表示を倍速で行うために、一つのデータ当りのドットクロックの周波数を12.5MHzにしている。しかしながら、この発明は、上記周波数に限定されるものではなく、XGAで12相展開というのも経済的にコストと性能とが許す範囲で調節は可能である。
(第5参考例)
上記各参考例においては、フリッカを防止するめに2倍速のフレーム反転駆動を行うようにしている。したがって、従来の水平ライン反転駆動においては特に問題とはならなかった以下のような問題が発生する。
すなわち、上記フレーム反転駆動においては、ソースバスラインと絵素電極との間に寄生容量が存在する。そして、特にプロジェクション装置に使用されるような小型のアクティブマトリックス駆動液晶表示装置においては、絵素サイズが25μm×25μm以下になるため、開口率を確保する場合には、絵素補助容量の面積を増やしたり、絵素電極とソースバスラインとの間にスペースを取ることができない。したがって、相対的に絵素補助容量に対する絵素電極‐ソースバスライン間容量の値が大きくなる。
そうすると、図5に示すように、n行目の絵素電極への書込完了時点tn以降の時間において、n行目の絵素電極とk列ソースバスラインとの間の容量に起因して、(n行k列)絵素電位がk列目データにおける(n+1)行目以降の電位の影響を受けて変動してしまう。そのために、フレーム反転駆動の場合には、縦方向のクロストークが生じて表示品位が低下するという問題が生ずるのである。尚、水平反転駆動の場合は、k列目データにおけるn行目の電位と(n+1)行目の電位とは極性が反転するためそれらの影響は平均化され、殆ど問題にはならないのである。
図6は、本参考例の液晶表示装置における表示絵素部のレイアウトを模式的に示す。本参考例においては、各絵素に用いるTFT(ゲートバスライン44とソースバスライン42との交差部に形成されている)を、上記第1〜第3参考例と同様に、活性層に結晶成長を促進して形成したポリシリコンを用いて従来のポリシリコン膜TFTの倍速を実現するTFTとする。そして、金属等の導体で形成されて静電シールド機能を有する遮光パターン層41(図1における遮光膜22に相当)を、ソースバスライン42の上側であって絵素電極49の縁部の下側に層間絶縁膜(図1における層間絶縁膜23に相当)を介して設けている。尚、43は絵素補助容量の共通電極、45はコンタクトホール、46はビアホール、47は金属配線、48は絵素コンタクトホールである。
上記構成の表示絵素部における絵素のピッチは18μm×18μmであり、開口率は第4参考例に比してゲートバスライン44と絵素補助容量の共通電極43との間の遮光パターン層41の分だけ小さく約53%である。これに対して、図12に示す従来の同一サイズの絵素構造を有する液晶表示装置における開口率は約42%である。
そして、上記遮光パターン層41の電位を所定電位に拘束することによって、ソースバスライン42と絵素電極49との間の容量の影響を軽減でき、実用上全く縦方向のクロストークが認められないようにできるのである。
本参考例における液晶表示装置は、第4参考例の場合と同様に、XGA表示において、通常のフレーム周波数である70Hzに対して倍速の140Hzでフレーム反転駆動を行う。こうして、フレーム反転駆動を行うことによって、隣接する絵素に同極性の電圧が印加されるため横電界が発生することがなく、ノーマリホワイトモードの場合に黒表示において光漏れが生じてコントラストが低下することはない。したがって、コントラスト低下要因を回避でき、高開口率でありながら高コントラストで均一な表示を行うことができる。
その際に、フレーム周波数は、通常のフレーム周波数である70Hzに対して倍速の140Hzである。したがって、データ電圧の非対称性や、TFT特性の非対称性や、データ電圧の経時変化等に起因して、データ信号の波形が非対称となって1/2の分周成分が生じても、その分周成分の周波数は70Hzである。したがって、上記分周成分がフリッカとして観測されることはないのである。さらに、遮光パターン層41の機能によって、ソースバスライン42と絵素電極49との間の容量の影響が軽減され、縦方向のクロストークを防止できる。
一方、従来の水平ライン反転駆動を行った場合には、開口部に液晶分子が逆向きに立ち上がる逆ティルトドメインが生じる。また、ゲートバスライン44の延在方向に隣接する絵素間に存在する強い横電界のため、液晶分子が完全に立ち上がらない領域が生じる。そのために、ノーマリホワイトモードの場合は、黒表示においてドメイン境界と液晶分子が完全に立ち上がらない領域とで光漏れが生じて、コントラストが大幅に低下した。
従来の高温ポリシリコンTFTを用いて構成した駆動回路一体型パネルの場合には、安定に動作する水平ライン反転駆動を行うに際して、静電シールド機能を有する遮光パターン層をソースバスラインの上側に設けた絵素構造をとっても、ノーマリホワイトモードの黒表示において、ドメイン境界と液晶分子が完全に立ち上がらない領域とで光漏れが生ずる。したがって、コントラストが大幅に低下してしまう。あるいは、光漏れを防止するために光漏れが生ずる領域を遮光すると、大幅に開口率が低下してしまうのである。
すなわち、本参考例における駆動回路一体型パネルによれば、活性層に結晶成長を促進して形成したポリシリコンを用いたTFTを用いている。したがって、XGA表示において、通常のフレーム周波数である70Hzに対して倍速の140Hzでフレーム反転駆動を行うことができ、フレーム反転駆動を行うことによる隣接絵素間の横電界に起因する光漏れの防止とフレーム周波数140Hzでの駆動によるフリッカの防止とを行うことができる。
さらに、本参考例においては、静電シールド機能を有する遮光パターン層41をソースバスライン42と絵素電極49との間に設けている。したがって、遮光パターン層41の電位を所定電位に拘束することによって、ソースバスライン42と絵素電極49との間の容量の影響を軽減でき、縦方向のクロストークを防止できる。
すなわち、本参考例によれば、上記ソースバスライン42と絵素電極49との間の容量の影響を殆ど無くすことができる。したがって、絵素サイズが25μm×25μm以下になっても、絵素補助容量に対する絵素電極49‐ソースバスライン42間容量の値を大きくすることなく開口率を確保することができる。つまり、絵素ピッチが18μm×18μm程度の高品位高精細な画像を表示できるプロジェクション装置に最適な小型なアクティブマトリックス駆動液晶表示装置を容易に実現できるのである。
<実施の形態>
上述したように、データドライバから供給される表示データ(ビデオ信号)の電圧に、上記データドライバのトランジスタの耐圧や消費電力の観点から制限がある。従って、アクティブマトリックス駆動液晶表示装置に対して水平ライン反転駆動を行う場合には、液晶に印加される駆動電圧が不足し、特にノーマリホワイトモードの表示においては高コントラストを実現するのは困難であるという問題がある。
そこで、本実施の形態においては、上記問題を解決するために、ソースバスライン方向に隣接する絵素電極間に、絵素補助容量に対して0.5%以上であり且つ10%以下である容量を設ける。そして、2倍速のフレーム反転駆動を行うのである。
図7は、本実施の形態の液晶表示装置における表示絵素部のレイアウトを模式的に示す。本実施の形態においては、各絵素に用いるTFTを、上記第1〜第3参考例と同様に、活性層に結晶生成長を促進して形成したポリシリコンを用いて従来のポリシリコン膜TFTの倍速を実現するTFTとする。そして、ゲートバスライン54を介して隣接する絵素電極51,52を、互いに対向する縁が所定間隔dを保つような形状に形成し配列している。ここで、所定間隔dは、絵素電極51のソースバスライン59の延在方向への大きさの15%以下の長さである。そうすることによって、隣接する絵素電極51,52間の容量を、後に詳述するような加算電圧ΔVを十分得ることができるように設定できるのである。尚、53は絵素電極補助容量、55はコンタクトホール、56はビアホール、57は金属配線、58は絵素コンタクトホールである。
上記構成の表示絵素部における絵素のピッチは18μm×18μmであり、開口率は約53%である。これに対して、図12に示す従来の同一サイズの絵素構造を有する液晶表示装置における開口率は約42%である。
本実施の形態における液晶表示装置は、第4および第5参考例の場合と同様に、XGA表示において、通常のフレーム周波数である70Hzに対して倍速の140Hzでフレーム反転駆動を行うのである。こうして、フレーム反転駆動を行うことによって、ノーマリホワイトモードの場合に黒表示において光漏れが生じてコントラストが低下することを防止できる。また、フレーム周波数を140Hzにすることによって、フリッカを防止できる。
さらに、上記水平反転駆動の場合には、データドライバ(図示せず)から供給される表示データ電圧に対して絵素電極51に印加される実効値電圧が低下してしまい、コントラストが低下する。
ところが、上記フレーム反転駆動を行った場合には、上述のように、上記隣接する絵素電極51,52間に、絵素補助容量53の容量(液晶や絵素電極51に関する寄生容量を含む)に対して適切な大きさの容量を設けることによって、図8に示すように、上記データドライバから供給される表示データ(ビデオ信号)の電圧VDATAに対して式(1)で表される所定電圧ΔVを加算した電圧を、n行目の絵素電極51に印加することができるのである。
ΔV=VDATA(P‐P)×CPP(Y)
/(Cs+Clc+Csd+CPP(Y)+Cgd) …(1)
ここで、図8においては、上記VDATA(P‐P)は、上記データドライバで供給される表示データ電圧の最大ピーク‐最小ピーク間の電圧値としているが、厳密に言えば(n+1)行目の絵素電極の電位変動分となる。但し、図8においては、上記表示データが一定レベルでフレーム反転しているので、VDATA(P‐P)を表示データ電圧の最大ピーク‐最小ピーク間の電圧値として考えても殆ど問題はないのである。また、図9に示すように、上記CPP(Y)は隣接絵素電極51,52間の容量であり、上記Csは絵素補助容量53の容量であり、上記Clcは液晶の容量であり、上記Csdはソースバスライン59‐絵素電極51間の寄生容量であり、上記Cgdはゲートバスライン54‐絵素電極51間の寄生容量である。すなわち、式(1)の分母(Cs+Clc+Csd+CPP(Y)+Cgd)は絵素補助容量53とその寄生容量の合計である。そして、上記式(1)から分るように、上記CPP(Y)が(Cs+Clc+Csd+Cgd)の値に対してある適切な値を持つ場合に、大きなΔVの値が得られるのである。
以下、n行目の絵素電極のΔVが加算されることについて、より具体的に説明する。n行目の絵素電極に、例えば、正極性の電圧を印加する場合には、(n+1)行目の絵素電極に負極性の電圧が印加されており、その後、(n+1)行目の絵素電極には正極性の電圧が印加されるので、上記CPP(Y)を介してn行目の絵素電極の電位が正電位側に加算される方向に動く。また、n行目の絵素電極に負極性の電圧を印加する場合にも、同様に考えれば、負電位側に加算される方向に動くのである。
本実施の形態においては、図10に示すように、上記隣接絵素電極51,52間の容量CPP(Y)(=CPP(Y)1+CPP(Y)2)は、隣接絵素電極51,52の間隔が小さいために絵素補助容量53の容量Csに対して相対的に大きな結合容量を有し、具体的には、CPP(Y)は約1fFであり、(Cs+Clc+Csd+CPP(Y)+Cgd)は約20fFである。その結果、VDATA(P‐P)=5Vに対して約250mVの加算電圧ΔVが得られた。
すなわち、本実施の形態の液晶表示装置によれば、同一の液晶材料、同一のセルパラメータ(配向膜,配向方向,セル厚等)で、従来の液晶表示装置よりも約250mV低い電圧の表示データで、同一のコントラストを得ることができるのである。
以上のごとく、本実施の形態における駆動回路一体型パネルによれば、活性層に結晶成長を促進して形成したポリシリコンを用いたTFTを用いている。したがって、XGA表示において、通常のフレーム周波数である70Hzに対して倍速の140Hzでフレーム反転駆動を行うことができ、フレーム反転駆動を行うことによる隣接絵素間の横電界に起因する光漏れの防止と、フレーム周波数140Hzでの駆動によるフリッカの防止とを行うことができる。
さらに、本実施の形態においては、上記ソースバスライン59の延在方向に隣接する絵素電極51,52を、絵素電極51長の15%以下の所定間隔dで配列している。したがって、上述のように絵素ピッチを18μm×18μmとした場合に、約1fF程度の隣接絵素電極間容量CPP(Y)を得ることができ、表示データの最大ピーク‐最小ピーク間電圧5Vに対して約250mV程度の電圧を加算した電圧を絵素電極51に印加することができるのである。
すなわち、本実施の形態によれば、各絵素の開口率を犠牲にすることなく、液晶に十分な駆動電圧を印加して、ノーマリホワイトモードの表示において高コントラストを得ることができるのである。特に、この効果は絵素サイズが小さい程大きくなる。これは、通常のフォトリソグラフィでは、画素サイズが20μm〜30μmピッチ以下では画素間スペースが2μm〜3μm位に設定され、この条件下では、画素間スペースが上記ソースバスラインの延在方向の5%〜15%となり、適切な加算電位が得られ、効果が大で且つ駆動法による開口率改善効果が得られるのである。勿論、この範囲以上の大きな画素に対して効果が無い訳ではなく、本実施の形態における効果は得られる。さらに、本実施の形態によれば、低駆動電圧と高コントラストとの両立が可能になる。一般に、液晶材料の改良によって駆動電圧を低減することは極めて困難である。特に、液晶の信頼性とはトレードオフの関係にあるため、この絵素構造による駆動電圧低減の効果は液晶の信頼性の問題を回避できる点からも非常に大きい。
尚、上記実施の形態においては、隣接する絵素電極51,52の間隔dを、絵素電極51の長さの15%以下にすることによって、隣接絵素電極51,52間の容量を絵素補助容量53の容量Csに対して適切な値にしている。しかしながら、より大きな絵素サイズで絵素間に大きなスベースが在る場合、あるいは、絵素補助容量53の容量Csの値が大きい場合には、図7および図11に示すように、TFT60のドレイン配線61の金属層に接続した導電性の遮光層62を、絵素電極51と隣接する絵素電極52との間に絶縁膜(図示せず)を介して挟む。そして、遮光層62と隣接絵素電極51,52との重なりを利用すれば、より大きな隣接絵素電極51,52間の容量CPP(Y)を得ることができるのである。
本実施の形態において、上記隣接する絵素電極51,52間の容量CPP(Y)は、絵素補助容量53の容量Csに対して0.5%以上且つ10%以下であることが望ましい。これは、絵素補助容量53の容量Csに対して0.5%よりも小さい場合には、上記表示データの電圧VDATAに対して十分な加算電圧ΔVを得ることができないためである。また、絵素補助容量53の容量Csに対して10%よりも大きい場合には、絵素電極51,52間の容量CPP(Y)のばらつきが、加算電圧ΔVのばらつきとなり、結果的に液晶の透過率の変動として現れるためである。
ここで、上記アクティブマトリックス駆動液晶表示装置のデータドライバの構造が、水平走査回路の出力によって制御されるアナログスイッチによって、ビデオ信号を順次ソースバスラインが有する容量にホールドして行く構造であって、上記ビデオ信号を多相に分割し転送周波数を落として並列に供給する駆動方式の場合、つまり点順次駆動の多点同時サンプル駆動方式の場合の概要を、図13においてn=12(n:同時サンプル数)である場合を例に説明する。図14は、R,G,B各色2つのサンプルホールド回路72,73を有する場合の駆動システムの構成例であり、データドライバ74はR1色分で代表している。
D/Aコンバータ71から出力されたR,G,B各色のアナログビデオ信号のうちR色のアナログビデオ信号はサンプルホールド回路72,73に入力される。そして、図15に示すように、両サンプルホールド回路72,73で6ドット分ずつ合計12ドット分のアナログ信号がサンプリングされ、12ドット分の期間保持される。そして、12個の並列データとしてサンプルホールド回路72,73から出力されて、R色用のデータドライバ74に入力される。こうして、R色用のデータドライバ74に入力された12個の並列データは、図16に示すように、シフトレジスタでなる水平走査回路75からの走査信号のパルスに同期して開閉する12個のアナログスイッチ76によって、12本のソースバスライン77に同時に転送される。
以後、上述の動作が順次繰り返されてデータドライバの動作が行われるのである。このように、多点同時サンプル駆動方式においては、複数ライン毎に1つのブロックとしてサンプリングされることになる。
ところで、上述した多点同時サンプル駆動方式のように、複数ライン毎に(つまり複数絵素毎に)1つのブロックとしてサンプルされる際に、水平ライン反転駆動を行う場合には、ゲートバスライン方向に隣接する絵素間に容量結合Cα,Cβがあると、同時にサンプリングされる絵素ブロックと次にサンプルされる絵素ブロックとにおける互いに隣接する絵素のホールド電位が変動し、縦縞となって観測されるという問題が生ずる。
その原因は、上記水平ライン反転駆動の場合は、同時にサンプルされる絵素ブロックにおける端の絵素電極の絵素電位のみが、隣接する絵素電極との容量結合あるいはソースバスラインとの容量結合によって、次にサンプルされる絵素ブロックの逆符号まで大きく変動する絵素電位の影響を受けるためである。以下、隣接する絵素電極との容量結合あるいはソースバスラインとの容量結合のことを、単に「隣接する絵素電極との容量結合」と記す。
しかしながら、上記実施の形態においてはフレーム反転駆動を行っている。したがって、同じ構造で同じ駆動方式のデータドライバを用いた場合でも、同時にサンプルされる絵素ブロックにおける次にサンプルされる絵素ブロックと接する絵素電極の電位変動が抑えられ、ブロック縞を防止することができる。したがって、表示品位を大幅に改善することができるのである。
この発明の液晶表示装置における絵素に用いられるTFTの要部断面である。 図1に示すTFTを用いて形成される駆動回路一体型パネルの構成図である。 図2に示す駆動回路一体型パネルおよび従来の駆動回路一体型パネルの駆動に用いられるビデオ信号波形を示す図である。 この発明の液晶表示装置における表示絵素部のレイアウトを示す図である。 絵素電極‐ソースバスライン間容量に起因する縦方向のクロストークの説明図である。 図4とは異なる表示絵素部のレイアウトを示す図である。 図4および図6とは異なる表示絵素部のレイアウトを示す図である。 図7に示す表示絵素部においてビデオ信号の電圧に対して所定電圧ΔVを加算した電圧が絵素電極に印加される説明図である。 絵素補助容量とその寄生容量を示す概念図である。 隣接絵素電極間の結合容量を示す図である。 図7に示す表示絵素部において隣接絵素電極間の結合容量を示す図である。 図4,図6および図7と同一サイズの従来の絵素構造を有する表示絵素部のレイアウトを示す図である。 従来のアクティブマトリックス駆動液晶表示装置における駆動システムの構成例を示す図である。 図13においてn=12とした場合のサンプルホールド回路の構成例を示す図である。 図14におけるR用のサンプルホールド回路によるサンプリングの説明図である。 データドライバの構成例を示す図である。 ライン反転駆動およびフレーム反転駆動における絵素電位の空間分布と時間変化とを示す概念図である。
11…絶縁基板、
12…a‐Si膜(多結晶Si膜)、
13…ゲート酸化膜、
14…ゲート電極、
15,31,43,53…絵素補助電極容量、
16…平坦化膜、
17,33,45,55…コンタクトホール、
18,35,47,57…金属配線、
21,34,46,56…ビアホール、
22…遮光膜、
23…層間絶縁膜、
24,36,48,58…絵素コンタクトホール、
25,37,49,51,52…透明絵素電極、
26…データドライバ、
27…ゲートドライバ、
28…液晶表示部、
29…駆動回路一体型パネル、
32,44,54…ゲートバスライン、
41…遮光パターン層、
42,59…ソースバスライン、
60…TFT、
62…遮光層。

Claims (3)

  1. 駆動回路と表示部とを有すると共に、ノーマリホワイトモードの表示を行うアクティブマトリックス駆動方式の液晶表示装置において、
    上記駆動回路は、1フレームの画面全体の全絵素に同一極性のデータを書き込むと共に、時間軸において互いに隣接するフレームには互いに極性が異なるデータを書き込むようになっており、
    上記表示部におけるソースバスラインの延在方向に隣接する絵素電極間には、当該隣接絵素電極の電極間容量、あるいは、薄膜トランジスタのドレインに接続されて当該隣接絵素電極の下部に絶縁膜を介して形成された導電性の遮光層と当該隣接絵素電極との重なり部分による容量が、形成されている
    ことを特徴とする液晶表示装置。
  2. 請求項1に記載の液晶表示装置において、
    上記ソースバスラインの延在方向に隣接する絵素電極間のスペースを、当該絵素電極におけるソースバスラインの延在方向への長さの概15%以下とすることにより、当該隣接絵素電極の電極間容量を得ることを特徴とする液晶表示装置。
  3. 請求項1あるいは請求項2に記載の液晶表示装置において、
    上記表示部は、各絵素毎に補助容量を有すると共に、
    上記ソースバスラインの延在方向に隣接する絵素電極間の容量は、寄生容量も含めた当該絵素電極に係る補助容量の0.5%以上且つ10%以下である
    ことを特徴とする液晶表示装置。
JP2005132178A 1999-12-08 2005-04-28 液晶表示装置 Expired - Lifetime JP4843247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005132178A JP4843247B2 (ja) 1999-12-08 2005-04-28 液晶表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1999348603 1999-12-08
JP34860399 1999-12-08
JP2005132178A JP4843247B2 (ja) 1999-12-08 2005-04-28 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000311998A Division JP2001228457A (ja) 1999-12-08 2000-10-12 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2005309450A JP2005309450A (ja) 2005-11-04
JP4843247B2 true JP4843247B2 (ja) 2011-12-21

Family

ID=35438226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005132178A Expired - Lifetime JP4843247B2 (ja) 1999-12-08 2005-04-28 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4843247B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5919636B2 (ja) 2011-04-01 2016-05-18 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62100737A (ja) * 1985-10-28 1987-05-11 Seiko Epson Corp 液晶表示装置
JPH0240622A (ja) * 1988-07-29 1990-02-09 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法
JP3207693B2 (ja) * 1994-12-13 2001-09-10 シャープ株式会社 画像表示装置
JP3164489B2 (ja) * 1994-06-15 2001-05-08 シャープ株式会社 液晶表示パネル
JP3638737B2 (ja) * 1995-11-07 2005-04-13 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置およびその駆動方法
JPH1031464A (ja) * 1996-03-26 1998-02-03 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の駆動方法
JP3562240B2 (ja) * 1997-07-18 2004-09-08 セイコーエプソン株式会社 表示装置の駆動方法及び駆動回路、これを用いた表示装置および電子機器
JP3478717B2 (ja) * 1997-10-27 2003-12-15 キヤノン株式会社 液晶表示装置の調整方法
JPH11231822A (ja) * 1997-11-17 1999-08-27 Semiconductor Energy Lab Co Ltd 画像表示装置およびその駆動方法
JP2001228457A (ja) * 1999-12-08 2001-08-24 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
JP2005309450A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
KR100375749B1 (ko) 액정표시장치
US7554616B1 (en) Electro-optical device and method of driving the same
US20090102824A1 (en) Active matrix substrate and display device using the same
JP2008070763A (ja) 液晶表示装置
US20060066553A1 (en) Active matrix display device with dc voltage compensation based on measurements on a plurality of measurement pixels outside the display area
US8299998B2 (en) Liquid crystal display device with first and second image signals about a middle voltage
KR100271704B1 (ko) 액정표시장치의 구동방법
JPH09269511A (ja) 液晶装置、その駆動方法及び表示システム
JPH07181927A (ja) 画像表示装置
JP4728654B2 (ja) 液晶画素メモリ、液晶表示装置およびこれらの駆動方法
JP3292520B2 (ja) 液晶表示装置
US5835170A (en) Active matrix LCD with storage capacitors connected between the pixel electrode and gate lines, none of which is a gate line for driving the pixel
JP2001133808A (ja) 液晶表示装置およびその駆動方法
US7728804B2 (en) Liquid crystal display device and driving method thereof
JP2001194685A (ja) 液晶表示装置
JP3617896B2 (ja) 液晶表示装置及び駆動方法
JP4843247B2 (ja) 液晶表示装置
JP4738055B2 (ja) 液晶表示装置
JPH11109923A (ja) 液晶表示装置の駆動方法
JPH06265939A (ja) 液晶表示装置
CN113870806A (zh) 用于双闸极显示器的补偿系统和方法
JPH06138486A (ja) 液晶表示装置及びその駆動方法
JPH06186530A (ja) アクティブマトリクス液晶パネル及び駆動方法
JP3637909B2 (ja) 液晶装置の駆動方法
US6683593B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

R150 Certificate of patent or registration of utility model

Ref document number: 4843247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3