JP4842663B2 - 汎用ドライバ回路 - Google Patents

Description

本発明は、ＤＣモータの駆動などに用いられいわゆるＨブリッジ回路を用いたドライバ回路に係り、特に、汎用性等の向上を図ったものに関する。

従来、例えば、ＤＣモータの駆動回路としては、通常、いわゆるＨブリッジ回路を用いてなるドライバ回路が多く用いられることが多い。
Ｈブリッジ回路は、４つのトランジスタを用いて構成されるので、その動作を制御するには、基本的には４つの制御信号が必要となる。そして、その制御信号の生成には、マイクロコンピュータが用いられることが多いが、その負荷低減やコスト低減の観点からは、制御信号の数は極力少なくすることが所望される。かかる観点から、本願出願人は、２つの制御信号によって駆動制御を可能とし、マイクロコンピュータの負荷軽減等を図ったドライバ回路を既に提案している（特許文献１参照）。

特開２００４−１９４４３０号公報（第４−７頁、図１−図７）

しかしながら、上述の本願出願人の提案にかかるドライバ回路にあっては、従来に比して制御信号の数を半分に軽減した点では確かにマイクロコンピュータの負荷軽減等を実現でき、改善性のあるものではあるが、制御信号数を減らしたことにより、回路の用途はモータ駆動に限定されるものとなっている。
ところが、従来の４つの制御信号を用いたものにあっては、４つのトランジスタの動作を個々に制御可能であるという点では、動作制御の容易性に加えて、回路の汎用的利用が可能であるという利点もあり、この点、制御信号数を減らすことは、逆に、そのような基本回路の利点を減失してしまうことになるという不都合を生む。

本願発明は、上記実状に鑑みてなされたもので、制御信号の種類、数を減らしつつ、その一方で、従来回路のような制御の自由性を確保でき、さらには、モータ駆動に限定されることなく回路を複数の用途に用いることができる汎用ドライバ回路を提供することにある。

上記本発明の目的を達成するため、本発明に係る汎用ドライバ回路は、
一端に電源電圧が直接印加される２つのハイサイドスイッチング素子と、一端がアースに直接接続される２つのローサイドスイッチング素子とによりＨブリッジ回路が構成されてなる汎用ドライバ回路であって、
前記Ｈブリッジ回路における各スイッチング素子の動作を制御する駆動制御信号を、外部から入力される１つ又は２つの制御信号に基づいて生成、出力する制御信号切換手段が設けられ、
当該制御信号切換手段は、外部からの入力選択操作に応じて前記外部からの制御信号の入力数が設定されると共に、予めなされる出力状態の設定に応じて出力状態が決定され、
前記入力選択操作によって前記外部からの制御信号が１つに設定され、かつ、前記出力状態の設定によって第１の出力状態が設定された場合には、前記制御信号の論理レベルが変化する毎に前記Ｈブリッジ回路に接続されたモータの通電方向が逆となるように前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、２つのハイサイドスイッチング素子のいずれか一方と、２つのローサイドスイッチング素子のいずれか一方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力し、
前記入力選択操作によって前記外部からの制御信号が２つに設定され、かつ、前記出力状態の設定によって第１の出力状態が設定された場合において、前記２つの制御信号の内、第１の制御信号が所定の論理値状態とされた際には、前記モータに予め定められた方向の駆動電流が流れるよう前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのハイサイドスイッチング素子のいずれか一方と、前記２つのローサイドスイッチング素子のいずれか一方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力する一方、前記２つの制御信号の内、第２の制御信号が前記所定の論理値状態とされた際には、前記モータの駆動電流が前記第１の制御信号が所定の論理値状態とされた場合と逆方向となるよう前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのハイサイドスイッチング素子の他方と、前記２つのローサイドスイッチング素子の他方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力し、
前記入力選択操作によって前記外部からの制御信号が２つに設定され、かつ、前記出力状態の設定によって第２の出力状態が設定された場合において、前記２つの制御信号の内、第１の制御信号が所定の論理値状態とされた際には、前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのハイサイドスイッチング素子の一方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力する一方、前記２つの制御信号の内、第２の制御信号が前記所定の論理値状態とされた際には、前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのハイサイドスイッチング素子の他方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力するよう構成されてなるものである。
かかる構成において、さらに、制御信号切換手段は、前記入力選択操作によって前記外部からの制御信号が２つに設定され、かつ、前記出力状態の設定によって第３の出力状態が設定された場合において、前記２つの制御信号の内、第１の制御信号が所定の論理値状態とされた際には、前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのローサイドスイッチング素子の一方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力する一方、前記２つの制御信号の内、第２の制御信号が前記所定の論理値状態とされた際には、前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのローサイドスイッチング素子の他方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力するよう構成しても好適である。

本発明によれば、最大でも２つの制御信号によって、Ｈブリッジ回路を構成する４つのトランジスタの動作を制御することができるよう構成することにより、従来と異なり、ハイサイド側のトランジスタ又はローサイド側のトランジスタのみを所望に応じて駆動することができるので、モータの駆動だけでなく、例えば、電磁弁などにおける電磁コイルへの通電制御にも用いることができ、従来に比して制御信号の種類、数を減らしつつ、その一方で、従来回路のような制御の自由性を確保でき、さらには、モータ駆動に限定されることなく回路を複数の用途に用いることができるという効果を奏するものである。
また、外部からの制御信号が最大でも２つで済むので、その制御信号を得るためのマイクロコンピュータの負荷を従来に比して軽減することができ、より安価で、汎用性の高い回路を提供することができる。

以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるドライバ回路の第１の構成例について、図１を参照しつつ説明する。
この第１の構成例における汎用ドライバ回路は、制御信号切換部１０１とドライバ本体部１０２とに大別されて構成されたものとなっており、後述するように外部のマイクロコンピュータ１０３によってその動作が制御されるものとなっている。

ドライバ本体部１０２は、スイッチング素子としての４つのＭＯＳトランジスタ（図１においては、それぞれ「ＳＷ１」、「ＳＷ２」、「ＳＷ３」、「ＳＷ４」と表記）１〜４を有して、公知・周知のいわゆるＨブリッジ回路が形成されてなるものである。
この構成例においては、第１及び第２のＭＯＳトランジスタ１，２にはｐチャンネルＭＯＳトランジスタが、第３及び第４のＭＯＳトランジスタ３，４にはｎチャンネルＭＯＳトランジスタが、それぞれ用いられている。

まず、第１及び第２のＭＯＳトランジスタ１，２は、ソース同士が接続されると共に、所定の電源電圧ＶＢが印加されるようになっている一方、第３及び第４のＭＯＳトランジスタ３，４のソース同士が接続されると共に、アースに接続されている。
また、第１のＭＯＳトランジスタ１のドレインと第４のＭＯＳトランジスタ４のドレインが相互に接続される一方、第２のＭＯＳトランジスタ２のドレインと第３のＭＯＳトランジスタ３のドレインが相互に接続されている。

そして、第１のＭＯＳトランジスタ１と第４のＭＯＳトランジスタ４の相互の接続点は第１の出力端子４１に接続される一方、第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３の相互の接続点は第２の出力端子４２に接続されている。これら２つの出力端子４１，４２間にＤＣモータ５０が接続されて、後述するように正、逆回転の制御が可能となっている。
一方、第１乃至第４のＭＯＳトランジスタ１〜４のゲートは、次述する制御信号切換部１０１の出力段に接続されている。
なお、第１乃至第４のＭＯＳトランジスタ１〜４のドレイン・ソース間には、それぞれ保護用ダイオード５ａ，５ｂ，５ｃ，５ｄが、アノードがＭＯＳトランジスタのドレインに、カソードがＭＯＳトランジスタのソースに、それぞれ接続されるように設けられている。

制御信号切換手段としての制御信号切換部１０１は、マイクロコンピュータ１０３からの制御信号に応じて、ドライバ本体部１０２へ対して、その動作に必要な駆動制御信号を生成、出力するよう構成されたものである。この第１の構成例における制御信号切換部１０１は、マイクロコンピュータ１０３から供給される一つの制御信号によって、出力端子４１，４２に接続されるＤＣモータ５０の正逆回転駆動を可能としたものである（詳細は後述）。
具体的には、まず、この制御信号切換部１０１の入力段には、フリップフロップ回路１０が設けられている。
フリップフロップ回路１０は、第１及び第２の２入力ＡＮＤ回路１１，１２と、第１乃至第３の反転回路２１〜２３と、第１及び第２の積分回路３０ａ，３０ｂとを具備して構成されたものとなっている。
かかるフリップフロップ回路１０の回路構成は、まず、第１の２入力ＡＮＤ回路１１の一方の入力端子が、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１に接続されるものとなっている。
また、第２の２入力ＡＮＤ回路１２の一方の入力端子は、第１の反転回路２１の出力端子に接続されており、この第１の反転回路２１の入力端子は、先のマイクロコンピュータ１０３の第１の入出力端子ｌｎ１に接続されている。

また、第１の２入力ＡＮＤ回路１１の出力端子は、第２の反転回路２２の入力端子に接続され、この第２の反転回路２２の出力端子は、第２の積分回路３０ｂを介して第２の２入力ＡＮＤ回路１２の他方の入力端子に接続されている。
同様に、第２の２入力ＡＮＤ回路１２の出力端子は、第３の反転回路２３の入力端子に接続され、この第３の反転回路２３の出力端子は、第１の積分回路３０ａを介して第１の２入力ＡＮＤ回路１１の他方の入力端子に接続されている。

第１及び第２の積分回路３０ａ，３０ｂは、同一の構成を有してなるものである。以下、その構成を説明するにあたって、第１の積分回路３０ａの構成を説明し、その構成要素の後に第２の積分回路３０ｂの対応する構成要素の符号を括弧書きで示すこととし、第１の積分回路３０ａの説明を以て第２の積分回路３０ｂの説明に代えることとする。
この第１の積分回路３０ａは、コンデンサ３１ａ（３１ｂ）とダイオード３２ａ（３２ｂ）と抵抗器３３ａ（３３ｂ）とを具備して構成されたものとなっている。そして、まず、コンデンサ３１ａ（３１ｂ）は、その一端が第１の２入力ＡＮＤ回路１１（１２）の他方の入力端子（マイクロコンピュータ１０３の第１の入出力端子ｌｎ１に接続された入力端子と反対側の入力端子）、ダイオード３２ａ（３２ｂ）のアノード及び抵抗器３３ａ（３３ｂ）の一端に、それぞれ接続される一方、コンデンサ３１ａ（３１ｂ）の他端はアースに接続されたものとなっている。また、ダイオード３２ａ（３２ｂ）のカソードと抵抗器３３ａ（３３ｂ）の他端は、共に第３の反転回路２３（２２）の出力端子に接続されたものとなっている。
なお、第１及び第２の積分回路３０ａ，３０ｂを設けたのは、第１及び第２の２入力ＡＮＤ回路１１，１２における出力信号の出力タイミングに差が生じないように、すなわち、両信号が同時に論理値Ｈｉｇｈとならないようにするためである。

そして、第１及び第２の２入力ＡＮＤ回路１１，１２の出力側には、第３乃至第６の２入力ＡＮＤ回路１３〜１６が次述するように設けられている。
すなわち、第３の２入力ＡＮＤ回路１３と第５の２入力ＡＮＤ回路１５の一方の入力端子が共に第１の２入力ＡＮＤ回路１１の出力端子に接続される一方、第４の２入力ＡＮＤ回路１４と第６の２入力ＡＮＤ回路１６の一方の入力端子が共に切換スイッチ４０の可動接点４０ａに接続されている。ここで、この切換スイッチ４０は、単極双投スイッチであり、可動接点４０ａが、手動により第１の回路接点４０ｂ（図１においては「Ａ」と表記）と第２の回路接点４０ｃ（図１においては「Ｂ」と表記）のいずれかと択一的に接続されるよう構成されたものとなっているものである。そして、この第１の構成例においては、切換スイッチ４０の可動接点４０ａは、第１の回路接点４０ｂと接続されるように設定されるものとなっている。

第１の回路接点４０ｂは、第２の２入力ＡＮＤ回路１２の出力端子に、第２の回路接点４０ｃは、後述するマイクロコンピュータ１０３の第２の入出力端子ｌｎ２に接続されたものとなっている。
また、第３及び第４の２入力ＡＮＤ回路１３，１４の他方の入力端子は共に第４の反転回路２４の出力端子に、第５及び第６の２入力ＡＮＤ回路１５，１６の他方の入力端子は共に第５の反転回路２５の出力端子に、それぞれ接続されている。

第４及び第５の反転回路２４，２５は、この第１の構成例においては、その入力端子が常時論理値Ｌｏｗの状態とされるものとなっている。すなわち、第４の反転回路２４の入力端子は、第１の入力論理設定用抵抗器３５ａを介して、また、第５の反転回路２５の入力端子は、第２の入力論理設定用抵抗器３５ｂを介して、共にアースに接続されている。
この第４及び第５の反転回路２４，２５の入出力の論理状態は、後述するようにこの構成例における汎用ドライバ回路の出力動作を決定する１つの要素であるため、上述のように第４及び第５の反転回路２４，２５の出力が共に論理値Ｈｉｇｈの状態に設定される場合を、便宜的に「第１の出力状態」と定義する。
なお、この第４及び第５の反転回路２４，２５の入力端子における論理状態は、本発明の実施の形態における汎用ドライバ回路が、後述する他の構成例に示される他の用途を含む種々の用途の内、いずれの用途に用いられるかによって論理値Ｈｉｇｈ又は論理値Ｌｏｗとする必要があるので、制御信号切換部１０１が形成される基板（図示せず）に、第１及び第２の入力論理設定用抵抗器３５ａ，３５ｂの他端側（第４及び第５の反転回路２４，２５の入力端子に接続される一方の端子と反対側の端）を、所望に応じてアース又は電源ラインのいずれかに接続できるように予め接続パターンを形成しておくのが好適である。

例えば、図１に示された構成例においては、第１及び第２の入力論理設定用抵抗器３５ａ，３５ｂの他端は、アースに接続されるプリント配線３７ａに接続されているが、同図において、点線で示されたように、第１及び第２の入力論理設定用抵抗器３５ａ，３５ｂの他端に、電源電圧ＶＤＤを印加するためのプリント配線３７ｂも予め設けられており、汎用ドライバ回路の使用態様に応じて適宜択一的に使用できるようになっている。

また、第３及び第４の２入力ＡＮＤ回路１３，１４の出力端子は、第６の反転回路２６、第７の反転回路２７の入力端子に、それぞれ接続されている。そして、第６の反転回路２６の出力端子は、ドライバ本体部１０２の第１のＭＯＳトランジスタ１のゲートに、また、第７の反転回路２７の出力端子は、ドライバ本体部１０２の第２のＭＯＳトランジスタ２のゲートに、それぞれ接続されたものとなっている。
さらに、第５の２入力ＡＮＤ回路１５の出力端子は、ドライバ本体部１０２の第３のＭＯＳトランジスタ３のゲートに、第６の２入力ＡＮＤ回路１６の出力端子は、ドライバ本体部１０２の第４のＭＯＳトランジスタ４のゲートに、それぞれ接続されたものとなっている。

制御信号切換部１０１へ対する制御信号を生成、出力するマイクロコンピュータ１０３は、公知・周知の構成を有してなるものである。かかるマイクロコンピュータ１０３は、本発明の実施の形態における汎用ドライバ回路を駆動するためのプログラム、すなわち、出力端子４１，４２に接続されるモータなどの駆動対象を汎用ドライバ回路を介して駆動制御するためのプログラムが実行されるようになっているものであり、そのプログラムの実行に伴い、制御信号切換部１０１へ対する所定の制御信号が生成、出力されるようになっている。
この構成例は、ＤＣモータ５０が、いわゆる正転、逆転を問わず、いずれか一方向で回転されて用いられるに適したものを前提としたものであり、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１からのみ、ＤＣモータ５０を回転させる場合に制御信号切換部１０１へ対して論理値Ｈｉｇｈに相当するレベルの制御信号が出力されるものとなっている。

次に、かかる構成における動作について説明すれば、まず、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１から、論理値Ｈｉｇｈに相当するレベルの制御信号が制御信号切換部１０１へ入力されると、フリップフロップ１０の第１の２入力ＡＮＤ回路１１の出力は、論理値Ｈｉｇｈとなる一方、第２の２入力ＡＮＤ回路１２の出力は、論理値Ｌｏｗとなる。
一方、第４及び第５の反転回路２４，２５は、その入力段が論理値Ｌｏｗに設定されているため、論理値Ｈｉｇｈが出力される。
したがって、第３の２入力ＡＮＤ回路１３は、論理値Ｈｉｇｈを、第４の２入力ＡＮＤ回路１４は、論理値Ｌｏｗを、それぞれ出力する一方、第５の２入力ＡＮＤ回路１５は、論理値Ｈｉｇｈを、第６の２入力ＡＮＤ回路１６は、論理値Ｌｏｗを、それぞれ出力する。

そして、第６の反転回路２６からは、論理値Ｌｏｗがドライバ本体部１０２の第１のＭＯＳトランジスタ１のゲートに、また、第７の反転回路２７からは、論理値Ｈｉｇｈが第２のＭＯＳトランジスタ２のゲートに、それぞれ印加される。一方、第５の２入力ＡＮＤ回路１５からの論理値Ｈｉｇｈの信号は、第３のＭＯＳトランジスタ３のゲートへ、第６の２入力ＡＮＤ回路１６からの論理値Ｌｏｗの信号は、第４のＭＯＳトランジスタ４のゲートへ、それぞれ印加される。
その結果、第２及び第４のＭＯＳトランジスタ２，４が非導通状態となる一方、第１のＭＯＳトランジスタ１と第３のＭＯＳトランジスタ３が導通状態となり、ＤＣモータ５０への駆動電流は、電源（図示せず）から第１のＭＯＳトランジスタ１を介してＤＣモータ５０へ流れ込み、さらに、第３のＭＯＳトランジスタ３からアースへと流れ、ＤＣモータ５０は、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１から論理値Ｈｉｇｈが出力されている限り、回転が継続することとなる。

一方、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１から論理値Ｌｏｗに相当するレベルの制御信号が出力され、制御信号切換部１０１へ入力されると、フリップフロップ１０の第１の２入力ＡＮＤ回路１１の出力は、論理値Ｌｏｗとなる一方、第２の２入力ＡＮＤ回路１２の出力は、論理値Ｈｉｇｈとなる。
その結果、第３の２入力ＡＮＤ回路１３は、論理値Ｌｏｗを、第４の２入力ＡＮＤ回路１４は、論理値Ｈｉｇｈを、それぞれ出力し、第６の反転回路２６からは、論理値Ｈｉｇｈがドライバ本体部１０２の第１のＭＯＳトランジスタ１のゲートに、また、第７の反転回路２７からは、論理値Ｌｏｗが第２のＭＯＳトランジスタ２のゲートに、それぞれ印加されることとなる。

また、第５の２入力ＡＮＤ回路１５からは、論理値Ｌｏｗが出力され、第３のＭＯＳトランジスタ３のゲートへ印加され、また、第６の２入力ＡＮＤ回路１６からは、論理値Ｈｉｇｈが出力され、第４のＭＯＳトランジスタ４のゲートへ印加されることとなる。
その結果、第１及び第３のＭＯＳトランジスタ１，３が非導通状態となる一方、第２のＭＯＳトランジスタ２と第４のＭＯＳトランジスタ４が導通状態となり、ＤＣモータ５０には、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１から論理値Ｈｉｇｈに相当するレベルの制御信号が出力された場合とは逆方向の駆動電流が流入し、逆回転状態となる。
なお、第１の入出力端子ｌｎ１から出力される制御信号は、実際には、ＤＣモータ５０の用途にもよるが、例えば、いわゆるＰＷＭ(Pulse Width Modulation)信号などの形態で出力されるものである。

次に、第２の構成例について図２を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の構成例は、切換スイッチ４０の可動接点４０ａの設定が、第２の回路接点４０ｃ側に接続されるよう設定されていると共に、マイクロコンピュータ１０３から制御信号切換部１０１へ２種類の制御信号が、ＤＣモータ５０の回転方向に応じて入力されるものとなっている点（詳細は後述）が、先の第１の構成例と異なるもので、他の構成部分については、基本的に先の第１の構成例と同様のものである。

以下、具体的に説明すれば、まず、この第２の構成例は、マイクロコンピュータ１０３から制御信号切換部１０１へ対して、第１の入出力端子ｌｎ１と第２の入出力端子ｌｎ２の２つの端子を用いて、例えば、仮に、ＤＣモータ５０を正回転状態とする場合には、第１の入出力端子ｌｎ１から制御信号を、逆回転状態とする場合には、第２の入出力端子ｌｎ２から制御信号を、それぞれ出力するようにしたものである。すなわち、換言すれば、ＤＣモータ５０を正回転状態とする場合には、第１の２入力ＡＮＤ回路１１の一方の入力端子へ所定の制御信号を、また、ＤＣモータ５０を逆回転状態とする場合には、切換スイッチ４０の第２の回路接点４０ｃを介して所定の制御信号を、それぞれ入力する構成となっているものである。
なお、第１及び第２の入出力端子ｌｎ１，ｌｎ２から出力される制御信号のいずれを正回転、逆回転に当てるかは、ＤＣモータ５０の実際の用い方によって応じて個々に設定されるべきものであり、上述の例は、あくまでも一例であって、これに限定される必要はないものである。

かかる構成において、最初に、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１から論理値Ｈｉｇｈに相当するレベルの制御信号が、第２の入出力端子ｌｎ２から論理値Ｌｏｗに相当するレベルの制御信号が、それぞれ制御信号切換部１０１へ入力されると、第１の２入力ＡＮＤ回路１１の出力は、論理値Ｈｉｇｈとなる一方、第２の２入力ＡＮＤ回路１２の出力は、論理値Ｌｏｗとなる。

そして、第３の２入力ＡＮＤ回路１３は、論理値Ｈｉｇｈを、第４の２入力ＡＮＤ回路１４は、論理値Ｌｏｗを、それぞれ出力し、第６の反転回路２６からは、論理値Ｌｏｗがドライバ本体部１０２の第１のＭＯＳトランジスタ１のゲートに、また、第７の反転回路２７からは、論理値Ｈｉｇｈが第２のＭＯＳトランジスタ２のゲートに、それぞれ印加されることとなる。
一方、第５の２入力ＡＮＤ回路１５からは、論理値Ｈｉｇｈが出力され、第３のＭＯＳトランジスタ３のゲートへ印加され、また、第６の２入力ＡＮＤ回路１６からは論理値Ｌｏｗが出力され、第４のＭＯＳトランジスタ４のゲートへ印加されることとなる。

その結果、第２及び第４のＭＯＳトランジスタ２，４が非導通状態となる一方、第１のＭＯＳトランジスタ１と第３のＭＯＳトランジスタ３が導通状態となり、ＤＣモータ５０には、電源（図示せず）から第１のＭＯＳトランジスタ１を介して駆動電流が流れ込み、さらに、第３のＭＯＳトランジスタ３からアースへと流れ出ることとなる。これによって、ＤＣモータ５０は、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１から論理値Ｈｉｇｈが出力されている限り駆動電流が流れて、例えば、正回転状態に維持されることとなる。

一方、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１から論理値Ｌｏｗに相当するレベルの制御信号が、第２の入出力端子ｌｎ２から論理値Ｈｉｇｈに相当するレベルの制御信号が、それぞれ制御信号切換部１０１へ入力されると、フリップフロップ１０の第１の２入力ＡＮＤ回路１１の出力は、論理値Ｌｏｗとなる一方、第２の２入力ＡＮＤ回路１２の出力は、論理値Ｈｉｇｈとなる。
そして、第３の２入力ＡＮＤ回路１３は、論理値Ｌｏｗを、第４の２入力ＡＮＤ回路１４は、論理値Ｈｉｇｈを、それぞれ出力し、第６の反転回路２６からは、論理値Ｈｉｇｈがドライバ本体部１０２の第１のＭＯＳトランジスタ１のゲートに、また、第７の反転回路２７からは、論理値Ｌｏｗが第２のＭＯＳトランジスタ２のゲートに、それぞれ印加されることとなる。

また、第５の２入力ＡＮＤ回路１５からは、論理値Ｌｏｗが出力され、第３のＭＯＳトランジスタ３のゲートへ印加され、また、第６の２入力ＡＮＤ回路１６からは、論理値Ｈｉｇｈが出力され、第４のＭＯＳトランジスタ４のゲートへ印加されることとなる。
その結果、第２のＭＯＳトランジスタ２と第４のＭＯＳトランジスタ４が導通状態となり、ＤＣモータ５０には、先に述べたマイクロコンピュータ１０３の第１の入出力端子ｌｎ１から論理値Ｈｉｇｈ、第２の入出力端子ｌｎ２から論理値Ｌｏｗに相当するレベルの制御信号が出力された場合とは逆方向の駆動電流が流入し、逆回転状態となる。
なお、第１及び第２の入出力端子ｌｎ１，ｌｎ２から出力される制御信号は、実際には、ＤＣモータ５０の用途にもよるが、例えば、いわゆるＰＷＭ(Pulse Width Modulation)信号などの形態で出力されるものである。

次に、第３の構成例について図３を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の構成例は、先の第１及び第２の構成例がＤＣモータの駆動に適したものであったのに対して、特に、電磁弁などの電磁コイルの通電制御に適したものである。
具体的には、まず、この第３の構成例においては、第４の反転回路２４の入力段は先の第１及び第２の構成例同様、論理値Ｌｏｗ状態に設定される一方、第５の反転回路２５は、その入力端子に第２の入力論理設定用抵抗器３５ｂを介して電源電圧ＶＤＤが印加されるようになっており、論理値Ｈｉｇｈ状態に設定されたものとなっている。ここで、上述のように第４の反転回路２４の入力段が論理値Ｌｏｗ状態とされ、第５の反転回路２５の入力段が論理値Ｈｉｇｈ状態とされる場合を、便宜的に「第２の出力状態」と定義する。
また、切換スイッチ４０は、第２の構成例同様に、可動接点４０ａが第２の回路接点４０ｃに接続される設定とされている。

さらに、第１の出力端子４１には、例えば、図示されない電磁弁の駆動用の電磁コイル５１ａの一端が接続され、その他端はアースに接続されるものとなっている、また、第２の出力端子４２には、同じく図示されない他の電磁弁の駆動用の電磁コイル５１ｂの一端が接続され、その他端はアースに接続されたものとなっている。
そして、マイクロコンピュータ１０３の第１及び第２の入出力端子ｌｎ１，ｌｎ２を、それぞれ独立して用いて、ドライバ本体部１０２のハイサイド側の２つのＭＯＳトランジスタ、換言すれば、電源電圧が直接印加される側の２つのＭＯＳトランジスタ、すなわち、第１及び第２のＭＯＳトランジスタ１，２が、それぞれ独立に電磁コイル５１ａ，５１ｂを駆動できるように構成されたものとなっている（詳細は後述）。

かかる構成において、第１の出力端子４１に接続された電磁コイル５１ａへ通電を行う場合には、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１から論理値Ｈｉｇｈに相当するレベルの制御信号を出力させる。それによって、制御信号切換部１０１の第１の２入力ＡＮＤ回路１１の出力は、論理値Ｈｉｇｈとなる一方、第４の反転回路２４の出力が論理値Ｈｉｇｈであるため、第３の２入力ＡＮＤ回路１３からは論理値Ｈｉｇｈが出力される。その結果、第６の反転回路２６からは、論理値Ｌｏｗが第１のＭＯＳトランジスタ１のゲートに印加されるため、第１のＭＯＳトランジスタ１が導通状態となり、第１の出力端子４１に接続された電磁コイル５１ａには、第１のＭＯＳトランジスタ１を介して電源電圧ＶＤＤが印加され、駆動電流が流れることとなる。
そして、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１を論理値Ｌｏｗとすると、第１のＭＯＳトランジスタ１のゲートには、論理値Ｈｉｇｈが印加されるため第１のＭＯＳトランジスタ１は、非導通状態となり、電磁コイル５１ａへの通電を停止させることができる。

一方、第２の出力端子４２に接続された電磁コイル５１ｂへ通電を行う場合には、マイクロコンピュータ１０３の第２の入出力端子ｌｎ２から論理値Ｈｉｇｈに相当するレベルの制御信号を出力させる。それによって、第４の２入力ＡＮＤ回路１４からは、論理値Ｈｉｇｈが出力され、第７の反転回路２７からは論理値Ｌｏｗが出力されて、第２のＭＯＳトランジスタ２のゲートに印加されることとなる。その結果、第２のＭＯＳトランジスタ２は導通状態となり、電磁コイル５１ｂには第２のＭＯＳトランジスタ２を介して電源電圧ＶＤＤが印加され、駆動電流が流れることとなる。
そして、マイクロコンピュータ１０３の第２の入出力端子ｌｎ２を論理値Ｌｏｗとすることによって、第２のＭＯＳトランジスタ２のゲートには、論理値Ｈｉｇｈが印加されるため第２のＭＯＳトランジスタ２は、非導通状態となり、電磁コイル５１ｂへの通電を停止させることができるものとなっている。

なお、第３及び第４のＭＯＳトランジスタ３，４は、第５及び第６の２入力ＡＮＤ回路１５，１６の出力が、第５の反転回路２５からの論理値Ｌｏｗの入力により常時論理値Ｌｏｗとされているため、マイクロコンピュータ１０３の第１及び第２の入出力端子ｌｎ１，ｌｎ２からの制御信号に関わらず常に非導通状態とされ、電磁コイル５１ａ，５１ｂの駆動制御に何ら影響を与えることはない。
なお、かかる構成においても、第１及び第２の入出力端子ｌｎ１，ｌｎ２から出力される制御信号は、実際には、電磁コイル５１ａ，５１ｂの用途にもよるが、例えば、いわゆるＰＷＭ(Pulse Width Modulation)信号などの形態で出力されるものである。

次に、第４の構成例について図４を参照しつつ説明する。
なお、図１又は図３に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第４の構成例は、先の第３の構成例が、ドライバ本体部１０２のハイサイド側のＭＯＳトランジスタを、電磁コイルなどの駆動に用いるようにしたものであるのに対して、ドライバ本体部１０２のローサイド側のＭＯＳトランジスタ、すなわち、第４及び第３のＭＯＳトランジスタ４，３が、それぞれ独立に電磁コイル５１ａ，５１ｂを駆動できるように構成されたものである（詳細は後述）。

具体的には、まず、この第４の構成例においては、第５の反転回路２５の入力段は先の第１及び第２の構成例同様、論理値Ｌｏｗ状態に設定される一方、第４の反転回路２４は、その入力端子に第１の入力論理設定用抵抗器３５ａを介して電源電圧ＶＤＤが印加されて、論理値Ｈｉｇｈ状態に設定されたものとなっている。ここで、上述のように第４の反転回路２４の入力段が論理値Ｈｉｇｈ状態とされ、第５の反転回路２５の入力段が論理値Ｌｏｗ状態とされる場合を、便宜的に「第３の出力状態」と定義する。
また、切換スイッチ４０は、第３の構成例同様に、可動接点４０ａが第２の回路接点４０ｃに接続される設定とされている。
さらに、第１の出力端子４１には、電磁コイル５１ａの一端が接続され、その他端には所定の電源電圧ＶＢが印加されるようになっている。また、第２の出力端子４２には、電磁コイル１ｂの一端が接続され、その他端には所定の電源電圧ＶＢが印加されるようになっている。

かかる構成において、第１の出力端子４１に接続された電磁コイル５１ａへ通電を行う場合には、マイクロコンピュータ１０３の第２の入出力端子ｌｎ２から論理値Ｈｉｇｈに相当するレベルの制御信号を出力させる。それによって、第６の２入力ＡＮＤ回路１６からは、論理値Ｈｉｇｈが出力され、第４のＭＯＳトランジスタ４のゲートに印加されるため、第４のＭＯＳトランジスタ４は導通状態とされる。その結果、電源電圧ＶＢが印加されている電磁コイル５１ａの一端側から駆動電流が電磁コイル５１ａへ流れ込み、第４のＭＯＳトランジスタ４を介してアースへ流れることによって電磁コイル５１ａが駆動状態とされることとなる。

かかる状態において、第３及び第４の２入力ＡＮＤ回路１３，１４の出力は、第４の反転回路２４の出力が論理値Ｌｏｗであるために、いずれも論理値Ｌｏｗである。したがって、第６及び第７の反転回路２６，２７の出力はいずれも論理値Ｈｉｇｈとなり、第１のＭＯＳトランジスタ１のゲート、第２のＭＯＳトランジスタ２のゲートへ、それぞれ印加されるため、マイクロコンピュータ１０３の第１及び第２の入出力端子ｌｎ１，ｌｎ２の出力状態に関わらず第１及び第２のＭＯＳトランジスタ２は共に非導通状態とされる。

一方、第２の出力端子４２に接続された電磁コイル５１ｂへ通電を行う場合には、マイクロコンピュータ１０３の第１の入出力端子ｌｎ１から論理値Ｈｉｇｈに相当するレベルの制御信号を出力させる。それによって、制御信号切換部１０１の第１の２入力ＡＮＤ回路１１の出力は、論理値Ｈｉｇｈとなる一方、第５の反転回路２５の出力が論理値Ｈｉｇｈであるため、第５の２入力ＡＮＤ回路１５からは論理値Ｈｉｇｈが出力されて、第３のＭＯＳトランジスタ３のゲートに印加される。その結果、第３のＭＯＳトランジスタ３は導通状態となり、第２の出力端子４２に接続された電磁コイル５１ｂの他端が第３のＭＯＳトランジスタ３を介してアースに接続されるため、電源電圧ＶＢが印加されている電磁コイル５１ｂの一端側から駆動電流が電磁コイル５１ｂへ流れ込み、第３のＭＯＳトランジスタ３を介してアースへ流れることによって電磁コイル５１ｂが駆動状態とされることとなる。
なお、かかる構成においても、第１及び第２の入出力端子ｌｎ１，ｌｎ２から出力される制御信号は、実際には、電磁コイル５１ａ，５１ｂの用途にもよるが、例えば、いわゆるＰＷＭ(Pulse Width Modulation)信号などの形態で出力されるものである。

本発明の実施の形態においては、Ｈブリッジ回路を構成するスイッチング素子としてＭＯＳトランジスタを用いたが、勿論これに限定される必要はなく、バイポーラトランジスタを用いて構成してもよい。
また、第４及び第５の反転入力回路２４，２５の入力段の論理状態を、第１及び第２の入力論理設定用抵抗器３５ａ，３５ｂの取り付け位置を変えることで、論理値Ｈｉｇｈ又は論理値Ｌｏｗのいずれかに設定できるようにしたが、選択スイッチを設けて所望する論理設定ができるようにしてもよい。すなわち、第４及び第５の反転回路２４，２５に対して、それぞれ、一端が電源電圧側に接続された抵抗器と、一端がアースに接続された抵抗器とを設けると共に、第４及び第５の反転回路２４，２５のそれぞれに対して単極双投スイッチを設け、この単極双投スイッチによって、各反転回路２４，２５毎に、一端が電源電圧側に接続された抵抗器と、一端がアース側に接続された抵抗器のいずれか一方を択一的に選択して、反転回路に接続できるようにしても好適である。

また、第３の構成例においては、ハイサイド側の２つのＭＯＳトランジスタを、第４の構成例においてはローサイド側の２つのＭＯＳトランジスタを、それぞれ導通状態とできるようにしたが、制御信号切換部１０１に適宜なロジック回路を追加することにより、ハイサイド側の１つのＭＯＳトランジスタと、ローサイド側の１つのＭＯＳトランジスタを、所望により導通させる構成としても好適である。

本発明の実施の形態における汎用ドライバ回路の第１の構成例を示す回路図である。 本発明の実施の形態における汎用ドライバ回路の第２の構成例を示す回路図である。 本発明の実施の形態における汎用ドライバ回路の第３の構成例を示す回路図である。 本発明の実施の形態における汎用ドライバ回路の第４の構成例を示す回路図である。

符号の説明

４０…切換スイッチ
５０…ＤＣモータ
５１ａ，５１ｂ…電磁コイル
１０１…制御信号切換部
１０２…ドライバ本体部
１０３…マイクロコンピュータ

Claims (2)

1. 一端に電源電圧が直接印加される２つのハイサイドスイッチング素子と、一端がアースに直接接続される２つのローサイドスイッチング素子とによりＨブリッジ回路が構成されてなる汎用ドライバ回路であって、
   前記Ｈブリッジ回路における各スイッチング素子の動作を制御する駆動制御信号を、外部から入力される１つ又は２つの制御信号に基づいて生成、出力する制御信号切換手段が設けられ、
   当該制御信号切換手段は、外部からの入力選択操作に応じて前記外部からの制御信号の入力数が設定されると共に、予めなされる出力状態の設定に応じて出力状態が決定され、
   前記入力選択操作によって前記外部からの制御信号が１つに設定され、かつ、前記出力状態の設定によって第１の出力状態が設定された場合には、前記制御信号の論理レベルが変化する毎に前記Ｈブリッジ回路に接続されたモータの通電方向が逆となるように前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、２つのハイサイドスイッチング素子のいずれか一方と、２つのローサイドスイッチング素子のいずれか一方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力し、
   前記入力選択操作によって前記外部からの制御信号が２つに設定され、かつ、前記出力状態の設定によって第１の出力状態が設定された場合において、前記２つの制御信号の内、第１の制御信号が所定の論理値状態とされた際には、前記モータに予め定められた方向の駆動電流が流れるよう前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのハイサイドスイッチング素子のいずれか一方と、前記２つのローサイドスイッチング素子のいずれか一方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力する一方、前記２つの制御信号の内、第２の制御信号が前記所定の論理値状態とされた際には、前記モータの駆動電流が前記第１の制御信号が所定の論理値状態とされた場合と逆方向となるよう前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのハイサイドスイッチング素子の他方と、前記２つのローサイドスイッチング素子の他方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力し、
   前記入力選択操作によって前記外部からの制御信号が２つに設定され、かつ、前記出力状態の設定によって第２の出力状態が設定された場合において、前記２つの制御信号の内、第１の制御信号が所定の論理値状態とされた際には、前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのハイサイドスイッチング素子の一方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力する一方、前記２つの制御信号の内、第２の制御信号が前記所定の論理値状態とされた際には、前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのハイサイドスイッチング素子の他方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力するよう構成されてなることを特徴とする汎用ドライバ回路。
2. 制御信号切換手段は、前記入力選択操作によって前記外部からの制御信号が２つに設定され、かつ、前記出力状態の設定によって第３の出力状態が設定された場合において、前記２つの制御信号の内、第１の制御信号が所定の論理値状態とされた際には、前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのローサイドスイッチング素子の一方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力する一方、前記２つの制御信号の内、第２の制御信号が前記所定の論理値状態とされた際には、前記Ｈブリッジ回路を構成する４つのスイッチング素子の内、前記２つのローサイドスイッチング素子の他方を導通状態とする駆動制御信号を前記Ｈブリッジ回路へ出力するよう構成されてなることを特徴とする請求項１記載の汎用ドライバ回路。

Images