JP4841953B2 - 凹部エッチング制御方法 - Google Patents

凹部エッチング制御方法 Download PDF

Info

Publication number
JP4841953B2
JP4841953B2 JP2005506612A JP2005506612A JP4841953B2 JP 4841953 B2 JP4841953 B2 JP 4841953B2 JP 2005506612 A JP2005506612 A JP 2005506612A JP 2005506612 A JP2005506612 A JP 2005506612A JP 4841953 B2 JP4841953 B2 JP 4841953B2
Authority
JP
Japan
Prior art keywords
substrate
reflection spectrum
vertical dimension
trench
endpoint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005506612A
Other languages
English (en)
Other versions
JP2005536076A (ja
Inventor
べヌーゴパル,ビジャヤクマール,シー.
ペリー,アンドリュー,ジェイ.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/286,410 external-priority patent/US7019844B2/en
Priority claimed from US10/286,409 external-priority patent/US7399711B2/en
Priority claimed from US10/401,118 external-priority patent/US6979578B2/en
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2005536076A publication Critical patent/JP2005536076A/ja
Application granted granted Critical
Publication of JP4841953B2 publication Critical patent/JP4841953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0683Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating measurement during deposition or removal of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は半導体基板等のパターン化された基板上に機能部を形成するプロセスのモニター方法並びに制御方法に関する。さらに特定すれば、本発明は凹部エッチングプロセスのエンドポイント検出方法に関する。
凹部エッチングはDRAM及びeDRAMのごとき半導体の製造に利用される。DRAMやeDRAMはキャパシタを含む集積回路に情報を保存する。図1AはDRAMセルの典型的な保存ノード100を示す。保存ノード100はパターン化された半導体基板(以降“パターン半導体”)104に形成された深いトレンチ102を含む。ポリシリコン柱106がトレンチ102内に形成され、凹部108はポリシリコン柱106の上部に提供される。凹部108は絶縁材料(図示せず)で被膜され、ポリシリコン柱106を上方のトランスファデバイス等の構造物から隔離する。典型的にはトレンチ102は高アスペクト比を有している。例えば、現在の技術ではトレンチ102の深さは数ミクロンであり、幅は300nm程度である。集積技術の進歩に連れてトレンチの幅は、例えば90から100nm程度にまで狭くなるものと考えられる。
図1Bはトレンチ(図1Aの102)を形成する前の半導体基板104を示す。典型的な形態では、半導体基板104は、典型的にはケイ素の基板層110、典型的には二酸化ケイ素の誘電層112、及び典型的には窒化ケイ素のマスク層114を含んでいる。半導体基板104はフォトレジストマスク116の薄膜でコーティングされている。トレンチ形成前に、トレンチ形成部であるフォトレジストマスク116の一部が除去され、下側の層を露出させる。半導体基板104はプラズマチャンバのごとき処理チャンバ(図示せず)に入れられ、トレンチは露出層を通過して基板内にエッチング加工される。トレンチのエッチング形成後、残りのフォトレジストマスク116は除去される。
図1Cはトレンチ102のエッチングとフォトレジストマスク(図1Bの116)の除去後の半導体基板104を示す。トレンチ102はポリシリコン106で充填されている。トレンチ102がポリシリコンで充填されると、ポリシリコン膜120が半導体基板104、すなわちマスク層114上にも形成される。典型的には窪部122も充填の結果としてトレンチ102の開口部に形成される。トレンチ102のポリシリコン柱106に凹部をエッチングするためにポリシリコン膜120が図1Dで示すように除去(平坦化)される。平坦化された表面(以降“平坦化面”)123は平坦層エッチングや化学−機械研磨のごとき処理で提供できる。ポリシリコン(図1Cの120)の膜全体またはその一部のみを平坦化処理中に除去することができる。ポリシリコン膜の平坦化後、トレンチ102内のポリシリコン柱106は所定の深さまでエッチングされ、凹部(図1Aの108)が形成される。
異なる凹部構造を形成させるように上述の方法には様々な変形を施すことができる。例えば、図1Eで示すように、トレンチ102は当初に酸化物等の誘電材料124でコーティングできる。続いて前述したようにポリシリコン106をコーティングされたトレンチ102内に充填し、マスク層114を被膜することができる。マスク層114上のポリシリコン膜120は平坦化でき、ポリシリコン柱106はエッチングによって塗膜凹部(図1Fの126)を形成できる。この方法は、例えば埋設ポリシリコンストラップを提供するのに利用できる。図1Gで示す別例では、トレンチ102のポリシリコン柱106はエッチングで凹部128を提供できる。続いて凹部128は酸化物等の誘電材料130で充填できる。別のエッチング法を、誘電材料130の一部を除去し、トレンチ102内に部分的に延び入る誘電コーティング(図1Hの132)の形成に使用できる。
大抵の場合、犠牲マスク層の底部のごとき半導体基板の基準点に対する凹部の深度は重要な寸法である。よって、望む深度を達成するためにトレンチ内のポリシリコン柱をどれだけ深くエッチングするかを正確に決定する能力は非常に重要である。トレンチ内に望む深度の凹部を形成させるには多くの困難がある。例えば、凹部をエッチングする際に利用するトレンチの開口部は非常に小さく、トレンチ内のポリシリコン柱上方の窪部の大きさはエッチングされる凹部の深度と同程度の精度が要求される。さらに困難な要素は、マスク層の厚みの変動やトレンチ内のポリシリコン柱上方の窪部の深度等の基板毎に異なる変動材料サイズである。これら変動性の知識なくして、望む凹部深度を提供するためにポリシリコン柱をどの程度深くエッチング加工すべきかを正確に決定することは困難であろう。
よって、材料の変動性のごとき要因を考慮した凹部深度のモニターによって凹部エッチングプロセスにおけるエンドポイントを検出する方法が求められている。
本発明の1特徴は凹部エッチングプロセスの制御方法に関する。内部に柱材料が充填されたトレンチを有した多層基板に対する方法は、トレンチを含んだ基板の少なくとも一部の計測されたネット反射スペクトルを得ることで基板の1表面から基板の基準点までの第1寸法を決定し、基板のその部分のモデル化されたネット反射スペクトルを、基板のその部分を構成するn≧1の異なる領域から加重非干渉反射合計として計算し、その計測ネット反射スペクトルとモデル化ネット反射スペクトルとの間で緊密にマッチングさせるパラメータセットを決定し、そのパラメータセットから第1寸法を導き出すことを含んでいる。この方法はさらに、第1寸法の関数としての凹部エッチングプロセスのエンドポイントと、基準点から計測された望む凹部深度を計算し、そのエンドポイントに到達するまで材料柱の1表面からエッチング加工することも含んでいる。
本発明の別の特徴は、トレンチと、トレンチ内に充填された材料柱とを有した多層基板の表面を平坦化を含んだ凹部エッチングプロセズの制御方法に関する。この方法はさらに、平坦化後に基板の表面から基板の基準点までの第1寸法の決定も含んでいる。第1寸法は、トレンチを含んだ基板の少なくとも一部の測定ネット反射スペクトルを取得し、基板のその部分のモデル化されたネット反射スペクトルを、基板のその部分を形成するn≧1の異なる領域から加重非干渉反射合計として計算し(nの異なる領域のそれぞれの反射はその領域を形成するk≧1の横方向に独立した部分からの反射の加重干渉反射合計)、測定ネット反射スペクトルとモデル化ネット反射スペクトルとの間の緊密なマッチングを提供するパラメータセットを決定し、そのパラメータセットから第1寸法を引き出すことで決定される。この方法はさらに第1寸法の関数として凹部エッチングプロセズのエンドポイントと、基準点から測定された望む凹部深度を計算するステップと、そのエンドポイントに到達するまで材料柱の表面からエッチング加工するステップとを含んでいる。
本発明のさらに別の特徴は、トレンチと、トレンチに充填された材料柱とを有した多層基板の凹部エッチングプロセスに関する。この方法は、基板の表面から基板の基準点までの第1寸法と、基板のその表面から材料柱の表面までの第2寸法とを測定するステップを含んでいる。第1寸法と第2寸法は、トレンチを含んだ基板の少なくとも一部の測定されたネット反射スペクトルを取得するステップと、基板のその部分モデル化されたネット反射スペクトルを、基板のその部分を形成するn≧1の異なる領域から加重非干渉反射合計として計算するステップと、測定ネット反射スペクトルとモデル化ネット反射スペクトルとの間の緊密なマッチングを提供するパラメータセットを決定するステップと、そのパラメータセットから第1寸法と第2寸法とを導き出すステップとを含んでいる。この方法はさらに、第1寸法と第2寸法の関数として凹部エッチングプロセズのエンドポイントと、基準点から測定された望む凹部深度を計算するステップと、そのエンドポイントに到達するまで材料柱の表面からエッチング加工するステップとを含んでいる。
本発明のそれら及び他の特徴と利点とは以下の発明の詳細な説明からさらに明確となるであろう。
本発明を添付図面を利用して好適実施例に即して解説する。本発明は凹部エッチングプロセスでの信頼できるエンドポイント決定方法を提供する。本発明方法は2つの主要ステップから成る。1実施例の第1ステップは現場で新規材料の変動性を予測するステップである。この予測ステップは基板ごとのマスク層厚、開始エッチング深度、及び基板の位置や方向性またはパターン密度の相違等の変動を補整するものである。第1ステップは材料柱の除去すべき絶対垂直寸法を決定させる。第2ステップは凹部の実際のエッチングをモニターするために1つ、または複数の波長干渉手段の利用を含む。干渉手段によるエンドポイント検出法は望む凹部深度に到達させるのに必要なフリンジ(光縞)数を決定が関与する。フリンジ数は除去すべき材料柱の絶対寸法と開始エッチング深度が知られると正確に決定できる。
本発明の1実施例においては、新規材料変動を予測するためにブロードバンド反射手段を使用する。1実施例においては、この予測方法は半導体基板の反射スペクトルの測定が関与する。対象の機械パラメータは測定反射スペクトルを半導体基板のモデル化反射スペクトルとマッチングさせることで予測される。本発明の1実施例によれば半導体基板の反射スペクトルの計算モデルが提供される。有利なことに、このモデルは半導体基板上の機能部のアレンジに制限を加えない。すなわち、モデルは特別なテスト機能部を有した半導体基板に限定されず、ランダムな機能部の複雑な配列を有した半導体基板にも適用できる。
理論的な解説は望まないが、発明者はパターン基板はn個の横方向独立部分に分割でき、それぞれの分割部分は等方性で均質な薄膜層体としてモデル化できると信じる。図2は基板層208上に3枚の薄膜層202、204、206を有した薄膜層体200を示す。例えば、層202はポリシリコン製とし、層204を窒化ケイ素製とし、層206を二酸化ケイ素製とし、層208をケイ素製とすることができる。それぞれの層202、204、206、208は厚さ(t)、屈折率(n)及び吸光率(k)を有する。反射率測定は薄膜層体200を光線209で垂直入射させ、薄膜層体200から垂直に反射した光線211を回収することで行われる。垂直入射反射測定においては、等方性で均質な薄幕層体は極性独立タイプである。発明者はパターン基板200が名目的な極性独立反射特定を有すると想定でき、モデルの計算を大きく単純化すると信じる。
横方向独立性を定義する主要要素は薄膜層体を構成する層同士の相違と高さの相違である。図3Aはマスク層302、酸化物層304及び基板層306を有した典型的なパターン基板300の断面図である。トレンチ308が基板300内に形成され、ポリシリコン310で充填されている。小さな窪部314が、充填プロセスと平坦化プロセスの結果としてトレンチ308内のポリシリコン柱310の上面に形成されている。図3Bは2つの横方向に独立した部分または薄膜層体316、318に分割されたパターン基板300を示す。薄膜層体316はマスク層302、酸化層304、及び基板層部分306bを含む。
パターン基板300の反射フィールドは薄膜層体316、318からの反射フィールドの組み合わせである。知られた強度と極性の平面波により照射された与えられた薄膜層体の反射フィールドは境界の問題をセットアップし、解消することで、あるいはフレネル式を利用することで計算できる。例えば、フレネル式を使用して、層インターフェース(図3Cの320)での反射率は次の式で与えられる。
Figure 0004841953
(1)
単層(図3Dの322)に対する反射フィールドは次の式で与えられる。
Figure 0004841953
(2)
図3Bはパターン基板300のネット反射率を計算するには薄膜層体316、318の高さが同一でなければならないことを示す。空気または真空層324がポリシリコン柱310の上面に加えられ、薄膜層体316、318の高さの相違を補整する。
発明者は、典型的なパターン基板を構成する機能部の横方向の幅広い分布が与えられると、パターン基板からの反射フィールドはパターンのいくらかの領域に干渉的に加えられ、パターンの他の領域に非干渉的に加えられると考える。発明者は、干渉的及び非干渉的に組み合わされた反射フィールドの相対的貢献は自由空間波長の関数λ0として変動でき、パターン基板上の実際の領域割合に必ずしも対応しないと考える。よって、それぞれの独立薄膜層体からの反射フィールドが計算されると、パターン基板からのネット反射率はパターンを構成するn個の異なる領域からの加重非干渉反射合計として計算できる。
Figure 0004841953
(3)
式中、Rは測定されたネット反射率であり、Eiは個々の非干渉状に追加するフィールド項であり、wi(λ0)はその非干渉状に追加する項に対する加重因子である。│Ei│2の使用は電磁界理論の周波数領域表記の複素界Eiの大きさを示す。
式(3)のそれぞれの非干渉状追加項は基板上でi番目の領域を構成するk個の横方向独立部分からの加重干渉フィールド合計であり得る。
Figure 0004841953
(4)
αi(λ0)は干渉状追加フィールド項Eciの加重因子である。式(3)と(4)では“領域”は“独立部分”とは等しくない。
上述のモデルの作用をさらに説明するため、図3Bで示すパターン基板300を説明する。パターン基板300は2つの横方向独立部分または薄膜層体316、318に分割されている。入射光326はパターン基板300に照射されて328のごとくに反射される。図3Eはパターン基板300の上面を示す。r1を薄膜層体316による反射フィールドとし、r2を薄膜層体318による反射フィールドとしよう。発明者は、想像線334で区分けされた薄膜層体316と318との間で境界332をオーバーラップする領域330の提供を提案する。そこでは反射フィールドr1とr2は横方向干渉効果のために干渉的に加わるであろう。想像線334の外側の領域336からの反射は薄膜層体316からのみの反射フィールドによるものと予期される。
式(3)から、パターン基板300からのネット反射率は次のようになる。
Figure 0004841953
(5)
式中、R300はパターン基板300からのネット反射率であり、E330、E336は領域330、336からの個々の非干渉的に加わるフィールド項であり、w330(λ0)、w336(λ0)はその非干渉的に加わる項に対する加重因子である。式(4)からE330は次のようになる。
Figure 0004841953
(6)
E336はr1であり、E318はr2であり、w330は(1−w336)と書き換えられる。よって、式(6)は次のようになる。
Figure 0004841953
(7)
式(3)と(4)は単純化されたモデルを提供し、パターン基板からの反射はマスク層厚や開始エッチング深度等のいくつかの数値に関してパラメータ化できる。1実施例においては、本発明は反射率を測定するための技術として垂直入射光反射技術を利用する。すなわち、パターン基板は基板に対して垂直な入射光で照射され、基板に垂直に反射する光のみが収集される。すなわち、鏡面反射光のみが収集される。しかし、方位範囲はどのパターンでも見られるので、パターンを照射する全光が垂直入射で反射するわけではない。例えば、凹部(図3Aの314)によって非鏡面反射するものがあろう。そのような非鏡面反射による反射損失は無視すべきでない。本発明の1実施例においては、拡散損失率は式(3)の追加項の一部または式(3)の全反射に適用される。拡散損失率はλ0の関数であり得る。
図4Aは本発明の1実施例による、新規材料変動の予測のためのシステム400の概略図である。このシステム400は光線を発生させる光源402、光線を検出分析する分光計404及び光線をプロセスチャンバ410の上面のポート408との搬送のための光学システム406を含んでいる。例えば、この光学システム406は光源402からの光をコリメータ414に送る光ファイバ412を含むことができる。コリメータ414はポート408上方に搭載されている。光学システム406はコリメータ414からの光を分光計404に送る光ファイバ416を含んでいる。半導体基板418はプロセスチャンバ410内に搭載される。本発明を不明確にすることを避けるため、プロセス装置の詳細は示さない。しかし、そのようなエッチングに必要な装置は当業技術者にとって自明であろう。例えば、もし凹部がプラズマエッチングで形成されるとすれば、基板418はプロセスチャンバ410のチャック(図示せず)上に搭載され、適当なプラズマ発生装置が提供されよう。
利用時に半導体基板418の処理を制御するプロセスモジュール420は信号をデータ収集ユニット422に送り、光源402の操作を開始させる。光源402が作動開始すると、光線が発生する。光線はコリメータ414に光ファイバを介して送られる。光源402の使用波長バンドは対象パラメータの感度が強調される範囲となるように選択される。一般的に、広い範囲が有用である。1実施例では、光源波長範囲は190から1000nmである。光線424はコリメータ414を離れ、ポート408を通過し、垂直入射角で基板418に照射される。コリメータ414は垂直反射角で基板418から反射した光線426を収集する。反射光線426は光ファイバ416を通過して分光計404に送られる。分光計404は反射光線426を解析し、基板418の反射スペクトルのデータをコンピュータ428に送ってさらに解析させる。
コンピュータ428は基板418等のパターン基板の反射率を計算するモデルと、モデル化反射スペクトルと、分光計404から受領した測定反射スペクトルとの間の光学マッチングを提供するパラメータ処理されたパラメータセットをサーチするルーチンとを含んでいる。1実施例においては、サーチルーチンは非線形回帰ルーチンである。しかし、多変量回帰解析や中立ネットマッチングなどの他種類のサーチルーチンでもよい。パターン基板の反射率計算モデルを解説した。得られたパラメータセットは、マスク層厚や開始エッチング深度等の重要な数値にマップ処理できる。その後、対象数値は、以下でさらに解説するように凹部エッチングプロセスでのエンドポイントの決定に利用できる。
図4Bは本発明の1実施例による基板からの垂直反射データの収集プロセスを概略的に示す。1目的は発光プラズマからの発光のごときバックライトが存在する場合においても高品質反射信号を改良することである。プロセスの開始時に、プロセスモジュール(図4Aの420)はデータ収集制御ユニット(図4Aの422)にどのように反射データを収集してキャリブレーション処理するかを伝える(ステップ430)。例えば、プロセスモジュールはデータ収集制御ユニットに反射スペクトル数と、スペクトルを収集する時間の長さを告げる。プロセスモジュールはさらにデータ収集制御ユニットに、測定反射スペクトルのキャリブレーションのための、典型的には剥きだしシリコン反射スペクトルであるベースライン反射スペクトルを提供する。この剥きだしシリコン反射スペクトルは基板の処理に先立って収集される。データ収集制御ユニットがデータ収集開始指示を受領すると、光源(図4Aの402)にスイッチが入れられ光線が発生される。光線は基板に照射され、分光器(図4Aの404)は基板から反射データを収集する(ステップ432)。続いて光源は切られ、反射データは再び収集される(ステップ434)。光源が切られたときには分光器で収集されたデータはプラズマ発光のごとき背景光源や検出器ノイズによるものである。次のステップはステップ432で得られた反射データからステップ434で得られた反射データを差し引き、背景光源の影響を取り除くことである。
補整された反射スペクトルはベースラインスペクトルで常態化される(ステップ438)。続いて、システムは望む数の反射スペクトルが収集されたか否かをチェックする(ステップ440)。望む数の反射スペクトルが収集されていなければシステムはステップ432に戻り、別の反射スペクトルのデータを収集開始する(ステップ442)。望む数の反射スペクトルが収集されたらシステムは平均化され、常態化された反射スペクトルを得るために収集反射スペクトルの平均を計算する(ステップ444)。平均反射スペクトルはコンピュータに送られ(図4Aのステップ428)、基板のモデルとマッチングされる(ステップ446)。平均反射スペクトルをコンピュータに送った後、システムは特定時間の終了を待ち、その後、終了する(ステップ448)。
図4Cは非線形回帰スキームを使用して対象の物理的パラメータを決定するプロセスの概略図である。1目的は、解が得られるまでパラメータスペースを通じて適正な方向でパラメータ値を徐々にステップすることでパラメータ値の収束セットに迅速に到達することである。この非線形回帰解析を開始する前に、非線形ルーチンはユーザ入力を受領する(ステップ450)。ユーザ入力はモデル化スペクトルに反射スペクトルをマッチングさせることでパラメータセットに対する当初推定を含む。非線形回帰ルーチンは平均測定反射スペクトルを得る(ステップ452)。次に、モデル化反射スペクトルは式(3)と(4)並びに当初推定を使用して計算される(ステップ454)。次に非線形回帰ルーチンが、測定反射スペクトルとモデル化反射スペクトルとの間の最良マッチングにさらに接近するように式(3)と(4)でパラメータに対する増分の計算に使用される(ステップ456)。式(3)と(4)のパラメータは反射フィールド、加重因子w、及びカップリング因子αであり、それは自由空間波長λ0の因子であり得る。
システムはステップ456で計算された増分が無視できる程度に小さいか否かをチェックする(ステップ458)。もし増分が無視できないなら、システムはパラメータの値を増分させ(ステップ460)、ステップ454に戻り、新パラメータ値を使用してモデル化反射スペクトルを再計算する(ステップ462)。もし増分が無視できる程度なら、システムは最良のパラメータ値を出力する(ステップ464)。対象の物理パラメータが最良パラメータ値から導かれる(ステップ466)。前述はしていないが、ステップ450で受領されたユーザ入力は基板を横方向独立部分または薄膜層体にどのように分割させるかの情報も含む。ユーザ入力はそれぞれの薄膜層体の反射フィールドを前述のように計算させるためにそれぞれの薄膜層体の光学特性をも含む。
1実施例においては、本発明は改変されたレベンバーグ・マルカートコンプロマイズ技術と呼ばれる非線形回帰技術を利用して、パラメータ値の当初推定値から開始して重要パラメータ値の最良値を迅速正確に特定させる。この技術は好適であるが、多変量回帰解析や中立ネットアプローチ等の他の技術でも対象パラメータの獲得に利用できる。
非線形回帰法の作用を解説するため、図4Dは測定反射スペクトルを示し、図4Eはユーザ入力からの当初推定値を使用して計算されたモデル化反射スペクトル472を示す。非線形回帰ルーチンの第1ステップは2つの反射スペクトル470、472間の最小平方差誤差メトリック量を計算することである。図4Fはモデル化反射スペクトル472に重ねられた測定反射スペクトル470を示す。この最小平方差は波長範囲のいくつかの点を取り、それぞれの点でスペクトル470、472間の垂直差を計算し、全点の差の平方を合計することで計算される。最小平方誤差メトリック量はパラメータ値の増分の決定に使用される。
以上、非線形回帰解析の説明は標準的なものである。多くの場合には、対象外の多数のパラメータは全改変スペクトルに大きな変動を引き起こし、対象パラメータはモデル化スペクトルの小領域に変動をもたらす。対象のパラメータ値を素早く正確に求めるため、対象パラメータに差が発生すると予想されるスペクトル領域での差には、全点での差の平方の合計前に例えば(1+λi)のごとき因子が掛算される。よって、最小平方差誤差は対象領域の差が大きくなれば大きくなる。定数または加重因子も掛算因子に適用され、最小平方差誤差メトリック量をさらにバイアスする。
図5Aは本発明の1実施例の凹部エッチングプロセスでのエンドポイント検出プロセスの概略を示す。プロセス開始はユーザによって実行される(ステップ500)。プロセスが開始すると、プロセスモジュール(図4Aの420)は適当なプロセスレシピーパラメータを全センサーに送る(ステップ502)。プロセスレシピーパラメータは、例えば、マスク層の底部のごとき基板の基準点に対する目的凹部深度を含むことができる。対象の半導体基板はプロセスチャンバ(図4Aの410)に送られるか、あるいはプロセスチャンバ内に既に存在する(ステップ504)。解説のため、図5Bはこのプロセスで想定されたエッチング処理前モデルを示す。エッチング処理前モデル506は基板層510を有したパターン半導体基板508を含む。マスク層514や酸化物層516のごとき層は基板層510上に形成される。トレンチ518は基板508に形成され、ポリシリコン柱520で充填される。このモデルではマスク層514に重なっていた全ポリシリコン層(図示せず)は平坦化されている。しかし、いつもそうである必要はない。すなわち、ポリシリコンは凹部エッチングに先立ってマスク層514に残ることもある。
図5Aに戻る。プロセスチャンバ(図4の410)内の半導体基板を搭載した後、プロセスチャンバへのガス流は安定化する(ステップ522)。ブレークスループロセスが実行され、シリコンを空気に接触させることで形成された半導体基板上の酸化物を除去する(ステップ524)。ブレークスループロセスは時間制限されたエッチングプロセスであり、ほんの2、3秒が普通である。ブレークスループロセスは半導体基板の上面から材料を消滅させることがあり、その後に補充が必要となろう。ブレークスループロセス後にプロセスチャンバへのガス流は再び安定化する(ステップ526)。次のステップは新規材料変動をその場で予測することである(ステップ528)。このステップはマスク層等の層厚を推定し、トレンチのポリシリコン柱上面の凹部深度等の開始エッチング深度の推定を含むであろう。このステップは安定化ステップ526中あるいはその後に実行できる。予測ステップ528の安定化ステップ526との同時実施は基板処理時間を節約させる。
図5Bで示すエッチング処理前モデル506ではマスク層514の底部514aが基準点として使用される。基板508の他の点、例えば基板層510の上面でも基準点として使用できる。基準点514aから測定された望む凹部深度(D)は知られた量であろう。対象の第1垂直寸法(H)は基板508の上部508aから基準点514aまでの垂直距離となろう。これはマスク層514の厚みに対応する。対象の第2垂直寸法(d)は基板508の上面508aからポリシリコン柱520の上面までの垂直距離、すなわち、ポリシコン柱の上面の窪部521の深度となろう。寸法Hとdが知れると、ポリシリコン柱520の上面から除去する材料厚(T)は決定できる。すなわち、T=H+D−dである。図5Aに戻ると、対象物理パラメータ、例えば、Hとdは、上述のブロードバンド反射法を使用して、すなわち、基板の測定反射スペクトルとモデル化反射スペクトルとの間の緊密なマッチングを提供するパラメータセットを決定し、パラメータセットから望む寸法を導くことでステップ528にて予測できる。
ポリシリコン柱から除去される材料厚と開始エッチング深度が知れると、凹部エッチングプロセスが開始できる。プラズマエッチング等のどのような適したエッチング法でも利用できる。1実施例においては、干渉手段によるエンドポイント検出法がポリシリコン柱のエッチングの制御に使用される(ステップ530)。干渉手段エンドポイント検出法はエッチング最中に関与するフリンジ数のカウントが関与する。除去される材料厚に対応する所定数のフリンジが数えられると、凹部エッチングプロセスが停止される。
この干渉手法はポリシリコン柱へ光線を向けることが関与する。ポリシリコン柱がエッチングされているとき、光線はポリシリコン柱の表面から部分反射し、ポリシリコン柱を部分的に通過し、下側の基板層で反射する。反射信号は創造的または破壊的に組み合わされ、周期的な干渉フリンジを創出する。干渉フリンジの最大及び最小は処理対象のポリシリコン柱を通過する光線の通路長による。エッチング最中に、観察される周期的最大と最小の測定干渉フリンジはポリシリコン柱の厚みの計算された減少に相関的であり、プロセスでのエンドポイントが予測される。干渉アプローチは凹部エッチングプロセスのモニターに利用できる。なぜなら、ポリシリコン柱から除去すべき材料の絶対厚は上述のブロードバンド干渉スキームから知られているからである。
上述の干渉アプローチはポリシリコン柱の当初厚の正確な決定後の凹部エッチングのモニターの好適方法として解説したが、他の技術でも利用できる。例えば、上述のブロードバンド干渉スキームは凹部の形成過程でポリシリコンの絶対厚の決定に利用できる。これには基板のネット反射の連続的測定、測定ネット反射スペクトルと基板のモデル化反射スペクトルとの間の最良マッチングを提供するパラメータセット、及びそのパラメータセットからポリシリコン柱の厚みを導くことが関与する。ポリシリコン柱の望む厚みが達成されると、凹部エッチングが停止できる。時間を測ったエッチングプロセスも利用できる。すなわち、ポリシリコン柱から所定量の材料をエッチングするのに必要な時間が決定できる。ポリシリコン柱はその所定時間エッチングできる。
様々な変形は図5Aで示すプロセスに可能である。例えば、図5Aのプロセスはエッチング処理前モデル(図5Bの506)を想定する。例えばマスク層と重なるポリシリコン層は、例えば化学−機械研磨プロセスで平坦化されている。本発明の別実施例ではプロセスは平坦化ステップを含むことができる。例えば、図6Aは基板層604を有したパターン半導体基板602を含むエッチング処理前モデル600を示す。例えばマスク層608と酸化物層610は基板604上に形成される。トレンチ614は基板602に形成され、ポリシリコン柱616で充填される。窪部618が充填処理の一環としてポリシリコン柱616の上面に形成される。ポリシリコン層620も充填最中にマスク層608上に形成される。
図6Bはエッチング処理前モデル(図6Aの600)を想定した凹部エッチングプロセスのエンドポイント検出プロセスの概略図である。プロセスの開始はユーザが行う(ステップ622)。プロセスが開始されると、プロセスモジュール(図4の420)は全センサーに適当なプロセスレシピーパラメータを送る(ステップ624)。プロセスレシピーパラメータは、例えば、マスク層の底部のごとき基板の基準点から測定した標的凹部深度を含むことができる。対象半導体基板はプロセスチャンバ(図4の410)に送られるか、プロセスチャンバ内に既に存在する(ステップ626)。プロセスチャンバに半導体基板を搭載後、プロセスチャンバへのガス流は安定化する(ステップ628)。続いてブレークスループロセスが実行され、シリコンの空気との接触によって構築された半導体基板上の酸化物を除去する(ステップ630)。ブレークスループロセス後にプロセスチャンバへのガス流は再び安定する(ステップ631)。ポリシリコン層(図6Aの620)は、例えば、プラズマエッチングで平坦化される(ステップ632)。ポリシリコン層の全体または一部が除去される。全部が除去されるなら、ポリシリコン層の下側のマスク層(図6Aの608)からいくらか材料が取り除かれる。後で補充が必要であろう。平坦化プロセスをいつ終了するかの決定には干渉アプローチ等が利用できる。
平坦化ステップ後にプロセスチャンバ(図4の410)へのガス流は再び安定する(ステップ634)。次のステップは新規材料変動を予測することである(ステップ636)。すなわち、基板の上面から基板の基準点までの垂直寸法や、開始エッチング深度を予測する。この予測は平坦化及びブレークスループロセスの結果としての材料除去を見込んでいる。新規材料変動の予測、すなわち、ステップ636は安定化ステップ634と同時またはその後に実行できる。図5Aのステップ528で説明したのと同様に、対象の物理パラメータはステップ636で決定される。これら物理パラメータは図5Aのステップ530と同様に凹部エッチングプロセスの駆動に使用される(ステップ638)。
本発明はいくつかの利点を提供する。例えば、本発明の方法はトレンチの材料柱に凹部を形成しつ、エンドポイントの検出に利用できる。この方法は発明の背景に記載された凹部構造体や解説されていない他の凹部構造体に適用できる。基本的に、発明者は基板ごとに材料変動が存在し、望む凹部深度を達成にはトレンチ内の材料柱から除去する材料の厚みに影響が及ぶことを理解する。一般的な概念は、エッチングプロセス開始前に材料の絶対厚を決定し、この厚みを使用してエッチングプロセスを進行させることである。本発明は基板のモデルを含んだブロードバンド干渉アプローチやバイアスされた非線形回帰技術を使用し、エッチングで除去する材料の厚みを正確に予測することである。この正確な予測で、干渉アプローチまたは他の適当な方法が凹部エッチングプロセスを終了させるタイミングを決定させるのに使用できる。
本発明を実施例を利用して解説したが、それらには様々な変形が可能である。例えば、図5Aと図6Bのプロセスはそれぞれ図5Bと図6Aのエッチング処理前モデルに基いた例示にすぎない。プロセスは一般的に基板のエッチング前の状態と望む凹部構造に基いて調整が必要である。前述したように、基本的概念は除去する材料の厚みを正確に予測し、エッチングに先立って開始エッチング深度を予測することである。これらパラメータはエッチングプロセスに使用できる。
さらに、新規材料変動の予測で、レベンバーグ・マルカルトコンプロマイズ以外の他の技術が基板のモデル化反射スペクトルに対する測定反射スペクトルのマッチングに使用できる。例えば、多変量回帰解析と中立ネットマッチングアプローチが利用できる。
さらに、凹部エッチングプロセスのモニタリングは干渉アプローチに限定されない。例えば、時間によるエッチングプロセスも利用できる。
さらに、本発明はトレンチキャパシタの製造に限定されない。例えば、本発明はチップインターコネクトの形成に利用される凹部エッチングプロセスのモニターに利用できる。
図1Aは典型的な保存ノードの断面図である。 図1Bはトレンチ形成前の図1Aの半導体基板を示す。 図1Cはトレンチを形成し、ポリシリコンでトレンチを充填した後の図1Bの半導体基板を示す。 図1Dはポリシリコン膜の平坦化後の図1Cの半導体基板を示す。 図1Eは、トレンチを形成し、トレンチを誘電材料で塗膜し、塗膜トレンチをポリシリコンで充填した後の図1Bの半導体基板を示す。 図1Fは図1Eのトレンチ内に形成された凹部を示す。 図1Gは誘電材料で充填されたトレンチ内のポリシリコン柱の上方の凹部を示す。 図1Hは図1Gのトレンチを部分的に塗膜した図1Gの誘電材料を示す。 図2は薄膜層体の概略図である。 図3Aは典型的なパターン基板の断面図を示す。 図3Bは2つの横方向に独立した部分または薄膜層体に分割された図3Aのパターン基板を示す。 図3Cは層インターフェースの反射モデルを示す。 図3Dは単層の反射モデルを示す。 図3Eは図3Aに示すパターン基板の上面図である。 図4Aは本発明の1実施例によるプロセス図である。 図4Bは本発明の1実施例による垂直入射反射データを収集するプロセス図である。 図4Cは本発明の1実施例によるモデル化反射スペクトルとの測定反射スペクトルのマッチングプロセスを示す。 図4Dは測定反射スペクトルの概略図である。 図4Eはモデル化反射スペクトルの概略図である。 図4Fは図4Eのモデル化反射スペクトルとの図4Dの測定反射スペクトルの比較を示す。 図5Aは本発明の1実施例による凹部エッチングプロセスでのエンドポイント検出プロセスを示す。 図5Bは本発明の1実施例によるエッチング処理前モデルである。 図6Aは本発明の別実施例によるエッチング処理前モデルである。 図6Bは本発明の別実施例による凹部エッチングプロセズでのエンドポイント検出プロセスを示す。

Claims (16)

  1. 凹部エッチングプロセスの制御方法であって、
    トレンチと、該トレンチ内に充填された材料柱とを有した多層基板に対して基板面から基板の基準点までの第1垂直寸法を決定するステップを含んでおり、該決定ステップは、前記トレンチを含んだ基板の少なくとも一部の測定ネット反射スペクトルを取得するステップと、
    基板の前記一部を構成するn≧1個の異なる領域からの加重非干渉反射合計として該一部のモデル化ネット反射スペクトルを計算するステップであって、前記n個の異なる領域のそれぞれの反射は、その領域を構成するk≧1個の横方向独立部分からの反射フィールドの加重干渉合計である、計算ステップと、
    前記測定ネット反射スペクトルと前記モデル化ネット反射スペクトルとの間の緊密なマッチングを提供するモデル化ネット反射スペクトルのパラメータセットの値を決定するステップであって、前記モデル化ネット反射スペクトルが前記n個の異なる領域を表すネット反射スペクトルのモデルのネット反射スペクトルに関するもので、
    該パラメータセットの値を使用して前記第1垂直寸法を導くステップとを含んでおり、
    前記基板の表面から材料柱の表面までの第2垂直寸法を決定するステップと、
    該第1垂直寸法の関数として凹部エッチングプロセスのエンドポイントと、前記基準点から測定した望む凹部深度とを計算するステップと、
    該エンドポイントが達成されるまで前記材料柱の表面からエッチング加工するステップと、
    を含んでいることを特徴とする方法。
  2. 測定ネット反射スペクトルの取得ステップは、垂直入射光線での基板部分の照射ステップを含んでいることを特徴とする請求項1記載の方法。
  3. それぞれの横方向独立部分は薄膜層体としてモデル化されていることを特徴とする請求項1記載の方法。
  4. モデル化ネット反射スペクトルの計算ステップは極性化された独立反射を有したものとしての基板のモデル化ステップを含んでいることを特徴とする請求項1記載の方法。
  5. パラメータセットの決定ステップは、測定ネット反射スペクトルとモデル化ネット反射スペクトルとの間の最小平方差誤差を計算するステップと、誤差メトリック量を最小化するパラメータセットを発見するステップとを含んでいることを特徴とする請求項1記載の方法。
  6. 誤差メトリック量に対する第1垂直寸法の変動の影響を増幅させるステップをさらに含んでいることを特徴とする請求項5記載の方法。
  7. モデル化ネット反射スペクトルの計算ステップは、パラメータセットの当初予測セットを入力として受領するステップを含んでいることを特徴とする請求項6記載の方法。
  8. エンドポイントはブロードバンド反射法と干渉エンドポイントアプローチとの組み合わせに基いていることを特徴とする請求項1記載の方法。
  9. エンドポイントの計算ステップは、エンドポイントに到達するのに必要なフリンジのカウントを計算するステップを含んでいることを特徴とする請求項8記載の方法。
  10. エッチング加工ステップはエッチング時に基板の一部から展開した干渉フリンジのカウンティングステップと、該干渉フリンジがフリンジカウントに到達したときにエッチングを停止させるステップとを含んでいることを特徴とする請求項9記載の方法。
  11. 第2垂直寸法決定ステップはパラメータセットから第2垂直寸法を導くステップを含んでいることを特徴とする請求項1記載の方法。
  12. エンドポイント計算ステップは第2垂直寸法に比例した量でエンドポイントを調整するステップをさらに含んでいることを特徴とする請求項11記載の方法。
  13. 第1垂直寸法の決定に先立って基板の表面を平坦化するステップをさらに含んでいることを特徴とする請求項1記載の方法。
  14. 第1垂直寸法の決定に先立って基板の表面に構築された酸化物を除去するステップをさらに含んでいることを特徴とする請求項1記載の方法。
  15. 凹部エッチングプロセスの制御方法であって、
    トレンチと、該トレンチ内に充填された材料柱とを有した多層基板の表面を平坦化するステップと、
    該平坦化ステップ後に該基板の表面から基板の基準点までの第1垂直寸法を決定するステップを含んでおり、該ステップは、前記トレンチを含んだ基板の少なくとも一部の測定ネット反射スペクトルを取得するステップと、
    基板の前記一部を構成するn≧1個の異なる領域からの加重非干渉反射合計として該一部のモデル化ネット反射スペクトルを計算するステップであって、n個の異なる領域のそれぞれの反射は、その領域を構成するk≧1個の横方向独立部分からの反射フィールドの加重干渉合計である計算ステップと、
    前記測定ネット反射スペクトルと前記モデル化ネット反射スペクトルとの間の緊密なマッチングを提供するモデル化ネット反射スペクトルのモデルのパラメータセットの値を決定するステップとを含んでおり、
    前記基板の表面から材料柱の表面までの第2垂直寸法を決定するステップを含んでおり、該ステップは、該パラメータセットの値を使用して前記第1垂直寸法を導くステップを含んでおり、 該第1垂直寸法の関数として凹部エッチングプロセスのエンドポイントと、前記基準点から測定した望む凹部深度とを計算するステップを含んでおり、該ステップは、前記エンドポイントが前記第2垂直寸法に比例する量によって前記エンドポイントを調整するステップをさらに含んでおり、
    該エンドポイントが達成されるまで前記材料柱の表面からエッチング加工するステップと、
    を含んでいることを特徴とする方法。
  16. 凹部エッチングプロセスの制御方法であって、
    トレンチと、該トレンチ内に充填された材料柱とを有した多層基板に対して基板面から基板の基準点までの第1垂直寸法と、基板の表面から材料柱の上面までの第2垂直寸法とを決定するステップを含んでおり、該決定ステップは、
    前記トレンチを含んだ基板の少なくとも一部の測定ネット反射スペクトルを取得するステップと、
    基板の前記一部を構成するn≧1個の異なる領域からの加重非干渉反射合計として該一部のモデル化ネット反射スペクトルを計算するステップであって、前記n個の異なる領域のそれぞれの反射は、その領域を構成するk≧1個の横方向独立部分からの反射フィールドの加重干渉合計である、計算ステップと、
    前記測定ネット反射スペクトルと前記モデル化ネット反射スペクトルとの間の緊密なマッチングを提供するモデル化ネット反射スペクトルのモデルのパラメータセットの値を決定するステップと、
    該パラメータセットの値を使用して前記第1垂直寸法と第2垂直寸法とを導くステップと、
    該第1垂直寸法と第2垂直寸法の関数として凹部エッチングプロセスのエンドポイントと、前記基準点から測定した望む凹部深度とを計算するステップと、
    該エンドポイントが達成されるまで前記材料柱の表面からエッチング加工するステップと、
    を含んでいることを特徴とする方法。
JP2005506612A 2002-08-13 2003-08-12 凹部エッチング制御方法 Expired - Fee Related JP4841953B2 (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US40321302P 2002-08-13 2002-08-13
US60/403,213 2002-08-13
US40861902P 2002-09-06 2002-09-06
US60/408,619 2002-09-06
US10/286,410 2002-11-01
US10/286,410 US7019844B2 (en) 2002-08-13 2002-11-01 Method for in-situ monitoring of patterned substrate processing using reflectometry.
US10/286,409 US7399711B2 (en) 2002-08-13 2002-11-01 Method for controlling a recess etch process
US10/286,409 2002-11-01
US10/401,118 US6979578B2 (en) 2002-08-13 2003-03-27 Process endpoint detection method using broadband reflectometry
US10/401,118 2003-03-27
PCT/US2003/025156 WO2004015727A2 (en) 2002-08-13 2003-08-12 Method for controlling a recess etch process

Publications (2)

Publication Number Publication Date
JP2005536076A JP2005536076A (ja) 2005-11-24
JP4841953B2 true JP4841953B2 (ja) 2011-12-21

Family

ID=31721852

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2005506611A Expired - Fee Related JP4679365B2 (ja) 2002-08-13 2003-08-12 広帯域反射光測定法を用いた処理終点検知方法
JP2005506612A Expired - Fee Related JP4841953B2 (ja) 2002-08-13 2003-08-12 凹部エッチング制御方法
JP2005506609A Expired - Fee Related JP4679364B2 (ja) 2002-08-13 2003-08-12 反射率測定を使用してパターン基板処理をin−situモニタリングする方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005506611A Expired - Fee Related JP4679365B2 (ja) 2002-08-13 2003-08-12 広帯域反射光測定法を用いた処理終点検知方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005506609A Expired - Fee Related JP4679364B2 (ja) 2002-08-13 2003-08-12 反射率測定を使用してパターン基板処理をin−situモニタリングする方法

Country Status (9)

Country Link
EP (3) EP1546649A1 (ja)
JP (3) JP4679365B2 (ja)
KR (3) KR20050028057A (ja)
CN (4) CN100376864C (ja)
AT (1) ATE445141T1 (ja)
AU (3) AU2003255272A1 (ja)
DE (1) DE60329602D1 (ja)
TW (3) TWI314762B (ja)
WO (3) WO2004015727A2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006224B2 (en) * 2002-12-30 2006-02-28 Applied Materials, Israel, Ltd. Method and system for optical inspection of an object
US20050020073A1 (en) * 2003-07-22 2005-01-27 Lam Research Corporation Method and system for electronic spatial filtering of spectral reflectometer optical signals
US7799273B2 (en) 2004-05-06 2010-09-21 Smp Logic Systems Llc Manufacturing execution system for validation, quality and risk assessment and monitoring of pharmaceutical manufacturing processes
US7444197B2 (en) 2004-05-06 2008-10-28 Smp Logic Systems Llc Methods, systems, and software program for validation and monitoring of pharmaceutical manufacturing processes
JP4531465B2 (ja) * 2004-07-06 2010-08-25 株式会社フジクラ ブラインドビアの深さ評価方法および深さ評価装置ならびに基板の研磨装置
JP5441332B2 (ja) * 2006-10-30 2014-03-12 アプライド マテリアルズ インコーポレイテッド フォトマスクエッチングのための終点検出
US7521332B2 (en) * 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
CN101599433B (zh) * 2008-06-03 2012-05-23 中芯国际集成电路制造(北京)有限公司 半导体刻蚀方法及刻蚀系统
JP5027753B2 (ja) 2008-07-30 2012-09-19 東京エレクトロン株式会社 基板処理制御方法及び記憶媒体
FR2960340B1 (fr) 2010-05-21 2012-06-29 Commissariat Energie Atomique Procede de realisation d'un support de substrat
CN102954903B (zh) * 2011-08-22 2015-02-04 上海华虹宏力半导体制造有限公司 锗硅薄膜监控片的制备方法及采用该片进行监控的方法
CN102426421B (zh) * 2011-11-30 2014-08-13 上海华力微电子有限公司 用于等离子体刻蚀的先进工艺控制方法
CN102519364B (zh) * 2011-11-30 2014-10-15 上海华力微电子有限公司 用于等离子体刻蚀结构的光学探测方法及计算机辅助系统
NL2010162A (en) * 2012-02-03 2013-08-06 Asml Netherlands Bv A lithography model for 3d resist profile simulations.
NL2010163A (en) * 2012-02-07 2013-08-08 Asml Netherlands Bv Substrate-topography-aware lithography modeling.
CN103575703B (zh) * 2012-08-09 2016-03-09 中国科学院微电子研究所 利用反射光谱测量单晶硅基太阳能表面增透膜的方法
AU2013393870B2 (en) 2013-07-09 2017-06-29 Halliburton Energy Services, Inc. Integrated computational elements with laterally-distributed spectral filters
EP2989442A4 (en) 2013-07-09 2016-12-28 Halliburton Energy Services Inc INTEGRATED COMPUTING ELEMENTS HAVING SELECTIVE FREQUENCY SURFACE
WO2015099709A1 (en) 2013-12-24 2015-07-02 Halliburton Energy Services, Inc. Real-time monitoring of fabrication of integrated computational elements
MX359927B (es) 2013-12-24 2018-10-16 Halliburton Energy Services Inc Fabricacion de capas criticas de elementos computacionales integrados.
US9395721B2 (en) 2013-12-24 2016-07-19 Halliburton Energy Services, Inc. In-situ monitoring of fabrication of integrated computational elements
US9495505B2 (en) 2013-12-24 2016-11-15 Halliburton Energy Services, Inc. Adjusting fabrication of integrated computational elements
EP3063682A1 (en) 2013-12-30 2016-09-07 Halliburton Energy Services, Inc. Determining temperature dependence of complex refractive indices of layer materials during fabrication of integrated computational elements
EP2929319A4 (en) 2013-12-31 2016-12-21 Halliburton Energy Services Inc FABRICATION OF INTEGRATED COMPUTER PROCESSING ELEMENTS USING A SHAPED SUBSTRATE CARRIER TO COINCIDE WITH THE SPATIAL PROFILE OF A DEPOSIT PANACHE
US9727052B2 (en) 2014-02-14 2017-08-08 Halliburton Energy Services, Inc. In-situ spectroscopy for monitoring fabrication of integrated computational elements
EP2943774A4 (en) 2014-03-21 2016-05-11 Halliburton Energy Services Inc MONOLITHIC, BAND-LIMITED, INTEGRATED CALCULATION ELEMENTS
MX2016015788A (es) 2014-06-13 2017-04-25 Halliburton Energy Services Inc Elemento computacional integrado con multiples superficies selectivas de frecuencia.
WO2016067296A1 (en) * 2014-11-02 2016-05-06 Nova Measuring Instruments Ltd. Method and system for optical metrology in patterned structures
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9792393B2 (en) * 2016-02-08 2017-10-17 Lam Research Corporation Methods and apparatuses for etch profile optimization by reflectance spectra matching and surface kinetic model optimization
US10032681B2 (en) * 2016-03-02 2018-07-24 Lam Research Corporation Etch metric sensitivity for endpoint detection
CN109477211B (zh) * 2016-07-13 2022-01-14 瑞士艾发科技 宽带光学监控
US10262910B2 (en) * 2016-12-23 2019-04-16 Lam Research Corporation Method of feature exaction from time-series of spectra to control endpoint of process
US10861755B2 (en) * 2017-02-08 2020-12-08 Verity Instruments, Inc. System and method for measurement of complex structures
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10763083B2 (en) 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching
US10784174B2 (en) * 2017-10-13 2020-09-22 Lam Research Corporation Method and apparatus for determining etch process parameters
KR102642011B1 (ko) 2018-03-30 2024-02-27 램 리써치 코포레이션 내화성 금속들 및 다른 고 표면 결합 에너지 재료들의 원자 층 에칭 및 평활화 (smoothing)
US10572697B2 (en) 2018-04-06 2020-02-25 Lam Research Corporation Method of etch model calibration using optical scatterometry
US11624981B2 (en) 2018-04-10 2023-04-11 Lam Research Corporation Resist and etch modeling
WO2019200015A1 (en) 2018-04-10 2019-10-17 Lam Research Corporation Optical metrology in machine learning to characterize features
KR102200662B1 (ko) * 2019-10-23 2021-01-12 충남대학교 산학협력단 비침습형 플라즈마 공정 진단 방법 및 장치
JP7288553B1 (ja) * 2021-07-14 2023-06-07 株式会社日立ハイテク プラズマ処理装置、データ解析装置及び半導体装置製造システム
KR102630373B1 (ko) * 2022-05-02 2024-01-30 세메스 주식회사 기판 처리 장치 및 기판의 부상량 측정 방법
US20230417682A1 (en) * 2022-06-23 2023-12-28 Onto Innovation Inc. Metrology solutions for complex structures of interest
CN115996031B (zh) * 2023-03-24 2023-06-13 武汉敏声新技术有限公司 谐振器的制作方法以及谐振器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241126A (ja) * 1999-02-25 2000-09-08 Nikon Corp 測定装置及び測定方法
JP2002512447A (ja) * 1998-04-17 2002-04-23 アプライド マテリアルズ インコーポレイテッド 半導体プロセスの終点検出

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US271047A (en) 1883-01-23 Geoege b
US4147435A (en) * 1977-06-30 1979-04-03 International Business Machines Corporation Interferometric process and apparatus for the measurement of the etch rate of opaque surfaces
DE19640273C1 (de) * 1996-09-30 1998-03-12 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
US5900633A (en) * 1997-12-15 1999-05-04 On-Line Technologies, Inc Spectrometric method for analysis of film thickness and composition on a patterned sample
US6271047B1 (en) * 1998-05-21 2001-08-07 Nikon Corporation Layer-thickness detection methods and apparatus for wafers and the like, and polishing apparatus comprising same
US6166819A (en) * 1998-06-26 2000-12-26 Siemens Aktiengesellschaft System and methods for optically measuring dielectric thickness in semiconductor devices
US6275297B1 (en) * 1998-08-19 2001-08-14 Sc Technology Method of measuring depths of structures on a semiconductor substrate
JP2000292129A (ja) * 1999-04-09 2000-10-20 Toshiba Corp エッチング深さ測定方法および装置
US6160621A (en) * 1999-09-30 2000-12-12 Lam Research Corporation Method and apparatus for in-situ monitoring of plasma etch and deposition processes using a pulsed broadband light source
US6340602B1 (en) * 1999-12-10 2002-01-22 Sensys Instruments Method of measuring meso-scale structures on wafers
US6413867B1 (en) * 1999-12-23 2002-07-02 Applied Materials, Inc. Film thickness control using spectral interferometry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002512447A (ja) * 1998-04-17 2002-04-23 アプライド マテリアルズ インコーポレイテッド 半導体プロセスの終点検出
JP2000241126A (ja) * 1999-02-25 2000-09-08 Nikon Corp 測定装置及び測定方法

Also Published As

Publication number Publication date
AU2003255273A8 (en) 2004-02-25
JP2005536076A (ja) 2005-11-24
CN1675518A (zh) 2005-09-28
JP2005536074A (ja) 2005-11-24
WO2004015364A1 (en) 2004-02-19
TW200405501A (en) 2004-04-01
EP1546649A1 (en) 2005-06-29
EP1546650A1 (en) 2005-06-29
JP2005536075A (ja) 2005-11-24
KR20050028057A (ko) 2005-03-21
KR20050047098A (ko) 2005-05-19
ATE445141T1 (de) 2009-10-15
TWI276802B (en) 2007-03-21
WO2004015727A3 (en) 2004-04-29
TW200405011A (en) 2004-04-01
WO2004015365A1 (en) 2004-02-19
JP4679365B2 (ja) 2011-04-27
TWI303090B (en) 2008-11-11
AU2003258170A1 (en) 2004-02-25
CN100376864C (zh) 2008-03-26
EP1529193A2 (en) 2005-05-11
KR20050047097A (ko) 2005-05-19
CN1675517A (zh) 2005-09-28
WO2004015727A2 (en) 2004-02-19
TW200403785A (en) 2004-03-01
TWI314762B (en) 2009-09-11
CN100595899C (zh) 2010-03-24
AU2003255273A1 (en) 2004-02-25
CN100353140C (zh) 2007-12-05
EP1529193B1 (en) 2009-10-07
EP1546650B1 (en) 2012-10-03
DE60329602D1 (de) 2009-11-19
AU2003255272A1 (en) 2004-02-25
CN101221917A (zh) 2008-07-16
CN100370221C (zh) 2008-02-20
JP4679364B2 (ja) 2011-04-27
CN1675516A (zh) 2005-09-28

Similar Documents

Publication Publication Date Title
JP4841953B2 (ja) 凹部エッチング制御方法
US7531369B2 (en) Process endpoint detection method using broadband reflectometry
US7049156B2 (en) System and method for in-situ monitor and control of film thickness and trench depth
KR100769607B1 (ko) 반도체 웨이퍼의 처리방법 및 처리장치
US7126697B2 (en) Method and apparatus for determining endpoint of semiconductor element fabricating process
JP2002526918A (ja) プラズマ・エッチング工程の精度を改善する方法および装置
JP3854810B2 (ja) 発光分光法による被処理材の膜厚測定方法及び装置とそれを用いた被処理材の処理方法及び装置
CN108413883B (zh) 用于测量复杂结构的系统及方法
US7019844B2 (en) Method for in-situ monitoring of patterned substrate processing using reflectometry.
US7399711B2 (en) Method for controlling a recess etch process
EP1037012B1 (en) Method and apparatus for measurements of patterned structures
US6486675B1 (en) In-situ method for measuring the endpoint of a resist recess etch process
JP2006119145A (ja) 半導体ウエハの処理方法及び処理装置
US7372579B2 (en) Apparatus and method for monitoring trench profiles and for spectrometrologic analysis
KR100733120B1 (ko) 반도체 웨이퍼처리의 검출방법 및 검출장치
JP2005303088A (ja) プラズマ処理装置及びレジストトリミング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110613

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110620

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110713

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

R150 Certificate of patent or registration of utility model

Ref document number: 4841953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees