KR20050028057A - 리세스 에칭공정을 제어하는 방법 - Google Patents

리세스 에칭공정을 제어하는 방법 Download PDF

Info

Publication number
KR20050028057A
KR20050028057A KR1020057002407A KR20057002407A KR20050028057A KR 20050028057 A KR20050028057 A KR 20050028057A KR 1020057002407 A KR1020057002407 A KR 1020057002407A KR 20057002407 A KR20057002407 A KR 20057002407A KR 20050028057 A KR20050028057 A KR 20050028057A
Authority
KR
South Korea
Prior art keywords
substrate
dimension
endpoint
trench
reflection spectrum
Prior art date
Application number
KR1020057002407A
Other languages
English (en)
Inventor
비제이야쿠마르 시. 비너고팔
앤드류 제이. 페리
Original Assignee
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/286,409 external-priority patent/US7399711B2/en
Priority claimed from US10/286,410 external-priority patent/US7019844B2/en
Priority claimed from US10/401,118 external-priority patent/US6979578B2/en
Application filed by 램 리서치 코포레이션 filed Critical 램 리서치 코포레이션
Publication of KR20050028057A publication Critical patent/KR20050028057A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0683—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating measurement during deposition or removal of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Abstract

본 발명은 리세스 에칭공정을 제어하는 방법에 관한 것이다. 트렌치 및 트렌치에 증착된 재료 컬럼을 갖는 다층 기판에 대해, 기판 표면으로부터 기판 기준점까지의 제1 치수를 결정하되, 트렌치를 갖는 기판 일부분의 측정된 순반사 스펙트럼을 구하고; 기판 일부분의 모델화된 순반사 스펙트럼을, 기판 일부분을 이루는 n(≥1)개의 다른 구역들로부터의 반사율의 가중 비동조 합으로 계산하며; 순반사 스펙트럼과 모델화된 순반사 스펙트럼을 밀접히 매칭하는 변수집합을 결정하고; 제1 치수를 변수집합에서 추출하여, 제1 치수를 결정한다. 이 방법은 기준점에서 측정한 원하는 리세스 깊이와 상기 제1 치수의 함수로 리세스 에칭공정의 엔드포인트를 계산하는 단계; 및 엔드포인트에 도달할 때까지 재료 컬럼의 표면에서부터 에칭하는 단계;를 더 포함한다.

Description

리세스 에칭공정을 제어하는 방법{METHOD FOR CONTROLLING A RECESS ETCH PROCESS}
본 발명은 반도체기판 등의 패턴화된 기판(패턴기판)에 특징부를 형성하는데 사용되는 공정들을 모니터하고 제어하는 방법에 관한 것으로, 구체적으로는 리세스 에칭공정중에 엔드포인트를 검색하는 방법에 관한 것이다.
DRAM이나 내장형 DRAM(eDRAM)과 같은 반도체소자의 제작에는 리세스(recess) 에칭공정들이 사용된다. DRAM과 eDRAM은 커패시터를 구비한 집적회로에 정보를 저장한다. 도 1a는 DRAM 셀의 일반적인 저장노드(100)를 보여준다. 저장노드(100)는 패턴기판(104)에 형성된 딥트렌치(102)를 갖는다. 딥트렌치(102) 안에는 폴리실리콘(106) 컬럼이 형성되고, 폴리실리콘(106) 컬럼위에는 리세스(108)가 제공된다. 리세스(108)는 위에 있는 트랜스퍼 장치와 같은 구조체에서 폴리실리콘(106)을 격리하기 위해 절연체(도시안됨)와 일치한다. 트렌치(102)는 대개 가로세로비가 높다. 현재의 기술에서, 트렌치(102)의 깊이는 일반적으로 수 마이크로미터이고, 폭은 300nm 정도이다. 집적기술의 발달에 따라, 트렌치의 폭은 90 내지 100 nm 정도로 더 축소되리라 예상된다.
도 1b는 도 1a의 딥트렌치(102)를 형성하기 전의 반도체기판(104)을 보여준다. 일반적 구성에서, 반도체기판(104)은 실리콘으로 된 기판층(110), 실리콘 이산화물로 된 유전체층(112), 및 실리콘 질화물로 된 마스크층(114)을 갖는다. 반도체기판(104)은 얇은 감광 마스크(116)로 코팅된다. 트렌치를 형성하기 전에, 감광 마스크(116)에서 트렌치를 형성할 영역(115)을 제거하여, 그 밑의 층들을 노출시킨다. 이어서, 반도체기판(104)을 플라즈마 공정실(도시 안됨)로 옮기고, 노출된 하부층들을 통해 기판 안으로 트렌치를 에칭한다. 트렌치를 에칭한 뒤, 나머지 감광마스크(116)를 제거한다.
도 1c는 트렌치(102)를 에칭하고 감광마스크(116)를 제거한 뒤의 반도체기판(104)을 보여준다. 도면에서, 트렌치(102)는 폴리실리콘(106)으로 충전된다. 트렌치(102)를 폴리실리콘으로 충전하므로, 반도체기판(104)의 윗면에, 즉 마스크층(114) 위로 폴리실리콘 블랭킷(120)이 형성된다. 통상, 트렌치(102)의 입구에는 충전 과정의 결과로 작은 접시모양 요홈(122)이 나타난다. 트렌치(102)의 폴리실리콘(106)에 리세스를 쉽게 에칭하기 위해, 폴리실리콘 블랭킷(120)을 제거(평탄화)한다(도 1d 참조). 평면층 에칭이나 화학-기계 연마와 같은 공정을 통해 평탄면(123)을 형성할 수 있다. 주의할 것은, 폴리실리콘 블랭킷(120)의 일부나 전체를 평탄화공정중에 제거할 수 있다는 것이다. 폴리실리콘 블랭킷을 평탄화한 뒤, 트렌치(102)의 폴리실리콘(106) 컬럼을 소정 깊이까지 에칭하여 리세스(108)를 형성한다(도 1a 참조).
이상 설명한 순서를 바꿔 리세스 구조를 변경할 수도 있다. 예를 들어, 도 1e와 같이, 처음에는 산화물과 같은 유젠체(124)에 트렌치(102)를 일치시킬 수 있다. 이어서, 일치된 트렌치(102)와 마스크층(114) 윗면에 폴리실리콘(106)을 증착한다. 마스크층(114) 위의 폴리실리콘 블랭킷(120)을 평탄화하고, 폴리실리콘(106) 컬럼을 에칭하여 일렬의 리세스(126)를 형성한다(도 1f 참조). 이 공정은 매립된 폴리실리콘 스트랩 등을 만드는데도 이용될 수 있다. 다른 예로는, 도 1g와 같이, 트렌치(102) 내의 폴리실리콘(106) 컬럼을 에칭하여 리세스(128)를 형성한다. 다음, 산화물 등의 유전체(130)로 리세스(128)를 충전한다. 유전체(130)의 일부분을 제거하여 부분적으로 트렌치(102) 아래로 뻗는 유전체 라이너(132)를 형성하는 다른 에칭공정을 이용할 수 있다(도 1h 참조).
대부분의 경우, 반도체기판의 기준점, 즉 희생 마스크층의 바닥에 대한 리세스의 깊이가 임계치수이다. 따라서, 트렌치내의 폴리실리콘 컬럼을 얼마나 아래로 에칭할지를 정확히 결정하는 것은 원하는 리세스 깊이를 얻는데 아주 중요하다. 원하는 깊이를 갖는 리세스를 정확히 형성하고자 할 때 여러 변수가 생길 수 있다. 예를 들어, 리세스를 에칭하는 트렌치의 입구가 아주 좁고, 트렌치내의 폴리실리콘 컬럼 위의 요홈부의 크기도 아주 작아서, 심지어 에칭할 리세스의 절대값 깊이와 같을 수 있다. 또, 기판 사이의 유입물질 변화, 예컨대 마스크층 두께나 트렌치내 폴리실리콘 컬럼 위의 요홈부의 깊이의 변화 등도 변수가 된다. 이런 변화를 모르면, 필요한 리세스 깊이를 얻는데 폴리실리콘을 얼마나 아래로 에칭할지 결정하기가 곤란할 것이다.
따라서, 유입물질 변화와 같은 변수들을 고려해 절대적인 리세스 깊이를 모니터하여 리세스 에칭공정중에 엔드포인트를 결정하는 방법이 필요하다.
도 1a는 종래의 저장노드의 단면도;
도 1b는 트렌치를 형성하기 전의 도 1a의 반도체기판;
도 1c는 트렌치를 형성하고 폴리실리콘으로 충전한 뒤의 도 1b의 반도체기판;
도 1d는 상부의 폴리실리콘 블랭킷을 평탄화한 뒤의 도 1c의 반도체기판;
도 1e는 트렌치를 형성하고, 유전체에 일치시키며, 폴리실리콘으로 충전한 뒤의 도 1b의 반도체기판;
도 1f는 도 1e의 트렌치에 형성된 리세스;
도 1g는 유전체로 충전된 트렌치내 폴리실리콘 컬럼 위의 리세스;
도 1h는 도 1g의 트렌치와 도 1g의 유전체를 일부 일치시킨 도면;
도 2는 박막스택의 일반체계;
도 3a는 종래의 패턴기판의 횡단면도;
도 3b는 2개의 가로영역인 박막스택으로 분할된 도 3a의 패턴기판;
도 3c는 층 경계면의 반사모델;
도 3d는 싱글층의 반사모델;
도 3e는 도 3a의 패턴기판의 평면도;
도 4a는 본 발명에 따른 프로세스 시스템;
도 4b는 본 발명에 따른 수집입사 반사데이타를 수집하는 흐름도;
도 4c는 본 발명에 따른 모델화된 반사스펙트럼에 측정된 반사스펙트럼을 매칭하기 위한 순서도;
도 4d는 측정된 반사스펙트럼의 그래프;
도 4e는 모델화된 반사스펙트럼의 그래프;
도 4f는 도 4d의 측정된 반사율과 도 4e의 모델화된 반스스펙트럼을 비교하는 그래프;
도 5a는 본 발명에 따른 리세스 에칭공정중에 엔드포인트를 검색하는 과정의 순서도;
도 5b는 본 발명에 따른 사전에칭 모델;
도 6a는 본 발명의 다른 사전에칭 모델;
도 6b는 본 발명의 다른 예에 다른 리세스 에칭과정중에 엔드포인트를 검색하는 과정의 순서도.
발명의 요약
본 발명은 리세스 에칭공정을 제어하는 방법에 관한 것이다. 트렌치 및 트렌치에 증착된 재료 컬럼을 갖는 다층 기판에 대해, 기판 표면으로부터 기판 기준점까지의 제1 치수를 결정하되, 트렌치를 갖는 기판 일부분의 측정된 순반사 스펙트럼을 구하고; 기판 일부분의 모델화된 순반사 스펙트럼을, 기판 일부분을 이루는 n(≥1)개의 다른 구역들로부터의 반사율의 가중 비동조 합으로 계산하며; 순반사 스펙트럼과 모델화된 순반사 스펙트럼을 밀접히 매칭하는 변수집합을 결정하고; 제1 치수를 변수집합에서 추출하여, 제1 치수를 결정한다. 이 방법은 기준점에서 측정한 원하는 리세스 깊이와 상기 제1 치수의 함수로 리세스 에칭공정의 엔드포인트를 계산하는 단계; 및 엔드포인트에 도달할 때까지 재료 컬럼의 표면에서부터 에칭하는 단계;를 더 포함한다.
본 발명은 또한 트렌치 및 트렌치에 증착된 재료 컬럼을 갖는 다층 기판의 표면을 평탄화하는 단계를 포함하는, 리세스 에칭공정을 제어하는 방법에 관한 것이다. 이 방법은 평탄화가 끝난 뒤, 기판 표면으로부터 기판 기준점까지의 제1 치수를 결정하는 단계를 더 포함한다. 제1 치수는, 트렌치를 갖는 기판 일부분의 측정된 순반사 스펙트럼을 구하고; 기판 일부분의 모델화된 순반사 스펙트럼을, 기판 일부분을 이루는 n(≥1)개의 다른 구역들로부터의 반사율의 가중 비동조 합으로 계산하며, 여기서 n개의 구역 각각의 반사율은 이 구역을 구성하는 k(≥1)개의 나란한 영역들의 반사필드의 가중 동조 합이며; 순반사 스펙트럼과 모델화된 순반사 스펙트럼을 밀접히 매칭하는 변수집합을 결정하고; 제1 치수를 변수집합에서 추출하여 결정된다. 이 방법은 기준점에서 측정한 원하는 리세스 깊이와 상기 제1 치수의 함수로 리세스 에칭공정의 엔드포인트를 계산하는 단계; 및 엔드포인트에 도달할 때까지 재료 컬럼의 표면에서부터 에칭하는 단계;를 더 포함한다.
본 발명은 또한, 트렌치 및 트렌치에 증착된 재료 컬럼을 갖는 다층 기판에 대해 리세스 에칭공정을 제어하는 방법에 관한 것이다. 이 방법은 기판 표면으로부터 기판 기준점까지의 제1 치수와 기판표면으로부터 재료컬럼 표면까지의 제2 치수를 결정하는 단계를 포함한다. 제1 및 제2 치수들은, 트렌치를 갖는 기판 일부분의 측정된 순반사 스펙트럼을 구하고; 기판 일부분의 모델화된 순반사 스펙트럼을, 기판 일부분을 이루는 n(≥1)개의 다른 구역들로부터의 반사율의 가중 비동조 합으로 계산하며; 순반사 스펙트럼과 모델화된 순반사 스펙트럼을 밀접히 매칭하는 변수집합을 결정하고; 제1 치수와 제2 치수를 변수집합에서 추출하여 결정된다. 이 방법은 또한 기준점에서 측정한 원하는 리세스 깊이와 상기 제1, 제2 치수의 함수로 리세스 에칭공정의 엔드포인트를 계산하는 단계; 및 엔드포인트에 도달할 때까지 재료 컬럼의 표면에서부터 에칭하는 단계;를 더 포함한다.
이하, 첨부 도면들을 참조하여 본 발명에 대해 자세히 설명한다.
이하, 첨부 도면들을 참조하여 본 발명의 몇가지 바람직한 실시예에 대해 자세히 설명한다. 이하의 설명에서, 본 발명의 이해를 돕기 위해 여러가지 구체예를 자세히 설명한다. 그러나, 당업자라면 알 수 있듯이, 본 발명은 이들 설명에 한정되는 것은 아니다. 공지의 공정단계나 특징들에 대해서는 자세히 설명하지 않는다. 첨부 도면과 이하의 설명을 참조하면 본 발명의 특징과 장점을 잘 이해할 수 있을 것이다.
본 발명은 리세스 에칭공정중에 엔드포인트를 결정하기 위한 강력하고 신뢰성 있는 방법을 제공한다. 본 발명의 방법은 크게 2 단계로 구분될 수 있다. 일 실시예에서, 첫번째 단계에서는 유입 재료의 변화를 현장에서 추정한다. 추정 단계를 통해, 마스크층의 두께, 개시 에칭 깊이, 기판의 방향에서의 차이와, 한쪽 기판에서 다른쪽 기판을의 패턴밀도의 차이와 같은 변화들을 보상한다. 첫번째 단계를 통해 제거할 재료의 컬럼의 상하길이의 절대값을 결정할 수 있다. 두번째 단계에서는, 리세스의 실제 에칭을 모니터하는데 싱글파장 또는 멀티파장 간섭측정법을 이용한다. 간섭측정 엔드포인트 검색법에서는, 원하는 리세스 깊이에 이르는데 필요한 무늬수를 결정한다. 일단 제거할 재료의 컬럼의 수직길이의 절대값을 구하고 시작 에칭깊이를 알면 무늬수를 정확히 결정할 수 있다.
일 실시예에서, 본 발명은 유입재료 변화를 평가하는데 광대역 반사측정법을 이용한다. 일 실시예에서, 유입재료 변화를 평가하는 방법은 반도체기판의 반사스펙트럼을 측정하는 단계를 포함한다. 반도체기판의 모델화된 반사스펙트럼에 측정된 반사스펙트럼을 매칭하여 물리적 관심 변수를 측정한다. 본 발명에 따르면, 반도체기판의 반사스펙트럼을 계산하기 위한 모델이 제공된다. 바람직하게, 이 모델은 반도체기판상의 특징부의 배열에 어떤 제한도 두지 않는다. 즉, 이 모델은 특수한 테스트 특징부를 갖는 반도체기판에 한정되지 않으며, 임의의 특징부들이 복합적으로 배열된 반도체기판에도 적용될 수 있다.
본 발명자들은 패턴기판을 n개의 영역으로 나누고 각각의 영역을 등방성 균질 박막 스택으로 모델화할 수 있다고 본다. 도 2는 3개의 박막층(202,204,206)이 기판층(208)에 적층된 박막스택(200)을 보여준다. 예컨대, 층(202)은 폴리실리콘, 층(204)은 실리콘 질화물, 층(206)은 실리콘 이산화물, 층(208)은 실리콘으로 이루어진다. 층(202,204,206,208) 각각의 두께는 t, 반사율은 n, 흡광도는 k이다. 빛(209)을 수직 입사각으로 박막 스택(200)에 비추고 박막스택(200)에서 수직으로 반사한 빛(211)을 모아서 반사율을 측정한다. 수직입사 반사측정의 경우, 등방성 균질 박막스택의 반응은 편광에 무관하다. 패턴기판(200)은 편광에 무관한 반사율을 가질 수 있다고 보고, 이렇게 되면 모델의 가로세로비가 아주 단순화된다.
나란한 영역구분을 정의하는 주요 인자들은 박막 스택을 구성하는 층들마다 다르고 박막스택의 높이에 따라서도 다르다. 설명의 편의상, 도 3a는 마스크층(302), 산화물층(304), 기판층(306)으로 된 종래의 패턴기판(300)의 횡단면도이다. 기판(300)에 트렌치(308)가 형성되어 폴리실리콘(310)으로 충전된다. 충전과정과 평탄화과정의 결과로, 트렌치(310) 안의 폴리실리콘(310) 컬럼 윗면에 작은 접시형 요홈(314)이 형성된다. 도 3b는 2개의 나란한 영역인 박막스택(316,318)으로 분할된 패턴기판(300)을 보여준다. 박막스택(316)은 마스크층(302), 산화물층(304), 기판층 일부분(306a)으로 이루어진다. 박막스택(318)은 폴리실리콘(310) 컬럼과 기판층 일부분(306b)으로 이루어진다.
패턴기판(300)의 반사율은 박막스택(316,318)의 반사필드의 합이다. 강도와 편광이 알려진 평면파로 조명된 주어진 박막스택의 반사필드는 경계값 문제를 풀거나 프레넬(Fresnel) 방정식을 이용해 계산될 수 있다. 예를 들어, 프레넬 방정식을 이용하면, 층 경계면(320)의 반사율이 다음과 같다:
도 3d의 층(322)의 반사필드는 다음과 같다:
도 3b로 돌아가, 패턴기판(300)의 순반사율을 계산하기 위해, 박막스택(316,318)의 높이를 같게 한다. 폴리실리콘(310) 컬럼 윗면에 공기나 진공층(324)을 추가해 박막스택(316,318)의 높이차를 보상한다.
종래의 패턴기판을 이루는 특징부들의 좌우 길이가 확장되면, 패턴기판의 반사필드가 어떤 구역의 패턴에는 동조적으로 추가되고 다른 구역의 패턴에는 비동조적으로 추가된다고 보여준다. 동조적으로 및 비동조적으로 결합된 필드들의 상대적 기여도는 자유공간 파장 λ0의 함수로 변하고, 반드시 패턴기판상의 실제 면적비율과 일치할 필요는 없다고 본다. 따라서, 각각의 박막스택의 반사율을 계산했으면, 패턴기판의 순반사율은 패턴을 이루는 n개의 다른 구역들의 반사율들의 가중 비동조 합으로 다음과 같이 계산될 수 있다:
여기서, R은 측정된 순반사율, E i는 각각의 비동조 추가 필드항, w i(λ0)는 비동조 추가항에 대한 가중인자이다. │Ei│2은 전자기장 이론상 주파수영역 표시에서의 복합 필드 Ei의 크기이다.
방정식 (3)에서, 각각의 비동조 추가항은 기판상의 i번째 구역을 이루는 k개의 개별 영역들의 필드들의 가중 동조 합일 수 있다:
여기서, αi(λ0)는 동조 추가 필드항 E ci에 대한 가중인자이다. 방정식 3, 4에서 "구역"은 "영역"과 구분되어야 한다.
위의 모델 동작을 더 설명하기 위해, 도 3b에 도시된 패턴기판(300)을 참고한다. 패턴기판(300)은 2개의 영역인 박막스택(316,318)으로 구분된다. 작동시, 입사광(326)이 패턴기판(300)에 부딪친 다음 328과 같이 반사된다. 도 3e는 패턴기판(300)의 평면도이다. r1은 박막스택(316)으로 인한 반사필드, r2는 박막스택(318)으로 인한 반사필드라 하자. 박막스택(316,318) 사이의 경계선(332)을 덮는 가상선(334)으로 표시된 구역(330)이 있다고 하고, 이곳에서 반사필드(r1,r2)는 측면 간섭효과로 인해 동조 추가된다. 박막스택(316)의 반사필드로 인해 구역(336)에서 가상선(334) 외부로 반사가 예상된다.
방정식 (3)으로부터, 패턴기판(300)의 순반사율은 다음과 같이 구해진다:
여기서 R300은 패턴기판(300)의 순반사율이고, E330, E336은 각각 구역(330,336)의 비동조 추가 필드항이며, w330(λ0), w336(λ0)은 비동조 추가항에 대한 가중인자이다. 방정식 (4)로부터, E320은 다음과 같다:
E336은 r1이고, E318은 r2이며, w330은 (1-w336)이라 할 수 있다. 따라서, 방정식 (6)을 다음과 같이 할 수 있다:
방정식 3, 4는 패턴기판의 반사를 마스크층 두께, 시작 에칭깊이와 같은 여러가지 관심 항목으로 대해 매개변수화할 수 있는 간단한 모델이다. 일 실시예에서, 본 발명은 반사율 측정기술로 수직입사 반사측정법을 이용하는데, 이 경우 패턴기판을 수직 입사광으로 조명하고 기판에 수직으로 반사된 빛만 수집한다. 즉, 정반사광만 수집한다. 그러나, 어떤 패턴에서도 일정 범위의 빛의 산란이 있으므로, 패턴을 비추는 모든 빛이 수직으로 반사되지는 않는다. 예컨대, 도 3a의 요홈(314)으로 인한 비정반사가 있다. 이런 정반사가 아닌 비정반사에서 생기는 반사손실을 무시해서는 안된다. 본 발명의 일 실시예에서, 방정식 (3)의 덧셈 항이나 방정식 (3)의 전체 반사율에 산란손실 인자를 적용한다. 산란손실 인자는 λ0의 함수일 수 있다.
도 4a는 본 발명의 일 실시예에 따라 유입물질 변화를 현장에서 평가하는 시스템(400)의 개략도이다. 이 시스템(400)은 발광용 광원(402), 빛을 검출하고 분석하기 위한 분광계(404), 및 공정실(410) 상단의 포트(408)를 통해 빛을 운반하기 위한 광학계(406)를 포함한다. 예컨대, 광학계(406)는 광원(402)에서 포트(408) 위의 시준기(414)로 빛을 운반하는 광섬유(412), 및 시준기(414)로부터 분광계(404)로 빛을 운반하는 광섬유(416)를 포함한다. 반도체기판(418)은 공정실(410) 안에 설치된다. 편의상, 처리장비에 대한 자세한 사항은 도시하지 않았다. 그러나, 당업자라면 기판처리에 어떤 장비가 필요한지 알 수 있을 것이다. 예컨대, 기판에 플라즈마 에칭으로 리세스를 형성해야 한다면, 기판(418)을 공정실(410) 안의 척(도시 안됨)에 설치하고, 플라즈마를 만드는 장비가 설치된다.
작동중에, 반도체기판(418)의 공정을 제어하는 프로세스 모듈(420)은 광원(402)의 동작을 개시하라는 신호를 데이타수집 제어부(422)에 보낸다. 광원(402)이 작동되면, 빛이 생기고 이 빛은 광섬유(412)를 통해 시준기(414)로 보내진다. 광원(402)의 작동 파장대역은 관심 변수에 대한 감도를 높이는 범위에 있도록 선택된다. 일반적으로 대역이 넓을수록 유용하다. 일 실시예에서, 광원(402)의 파장범위는 190 내지 1000nm이다. 빛(424)은 시준기(414)로부터 포트(408)를 통해 수직으로 기판(418)에 부딪친다. 시준기(414)는 기판(418)에서 수직으로 반사된 빛(426)을 모은다. 반사광(426)은 광섬유(416)를 통해 분광계(404)로 보내진다. 분광계(404)는 반사광(426)을 분석하고 기판(418)의 순반사스펙트럼을 나타내는 데이타를 컴퓨터(428)로 보내 더 분석을 하도록 한다.
컴퓨터(428)는 기판(418)과 같은 패턴기판의 반사율을 계산하기 위한 모델과, 분광계(404)에서 받은 측정 순반사 스펙트럼과 모델화된 순반사 스펙트럼을 최적으로 매칭하기 위한 변수집합을 검색하는 루틴을 갖는다. 일 실시예에서, 검색루틴은 비선형 회귀 루틴이다. 그러나, 다변수회귀분석법이나 신경망 매칭법과 같은 다른 검색루틴을 이용할 수도 있다. 패턴기판의 반사율을 계산하기 위한 모델에 대해서는 이미 설명했다. 구해진 변수 집합은 마스크층 두께, 시작 에칭깊이와 같은 여러개의 중요한 수량으로 매핑할 수 있다. 관심 수량을 이용해 리세스 에칭공정중에 엔드포인트를 결정할 수 있는데, 이에 대해서는 후술한다.
도 4b는 본 발명의 실시예에 따른 기판으로부터 정상적인 반사데이타를 수집하는 과정의 개략도이다. 그 목적은 조명 플라즈마의 방출과 같은 배경 빛이 있어도 고품질 반사신호를 개선하는데 있다. 과정의 초기에, 도4a의 프로세스 모듈(420)은 반사데이타를 어떻게 수집하고 교정해야 하는지를 도 4a의 데이타 수집제어부(422)에 알려준다(430). 예컨대, 반사스펙트럼 수와 이 스펙트럼을 수집하는 시간을 프로세서 모듈이 데이타 수집제어부에 알려준다. 그 외에도, 측정된 반사스펙트럼의 교정을 위해, 베이스라인 반사스펙트럼, 실리콘의 반사스펙트럼 등을 알려주기도 한다. 실리콘 반사스펙트럼은 기판처리 이전에 수집된다. 데이타 수집제어부가 데이타 수집을 개시하라는 명령을 받으면, 광원(402)이 작동하여 기판에 부딪치는 방향으로 빛을 내고, 분광계(404)가 기판으로부터 반사데이타를 수집한다(432). 다음, 광원이 OFF되고 반사데이타가 다시 수집된다(434) 광원이 OFF되면, 분광계에서 수집된 데이타가 플라즈마 방출광이나 디텍터 잡음과 같은 배경 광원으로 된다. 다음 단계는 434 단계에서 얻은 반사데이타를 432 단계에서 얻은 반사데이타에서 빼서, 배경 광원의 영향을 없애는 것이다.
수정된 반사스펙트럼은 베이스라인 스펙트럼에 의해 정상화된다(438). 이어서, 스펙트럼이 원하는 수 수집되었는지 여부를 체크한다(440). 원하는 스펙트럼 수가 수집되지 않았으면, 432 단계로 돌아가 다른 반사스펙트럼에 대한 데이터수집을 개시한다(442). 원하는 스펙트럼 수가 수집되었으면, 수집된 스펙트럼의 평균을 계산하여 평균 정상 반사스펙트럼을 구한다(444). 평균 반사스펙트럼은 기판의 모델과의 매칭을 위해 컴퓨터(428)로 보내진다(446). 평균 반사스펙트럼을 컴퓨터로 보낸 뒤, 시스템은 현재 시간대의 종료를 기다리고, 그 뒤 과정을 종료한다(448).
도 4c는 비선형 회귀분석법을 이용해 관심 물리변수를 결정하는 순서도이다. 그 목적은, 문제가 풀릴 때까지 변수공간을 통해 적절한 방향으로 변수값을 조금씩 증가시키면서 수렴된 변수값 집합을 신속히 구하는데 있다. 비선형 회귀분석에 앞서, 비선형 회귀루틴을 통해 사용자 입력을 받는다(450). 사용자 입력에는 반사스펙트럼을 모델 스펙트럼에 매칭하여 결정될 변수집합의 초기 추정값이 포함된다. 비선형 회귀루틴은 또한 평균 측정 반사스펙트럼을 받기도 한다(452). 다음, 방정식 3,4와 초기추정치를 이용해 모델의 반사스펙트럼을 계산한다(454). 다음, 비선형 회귀루틴을 이용해, 방정식 3, 4의 변수에 대한 증분값을 계산해, 측정 반사스펙트럼과 모델 반사스펙트럼을 최적으로 매칭한다(456). 방정식 3, 4의 변수들은 반사필드, 가중인자 w 및 결합인자 α가 있고, 이들은 자유공간 파장 λ0의 함수일 수 있다.
다음, 456 단계에서 계산된 증분값이 무시할만큼 작은지 점검한다(458). 증분값이 무시할 정도로 작지 않으면, 변수의 값들을 증분하고(460) 단계 454로 돌아가 새로운 변수값을 이용해 모델 반사스펙트럼을 재계산한다(462). 증분이 무시할 정도로 충분히 작으면, 최적의 변수값을 출력한다(464). 관심 물리 변수값을 최적 변수값에서 추출한다(466). 앞에서 설명하지는 않았지만, 450 단계에서 받은 사용자 입력값에는 기판을 나란한 영역인 박막스택으로 분할하는 방법에 대한 정보도 포함된다. 사용자 입력값에는, 각 박막스택의 반사필드를 계산할 수 있도록 박막스택의 광학적 성질도 포함된다.
일 실시예에서, 본 발명은 변수값의 초기 추정치에서 시작하는 중요한 변수의 최적값을 신속정확히 찾기 위해 Levenberg-Marquardt Compromise라 불리우는 비선형 회귀법의 변형판을 이용한다. Levenberg-Marquardt Compromise 기술이 바람직하기는 하지만, 다변수 회귀분석이나, 신경망 접근법 같은 다른 기술을 이용해서 주요 변수를 추출할 수도 있다.
비선형 회귀루틴이 어떻게 작용하는지 설명하기 위해, 도 4d는 측정 반사스펙트럼(470)을, 도 4e는 사용자 입력에 의한 초기 추정값을 이용해 계산된 모델 반사스펙트럼(472)을 보여준다. 비선형 회귀루틴의 첫번째 단계는 2개의 반사스펙트럼(470,472) 사이의 최소제곱 오차값을 계산하는 것이다. 도 4f는 모델 반사스펙트럼(472)에 측정 반사스펙트럼(470)을 겹쳐놓은 것이다. 최소제곱차는 파장범위에 걸쳐 여러 지점을 취하고, 각 지점에서 스펙트럼(470,472) 사이의 수직차를 계산한 다음, 모든 지점에서 이런 수직차의 제곱을 합산해 계산된다. 다음, 최소제곱 오차값을 이용해 변수값에 대한 증분치를 결정한다.
지금까지 설명한 비선형 회귀분석법은 표준형이다. 그러나, 관심이 없는 많은 변수들이 전체 모델 스펙트럼에 상당한 변화를 일으키고, 관심 변수들은 모델 스펙트럼의 작은 구역에 변화를 일으키는 경우가 많다. 관심 변수값들을 신속정확히 찾기 위해, 관심 변수들이 다르리라고 예상되는 스펙트럼 구역의 차이들을 (1+γi)와 같은 인자로 증폭한 다음, 모든 지점에서 이들 차이의 제곱을 합산한다. 따라서, 관심 구역의 차이가 크면 최소제곱 오차도 커진다. 증폭인자에 상수나 가중치를 적용하여 최소제급 오차를 더 키울수도 있다.
도 5a는 본 발명에 따른 리세스 에칭과정중에 엔드포인트를 검색하는 과정의 개략도이다. 과정의 시작은 사용자에 의한다(500). 과정이 시작할 때, 프로세스 모듈(420)은 적당한 과정 처방변수들을 모든 센서에 보낸다(502). 과정 처방변수들의 예로는 마스크층과 같은 기판상의 기준점에 대한 표적 리세스 깊이가 있다. 관심 반도체기판을 공정실(410)로 옮기는데, 이 기판은 이미 공정실에 옮겨져 있을 수도 있다. 설명의 편의상, 도 5b는 이 공정에서 취하는 사전에칭 모델(506)을 보여준다. 사전에칭 모델(506)은 기판층(510)을 갖는 패턴 반도체기판(508)을 포함한다. 마스크층(514)이나 산화물층(516) 등의 층이 기판층(510) 위에 형성된다. 기판(508)에 트렌치(518)가 형성되어 폴리실리콘(520) 컬럼으로 충전된다. 이 모델에서, 마스크층(514)을 미리 덮고있는 모든 폴리실리콘 층(도시 안됨)은 평탕화되었다. 그러나, 항상 그런 것은 아니고, 소정량의 폴리실리콘이 리세스 에칭 이전에 마스크층(514) 위에 남아있을 수도 있다.
도 5a에 따르면, 반도체기판을 공정실(410)에 설치한 뒤, 공정실로 흐르는 기체를 안정시킨다(522). 다음, 실리콘을 공기에 노출시키는 결과로 반도체기판상의 모든 본래의 산화물 축적물을 제거하기 위한 파괴공정을 실행한다(524). 파괴공정은 시간에 따른 에칭공정일 수 있으며 통상 수초동안 지속되어야 한다. 파괴공정으로 인해 반도체기판 윗면에서 물질의 손실이 생길 수 있으므로, 이 손실은 뒤에 보충되어야 한다. 파괴공정 이후, 공정실로 들어가는 기체를 다시 안정시킨다(526). 다음 단계는 유입재료 변화를 현장에서 평가하는 것이다(528). 이 단계에서는, 마스크층 등의 두께와, 에칭깊이, 예컨대 트렌치내의 폴리실리콘 컬럼 위의 요홈의 깊이 등을 평가한다. 이 단계는 안정화단계(526) 도중이나 이후에 실시된다. 평가단계(528)를 안정화단계(526)와 동시에 실시하면 기판 처리시간이 절감된다.
도 5b에 도시된 사전에칭 모델(506)에서, 마스크층(514)의 바닥(514a)은 기준점으로 사용된다. 기판(508)의 다른 지점, 예컨대 기판층(510)의 윗면을 기준점으로 사용할 수도 있다. 기준점(514a)에서 측정한 원하는 리세스 깊이(D)는 알려진 것이다. 다음, 기판(508)의 윗면(508a)에서 기준점(514a)까지의 수직 길이가 첫번째 관심 수직길이(H)이고, 그 길이는 이 경우 마스크층(514)의 두께와 같다. 기판(508)의 윗면(508a)을부터 폴리실리콘 컬럼(520) 윗면까지의 수직 길이, 즉 폴리실리콘 컬럼(520) 윗면에서 요홈부(521)의 깊이가 두번째 관심 수직길이(d)이다. 일단 H, d가 알려지면, 폴리실리콘 컬럼(520)의 윗면에서 제거할 재료의 두께(T)는 T=H+D-d로 결정된다. 도 5a에서, 관심 물리변수인 H, d는 전술한 광대역 반사측정법을 이용해, 즉 기판의 모델 반사스펙트럼과 기판의 측정 반사스펙트럼을 매칭시켜 변수집합을 결정하고 이 집합에서 원하는 치수를 추출하여 528 단계에서 평가될 수 있다.
일단 폴리실리콘 컬럼에서 제거할 재료의 두께와 시작 에칭깊이를 알았으면, 리세스 에칭공정을 시작할 수 있다. 플라즈마 에칭과 같은 임의의 적절한 에칭법을 이용해 폴리실리콘 컬럼에서 재료를 제거할 수 있다. 일 실시예에서, 간섭측정 엔드포인트 검색법을 이용해 폴리실리콘 컬럼의 에칭을 제어한다(530). 간섭측정 엔드포인트 검색법에서는 에칭중에 생긴 무늬수를 카운트한다. 제거할 재료의 두께에 해당하는 무늬 수를 카운트했으면, 리세스 체칭공정이 중지된다.
간섭측정법에서는 폴리실리콘 컬럼에 빛을 비춘다. 이 빛은 일부는 폴리실리콘 컬럼의 표면에서 반사되고, 일부는 폴리실리콘 컬럼을 투과해 그 밑의 기판층에서 반사되므로, 폴리실리콘 컬럼이 에칭된다. 기판에서 반사된 신호들이 구조적으로나 파괴적으로 합쳐져 주기적인 간섭무늬를 생성한다. 간섭무늬의 갯수는 처리중인 폴리실리콘 컬럼의 두께를 관통하는 빛의 경로길이에 좌우된다. 에칭중에, 측정된 간섭무늬의 관찰된 주기의 최대값과 최소값, 및 폴리실리콘 컬럼의 두께감소량 사이의 관계로부터 공정중의 엔드포인트를 추정한다. 간섭측정법을 리세스 에칭공정 모니터링에 이용할 수 있는데, 이는 폴리실리콘 컬럼에서 제거할 재료의 절대값 두께가 전술한 광대역 반사측정법에서 알 수 있기 때문이다.
폴리실리콘 컬럼의 초기 두께를 정확히 결정한 뒤 리세스 에칭을 모니터링하는 바람직한 방법으로서 간섭측정법을 설명했지만, 다른 기술도 가능하다. 예를 들어, 전술한 광대역 반사측정법을 현장에서 사용해 폴리실리콘의 절대값 두께를 결정하고, 이것을 에칭해 리세스를 형성할 수 있다. 이 경우, 기판의 순반사율을 지속적으로 측정하고, 기판의 측정된 순반사 스펙트럼과 모델화된 반사스펙트럼을 최적으로 매칭하는 변수 집합을 구하며, 변수집합에서 폴리실리콘 컬럼의 두께를 추출한다. 폴리실리콘 컬럼의 두께가 원하는 값에 이르면, 리세스 에칭공정을 중단한다. 시간에 따른 에칭공정을 사용할 수 있다. 즉, 폴리실리콘 컬럼에서 물질을 소정량 에칭하는데 필요한 시간을 결정할 수 있다. 폴리실리콘 컬럼을 일정 시간 에칭한다.
도 5a에서 설명한 공정순서를 변화시킬 수도 있다. 예를 들어, 도 5a의 공정순서는 사전에칭 모델(506)을 취하는데, 이 경우 마스크층 위의 폴리실리콘 층은 이미 화학-기계 연마공정으로 평탄화되어 있다. 본 발명의 다른 실시예에서, 공정순서에 평탄화공정을 넣을 수 있다. 예를 들어, 도 6a에는 기판층(604)을 갖는 패턴 반도체기판(602)을 구비한 사전에칭 모델(600)이 도시되어 있다. 마스크층(608)과 산화물층(610) 등의 층을 기판층(604) 위에 형성한다. 기판(602)에 트렌치(614)를 형성하고 폴리실리콘 컬럼(616)을 충전한다. 폴리실리콘 컬럼(616) 윗면에는 충전공정의 결과물인 요홈(618)이 형성된다. 충전공정중에 마스크층(608) 위에 폴리실리콘 층(620)을 형성한다.
도 6b는 사전에칭 모델(600)을 취하는 리세스 에칭공정중에 엔드포인트를 검색하는 과정의 개략도이다. 공정은 사용자에 의해 시작된다(622). 과정이 시작할 때, 프로세스 모듈(420)은 적당한 과정 처방변수들을 모든 센서에 보낸다(624). 과정 처방변수들의 예로는 마스크층의 바닥과 같은 기판상의 기준점에서 측정한 표적 리세스 깊이가 있다. 관심 반도체기판을 공정실(410)로 옮기는데, 이 기판은 이미 공정실에 옮겨져 있을 수도 있다(626). 반도체기판을 공정실에 설치한 뒤, 공정실로 흐르는 기체를 안정시킨다(628). 다음, 실리콘을 공기에 노출시키는 결과로 반도체기판상의 모든 본래의 산화물 축적물을 제거하기 위한 파괴공정을 실행한다(630). 파괴공정 이후, 공정실로 들어가는 기체를 다시 안정시킨다(631). 다음, 플라즈마 에칭을 이용해 폴리실리콘 층(620)을 평탄화한다. 폴리실리콘 층의 전체나 일부를 제거할 수 있다. 폴리실리콘 층 전체가 제거되면, 폴리실리콘 층 밑의 마스크층(608)에 어느정도 재료의 손실이 생길 수 있으며, 이 손실은 후속 단계에서 보충되어야 한다. 평탄화 과정을 종료할 시기를 결정하는데 간섭측정법이나 다른 적당한 방법을 사용할 수 있다.
평탄화 단계 이후, 공정실(410)로 들어가는 기체를 다시 안정시킨다(634). 다음 단계는 현장에서 유입재료의 변화를 평가하는 것이다(636). 즉, 기판의 윗면에서부터 기판의 기준점인 마스크층의 바닥까지의 수직길이와, 기판 윗면에서부터 폴리실리콘 컬럼의 윗면까지의 수직길이인 시작 에칭깊이를 평가한다. 이 평가는 평탄화 과정과 파괴과정의 결과인 모든 재료손실을 고려한다. 유입 재료 변화의 평가인 636 단계는 안정화 단계인 634 단계와 동시에나 이후에 할 수 있다. 도 5adml 528 단계에서 설명한 것과 마찬가지로, 관심 물리변수는 636 단계에서 결정된다. 도 5a의 530 단계의 설명과 마찬가지로, 이들 물리변수들을 이용해 리세스 에칭공정을 유도한다(638).
본 발명은 여러 장점을 갖는다. 예컨대, 트렌치의 재료 컬럼에 리세를 형성하면서 엔드포인트를 검색하는데 이용될 수 있다. 본 발명의 방법은 배경기술에서 설명한 리세스 구조는 물론, 설명하지 않은 다른 리세스 구조에도 적용할 수 있다. 기본적으로, 본 발명자들은, 한쪽 기판으로부터 다른쪽 기판으로의 재료변화가 있고, 이런 변화는 원하는 리세스 깊이를 얻기 위해 트렌치내의 재료 컬럼에서 제거될 재료의 두께에 영향을 준다고 믿는다. 일반적 개념은, 에칭공정을 시작하기 전에 제거할 재료의 절대값 두께를 결정한 다음 이 두께를 이용해 에칭공정을 시작한다는 것이다. 본 발명은 기판의 모델, 바이어스식 비선형 회귀법을 포함한 광대역 반사측정법을 이용해 에칭에서 제거될 재료의 두께를 정확히 평가한다. 이런 정확한 평가로, 간섭측정법이나 다른 적당한 방법을 이용해 리세스 에칭공정을 언제 끝낼지를 결정할 수 있다.
이상 여러 예를 들어 본 발명을 설명했지만, 본 발명의 범위내에서 여러가재 변형이 가능하다. 예를 들어, 도 5a, 6b에 설명된 공정순서는 도 5b, 6a의 사전에칭 모델을 기초로 예를 든 것일 뿐이다. 이 공정순서는 기판의 사전에칭 상태와 원하는 리세스 구조를 기초로 조정될 필요가 있다. 전술한 바와 같이, 기본 개념은 제거할 재료 두께와 에칭 전의 시작 에칭깊이를 정확히 평가하는 것이다. 이들 변수들을 이용해 에칭공정을 시작한다.
또, 유입재료 변화를 평가할 때, Levenberg-Marquardt Compromise 이외의 다른 기술을 이용해 측정 반사스펙트럼을 기판의 모델 반사스펙트럼에 매칭할 수 있다. 그 예로는 다변수 회귀분석법이나 신경망 매칭법이 있다.
또, 리세스 에칭공정의 모니터링은 간섭측정법에 한정되지 않는다. 시간에 따른 에칭공정을 이용할 수도 있다.
또, 본 발명은 트렌치 커패시터를 만드는데 한정되지 않는다. 칩 연결부를 형성할 때 사용되는 리세스 에칭공정을 모니터하는데에도 본 발명을 이용할 수 있다.

Claims (19)

  1. 리세스 에칭공정을 제어하는 방법에 있어서:
    트렌치 및 트렌치에 증착된 재료 컬럼을 갖는 다층 기판에 대해, 기판 표면으로부터 기판 기준점까지의 제1 치수를 결정하되, 트렌치를 갖는 기판 일부분의 측정된 순반사 스펙트럼을 구하고; 기판 일부분의 모델화된 순반사 스펙트럼을, 기판 일부분을 이루는 n(≥1)개의 다른 구역들로부터의 반사율의 가중 비동조 합으로 계산하며; 순반사 스펙트럼과 모델화된 순반사 스펙트럼을 밀접히 매칭하는 변수집합을 결정하고; 제1 치수를 변수집합에서 추출하여, 제1 치수를 결정하는 단계;
    기준점에서 측정한 원하는 리세스 깊이와 상기 제1 치수의 함수로 리세스 에칭공정의 엔드포인트를 계산하는 단계; 및
    엔드포인트에 도달할 때까지 재료 컬럼의 표면에서부터 에칭하는 단계;를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 측정된 순반사 스펙트럼을 구하는 단계에서, 수집입사광으로 기판 일부분을 비추는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, n개 구역 각각의 반사율이 이 구역을 이루는 k(≥1)개의 나란한 영역의 반사필드의 가중 동조 합인 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 각각의 가로영역을 박막스택으로 모델화하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 모델화된 순반사 스펙트럼을 계산하는 단계에서, 편광에 무관한 반사율을 갖는 것으로 기판을 모델화하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 변수집합을 결정하는 단계에서, 측정된 순반사 스펙트럼과 모델화된 순반사 스펙트럼 사이의 최소제곱 오차값을 계산하고 이 오차값을 최소화하는 변수집합을 찾는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 오차값에 미치는 제1 치수의 변화의 영향을 증폭하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 모델화된 순반사 스펙트럼을 계산하는 단계에서, 변수집합에 대한 초기 추정치 집합을 입력값으로 받는 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 상기 엔드포인트가 광대역 반사측정법과 간섭측정 엔드포인트 방식의 조합을 기초로 하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 엔드포인트를 계산하는 단계에서, 엔드포인트에 도달하는데 필요한 무늬수를 계산하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서, 에칭단계에서, 에칭중에 기판 일부분에서 생긴 간섭무늬를 카운트하고, 기판 일부분에서 생긴 간섭무늬가 상기 무늬수에 이르렀을 때 에칭을 중단하는 것을 특징으로 하는 방법.
  12. 제1항에 있어서, 기판 표면에서 재료컬럼 표면까지의 제2 치수를 결정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 제2 치수 결정단계에서, 변수집합에서 제2 치수를 추출하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 엔드포인트 계산 단계에서, 제2 치수에 비례하는 양만큼 엔드포인트를 조정하는 것을 트징으로 하는 방법.
  15. 제1항에 있어서, 제1 치수 결정 전에 기판 표면을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  16. 제1항에 있어서, 제1 치수 결정 전에 기판 표면에 축적된 모든 순수 산화물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  17. 리세스 에칭공정을 제어하는 방법에 있어서:
    트렌치 및 트렌치에 증착된 재료 컬럼을 갖는 다층 기판의 표면을 평탄화하는 단계;
    평탄화가 끝난 뒤, 기판 표면으로부터 기판 기준점까지의 제1 치수를 결정하되, 트렌치를 갖는 기판 일부분의 측정된 순반사 스펙트럼을 구하고; 기판 일부분의 모델화된 순반사 스펙트럼을, 기판 일부분을 이루는 n(≥1)개의 다른 구역들로부터의 반사율의 가중 비동조 합으로 계산하며, 여기서 n개의 구역 각각의 반사율은 이 구역을 구성하는 k(≥1)개의 나란한 영역들의 반사필드의 가중 동조 합이며 ; 순반사 스펙트럼과 모델화된 순반사 스펙트럼을 밀접히 매칭하는 변수집합을 결정하고; 제1 치수를 변수집합에서 추출하여, 제1 치수를 결정하는 단계;
    기준점에서 측정한 원하는 리세스 깊이와 상기 제1 치수의 함수로 리세스 에칭공정의 엔드포인트를 계산하는 단계; 및
    엔드포인트에 도달할 때까지 재료 컬럼의 표면에서부터 에칭하는 단계;를 포함하는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 기판 표면에서부터 재료컬럼 표면까지의 제2 치수를 결정하는 단계를 더 포함하되, 제2 치수 결정 단계에서 변수집합에서 제2 치수를 추출하고, 엔드포인트 계산단계에서 제2 치수에 비례하는 양만큼 엔드포인트를 조정하는 것을 특징으로 하는 방법.
  19. 리세스 에칭공정을 제어하는 방법에 있어서:
    트렌치 및 트렌치에 증착된 재료 컬럼을 갖는 다층 기판에 대해, 기판 표면으로부터 기판 기준점까지의 제1 치수와 기판표면으로부터 재료컬럼 표면까지의 제2 치수를 결정하되, 트렌치를 갖는 기판 일부분의 측정된 순반사 스펙트럼을 구하고; 기판 일부분의 모델화된 순반사 스펙트럼을, 기판 일부분을 이루는 n(≥1)개의 다른 구역들로부터의 반사율의 가중 비동조 합으로 계산하며; 순반사 스펙트럼과 모델화된 순반사 스펙트럼을 밀접히 매칭하는 변수집합을 결정하고; 제1 치수와 제2 치수를 변수집합에서 추출하여, 제1 치수와 제2 치수를 결정하는 단계;
    기준점에서 측정한 원하는 리세스 깊이와 상기 제1, 제2 치수의 함수로 리세스 에칭공정의 엔드포인트를 계산하는 단계; 및
    엔드포인트에 도달할 때까지 재료 컬럼의 표면에서부터 에칭하는 단계;를 포함하는 것을 특징으로 하는 방법.
KR1020057002407A 2002-08-13 2003-08-12 리세스 에칭공정을 제어하는 방법 KR20050028057A (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US40321302P 2002-08-13 2002-08-13
US60/403,213 2002-08-13
US40861902P 2002-09-06 2002-09-06
US60/408,619 2002-09-06
US10/286,409 2002-11-01
US10/286,410 2002-11-01
US10/286,409 US7399711B2 (en) 2002-08-13 2002-11-01 Method for controlling a recess etch process
US10/286,410 US7019844B2 (en) 2002-08-13 2002-11-01 Method for in-situ monitoring of patterned substrate processing using reflectometry.
US10/401,118 US6979578B2 (en) 2002-08-13 2003-03-27 Process endpoint detection method using broadband reflectometry
US10/401,118 2003-03-27

Publications (1)

Publication Number Publication Date
KR20050028057A true KR20050028057A (ko) 2005-03-21

Family

ID=31721852

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020057002409A KR20050047097A (ko) 2002-08-13 2003-08-12 광대역 반사측정법을 이용한 공정 엔드포인트 검색방법
KR1020057002410A KR20050047098A (ko) 2002-08-13 2003-08-12 반사측정법을 이용해 처리하는 패턴화된 기판의 현장 모니터링 방법
KR1020057002407A KR20050028057A (ko) 2002-08-13 2003-08-12 리세스 에칭공정을 제어하는 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020057002409A KR20050047097A (ko) 2002-08-13 2003-08-12 광대역 반사측정법을 이용한 공정 엔드포인트 검색방법
KR1020057002410A KR20050047098A (ko) 2002-08-13 2003-08-12 반사측정법을 이용해 처리하는 패턴화된 기판의 현장 모니터링 방법

Country Status (9)

Country Link
EP (3) EP1546650B1 (ko)
JP (3) JP4841953B2 (ko)
KR (3) KR20050047097A (ko)
CN (4) CN100353140C (ko)
AT (1) ATE445141T1 (ko)
AU (3) AU2003258170A1 (ko)
DE (1) DE60329602D1 (ko)
TW (3) TWI314762B (ko)
WO (3) WO2004015365A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006224B2 (en) * 2002-12-30 2006-02-28 Applied Materials, Israel, Ltd. Method and system for optical inspection of an object
US20050020073A1 (en) * 2003-07-22 2005-01-27 Lam Research Corporation Method and system for electronic spatial filtering of spectral reflectometer optical signals
US7799273B2 (en) 2004-05-06 2010-09-21 Smp Logic Systems Llc Manufacturing execution system for validation, quality and risk assessment and monitoring of pharmaceutical manufacturing processes
US7444197B2 (en) 2004-05-06 2008-10-28 Smp Logic Systems Llc Methods, systems, and software program for validation and monitoring of pharmaceutical manufacturing processes
JP4531465B2 (ja) * 2004-07-06 2010-08-25 株式会社フジクラ ブラインドビアの深さ評価方法および深さ評価装置ならびに基板の研磨装置
CN101174082A (zh) * 2006-10-30 2008-05-07 应用材料股份有限公司 用于光掩模刻蚀的终点检测
US7521332B2 (en) * 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
CN101599433B (zh) * 2008-06-03 2012-05-23 中芯国际集成电路制造(北京)有限公司 半导体刻蚀方法及刻蚀系统
JP5027753B2 (ja) 2008-07-30 2012-09-19 東京エレクトロン株式会社 基板処理制御方法及び記憶媒体
FR2960340B1 (fr) * 2010-05-21 2012-06-29 Commissariat Energie Atomique Procede de realisation d'un support de substrat
CN102954903B (zh) * 2011-08-22 2015-02-04 上海华虹宏力半导体制造有限公司 锗硅薄膜监控片的制备方法及采用该片进行监控的方法
CN102519364B (zh) * 2011-11-30 2014-10-15 上海华力微电子有限公司 用于等离子体刻蚀结构的光学探测方法及计算机辅助系统
CN102426421B (zh) * 2011-11-30 2014-08-13 上海华力微电子有限公司 用于等离子体刻蚀的先进工艺控制方法
JP5789275B2 (ja) * 2012-02-03 2015-10-07 エーエスエムエル ネザーランズ ビー．ブイ． ３ｄレジストプロファイルのシミュレーション用のリソグラフィモデル
NL2010163A (en) * 2012-02-07 2013-08-08 Asml Netherlands Bv Substrate-topography-aware lithography modeling.
CN103575703B (zh) * 2012-08-09 2016-03-09 中国科学院微电子研究所 利用反射光谱测量单晶硅基太阳能表面增透膜的方法
US10247662B2 (en) 2013-07-09 2019-04-02 Halliburton Energy Services, Inc. Integrated computational elements with frequency selective surface
AU2013393870B2 (en) 2013-07-09 2017-06-29 Halliburton Energy Services, Inc. Integrated computational elements with laterally-distributed spectral filters
EP2909762B1 (en) 2013-12-24 2016-12-21 Halliburton Energy Services, Inc. Fabrication of critical layers of integrated computational elements
EP2901135B1 (en) 2013-12-24 2016-08-24 Halliburton Energy Services, Inc. Real-time monitoring of fabrication of integrated computational elements
WO2015099706A1 (en) 2013-12-24 2015-07-02 Halliburton Energy Services, Inc. Adjusting fabrication of integrated computational elements
MX359911B (es) 2013-12-24 2018-10-16 Halliburton Energy Services Inc Monitorizacion in situ de la fabricacion de elementos computacionales integrados.
WO2015102586A1 (en) 2013-12-30 2015-07-09 Halliburton Energy Services, Inc. Determining temperature dependence of complex refractive indices of layer materials during fabrication of integrated computational elements
MX360943B (es) 2013-12-31 2018-11-13 Halliburton Energy Services Inc Fabricación de elementos informáticos integrados mediante el uso de un soporte de sustrato con forma que coincida con el perfil de la pluma de deposición.
MX359196B (es) 2014-02-14 2018-09-19 Halliburton Energy Services Inc Espectroscopía in situ para el monitoreo de la fabricación de elementos computacionales integrados.
EP2943774A4 (en) 2014-03-21 2016-05-11 Halliburton Energy Services Inc MONOLITHIC, BAND-LIMITED, INTEGRATED CALCULATION ELEMENTS
US9708908B2 (en) 2014-06-13 2017-07-18 Halliburton Energy Services, Inc. Integrated computational element with multiple frequency selective surfaces
KR101844203B1 (ko) * 2014-11-02 2018-05-14 노바 메주어링 인스트루먼츠 엘티디. 패턴처리 구조물의 광학적 계측 방법 및 시스템
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9792393B2 (en) * 2016-02-08 2017-10-17 Lam Research Corporation Methods and apparatuses for etch profile optimization by reflectance spectra matching and surface kinetic model optimization
US10032681B2 (en) * 2016-03-02 2018-07-24 Lam Research Corporation Etch metric sensitivity for endpoint detection
KR102455343B1 (ko) * 2016-07-13 2022-10-17 에바텍 아크티엔게젤샤프트 광대역 광학 모니터링
US10262910B2 (en) * 2016-12-23 2019-04-16 Lam Research Corporation Method of feature exaction from time-series of spectra to control endpoint of process
US10861755B2 (en) * 2017-02-08 2020-12-08 Verity Instruments, Inc. System and method for measurement of complex structures
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10763083B2 (en) 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching
US10784174B2 (en) * 2017-10-13 2020-09-22 Lam Research Corporation Method and apparatus for determining etch process parameters
KR102642011B1 (ko) 2018-03-30 2024-02-27 램 리써치 코포레이션 내화성 금속들 및 다른 고 표면 결합 에너지 재료들의 원자 층 에칭 및 평활화 (smoothing)
US10572697B2 (en) 2018-04-06 2020-02-25 Lam Research Corporation Method of etch model calibration using optical scatterometry
WO2019199697A1 (en) 2018-04-10 2019-10-17 Lam Research Corporation Resist and etch modeling
WO2019200015A1 (en) 2018-04-10 2019-10-17 Lam Research Corporation Optical metrology in machine learning to characterize features
KR102200662B1 (ko) * 2019-10-23 2021-01-12 충남대학교 산학협력단 비침습형 플라즈마 공정 진단 방법 및 장치
CN116157901A (zh) 2021-07-14 2023-05-23 株式会社日立高新技术 等离子处理装置、数据解析装置以及半导体装置制造系统
KR102630373B1 (ko) * 2022-05-02 2024-01-30 세메스 주식회사 기판 처리 장치 및 기판의 부상량 측정 방법
US20230417682A1 (en) * 2022-06-23 2023-12-28 Onto Innovation Inc. Metrology solutions for complex structures of interest
CN115996031B (zh) * 2023-03-24 2023-06-13 武汉敏声新技术有限公司 谐振器的制作方法以及谐振器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US271047A (en) 1883-01-23 Geoege b
US4147435A (en) * 1977-06-30 1979-04-03 International Business Machines Corporation Interferometric process and apparatus for the measurement of the etch rate of opaque surfaces
DE19640273C1 (de) * 1996-09-30 1998-03-12 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
US5900633A (en) * 1997-12-15 1999-05-04 On-Line Technologies, Inc Spectrometric method for analysis of film thickness and composition on a patterned sample
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
US6271047B1 (en) * 1998-05-21 2001-08-07 Nikon Corporation Layer-thickness detection methods and apparatus for wafers and the like, and polishing apparatus comprising same
JP2000241126A (ja) * 1999-02-25 2000-09-08 Nikon Corp 測定装置及び測定方法
US6166819A (en) * 1998-06-26 2000-12-26 Siemens Aktiengesellschaft System and methods for optically measuring dielectric thickness in semiconductor devices
US6275297B1 (en) * 1998-08-19 2001-08-14 Sc Technology Method of measuring depths of structures on a semiconductor substrate
JP2000292129A (ja) * 1999-04-09 2000-10-20 Toshiba Corp エッチング深さ測定方法および装置
US6160621A (en) * 1999-09-30 2000-12-12 Lam Research Corporation Method and apparatus for in-situ monitoring of plasma etch and deposition processes using a pulsed broadband light source
US6340602B1 (en) * 1999-12-10 2002-01-22 Sensys Instruments Method of measuring meso-scale structures on wafers
US6413867B1 (en) * 1999-12-23 2002-07-02 Applied Materials, Inc. Film thickness control using spectral interferometry

Also Published As

Publication number Publication date
EP1529193B1 (en) 2009-10-07
EP1546649A1 (en) 2005-06-29
WO2004015364A1 (en) 2004-02-19
EP1546650B1 (en) 2012-10-03
JP2005536074A (ja) 2005-11-24
JP2005536075A (ja) 2005-11-24
TWI276802B (en) 2007-03-21
JP2005536076A (ja) 2005-11-24
TW200405501A (en) 2004-04-01
WO2004015727A2 (en) 2004-02-19
AU2003255272A1 (en) 2004-02-25
CN101221917A (zh) 2008-07-16
CN1675517A (zh) 2005-09-28
TWI314762B (en) 2009-09-11
AU2003258170A1 (en) 2004-02-25
CN1675518A (zh) 2005-09-28
EP1529193A2 (en) 2005-05-11
JP4679364B2 (ja) 2011-04-27
CN100353140C (zh) 2007-12-05
CN100595899C (zh) 2010-03-24
CN100370221C (zh) 2008-02-20
CN1675516A (zh) 2005-09-28
WO2004015365A1 (en) 2004-02-19
DE60329602D1 (de) 2009-11-19
WO2004015727A3 (en) 2004-04-29
AU2003255273A8 (en) 2004-02-25
TW200405011A (en) 2004-04-01
KR20050047097A (ko) 2005-05-19
KR20050047098A (ko) 2005-05-19
TW200403785A (en) 2004-03-01
EP1546650A1 (en) 2005-06-29
JP4841953B2 (ja) 2011-12-21
AU2003255273A1 (en) 2004-02-25
CN100376864C (zh) 2008-03-26
TWI303090B (en) 2008-11-11
JP4679365B2 (ja) 2011-04-27
ATE445141T1 (de) 2009-10-15

Similar Documents

Publication Publication Date Title
KR20050028057A (ko) 리세스 에칭공정을 제어하는 방법
US7531369B2 (en) Process endpoint detection method using broadband reflectometry
EP1611447B1 (en) Method for in-situ monitor and control of film thickness and trench depth
US6100985A (en) Method and apparatus for measurements of patterned structures
US7019844B2 (en) Method for in-situ monitoring of patterned substrate processing using reflectometry.
US7399711B2 (en) Method for controlling a recess etch process
KR100502120B1 (ko) 광학 측정에 의한 잔여막 판단 방법
US20090122321A1 (en) Method of Measuring Deep Trenches with Model-Based Optical Spectroscopy
EP1037012B1 (en) Method and apparatus for measurements of patterned structures

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid