JP4832814B2 - フォトマスク及びこれを利用して製造された半導体素子 - Google Patents

フォトマスク及びこれを利用して製造された半導体素子 Download PDF

Info

Publication number
JP4832814B2
JP4832814B2 JP2005195111A JP2005195111A JP4832814B2 JP 4832814 B2 JP4832814 B2 JP 4832814B2 JP 2005195111 A JP2005195111 A JP 2005195111A JP 2005195111 A JP2005195111 A JP 2005195111A JP 4832814 B2 JP4832814 B2 JP 4832814B2
Authority
JP
Japan
Prior art keywords
region
gate
photomask
star
gate region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005195111A
Other languages
English (en)
Other versions
JP2006163349A (ja
Inventor
相満 ▲裴▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006163349A publication Critical patent/JP2006163349A/ja
Application granted granted Critical
Publication of JP4832814B2 publication Critical patent/JP4832814B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Element Separation (AREA)

Description

本発明はフォトマスク及びこれを利用して製造された半導体素子に関し、特にジグザグ形態のリセスＷ−ＳＴＡＲ（waved STep Asymmetry Recess）ゲート領域を形成するため、半導体基板に備えられた活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳される領域を連結するジグザグ形態のＷ−ＳＴＡＲマスクを利用することにより、格納電極コンタクトの抵抗を低減させゲートチャンネルの長さを増加させてゲートリーニング（leaning）現象を最少化することができるフォトマスク、及びこれを利用して製造された半導体素子に関するものである。
一般に、半導体素子の高集積化に伴いゲートはショートチャンネル効果（Short Channel Effect）のような問題点を誘発する。
これを克服するため、ＭＯＳＦＥＴ製造時にリフレッシュ特性を向上させてチャンネルの長さを確保することができるよう、ビットライン接合領域の半導体基板と素子分離膜の一部をエッチングしてステップゲート構造を形成する。
図１は従来の技術に係るフォトマスクを示す平面図である。図２は、従来の技術に係る半導体素子を示す平面図である。図３は、従来の技術に係る半導体素子を示す断面図である。
図１に示されているように、フォトマスク１０は遮光パターン１３と透光パターン１５が備えられる。ここで、遮光パターン１３はＳＴＡＲゲート領域を定義し、半導体基板に備えられた格納電極コンタクト領域と、これと隣接したゲート領域の一部を含む領域と重畳される部分に対応する透明基板１１に備えられる。
図２は、従来の技術に係るフォトマスクを利用して露光及び現像工程が行なわれた半導体基板を示す平面図である。
図２に示されているように、フォトマスク１１の遮光パターン１３に対応する半導体基板２０の領域４０は格納電極コンタクト領域３０と、これと隣接したゲート領域３５の一部であり、ＳＴＡＲゲート領域のリセスされた領域である。
図３は、図２のI−I’に沿って示した断面図である。
図３に示されているように、半導体基板２０上に活性領域２５を定義する素子分離膜２３が備えられる。図１のＳＴＡＲフォトマスク１０を利用して格納電極コンタクト領域と、これと隣接したゲート領域の一部を含む領域の半導体基板２０がリセスされたＳＴＡＲゲート領域が備えられる。
しかし、前述の従来の技術に係る半導体素子において段差のあるゲートは格納電極領域と、これと隣接したゲート領域の一部を含むライン／スペース形態のフォトマスクを利用してエッチングされた半導体基板に備えられたＳＴＡＲゲート領域の上部に備えられる。特に、非晶質シリコン層のゲート導電層の形成工程のあと熱処理工程を行なう場合、ゲートの段差が大きい部分でさらに多い凝縮現象が誘発される。従って、格納電極コンタクト方向にゲートが傾くことになるゲートリーニング現象が発生するという問題点がある。
本発明は前記の従来の技術の問題点を解決するため、特にジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を形成するため、半導体基板に備えられた活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳される領域を連結するジグザグ形態のＷ−ＳＴＡＲマスクを利用することにより、格納電極コンタクトの抵抗を低減させゲートチャンネルの長さを増加させてゲートリーニング現象を最少化することができるフォトマスク、及びこれを利用して製造された半導体素子を提供することにその目的がある。
請求項１に記載の発明は、ＳＴＡＲゲート領域を定義するマスクパターンを形成するためのフォトマスクにおいて、透明基板と、ジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を定義する遮光パターンと、を含み、前記遮光パターンの屈曲部は半導体基板に千鳥格子状に備えられた複数の活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳され、前記活性領域を定義する素子分離領域とは重畳されないフォトマスクであること、を特徴としている。
請求項２に記載の発明は、請求項１に記載のフォトマスクにおいて、前記フォトマスクは、バイナリーマスク、４〜１０％の透過率を有するハーフトーン位相反転マスク及びこれらの組み合せでなるグループのうち選択されたいずれか一つのマスクを含むこと、を特徴としている。
請求項３に記載の発明は、半導体基板上に千鳥格子状に備えられた複数の活性領域及び前記活性領域を定義する素子分離領域と、前記活性領域と重畳される部分の線幅が素子分離領域と重畳される部分の線幅より大きいゲート電極と、前記ゲート電極の下部に形成されるジグザグ形態のリセスＷ−ＳＴＡＲゲート領域と、を含み、前記リセスＷ−ＳＴＡＲゲート領域の屈曲部は前記活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳され、前記活性領域を定義する素子分離領域とは重畳されない半導体素子であること、を特徴としている。
請求項４に記載の発明は、請求項３に記載の半導体素子において、前記リセスＷ−ＳＴＡＲゲート領域の深さは４００〜７００Åであることを特徴としている。
請求項５に記載の発明は、請求項３に記載の半導体素子において。前記リセスＷ−ＳＴＡＲゲート領域の内角は９０〜１４０°であることを特徴としている。
本発明によれば、半導体素子において活性領域のゲートチャンネルの長さが増加し、格納電極コンタクト領域の面抵抗が低減し、ゲートの倒れ現象のようなゲートリーニング現象が最少化される。従って、半導体素子の特性及び信頼性を向上させることができるという効果が得られる。
以下、図を参考にして本発明の好ましい実施の形態を詳しく説明する。
図４は、本発明の好ましい実施の形態に係るフォトマスクを示す平面図である。図５は、本発明の好ましい実施の形態に係る半導体素子を示す平面図である。図６は、本発明の好ましい実施の形態に係る半導体素子を示す断面図である。
図４に示されているように、本発明の好ましい実施の形態に係るＳＴＡＲゲート領域を定義するマスクパターンを形成するためのフォトマスク１００は、遮光パターン１０３と透光パターン１０５を含む。
遮光パターン１０３はジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を定義し、半導体基板に備えられた活性領域でゲート領域及び格納電極コンタクト領域と部分的に重畳される部分に対応する透明基板１０１に備えられる。
ここで、フォトマスク１００はバイナリーマスク、４〜１０％の透過率を有するハーフトーン（half tone）位相反転マスク又はこれらの組み合せであるのが好ましい。
図５に示されているように、Ｉ型の活性領域１２５と活性領域１２５を定義する素子分離領域、活性領域１２５と重畳される部分の線幅が素子分離領域と重畳される部分の線幅より大きいゲート電極領域１３５、そしてジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を含む。
ここで、リセスＷ−ＳＴＡＲゲート領域の屈曲部は活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳されるのが好ましい。
さらに、リセスＷ−ＳＴＡＲゲート領域の深さは４００〜７００Åであり、Ｗ−ＳＴＡＲゲート領域の内角は９０〜１４０°であるのが好ましい。
図６は、図５のII−II’に沿って示した断面図である。
図６に示されているように、半導体基板１２０上に活性領域と前記活性領域を定義する素子分離膜１２３が備えられる。図４のジグザグ形態のＷ−ＳＴＡＲフォトマスク１００を利用して所定領域の半導体基板がエッチングされたＷ−ＳＴＡＲゲート領域１５５が備えられ、その上部に段差のあるゲートが備えられる。
このとき、活性領域上のゲートは段差を有して形成され、素子分離膜上のゲートは平坦に形成されることにより活性領域のゲートチャンネルの長さと格納電極コンタクト領域の面積が増加する。従って、格納電極コンタクト領域の面抵抗は低減し、ゲートリーニング現象は最少化される。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
従来の技術に係るフォトマスクを示す平面図である。 従来の技術に係る半導体素子を示す平面図である。 従来の技術に係る半導体素子を示す断面図である。 本発明の好ましい実施の形態に係るフォトマスクを示す平面図である。 本発明の好ましい実施の形態に係る半導体素子を示す平面図である。 本発明の好ましい実施の形態に係る半導体素子を示す断面図である。
符号の説明
１００ フォトマスク
１０１ 透明基板
１０３ 遮光パターン
１０５ 透光パターン
１２０ 半導体基板
１２３ 素子分離膜
１２５ 活性領域
１３５ ゲート電極領域
１５５ Ｗ−ＳＴＡＲゲート領域

Claims (5)

  1. ＳＴＡＲゲート領域を定義するマスクパターンを形成するためのフォトマスクにおいて、
    透明基板と、
    ジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を定義する遮光パターンと、を含み、
    前記遮光パターンの屈曲部は半導体基板に千鳥格子状に備えられた複数の活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳され、前記活性領域を定義する素子分離領域とは重畳されないこと、
    を特徴とするフォトマスク。
  2. 前記フォトマスクは、バイナリーマスク、４〜１０％の透過率を有するハーフトーン位相反転マスク及びこれらの組み合せでなるグループのうち選択されたいずれか一つのマスクを含むこと、
    を特徴とする請求項１に記載のフォトマスク。
  3. 半導体基板上に千鳥格子状に備えられた複数の活性領域及び前記活性領域を定義する素子分離領域と、
    前記活性領域と重畳される部分の線幅が素子分離領域と重畳される部分の線幅より大きいゲート電極と、
    前記ゲート電極の下部に形成されるジグザグ形態のリセスＷ−ＳＴＡＲゲート領域と、を含み、
    前記リセスＷ−ＳＴＡＲゲート領域の屈曲部は前記活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳され、前記活性領域を定義する素子分離領域とは重畳されないこと、
    を特徴とする半導体素子。
  4. 前記リセスＷ−ＳＴＡＲゲート領域の深さは、４００〜７００Åであること、
    を特徴とする請求項３に記載の半導体素子。
  5. 前記リセスＷ−ＳＴＡＲゲート領域の内角は、９０〜１４０°であること、
    を特徴とする請求項３に記載の半導体素子。
JP2005195111A 2004-12-08 2005-07-04 フォトマスク及びこれを利用して製造された半導体素子 Expired - Fee Related JP4832814B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040102882A KR100657087B1 (ko) 2004-12-08 2004-12-08 반도체 소자의 형성 방법
KR2004-102882 2004-12-08

Publications (2)

Publication Number Publication Date
JP2006163349A JP2006163349A (ja) 2006-06-22
JP4832814B2 true JP4832814B2 (ja) 2011-12-07

Family

ID=36573200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005195111A Expired - Fee Related JP4832814B2 (ja) 2004-12-08 2005-07-04 フォトマスク及びこれを利用して製造された半導体素子

Country Status (3)

Country Link
US (1) US7755149B2 (ja)
JP (1) JP4832814B2 (ja)
KR (1) KR100657087B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657088B1 (ko) * 2004-12-30 2006-12-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100849186B1 (ko) * 2006-04-28 2008-07-30 주식회사 하이닉스반도체 엘에스오아이 공정을 이용한 반도체소자의 제조 방법
KR100881731B1 (ko) 2007-03-31 2009-02-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US11004940B1 (en) * 2020-07-31 2021-05-11 Genesic Semiconductor Inc. Manufacture of power devices having increased cross over current

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361377B2 (ja) * 1993-02-12 2003-01-07 松下電器産業株式会社 半導体装置及びその製造方法
US5459341A (en) * 1993-02-12 1995-10-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP2006120719A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20060118838A1 (en) 2006-06-08
US7755149B2 (en) 2010-07-13
KR100657087B1 (ko) 2006-12-12
KR20060064177A (ko) 2006-06-13
JP2006163349A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
TWI552314B (zh) 積體電路佈局及半導體裝置
US9117762B2 (en) Methods of fabricating fine patterns and photomask sets used therein
US7276410B2 (en) Semiconductor device with omega gate and method for fabricating a semiconductor device
JP2009200460A (ja) 半導体素子およびその製造方法
JP4832814B2 (ja) フォトマスク及びこれを利用して製造された半導体素子
US8383300B2 (en) Exposure mask with double patterning technology and method for fabricating semiconductor device using the same
JP5881567B2 (ja) パターン形成方法
US8766452B2 (en) Semiconductor device including conductive lines and pads
US8273522B2 (en) Exposure mask and method for manufacturing semiconductor device using the same
US7820345B2 (en) Exposure mask and a method of making a semiconductor device using the mask
JP3751907B2 (ja) 交互式位相シフトマスク
JP2005123620A5 (ja)
JP2007123342A (ja) 半導体装置の製造方法。
KR100673125B1 (ko) 포토 마스크
KR20110112723A (ko) 사선 구조의 액티브 형성을 위한 컷팅 마스크
JP2006216975A (ja) 不揮発性半導体記憶装置の製造方法
KR101069435B1 (ko) 반도체소자의 컨택홀 형성을 위한 포토마스크
JP2011165933A (ja) 半導体装置の製造方法
KR20110001289A (ko) 리소그래피용 마스크
JP2008283188A (ja) 半導体素子及びその製造方法
JP2005167116A (ja) 半導体装置及びその製造方法
JP2014096477A (ja) マスクパターン作成方法、半導体装置の製造方法およびマスクパターン作成プログラム
JP2005197499A (ja) 半導体装置の製造方法
KR20060093478A (ko) 반도체 소자
KR20080030243A (ko) 플래시 메모리 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees