JP4832277B2

JP4832277B2 - 電源装置

Info

Publication number: JP4832277B2
Application number: JP2006348290A
Authority: JP
Inventors: 雄一郎伊藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-12-25
Filing date: 2006-12-25
Publication date: 2011-12-07
Anticipated expiration: 2026-12-25
Also published as: JP2008160996A

Description

本発明は、電源投入時に入力される突入電流を抑制する回路を備えた電源装置に関するものである。

商用交流電源から直流電圧を得る電源装置は、直流電圧を平滑するための大容量平滑コンデンサが設けられている。この場合、電源投入時に平滑コンデンサへ充電電流が大きな突入電流として流れ込むことになる。この過大な突入電流が流れるため、電源装置内の整流素子にサージ電流耐量の大きな素子が必要であったり、また、電源装置のオン、オフに使われるスイッチやリレーにも大容量のものが必要になるという問題点があった。

そこで、従来は電源ラインと直列に電流制限抵抗を設けることで電源投入時の過大な突入電流を抑制していた。また、この方式は、突入電流抑制後の平常動作時も抵抗による電力損失が発生するため、これを解決するために電流制限抵抗に並列にサイリスタを設け、突入電流抑制後はサイリスタにより抵抗を短絡して電力損失を低減する対策が採られていた（例えば、特許文献１参照）。

しかしながら、電流制限抵抗とサイリスタに電流容量の大きなものを使用する必要があり、さらに万一サイリスタが故障等によりオンしなかった場合、常時制限抵抗に電流が流れることになり、発煙・発火等が生ずる可能性がある。そこで、温度ヒューズ内蔵の抵抗等を用いなければならず高コストとなる。

この問題を解決するために、平滑コンデンサと直列にスイッチ素子を接続し、電源電圧がゼロクロス付近の低いうちにスイッチ素子をオンすることによって突入電流を抑制するという方法がある。この方法は電流制限抵抗が不要であるという特徴がある（例えば，特許文献２参照）。

特開２００５-０５７９４７号公報（段落［０００４］〜［０００５］、図７）特開２００２−２８１７６２号広報（段落［００１８］〜［００２９］、図１）

前記のように電源電圧が低いゼロクロス付近で、平滑コンデンサと直列に接続されたスイッチ素子をオンすることにより、電流制限抵抗を使用することなく突入電流を抑制できる。しかしながら、電源電圧のゼロクロス付近を検出するための複雑な制御回路やスイッチ素子の駆動回路が必要であったり、また、別途に制御回路専用の電源が必要であるため、結局回路の複雑化、高コスト化を招いてしまう。

本発明は、前記のような課題を解決するためになされたもので、簡単な構成で突入電流を小さく抑えることができる電源装置を得ることを目的とする。

本発明に係る電源装置は、商用交流電源を整流する整流回路と、整流回路の整流電圧を平滑する平滑コンデンサと、整流回路と平滑コンデンサの間に挿入されたサイリスタと、整流回路の整流電圧を分圧する分圧抵抗、およびその分圧抵抗により分圧された電圧が所定値以上のときにオンし、その電圧が所定値より低下したときにはオフ状態になるツェナーダイオードを有するゼロクロス検出回路と、ゼロクロス検出回路により所定値以上の整流電圧が検出されているときサイリスタのオフ状態を維持し、所定値より低下した整流電圧が検出されたときにはサイリスタをオンして、整流回路および平滑コンデンサを接続状態にするスイッチ駆動回路と、サイリスタがオンされたときにそのオン状態を保持する保持回路とを備え、スイッチ駆動回路は、整流回路の出力間に直列に接続された第１抵抗、第２抵抗および第３抵抗により構成され、第２および第３抵抗の接続点にサイリスタのゲートが接続された分圧回路と、ツェナーダイオードがオン状態のときにサイリスタのゲートを短絡し、ツェナーダイオードがオフになったときにはオフ状態になるトランジスタと、分圧回路の第１および第２抵抗の接続点に接続され、サイリスタのゲートが短絡されているときには分圧回路により分圧された電圧によって充電され、トランジスタがオフ状態になったときにはその充電電圧をサイリスタのゲートに印加してオンさせるコンデンサとを有している。

本発明においては、商用交流電源の投入時、整流回路が電源電圧を全波整流し、ゼロクロス検出回路の分圧抵抗がその整流電圧を分圧し、分圧された電圧がツェナーダイオードの所定値以上のときにサイリスタのオフ状態を維持し、分圧された電圧がツェナーダイオードの所定値より低くなったときにはサイリスタをオンして整流回路と平滑コンデンサとを接続状態にする。これにより、複雑な制御回路やスイッチ素子の駆動回路を用いることなく、また、制御回路専用の電源を必要とせず、簡単で低コストな回路構成で過大な突入電流のピーク値を抑制することができる。

実施の形態１．
図１は本発明の実施の形態１を示す電源装置の構成図である。
実施の形態１の電源装置は、商用交流電源１の交流電圧（電源電圧）を全波整流する整流回路２と、整流回路２により全波整流された整流電圧を平滑する平滑コンデンサ３と、平滑コンデンサ３と直列に接続されたスイッチ素子４と、整流回路２からの整流電圧がゼロクロス付近の所定値以上のとき信号を出力し、整流電圧が所定値より低下すると信号の出力を遮断するゼロクロス検出回路５と、その信号が入力されたときスイッチ素子４のオフ状態を維持し、信号の入力が遮断されたときはオン信号をスイッチ素子４に出力してオン状態にし、整流回路２と平滑コンデンサ３とを接続状態にするスイッチ駆動回路６とを備えている。

次に、前記のように構成された電源装置の動作について図２の波形図を参照しながら説明する。図２に示す（ａ）は商用交流電源１の電源電圧の波形、（ｂ）は整流回路２の整流出力電圧の波形、（ｃ）はスイッチ素子４をオンするための信号の波形、（ｄ）は電源電流の波形である。
例えば図２（ａ）に示すＳのタイミングで商用交流電源１が投入されると、その電源電圧を整流回路２が全波整流し（図２（ｂ））、その整流電圧（電源電圧）をゼロクロス検出回路５に印加する。この時、ゼロクロス検出回路５は、整流回路２によって全波整流された整流電圧と所定値とを比較し、この時点では、所定値以上であるため、信号をスイッチ駆動回路６に出力してスイッチ素子４のオフ状態を維持させ、電源電流が流れないようにする。

商用交流電源１の電源電圧がゼロクロス付近まで低下し、これに基づいて整流回路２の整流電圧が下降して所定値より低くなると、ゼロクロス検出回路５がそれを検出して信号の出力を遮断する。スイッチ駆動回路６は、信号の入力が遮断されるとオン信号を出力し（図２（ｃ））、スイッチ素子４をオンする。この時、整流電圧がゼロクロス付近の低い状態であるので、低い電圧で電源電流が流れ始め（図２（ｄ））、平滑コンデンサ３が充電される。これにより過大な突入電流のピーク値が抑制され、平滑コンデンサ３によって平滑された直流電圧が負荷に印加される（図２（ｂ））。スイッチ素子４が一旦オンされると、商用交流電源１がオフされるまでその状態が維持される。

以上のように実施の形態１によれば、商用交流電源１の投入時、整流回路２の整流電圧が所定値以上であればスイッチ素子４をオフ状態とし、その整流電圧が所定値より低くなったときはスイッチ素子４をオンして整流回路２と平滑コンデンサ３とを接続するようにしたので、複雑な制御回路やスイッチ素子の駆動回路を用いることなく、また、制御回路専用の電源を必要とせず、簡単で低コストな回路構成で過大な突入電流のピーク値を抑制することができる。

実施の形態２．
図３は本発明の実施の形態２を示す電源装置の回路図である。なお、本実施の形態は、実施の形態１で説明した電源装置を詳細に示したものである。
実施の形態２の電源装置は、商用交流電源１の交流電圧（電源電圧）を全波整流する整流回路２と、整流回路２により全波整流された整流電圧を平滑する平滑コンデンサ３と、平滑コンデンサ３と直列に接続されたサイリスタ４ａと、整流回路２により全波整流された整流電圧を分圧する分圧抵抗７ａ、７ｂと、この分圧抵抗７ａ、７ｂによって分圧された電圧が所定値のブレークオーバー電圧以上のときオン状態になり、分圧された電圧がブレークオーバー電圧より低下したときにオフするツェナーダイオード８と、ツェナーダイオード８を介して分圧抵抗７ｂに並列に接続された抵抗９と、サイリスタ４ａのゲートに接続され整流回路２の整流電圧を分圧する分圧抵抗１１ａ〜１１ｃと、ツェナーダイオード８がオフになる前までオン状態となってサイリスタ４ａのゲートを短絡し、ツェナーダイオード８がオフになったときにオフ状態となるトランジスタ１３と、分圧抵抗１１ｂ、１１ｃに並列に接続され、サイリスタ４ａのゲートが短絡されているとき分圧抵抗１１ａ、１１ｂにより分圧された電圧によって充電され、トランジスタ１３がオフ状態になったときその充電電圧をサイリスタ４ａのゲートに印加してオンさせるコンデンサ１２と、トランジスタ１３に並列に接続されたゲートコンデンサ１４と、サイリスタ４ａがオンされたときに、そのオン状態を商用交流電源１がオフされるまで保持するダイオード１０とを備えている。

前述した分圧抵抗７ａ、７ｂ、ツェナーダイオード８および抵抗９によりゼロクロス検出回路が構成され、分圧抵抗１１ａ〜１１ｃ、コンデンサ１２、ゲートコンデンサ１４およびトランジスタ１３によりスイッチ駆動回路が構成され、ダイオード１０によって保持回路が構成されている。

次に、実施の形態２の電源装置の動作について図４の波形図を参照しながら説明する。図４に示す（ａ）は商用交流電源１の電源電圧の波形、（ｂ）は整流回路２の整流出力電圧の波形、（ｃ）はトランジスタ１３のベース信号の波形、（ｄ）はサイリスタ４ａのゲート信号の波形、（ｅ）は電源電流の波形である。

例えば図４（ａ）に示すＳのタイミングで商用交流電源１が投入されると、その電源電圧を整流回路２が全波整流し（図４（ｂ））、その整流電圧（電源電圧）を分圧抵抗７ａ、７ｂに印加する。分圧抵抗７ａ、７ｂは、整流電圧が印加されるとその電圧を分圧し、ツェナーダイオード８に対し逆方向電圧を印加する。この時点では、ツェナーダイオード８のブレークオーバー電圧以上であるため、ツェナーダイオード８がオンし、図４（ｃ）に示すようにベース信号（ベース電流）としてトランジスタ１３のベースに出力する。この時、トンランジスタ１３がベース信号の入力によってオンし、サイリスタ４のゲートを短絡してオフ状態を維持させる。サイリスタ４がオフ状態を維持している間、分圧抵抗１１ａ、１１ｂによって分圧された電圧がコンデンサ１２に充電される。

商用交流電源１の電源電圧がゼロクロス付近まで低下し、これに基づいて整流回路２の整流電圧が下降して、分圧抵抗７ａ、７ｂの分圧電圧がブレークオーバー電圧より低下すると、ツェナーダイオード８がオフ状態になってトランジスタ１３へのベース信号を遮断する。このため、トランジスタ１３がオフし、コンデンサ１２の充電電圧が図４(ｄ)に示すようにゲート信号としてサイリスタ４ａのゲートに印加し、サイリスタ４ａをオン状態にする。この時、図４（ｅ）に示す電源電流が流れ始め、平滑コンデンサ３が充電される。サイリスタ４ａがオンされた際、整流回路２の整流電圧（電源電圧）はゼロクロス付近の低い状態であるので、低い電圧で平滑コンデンサ３が充電されることとなり、過大な突入電流のピーク値は抑制される。サイリスタ４ａが一旦オンするとダイオード１０が導通し、分圧抵抗７ｂはダイオード１０およびサイリスタ４ａにより短絡される。これによりツェナーダイオード８に電圧が印加されなくなるため、整流回路２によって全波整流される整流電圧（電源電圧）が再び高くなってもサイリスタ４ａがオフすることはない。従って、突入電流の抑制後、サイリスタ４ａは常時オン状態を維持する。

以上のように実施の形態２によれば、商用交流電源１の投入時、整流回路２が電源電圧を全波整流し、分圧抵抗７ａ、７ｂがその整流電圧を分圧し、分圧された電圧がツェナーダイオード８のブレークオーバー電圧以上のときサイリスタ４ａのオフ状態を維持し、分圧された電圧がツェナーダイオード８のブレークオーバー電圧より低くなったときはサイリスタ４ａをオンするようにしたので、複雑な制御回路やスイッチ素子の駆動回路を用いることなく、また、制御回路専用の電源を必要とせず、簡単で低コストな回路構成で過大な突入電流のピーク値を抑制することができる。

実施の形態３．
図５は本発明の実施の形態３を示す電源装置の回路図である。なお、本実施の形態は、実施の形態２の電源装置に使用されているサイリスタ４ａに代えてＭＯＳＦＥＴを用いたものである。
実施の形態３の電源装置は、商用交流電源１の交流電圧（電源電圧）を全波整流する整流回路２と、整流回路２により全波整流された整流電圧を平滑する平滑コンデンサ３と、平滑コンデンサ３と直列に接続されたＭＯＳＦＥＴ４ｂと、整流回路２により全波整流された整流電圧を分圧する分圧抵抗７ａ、７ｂと、この分圧抵抗７ａ、７ｂによって分圧された電圧が所定値のブレークオーバー電圧以上のときオン状態になり、分圧された電圧がブレークオーバー電圧より低下したときにオフするツェナーダイオード８と、ツェナーダイオード８を介して分圧抵抗７ｂに並列に接続された抵抗９と、ＭＯＳＦＥＴ４ｂのゲートに接続され整流回路２の整流電圧を分圧する分圧抵抗１１ａ〜１１ｃと、ツェナーダイオード８がオフになる前までオン状態となってＭＯＳＦＥＴ４ｂのゲートを短絡し、ツェナーダイオード８がオフになったときにオフ状態となるトランジスタ１３と、分圧抵抗１１ｂ、１１ｃに並列に接続され、ＭＯＳＦＥＴ４ｂのゲートが短絡されているとき分圧抵抗１１ａ、１１ｂにより分圧された電圧によって充電され、トランジスタ１３がオフ状態になったときその充電電圧をＭＯＳＦＥＴ４ｂのゲートに印加してオンさせるコンデンサ１２と、ＭＯＳＦＥＴ４ｂのゲートに挿入されたゲート抵抗１６と、ＭＯＳＦＥＴ４ｂがオンされたときに、そのオン状態を商用交流電源１がオフされるまで保持するダイオード１０とを備えている。

前述した分圧抵抗７ａ、７ｂ、ツェナーダイオード８および抵抗９によりゼロクロス検出回路が構成され、分圧抵抗１１ａ〜１１ｃ、コンデンサ１２、トランジスタ１３およびゲート抵抗１６によりスイッチ駆動回路が構成され、ダイオード１０によって保持回路が構成されている。

次に、実施の形態３の電源装置の動作について説明する。
例えば実施の形態２と同じタイミングで商用交流電源１が投入されると、前記と同様に、その電源電圧を整流回路２が全波整流し、その整流電圧（電源電圧）を分圧抵抗７ａ、７ｂに印加する。分圧抵抗７ａ、７ｂは、整流電圧が印加されるとその電圧を分圧し、ツェナーダイオード８に対し逆方向電圧を印加する。この時点では、ツェナーダイオード８のブレークオーバー電圧以上であるため、ツェナーダイオード８がオンし、ベース信号としてトランジスタ１３のベースに出力する。この時、トンランジスタ１３がベース信号の入力によってオンし、ゲート抵抗１６を介してＭＯＳＦＥＴ４ｂのゲートを短絡しオフ状態を維持する。ＭＯＳＦＥＴ４ｂがオフ状態を維持している間、分圧抵抗１１ａ、１１ｂによって分圧された電圧がコンデンサ１２に充電される。

商用交流電源１の電源電圧がゼロクロス付近まで低下し、これに基づいて整流回路２の整流電圧が下降して、分圧抵抗７ａ、７ｂの分圧電圧がブレークオーバー電圧より低下すると、ツェナーダイオード８がオフ状態になってトランジスタ１３へのベース信号を遮断する。このため、トランジスタ１３がオフし、コンデンサ１２の充電電圧がゲート信号としてＭＯＳＦＥＴ４ｂのゲートに印加し、ＭＯＳＦＥＴ４ｂをオンする。これにより、電源電流が流れ始め、平滑コンデンサ３が充電される。この時、整流回路２の整流電圧（電源電圧）はゼロクロス付近の低い状態であるので、低い電圧で平滑コンデンサ３が充電されることとなり、過大な突入電流のピーク値は抑制される。

本実施の形態では、前述したように、スイッチ素子にＭＯＳＦＥＴ４ｂを使用しており、トランジスタ１３がオフした際にはコンデンサ１２の充電電圧が分圧抵抗１１ｂとゲート抵抗１６を介してＭＯＳＦＥＴ４ｂのゲートに印加される。このため、ＭＯＳＦＥＴ４ｂのゲートチャージ電荷の充電時定数が大きく、ゲート電圧は徐々に上昇することとなり、始めはＭＯＳＦＥＴ４ｂの活性領域を使用しながら徐々にオンしていき、最終的に飽和領域でオンすることになる。活性領域でオンしているＭＯＳＦＥＴ４ｂのオン抵抗は飽和領域と比較して大きく、より効果的に突入電流のピーク値を抑制できる。また、部品ばらつき等により、ゼロクロス検出電圧がばらついてもＭＯＳＦＥＴ４ｂのオン抵抗により突入電流が制限されるため、突入電流のピーク値のばらつきを抑制できる。ＭＯＳＦＥＴ４ｂが一旦オンするとダイオード１０が導通するため、電源電圧が高くなってもＭＯＳＦＥＴ４ｂはオフすることはない。従って、突入電流の抑制後，ＭＯＳＦＥＴ４ｂは常時オン状態を維持する。

以上のように実施の形態３によれば、スイッチ素子としてＭＯＳＦＥＴ４ｂを用い、電源電圧（整流電圧）がゼロクロス付近の低い間にＭＯＳＦＥＴ４ｂをオンすることにより、突入電流のピーク値を低く抑える。さらに、ゲート電圧を徐々に大きくし、ＭＯＳＦＥＴ４ｂの活性領域を使用してオンするため、より効果的に突入電流のピーク値を抑制できる。また、部品ばらつき等により、ゼロクロス検出電圧がばらついてもＭＯＳＦＥＴ４ｂの活性領域のオン抵抗により突入電流が制限されるため、突入電流のピーク値のばらつきを抑制できる。従って、複雑な制御回路やスイッチ素子の駆動回路を用いることなく、また、制御回路専用の電源を必要とせず、簡単で低コストな回路構成で過大な突入電流のピーク値を抑制することができる。

実施の形態４．
図６は本発明の実施の形態４を示す電源装置の回路図である。本実施の形態は、実施の形態３で説明したゼロクロス検出回路およびスイッチ駆動回路を力率改善用の昇圧チョッパ回路を有する電源装置に適用したものである。
図６に示すように、商用交流電源１の交流電圧（電源電圧）を全波整流する整流回路２と、整流回路２により全波整流された整流電圧を平滑する平滑コンデンサ３と、平滑コンデンサ３と直列に接続されたＭＯＳＦＥＴ４ｂと、整流回路２および平滑コンデンサ３の間に挿入され、コイル１７およびスイッチング素子１９からなる昇圧チョッパ回路と、コイル１７に並列に接続されたダイオード１８と、整流回路２および昇圧チョッパ回路の間に実施の形態３で説明したゼロクロス検出回路およびスイッチ駆動回路とを備えている。

次に、実施の形態４の電源装置の動作について図７を参照しながら説明する。なお、実施の形態３と同じ部分については説明を省略し、商用交流電源１が図７（ａ）に示すＳのタイミングで投入されたものとする。
商用交流電源１の電源電圧がゼロクロス付近まで低下し、これに基づいて分圧抵抗７ａ、７ｂによって分圧された整流電圧がツェナーダイオード８のブレークオーバー電圧より低下すると、ツェナーダイオード８がオフ状態となってトランジスタ１３へのベース信号を遮断する（図７（ｃ））。このため、トランジスタ１３がオフし、コンデンサ１２の充電電圧がＭＯＳＦＥＴ４ｂのゲートにゲート抵抗１６を介して印加される。これによりＭＯＳＦＥＴ４ｂはオン状態となるが、図７（ａ）に示すように電源投入位相がゼロクロスに近い位相である場合、コンデンサ１２への充電期間が短いためコンデンサ１２の充電電圧が低くなる。この状態で図７（ｄ）に示すようにＭＯＳＦＥＴ４ｂのゲートにコンデンサ１２の充電電圧がゲート信号として印加されると、ＭＯＳＦＥＴ４ｂが活性領域でオンするものの飽和領域に至らない。この場合、図７（ｃ）に示すように、分圧された電圧がブレークオーバー電圧以上となると、再びツェナーダイオード８がオンしてベース信号をトランジスタ１３に出力してオンし、ＭＯＳＦＥＴ４ｂをオフにする。そして、コンデンサ１２の充電電圧が十分に高くなる次の周期で、再び、分圧された電圧がブレークオーバー電圧より低くなると（ゼロクロス検出）、ツェナーダイオード８がオフ状態となり、これに伴ってトランジスタ１３もオフし、コンデンサ１２の充電電圧をＭＯＳＦＥＴ４ｂのゲートに印加させる（図７（ｄ））。この場合、ＭＯＳＦＥＴ４ｂは飽和領域でオンする。ＭＯＳＦＥＴ４ｂがオンした後は、スイッチング素子１９がスイッチングを開始し昇圧された直流電圧を負荷に出力する。

このように電源投入位相によっては、コンデンサ１２への充電期間が短くなり、充電電圧が低い状態でＭＯＳＦＥＴ４ｂのゲートに印加されると、ＭＯＳＦＥＴ４ｂが飽和領域でオンしない。このため、前述したように再びＭＯＳＦＥＴ４ｂがオフするモードがある。本実施の形態においては、ＭＯＳＦＥＴ４ｂがオフする瞬間に昇圧チョッパ回路に設けられたコイル１７による逆起電圧が発生し、ＭＯＳＦＥＴ４ｂにサージ電圧として印加される。しかしながら、スイッチ素子としてＭＯＳＦＥＴ４ｂを使用しているので、アバランシェ耐量保証によりサージ電圧はＭＯＳＦＥＴ４ｂに吸収され、コイル１７に蓄えられたエネルギーは熱となり素子温度上昇によって消費される。従って、スイッチ素子にＭＯＳＦＥＴ４ｂを使用することにより、サージ電圧によるスイッチ素子の破壊を防ぐことができる。

以上のように実施の形態４によれば、電源投入位相によって再びＭＯＳＦＥＴ４ｂがオフした場合、ＭＯＳＦＥＴ４ｂのアバランシェ耐量保証により、ＭＯＳＦＥＴ４ｂがオフする瞬間の昇圧チョッパのコイル１７に蓄えられたエネルギーがＭＯＳＦＥＴ４ｂの温度上昇によって消費され、サージ電圧によるスイッチ素子の破壊を防ぐことができる。そして、本実施の形態の電源装置においても複雑な制御回路やスイッチ素子の駆動回路を用いることなく、また、制御回路専用の電源を必要とせず、簡単で低コストな回路構成で過大な突入電流のピーク値を抑制することができる。

実施の形態５．
本実施の形態は、実施の形態４の電源装置に設けられたＭＯＳＦＥＴ４ｂのゲート抵抗１６を１ｋΩ以上としたものである。

実施の形態５の電源装置の動作について説明する。
電源投入位相がゼロクロスに近い位相である場合、コンデンサ１２への充電期間が短いため充電電圧が低くなり、この状態で、ＭＯＳＦＥＴ４ｂのゲートにコンデンサ１２の充電電圧が印加されると、ＭＯＳＦＥＴ４ｂが飽和領域でオンしない。この場合、分圧された電圧がブレークオーバー電圧以上となると、再びトランジスタ１３がオンしてＭＯＳＦＥＴ４ｂがオフする。この時、昇圧チョッパ回路のコイル１７による逆起電圧が発生し、ＭＯＳＦＥＴ４ｂにサージ電圧として印加される。トランジスタ１３がオンしてＭＯＳＦＥＴ４ｂがオフした場合、ＭＯＳＦＥＴ４ｂのゲートチャージ電荷はゲート抵抗１６、トランジスタ１３の経路で放電される。ここで、ゲート抵抗１６を１ｋΩ以上として放電時の時定数を十分大きくすることにより、スイッチングスピードが低速となり、ターンオフ時のdv／dtが抑えられ、サージ電圧が抑制される。これにより、耐圧の小さいＭＯＳＦＥＴ４ｂの使用が可能となる。

以上のように実施の形態５によれば、ゲート抵抗１６に１ｋΩ以上のものを用い、ＭＯＳＦＥＴ４ｂのターンオフ時のスイッチングスピードが低速となるようにすることにより、サージ電圧が抑制され，耐圧の小さいＭＯＳＦＥＴ４ｂの使用が可能となり、回路の小型化、低コストの電源装置を得ることができる。

実施の形態６．
図８は本発明の実施の形態６を示す電源装置の構成図である。
実施の形態６の電源装置は，商用交流電源１の交流電圧（電源電圧）を全波整流する整流回路２と、コイル１７およびスイッチング素子１９からなり、整流回路２の整流電圧を昇圧する昇圧チョッパ回路と、昇圧チョッパ回路の出力を平滑する平滑コンデンサ３と、昇圧チョッパ回路および前記平滑コンデンサ３の間に挿入されたサイリスタ２０と、整流回路２からの整流電圧がゼロクロス付近の所定値以上のとき信号を出力し、整流電圧が所定値より低下したときは信号の出力を遮断するゼロクロス検出回路５と、その信号が入力されているときサイリスタ２０のゲートを短絡し、信号の入力が遮断されたときはオン信号をサイリスタ２０に出力してオン状態にし、昇圧チョッパ回路と平滑コンデンサ３とを接続状態にするスイッチ駆動回路２１とを備えている。

次に、前記のように構成された電源装置の動作について説明する。
例えば実施の形態１と同じタイミングで商用交流電源１が投入されると、その電源電圧を整流回路２が全波整流し、その整流電圧（電源電圧）をゼロクロス検出回路５に印加する。この時、ゼロクロス検出回路５は、整流回路２によって全波整流された整流電圧と所定値とを比較し、この時点では、所定値以上であるため、信号をスイッチ駆動回路２１に出力してサイリスタ２０のオフ状態を維持させ、電源電流が流れないようにする。

商用交流電源１の電源電圧がゼロクロス付近まで低下し、これに基づいて整流回路２の整流電圧が下降して所定値より低くなると、ゼロクロス検出回路５がそれを検出して信号の出力を遮断する。スイッチ駆動回路６は、信号の入力が遮断されるとオン信号を出力し、サイリスタ２０をオンにする。この時、整流電圧がゼロクロス付近の低い状態であるので、低い電圧で電源電流が流れ始める。これにより過大な突入電流のピーク値が抑制され、この時、スイッチング素子１９がスイッチングを開始すると、昇圧された整流電圧が平滑コンデンサ３によって平滑され負荷に印加される。スイッチ素子４が一旦オンされたときは、商用交流電源１がオフされるまでその状態が維持される。

以上のように実施の形態６によれば、商用交流電源１の投入時、整流回路２の整流電圧が所定値以上であればサイリスタ２０をオフ状態とし、その整流電圧が所定値より低くなったときはサイリスタ２０をオンして昇圧チョッパ回路と平滑コンデンサ３とを接続するようにしたので、複雑な制御回路やスイッチ素子の駆動回路を用いることなく、また、制御回路専用の電源を必要とせず、簡単で低コストな回路構成で過大な突入電流のピーク値を抑制することができる。

また、昇圧チョッパ回路と平滑コンデンサ３との間にサイリスタ２０が挿入されているので、電源投入時は突入電流を低く抑えるスイッチ素子として使用し，通常動作時は、スイッチング素子１９のオン時に平滑コンデンサ３からスイッチング素子１９を通して流れる電流の放電防止として使用でき、このため、従来のように別途突入対策用の回路を接続する必要がなく、大幅に部品点数の削減を可能とし、回路の小型化、低コストの電源装置を得ることができる。

実施の形態７．
図９は本発明の実施の形態７を示す電源装置の回路図である。なお、本実施の形態は、実施の形態６で説明した電源装置を詳細を示したものである。
実施の形態７の電源装置は、商用交流電源１の交流電圧（電源電圧）を全波整流する整流回路２と、コイル１７ａおよびスイッチング素子１９からなり、整流回路２の整流電圧を昇圧する昇圧チョッパ回路と、昇圧チョッパ回路の出力を平滑する平滑コンデンサ３と、昇圧チョッパ回路および前記平滑コンデンサ３の間に挿入されたサイリスタ２０と、整流回路２により全波整流された整流電圧を分圧する分圧抵抗７ａ、７ｂと、この分圧抵抗７ａ、７ｂによって分圧された電圧が所定値のブレークオーバー電圧以上のときオン状態になり、分圧された電圧がブレークオーバー電圧より低下したときにオフ状態になるツェナーダイオード８と、ツェナーダイオード８を介して分圧抵抗７ｂおよびダイオード２５に並列に接続された抵抗９と、サイリスタ２０のゲートに接続され整流回路２の整流電圧を分圧する分圧抵抗１１ａ〜１１ｃと、ツェナーダイオード８がオフになる前までオン状態となってサイリスタ２０のゲートを短絡し、ツェナーダイオード８がオフになったときにオフ状態となるトランジスタ１３と、分圧抵抗１１ｂ、１１ｃに並列に接続され、サイリスタ２０のゲートが短絡されているとき分圧抵抗１１ａ、１１ｂにより分圧された電圧によって充電され、トランジスタ１３がオフ状態になったときその充電電圧をサイリスタ２０のゲートに印加してオンさせるコンデンサ１２と、コイル１７ａに磁気的に接続された２次巻線１７ｂと、分圧抵抗１１ｂを介してサイリスタ２０のゲートに接続された抵抗２２と、この抵抗２２および２次巻線１７ｂの間に挿入されたダイオード２３と、直列接続の２次巻線１７ｂおよびダイオード２３に並列に接続されたコンデンサ２４とを備えている。

前述した分圧抵抗７ａ、７ｂ、ツェナーダイオード８および抵抗９によりゼロクロス検出回路が構成され、分圧抵抗１１ａ〜１１ｃ、コンデンサ１２およびトランジスタ１３によりスイッチ駆動回路が構成され、二次巻線１７ｂ、抵抗２２、ダイオード２３およびコンデンサ２４により保持回路が構成されている。

次に、前記のように構成された電源装置の動作について説明する。
商用交流電源１が投入されたとき、コンデンサ１２が充電されていない状態なので、サイリスタ２０はオフ状態になっている。この時、商用交流電源１の交流電圧を整流回路２が全波整流し、その整流電圧を分圧抵抗７ａ、７ｂに印加する。分圧抵抗７ａ、７ｂは、整流電圧が印加されるとその電圧を分圧し、ツェナーダイオード８に対し逆方向電圧を印加する。ツェナーダイオード８は、分圧された電圧がブレークオーバー電圧以上のときオンし、電流をベース信号としてトランジスタ１３のベースに出力する。この時、トンランジスタ１３がベース信号の入力によってオンし、サイリスタ２０のゲートを短絡してオフ状態を維持させる。サイリスタ４がオフ状態を維持している間、分圧抵抗１１ａ、１１ｂによって分圧された電圧がコンデンサ１２に充電される。

商用交流電源１の電源電圧がゼロクロス付近まで低下し、これに基づいて整流回路２の整流電圧が下降して分圧抵抗７ａ、７ｂの分圧電圧がブレークオーバー電圧より低下すると、ツェナーダイオード８がオフ状態になってトランジスタ１３へのベース信号を遮断する。このため、トランジスタ１３がオフし、コンデンサ１２の充電電圧がゲート信号としてサイリスタ２０のゲートに印加し、サイリスタ２０をオン状態にする。この時、電源電流が流れ始め、平滑コンデンサ３が充電される。サイリスタ２０がオンされた際、整流回路２の整流電圧（電源電圧）はゼロクロス付近の低い状態であるので、低い電圧で平滑コンデンサ３が充電されることとなり、過大な突入電流のピーク値は抑制される。一方、スイッチング素子１９がスイッチングを開始し、これにより、コイル１７ａの２次巻線１７ｂに起電力が発生し，ダイオード２３、抵抗２２および分圧抵抗１１ｂを介してサイリスタ２０のゲートに印加される。このため、サイリスタ２０は常時オン状態を維持し、ダイオードとして作用する。

以上のように実施の形態７によれば、商用交流電源１の投入時、整流回路２が電源電圧を全波整流し、分圧抵抗７ａ、７ｂがその整流電圧を分圧し、分圧された電圧がツェナーダイオード８のブレークオーバー電圧以上のときサイリスタ４ａのオフ状態を維持し、分圧された電圧がツェナーダイオード８のブレークオーバー電圧より低くなったときはサイリスタ４ａをオンするようにしたので、複雑な制御回路やスイッチ素子の駆動回路を用いることなく、また、制御回路専用の電源を必要とせず、簡単で低コストな回路構成で過大な突入電流のピーク値を抑制することができる。

本発明の実施の形態１を示す電源装置の構成図である。実施の形態１における電源装置の動作を説明するための波形図である。本発明の実施の形態２を示す電源装置の回路図である。実施の形態２における電源装置の動作を説明するための波形図である。本発明の実施の形態３を示す電源装置の回路図である。本発明の実施の形態４を示す電源装置の回路図である。実施の形態４における電源装置の動作を説明するための波形図である。本発明の実施の形態６を示す電源装置の構成図である。本発明の実施の形態７を示す電源装置の回路図である。

符号の説明

１商用交流電源、２整流回路、３平滑コンデンサ、４スイッチ素子、４ａサイリスタ、４ｂＭＯＳＦＥＴ、５ゼロクロス検出回路、６スイッチ駆動回路、
７ａ，７ｂ分圧抵抗、８ツェナーダイオード、９抵抗、１０ダイオード、
１１ａ〜１１ｃ分圧抵抗、１２コンデンサ、１３トランジスタ、１４ゲートコンデンサ、１５ツェナーダイオード、１６ゲート抵抗、１７，１７ａコイル、１７ｂ２次巻線、１８ダイオード、１９スイッチング素子、２０サイリスタ、２１スイッチ駆動回路、２２抵抗、２３ダイオード、２４コンデンサ、２５ダイオード。

Claims

商用交流電源を整流する整流回路と、
該整流回路の整流電圧を平滑する平滑コンデンサと、
前記整流回路と前記平滑コンデンサの間に挿入されたサイリスタと、
前記整流回路の整流電圧を分圧する分圧抵抗、およびその分圧抵抗により分圧された電圧が所定値以上のときにオンし、前記電圧が所定値より低下したときにはオフ状態になるツェナーダイオードを有するゼロクロス検出回路と、
該ゼロクロス検出回路により所定値以上の整流電圧が検出されているとき前記サイリスタのオフ状態を維持し、所定値より低下した整流電圧が検出されたときには前記サイリスタをオンして、前記整流回路および前記平滑コンデンサを接続状態にするスイッチ駆動回路と、
前記サイリスタがオンされたときにそのオン状態を保持する保持回路とを備え、
前記スイッチ駆動回路は、前記整流回路の出力間に直列に接続された第１抵抗、第２抵抗および第３抵抗により構成され、前記第２および第３抵抗の接続点に前記サイリスタのゲートが接続された分圧回路と、前記ツェナーダイオードがオン状態のときに前記サイリスタのゲートを短絡し、前記ツェナーダイオードがオフになったときにはオフ状態になるトランジスタと、前記分圧回路の第１および第２抵抗の接続点に接続され、前記サイリスタのゲートが短絡されているときには前記分圧回路により分圧された電圧によって充電され、前記トランジスタがオフ状態になったときにはその充電電圧を前記サイリスタのゲートに印加してオンさせるコンデンサとを有することを特徴とする電源装置。
商用交流電源を整流する整流回路と、
コイルおよびスイッチング素子よりなり、該整流回路により整流された電圧を昇圧する昇圧チョッパ回路と、
該昇圧チョッパ回路の出力を平滑する平滑コンデンサと、
前記昇圧チョッパ回路と前記平滑コンデンサとの間に挿入されたサイリスタと、
前記昇圧チョッパ回路のコイルを介して印加される前記整流回路の整流電圧を分圧する分圧抵抗、およびその分圧抵抗により分圧された電圧が所定値以上のときにオンし、前記電圧が所定値より低下したときにはオフ状態になるツェナーダイオードを有するゼロクロス検出回路と、
該ゼロクロス検出回路により所定値以上の整流電圧が検出されているとき前記サイリスタのオフ状態を維持し、所定値より低下した整流電圧が検出されたときには前記サイリスタをオンして、前記昇圧チョッパ回路および前記平滑コンデンサを接続状態にするスイッチ駆動回路と、
前記サイリスタがオンされたときにそのオン状態を保持する保持回路とを備え、
前記スイッチ駆動回路は、前記昇圧チョッパ回路のコイルとスイッチング素子の接続点および前記サイリスタの出力側の間に接続された第１抵抗、第２抵抗および第３抵抗により構成され、前記第２および第３抵抗の接続点に前記サイリスタのゲートが接続された分圧回路と、前記ツェナーダイオードがオン状態のときに前記サイリスタのゲートを短絡し、前記ツェナーダイオードがオフになったときにはオフ状態になるトランジスタと、前記分圧回路の第１および第２抵抗の接続点に接続され、前記サイリスタのゲートが短絡されているとき前記分圧回路により分圧された電圧によって充電され、前記トランジスタがオフ状態になったときにはその充電電圧を前記サイリスタのゲートに印加してオンさせるコンデンサとを有し、
前記保持回路は、前記昇圧チョッパ回路に設けられたコイルに磁気的に接続された２次巻線を有し、前記サイリスタがオンされたときに、前記２次巻線に発生する起電力をそのサイリスタのゲートに印加してオン状態を保持することを特徴とする電源装置。