JP4816225B2 - レベンソン型位相シフトマスク - Google Patents

レベンソン型位相シフトマスク Download PDF

Info

Publication number
JP4816225B2
JP4816225B2 JP2006123965A JP2006123965A JP4816225B2 JP 4816225 B2 JP4816225 B2 JP 4816225B2 JP 2006123965 A JP2006123965 A JP 2006123965A JP 2006123965 A JP2006123965 A JP 2006123965A JP 4816225 B2 JP4816225 B2 JP 4816225B2
Authority
JP
Japan
Prior art keywords
side wall
substrate
phase shift
shift mask
type phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006123965A
Other languages
English (en)
Other versions
JP2007298546A (ja
Inventor
洋介 小嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2006123965A priority Critical patent/JP4816225B2/ja
Publication of JP2007298546A publication Critical patent/JP2007298546A/ja
Application granted granted Critical
Publication of JP4816225B2 publication Critical patent/JP4816225B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、レベンソン型位相シフトマスクに係り、特に、デフォーカス時にもπ−0差曲線の傾きのピッチによるばらつきの少ないレベンソン型位相シフトマスクに関する。
近年、半導体素子の微細化に伴い、投影露光装置にも高い解像性が求められている。そこで、フォトマスクの分野においては、転写パターンの解像性を向上させる手法として、1982年にIBM社のレベンソン(Levenson)らにより位相シフト法が提案されている。位相シフト法の原理は、隣接する開口部を通過した透過光の位相が反転するように開口部の一方に位相シフト部を設けることによって、透過光が干渉し合う際に境界部での光強度を弱め、その結果として転写パターンの解像性及び焦点深度を向上させるものである。
このような位相シフト法により解像性を向上させたフォトマスクは、一般にレベンソン型位相シフトマスクと呼ばれる。開口部の一方に位相シフト部を設ける方法としては、現在、石英基板をエッチング等により掘り込んでシフター部を設ける掘り込み型が主流である(例えば、特許文献1参照)。
図7は、掘り込み型のレベンソン型位相シフトマスクの構造を説明する断面図である。図7において、石英基板11の表面にはCrからなる遮光膜12が形成されており、この遮光膜12には、第1の開口部13及び第2の開口部14が設けられている。石英基板11は、遮光膜12の第2の開口部14を通して掘り込まれており、位相差180度のシフター部(π部)が構成される。第1の開口部13は、位相差0度の非シフター部(0部)を構成する。なお、これらシフター部(π部)及び非シフター部(0部)は交互に形成され、これらを通過する透過光の位相は、交互に反転する。
図7に示す掘り込み型のレベンソン型位相シフトマスクでは、掘り込まれたπ位相部の側壁における透過光の散乱が原因で、シフター部と非シフター部の露光強度にアンバランス(π-0差)が生じてしまうという問題がある。図8は、位置による露光強度の変化を示す特性図であり、π-0差 (πスペースサイズ−0スペースサイズ)が生じることを示している。
このπ-0差を防止するために、図7に示すように、π位相部にスペースバイアスSが設けられている。なお、ピッチpは、第1の開口部13の開口端面と隣接する第2の開口部14の開口端面(スペースバイアスSを設けない場合の)までの距離である。
ジャストフォーカス時のπ―0差は、このようにスペースバイアスSを設けることにより補正できるが、レジスト膜厚の不均一やその下地の凹凸によって生ずるデフォーカス時は、ピッチごとにπ−0差曲線の傾きが相違するため、スペースバイアスを設けることによっては補正できない。図9は、スペースバイアス量80nmの場合のデフォーカス量とπ-0差との関係を示すπ-0差曲線の傾きが、ピッチにより変化していることを示している。
π−0差曲線の傾きは、図10に示すように、位相差(石英基板の掘り込み量)を変えることにより制御できるので、図11に示すように、位相差を変えることにより、全ピッチを通してπ−0差曲線の傾きを小さくすることが考えられる。
しかし、π−0差曲線の傾きのピッチごとのばらつき自体は無くならない。ピッチごとに石英基板の掘り込み量を変える、即ち、狭いピッチの位相差をより小さくすることができれば、この問題を解決できるが、1つのマスクを用いて一括でエッチングして石英基板を掘り込む現状のプロセスでは、そのようなことは困難である。
特開平11−30849号公報
本発明は、以上のような事情の下になされ、π−0差曲線の傾きのピッチごとのばらつきを低減し、デフォーカス時にも全ピッチでのパフォーマンスを向上させたレベンソン型位相シフトマスクを提供することを目的とする。
上記課題を解決するため、本発明は、露光光に対して透明な基板と、この透明基板上に形成された遮光膜とを具備し、前記遮光膜には、第1の開口部と第2の開口部とが交互に形成され、前記第2の開口部から前記透明基板が所定の深さに掘り込まれて基板掘り込み部からなるシフター部が形成されており、前記第1の開口部からは前記透明基板は掘り込まれておらず非シフター部とされており、前記第1及び第2の開口部を通過する透過光の位相が交互に反転するレベンソン型位相シフトマスクにおいて、前記基板掘り込み部の側壁の上端部は前記遮光膜の第2の開口部の縁部に位置し、前記基板掘り込み部の側壁を、底面に対し所定の側壁角で傾斜させ、前記側壁角に対応して前記基板掘り込み部にスペースバイアスを設け、前記側壁角が、転写シミュレーションにより設定され、前記転写シミュレーションは、側壁角に対するシフター部と非シフター部の露光強度のピークの差を求め、その最小値に対応する側壁角を前記基板掘り込み部の最適な側壁角として決定することを特徴とするレベンソン型位相シフトマスクを提供する。
上記レベンソン型位相シフトマスクにおいて、基板掘り込み部の側壁は、順テーパ形状とすることができる。
また、側壁角の側壁を有する基板掘り込み部は、ドライエッチングのICPパワー、RIEパワー、真空度、及びガス流量からなる群から選ばれた少なくとも1種を調整することにより設定されたエッチング条件でドライエッチングすることにより形成することができる。
本発明によると、基板掘り込み部の側壁を、底面に対し所定の側壁角で傾斜させているので、基板の掘り込み量を変えること無く、ピッチごとに透過光の位相差を変えることができ、その結果、π−0差曲線の傾きのピッチごとのばらつきを低減することができる。また、転写シミュレーションを用いているので、最適な側壁角を容易に設定することができる。
以下に、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るレベンソンマスクの断面図を示す。図1において、石英基板1の表面にはCrからなる遮光膜2が形成されており、この遮光膜2には、第1の開口部3及び第2の開口部4が設けられている。石英基板1は、遮光膜2の第2の開口部4を通して掘り込まれており、位相差180度のシフター部(π部)が構成される。第1の開口部3は、位相差0度の非シフター部(0部)を構成する。なお、これらシフター部(π部)及び非シフター部(0部)は交互に形成され、これらを通過する透過光の位相は、交互に反転する。
また、シフター部(π部)には、シフター部(π部)と非シフター部(0部)の露光強度にアンバランス(π−0差)が生じるのを防止するため、スペースバイアスSが設けられている。
図1に示すように、第2の開口部4を通して掘り込まれたシフター部(π部)の側壁は、所定の側壁角αで順テーパ状に傾斜している。
このように、シフター部(π部)の側壁が順テーパ状に傾斜していることにより、側壁が開口部の端部から掘り込み部の中央に向って張り出すため、開口部を透過する光の全体の位相差は、垂直な側壁の場合よりも小さくなる。特に、狭いピッチでは、開口部のサイズが小さくなるため、開口部全体に対する側壁部分の寄与が大きくなり、位相差はより小さくなる。つまり、掘り込み量を変えること無く、ピッチごとに透過光の位相差を変えることができる。その結果、π−0差曲線の傾きのピッチごとのばらつきを低減することができる。
図2は、このことを示す特性図である。即ち、側壁角を82度、位相差を180度、スペ−スバイアス量を102nmとした場合、デフォーカスであってもπ−0差は、ピッチ160〜350nmにおいてばらつきのないことがわかる。
ただし、側壁が張り出すと、π部の露光強度が低下するため、垂直な側壁のものに比べて大きいスペースバイアスを設ける必要がある。また、最適側壁角と最適スペースバイアス量は、露光条件やフォトマスクのターゲットパターンにより変化する。
本発明では、転写シミュレーションを用いることにより、最適な側壁角とスペースバイアス量を求めている。
転写シミュレーションにより最適な側壁角とスペースバイアス量を求める手順は、次の通りである。
まず、ウェハ上への転写シミュレーションを用いて、側壁角ごとにスペースバイアス量を変化させ、ジャストフォーカスでのπ−0差を求める。これを各ピッチごとに行い、ジャストフォーカスでのπ−0差のピッチ平均を求める。その結果を図3に示す。即ち、図3では、ジャストフォーカスでのπ−0差のピッチ平均は、右上から左下に順に15−20nm、10〜15nm、5〜10nm、0〜5nm、−5〜0nm、−10〜−5nm、−15〜―10nm、−20〜−15nmの各領域である。
これらの領域のうち、π−0差のピッチ平均が0になる領域が、図4に示すように、それぞれの側壁角における最適スペースバイアス量である。
次に、転写シミュレーションを用いて、ある側壁角とその側壁角での最適スペースバイアス量を有する構造のフェーズエラーを導く。フェーズエラーは、下記の式により表わされ、これはπ−0差曲線の傾きに相当する。
δφ=2sinc(R/2)Re(A/A
式中、sinc(X)=sin(πX)/πX、R:スペース/ピッチ、A:TE0次回折、A:TE一次回折
各ピッチにおけるフェーズエラーを求めた結果を図5に示す。フェーズエラーのピッチ平均が最も小さくなる側壁角が、最適側壁角であり、図5から、最適側壁角は82度であることがわかる。
なお、以上のようにフェーズエラーを求めるのではなく、下記式によりπ−0曲線の傾きを求めることによっても、最適側壁角を得ることができる。
π−0曲線の傾き=[(π−0)(デフォーカス=100nm)−(π−0)(デフォーカス=−100nm)]/200
以上のように求めた最適側壁角の側壁を有する掘り込みを形成するには、ドライエッチング装置のICPパワー、RIEパワー、真空度、ガス流量等のドライエッチング条件を適宜調整すればよい。このようなドライエッチング条件は、実験により容易に求めることができる。
以下、本発明の一実施形態に係るレベンソン型位相シフトマスクの製造工程について、図6を参照して説明する。
図6(a)〜(g)は、図1に示すレベンソン型位相シフトマスクを製造するプロセスを工程順に示す断面図である。
まず、石英基板21上に、膜厚70nmのCr膜22を、Crをターゲットとして用いたスパッタリングにより成膜して、マスクブランクを作製した。スパッタリング条件は、次の通りである。
スパッタリングガス:流量30sccmのAr
圧力:0.25Pa
放電電力:300W
次に、作製されたマスクブランクに、図6(a)に示すように、膜厚200nmのポジ型レジスト23を塗布し、次いで、描画・現像し、図6(b)に示すように、第1のレジストパターン24を形成した。この時、レベンソンマスクのπ部に対応する部分には、上で説明した方法により求めた、102nmのスペースバイアスを設けた。
次いで、図6(c)に示すように、塩素系ガスとしてClとOの混合ガスを用いて、第1のレジストパターン24をマスクとしてCr膜22をドライエッチングした。
続いて、図6(d)に示すように、第1のレジストパターン24を剥離した。
次に、膜厚400nmのポジ型レジストを塗布し、描画・現像し、図6(e)に示すように、第2のレジストパターン25を形成した。この時、描画するのはπ部のみである。
その後、図6(f)に示すように、フッ素系ガスとしてCFとOの混合ガスを用いて、第2のレジストパターン25をマスクとしてπ部の石英基板21をドライエッチングした。
この時のエッチングは、0部とπ部の透過光の位相差が反転する深さになるように行った。また、ドライエッチング装置のICPパワー、RIEパワー、真空度、ガス流量を適宜調整して、最適側壁角82度となるように行った。
そして、図6(g)に示すように、第2のレジストパターン25を剥離して、レベンソン型位相シフトマスクが完成した。
本発明は、LSIなどの半導体素子の製造に用いる露光マスクとして広範に適用することが出来る。
本発明の一実施形態に係るレベンソン型位相シフトマスクを示す断面図。 デフォーカス量に対するπ−0差を示す特性図。 側壁角ごとにスペースバイアス量を変化させ、ジャストフォーカスでのπ−0差を求めた特性図。 側壁角に対する最適スペースバイアス量を示す特性図。 各ピッチにおけるフェーズエラーを示す特性図。 本発明の一実施形態に係るレベンソン型位相シフトマスクの製造工程を示す断面図。 従来の掘り込み型のレベンソン型位相シフトマスクの構造を示す断面図。 図7に示すレベンソン型位相シフトマスクの露光強度を示す特性図。 ピッチごとのデフォーカス量とπ-0差との関係を示す特性図。 位相差によるπ−0差曲線の傾きの変化を示す特性図。 位相差を変えた場合の、ピッチごとのデフォーカス量とπ-0差との関係を示す特性図。
符号の説明
1,11,21…透明基板、2,12,22…Cr膜、3,13…第1の開口部、4,14…第2の開口部、23…レジスト膜、24…第1のレジストパターン、25…第2のレジストパターン。

Claims (3)

  1. 露光光に対して透明な基板と、この透明基板上に形成された遮光膜とを具備し、前記遮光膜には、第1の開口部と第2の開口部とが交互に形成され、前記第2の開口部から前記透明基板が所定の深さに掘り込まれて基板掘り込み部からなるシフター部が形成されており、前記第1の開口部からは前記透明基板は掘り込まれておらず非シフター部とされており、前記第1及び第2の開口部を通過する透過光の位相が交互に反転するレベンソン型位相シフトマスクにおいて、
    前記基板掘り込み部の側壁の上端部は前記遮光膜の第2の開口部の縁部に位置し、前記基板掘り込み部の側壁を、底面に対し所定の側壁角で傾斜させ、前記側壁角に対応して前記基板掘り込み部にスペースバイアスを設け、前記側壁角が、転写シミュレーションにより設定され、前記転写シミュレーションは、側壁角に対するシフター部と非シフター部の露光強度のピークの差を求め、その最小値に対応する側壁角を前記基板掘り込み部の最適な側壁角として決定することを特徴とするレベンソン型位相シフトマスク。
  2. 前記基板掘り込み部の側壁は、順テーパ形状であることを特徴とする請求項1に記載のレベンソン型位相シフトマスク。
  3. 前記側壁角の側壁を有する基板掘り込み部は、ドライエッチングのICPパワー、RIEパワー、真空度、及びガス流量からなる群から選ばれた少なくとも1種を調整することにより設定されたエッチング条件でドライエッチングすることにより形成されたことを特徴とする請求項1または2に記載のレベンソン型位相シフトマスク。
JP2006123965A 2006-04-27 2006-04-27 レベンソン型位相シフトマスク Expired - Fee Related JP4816225B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006123965A JP4816225B2 (ja) 2006-04-27 2006-04-27 レベンソン型位相シフトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006123965A JP4816225B2 (ja) 2006-04-27 2006-04-27 レベンソン型位相シフトマスク

Publications (2)

Publication Number Publication Date
JP2007298546A JP2007298546A (ja) 2007-11-15
JP4816225B2 true JP4816225B2 (ja) 2011-11-16

Family

ID=38768116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006123965A Expired - Fee Related JP4816225B2 (ja) 2006-04-27 2006-04-27 レベンソン型位相シフトマスク

Country Status (1)

Country Link
JP (1) JP4816225B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010145800A (ja) 2008-12-19 2010-07-01 Elpida Memory Inc 位相シフトマスクおよびその製造方法、ならびに集積回路の製造方法
JP6455979B2 (ja) * 2014-03-18 2019-01-23 Hoya株式会社 レジスト層付ブランク、その製造方法、マスクブランクおよびインプリント用モールドブランク、ならびに転写用マスク、インプリント用モールドおよびそれらの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313344A (ja) * 1992-05-13 1993-11-26 Toshiba Corp 露光用マスク,露光用マスクの製造方法及びこれを用いた露光方法
JP3388983B2 (ja) * 1996-01-23 2003-03-24 株式会社東芝 露光用マスク
JP3388986B2 (ja) * 1996-03-08 2003-03-24 株式会社東芝 露光用マスク及びその製造方法
JP2878274B2 (ja) * 1998-05-25 1999-04-05 株式会社日立製作所 ホトマスクの製造方法
US6410191B1 (en) * 1999-06-25 2002-06-25 Advanced Micro Devices, Inc. Phase-shift photomask for patterning high density features
JP2001142194A (ja) * 1999-11-15 2001-05-25 Sharp Corp 位相シフトマスクの製造方法
JP2002244270A (ja) * 2001-02-15 2002-08-30 Dainippon Printing Co Ltd 位相シフトマスクの製造方法および位相シフトマスク
JP2002268197A (ja) * 2001-03-08 2002-09-18 Dainippon Printing Co Ltd 位相シフトマスクの製造方法および位相シフトマスク
JP2003207879A (ja) * 2002-01-17 2003-07-25 Sony Corp 位相シフトマスクの検査方法、位相シフトマスクの作製方法、位相シフトマスクによるパターン露光方法
JP4302965B2 (ja) * 2002-11-01 2009-07-29 株式会社日立ハイテクノロジーズ 半導体デバイスの製造方法及びその製造システム
JP4204858B2 (ja) * 2002-12-11 2009-01-07 大日本印刷株式会社 位相シフトマスクの設計方法および設計装置
EP1840647A4 (en) * 2004-12-15 2011-02-09 Toppan Printing Co Ltd PHASE SHIFT MASK, PHASE SHIFT MASK MANUFACTURING METHOD AND SEMICONDUCTOR MANUFACTURING METHOD
JP4709639B2 (ja) * 2005-12-12 2011-06-22 株式会社東芝 マスクパターン評価方法及び評価装置

Also Published As

Publication number Publication date
JP2007298546A (ja) 2007-11-15

Similar Documents

Publication Publication Date Title
US7314690B2 (en) Photomask producing method and photomask blank
KR100425903B1 (ko) 포토마스크에있어서의패턴형상평가방법,포토마스크,포토마스크의제작방법,포토마스크의패턴형성방법,및노광방법
US6458495B1 (en) Transmission and phase balance for phase-shifting mask
US8043771B2 (en) Phase shift mask blank and method of manufacturing phase shift mask
US7632613B2 (en) Levenson type phase shift mask and manufacturing method thereof
US6780568B1 (en) Phase-shift photomask for patterning high density features
JP2009069677A (ja) マスクブランク及びマスクの製造方法
JP4816225B2 (ja) レベンソン型位相シフトマスク
US8592105B2 (en) Photomasks and methods of fabricating the same
US7754397B2 (en) Phase-shift mask, manufacturing method thereof and manufacturing method of semiconductor element
JP5085366B2 (ja) フォトマスクの欠陥修正方法及びフォトマスクの製造方法
JP2003121988A (ja) ハーフトーン型位相シフトマスクの欠陥修正方法
JP5829302B2 (ja) フォトマスクブランクの製造方法およびフォトマスクの製造方法
KR100854464B1 (ko) 패턴 크기가 보정된 위상반전 마스크의 제조방법
US6562521B1 (en) Semiconductor feature having support islands
JP4582574B2 (ja) 位相シフトマスクおよびその製造方法
US20070231712A1 (en) Alternating phase shift masking
JP2003241360A (ja) レベンソン型位相シフトマスク
JP3619484B2 (ja) 位相シフトマスクの製造方法
JP2005275138A (ja) 位相シフトマスクおよび、これを用いたパターン露光方法
JPH1010699A (ja) ハーフトーン型位相シフトマスク及びその製造方法
JP2005084287A (ja) 位相シフトマスクの製造方法及び位相シフトマスク並びに半導体素子の製造方法
KR20070071116A (ko) 위상 반전 마스크의 흑결함 수정 방법
JP2007059806A (ja) ドライエッチング方法及びフォトマスクの製造方法
KR20040041788A (ko) 위상 에지 위상 반전 마스크 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4816225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees