JP4814943B2 - データ送信回路、および送信方法 - Google Patents
データ送信回路、および送信方法 Download PDFInfo
- Publication number
- JP4814943B2 JP4814943B2 JP2008531943A JP2008531943A JP4814943B2 JP 4814943 B2 JP4814943 B2 JP 4814943B2 JP 2008531943 A JP2008531943 A JP 2008531943A JP 2008531943 A JP2008531943 A JP 2008531943A JP 4814943 B2 JP4814943 B2 JP 4814943B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output
- transmission
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 121
- 238000000034 method Methods 0.000 title description 3
- 230000001629 suppression Effects 0.000 claims description 32
- 230000003111 delayed effect Effects 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 22
- 230000004044 response Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 230000003044 adaptive effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
Description
N.Krishnapura etal."A 5Gb/s NRZ Transceiver with Adaptive Equalization for Backplane Transmission",IEEE Int.Solid − State Circuits Conf.,pp.60,61,585,Feb.,2005 Jan W.M.Bergmans,"DIGITAL BASEBAND TRANSMISSION AND RECORDING",Chap.6,pp.265−300,Kluwer Academic Publishers,1996.
反射抑制成分生成回路は、伝送路上に存在する特性インピーダンスの不連続に起因する反射を抑制するための反射抑制成分を生成するものであり、データ出力回路は受信側に現時点で送信すべきデータに加えて、反射抑制成分を増幅して伝送線路に出力するものである。
Claims (8)
- 伝送線路を介して受信側にデータを送信する送信回路であって、
該伝送線路上に存在する特性インピーダンスの不連続に起因する反射を抑制するための反射抑制成分を生成する反射抑制成分生成回路と、
該反射抑制成分と前記受信側に現時点で送信すべきデータとを増幅して、前記伝送線路に出力するデータ出力回路と
を備え、
前記反射抑制成分生成回路は、正相クロックで動作する第1回路と逆相クロックで動作する第2回路とを含み、
前記第1回路および前記第2回路は、
第1セレクタと複数の第2セレクタとを含み、
前記第1セレクタは、前記データと前記データを遅延させた遅延データとの何れかを選択し、
前記複数の第2セレクタは、前記第1セレクタの出力若しくは前段の第2セレクタの出力と前記出力を遅延させた遅延出力との何れかを選択すること
を特徴とするデータ送信回路。 - 前記データ出力回路が、
前記現時点で送信すべきデータを増幅する第1の増幅回路と、
前記反射抑制成分を増幅する第2の増幅回路と、
該第1の増幅回路と第2の増幅回路との出力を加算して前記伝送路に出力する加算回路とを備えること
を特徴とする請求項1記載のデータ送信回路。 - 前記第1回路および前記第2回路の前記複数の第2セレクタうちの一の第2セレクタは、前記第1セレクタからの出力と前記第1セレクタからの出力をラッチするメモリからの出力の何れかを選択し、前記複数の第2セレクタうちの他の第2セレクタは、前記前段の第2セレクタからの出力と前記前段の第2セレクタからの出力をラッチするメモリからの出力との何れかを選択すること
を特徴とする請求項1または請求項2記載のデータ送信回路。 - 前記反射抑制成分生成回路が、前記現時点で送信すべきデータより過去の送信データを時間的に遅延させて、前記反射抑制成分を生成すること
を特徴とする請求項1記載のデータ送信回路。 - 前記送信回路が、
前記反射抑制成分生成回路が過去の送信データを時間的に遅延させるためのクロック信号の位相を調整して、該反射抑制成分生成回路に与えるフェーズインタポレータをさらに備えること
を特徴とする請求項4記載のデータ送信回路。 - 前記送信回路が、
前記伝送線路における損失に起因する符号間干渉を抑制するためのプリエンファシス成分を生成し、前記現時点で受信側に送信すべき送信データとともに、前記データ出力回路に出力するプリエンファシス成分生成回路をさらに備え、
該データ出力回路が、さらに該プリエンファシス成分を増幅して、前記伝送路に出力すること
を特徴とする請求項1記載のデータ送信回路。 - データを第1クロックで取り込むとともに第2クロックで出力するFIFOと、
前記FIFOの出力をシリアルデータとして前記反射抑制成分生成回路に出力するマルチプレクサと
を含むことを特徴とする請求項1乃至請求項6の何れか一に記載のデータ送信回路。 - ユーザクロックまたは分周クロックの何れかを選択して前記第1クロックとして出力する第3セレクタを含み、
前記第2クロックは分周クロックであること
を特徴とする請求項7に記載のデータ送信回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/317261 WO2008026289A1 (fr) | 2006-08-31 | 2006-08-31 | Circuit de transmission de données et procédé de transmission |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008026289A1 JPWO2008026289A1 (ja) | 2010-01-14 |
JP4814943B2 true JP4814943B2 (ja) | 2011-11-16 |
Family
ID=39135581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008531943A Expired - Fee Related JP4814943B2 (ja) | 2006-08-31 | 2006-08-31 | データ送信回路、および送信方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7880543B2 (ja) |
JP (1) | JP4814943B2 (ja) |
WO (1) | WO2008026289A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8513952B2 (en) | 2007-12-11 | 2013-08-20 | Marvell International Ltd. | Sub-symbol rate cable tester |
JP5404345B2 (ja) * | 2008-12-02 | 2014-01-29 | 新光電気工業株式会社 | アダプタ装置および伝送路評価システム |
US8737492B1 (en) * | 2011-07-13 | 2014-05-27 | Netlogic Microsystems, Inc. | Methods, systems and circuits for cancelling reflections on a channel |
JP5772398B2 (ja) * | 2011-08-30 | 2015-09-02 | 富士通株式会社 | 電子部品及び反射波キャンセル方法 |
JP5971113B2 (ja) * | 2012-12-26 | 2016-08-17 | 富士通株式会社 | 差動信号スキュー調整方法および送信回路 |
JP6262306B1 (ja) * | 2016-08-31 | 2018-01-17 | アンリツ株式会社 | 判定帰還型等化器及び判定帰還型等化方法と誤り率測定装置及び誤り率測定方法 |
WO2018051622A1 (ja) * | 2016-09-15 | 2018-03-22 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、およびシステム |
US10439661B1 (en) * | 2017-02-19 | 2019-10-08 | Payam Heydari | Low-power high-speed signaling scheme over transmission line with unmatched terminations |
US11855056B1 (en) | 2019-03-15 | 2023-12-26 | Eliyan Corporation | Low cost solution for 2.5D and 3D packaging using USR chiplets |
US11855043B1 (en) | 2021-05-06 | 2023-12-26 | Eliyan Corporation | Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates |
US11842986B1 (en) | 2021-11-25 | 2023-12-12 | Eliyan Corporation | Multi-chip module (MCM) with interface adapter circuitry |
US11841815B1 (en) | 2021-12-31 | 2023-12-12 | Eliyan Corporation | Chiplet gearbox for low-cost multi-chip module applications |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07264004A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 信号処理装置 |
JP2001345678A (ja) * | 2000-06-02 | 2001-12-14 | Rohm Co Ltd | Firフィルタ |
JP2003524337A (ja) * | 2000-02-21 | 2003-08-12 | テラブス オーワイ | デジタル通信経路上において適応型チャネル等化のトレーニング段階を実施するための方法および装置 |
JP2004363861A (ja) * | 2003-06-04 | 2004-12-24 | Renesas Technology Corp | 信号伝送システム及びそれに用いる集積回路 |
WO2005060193A2 (en) * | 2003-12-17 | 2005-06-30 | Rambus Inc. | High speed signaling system with adaptive transmit pre-emphasis, reflection cancellation and offset cancellation |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3638134A (en) * | 1969-11-26 | 1972-01-25 | Bell Telephone Labor Inc | Reflectionless amplifier |
US5469114A (en) * | 1994-10-03 | 1995-11-21 | Advanced Milliwave Laboratories, Inc. | Loss less RF feedback for power amplifier linearization |
JP3822932B2 (ja) * | 1996-04-11 | 2006-09-20 | 株式会社日立コミュニケーションテクノロジー | 光増幅器及び方法並びに光増幅器を有する光伝送システム |
JP3309271B2 (ja) * | 1996-07-09 | 2002-07-29 | 京セラ株式会社 | 携帯端末 |
US6121840A (en) * | 1996-12-24 | 2000-09-19 | Murata Manufacturing Co., Ltd. | High-frequency amplifier |
KR100280968B1 (ko) * | 1997-12-10 | 2001-02-01 | 윤종용 | 동기화된에탈론필터를이용한광섬유증폭기 |
JP3175823B2 (ja) * | 1998-04-24 | 2001-06-11 | 日本電気株式会社 | 高周波増幅装置 |
WO2001065682A2 (de) * | 2000-03-03 | 2001-09-07 | Siemens Aktiengesellschaft | Verfahren und sendeschaltung zur erzeugung eines sendesignals |
JP3865043B2 (ja) * | 2001-04-06 | 2007-01-10 | 日本電気株式会社 | 反射損失抑圧回路 |
US6747791B1 (en) * | 2002-12-03 | 2004-06-08 | Bayspec, Inc. | Optical amplifier with a spectral gain monitor using a volume phase grating |
JP2005210316A (ja) * | 2004-01-21 | 2005-08-04 | Matsushita Electric Ind Co Ltd | 反射電力抑制回路 |
US7400200B2 (en) * | 2006-03-17 | 2008-07-15 | Avago Technologies Wireless Ip Pte Ltd | Linear variable gain traveling wave amplifier |
-
2006
- 2006-08-31 WO PCT/JP2006/317261 patent/WO2008026289A1/ja active Application Filing
- 2006-08-31 JP JP2008531943A patent/JP4814943B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-25 US US12/392,140 patent/US7880543B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07264004A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 信号処理装置 |
JP2003524337A (ja) * | 2000-02-21 | 2003-08-12 | テラブス オーワイ | デジタル通信経路上において適応型チャネル等化のトレーニング段階を実施するための方法および装置 |
JP2001345678A (ja) * | 2000-06-02 | 2001-12-14 | Rohm Co Ltd | Firフィルタ |
JP2004363861A (ja) * | 2003-06-04 | 2004-12-24 | Renesas Technology Corp | 信号伝送システム及びそれに用いる集積回路 |
WO2005060193A2 (en) * | 2003-12-17 | 2005-06-30 | Rambus Inc. | High speed signaling system with adaptive transmit pre-emphasis, reflection cancellation and offset cancellation |
Also Published As
Publication number | Publication date |
---|---|
JPWO2008026289A1 (ja) | 2010-01-14 |
US7880543B2 (en) | 2011-02-01 |
US20090225900A1 (en) | 2009-09-10 |
WO2008026289A1 (fr) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4814943B2 (ja) | データ送信回路、および送信方法 | |
CN110505027B (zh) | 眼睛张开度测量电路、接收器及测量眼睛张开度的方法 | |
JP4956840B2 (ja) | 判定帰還等化装置及び方法 | |
TWI467972B (zh) | 具有縮減面積與低功耗的決策反饋等化器電路與方法 | |
US9143367B2 (en) | Clock and data recovery architecture with adaptive digital phase skew | |
US7590077B2 (en) | Canceller device and data transmission system | |
US20080219390A1 (en) | Receiver Circuit | |
TWI741027B (zh) | 半導體裝置 | |
US20080192640A1 (en) | Loopback Circuit | |
US20080212607A1 (en) | Data Transfer Circuit | |
US8270462B2 (en) | Adaptive equalizer circuit | |
US20080195363A1 (en) | Analogue Signal Modelling Routine for a Hardware Description Language | |
US11171815B2 (en) | Digital equalizer with overlappable filter taps | |
US8160179B2 (en) | Cross-over compensation by selective inversion | |
US11570024B2 (en) | Equalizer with perturbation effect based adaptation | |
US7542506B2 (en) | Data receiver and equalizer adapter | |
EP2122475B1 (en) | Data transfer circuit | |
US20080191774A1 (en) | Clock Circuit | |
EP2119007A1 (en) | Digital filter | |
EP2237472A1 (en) | Receiver with an isolated pulse detector | |
US20080212718A1 (en) | Multi-Rate Tracking Circuit | |
WO2017037836A1 (ja) | 信号伝送装置および信号伝送システム | |
JP5565069B2 (ja) | 適応等化回路及び受信回路 | |
US8351496B2 (en) | Apparatus for filtering signals | |
US7154972B2 (en) | Receiver-side adaptive equalization in source-synchronous chip-to-chip communication systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110826 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |