JP4814133B2 - High frequency amplifier - Google Patents

High frequency amplifier Download PDF

Info

Publication number
JP4814133B2
JP4814133B2 JP2007074719A JP2007074719A JP4814133B2 JP 4814133 B2 JP4814133 B2 JP 4814133B2 JP 2007074719 A JP2007074719 A JP 2007074719A JP 2007074719 A JP2007074719 A JP 2007074719A JP 4814133 B2 JP4814133 B2 JP 4814133B2
Authority
JP
Japan
Prior art keywords
fet
current
current mirror
frequency amplifier
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007074719A
Other languages
Japanese (ja)
Other versions
JP2008236515A (en
Inventor
真太郎 新庄
博民 上田
憲治 末松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007074719A priority Critical patent/JP4814133B2/en
Publication of JP2008236515A publication Critical patent/JP2008236515A/en
Application granted granted Critical
Publication of JP4814133B2 publication Critical patent/JP4814133B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、衛星通信、地上波マイクロ波通信、移動体通信等に使用する高周波増幅器に関するものである。   The present invention relates to a high-frequency amplifier used for satellite communication, terrestrial microwave communication, mobile communication, and the like.

一般に高周波増幅器においては、高出力、高効率を得るために定電圧バイアス回路が用いられる。定電圧を印加した場合には、高入力電力時においても増幅素子の入力電圧が降下することがないので、バイアス級は変化せず大きな飽和電力と高効率を得ることができる。しかし、定電圧バイアス回路を用いた高周波増幅器以上の飽和特性を得るためには、高入力電力時に入力電圧を増加させることが必要となる。   In general, in a high frequency amplifier, a constant voltage bias circuit is used to obtain high output and high efficiency. When a constant voltage is applied, the input voltage of the amplifying element does not drop even at high input power, so that a large saturation power and high efficiency can be obtained without changing the bias class. However, in order to obtain a saturation characteristic higher than that of a high-frequency amplifier using a constant voltage bias circuit, it is necessary to increase the input voltage at high input power.

入力電力が増加した場合に自動的にベース電流を補償する機能を有するベースバイアス回路においては、高周波入力端子から入力された高周波信号は高周波増幅器に入力し増幅された後、高周波出力端子から出力される。
ベースバイアス回路の電源供給端子より電圧ＶＰＣが印加された場合のカレントミラー回路の基準電流Ｉｒｅｆは、ＰＮＰバイポーラトランジスタのコレクタ−エミッタ間電圧をＶＣＥ＿ｐｎｐとすると式（１）で与えられる。この基準電流に対して高周波増幅器のコレクタ電流ＩＣＥは式（２）で表される。但し、Ｎは高周波増幅器のサイズ、βは高周波増幅器の電流増幅率である。その際、ベースバイアス電圧Ｖｂとベース電流Ｉｂｅはそれぞれ式（３）、式（４）で表される。但し、Ｒｒｅｆはカレントミラー回路の基準抵抗である。
このようにして、ベースバイアス回路の出力としてベースバイアス電圧Ｖｂとベース電流Ｉｂｅを供給する。 In a base bias circuit that automatically compensates for base current when input power increases, a high-frequency signal input from a high-frequency input terminal is input to a high-frequency amplifier, amplified, and then output from a high-frequency output terminal. The
The reference current I ref of the current mirror circuit when the voltage V PC is applied from the power supply terminal of the base bias circuit is given by Expression (1), where the collector-emitter voltage of the PNP bipolar transistor is V CE_pnp . With respect to this reference current, the collector current I CE of the high-frequency amplifier is expressed by equation (2). Where N is the size of the high frequency amplifier, and β is the current amplification factor of the high frequency amplifier. At that time, the base bias voltage V b and the base current I be are expressed by Expression (3) and Expression (4), respectively. Rref is a reference resistance of the current mirror circuit.
In this way, the base bias voltage V b and the base current I be are supplied as the output of the base bias circuit.

Figure 0004814133
Figure 0004814133

入力電力が増加した場合には、高周波増幅器のベース電流が増加する。これに伴いＮＰＮバイポーラトランジスタのコレクタ電流も増加する。ＰＮＰバイポーラトランジスタはＮＰＮバイポーラトランジスタのコレクタ電流を基準電流とするカレントミラーとして動作するために、ＮＰＮバイポーラトランジスタのコレクタには基準電流のカレントミラー比倍の電流が加わる。この結果として高周波増幅器のベース電流をさらに自動的に増加させることが可能となる（例えば、特許文献１参照）。   When the input power increases, the base current of the high frequency amplifier increases. Along with this, the collector current of the NPN bipolar transistor also increases. Since the PNP bipolar transistor operates as a current mirror using the collector current of the NPN bipolar transistor as a reference current, a current having a current mirror ratio times the reference current is applied to the collector of the NPN bipolar transistor. As a result, the base current of the high-frequency amplifier can be further increased automatically (see, for example, Patent Document 1).

特開平１１-６８４７３号公報Japanese Patent Laid-Open No. 11-68473

しかし、特許文献１に記載のベースバイアス回路においては、高周波増幅器を構成する増幅素子はＮＰＮバイポーラトランジスタである。ところが、高周波増幅器を構成する増幅素子が電界効果型トランジスタ（以下、「ＦＥＴ」と略記する）である場合、ゲート端子に流れる電流は微量であるため出力電力に応じたバイアス制御を行うことは困難である。   However, in the base bias circuit described in Patent Document 1, the amplifying element constituting the high-frequency amplifier is an NPN bipolar transistor. However, when the amplifying element constituting the high frequency amplifier is a field effect transistor (hereinafter abbreviated as “FET”), it is difficult to perform bias control according to the output power because the current flowing through the gate terminal is very small. It is.

また、カレントミラー回路の基準電流Ｉｒｅｆを決定するのは基準抵抗Ｒｒｅｆである。バイアス回路の電源供給電圧ＶＰＣが低電圧である場合、ＰＮＰバイポーラトランジスタのエミッタと電源供給電圧ＶＰＣの電位差が非常に小さくなるために、基準抵抗Ｒｒｅｆの値もまた非常に小さくなり基準電流Ｉｒｅｆの調整は非常に困難である。 The reference resistance R ref determines the reference current I ref of the current mirror circuit. When the power supply voltage V PC of the bias circuit is low, the potential difference between the emitter of the PNP bipolar transistor and the power supply voltage V PC becomes very small, so that the value of the reference resistor R ref also becomes very small and the reference current Adjustment of I ref is very difficult.

この発明の目的は、飽和出力電力および効率が高い高周波増幅器を提供することである。   An object of the present invention is to provide a high-frequency amplifier with high saturation output power and high efficiency.

この発明に係る高周波増幅器は、電界効果型トランジスタからなる増幅素子および上記電界効果型トランジスタに定電圧を供給するカレントミラー形バイアス回路を有する高周波増幅器において、上記増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、上記入力電力検波素子のドレイン電流を基準電流とするカレントミラー回路と、を有し、上記カレントミラー回路の出力電流を上記カレントミラー形バイアス回路の基準電流とする。   A high-frequency amplifier according to the present invention is a high-frequency amplifier having an amplifying element composed of a field-effect transistor and a current mirror type bias circuit for supplying a constant voltage to the field-effect transistor, and connected in parallel to the amplifying element. An input power detection element composed of a transistor, and a current mirror circuit having a drain current of the input power detection element as a reference current, and an output current of the current mirror circuit as a reference current of the current mirror type bias circuit .

この発明に係る高周波増幅器は、電界効果型トランジスタからなる増幅素子および上記電界効果型トランジスタに定電圧を供給する電界効果型トランジスタからなるカレントミラー形バイアス回路を有する高周波増幅器において、上記増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、上記入力電力検波素子のドレイン電流を基準電流とする電界効果型トランジスタからなるカレントミラー回路と、を有し、上記カレントミラー回路の出力電流を上記カレントミラー形バイアス回路の基準電流とする。
The high-frequency amplifier according to the present invention is a high-frequency amplifier having an amplifying element composed of a field-effect transistor and a current mirror type bias circuit composed of a field-effect transistor that supplies a constant voltage to the field-effect transistor , in parallel with the amplifying element. And an output power current of the current mirror circuit, and a current mirror circuit including a field effect transistor having a drain current of the input power detection element as a reference current. Is a reference current of the current mirror type bias circuit.

実施の形態１．
図１は、この発明に係る実施の形態１による高周波増幅器の回路図である。
この発明に係る実施の形態１による高周波増幅器は、高周波入力端子１、直列電流阻止容量２、４、高周波増幅素子としての第１のＦＥＴ３、高周波出力端子５、第１のＦＥＴ３と並列接続される入力電力検波素子としての第２のＦＥＴ１２、第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７、ｐ型カレントミラー回路８を構成する第４のＦＥＴ９および第５のＦＥＴ１０、直流電源１１を有する。
ｐ型カレントミラー回路８は、第２のＦＥＴ１２のドレイン電流を基準電流とする。
ｐ型カレントミラー回路８および第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７により、第１のＦＥＴ３および第２のＦＥＴ１２のバイアス回路６を構成する。 Embodiment 1 FIG.
1 is a circuit diagram of a high-frequency amplifier according to Embodiment 1 of the present invention.
The high frequency amplifier according to the first embodiment of the present invention is connected in parallel with a high frequency input terminal 1, series current blocking capacitors 2, 4, a first FET 3 as a high frequency amplifying element, a high frequency output terminal 5, and a first FET 3. It has a second FET 12 as an input power detection element, a first FET 3 and a third FET 7 constituting a current mirror, a fourth FET 9 and a fifth FET 10 constituting a p-type current mirror circuit 8, and a DC power source 11. .
The p-type current mirror circuit 8 uses the drain current of the second FET 12 as a reference current.
The p-type current mirror circuit 8 and the first FET 3 and the third FET 7 constituting the current mirror constitute a bias circuit 6 for the first FET 3 and the second FET 12.

次に、この発明に係る実施の形態１による高周波増幅器の動作について説明する。
この発明に係る実施の形態１による高周波増幅器において、高周波入力端子１から入力された高周波信号は第１のＦＥＴ３に入力され増幅された後、高周波出力端子５から出力される。第１のＦＥＴ３および第２のＦＥＴ１２のゲート電圧は、バイアス回路６から供給され、ドレイン電圧は直流電源１１から供給される。バイアス回路６の基準電流は、ｐ型カレントミラー回路８の出力電流である。 Next, the operation of the high frequency amplifier according to Embodiment 1 of the present invention will be described.
In the high frequency amplifier according to the first embodiment of the present invention, the high frequency signal input from the high frequency input terminal 1 is input to the first FET 3 and amplified, and then output from the high frequency output terminal 5. The gate voltages of the first FET 3 and the second FET 12 are supplied from the bias circuit 6, and the drain voltage is supplied from the DC power supply 11. The reference current of the bias circuit 6 is the output current of the p-type current mirror circuit 8.

第１のＦＥＴ３が大信号で動作するとき、第２のＦＥＴ１２も大信号で動作する。第２のＦＥＴ１２のドレイン電流は、ｐ型カレントミラー回路８の基準電流であるため、大信号で動作してドレイン電流が増加すると、ｐ型カレントミラー回路８の出力電流も増加する。故に、バイアス回路６から出力される電圧は増加し、それにともない第１のＦＥＴ３のドレイン電流は増加するので、出力電力を増加させることできる。
なお、効率を劣化させることなく動作させるために、第２のＦＥＴ１２は第１のＦＥＴ３と比べて十分小さくすることが望ましい。 When the first FET 3 operates with a large signal, the second FET 12 also operates with a large signal. Since the drain current of the second FET 12 is the reference current of the p-type current mirror circuit 8, when the drain current increases due to operation with a large signal, the output current of the p-type current mirror circuit 8 also increases. Therefore, since the voltage output from the bias circuit 6 increases and the drain current of the first FET 3 increases accordingly, the output power can be increased.
Note that the second FET 12 is desirably sufficiently smaller than the first FET 3 in order to operate without degrading efficiency.

この発明に係る実施の形態１による高周波増幅器は、高周波入力信号が増加し、それにともないドレイン電流が増加する大信号で動作するときに、バイアス回路６から供給される電圧は増加し、それにともないドレイン電流は増加するので、高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができる。   When the high-frequency amplifier according to the first embodiment of the present invention operates with a large signal in which the high-frequency input signal increases and the drain current increases with the increase, the voltage supplied from the bias circuit 6 increases and the drain increases accordingly. As the current increases, the bias class of the high frequency amplifier approaches class A, and the saturation output power and efficiency can be increased.

また、バイアス回路６を構成するｐ型カレントミラー回路８のミラー比を変化させることにより、バイアス回路６から供給される電圧を制御することができる。   Further, the voltage supplied from the bias circuit 6 can be controlled by changing the mirror ratio of the p-type current mirror circuit 8 constituting the bias circuit 6.

実施の形態２．
図２は、この発明に係る実施の形態２による高周波増幅器の回路図である。
この発明に係る実施の形態２による高周波増幅器は、高周波入力端子１、直列電流阻止容量２、４、高周波増幅素子としての第１のＦＥＴ３、高周波出力端子５、第１のＦＥＴ３と並列接続される入力電力検波素子としての第２のＦＥＴ１２、第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７、ｐ型カレントミラー回路８を構成する第４のＦＥＴ９および第５のＦＥＴ１０、直流電源１１、第３のＦＥＴ７にドレイン電流を供給する電流源２２を有する。 Embodiment 2. FIG.
FIG. 2 is a circuit diagram of a high-frequency amplifier according to Embodiment 2 of the present invention.
The high frequency amplifier according to the second embodiment of the present invention is connected in parallel with a high frequency input terminal 1, series current blocking capacitors 2, 4, a first FET 3 as a high frequency amplification element, a high frequency output terminal 5, and a first FET 3. The second FET 12 as the input power detection element, the first FET 3 and the third FET 7 constituting the current mirror, the fourth FET 9 and the fifth FET 10 constituting the p-type current mirror circuit 8, the DC power source 11, the second 3 has a current source 22 for supplying a drain current to the FET 7.

ｐ型カレントミラー回路８は、第２のＦＥＴ１２のドレイン電流を基準電流とする。
ｐ型カレントミラー回路８、第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７および電流源２２により、第１のＦＥＴ３および第２のＦＥＴ１２のバイアス回路２１を構成する。 The p-type current mirror circuit 8 uses the drain current of the second FET 12 as a reference current.
A bias circuit 21 for the first FET 3 and the second FET 12 is constituted by the p-type current mirror circuit 8, the first FET 3 and the third FET 7 and the current source 22 which constitute the current mirror.

次に、この発明に係る実施の形態２による高周波増幅器の動作について説明する。
この発明に係る実施の形態２による高周波増幅器においては、高周波入力端子１から入力された高周波信号は第１のＦＥＴ３に入力され増幅された後、高周波出力端子５から出力される。第１のＦＥＴ３および第２のＦＥＴ１２のゲート電圧は、バイアス回路２１から供給され、ドレイン電圧は直流電源１１から供給される。バイアス回路２１の基準電流は、ｐ型カレントミラー回路８の出力電流と電流源２２から供給される。 Next, the operation of the high frequency amplifier according to Embodiment 2 of the present invention will be described.
In the high frequency amplifier according to Embodiment 2 of the present invention, the high frequency signal input from the high frequency input terminal 1 is input to the first FET 3 and amplified, and then output from the high frequency output terminal 5. The gate voltages of the first FET 3 and the second FET 12 are supplied from the bias circuit 21, and the drain voltage is supplied from the DC power supply 11. The reference current of the bias circuit 21 is supplied from the output current of the p-type current mirror circuit 8 and the current source 22.

第１のＦＥＴ３が大信号で動作するとき、上述の実施の形態１による高周波増幅器について説明したと同様に、バイアス回路２１から出力する電圧は増加し、それにともない第１のＦＥＴ３のドレイン電流が増加するので出力電力を増加させることができる。   When the first FET 3 operates with a large signal, the voltage output from the bias circuit 21 increases and the drain current of the first FET 3 increases accordingly, as described for the high-frequency amplifier according to the first embodiment. As a result, the output power can be increased.

なお、効率を劣化させることなく動作させるために、第２のＦＥＴ１２は第１のＦＥＴ３と比べて十分小さくすることが望ましい。   Note that the second FET 12 is desirably sufficiently smaller than the first FET 3 in order to operate without degrading efficiency.

この発明に係る実施の形態２による高周波増幅器は、高周波入力信号が増加しドレイン電流が増加する大信号で動作するときに、バイアス回路２１から供給される電圧は増加するので、高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができる。   When the high frequency amplifier according to the second embodiment of the present invention operates with a large signal in which the high frequency input signal increases and the drain current increases, the voltage supplied from the bias circuit 21 increases. Approaches Class A and can increase saturation output power and efficiency.

また、バイアス回路２１を構成するｐ型カレントミラー回路８のミラー比を変化させることにより、バイアス回路２１から供給される電圧を制御することができる。   Further, the voltage supplied from the bias circuit 21 can be controlled by changing the mirror ratio of the p-type current mirror circuit 8 constituting the bias circuit 21.

また、バイアス回路２１の基準電流はｐ型カレントミラー回路８の出力電流と電流源２２から供給されるため、第１のＦＥＴ３の初期バイアス条件の設定が容易である。   In addition, since the reference current of the bias circuit 21 is supplied from the output current of the p-type current mirror circuit 8 and the current source 22, the initial bias condition of the first FET 3 can be easily set.

また、直流電源１１が低電圧である場合にもバイアス回路２１を構成する第３のＦＥＴ７、第４のＦＥＴ９、第５のＦＥＴ１０を動作させることができる。   Further, even when the DC power supply 11 is at a low voltage, the third FET 7, the fourth FET 9, and the fifth FET 10 constituting the bias circuit 21 can be operated.

なお、電流源２２は、抵抗と直流電源から構成しても良いし、定電流バイアス回路を用いても良い。   The current source 22 may be composed of a resistor and a DC power source, or a constant current bias circuit may be used.

実施の形態３．
図３は、この発明に係る実施の形態３による高周波増幅器の回路図である。
この発明に係る実施の形態３による高周波増幅器は、多段に接続された複数の増幅器から構成されている。図３には、この発明に係る実施の形態３による高周波増幅器の最前段の増幅器と最終段の増幅器とを図示している。 Embodiment 3 FIG.
FIG. 3 is a circuit diagram of a high frequency amplifier according to Embodiment 3 of the present invention.
The high-frequency amplifier according to the third embodiment of the present invention is composed of a plurality of amplifiers connected in multiple stages. FIG. 3 shows the foremost stage amplifier and the last stage amplifier of the high frequency amplifier according to Embodiment 3 of the present invention.

最前段の増幅器は、高周波入力端子６１、直列電流阻止容量６２、高周波増幅素子としての第１のＦＥＴ６３、第１のＦＥＴ６３とカレントミラーを構成する第２のＦＥＴ６９、ｐ型カレントミラー回路７０を構成する第３のＦＥＴ７１および第４のＦＥＴ７２、直流電源７４、第２のＦＥＴ６９にドレイン電流を供給する電流源７３を有する。   The front-stage amplifier includes a high-frequency input terminal 61, a series current blocking capacitor 62, a first FET 63 as a high-frequency amplifier, a second FET 69 that forms a current mirror with the first FET 63, and a p-type current mirror circuit 70. And a current source 73 for supplying a drain current to the third FET 71 and the fourth FET 72, a DC power source 74, and a second FET 69.

最終段の増幅器は、直列電流阻止容量６４、６６、高周波増幅素子としての第５のＦＥＴ６５、高周波出力端子６７、第５のＦＥＴ６５と並列接続され入力電力検波素子としての第６のＦＥＴ８２、第５のＦＥＴ６５とカレントミラーを構成する第７のＦＥＴ７６、ｐ型カレントミラー回路７７を構成する第８のＦＥＴ７８および第９のＦＥＴ７９、直流電源８１、第７のＦＥＴ７６にドレイン電流を供給する電流源８０を有する。   The amplifier in the final stage includes series current blocking capacitors 64 and 66, a fifth FET 65 as a high frequency amplifying element, a high frequency output terminal 67, a sixth FET 82 as an input power detection element connected in parallel with the fifth FET 65, and a fifth FET 65. A FET 65 and a seventh FET 76 constituting a current mirror, an eighth FET 78 and a ninth FET 79 constituting a p-type current mirror circuit 77, a DC power supply 81, and a current source 80 for supplying a drain current to the seventh FET 76. Have.

ｐ型カレントミラー回路７０およびｐ型カレントミラー回路７７は、第６のＦＥＴ８２のドレイン電流を基準電流とする。
ｐ型カレントミラー回路７０、第１のＦＥＴ６３とカレントミラーを構成する第２のＦＥＴ６９および電流源７３により、第１のＦＥＴ６３のバイアス回路６８を構成する。
ｐ型カレントミラー回路７７、第５のＦＥＴ６５とカレントミラーを構成する第７のＦＥＴ７６および電流源８０により、第５のＦＥＴ６５および第６のＦＥＴ８２のバイアス回路７５を構成する。 The p-type current mirror circuit 70 and the p-type current mirror circuit 77 use the drain current of the sixth FET 82 as a reference current.
The p-type current mirror circuit 70, the first FET 63, the second FET 69 constituting the current mirror, and the current source 73 constitute a bias circuit 68 for the first FET 63.
The bias circuit 75 of the fifth FET 65 and the sixth FET 82 is configured by the p-type current mirror circuit 77, the fifth FET 65, the seventh FET 76 and the current source 80 that form a current mirror.

次に、この発明に係る実施の形態３による高周波増幅器の動作について説明する。
この発明に係る実施の形態３による高周波増幅器において、高周波入力端子６１から入力された高周波信号は第１のＦＥＴ６３に入力され増幅された後、第５のＦＥＴ６５に入力され増幅され、高周波出力端子６７から出力される。第５のＦＥＴ６５および第６のＦＥＴ８２のゲート電圧は、バイアス回路７５から供給され、ドレイン電圧は直流電源８１から供給される。第１のＦＥＴ６３のゲート電圧は、バイアス回路６８から供給され、ドレイン電圧は直流電源７４から供給される。バイアス回路６８の基準電流は、ｐ型カレントミラー回路７０の出力電流と電流源７３から供給される。バイアス回路７５の基準電流は、ｐ型カレントミラー回路７７の出力電流と電流源８０から供給される。 Next, the operation of the high frequency amplifier according to Embodiment 3 of the present invention will be described.
In the high frequency amplifier according to the third embodiment of the present invention, the high frequency signal input from the high frequency input terminal 61 is input to the first FET 63 and amplified, then input to the fifth FET 65 and amplified, and the high frequency output terminal 67. Is output from. The gate voltages of the fifth FET 65 and the sixth FET 82 are supplied from the bias circuit 75, and the drain voltage is supplied from the DC power supply 81. The gate voltage of the first FET 63 is supplied from the bias circuit 68, and the drain voltage is supplied from the DC power supply 74. The reference current of the bias circuit 68 is supplied from the output current of the p-type current mirror circuit 70 and the current source 73. The reference current of the bias circuit 75 is supplied from the output current of the p-type current mirror circuit 77 and the current source 80.

第５のＦＥＴ６５が大信号で動作するとき、上述の実施の形態１による高周波増幅器について説明したと同様に、バイアス回路７５から出力される電圧は増加し、それにともない第５のＦＥＴ６５のドレイン電流が増加するので、出力電力を増加させることができる。   When the fifth FET 65 operates with a large signal, the voltage output from the bias circuit 75 increases and the drain current of the fifth FET 65 increases accordingly, as described for the high-frequency amplifier according to the first embodiment. Since it increases, the output power can be increased.

また、最前段の増幅器のｐ型カレントミラー回路７０の基準電流も第６のＦＥＴ８２のドレイン電流であるため、第１のＦＥＴ６３の動作状態によらず、バイアス回路６８から出力する電圧は増加し、それにともない第１のＦＥＴ６３のドレイン電流は増加するので、出力電力を増加させることができる。   In addition, since the reference current of the p-type current mirror circuit 70 of the amplifier at the foremost stage is also the drain current of the sixth FET 82, the voltage output from the bias circuit 68 increases regardless of the operating state of the first FET 63. Accordingly, the drain current of the first FET 63 increases, so that the output power can be increased.

なお、効率を劣化させることなく動作させるために、第６のＦＥＴ８２は第５のＦＥＴ６５と比べて十分小さくすることが望ましい。   Note that the sixth FET 82 is desirably sufficiently smaller than the fifth FET 65 in order to operate without degrading the efficiency.

この発明に係る実施の形態３による高周波増幅器は、少なくとも最終段の増幅器が大信号で動作していれば、各段のバイアス回路から供給される電圧は増加するため、各段の高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができる。   In the high-frequency amplifier according to the third embodiment of the present invention, the voltage supplied from the bias circuit at each stage increases as long as at least the final-stage amplifier operates with a large signal. The class can approach class A and can increase saturation output power and efficiency.

また、バイアス回路を構成するｐ型カレントミラー回路のミラー比を段毎に変化させることにより、バイアス回路から供給される電圧をそれぞれ制御することができる。
なお、電流源８０を省略してもよい。また、電流源８０を設けた場合、抵抗と直流電源から構成しても良いし、定電流バイアス回路を用いても良い。 In addition, the voltage supplied from the bias circuit can be controlled by changing the mirror ratio of the p-type current mirror circuit constituting the bias circuit for each stage.
Note that the current source 80 may be omitted. When the current source 80 is provided, the current source 80 may be composed of a resistor and a DC power source, or a constant current bias circuit may be used.

また、最終段の増幅器の入力電力検波素子としての第６のＦＥＴ８２のドレイン電流を基準電流とするｐ型カレントミラー回路７７は、最終段の増幅器を含む任意の段の増幅器のバイアス回路に設けても良い。   The p-type current mirror circuit 77 using the drain current of the sixth FET 82 as the input power detection element of the final-stage amplifier as a reference current is provided in the bias circuit of an arbitrary-stage amplifier including the final-stage amplifier. Also good.

実施の形態４．
図４は、この発明に係る実施の形態４による高周波増幅器の回路図である。
この発明に係る実施の形態４による高周波増幅器は、高周波入力端子１、直列電流阻止容量２、４、１段カスコード接続された２つの高周波増幅素子としての第１のＦＥＴ３および第６のＦＥＴ３１、高周波出力端子５、第１のＦＥＴ３と並列接続される入力電力検波素子としての第２のＦＥＴ１２、第１のＦＥＴ３および第６のＦＥＴ３１とそれぞれカレントミラーを構成する第３のＦＥＴ７および第７のＦＥＴ３２、ｐ型カレントミラー回路８を構成する第４のＦＥＴ９および第５のＦＥＴ１０、直流電源１１を有する。 Embodiment 4 FIG.
FIG. 4 is a circuit diagram of a high frequency amplifier according to Embodiment 4 of the present invention.
The high-frequency amplifier according to the fourth embodiment of the present invention includes a high-frequency input terminal 1, a series current blocking capacitor 2, 4, a first FET 3 and a sixth FET 31 as two high-frequency amplifying elements connected in a one-stage cascode, A third FET 7 and a seventh FET 32 constituting a current mirror with the output terminal 5, the second FET 12 as an input power detection element connected in parallel with the first FET 3, and the first FET 3 and the sixth FET 31, respectively; The p-type current mirror circuit 8 includes a fourth FET 9 and a fifth FET 10 and a DC power supply 11.

ｐ型カレントミラー回路８は、第２のＦＥＴ１２のドレイン電流を基準電流とする。
ｐ型カレントミラー回路８、第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７および第６のＦＥＴ３１とカレントミラーを構成する第７のＦＥＴ３２により、第１のＦＥＴ３および第６のＦＥＴ３１のバイアス回路３３が構成される。 The p-type current mirror circuit 8 uses the drain current of the second FET 12 as a reference current.
A bias circuit for the first FET 3 and the sixth FET 31 by the p-type current mirror circuit 8, the third FET 7 and the sixth FET 31 constituting the current mirror with the first FET 3, and the seventh FET 32 constituting the current mirror. 33 is configured.

次に、この発明に係る実施の形態４による高周波増幅器の動作について説明する。
この発明に係る実施の形態４による高周波増幅器において、高周波入力端子１から入力された高周波信号は、カスコード接続された第１のＦＥＴ３および第６のＦＥＴ３１に入力され増幅された後、高周波出力端子５から出力される。第１のＦＥＴ３、第２のＦＥＴ１２および第６のＦＥＴ３１のゲート電圧はバイアス回路３３から供給され、ドレイン電圧は直流電源１１から供給される。バイアス回路３３の基準電流は、ｐ型カレントミラー回路８の出力電流から供給される。 Next, the operation of the high frequency amplifier according to Embodiment 4 of the present invention will be described.
In the high-frequency amplifier according to the fourth embodiment of the present invention, the high-frequency signal input from the high-frequency input terminal 1 is input to the first and third FETs 3 and 31 that are cascode-connected and amplified, and is then amplified. Is output from. The gate voltages of the first FET 3, the second FET 12, and the sixth FET 31 are supplied from the bias circuit 33, and the drain voltage is supplied from the DC power supply 11. The reference current of the bias circuit 33 is supplied from the output current of the p-type current mirror circuit 8.

第１のＦＥＴ３が大信号で動作するとき、上述の実施の形態１による高周波増幅器について説明したと同様に、バイアス回路３３から出力する電圧は増加し、それにともない第１のＦＥＴ３のドレイン電流は増加するので、出力電力を増加させることができる。   When the first FET 3 operates with a large signal, the voltage output from the bias circuit 33 increases and the drain current of the first FET 3 increases accordingly, as described for the high-frequency amplifier according to the first embodiment. As a result, the output power can be increased.

なお、効率を劣化させることなく動作させるために、第２のＦＥＴ１２は第１のＦＥＴ３と比べて十分小さくすることが望ましい。   Note that the second FET 12 is desirably sufficiently smaller than the first FET 3 in order to operate without degrading efficiency.

このように、この発明に係る実施の形態４による高周波増幅器においては、高周波入力信号が増加しドレイン電流が増加する大信号により動作するときに、バイアス回路３３から供給する電圧は増加し、それにともないカスコード接続された高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができる。   As described above, in the high frequency amplifier according to the fourth embodiment of the present invention, when operating with a large signal in which the high frequency input signal is increased and the drain current is increased, the voltage supplied from the bias circuit 33 is increased. The bias class of the cascode-connected high-frequency amplifier approaches the class A, and the saturation output power and efficiency can be increased.

また、バイアス回路３３を構成するｐ型カレントミラー回路８のミラー比を変化させることにより、バイアス回路３３から供給される電圧を制御することができる。   Further, the voltage supplied from the bias circuit 33 can be controlled by changing the mirror ratio of the p-type current mirror circuit 8 constituting the bias circuit 33.

実施の形態５．
図５は、この発明に係る実施の形態５による高周波増幅器の回路図である。
この発明に係る実施の形態５による高周波増幅器は、高周波入力端子１、直列電流阻止容量２、４、２段カスコード接続された３つの高周波増幅素子としての第１のＦＥＴ３、第６のＦＥＴ３１および第８のＦＥＴ５１、高周波出力端子５、第１のＦＥＴ３と並列接続される入力電力検波素子としての第２のＦＥＴ１２、第１のＦＥＴ３および第６のＦＥＴ３１とそれぞれカレントミラーを構成する第３のＦＥＴ７および第７のＦＥＴ３２、ｐ型カレントミラー回路８を構成する第４のＦＥＴ９および第５のＦＥＴ１０、直流電源１１、第８のＦＥＴ５１のバイアス回路５２を有する。 Embodiment 5 FIG.
5 is a circuit diagram of a high frequency amplifier according to Embodiment 5 of the present invention.
The high frequency amplifier according to the fifth embodiment of the present invention includes a high frequency input terminal 1, a series current blocking capacitor 2, 4, a first FET 3, a sixth FET 31 and a third FET as three high frequency amplifying elements connected in a two-stage cascode. 8 FET 51, high-frequency output terminal 5, second FET 12 as the input power detection element connected in parallel with the first FET 3, the first FET 3 and the sixth FET 31, respectively, a third FET 7 constituting a current mirror, and The bias circuit 52 includes a seventh FET 32, a fourth FET 9 and a fifth FET 10 constituting the p-type current mirror circuit 8, a DC power supply 11, and an eighth FET 51.

ｐ型カレントミラー回路８は、第２のＦＥＴ１２のドレイン電流を基準電流とする。
ｐ型カレントミラー回路８、第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７および第６のＦＥＴ３１とカレントミラーを構成する第７のＦＥＴ３２により、第１のＦＥＴ３、第２のＦＥＴ１２および第６のＦＥＴ３１のバイアス回路５３が構成される。 The p-type current mirror circuit 8 uses the drain current of the second FET 12 as a reference current.
The p-type current mirror circuit 8, the third FET 7 and the sixth FET 31 constituting the current mirror with the first FET 3, and the seventh FET 32 constituting the current mirror constitute the first FET 3, the second FET 12 and the sixth FET 31. The bias circuit 53 of the FET 31 is configured.

次に、この発明に係る実施の形態５による高周波増幅器の動作について説明する。
この発明に係る実施の形態５による高周波増幅器において、高周波入力端子１から入力された高周波信号はカスコード接続された第８のＦＥＴ５１、第１のＦＥＴ３および第６のＦＥＴ３１に入力され増幅された後、高周波出力端子５から出力される。第１のＦＥＴ３、第２のＦＥＴ１２および第６のＦＥＴ３１のゲート電圧は、バイアス回路５３から供給され、ドレイン電圧は直流電源１１から供給される。バイアス回路５３の基準電流は、ｐ型カレントミラー回路８の出力電流から供給される。 Next, the operation of the high frequency amplifier according to Embodiment 5 of the present invention will be described.
In the high frequency amplifier according to the fifth embodiment of the present invention, the high frequency signal input from the high frequency input terminal 1 is input to the cascode-connected eighth FET 51, first FET 3 and sixth FET 31 and amplified, Output from the high-frequency output terminal 5. The gate voltages of the first FET 3, the second FET 12 and the sixth FET 31 are supplied from the bias circuit 53, and the drain voltage is supplied from the DC power supply 11. The reference current of the bias circuit 53 is supplied from the output current of the p-type current mirror circuit 8.

第１のＦＥＴ３が大信号で動作するとき、上述の実施の形態１による高周波増幅器について説明したと同様に、バイアス回路５３から出力される電圧は増加し、それにともない第１のＦＥＴ３、第６のＦＥＴ３１のドレイン電流は増加するので、出力電力を増加させることができる。   When the first FET 3 operates with a large signal, the voltage output from the bias circuit 53 increases in the same manner as described for the high-frequency amplifier according to the first embodiment, and accordingly, the first FET 3 and the sixth FET Since the drain current of the FET 31 increases, the output power can be increased.

なお、効率を劣化させることなく動作させるために、第２のＦＥＴ１２は第１のＦＥＴ３、第６のＦＥＴ３１および第８のＦＥＴ５１と比べて十分小さくすることが望ましい。   In order to operate without degrading the efficiency, it is desirable that the second FET 12 be sufficiently smaller than the first FET 3, the sixth FET 31, and the eighth FET 51.

このように、この発明に係る実施の形態５による高周波増幅器においては、高周波入力信号が増加しドレイン電流が増加する大信号で動作するときに、バイアス回路５３から供給される電圧は増加し、それにともない、カスコード接続された高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができる。   Thus, in the high frequency amplifier according to Embodiment 5 of the present invention, when operating with a large signal in which the high frequency input signal increases and the drain current increases, the voltage supplied from the bias circuit 53 increases, As a result, the bias class of the cascode-connected high-frequency amplifier approaches class A, and the saturation output power and efficiency can be increased.

また、バイアス回路５３を構成するｐ型カレントミラー回路８のミラー比を変化させることにより、バイアス回路５３から供給される電圧を制御することができる。   Further, the voltage supplied from the bias circuit 53 can be controlled by changing the mirror ratio of the p-type current mirror circuit 8 constituting the bias circuit 53.

この発明に係る実施の形態１による高周波増幅器の回路図である。1 is a circuit diagram of a high frequency amplifier according to Embodiment 1 of the present invention. この発明に係る実施の形態２による高周波増幅器の回路図である。It is a circuit diagram of the high frequency amplifier by Embodiment 2 which concerns on this invention. この発明に係る実施の形態３による高周波増幅器の回路図である。It is a circuit diagram of the high frequency amplifier by Embodiment 3 which concerns on this invention. この発明に係る実施の形態４による高周波増幅器の回路図である。It is a circuit diagram of the high frequency amplifier by Embodiment 4 which concerns on this invention. この発明に係る実施の形態５による高周波増幅器の回路図である。It is a circuit diagram of the high frequency amplifier by Embodiment 5 which concerns on this invention.

符号の説明Explanation of symbols

１、６１ 高周波入力端子、２、４、６２、６４、６６ 直列電流阻止容量、３、７、９、１０、１２、３１、３２、６３、６５、６９、７１、７２、７６、７８、７９、８２ 電界効果型トランジスタ（ＦＥＴ）、５、６７ 高周波出力端子、６、２１、３３、６８、７５ バイアス回路、８、７０、７７ ｐ型カレントミラー回路、１１、７４、８１ 直流電源、２２、７３、８０ 電流源。   1, 61 High-frequency input terminal 2, 4, 62, 64, 66 Series current blocking capacity 3, 7, 9, 10, 12, 31, 32, 63, 65, 69, 71, 72, 76, 78, 79 , 82 Field effect transistor (FET), 5, 67 High frequency output terminal, 6, 21, 33, 68, 75 Bias circuit, 8, 70, 77 p-type current mirror circuit, 11, 74, 81 DC power supply, 22, 73, 80 Current source.

Claims (4)

電界効果型トランジスタからなる増幅素子および上記電界効果型トランジスタに定電圧を供給する電界効果型トランジスタからなるカレントミラー形バイアス回路を有する高周波増幅器において、
上記増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、 上記入力電力検波素子のドレイン電流を基準電流とする電界効果型トランジスタからなるカレントミラー回路と、
を有し、
上記カレントミラー回路の出力電流を上記カレントミラー形バイアス回路の基準電流とすることを特徴とする高周波増幅器。 In a high-frequency amplifier having an amplifying element comprising a field effect transistor and a current mirror type bias circuit comprising a field effect transistor for supplying a constant voltage to the field effect transistor ,
An input power detector composed of a field effect transistor connected in parallel with the amplifying element; a current mirror circuit composed of a field effect transistor using a drain current of the input power detector as a reference current;
Have
A high frequency amplifier characterized in that an output current of the current mirror circuit is used as a reference current of the current mirror type bias circuit. 電流源を有し、
上記カレントミラー回路の出力電流と上記電流源からの電流とを上記カレントミラー形バイアス回路の基準電流とすることを特徴とする請求項１に記載の高周波増幅器。 A current source,
2. The high frequency amplifier according to claim 1, wherein an output current of the current mirror circuit and a current from the current source are used as a reference current of the current mirror type bias circuit. 電界効果型トランジスタからなる増幅素子および上記電界効果型トランジスタに定電圧を供給する電界効果型トランジスタからなるカレントミラー形バイアス回路を有する複数の増幅器が多段に接続される高周波増幅器において、
最終段の上記増幅器の増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、
上記入力電力検波素子のドレイン電流を基準電流とする電界効果型トランジスタからなるカレントミラー回路と、
を有し、
上記カレントミラー回路の出力電流を上記最終段の増幅器を含む複数の増幅器のカレントミラー形バイアス回路の基準電流とすることを特徴とする高周波増幅器。 In a high-frequency amplifier in which a plurality of amplifiers each having a current mirror type bias circuit including an amplifying element including a field effect transistor and a field effect transistor configured to supply a constant voltage to the field effect transistor are connected in multiple stages
An input power detector composed of a field effect transistor connected in parallel with the amplifier of the amplifier in the final stage;
A current mirror circuit comprising a field effect transistor having a drain current of the input power detector as a reference current;
Have
A high-frequency amplifier characterized in that an output current of the current mirror circuit is used as a reference current of a current mirror type bias circuit of a plurality of amplifiers including the final stage amplifier. 上記増幅素子は、カスコード接続される電界効果型トランジスタであることを特徴とする請求項１乃至３のいずれか一項に記載の高周波増幅器。   4. The high-frequency amplifier according to claim 1, wherein the amplifying element is a cascode-connected field effect transistor.
JP2007074719A 2007-03-22 2007-03-22 High frequency amplifier Expired - Fee Related JP4814133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007074719A JP4814133B2 (en) 2007-03-22 2007-03-22 High frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007074719A JP4814133B2 (en) 2007-03-22 2007-03-22 High frequency amplifier

Publications (2)

Publication Number Publication Date
JP2008236515A JP2008236515A (en) 2008-10-02
JP4814133B2 true JP4814133B2 (en) 2011-11-16

Family

ID=39908723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007074719A Expired - Fee Related JP4814133B2 (en) 2007-03-22 2007-03-22 High frequency amplifier

Country Status (1)

Country Link
JP (1) JP4814133B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272872B2 (en) * 2009-04-20 2013-08-28 富士通株式会社 Amplifier circuit, input bias adjustment method, and power supply voltage adjustment method
JP2010273284A (en) * 2009-05-25 2010-12-02 Mitsubishi Electric Corp High frequency amplifier
JP5573048B2 (en) 2009-08-25 2014-08-20 富士通株式会社 Semiconductor integrated circuit
JP6366879B2 (en) * 2016-04-05 2018-08-01 三菱電機株式会社 amplifier
WO2017175296A1 (en) * 2016-04-05 2017-10-12 三菱電機株式会社 Amplifier

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3942007B2 (en) * 2001-06-29 2007-07-11 株式会社ルネサステクノロジ High frequency power amplifier circuit
JP3995943B2 (en) * 2002-01-31 2007-10-24 三菱電機株式会社 Bias circuit
JP2003273660A (en) * 2002-03-15 2003-09-26 Mitsubishi Electric Corp High frequency amplifier
JP2004015423A (en) * 2002-06-06 2004-01-15 Mitsubishi Electric Corp Circuit for generating constant current
JP2004112087A (en) * 2002-09-13 2004-04-08 Kazuo Tsubouchi Current mode signal operational circuit
JP2004193846A (en) * 2002-12-10 2004-07-08 Renesas Technology Corp High-frequency power amplifying electronic part and radio communication system
JP2005123860A (en) * 2003-10-16 2005-05-12 Renesas Technology Corp High frequency power amplifier circuit and electronic component for high frequency power amplification
JP4026603B2 (en) * 2004-02-16 2007-12-26 ソニー株式会社 Bias voltage supply circuit and high frequency amplifier circuit
JP2006270670A (en) * 2005-03-25 2006-10-05 Renesas Technology Corp High frequency power amplifier circuit and electronic component for high frequency power amplification

Also Published As

Publication number Publication date
JP2008236515A (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US7365604B2 (en) RF amplifier with a bias boosting scheme
JP5879547B2 (en) Low noise amplifier with through mode
US8665023B2 (en) Class-AB/B amplifier with quiescent control circuit
JP4814133B2 (en) High frequency amplifier
US9722546B2 (en) Bias circuit for low quiescent current amplifier
US9680427B2 (en) Power amplifier having stack structure
CN108270403B (en) Amplifying circuit
US10855239B2 (en) Amplifier class AB output stage
US6759903B2 (en) Amplifier
US7164317B1 (en) Apparatus and method for a low-voltage class AB amplifier with split cascode
US20110169573A1 (en) Amplifier circuit with step gain
US20160036396A1 (en) Power Amplifier, and Method of the Same
JP2010273284A (en) High frequency amplifier
KR20160027570A (en) Power amplifier of the inverter form
JP2020127152A (en) Current control circuit and power amplification circuit
US20060033577A1 (en) Amplifier circuit
KR100801563B1 (en) Variable gain amplifier
JP2007336425A (en) Amplifier with standby function
JP6061267B2 (en) Bias circuit and amplifier using the same
JPH10341119A (en) Differential amplifier circuit
JP2009194870A (en) Overcurrent limiting circuit of power amplifier circuit using static induction transistor
JP3324539B2 (en) Gate bias circuit of FET amplifier
JP5762231B2 (en) Operational amplifier
JP2005123821A (en) Variable gain amplifier
CN112088488A (en) Amplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Ref document number: 4814133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees