JP2010273284A

JP2010273284A - High frequency amplifier

Info

Publication number: JP2010273284A
Application number: JP2009125533A
Authority: JP
Inventors: Shintaro Shinjo; 真太郎新庄; Hirotami Ueda; 博民上田; Miki Kagano; 未来加賀野; Mitsuhiro Shimozawa; 充弘下沢
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-05-25
Filing date: 2009-05-25
Publication date: 2010-12-02

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a high frequency amplifier with high saturation output power and high efficiency even when an FET is used as a high frequency amplification element the high frequency amplifier of which is composed. <P>SOLUTION: The high frequency amplifier including amplification elements 1 and 2 composed of a field-effect transistor and a current-mirror type bias circuit 20 that supplies a constant voltage to the amplification elements further includes: input power detection elements 3 and 4 that are connected to the amplification element in parallel and are composed of the field-effect transistor; a constant current source 23 provided in the current-mirror type bias circuit; and a current-mirror circuit 30 that is provided in the current-mirror type bias circuit and uses a drain current of the input power detection element as a reference current. The current-mirror type bias circuit uses a sum of an output current from the current-mirror circuit and an output current from the constant current source as the reference current. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、衛星通信、地上波マイクロ波通信、移動体通信等に使用する高周波増幅器に関するものである。 The present invention relates to a high-frequency amplifier used for satellite communication, terrestrial microwave communication, mobile communication, and the like.

一般に、高周波増幅器においては、高出力、高効率を得るために、定電圧バイアス回路が用いられている。このような高周波増幅器に定電圧を印加した場合には、高入力電力時においても高周波増幅素子の入力電力が降下することがないので、バイアス級は変化せず、高出力特性と高効率特性とを得ることができる。しかし、定電圧バイアス回路を備えた高周波増幅器以上の高出力特性及び高効率特性を得るためには，高入力電力時に、高周波増幅素子の入力電圧を増加させることが必要となる。 In general, in a high frequency amplifier, a constant voltage bias circuit is used to obtain high output and high efficiency. When a constant voltage is applied to such a high frequency amplifier, the input power of the high frequency amplifier does not drop even at high input power, so the bias class does not change, and high output characteristics and high efficiency characteristics Can be obtained. However, in order to obtain higher output characteristics and higher efficiency characteristics than those of a high-frequency amplifier having a constant voltage bias circuit, it is necessary to increase the input voltage of the high-frequency amplifier element at high input power.

図４は、入力電力が増加した場合に自動的にベース電流を補償する機能を有しているベースバイアス回路を備えた従来の高周波増幅器の一例を示す回路図である。 FIG. 4 is a circuit diagram showing an example of a conventional high-frequency amplifier including a base bias circuit having a function of automatically compensating for a base current when input power increases.

図４における回路は、高周波入力端子１０１、高周波増幅器１０２、高周波出力端子１０３、バイアス印加抵抗１０４、１０５、グランド１０６、ＮＰＮバイポーラトランジスタ１０７、１０８、ＰＮＰバイポーラトランジスタ１０９、１１０、基準抵抗１１１及びコレクタバイアス端子１１２を備えている。 4 includes a high-frequency input terminal 101, a high-frequency amplifier 102, a high-frequency output terminal 103, bias applying resistors 104 and 105, a ground 106, NPN bipolar transistors 107 and 108, PNP bipolar transistors 109 and 110, a reference resistor 111, and a collector bias. A terminal 112 is provided.

ＮＰＮバイポーラトランジスタ１０７は、高周波増幅器１０２とともにカレントミラー回路を構成する。ＮＰＮバイポーラトランジスタ１０８は、カレントミラー回路のベース電流を補償する。 The NPN bipolar transistor 107 forms a current mirror circuit together with the high frequency amplifier 102. The NPN bipolar transistor 108 compensates the base current of the current mirror circuit.

ＰＮＰバイポーラトランジスタ１０９、１１０は、ＮＰＮバイポーラトランジスタ１０８のコレクタ電流を基準電流とし、かつＮＰＮバイポーラトランジスタ１０７のコレクタ電流を決定するカレントミラー回路を構成する。 The PNP bipolar transistors 109 and 110 constitute a current mirror circuit that uses the collector current of the NPN bipolar transistor 108 as a reference current and determines the collector current of the NPN bipolar transistor 107.

次に、高周波信号の増幅動作について説明する。図４に示す回路において、高周波入力端子１０１から入力された高周波信号は、高周波増幅器１０２に入力し、増加された後、高周波出力端子１０３から出力される。 Next, the amplifying operation of the high frequency signal will be described. In the circuit shown in FIG. 4, the high frequency signal input from the high frequency input terminal 101 is input to the high frequency amplifier 102, increased, and then output from the high frequency output terminal 103.

このとき、コレクタバイアス端子１１２より電圧Ｖ_ｐｃが印加された場合のカレントミラー回路の基準電流Ｉ_ｒｅｆは、ＰＮＰバイポーラトランジスタ１０９、１１０のコレクタ−エミッタ間電圧をＶ_{ＣＥ＿ｐｎｐ}とすると、次式（１）で与えられる。
Ｉ_ｒｅｆ＝（Ｖ_ｐｃ−Ｖ_{ＣＥ＿ｐｎｐ}−２・Ｖ_ｖｅ）／Ｒ_ｒｅｆ（１） At this time, the reference current I _ref of the current mirror circuit when the voltage V _pc is applied from the collector bias terminal 112 is _expressed by the following formula (1), where the collector-emitter voltage of the PNP bipolar transistors 109 and 110 is V _{CE_pnp.} Given in.
I _ref = (V _pc −V _{CE_pnp} −2 · V _ve ) / R _ref (1)

この基準電流Ｉ_ｒｅｆが供給された場合、高周波増幅器１０２のコレクタ電流Ｉ_ＣＥは、次式（２）で表される。
Ｉ_ＣＥ＝｛Ｎ／（１＋（１＋Ｎ）／（β・（１＋β）））｝・Ｉ_ｒｅｆ（２）
なお、上式（２）においては、ＮＰＮバイポーラトランジスタ１０７のサイズを１としたときの高周波増幅器１０２のサイズをＮ（Ｎは、１以上の整数）とし、高周波増幅器１０２及びＮＰＮバイポーラトランジスタ１０７の電流増幅率をβとしている。 When the reference current I _ref is supplied, the collector current I _CE of the high frequency amplifier 102 is expressed by the following equation (2).
I _CE = {N / (1+ (1 + N) / (β · (1 + β)))} · I _ref (2)
In the above equation (2), when the size of the NPN bipolar transistor 107 is 1, the size of the high-frequency amplifier 102 is N (N is an integer of 1 or more), and the currents of the high-frequency amplifier 102 and the NPN bipolar transistor 107 are The amplification factor is β.

このとき、ベースバイアス電圧Ｖ_ｂｅ及びベース電流Ｉ_ｂｅは、次式（３）、（４）で表される。
Ｖ_ｂｅ＝（Ｖ_ｐｃ−Ｉ_ｒｅｆ・Ｒ_ｒｅｆ−Ｖ_{ＣＥ＿ｐｎｐ}）／２（３）
Ｉ_ｂｅ＝Ｉ_ｃｅ／β （４） At this time, the base bias voltage V _be and the base current I _be are expressed by the following equations (3) and (4).
_{_{_{_{V be = (V pc -I ref}}}} · R ref -V CE_pnp) / 2 (3)
I _be = I _ce / β (4)

入力電力が増加した場合には、高周波増幅器１０２のベース電流が増加する。これに伴い、ＮＰＮバイポーラトランジスタ１０８のコレクタ電流も増加する。また、ＰＮＰバイポーラトランジスタ１０９、１１０は、ＮＰＮバイポーラトランジスタ１０８のコレクタ電流を基準電流とするカレントミラー回路として動作するため、ＮＰＮバイポーラトランジスタ１０７のコレクタ端子にカレントミラー比倍の電流が加わる。これにより、高周波増幅器１０２のベース電流をさらに増加させることが可能となっている（例えば、特許文献１参照）。 When the input power increases, the base current of the high frequency amplifier 102 increases. Along with this, the collector current of the NPN bipolar transistor 108 also increases. Since the PNP bipolar transistors 109 and 110 operate as a current mirror circuit using the collector current of the NPN bipolar transistor 108 as a reference current, a current having a current mirror ratio is applied to the collector terminal of the NPN bipolar transistor 107. As a result, the base current of the high-frequency amplifier 102 can be further increased (see, for example, Patent Document 1).

特開平１１−６８４７３号公報Japanese Patent Laid-Open No. 11-68473

しかしながら、従来技術には、以下のような課題がある。
図４に示すようなベースバイアス回路を備えた従来の高周波増幅器では、高周波増幅器を構成する高周波増幅素子として、パイポーラトランジスタを用いている。ここで、高周波増幅器を構成する高周波増幅素子として、電界効果型トランジタ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：以下、「ＦＥＴ」と略称する）を用いる場合を考える。この場合、ゲート端子に流れる電流は微量である。このため、入力電力の増加をモニターすることが困難であり、出力電力に応じたバイアス制御を行うことができなかった。従って、高周波増幅器を構成する高周波増幅素子としてＦＥＴを用いた場合においては、飽和出力電力及び効率の高い高周波増幅器を得ることができなかった。 However, the prior art has the following problems.
In a conventional high-frequency amplifier having a base bias circuit as shown in FIG. 4, a bipolar transistor is used as a high-frequency amplifier element constituting the high-frequency amplifier. Here, consider a case where a field effect transistor (hereinafter abbreviated as “FET”) is used as a high frequency amplifying element constituting the high frequency amplifier. In this case, the current flowing through the gate terminal is very small. For this reason, it is difficult to monitor the increase in input power, and bias control according to the output power cannot be performed. Therefore, in the case where an FET is used as the high-frequency amplifier element constituting the high-frequency amplifier, a high-frequency amplifier with high saturation output power and high efficiency cannot be obtained.

本発明は、上記のような課題を解決するためになされたものであり、高周波増幅器を構成する高周波増幅素子としてＦＥＴを用いた場合にも、飽和出力電力及び効率の高い高周波増幅器を得ることを目的とする。 The present invention has been made in order to solve the above-described problems. Even when an FET is used as a high-frequency amplifier constituting the high-frequency amplifier, a high-frequency amplifier having high saturated output power and high efficiency can be obtained. Objective.

本発明に係る高周波増幅器は、電界効果型トランジスタからなる増幅素子と、増幅素子に定電圧を供給するカレントミラー型バイアス回路とを備えた高周波増幅器であって、増幅素子と並列に接続され、電界効果型トランジスタからなる入力電力検波素子と、カレントミラー型バイアス回路内に設けられた定電流源と、カレントミラー型バイアス回路内に設けられ、入力電力検波素子のドレイン電流を基準電流とするカレントミラー回路とをさらに備え、カレントミラー型バイアス回路は、カレントミラー回路からの出力電流と、定電流源からの出力電流との和を基準電流とするものである。 A high-frequency amplifier according to the present invention is a high-frequency amplifier including an amplifying element composed of a field-effect transistor and a current mirror type bias circuit that supplies a constant voltage to the amplifying element, and is connected in parallel to the amplifying element. An input power detector comprising an effect transistor, a constant current source provided in the current mirror type bias circuit, and a current mirror provided in the current mirror type bias circuit and having the drain current of the input power detector as a reference current The current mirror type bias circuit further uses the sum of the output current from the current mirror circuit and the output current from the constant current source as a reference current.

本発明に係る高周波増幅器よれば、ＦＥＴからなる高周波増幅素子と並列に入力電力検波用ＦＥＴを接続し、この入力電力検波用ＦＥＴのドレイン電流の増加量をカレントミラー形バイアス回路の基準電流とすることにより、高周波増幅器を構成する高周波増幅素子としてＦＥＴを用いた場合にも、飽和出力電力及び効率の高い高周波増幅器を得ることができる。 According to the high frequency amplifier of the present invention, an input power detection FET is connected in parallel with a high frequency amplification element composed of an FET, and the increase amount of the drain current of the input power detection FET is used as a reference current of the current mirror type bias circuit. As a result, even when an FET is used as the high-frequency amplifier element constituting the high-frequency amplifier, a high-frequency amplifier with high saturation output power and high efficiency can be obtained.

本発明の実施の形態１に係るバイアス回路を備えた高周波増幅器を示す回路図である。It is a circuit diagram which shows the high frequency amplifier provided with the bias circuit which concerns on Embodiment 1 of this invention. 本発明の実施の形態２に係るバイアス回路を備えた高周波増幅器を示す回路図である。It is a circuit diagram which shows the high frequency amplifier provided with the bias circuit which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係る２段のバイアス回路を備えた高周波増幅器を示す回路図である。It is a circuit diagram which shows the high frequency amplifier provided with the two-stage bias circuit which concerns on Embodiment 3 of this invention. 入力電力が増加した場合に自動的にベース電流を補償する機能を有しているベースバイアス回路を備えた従来の高周波増幅器の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional high frequency amplifier provided with the base bias circuit which has a function which compensates a base current automatically when input power increases.

以下、本発明を実施するための形態について、図面を参照して説明する。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

実施の形態１．
図１は、本発明の実施の形態１に係るバイアス回路を備えた高周波増幅器を示す回路図である。図１における高周波増幅器は、第１及び第２のＦＥＴ１、２、入力電力検波用ＦＥＴ３、４、高周波差動入力端子５、６、直列電流阻止容量７〜１０、補償調整用抵抗１１、１２、高周波差動出力端子１３、１４、出力バイアス印加抵抗１５、１６、バイアス抵抗１７、１８、直流電源１９及びバイアス回路２０を備えている。 Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a high-frequency amplifier provided with a bias circuit according to Embodiment 1 of the present invention. 1 includes first and second FETs 1 and 2, input power detection FETs 3 and 4, high-frequency differential input terminals 5 and 6, series current blocking capacitors 7 to 10, compensation adjustment resistors 11 and 12, High-frequency differential output terminals 13 and 14, output bias application resistors 15 and 16, bias resistors 17 and 18, a DC power supply 19, and a bias circuit 20 are provided.

ここで、第１及び第２のＦＥＴ１、２は、高周波増幅素子である。そして、この第１及び第２のＦＥＴ１、２と並列に、入力電力検波素子として入力電力検波用ＦＥＴ３、４が接続されている。また、バイアス回路２０は、高周波増幅素子である第１及び第２のＦＥＴ１、２に定電圧を供給するカレントミラー型バイアス回路である。 Here, the first and second FETs 1 and 2 are high-frequency amplifying elements. In parallel with the first and second FETs 1 and 2, input power detection FETs 3 and 4 are connected as input power detection elements. The bias circuit 20 is a current mirror type bias circuit that supplies a constant voltage to the first and second FETs 1 and 2 that are high-frequency amplifying elements.

バイアス回路２０は、バイアス回路用ＦＥＴ２１、バイアス抵抗２２、定電流源２３及びＰ型カレントミラー回路３０を備えている。ここで、バイアス回路用ＦＥＴ２１は、第１のＦＥＴ１とともに、カレントミラー回路からなる電流源回路を構成している。 The bias circuit 20 includes a bias circuit FET 21, a bias resistor 22, a constant current source 23, and a P-type current mirror circuit 30. Here, the FET 21 for bias circuit constitutes a current source circuit composed of a current mirror circuit together with the first FET 1.

また、Ｐ型カレントミラー回路３０は、第１及び第２のＦＥＴ３１，３２で構成されている。そして、このＰ型カレントミラー回路３０は、入力電力検波用ＦＥＴ３、４の出力電流を基準電流としている。なお、本実施の形態１における高周波増幅器は、高周波増幅素子としてＦＥＴを用いた高周波差動増幅器となっている。 The P-type current mirror circuit 30 is composed of first and second FETs 31 and 32. The P-type current mirror circuit 30 uses the output current of the input power detection FETs 3 and 4 as a reference current. Note that the high-frequency amplifier according to the first embodiment is a high-frequency differential amplifier using an FET as a high-frequency amplifying element.

次に、本実施の形態１による高周波増幅器の動作について説明する。高周波増幅器において、まず、高周波差動信号は、高周波差動入力端子５、６から入力される。次に、高周波差動信号は、第１及び第２のＦＥＴ１、２に入力され、増幅された後、高周波差動出力端子１３、１４から出力される。 Next, the operation of the high frequency amplifier according to the first embodiment will be described. In the high-frequency amplifier, first, a high-frequency differential signal is input from high-frequency differential input terminals 5 and 6. Next, the high-frequency differential signal is input to the first and second FETs 1 and 2, amplified, and then output from the high-frequency differential output terminals 13 and 14.

このとき、第１及び第２のＦＥＴ１、２及び入力電力検波用ＦＥＴ３、４のゲート電圧は、バイアス回路２０より供給される。また、第１及び第２のＦＥＴ１、２及び入力電力検波用ＦＥＴ３、４のドレイン電圧は、直流電源１９より供給される。さらに、バイアス回路２０の基準電流（すなわち、バイアス回路用ＦＥＴ２１及び第１のＦＥＴ１からなるカレントミラー回路の基準電流）は、Ｐ型カレントミラー回路３０の出力電流と、定電流源２３から供給される電流との和となっている。 At this time, the gate voltages of the first and second FETs 1 and 2 and the input power detection FETs 3 and 4 are supplied from the bias circuit 20. The drain voltages of the first and second FETs 1 and 2 and the input power detection FETs 3 and 4 are supplied from a DC power supply 19. Further, the reference current of the bias circuit 20 (that is, the reference current of the current mirror circuit including the bias circuit FET 21 and the first FET 1) is supplied from the output current of the P-type current mirror circuit 30 and the constant current source 23. It is the sum of the current.

ここで、第１及び第２のＦＥＴ１、２が大信号で動作する場合、入力電力検波用ＦＥＴ３、４も大信号で動作する。そして、入力電力検波用ＦＥＴ３、４のドレイン電流は、Ｐ型カレントミラー回路３０の基準電流となる。このため、入力電力検波用ＦＥＴ３、４が大信号で動作してドレイン電流が増加すると、Ｐ型カレントミラー回路３０の出力電流も増加する。 Here, when the first and second FETs 1 and 2 operate with a large signal, the input power detection FETs 3 and 4 also operate with a large signal. The drain currents of the input power detection FETs 3 and 4 become the reference current of the P-type current mirror circuit 30. Therefore, when the input power detection FETs 3 and 4 operate with a large signal and the drain current increases, the output current of the P-type current mirror circuit 30 also increases.

従って、バイアス回路２０から出力される電圧が増加するとともに、第１及び第２のＦＥＴ１、２のドレイン電流も増加する。この結果、高周波増幅器のバイアス条件をＡ級動作に近づけることができ、飽和出力電力及び効率を増加させることができる。なお、入力電力検波用ＦＥＴ３、４のサイズは、効率を劣化させることなく高出力特性を実現するために、第１及び第２のＦＥＴ１、２と比べて十分小さくすることが望ましい。 Accordingly, the voltage output from the bias circuit 20 increases, and the drain currents of the first and second FETs 1 and 2 also increase. As a result, the bias condition of the high-frequency amplifier can be brought close to class A operation, and the saturated output power and efficiency can be increased. Note that it is desirable that the sizes of the input power detection FETs 3 and 4 be sufficiently smaller than those of the first and second FETs 1 and 2 in order to achieve high output characteristics without degrading efficiency.

ここで、バイアス回路２０から出力される電圧の増加量は、Ｐ型カレントミラー回路３０のミラー比によって調整可能となっている。例えば、Ｐ型カレントミラー回路３０のミラー比を大きくすることにより、大信号動作時のある入力電力レベルでの電圧変化量を大きくすることができる。反対に、Ｐ型カレントミラー回路３０のミラー比を小さくすることにより、大信号動作時のある入力電力レベルでの電圧変化量を小さくすることができる。 Here, the increase amount of the voltage output from the bias circuit 20 can be adjusted by the mirror ratio of the P-type current mirror circuit 30. For example, by increasing the mirror ratio of the P-type current mirror circuit 30, it is possible to increase the amount of voltage change at a certain input power level during large signal operation. Conversely, by reducing the mirror ratio of the P-type current mirror circuit 30, the amount of voltage change at a certain input power level during large signal operation can be reduced.

また、バイアス回路２０から出力される電圧が変化する電力レベルは、補償調整用抵抗１１、１２によって調整可能となっている。例えば、補償調整用抵抗１１、１２の値を大きくすることにより、入力電力検波用ＦＥＴ３、４の電流が増加する電力レベルを高くすることができる。反対に、補償調整用抵抗１１、１２の値を小さくすることにより、入力電力検波用ＦＥＴ３、４の電流が増加する電力レベルを低くすることができる。このようにして、高周波増幅素子としてＦＥＴを用いた場合にも、ＦＥＴの特性に応じたバイアス補償が可能となる。 Further, the power level at which the voltage output from the bias circuit 20 changes can be adjusted by the compensation adjustment resistors 11 and 12. For example, by increasing the values of the compensation adjustment resistors 11 and 12, the power level at which the current of the input power detection FETs 3 and 4 increases can be increased. On the other hand, by reducing the values of the compensation adjustment resistors 11 and 12, the power level at which the current of the input power detection FETs 3 and 4 increases can be lowered. In this way, even when an FET is used as the high frequency amplifying element, bias compensation according to the characteristics of the FET is possible.

以上のように、実施の形態１によれば、高周波増幅素子としての第１及び第２のＦＥＴと並列に入力電力検波用ＦＥＴを接続し、この入力電力検波用ＦＥＴのドレイン電流の増加量をカレントミラー形バイアス回路の基準電流としている。このような構成を備えることで、高周波増幅器を構成する高周波増幅素子としてＦＥＴを用いた場合にも、飽和出力電力及び効率を増加させることが可能となる。 As described above, according to the first embodiment, the input power detection FET is connected in parallel with the first and second FETs as the high frequency amplifying elements, and the amount of increase in the drain current of the input power detection FET is increased. This is the reference current for the current mirror type bias circuit. With such a configuration, it is possible to increase the saturation output power and the efficiency even when an FET is used as the high-frequency amplifier element constituting the high-frequency amplifier.

さらに、バイアス回路から出力される電圧の増加量は、Ｐ型カレントミラー回路のミラー比によって調整することができる。さらに、バイアス回路から出力される電圧が変化する電力レベルは、補償調整用抵抗の値を変更することにより調整することができる。従って、高周波増幅素子としてＦＥＴを用いた場合にも、ＦＥＴの特性に応じたバイアス補償が可能となる。 Further, the amount of increase in the voltage output from the bias circuit can be adjusted by the mirror ratio of the P-type current mirror circuit. Furthermore, the power level at which the voltage output from the bias circuit changes can be adjusted by changing the value of the compensation resistor. Therefore, even when an FET is used as the high frequency amplifying element, bias compensation according to the characteristics of the FET is possible.

実施の形態２．
先の実施の形態１では、高周波差動増幅器を構成する一方の高周波増幅素子である第１のＦＴＥ１とカレントミラー回路を構成するようにバイアス回路用ＦＥＴを接続する場合について説明した。これに対して、本実施の形態２では、第１及び第２のＦＥＴのソース端子に接続された新たなＦＥＴを設け、この新たなＦＥＴとカレントミラー回路を構成するようにバイアス回路用ＦＥＴを接続する場合について説明する。なお、本実施の形態２における高周波増幅器は、先の実施の形態１と同様に、高周波増幅素子としてＦＥＴを用いた高周波差動増幅器となっている。 Embodiment 2. FIG.
In the first embodiment, the case where the bias circuit FET is connected so as to form the current mirror circuit and the first FTE 1 which is one of the high frequency amplifying elements constituting the high frequency differential amplifier has been described. In contrast, in the second embodiment, a new FET connected to the source terminals of the first and second FETs is provided, and the bias circuit FET is configured so as to form a current mirror circuit with the new FET. A case of connection will be described. The high-frequency amplifier according to the second embodiment is a high-frequency differential amplifier using FETs as high-frequency amplifying elements, as in the first embodiment.

図２は、本発明の実施の形態２に係るバイアス回路を備えた高周波増幅器を示す回路図である。図２における高周波増幅器は、第１及び第２のＦＥＴ１、２、入力電力検波用ＦＥＴ３、４、高周波差動入力端子５、６、直列電流阻止容量７〜１０、補償調整用抵抗１１、１２、高周波差動出力端子１３、１４、出力バイアス印加抵抗１５、１６、直流電源１９、ＦＥＴ４０及びバイアス回路２０を備えている。 FIG. 2 is a circuit diagram showing a high-frequency amplifier including a bias circuit according to Embodiment 2 of the present invention. 2 includes first and second FETs 1 and 2, input power detection FETs 3 and 4, high-frequency differential input terminals 5 and 6, series current blocking capacitors 7 to 10, compensation adjustment resistors 11 and 12, High frequency differential output terminals 13 and 14, output bias applying resistors 15 and 16, a DC power supply 19, an FET 40 and a bias circuit 20 are provided.

先の実施の形態１における図１の高周波増幅器と比較すると、本実施の形態２における図２の高周波増幅器は、第１及び第２のＦＥＴ１、２のソース端子に接続された、高周波増幅素子としてのＦＥＴ４０をさらに備えている点が異なっている。そして、このＦＥＴ４０は、バイアス回路用ＦＥＴ２１とともに、カレントミラー回路からなる電流源回路を構成している。なお、他の構成は、先の実施の形態１と同様である。 Compared with the high frequency amplifier of FIG. 1 in the first embodiment, the high frequency amplifier of FIG. 2 in the second embodiment is a high frequency amplifying element connected to the source terminals of the first and second FETs 1 and 2. The difference is that the FET 40 is further provided. The FET 40, together with the bias circuit FET 21, constitutes a current source circuit composed of a current mirror circuit. Other configurations are the same as those of the first embodiment.

次に、本実施の形態２による高周波増幅器の動作について説明する。高周波増幅器において、まず、高周波差動信号は、高周波差動入力端子５、６から入力される。次に、高周波差動信号は、第１及び第２のＦＥＴ１、２に入力され、増幅された後、高周波差動出力端子１３、１４から出力される。 Next, the operation of the high frequency amplifier according to the second embodiment will be described. In the high-frequency amplifier, first, a high-frequency differential signal is input from high-frequency differential input terminals 5 and 6. Next, the high-frequency differential signal is input to the first and second FETs 1 and 2, amplified, and then output from the high-frequency differential output terminals 13 and 14.

このとき、第１及び第２のＦＥＴ１、２及び入力電力検波用ＦＥＴ３、４のゲート電圧は、バイアス回路２０より供給される。また、第１及び第２のＦＥＴ１、２及び入力電力検波用ＦＥＴ３、４のドレイン電圧は、直流電源１９より供給される。さらに、バイアス回路２０の基準電流（すなわち、バイアス回路用ＦＥＴ２１及びＦＥＴ４０からなるカレントミラー回路の基準電流）は、Ｐ型カレントミラー回路３０の出力電流と、定電流源２３から供給される電流との和となっている。 At this time, the gate voltages of the first and second FETs 1 and 2 and the input power detection FETs 3 and 4 are supplied from the bias circuit 20. The drain voltages of the first and second FETs 1 and 2 and the input power detection FETs 3 and 4 are supplied from a DC power supply 19. Further, the reference current of the bias circuit 20 (that is, the reference current of the current mirror circuit composed of the bias circuit FET 21 and FET 40) is the output current of the P-type current mirror circuit 30 and the current supplied from the constant current source 23. It is a sum.

ここで、第１及び第２のＦＥＴ１、２が大信号で動作する場合、入力電力検波用ＦＥＴ３、４も大信号で動作する。また、第１及び第２のＦＥＴ１、２のソース端子には、カレントミラー回路からなる電流源回路を構成するＦＥＴ４０が接続されている。このため、大信号で動作しても、通常動作電流は一定である。これに対して、入力電力検波用ＦＥＴ３、４は、抵抗を介して接地されているため、大信号での動作時にドレイン電流が増加する。 Here, when the first and second FETs 1 and 2 operate with a large signal, the input power detection FETs 3 and 4 also operate with a large signal. Further, the FET 40 constituting the current source circuit composed of a current mirror circuit is connected to the source terminals of the first and second FETs 1 and 2. For this reason, the normal operating current is constant even when operating with a large signal. On the other hand, since the input power detection FETs 3 and 4 are grounded via resistors, the drain current increases when operating with a large signal.

そして、このように増加する入力電力検波用ＦＥＴ３、４のドレイン電流は、Ｐ型カレントミラー回路３０の基準電流となる。このため、入力電力検波用ＦＥＴ３、４が大信号で動作してドレイン電流が増加すると、Ｐ型カレントミラー回路３０の出力電流も増加する。この結果、バイアス回路２０の基準電流も増加することになる。 The drain currents of the input power detection FETs 3 and 4 that increase in this way become the reference current of the P-type current mirror circuit 30. Therefore, when the input power detection FETs 3 and 4 operate with a large signal and the drain current increases, the output current of the P-type current mirror circuit 30 also increases. As a result, the reference current of the bias circuit 20 also increases.

従って、第１及び第２のＦＥＴ１、２のソース端子に接続されている、電流源回路を構成するＦＥＴ４０に流れる電流（すなわち、第１及び第２のＦＥＴ１、２のドレイン電流）が増加することになる。この結果、高周波増幅器のバイアス条件をＡ級動作に近づけることができ、飽和出力電力及び効率を増加させることができる。なお、入力電力検波用ＦＥＴ３、４のサイズは、効率を劣化させることなく高出力特性を実現するために、第１及び第２のＦＥＴ１、２と比べて十分小さくすることが望ましい。 Therefore, the current flowing through the FET 40 constituting the current source circuit connected to the source terminals of the first and second FETs 1 and 2 (that is, the drain currents of the first and second FETs 1 and 2) increases. become. As a result, the bias condition of the high-frequency amplifier can be brought close to class A operation, and the saturated output power and efficiency can be increased. Note that it is desirable that the sizes of the input power detection FETs 3 and 4 be sufficiently smaller than those of the first and second FETs 1 and 2 in order to achieve high output characteristics without degrading efficiency.

以上のように、実施の形態２によれば、先の実施の形態１とは異なり、高周波差動増幅器を構成する第１及び第２のＦＥＴのソース端子に接続された新たなＦＥＴを設け、この新たなＦＥＴとカレントミラー回路を構成するようにバイアス回路用ＦＥＴを接続する構成を備えている。この場合にも、先の実施の形態１と同様に、高周波増幅素子としての第１及び第２のＦＥＴと並列に入力電力検波用ＦＥＴを接続し、この入力電力検波用ＦＥＴのドレイン電流の増加量をカレントミラー形バイアス回路の基準電流としている。この結果、先の実施の形態１と同様の効果を得ることができる。 As described above, according to the second embodiment, unlike the first embodiment, a new FET connected to the source terminals of the first and second FETs constituting the high-frequency differential amplifier is provided. A bias circuit FET is connected to form a new mirror and a current mirror circuit. Also in this case, as in the first embodiment, an input power detection FET is connected in parallel with the first and second FETs as the high frequency amplifying elements, and the drain current of the input power detection FET is increased. The amount is used as the reference current of the current mirror type bias circuit. As a result, an effect similar to that of the first embodiment can be obtained.

実施の形態３．
先の実施の形態１、２では、１つのバイアス回路を備え、高周波増幅素子としてＦＥＴを用いた高周波差動増幅器について説明した。これに対して、本実施の形態３では、多段のバイアス回路を備えた高周波増幅器について説明する。また、本実施の形態３における高周波増幅器は、先の実施の形態１、２における高周波差動増幅器とは異なり、高周波単相増幅器となっている。 Embodiment 3 FIG.
In the first and second embodiments, the high-frequency differential amplifier that includes one bias circuit and uses the FET as the high-frequency amplification element has been described. In contrast, in the third embodiment, a high-frequency amplifier including a multistage bias circuit will be described. Further, the high-frequency amplifier in the present third embodiment is a high-frequency single-phase amplifier, unlike the high-frequency differential amplifier in the first and second embodiments.

なお、本実施の形態３では、多段の一例として、２つのバイアス回路を備えた高周波増幅器について説明するが、これに限定されず、バイアス回路の数は、３段以上であってもよい。 In the third embodiment, a high-frequency amplifier including two bias circuits will be described as an example of a multi-stage. However, the present invention is not limited to this, and the number of bias circuits may be three or more.

図３は、本発明の実施の形態３に係る２段のバイアス回路を備えた高周波増幅器を示す回路図である。図３における高周波増幅器は、最前段増幅器５０と、最終段増幅器６０とから構成されている。 FIG. 3 is a circuit diagram showing a high-frequency amplifier including a two-stage bias circuit according to Embodiment 3 of the present invention. The high-frequency amplifier in FIG. 3 includes a front-stage amplifier 50 and a final-stage amplifier 60.

最前段増幅器５０は、高周波入力端子５１、直列電流阻止容量５２、ＦＥＴ５３、直流電源５４及びバイアス回路２０ａを備えている。一方、最終段増幅器６０は、高周波出力端子６１、直列電流阻止容量６２、６３、ＦＥＴ６４、入力電力検波用ＦＥＴ６５、直流電源６６及びバイアス回路２０ｂを備えている。ここで、最前段増幅器５０に含まれているＦＥＴ５３、及び最終段増幅器６０に含まれているＦＥＴ６４は、高周波増幅素子に相当する。なお、バイアス回路２０ａ、２０ｂの構成・機能は、先の実施の形態１、２のバイアス回路２０と同様である。 The front-stage amplifier 50 includes a high-frequency input terminal 51, a series current blocking capacitor 52, an FET 53, a DC power supply 54, and a bias circuit 20a. On the other hand, the final stage amplifier 60 includes a high frequency output terminal 61, series current blocking capacitors 62 and 63, an FET 64, an input power detection FET 65, a DC power supply 66, and a bias circuit 20b. Here, the FET 53 included in the front-stage amplifier 50 and the FET 64 included in the final-stage amplifier 60 correspond to high-frequency amplifying elements. The configurations and functions of the bias circuits 20a and 20b are the same as those of the bias circuits 20 of the first and second embodiments.

次に、本実施の形態３による高周波増幅器の動作について説明する。高周波増幅器において、まず、高周波信号は、高周波入力端子５１から入力される。次に、高周波信号は、最前段増幅器５０内のＦＥＴ５３に入力されて増幅された後、最終段増幅器６０内のＦＥＴ６４に入力されて増幅された後、高周波出力端子６１から出力される。 Next, the operation of the high frequency amplifier according to the third embodiment will be described. In the high frequency amplifier, first, a high frequency signal is input from a high frequency input terminal 51. Next, the high-frequency signal is input to the FET 53 in the front-stage amplifier 50 and amplified, input to the FET 64 in the final-stage amplifier 60, amplified, and then output from the high-frequency output terminal 61.

このとき、最終段増幅器６０内において、ＦＥＴ６４及び入力電力検波用ＦＥＴ６５のゲート電圧は、バイアス回路２０ｂより供給される。また、ＦＥＴ６４及び入力電力検波用ＦＥＴ６５のドレイン電圧は、直流電源６６より供給される。また、バイアス回路２０ｂの基準電流は、Ｐ型カレントミラー回路３０ｂと、定電流源２３ｂとから供給される。 At this time, in the final stage amplifier 60, the gate voltages of the FET 64 and the input power detection FET 65 are supplied from the bias circuit 20b. The drain voltage of the FET 64 and the input power detection FET 65 is supplied from a DC power supply 66. The reference current of the bias circuit 20b is supplied from the P-type current mirror circuit 30b and the constant current source 23b.

一方、最前段増幅器５０内において、ＦＥＴ５３のゲート電圧は、バイアス回路２０ａより供給される。また、ＦＥＴ５３のドレイン電圧は、直流電源５４より供給される。また、バイアス回路２０ａの基準電流は、Ｐ型カレントミラー回路３０ａと、定電流源２３ａとから供給される。 On the other hand, in the front-stage amplifier 50, the gate voltage of the FET 53 is supplied from the bias circuit 20a. Further, the drain voltage of the FET 53 is supplied from a DC power supply 54. The reference current of the bias circuit 20a is supplied from the P-type current mirror circuit 30a and the constant current source 23a.

ここで、ＦＥＴ６４が大信号で動作する場合、入力電力検波用ＦＥＴ６５も大信号で動作する。そして、入力電力検波用ＦＥＴ６５のドレイン電流は、Ｐ型カレントミラー回路３０ａ、３０ｂに共通の基準電流となる。このため、入力電力検波用ＦＥＴ６５が大信号で動作してドレイン電流が増加すると、Ｐ型カレントミラー回路３０ａ、３０ｂの出力電流も増加する。 Here, when the FET 64 operates with a large signal, the input power detection FET 65 also operates with a large signal. The drain current of the input power detection FET 65 becomes a reference current common to the P-type current mirror circuits 30a and 30b. Therefore, when the input power detection FET 65 operates with a large signal and the drain current increases, the output currents of the P-type current mirror circuits 30a and 30b also increase.

従って、ＦＥＴ５３、６４の動作状態に関わらず、バイアス回路２０ａ、２０ｂから出力される電圧は増加するとともに、ＦＥＴ５３、６４のドレイン電流も増加することになる。この結果、各段高周波増幅器のバイアス条件をＡ級動作に近づけることができ、飽和出力電力及び効率を増加させることができる。なお、入力電力検波用ＦＥＴ６５のサイズは、効率を劣化させることなく高出力特性を実現するために、ＦＥＴ６４と比べて十分小さくすることが望ましい。 Therefore, regardless of the operation state of the FETs 53 and 64, the voltage output from the bias circuits 20a and 20b increases and the drain current of the FETs 53 and 64 also increases. As a result, the bias condition of each high-frequency amplifier can be brought close to class A operation, and the saturated output power and efficiency can be increased. Note that it is desirable that the size of the input power detection FET 65 be sufficiently smaller than that of the FET 64 in order to realize high output characteristics without degrading efficiency.

また、バイアス回路２０ａ、２０ｂから出力される電圧の増加量は、それぞれＰ型カレントミラー回路３０ａ、３０ｂのミラー比によって調整可能となっている。例えば、Ｐ型カレントミラー回路３０ａ、３０ｂのミラー比を大きくすることにより、大信号動作時のある入力電力レベルでの電圧変化量を大きくすることができる。反対に、Ｐ型カレントミラー回路３０ａ、３０ｂのミラー比を小さくすることにより、大信号動作時のある入力電力レベルでの電圧変化量を小さくすることができる。 Further, the increase amount of the voltage output from the bias circuits 20a and 20b can be adjusted by the mirror ratio of the P-type current mirror circuits 30a and 30b, respectively. For example, by increasing the mirror ratio of the P-type current mirror circuits 30a and 30b, the amount of voltage change at a certain input power level during large signal operation can be increased. Conversely, by reducing the mirror ratio of the P-type current mirror circuits 30a and 30b, the amount of voltage change at a certain input power level during large signal operation can be reduced.

以上のように、実施の形態３によれば、多段のバイアス回路を備えた高周波増幅器において、最終段増幅器６０内の高周波増幅素子としてのＦＥＴと並列に入力電力検波用ＦＥＴを接続し、この入力電力検波用ＦＥＴのドレイン電流の増加量を多段全てのカレントミラー形バイアス回路の基準電流としている。この結果、先の実施の形態１と同様の効果を得ることができる。 As described above, according to the third embodiment, in a high-frequency amplifier having a multi-stage bias circuit, an input power detection FET is connected in parallel with the FET as a high-frequency amplification element in the final-stage amplifier 60. The amount of increase in the drain current of the power detection FET is used as a reference current for all of the multistage current mirror bias circuits. As a result, an effect similar to that of the first embodiment can be obtained.

なお、上述の実施の形態３では、高周波単相増幅構成について示したが、高周波差動増幅構成とすることも可能であり、同様の効果を得ることができる。 In the third embodiment described above, the high-frequency single-phase amplification configuration has been described. However, a high-frequency differential amplification configuration can be used, and similar effects can be obtained.

また、本実施の形態３における図３では、２段の増幅器５０、６０のそれぞれに、入力電力検波用ＦＥＴのドレイン電流を基準電流とするＰ型カレントミラー回路３０ａ、３０ｂを設ける場合を説明したが、本発明は、このような構成に限定されるものではない。多段の増幅器構成においては、最終段増幅器を含む任意の段のバイアス回路内に、Ｐ型カレントミラー回路を設けることによっても、同様の効果を得ることができる。 Further, in FIG. 3 in the third embodiment, the case where the P-type current mirror circuits 30a and 30b having the drain current of the input power detection FET as the reference current is provided in each of the two-stage amplifiers 50 and 60 has been described. However, the present invention is not limited to such a configuration. In a multistage amplifier configuration, the same effect can be obtained by providing a P-type current mirror circuit in a bias circuit at an arbitrary stage including the final stage amplifier.

１第１のＦＥＴ（高周波増幅素子）、２第２のＦＥＴ（高周波増幅素子）、３、４入力電力検波用ＦＥＴ、２０、２０ａ、２０ｂバイアス回路、２１バイアス回路用ＦＥＴ、２３、２３ａ、２３ｂ定電流源、３０、３０ａ、３０ｂＰ型カレントミラー回路、５０最前段増幅器、６０最終段増幅器、６５入力電力検波用ＦＥＴ。 DESCRIPTION OF SYMBOLS 1 1st FET (high frequency amplification element), 2nd FET (high frequency amplification element), 3, 4 Input power detection FET, 20, 20a, 20b Bias circuit, 21 Bias circuit FET, 23, 23a, 23b Constant current source, 30, 30a, 30b P-type current mirror circuit, 50 front-stage amplifier, 60 final-stage amplifier, 65 input power detection FET.

Claims

An amplifying element comprising a field effect transistor;
A high frequency amplifier comprising a current mirror type bias circuit for supplying a constant voltage to the amplifying element,
An input power detection element connected in parallel with the amplifying element and comprising a field effect transistor;
A constant current source provided in the current mirror type bias circuit;
A current mirror circuit provided in the current mirror type bias circuit and having a drain current of the input power detector as a reference current;
The high frequency amplifier characterized in that the current mirror type bias circuit uses a sum of an output current from the current mirror circuit and an output current from the constant current source as a reference current.

The high frequency amplifier according to claim 1, wherein
The amplifying element is configured as a differential high-frequency amplifier composed of a pair of field effect transistors,
The current mirror type bias circuit constitutes a current source circuit by being connected to the gate terminal of the amplifying element, and consists of the sum of the output current from the current mirror circuit and the output current from the constant current source. A high-frequency amplifier characterized in that a reference current is used as a reference current of the current source circuit.

The high frequency amplifier according to claim 1, wherein
The amplifying element is configured as a differential high-frequency amplifier composed of a pair of field effect transistors,
The current mirror type bias circuit constitutes a current source circuit by being connected to the source terminal of the amplifying element, and consists of the sum of the output current from the current mirror circuit and the output current from the constant current source. A high-frequency amplifier characterized in that a reference current is used as a reference current of the current source circuit.

4. A high frequency amplifier comprising the high frequency amplifier according to claim 1 in a multistage configuration.