JP3995943B2

JP3995943B2 - Bias circuit

Info

Publication number: JP3995943B2
Application number: JP2002024318A
Authority: JP
Inventors: 真太郎新庄; 孝之菅野; 博民上田; 一富森; 弘敬上馬; 憲治末松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-01-31
Filing date: 2002-01-31
Publication date: 2007-10-24
Anticipated expiration: 2022-01-31
Also published as: JP2003229730A

Description

【０００１】
【発明の属する技術分野】
この発明は、衛星通信、地上波マイクロ波通信、移動体通信等に使用する高周波増幅器用のバイアス回路に関するものである。
【０００２】
【従来の技術】
一般にＢＪＴ（ＢｉｐｏｌａｒＪｕｎｃｔｉｏｎＴｒａｎｓｉｓｔｏｒ）、ＨＢＴ（ＨｅｔｅｒｏｊｕｎｃｔｉｏｎＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）等のＮＰＮバイポーラトランジスタを用いた高周波増幅器においては、低ひずみ、高出力と高効率を両立するためにベース電圧を定電圧で印加する定電圧ベースバイアス回路が用いられている。
【０００３】
定電流でベースバイアスを印加した場合には、高周波の入力電力が増加した場合に整流電流が発生すると、定電流を維持するためにベース電圧が降下する。そのため、入力が大きくなるとＢ級動作に急速に近づくために、高周波増幅器の飽和電力が小さくなり、高出力を得ることはできない。
【０００４】
一方、定電圧でベースバイアスを印加した場合には、ベース電圧は降下することはないため、バイアス級は変化せず、定電流バイアスの場合と比較して大きな飽和電力を得ることができる。従って、入力電力が増加することによってベース電流が増加しても、ベース電圧が低下しないような定電圧ベースバイアス回路が必要となる。
【０００５】
図４は例えば特開平１１−６８４７３号公報に開示された従来の高周波増幅器用のバイアス回路の構成を示す回路図である。図において、１はバイアス回路、２は高周波増幅器であり、このバイアス回路１は、高周波増幅器２の入力電力が増加した場合に、自動的にトランジスタＱ２１のベース電流を補償する機能を有している。
【０００６】
また、図４の高周波増幅器２において、２１は高周波入力端子、２２は高周波出力端子、２３は電源、Ｑ２１は高周波増幅用のトランジスタ、Ｃ２１は高周波入力端子２１とトランジスタＱ２１のベース間に接続されたコンデンサ、Ｃ２２はトランジスタＱ２１のコレクタと高周波出力端子２２間に接続されたコンデンサ、Ｒ２１はトランジスタＱ２１のコレクタと電源２３間に接続された抵抗であり、ＩｂｅはトランジスタＱ２１のベース電流、ＩｃｅはトランジスタＱ２１のコレクタ電流である。
【０００７】
さらに、図４のバイアス回路１において、３１は電源であり、Ｑ３１はトランジスタで、高周波増幅器２のトランジスタＱ２１とカレントミラー回路を構成するＮＰＮバイポーラトランジスタである。Ｑ３２はトランジスタで、トランジスタＱ２１とトランジスタＱ３１によるカレントミラー回路のベース電流を補償するＮＰＮバイポーラトランジスタである。
【０００８】
さらに、図４のバイアス回路１において、Ｑ３３，Ｑ３４はトランジスタで、トランジスタＱ３２のコレクタ電流を基準電流とし、かつ、トランジスタＱ３１のコレクタ電流を決定するカレントミラー回路を構成するＰＮＰバイポーラトランジスタである。Ｒ３１は抵抗で、トランジスタＱ２１，Ｑ３１によるカレントミラー回路の基準抵抗である。Ｒ３２は高周波増幅器２のトランジスタＱ２１のベースにバイアスを供給する抵抗である。また、ＩｒｅｆはトランジスタＱ２１、Ｑ３１によるカレントミラー回路の基準電流である。
【０００９】
ここで、高周波増幅器２のトランジスタＱ２１のゲート幅とゲート長で決定されるサイズをＮ、トランジスタＱ２１とカレントミラー回路を構成するバイアス回路１のトランジスタＱ３１のサイズを１とし、すなわち、トランジスタＱ２１とトランジスタＱ３１のサイズ比をＮ：１とし、トランジスタＱ２１及びトランジスタＱ３１の電流増幅率をβとする。
【００１０】
次に動作について説明する。
高周波増幅器２において、高周波入力端子２１からの高周波信号は、コンデンサＣ２１を介してトランジスタＱ２１のベースに入力されて増幅された後、トランジスタＱ２１のコレクタからコンデンサＣ２２を介して高周波出力端子２２に出力される。
【００１１】
トランジスタＱ２１，Ｑ３１によるカレントミラー回路の基準電流Ｉｒｅｆは次の（１）式で与えられる。ここで、Ｖｐｃは電源３１の電源電圧、ＶｃｅはトランジスタＱ３４のコレクタ−エミッタ間電圧、ＶｂｅはトランジスタＱ３２，Ｑ３１のベース−エミッタ間電圧、Ｒｒｅｆは基準抵抗Ｒ３１の抵抗値である。
Ｉｒｅｆ＝（Ｖｐｃ−Ｖｃｅ−２Ｖｂｅ）／Ｒｒｅｆ（１）
この（１）式に示すように、基準電流Ｉｒｅｆは基準抵抗である抵抗Ｒ３１の抵抗値Ｒｒｅｆにより決定される。
【００１２】
この基準電流Ｉｒｅｆに対して、高周波増幅器２のトランジスタＱ２１のコレクタ電流Ｉｃｅは、次の（２）式で与えられる。
Ｉｃｅ＝（Ｎ／（１＋（（１＋Ｎ）／（β（１＋β）））））Ｉｒｅｆ（２）
この（２）式において、βを無限大とすると、Ｉｃｅ＝Ｎ・Ｉｒｅｆとなり、基準電流ＩｒｅｆのＮ倍のコレクタ電流Ｉｃｅが流れることになる。
【００１３】
ここで、トランジスタＱ２１のベース−エミッタ間電圧を、トランジスタＱ３２，Ｑ３１のベース−エミッタ間電圧と同じＶｂｅとすると、トランジスタＱ２１のベースに供給されるベース電圧Ｖｂｅは、上記（１）式から次の（３）式のようになる。
Ｖｂｅ＝（Ｖｐｃ−Ｉｒｅｆ・Ｒｒｅｆ−Ｖｃｅ）／２（３）
また、トランジスタＱ２１のベースに供給されるベース電流Ｉｂｅは、次の（４）式のようになる。
Ｉｂｅ＝Ｉｃｅ／β （４）
このようにして、バイアス回路１の出力として、ベース電圧Ｖｂｅとベース電流Ｉｂｅが高周波増幅器２に供給される。
【００１４】
高周波入力端子２１に入力される高周波信号の電力が増加した場合には、トランジスタＱ２１のコレクタ電流Ｉｃｅが増加し、トランジスタＱ２１のベース電流Ｉｂｅが増加する。これに伴い、トランジスタＱ２１とトランジスタＱ３１のカレントミラー回路のベース電流を補償するトランジスタＱ３２のコレクタ電流も増加する。トランジスタＱ３３，Ｑ３４は、トランジスタＱ３２のコレクタ電流を基準電流とするカレントミラー回路として動作するために、トランジスタＱ３１のコレクタには、トランジスタＱ３２のコレクタ電流である基準電流のカレントミラー比倍の電流が加わる。この結果として、トランジスタＱ２１のベース電流Ｉｂｅをさらに自動的に増加させることが可能となる。
【００１５】
【発明が解決しようとする課題】
従来のバイアス回路は以上のように構成されているので、カレントミラー回路の基準電流Ｉｒｅｆを決定するのは基準抵抗Ｒｒｅｆであり、電源３１の電源電圧Ｖｐｃが低電圧である場合、トランジスタＱ３４のエミッタと電源電圧Ｖｐｃの電位差が非常に小さくなるために、基準抵抗Ｒｒｅｆの値もまた非常に小さくなり、基準電流Ｉｒｅｆの調整は非常に困難であり、高周波入力信号の電力が増加した場合に、高周波増幅器２の飽和出力電力や効率を高めることができないという課題があった。
【００１６】
また、バイアス回路１において、バイアス印加素子として抵抗Ｒ３２を使用しているために、トランジスタＱ２１に入力される高周波信号の電力が大きくなると、ベース電圧降下が大きくなり、高出力、高効率を得ることは困難であるという課題があった。
【００１７】
この発明は上記のような課題を解決するためになされたもので、カレントミラー回路の基準電流は定電流回路において決定し、高周波入力信号の電力が増加した場合には、ベース電流の増加量に応じて自動的にカレントミラー回路の基準電流を増加させ、結果として、高周波増幅器２の飽和出力電力や効率を高めることができるバイアス回路を得ることを目的とする。
【００１８】
【課題を解決するための手段】
この発明に係るバイアス回路は、高周波信号を増幅する高周波増幅器にバイアスを供給するものであって、上記高周波増幅器の増幅素子と第１のカレントミラー回路を構成する第１のトランジスタと、上記増幅素子と上記第１のトランジスタのベース電流を補償する第２のトランジスタと、上記第２のトランジスタのコレクタ電流を基準電流とし、第２のカレントミラー回路を構成する第３及び第４のトランジスタと、上記第２のカレントミラー回路には依存せずに、上記第１のトランジスタのコレクタ電流を決定する定電流回路とを備えたものである。
【００１９】
この発明に係るバイアス回路は、第２のトランジスタからインダクタを介して増幅素子にベース電流を供給するものである。
【００２０】
この発明に係るバイアス回路は、第３のトランジスタと第４のトランジスタのサイズ比を１：１とするものである。
【００２１】
この発明に係るバイアス回路は、第３のトランジスタと第４のトランジスタのサイズ比を１：Ｍ（Ｍ≧２）とするものである。
【００２２】
この発明に係るバイアス回路は、第３のトランジスタと第４のトランジスタをダーリントン回路で構成するものである。
【００２３】
この発明に係るバイアス回路は、第３のトランジスタと第４のトランジスタをＰＭＯＳトランジスタで構成するものである。
【００２４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による高周波増幅器用のバイアス回路の構成を示す回路図であり、図において、高周波増幅器２の各構成は従来の図４に示す構成と同等であり、トランジスタＱ２１（増幅素子）はＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタが使用されている。
【００２５】
また、図１のバイアス回路１において、１１はバイアス回路出力端子、１２は定電流回路、１３は電源、Ｌ１は高周波増幅器２にバイアスを供給するためのインダクタである。Ｑ１はトランジスタで、高周波増幅器２のトランジスタＱ２１とカレントミラー回路（第１のカレントミラー回路）を構成するＮＰＮバイポーラトランジスタである。Ｑ２はトランジスタで、トランジスタＱ２１とトランジスタＱ１によるカレントミラー回路のベース電流を補償するＮＰＮバイポーラトランジスタである。ここで、定電流回路１２はトランジスタＱ１のコレクタ電流を決定している。
【００２６】
さらに、図１のバイアス回路１において、Ｑ３，Ｑ４はトランジスタで、トランジスタＱ２のコレクタ電流を基準電流とするカレントミラー回路（第２のカレントミラー回路）を構成するＰＮＰバイポーラトランジスタである。Ｒ１，Ｒ２はそれぞれトランジスタＱ３，Ｑ４のエミッタと電源１３間に接続された抵抗である。
【００２７】
さらに、図１のバイアス回路１において、Ｉｂ１はトランジスタＱ１のベース電流、Ｉｃ１はトランジスタＱ１のコレクタ電流、Ｉｅ２はトランジスタＱ２のエミッタ電流、Ｉｃ２はトランジスタＱ２のコレクタ電流、Ｉｂ２はトランジスタＱ２のベース電流、Ｉｒｅｆ１はトランジスタＱ４のコレクタ電流、Ｉｒｅｆ２は定電流回路１２が供給する電流、ＩｒｅｆｔはＩｒｅｆ１とＩｒｅｆ２を加算した合計電流で、トランジスタＱ２１とトランジスタＱ１によるカレントミラー回路の基準電流である。
【００２８】
ここで、高周波増幅器２のトランジスタＱ２１のサイズをＮ、トランジスタＱ２１とカレントミラー回路を構成するバイアス回路１のトランジスタＱ１のサイズを１、すなわち、トランジスタＱ２１，Ｑ１のサイズ比をＮ：１とし、トランジスタＱ２１，Ｑ１，Ｑ２の電流増幅率をβとする。また、カレントミラー回路を構成するトランジスタＱ３，Ｑ４のサイズ比を１：１、電流増幅率をβ２とする。
【００２９】
次に動作について説明する。
高周波増幅器２において、高周波入力端子２１からの高周波信号は、コンデンサＣ２１を介してトランジスタＱ２１のベースに入力されて増幅された後、トランジスタＱ２１のコレクタからコンデンサＣ２２を介して高周波出力端子２２に出力される。また、バイアス回路１からトランジスタＱ２１のベース電圧Ｖｂｅ及びベース電流Ｉｂｅが供給される。
【００３０】
トランジスタＱ４のコレクタ電流Ｉｒｅｆ１は次の（５）式で与えられる。ここで、Ｖｐｃは電源１３の電源電圧、ＶｃｅはトランジスタＱ４のコレクタ−エミッタ間電圧、ＶｂｅはトランジスタＱ２，Ｑ１のベース−エミッタ間電圧、Ｒｒｅｆは抵抗Ｒ２の抵抗値である。
Ｉｒｅｆ１＝（Ｖｐｃ−Ｖｃｅ−２Ｖｂｅ）／Ｒｒｅｆ（５）
【００３１】
また、トランジスタＱ２１のコレクタ電流Ｉｃｅは、次の（６）式で与えられる。
Ｉｃｅ＝Ｎ／｛１＋（（１＋Ｎ）／（β・（１＋β）））｝Ｉｒｅｆｔ（６）
この（６）式において、βを無限大とすると、Ｉｃｅ＝Ｎ・Ｉｒｅｆｔとなり、基準電流ＩｒｅｆｔのＮ倍のコレクタ電流Ｉｃｅが流れることになる。
【００３２】
ここで、トランジスタＱ２１のベース−エミッタ間電圧を、トランジスタＱ２，Ｑ１のベース−エミッタ間電圧と同じＶｂｅとすると、トランジスタＱ２１のベースに供給されるベース電圧Ｖｂｅは、上記（５）式から次の（７）式のようになる。
Ｖｂｅ＝（Ｖｐｃ−Ｉｒｅｆ１・Ｒｒｅｆ−Ｖｃｅ）／２（７）
また、トランジスタＱ２１のベースに供給されるベース電流Ｉｂｅは、次の（８）式のようになる。
Ｉｂｅ＝Ｉｃｅ／β （８）
このようにして、バイアス回路１の出力として、上記（７）式及び上記（８）式に示すベース電圧Ｖｂｅとベース電流Ｉｂｅが高周波増幅器２のトランジスタＱ２１のベースに供給される。
【００３３】
図１において、高周波増幅器２に入力される高周波信号の電力が増加し、トランジスタＱ２１のベース電流ＩｂｅがΔＩｂｅ増加した場合に、各トランジスタの電流の変化量は以下のようになる。ここで、Ｉｒｅｆ２は定電流なので増加しない。
ΔＩｂｅ＝ΔＩｅ２−ΔＩｂ１（９）
ΔＩｅ２＝（１＋β）・ΔＩｂ２（１０）
ΔＩｃ２＝β・ΔＩｂ２（１１）
ΔＩｃ１＝β・ΔＩｂ１（１２）
ΔＩｒｅｆ１＝（β２／（β２＋２））・ΔＩｃ２（１３）
ΔＩｒｅｆ１＝ΔＩｂ２＋ΔＩｃ１（１４）
【００３４】
上記各式から次の（１５）式、（１６）式が得られる。
ΔＩｂｅ＝（１＋β）・ΔＩｂ２−ΔＩｂ１（１５）
ΔＩｂ２＋β・ΔＩｂ１＝｛β・β２／（β２＋２）｝ΔＩｂ２（１６）
従って、ΔＩｂ１は次の（１７）式で与えられる。

ここで、通常、β・β２＞β２＋２という関係が成り立つため、ΔＩｂ１は正となる。トランジスタＱ２１とカレントミラー回路を構成するトランジスタＱ１のサイズ比はＮ：１であるので、トランジスタＱ２１のベース電流はＮ・ΔＩｂ１だけ増加することになる。
【００３５】
トランジスタＱ２１のベース電流がＮ・ΔＩｂ１だけ増加することにより、上記と同様にして動作し、定常状態になったときのトランジスタＱ２１のベース電流の全増加量は、
ΔＩｂｅ｛１＋Σ（Ｎ・Ａ１）＾ｎ｝
となる。ここで、ｎは定常状態になるまでのサイクルを示し、Ａ１は次の（１８）式で与えられる。

ここで、Ｎ・Ａ１＜１となるように設計することによって、ベース電流の発散を抑制することが可能となる。
【００３６】
この実施の形態１において、定電流回路１２は、例えば定電圧電圧源に抵抗を装荷した回路でも良いし、例えばバンドギャップ形回路でも良い。また、カレントミラー回路を構成する２つのトランジスタＱ３，Ｑ４のエミッタと電源１３間の抵抗Ｒ１，Ｒ２は装荷しなくても良い。
【００３７】
以上のように、この実施の形態１によれば、高周波増幅器２において、入力される高周波信号の電力が増加し、トランジスタＱ２１のベース電流がΔＩｂｅ増加した場合には、「Ｉｂｅ・Σ（Ｎ・Ａ１）＾ｎ」のベース電流が補償されるので、ベース電位Ｖｂｅが増加してバイアス級がＡ級に近づき、飽和出力電力、効率を増加することができるという効果が得られる。
【００３８】
また、この実施の形態１によれば、バイアス印加素子としてインダクタＬ１を使用しているため、トランジスタＱ２１に入力される高周波信号の電力が大きくなっても、ベース電圧降下が大きくならず、高出力、高効率を得ることができるという効果が得られる。
【００３９】
さらに、この実施の形態１によれば、バイアス回路１の電源１３の電源電圧Ｖｐｃが低電圧である場合にも、定電流回路１２が電流Ｉｒｅｆ２を供給することにより、基準電流Ｉｒｅｆｔを容易に調整することができるという効果が得られる。
【００４０】
実施の形態２．
この実施の形態２によるバイアス回路の構成を示す回路図は、上記実施の形態１の図１に示すものと同等である。上記実施の形態１では、カレントミラーを構成するトランジスタＱ３，Ｑ４のサイズ比を１：１としていたが、この実施の形態２は、トランジスタＱ３，Ｑ４のサイズ比を１：Ｍ（Ｍ≧２）としている点が実施の形態１と異なっている。
【００４１】
次に動作について説明する。
実施の形態１と同様にして、バイアス回路１の出力として、上記（７）式及び上記（８）式に示すベース電圧Ｖｂｅとベース電流Ｉｂｅが高周波増幅器２に供給される。
【００４２】
図１において、高周波増幅器２に入力される高周波信号の電力が増加し、トランジスタＱ２１のベース電流ＩｂｅがΔＩｂｅ増加した場合、各トランジスタの電流の変化量は以下のようになる。ここで、Ｉｒｅｆｔは定電流なので増加しない。
ΔＩｂｅ＝ΔＩｅ２−ΔＩｂ１（１９）
ΔＩｅ２＝（１＋β）・ΔＩｂ２（２０）
ΔＩｃ２＝β・ΔＩｂ２（２１）
ΔＩｃ１＝β・ΔＩｂ１（２２）
ΔＩｒｅｆ１＝（Ｍ・β２／（β２＋１＋Ｍ））・ΔＩｃ２（２３）
ΔＩｒｅｆ１＝ΔＩｂ２＋ΔＩｃ１（２４）
【００４３】
上記各式から次の（２５）式、（２６）式が得られる。
ΔＩｂｅ＝（１＋β）・ΔＩｂ２−ΔＩｂ１（２５）
ΔＩｂ２＋β・ΔＩｂ１＝｛Ｍ・β・β２／（β２＋１＋Ｍ）｝・ΔＩｂ２（２６）
従って、ΔＩｂ１は次の（２７）式で与えられる。

通常、Ｍ・β・β２＞β２＋１＋Ｍという関係が成り立つため、ΔＩｂ１は正となる。トランジスタＱ２１とカレントミラー回路を構成するトランジスタＱ１のサイズ比はＮ：１であるので、トランジスタＱ２１のベース電流はＮ・ΔＩｂ１だけ増加することになる。
【００４４】
トランジスタＱ２１のベース電流がＮ・ΔＩｂ１だけ増加することにより、上記と同様にして動作し、定常状態になったときのトランジスタＱ２１のベース電流の全増加量は、
ΔＩｂｅ｛１＋Σ（Ｎ・Ａ２）＾ｎ｝
となる。ここで、Ａ２は次の（２８）式で与えられる。

ここで、Ｎ・Ａ２＜１となるように設計することによって、ベース電流の発散を抑制することが可能となる。
【００４５】
この実施の形態２において、定電流回路１２は、例えば定電圧電圧源に抵抗を装荷した回路でも良いし、例えばバンドギャップ形回路でも良い。また、カレントミラー回路を構成する２つのトランジスタＱ３，Ｑ４のエミッタと電源１３間の基準抵抗Ｒ１，Ｒ２は装荷しなくても良い。
【００４６】
以上のように、この実施の形態２によれば、高周波増幅器２において、入力される高周波信号の電力が増加し、トランジスタＱ２１のベース電流がΔＩｂｅ増加した場合には、「Ｉｂｅ・Σ（Ｎ・Ａ２）＾ｎ」のベース電流が補償されるので、ベース電位Ｖｂｅが増加してバイアス級がＡ級に近づき、飽和出力電力、効率を増加することができるという効果が得られる。
【００４７】
また、この実施の形態２によれば、２つのトランジスタＱ３，Ｑ４のサイズ比が１：Ｍであるため、カレントミラー比Ｍを２以上とすることによって、高周波増幅器２のトランジスタＱ２１のベース電流補償量を大きくすることができるという効果が得られる。
【００４８】
さらに、この実施の形態２によれば、バイアス印加素子としてインダクタＬ１を使用しているため、トランジスタＱ２１に入力される高周波信号の電力が大きくなっても、ベース電圧降下が大きくならず、高出力、高効率を得ることができるという効果が得られる。
【００４９】
さらに、この実施の形態２によれば、バイアス回路１の電源１３の電源電圧Ｖｐｃが低電圧である場合にも、定電流回路１２が電流Ｉｒｅｆ２を供給することにより、基準電流Ｉｒｅｆｔを容易に調整することができるという効果が得られる。
【００５０】
実施の形態３．
図２はこの発明の実施の形態３による高周波増幅器用のバイアス回路の構成を示す回路図であり、図において、高周波増幅器２の各構成は上記実施の形態１の図１に示す構成と同等である。
【００５１】
また、図２のバイアス回路１において、バイアス回路出力端子１１、定電流回路１２、電源１３、インダクタＬ１、トランジスタＱ１、トランジスタＱ２は、実施の形態１の図１に示す構成と同等である。Ｑ５，Ｑ６はトランジスタで、トランジスタＱ２のコレクタ電流を基準電流とするカレントミラー回路を構成するＰＭＯＳ電界効果型トランジスタ（ＰＭＯＳＦＥＴ）である。Ｒ１，Ｒ２は、それぞれトランジスタＱ５，Ｑ６のソースと電源１３間に接続された抵抗である。
【００５２】
さらに、図２のバイアス回路１において、Ｉｂ１はトランジスタＱ１のベース電流、Ｉｃ１はトランジスタＱ１のコレクタ電流、Ｉｅ２はトランジスタＱ２のエミッタ電流、Ｉｃ２はトランジスタＱ２のコレクタ電流、Ｉｂ２はトランジスタＱ２のベース電流、Ｉｒｅｆ１はトランジスタＱ６のドレイン電流、Ｉｒｅｆ２は定電流回路１２が供給する電流、ＩｒｅｆｔはＩｒｅｆ１とＩｒｅｆ２を加算した合計電流で、トランジスタＱ２１とトランジスタＱ１によるカレントミラー回路の基準電流である。
【００５３】
ここで、高周波増幅器２のトランジスタＱ２１のサイズをＮ、トランジスタＱ２１とカレントミラー回路を構成するバイアス回路１のトランジスタＱ１のサイズを１、すなわち、トランジスタＱ２１，Ｑ１のサイズ比をＮ：１とし、トランジスタＱ２１，Ｑ１，Ｑ２の電流増幅率をβとする。また、カレントミラー回路を構成するトランジスタＱ５，Ｑ６のサイズ比を１：Ｍとする。
【００５４】
次に動作について説明する。
高周波増幅器２において、高周波入力端子２１からの高周波信号は、コンデンサＣ２１を介してトランジスタＱ２１のベースに入力されて増幅された後、トランジスタＱ２１のコレクタからコンデンサＣ２２を介して高周波出力端子２２に出力される。また、バイアス回路１からトランジスタＱ２１のベース電圧Ｖｂｅ及びベース電流Ｉｂｅが供給される。
【００５５】
トランジスタＱ６のドレイン電流Ｉｒｅｆ１は次の（２９）式で与えられる。ここで、Ｖｐｃは電源１３の電源電圧、ＶｄｓはトランジスタＱ６のドレイン−ソース間電圧、ＶｂｅはトランジスタＱ２，Ｑ１のベース−エミッタ間電圧、Ｒｒｅｆは抵抗Ｒ２の抵抗値である。
Ｉｒｅｆ１＝（Ｖｐｃ−Ｖｄｓ−２Ｖｂｅ）／Ｒｒｅｆ（２９）
【００５６】
また、トランジスタＱ２１のコレクタ電流Ｉｃｅは、次の（３０）式で与えられる。
Ｉｃｅ＝Ｎ／｛１＋（（１＋Ｎ）／（β・（１＋β）））｝Ｉｒｅｆｔ（３０）
この（３０）式において、βを無限大とすると、Ｉｃｅ＝Ｎ・Ｉｒｅｆｔとなり、基準電流ＩｒｅｆｔのＮ倍のコレクタ電流Ｉｃｅが流れることになる。
【００５７】
ここで、トランジスタＱ２１のベース−エミッタ間電圧を、トランジスタＱ２，Ｑ１のベース−エミッタ間電圧と同じＶｂｅとすると、トランジスタＱ２１のベースに供給されるベース電圧Ｖｂｅは、上記（２９）式から次の（３１）式のようになる。
Ｖｂｅ＝（Ｖｐｃ−Ｉｒｅｆ１・Ｒｒｅｆ−Ｖｄｓ）／２（３１）
また、トランジスタＱ２１のベースに供給されるベース電流Ｉｂｅは、次の（３２）式のようになる。
Ｉｂｅ＝Ｉｃｅ／β （３２）
このようにして、バイアス回路１の出力として、上記（３１）式及び上記（３２）式に示すベース電圧Ｖｂｅとベース電流Ｉｂｅが高周波増幅器２のトランジスタＱ２１のベースに供給される。
【００５８】
図２において、高周波増幅器２に入力される高周波信号の電力が増加し、トランジスタＱ２１のベース電流ＩｂｅがΔＩｂｅ増加した場合、各トランジスタの電流の変化量は以下のようになる。
ΔＩｂｅ＝ΔＩｅ２−ΔＩｂ１（３３）
ΔＩｅ２＝（１＋β）・ΔＩｂ２（３４）
ΔＩｃ２＝β・ΔＩｂ２（３５）
ΔＩｃ１＝β・ΔＩｂ１（３６）
ΔＩｒｅｆ１＝Ｍ・ΔＩｃ２（３７）
ΔＩｒｅｆ１＝ΔＩｂ２＋ΔＩｃ１（３８）
【００５９】
上記各式により次の（３９）式、（４０）式が得られる。
ΔＩｂｅ＝（１＋β）・ΔＩｂ２−ΔＩｂ１（３９）
ΔＩｂ２＋β・ΔＩｂ１＝Ｍ・β・ΔＩｂ２（４０）
従って、ΔＩｂ１は次の（４１）式で与えられる。
ΔＩｂ１＝｛｛Ｍ・β−１｝／｛β＾２＋β−Ｍ・β＋１｝｝ΔＩｂｅ（４１）
通常、Ｍ・β＞１という関係が成り立つため、ΔＩｂ１は正となる。トランジスタＱ２１とカレントミラー回路を構成するトランジスタＱ１のサイズ比はＮ：１であるので、トランジスタＱ２１のベース電流はＮ・ΔＩｂ１だけ増加することになる。
【００６０】
トランジスタＱ２１のベース電流がＮ・ΔＩｂ１だけ増加することにより、上記と同様にして動作し、定常状態になったときのトランジスタＱ２１のベース電流の全増加量は、
ΔＩｂｅ｛１＋Σ（Ｎ・Ａ３）＾ｎ｝
となる。ここで、Ａ３は次の（４２）式で与えられる。
Ａ３＝｛Ｍ・β−１｝／｛β＾２＋β−Ｍ・β＋１｝（４２）
ここで、Ｎ・Ａ３＜１となるように設計することによって、ベース電流の発散を抑制することが可能となる。
【００６１】
この実施の形態３において、定電流回路１２は、例えば定電圧電圧源に抵抗を装荷した回路でも良いし、例えばバンドギャップ形回路でも良い。また、カレントミラー回路を構成する２つのトランジスタＱ５，Ｑ６のソースと電源１３間の抵抗Ｒ１，Ｒ２は装荷しなくても良い。
【００６２】
以上のように、この実施の形態３によれば、高周波増幅器２において、入力される高周波信号の電力が増加し、トランジスタＱ２１のベース電流がΔＩｂｅ増加した場合には、「Ｉｂｅ・Σ（Ｎ・Ａ３）＾ｎ」のベース電流が補償されるので、ベース電位Ｖｂｅが増加してバイアス級がＡ級に近づき、飽和出力電力、効率を増加することができるという効果が得られる。
【００６３】
また、この実施の形態３によれば、２つのトランジスタＱ５，Ｑ６のサイズ比が１：Ｍであるため、カレントミラー比Ｍを２以上とすることによって、高周波増幅器２のトランジスタＱ２１のベース電流補償量を大きくすることができるという効果が得られる。
【００６４】
さらに、この実施の形態３によれば、２つのトランジスタＱ５，Ｑ６にＰＭＯＳ電界効果型トランジスタを使用することにより、バイアス回路１の小型化を実現することができるという効果が得られる。
【００６５】
さらに、この実施の形態３によれば、バイアス印加素子としてインダクタＬ１を使用しているため、トランジスタＱ２１に入力される高周波信号の電力が大きくなっても、ベース電圧降下が大きくならず、高出力、高効率を得ることができるという効果が得られる。
【００６６】
さらに、この実施の形態３によれば、バイアス回路１の電源１３の電源電圧Ｖｐｃが低電圧である場合にも、定電流回路１２が電流Ｉｒｅｆ２を供給することにより、基準電流Ｉｒｅｆｔを容易に調整することができるという効果が得られる。
【００６７】
実施の形態４．
図３はこの発明の実施の形態４による高周波増幅器用のバイアス回路の構成を示す回路図であり、図において、高周波増幅器２の各構成は上記実施の形態１の図１に示す構成と同等である。また、図３のバイアス回路１において、バイアス回路出力端子１１、定電流回路１２、電源１３、インダクタＬ１、トランジスタＱ１、トランジスタＱ２は、実施の形態１の図１に示す構成と同等である。
【００６８】
さらに、図３のバイアス回路１において、Ｑ７，Ｑ８はトランジスタで、トランジスタＱ２のコレクタ電流を基準電流とするカレントミラー回路を構成すると共に、ダーリントン回路からなる２つの等価ＰＮＰバイポーラトランジスタである。Ｑ９はトランジスタで、トランジスタＱ７を構成するＮＰＮバイポーラトランジスタ、Ｑ１０はトランジスタで、トランジスタＱ７を構成するＰＮＰバイポーラトランジスタである。Ｑ１１はトランジスタで、トランジスタＱ８を構成するＮＰＮバイポーラトランジスタ、Ｑ１２はトランジスタで、トランジスタＱ８を構成するＰＮＰバイポーラトランジスタである。Ｒ１，Ｒ２は、それぞれトランジスタＱ７，Ｑ８のエミッタと電源１３間に接続された抵抗である。
【００６９】
さらに、図３のバイアス回路１において、Ｉｂ１はトランジスタＱ１のベース電流、Ｉｃ１はトランジスタＱ１のコレクタ電流、Ｉｅ２はトランジスタＱ２のエミッタ電流、Ｉｃ２はトランジスタＱ２のコレクタ電流、Ｉｂ２はトランジスタＱ２のベース電流、Ｉｒｅｆ１はトランジスタＱ８（等価ＰＮＰバイポーラトランジスタ）のコレクタ電流、Ｉｒｅｆ２は定電流回路１２が供給する電流、ＩｒｅｆｔはＩｒｅｆ１とＩｒｅｆ２を加算した合計電流で、トランジスタＱ２１とトランジスタＱ１によるカレントミラー回路の基準電流である。
【００７０】
ここで、高周波増幅器２のトランジスタＱ２１のサイズをＮ、トランジスタＱ２１とカレントミラー回路を構成するバイアス回路１のトランジスタＱ１のサイズを１、すなわち、トランジスタＱ２１とＱ１のサイズ比をＮ：１とし、トランジスタＱ２１，Ｑ１，Ｑ２の電流増幅率をβとする。また、カレントミラー回路を構成するトランジスタＱ７，Ｑ８のサイズ比を１：Ｍ、電流増幅率をβ３とする。このトランジスタＱ７，Ｑ８の電流増幅率β３は、実施の形態２のトランジスタＱ３，Ｑ４の電流増幅率β２よりも大きいものとする。
【００７１】
次に動作について説明する。
ダーリントン回路からなる等価ＰＮＰバイポーラトランジスタで構成されたトランジスタＱ８のコレクタ・エミッタ間電圧をＶｃｅとすると、実施の形態１と同様にして、Ｉｒｅｆ１は上記（５）式で与えられ、トランジスタＱ２１のコレクタ電流Ｉｃｅは上記（６）式で与えられる。そして、バイアス回路１の出力として、上記（７）式及び上記（８）式に示すバイアス電圧Ｖｂｅとベース電流Ｉｂｅが高周波増幅器２のトランジスタＱ２１のベースに供給される。
【００７２】
図３において、高周波増幅器２に入力される高周波信号の電力が増加し、トランジスタＱ２１のベース電流ＩｂｅがΔＩｂｅ増加した場合、各トランジスタの電流の変化量は以下のようになる。ここで、Ｉｒｅｆｔは定電流なので増加しない。
ΔＩｂｅ＝ΔＩｅ２−ΔＩｂ１（４３）
ΔＩｅ２＝（１＋β）・ΔＩｂ２（４４）
ΔＩｃ２＝β・ΔＩｂ２（４５）
ΔＩｃ１＝β・ΔＩｂ１（４６）
ΔＩｒｅｆ１＝（Ｍ・β３／（β３＋１＋Ｍ））・ΔＩｃ２（４７）
ΔＩｒｅｆ１＝ΔＩｂ２＋ΔＩｃ１（４８）
【００７３】
上記各式から次の（４９）式、（５０）式が得られる。

従って、ΔＩｂ１は次の（５１）式で与えられる。

通常、Ｍ・β・β３＞β３＋１＋Ｍという関係が成り立つため、ΔＩｂ１は正となる。トランジスタＱ２１とカレントミラー回路を構成するトランジスタＱ１のサイズ比はＮ：１であるので、トランジスタＱ２１のベース電流はＮ・ΔＩｂ１だけ増加することになる。
【００７４】
トランジスタＱ２１のベース電流がＮ・ΔＩｂ１だけ増加することにより、上記と同様にして動作し、定常状態になったときのトランジスタＱ２１のベース電流の全増加量は、
ΔＩｂｅ｛１＋Σ（Ｎ・Ａ４）＾ｎ｝
となる。ここで、Ａ４は次の（５２）式で与えられる。

ここで、Ｎ・Ａ４＜１となるように設計することによって、ベース電流の発散を抑制することが可能となる。
【００７５】
この実施の形態４において、定電流回路１２は、例えば定電圧電圧源に抵抗を装荷した回路でも良いし、例えばバンドギャップ形回路でも良い。また、カレントミラー回路を構成する２つのトランジスタＱ７，Ｑ８のエミッタと電源１３間の抵抗Ｒ１，Ｒ２は装荷しなくても良い。
【００７６】
以上のように、この実施の形態４によれば、高周波増幅器２において、入力される高周波信号の電力が増加し、トランジスタＱ２１のベース電流がΔＩｂｅ増加した場合には、「Ｉｂｅ・Σ（Ｎ・Ａ４）＾ｎ」のベース電流が補償されるので、ベース電位Ｖｂｅが増加してバイアス級がＡ級に近づき、飽和出力電力、効率を増加することができるという効果が得られる。
【００７７】
また、この実施の形態４によれば、２つの等価ＰＮＰバイポーラトランジスタであるトランジスタＱ７，Ｑ８をダーリントン回路で構成することにより、電流増幅率β３を大きくすることが可能で、高周波増幅器２のトランジスタＱ２１のベース電流補償量を大きくすることができるという効果が得られる。
【００７８】
また、この実施の形態４によれば、２つのトランジスタＱ７，Ｑ８のサイズ比が１：Ｍであるため、カレントミラー比Ｍを２以上とすることによって、高周波増幅器２のトランジスタＱ２１のベース電流補償量を大きくすることができるという効果が得られる。
【００７９】
さらに、この実施の形態４によれば、バイアス印加素子としてインダクタＬ１を使用しているため、トランジスタＱ２１に入力される高周波信号の電力が大きくなっても、ベース電圧降下が大きくならず、高出力、高効率を得ることができるという効果が得られる。
【００８０】
さらに、この実施の形態４によれば、バイアス回路１の電源１３の電源電圧Ｖｐｃが低電圧である場合にも、定電流回路１２が電流Ｉｒｅｆ２を供給することにより、基準電流Ｉｒｅｆｔを容易に調整することができるという効果が得られる。
【００８１】
【発明の効果】
以上のように、この発明によれば、高周波増幅器の増幅素子と第１のカレントミラー回路を構成する第１のトランジスタと、上記増幅素子と上記第１のトランジスタのベース電流を補償する第２のトランジスタと、上記第２のトランジスタのコレクタ電流を基準電流とし、第２のカレントミラー回路を構成する第３及び第４のトランジスタと、上記第２のカレントミラー回路には依存せずに、上記第１のトランジスタのコレクタ電流を決定する定電流回路とを備えたことにより、高周波増幅器において、入力される高周波信号の電力が増加しても、増幅素子のベース電流が補償され、飽和出力電力、効率を増加することができるという効果がある。
【００８２】
この発明によれば、第２のトランジスタからインダクタを介して増幅素子にベース電流を供給することにより、増幅素子に入力される高周波信号の電力が大きくなっても、ベース電圧降下が大きくならず、高出力、高効率を得ることができるという効果がある。
【００８３】
この発明によれば、第３のトランジスタと第４のトランジスタのサイズ比を１：Ｍ（Ｍ≧２）とすることにより、増幅素子のベース電流補償量を大きくすることができるという効果がある。
【００８４】
この発明によれば、第３のトランジスタと第４のトランジスタをダーリントン回路で構成することにより、増幅素子のベース電流補償量を大きくすることができるという効果がある。
【００８５】
この発明によれば、第３のトランジスタと第４のトランジスタをＰＭＯＳトランジスタで構成することにより、バイアス回路の小型化を実現することができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１及び実施の形態２による高周波増幅器用のバイアス回路の構成を示す回路図である。
【図２】この発明の実施の形態３による高周波増幅器用のバイアス回路の構成を示す回路図である。
【図３】この発明の実施の形態４による高周波増幅器用のバイアス回路の構成を示す回路図である。
【図４】従来の高周波増幅器用のバイアス回路の構成を示す回路図である。
【符号の説明】
１バイアス回路、２高周波増幅器、１１バイアス回路出力端子、１２定電流回路、１３電源、２１高周波入力端子、２２高周波出力端子、２３電源、Ｃ２１コンデンサ、Ｃ２２コンデンサ、Ｌ１インダクタ、Ｑ１トランジスタ、Ｑ２トランジスタ、Ｑ３トランジスタ、Ｑ４トランジスタ、Ｑ５トランジスタ、Ｑ６トランジスタ、Ｑ７トランジスタ、Ｑ８トランジスタ、Ｑ９トランジスタ、Ｑ１０トランジスタ、Ｑ１１トランジスタ、Ｑ１２トランジスタ、Ｑ２１トランジスタ、Ｒ１抵抗、Ｒ２抵抗。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a bias circuit for a high frequency amplifier used for satellite communication, terrestrial microwave communication, mobile communication, and the like.
[0002]
[Prior art]
In general, in a high-frequency amplifier using an NPN bipolar transistor such as a BJT (Bipolar Junction Transistor) or HBT (Heterojunction Bipolar Transistor), a constant voltage that applies a base voltage at a constant voltage in order to achieve both low distortion, high output, and high efficiency. A base bias circuit is used.
[0003]
When a base bias is applied with a constant current, if a rectified current is generated when high-frequency input power is increased, the base voltage drops to maintain the constant current. Therefore, as the input increases, the class B operation is rapidly approached, so the saturation power of the high-frequency amplifier decreases, and a high output cannot be obtained.
[0004]
On the other hand, when the base bias is applied at a constant voltage, the base voltage does not drop, so the bias class does not change, and a large saturation power can be obtained as compared with the case of the constant current bias. Therefore, there is a need for a constant voltage base bias circuit that does not lower the base voltage even when the base current increases due to an increase in input power.
[0005]
FIG. 4 is a circuit diagram showing a configuration of a conventional bias circuit for a high-frequency amplifier disclosed in, for example, Japanese Patent Laid-Open No. 11-68473. In the figure, 1 is a bias circuit, and 2 is a high-frequency amplifier. The bias circuit 1 has a function of automatically compensating the base current of the transistor Q21 when the input power of the high-frequency amplifier 2 increases. .
[0006]
In the high frequency amplifier 2 of FIG. 4, 21 is a high frequency input terminal, 22 is a high frequency output terminal, 23 is a power source, Q21 is a transistor for high frequency amplification, and C21 is connected between the high frequency input terminal 21 and the base of the transistor Q21. A capacitor C22 is a capacitor connected between the collector of the transistor Q21 and the high frequency output terminal 22, R21 is a resistor connected between the collector of the transistor Q21 and the power source 23, Ibe is a base current of the transistor Q21, and Ice is a transistor Q21. Is the collector current.
[0007]
Further, in the bias circuit 1 of FIG. 4, 31 is a power source, Q31 is a transistor, and an NPN bipolar transistor that forms a current mirror circuit with the transistor Q21 of the high-frequency amplifier 2. Q32 is a transistor, which is an NPN bipolar transistor that compensates for the base current of the current mirror circuit formed by the transistors Q21 and Q31.
[0008]
Further, in the bias circuit 1 of FIG. 4, Q33 and Q34 are transistors, which are PNP bipolar transistors that constitute a current mirror circuit that uses the collector current of the transistor Q32 as a reference current and determines the collector current of the transistor Q31. R31 is a resistor, which is a reference resistor of a current mirror circuit composed of the transistors Q21 and Q31. R32 is a resistor that supplies a bias to the base of the transistor Q21 of the high-frequency amplifier 2. Iref is a reference current of the current mirror circuit composed of the transistors Q21 and Q31.
[0009]
Here, the size determined by the gate width and the gate length of the transistor Q21 of the high frequency amplifier 2 is N, and the size of the transistor Q31 of the bias circuit 1 constituting the current mirror circuit with the transistor Q21 is 1, that is, the transistor Q21 and the transistor The size ratio of Q31 is N: 1, and the current amplification factor of the transistors Q21 and Q31 is β.
[0010]
Next, the operation will be described.
In the high frequency amplifier 2, a high frequency signal from the high frequency input terminal 21 is input to the base of the transistor Q21 via the capacitor C21 and amplified, and then output from the collector of the transistor Q21 to the high frequency output terminal 22 via the capacitor C22. The
[0011]
The reference current Iref of the current mirror circuit by the transistors Q21 and Q31 is given by the following equation (1). Here, Vpc is the power supply voltage of the power supply 31, Vce is the collector-emitter voltage of the transistor Q34, Vbe is the base-emitter voltage of the transistors Q32 and Q31, and Rref is the resistance value of the reference resistor R31.
Iref = (Vpc−Vce−2Vbe) / Rref (1)
As shown in the equation (1), the reference current Iref is determined by the resistance value Rref of the resistor R31 which is a reference resistor.
[0012]
With respect to this reference current Iref, the collector current Ice of the transistor Q21 of the high frequency amplifier 2 is given by the following equation (2).
Ice = (N / (1 + ((1 + N) / (β (1 + β))))) Iref (2)
In this equation (2), if β is infinite, Ice = N · Iref, and a collector current Ice that is N times the reference current Iref flows.
[0013]
Here, if the base-emitter voltage of the transistor Q21 is Vbe, which is the same as the base-emitter voltage of the transistors Q32 and Q31, the base voltage Vbe supplied to the base of the transistor Q21 is expressed by the following equation (1): Equation (3) is obtained.
Vbe = (Vpc−Iref · Rref−Vce) / 2 (3)
The base current Ibe supplied to the base of the transistor Q21 is expressed by the following equation (4).
Ibe = Ice / β (4)
In this way, the base voltage Vbe and the base current Ibe are supplied to the high frequency amplifier 2 as outputs of the bias circuit 1.
[0014]
When the power of the high frequency signal input to the high frequency input terminal 21 increases, the collector current Ice of the transistor Q21 increases and the base current Ibe of the transistor Q21 increases. Along with this, the collector current of the transistor Q32 that compensates the base current of the current mirror circuit of the transistors Q21 and Q31 also increases. Since the transistors Q33 and Q34 operate as a current mirror circuit using the collector current of the transistor Q32 as a reference current, a current that is a current mirror ratio times the reference current that is the collector current of the transistor Q32 is applied to the collector of the transistor Q31. . As a result, the base current Ibe of the transistor Q21 can be further increased automatically.
[0015]
[Problems to be solved by the invention]
Since the conventional bias circuit is configured as described above, it is the reference resistor Rref that determines the reference current Iref of the current mirror circuit. When the power supply voltage Vpc of the power supply 31 is low, the emitter of the transistor Q34 And the power supply voltage Vpc are very small, the value of the reference resistor Rref is also very small, and it is very difficult to adjust the reference current Iref. When the power of the high-frequency input signal increases, There was a problem that the saturation output power and efficiency of the amplifier 2 could not be increased.
[0016]
In addition, since the resistor R32 is used as the bias applying element in the bias circuit 1, when the power of the high-frequency signal input to the transistor Q21 increases, the base voltage drop increases and high output and high efficiency are obtained. There was a problem that it was difficult.
[0017]
The present invention has been made to solve the above-described problems. The reference current of the current mirror circuit is determined by the constant current circuit, and when the power of the high-frequency input signal is increased, the amount of increase in the base current is increased. Accordingly, an object is to automatically increase the reference current of the current mirror circuit in response, and as a result, to obtain a bias circuit that can increase the saturation output power and efficiency of the high-frequency amplifier 2.
[0018]
[Means for Solving the Problems]
A bias circuit according to the present invention supplies a bias to a high-frequency amplifier that amplifies a high-frequency signal, and includes an amplifying element of the high-frequency amplifier, a first transistor constituting a first current mirror circuit, and the amplifying element. A second transistor that compensates for the base current of the first transistor, a third current transistor that constitutes a second current mirror circuit using the collector current of the second transistor as a reference current, Without depending on the second current mirror circuit, And a constant current circuit for determining the collector current of the first transistor.
[0019]
The bias circuit according to the present invention supplies a base current from the second transistor to the amplifying element via the inductor.
[0020]
In the bias circuit according to the present invention, the size ratio of the third transistor and the fourth transistor is 1: 1.
[0021]
In the bias circuit according to the present invention, the size ratio of the third transistor and the fourth transistor is 1: M (M ≧ 2).
[0022]
In the bias circuit according to the present invention, the third transistor and the fourth transistor are configured by a Darlington circuit.
[0023]
In the bias circuit according to the present invention, the third transistor and the fourth transistor are composed of PMOS transistors.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below.
Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a configuration of a bias circuit for a high frequency amplifier according to Embodiment 1 of the present invention. In FIG. 1, each configuration of high frequency amplifier 2 is equivalent to the configuration shown in FIG. As the (amplifying element), an NPN bipolar transistor such as BJT or HBT is used.
[0025]
In the bias circuit 1 of FIG. 1, 11 is a bias circuit output terminal, 12 is a constant current circuit, 13 is a power supply, and L1 is an inductor for supplying a bias to the high-frequency amplifier 2. Q1 is a transistor, which is an NPN bipolar transistor that forms a current mirror circuit (first current mirror circuit) with the transistor Q21 of the high-frequency amplifier 2. Q2 is a transistor, which is an NPN bipolar transistor that compensates for the base current of the current mirror circuit formed by the transistors Q21 and Q1. Here, the constant current circuit 12 determines the collector current of the transistor Q1.
[0026]
Further, in the bias circuit 1 of FIG. 1, Q3 and Q4 are transistors, which are PNP bipolar transistors constituting a current mirror circuit (second current mirror circuit) using the collector current of the transistor Q2 as a reference current. R1 and R2 are resistors connected between the emitters of the transistors Q3 and Q4 and the power supply 13, respectively.
[0027]
Further, in the bias circuit 1 of FIG. 1, Ib1 is the base current of the transistor Q1, Ic1 is the collector current of the transistor Q1, Ie2 is the emitter current of the transistor Q2, Ic2 is the collector current of the transistor Q2, Ib2 is the base current of the transistor Q2, Iref1 is a collector current of the transistor Q4, Iref2 is a current supplied by the constant current circuit 12, Ireft is a total current obtained by adding Iref1 and Iref2, and is a reference current of the current mirror circuit formed by the transistors Q21 and Q1.
[0028]
Here, the size of the transistor Q21 of the high frequency amplifier 2 is N, the size of the transistor Q1 of the bias circuit 1 constituting the current mirror circuit with the transistor Q21 is 1, that is, the size ratio of the transistors Q21 and Q1 is N: 1, and the transistor Let β21 be the current amplification factor of Q21, Q1, and Q2. The size ratio of the transistors Q3 and Q4 constituting the current mirror circuit is 1: 1, and the current amplification factor is β2.
[0029]
Next, the operation will be described.
In the high frequency amplifier 2, a high frequency signal from the high frequency input terminal 21 is input to the base of the transistor Q21 via the capacitor C21 and amplified, and then output from the collector of the transistor Q21 to the high frequency output terminal 22 via the capacitor C22. The Further, the bias voltage 1 supplies the base voltage Vbe and the base current Ibe of the transistor Q21.
[0030]
The collector current Iref1 of the transistor Q4 is given by the following equation (5). Here, Vpc is the power supply voltage of the power supply 13, Vce is the collector-emitter voltage of the transistor Q4, Vbe is the base-emitter voltage of the transistors Q2 and Q1, and Rref is the resistance value of the resistor R2.
Iref1 = (Vpc−Vce−2Vbe) / Rref (5)
[0031]
The collector current Ice of the transistor Q21 is given by the following equation (6).
Ice = N / {1 + ((1 + N) / (β · (1 + β)))} Ireft (6)
In this equation (6), if β is infinite, Ice = N · Ireft, and a collector current Ice that is N times the reference current Ireft flows.
[0032]
Here, assuming that the base-emitter voltage of the transistor Q21 is Vbe, which is the same as the base-emitter voltage of the transistors Q2 and Q1, the base voltage Vbe supplied to the base of the transistor Q21 is given by the following equation (5): It becomes like (7) Formula.
Vbe = (Vpc−Iref1 · Rref−Vce) / 2 (7)
The base current Ibe supplied to the base of the transistor Q21 is expressed by the following equation (8).
Ibe = Ice / β (8)
In this way, as the output of the bias circuit 1, the base voltage Vbe and the base current Ibe shown in the above equations (7) and (8) are supplied to the base of the transistor Q21 of the high frequency amplifier 2.
[0033]
In FIG. 1, when the power of the high frequency signal input to the high frequency amplifier 2 increases and the base current Ibe of the transistor Q21 increases by ΔIbe, the amount of change in the current of each transistor is as follows. Here, Iref2 does not increase because it is a constant current.
ΔIbe = ΔIe2−ΔIb1 (9)
ΔIe2 = (1 + β) · ΔIb2 (10)
ΔIc2 = β · ΔIb2 (11)
ΔIc1 = β · ΔIb1 (12)
ΔIref1 = (β2 / (β2 + 2)) · ΔIc2 (13)
ΔIref1 = ΔIb2 + ΔIc1 (14)
[0034]
From the above equations, the following equations (15) and (16) are obtained.
ΔIbe = (1 + β) · ΔIb2−ΔIb1 (15)
ΔIb2 + β · ΔIb1 = {β · β2 / (β2 + 2)} ΔIb2 (16)
Therefore, ΔIb1 is given by the following equation (17).

Here, since the relationship of β · β2> β2 + 2 is normally established, ΔIb1 is positive. Since the size ratio of the transistor Q21 and the transistor Q1 constituting the current mirror circuit is N: 1, the base current of the transistor Q21 increases by N · ΔIb1.
[0035]
When the base current of the transistor Q21 increases by N · ΔIb1, the operation is performed in the same manner as described above, and the total increase amount of the base current of the transistor Q21 when the steady state is obtained is
ΔIbe {1 + Σ (N · A1) ^ n}
It becomes. Here, n indicates a cycle until the steady state is reached, and A1 is given by the following equation (18).

Here, the base current divergence can be suppressed by designing N · A1 <1.
[0036]
In the first embodiment, the constant current circuit 12 may be, for example, a circuit in which a resistor is loaded on a constant voltage source or a band gap type circuit, for example. Further, the resistors R1 and R2 between the emitters of the two transistors Q3 and Q4 constituting the current mirror circuit and the power supply 13 may not be loaded.
[0037]
As described above, according to the first embodiment, in the high-frequency amplifier 2, when the power of the input high-frequency signal increases and the base current of the transistor Q21 increases by ΔIbe, “Ibe · Σ (N · Since the base current of A1) ^ n "is compensated, the base potential Vbe is increased, the bias class approaches the class A, and the effect that the saturated output power and efficiency can be increased is obtained.
[0038]
Further, according to the first embodiment, since the inductor L1 is used as the bias applying element, the base voltage drop does not increase even when the power of the high-frequency signal input to the transistor Q21 increases, and the high output The effect that high efficiency can be obtained is obtained.
[0039]
Furthermore, according to the first embodiment, even when the power supply voltage Vpc of the power supply 13 of the bias circuit 1 is a low voltage, the constant current circuit 12 supplies the current Iref2, thereby easily adjusting the reference current Ireft. The effect that it can do is acquired.
[0040]
Embodiment 2. FIG.
The circuit diagram showing the configuration of the bias circuit according to the second embodiment is the same as that shown in FIG. 1 of the first embodiment. In the first embodiment, the size ratio of the transistors Q3 and Q4 constituting the current mirror is 1: 1, but in the second embodiment, the size ratio of the transistors Q3 and Q4 is 1: M (M ≧ 2). This is different from the first embodiment.
[0041]
Next, the operation will be described.
As in the first embodiment, the base voltage Vbe and the base current Ibe shown in the equations (7) and (8) are supplied to the high frequency amplifier 2 as the output of the bias circuit 1.
[0042]
In FIG. 1, when the power of the high-frequency signal input to the high-frequency amplifier 2 increases and the base current Ibe of the transistor Q21 increases by ΔIbe, the amount of change in the current of each transistor is as follows. Here, since Ireft is a constant current, it does not increase.
ΔIbe = ΔIe2−ΔIb1 (19)
ΔIe2 = (1 + β) · ΔIb2 (20)
ΔIc2 = β · ΔIb2 (21)
ΔIc1 = β · ΔIb1 (22)
ΔIref1 = (M · β2 / (β2 + 1 + M)) · ΔIc2 (23)
ΔIref1 = ΔIb2 + ΔIc1 (24)
[0043]
From the above equations, the following equations (25) and (26) are obtained.
ΔIbe = (1 + β) · ΔIb2−ΔIb1 (25)
ΔIb2 + β · ΔIb1 = {M · β · β2 / (β2 + 1 + M)} · ΔIb2 (26)
Therefore, ΔIb1 is given by the following equation (27).

Usually, since the relationship of M · β · β2> β2 + 1 + M is established, ΔIb1 is positive. Since the size ratio of the transistor Q21 and the transistor Q1 constituting the current mirror circuit is N: 1, the base current of the transistor Q21 increases by N · ΔIb1.
[0044]
When the base current of the transistor Q21 increases by N · ΔIb1, the operation is performed in the same manner as described above, and the total increase amount of the base current of the transistor Q21 when the steady state is obtained is
ΔIbe {1 + Σ (N · A2) ^ n}
It becomes. Here, A2 is given by the following equation (28).

Here, the base current divergence can be suppressed by designing so that N · A2 <1.
[0045]
In the second embodiment, the constant current circuit 12 may be, for example, a circuit in which a resistor is loaded on a constant voltage source or a band gap type circuit, for example. Further, the reference resistors R1 and R2 between the emitters of the two transistors Q3 and Q4 constituting the current mirror circuit and the power supply 13 need not be loaded.
[0046]
As described above, according to the second embodiment, in the high frequency amplifier 2, when the power of the input high frequency signal increases and the base current of the transistor Q21 increases by ΔIbe, “Ibe · Σ (N · Since the base current of A2) ^ n "is compensated, the base potential Vbe is increased, the bias class approaches the class A, and the effect that the saturated output power and efficiency can be increased is obtained.
[0047]
Further, according to the second embodiment, since the size ratio of the two transistors Q3 and Q4 is 1: M, the base current compensation of the transistor Q21 of the high-frequency amplifier 2 is achieved by setting the current mirror ratio M to 2 or more. The effect that the amount can be increased is obtained.
[0048]
Further, according to the second embodiment, since the inductor L1 is used as the bias applying element, even if the power of the high frequency signal input to the transistor Q21 increases, the base voltage drop does not increase, and the high output The effect that high efficiency can be obtained is obtained.
[0049]
Furthermore, according to the second embodiment, even when the power supply voltage Vpc of the power supply 13 of the bias circuit 1 is a low voltage, the constant current circuit 12 supplies the current Iref2, thereby easily adjusting the reference current Ireft. The effect that it can do is acquired.
[0050]
Embodiment 3 FIG.
FIG. 2 is a circuit diagram showing a configuration of a bias circuit for a high frequency amplifier according to the third embodiment of the present invention. In the figure, each configuration of the high frequency amplifier 2 is equivalent to the configuration shown in FIG. 1 of the first embodiment. is there.
[0051]
Further, in the bias circuit 1 of FIG. 2, the bias circuit output terminal 11, the constant current circuit 12, the power source 13, the inductor L1, the transistor Q1, and the transistor Q2 are the same as the configuration shown in FIG. Q5 and Q6 are transistors, which are PMOS field effect transistors (PMOSFETs) constituting a current mirror circuit using the collector current of the transistor Q2 as a reference current. R1 and R2 are resistors connected between the sources of the transistors Q5 and Q6 and the power supply 13, respectively.
[0052]
Further, in the bias circuit 1 of FIG. 2, Ib1 is the base current of the transistor Q1, Ic1 is the collector current of the transistor Q1, Ie2 is the emitter current of the transistor Q2, Ic2 is the collector current of the transistor Q2, Ib2 is the base current of the transistor Q2, Iref1 is a drain current of the transistor Q6, Iref2 is a current supplied by the constant current circuit 12, Ireft is a total current obtained by adding Iref1 and Iref2, and is a reference current of the current mirror circuit by the transistors Q21 and Q1.
[0053]
Here, the size of the transistor Q21 of the high frequency amplifier 2 is N, the size of the transistor Q1 of the bias circuit 1 constituting the current mirror circuit with the transistor Q21 is 1, that is, the size ratio of the transistors Q21 and Q1 is N: 1, and the transistor Let β21 be the current amplification factor of Q21, Q1, and Q2. The size ratio of the transistors Q5 and Q6 constituting the current mirror circuit is 1: M.
[0054]
Next, the operation will be described.
In the high frequency amplifier 2, a high frequency signal from the high frequency input terminal 21 is input to the base of the transistor Q21 via the capacitor C21 and amplified, and then output from the collector of the transistor Q21 to the high frequency output terminal 22 via the capacitor C22. The Further, the bias voltage 1 supplies the base voltage Vbe and the base current Ibe of the transistor Q21.
[0055]
The drain current Iref1 of the transistor Q6 is given by the following equation (29). Here, Vpc is the power supply voltage of the power supply 13, Vds is the drain-source voltage of the transistor Q6, Vbe is the base-emitter voltage of the transistors Q2 and Q1, and Rref is the resistance value of the resistor R2.
Iref1 = (Vpc−Vds−2Vbe) / Rref (29)
[0056]
Further, the collector current Ice of the transistor Q21 is given by the following equation (30).
Ice = N / {1 + ((1 + N) / (β · (1 + β)))} Ireft (30)
In this equation (30), if β is infinite, Ice = N · Ireft, and a collector current Ice that is N times the reference current Ireft flows.
[0057]
Here, if the base-emitter voltage of the transistor Q21 is Vbe, which is the same as the base-emitter voltage of the transistors Q2 and Q1, the base voltage Vbe supplied to the base of the transistor Q21 is given by the following equation (29): It becomes like (31) Formula.
Vbe = (Vpc−Iref1 · Rref−Vds) / 2 (31)
The base current Ibe supplied to the base of the transistor Q21 is expressed by the following equation (32).
Ibe = Ice / β (32)
In this way, as the output of the bias circuit 1, the base voltage Vbe and the base current Ibe shown in the equations (31) and (32) are supplied to the base of the transistor Q21 of the high-frequency amplifier 2.
[0058]
In FIG. 2, when the power of the high-frequency signal input to the high-frequency amplifier 2 increases and the base current Ibe of the transistor Q21 increases by ΔIbe, the amount of change in the current of each transistor is as follows.
ΔIbe = ΔIe2−ΔIb1 (33)
ΔIe2 = (1 + β) · ΔIb2 (34)
ΔIc2 = β · ΔIb2 (35)
ΔIc1 = β · ΔIb1 (36)
ΔIref1 = M · ΔIc2 (37)
ΔIref1 = ΔIb2 + ΔIc1 (38)
[0059]
The following equations (39) and (40) are obtained from the above equations.
ΔIbe = (1 + β) · ΔIb2−ΔIb1 (39)
ΔIb2 + β · ΔIb1 = M · β · ΔIb2 (40)
Therefore, ΔIb1 is given by the following equation (41).
ΔIb1 = {{M · β−1} / {β ^ 2 + β−M · β + 1}} ΔIbe (41)
Usually, since the relationship of M · β> 1 holds, ΔIb1 is positive. Since the size ratio of the transistor Q21 and the transistor Q1 constituting the current mirror circuit is N: 1, the base current of the transistor Q21 increases by N · ΔIb1.
[0060]
When the base current of the transistor Q21 increases by N · ΔIb1, the operation is performed in the same manner as described above, and the total increase amount of the base current of the transistor Q21 when the steady state is obtained is
ΔIbe {1 + Σ (N · A3) ^ n}
It becomes. Here, A3 is given by the following equation (42).
A3 = {M · β−1} / {β ^ 2 + β−M · β + 1} (42)
Here, the base current divergence can be suppressed by designing N · A3 <1.
[0061]
In the third embodiment, the constant current circuit 12 may be, for example, a circuit in which a resistor is loaded on a constant voltage source, or a band gap type circuit, for example. Further, the resistors R1 and R2 between the sources of the two transistors Q5 and Q6 constituting the current mirror circuit and the power supply 13 need not be loaded.
[0062]
As described above, according to the third embodiment, in the high frequency amplifier 2, when the power of the input high frequency signal increases and the base current of the transistor Q21 increases by ΔIbe, “Ibe · Σ (N · Since the base current of A3) ^ n "is compensated, the base potential Vbe is increased, the bias class approaches the class A, and the effect that the saturated output power and efficiency can be increased is obtained.
[0063]
Further, according to the third embodiment, since the size ratio of the two transistors Q5 and Q6 is 1: M, the base current compensation of the transistor Q21 of the high-frequency amplifier 2 is achieved by setting the current mirror ratio M to 2 or more. The effect that the amount can be increased is obtained.
[0064]
Furthermore, according to the third embodiment, the use of a PMOS field effect transistor for the two transistors Q5 and Q6 provides an effect that the bias circuit 1 can be reduced in size.
[0065]
Further, according to the third embodiment, since the inductor L1 is used as the bias applying element, even if the power of the high frequency signal input to the transistor Q21 increases, the base voltage drop does not increase and the high output The effect that high efficiency can be obtained is obtained.
[0066]
Furthermore, according to the third embodiment, even when the power supply voltage Vpc of the power supply 13 of the bias circuit 1 is a low voltage, the constant current circuit 12 supplies the current Iref2, thereby easily adjusting the reference current Ireft. The effect that it can do is acquired.
[0067]
Embodiment 4 FIG.
FIG. 3 is a circuit diagram showing the configuration of the bias circuit for a high frequency amplifier according to the fourth embodiment of the present invention. In the figure, each configuration of the high frequency amplifier 2 is equivalent to the configuration shown in FIG. 1 of the first embodiment. is there. Further, in the bias circuit 1 of FIG. 3, the bias circuit output terminal 11, the constant current circuit 12, the power supply 13, the inductor L1, the transistor Q1, and the transistor Q2 are the same as those shown in FIG.
[0068]
Further, in the bias circuit 1 of FIG. 3, Q7 and Q8 are transistors, which constitute a current mirror circuit using the collector current of the transistor Q2 as a reference current, and are two equivalent PNP bipolar transistors comprising a Darlington circuit. Q9 is a transistor, an NPN bipolar transistor constituting the transistor Q7, and Q10 is a transistor, a PNP bipolar transistor constituting the transistor Q7. Q11 is a transistor, an NPN bipolar transistor constituting the transistor Q8, and Q12 is a transistor, a PNP bipolar transistor constituting the transistor Q8. R1 and R2 are resistors connected between the emitters of the transistors Q7 and Q8 and the power supply 13, respectively.
[0069]
Further, in the bias circuit 1 of FIG. 3, Ib1 is the base current of the transistor Q1, Ic1 is the collector current of the transistor Q1, Ie2 is the emitter current of the transistor Q2, Ic2 is the collector current of the transistor Q2, Ib2 is the base current of the transistor Q2, Iref1 is the collector current of the transistor Q8 (equivalent PNP bipolar transistor), Iref2 is the current supplied by the constant current circuit 12, Ireft is the total current obtained by adding Iref1 and Iref2, and the reference current of the current mirror circuit by the transistors Q21 and Q1 is there.
[0070]
Here, the size of the transistor Q21 of the high-frequency amplifier 2 is N, the size of the transistor Q1 of the bias circuit 1 constituting the current mirror circuit with the transistor Q21 is 1, that is, the size ratio of the transistors Q21 and Q1 is N: 1, Let β21 be the current amplification factor of Q21, Q1, and Q2. The size ratio of the transistors Q7 and Q8 constituting the current mirror circuit is 1: M, and the current amplification factor is β3. It is assumed that current amplification factor β3 of transistors Q7 and Q8 is larger than current amplification factor β2 of transistors Q3 and Q4 of the second embodiment.
[0071]
Next, the operation will be described.
Assuming that Vce is the collector-emitter voltage of the transistor Q8 composed of an equivalent PNP bipolar transistor comprising a Darlington circuit, Iref1 is given by the above equation (5) as in the first embodiment, and the collector current of the transistor Q21 is Ice is given by the above equation (6). As the output of the bias circuit 1, the bias voltage Vbe and the base current Ibe shown in the above equations (7) and (8) are supplied to the base of the transistor Q21 of the high frequency amplifier 2.
[0072]
In FIG. 3, when the power of the high-frequency signal input to the high-frequency amplifier 2 increases and the base current Ibe of the transistor Q21 increases by ΔIbe, the amount of change in the current of each transistor is as follows. Here, since Ireft is a constant current, it does not increase.
ΔIbe = ΔIe2−ΔIb1 (43)
ΔIe2 = (1 + β) · ΔIb2 (44)
ΔIc2 = β · ΔIb2 (45)
ΔIc1 = β · ΔIb1 (46)
ΔIref1 = (M · β3 / (β3 + 1 + M)) · ΔIc2 (47)
ΔIref1 = ΔIb2 + ΔIc1 (48)
[0073]
From the above equations, the following equations (49) and (50) are obtained.

Therefore, ΔIb1 is given by the following equation (51).

Usually, since the relationship of M · β · β3> β3 + 1 + M is established, ΔIb1 is positive. Since the size ratio of the transistor Q21 and the transistor Q1 constituting the current mirror circuit is N: 1, the base current of the transistor Q21 increases by N · ΔIb1.
[0074]
When the base current of the transistor Q21 increases by N · ΔIb1, the operation is performed in the same manner as described above, and the total increase amount of the base current of the transistor Q21 when the steady state is obtained is
ΔIbe {1 + Σ (N · A4) ^ n}
It becomes. Here, A4 is given by the following equation (52).

Here, the base current divergence can be suppressed by designing N · A4 <1.
[0075]
In the fourth embodiment, the constant current circuit 12 may be, for example, a circuit in which a resistor is loaded on a constant voltage source or a band gap type circuit, for example. Further, the resistors R1 and R2 between the emitters of the two transistors Q7 and Q8 constituting the current mirror circuit and the power supply 13 need not be loaded.
[0076]
As described above, according to the fourth embodiment, in the high frequency amplifier 2, when the power of the input high frequency signal increases and the base current of the transistor Q21 increases by ΔIbe, “Ibe · Σ (N · Since the base current of A4) ^ n "is compensated, the base potential Vbe is increased, the bias class approaches the class A, and the effect that the saturated output power and efficiency can be increased is obtained.
[0077]
Further, according to the fourth embodiment, by configuring the transistors Q7 and Q8, which are two equivalent PNP bipolar transistors, by a Darlington circuit, the current amplification factor β3 can be increased, and the transistor Q21 of the high frequency amplifier 2 can be increased. The base current compensation amount can be increased.
[0078]
Further, according to the fourth embodiment, since the size ratio of the two transistors Q7 and Q8 is 1: M, the base current compensation of the transistor Q21 of the high frequency amplifier 2 is achieved by setting the current mirror ratio M to 2 or more. The effect that the amount can be increased is obtained.
[0079]
Further, according to the fourth embodiment, since the inductor L1 is used as the bias applying element, the base voltage drop does not increase even when the power of the high-frequency signal input to the transistor Q21 increases, and the high output The effect that high efficiency can be obtained is obtained.
[0080]
Further, according to the fourth embodiment, even when the power supply voltage Vpc of the power supply 13 of the bias circuit 1 is a low voltage, the constant current circuit 12 supplies the current Iref2, thereby easily adjusting the reference current Ireft. The effect that it can do is acquired.
[0081]
【The invention's effect】
As described above, according to the present invention, the amplifying element of the high frequency amplifier and the first transistor constituting the first current mirror circuit, the second current for compensating the base current of the amplifying element and the first transistor are compensated. A transistor, and a third and a fourth transistor constituting a second current mirror circuit using the collector current of the second transistor as a reference current, Without depending on the second current mirror circuit, By providing the constant current circuit for determining the collector current of the first transistor, the base current of the amplifying element is compensated even if the power of the input high frequency signal increases in the high frequency amplifier, and the saturated output power There is an effect that the efficiency can be increased.
[0082]
According to the present invention, by supplying the base current from the second transistor to the amplifying element via the inductor, even if the power of the high-frequency signal input to the amplifying element increases, the base voltage drop does not increase, There is an effect that high output and high efficiency can be obtained.
[0083]
According to the present invention, the base current compensation amount of the amplifying element can be increased by setting the size ratio of the third transistor and the fourth transistor to 1: M (M ≧ 2).
[0084]
According to the present invention, by configuring the third transistor and the fourth transistor with a Darlington circuit, there is an effect that the base current compensation amount of the amplifying element can be increased.
[0085]
According to the present invention, the third transistor and the fourth transistor are formed of PMOS transistors, so that the bias circuit can be reduced in size.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a bias circuit for a high-frequency amplifier according to

Embodiments

1 and 2 of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a bias circuit for a high frequency amplifier according to a third embodiment of the present invention.
FIG. 3 is a circuit diagram showing a configuration of a bias circuit for a high frequency amplifier according to a fourth embodiment of the present invention.
FIG. 4 is a circuit diagram showing a configuration of a conventional bias circuit for a high-frequency amplifier.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Bias circuit, 2 High frequency amplifier, 11 Bias circuit output terminal, 12 Constant current circuit, 13 Power supply, 21 High frequency input terminal, 22 High frequency output terminal, 23 Power supply, C21 capacitor, C22 capacitor, L1 inductor, Q1 transistor, Q2 transistor, Q3 transistor, Q4 transistor, Q5 transistor, Q6 transistor, Q7 transistor, Q8 transistor, Q9 transistor, Q10 transistor, Q11 transistor, Q12 transistor, Q21 transistor, R1 resistor, R2 resistor.

Claims

A bias circuit for supplying a bias to a high-frequency amplifier that amplifies a high-frequency signal,
An amplifying element of the high-frequency amplifier and a first transistor constituting a first current mirror circuit;
A second transistor for compensating for the base current of the amplifying element and the first transistor;
Third and fourth transistors constituting a second current mirror circuit, using the collector current of the second transistor as a reference current,
A bias circuit comprising: a constant current circuit that determines a collector current of the first transistor without depending on the second current mirror circuit.

2. The bias circuit according to claim 1, wherein a base current is supplied from the second transistor to the amplifying element via an inductor.

2. The bias circuit according to claim 1, wherein a size ratio of the third transistor and the fourth transistor is 1: 1.

2. The bias circuit according to claim 1, wherein a size ratio of the third transistor and the fourth transistor is 1: M (M ≧ 2).

5. The bias circuit according to claim 4, wherein the third transistor and the fourth transistor are configured by a Darlington circuit.

2. The bias circuit according to claim 1, wherein the third transistor and the fourth transistor are PMOS transistors.