JP4812058B2 - Ｆｉｆｏ管理方法及びパイプラインプロセッサシステム - Google Patents
Ｆｉｆｏ管理方法及びパイプラインプロセッサシステム Download PDFInfo
- Publication number
- JP4812058B2 JP4812058B2 JP2001036104A JP2001036104A JP4812058B2 JP 4812058 B2 JP4812058 B2 JP 4812058B2 JP 2001036104 A JP2001036104 A JP 2001036104A JP 2001036104 A JP2001036104 A JP 2001036104A JP 4812058 B2 JP4812058 B2 JP 4812058B2
- Authority
- JP
- Japan
- Prior art keywords
- fifo
- processing module
- external memory
- downstream
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/10—Indexing scheme relating to groups G06F5/10 - G06F5/14
- G06F2205/108—Reading or writing the data blockwise, e.g. using an extra end-of-block pointer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Advance Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＦＩＦＯ管理方法とパイプラインプロセサシステム、特にパイプラインプロセサ装置におけるＦＩＦＯ装置の使用方法に関する。
【０００２】
【従来の技術】
パイプラインプロセサ装置における個々のサブモジュールの性能は、入力コマンドやデータレート、前記サブモジュールが実行しなければならないコマンドやデータにおける処理の複雑さに依存する。サブモジュールがコマンドを実行するために要する時間は、コマンドの複雑さと、さらに下流のサブモジュールの停止(stall)指示および頻度に応じて変化する。隣接するパイプラインサブモジュール間でコマンドを実行するレートが異なる場合、通常、所定長の先入先出レジスタ装置（ＦＩＦＯ）がそのサブモジュール間に挿入され、第２（下流）のサブモジュールが停止しているかあるいはビジーの間における、第１（上流）のサブモジュールの待ち時間を吸収する。
【０００３】
【発明が解決しようとする課題】
しかしながら、通常、ＦＩＦＯのサイズは性能とコストの妥協点にあり、残念なことに、関係する２つのサブモジュールについて停止のパターンが非常に異なる場合最適なサイズとされることは決してない。
【０００４】
【課題を解決するための手段】
本発明は既存の装置のひとつあるいは複数の欠点を実質的に克服し、少なくとも改善することを目的とする。
【０００５】
本発明の構成のひとつは、情報を処理するパイプライン内において上流の処理モジュールと下流の処理モジュールとの間にＦＩＦＯが結合されており、前記処理モジュールの各々は先入れ先だし式にバッファリングする共通の外部メモリにアクセスするパイプラインシステムにおけるＦＩＦＯ管理方法であって、前記ＦＩＦＯからの、該ＦＩＦＯの空きが第１の所定数にまで減少したことを示すフル信号に応じて前記上流の処理モジュールが、前記下流の処理モジュールに対して前記上流の処理モジュールの格納した情報を前記外部メモリから読み出すように指示する第１の特別コマンドを前記ＦＩＦＯに書き込み、後続の前記下流の処理モジュールへの情報を前記外部メモリへ出力する第１出力工程と、前記ＦＩＦＯから前記上流の処理モジュールからの情報を読み出している下流の処理モジュールが、前記ＦＩＦＯから前記第１の特別コマンドを受信すると、後続の情報を前記外部メモリから読み出すようにする第１入力工程とを有することを特徴とする方法にある。
【０００６】
あるいは、本発明の他の構成は、上流のプロセッサモジュールと、下流のプロセッサモジュールと、前記上流のプロセッサモジュールの出力と前記下流のプロセッサモジュールの入力との間に連結することで、情報を処理するプロセッサパイプラインを形成するＦＩＦＯと、前記プロセッサモジュールの各々からアクセス可能な、先入れ先だし式にバッファリングする外部メモリとを有し、前記上流の処理モジュールは前記ＦＩＦＯからの、該ＦＩＦＯの空きが第１の所定数にまで減少したことを示す信号に応じて、前記下流の処理モジュールに対して前記上流の処理モジュールの格納した情報を前記外部メモリから読み出すように指示する第１の特別コマンドを前記ＦＩＦＯに書き込み、後続の前記下流の処理モジュールへの情報を前記外部メモリへ出力し、前記ＦＩＦＯから前記上流の処理モジュールからの情報を読み出している下流の処理モジュールは、前記ＦＩＦＯから前記第１の特別コマンドを受信すると後続の情報を前記外部メモリから読み出すことを特徴とするパイプラインプロセッサシステムにある。
【０００７】
【発明の実施の形態】
図１は、上流サブモジュール１２と下流サブモジュール１６と、２つのサブモジュール１２と１６との間に配置されてコネクション１７，１９によって結合されたＦＩＦＯ１４とを有する従来のパイプラインシステム１０を示す。サブモジュール１２及び１６は、コマンドの実行あるいは生成のために要する遅延時間(latency)が異なる。ＦＩＦＯ１４は多数の内部レジスタあるいはメモリ１８を有し、それによる従来の動作の結果、上流サブモジュール１２は、少なくともレジスタ１８がいっぱいになるまで自由にコマンドを生成し、その時点でサブモジュール１２は停止するはずである。遅延時間が可変であれば、下流のサブモジュール１６は最短の遅延時間でコマンドを処理でき、その結果、上流モジュール１２がＦＩＦＯ１４の内容を生成あるいは供給し得るよりも速いレートで排出することができる。このような環境において、本装置の全体的な性能は、下流サブモジュール１６は上流サブモジュール１２によってさらに多くのコマンドが生成されるのを待たねばならないために、サブモジュール１２及び１６を直接結合した構成に比べてほんのわずか改善されるだけである。また、システム１０の性能は、通常性能とコストの妥協点で選ばれるレジスタ１８の数であるＦＩＦＯ１４のサイズへの依存度が高い。
【０００８】
図２は、上流モジュール２２及び下流モジュール２６それぞれと、その間のローカルＦＩＦＯとを有する、好適な実施例によるシステム２０を示す。サブモジュール２２及び２６はまた、共通の外部メモリ３２へアクセスする。これは、特にサブモジュール２２及び２６がそれぞれ同一の集積回路のパッケージ内に形成される場合における多くのサブモジュール構成の特徴である。外部ローカルメモリ３２は、典型的には、プロセササブモジュール２２及び２６により個別的あるいは集団的に遂行される動作のためのランダムアクセスできる局所化された格納部を提供している。本説明においては、サブモジュール２２と２６の間で受け渡される「コマンド」に言及しているが、この言及は、サブモジュール２２，２６それぞれの機能により要求されたり或いは判定されるときにそれらの間で受け渡される命令やデータ、信号あるいはあらゆる情報を含むと限定なしで解釈されるべきである。
【０００９】
ＦＩＦＯ２４に空きがある間、上記検討した従来の方法で、上流サブモジュール２２はコマンドをＦＩＦＯ２４に渡し、下流サブモジュール２６はＦＩＦＯ２４からコマンドを取り出す。ＦＩＦＯ２４の空きがなくなるか、あるいは実質的に空きがなくたった場合、上流サブモジュール２２は図１の従来の方法のように停止せず、下流サブモジュール２６に対してコマンドの生成を続行する。しかしながら、上流サブモジュール２２は生成したコマンドをＦＩＦＯ２４に渡す代わりに、コマンドをローカルメモリ３２に転送する。
【００１０】
最高性能のために、外部メモリ３２への転送は、メモリ利用技術においてはよく知られた、ひとつのメモリトランザクションについて８あるいは１６コマンドを一組とする「バーストモード方式」で行われる。この動作は、ＦＩＦＯ２４に実質的に空きがない間は繰り返し行われる。バーストモード転送を容易にするために、上流サブモジュール２２はコネクション５０を介して、所定のバーストサイズを受容できる保持バッファ３０にコマンドを出力する。この方法により、ローカルメモリ３２へのアクセスに関するあらゆる遅延時間が短縮される。このようにせず、もしも各メモリアクセスごとに扱われるコマンド数がほんのわずかであるとすれば、非常に厳しいだろう。
【００１１】
ＦＩＦＯ２４の状態は、２つの信号３８，４６によって上流モジュール２２に伝達される。ＦＩＦＯ２４が実質的にいっぱいになった場合、例えば空のままのロケーションが１あるいは２あるいは他のなんらかの所定数の場合、信号４６はアサートされ、上流サブモジュール２２に、コネクション４８を介してＦＩＦＯ２４内へと第１の特別コマンド６０を渡させる。このとき直ちに、サブモジュール２２は保持バッファ３０を介して外部メモリに対するコマンドの送信を開始する。第１の特別コマンド６０は、"ｆｅｔｃｈ＿ｆｒｏｍ＿ＲＡＭ"命令であり、図３に示すようにＦＩＦＯ２４内にロードされる。下流サブモジュール２６によってＦＩＦＯ２４を介して受け取られた場合、第１の特別コマンド６０は、下流サブモジュールがＦＩＦＯ２４の代わりに外部メモリ３２から後続のコマンドを取り込むよう命じる。外部メモリ３２内のコマンドを取り込むアドレスは、第１の特別コマンド６０内のパラメータのひとつとして特定される。
【００１２】
上流サブモジュール２２は、ＦＩＦＯ２４が使用可能となるときまで、保持バッファを介して外部メモリ３２にコマンドの格納を続ける。ＦＩＦＯ２４はまた、ＦＩＦＯ２４内に、或る数の空き或いは利用可能なロケーション２８があることを上流サブモジュール２２に認識させる信号３８を生成する。これは例えば、ＦＩＦＯ２４の、例えばおよそ４分の３しかふさがっていない場合に生じるようにしても良い。
【００１３】
このＦＩＦＯ２４の「利用可能」状態が検出されたとき、上流サブモジュール２２は外部メモリ３２に第２の特別コマンド６２"ｆｅｔｃｈ＿ｆｒｏｍ＿ＦＩＦＯ"を書き込む。図３にも示されているとおり、外部メモリ３２の最後のコマンドの直後に格納される。第２の特別コマンド６２は、下流サブモジュール２６にＦＩＦＯ２４から後続のコマンドを取り込ませ、別の"ｆｅｔｃｈ＿ｆｒｏｍ＿ＲＡＭ"コマンド６０に行き当たるまでＦＩＦＯ２４から取り込み続けさせる命令として作用する。
【００１４】
この方式では、ＦＩＦＯ２４が例えば２４のロケーションを有し、保持バッファ３０が８つのロケーションを有する場合、保持バッファ３０には、６つのコマンドとそれに続く第２の特別コマンド６２（ｆｅｔｃｈ＿ｆｒｏｍ＿ＦＩＦＯ）をロードできる。それによって、更なるコマンドを格納するためにＦＩＦＯ２４内の空間を解放するには十分な１回のバーストモードメモリトランザクションをメモリ３２に行わせることができる。
【００１５】
この構成により、ＦＩＦＯ２４のメモリ空間あるいは外部メモリ３２のメモリ空間は、実際のコマンドに挿入された特別コマンド６０及び６２によって消費されることはない。
【００１６】
下流サブモジュール２６の動作は、上流サブモジュール２２の動作と同様、あるいは反対である。下流サブモジュール２６の受信コマンドの出所としては２つあり得る。ひとつはＦＩＦＯ２４からであり、もうひとつは外部メモリ３２からである。ここでも最高性能のためにもうひとつの保持バッファ３４が用意され、下流サブモジュール２６によって外部メモリ３２からバーストモード方式によってコネクション４４を介して取り込まれたコマンドが格納される。
【００１７】
図３を参照すると、サブモジュール２６は、後続のコマンド６６が所与のアドレスから始まる外部メモリ３２にあることを示す"ｆｅｔｃｈ＿ｆｒｏｍ＿ＲＡＭ"コマンド６０に行き当たるまで、（通常）コマンド６４をＦＩＦＯ２４から取り込む。下流サブモジュール２６はコマンド６６をメモリ３２から取り込み、そのコマンドを保持バッファ３４に入れ、それと同時にコマンドの出所をＦＩＦＯ２４から保持バッファ３４に切り替えなければならない。
【００１８】
この動作は、ＦＩＦＯ２４と保持バッファ３４との間におかれたマルチプレクサ３６と、下流サブモジュール２６とによって実行される。マルチプレクサ３６は、第１の特別コマンド６０の受信時に下流サブモジュール２６により生成される信号５８によって制御される。保持バッファ３４は、予備取り込み（ｐｒｅ−ｆｅｔｃｈｉｎｇ）によって空きのない状態に保持できる。これで外部メモリ３２へのアクセスに関するあらゆる遅延をさらに短縮できる。そうして、下流サブモジュール２６は、特別コマンド６２"ｆｅｔｃｈ＿ｆｒｏｍ＿ＦＩＦＯ"が見つかるまで、保持バッファ３４を介して外部メモリ３２から取り込みを続行し、見つかると直ちにＦＩＦＯ２４をコマンドの出所とするよう信号５８を介してマルチプレクサ３６を切り替える。
【００１９】
システム２０において、従来のＦＩＦＯ１４と比較すると、上流サブモジュール２２の出力５０および下流サブモジュール２６の入力５４において必要とされる保持バッファ３０及び３４を備えることと引き替えにＦＩＦＯ２４のサイズを小さくできる。このようなＦＩＦＯ２４のサイズの縮小は、本発明者にとっては、典型的なアプリケーションにおける全体性能上においては小さな効果であると考えられる。それというのは、システム２０の正味の効果は、上記特別コマンドの転送及び処理により課せられる遅延を除けばいかなる実質的な遅延も伴わずに動作するということではなく、ＦＩＦＯが動的な容量を有することにあるためである。
【００２０】
ＦＩＦＯシステム２０は、パイプラインの構成メンバにより使用することのできるローカルメモリを与えられたパイプライン処理システム装置に用途を見いだせる。典型的には、このメモリは、多くの場合従来のＦＩＦＯにより構成あるいは利用されるであろうメモリより大きな容量を有する。この装置の例には、その内部においてなんらかのレンダリングプロセスがパイプライン化され、パイプラインに沿って渡される命令やメモリに格納されたデータ、例えばパイプライン化された処理により生成や変更あるいは使用されるデータに応じて動作し、グラフィックオブジェクトをレンダリングするハードウエアを含む。本好適な実施例は、２あるいはそれ以上のサブモジュールを含み、各サブモジュールが遂行すべき異なるタスクを有している、同期式グラフィックパイプラインプロセサ内への実施を含む。
【００２１】
なお上記説明は本発明の単なる一例であり、本発明の範囲を離れることなくそこに変更を施しても良い。
【００２２】
【発明の効果】
以上説明したように、本発明によれば、ＦＩＦＯの容量を、上流と下流のサブモジュールの処理パターンに応じて動的に変えることができるという効果を奏する。
【００２３】
また、そのために、上流モジュールによるＦＩＦＯの空き待ち時間をなくすことができる。
【００２４】
また、ＦＩＦＯのサイズを小さくできる。
【００２５】
また、いかなる実質的な遅延も伴わずにＦＩＦＯを動作させることができる。
【図面の簡単な説明】
【図１】中間ＦＩＦＯを用いてパイプライン化されたモジュールの従来のアプローチを示すブロック図である。
【図２】本発明の好適な実施形態による中間ＦＩＦＯを用いてパイプライン化されたシステムを示すブロック図である。
【図３】２つの特別コマンドを含む、外部メモリと図２のＦＩＦＯの内容の一例を示す図である。
【発明の属する技術分野】
本発明はＦＩＦＯ管理方法とパイプラインプロセサシステム、特にパイプラインプロセサ装置におけるＦＩＦＯ装置の使用方法に関する。
【０００２】
【従来の技術】
パイプラインプロセサ装置における個々のサブモジュールの性能は、入力コマンドやデータレート、前記サブモジュールが実行しなければならないコマンドやデータにおける処理の複雑さに依存する。サブモジュールがコマンドを実行するために要する時間は、コマンドの複雑さと、さらに下流のサブモジュールの停止(stall)指示および頻度に応じて変化する。隣接するパイプラインサブモジュール間でコマンドを実行するレートが異なる場合、通常、所定長の先入先出レジスタ装置（ＦＩＦＯ）がそのサブモジュール間に挿入され、第２（下流）のサブモジュールが停止しているかあるいはビジーの間における、第１（上流）のサブモジュールの待ち時間を吸収する。
【０００３】
【発明が解決しようとする課題】
しかしながら、通常、ＦＩＦＯのサイズは性能とコストの妥協点にあり、残念なことに、関係する２つのサブモジュールについて停止のパターンが非常に異なる場合最適なサイズとされることは決してない。
【０００４】
【課題を解決するための手段】
本発明は既存の装置のひとつあるいは複数の欠点を実質的に克服し、少なくとも改善することを目的とする。
【０００５】
本発明の構成のひとつは、情報を処理するパイプライン内において上流の処理モジュールと下流の処理モジュールとの間にＦＩＦＯが結合されており、前記処理モジュールの各々は先入れ先だし式にバッファリングする共通の外部メモリにアクセスするパイプラインシステムにおけるＦＩＦＯ管理方法であって、前記ＦＩＦＯからの、該ＦＩＦＯの空きが第１の所定数にまで減少したことを示すフル信号に応じて前記上流の処理モジュールが、前記下流の処理モジュールに対して前記上流の処理モジュールの格納した情報を前記外部メモリから読み出すように指示する第１の特別コマンドを前記ＦＩＦＯに書き込み、後続の前記下流の処理モジュールへの情報を前記外部メモリへ出力する第１出力工程と、前記ＦＩＦＯから前記上流の処理モジュールからの情報を読み出している下流の処理モジュールが、前記ＦＩＦＯから前記第１の特別コマンドを受信すると、後続の情報を前記外部メモリから読み出すようにする第１入力工程とを有することを特徴とする方法にある。
【０００６】
あるいは、本発明の他の構成は、上流のプロセッサモジュールと、下流のプロセッサモジュールと、前記上流のプロセッサモジュールの出力と前記下流のプロセッサモジュールの入力との間に連結することで、情報を処理するプロセッサパイプラインを形成するＦＩＦＯと、前記プロセッサモジュールの各々からアクセス可能な、先入れ先だし式にバッファリングする外部メモリとを有し、前記上流の処理モジュールは前記ＦＩＦＯからの、該ＦＩＦＯの空きが第１の所定数にまで減少したことを示す信号に応じて、前記下流の処理モジュールに対して前記上流の処理モジュールの格納した情報を前記外部メモリから読み出すように指示する第１の特別コマンドを前記ＦＩＦＯに書き込み、後続の前記下流の処理モジュールへの情報を前記外部メモリへ出力し、前記ＦＩＦＯから前記上流の処理モジュールからの情報を読み出している下流の処理モジュールは、前記ＦＩＦＯから前記第１の特別コマンドを受信すると後続の情報を前記外部メモリから読み出すことを特徴とするパイプラインプロセッサシステムにある。
【０００７】
【発明の実施の形態】
図１は、上流サブモジュール１２と下流サブモジュール１６と、２つのサブモジュール１２と１６との間に配置されてコネクション１７，１９によって結合されたＦＩＦＯ１４とを有する従来のパイプラインシステム１０を示す。サブモジュール１２及び１６は、コマンドの実行あるいは生成のために要する遅延時間(latency)が異なる。ＦＩＦＯ１４は多数の内部レジスタあるいはメモリ１８を有し、それによる従来の動作の結果、上流サブモジュール１２は、少なくともレジスタ１８がいっぱいになるまで自由にコマンドを生成し、その時点でサブモジュール１２は停止するはずである。遅延時間が可変であれば、下流のサブモジュール１６は最短の遅延時間でコマンドを処理でき、その結果、上流モジュール１２がＦＩＦＯ１４の内容を生成あるいは供給し得るよりも速いレートで排出することができる。このような環境において、本装置の全体的な性能は、下流サブモジュール１６は上流サブモジュール１２によってさらに多くのコマンドが生成されるのを待たねばならないために、サブモジュール１２及び１６を直接結合した構成に比べてほんのわずか改善されるだけである。また、システム１０の性能は、通常性能とコストの妥協点で選ばれるレジスタ１８の数であるＦＩＦＯ１４のサイズへの依存度が高い。
【０００８】
図２は、上流モジュール２２及び下流モジュール２６それぞれと、その間のローカルＦＩＦＯとを有する、好適な実施例によるシステム２０を示す。サブモジュール２２及び２６はまた、共通の外部メモリ３２へアクセスする。これは、特にサブモジュール２２及び２６がそれぞれ同一の集積回路のパッケージ内に形成される場合における多くのサブモジュール構成の特徴である。外部ローカルメモリ３２は、典型的には、プロセササブモジュール２２及び２６により個別的あるいは集団的に遂行される動作のためのランダムアクセスできる局所化された格納部を提供している。本説明においては、サブモジュール２２と２６の間で受け渡される「コマンド」に言及しているが、この言及は、サブモジュール２２，２６それぞれの機能により要求されたり或いは判定されるときにそれらの間で受け渡される命令やデータ、信号あるいはあらゆる情報を含むと限定なしで解釈されるべきである。
【０００９】
ＦＩＦＯ２４に空きがある間、上記検討した従来の方法で、上流サブモジュール２２はコマンドをＦＩＦＯ２４に渡し、下流サブモジュール２６はＦＩＦＯ２４からコマンドを取り出す。ＦＩＦＯ２４の空きがなくなるか、あるいは実質的に空きがなくたった場合、上流サブモジュール２２は図１の従来の方法のように停止せず、下流サブモジュール２６に対してコマンドの生成を続行する。しかしながら、上流サブモジュール２２は生成したコマンドをＦＩＦＯ２４に渡す代わりに、コマンドをローカルメモリ３２に転送する。
【００１０】
最高性能のために、外部メモリ３２への転送は、メモリ利用技術においてはよく知られた、ひとつのメモリトランザクションについて８あるいは１６コマンドを一組とする「バーストモード方式」で行われる。この動作は、ＦＩＦＯ２４に実質的に空きがない間は繰り返し行われる。バーストモード転送を容易にするために、上流サブモジュール２２はコネクション５０を介して、所定のバーストサイズを受容できる保持バッファ３０にコマンドを出力する。この方法により、ローカルメモリ３２へのアクセスに関するあらゆる遅延時間が短縮される。このようにせず、もしも各メモリアクセスごとに扱われるコマンド数がほんのわずかであるとすれば、非常に厳しいだろう。
【００１１】
ＦＩＦＯ２４の状態は、２つの信号３８，４６によって上流モジュール２２に伝達される。ＦＩＦＯ２４が実質的にいっぱいになった場合、例えば空のままのロケーションが１あるいは２あるいは他のなんらかの所定数の場合、信号４６はアサートされ、上流サブモジュール２２に、コネクション４８を介してＦＩＦＯ２４内へと第１の特別コマンド６０を渡させる。このとき直ちに、サブモジュール２２は保持バッファ３０を介して外部メモリに対するコマンドの送信を開始する。第１の特別コマンド６０は、"ｆｅｔｃｈ＿ｆｒｏｍ＿ＲＡＭ"命令であり、図３に示すようにＦＩＦＯ２４内にロードされる。下流サブモジュール２６によってＦＩＦＯ２４を介して受け取られた場合、第１の特別コマンド６０は、下流サブモジュールがＦＩＦＯ２４の代わりに外部メモリ３２から後続のコマンドを取り込むよう命じる。外部メモリ３２内のコマンドを取り込むアドレスは、第１の特別コマンド６０内のパラメータのひとつとして特定される。
【００１２】
上流サブモジュール２２は、ＦＩＦＯ２４が使用可能となるときまで、保持バッファを介して外部メモリ３２にコマンドの格納を続ける。ＦＩＦＯ２４はまた、ＦＩＦＯ２４内に、或る数の空き或いは利用可能なロケーション２８があることを上流サブモジュール２２に認識させる信号３８を生成する。これは例えば、ＦＩＦＯ２４の、例えばおよそ４分の３しかふさがっていない場合に生じるようにしても良い。
【００１３】
このＦＩＦＯ２４の「利用可能」状態が検出されたとき、上流サブモジュール２２は外部メモリ３２に第２の特別コマンド６２"ｆｅｔｃｈ＿ｆｒｏｍ＿ＦＩＦＯ"を書き込む。図３にも示されているとおり、外部メモリ３２の最後のコマンドの直後に格納される。第２の特別コマンド６２は、下流サブモジュール２６にＦＩＦＯ２４から後続のコマンドを取り込ませ、別の"ｆｅｔｃｈ＿ｆｒｏｍ＿ＲＡＭ"コマンド６０に行き当たるまでＦＩＦＯ２４から取り込み続けさせる命令として作用する。
【００１４】
この方式では、ＦＩＦＯ２４が例えば２４のロケーションを有し、保持バッファ３０が８つのロケーションを有する場合、保持バッファ３０には、６つのコマンドとそれに続く第２の特別コマンド６２（ｆｅｔｃｈ＿ｆｒｏｍ＿ＦＩＦＯ）をロードできる。それによって、更なるコマンドを格納するためにＦＩＦＯ２４内の空間を解放するには十分な１回のバーストモードメモリトランザクションをメモリ３２に行わせることができる。
【００１５】
この構成により、ＦＩＦＯ２４のメモリ空間あるいは外部メモリ３２のメモリ空間は、実際のコマンドに挿入された特別コマンド６０及び６２によって消費されることはない。
【００１６】
下流サブモジュール２６の動作は、上流サブモジュール２２の動作と同様、あるいは反対である。下流サブモジュール２６の受信コマンドの出所としては２つあり得る。ひとつはＦＩＦＯ２４からであり、もうひとつは外部メモリ３２からである。ここでも最高性能のためにもうひとつの保持バッファ３４が用意され、下流サブモジュール２６によって外部メモリ３２からバーストモード方式によってコネクション４４を介して取り込まれたコマンドが格納される。
【００１７】
図３を参照すると、サブモジュール２６は、後続のコマンド６６が所与のアドレスから始まる外部メモリ３２にあることを示す"ｆｅｔｃｈ＿ｆｒｏｍ＿ＲＡＭ"コマンド６０に行き当たるまで、（通常）コマンド６４をＦＩＦＯ２４から取り込む。下流サブモジュール２６はコマンド６６をメモリ３２から取り込み、そのコマンドを保持バッファ３４に入れ、それと同時にコマンドの出所をＦＩＦＯ２４から保持バッファ３４に切り替えなければならない。
【００１８】
この動作は、ＦＩＦＯ２４と保持バッファ３４との間におかれたマルチプレクサ３６と、下流サブモジュール２６とによって実行される。マルチプレクサ３６は、第１の特別コマンド６０の受信時に下流サブモジュール２６により生成される信号５８によって制御される。保持バッファ３４は、予備取り込み（ｐｒｅ−ｆｅｔｃｈｉｎｇ）によって空きのない状態に保持できる。これで外部メモリ３２へのアクセスに関するあらゆる遅延をさらに短縮できる。そうして、下流サブモジュール２６は、特別コマンド６２"ｆｅｔｃｈ＿ｆｒｏｍ＿ＦＩＦＯ"が見つかるまで、保持バッファ３４を介して外部メモリ３２から取り込みを続行し、見つかると直ちにＦＩＦＯ２４をコマンドの出所とするよう信号５８を介してマルチプレクサ３６を切り替える。
【００１９】
システム２０において、従来のＦＩＦＯ１４と比較すると、上流サブモジュール２２の出力５０および下流サブモジュール２６の入力５４において必要とされる保持バッファ３０及び３４を備えることと引き替えにＦＩＦＯ２４のサイズを小さくできる。このようなＦＩＦＯ２４のサイズの縮小は、本発明者にとっては、典型的なアプリケーションにおける全体性能上においては小さな効果であると考えられる。それというのは、システム２０の正味の効果は、上記特別コマンドの転送及び処理により課せられる遅延を除けばいかなる実質的な遅延も伴わずに動作するということではなく、ＦＩＦＯが動的な容量を有することにあるためである。
【００２０】
ＦＩＦＯシステム２０は、パイプラインの構成メンバにより使用することのできるローカルメモリを与えられたパイプライン処理システム装置に用途を見いだせる。典型的には、このメモリは、多くの場合従来のＦＩＦＯにより構成あるいは利用されるであろうメモリより大きな容量を有する。この装置の例には、その内部においてなんらかのレンダリングプロセスがパイプライン化され、パイプラインに沿って渡される命令やメモリに格納されたデータ、例えばパイプライン化された処理により生成や変更あるいは使用されるデータに応じて動作し、グラフィックオブジェクトをレンダリングするハードウエアを含む。本好適な実施例は、２あるいはそれ以上のサブモジュールを含み、各サブモジュールが遂行すべき異なるタスクを有している、同期式グラフィックパイプラインプロセサ内への実施を含む。
【００２１】
なお上記説明は本発明の単なる一例であり、本発明の範囲を離れることなくそこに変更を施しても良い。
【００２２】
【発明の効果】
以上説明したように、本発明によれば、ＦＩＦＯの容量を、上流と下流のサブモジュールの処理パターンに応じて動的に変えることができるという効果を奏する。
【００２３】
また、そのために、上流モジュールによるＦＩＦＯの空き待ち時間をなくすことができる。
【００２４】
また、ＦＩＦＯのサイズを小さくできる。
【００２５】
また、いかなる実質的な遅延も伴わずにＦＩＦＯを動作させることができる。
【図面の簡単な説明】
【図１】中間ＦＩＦＯを用いてパイプライン化されたモジュールの従来のアプローチを示すブロック図である。
【図２】本発明の好適な実施形態による中間ＦＩＦＯを用いてパイプライン化されたシステムを示すブロック図である。
【図３】２つの特別コマンドを含む、外部メモリと図２のＦＩＦＯの内容の一例を示す図である。
Claims (8)
- 情報を処理するパイプライン内において上流の処理モジュールと下流の処理モジュールとの間にＦＩＦＯが結合されており、前記処理モジュールの各々は先入れ先だし式にバッファリングする共通の外部メモリにアクセスするパイプラインシステムにおけるＦＩＦＯ管理方法であって、
前記ＦＩＦＯからの、該ＦＩＦＯの空きが第１の所定数にまで減少したことを示す信号に応じて前記上流の処理モジュールが、前記下流の処理モジュールに対して前記上流の処理モジュールの格納した情報を前記外部メモリから読み出すように指示する第１の特別コマンドを前記ＦＩＦＯに書き込み、後続の前記下流の処理モジュールへの情報を前記外部メモリへ出力する第１出力工程と、
前記ＦＩＦＯから前記上流の処理モジュールからの情報を読み出している下流の処理モジュールが、前記ＦＩＦＯから前記第１の特別コマンドを受信すると、後続の情報を前記外部メモリから読み出すようにする第１入力工程と
を有することを特徴とするＦＩＦＯ管理方法。 - 前記ＦＩＦＯの空きが第２の所定数にまで増加したことを示す信号に応じて、前記上流の処理モジュールが、前記下流の処理モジュールに対して前記上流の処理モジュールの格納した情報を前記ＦＩＦＯから読み出すように指示する第２の特別コマンドを前記外部メモリに書き込み、後続の前記下流の処理モジュールへの情報を前記ＦＩＦＯへ出力する第２出力工程と、
前記外部メモリから前記上流の処理モジュールからの情報を読み出している下流の処理モジュールが、前記外部メモリから前記第２の特別コマンドを受信すると、後続の情報を前記ＦＩＦＯから読み出すようにする第２入力工程と
を更に有することを特徴とする請求項１に記載のＦＩＦＯ管理方法。 - 上流のプロセッサモジュールと、
下流のプロセッサモジュールと、
前記上流のプロセッサモジュールの出力と前記下流のプロセッサモジュールの入力との間に連結することで、情報を処理するプロセッサパイプラインを形成するＦＩＦＯと、
前記プロセッサモジュールの各々からアクセス可能な、先入れ先だし式にバッファリングする外部メモリとを有し、
前記上流の処理モジュールは前記ＦＩＦＯからの、該ＦＩＦＯの空きが第１の所定数にまで減少したことを示す信号に応じて、前記下流の処理モジュールに対して前記上流の処理モジュールの格納した情報を前記外部メモリから読み出すように指示する第１の特別コマンドを前記ＦＩＦＯに書き込み、後続の前記下流の処理モジュールへの情報を前記外部メモリへ出力し、前記ＦＩＦＯから前記上流の処理モジュールからの情報を読み出している下流の処理モジュールは、前記ＦＩＦＯから前記第１の特別コマンドを受信すると後続の情報を前記外部メモリから読み出すことを特徴とするパイプラインプロセッサシステム。 - 前記ＦＩＦＯの空きが第２の所定数にまで増加したことを示す信号に応じて、前記上流の処理モジュールは、前記下流の処理モジュールに対して前記上流の処理モジュールの格納した情報を前記ＦＩＦＯから読み出すように指示する第２の特別コマンドを前記外部メモリに書き込み、後続の前記下流の処理モジュールへの情報を前記ＦＩＦＯへ出力し、
前記外部メモリから前記上流の処理モジュールからの情報を読み出している下流の処理モジュールは、前記外部メモリから前記第２の特別コマンドを受信すると、後続の情報を前記ＦＩＦＯから読み出すことを特徴とする請求項３に記載のパイプラインプロセッサシステム。 - 前記ＦＩＦＯまたは外部メモリの出力を前記下流のプロセッサモジュールの入力に選択的に連結する切替手段を更に有し、
前記下流のプロセッサモジュールは、前記ＦＩＦＯから受け取った第１の特別コマンドまたは前記外部メモリから受け取った第２の特別コマンドに従って前記切替手段を制御することで、前記ＦＩＦＯまたは前記外部メモリから前記上流の処理モジュールによる情報を読み出すことを特徴とする請求項４に記載のパイプラインプロセッサシステム。 - 前記プロセッサモジュールの各々と前記外部メモリとを連結する保持バッファを更に備え、前記保持バッファを介して前記外部メモリのバーストモードのメモリ転送を実行することを特徴とする請求項３乃至５のいずれか１項に記載のパイプラインプロセッサシステム。
- 前記システムは単一の集積回路内に形成されることを特徴とする請求項３乃至６のいずれか１項に記載のパイプラインプロセッサシステム。
- 前記ＦＩＦＯは、前記ＦＩＦＯの空きが第１の所定数に達したことを示す信号を該ＦＩＦＯがいっぱいになったとして前記上流の処理モジュールにアサートすることを特徴とする請求項３乃至７のいずれか１項に記載のパイプラインプロセッサシステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AUPQ5557A AUPQ555700A0 (en) | 2000-02-11 | 2000-02-11 | Fifo overflow management |
| AU5557 | 2000-02-11 | ||
| AUPQ5557 | 2000-02-11 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001256200A JP2001256200A (ja) | 2001-09-21 |
| JP2001256200A5 JP2001256200A5 (ja) | 2008-04-03 |
| JP4812058B2 true JP4812058B2 (ja) | 2011-11-09 |
Family
ID=3819676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001036104A Expired - Fee Related JP4812058B2 (ja) | 2000-02-11 | 2001-02-13 | Ｆｉｆｏ管理方法及びパイプラインプロセッサシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6725299B2 (ja) |
| JP (1) | JP4812058B2 (ja) |
| AU (1) | AUPQ555700A0 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070260777A1 (en) * | 2003-11-25 | 2007-11-08 | Timpe Barrie R | Queues for information processing and methods thereof |
| KR100568115B1 (ko) * | 2004-06-30 | 2006-04-05 | 삼성전자주식회사 | 점진적 머지 방법 및 그것을 이용한 메모리 시스템 |
| JP4810090B2 (ja) * | 2004-12-20 | 2011-11-09 | キヤノン株式会社 | データ処理装置 |
| US8228328B1 (en) * | 2006-11-03 | 2012-07-24 | Nvidia Corporation | Early Z testing for multiple render targets |
| US20080208727A1 (en) * | 2007-02-28 | 2008-08-28 | Netdeposit, Inc. | Endorsement image processing system, method and program product |
| JPWO2010122613A1 (ja) * | 2009-04-24 | 2012-10-22 | パナソニック株式会社 | Ｆｉｆｏバッファ装置 |
| JP5555116B2 (ja) | 2010-09-29 | 2014-07-23 | キヤノン株式会社 | 情報処理装置、及び、プロセッサ間通信制御方法 |
| US9685207B2 (en) | 2012-12-04 | 2017-06-20 | Nvidia Corporation | Sequential access memory with master-slave latch pairs and method of operating |
| US20140244921A1 (en) * | 2013-02-26 | 2014-08-28 | Nvidia Corporation | Asymmetric multithreaded fifo memory |
| US9811455B2 (en) * | 2013-03-15 | 2017-11-07 | The Boeing Company | Accessing different types of memory by respective distinct command with different timing requirements |
| US9223542B2 (en) * | 2013-05-20 | 2015-12-29 | Advanced Micro Devices, Inc. | Variable-sized buffers mapped to hardware registers |
| US10141930B2 (en) | 2013-06-04 | 2018-11-27 | Nvidia Corporation | Three state latch |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0561795A (ja) * | 1991-09-04 | 1993-03-12 | Nec Eng Ltd | 通信制御装置 |
| JPH05257878A (ja) * | 1992-03-16 | 1993-10-08 | Matsushita Electric Ind Co Ltd | バッファ装置 |
| JP3810449B2 (ja) * | 1994-07-20 | 2006-08-16 | 富士通株式会社 | キュー装置 |
| US5696990A (en) * | 1995-05-15 | 1997-12-09 | Nvidia Corporation | Method and apparatus for providing improved flow control for input/output operations in a computer system having a FIFO circuit and an overflow storage area |
| US5893924A (en) * | 1995-07-28 | 1999-04-13 | International Business Machines Corporation | System and method for overflow queue processing |
| IL117134A (en) * | 1996-02-14 | 2000-01-31 | Galileo Technology Ltd | First-in first-out (fifo) buffer |
| US6044419A (en) * | 1997-09-30 | 2000-03-28 | Intel Corporation | Memory handling system that backfills dual-port buffer from overflow buffer when dual-port buffer is no longer full |
-
2000
- 2000-02-11 AU AUPQ5557A patent/AUPQ555700A0/en not_active Abandoned
-
2001
- 2001-01-26 US US09/769,322 patent/US6725299B2/en not_active Expired - Lifetime
- 2001-02-13 JP JP2001036104A patent/JP4812058B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001256200A (ja) | 2001-09-21 |
| US20010018734A1 (en) | 2001-08-30 |
| US6725299B2 (en) | 2004-04-20 |
| AUPQ555700A0 (en) | 2000-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5526508A (en) | Cache line replacing system for simultaneously storing data into read and write buffers having multiplexer which controls by counter value for bypassing read buffer | |
| US20040107265A1 (en) | Shared memory data transfer apparatus | |
| JP4812058B2 (ja) | Ｆｉｆｏ管理方法及びパイプラインプロセッサシステム | |
| US7506114B2 (en) | Data transfer device which executes DMA transfer, semiconductor integrated circuit device and data transfer method | |
| US6507899B1 (en) | Interface for a memory unit | |
| US11721373B2 (en) | Shared multi-port memory from single port | |
| US20050228929A1 (en) | Bridge circuit | |
| US7660924B2 (en) | Semiconductor integrated circuit device which executes data transfer between a plurality of devices connected over network, and data transfer method | |
| JP4173858B2 (ja) | 命令キャッシュ、及びメモリ競合を低減する方法 | |
| US8037254B2 (en) | Memory controller and method for coupling a network and a memory | |
| JPH06318178A (ja) | キャッシュタグメモリ用キャッシュタグ制御装置及び制御方法 | |
| JP2000029767A (ja) | デ―タ処理装置における書き込みバッファ | |
| US6715021B1 (en) | Out-of-band look-ahead arbitration method and/or architecture | |
| JP4928683B2 (ja) | データ処理装置 | |
| JP2009037639A (ja) | ストリーミングｉｄメソッドによるｄｍａｃ発行メカニズム | |
| US6806881B2 (en) | Graphics controller for high speed transmission of memory read commands | |
| JP2005235216A (ja) | ダイレクト・メモリ・アクセス制御 | |
| AU765490B2 (en) | FIFO overflow management | |
| JP2000227895A (ja) | 画像データ転送装置および画像データ転送方法 | |
| JP2003177960A (ja) | 演算装置及び記憶装置 | |
| JPH07114509A (ja) | メモリアクセス装置 | |
| US6963961B1 (en) | Increasing DSP efficiency by independent issuance of store address and data | |
| JPH11306074A (ja) | 情報処理装置 | |
| JPH10240678A (ja) | 拡張入出力バス | |
| JPH02112054A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |